DE10101037A1 - Halbleitervorrichtung und Verfahren zu deren Herstellung, sowie ein CMP-Gerät und CMP-Verfahren - Google Patents

Halbleitervorrichtung und Verfahren zu deren Herstellung, sowie ein CMP-Gerät und CMP-Verfahren

Info

Publication number
DE10101037A1
DE10101037A1 DE2001101037 DE10101037A DE10101037A1 DE 10101037 A1 DE10101037 A1 DE 10101037A1 DE 2001101037 DE2001101037 DE 2001101037 DE 10101037 A DE10101037 A DE 10101037A DE 10101037 A1 DE10101037 A1 DE 10101037A1
Authority
DE
Germany
Prior art keywords
layer
electrode
semiconductor device
connection
multilayer wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE2001101037
Other languages
English (en)
Inventor
Shigeru Harada
Yoshifumi Takata
Junko Izumitani
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE10101037A1 publication Critical patent/DE10101037A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/03Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165Reinforcing structures
    • H01L2224/02166Collar structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/023Redistribution layers [RDL] for bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04073Bonding areas specifically adapted for connectors of different types
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05073Single internal layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05075Plural internal layers
    • H01L2224/0508Plural internal layers being stacked
    • H01L2224/05085Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089Disposition of the additional element
    • H01L2224/05093Disposition of the additional element of a plurality of vias
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05669Platinum [Pt] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/4501Shape
    • H01L2224/45012Cross-sectional shape
    • H01L2224/45015Cross-sectional shape being circular
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147Copper (Cu) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48599Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48647Copper (Cu) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48599Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48663Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48669Platinum (Pt) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48699Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48738Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48747Copper (Cu) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48699Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48763Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48769Platinum (Pt) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48799Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48799Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48847Copper (Cu) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48799Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48863Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48869Platinum (Pt) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78Apparatus for connecting with wire connectors
    • H01L2224/7865Means for transporting the components to be connected
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852Applying energy for connecting
    • H01L2224/85201Compression bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852Applying energy for connecting
    • H01L2224/85201Compression bonding
    • H01L2224/85203Thermocompression bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852Applying energy for connecting
    • H01L2224/85201Compression bonding
    • H01L2224/85205Ultrasonic bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8536Bonding interfaces of the semiconductor or solid state body
    • H01L2224/85375Bonding interfaces of the semiconductor or solid state body having an external coating, e.g. protective bond-through coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01007Nitrogen [N]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01018Argon [Ar]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01022Titanium [Ti]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01024Chromium [Cr]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01028Nickel [Ni]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01045Rhodium [Rh]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0105Tin [Sn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01068Erbium [Er]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01073Tantalum [Ta]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01075Rhenium [Re]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01327Intermediate phases, i.e. intermetallics compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049Nitrides composed of metals from groups of the periodic table
    • H01L2924/04944th Group
    • H01L2924/04941TiN
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049Nitrides composed of metals from groups of the periodic table
    • H01L2924/04955th Group
    • H01L2924/04953TaN
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049Nitrides composed of metals from groups of the periodic table
    • H01L2924/050414th Group
    • H01L2924/05042Si3N4
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19042Component type being an inductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19043Component type being a resistor

Abstract

Die Erfindung betrifft eine Halbleitervorrichtung, bei der die Oxidation auf den Oberflächen von Anschlusselektroden verhindert werden kann, um die Haftfestigkeit zwischen den Anschlusselektroden und externen Anschlüssen zu verbessern. Die Halbleitervorrichtung gemäß der Erfindung enthält Anschlusselektroden für die Verwendung zur Verbindung externer Elektroden und eine Mehrschichtverdrahtungsstruktur, die mit den Anschlusselektroden verbunden ist, wobei eine Oberfläche einer Isolationsschicht, die die Anschlusselektroden bedeckt und die Öffnungen über die Anschlusselektroden zur Freilegung der Oberflächen der Anschlusselektroden aufweist, mit der Metallschicht in Kontakt steht, die aus einem Material gebildet ist, das aus Edelmetallen und Legierungen, die diese Edelmetalle als Hauptkomponenten enthalten, ausgewählt ist.

Description

Die Erfindung betrifft eine Halbleitervorrichtung mit einer Mehrschichtverdrahtungsstruktur und insbesondere eine Halb­ leitervorrichtung mit einer Mehrschichtverdrahtungsstruktur und Anschlusselektroden, die vor Korrosion geschützt sind, und ein Verfahren zu deren Herstellung.
Bei Halbleitervorrichtungen mit Mehrschichtverdrahtungsstruk­ turen wird die Verdrahtung im Allgemeinen aus Legierungen ge­ bildet, die auf Aluminium basieren. Bei einer derartigen Mehr­ schichtverdrahtungsstruktur sind die Anschlusselektroden im Allgemeinen auf der Verdrahtung auf der obersten Schicht aus­ gebildet, und externe Anschlüsse elektrisch mit den Anschlus­ selektroden über Mikroverbindungsdrähte (Bonddrähte) oder der­ gleichen verbunden.
Um eine hohe Geschwindigkeit und hohe Leistung von Halbleiter­ vorrichtungen zu erhalten, besteht eine Tendenz dahingehend, die Verdrahtung aus einer Legierung zu bilden, die als eine Hauptkomponente Kupfer enthält, das einen geringen Widerstand und eine hohe Zuverlässigkeit aufweist, um so die Verdrah­ tungsverluste (Verdrahtungswiderstand) zu reduzieren oder die zulässige Stromdichte der Verdrahtung zu erhöhen.
Die Fig. 20A bis 20L zeigen Herstellungsschritte einer Halbleitervorrichtung, die für die Verdrahtung Kupfer verwen­ det.
Wie in Fig. 20A gezeigt, wird zuerst ein Halbleiterelement 6, wie etwa ein MOS-Transistor mit einer Isolationsschicht 2 zur Isolierung des Elements, einer Gate-Isolationsschicht 3, Gate- Elektroden 4 und einer Verunreinigungsdiffusionsschicht 5 auf einem Halbleitersubstrat 1 gebildet. Auf der gesamten Oberflä­ che des Halbleiterelements 6 wird dann durch thermisches CVD oder durch Plasma CVD ein Unterlageisolationsfilm 51 aufge­ bracht. Dieser Unterlageisolationsfilm 51 weist eine Drei­ schichtstruktur auf, die eine Isolationsschicht 51a enthält, die aus einer Siliziumoxidschicht oder einer Silizimoxid­ schicht mit Verunreinigungen, wie etwa Phosphor (P) oder Bor (B) besteht, eine Siliziumnitridschicht 51b, die dazu dient, bei der Bildung eines Verdrahtungsgrabens einen Ätzvorgang zu stoppen, und eine Isolationsschicht 51c, wie etwa eine Silizi­ umoxidschicht zur Bildung des Verdrahtungsgrabens.
Wie in Fig. 20B gezeigt, werden als nächstes ein Kontaktloch 52 und ein erster Verdrahtungsgraben 53 an vorbestimmten Posi­ tionen auf der Unterlageisolationsschicht 51 mittels Photoli­ thographie und Ätzens gebildet. Dabei weist die Siliziumni­ tridschicht 51b in Bezug auf die Siliziumoxidschicht 51c eine hohe selektive Ätzrate auf und dient somit als Stopschicht bei dem Schritt zur Bildung des ersten Verdrahtungsgrabens 53.
Wie in Fig. 20C gezeigt, werden als nächstes eine Barriereme­ tallschicht 54a und eine Wolfram(W)-Schicht 54b auf der ge­ samten Oberfläche aufgebracht, um das Kontaktloch 52 und den ersten Verdrahtungsgraben 53 zu füllen. Als Barrieremetall­ schicht 54a wird zum Beispiel ein laminierter Film verwendet, der aus einer Titan(Ti)-Schicht mit einer Dicke von 10 bis 50 nm und aus einer Titannitrid(TiN)-Schicht mit einer Dicke von 50 bis 100 nm gebildet ist, um einen gutohmigen Kontakt mit der Verunreinigungsdiffusionsregion 5 der Halbleitervorrich­ tung 6 zu erhalten.
Wie in Fig. 20D gezeigt, werden als nächstes die Wolfram­ schicht 54b und die Barrieremetallschicht 54a mit Ausnahme des Kontaktlochs 52 und des ersten Verdrahtungsgrabens 53 durch chemisch-mechanisches Polieren (im folgenden als CMP bezeich­ net) entfernt, bei dem ein Wasserstoffperoxyd basiertes Alumi­ niumschleißmittel verwendet wird, um eine erste vergrabene Me­ tallverdrahtungsschicht 54 zu bilden, die eine Dicke von unge­ fähr 100 bis ungefähr 300 nm aufweist.
Wie in Fig. 20E gezeigt, wird als nächstes ein erster Zwi­ schenschichtisolationsfilm 55 auf die Oberfläche der ersten Metallverdrahtungsschicht 54 aufgebracht, und zwar in gleicher Weise wie in Fig. 20B, wobei der erste Zwischenschichtisolati­ onsfilm 55 eine Dreischichtstruktur aufweist, bestehend aus einer Isolationsschicht 55a aus Siliziumoxid oder dergleichen, einer Siliziumnitridschicht 55b und einer Isolationsschicht 55c aus Siliziumoxid oder dergleichen besteht. Der Reihe nach werden dann ein erstes Durchgangsloch 56 und ein zweiter Ver­ drahtungsgraben 57 an vorbestimmten Positionen auf dem ersten Zwischenschichtisolationsfilm 55 mittels Photolithographie und Ätzen gebildet.
Wie in Fig. 20F gezeigt, werden eine Unterlageschicht 58a und Kupferschichten 58b und 58c auf der gesamten Oberfläche aufge­ bracht, so dass das erste Durchgangsloch 56 und der zweite Verdrahtungsgraben 57 gefüllt werden. Die Unterlageschicht 58a dient zur Verhinderung einer Diffusion des Kupfers in die um­ gebende Isolationsschicht aus Siliziumoxid oder dergleichen. Als Unterlageschicht 58a wird im Allgemeinen eine Tantal(Ta)- Schicht, eine Tantalnitrid(TaN)-Schicht, eine Lamination aus Tantal und Tantalnitridschichten (TaN/Ta), eine Titannitrid­ schicht (TiN), eine Lamination aus einer Titan-Schicht und ei­ ner Titan-Nitridschicht (TiN/Ti) oder dergleichen verwendet.
Ferner werden eine Kupferaufzuchtschicht 58b auf der gesamten Oberfläche als Unterlageschicht zur elektrolytischen Metalli­ sierung und dann eine Kupfermetallisierungsschicht 58c auf der gesamten Oberfläche mittels eines elektrolytischen Metallisie­ rungsverfahrens aufgebracht, das eine Metallisierungslösung verwendet, die zum Beispiel Kupfersulfat als eine Hauptkompo­ nente enthält.
Wie in Fig. 20 G gezeigt, werden als nächstes die Kupferschich­ ten 58c und 58b sowie die Unterlageschicht 58a mit Ausnahme des ersten Durchgangslochs 56 und des zweiten Verdrahtungsgra­ bens 57 durch CMP entfernt, um eine zweite vergrabene Metall­ verdrahtungsschicht 58 zu bilden. Die Dicke der zweiten Me­ tallverdrahtungsschicht 58 ist zum Beispiel ungefähr 300 bis ungefähr 500 nm.
Wie in Fig. 2OH gezeigt, wird als nächstes ein zweiter Zwi­ schenschichtisolationsfilm 59 auf der Oberfläche der zweiten Metallverdrahtungsschicht 58 gebildet, wobei der zweite Zwi­ schenschichtisolationsfilm eine Vierschichtstruktur aufweist, die aus einer Siliziumnitridschicht 59a zur Verhinderung einer Diffusion des Kupfers, einer Isolationsschicht 59b aus Silizi­ umoxid oder dergleichen, aus einer Siliziumnitridschicht 59c und einer Isolationsschicht 59d aus Siliziumoxid oder derglei­ chen gebildet ist. Der Reihe nach werden ein zweites Durch­ gangsloch 60 und ein dritter Verdrahtungsgraben 61 an vorbe­ stimmten Positionen auf dem zweiten Zwischenschichtisolations­ film 59 mittels Photolithographie und Ätzen gebildet.
Auf ähnliche Weise werden eine Unterlageschicht 62a und Kup­ ferschichten 62b und 62c auf der gesamten Oberfläche aufge­ bracht, um das zweite Durchgangsloch 60 und den dritten Ver­ drahtungsgraben 61 zu füllen. Es werden dann die Kupferschich­ ten 62c und 62b sowie die Unterlageschicht 62a mit Ausnahme des zweiten Durchgangslochs 60 und des dritten Verdrahtungs­ graben 61 durch CMP entfernt, um eine dritte vergrabene Me­ tallverdrahtungsschicht 62 zu bilden.
Wie in Fig. 20I gezeigt, wird ein dritter Zwischenschichtiso­ lationsfilm 63 auf die Oberfläche der dritten Metallverdrah­ tungsschicht 62 in gleicher Weise wie in Fig. 20H gezeigt, aufgebracht, wobei der dritte Zwischenschichtisolationsfilm 63 eine Vierschichtstruktur aufweist, die aus einer Silizium­ nitridschicht 63a, einer Isolationsschicht 63b aus Siliziu­ moxid oder dergleichen, einer Siliziumnitridschicht 63c und einer Isolationsschicht 63d aus Siliziumoxid oder dergleichen besteht. Der Reihe nach werden ein drittes Durchgangsloch 64 und ein vierter Verdrahtungsgraben 65 an vorbestimmten Posi­ tionen auf dem dritten Zwischenschichtisolationsfilm 63 mit­ tels Photolithographie und Ätzen gebildet. Dann werden eine Unterlageschicht 66a und Kupferschichten 66b und 66c auf die gesamte Oberfläche aufgebracht, um das Loch und den Graben zu füllen. Es werden dann unnötige Bereiche der Kupferschichten 66c und 66b sowie die Unterlageschicht 66a durch CMP entfernt, um eine vierte vergrabene Metallverdrahtungsschicht 66 zu bil­ den.
In dieser Verbindung werden die vierte und die fünfte Metall­ verdrahtungsschicht als Verdrahtung für eine große Distanz und als Leistungsquellenleitung verwendet. Verglichen mit der dar­ unter liegenden ersten bis dritten Metallverdrahtungsschicht sind diese folglich dicker.
Wie in Fig. 20J gezeigt, wird ein vierter Zwischenschichtiso­ lationsfilm 67 auf der vierten Metallverdrahtungsschicht 66 in gleicher Weise, wie in Fig. 20I gezeigt, aufgebracht, wobei der vierte Zwischenschichtisolationsfilm 67 eine Vierschicht­ struktur aufweist, die aus einer Siliziumnitridschicht 67a, einem Isolationsfilm 67b aus Siliziumoxid oder dergleichen, einer Siliziumnitridschicht 67c und einer Isolationsschicht 67d aus Siliziumoxid oder dergleichen besteht. Der Reihe nach werden ein viertes Durchgangsloch 68 und ein fünfter Verdrah­ tungsgraben 69 an vorbestimmten Positionen auf dem vierten Zwischenschichtisolationsfilm 67 gebildet und dann eine Unter­ lageschicht 70a und Kupferschichten 70b und 70c auf der gesam­ ten Oberfläche aufgebracht, um das oben genannte Loch und den oben genannten Graben zu füllen. Es werden dann unnötige Be­ reiche der Kupferschichten 70c und 70b sowie die Unterlage­ schicht 70a durch CMP entfernt, um eine fünfte vergrabene Me­ tallverdrahtungsschicht 70 zu bilden.
Üblicherweise wird gleichzeitig eine Anschlusselektrode 71 zur Verwendung zur Verbindung eines externen Anschlusses auf der obersten Schicht gebildet. Normalerweise wird für die An­ schlusselektrode eine Metallverdrahtung mit einer Dicke von mindestens 1,0 µm verwendet, was einen Mikroverdrahtungs­ schritt (Bonden) mit sich bringt.
Wie in Fig. 20K gezeigt, wird eine dichte Siliziumnitrid­ schicht 72a als Kupferdiffusionsschutzschicht auf die fünfte Metallverdrahtungsschicht 70 aufgebracht. Es wird dann eine Schutzisolationsschicht 72b, wie etwa eine Siliziumnitrid­ schicht, eine Siliziumoxidschicht, oder ein laminierter Film davon mit einer Dicke von etwa 1,0 µm aufgebracht.
Falls notwendig, kann der Reihe nach eine Puffermantelschicht 73 aus Polyimid oder dergleichen mit einer Dicke von ungefähr 5 bis ungefähr 10 µm als eine zweite Schutzisolationsschicht auf der oben genannten Schutzisolationsschicht gebildet wer­ den, und eine Öffnung 74 wird an einer vorbestimmten Position auf der Anschlusselektrode 71 gebildet.
Als nächstes wird die Rückseite des Chips, der von dem Halb­ leitersubstrat 1 getrennt ist, mit einem Harz oder einem Löt­ mittel (nicht gezeigt) an einen Bleirahmen oder eine Substrat­ fassung gebonded. Wie in Fig. 20L gezeigt, wird ein Draht 75 aus Gold oder Kupfer an einen freigelegten Bereich der Kupfer­ verdrahtungsschicht in der Öffnung 74 der Anschlusselektrode mittels Ultraschallwellen, thermischer Druckbondung oder der­ gleichen gebonded, so dass eine Zwischenmetallverbundschicht oder eine Zwischendiffusionsschicht 76 auf der Kontaktfläche zwischen der Anschlusselektrode 71 und dem Bonddraht 75 gebil­ det wird.
Zur Komplettierung der Halbleitervorrichtung, wie in Fig. 19 gezeigt, wird die gesamte Oberfläche des Chips mit einem Preß­ harz 77 versiegelt.
Die herkömmliche Halbleitervorrichtung mit der oben beschrie­ benen Struktur weist jedoch das Problem auf, wie in Fig. 21A gezeigt, dass die Anschlusselektrode 71 aus Kupfer gebildet ist, das leicht oxidiert. Wie vergrößert in Fig. 21B gezeigt, wird folglich eine oxidierte Schicht 78 mit einer Dicke von ungefähr 5 bis ungefähr 10 nm, was relativ dick ist, sehr bald auf der Oberfläche 74 der Anschlusselektrode 71 gebildet.
Im Falle eines Drahtbondens, wie in Fig. 22A gezeigt, kann die oxidierte Schicht 78 mittels der Ultraschallwellen oder ther­ mischen Druckbondens nicht ausreichend zerstört werden, da die oxidierte Schicht 78 aus Kupfer dick auf der Oberfläche der Anschlusselektrode 71 gebildet ist. Entsprechend ist es unmög­ lich, die Zwischenmetallverbundschicht 76 an der Grenzfläche zwischen dem Bonddraht 75 und der Anschlusselektrode 71 gleichförmig auszubilden, wie vergrößert in Fig. 22B gezeigt. Folglich ist es für die Kontaktbereiche schwer, eine ausrei­ chende Haftfestigkeit aufzuweisen. Dies ist für eine hochinte­ grierte Halbleitervorrichtung ein ernstes Problem, da es un­ vermeidbar ist, die Größe der Anschlusselektroden und den Durchmesser des Drahts mit zunehmendem Hochintegrationsgrad der Halbleitervorrichtungen immer mehr reduzieren.
Andererseits, wo eine Anschlusselektrode aus Aluminium gebil­ det ist, die eine relativ dünne oxidierte Schicht auf der Oberfläche bildet, bringt eine Verringerung bezüglich der Haftfestigkeit aufgrund der Bildung des oxidierten Films ein Problem mit sich in Verbindung mit der Tendenz von hochgradig integrierten Halbleitervorrichtungen und einer kleineren Größe der Anschlusselektroden.
Zur Lösung dieses Problems offenbart die japanische Kokai Pa­ tentveröffentlichung 5-82581/1993 eine Aluminiumanschlusselek­ trode, die mit einer Goldschicht überzogen ist, die kaum oxi­ diert, um so die Oberfläche der Anschlusselektrode vor Oxida­ tion zu schützen. Trotz einer derartigen Struktur ist jedoch die Haftfestigkeit immer noch unzureichend bei der Anschlusse­ lektrode dieser hochintegrierten Halbleitervorrichtung, was eine geringe Zuverlässigkeit der Halbleitervorrichtung zur Folge hat.
Die Erfinder haben dieses Problem intensiv untersucht und her­ ausgefunden, dass eine Oxidation an der Grenzfläche zwischen der Metallschicht, die die Oberfläche der Anschlusselektrode bedeckt, und der Isolationsschicht, die die Umgebung der Me­ tallschicht bedeckt, beginnt, so dass eine oxidierte Schicht insbesondere in der Umgebung der Oberfläche der Anschlusselek­ trode gebildet wird, und dass eine derartige oxidierte Schicht ungünstigen Einfluß auf die Anschlussoberfläche ausübt, wenn der Anschlussbereich klein ist, wodurch die Haftfestigkeit verringert wird.
Aufgabe der Erfindung ist die Bereitstellung einer Halbleiter­ vorrichtung, bei der die Oberfläche der Anschlusselektroden trotz ihrer hochintegrierten Struktur vor Oxidation geschützt werden kann, und bei der die Haftfestigkeit mit externen An­ schlüssen verbessert ist.
Gemäß der Erfindung wird eine Halbleitervorrichtung bereitge­ stellt, enthaltend eine Mehrschichtverdrahtungsstruktur mit einem Halbleitersubstrat, einer auf dem Halbleitersubstrat ge­ bildeten Isolationsschicht und mindestens einem Durchgangs­ loch, das auf der Isolationsschicht gebildet ist, um die Schichten des Mehrschichtverdrahtungsfilms miteinander zu ver­ binden; mindestens eine Anschlusselektrode, die mit der Mehr­ schichtverdrahtungsstruktur verbunden ist und zur Verwendung zur Verbindung mit mindestens einer externen Elektrode; und eine Isolationsschicht, die die Anschlusselektrode bedeckt und mindestens eine Öffnung über der Anschlusselektrode aufweist, um die Oberfläche der Anschlusselektrode freizulegen, wobei eine Oberfläche der Isolationsschicht mit einer Metallschicht in Kontakt ist, die aus einem Material gebildet ist, das aus Edelmetallen und Legierungen mit den Edelmetallen als Haupt­ komponenten ausgewählt ist.
Bei Kontaktierung einer Oberfläche der Isolationsschicht mit der Metallschicht, wie oben erwähnt, kann die Oxidation der Anschlusselektrode in der Umgebung der Öffnung der Isolations­ schicht verhindert werden, was eines der größten Probleme hochintegrierter Halbleitervorrichtungen ist.
Folglich kann zwischen der Anschlusselektrode und einer exter­ nen Elektrode eine ausreichende Haftfestigkeit erhalten wer­ den, selbst wenn der Bereich der Anschlusselektrode im Zusam­ menhang mit dem immer höheren Integrationsgrad von Halbleiter­ vorrichtungen reduziert wird.
Die Mehrschichtverdrahtungsstruktur enthält eine Mehrzahl von Schichten, die dazwischenliegende Isolationsschichten zur Bil­ dung einer Mehrschichtverdrahtung aufweisen und mindestens ein Durchgangsloch zur Verwendung zur Verbindung der Schichten des Mehrschichtverdrahtungsfilms miteinander.
Beispiele von Edelmetallmaterialien enthalten Edelmetalle wie etwa Gold, Silber, Platin, Palladium, Rhodium und Legierungen mit diesen Edelmetallen als Hauptkomponenten.
Gemäß einem anderen Aspekt der Erfindung erfolgt die Bereit­ stellung einer Halbleitervorrichtung, wobei eine Oxidations­ schutzschicht aus einem Material gebildet ist, das aus den oben genannten Edelmetallen und den oben genannten Legierungen ausgewählt ist, und wobei eine derartige Oxidationsschutz­ schicht kontinuierlich auf der freigelegten Oberfläche der An­ schlusselektrode innerhalb der Öffnung und auf der Isolations­ schicht innerhalb der Öffnung gebildet wird.
Durch kontinuierliche Bildung der Oxidationsschutzschicht nicht nur auf der Oberfläche der Anschlusselektrode sondern auch auf der Seitenwand der Öffnung der Isolationsschicht, kann ein Teil der Anschlusselektrode in der Umgebung der Öff­ nung der Isolationsschicht vor Oxidation geschützt werden.
Gemäß einem weiteren Aspekt der Erfindung erfolgt die Bereit­ stellung einer Halbleitervorrichtung, wobei eine Elektrode zur Verwendung zur Verbindung mit einem externen Anschluß zur Ver­ fügung gestellt wird und die Elektrode aus einem der oben ge­ nannten Edelmetalle und/oder der oben genannten Legierungen gebildet ist, und wobei die Elektrode in der oben genannten Öffnung vergraben ist, um ihren oberen Endbereich (Stirnbe­ reich) über die Oberfläche der Isolationsschicht hochzuziehen.
Durch Vergraben der Elektrode, die aus einem der oben genann­ ten Edelmetalle und/oder der oben genannten Legierungen zur Verwendung zur Verbindung mit einer externen Elektrode in der Öffnung gebildet ist, kann die Oxidation der Anschlusselektro­ de in der Umgebung der Öffnung der Isolationsschicht verhin­ dert werden.
Ferner kann durch die Bereitstellung einer derartigen Elektro­ de die Verbindung mit der externen Elektrode ohne Bildung ir­ gendeiner oxidierten Schicht auf der Oberfläche der Elektrode erreicht werden.
Gemäß einem weiteren Aspekt der Erfindung kann eine Mehrzahl von derartigen Öffnungen, wie oben erwähnt, bereitgestellt sein, und eine Mehrzahl von Elektroden zur Verwendung zur Ver­ bindung mit externen Elektroden kann in der Mehrzahl der Öff­ nungen jeweils vergraben sein.
Durch Verwendung der Mehrzahl der Elektroden zur Verwendung zur Verbindung mit den externen Elektroden anstelle einer Elektrode kann in dem Polierschritt eine Krümmung verhindert werden, und die oberen Stirnflächen der Elektroden können flach und eben ausgebildet werden.
Im Hinblick auf den Widerstand und dergleichen wird die An­ schlusselektrode vorzugsweise aus Aluminium und/oder Kupfer gebildet.
Gemäß einem anderen Aspekt der Erfindung erfolgt die Bereit­ stellung einer Halbleitervorrichtung, wobei die Anschlusselek­ trode aus einem der oben genannten Edelmetalle und Legierungen gebildet ist.
Durch die Verwendung einer derartigen Anschlusselektrode kann die Oxidation der Anschlusselektrode um die Öffnung der Isola­ tionsschicht herum verhindert werden.
Gemäß einem weiteren Aspekt der Erfindung erfolgt die Bereit­ stellung einer Halbleitervorrichtung, wobei eine Unterlagean­ schlusselektrode zwischen der Anschlusselektrode und dem Mehr­ schichtverdrahtungsfilm für die Verbindung mit diesen jeweils angeordnet ist.
Wie oben beschrieben, weist die Anschlusselektrode eine Zwei­ schichtstruktur und folglich eine im wesentlichen größere Dic­ ke auf, so dass eine größere Last bezüglich des Drahtbondends anwendbar ist, wodurch folglich die Haftfestigkeit verbessert werden kann.
Die Anschlusselektrode und die Unterlageanschlusselektrode werden vorzugsweise über ein Durchgangsloch miteinander ver­ bunden, das einen größeren Bereich aufweist als das zuvor ge­ nannte Durchgangsloch, das die Schichten des Mehrschichtver­ drahtungsfilms verbindet. Dies liegt daran, dass die mechani­ sche Festigkeit des Anschlusselektrodenbereichs erhöht werden kann.
Im Hinblick auf Widerstand und dergleichen ist die Mehr­ schichtverdrahtungsstruktur vorzugsweise aus Aluminium oder Kupfer gebildet.
Gemäß der Erfindung erfolgt ferner die Bereitstellung eines Herstellungsverfahrens für eine Halbleitervorrichtung, bei der eine Mehrschichtverdrahtungsstruktur auf einem Halbleitersub­ strat gebildet ist, und mindestens eine Anschlusselektrode zur Verbindung mit der Mehrschichtverdrahtung ist, wobei das Verfahren folgende Schritte enthält: Bildung mindestens einer Anschlusselektrode, die mit der Mehrschicht­ verdrahtungsstruktur verbunden ist; Bildung einer Isolations­ schicht, um die Anschlusselektrode zu bedecken; Bildung minde­ stens einer Öffnung in der Isolationsschicht, um die Oberflä­ che der Anschlusselektrode freizulegen; und Bildung einer Oxi­ dationsschutzschicht aus einem Material, das aus Edelmetallen oder einer Legierung, die Edelmetalle als Hauptkomponenten enthält, ausgewählt ist, um die freigelegte Oberfläche der An­ schlusselektrode und die Seitenwand der Öffnung zu bedecken.
Gemäß der Erfindung erfolgt die Bereitstellung eines anderen Herstellungsverfahrens für eine Halbleitervorrichtung, wobei der Schritt zur Bildung der oben genannten Oxidationsschutz­ schicht einen Schritt zur Bildung einer Metallschicht umfasst, die aus einem der oben genannten Edelmetalle oder der oben ge­ nannten Legierungen ausgewählt ist, auf der gesamten Oberflä­ che der Isolationsschicht, und einen Schritt zum Entfernen der Metallschicht auf der Oberfläche der Isolationsschicht mittels CMP, so dass Teile der Metallschicht auf der freigelegten Oberfläche der Anschlusselektrode und der Seitenwand der Öff­ nung zurückbleiben, um als die oben genannte Oxidationsschutz­ schicht zu dienen.
CMP ist wirkungsvoll, um eine Änderung beim Ätzen zu verhin­ dern, die aufgrund des Restresists auftreten kann.
Gemäß der Erfindung erfolgt die Bereitstellung eines weiteren Herstellungsverfahrens für eine Halbleitervorrichtung, wobei der Schritt zur Bildung der Oxidationsschutzschicht einen Schritt zur Bildung einer erneut aufgebrachten Schicht mittels Sputtern der freigelegten. Oberfläche der Anschlusselektrode innerhalb der oben genannten Öffnung umfasst, um das Anschlus­ selektrodenmaterial an der Seitenwand der Öffnung erneut auf­ zubringen, sowie einen Schritt zur Bildung der oben genannten Oxidationsschutzschicht durch selektive Bildung einer Metalli­ sierungsschicht aus einem Material, das aus einem der oben ge­ nannten Edelmetallen oder den oben genannten Legierungen aus­ gewählt ist, auf der freigelegten Oberfläche der Anschlusse­ lektrode und der erneut aufgebrachten Schicht.
Die Verwendung von selektivem Metallisieren ist ebenfalls wir­ kungsvoll, um eine Änderung beim Ätzen aufgrund des Restre­ sists oder dergleichen zu verhindern.
Gemäß der Erfindung erfolgt ferner die Bereitstellung eines Herstellungsverfahrens für eine Halbleitervorrichtung, wobei der Schritt zur Bildung der oben genannten Oxidationsschutz­ schicht einen Schritt umfasst, um auf der gesamten Oberfläche der Isolationsschicht eine Metallschicht aus einem Material, dass aus den oben genannten Edelmetallen und/oder den oben ge­ nannten Legierungen ausgewählt wird, aufzubringen, einen Schritt zur Bildung einer Elektrode zur Verwendung zur Verbin­ dung mit einer externen Elektrode sowie zur Verwendung als Oxidationsschutzschicht durch Entfernen der Metallschicht auf der Isolationsschicht durch CMP, so dass ein Teil der Metall­ schicht verbleiben und die oben genannte Öffnung füllen kann, und einen Schritt, um die oben genannte Elektrode über die Oberfläche der Isolationsschicht mittels selektiven Ätzens der Isolationsschicht hochzuziehen.
Durch die Verwendung von CMP kann folglich die Elektrode für die Verwendung zur Verbindung mit einer externen Elektrode derart gebildet sein, dass sie eine flache und ebene obere Stirnfläche aufweist.
Gemäß der Erfindung erfolgt ferner die Bereitstellung eines Herstellungsverfahrens für eine Halbleitervorrichtung, enthal­ tend einen Schritt zur Bildung einer Isolationsschicht auf der Mehrschichtverdrahtungsstruktur, einen Schritt zur Bildung ei­ ner Öffnung für die Anschlusselektrode in der Isolations­ schicht, um die Mehrschichtverdrahtungsstruktur freizulegen, einen Schritt zum Aufbringen einer Metallschicht aus einem Ma­ terial, das aus einem der oben genannten Edelmetalle und/oder Legierungen ausgewählt wird, auf der gesamten Oberfläche der Isolationsschicht, und einen Schritt zur Bildung einer An­ schlusselektrode durch Entfernen der Metallschicht auf der Isolationsschicht mittels CMP, so dass ein Teil der Metall­ schicht in der Öffnung verbleiben und diese füllen kann, um als Anschlusselektrode zu dienen.
Durch die Verwendung von CMP ist es auch möglich, eine Ände­ rung beim Ätzen aufgrund des verbleibenden Resists zu verhin­ dern und eine ebene Anschlusselektrode zu bilden.
Gemäß der Erfindung erfolgt weiter die Bereitstellung eines CMP-Geräts zur Polierung einer Metallschicht, die aus einem Material gebildet ist, das aus einem der oben genannten Edel­ metalle und/oder der oben genannten Legierungen ausgewählt ist, unter Verwendung von Schleifleinen (Schmiergeltuch), wo­ bei das CMP-Gerät folgendes enthält: Mittel zum Polieren der oben genannten Metallschicht durch Drücken des Schleifenlei­ nens gegen die Metallschicht, Mittel zur Aufbereitung des Schleifleinens, unter Verwendung eines chemischen Zusatzes, um die Metallschicht abzutragen, und Mittel, um das Schleifleinen zu reinigen, indem der chemische Zusatz mit reinem Wasser ab­ gewaschen wird.
Der chemische Zusatz enthält vorzugsweise eine ätzende Lösung aus salpetriger Säure, Ammoniumsulfat, Salzsäure und Wasser­ stoffperoxyd.
Gemäß der Erfindung erfolgt weiter die Bereitstellung eines Verfahrens für CMP, um eine Metallschicht zu polieren, die aus einem Material gebildet ist, das aus einem der oben genannten Edelmetalle und/oder den oben genannten Legierungen ausgewählt ist. Das Verfahren umfasst folgende Schritte: einen Schritt zum Polieren der Metallschicht durch Drücken eines Schleiflei­ nens gegen die Metallschicht, einen Schritt zur Aufbereitung des Schleifleinens unter Verwendung eines chemischen Korrosi­ onsmittels für die Metallschicht, und einen Schritt zur Reini­ gung des Schleifleinens durch Abwaschen des chemischen Zusat­ zes mit reinem Wasser.
Gemäß der erfindungsgemäßen Halbleitervorrichtungen kann die Oberfläche der Anschlusselektrode vor Oxidation geschützt wer­ den, und folglich die Haftfestigkeit zwischen der Anschlusse­ lektrode und einem externen Anschluß verbessert werden, um die Zuverlässigkeit der Halbleitervorrichtung zu erhöhen.
Insbesondere kann eine ausreichende Haftfestigkeit zwischen einer Anschlusselektrode und einem externen Anschluß selbst für den Fall einer hochintegrierten Halbleitervorrichtung er­ halten werden, die sehr kleine Anschlusselektroden enthält.
Gemäß dem erfindungsgemäßen Verfahren zur Herstellung einer Halbleitervorrichtung wird es möglich, eine Anschlusselektrode und eine Elektrode zur Verbindung eines externen Anschlusses zu bilden, mit jeweils sehr ebenen oberen Stirnflächen.
Durch Verwendung des erfindungsgemäßen CMP-Verfahrens und des erfindungsgemäßen CMP-Geräts kann die Schicht, die aus einem Edelmetall oder einer Legierung mit dem Edelmetall als Haupt­ komponente gebildet ist, wirkungsvoll poliert werden.
Fig. 1 zeigt eine Querschnittsansicht einer Halb­ leitervorrichtung gemäß einem ersten Ausfüh­ rungsbeispiel der Erfindung;
Fig. 2A bis 2K zeigen Schritte zur Herstellung der Halblei­ tervorrichtung gemäß dem ersten Ausführungs­ beispiel der Erfindung;
Fig. 3 zeigt eine Querschnittsansicht einer Halb­ leitervorrichtung gemäß einem zweiten Aus­ führungsbeispiel der Erfindung;
Fig. 4 zeigt eine Querschnittsansicht einer Halb­ leitervorrichtung gemäß einem dritten Aus­ führungsbeispiel der Erfindung;
Fig. 5A bis 5B zeigen Schritte zur Herstellung der Halblei­ tervorrichtung gemäß dem dritten Ausfüh­ rungsbeispiel der Erfindung;
Fig. 6 zeigt eine Querschnittsansicht einer Halb­ leitervorrichtung gemäß einem vierten Aus­ führungsbeispiel der Erfindung;
Fig. 7A bis 7F zeigen Schritte zur Herstellung der Halblei­ tervorrichtung gemäß dem vierten Ausfüh­ rungsbeispiel der Erfindung;
Fig. 8 zeigt eine Querschnittsansicht einer Halblei­ tervorrichtung gemäß einem fünften Ausfüh­ rungsbeispiel der Erfindung;
Fig. 9A bis 9E zeigen Schritte zur Herstellung der Halblei­ tervorrichtung gemäß dem fünften Ausfüh­ rungsbeispiel der Erfindung;
Fig. 10 zeigt eine Querschnittsansicht einer Halb­ leitervorrichtung gemäß dem sechstem Ausfüh­ rungsbeispiel der Erfindung;
Fig. 11A bis 11D zeigen Schritte zur Herstellung der Halblei­ tervorrichtung gemäß dem sechsten Ausfüh­ rungsbeispiel der Erfindung;
Fig. 12A und 12B zeigen Querschnittsansichten der Halbleiter­ vorrichtung gemäß dem sechsten Ausführungs­ beispiel der Erfindung;
Fig. 13 zeigt eine Querschnittsansicht einer Halb­ leitervorrichtung gemäß einem siebten Aus­ führungsbeispiel der Erfindung;
Fig. 14A und 14B zeigen Querschnittsansichten der Halbleiter­ vorrichtungen gemäß dem siebten Ausführungs­ beispiel der Erfindung;
Fig. 15A und 15B zeigen Schritte zur Herstellung einer her­ kömmlichen Halbleitervorrichtung;
Fig. 16A bis 16C zeigen Schritte zur Herstellung einer Halb­ leitervorrichtung gemäß einem achten Ausfüh­ rungsbeispiel der Erfindung;
Fig. 17 zeigt ein schematisches Diagramm eines Ge­ räts für CMP gemäß einem neunten Ausfüh­ rungsbeispiel der Erfindung;
Fig. 18 zeigt ein schematisches Diagramm eines ande­ ren Geräts für CMP gemäß dem neunten Ausfüh­ rungsbeispiel der Erfindung;
Fig. 19 zeigt eine Querschnittsansicht einer her­ kömmlichen Halbleitervorrichtung;
Fig. 20A bis 20L zeigen Schritte zur Herstellung der herkömm­ lichen Halbleitervorrichtung;
Fig. 21A und 21B zeigen Querschnittsansichten der herkömmli­ chen Halbleitervorrichtung; und
Fig. 22A und 22B zeigen Querschnittsansichten der herkömmli­ chen Halbleitervorrichtung.
Im folgenden werden bevorzugte Ausführungsbeispiele der Erfin­ dung beschrieben, die jedoch den Schutzbereich der Erfindung nicht einschränken.
Fig. 1 zeigt eine Querschnittsansicht einer Halbleitervorrich­ tung gemäß einem ersten Ausführungsbeispiel der Erfindung. Fig. 2A bis 2K zeigen Schritte zur Herstellung der Halbleiter­ vorrichtung. In diesen Figuren werden für gleiche oder korre­ spondierende Komponenten die gleichen Bezugszeichen wie in Fig. 19 verwendet.
Die Schritte zur Herstellung der Halbleitervorrichtung, wie in Fig. 1 gezeigt, werden im folgenden beschrieben. Zuerst wird, wie in Fig. 2A gezeigt, ein Halbleiterelement, wie etwa ein MOS-Transistor oder dergleichen mit einer Elementtrennisolati­ onsschicht 2, einer Gateisolationsschicht 3, Gateelektroden 4 und einer Verunreinigungsdiffusionsschicht 5 auf einem Halb­ leitersubstrat 1 gebildet. Dann wird eine Unterlageisolations­ schicht 7, bestehend aus einer Siliziumoxidschicht oder einer Siliziumoxidschicht mit Verunreinigungen wie etwa Phosphor, Bor und dergleichen, auf der gesamten Oberfläche des Halblei­ terelements 6 aufgebracht.
Wie in Fig. 2B gezeigt, werden als nächstes Kontaktlöcher 8 an vorbestimmten Stellen auf der Unterlageisolationsschicht 7 auf dem Halbleiterelement 6 mittels Photolithographie und Ätzens gebildet. Dann wird eine zum Beispiel TiN/Ti-Barrieremetall­ schicht 9a, bestehend aus einer Lamination aus einer Titan­ schicht mit einer Dicke von 10 bis 50 nm und einer Titanni­ tridschicht mit einer Dicke von 50 bis 100 nm auf die Oberflä­ chen der Kontaktlöcher mittels PVD-Verfahren oder CVD-Ver­ fahren aufgebracht, um einen guten Ohmschen Kontakt mit dem Verunreingungsdiffusionsbereich 5 des Halbleiterelements 6 zu erhalten.
Als nächstes wird Wolfram oder eine Wolframschicht 9b durch thermisches CVD-Verfahren aufgebracht, bei dem ein Verschnitt zwischen Wolframhexafluorid (WF6) und Wasserstoff verwendet wird. Die Dicke der Wolframschicht 9b liegt üblicherweise zwi­ schen ungefähr 100 bis ungefähr 300 nm.
Durch Aufbringen der Wolframschicht 9b bei einer Temperatur von ungefähr 375°C bis ungefähr 450°C wird das Stufengebiet verbessert, so dass ebene Kontaktlöcher 8 mit einem großen Längenverhältnis einfach mit einer derartigen Schicht gefüllt werden können. Darüber hinaus dient die Titannitridschicht zur Verwendung als Barrieremetall zum Schutz des Siliziumnitrats vor Beschädigung aufgrund des Wolframhexafluorids bei der Bil­ dung der Wolframschicht.
Als nächstes wird der Laminationsfilm der Barrieremetall­ schicht 9a und der Wolframschicht 9b mittels Photolithographie und Ätzens gemustert, um eine erste Metallverdrahtungsschicht 9 zu bilden. Die Verdrahtung 9, die aus Wolfram gebildet ist, hat einen Verdrahtungswiderstand, der ungefähr dreimal größer ist als der einer Aluminiumverdrahtung, jedoch ist sie mittels eines einfachen Verfahrens gebildet, da kein Anschluß notwen­ dig ist. Dementsprechend wird eine Verdrahtung dieses Typs normalerweise für eine relativ kurze Verdrahtung, wie etwa ei­ ne lokale Verdrahtung oder dergleichen verwendet.
Als nächstes wird eine erste Zwischenschicht-Isolationsschicht 10 auf der ersten Metallverdrahtungsschicht 9 aufgebracht. Da diese erste Zwischenschicht-Isolationsschicht 10 als Unterla­ geschicht für eine zweite Metallverdrahtungsschicht dient, muß diese Schicht ausreichend eben sein. Auf der gesamten Oberflä­ che der ersten Zwischenschicht-Isolationsschicht wird mittels CVD-Verfahren, bei dem ein hochdichtes Plasma oder dergleichen verwendet wird, zum Beispiel eine Siliziumoxidschicht mit ei­ ner großen Dicke aufgebracht, und dann die Oberfläche mittels CMP unter Verwendung von Siliziumschleifmitteln, die auf einer wässrigen Kaliumhydroxid- oder Ammoniumlösung basieren, po­ liert. Die Zwischenschicht-Isolationsschicht weist üblicher­ weise eine Dicke von ungefähr 0,5 µm bis ungefähr 1,5 µm auf.
Andererseits kann eine Zwischenschicht-Isolationsschicht ge­ bildet werden, indem eine Siliziumoxidschicht durch das CVD- Verfahren aufgebracht wird und eine Abdeckisolationsschicht auf der Siliziumoxidschicht durch SOG (Spin on glas) oder der­ gleichen gebildet wird, um die Siliziumoxidschicht zu nivel­ lieren.
Wie in Fig. 2C gezeigt, werden als nächstes erste Durchgangs­ löcher 11 an vorbestimmten Stellen auf der ersten Zwischen­ schicht-Isolationsschicht 10 mittels Photolithographie und Ät­ zens gebildet. Dann wird ein erster Durchgangsanschluß- Unterlagefilm 12a, bestehend aus einer Lamination aus einer Titanschicht mit einer Dicke von 10 nm bis 50 nm und einer Ti­ tannitridschicht mit einer Dicke von 50 bis 100 nm mittels PVD- oder CVD-Verfahren auf die gleiche Weise aufgebracht, wie bei der Bildung der Barrieremetallschicht, so dass ein ausrei­ chender Kontakt mit der ersten Wolframverdrahtungsschicht 9 erreicht werden kann. Dann wird eine Wolframschicht 12b mit ausreichendem Stufengebiet mittels CVD-Verfahren aufgebracht, und die Wolframschicht 12b als die Oberflächenschicht und die Durchgangsanschluß-Unterlageschicht 12a mittels CMP-Verfahren poliert, bei dem ein Aluminiumschleifmittel basierend auf ei­ ner wässrigen Wasserstoffperoxydlösung verwendet wird. Folg­ lich wird ein erster Durchgangsanschluß 12 gebildet, indem die Metallschicht nur in den Durchgangslöchern 11 zurückbleibt.
Wie in Fig. 2D gezeigt, wird als nächstes als Unterlageschicht 13a für die Verdrahtung, eine Titanschicht, eine Titannitrid­ schicht oder eine laminierte Schicht davon mit einer Dicke von 50 nm bis 100 nm durch PVD-Verfahren aufgebracht. Dann werden eine Aluminiumlegierungsschicht 13b aus A1/Cu, Al/Si/Cu, Al/Cu/Ti oder dergleichen, und eine Titannitridschicht als Verdrahtungsabdeckschicht (Reflexionsschutzschicht) 13c mit­ tels PVD-Verfahren aufgebracht. Die Aluminiumlegierungsschicht 13b weist üblicherweise eine Dicke von ungefähr 300 bis unge­ fähr 500 nm auf, abhängig von der Endverwendung.
Als nächstes wird eine Verdrahtungsschicht aus Aluminiumlegie­ rung als zweite Metallverdrahtungsschicht 13 gebildet, indem der oben genannte laminierte Film mittels Photolithographie und Ätzen gemustert wird. Es wird dann eine zweite Zwischen­ schicht-Isolationsschicht 10 auf der zweiten Metallverdrah­ tungsschicht 13 in gleicher Weise aufgebracht, wie bei der Bildung der ersten Zwischenschicht-Isolationsschicht 10.
Wie in Fig. 2E gezeigt, werden zweite Durchgangslöcher 15 an vorbestimmten Stellen auf der zweiten Zwischenschicht-Isola­ tionsschicht 14 gebildet, um zweite Durchgangsanschlüsse 16 zu bilden. Ferner wird ein dritter Metallverdrahtungsfilm 17, be­ stehend aus einer Unterlageschicht 17a für die Verdrahtung, einer Aluminiumlegierungsschicht 17b und einer Verdratungs­ abdeckschicht (Reflexionsschutzschicht) 17c gebildet und dar­ auf eine dritte Zwischenschicht-Isolationsschicht 18.
Wie in Fig. 2F gezeigt, werden dritte Durchgangslöcher 19 an vorbestimmten Stellen auf der dritten Zwischenschicht-Isola­ tionsschicht 18 gebildet, um dritte Durchgangsanschlüsse 20 zu bilden. Ferner wird ein vierter Metallverdrahtungsfilm 21, be­ steht aus einer Unterlageschicht 21a für die Verdrahtung, ei­ ner Aluminiumlegierungsschicht 21b und einer Verdrahtungsab­ deckschicht (Anti-Reflexionsschicht) 21c, gebildet und darauf eine vierte Zwischenschicht-Isolationsschicht 22.
Der vierte und fünfte Metallverdrahtungsfilm werden für eine Verdrahtung über eine lange Distanz verwendet sowie für eine Leistungszufuhrleitung, und folglich sind diese Filme vergli­ chen mit den darunter liegenden ersten bis dritten Metallver­ drahtungsfilmen mit einer größeren Dicke gebildet, um die Ver­ drahtungsverluste zu verringern oder den zulässigen Strom in der Verdrahtung zu vergrößern.
Wie in Fig. 2G gezeigt, werden als nächste vierte Durchgangs­ löcher 23 an vorbestimmten Stellen auf der vierten Zwischen­ schicht-Isolationsschicht 22 gebildet, um vierte Durchgangsan­ schlüsse 24 zu bilden. Ferner wird ein fünfter Metallverdrah­ tungsfilm 25, bestehend aus einer Unterlageschicht 25a für die Verdrahtung, einer Aluminiumlegierungsschicht 25b und einer Verdrahtungsabdeckschicht (Anti-Reflexionsschicht) 25c, dar­ auf gebildet.
Im allgemeinen werden Anschlusselektroden 26 für die Verwen­ dung zur Verbindung mit externen Anschlüssen gleichzeitig mit der Bildung eines obersten Metallverdrahtungsfilms gebildet. Der Metallverdrahtungsfilm 25 wird im allgemeinen mit einer Dicke von 1,0 µm oder mehr gebildet unter Inkaufnahme eines Drahtbondschrittes.
Wie in Fig. 2H gezeigt, wird als nächstes eine Schutzisolati­ onsschicht 27, bestehend aus einer Siliziumnitridschicht, ei­ ner Siliziumoxidschicht, einer Siliziumoxinitridschicht oder eines laminierten Films davon mit einer Dicke von ungefähr 1,0 µm auf dem fünften Metallverdrahtungsfilm 25 mittels CVD-Ver­ fahren aufgebracht. Ferner, falls notwendig, wird eine Puffer­ abdeckschicht 28 aus Polyimid oder dergleichen mit einer Dicke von ungefähr 5 µm bis ungefähr 10 µm als eine zweite Schutz­ isolationsschicht darauf aufgebracht. Dann wird eine Öffnung 29 für die Verbindung der Anschlusselektrode 26 mit einer ex­ ternen Elektrode (nicht gezeigt) gebildet.
Wie in Fig. 2I gezeigt, wird als nächstes eine passive Zu­ standschicht, enthaltend Al2O3 als Hauptkomponente, die auf der freigelegten Oberfläche der Anschlusselektrode 26 innerhalb der Öffnung 29 gebildet ist, mittels Sputtern-Ätzens entfernt, unter Verwendung von Argon-Ionen oder dergleichen, und dann zum Beispiel eine Platinschicht 100a mit einer Dicke von unge­ fähr 10 nm bis ungefähr 100 nm kontinuierlich auf die gesamte Oberfläche des Substrats im Vakuum mittels PVD-Verfahren auf­ gebracht.
Wie in Fig. 2J gezeigt, wird die unnötige Platinschicht 100a durch CMP unter Verwendung eines Aluminiumschleifmittels, das auf wässriger Wasserstoffperoxydlösung basiert, entfernt, so dass eine Platinschicht als Oxidationsschutzschicht 100 auf der freigelegten Oberfläche und der Seitenwand der Anschlusse­ lektrode 26 innerhalb der Öffnung 29 zurückbleibt.
Die Rückseite des Chips, der von dem Halbleitersubstrat 1 ge­ trennt ist, wird mit einem Bleirahmen oder einer Substratfas­ sung (nicht gezeigt) mit einem Harz oder Lötmitteln gebondet. Wie in Fig. 2K gezeigt, wird danach ein Gold- oder Aluminium­ draht 30 an die Anschlusselektrode 26, die mit der Oxidations­ schutzschicht 100 beschichtet ist, mittels Ultraschallwellen oder durch Thermokompressionsbonden gebondet, so dass eine Zwischenmetallverbundschicht 101, bestehend aus den Elementen der Anschlusselektrode, dem Bonddraht und der Oxidations­ schutzschicht 100 an der Grenzfläche zwischen der Anschluss­ elektrode 26 und dem Bonddraht 30 gebildet wird.
Abschließend wird der gesamte Chip mit einem Preßharz 102 ver­ siegelt, um die Halbleitervorrichtung gemäß diesem Ausfüh­ rungsbeispiel der Erfindung, wie in Fig. 1 gezeigt, fertigzu­ stellen.
Gemäß diesem Ausführungsbeispiel ist die Oxidationsschutz­ schicht 100 aus Platin gebildet, jedoch kann diese auch aus anderen Metallen wie etwa Gold, Aluminium, Kupfer oder der­ gleichen gebildet sein, das die Oberfläche der Anschlusselek­ trode 26 vor Oxidation schützen kann, das als ein Material für den Bonddraht geeignet ist, das einfach zu verteilen ist, das einfach einen Zwischenmetallverbund bildet. Beispiele für ein anderes derartiges Metall sind andere Edelmetalle, wie etwa Gold, Silber, Palladium, Rhodium und Legierungen, die diese Edelmetalle als Hauptkomponenten enthalten.
Wie oben erwähnt, ist bei der Halbleitervorrichtung gemäß die­ sem Ausführungsbeispiel der Erfindung die Oberfläche der An­ schlusselektrode 26 mit der Oxidationsschutzschicht 100 aus Platin bedeckt (beschichtet), wodurch ein oxidierter Film (passiver Zustandsfilm) aus Al2O3 oder dergleichen kaum auf der Oberfläche der Anschlusselektrode gebildet wird.
Die Oxidationsschutzschicht 100 wird kontinuierlich nicht nur auf der freigelegten Oberfläche der Anschlusselektrode 26 in­ nerhalb der Öffnung 29 gebildet, sondern auch an der Seiten­ wand der Öffnung 29, wodurch verhindert wird, dass von dem Rand der Öffnung 29 aus eine Oxidation erfolgt und die An­ schlusselektrode 26 unter der Oxidationsschutzschicht 100 er­ reicht, und folglich eine Oxidation der End- bzw. Stirnberei­ che der Oberfläche der Anschlusselektrode 26.
Als ein Ergebnis kann bei dem Drahtbondschritt mit hoher Re­ produzierbarkeit eine Zwischenmetallverbindung gebildet wer­ den, die erhalten werden kann durch homogenes Verbinden der Elemente der Anschlusselektrode 26, wie etwa Aluminium, des Bonddrahts 30, wie etwa Gold, und der Oxidationsschutzschicht 100, wie etwa Platin.
Folglich kann eine ausreichende Haftfestigkeit zwischen der Anschlusselektrode 26 und dem Bonddraht 30 erhalten werden, um die Stabilität und die Zuverlässigkeit der Verbindungsteile zu verbessern, obwohl die Größe der Anschlusselektrode 26 und der Durchmesser des Bonddrahts 30 in Verbindung mit dem Bestreben hochintegrierte Halbleitervorrichtungen herzustellen verrin­ gert werden.
Nach dem Drahtbonden werden die freigelegte Oberfläche der An­ schlusselektrode 26 und die Seitenwand der Öffnung mit der Oxidationsschutzschicht 100 beschichtet, so dass die korrosi­ onsanfällige Aluminiumschicht nicht freigelegt wird und der Rand der Öffnung ausreichend geschützt wird. Folglich korro­ diert die freigelegte Oberfläche der Anschlusselektrode 26 nicht, selbst wenn Wasser oder dergleichen durch das Preßharz 102 eindringt. Folglich kann die Halbleitervorrichtung einen hohen Feuchtigkeitsschutz aufweisen.
Bei einer Halbleitervorrichtung gemäß einem zweiten Ausfüh­ rungsbeispiel werden Anschlusselektroden aus Kupfer gebildet und die innere Wand der Öffnung auf jeder Anschlusselektrode mit einer Oxidationsschutzschicht beschichtet, die aus einer Legierung gebildet ist, die ein Edelmetall als eine Hauptkom­ ponente enthält.
Fig. 3 zeigt eine Querschnittsansicht einer Halbleitervorrich­ tung gemäß dem zweiten Ausführungsbeispiel der Erfindung. In den Figuren werden die gleichen Bezugszeichen wie in Fig. 19 verwendet, um korrespondierende Komponenten zu kennzeichnen. Das Bezugszeichen 100 bezieht sich auf eine Oxidationsschutz­ schicht, die ein Edelmetall als eine Hauptkomponente enthält.
Bei den Verfahren zur Herstellung der Halbleitervorrichtung gemäß diesem Ausführungsbeispiel erfolgt eine erste vergrabene Verdrahtung in Übereinstimmung mit dem herkömmlichen Verfah­ ren, wie in den Fig. 20A bis 20K gezeigt. Eine Öffnung 74 ist in einer Schutzisolationsschicht 71 und einer Pufferab­ deckschicht 73 gebildet, um einen Teil der Oberfläche der An­ schlusselektrode 71, die aus Kupfer gebildet ist, freizulegen.
Es wird dann auf der freigelegten Oberfläche der Anschlusse­ lektrode 71 innerhalb der Öffnung 74 und der Seitenwände der Schutzisolationsschicht 72 und der Pufferabdeckschicht 73, mittels PVD-Verfahren auf gleicher Weise wie bei dem ersten Ausführungsbeispiel eine Oxidationsschutzschicht 100 mit einer Dicke von ungefähr 10 nm bis ungefähr 100 nm aus Edelmetall oder einer Legierung, die ein Edelmetall als eine Hauptkompo­ nente enthält, gebildet. Gemäß diesem Ausführungsbeispiel wird die Oxidationsschutzschicht 100 aus Platin gebildet.
Bei der Halbleitervorrichtung gemäß diesem Ausführungsbeispiel der Erfindung wird die Anschlusselektrode 71 vor Oxidation selbst dann geschützt, wenn statt Aluminium Kupfer als ein Ma­ terial für die Verdrahtung und für die Anschlusselektroden verwendet wird, das für Oxidation anfälliger ist, da die Ober­ fläche der Anschlusselektrode 71 mit der Oxidationsschutz­ schicht 100, die aus Platin gebildet ist, beschichtet ist.
Da die Oxidationsschutzschicht 100 kontinuierlich nicht nur auf der freigelegten Oberfläche der Anschlusselektrode inner­ halb der Öffnung 74 gebildet ist, sondern auch an der Innen­ wand der Öffnung 74, kann eine Oxidation verhindert werden, die vom Rand der Öffnung 74 aus beginnt und die Anschlusselek­ trode 71 unter der Oxidationsschutzschicht 100 erreicht; und folglich eine Oxidierung der Stirnbereiche der Anschlusselek­ trode 71.
Als Ergebnis kann eine ausreichende Haftfestigkeit zwischen der Anschlusselektrode 71 und dem Bonddraht 75 sichergestellt werden, wodurch die Stabilität und Zuverlässigkeit des Verbin­ dungsbereichs erhöht wird, obwohl die Größe der Anschlusselek­ trode 71 und der Durchmesser des Bonddrahts 75 dazu tendieren abzunehmen, in Verbindung mit dem Bestreben hochgradig inte­ grierte Halbleitervorrichtungen herzustellen.
Gemäß dem ersten Ausführungsbeispiel der Erfindung wird eine Oxidationsschutzschicht 100 durch Aufbringen einer Platin­ schicht auf die gesamte Oberfläche und Entfernen der unnötigen Bereiche der Platinschicht auf der Pufferabdeckschicht 28 durch CMP gebildet.
Im Gegensatz dazu wird bei einem dritten Ausführungsbeispiel die Oxidationsschutzschicht 100 durch ein anderes Verfahren gebildet, wie etwa durch stromloses Metallisieren oder der­ gleichen.
Fig. 4 zeigt eine Querschnittsansicht einer Halbleitervorrich­ tung gemäß dem dritten Ausführungsbeispiel der Erfindung und die Fig. 5A und 5B zeigen Schritte zur Herstellung einer der­ artigen Halbleitervorrichtung. In den Figuren sind für gleiche oder korrespondierende Komponenten wie in Fig. 19, die glei­ chen Bezugsziffern verwendet.
Bei dem Verfahren gemäßen diesem Ausführungsbeispiel wird eine vergrabene Verdrahtung durch das herkömmliche, in den Fig. 20A bis 20K gezeigte Verfahren gebildet. Eine Öffnung 74 wird dann in einer Schutzisolationsschicht 72 und einer Pufferabdeck­ schicht 73 gebildet, um einen Teil der Oberfläche der An­ schlusselektrode 71 freizulegen.
Die gesamte Oberfläche des Substrats wird dann einem Sputtern- Ätzen unterzogen, um die passive Zustandsschicht, wie etwa die oxidierte Schicht oder dergleichen, auf der Oberfläche der An­ schlusselektrode 71, die aus Kupfer gebildet ist, zu entfer­ nen.
Das Sputtern-Ätzen erfolgt üblicherweise für eine kurze Zeit bei einem Druck von 1 bis 3 mTorr, unter Verwendung von Ar-Gas (zum Beispiel mit einer Ätztiefe in der Oberfläche der Kup­ feranschlusselektrode von ungefähr 5 nm bis ungefähr 10 nm). Im Gegensatz dazu wird bei dem Verfahren gemäß diesem Ausfüh­ rungsbeispiel der Druck von Ar-Gas auf ungefähr 10 bis unge­ fähr 50 mTorr erhöht, und die Ätztiefe auf ungefähr 30 nm bis ungefähr 100 nm erhöht. Als Ergebnis erfolgt ein erneutes Auf­ bringen mittels Sputtern und eine Metallschicht 71' wird auf der Innenwand der Öffnung 74 aufgebracht.
Als nächstes wird eine Edelmetallschicht aus Gold oder der­ gleichen selektiv mit einer Dicke von ungefähr 10 bis ungefähr 100 nm als eine Oxidationsschutzschicht 100 auf der freigeleg­ ten Oberfläche der Anschlusselektrode 71 innerhalb der Öffnung 74 und der Metallschicht 71', die an der Innenwand der Öffnung 74 mittels stromloser Metallisierung gebildet ist, gebildet.
Als nächstes wird die Rückseite jedes Chips, der von dem Halb­ leitersubstrat 1 getrennt ist, an einen Bleirahmen oder eine Substratfassung (nicht gezeigt) mit einem Harz oder einem Löt­ mittel gebondet. Ein Draht 75 wird dann an die Anschlusselek­ trode 71 gebondet, die mit der Oxidationsschutzschicht 100 in­ nerhalb der Öffnung 74 beschichtet ist.
Abschließend wird der gesamte Chip mit einem Preßharz 102 ver­ siegelt, um die Halbleitervorrichtung, wie in Fig. 4 gezeigt, fertigzustellen.
Gemäß diesem Ausführungsbeispiel wird die Metallschicht mit­ tels stromloser Metallisierung gebildet, jedoch kann sie auch durch selektives CVD-Verfahren gebildet werden.
Wie oben erwähnt, kann bei dem Herstellungsverfahren gemäß diesem Ausführungsbeispiel die Oxidationsschutzschicht 100 kontinuierlich auf der freigelegten Oberfläche der Anschluss­ elektrode 71 innerhalb der Öffnung 74 und der Innenwand der Öffnung 74 mittels stromloser Metallisierung gebildet werden.
Als Ergebnis kann eine ausreichende Haftfestigkeit zwischen der Anschlusselektrode 71 und dem Bonddraht 75 sichergestellt werden, wodurch die Stabilität und Zuverlässigkeit des Verbin­ dungsbereichs verbessert wird, obwohl die Größe der Anschluss­ elektrode 71 und der Durchmesser des Bonddrahts 75 dazu ten­ dieren abzunehmen, in Verbindung mit der Tendenz hochinte­ grierter Halbleitervorrichtungen herzustellen.
In diesem Zusammenhang kann die Oxidationsschutzschicht 100 selektiv auf einer Anschlusselektrode gebildet werden, die aus einem anderen Material, wie etwa Aluminium oder dergleichen, gebildet ist, indem das oben genannte erneue Aufbringen mit­ tels Sputtern-Ätzen und die stromlose Metallisierung oder das selektive CVD-Verfahren kombiniert werden.
Fig. 6 zeigt eine Querschnittsansicht einer Halbleitervorrich­ tung gemäß einem vierten Ausführungsbeispiel der Erfindung, und die Fig. 7A bis 7F zeigen Schritte zur Herstellung der Halbleitervorrichtung. In den Figuren kennzeichnen die glei­ chen Bezugsziffern die gleichen oder korrespondierenden Kompo­ nenten wie in Fig. 19.
Bei dem Verfahren gemäß diesem Ausführungsbeispiel wird zuerst die Mehrschichtverdrahtungsstruktur, wie in Fig. 7A gezeigt, mittels des herkömmlichen, in den Fig. 20A bis 20I gezeigten Verfahrens hergestellt.
Wie in Fig. 7B gezeigt, wird als nächstes eine vierte Zwi­ schenschicht-Isolationsschicht 201 mit einer Vierschichtstruk­ tur, bestehend aus einer Siliziumnitridschicht 201a, einer Isolationsschicht 201b, wie etwa eine Siliziumoxidschicht, ei­ ner Siliziumnitridschicht 201c und einer Isolationsschicht 201d, etwa aus einer Siliziumoxidschicht, auf der vierten Me­ tallverdrahtungsschicht 66 aufgebracht. Es werden dann vierte Durchgangslöcher 202 und fünfte Verdrahtungsgräben 203 an vor­ bestimmten Stellen der vierten Zwischenschicht-Isolations­ schicht 67 mittels Photolithographie und Ätzen gebildet.
Wie in Fig. 7C gezeigt, werden als nächstes eine Unterlage­ schicht 204a, Goldschichten 204b und 204c auf der gesamten Oberfläche des Substrats aufgebracht, um die vierten Durch­ gangslöcher 203 und die fünften Verdrahtungsgräben 203 zu fül­ len.
Im einzelnen wird zuerst die Unterlageschicht 204a mittels PVD-Verfahren oder CVD-Verfahren aufgebracht. Die Unterlage­ schicht 204a dient dazu, die Haftung zwischen der Metallver­ drahtungsschicht und der darunter liegenden vierten Zwischen­ schicht-Isolationsschicht zu verbessern. Sie dient auch dazu, zu verhindern, dass Gold in die Isolationsschicht, etwa eine Siliziumoxidschicht oder dergleichen, wie im Falle bei der Verwendung von Kupferdraht, diffundiert. Die Unterlageschicht 204a besteht aus einer Tantalschicht, einer Tantalnitrid­ schicht, einem laminierten Film aus einer Tantalschicht und einer Tantalnitridschicht, einer Titannitridschicht, einem la­ minierten Film aus einer Titanschicht und einer Titannitrid­ schicht, einer Titan/Wolfram-Legierungsschicht, einer Chrom­ schicht oder dergleichen, und weist eine Dicke von ungefähr 50 nm bis ungefähr 100 nm auf.
Die Goldaufzuchtschicht 204b wird dann als Unterlageschicht für elektrolytische Metallisierung auf der gesamten Oberfläche mittels PVD- oder CVD-Verfahren aufgebracht.
Dann wird die Goldmetallisierungsschicht 204c mit einer Dicke von ungefähr 2 µm auf der gesamten Oberfläche mittels elektro­ lytischer Metallisierung unter Verwendung einer Metallisie­ rungslösung, die eine Cyanlösung als eine Hauptkomponente ent­ hält, aufgebracht.
Wie in Fig. 7D gezeigt, werden als nächstes die Goldschichten 204c und 204b und die Unterlageschicht 204a durch CMP ent­ fernt, unter Verwendung eines Aluminiumschleifmittels, das auf einer wässrigen Wasserstoffperoxydlösung basiert, wobei Berei­ che der Goldschichten in den vierten Durchgangslöchern 202 und den fünften Verdrahtungsgräben 203 zurückbleiben, so dass eine fünfte vergrabene Metallverdrahtungsschicht 204 gebildet wird. Gleichzeitig mit der Bildung dieser Metallverdrahtungsschicht werden Anschlusselektroden 205 für die Verbindung mit externen Anschlüssen gebildet. Die Dicke der Metallverdrahtungsschicht beträgt ungefähr 1,0 µm, was in Abhängigkeit von der Endver­ wendung variieren kann. Falls es notwendig ist, den Verdrah­ tungswiderstand zu verringern, kann die Dicke der Metallver­ drahtungsschicht weiter erhöht werden.
Dort wo ein Edelmetall wie etwa Gold für die Verdrahtung oder die Anschlusselektroden verwendet wird, werden eine derartige Verdrahtung oder Anschlusselektroden auf herkömmliche Weise mittels Photolithographie und Ätzens gebildet, oder durch se­ lektives Metallisieren oder selektives CVD-Verfahren. Jedoch treten bei der Musterung Probleme auf, wie etwa die Bildung einer zersetzten Schicht, zum Beispiel einer oxidierten Schicht auf der Oberfläche der Verdrahtung oder der Anschluss­ elektrode; die Bildung einer unebenen Oberfläche und derglei­ chen.
Da gemäß diesem Ausführungsbeispiel die Anschlusselektroden 205 selbst aus Gold gebildet sind, das kaum oxidiert, wird fast keine oxidierte Schicht (passive Zustandsschicht) auf den Oberflächen der Anschlusselektroden gebildet.
Wie in Fig. 7E gezeigt, wird eine sehr dichte Siliziumnitrid­ schicht 206a auf der fünften Metallverdrahtungsschicht 204 aufgebracht, um die Haftung zur oberen Schutzisolationsschicht zu verbessern oder die Diffusion von Gold zu verhindern. Es wird dann eine Schutzisolationsschicht 206b, zum Beispiel eine Siliziumnitridschicht, eine Siliziumoxidschicht, eine Silikat­ nitridoxidschicht oder ein laminierter Film davon mit einer Dicke von ungefähr 1,0 µm aufgebracht.
Ferner, falls notwendig, wird eine Pufferabdeckschicht 207 aus Polyimid oder dergleichen mit einer Dicke von ungefähr 5 bis ungefähr 10 µm als zweite Schutzisolationsschicht gebildet. Dann wird eine Öffnung 208 gebildet, um die Anschlusselektrode 205 für eine Verbindung mit einem externen Anschluß (nicht ge­ zeigt) freizulegen.
Dann wird die Rückseite jedes Chips, der von dem Halbleiter­ substrat getrennt ist, mit einem Bleirahmen oder einer Sub­ stratfassung (nicht gezeigt) mit einem Harz oder einem Lötmit­ tel gebondet, und, wie in Fig. 7F gezeigt, ein Draht 209 an die Anschlusselektrode 205, die innerhalb der Öffnung 208 freigelegt ist, gebondet. Folglich wird eine Zwischendiffusi­ onsschicht oder eine Zwischenmetallverbindungsschicht 210 auf der Kontaktfläche zwischen der Anschlusselektrode 205 und dem Bonddraht 209 gebildet.
Abschließend wird der gesamte Chip mit einem Preßharz 211 ver­ siegelt, um die Halbleitervorrichtung gemäß diesem Ausfüh­ rungsbeispiel fertigzustellen, wie in Fig. 6 gezeigt.
Obwohl die Anschlusselektrode 205 in diesem Ausführungsbei­ spiel aus Gold gebildet ist, kann die Anschlusselektrode 205 auch aus einem anderen Edelmetall, wie etwa Silber, Platin, Palladium, Rhodium oder dergleichen, oder aus einer Legierung, die eines dieser Edelmetalle als Hauptkomponente enthält, ge­ bildet werden.
Da Gold und Silber einen geringeren Widerstand als Kupfer auf­ weisen, ist die Verwendung eines derartigen Metalls wirkungs­ voll, um die Verdrahtungsverluste zu reduzieren.
Wie oben erwähnt, wird bei der Halbleitervorrichtung gemäß diesem Ausführungsbeispiel fast keine oxidierte Schicht (pas­ sive Zustandsschicht) auf der Oberfläche der Anschlusselektro­ de 205 gebildet, da die Anschlusselektrode 205 selbst aus Gold gebildet ist, das kaum oxidiert. Darüber hinaus wird keine zersetzte Schicht aufgrund des Musterungsschritts gebildet, und die Anschlusselektrode kann eine gute Ebenheit aufweisen, da die vergrabene Verdrahtungsstruktur mittels CMP gebildet ist. Folglich können die Zwischendiffusionsschicht 210 des An­ schlusselektrodenmaterials und des Drahtmaterials homogen mit hoher Reproduzierbarkeit beim Drahtbonden gebildet werden.
Ausreichende Haftfestigkeit wird zwischen der Anschlusselek­ trode und dem Bonddraht selbst dann erhalten, wenn die Größe der Anschlusselektrode und der Durchmesser des Bonddrahtes verringert werden, in Verbindung mit der Tendenz einer höheren Integration bei Halbleitervorrichtungen. Die Halbleitervor­ richtung kann folglich eine hohe Zuverlässigkeit aufweisen.
Fig. 8 zeigt eine Querschnittsansicht einer Halbleitervorrich­ tung gemäß einem fünften Ausführungsbeispiel der Erfindung und die Fig. 9A bis 9E zeigen Schritte zur Herstellung der Halb­ leitervorrichtung. In den Figuren sind die gleichen Bezugszif­ fern verwendet, um gleiche oder korrespondierende Komponenten wie in Fig. 19 gezeigt zu kennzeichnen.
Bei dem Verfahren zur Herstellung gemäß diesem Ausführungsbei­ spiel wird zuerst die Mehrschichtverdrahtungsstruktur, wie in Fig. 9A gezeigt, mittels herkömmlicher Verfahren, wie in Fig. 20A bis 20H gezeigt, hergestellt.
Wie in Fig. 9B gezeigt, wird als nächstes ein dritter Zwl­ schenschichtisolationsfilm 301 mit einer Vierschichtstruktur, enthaltend eine Siliziumnitridschicht 301a, eine Isolations­ schicht 301b, etwa Siliziumoxidschicht, eine Siliziumnitrid­ schicht 301c und eine Isolationsschicht 301d, etwa eine Sili­ ziumoxidschicht, auf der dritten Metallverdrahtungsschicht 62 aufgebracht. Es werden dann ein drittes Durchgangsloch 302 und ein vierter Verdrahtungsgraben 303 an vorbestimmten Positionen auf dem dritten Zwischenschichtisolationsfilm 301 mittels Pho­ tolithographie und Ätzens gebildet. Gleichzeitig wird ein Ver­ drahtungsgraben 303' zur Bildung einer ersten Anschlusselek­ trode gebildet.
Als nächstes werden eine Unterlageschicht 304a und Kupfer­ schichten 304b und 304c auf der gesamten Oberfläche des Sub­ strats aufgebracht, um das dritte Durchgangsloch 302, den vierten Verdrahtungsgraben 303 und den Verdrahtungsgraben 303' für die erste Anschlusselektrode zu füllen. Die Dicke der Un­ terlageschicht 304a ist ungefähr 50 nm bis ungefähr 100 nm, wie bei der herkömmlichen Bildung einer Kupferverdrahtung, und die Unterlageschicht 304a besteht aus einer Tantalschicht, einer Tantalnitridschicht, einem laminierten Film aus einer Tantal­ schicht und einer Tantalnitridschicht, einer Titannitrid­ schicht oder einem laminierten Film aus einer Titanschicht und einer Titannitridschicht.
Es wird dann die Kupferaufzuchtschicht 304b als Unterlage­ schicht für elektrolytisches Metallisieren auf der gesamten Oberfläche aufgebracht, und die Kupfermetallisierungsschicht 304c wird mit einer Dicke von ungefähr 2 µm mittels elektroly­ tischer Metallisierung aufgebracht. Die Kupferschichten 304c und 304b und die Unterlageschicht 304a mit Ausnahme des drit­ ten Durchgangslochs 302, des vierten Verdrahtungsgrabens 303 und des Verdrahtungsgrabens 303' für die erste Anschlusselek­ trode werden durch CMP entfernt, bei dem Aluminiumschleifmit­ tel, basierend auf einer wässrigen Wasserstoffperoxydlösung, verwendet werden, so dass eine vierte vergrabene Metallver­ drahtungsschicht 304 und eine erste Anschlusselektrode 305 ge­ bildet werden. Die Dicke der Kupferverdrahtungsschicht beträgt etwa 1,0 µm, was in Abhängigkeit von der Endverwendung variie­ ren kann.
Wie in Fig. 9C gezeigt, wird als nächstes ein vierter Zwi­ schenschicht-Isolationsfilm 306 mit einer Vierschichtstruktur, enthaltend eine Siliziumnitridschicht 306a, eine Isolations­ schicht 306b, zum Beispiel eine Siliziumoxidschicht, eine Si­ liziumnitridschicht 306c und eine Isolationsschicht 306d, zum Beispiel eine Siliziumoxidschicht, auf der vierten Metallver­ drahtungsschicht 304 aufgebracht.
Als nächstes werden ein viertes Durchgangsloch 307 und ein fünfter Verdrahtungsgraben 308 an vorbestimmten Positionen auf dem vierten Zwischenschichtisolationsfilm 306 mittels Photoli­ thographie und Ätzens gebildet. Bei diesem Schritt wird ein Durchgangsloch 307' mit einem größeren Bereich gleichzeitig auf der ersten Anschlusselektrode 305 gebildet. Ferner wird ein Verdrahtungsgraben 308 für die zweite Anschlusselektrode auf der ersten Anschlusselektrode gebildet.
Als nächstes werden eine Unterlageschicht 309a und Goldschich­ ten 309b und 309c auf der gesamten Oberfläche aufgebracht, um das vierte Durchgangsloch 307, den fünften Verdrahtungsgraben 308 und das Durchgangsloch 307' mit dem größeren Bereich und den Verdrahtungsgraben 308' auf der ersten Anschlusselektrode zu füllen. Die Unterlageschicht 309a wird mit einer Dicke von ungefähr 50 nm bis ungefähr 100 nm mittels PVD- oder CVD- Verfahren aufgebracht. Die Unterlageschicht 309a besteht aus einer Tantalschicht, einer Tantalnitridschicht, einem lami­ nierten Film aus einer Tantalschicht und einer Tantalnitrid­ schicht, einer Titannitridschicht, einem laminierten Film aus einer Titanschicht und einer Titannitridschicht, einer Titan­ wolframschicht, einer Chromschicht oder dergleichen. Die Goldaufzuchtschicht 309b als eine Unterlageschicht für elek­ trolytisches Metallisieren wird aufgebracht und es wird dann die Goldmetallisierungsschicht 309c mit einer Dicke von unge­ fähr 2 µm mittels elektrolytischer Metallisierung unter Ver­ wendung einer Platinlösung, enthaltend eine Cyanlösung als Hauptkomponente, aufgebracht.
Als nächstes werden die Goldschichten 309c und 309b und die Unterlageschicht 309a mit Ausnahme des vierten Durchgangslochs 307, des fünften Verdrahtungsgrabens 308, des Durchgangslochs 307 und des Verdrahtungsgrabens 308 für die zweite Anschluss­ elektrode auf der ersten Anschlusselektrode durch CMP ent­ fernt, bei dem ein Aluminiumschleifmittel, basierend auf einer wässrigen Wasserstoffperoxydlösung, verwendet wird, so dass eine fünfte vergrabene Metallverdrahtungsschicht 309 und eine zweite Anschlusselektrode 310 gebildet werden. Die Dicke der Metallverdrahtungsschicht ist ungefähr 1,0 µm, was in Abhän­ gigkeit von der Endverwendung variieren kann. In dieser Ver­ bindung, falls es notwendig ist, den Verdrahtungswiderstand zu reduzieren, kann die Dicke der Metallverdrahtungsschicht wei­ ter erhöht werden.
Wie oben beschrieben, wenn die Anschlusselektrode mit der ver­ grabenen Verdrahtungsstruktur aus einem Edelmetall wie etwa Gold oder dergleichen gebildet ist, wird keine zersetzte Schicht, wie etwa eine oxidierte Schicht auf der Oberfläche der Anschlusselektrode gebildet. Die Anschlusselektrode kann also eine gute Ebenheit aufweisen.
Wie in Fig. 9D gezeigt, wird als nächstes eine sehr dichte Si­ liziumnitridschicht 311a auf die fünfte Metallverdrahtungs­ schicht 309 aufgebracht, um die Haftung mit der oben Schutz­ isolationsschicht zu verbessern, oder um die Diffusion von Gold zu verhindern. Es wird dann die Schutzisolationsschicht 311b, wie etwa eine Siliziumnitridschicht, eine Siliziumoxid­ schicht, eine Siliziumoxidnitridschicht oder ein laminierter Film davon mit einer Dicke von 1,0 µm aufgebracht. Ferner, falls notwendig, kann eine Pufferabdeckschicht 312 aus Poly­ imid oder dergleichen mit einer Dicke von ungefähr 5 bis 10 µm als zweite Schutzisolationsschicht gebildet werden.
Es wird dann eine Öffnung 313 gebildet, um einen vorbestimmten Bereich der zweiten Anschlusselektrode freizulegen, um einen externen Anschluß (nicht gezeigt)zu verbinden.
Die Rückseite jedes Chips, der von dem Halbleitersubstrat 1 getrennt ist, wird dann mit einem Bleirahmen oder einer Sub­ stratfassung (nicht gezeigt) mit Harz oder Lötmitteln gebon­ det, und dann, wie in Fig. 9E gezeigt, ein Draht 314 an den freigelegten Bereich der Metallverdrahtungsschicht der zweiten Anschlusselektrode innerhalb der Öffnung 313 gebondet. Folg­ lich wird eine Zwischendiffusionsschicht oder eine Zwischenme­ tallverbindungsschicht 315 an der Grenzfläche zwischen der zweiten Anschlusselektrode 310 und dem Bonddraht 314 gebildet.
Abschließend wird der gesamte Chip mit einem Preßharz 316 ver­ siegelt, um die Halbleitervorrichtung, wie in Fig. 8 gezeigt, fertigzustellen.
Obwohl gemäß diesem Ausführungsbeispiel die zweite Anschlusse­ lektrode 310 aus Golddraht gebildet ist, kann die Anschluss­ elektrode 310 auch aus einem anderen Edelmetall, wie etwa Sil­ ber, Platin, Palladium, Rhodium oder dergleichen, gebildet werden oder aus einer Legierung, die eines dieser Edelmetalle als Hauptkomponente enthält.
Da Gold und Silber einen geringeren Widerstand als Kupfer auf­ weisen, ist die Verwendung eines derartigen Metalls wirkungs­ voll, um die Verdrahtungsverluste zu verringern.
Bei der Mehrschichtverdrahtungsstruktur gemäß diesem Ausfüh­ rungsbeispiel besteht nur die oberste Schicht aus Golddraht, die als Unterlageschicht, die aus Kupfer gebildet ist, auf der Anschlusselektrode laminiert ist. Jedoch kann die Unterlagean­ schlusselektrode aus einem anderen Metalldraht, wie etwa einer Aluminiumverdrahtung, gebildet sein. Ferner kann eine Goldver­ drahtung nicht nur für die oberste Schicht verwendet werden, sondern auch für die darunter liegende Verdrahtung, und folg­ lich können die Anschlusselektroden aus einer Goldverdrahtung aufeinander laminiert sein.
Während gemäß diesem Ausführungsbeispiel zwei Anschlusselek­ troden laminiert sind, können je nach Bedarf drei oder mehr Anschlusselektroden aufeinander laminiert sein.
Wie oben erwähnt, wird es bei der Halbleitervorrichtung gemäß diesem Ausführungsbeispiel der Erfindung möglich, durch Lami­ nierung der ersten Anschlusselektrode 305 und der zweiten An­ schlusselektrode 310 aufeinander durch das Durchgangsloch 307' mit einem größeren Bereich, im wesentlichen möglich die Dicke der Anschlusselektroden zu vergrößern. Als ein Ergebnis wird es möglich, die mechanische Schädigung (Brechen) der Unterla­ gezwischenisolationsschicht 301 und ein Abperlen zwischen der Anschlusselektrode und der Unterlagezwischenschicht-Isola­ tionsschicht zu verhindern, selbst wenn die Leistung der Ul­ traschallwellen und der Kompressionslast aufgrund des Bondens erhöht werden, um die Haftfestigkeit weiter zu erhöhen.
Durch Bildung mindestens der zweiten Anschlusselektrode als oberste Schicht auf der Verdrahtung aus einer Legierung, die ein Edelmetall, wie etwa Gold oder dergleichen als Hauptkompo­ nente enthält, wird eine passive Zustandsschicht, wie etwa ei­ ne oxidierte Schicht, kaum auf der Oberfläche der Anschluss­ elektrode gebildet, so dass die Haftfestigkeit verbessert wer­ den kann.
Da ferner die vergrabene Verdrahtung mittels CMP gebildet wird, wird keine zersetzte Schicht aufgrund der Musterung ge­ bildet, wie bei dem herkömmlichen Verfahren, so dass die An­ schlusselektrode eine gute Ebenheit auf der Oberfläche aufwei­ sen kann. Folglich kann eine Zwischendiffusionsschicht 210 ho­ mogen von dem Anschlusselektrodenmaterial und der Goldverdrah­ tung mit hoher Reproduzierbarkeit gebildet werden.
Fig. 10 zeigt eine Querschnittsansicht einer Halbleitervor­ richtung gemäß einem sechsten Ausführungsbeispiel der Erfin­ dung. Die Fig. 11A bis 11D zeigen Schritte zur Herstellung ei­ ner derartigen Halbleitervorrichtung. In den Figuren kenn­ zeichnen dieselben Bezugsziffern die gleichen oder korrespon­ dierenden Komponenten wie in Fig. 19.
Bei dem Verfahren zur Herstellung der Halbleitervorrichtung gemäß diesem Ausführungsbeispiel wird zuerst eine Mehrschicht­ verdrahtungsstruktur, wie in Fig. 11A gezeigt, durch ein her­ kömmliches Verfahren, wie in den Fig. 20A bis 20K gezeigt, hergestellt.
Wie in Fig. 11B gezeigt, werden als nächstes die Unterlage­ schicht 401a und die Goldschichten 401b und 401c auf die ge­ samte Oberfläche durch PVD- oder CVD-Verfahren aufgebracht, um die Öffnung 74 der Anschlusselektrode zu füllen. Die Unterla­ geschicht 401a besteht aus einer Tantalschicht, einer Tantal­ nitridschicht, einem laminierten Film aus einer Titanschicht und einer Titannitridschicht, einer Titan/Wolframlegierungs­ schicht oder einer Chromschicht. Die Dicke der Unterlage­ schicht beträgt ungefähr 50 µm bis ungefähr 100 µm. Die Goldaufzuchtschicht 401b als eine Unterlageschicht für elek­ trolytisches Metallisieren wird aufgebracht, und dann wird die Goldschicht mit einer Dicke von ungefähr 5 µm bis ungefähr 20 µm durch elektrolytische Metallisierung unter Verwendung einer Metallisierungslösung aufgebracht, die eine Cyanlösung als Hauptkomponente enthält.
Wie in Fig. 11C gezeigt, werden als nächstes die Goldschichten 401c und 401b und die Unterlageschicht 401a mit Ausnahme der Öffnung 74 für die Anschlusselektrode durch CMP entfernt, bei dem ein Aluminiumschleifmittel verwendet wird, das auf einer wässrigen Wasserstoffperoxydlösung basiert, so dass eine Elek­ trode 401 für die Verbindung eines externes Anschlusses gebil­ det wird.
Da eine Elektrode für die Verbindung eines externen Anschlus­ ses, wie etwa eine gewölbte Elektrode, herkömmlicher Weise durch ein kombiniertes Verfahren aus Photolithographie, Metal­ lisierung, Ätzen und dergleichen gebildet wird, wird eine zer­ setzte Schicht oder eine organisch kontaminierte Schicht auf der Oberfläche der Elektrode für die Verbindung mit einem ex­ ternen Anschluß gebildet, oder es tritt eine Änderungen der Höhe der Wölbung auf. Aus diesem Grund ist die Ebenheit der Elektrodenoberfläche schlecht.
Im Gegensatz dazu wird bei dem Verfahren gemäß der Erfindung keine zersetzte Schicht oder organisch kontaminierte Schicht auf der Elektrode gebildet, und die Kontrollierbarkeit der Elektrodenhöhe und der Ebenheit der Elektrodenoberfläche sind hervorragend.
Wie in Fig. 11D gezeigt, wird die gesamte Oberfläche des Sub­ strats mit zum Beispiel Sauerstoffplasma behandelt, um die Pufferabdeckschicht 73 zu ätzen, so dass die Elektrode 401 für die Verbindung eines externen Anschlusses ungefähr 0,1 µm bis ungefähr 1,0 µm höher ist als die Oberfläche der Pufferabdeck­ schicht 73.
In dem Fall, wenn die Pufferabdeckschicht 73 als oberste Schutzisolationsschicht nicht gebildet ist, mit anderen Worten wenn die oberste Schicht eine anorganische Schicht wie etwa eine Siliziumoxidschicht, eine Siliziumnitridschicht oder der­ gleichen ist, wird die oberste Schicht durch Ätzen behandelt, indem ein Ätzgas vom Fluorkohlenstofftyp verwendet wird.
Durch das oben genannte Verfahren kann die Elektrode 401 auf selbstanpassende Weise relativ zur Öffnung 74 der Anschluss­ elektrode gebildet werden. Spezielle Vorteile liegen darin, dass der Photolithographieprozeß bei dem Schritt zum Entfernen der obersten Schutzisolationsschicht unnötig wird und dass keine zersetzte Schicht oder organische kontaminierte Schicht auf der Oberfläche gebildet wird. Ferner kann die Höhe der Elektrode 401, die über der Hauptoberfläche des Halbleitersub­ strats gezogen ist, erfolgreich gesteuert werden, und die Ebenheit der Elektrodenoberfläche ist hervorragend.
Folglich kann durch die Verwendung des oben genannten Verfah­ rens eine Halbleitervorrichtung mit hoher Stabilität und hoher Zuverlässigkeit bezüglich der Verbindung mit einer externen Einheit zu niedrigen Kosten bereitgestellt werden.
Die Elektrode 401 wird gemäß diesem Ausführungsbeispiel aus Gold gebildet, jedoch kann sie auch aus einem anderen Edelme­ tall, wie etwa Silber, Platin, Palladium, Rhodium oder aus ei­ ner Legierung, die eines dieser Edelmetalle als Hauptkomponen­ te enthält, gebildet sein.
Die Halbleitervorrichtung gemäß diesem Ausführungsbeispiel ist unter Verwendung eines anisotropen leitenden Harzes mit einem Trägersubstrat verbunden, das eine Streuung von elektrisch leitfähigen Partikeln aufweist, einen anisotropen leitenden Films, in dem eine linear elektrisch leitende Substanz in ei­ ner vertikalen Richtung orientiert ist oder dergleichen.
Die Fig. 12A und 12B zeigen ein Beispiel des Aufbaus der Halb­ leitervorrichtung gemäß diesem Ausführungsbeispiel.
Wie in Fig. 12A gezeigt und in Fig. 12B, die eine vergrößerte Ansicht von Fig. 12A ist, ist die Halbleitervorrichtung als ein individueller Chip 1', der von dem Halbleitersubstrat ge­ trennt ist, auf einem Trägersubstrat 402 aufgebracht.
Auf dem Trägersubstrat 402 sind eine Metallverdrahtung 403 aus Kupfer oder dergleichen, eine Schutzisolationsschicht 404 aus Polyimid oder dergleichen und eine Metallelektrode 405 aus Gold oder dergleichen für die Verbindung mit dem Halbleiter­ chip 1' gebildet, und der Halbleiterchip 1' ist mit dem Träger­ substrat 402 verbunden, während er nach unten weist.
Die Verbindungselektrode 405 auf dem Trägersubstrat 402 ist aus einem Edelmetall wie etwa Gold gebildet, während die Elek­ trode auf dem Halbleiterchip 1' ebenfalls aus einem Edelmetall wie etwa Gold gebildet ist. Folglich wird keine oxidierte Schicht oder dergleichen auf der Oberfläche der Elektroden ge­ bildet. Somit können beide Elektroden einfach miteinander ver­ bunden werden, indem die Grenzfläche zwischen beiden Elektro­ den mit einem anisotropen leitenden Harz 406 gefüllt wird, das eine Verteilung von leitenden Partikeln 407 enthält, und indem das Harz dazwischengepresst wird.
Herkömmlicherweise wird für eine derartige Verwendung eine ge­ wölbte Elektrode auf einer Anschlusselektrode gebildet. Zum Beispiel wird ein Photolithographieverfahren zur Bildung einer Metallisierungsschicht nur auf einem notwendigen Bereich benö­ tigt, wenn das Metallisierungsverfahren verwendet wird und folglich ist es unmöglich zu verhindern, dass eine zersetzte Schicht oder eine organisch kontaminierte Schicht auf der Elektrodenoberfläche gebildet wird.
Das herkömmliche Verfahren weist ferner ein anderes Problem auf, das darin liegt, dass die Höhe der Wölbung und die Eben­ heit der Elektrodenoberfläche schlecht kontrollierbar sind.
Folglich ist es unvermeidbar, die Haftfestigkeit der Vorrich­ tung zu erhöhen, indem die Presslast vergrößert, die Presstem­ peratur angehoben oder der Elektrodenbereich vergrößert wird.
Im Gegensatz dazu kann nach dem Verfahren gemäß diesem Ausfüh­ rungsbeispiel die Elektrode 401 für die Verwendung zur Verbin­ dung mit einem externen Anschluß in einer selbstanpassenden Weise relativ zu der Öffnung 74 gebildet werden, was das Pho­ tolithographieverfahren unnötig macht. Entsprechend kann die Anzahl der Produktionsschritte verringert werden und eine der­ artige Elektrode mit geringeren Kosten gebildet werden.
Ferner sind die Höhe der Elektrode 401 und die Ebenheit der Elektrodenoberfläche hervorragend kontrollierbar und somit kann eine ausreichende Haftfestigkeit auch dann erhalten wer­ den, wenn die Verbindung bei einer niedrigen Temperatur unter einer niedrigen Last durchgeführt wird. Dies ist ebenfalls wirkungsvoll, um die Größe der Elektrode zu reduzieren.
Wie oben beschrieben, ist es gemäß der Halbleitervorrichtung nach diesem Ausführungsbeispiel möglich, gleichmäßig einen Druck auf alle Elektroden 401 zur Verwendung bei der Verbin­ dung mit externen Anschlüssen auszuüben und folglich ist es möglich, eine Halbleitervorrichtung bereitzustellen, die eine ausreichende Haftfestigkeit und eine hohe Stabilität bei ge­ ringeren Kosten aufweist.
Das sechste Ausführungsbeispiel bezieht sich auf eine Halblei­ tervorrichtung, die eine Elektrode enthält mit einem größeren Bereich, die auf der Anschlusselektrode gebildet ist und für die Verbindung mit einer externen Elektrode verwendet wird.
Gemäß einem siebten Ausführungsbeispiel wird eine Mehrzahl von Öffnungen mit kleinerem Bereich auf der Anschlusselektrode ge­ bildet, um eine Mehrzahl von getrennten Elektroden für die Verwendung zur Verbindung mit externen Elektroden zu bilden.
Fig. 13 zeigt eine Querschnittsansicht einer Halbleitervor­ richtung gemäß diesem Ausführungsbeispiel. In den Figuren kennzeichnen die gleichen Bezugsziffern wie in Fig. 19 die gleichen oder korrespondierenden Komponenten.
Das Verfahren zur Herstellung der Halbleitervorrichtung gemäß diesem Ausführungsbeispiel, wie in Fig. 13 gezeigt, erfolgt auf die gleiche Weise wie bei der Halbleitervorrichtung gemäß dem sechsten Ausführungsbeispiel, mit der Ausnahme, dass eine Mehrzahl von getrennten Öffnungen 501 auf der Anschlusselek­ trode 71 gebildet ist. Die Mehrzahl der Öffnungen 501 wird in rechtwinkliger Form von ungefähr 5 µm bis ungefähr 10 µm Sei­ tenlänge oder in Kreisform mit ungefähr 5 µm bis ungefähr 10 µm Durchmesser gebildet, wenn die Form der Anschlusselektrode 71 zum Beispiel rechteckig ist mit einer Seitenlänge von unge­ fähr 10 µm aufweist.
Wenn die in der Öffnung vergrabene Edelmetallschicht durch CMP entfernt wird, braucht man sehr lange, um die Edelmetallrück­ stände vollständig von der Oberfläche zu entfernen.
Bei diesem Schritt weist das sechste Ausführungsbeispiel ein Problem dahingehend auf, dass die Elektrode 504 mit dem größe­ ren Bereich zur Verwendung in Verbindung mit einer externen Elektrode übermäßig aufgrund der Deformation des Schleiflei­ nens abgeschliffen ist, wie in Fig. 14A gezeigt. Der in Fig. 14A gezeigte Zustand erlaubt eine nur schlechte Stabilität bei der Verbindung, da beide Elektroden nicht ausreichend aneinan­ der gepresst werden können, wenn die Elektrode auf die An­ schlusselektrode gepresst und mit der Elektrode auf einem Trä­ gersubstrat unter Verwendung eines anisotropen leitenden Har­ zes oder dergleichen verbunden wird.
Im Gegensatz dazu wird gemäß diesem Ausführungsbeispiel die Öffnung der Anschlusselektrode in eine Mehrzahl von Öffnungen 501 geteilt, die einen kleinen Bereich aufweisen, wie in Fig. 14B gezeigt. Folglich wird ein Abrieb, wie oben erwähnt, kaum durch das Polieren mittels CMP verursacht. Folglich kann die Höhe der Elektroden 502 für die Verwendung zur Verbindung mit externen Elektroden gleichförmig sein und ihre Oberflächen eben. Entsprechend wird die Stabilität bei der Verbindung mit den Elektroden auf dem Trägersubstrat verbessert, selbst bei einer kleineren Drucklast.
Das CMP (Chemisch Mechanisches Polieren) von Edelmetallen, wie etwa Gold, ist wesentlich bei der Herstellung von integrierten Halbleitervorrichtungen, wie etwa gemäß dem ersten bis siebten Ausführungsbeispiel.
Bei CMP einer Metallschicht aus Wolfram, Kupfer oder derglei­ chen wird zum Beispiel ein Aluminiumschleifmittel verwendet, das ein Oxidationsmittel enthält, wie etwa Wasserstoffperoxyd. Durch die Verwendung eines derartigen Schleifmittels wird eine Metallschicht aus Wolfram, Kupfer oder dergleichen, die mecha­ nisch zersetzbar ist (mit anderen Worten leichter zu polieren ist), poliert, während ein Metalloxid eines derartigen Metalls produziert wird.
Im Gegensatz dazu tendiert bei CMP von einem Edelmetall wie etwa Gold oder einer Legierung, die ein Edelmetall als Haupt­ komponente enthält, die zu polierende Edelmetallkomponente da­ zu, auf dem Schleifleinen zu verbleiben, da das Edelmetall kaum in ein Zwischenprodukt, wie etwa ein Oxid, geformt werden kann, oder da das polierte Edelmetall in Wasser unlöslich ist etc. Aus diesem Grund ist die Polierrate nicht konstant und die polierte Oberfläche nicht gleichförmig.
Die Fig. 15A und 15B zeigen Herstellungsschritte, die eine herkömmliche Poliermaschine verwendet. Die Poliermaschine weist einen Polierkopf 602 auf, der ein zu polierendes Halb­ leitersubstrat 1 hält und eine für das Polieren notwendige Last 601 ausübt, und eine Andruckplatte 604, auf die ein Schleifleinen 603 aus Zellpolyurethan oder dergleichen ange­ wendet wird. Das Substrat wird durch Rotation des Polierkopfes 602 und der Andruckplatte 604 bei ungefähr 10 bis ungefähr 100 rpm poliert, bei gleichzeitiger Zuführung eines Schleifmittels 605.
Nach dem Polieren kann reines Wasser 606 fließen, um die Ober­ fläche des Schleifleinens 603 zu reinigen. Es kann dann das nächste Halbleitersubstrat 1 poliert werden.
Wenn sich jedoch die Anzahl der Halbleitersubstrate 1, die zu polieren sind, erhöht, altert die Oberfläche des Polierleinens 603, was eine Änderung der Polierrate und ein ungleichmäßiges Polieren zur Folge haben kann. Folglich wird die gealterte Oberfläche 607 des Schleifleinens periodisch mit einem Schleifstein, der als Aufbereitungswerkzeug 608 bezeichnet wird, abgerieben, während Wasser 606 darüber gespült wird, um die Oberfläche 609 des Schleifleinens zu erneuern (Aufberei­ tungsoperation oder Aufbereiten). Bei dem Schleifstein für ein Aufbereitungswerkzeug sind üblicherweise Diamantpartikel auf Nickel elektrisch aufgebracht.
Wie oben erwähnt, erfolgt abwechselnd Polieren und Reinigen, um das Polieren bei herkömmlichem CMP zu stabilisieren.
Im Falle des Polierens einer Edelmetallschicht, wie bei dem ersten bis siebten Ausführungsbeispiel, verbleibt jedoch die Edelmetallkomponente 610 auf der Oberfläche des Schleiflei­ nens, da das polierte Edelmetall in Wasser unlöslich ist. Folglich ist das Entfernen der Edelmetallkomponente 610 immer noch schwierig, obwohl das Aufbereiten durchgeführt wird.
Folglich bezieht sich ein achtes Ausführungsbeispiel gemäß der Erfindung auf ein CMP-Verfahren, das ein stabilisiertes Polie­ ren bereitstellt, selbst wenn Edelmetall poliert wird.
Die Fig. 16A bis 16C zeigen Schritte, bei denen eine Polierma­ schine gemäß diesem Ausführungsbeispiel verwendet wird. In den Figuren kennzeichnen die gleichen Bezugsziffern wie in Fig. 15 die gleichen oder korrespondierenden Komponenten.
Bei dem CMP-Verfahren gemäß diesem Ausführungsbeispiel wird zuerst eine Edelmetallschicht auf gleiche Weise poliert wie bei herkömmlichem CMP.
Wie in Fig. 16B gezeigt, wird als nächstes nach Beendigung des Polierens die Oberfläche des Schleifleinens 603 mit reinem Wasser 606 gewaschen und weiter gereinigt, indem ein chemi­ scher Zusatz 611 darüber fließt.
Im Falle von CMP von Gold kann ein 09193 00070 552 001000280000000200012000285910908200040 0002010101037 00004 09074e wässrige Lösung aus sal­ petriger Säure und Salzsäure (ungefähr 5 bis ungefähr 20%) verwendet werden, um die Oberfläche des Schleifleinens 603 zu waschen, so dass das meiste der Goldkomponente 610, die auf der Oberfläche des Schleifleinens verbleibt, entfernt werden kann.
Das Reinigen unter Verwendung des chemischen Zusatzes 611 kann mit irgendeinem der folgenden Verfahren durchgeführt werden: (1) der chemische Zusatz 611 wird tropfenweise über eine Düse zugeführt und auf das Schleifleinen gesprüht, indem die Zen­ trifugalkraft der Rotation der Andruckplatte verwendet wird; (2) der chemische Zusatz 611 wird tropfenweise auf die gesamte Oberfläche des Schleifleinens gegeben, indem die Düse die Oberfläche des Schleifleinens scannt; (3) der chemische Zusatz 611 wird als Strahl gesprüht, um die Reinigungskraft zu ver­ bessern; oder diese Verfahren können für eine Reinigung kombi­ niert werden.
Nach der Behandlung mit dem chemischen Zusatz 611 strömt rei­ nes Wasser, um die chemische Komponente von der Oberfläche des Schleifleinens 603 wegzuspülen; es wird dann das nächste Halb­ leitersubstrat 1 poliert.
Wenn eine Anzahl von Halbleitersubstraten 1 poliert ist, al­ tert die Oberfläche des Schleifleinens 603 und die Edelmetall­ komponente 612 sammelt sich auf der Oberfläche des Schleiflei­ nens an. Aus diesem Grund ist ein periodisches Reinigen not­ wendig.
Wie in Fig. 16C gezeigt, erfolgt das Aufbereiten, im Falle von CMP von Gold, durch Spülen mit einer wässrigen Mischlösung aus salpetriger Säure und Salzsäure (ungefähr 5 bis ungefähr 20 %). Die veralterte Oberfläche 607 des Schleifleinens wird durch das Aufbereiten abgerieben, um die Edelmetallkomponente 612, die auf der Oberfläche des Schleifleinens angehäuft ist, zu entfernen, und auch um eine frische Oberfläche 609 des Schleifleinens freizulegen.
Ein herkömmlicher Schleifstein für das Aufbereiten weist eine schlechte chemische Widerstandsfähigkeit, da er aus auf Nickel elektrisch aufgebrachten Diamantpartikeln gebildet ist. Folg­ lich ist es notwendig, dass ein keramischer Schleifstein ver­ wendet wird, der eine hohe chemische Widerstandsfähigkeit für das Aufbereiten gemäß diesem Ausführungsbeispiel aufweist.
Nach dem Aufbereiten mittels des Schleifsteins wird mit reinem Wasser 606 zur groben Reinigung des Schleifleinens gespült, wodurch die Oberfläche des Schleifleinens von der chemischen Komponente gereinigt wird.
Wie oben beschrieben kann bei Anwendung des CMP-Verfahrens ge­ mäß diesem Ausführungsbeispiel eine Verschlechterung der Po­ lierleistung aufgrund der Restedelmetallkomponente auf der Oberfläche des Schleifleinens verhindert werden, selbst wenn die Edelmetallschicht aus Gold oder dergleichen CMP unterzogen wird, und folglich kann ein stabilisiertes Polieren durchge­ führt werden.
Gemäß diesem Ausführungsbeispiel erfolgt die chemische Behand­ lung für das Entfernen der Edelmetallkomponente sofort nach dem Polieren, also in dem periodischen Aufbereitungsvorgang, wobei das Schleifleinen mit dem chemischen Zusatz behandelt wird, indem dieser über das Schleifleinen strömt. Jedoch kann nur die zuletzt genannte chemische Behandlung jedes Mal nach dem Polieren oder periodisch durchgeführt werden.
Als chemischer Zusatz kann eine wässrige Mischlösung aus Po­ tassiumcyan und Ammoniumsulfat; eine wässrige Mischlösung aus Salzsäure und Wasserstoffperoxyd etc. verwendet werden.
Das zuvorgenannte CMP-Verfahren kann auf Edelmetalle wie etwa Platin, Silber, Palladium und Rhodium, andere als Gold, oder auf Legierungen, die diese Edelmetalle als Hauptkomponenten enthalten, angewendet werden.
Ferner können ähnliche Effekte erzielt werden, wenn der chemi­ sche Zusatz gemäß diesem Ausführungsbeispiel bei herkömmlichem CMP von Wolfram und Kupfer verwendet wird.
Fig. 17 zeigt ein schematisches Diagramm eines CMP-Geräts ge­ mäß einem neunten Ausführungsbeispiel.
Bei dem CMP-Gerät, wie in Fig. 17 gezeigt, wird ein Schleif­ leinen 703 vom Gürteltyp mit konstanter Rate in eine Richtung bewegt, indem ein Rollenpaar 701 und 702 rotiert. Ein zu po­ lierendes Halbleitersubstrat 1 wird an einem Polierkopf 704 befestigt, der mit hoher Geschwindigkeit rotiert und scannt, und das Halbleitersubstrat 1 wird unter einer ausreichenden Last poliert, während ein Schleifmittel 705 aus einer Schleifmittelzufuhrdüse 705 ausströmt.
Im Falle von CMP von Gold, da die polierte Goldkomponente dazu neigt, auf dem Schleifleinen 703 zu verbleiben, wie oben er­ wähnt, wird zum Beispiel eine wässrige Mischlösung aus salpet­ riger Säure und Salzsäure als chemischer Zusatz 706' verwendet und von der chemischen Zufuhrdüse 706 ausgeströmt, um die Goldkomponente auf der Oberfläche des Schleifleinens 703 zu entfernen.
Nach dem Polieren des Halbleitersubstrats 1 wird das Schleif­ leinen 703 einer Reinigung unterzogen, indem ein erstes Aufbe­ reitungswerkzeug 707 verwendet wird, das einen keramischen Schleifstein enthält und rotierend scannt, während eine wäss­ rige Mischlösung aus salpetriger Säure und Salzsäure als che­ mischer Zusatz 708' von einer chemischen Zufuhrdüse 708 aus­ strömt.
Ferner wird ein zweites Aufbereitungswerkzeug 709 verwendet, das einen Schleifstein mit feineren Körnern aufweist als das erste Aufbereitungswerkzeug 707 und rotierend scannt, um das Schleifleinen 703 leicht aufzubereiten, während reines Wasser 710' von einer Zufuhrdüse 710 für reines Wasser ausströmt, um die chemische Komponente von der Oberfläche des Schleifleinens 703 zu entfernen.
Der Polierschritt und Aufbereitungsschritt, wie oben genannt, werden kontinuierlich durchgeführt, wodurch verhindert wird, dass das polierte Material auf der Oberfläche des Schleiflei­ nens 703 verbleibt. Folglich kann die Polierleistung stabili­ siert werden.
Gemäß diesem Ausführungsbeispiel erfolgt der Schritt des Ent­ fernens der verbleibenden Substanz unter Verwendung des chemi­ schen Zusatzes (chemische Behandlung und chemisches Aufberei­ ten) und zwar gleichzeitig mit dem Poliervorgang. Andererseits können diese Schritte auch separat durchgeführt werden.
Alternativ kann der Schritt für das Entfernen der verbleiben­ den Substanz unter Verwendung des chemisches Zusatzes durchge­ führt werden, indem nur ein Aufbereitungswerkzeug verwendet wird. Im einzelnen wird zuerst ein Aufbereitungswerkzeug für das Aufbereiten des Schleifleinens mit dem chemischen Zusatz verwendet und dann das gleiche Aufbereitungswerkzeug verwen­ det, um das Schleifleinen mit reinem Wasser zu reinigen.
Fig. 18 zeigt ein schematisches Diagramm eines anderen CMP- Gerätes gemäß diesem Ausführungsbeispiel.
Bei dem in Fig. 18 gezeigten CMP-Gerät bewegt sich das Schleifleinen 802, das auf einer rotierbaren polierenden An­ druckplatte 801 angewendet wird, mit konstanter rpm. Das zu polierende Halbleitersubstrat 1 wird an einem Polierkopf 803 befestigt, der auf ähnliche Weise mit hoher Geschwindigkeit rotiert und scannt, und das Halbleitersubstrat 1 wird unter ei­ ner ausreichenden Last poliert, während ein Schleifmittel 804 aus einer Schleifmittelzufuhrdüse 804 ausströmt.
Nach dem Polieren des Halbleitersubstrats 1 wird das Schleif­ leinen 802 durch ein erstes Aufbereitungswerkzeug 805 aufbe­ reitet, das einen keramischen Schleifstein enthält und rotie­ rend scannt, während ein chemischer Zusatz 806' aus einer che­ mischen Zufuhrdüse 806 ausströmt.
Das Schleifleinen 802 wird weiter durch ein zweites Aufberei­ tungswerkzeug 807 grob aufbereitet, das einen Schleifstein mit feineren Körnern enthält als das erste Aufbereitungswerkzeug 805, während reines Wasser 808 aus einer Zufuhrdüse 808 für reines Wasser ausströmt, um die chemische Komponente von der Oberfläche des Schleifleinens 802 zu entfernen.
Somit wird verhindert, dass die Komponente des polierten Sub­ strats auf der Oberfläche des Schleifleinens 802 zurückbleibt. Folglich kann die Schleifleistung stabilisiert werden.
Es wird darauf hingewiesen, dass das oben Genannte sich nur auf bevorzugte Ausführungsbeispiele gemäß der Erfindung be­ zieht. Alternativ sind andere Änderungen und Modifikationen möglich, ohne den Schutzbereich der Erfindung zu verlassen.

Claims (15)

1. Halbleitervorrichtung (200) enthaltend:
ein Halbleitersubstrat (1);
eine Isolationsschicht (10), die auf dem Halbleitersub­ strat (1) gebildet ist;
eine Mehrschichtverdrahtungsstruktur, die in der Isolati­ onsschicht (10) vergraben ist und einen Mehrschichtverdrah­ tungsfilm (9) enthält und mindestens ein Durchgangsloch (12) für die Verbindung der Schichten des Mehrschichtverdrahtungs­ films (9) miteinander;
mindestens eine Anschlusselektrode (26), die mit der Mehrschichtverdrahtungsstruktur verbunden ist; und
eine Isolationsschicht (27), die die mindestens eine An­ schlusselektrode (26) abdeckt, und die mindestens eine Öffnung (29) über der mindestens einen Anschlusselektrode (26) auf­ weist, um die Oberfläche der mindestens einen Anschlusselek­ trode (26) freizulegen;
wobei eine Oberfläche der Isolationsschicht (27) mit ei­ ner Metallschicht (100) in Kontakt steht, die aus einem Materi­ al gebildet ist, das aus Edelmetallen und Legierungen, die die Edelmetalle als Hauptkomponenten enthalten, ausgewählt ist.
2. Halbleitervorrichtung nach Anspruch 1, wobei eine Oxida­ tionsschutzschicht, bestehend aus einem von den Edelmetallen und Legierungen ausgewählten Material kontinuierlich auf der freigelegten Oberfläche der Anschlusselektrode (26) und der Isolationsschicht (27) innerhalb der Öffnung (29) gebildet ist.
3. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei min­ destens eine Elektrode (205) zur Verwendung in Verbindung mit mindestens einer externen Elektrode bereitgestellt ist, wobei die Elektrode in der Öffnung (208) vergraben ist, mit ihrer oberen Stirnseite, die über der Oberfläche der Isolations­ schicht (201) freigelegt ist, und wobei die mindestens eine Elektrode (205) für die Verwendung zur Verbindung mit minde­ stens einer externen Elektrode (205) aus einem von den Edelme­ tallen und den Legierungen ausgewählten Material gebildet ist.
4. Halbleitervorrichtung nach irgendeinem der Ansprüche 1 bis 3, wobei eine Mehrzahl der Öffnungen (501) auf der Isola­ tionsschicht (67) und eine Mehrzahl der Elektroden (502) für die Verwendung zur Verbindung mit externen Elektroden in der Mehrzahl der Öffnungen (501) jeweils vergraben sind.
5. Halbleitervorrichtung nach irgendeinem der Ansprüche 1 bis 4, wobei die Anschlusselektrode (26) aus Aluminium oder Kupfer gebildet ist.
6. Halbleitervorrichtung nach irgendeinem der Ansprüche 1 bis 4, wobei die Anschlusselektrode (26) aus einem aus den Edelmetallen und den Legierungen ausgewählten Material gebil­ det ist.
7. Halbleitervorrichtung nach Anspruch 5 oder 6, wobei eine Unterlageanschlusselektrode (305) zwischen der Anschlusselek­ trode (310) und dem Mehrschichtverdrahtungsfilm (62) zur je­ weiligen Verbindung mit diesen angeordnet ist.
8. Halbleitervorrichtung nach Anspruch 7, wobei die An­ schlusselektrode (310) und die Unterlageanschlusselektrode (305) über ein Durchgangsloch miteinander verbunden sind, das einen größeren Querschnittsbereich aufweist als das Durch­ gangsloch für die Verbindung der Schichten des Mehrschichtver­ drahtungsfilms (62) miteinander.
9. Halbleitervorrichtung nach irgendeinem der Ansprüche 1 bis 8, wobei die Mehrschichtverdrahtungsstruktur aus einem Material gebildet ist, das aus Aluminium oder Kupfer ausge­ wählt wird.
10. Verfahren zur Herstellung einer Halbleitervorrichtung mit folgenden Schritten:
Bildung einer Mehrschichtverdrahtungsstruktur auf einem Halbleitersubstrat (1);
Bildung mindestens einer Anschlusselektrode (26), die mit der Mehrschichtverdrahtungsstruktur verbunden ist;
Bildung einer Isolationsschicht (27), um die mindestens eine Anschlusselektrode (26) zu bedecken;
Bildung mindestens einer Öffnung (29) auf der Isolations­ schicht (27), um die Oberfläche der Anschlusselektrode (26) freizulegen, und
Bildung einer Oxidschutzschicht (100), so dass die frei­ gelegte Oberfläche der Anschlusselektrode (26) und die Innen­ wand (29) bedeckt sind, wobei die Oxidationsschutzschicht (100) aus einem Material gebildet ist, das aus Edelmetallen und Legierungen, die diese Edelmetalle als Hauptkomponente enthalten, ausgewählt ist.
11. Verfahren nach Anspruch 10, wobei der Schritt für die Bildung der Oxidationsschutzschicht (100) folgende Schritte enthält:
Bildung einer Metallschicht auf der gesamten Oberfläche der Isolationsschicht (27) aus einem Material, das aus den Edelmetallen und den Legierungen ausgewählt wird, und
Entfernen der Metallschicht von der Oberfläche der Isola­ tionsschicht (27) mittels CMP (Chemisch Mechanisches Polie­ ren), so dass Bereiche der Metallschicht auf der freigelegten Oberfläche der Anschlusselektrode (26) und auf der Innenwand der Öffnung (29) verbleiben, um als Oxidationsschutzschicht (100) zu dienen.
12. Verfahren nach Anspruch 10, wobei der Schritt zur Bildung der Oxidationsschutzschicht (100) folgende Schritte enthält:
Sputtern der freigelegten Oberfläche der Anschlusselek­ trode (26) innerhalb der Öffnung (29), um erneut das Material der Anschlusselektrode (26) auf die Seitenwand der Öffnung (29) aufzubringen, um eine erneut aufgebrachte Schicht darauf zu bilden; und
selektives Bilden einer Metallisierungsschicht, bestehend aus einem Material, das aus den Edelmetallen und den Legierun­ gen ausgewählt wird, auf der freigelegten Oberfläche der An­ schlusselektrode (26) und der erneut aufgebrachten Schicht, wobei die Metallisierungsschicht als Oxidationsschutzschicht (100) verwendet wird.
13. Verfahren nach Anspruch 10, wobei der Schritt zur Bildung der Oxidationsschutzschicht folgende Schritte enthält:
Aufbringen einer Metallschicht, bestehend aus einem Mate­ rial, das aus den Edelmetallen und den Legierungen ausgewählt wird, auf der gesamten Oberfläche der Isolationsschicht (73);
Entfernen der Metallschicht von der Isolationsschicht (73) durch CMP, so dass ein Teil der Metallschicht verbleibt und die Öffnung (74) füllen kann, um eine Elektrode (401) für die Verwendung zur Verbindung mit einer externen Elektrode zu bilden, wobei die Elektrode (401) auch als die Oxidations­ schutzschicht dient, und
selektives Ätzen der Isolationsschicht (73), um die Elek­ trode (401) für die Verwendung zur Verbindung einer externen Elektrode über der Isolationsschicht (73) hinaus aufzubauen.
14. CMP-Gerät zur Polierung einer Metallschicht, die aus ei­ nem Material besteht, das aus Edelmetallen und Legierungen, die diese Edelmetalle als Hauptkomponenten enthalten, ausge­ wählt ist, mit einem Schleifleinen, enthaltend:
Mittel zum Polieren der Metallschicht, indem das Schleif­ leinen (603) gegen die Metallschicht gedrückt wird;
Mittel zum Aufbereiten des Schleifleinens, unter Verwen­ dung eines chemischen Ätzmittels (611) für die Metallschicht;
Mittel zur Reinigung des Schleifleinens durch Waschen der chemischen Substanz mit reinem Wasser (606).
15. Verfahren nach Anspruch 14, wobei die chemische Substanz (611) eine ätzende Lösung enthält, die aus salpetriger Säure, Ammoniumsulfat, Salzsäure und Wasserstoffperoxyd ausgewählt ist.
DE2001101037 2000-01-12 2001-01-11 Halbleitervorrichtung und Verfahren zu deren Herstellung, sowie ein CMP-Gerät und CMP-Verfahren Withdrawn DE10101037A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000003708A JP2001196413A (ja) 2000-01-12 2000-01-12 半導体装置、該半導体装置の製造方法、cmp装置、及びcmp方法

Publications (1)

Publication Number Publication Date
DE10101037A1 true DE10101037A1 (de) 2001-07-26

Family

ID=18532609

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2001101037 Withdrawn DE10101037A1 (de) 2000-01-12 2001-01-11 Halbleitervorrichtung und Verfahren zu deren Herstellung, sowie ein CMP-Gerät und CMP-Verfahren

Country Status (6)

Country Link
US (2) US6476491B2 (de)
JP (1) JP2001196413A (de)
KR (2) KR100376078B1 (de)
CN (1) CN1307363A (de)
DE (1) DE10101037A1 (de)
TW (1) TW501262B (de)

Families Citing this family (86)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8021976B2 (en) 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
GB2364170B (en) * 1999-12-16 2002-06-12 Lucent Technologies Inc Dual damascene bond pad structure for lowering stress and allowing circuitry under pads and a process to form the same
JP4041675B2 (ja) * 2000-04-20 2008-01-30 株式会社ルネサステクノロジ 半導体集積回路装置
US7034402B1 (en) * 2000-06-28 2006-04-25 Intel Corporation Device with segmented ball limiting metallurgy
JP3954312B2 (ja) * 2001-01-15 2007-08-08 ローム株式会社 半導体装置の製造方法
JP2002222811A (ja) * 2001-01-24 2002-08-09 Seiko Epson Corp 半導体装置およびその製造方法
TW594993B (en) * 2001-02-16 2004-06-21 Sanyo Electric Co Semiconductor device and manufacturing process therefor
JP2002270611A (ja) * 2001-03-14 2002-09-20 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2002324772A (ja) * 2001-04-25 2002-11-08 Hitachi Ltd 半導体装置の製造方法及び製造装置
JP4248761B2 (ja) * 2001-04-27 2009-04-02 新光電気工業株式会社 半導体パッケージ及びその製造方法並びに半導体装置
JP4801296B2 (ja) * 2001-09-07 2011-10-26 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US7474002B2 (en) * 2001-10-30 2009-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having dielectric film having aperture portion
JP2003142491A (ja) * 2001-11-08 2003-05-16 Mitsubishi Electric Corp 半導体装置の製造方法
US6730592B2 (en) * 2001-12-21 2004-05-04 Micron Technology, Inc. Methods for planarization of metal-containing surfaces using halogens and halide salts
US6884723B2 (en) * 2001-12-21 2005-04-26 Micron Technology, Inc. Methods for planarization of group VIII metal-containing surfaces using complexing agents
US7049237B2 (en) * 2001-12-21 2006-05-23 Micron Technology, Inc. Methods for planarization of Group VIII metal-containing surfaces using oxidizing gases
US7121926B2 (en) 2001-12-21 2006-10-17 Micron Technology, Inc. Methods for planarization of group VIII metal-containing surfaces using a fixed abrasive article
US20030119316A1 (en) * 2001-12-21 2003-06-26 Micron Technology, Inc. Methods for planarization of group VIII metal-containing surfaces using oxidizing agents
US6652708B2 (en) * 2001-12-28 2003-11-25 Lam Research Corporation Methods and apparatus for conditioning and temperature control of a processing surface
JP4063619B2 (ja) * 2002-03-13 2008-03-19 Necエレクトロニクス株式会社 半導体装置の製造方法
JP4340729B2 (ja) * 2002-06-10 2009-10-07 富士通マイクロエレクトロニクス株式会社 半導体装置とその製造方法
US6596640B1 (en) 2002-06-21 2003-07-22 Intel Corporation Method of forming a raised contact for a substrate
JP2004063996A (ja) * 2002-07-31 2004-02-26 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2004152878A (ja) * 2002-10-29 2004-05-27 Toshiba Corp 半導体記憶装置及びその製造方法
JP2004165559A (ja) * 2002-11-15 2004-06-10 Toshiba Corp 半導体装置
JP2004247337A (ja) 2003-02-10 2004-09-02 Toshiba Corp 半導体装置及びその製造方法
MY134318A (en) * 2003-04-02 2007-12-31 Freescale Semiconductor Inc Integrated circuit die having a copper contact and method therefor
US7675174B2 (en) * 2003-05-13 2010-03-09 Stmicroelectronics, Inc. Method and structure of a thick metal layer using multiple deposition chambers
US6969638B2 (en) * 2003-06-27 2005-11-29 Texas Instruments Incorporated Low cost substrate for an integrated circuit device with bondpads free of plated gold
US7081679B2 (en) * 2003-12-10 2006-07-25 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and method for reinforcing a bond pad on a chip
US7180195B2 (en) * 2003-12-17 2007-02-20 Intel Corporation Method and apparatus for improved power routing
KR101035597B1 (ko) * 2004-01-09 2011-05-19 매그나칩 반도체 유한회사 반도체 소자의 본딩 패드 구조
JP4609983B2 (ja) 2004-04-30 2011-01-12 ルネサスエレクトロニクス株式会社 電極パッドを備える素子
JP4257526B2 (ja) * 2004-06-01 2009-04-22 セイコーエプソン株式会社 半導体装置
JP4725092B2 (ja) * 2004-12-10 2011-07-13 ソニー株式会社 固体撮像装置及びその製造方法
US7282433B2 (en) * 2005-01-10 2007-10-16 Micron Technology, Inc. Interconnect structures with bond-pads and methods of forming bump sites on bond-pads
JP2006196668A (ja) * 2005-01-13 2006-07-27 Toshiba Corp 半導体装置及びその製造方法
US20060170114A1 (en) * 2005-01-31 2006-08-03 Chao-Yuan Su Novel method for copper wafer wire bonding
US7538035B2 (en) * 2005-03-18 2009-05-26 Hitachi Global Storage Technologies Netherlands B.V. Lapping of gold pads in a liquid medium for work hardening the surface of the pads
JP2006303452A (ja) * 2005-03-25 2006-11-02 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US7495335B2 (en) * 2005-05-16 2009-02-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method of reducing process steps in metal line protective structure formation
JP4449824B2 (ja) * 2005-06-01 2010-04-14 カシオ計算機株式会社 半導体装置およびその実装構造
JP2007005536A (ja) * 2005-06-23 2007-01-11 Renesas Technology Corp 半導体装置
KR100989083B1 (ko) * 2005-07-04 2010-10-25 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치 및 그 제조 방법
US20070045812A1 (en) * 2005-08-31 2007-03-01 Micron Technology, Inc. Microfeature assemblies including interconnect structures and methods for forming such interconnect structures
US8319343B2 (en) * 2005-09-21 2012-11-27 Agere Systems Llc Routing under bond pad for the replacement of an interconnect layer
US7473999B2 (en) * 2005-09-23 2009-01-06 Megica Corporation Semiconductor chip and process for forming the same
US7385297B1 (en) * 2005-11-14 2008-06-10 National Semiconductor Corporation Under-bond pad structures for integrated circuit devices
KR100714478B1 (ko) * 2006-02-10 2007-05-04 삼성전자주식회사 와이어 본딩 신뢰성이 향상된 반도체 소자 및 그 제조 방법
JP2006157069A (ja) * 2006-03-17 2006-06-15 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP4193897B2 (ja) * 2006-05-19 2008-12-10 カシオ計算機株式会社 半導体装置およびその製造方法
US7955973B2 (en) * 2006-08-01 2011-06-07 Freescale Semiconductor, Inc. Method and apparatus for improvements in chip manufacture and design
TWI320588B (en) * 2006-12-27 2010-02-11 Siliconware Precision Industries Co Ltd Semiconductor device having conductive bumps and fabrication methodthereof
JP5114969B2 (ja) * 2007-02-21 2013-01-09 富士通セミコンダクター株式会社 半導体装置、半導体ウエハ構造、及び半導体装置の製造方法
US20090079072A1 (en) * 2007-09-21 2009-03-26 Casio Computer Co., Ltd. Semiconductor device having low dielectric insulating film and manufacturing method of the same
US8587124B2 (en) * 2007-09-21 2013-11-19 Teramikros, Inc. Semiconductor device having low dielectric insulating film and manufacturing method of the same
JP2008113040A (ja) * 2008-01-29 2008-05-15 Seiko Epson Corp 半導体集積回路
JP4666028B2 (ja) * 2008-03-31 2011-04-06 カシオ計算機株式会社 半導体装置
CN101630667A (zh) 2008-07-15 2010-01-20 中芯国际集成电路制造(上海)有限公司 形成具有铜互连的导电凸块的方法和系统
US8212357B2 (en) * 2008-08-08 2012-07-03 International Business Machines Corporation Combination via and pad structure for improved solder bump electromigration characteristics
JP5331610B2 (ja) * 2008-12-03 2013-10-30 ルネサスエレクトロニクス株式会社 半導体集積回路装置
JP5177551B2 (ja) * 2008-12-26 2013-04-03 住友電工デバイス・イノベーション株式会社 半導体装置
JP5249080B2 (ja) * 2009-02-19 2013-07-31 セイコーインスツル株式会社 半導体装置
JPWO2010147187A1 (ja) * 2009-06-18 2012-12-06 ローム株式会社 半導体装置
US8338286B2 (en) * 2010-10-05 2012-12-25 International Business Machines Corporation Dimensionally decoupled ball limiting metalurgy
CN102136458A (zh) * 2011-02-24 2011-07-27 中颖电子股份有限公司 针对boac构架的改进结构
JP5787251B2 (ja) * 2011-02-28 2015-09-30 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
US8766436B2 (en) * 2011-03-01 2014-07-01 Lsi Corporation Moisture barrier for a wire bond
JP5978587B2 (ja) * 2011-10-13 2016-08-24 日立化成株式会社 半導体パッケージ及びその製造方法
JP2014044989A (ja) * 2012-08-24 2014-03-13 Sony Corp 半導体装置および電子機器
US8754508B2 (en) * 2012-08-29 2014-06-17 Taiwan Semiconductor Manufacturing Company, Ltd. Structure to increase resistance to electromigration
WO2015159579A1 (ja) * 2014-04-16 2015-10-22 三菱電機株式会社 半導体装置
CN105225944A (zh) * 2014-06-06 2016-01-06 北大方正集团有限公司 一种金属层去除方法
JP6420721B2 (ja) 2014-07-09 2018-11-07 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9960130B2 (en) * 2015-02-06 2018-05-01 UTAC Headquarters Pte. Ltd. Reliable interconnect
US9604338B2 (en) * 2015-08-04 2017-03-28 Texas Instruments Incorporated Method to improve CMP scratch resistance for non planar surfaces
CN106910693B (zh) * 2015-12-23 2019-11-08 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
DE102016103585B4 (de) * 2016-02-29 2022-01-13 Infineon Technologies Ag Verfahren zum Herstellen eines Package mit lötbarem elektrischen Kontakt
JP6577899B2 (ja) * 2016-03-31 2019-09-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
WO2017199706A1 (ja) * 2016-05-18 2017-11-23 三菱電機株式会社 電力用半導体装置およびその製造方法
JP6931869B2 (ja) * 2016-10-21 2021-09-08 国立研究開発法人産業技術総合研究所 半導体装置
JP6793575B2 (ja) * 2017-03-07 2020-12-02 エイブリック株式会社 半導体装置とその製造方法
US10431494B2 (en) * 2018-01-29 2019-10-01 International Business Machines Corporation BEOL self-aligned interconnect structure
KR102026561B1 (ko) * 2018-04-27 2019-11-05 매그나칩 반도체 유한회사 칩온필름형 반도체 패키지
US11025033B2 (en) * 2019-05-21 2021-06-01 Taiwan Semiconductor Manufacturing Co., Ltd. Bump bonding structure to mitigate space contamination for III-V dies and CMOS dies
CN112447679A (zh) * 2019-08-30 2021-03-05 珠海格力电器股份有限公司 一种功率半导体器件及其制作方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4985310A (en) * 1988-04-08 1991-01-15 International Business Machines Corp. Multilayered metallurgical structure for an electronic component
JP2563652B2 (ja) * 1990-07-17 1996-12-11 株式会社東芝 半導体装置及びその製造方法
JPH0582581A (ja) 1991-09-20 1993-04-02 Fujitsu Ltd 半導体装置の製造方法
US5719416A (en) * 1991-12-13 1998-02-17 Symetrix Corporation Integrated circuit with layered superlattice material compound
JP3325351B2 (ja) * 1993-08-18 2002-09-17 株式会社東芝 半導体装置
US5645887A (en) * 1994-01-14 1997-07-08 Lg Semicon Co., Ltd. Method for forming platinum silicide plugs
JP2914166B2 (ja) * 1994-03-16 1999-06-28 日本電気株式会社 研磨布の表面処理方法および研磨装置
US5702979A (en) * 1994-05-31 1997-12-30 Sgs-Thomson Microelectronics, Inc. Method of forming a landing pad structure in an integrated circuit
JPH0997408A (ja) 1995-09-29 1997-04-08 Sanyo Electric Co Ltd 薄膜磁気ヘッド及びその製造方法
US6022807A (en) * 1996-04-24 2000-02-08 Micro Processing Technology, Inc. Method for fabricating an integrated circuit
US5879226A (en) * 1996-05-21 1999-03-09 Micron Technology, Inc. Method for conditioning a polishing pad used in chemical-mechanical planarization of semiconductor wafers
JPH10135425A (ja) * 1996-11-05 1998-05-22 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2877139B2 (ja) 1997-05-23 1999-03-31 日本電気株式会社 電子機器における放熱構造
US5913715A (en) * 1997-08-27 1999-06-22 Lsi Logic Corporation Use of hydrofluoric acid for effective pad conditioning
JP3295888B2 (ja) * 1998-04-22 2002-06-24 株式会社藤森技術研究所 ケミカルマシンポリッシャの研磨盤用研磨ドレッサ
TW392325B (en) 1998-05-01 2000-06-01 United Microelectronics Corp Structure of metallization and process thereof
US6290736B1 (en) * 1999-02-09 2001-09-18 Sharp Laboratories Of America, Inc. Chemically active slurry for the polishing of noble metals and method for same
US6554878B1 (en) * 1999-06-14 2003-04-29 International Business Machines Corporation Slurry for multi-material chemical mechanical polishing
US6217429B1 (en) * 1999-07-09 2001-04-17 Applied Materials, Inc. Polishing pad conditioner

Also Published As

Publication number Publication date
US20030052339A1 (en) 2003-03-20
KR100376078B1 (ko) 2003-03-15
KR20030007370A (ko) 2003-01-23
JP2001196413A (ja) 2001-07-19
US20010008311A1 (en) 2001-07-19
TW501262B (en) 2002-09-01
KR20010070509A (ko) 2001-07-25
KR100419268B1 (ko) 2004-02-19
CN1307363A (zh) 2001-08-08
US6476491B2 (en) 2002-11-05
US6890857B2 (en) 2005-05-10

Similar Documents

Publication Publication Date Title
DE10101037A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung, sowie ein CMP-Gerät und CMP-Verfahren
DE4301451C2 (de) Verfahren zur Bildung eines leitfähigen Stopfens in einer Isolierschicht
DE19521389C2 (de) Verfahren und Vorrichtung zum Herstellen einer integrierten Halbleiterschaltung
DE102008016427B4 (de) Drahtbonden auf reaktiven Metalloberflächen einer Metallisierung eines Halbleiterbauelements durch Vorsehen einer Schutzschicht
DE69333604T2 (de) Durch PVD und DVD gebildete, mit hochschmelzendem Metall abgedeckte Metallleiterbahnen und Durchgangslöcher mit niedrigem spezifischen Widerstand
DE69534636T2 (de) Halbleitervorrichtung und deren Herstellungsverfahren
DE19928570B4 (de) Verfahren zur Herstellung von Halbleitervorrichtungen
DE102005057075B4 (de) Halbleiterbauelement mit einer Kupferlegierung als Barrierenschicht in einer Kupfermetallisierungsschicht und Verfahren zu dessen Herstellung
DE102010028460B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements mit einer reduzierten Defektrate in Kontakten, das Austauschgateelektrodenstrukturen unter Anwendung einer Zwischendeckschicht aufweist
DE102008049775B4 (de) Herstellungsverfahren einer Metalldeckschicht mit besserer Ätzwiderstandsfähigkeit für kupferbasierte Metallgebiete in Halbleiterbauelementen
DE102016100025B4 (de) Struktur und Erzeugungsverfahren für ein Chip-Package
DE102008047916B4 (de) Halbleiterbauelement mit Mehrfachschichtmetallisierung und dazugehöriges Verfahren
DE10224775A1 (de) Halbleitervorrichtung
DE102008052470B4 (de) Verfahren zum Prozessieren eines Kontaktpads und Verfahren zum Herstellen eines integrierten Schaltkreiselementes
WO2006034680A1 (de) Halbleiterchip mit einer metallbeschichtungsstruktur und verfahren zur herstellung desselben
DE10051583A1 (de) Verfahren zum Herstellen von Halbleitervorrichtungen
DE102006051491A1 (de) Metallisierungsschichtstapel mit einer Aluminiumabschlussmetallschicht
DE19844451A1 (de) Sperrschicht und Herstellungsverfahren dafür
DE102008063401A1 (de) Halbleiterbauelement mit einem kosteneffizienten Chipgehäuse, das auf der Grundlage von Metallsäuren angeschlossen ist
DE102015107041A1 (de) Verfahren zum Bearbeiten eines Halbleiterwerkstücks und ein Halbleiterwerkstück
DE102011050953B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE60132707T2 (de) Niedrigtemperaturverfahren zur Unterdrückung von Hügeln in Verbindungsleitungen von integrierten Schaltkreisen
DE10146353A1 (de) Eine Lötperlenstruktur und ein Verfahren zur Herstellung derselben
WO2007147790A1 (de) Verfahren zur selektiven entspiegelung einer halbleitergrenzfläche durch eine besondere prozessführung
DE19943175A1 (de) Ätzverfahren und Verfahren zur Herstellung einer Halbleiteranordnung unter Verwendung des Ätzverfahrens

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8139 Disposal/non-payment of the annual fee