DE10122931A1 - Halbleitermodul - Google Patents
HalbleitermodulInfo
- Publication number
- DE10122931A1 DE10122931A1 DE2001122931 DE10122931A DE10122931A1 DE 10122931 A1 DE10122931 A1 DE 10122931A1 DE 2001122931 DE2001122931 DE 2001122931 DE 10122931 A DE10122931 A DE 10122931A DE 10122931 A1 DE10122931 A1 DE 10122931A1
- Authority
- DE
- Germany
- Prior art keywords
- conductor
- lower layer
- substrate
- layer substrate
- semiconductor module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
- H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/4917—Crossed wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01039—Yttrium [Y]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01058—Cerium [Ce]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30105—Capacitance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Abstract
Es wird ein Halbleitermodul (100) mit einer Vielzahl von Halbleiterelementen (31, 32) angegeben, wobei die Verdrahtungslängen der nebeneinander angeordneten Halbleiterelemente (31, 32) etwa gleich sind. Der Halbleitermodul weist ein unteres Schichtsubstrat (10) und ein oberes Schichtsubstrat (20) auf, wobei eine erste und eine zweite Elektroden-Anschlußfläche, die in einer vorderen Oberfläche des unteren Schichtsubstrats ausgebildet sind, mit einem ersten und einem zweiten Leiter (12) durch einen ersten und einen zweiten Überbrückungsleiter (22) verbunden sind, die in einer rückwärtigen Oberfläche des oberen Schichtsubstrats (20) ausgebildet sind.
Description
Die vorliegende Erfindung bezieht sich auf einen Halbleiter
modul und betrifft im spezielleren einen Halbleitermodul, der
eine Vielzahl von Halbleiterelementen aufweist, die einander
parallel geschaltet sind.
Fig. 7A zeigt eine Draufsicht auf einen herkömmlichen Halblei
termodul (wobei ein Deckelbereich nicht dargestellt ist), und
Fig. 7B zeigt eine Schnittansicht entlang der Linien IV-IV in
Fig. 7A.
Wie in den Fig. 7A und 7B gezeigt, ist bei dem allgemein mit
dem Bezugszeichen 200 bezeichneten, herkömmlichen Halbleiter
modul ein isolierendes Substrat 71 auf einer Basisplatte 1 an
geordnet. Auf einer vorderen Oberfläche des isolierenden Sub
strats 71 sind eine Gate-Leiterstruktur 14, eine Kollektor-
Leiterstruktur 72 und eine Emitter-Leiterstruktur 73 ausgebil
det.
Auf der Kollektor-Leiterstruktur 72 ist eine Vielzahl von Bi
polartransistoren 31 mit isoliertem Gate (die nachfolgend als
"IGBTs" bezeichnet werden) und Freilaufdioden 32 (die nachfol
gend als "Dioden" bezeichnet werden) angeordnet. Die Kollekto
ren der IGBTs 31 und die Kathoden der Dioden 32 sind mit der
Kollektor-Leiterstruktur 72 verbunden.
Wie in Fig. 7A gezeigt, ist der Emitter-Leiterbereich 73 ent
lang von zwei Seiten der Kollektor-Leiterstruktur 72 in der
Form eines Buchstabens "L" ausgebildet. Die Gate-Leiterstruk
tur 14 ist entlang einer weiteren Seite der Kollektor-Leiter
struktur 72 ausgebildet. Dies dient zur Vereinfachung der Ar
beiten bei der Bondverbindung zum Verbinden der jeweiligen
Leiterstrukturen mit den IBGTs 31 und dergleichen.
Eine rückwärtige Oberflächenstruktur 74 ist auf einer rückwär
tigen Oberfläche des isolierenden Substrats 71 ausgebildet und
mittels einer Lötschicht 2 auf der Basisplatte 1 festgelegt.
Die IGBTs 31 und die Dioden 32 sind durch Bondverbindungs
drähte 35 und 34 mit der Gate-Leiterstruktur 14 bzw. der Emit
ter-Leiterstruktur 73 verbunden. Außerdem sind die Gate-Lei
terstruktur 14, die Emitter-Leiterstruktur 73 und die Kollek
tor-Leiterstruktur 72 durch Bondverbindungsdrähte 36, 37 und
38 mit den Gate-Elektroden 41, den Kollektor-Elektroden 42
bzw. den Emitter-Elektroden 43 verbunden.
Ein Gehäusebereich 6 ist an der Basisplatte 1 derart ausgebil
det, daß er das isolierende Substrat 71 umschließt. Nach der
Herstellung der Bondverbindungen mit den IGBTs 31 und derglei
chen wird ein Gelmaterial 7 für Abdichtzwecke in den Gehäuse
bereich 6 eingespritzt, und es wird ein Deckelbereich 8 aufge
setzt.
Da bei dem Halbleitermodul 200 mit der herkömmlichen Konstruk
tion die Verdrahtungs- bzw. Verbindungsdistanzen von den Emit
ter-Elektroden 43 zu den parallel zueinander angeordneten
Dioden 32 voneinander verschieden sind, sind die auf die Lei
ter wirkenden Belastungen (wie zum Beispiel die Impedanz, die
Kapazität) unter den Dioden 32 voneinander verschieden.
Selbst wenn der Halbleitermodul mit einer konstanten Spannung
beaufschlagt wird, sind somit zum Beispiel die an die parallel
zueinander angeordneten Dioden 32 angelegten Spannungen von
einander verschieden, so daß es zur Zerstörung von einigen der
Dioden kommen kann. Dies gilt auch für die IBGTs 31.
Damit der Halbleitermodul ferner einen hohen Strom führen
kann, ist es notwendig, daß die Querschnittsfläche der Leiter
strukturen groß dimensioniert ist. Wenn im Gegensatz dazu die
Leiterstrukturen dick sind, besteht ein Problem dahingehend,
daß es in dem isolierenden Substrat 71 zu Rißbildungen kommt,
und zwar aufgrund eines Unterschieds in den Ausdehnungskoeffi
zienten des isolierenden Substrats 71 aus Keramikmaterial und
der Leiterstruktur 73 aus Metall.
Wenn die Leiterstruktur 73 eine große Breite besitzt, besteht
ferner ein Problem darin, daß sich der Halbleitermodul nur
schwer mit einer geringen Größe fertigstellen läßt.
In Anbetracht der vorstehend erläuterten Probleme besteht ein
erstes Ziel der vorliegenden Erfindung in der Angabe eines
Halbleitermoduls, bei dem die Verdrahtungs- bzw. Verbindungs
längen von parallel zueinander angeordneten Halbleiterelemen
ten in etwa identisch sind.
Ein zweites Ziel der vorliegenden Erfindung besteht in der An
gabe eines Halbleitermoduls, bei dem eine Querschnittsfläche
der Leiterstrukturen groß dimensioniert ist, ohne daß es zu
einer Vergrößerung der Modulgröße insgesamt kommt.
Die vorliegende Erfindung gibt einen Halbleitermodul an, bei
dem mindestens zwei Halbleiterelemente, die entlang einer be
stimmten Richtung angeordnet sind, und mindestens zwei Elek
troden-Anschlußflächenbereiche, die entlang einer zu der ge
nannten bestimmten Richtung im wesentlichen rechtwinkligen
Richtung angeordnet sind, einander jeweils parallel geschaltet
sind,
und ist gekennzeichnet durch:
- a) eine Basisplatte;
- b) ein unteres Schichtsubstrat, das folgendes aufweist: ein erstes isolierendes Substrat mit in etwa rechteckiger Formgebung, dessen rückwärtige Oberfläche auf der Basis platte befestigt ist; eine erste und eine zweite Elektro den-Anschlußfläche mit in etwa identischer Formgebung, die auf einer vorderen Oberfläche des ersten isolierenden Substrats entlang einer Seite des ersten isolierenden Substrats derart angeordnet sind, daß sie ausgehend von einem Eckbereich der genannten einen Seite in dieser Rei henfolge nebeneinander angeordnet sind; und einen ersten und einen zweiten Leiter, die entlang der zu der genann ten einen Seite im wesentlichen rechtwinkligen, anderen Seite des ersten isolierenden Substrats einschließlich des Eckbereichs der einen Seite nebeneinander angeordnet sind, wobei sich der zweite Leiter seitlich von der er sten und der zweiten Elektroden-Anschlußfläche erstreckt und sich der erste Leiter unter Zwischenanordnung des zweiten Leiters seitlich von der ersten Elektroden-An schlußfläche erstreckt;
- c) ein oberes Schichtsubstrat, das auf dem unteren Schichtsubstrat angeordnet ist und folgendes aufweist: ein zweites isolierendes Substrat mit etwa rechteckiger Formgebung; einen den ersten Leiter mit der ersten Elek troden-Anschlußfläche verbindenden ersten Überbrückungs leiter und einen den zweiten Leiter mit der zweiten Elek troden-Anschlußfläche verbindenden zweiten Überbrückungs leiter, die in einer rückwärtigen Oberfläche des zweiten isolierenden Substrats ausgebildet sind;
- d) ein mit dem ersten Leiter elektrisch verbundenes erstes Halbleiterelement und ein mit dem zweiten Leiter elek trisch verbundenes zweites Halbleiterelement, die in einer vorderen Oberfläche des zweiten isolierenden Sub strats ausgebildet sind; und durch
- e) eine Abdeckung, die auf der Basisplatte derart angeordnet ist, daß sie das untere Schichtsubstrat, das obere Schichtsubstrat sowie das erste und das zweite Halblei terelement überdeckt.
Bei diesem Halbleitermodul sind die Verdrahtungslängen von den
Halbleiterelementen zu den Emitter-Elektroden unter den zuein
ander parallel angeordneten Halbleiterelementen etwa gleichmä
ßig.
Dies gestattet die Erzielung von etwa gleichen Belastungen,
wie zum Beispiel Impedanzen, zwischen den parallel zueinander
angeordneten Leitern.
Infolgedessen ist es möglich, eine durch Überlastung bedingte
Fehlfunktion von Halbleiterelementen zu verhindern, wie diese
bei einem herkömmlichen Halbleitermodul auftritt, und somit
läßt sich die Zuverlässigkeit des Halbleitermoduls insgesamt
verbessern.
Ein Halbleitermodul der hierin beschriebenen Art weist zwei
Halbleiterelemente auf, wobei es im Rahmen der vorliegenden
Erfindung jedoch auch möglich ist, daß ein solcher Halbleiter
modul zwei oder mehr Halbleiterelemente aufweist. Außerdem ist
der Abdeckungs- bzw. Kapselungsbereich durch einen Gehäusebe
reich und einen Deckelbereich gebildet.
Gemäß einem weiteren Gesichtspunkt gibt die vorliegende Erfin
dung einen Halbleitermodul an, der ferner eine Lötresist
schicht aufweist, die eine vordere Oberfläche des unteren
Schichtsubstrats bedeckt, wobei sich der Halbleitermodul da
durch auszeichnet, daß der erste Überbrückungsleiter und der
erste Leiter sowie auch die erste Elektroden-Anschlußfläche
durch Lötschichten miteinander verbunden sind, die in in der
Lötresistschicht ausgebildeten Öffnungen versenkt ausgebildet
bzw. in diese eingebracht sind, und daß der zweite Über
brückungsleiter und der zweite Leiter sowie auch die zweite
Elektroden-Anschlußfläche durch Lötschichten miteinander ver
bunden sind, die in in der Lötresistschicht ausgebildeten Öff
nungen versenkt ausgebildet bzw. in diese eingebracht sind.
Die Verwendung der Lötresistschicht vereinfacht die Verwendung
einer Konstruktion, in der Leiterschichten einander schneiden.
Ein Oberflächenbereich des unteren Schichtsubstrats ist vor
zugsweise größer als ein Oberflächenbereich des oberen
Schichtsubstrats, und der erste und der zweite Leiter sowie
die erste und die zweite Elektroden-Anschlußfläche erstrecken
sich vorzugsweise über das obere Schichtsubstrat hinaus, das
über dem unteren Schichtsubstrat angeordnet ist.
Bei dieser Konstruktion lassen sich die Draht-Bondverbindungen
in einfacher Weise durchführen.
Das erste und das zweite Halbleiterelement sowie der erste und
der zweite Leiter können durch Bondverbindungsdrähte miteinan
der verbunden sein, und die erste und die zweite Elektroden-
Anschlußfläche sowie eine externe Elektrode können ebenfalls
durch Bondverbindungsdrähte miteinander verbunden sein.
Die vorliegende Erfindung gibt ferner einen Halbleitermodul
an, bei dem mindestens zwei Halbleiterelemente, die entlang
einer bestimmten Richtung angeordnet sind, sowie ein Elektro
den-Anschlußflächenbereich, der entlang einer zu der genannten
bestimmten Richtung im wesentlichen rechtwinkligen Richtung
angeordnet ist, miteinander verbunden sind,
und ist gekennzeichnet durch:
- a) eine Basisplatte;
- b) ein unteres Schichtsubstrat, das folgendes aufweist: ein erstes isolierendes Substrat mit in etwa rechteckiger Formgebung, dessen rückwärtige Oberfläche auf der Basis platte befestigt ist; und einen Verdrahtungsleiter der unteren Schicht mit in etwa rechteckiger Formgebung, der auf einer vorderen Oberfläche des ersten isolierenden Substrats ausgebildet ist, wobei in dem Verdrahtungsleiter der unteren Schicht ein Schlitz ausgehend von einem der Eckbereiche oder in der Nähe davon in Richtung nach innen eingeschnitten ist, ein Bereich des Verdrahtungsleiters der unteren Schicht entlang einer dem Eckbereich benachbarten Seite ein Verbindungsbereich mit den Halb leiterelementen ist und ein Bereich des Verdrahtungslei ters der unteren Schicht entlang der anderen dem Eckbe reich benachbarten Seite der Elektroden-Anschlußflächen bereich ist;
- c) ein oberes Schichtsubstrat, das auf dem unteren Schichtsubstrat angeordnet ist und folgendes aufweist: ein zweites isolierendes Substrat mit etwa rechteckiger Form gebung; und einen Verdrahtungsleiter der oberen Schicht mit etwa rechteckiger Formgebung, der in einer rückwärti gen Oberfläche des zweiten isolierenden Substrats ausge bildet ist und mit dem Verdrahtungsleiter der unteren Schicht über eine Lötschicht verbunden ist, wobei in dem Verdrahtungsleiter der oberen Schicht ein Schlitz mit in etwa identischer Formgebung in einem den Schlitz des Ver drahtungsleiters der unteren Schicht überlappenden Bereich vorgesehen ist;
- d) ein erstes und ein zweites Halbleiterelement, die mit dem Verbindungsbereich des Verdrahtungsleiters der unteren Schicht elektrisch verbunden sind und auf einer vorderen Oberfläche des zweiten isolierenden Substrats ausgebildet sind; und
- e) eine Abdeckung, die auf der Basisplatte derart angeordnet ist, daß sie das untere Schichtsubstrat, das obere Schichtsubstrat sowie das erste und das zweite Halblei terelement überdeckt.
Bei diesem Halbleitermodul sind Schwankungen in der Verdrah
tungslänge zwischen den Halbleiterelementen und den Emitter-
Elektroden gering, so daß wiederum Lastschwankungen, wie zum
Beispiel bei der Impedanz, reduziert werden.
Infolgedessen ist es möglich, durch Überlastungen bedingte
Fehlfunktionen von Halbleiterelementen zu verhindern, wie
diese bei einem herkömmlichen Halbleitermodul auftreten, und
somit läßt sich wiederum die Zuverlässigkeit des Halbleitermo
duls insgesamt verbessern.
Da ferner eine Querschnittsfläche der Leiterstrukturen groß
dimensioniert ist, ist die Impedanz gering, und die Eigen
schaften des Halbleitermoduls lassen sich somit verbessern.
Es ist bevorzugt, daß ein Oberflächenbereich des unteren
Schichtsubstrats größer ist als ein Oberflächenbereich des
oberen Schichtsubstrats und daß sich der Verbindungsbereich
sowie der Elektroden-Anschlußflächenbereich über das obere
Schichtsubstrat hinaus erstrecken, das über dem unteren
Schichtsubstrat angeordnet ist.
Bei einer derartigen Konstruktion lassen sich die Draht-Bond
verbindungsvorgänge in einfacher Weise durchführen.
Das erste und das zweite Halbleiterelement sowie der Verbin
dungsbereich können durch Bondverbindungsdrähte miteinander
verbunden sein, und der Elektroden-Anschlußflächenbereich so
wie eine externe Elektrode können ebenfalls durch einen Bond
verbindungsdraht miteinander verbunden sein.
Die Halbleiterelemente können durch Kombinationen von Bipolar
transistoren mit isoliertem Gate und Freilaufdioden gebildet
sein.
Ferner kann ein Gelmaterial derart eingespritzt sein, daß das
untere Schichtsubstrat, das obere Schichtsubstrat sowie das
erste und das zweite Halbleiterelement darin versenkt sind.
Dies ermöglicht eine Fixierung der Halbleiterelemente und so
mit eine Verbesserung der Zuverlässigkeit des Halbleitermo
duls.
Wie vorstehend deutlich beschrieben worden ist, sind die Ver
drahtungs- bzw. Verbindungslängen der nebeneinander angeordne
ten Halbleiterelemente bei dem Halbleitermodul gemäß der vor
liegenden Erfindung etwa gleichmäßig, und somit läßt sich die
Zuverlässigkeit des Halbleitermoduls verbessern.
Auch ist bei dem Halbleitermodul gemäß der vorliegenden Erfin
dung die Querschnittsfläche der Leiterbereiche vergrößert, und
somit wird die Impedanz und dergleichen vermindert, und die
Fähigkeiten bzw. Eigenschaften des Halbleitermoduls werden
verbessert.
Die Erfindung und Weiterbildungen der Erfindung werden im fol
genden anhand der zeichnerischen Darstellungen mehrerer Aus
führungsbeispiele noch näher erläutert. In den Zeichnungen
zeigen
Fig. 1A und 1B eine Darstellung des Halbleitermoduls gemäß
dem ersten Ausführungsbeispiel der vorliegenden Er
findung;
Fig. 2 eine Darstellung der vorderen Oberfläche des unteren
Schichtsubstrats bei dem Halbleitermodul gemäß dem
ersten Ausführungsbeispiel der vorliegenden Erfin
dung;
Fig. 3 eine Darstellung der rückwärtigen Oberfläche des
oberen Schichtsubstrats bei dem Halbleitermodul ge
mäß dem ersten Ausführungsbeispiel der vorliegenden
Erfindung;
Fig. 4 eine Darstellung des Halbleitermoduls gemäß einem
zweiten Ausführungsbeispiel der vorliegenden Erfin
dung;
Fig. 5 eine Darstellung der vorderen Oberfläche des unteren
Schichtsubstrats bei dem Halbleitermodul gemäß dem
zweiten Ausführungsbeispiel der vorliegenden Erfin
dung;
Fig. 6 eine Darstellung der rückwärtigen Oberfläche des
oberen Schichtsubstrats bei dem Halbleitermodul ge
mäß dem zweiten Ausführungsbeispiel der vorliegenden
Erfindung; und
Fig. 7A und 7B Darstellungen eines herkömmlichen Halbleiter
moduls.
Die Fig. 1A und 1B zeigen einen Halbleitermodul gemäß einem
ersten Ausführungsbeispiel. Dabei zeigt Fig. 1A eine Drauf
sicht auf den Halbleitermodul gemäß dem ersten Ausführungsbei
spiel, wobei ein Deckelbereich nicht dargestellt ist, und Fig. 1B
zeigt eine Schnittansicht entlang der Linien I-I der Fig.
1A.
Wie in den Fig. 1A und 1B gezeigt, ist bei dem allgemein mit
dem Bezugszeichen 100 bezeichneten Halbleitermodul gemäß dem
ersten Ausführungsbeispiel ein unteres Schichtsubstrat 10 auf
einer Basisplatte 1 angeordnet. Das untere Schichtsubstrat 10
weist ein erstes isolierendes Substrat 11 auf.
Das erste isolierende Substrat 11 ist durch ein Keramikmate
rial, wie zum Beispiel AIN gebildet. In einer vorderen Ober
fläche des ersten isolierenden Substrats 11 sind eine Gate-
Leiterstruktur 14, Emitter-Leiterstrukturen 12 sowie Emittere
lektroden-Anschlußflächen 13 ausgebildet. Diese Leiterstruktu
ren sind zum Beispiel aus Kupfer gebildet.
Fig. 2 zeigt eine vordere Oberfläche des unteren Schichtsub
strats 10. Entlang einer x-Richtung des ersten isolierenden
Substrats 11 sind die Emitter-Leiterstrukturen 12 nebeneinan
der angeordnet. Ferner sind entlang einer y-Richtung des er
sten isolierenden Substrats 11 die Emitterelektroden-Anschluß
flächen 13, die etwa gleiche Formgebung aufweisen, nebeneinan
der angeordnet.
Die Emitter-Leiterstrukturen 12 besitzen etwa die gleiche
Breite (in x-Richtung), sind jedoch in Richtung auf die Emit
terelektroden-Anschlußflächen 13 mit zunehmend größerer Länge
(in y-Richtung) ausgebildet.
Ferner ist in einem unteren Endbereich des ersten isolierenden
Substrats 11 die Gate-Leiterstruktur 14 in x-Richtung verlau
fend angeordnet.
Eine Lötresistschicht 15 ist in einem an einem oberen
Schichtsubstrat 20 anliegenden Flächenbereich in der vorderen
Oberfläche des ersten isolierenden Substrats 11 ausgebildet.
Die Lötresistschicht 15 ist durch ein isolierendes Material,
wie zum Beispiel ein Isoliermaterial auf Epoxybasis, gebildet.
Öffnungsbereiche 16 und 17 sind an vorbestimmten Stellen der
Lötresistschicht 15 ausgebildet. Die Emitter-Leiterstrukturen
12 liegen in den Öffnungsbereichen 16 frei. Die Emitterelek
troden-Anschlußflächen 13 liegen in den Öffnungsbereichen 17
frei.
Ferner ist eine rückwärtige Oberflächenstruktur 18 einer Me
tallschicht in einer rückwärtigen Oberfläche des ersten iso
lierenden Substrats 11 ausgebildet. Die rückwärtige Oberflä
chenstruktur 18 ist mittels einer Lötschicht 2 auf einer vor
deren Oberfläche der Basisplatte 1 angebracht.
Das obere Schichtsubstrat 20 ist auf dem unteren Schichtsub
strat 10 angeordnet. Überbrückungsleiterstrukturen 22 sind in
einer rückwärtigen Oberfläche des oberen Schichtsubstrats 20
angeordnet.
Fig. 3 zeigt die rückwärtige Oberfläche des oberen Schichtsub
strats 20. Das obere Schichtsubstrat 20 weist ein zweites iso
lierendes Substrat 21 auf. Die Überbrückungsleiterstrukturen
22 sind entlang einer y-Richtung des zweiten isolierenden Sub
strats 21 nebeneinander angeordnet.
Eine Lötresistschicht 25 ist auf einer rückwärtigen Oberfläche
des zweiten isolierenden Substrats 21 angeordnet. In der
Lötresistschicht 25 sind Öffnungsbereiche 26 und 27 ausgebil
det. Die Überbrückungsleiterstrukturen 22 liegen in den Öff
nungsbereichen 26 und 27 frei.
Ferner sind die Öffnungsbereiche 26 und 27 derart ausgebildet,
daß sie über den in dem unteren Schichtsubstrat 10 ausgebilde
ten Öffnungsbereichen 16 und 17 angeordnet sind, wenn das
obere Schichtsubstrat 20 auf dem unteren Schichtsubstrat 10
angeordnet ist.
Die Emitter-Leiterstrukturen 12 und die Emitterelektroden-An
schlußflächen 13 des unteren Schichtsubstrats 10 und die Über
brückungsleiterstrukturen 22 des oberen Schichtsubstrats 20
sind durch Lötschichten 3 und 4 elektrisch miteinander verbun
den, die in den Öffnungsbereichen 16, 17, 26 und 27 versenkt
angeordnet sind.
Ferner ist eine Kollektor-Leiterstruktur 28 in einer vorderen
Oberfläche des zweiten isolierenden Substrats 21 angeordnet.
Kombinationen von IBGTs (Bipolartransistoren mit isoliertem
Gate) 31 und Dioden (Freilaufdioden) 32 sind auf der Kollek
tor-Leiterstruktur 28 nebeneinander in x-Richtung angeordnet.
Die IGBTs 31 und die Dioden 32 sind durch eine Lötschicht 5
mit der Kollektor-Leiterstruktur 28 verbunden. Dadurch werden
die Kollektorelektroden (nicht gezeigt) der IGBTs 31 und die
Kathoden (nicht gezeigt) der Dioden mit der Kollektor-Leiter
struktur 28 elektrisch verbunden.
Die Emitter-Elektroden (nicht gezeigt) der IGBTs 31 und die
Anoden (nicht gezeigt) der Dioden sind durch Bondverbindungs
drähte 33 verbunden. Ferner sind die Anoden der Dioden durch
Bondverbindungsdrähte 34 mit den auf dem unteren Schichtsub
strat 10 ausgebildeten Emitter-Leiterstrukturen 12 verbunden.
Weiterhin sind die Gate-Elektroden (nicht gezeigt) der IGBTs
31 mit der Gate-Leiterstruktur 14 durch Bondverbindungsdrähte
35 verbunden. Die Gate-Leiterstruktur 14 ist wiederum durch
Bondverbindungsdrähte 36 mit den Gate-Elektroden 41 verbunden.
Die Kollektor-Leiterstruktur 28 ist durch Bondverbindungs
drähte 37 mit den Kollektor-Elektroden 42 verbunden. Außerdem
sind die Emitterelektroden-Anschlußflächen 13 durch Bondver
bindungsdrähte 38 mit den Emitter-Elektroden 43 verbunden.
Ein Gehäusebereich 6 ist auf der Basisplatte 1 derart ausge
bildet, daß er das untere Schichtsubstrat 10 und dergleichen
Elemente umschließt. Nach der Herstellung der Bondverbindungen
mit den IGBTs 31 und dergleichen wird ein zur Abdichtung die
nendes Gelmaterial 7 in das Innere des Gehäusebereichs 6 ein
gespritzt, und es wird ein Deckelbereich 8 aufgesetzt.
Wenn der Deckelbereich 8 in den Gehäusebereich 6 eingepaßt
ist, sind das untere Schichtsubstrat 10 und dergleichen inner
halb eines nicht gezeigten Kapselungsbereichs eingeschlossen,
der durch den Gehäusebereich 6 und den Deckelbereich 8 gebil
det ist.
Bei dem Halbleitermodul 100 gemäß dem ersten Ausführungsbei
spiel sind somit die Emitter der IGBTs 31 und die Anoden der
Dioden 32 jeweils über die Emitter-Leiterstrukturen 12, die
Lötschicht 3, die Überbrückungs-Leiterstrukturen 22, die Löt
schicht 4 und die Emitterelektroden-Anschlußflächen 13 mit den
Emitter-Elektroden 43 verbunden.
Wie in den Fig. 2 und 3 gezeigt, ist dabei die in y-Richtung
kürzeste Emitter-Leiterstruktur 12 mit der in x-Richtung läng
sten Überbrückungs-Leiterstruktur 22 verbunden. Die in y-Rich
tung längste Emitter-Leiterstruktur ist mit der in x-Richtung
kürzesten Überbrückungs-Leiterstruktur 22 verbunden.
Auf diese Weise ist es möglich, daß die Verdrahtungs- bzw.
Verbindungslängen von den IGBTs 31 und den Dioden 32 zu den
Emitter-Elektroden 43 unter den seitlich nebeneinander ange
ordneten IGBTs etwa gleichmäßig sind.
Als Ergebnis hiervon sind Belastungen, wie zum Beispiel die
Impedanz von den IGBTs 31 und den Dioden 32 zu den Emitter-
Elektroden 43, unter den nebeneinander angeordneten Leitern
etwa gleichmäßig. Auf diese Weise ist es möglich, eine durch
Überlastung bedingte Fehlfunktion einiger Halbleiterelemente
zu verhindern, wie sie bei einem herkömmlichen Leitermodul
auftritt, und dadurch läßt sich wiederum die Zuverlässigkeit
des Halbleitermoduls insgesamt verbessern.
Fig. 4 zeigt eine Draufsicht auf die obere Oberfläche eines
Halbleitermoduls 101 gemäß einem zweiten Ausführungsbeispiel.
Bei dem Halbleitermodul 101 sind eine in einer vorderen Ober
fläche eines unteren Schichtsubstrats 50 ausgebildete Leiter
struktur 55 sowie eine in einer rückwärtigen Oberfläche eines
oberen Schichtsubstrats 60 ausgebildete Leiterstruktur 61 von
dem Halbleitermodul 100 gemäß dem ersten Ausführungsbeispiel
verschieden. Weitere Elemente der Konstruktion sind mit denen
des Halbleitermoduls 100 identisch und somit mit den gleichen
Bezugszeichen wie bei dem ersten Ausführungsbeispiel bezeich
net.
Fig. 5 zeigt eine vordere Oberfläche des unteren Schichtsub
strats 50. Das untere Schichtsubstrat 50 weist ein erstes iso
lierendes Substrat 51 beispielsweise aus AIN auf. Ein zum Bei
spiel aus Kupfer gebildeter Verdrahtungsleiter 52 der unteren
Schicht mit in etwa rechteckiger Formgebung ist auf dem ersten
isolierenden Substrat 51 angeordnet. Ferner ist die in x-Rich
tung verlaufende Gate-Leiterstruktur 14 in einem unteren End
bereich des ersten isolierenden Substrats 51 angeordnet.
In den Verdrahtungsleiter 52 der unteren Schicht ist ein
Schlitz 53 ausgehend von einem Eckbereich in Richtung nach in
nen eingeschnitten. An den Schlitz 53 angrenzend sind ein Ver
bindungsbereich 55 und ein Elektroden-Anschlußflächenbereich
56 vorgesehen.
Fig. 6 zeigt eine rückwärtige Oberfläche des oberen
Schichtsubstrats 60. Das obere Schichtsubstrat 60 weist ein
zweites isolierendes Substrat 61 beispielsweise aus AIN auf.
Ein zum Beispiel aus Kupfer gebildeter Verdrahtungsleiter 62
der oberen Schicht mit in etwa rechteckiger Formgebung ist auf
dem zweiten isolierenden Substrat 61 angeordnet.
In den Verdrahtungsleiter 62 der oberen Schicht ist ein
Schlitz 63 ausgehend von einem Eckbereich in Richtung nach in
nen eingeschnitten.
Wie in Fig. 4 gezeigt ist, überlappt der Schlitz 63 den
Schlitz 53, wenn das obere Schichtsubstrat 60 auf dem unteren
Schichtsubstrat 50 angeordnet ist. Der Verdrahtungsleiter 52
der unteren Schicht und der Verdrahtungsleiter 62 der oberen
Schicht sind durch eine nicht gezeigte Lötschicht elektrisch
miteinander verbunden.
Die Dioden 32 sind durch die Bondverbindungsdrähte 34 mit dem
Verbindungsbereich 55 verbunden. Der Elektroden-Anschlußflä
chenbereich 56 ist durch die Bondverbindungsdrähte 38 mit den
Emitter-Elektroden 43 verbunden. Die übrigen Drähte sind in
ähnlicher Weise wie bei dem ersten Ausführungsbeispiel vorge
sehen.
Der Gehäusebereich 6 ist an der Basisplatte 1 derart ausgebil
det, daß er das untere Schichtsubstrat 50 und dergleichen um
schließt. Nach der Herstellung der Drahtbondverbindungen mit
den IGBTs 31 und dergleichen, wird ein zur Abdichtung dienen
des Gelmaterial (nicht gezeigt) in den Gehäusebereich 6 einge
spritzt, und es wird ein nicht gezeigter Deckelbereich aufge
setzt.
Bei dem Halbleitermodul 101 gemäß dem zweiten Ausführungsbei
spiel sind somit die Schlitze 53 und 63 in dem Verdrahtungs
leiter 52 der unteren Schicht bzw. dem Verdrahtungsleiter 62
der oberen Schicht ausgebildet. Somit sind die Verdrahtungs
längen zu dem Elektroden-Anschlußflächenbereich 56 ausgehend
von den mit dem Verbindungsbereich 55 verbundenen Dioden in
der Nähe der Schlitze 53 und 63 länger als dort, wo die
Schlitze 53 und 63 nicht ausgebildet sind.
Dadurch werden Unterschiede in den Verdrahtungslängen von den
Dioden 32, die in der Nähe der Schlitze 53 und 63 (auf der
rechten Seite des Bereichs 55 in Fig. 5) mit dem Verbindungs
bereich 55 verbunden sind, sowie von den Dioden 32, die von
den Schlitzen 53 und 63 entfernt (auf der linken Seite des Be
reichs 55 in Fig. 5) mit dem Verbindungsbereich 55 verbunden
sind, reduziert.
Als Ergebnis hiervon ist es wie bei dem ersten Ausführungsbei
spiel möglich, Lastschwankungen, wie zum Beispiel bei der von
den IGBTs 31 und den Dioden 32 zu den Emitter-Elektroden 43
gemessenen Impedanz, unter den zueinander parallel angeordne
ten Elementen zu reduzieren.
Auf diese Weise wird es möglich, eine durch Überlastung be
dingte Fehlfunktion von Halbleiterelementen zu verhindern, wie
diese bei dem herkömmlichen Halbleitermodul 200 auftritt, und
hierdurch läßt sich wiederum die Zuverlässigkeit des Halblei
termoduls verbessern.
Ferner sind bei dem Halbleitermodul 101 die Verdrahtungsberei
che von dem Verbindungsbereich 55 zu dem Elektroden-Anschluß
flächenbereich durch den Verdrahtungsleiter 52 der unteren
Schicht, den Verdrahtungsleiter 62 der oberen Schicht sowie
die Lötschichten gebildet, die in Bereichen zwischen diesen
Leitern vorgesehen sind und diese fixieren. Dadurch wird die
Querschnittsfläche der Verdrahtungsbereiche erhöht und die Im
pedanz reduziert.
Die Schlitze 53 und 63 sind bei dem dargestellten zweiten Aus
führungsbeispiel zwar ausgehend von Eckbereichen des Verdrah
tungsleiters 52 der unteren Schicht und des Verdrahtungslei
ters 62 der oberen Schicht ausgebildet, jedoch können diese
Schlitze auch an anderen Stellen als den Eckbereichen ausge
bildet sein. Zusätzlich dazu können die Formgebung und die
Länge der Schlitze in Abhängigkeit von der Anzahl der Halblei
terelemente und dergleichen verändert werden.
Claims (11)
1. Halbleitermodul (100), bei dem mindestens zwei Halblei
terelemente, die entlang einer bestimmten Richtung ange
ordnet sind, sowie mindestens zwei Elektroden-Anschluß
flächenbereiche, die entlang einer zu der genannten be
stimmten Richtung im wesentlichen rechtwinkligen Richtung
angeordnet sind, einander jeweils parallel geschaltet
sind,
gekennzeichnet durch:
- a) eine Basisplatte (1);
- b) ein unteres Schichtsubstrat (10), das folgendes auf
weist:
ein erstes isolierendes Substrat (11) mit etwa recht eckiger Formgebung, dessen rückwärtige Oberfläche auf der Basisplatte (1) befestigt ist;
eine erste und eine zweite Elektrodenanschlußfläche (13) mit etwa identischer Formgebung, die auf einer vorderen Oberfläche des ersten isolierenden Substrats (11) entlang einer Seite des ersten isolierenden Sub strats (11) derart angeordnet sind, daß sie ausgehend von einem Eckbereich der genannten einen Seite in die ser Reihenfolge nebeneinander angeordnet sind; und
einen ersten und einen zweiten Leiter (12), die ent lang der zu der genannten einen Seite im wesentlichen rechtwinkligen, anderen Seite des ersten isolierenden Substrats (11) einschließlich des Eckbereichs der einen Seite nebeneinander angeordnet sind, wobei sich der zweite Leiter (12) seitlich von der ersten und der zweiten Elektroden-Anschlußfläche (13) erstreckt und sich der erste Leiter (12) unter Zwischenanordnung des zweiten Leiters (12) seitlich von der ersten Elektro den-Anschlußfläche (13) erstreckt; - c) ein oberes Schichtsubstrat (20), das auf dem unteren
Schichtsubstrat (10) angeordnet ist und folgendes auf
weist:
ein zweites isolierendes Substrat (21) mit etwa recht eckiger Formgebung;
einen den ersten Leiter (12) mit der ersten Elektro den-Anschlußfläche (13) verbindenden ersten Überbrüc kungsleiter (22) und einen den zweiten Leiter (12) mit der zweiten Elektroden-Anschlußfläche (13) verbinden den zweiten Überbrückungsleiter (22), die in einer rückwärtigen Oberfläche des zweiten isolierenden Sub strats (21) ausgebildet sind; - d) ein mit dem ersten Leiter (12) elektrisch verbundenes erstes Halbleiterelement (31, 32) und ein mit dem zweiten Leiter (12) elektrisch verbundenes zweites Halbleiterelement (31, 32), die in einer vorderen Oberfläche des zweiten isolierenden Substrats (21) ausgebildet sind; und durch
- e) eine Abdeckung (8), die auf der Basisplatte (1) derart angeordnet ist, daß sie das untere Schichtsubstrat (10), das obere Schichtsubstrat (20) sowie das erste und das zweite Halbleiterelement (31, 32) überdeckt.
2. Halbleitermodul nach Anspruch 1,
dadurch gekennzeichnet,
daß eine Lötresistschicht (15) vorgesehen ist, die eine vordere Oberfläche des unteren Substrats (10) bedeckt,
daß der erste Überbrückungsleiter (22) und der erste Lei ter (12) sowie auch die erste Elektroden-Anschlußfläche (13) durch Lötschichten (3) miteinander verbunden sind, die in in der Lötresistschicht (15) ausgebildete Öffnun gen (16, 17) eingebracht sind, und
daß der zweite Überbrückungsleiter (22) und der zweite Leiter (12) sowie auch die zweite Elektroden-Anschlußflä che (13) durch Lötschichten (3) miteinander verbunden sind, die in der in der Lötresistschicht (15) ausgebil dete Öffnungen (16, 17) eingebracht sind.
daß eine Lötresistschicht (15) vorgesehen ist, die eine vordere Oberfläche des unteren Substrats (10) bedeckt,
daß der erste Überbrückungsleiter (22) und der erste Lei ter (12) sowie auch die erste Elektroden-Anschlußfläche (13) durch Lötschichten (3) miteinander verbunden sind, die in in der Lötresistschicht (15) ausgebildete Öffnun gen (16, 17) eingebracht sind, und
daß der zweite Überbrückungsleiter (22) und der zweite Leiter (12) sowie auch die zweite Elektroden-Anschlußflä che (13) durch Lötschichten (3) miteinander verbunden sind, die in der in der Lötresistschicht (15) ausgebil dete Öffnungen (16, 17) eingebracht sind.
3. Halbleitermodul nach Anspruch 1 oder 2,
dadurch gekennzeichnet,
daß ein Oberflächenbereich des unteren Schichtsubstrats (10) größer ist als ein Oberflächenbereich des oberen Schichtsubstrats (20)
und daß der erste und der zweite Leiter (12) sowie die erste und die zweite Elektroden-Anschlußfläche (13) sich über das über dem unteren Schichtsubstrat (10) angeord nete obere Schichtsubstrat (20) hinauserstrecken.
daß ein Oberflächenbereich des unteren Schichtsubstrats (10) größer ist als ein Oberflächenbereich des oberen Schichtsubstrats (20)
und daß der erste und der zweite Leiter (12) sowie die erste und die zweite Elektroden-Anschlußfläche (13) sich über das über dem unteren Schichtsubstrat (10) angeord nete obere Schichtsubstrat (20) hinauserstrecken.
4. Halbleitermodul nach einem der Ansprüche 1 bis 3,
dadurch gekennzeichnet,
daß das erste und das zweite Halbleiterelement (31, 32)
sowie der erste und der zweite Leiter (12) durch Bondver
bindungsdrähte (34) miteinander verbunden sind und daß
die erste und die zweite Elektroden-Anschlußfläche (13)
sowie eine externe Elektrode (42) durch Bondverbindungs
drähte (37) miteinander verbunden sind.
5. Halbleitermodul nach einem der Ansprüche 1 bis 4,
dadurch gekennzeichnet,
daß die Halbleiterelemente (31, 32) durch Kombinationen
von Bipolartransistoren mit isoliertem Gate und Freilauf
dioden gebildet sind.
6. Halbleitermodul nach einem der Ansprüche 1 bis 5,
dadurch gekennzeichnet,
daß ein Gelmaterial (7) derart eingespritzt ist, daß das
untere Schichtsubstrat (10), das obere Schichtsubstrat
(20) sowie das erste und das zweite Halbleiterelement
(31, 32) darin versenkt sind.
7. Halbleitermodul (100), bei dem mindestens zwei Halblei
terelemente, die entlang einer bestimmten Richtung neben
einander angeordnet sind, sowie ein Elektroden-Anschluß
flächenbereich, der entlang einer zu der genannten be
stimmten Richtung im wesentlichen rechtwinkligen Richtung
angeordnet ist, miteinander verbunden sind,
gekennzeichnet durch:
- a) eine Basisplatte (1);
- b) ein unteres Schichtsubstrat (50), das folgendes auf
weist:
ein erstes isolierendes Substrat (51) mit etwa recht eckiger Formgebung, dessen rückwärtige Oberfläche auf der Basisplatte (1) befestigt ist, und einen Verdrah tungsleiter (52) der unteren Schicht mit etwa rechtec kiger Formgebung, der in einer oberen Oberfläche des ersten isolierenden Substrats (51) ausgebildet ist,
wobei in den Verdrahtungsleiter (52) der unteren Schicht ein Schlitz (53), ausgehend von einem der Eck bereiche oder in der Nähe davon, in Richtung nach in nen eingeschnitten ist, ein Bereich des Verdrahtungs leiters (52) der unteren Schicht entlang einer dem Eckbereich benachbarten Seite ein Verbindungsbereich (55) mit den Halbleiterelementen (31, 32) ist, und ein Bereich des Verdrahtungsleiters (52) der unteren Schicht entlang der anderen dem Eckbereich benachbar ten Seite der Elektroden-Anschlußflächenbereich (56) ist; - c) ein oberes Schichtsubstrat (60), das auf dem unteren
Schichtsubstrat (50) angeordnet ist und folgendes auf
weist:
ein zweites isolierendes Substrat (61) mit etwa recht eckiger Formgebung und einen Verdrahtungsleiter (62) der oberen Schicht mit etwa rechteckiger Formgebung, der in einer rückwärtigen Oberfläche des zweiten iso lierenden Substrats (61) ausgebildet ist und über eine Lötschicht mit dem Verdrahtungsleiter (52) der unteren Schicht verbunden ist,
wobei in den Verdrahtungsleiter (62) der oberen Schicht ein Schlitz (63) mit etwa identischer Formge bung in einem den Schlitz (53) des Verdrahtungsleiters (52) der unteren Schicht überlappenden Bereich vorge sehen ist; - d) ein erstes und ein zweites Halbleiterelement (31, 32), die mit dem Verbindungsbereich (55) des Verdrahtungs leiters (52) der unteren Schicht elektrisch verbunden sind und in einer vorderen Oberfläche des zweiten iso lierenden Substrats (61) ausgebildet sind; und
- e) eine Abdeckung (8), die auf der Basisplatte (1) derart angeordnet ist, daß sie das untere Schichtsubstrat (50), das obere Schichtsubstrat (60) sowie das erste und das zweite Halbleiterelement (31, 32) überdeckt.
8. Halbleitermodul nach Anspruch 7,
dadurch gekennzeichnet,
daß ein Oberflächenbereich des unteren Schichtsubstrats (50) größer ist als ein Oberflächenbereich des oberen Schichtsubstrats (60)
und daß der Verbindungsbereich (55) und der Elektroden- Anschlußflächenbereich (56) sich über das über dem unte ren Schichtsubstrat (50) angeordnete obere Schichtsub strat (60) hinaus erstrecken.
daß ein Oberflächenbereich des unteren Schichtsubstrats (50) größer ist als ein Oberflächenbereich des oberen Schichtsubstrats (60)
und daß der Verbindungsbereich (55) und der Elektroden- Anschlußflächenbereich (56) sich über das über dem unte ren Schichtsubstrat (50) angeordnete obere Schichtsub strat (60) hinaus erstrecken.
9. Halbleitermodul nach Anspruch 7 oder 8,
dadurch gekennzeichnet,
daß das erste und das zweite Halbleiterelement (31, 32) und der Verbindungsbereich (55) durch Bondverbindungs drähte (34) miteinander verbunden sind
und daß der Elektroden-Anschlußflächenbereich (56) und eine externe Elektrode (42) durch einen Bondverbindungs draht (38) miteinander verbunden sind.
daß das erste und das zweite Halbleiterelement (31, 32) und der Verbindungsbereich (55) durch Bondverbindungs drähte (34) miteinander verbunden sind
und daß der Elektroden-Anschlußflächenbereich (56) und eine externe Elektrode (42) durch einen Bondverbindungs draht (38) miteinander verbunden sind.
10. Halbleitermodul nach einem der Ansprüche 7 bis 9,
dadurch gekennzeichnet,
daß die Halbleiterelemente (31, 32) durch Kombinationen
von Bipolartransistoren mit isoliertem Gate und Freilauf
dioden gebildet sind.
11. Halbleitermodul nach einem der Ansprüche 7 bis 10,
dadurch gekennzeichnet,
daß ein Gelmaterial (7) derart eingespritzt ist, daß das
untere Schichtsubstrat (50), das obere Schichtsubstrat
(60) sowie das erste und das zweite Halbleiterelement
(31, 32) darin versenkt sind.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000332471A JP2002141463A (ja) | 2000-10-31 | 2000-10-31 | 半導体モジュール |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10122931A1 true DE10122931A1 (de) | 2002-05-16 |
Family
ID=18808673
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2001122931 Withdrawn DE10122931A1 (de) | 2000-10-31 | 2001-05-11 | Halbleitermodul |
Country Status (4)
Country | Link |
---|---|
US (1) | US6388316B1 (de) |
JP (1) | JP2002141463A (de) |
DE (1) | DE10122931A1 (de) |
FR (1) | FR2816112B1 (de) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4461639B2 (ja) * | 2001-05-29 | 2010-05-12 | 株式会社豊田自動織機 | 半導体装置 |
US6882034B2 (en) | 2001-08-29 | 2005-04-19 | Micron Technology, Inc. | Routing element for use in multi-chip modules, multi-chip modules including the routing element, and methods |
US6844621B2 (en) * | 2002-08-13 | 2005-01-18 | Fuji Electric Co., Ltd. | Semiconductor device and method of relaxing thermal stress |
JP2004228352A (ja) * | 2003-01-23 | 2004-08-12 | Mitsubishi Electric Corp | 電力半導体装置 |
US6992377B2 (en) | 2004-02-26 | 2006-01-31 | Freescale Semiconductor, Inc. | Semiconductor package with crossing conductor assembly and method of manufacture |
JP2006253183A (ja) * | 2005-03-08 | 2006-09-21 | Hitachi Ltd | 半導体パワーモジュール |
US7915744B2 (en) * | 2005-04-18 | 2011-03-29 | Mediatek Inc. | Bond pad structures and semiconductor devices using the same |
DE102005022536A1 (de) * | 2005-05-17 | 2006-11-23 | Siemens Ag | Steuereinheit mit einer flexiblen Leiterplatte |
JP4899724B2 (ja) * | 2006-08-28 | 2012-03-21 | ダイキン工業株式会社 | パワーモジュール |
JP5070014B2 (ja) * | 2007-11-21 | 2012-11-07 | 株式会社豊田自動織機 | 放熱装置 |
JP2009130060A (ja) * | 2007-11-21 | 2009-06-11 | Toyota Industries Corp | 放熱装置 |
TWI394258B (zh) * | 2008-11-11 | 2013-04-21 | Cyntec Co Ltd | 晶片封裝結構及其製作方法 |
FR2957192B1 (fr) * | 2010-03-03 | 2013-10-25 | Hispano Suiza Sa | Module electronique de puissance pour un actionneur pour aeronef |
JP5950684B2 (ja) * | 2012-05-14 | 2016-07-13 | 三菱電機株式会社 | 半導体装置 |
JP2016025124A (ja) * | 2014-07-16 | 2016-02-08 | 株式会社デンソー | 半導体装置およびその製造方法 |
DE102015210823A1 (de) * | 2015-06-12 | 2016-12-15 | Siemens Aktiengesellschaft | Leistungsstromrichter ohne Leistungshalbleitermodul |
DE102015210796A1 (de) * | 2015-06-12 | 2016-12-15 | Siemens Aktiengesellschaft | Leistungsstromrichter mit parallel geschalteten Halbleiterschaltern |
CN111801842B (zh) * | 2018-03-07 | 2022-03-22 | 住友电工光电子器件创新株式会社 | 半导体装置 |
JP7138596B2 (ja) * | 2019-05-21 | 2022-09-16 | 三菱電機株式会社 | 半導体装置 |
WO2022009482A1 (ja) * | 2020-07-08 | 2022-01-13 | 三菱電機株式会社 | パワー半導体モジュール及び電力変換装置 |
DE112021002087T5 (de) | 2020-12-17 | 2023-02-16 | Fuji Electric Co., Ltd. | Halbleitermodul |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2580798B2 (ja) * | 1989-10-18 | 1997-02-12 | 富士電機株式会社 | 電力変換装置用トランジスタモジュール |
DE3937045A1 (de) * | 1989-11-07 | 1991-05-08 | Abb Ixys Semiconductor Gmbh | Leistungshalbleitermodul |
JP3053298B2 (ja) * | 1992-08-19 | 2000-06-19 | 株式会社東芝 | 半導体装置 |
US5559374A (en) * | 1993-03-25 | 1996-09-24 | Sanyo Electric Co., Ltd. | Hybrid integrated circuit |
JP3157362B2 (ja) * | 1993-09-03 | 2001-04-16 | 株式会社東芝 | 半導体装置 |
US6064116A (en) * | 1997-06-06 | 2000-05-16 | Micron Technology, Inc. | Device for electrically or thermally coupling to the backsides of integrated circuit dice in chip-on-board applications |
JP3819607B2 (ja) * | 1998-09-16 | 2006-09-13 | 三洋電機株式会社 | 半導体装置とその製造方法 |
US6252305B1 (en) * | 2000-02-29 | 2001-06-26 | Advanced Semiconductor Engineering, Inc. | Multichip module having a stacked chip arrangement |
-
2000
- 2000-10-31 JP JP2000332471A patent/JP2002141463A/ja active Pending
-
2001
- 2001-04-17 US US09/835,582 patent/US6388316B1/en not_active Expired - Fee Related
- 2001-05-10 FR FR0106179A patent/FR2816112B1/fr not_active Expired - Fee Related
- 2001-05-11 DE DE2001122931 patent/DE10122931A1/de not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
FR2816112B1 (fr) | 2005-06-10 |
US6388316B1 (en) | 2002-05-14 |
US20020050633A1 (en) | 2002-05-02 |
FR2816112A1 (fr) | 2002-05-03 |
JP2002141463A (ja) | 2002-05-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10122931A1 (de) | Halbleitermodul | |
DE69935182T2 (de) | Halbleiteranordnung | |
DE19648728C2 (de) | Halbleiteranordnung, Stapel aus Halbleiteranordnungen, und Verfahren zu ihrer bzw. seiner Herstellung | |
DE60030931T2 (de) | Halbleiteranordnung und Herstellungsverfahren dafür | |
DE19601372B4 (de) | Halbleitermodul | |
DE10231385A1 (de) | Halbleiterchip mit Bondkontaktstellen und zugehörige Mehrchippackung | |
DE2542518A1 (de) | Stromversorgungssystem fuer hochintegrierte halbleiterschaltungen | |
DE19644297A1 (de) | Halbleiterbauelement | |
DE3233195A1 (de) | Halbleitervorrichtung | |
DE2411259A1 (de) | Integrierter schaltkreis und verfahren zu seiner herstellung | |
DE3913221A1 (de) | Halbleiteranordnung | |
DE102005049687A1 (de) | Leistungshalbleiterbauteil in Flachleitertechnik mit vertikalem Strompfad | |
DE2554398B2 (de) | Kontaktierung einer Lumineszenzdiode | |
DE102015202256B4 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung und Positionslehre | |
DE112019003540T5 (de) | Halbleiterbauteil | |
DE19517367A1 (de) | Verfahren zum Anschließen der Ausgangsbereiche eines Chips mit integrierter Schaltung und so erhaltener Mehr-Chip-Modul | |
DE112018002137T5 (de) | Halbleiterbauteil | |
DE19512799C2 (de) | Durch Feldeffekt steuerbares Halbleiterbauelement | |
DE19651549B4 (de) | Anschlußrahmen und Chipgehäuse | |
DE3119288A1 (de) | Halbleiteranordnung | |
DE10023823A1 (de) | Multichip-Gehäuse | |
DE112020002845T5 (de) | Halbleitervorrichtung | |
DE112006002916T5 (de) | Gestapelte Anordnung integrierter Schaltungsbausteine | |
DE19821916C2 (de) | Halbleitereinrichtung mit einem BGA-Substrat | |
DE10302022B4 (de) | Verfahren zur Herstellung eines verkleinerten Chippakets |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8139 | Disposal/non-payment of the annual fee |