DE10134665C1 - Betriebsverfahren für ein Halbleiterbauelement, geeignet für ESD-Schutz - Google Patents
Betriebsverfahren für ein Halbleiterbauelement, geeignet für ESD-SchutzInfo
- Publication number
- DE10134665C1 DE10134665C1 DE10134665A DE10134665A DE10134665C1 DE 10134665 C1 DE10134665 C1 DE 10134665C1 DE 10134665 A DE10134665 A DE 10134665A DE 10134665 A DE10134665 A DE 10134665A DE 10134665 C1 DE10134665 C1 DE 10134665C1
- Authority
- DE
- Germany
- Prior art keywords
- strip
- current
- resistance
- differential
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 238000011017 operating method Methods 0.000 title claims abstract description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 32
- 229920005591 polysilicon Polymers 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 4
- 230000004907 flux Effects 0.000 claims description 2
- 230000002441 reversible effect Effects 0.000 abstract description 4
- 238000011161 development Methods 0.000 description 13
- 238000005516 engineering process Methods 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 5
- 239000008186 active pharmaceutical agent Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000001066 destructive effect Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000032050 esterification Effects 0.000 description 1
- 238000005886 esterification reaction Methods 0.000 description 1
- 210000003608 fece Anatomy 0.000 description 1
- 238000009532 heart rate measurement Methods 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 230000002427 irreversible effect Effects 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012549 training Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
Die vorliegende Erfindung schafft ein Betriebsverfahren für ein Halbleiterbauelement mit einem Substrat (1; 5); einem leitfähigen Polysiliziumstreifen (10; 10a-d), welcher auf dem Substrat (1; 5) aufgebracht ist; einem ersten und einem zweiten elektrischen Kontakt (11, 12; 11a-d), 12a-d), welche mit dem leitfähigen Polysiliziumstreifen (10; 10a-d) derart verbunden sind, daß dieser einen dazwischenliegenden elektrischen Widerstand bildet; wobei das Halbleiterbauelement reversibel in einem Strom-/Spannungsbereich betrieben wird, worin es bis zu einem Grenzstromwert (I¶t¶) entsprechend einem oberen Grenzspannungswert (V¶t¶) einen ersten differentiellen Widerstand (R¶diff1¶) aufweist und bei darüberliegenden Stromwerten einen zweiten differentiellen Widerstand (R¶diff2¶) aufweist, der kleiner als der erste differentielle Widerstand (R¶diff1¶) ist.
Description
Die vorliegende Erfindung betrifft ein Betriebsverfahren für
ein Halbleiterbauelement mit einem Substrat, einem leitfähi
gen Streifen aus einem Halbleitermaterial, welcher auf dem
Substrat aufgebracht ist, einem ersten und einem zweiten
elektrischen Kontakt, welche mit dem leitfähigen Streifen
derart verbunden sind, daß dieser einen dazwischenliegenden
elektrischen Widerstand bildet.
Obwohl prinzipiell auf beliebige Halbleiterbauelemente mit
Schaltereigenschaften anwendbar, werden die vorliegende Er
findung sowie die ihr zugrundeliegende Problematik in bezug
auf Triggerdioden in Silizium-Technologie erläutert.
Triggerdioden sind Halbleiterbauelemente, die beim Über
schreiten eines bestimmten Wertes der zwischen den beiden An
schlüssen angelegten Spannung aus einem Blockierzustand in
einen Durchlaßzustand kippen und dabei ihren differentiellen
Widerstandswert stark verkleinern. Eine bekannte Art einer
Triggerdiode ist die sogenannte Vierschichtdiode (Binistor),
welche manchmal auch Kippdiode genannt wird und gleichsam ein
Thyristor ist, der keine Steuerelektrode aufweist, sondern
"über Kopf" zündet.
Triggerdioden und andere bekannte strom- bzw. spannungs
schaltbare Halbleiterbauelemente, wie angesteuerte Transisto
ren (JFETs, NMOS, etc.), Thyristoren, TRIACs und DIACs bzw.
bipolare Transistoren zur Hochstrom-Pulsformung, beinhalten
folgende Nachteile:
- a) komplexer mehrschichtiger Aufbau;
- b) eingeschränkte Anpaßbarkeit der Schlüsselparameter inner halb der angegebenen Fertigungstechnologie;
- c) hoher Entwicklungsaufwand, resultierend aus der komplexen Funktionsweise;
- d) aufwendige und zeitintensive Prozeßtechnik (viele Masken ebenen, etc.);
- e) mangelnde Integrierbarkeit in gängige VLSI-Prozesse;
- f) mangelnde Stabilität gegenüber Technologieschwankungen und Transfer in verschiedene Produktionsstandorte; und
- g) hoher Flächenbedarf bzw. Raumbedarf in VLSI-Schaltungen.
Daher ist es Aufgabe der vorliegenden Erfindung, ein Be
triebsverfahren für ein Halbleiterbauelement, welches einfach
in einen VLSI-Prozeß integrierbar ist, zum Erzielen einer
strom- bzw. spannungsgeschalteten Schalter-Charakteristik zu
schaffen.
Erfindungsgemäß wird diese Aufgabe durch das in Anspruch 1
angegebene Betriebsverfahren gelöst.
Die der vorliegenden Erfindung zugrundeliegende Idee besteht
darin, das eingangs genannte Halbleiterbauelement reversibel
in einem Strom-/Spannungsbereich betrieben werden kann, wor
in es bis zu einem ersten Grenzstromwert entsprechend einem
oberen Grenzspannungswert einen ersten differentiellen Wider
stand aufweist und bei darüberliegen Stromwerten einen zwei
ten differentiellen Widerstand aufweist, der kleiner als der
erste differentielle Widerstand ist.
Der erfindungsgemäße Betrieb des an sich bekannten Bauele
ments in Form eines Streifens aus einem Halbleitermaterial
zeichnet sich durch die Einfachheit der Herstellung, Dimen
sionierung und Integrierbarkeit in moderne CMOS-, BiCMOS- und
Bipolar-Technologien für das Bauelement sowie durch seine
hervorragende Linearität in den beiden Betriebsmodi mit gro
ßem bzw. kleinem differentiellen Widerstand aus. Sicherlich
ein herausragendes Merkmal des neuartigen Betriebs ist die
volle Einstellbarkeit der Schlüsselparameter innerhalb einer
Fertigungstechnologie allein durch Layout-Maßnahmen und damit
die Möglichkeit, mehrere solcher Bauelemente mit verschiede
ner Charakteristik in einem hochintegrierten Produkt einset
zen zu können.
Der bekannte Widerstandsstreifen wird erfindungsgemäß in zwei
Betriebszuständen mit unterschiedlichem differentiellen Wi
derstand reversibel verwendet. Z. B. bezieht sich reversibel
auf einen zerstörungsfreien Betrieb im Gleichstrombetrieb
oder zumindestens im Pulsbetrieb mit einem Tastverhältnis von
typischerweise 1 ms.
Bei geringer Stromstärke nimmt der Widerstandswert einen be
stimmten Nominalwert an, und bei einer Überschreitung eines
gewissen Schwellstroms bzw. einer gewissen Schwellspannung
springt das Bauelement in einen besser leitenden Zustand mit
niedrigerem differentiellen Widerstand.
Die kennzeichnenden Parameter dieses schaltbaren Widerstands
sind die beiden differentiellen Widerstandswerte Rdiff1 und
Rdiff2, die Grenzspannung Vt, der Grenzstrom It sowie die Ober
grenze des reversiblen Betriebsbereichs, gekennzeichnet durch
den kritischen Strom Ik. Evtl. kann das Bauelement noch bis
zu einer Schwellspannung Vth < Vt einen Sperrbereich aufwei
sen.
Die erfindungsgemäße Verwendung des Polysiliziumwiderstands
weist gegenüber dem Stand der Technik folgende weiteren Vor
teile auf:
- a) einfacher Aufbau, Implementierung in alle Technologien leicht möglich;
- b) volle Anpaßbarkeit der Schlüsselparameter allein durch Layout-Maßnahmen ("Custom Design") möglich;
- c) einfacher innerer Aufbau verbunden mit geringem Entwick lungsaufwand;
- d) kurze Prozeßzeit;
- e) nahtlose Integrierbarkeit in gängige VLSI-Prozesse;
- f) hohe Stabilität gegenüber Technologieschwankungen und Transfer in verschiedene Produktionsstandorte wegen robustem inneren Aufbau; und
- g) geringer Flächenbedarf in VLSI-Schaltungen aufgrund der guten Integrierbarkeit bzw. der vergleichsweise hohen Strom tragfähigkeit pro Flächeneinheit (Flächenvorteil liegt bei einem Faktor 2 bis 10).
In den Unteransprüchen finden sich vorteilhafte Weiterbildun
gen und Verbesserungen des jeweiligen Gegenstandes der Erfin
dung.
Gemäß einer weiteren bevorzugten Weiterbildung weist der
Streifen einen Schichtwiderstand auf, der im Bereich zwischen
100 und 1000 Ohm per Square liegt.
Gemäß einer weiteren bevorzugten Weiterbildung weist der
Streifen eine quaderförmige Gestalt mit einer Länge l, einer
Breite b und einer Höhe h auf.
Gemäß einer weiteren bevorzugten Weiterbildung ist der Strei
fen aus mehreren Teilstreifen zusammengesetzt, die eine un
terschiedliche Dotierung und/oder Länge aufweisen, so daß ein
vorbestimmter Grenzspannungswert eingestellt wird.
Gemäß einer weiteren bevorzugten Weiterbildung sind die Teil
streifen alternierend p- und n-dotiert.
Gemäß einer weiteren bevorzugten Weiterbildung schafft die
alternierende Dotierung zusätzliche Diodenflußschwellen im
Strompfad.
Gemäß einer weiteren bevorzugten Weiterbildung schafft die
alternierende Dotierung zusätzliche Diodendurchbruchsschwel
len im Strompfad.
Gemäß einer weiteren bevorzugten Weiterbildung wird der
Grenzspannungswert Vt gemäß der Beziehung Vt = Rb(k/Rsq)1/2
eingestellt, wobei R der Ohmsche Widerstandswert, b die Brei
te, k eine Konstante und Rsq der Schichtwiderstand des Strei
fens sind.
Gemäß einer weiteren bevorzugten Weiterbildung wird das Halb
leiterbauelement als ESD-Schutzelement verwendet.
Gemäß einer weiteren bevorzugten Weiterbildung wird das Halb
leiterbauelement in einer Hochfrequenz-Schaltungsanordung in
einer Doppelfunktion als ESD-Schutzelement und als Vorwider
stand verwendet.
Gemäß einer weiteren bevorzugten Weiterbildung ist der Strei
fen aus dem Halbleitermaterial dotiertes Polysilizium gebil
det.
Ausführungsbeispiele der Erfindung sind in den Zeichnungen
dargestellt und in der nachfolgenden Beschreibung näher er
läutert.
Es zeigen:
Fig. 1 eine schematische Darstellung eines Polysiliziumwi
derstandes auf einem Substrat zur Erläuterung einer
ersten Ausführungsform der vorliegenden Erfindung;
Fig. 2 das Verhalten des differentiellen Widerstandes bzw.
die Strom-/Spannungs-Charakteristik des Polysili
ziumstreifens für die erste Ausführungsform des er
findungsgemäßen Betriebsverfahrens;
Fig. 3 eine Strom-/Spannungscharakteristik mit zwei ausge
wählten Widerständen mit gleichem nominellen Wider
standswert;
Fig. 4 die Anordnung eines Polysiliziumstreifens zur Er
läuterung einer zweiten Ausführungsform des erfin
dungsgemäßen Betriebsverfahrens; und
Fig. 5 eine Hochfrequenz-Schaltungsanordnung zur Erläute
rung eines Anwendungsgebiets des erfindungsgemäßen
Betriebsverfahrens.
In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder
funktionsgleiche Bestandteile.
Fig. 1 zeigt eine schematische Darstellung eines Polysilizi
umwiderstandes auf einem Substrat zur Erläuterung einer er
sten Ausführungsform der vorliegenden Erfindung.
In Fig. 1 bezeichnet Bezugszeichen 1 ein Silizium-Wafer
substrat, auf dem eine Isolationsschicht 5, beispielsweise
aus Siliziumdioxid, aufgebracht ist. Auf der Isolations
schicht 5 ist ein quaderförmiger Polysiliziumstreifen mit ei
ner Länge l, einer Breite b und einer Höhe h vorgesehen, wel
cher das Bezugszeichen 10 trägt. Die technologische Herstel
lung eines derartigen Polysiliziumstreifens 10 ist im Stand
der Technik wohlbekannt. Als Beispiel sei eine CVD-
Abscheidung und anschließende Strukturierung von dotiertem
Polysilizium erwähnt. Bei einer bekannten Technologie liegen
z. B. die Höhe h des Polysilizium-Widerstandsstreifens bei
0,15 µm, die Breite b im Bereich einiger µm und die Länge l
im Bereich einiger zehn µm.
Durch den Dotierungsgrad, beispielsweise mit Bor, Arsen,
Phosphor u. ä., läßt sich der Schichtwiderstand des abgeschie
denen Polysiliziums und damit der Widerstand des Polysilizi
umstreifens 10 in einem sehr weiten Wertebereich einstellen.
Im Zusammenhang mit der beschriebenen Ausführungsform wurden
umfangreiche Untersuchungen im Wertebereich von 100 bis 1000 Ω/sq
angestellt. An den Enden des Polysiliziumstreifens 10
sind in üblicher Weise Kontakte 11, 12 angebracht, welche mit
Leitungen 13, 14 verbunden sind, die wiederum mit den An
schlüssen einer steuerbaren Stromquelle 15 verbunden sind.
Das Verhalten des differentiellen Widerstandes bzw. der
Strom-/Spannungs-Charakteristik des Polysiliziumstreifens 10
für die erste Ausführungsform des erfindungsgemäßen Betriebs
verfahrens ist in Fig. 2 dargestellt.
Im Betrieb läßt sich durch die steuerbare Stromquelle 15 ein
reversibles Verhalten des Polysiliziumstreifens realisieren,
wobei er bis zu einem Grenzstromwert It entsprechend einem
oberen Grenzspannungswert Vt einen ersten differentiellen Wi
derstand Rdiff1 aufweist und bei darüberliegenden Stromwerten
einen zweiten differentiellen Widerstand Rdiff2 aufweist, der
kleiner als der erste differentielle Widerstand Rdiff1 ist.
Wie aus Fig. 2 deutlich erkennbar, ist dieses Verhalten
gleich dem Verhalten eines bekannten DIAC. Insbesondere ist
lediglich zu beachten, daß der Strom auf einen kritischen
oberen Stromwert Ik zu begrenzen ist, oberhalb dessen irre
versible Veränderungen im Polysilizium, beispielsweise
Schmelzkanäle auftreten.
Typische Testbedingungen für die in Fig. 1 gezeigte steuerba
re Stromquelle 15 sind Pulsmessungen im 100-ns-Bereich, wobei
man Erholungzeiten des Polysiliziumstreifens 10 zum Erreichen
des höheren Widerstandes ausgehend vom niedrigeren im Milli
sekundenbereich beobachtet.
Das Schalten des Widerstands in Form des Polysiliziumstrei
fens 10 läßt sich durch das Überschreiten des Grenzstromwerts
It derart erklären, daß dies zu einer Überflutung des Wider
stands mit Ladungsträgern durch thermische Generation führt.
Analytisch kann man dieses Schalten dadurch beschreiben, daß
eine bestimmte elektrische Leistung Vt × It in einem bestimmten
Widerstandsvolumen b × l × h zugeführt wird, wobei b, h, l die
oben erwähnten Dimensionen des Polysiliziumstreifens 10 sind.
Mit der Definition
und der Definition des Schichtwiderstandes Rsq durch
erhält man die Beziehung
Dabei ist der Grenzspannungswert Vt durch die Breite des Po
lysiliziumwiderstandes, den Widerstandswert R sowie durch den
spezifischen Widerstand einstellbar. Üblicherweise ist R
durch die Anwendung vorgegeben, und die minimale Breite b des
Widerstands ist durch die Elektromigrations-Anforderungen
und/oder die maximale Strombelastbarkeit bestimmt.
Durch die Kombination verschiedener Widerstandsdotierungen in
Polysilizium oder bei Diffusionswiderständen (z. B.
n+/n-/intrinsisch) kann nahezu jeder beliebige Widerstand von
einigen wenigen Ohm bis in den MΩ-Bereich mit vertretbarer
Fläche erzielt werden, wodurch die Grenzspannung Vt in einem
sehr weiten Bereich einstellbar ist.
Fig. 3 zeigt eine Strom-/Spannungscharakteristik mit zwei
ausgewählten Widerständen mit gleichem nominellen Wider
standswert. Die Kurve (1) zeigt das Verhalten bei einem Ver
hältnis b/l = 5/1, und die Kurve (2) zeigt das Verhalten bei
einem Verhältnis b/l = 25/5. Deutlich erkennbar ist, daß mit
zunehmender Breite l die Grenzspannung Vt2 größer wird, also
Vt2 = 13,8 V größer ist als die Vt1 = 4 V.
Fig. 4 zeigt die Anordnung eines Polysiliziumstreifens zur
Erläuterung einer zweiten Ausführungsform des erfindungsgemä
ßen Betriebsverfahrens.
Gemäß dieser zweiten Ausführungsform ist der Polysilizium
streifen 10 aus mehreren Teilstreifen 10a-10d zusammenge
setzt, die eine unterschiedliche Dotierung und/oder Länge l1-
l4 aufweisen, so daß ein vorbestimmter Grenzspannungswert Vt
in einem breiten Wertebereich durch entsprechende serielle
Verschaltung realisierbar ist. Solch eine Verschaltung kann
durch das Fuse-Prinzip oder durch Laserabgleich oder sonstige
gängige Techniken erzielt werden.
Fig. 5 zeigt eine Hochfrequenz-Schaltungsanordnung zur Erläu
terung eines Anwendungsgebiets des erfindungsgemäßen Be
triebsverfahrens.
In Fig. 5 bezeichnen 100, 200 eine erste bzw. zweite Versor
gungsspannungsleitung. E1 bis E6 sind ESD-Schutzelemente,
beispielsweise Triggerdioden, welche zwischen den beiden Ver
sorgungsleitungen vorgesehen sind. A1, A2 sind ein erstes
bzw. zweites Hochfrequenzpfad zur Einkopplung eines Hochfre
quenzsignals, welche mit den Schaltungsknoten K1 bzw. K4 ver
bunden sind, die wiederum Mittelknoten für die ESD-
Schutzelemente E1, E2 bzw. E3, E4 bilden.
In der Mitte der Schaltung vorgesehen ist eine mit DS be
zeichnete Differentialstufe, welche zwei Eingangstransistoren
T1, T2 und einen Ausgangstransistor T3 aufweist. Nähere Ein
zelheiten dieser Differentialstufe sind bekannt und werden
hier nicht näher erläutert. Als Vorwiderstände für die Diffe
rentialstufe DS sind 50 Ω-Widerstände R1 bzw. R2 vorgesehen,
die über die Schaltungsknoten K2 bzw. K3 mit den Transistoren
T1, T2 verbunden sind. Weiterhin liegen die Knoten K2, K3 auf
gleichem Potential wie die Knoten K1 bzw. K4.
Die besondere Schwierigkeit im ESD-Schutz einer solchen Hoch
frequenz-Schaltungsanordnung liegt in den sehr geringen tole
rierbaren Kapazitätsbelägen, die für den ESD-Schutz aufgewen
det werden können. Ein wirksamer ESD-Schutz war in vielen
Fällen bisher nicht erreichbar. Durch die erfindungsgemäße
Verwendung des Polysiliziumstreifens 10 als schaltbarer Wi
derstand können diese bisherigen Probleme überwunden werden.
Dazu werden die Widerstände R1, R2 einfach durch einen jewei
ligen erfindungsgemäßen, entsprechend dimensionierten Polysi
liziumstreifen ersetzt, wobei gleichzeitig die ESD-
Schutzelemente E1 und E3 weggelassen werden können. Nachdem
der Parameter der Breite d und der Widerstand R dieser Wider
stände unabhängig voneinander variiert werden können, ist es
gemäß Fig. 4 möglich, bei einem bestimmten Verhältnis b/l ei
nen Widerstand mit 50 Ω zu dimensionieren, der eine geeigne
te Grenzspannung Vt2, z. B. einige hundert Volt, aufweist,
was für diesen Anwendungsfall geeignet ist.
Durch ein geeignetes Layout kann also der Polysiliziumstrei
fen 10 als Widerstand R1 bzw. R2 und gleichzeitig als ESD-
Schutzelement E1 bzw. E3 eingesetzt werden. Dies führt zu ei
ner signifikanten Flächeneinsparung und zusätzlich zu erhöh
ter Performance, da ein zusätzlicher Kapazitätsbelag durch
zusätzliche ESD-Schutzelemente E1, E2 vermieden werden kann.
Als konkretes Beispiel für die Dimensionierung eines Polysi
lizium-Widerstandsstreifens in einer Hochfrequenz-Schaltungs
anordnung 50 gemäß Fig. 5 sei eine Widerstandsschicht von p+-
Polysilizium mit 310 Ω/sq angegeben. Aus Elektromigrations
gründen muß b < 15 µm gelten. Mit der oben angegebenen Bezie
hung (1) findet man b = 20 µm, wodurch die Elektromigrations
bedingung erfüllt ist und eine ESD-Festigkeit von etwa 1 kV
erfüllt ist. Sollte man wegen Elektromigration oder ESD-
Schutz größere Breiten b benötigen, kann der Schichtwider
stand durch geänderte Dotierung vergrößert werden.
Obwohl die vorliegende Erfindung vorstehend anhand bevorzug
ter Ausführungsbeispiele beschrieben wurde, ist sie darauf
nicht beschränkt, sondern auf vielfältige Art und Weise modi
fizierbar.
Insbesondere ist die vorliegende Erfindung nicht auf Poysili
zium oder eine bestimmte Dotierungsart des Polysiliziums be
schränkt. Auch sind die genannten Anwendungsfälle nur bei
spielhaft und können beliebig auf jegliche Anwendungsgebiete
erweitert werden, wo schaltbare Widerstände erforderlich
sind.
Auch kann der Streifen beliebige andere Geometrien aufweisen.
Typische weitere Anwendungsgebiete für das erfindungsgemäße
Verfahren sind:
- a) nicht-lineare Pulsformung schneller Strompulse, z. B. in Laserdioden-Treibern;
- b) Anwendungsgebiete des DIAC, z. B. Triggerung von TRIACs und Thyristoren für Hochstrom-/Hochspannungs- und Smart-Power- Anwendungen;
- c) zerstörungsfreie Ableitung von Hochstrompulsen, beispiels weise elektrostatischer Entladungen (ESD-Schutzelemente), Blitzschutzschaltungen;
- d) Latch-up-Schutzschaltungen;
- e) Anwendungen im Hochstrombereich, wobei für hohe Stromstär ken die Verlustleistung begrenzt werden soll.
1
Wafersubstrat
5
Isolationsschicht
10
;
10
a-d Polysiliziumstreifen
11
,
12
Kontakte
13
,
14
Leitungen
15
Steuerbare Stromquelle
l, l1-l4, b, h Länge, Breite, Höhe
It
l, l1-l4, b, h Länge, Breite, Höhe
It
; Vt
, Vt1
, Vt2
Grenzstromwert; Grenzspannungwert
Ik
Ik
Kritischer Stromwert
100
,
200
Versorgungspotential-Leitungen
VDDP, VSSB Versorgungspotentiale
E1-E6 ESD-Schutzelemente
A1, A2 Hochfrequenzpads
R1, R2 50 Ohm Vorwiderstände
DS Differentialstufe
K1-K4 Schaltungsknoten
VDDP, VSSB Versorgungspotentiale
E1-E6 ESD-Schutzelemente
A1, A2 Hochfrequenzpads
R1, R2 50 Ohm Vorwiderstände
DS Differentialstufe
K1-K4 Schaltungsknoten
Claims (11)
1. Betriebsverfahren für ein Halbleiterbauelement mit:
einem Substrat (1; 5);
einem leitfähigen Streifen (10; 10a-d), welcher auf dem Sub strat (1; 5) aufgebracht ist;
einem ersten und einem zweiten elektrischen Kontakt (11, 12; 11a-d, 12a-d), welche mit dem leitfähigen Polysiliziumstrei fen (10; 10a-d) derart verbunden sind, daß dieser einen da zwischenliegenden elektrischen Widerstand bildet;
wobei
das Halbleiterbauelement reversibel in einem Strom-/Span nungsbereich betrieben wird, worin es bis zu einem Grenz stromwert (It) entsprechend einem oberen Grenzspannungswert (Vt) einen ersten differentiellen Widerstand (Rdiff1) aufweist und bei darüberliegen Stromwerten einen zweiten differentiel len Widerstand (Rdiff2) aufweist, der kleiner als der erste differentielle Widerstand (Rdiff1) ist.
einem Substrat (1; 5);
einem leitfähigen Streifen (10; 10a-d), welcher auf dem Sub strat (1; 5) aufgebracht ist;
einem ersten und einem zweiten elektrischen Kontakt (11, 12; 11a-d, 12a-d), welche mit dem leitfähigen Polysiliziumstrei fen (10; 10a-d) derart verbunden sind, daß dieser einen da zwischenliegenden elektrischen Widerstand bildet;
wobei
das Halbleiterbauelement reversibel in einem Strom-/Span nungsbereich betrieben wird, worin es bis zu einem Grenz stromwert (It) entsprechend einem oberen Grenzspannungswert (Vt) einen ersten differentiellen Widerstand (Rdiff1) aufweist und bei darüberliegen Stromwerten einen zweiten differentiel len Widerstand (Rdiff2) aufweist, der kleiner als der erste differentielle Widerstand (Rdiff1) ist.
2. Verfahren nach Anspruch 1,
dadurch gekennzeichnet,
daß der Streifen (10; 10a-d) einen Schichtwiderstand auf
weist, der im Bereich zwischen 100 und 1000 Ohm per Square
liegt.
3. Verfahren nach Anspruch 1 oder 2,
dadurch gekennzeichnet,
daß der Streifen (10; 10a-d) eine quaderförmige Gestalt mit
einer Länge l, einer Breite b und einer Höhe h aufweist.
4. Verfahren nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet,
daß der Streifen (10; 10a-d) aus mehreren Teilstreifen (10a-d)
verschiedener Dotierungen und/oder Längen (l1-l4) zusam
mengesetzt ist, wobei die Teilstreifen (10a-d) derart seriell
kombiniert werden, daß ein vorbestimmter Grenzspannungswert
(Vt) eingestellt wird.
5. Verfahren nach Anspruch 4,
dadurch gekennzeichnet,
daß die Teilstreifen (10a-d) alternierend p- und n-dotiert
sind.
6. Verfahren nach Anspruch 5,
dadurch gekennzeichnet,
daß die alternierende Dotierung zusätzliche Diodenflußschwel
len im Strompfad schafft.
7. Verfahren nach Anspruch 5,
dadurch gekennzeichnet,
daß die alternierende Dotierung zusätzliche Diodendurch
bruchsschwellen im Strompfad schafft.
8. Verfahren nach einem der Ansprüche 3 oder 4, wobei der
Grenzspannungswert Vt gemäß der Beziehung
Vt = Rb(k/Rsq)1/2
eingestellt wird, wobei R der Ohmsche Widerstandswert, b die Breite, k eine Konstante und Rsq der Schichtwiderstand des Streifens (10; 10a-d) sind.
Vt = Rb(k/Rsq)1/2
eingestellt wird, wobei R der Ohmsche Widerstandswert, b die Breite, k eine Konstante und Rsq der Schichtwiderstand des Streifens (10; 10a-d) sind.
9. Verfahren nach einem der vorhergehenden Ansprüche, wobei
das Halbleiterbauelement als ESD-Schutzelement verwendet
wird.
10. Verfahren nach Anspruch 9, wobei das Halbleiterbauelement
in einer Hochfrequenz-Schaltungsanordung (50) in einer Doppelfunktion
als ESD-Schutzelement und als Vorwiderstand ver
wendet wird.
11. Verfahren nach einem der vorhergehenden Ansprüche, wobei
der Streifen (10; 10a-d) aus dem Halbleitermaterial dotiertes
Polysilizium gebildet ist.
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10134665A DE10134665C1 (de) | 2001-07-20 | 2001-07-20 | Betriebsverfahren für ein Halbleiterbauelement, geeignet für ESD-Schutz |
CA002393668A CA2393668A1 (en) | 2001-07-20 | 2002-07-16 | Semiconductor component |
JP2002209383A JP2003133428A (ja) | 2001-07-20 | 2002-07-18 | 半導体素子の駆動方法 |
US10/200,067 US6905892B2 (en) | 2001-07-20 | 2002-07-19 | Operating method for a semiconductor component |
FR0209195A FR2827706B1 (fr) | 2001-07-20 | 2002-07-19 | Procede pour faire fonctionner un composant a semiconducteur |
KR10-2002-0042601A KR100525012B1 (ko) | 2001-07-20 | 2002-07-19 | 반도체 소자, 그 동작 방법 및 그 사용 방법 |
GB0216883A GB2382462B (en) | 2001-07-20 | 2002-07-19 | A circuit including a semiconductor component and an operating method for the semiconductor component |
CNB021268347A CN1167130C (zh) | 2001-07-20 | 2002-07-22 | 半导体器件的工作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10134665A DE10134665C1 (de) | 2001-07-20 | 2001-07-20 | Betriebsverfahren für ein Halbleiterbauelement, geeignet für ESD-Schutz |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10134665C1 true DE10134665C1 (de) | 2002-09-05 |
Family
ID=7692038
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10134665A Expired - Fee Related DE10134665C1 (de) | 2001-07-20 | 2001-07-20 | Betriebsverfahren für ein Halbleiterbauelement, geeignet für ESD-Schutz |
Country Status (8)
Country | Link |
---|---|
US (1) | US6905892B2 (de) |
JP (1) | JP2003133428A (de) |
KR (1) | KR100525012B1 (de) |
CN (1) | CN1167130C (de) |
CA (1) | CA2393668A1 (de) |
DE (1) | DE10134665C1 (de) |
FR (1) | FR2827706B1 (de) |
GB (1) | GB2382462B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE202013001327U1 (de) | 2013-02-13 | 2014-05-14 | Harald Rudolph | Diebstahlschutzvorrichtung für einen medienaufnehmenden Behälter |
Families Citing this family (50)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6919592B2 (en) * | 2001-07-25 | 2005-07-19 | Nantero, Inc. | Electromechanical memory array using nanotube ribbons and method for making same |
US6706402B2 (en) | 2001-07-25 | 2004-03-16 | Nantero, Inc. | Nanotube films and articles |
US9422651B2 (en) | 2003-01-13 | 2016-08-23 | Nantero Inc. | Methods for arranging nanoscopic elements within networks, fabrics, and films |
US8937575B2 (en) * | 2009-07-31 | 2015-01-20 | Nantero Inc. | Microstrip antenna elements and arrays comprising a shaped nanotube fabric layer and integrated two terminal nanotube select devices |
WO2005019793A2 (en) * | 2003-05-14 | 2005-03-03 | Nantero, Inc. | Sensor platform using a horizontally oriented nanotube element |
US7583526B2 (en) * | 2003-08-13 | 2009-09-01 | Nantero, Inc. | Random access memory including nanotube switching elements |
US7330709B2 (en) * | 2004-06-18 | 2008-02-12 | Nantero, Inc. | Receiver circuit using nanotube-based switches and logic |
US7161403B2 (en) * | 2004-06-18 | 2007-01-09 | Nantero, Inc. | Storage elements using nanotube switching elements |
WO2006121461A2 (en) | 2004-09-16 | 2006-11-16 | Nantero, Inc. | Light emitters using nanotubes and methods of making same |
CA2581058C (en) * | 2004-09-21 | 2012-06-26 | Nantero, Inc. | Resistive elements using carbon nanotubes |
CA2590684A1 (en) * | 2004-12-16 | 2006-06-22 | Nantero, Inc. | Aqueous carbon nanotube applicator liquids and methods for producing applicator liquids thereof |
US9390790B2 (en) | 2005-04-05 | 2016-07-12 | Nantero Inc. | Carbon based nonvolatile cross point memory incorporating carbon based diode select devices and MOSFET select devices for memory and logic applications |
US8000127B2 (en) * | 2009-08-12 | 2011-08-16 | Nantero, Inc. | Method for resetting a resistive change memory element |
US9287356B2 (en) | 2005-05-09 | 2016-03-15 | Nantero Inc. | Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same |
US8013363B2 (en) * | 2005-05-09 | 2011-09-06 | Nantero, Inc. | Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same |
US8217490B2 (en) * | 2005-05-09 | 2012-07-10 | Nantero Inc. | Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same |
US7835170B2 (en) | 2005-05-09 | 2010-11-16 | Nantero, Inc. | Memory elements and cross point switches and arrays of same using nonvolatile nanotube blocks |
US9196615B2 (en) * | 2005-05-09 | 2015-11-24 | Nantero Inc. | Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same |
US9911743B2 (en) * | 2005-05-09 | 2018-03-06 | Nantero, Inc. | Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same |
US8513768B2 (en) * | 2005-05-09 | 2013-08-20 | Nantero Inc. | Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same |
US8183665B2 (en) | 2005-11-15 | 2012-05-22 | Nantero Inc. | Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same |
US7782650B2 (en) * | 2005-05-09 | 2010-08-24 | Nantero, Inc. | Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same |
US8008745B2 (en) * | 2005-05-09 | 2011-08-30 | Nantero, Inc. | Latch circuits and operation circuits having scalable nonvolatile nanotube switches as electronic fuse replacement elements |
TWI324773B (en) | 2005-05-09 | 2010-05-11 | Nantero Inc | Non-volatile shadow latch using a nanotube switch |
US7479654B2 (en) | 2005-05-09 | 2009-01-20 | Nantero, Inc. | Memory arrays using nanotube articles with reprogrammable resistance |
US7781862B2 (en) * | 2005-05-09 | 2010-08-24 | Nantero, Inc. | Two-terminal nanotube devices and systems and methods of making same |
US7575693B2 (en) | 2005-05-23 | 2009-08-18 | Nantero, Inc. | Method of aligning nanotubes and wires with an etched feature |
WO2008054364A2 (en) | 2005-09-06 | 2008-05-08 | Nantero, Inc. | Carbon nanotubes for the selective transfer of heat from electronics |
CA2621397A1 (en) * | 2005-09-06 | 2007-03-15 | Nantero, Inc. | Method and system of using nanotube fabrics as joule heating elements for memories and other applications |
US8330251B2 (en) * | 2006-06-26 | 2012-12-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device structure for reducing mismatch effects |
WO2008112764A1 (en) | 2007-03-12 | 2008-09-18 | Nantero, Inc. | Electromagnetic and thermal sensors using carbon nanotubes and methods of making same |
WO2009002748A1 (en) * | 2007-06-22 | 2008-12-31 | Nantero, Inc. | Two-terminal nanotube devices including a nanotube bridge and methods of making same |
EP2062515B1 (de) * | 2007-11-20 | 2012-08-29 | So, Kwok Kuen | Schüssel- und Korbanordnung sowie Salatschleuder mit einer solchen Korbanordnung |
US8659940B2 (en) * | 2008-03-25 | 2014-02-25 | Nantero Inc. | Carbon nanotube-based neural networks and methods of making and using same |
US9263126B1 (en) | 2010-09-01 | 2016-02-16 | Nantero Inc. | Method for dynamically accessing and programming resistive change element arrays |
US7847588B2 (en) * | 2008-08-14 | 2010-12-07 | Nantero, Inc. | Nonvolatile nanotube programmable logic devices and a nonvolatile nanotube field programmable gate array using same |
US7915637B2 (en) | 2008-11-19 | 2011-03-29 | Nantero, Inc. | Switching materials comprising mixed nanoscopic particles and carbon nanotubes and method of making and using the same |
US8574673B2 (en) | 2009-07-31 | 2013-11-05 | Nantero Inc. | Anisotropic nanotube fabric layers and films and methods of forming same |
US8128993B2 (en) * | 2009-07-31 | 2012-03-06 | Nantero Inc. | Anisotropic nanotube fabric layers and films and methods of forming same |
US8551806B2 (en) * | 2009-10-23 | 2013-10-08 | Nantero Inc. | Methods for passivating a carbonic nanolayer |
US8895950B2 (en) | 2009-10-23 | 2014-11-25 | Nantero Inc. | Methods for passivating a carbonic nanolayer |
EP2534181B1 (de) | 2010-02-12 | 2018-04-11 | Nantero, Inc. | Verfahren zur steuerung der dichte, porosität und/oder lochgrösse in nanoröhrchen-stoffschichten und -filmen |
US20110203632A1 (en) * | 2010-02-22 | 2011-08-25 | Rahul Sen | Photovoltaic devices using semiconducting nanotube layers |
US10661304B2 (en) | 2010-03-30 | 2020-05-26 | Nantero, Inc. | Microfluidic control surfaces using ordered nanotube fabrics |
US9650732B2 (en) | 2013-05-01 | 2017-05-16 | Nantero Inc. | Low defect nanotube application solutions and fabrics and methods for making same |
US10654718B2 (en) | 2013-09-20 | 2020-05-19 | Nantero, Inc. | Scalable nanotube fabrics and methods for making same |
US9299430B1 (en) | 2015-01-22 | 2016-03-29 | Nantero Inc. | Methods for reading and programming 1-R resistive change element arrays |
US9947400B2 (en) | 2016-04-22 | 2018-04-17 | Nantero, Inc. | Methods for enhanced state retention within a resistive change cell |
US9934848B2 (en) | 2016-06-07 | 2018-04-03 | Nantero, Inc. | Methods for determining the resistive states of resistive change elements |
US9941001B2 (en) | 2016-06-07 | 2018-04-10 | Nantero, Inc. | Circuits for determining the resistive states of resistive change elements |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3667228D1 (de) * | 1985-03-29 | 1990-01-04 | Raychem Ltd | Schutzeinrichtung fuer elektrische schaltungen. |
DE3937329B4 (de) * | 1989-11-09 | 2004-10-14 | Atmel Germany Gmbh | Halbleiter-Bauelement und seine Verwendung |
US5189387A (en) | 1991-07-11 | 1993-02-23 | Electromer Corporation | Surface mount device with foldback switching overvoltage protection feature |
JPH05267659A (ja) * | 1992-03-19 | 1993-10-15 | Nec Corp | 半導体装置 |
KR970011140B1 (ko) * | 1993-12-08 | 1997-07-07 | 한국전자통신연구원 | 공명 투과광전 소자의 구조 |
US5535156A (en) * | 1994-05-05 | 1996-07-09 | California Institute Of Technology | Transistorless, multistable current-mode memory cells and memory arrays and methods of reading and writing to the same |
DE4434894C2 (de) * | 1994-09-29 | 1998-07-02 | Siemens Ag | Leistungshalbleiterbauelement mit monolithisch integrierter Sensoranordnung sowie seine Herstellung und Verwendung |
JP3444045B2 (ja) * | 1995-09-20 | 2003-09-08 | 株式会社日立製作所 | 半導体回路およびその駆動方法並びに半導体素子 |
US5708291A (en) * | 1995-09-29 | 1998-01-13 | Intel Corporation | Silicide agglomeration fuse device |
JPH1092946A (ja) * | 1996-09-12 | 1998-04-10 | Nec Ic Microcomput Syst Ltd | 半導体集積回路 |
JPH10270640A (ja) * | 1997-03-26 | 1998-10-09 | Mitsubishi Electric Corp | 半導体集積回路装置 |
JP3082714B2 (ja) * | 1997-07-18 | 2000-08-28 | 日本電気株式会社 | 半導体装置 |
TW511103B (en) | 1998-01-16 | 2002-11-21 | Littelfuse Inc | Polymer composite materials for electrostatic discharge protection |
-
2001
- 2001-07-20 DE DE10134665A patent/DE10134665C1/de not_active Expired - Fee Related
-
2002
- 2002-07-16 CA CA002393668A patent/CA2393668A1/en not_active Abandoned
- 2002-07-18 JP JP2002209383A patent/JP2003133428A/ja active Pending
- 2002-07-19 KR KR10-2002-0042601A patent/KR100525012B1/ko not_active IP Right Cessation
- 2002-07-19 US US10/200,067 patent/US6905892B2/en not_active Expired - Lifetime
- 2002-07-19 GB GB0216883A patent/GB2382462B/en not_active Expired - Fee Related
- 2002-07-19 FR FR0209195A patent/FR2827706B1/fr not_active Expired - Fee Related
- 2002-07-22 CN CNB021268347A patent/CN1167130C/zh not_active Expired - Fee Related
Non-Patent Citations (1)
Title |
---|
NICHTS ERMITTELT * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE202013001327U1 (de) | 2013-02-13 | 2014-05-14 | Harald Rudolph | Diebstahlschutzvorrichtung für einen medienaufnehmenden Behälter |
DE102014001524A1 (de) | 2013-02-13 | 2014-08-14 | Harald Rudolph | Diebstahlschutzvorrichtung für einen medienaufnehmenden Behälter |
Also Published As
Publication number | Publication date |
---|---|
CA2393668A1 (en) | 2003-01-20 |
US6905892B2 (en) | 2005-06-14 |
CN1399337A (zh) | 2003-02-26 |
KR20030009223A (ko) | 2003-01-29 |
FR2827706B1 (fr) | 2004-04-09 |
CN1167130C (zh) | 2004-09-15 |
FR2827706A1 (fr) | 2003-01-24 |
GB0216883D0 (en) | 2002-08-28 |
JP2003133428A (ja) | 2003-05-09 |
GB2382462A (en) | 2003-05-28 |
GB2382462B (en) | 2004-01-28 |
KR100525012B1 (ko) | 2005-10-31 |
US20030017676A1 (en) | 2003-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10134665C1 (de) | Betriebsverfahren für ein Halbleiterbauelement, geeignet für ESD-Schutz | |
DE3816002C2 (de) | ||
DE19817767C2 (de) | Halbleiter-Leistungsschaltung | |
DE19704995B4 (de) | Integrierte Hochspannungs-Leistungsschaltung | |
DE19631477A1 (de) | In Hybridtechnik hergestellte abgleichbare Spannungsteiler-Anordnung | |
DE2257846B2 (de) | Integrierte Halbleiteranordnung zum Schutz gegen Überspannung | |
EP0538507B1 (de) | Schutzschaltung für Anschlusskontakte von monolithisch integrierten Schaltungen | |
DE10239230A1 (de) | Hochfrequenz-Halbleitervorrichtung | |
WO1983002528A1 (en) | Darlington transistor circuit | |
DE2658090C2 (de) | Monolithisch integrierter bipolarer Transistor mit niedrigem Sättigungswiderstand | |
DE1564048A1 (de) | Halbleiterschalter fuer niedrige Schaltspannungen | |
DE2030423A1 (de) | Integrierte Metall Oxid Halbleiter schaltung mit einer Schutzschaltung gegen Spannungsstoßc | |
DE19810579B4 (de) | Integrierte Halbleiterschaltungsvorrichtung | |
DE2930375A1 (de) | Spannungsteiler | |
DE2736324C2 (de) | Logische Verknüpfungsschaltung | |
DE3009042A1 (de) | Halbleiterwiderstand | |
DE2629468A1 (de) | Temperaturkompensierter oszillator | |
DE2539967C2 (de) | Logikgrundschaltung | |
DE3622141C2 (de) | Treiberelement für induktive Lasten | |
DE2852200A1 (de) | Integrierte logische schaltung | |
DE2604480C3 (de) | Thyristor | |
DE1772668B2 (de) | Schalteranordnung fuer elektronische musikinstrumente | |
EP1399968B1 (de) | Thyristorstruktur und überspannungsschutzanordnung mit einer solchen thyristorstruktur | |
DE2705183A1 (de) | Auf einem monolithischen substrat ausgebildeter darlington transistor | |
DE19960563B4 (de) | Halbleiterstruktur und entsprechendes Herstellungsverfahren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8100 | Publication of the examined application without publication of unexamined application | ||
D1 | Grant (no unexamined application published) patent law 81 | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |