DE10137369A1 - Halbleitersubstrat, Feldeffekt-Transistor, Verfahren zur Bildung einer SiGe-Schicht und Verfahren zur Bildung einer gespannten Si-Schicht unter Verwendung derselben, und Verfahren zur Herstellung eines Feldeffekt-Transistors - Google Patents

Halbleitersubstrat, Feldeffekt-Transistor, Verfahren zur Bildung einer SiGe-Schicht und Verfahren zur Bildung einer gespannten Si-Schicht unter Verwendung derselben, und Verfahren zur Herstellung eines Feldeffekt-Transistors

Info

Publication number
DE10137369A1
DE10137369A1 DE10137369A DE10137369A DE10137369A1 DE 10137369 A1 DE10137369 A1 DE 10137369A1 DE 10137369 A DE10137369 A DE 10137369A DE 10137369 A DE10137369 A DE 10137369A DE 10137369 A1 DE10137369 A1 DE 10137369A1
Authority
DE
Germany
Prior art keywords
layer
sige
composition
strained
gradient
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10137369A
Other languages
English (en)
Other versions
DE10137369B4 (de
Inventor
Kazuki Mizushima
Ichiro Shiono
Kenji Yamaguchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Silicon Corp
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Silicon Corp
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Silicon Corp, Mitsubishi Materials Corp filed Critical Mitsubishi Materials Silicon Corp
Publication of DE10137369A1 publication Critical patent/DE10137369A1/de
Application granted granted Critical
Publication of DE10137369B4 publication Critical patent/DE10137369B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
    • H01L29/66916—Unipolar field-effect transistors with a PN junction gate, i.e. JFET with a PN heterojunction gate

Abstract

Es werden ein Halbleitersubstrat, ein Feldeffekt-Transistor, ein Verfahren zur Bildung einer SiGe-Schicht und ein Verfahren zur Bildung einer gespannten Si-Schicht unter Verwendung derselben, und ein Verfahren zur Herstellung eines Feldeffekt-Transistors bereitgestellt, welche die Verringerung der Windungsdisloktionsdichte der SiGe-Schicht und die Minimierung der Oberflächenrauhigkeit ermöglichen. Auf einem Si-Substrat (1) ist eine SiGe-Pufferschicht (2, 12) vorgesehen, die aus einer Vielzahl von laminierten Schichten aufgebaut ist, welche abwechselnde Schichten aus einer SiGe-Gradientzusammensetzungsschicht (2a, 12a), in welcher das Ge-Zusammensetzungsverhältnis von dem Ge-Zusammensetzungsverhältnis des Basismaterials allmählich zunimmt, und einer SiGe-Konstantzusammensetzungsschicht (2b, 12b) umfassen, welche auf der Gradientzusammensetzungsschicht vorgesehen ist, und in welcher das Ge-Zusammensetzungsverhältnis gleich jenem der oberen Oberfläche der Gradientzusammensetzungsschicht ist.

Description

HINTERGRUND DER ERFINDUNG 1. Gebiet der Erfindung
Die vorliegende Erfindung bezieht sich auf: ein Halbleitersubstrat, welches für einen schnellen MOSFET oder dergleichen verwendet werden kann; einen Feldeffekt- Transistor; ein Verfahren zur Bildung einer SiGe-Schicht, die geeignet ist für die Bildung einer gespannten Si-Schicht oder dergleichen, und ein Verfahren zur Bildung einer gespannten Si-Schicht unter Verwendung derselben; und ein Verfahren zur Herstellung eines Feldeffekt-Transistors.
2. Beschreibung des Standes der Technik
In jüngster Zeit sind schnelle MOSFET-, MODFET- und HEMT- Vorrichtungen vorgeschlagen worden, bei welchen eine gespannte Si-Schicht, die epitaktisch auf einem Si-Wafer (Silizium) mit dazwischen liegender SiGe-Schicht (Silizium- Germanium) gewachsen wurde, für das Kanalgebiet verwendet wird. Bei dieser Art von gespanntem Si-FET tritt eine biaxiale Zugspannung in der Si-Schicht auf, aufgrund des SiGe, welches eine größere Gitterkonstante als Si hat, und als Ergebnis ändert sich die Si-Bandstruktur, die Entartung wird aufgehoben, und die Trägerleitfähigkeit nimmt zu. Folglich ermöglicht die Verwendung dieser gespannten Si- Schicht für ein Kanalgebiet typischerweise eine Vergrößerung der Geschwindigkeit um das 1,5 bis 8-fache. Ferner kann hinsichtlich der Prozesse ein durch CZ-Verfahren hergestelltes, typisches Si-Substrat als Substrat verwendet werden, und ein schneller CMOS kann unter Verwendung von herkömmlichen CMOS-Prozessen verwirklicht werden.
Um jedoch ein epitaktisches Wachstum der zuvor erwähnten gespannten Si-Schicht zur Verwendung als FET-Kanalgebiet zu erzielen, muss zunächst durch epitaktisches Wachstum auf dem Si-Substrat eine SiGe-Schicht guter Qualität gewachsen werden. Leider führt die Differenz zwischen den Gitterkonstanten für Si und SiGe zu Kristallitätsproblemen aufgrund von Dislokation und dergleichen. Als Ergebnis sind die folgenden herkömmlichen Gegenmaßnahmen vorgeschlagen worden.
Diese Gegenmaßnahmen umfassen ein Verfahren, das eine Pufferschicht verwendet, in welcher das Ge- Zusammensetzungsverhältnis innerhalb des SiGe mit einem konstanten sanften Gradienten geändert wird, ein Verfahren, das eine Pufferschicht verwendet, in welcher das Ge- Zusammensetzungsverhältnis in einer Reihe von Stufen geändert ist, ein Verfahren, welches eine Pufferschicht verwendet, in welcher das Ge-Zusammensetzungsverhältnis auf einen Supergitterzustand geändert wird, und ein Verfahren, das einen Si-Wafer und eine Pufferschicht verwendet, bei welcher das Ge-Zusammensetzungsverhältnis mit einem konstanten sanften Gradienten geändert wird (US-Patent 5,442,205, US-Patent 5,221,413, PCT WO 98/00857, und ungeprüfte japanische Patentanmeldung mit der ersten Veröffentlichungsnummer Hei 6-252046).
Die oben beschriebenen herkömmlichen Techniken haben jedoch immer noch das folgende Problem.
Die Kristallinität des SiGe-Films, der unter Verwendung der obigen herkömmlichen Techniken gewachsen wird, ist so schlecht, dass die Windungs- bzw. Spiraldislokationsdichte nicht das für ein Bauelement erforderliche Maß erreicht. Ferner ist es auch schwer ein Bauelement mit niedriger Dislokationsdichte zu erzielen, welches auch eine gute Oberflächenrauhigkeit aufweist, ein Faktor, der bestimmen kann, ob ein Bauelement besteht oder versagt, wenn ein tatsächliches Bauelement hergestellt wird. Diese Oberflächenrauhigkeit bezieht sich auf die an der Oberfläche beobachtete Auswirkung von Unregelmäßigkeiten, die von der internen Dislokation erzeugt werden.
Zum Beispiel kann in jenen Fällen, in welchen eine Pufferschicht verwendet wird, in welcher das Ge- Zusammensetzungsverhältnis sich mit einem bestimmten Gradienten ändert, die Windungsdislokationsdichte verhältnismäßig niedrig gehalten werden, aber die Oberflächenrauhigkeit wird verschlechtert. Umgekehrt, in jenen Fällen, in welchen eine Pufferschicht verwendet wird, in welcher sich das Ge-Zusammensetzungsverhältnis über eine Reihe von Stufen ändert, ist die Oberflächenrauhigkeit verhältnismäßig niedrig, aber die Windungsdislokationsdichte wird unerwünscht groß. Ferner, in dem Fall, in dem ein schräggeschnittener Wafer (off-cut wafer) verwendet wird, ist es wahrscheinlicher, dass die Dislokation seitlich austritt, und nicht in die Richtung des Filmwachstums, obwohl erneut ein ausreichend niedriges Maß der Dislokationsdichte unerreichbar ist.
KURZE ZUSAMMENFASSUNG DER ERFINDUNG
Die vorliegende Erfindung berücksichtigt die obigen Probleme, mit der Aufgabe ein Halbleitersubstrat, einen Feldeffekt- Transistor, ein Verfahren zur Bildung einer SiGe-Schicht und ein Verfahren zur Bildung einer gespannten Si-Schicht, welche dieses SiGe-Schichtbildungsverfahren verwendet, und ein Verfahren zur Herstellung eines Feldeffekt-Transistors zu schaffen, wobei die Windungsdislokationsdichte niedrig und die Oberflächenrauhigkeit minimal ist.
Um die oben dargelegten Probleme zu lösen wählt die vorliegende Erfindung die unten beschriebene Konfiguration. Ein Halbleitersubstrat der vorliegenden Erfindung umfasst ein Si-Substrat, auf dem eine SiGe-Pufferschicht gebildet ist, welche aus einer Vielzahl von laminierten Schichten konstruiert ist, welche abwechselnde Schichten einer SiGe- Gradientzusammensetzungsschicht umfassen, in welcher das Ge- Zusammensetzungsverhältnis vom Ge-Zusammensetzungsverhältnis des Basismaterials allmählich zunimmt, und eine SiGe- Konstantzusammensetzungsschicht, welche auf der Gradientzusammensetzungsschicht vorgesehen ist, und in welcher das Ge-Zusammensetzungsverhältnis das gleiche ist, wie jenes der oberen Oberfläche der Gradientzusammensetzungsschicht.
Ferner ist ein SiGe-Schichtbildungsverfahren nach der vorliegenden Erfindung ein Verfahren zur Bildung einer SiGe- Schicht auf einem Si-Substrat, wobei ein Schritt zum epitaktischen Wachsen einer SiGe- Gradientzusammensetzungsschicht, in welcher das Ge- Zusammensetzungsverhältnis vom Ge-Zusammensetzungsverhältnis des Basismaterials allmählich zunimmt, und ein Schritt um auf der SiGe-Gradientzusammensetzungsschicht eine SiGe- Konstantzusammensetzungsschicht epitaktisch zu wachsen, in welcher das Ge-Zusammensetzungsverhältnis das gleiche ist, wie jenes des abschließenden Ge-Zusammensetzungsverhältnisses der Gradientzusammensetzungsschicht, wiederholt durchgeführt werden, um eine Vielzahl von Schichten auf dem Si-Substrat zu bilden, und eine SiGe-Schicht zu erzeugen, in welcher sich das Ge-Zusammensetzungsverhältnis mit einer Reihe von Stufen ändert, welche relativ zur Richtung des Filmwachstums geneigt sind.
Als Ergebnis von eingehender Forschung über SiGe- Filmbildungstechnologie fanden die Erfinder, dass die Dislokation innerhalb des Kristalls die folgenden Tendenzen aufzeigte.
Es wird angenommen, dass während der Filmbildung der SiGe- Schicht die innerhalb des Films erzeugten Dislokationen eine Tendenz aufweisen, sich entweder in einem schiefen Winkel relativ zur Richtung der Filmbildung fortzusetzen, oder in eine laterale bzw. seitliche Richtung (in eine Richtung orthogonal mit der Richtung der Filmbildung: Richtung <110<). Ferner ist es wahrscheinlicher, dass sich die Dislokationen an einer Schichtgrenze in eine laterale Richtung fortsetzen, obwohl an jenen Grenzen, an welchen sich das Zusammensetzungsverhältnis plötzlich ändert, es wahrscheinlicher ist, dass sich die Dislokationen in der zuvor erwähnten schiefen Richtung fortsetzen, und es wahrscheinlich ist, dass Keimbildungen bzw. Nukleationen von Dislokationen mit höheren Dichten auftreten.
Folglich, wenn eine Filmbildung durchgeführt wird unter Verwendung eines einfach gestuften Ge- Zusammensetzungsverhältnisses, dann wird angenommen, dass hohe Dichten an Dislokationen an den Grenzabschnitten erzeugt werden, an welchen eine plötzliche Änderung in der Zusammensetzung auftritt, und dass wahrscheinlich ist, dass die Dislokationen in einem schiefen Winkel relativ zur Richtung der Filmbildung sich ausbreiten, und dass folglich eine beträchtliche Gefahr des Auftretens einer Windungsdislokation besteht. Ferner, wenn die Filmbildung durchgeführt wird unter Verwendung eines einfachen sanften Ge-Zusammensetzungsverhältnisgradienten, dann wird angenommen, dass der Mangel an Schnitten (Grenzen bzw. Übergänge und dergleichen), welche es schiefen Dislokationen ermöglichen in einer lateralen bzw. seitlichen Richtung auszutreten, bedeutet, dass die Dislokationen bis zur Oberfläche dringen.
Im Gegensatz dazu, in einem Verfahren zur Bildung einer SiGe- Schicht nach der vorliegenden Erfindung, da ein Schritt zum epitaktischen Wachsen einer SiGe- Gradientzusammensetzungsschicht, in welcher das Ge- Zusammensetzungsverhältnis von dem Ge- Zusammensetzungsverhältnis des Basismaterials (Si in jenen Fällen, wo das Basismaterial für den Wachstumsprozess ein Si- Substrat ist, und SiGe in jenen Fällen, wo das Basismaterial eine Konstantzusammensetzungsschicht ist) allmählich zunimmt, und ein Schritt zum epitaktischen Wachsen einer SiGe- Konstantzusammensetzungsschicht auf der Gradientzusammensetzungsschicht, in welcher das Ge- Zusammensetzungsverhältnis das gleiche ist, wie jenes des abschließenden Ge-Zusammensetzungsverhältnisses der Gradientzusammensetzungsschicht, mehrere Male wiederholt werden, und ferner da ein Halbleitersubstrat der vorliegenden Erfindung eine SiGe-Pufferschicht umfasst, die aus einer Vielzahl von laminierten Schichten konstruiert ist, welche abwechselnd Gradientzusammensetzungsschichten und Konstantzusammensetzungsschichten umfassen, umfasst diese Pufferschicht eine Vielzahl von abwechselnden Gradientzusammensetzungsschichten und Konstantzusammensetzungsschichten mit dem Ge- Zusammensetzungsverhältnis in einer Serie von geneigten Stufen, und dieser Zustand ermöglicht die Bildung einer SiGe- Schicht, für welche die Dislokationsdichte niedrig und die Oberflächenrauhigkeit begrenzt ist.
In anderen Worten, es wird für die Dislokationen leichter sich in eine laterale Richtung an einem Übergang bzw. einer Grenze fortzusetzen, und folglich wird es weniger wahrscheinlich, dass Windungsdislokationen auftreten. Ferner, da die Zusammensetzungsveränderung an dem Übergang klein ist, wird die Keimbildung von Dislokationen an dem Übergang unterdrückt, und eine Dislokation wird gleichmäßig durch die ganze Gradientzusammensetzungsschicht hindurch auftreten, und folglich kann auch die Verschlechterung in der Oberflächenrauhigkeit unterdrückt werden.
In einem Halbleitersubstrat der vorliegenden Erfindung sollte die zuvor erwähnte SiGe-Pufferschicht vorzugsweise von 4 bis 7 Paare von laminierten Schichten umfassen, wobei jedes Paar eine der zuvor erwähnten Gradientzusammensetzungsschichten und eine der zuvor erwähnten Konstantzusammensetzungsschichten umfasst.
Ferner sollte ein Verfahren zur Bildung einer SiGe-Schicht nach der vorliegenden Erfindung vorzugsweise von 4 bis 7 Wiederholungen der Schritte für das epitaktische Wachstum der zuvor erwähnten Gradientzusammensetzungsschicht und der zuvor erwähnten Konstantzusammensetzungsschicht umfassen. In anderen Worten, wenn angenommen wird, dass ein Schritt die Bildung von einer Gradientzusammensetzungsschicht und einer Konstantzusammensetzungsschicht umfasst, dann verringert die Erhöhung der Zahl der Schritte die Windungsdislokationsdichte, wie unten beschrieben, und in jenen Fällen, wo 4 bis 7 Schrittwiederholungen verwendet werden, um die Gradientzusammensetzungsschichten und Konstantzusammensetzungsschichten zu bilden, kann die Windungsdislokationsdichte auf weniger als die Hälfte der nach nur einem Schritt beobachteten Dichte verringert werden.
In einem anderen Halbleitersubstrat der vorliegenden Erfindung sollte die zuvor erwähnte SiGe-Pufferschicht vorzugsweise 3 oder 4 Paare von laminierten Schichten umfassen, wobei ein Paar eine der zuvor erwähnten Grädientzusammensetzungsschichten und eine der zuvor erwähnten Konstantzusammensetzungsschichten umfasst.
Ferner sollte ein weiteres Verfahren zur Bildung einer SiGe- Schicht nach der vorliegenden Erfindung vorzugsweise 3 oder 4 Wiederholungen der Schritte zum epitaktischen Wachstum der zuvor erwähnten Gradientzusammensetzungsschicht und der zuvor erwähnten Konstantzusammensetzungsschicht umfassen. In anderen Worten, wie unten beschrieben, gibt es eine optimale Zahl von Schritten zur Erzeugung der maximalen Reduktion in der Oberflächenrauhigkeit, und in jenen Fällen, wo 3 bis 4 Schrittwiederholungen verwendet werden, um die Gradientzusammensetzungsschichten und die Konstantzusammensetzungsschichten zu bilden, kann die Oberflächenrauhigkeit auf einen Minimalwert verringert werden.
In einem weiteren Halbleitersubstrat der vorliegenden Erfindung ist es auch effektiv, wenn die zuvor erwähnte SiGe- Pufferschicht so gebildet ist, dass die Dicke der zuvor erwähnten Gradientzusammensetzungsschicht und der Konstantzusammensetzungsschicht so eingestellt ist, dass sie mit zunehmendem Abstand vom zuvor erwähnten Si-Substrat allmählich abnimmt.
Ferner, in einem weiteren Verfahren zur Bildung einer SiGe- Schicht nach der vorliegenden Erfindung, ist es auch wirksam die Dicke der Gradientzusammensetzungsschicht und der Konstantzusammensetzungsschicht in den epitaktischen Wachstumsschritten nach jeder Schrittwiederholung allmählich zu verringern. Eine Keimbildung bzw. Nukleation der Dislokation wird nämlich eher bei höherer Ge-Zusammensetzung auftreten, so dass wenn eine Filmbildung mit einer einzigen einheitlichen Dicke durchgeführt wird, die oberste Schicht dann die größere Dislokationsdichte aufweisen wird, wohingegen nach dem Verfahren der vorliegenden Erfindung, indem die Dicke der Gradientzusammensetzungsschicht und der Konstantzusammensetzungsschicht nach jeder Schrittwiederholung allmählich verringert wird, eine gleichmäßigere Verteilung der Dislokation durch jede der Schichten erzielt werden kann.
Ein Halbleitersubstrat der vorliegenden Erfindung ist ein Halbleitersubstrat mit einer SiGe-Schicht, die über einem Si- Substrat gebildet ist, und bei welchem die SiGe-Schicht unter Verwendung des oben beschriebenen Verfahrens zur Bildung der SiGe-Schicht gebildet ist. In anderen Worten, da die SiGe- Schicht in dem Halbleitersubstrat unter Verwendung des zuvor erwähnten Verfahrens zur Bildung einer SiGe-Schicht gebildet wird, kann eine bessere SiGe-Schicht erhalten werden, in welcher die Dislokationsdichte niedrig und die Oberflächenrauhigkeit minimal ist, und dieses Halbleitersubstrat ist dann ideal als Substrat zur Bildung einer gespannten Si-Schicht über der SiGe-Schicht.
Ein weiteres Halbleitersubstrat der vorliegenden Erfindung umfasst ein oben beschriebenes Halbleitersubstrat der vorliegenden Erfindung, wobei eine gespannte Si-Schicht entweder direkt auf der SiGe-Pufferschicht des Halbleitersubstrats vorgesehen ist, oder mit einer dazwischen liegenden, weiteren SiGe-Schicht auf der SiGe-Pufferschicht vorgesehen ist.
Ferner ist ein Verfahren zur Bildung einer gespannten Si- Schicht nach der vorliegenden Erfindung ein Verfahren zur Bildung einer gespannten Si-Schicht auf einem Si-Substrat mit dazwischen liegender SiGe-Schicht, umfassend einen Schritt zum epitaktischen Wachstum einer SiGe-Pufferschicht auf einem Si-Substrat unter Verwendung des oben beschriebenen SiGe- Schichtbildungsverfahrens, und ein Schritt zum epitaktischen Wachsen einer gespannten Si-Schicht, entweder direkt auf der SiGe-Pufferschicht, oder mit einer dazwischen liegenden, weiteren SiGe-Schicht.
Ferner ist ein weiteres Halbleitersubstrat der vorliegenden Erfindung ein Halbleitersubstrat, bei welchem eine gespannte Si-Schicht auf einem Si-Substrat gebildet ist, mit einer dazwischen liegenden SiGe-Schicht, wobei die gespannte Si- Schicht unter Verwendung des oben beschriebenen Bildungsverfahrens für gespannte Si-Schichten gebildet wurde.
Das zuvor erwähnte Halbleitersubstrat umfasst eine gespannte Si-Schicht, die entweder direkt auf der SiGe-Pufferschicht des Halbleitersubstrats des oben beschriebenen Aspekts der vorliegenden Erfindung vorgesehen ist, oder auf der SiGe- Pufferschicht vorgesehen ist, wobei aber eine weitere SiGe- Schicht dazwischen angeordnet ist, und ferner wird in dem zuvor erwähnten Verfahren zur Bildung einer gespannten Si- Schicht eine gespannte Si-Schicht epitaktisch gewachsen, entweder direkt auf der SiGe-Pufferschicht, welche durch epitaktisches Wachstum unter Verwendung des zuvor erwähnten Bildungsverfahrens für SiGe-Schichten erzeugt wurde, oder mit einer weiter, dazwischen liegenden SiGe-Schicht, und ferner wird in dem zuvor erwähnten Halbleitersubstrat eine gespannte Si-Schicht unter Verwendung des Bildungsverfahrens für gespannte Si-Schichten nach der vorliegenden Erfindung gebildet, womit die Si-Schicht auf der verbesserten Oberfläche der SiGe-Schicht gebildet wird, was die Erzeugung einer gespannten Si-Schicht verbesserter Qualität ermöglicht. Dieses Halbleitersubstrat ist dann zum Beispiel ideal als ein Substrat für eine integrierte Schaltung, welche einen MOSFET oder dergleichen verwendet, in welchem die gespannte Si- Schicht als ein Kanalgebiet verwendet wird.
Ein Feldeffekt-Transistor der vorliegenden Erfindung ist ein Feldeffekt-Transistor mit einem Kanalgebiet, das auf einer gespannten Si-Schicht gebildet ist, welche epitaktisch über einer SiGe-Schicht gewachsen wurde, wobei das Kanalgebiet auf der zuvor erwähnten gespannten Si-Schicht des zuvor erwähnten Halbleitersubstrats nach der vorliegenden Erfindung gebildet ist.
Ferner ist ein Verfahren zur Herstellung eines Feldeffekt- Transistors nach der vorliegenden Erfindung ein Verfahren zur Herstellung eines Feldeffekt-Transistors mit einem Kanalgebiet, das auf einer gespannten Si-Schicht gebildet wird, welche epitaktisch auf einer SiGe-Schicht gewachsen wurde, wobei die gespannte Si-Schicht unter Verwendung des zuvor erwähnten Bildungsverfahrens für gespannte Si-Schichten nach der vorliegenden Erfindung gebildet wurde.
Ferner ist ein Feldeffekt-Transistor der vorliegenden Erfindung ein Feldeffekt-Transistor mit einem Kanalgebiet, das auf einer gespannten Si-Schicht gebildet wurde, welche epitaktisch auf einer SiGe-Schicht gewachsen wurde, wobei die gespannte Si-Schicht unter Verwendung des zuvor erwähnten Bildungsverfahrens für gespannte Si-Schichten der vorliegenden Erfindung gebildet wird.
In den obigen Feldeffekt-Transistoren und dem obigen Verfahren zur Herstellung eines Feldeffekt-Transistors, da das Kanalgebiet auf der gespannten Si-Schicht des zuvor erwähnten Halbleitersubstrats der vorliegenden Erfindung gebildet wird, oder alternativ eine gespannte Si-Schicht, auf welcher das Kanalgebiet gebildet werden soll, unter Verwendung des zuvor erwähnten Bildungsverfahrens für gespannte Si-Schichten der vorliegenden Erfindung gebildet wird, ermöglicht die überlegene Natur der gespannten Si- Schicht die Erzeugung eines Feldeffekt-Transistors hoher Qualität mit guter Ausbeute.
Gemäß der vorliegenden Erfindung können die folgenden Wirkungen erreicht werden.
Gemäß einem Halbleitersubstrat der vorliegenden Erfindung wird eine SiGe-Pufferschicht geschaffen, welche aufgebaut ist aus einer Vielzahl von laminierten Schichten, welche abwechselnd Gradientzusammensetzungsschichten und Konstantzusammensetzungsschichten umfassen, und nach einem Verfahren zur Bildung einer SiGe-Schicht nach der vorliegenden Erfindung, werden ein Schritt zum epitaktischen Wachstum einer Gradientzusammensetzungsschicht und ein Schritt zum epitaktischen Wachstum einer Konstantzusammensetzungsschicht mehrere Male wiederholt, wodurch eine SiGe-Schicht gebildet wird, in welcher das Ge- Zusammensetzungsverhältnis sich mit einer Reihe von Stufen ändert, die relativ zur Richtung des Filmwachstums geneigt sind, und als Ergebnis kann das Auftreten von hohen Dislokationsdichten an den Übergängen bzw. Grenzstellen unterdrückt werden, und darüber hinaus können sich Dislokationen in eine laterale Richtung fortsetzen, damit sie nicht bis zur Oberfläche durchdringen.
Folglich können Dislokationen, welche für die Gitterrelaxation wesentlich sind, gleichmäßiger durch das Substrat hindurch erzeugt werden, was eine Verringerung der Oberflächenrauhigkeit ermöglicht, und darüber hinaus sind die Dislokationen in der Lage sich in eine laterale Richtung fortzusetzen, was die Durchführung einer Filmbildung mit einem reduzierten Auftreten von Windungsdislokation ermöglicht. Als Ergebnis kann ein hohes Maß an Kristallinität mit einer niedrigen Windungsdislokationsdichte und einer minimalen Oberflächenrauhigkeit erhalten werden.
Gemäß einem Halbleitersubstrat mit einer gespannten Si- Schicht nach der vorliegenden Erfindung, ist eine gespannte Si-Schicht entweder direkt auf der SiGe-Pufferschicht des zuvor erwähnten Halbleitersubstrats der vorliegenden Erfindung vorgesehen, oder ist alternativ mit einer weiteren dazwischen liegenden SiGe-Schicht auf der SiGe-Pufferschicht vorgesehen, und gemäß einem Verfahren zur Bildung einer gespannten Si-Schicht der vorliegenden Erfindung, wird eine gespannte Si-Schicht epitaktisch gewachsen, entweder direkt auf der SiGe-Pufferschicht, welche durch epitaktisches Wachstum unter Verwendung des zuvor erwähnten Bildungsverfahrens für SiGe-Schichten der vorliegenden Erfindung erzeugt wird, oder mit einer weiteren dazwischen liegenden SiGe-Schicht, und als Ergebnis kann die Si-Schicht auf der verbesserten Oberfläche der SiGe-Schicht gebildet werden, was die Bildung einer gespannten Si-Schicht hoher Qualität ermöglicht.
Ferner wird gemäß einem Feldeffekt-Transistor der vorliegenden Erfindung ein Kanalgebiet auf der zuvor erwähnten gespannten Si-Schicht des Halbleitersubstrats der vorliegenden Erfindung gebildet, und gemäß einem Verfahren zur Herstellung eines Feldeffekt-Transistors der vorliegenden Erfindung wird eine gespannte Si-Schicht, auf welcher das Kanalgebiet gebildet werden soll, unter Verwendung des zuvor erwähnten Bildungsverfahrens für gespannte Si-Schichten der vorliegenden Erfindung gebildet, und folglich ermöglicht die resultierende gespannte Si-Schicht hoher Qualität die Erzeugung eines MOSFET hoher Qualität mit guter Ausbeute.
KURZE BESCHREIBUNG VON MEHREREN ANSICHTEN DER ZEICHNUNGEN
Fig. 1 ist ein Querschnittsdiagramm, das einen Halbleiterwafer einer ersten Ausführung der vorliegenden Erfindung zeigt.
Fig. 2 ist ein Diagramm, das das Ge- Zusammensetzungsverhältnis relativ zur Filmdicke einer gestuften Gradientschicht der ersten Ausführung der vorliegenden Erfindung zeigt.
Fig. 3 ist ein Querschnittsdiagramm, das die gestufte Gradientschicht der ersten Ausführung der vorliegenden Erfindung zeigt.
Fig. 4 ist eine Figur, welche die Beziehung zwischen der Zahl der Stufen und der Windungsdislokationsdichte für die erste Ausführung der vorliegenden Erfindung zeigt.
Fig. 5 ist eine Figur, welche das Verhältnis zwischen der Zahl der Stufen und der Oberflächenrauhigkeit der ersten Ausführung der vorliegenden Erfindung zeigt.
Fig. 6 ist ein schematisches Querschnittsdiagramm, welches einen MOSFET der ersten Ausführung der vorliegenden Erfindung zeigt.
Fig. 7 ist ein Diagramm, das das Ge- Zusammensetzungsverhältnis relativ zur Filmdicke einer gestuften Gradientschicht einer zweiten Ausführung der vorliegenden Erfindung zeigt.
Fig. 8 ist ein Querschnittsdiagramm, das die gestufte Gradientschicht der zweiten Ausführung der vorliegenden Erfindung zeigt.
AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG
Es folgt eine Beschreibung einer ersten Ausführung der vorliegenden Erfindung, unter Bezugnahme auf die Fig. 1 bis 6.
Fig. 1 zeigt eine Querschnittsstruktur eines Halbleiterwafers (Halbleitersubstrat) W0 und einen Halbleiterwafer mit einer gespannten Si-Schicht (Halbleitersubstrat) W der vorliegenden Erfindung, und es folgt eine Beschreibung der Struktur dieser Halbleiterwafer, zusammen mit einer Beschreibung des zugehörigen Herstellungsprozesses. Als erstes, wie in Fig. 1 gezeigt, wird eine gestufte Si1-xGex-Gradientschicht (SiGe- Pufferschicht) 2, bei welcher das Ge- Zusammensetzungsverhältnis x von 0 bis y (zum Beispiel y = 0.3) in einer Reihe von Stufen variiert, welche relativ zur Richtung des Filmwachstums geneigt sind, epitaktisch gewachsen, unter Verwendung eines Niederdruck-CVD-Verfahrens, auf einem Si-Substrat 1, welches durch Ziehen unter Verwendung von CZ-Verfahren hergestellt wurde. Eine Filmbildung durch dieses Niederdruck-CVD-Verfahrens verwendet H2 als Trägergas, und SiH4 und GeH4 als Quellengase.
Als nächstes wird eine Relaxationsschicht 3 mit einem konstanten Ge-Zusammensetzungsverhältnis von Si1-yGey epitaktisch auf der gestuften Gradientschicht 2 gewachsen, wodurch die Errichtung des Halbleiterwafers W0 vollendet wird. Zusätzlich, indem dann eine gespannte Si-Schicht 4 gebildet wird, durch epitaktisches Wachsen von Si auf der Relaxationsschicht 3 mit einem Ge-Zusammensetzungsverhältnis z (in dieser ersten Ausführung z = y) von Si1-zGez, kann der Halbleiterwafer mit einer gespannten Si-Schicht W der vorliegenden Erfindung hergestellt werden. Die Filmdicke jeder der Schichten ist zum Beispiel 1.5 µm für die gestufte Gradientschicht 2, 0.7 bis 0.8 µm für die Relaxationsschicht 3, und 15 bis 22 nm für die gespannte Si-Schicht 4.
Die Filmbildung der zuvor erwähnten gestuften Gradientschicht 2 wird durchgeführt indem mehrmals ein Schritt zum epitaktischen Wachsen einer SiGe- Gradientzusammensetzungsschicht 2a, bei welcher das Ge- Zusammensetzungsverhältnis allmählich von dem Ge- Zusammensetzungsverhältnis des Basismaterials, auf einen vorbestimmten Wert erhöht wird, und ein Schritt zum epitaktischen Wachsen einer SiGe- Konstantzusammensetzungsschicht 2b auf der SiGe- Gradientzusammensetzungsschicht 2a, in welcher das Ge- Zusammensetzungsverhältnis das gleiche ist wie das abschließende Ge-Zusammensetzungsverhältnis der Gradientzusammensetzungsschicht 2a, wiederholt wird, wie in Fig. 2 und Fig. 3 gezeigt.
Zum Beispiel wird bei der vorliegenden Ausführung die Gradientschicht 2 gebildet durch Durchführung von vier Wiederholungen der epitaktischen Wachstumsschritte zur Bildung der Gradientzusammensetzungsschicht 2a und der Konstantzusammensetzungsschicht 2b. In anderen Worten, wenn man annimmt, dass ein Schritt das epitaktische Wachstum von einer Gradientzusammensetzungsschicht 2a und einer Konstantzusammensetzungsschicht 2b umfasst, dann umfasst der erste Schritt das Wachstum einer ersten Gradientzusammensetzungsschicht 2a, in welcher das Ge- Zusammensetzungsverhältnis allmählich von 0 bis 0.075 variiert wird, auf dem Si-Substrat 1, und dann die Bildung einer ersten Konstantzusammensetzungsschicht 2b mit einem Ge- Zusammensetzungsverhältnis von 0.075 darüber. Danach, in einem zweiten Schritt, wird eine zweite Gradientzusammensetzungsschicht 2a, in welcher das Ge- Zusammensetzungsverhältnis allmählich von 0.075 auf 0.15 variiert wird, auf der ersten Konstantzusammensetzungsschicht 2b mit einem Ge-Zusammensetzungsverhältnis von 0.075 gewachsen, und eine zweite Konstantzusammensetzungsschicht 2b mit einem Ge-Zusammensetzungsverhältnis von 0.15 wird dann darüber gebildet.
Dann, als dritter Schritt wird eine dritte Gradientzusammensetzungsschicht 2a, in welcher das Ge- Zusammensetzungsverhältnis allmählich von 0.15 auf 0.225 variiert wird, auf der zweiten Konstantzusammensetzungsschicht 2b mit einem Ge- Zusammensetzungsverhältnis von 0.15 gewachsen, und eine dritte Konstantzusammensetzungsschicht 2b mit einem Ge- Zusammensetzungsverhältnis von 0.225 wird dann darauf gebildet. Als abschließenden Schritt wird eine vierte Gradientzusammensetzungsschicht 2a, in welcher das Ge- Zusammensetzungsverhältnis allmählich von 0.225 auf 0.3 variiert wird, auf der dritten Konstantzusammensetzungsschicht 2b mit einem Ge- Zusammensetzungsverhältnis von 0.225 gewachsen, und eine vierte Konstantzusammensetzungsschicht 2b mit einem Ge- Zusammensetzungsverhältnis von 0.3 wird dann darauf gebildet. Die Filmdicke jeder der Gradientzusammensetzungsschichten 2a und jeder der Konstantzusammensetzungsschichten 2b sind auf den gleichen Wert eingestellt.
Der Grund dafür, den zuvor erwähnten epitaktischen Wachstumsschritt für die Gradientzusammensetzungsschicht 2a und die Konstantzusammensetzungsschicht 2b vier mal zu wiederholen (Zahl der Schritte: 4) ist es, eine Verringerung in der Windungsdislokationsdichte und der Oberflächenrauhigkeit zu ermöglichen. Wenn nämlich der epitaktische Wachstumsschritt wiederholt wird, dann zeigen experimentelle Ergebnisse, dass die Beziehung zwischen der Zahl der Schritte bzw. Stufen und der Windungsdislokationsdichte der gebildeten Filmoberfläche so ist, dass die Windungsdislokationsdichte nach zwischen 4 und 7 Schritten weniger als die Hälfte jener nach nur einem Schritt ist, wie aus Fig. 4 ersichtlich ist. Ferner zeigen experimentelle Ergebnisse, dass das Verhältnis zwischen der Zahl der Schritte und der Oberflächenrauhigkeit so ist, dass die Oberflächenrauhigkeit nach 3 oder 4 Schritten bei einem Minimum liegt, wie aus Fig. 5 ersichtlich. In Fig. 5 ist die Oberflächenrauhigkeit als ein RMS-Wert (quadratischer Mittelwert) abgebildet.
Wie in Fig. 4 und Fig. 5 gezeigt, erzeugt das mehrmalige Durchführen des epitaktischen Wachstumsschritts für die Gradientzusammensetzungsschicht 2a und die Konstantzusammensetzungsschicht 2b eine niedrigere Windungsdislokationsdichte und einen geringeren Grad an Oberflächenrauhigkeit, als wenn der Schritt nur einmal durchgeführt wird, aber jede Eigenschaft hat ein lokales Minimum, und durch Einstellen der Zahl von Schritten auf 4, kann sowohl die Windungsdislokationsdichte als auch die Oberflächenrauhigkeit effektiv verringert werden.
In einem Halbleiterwafer W, der einen Halbleiterwafer W0 der vorliegenden Erfindung und eine gespannte Si-Schicht umfasst, da ein Schritt zum epitaktischen Wachsen einer SiGe- Gradientzusammensetzungsschicht 2a, bei welcher das Ge- Zusammensetzungsverhältnis von dem Ge- Zusammensetzungsverhältnis des Basismaterials (Si in jenen Fällen, in welchen die Basis für den Wachstumsprozess das Si- Substrat 1 ist, oder SiGe in jenen Fällen, in welchen das Basismaterial eine Konstantzusammensetzungsschicht 2b ist) allmählich zunimmt, und einen Schritt zum epitaktischen Wachsen einer SiGe-Konstantzusammensetzungsschicht 2b auf der Gradientzusammensetzungsschicht 2a, in welcher das Ge- Zusammensetzungsverhältnis das gleiche ist wie jenes des abschließenden Ge-Zusammensetzungsverhältnisses der Gradientzusammensetzungsschicht 2a, mehrmals wiederholt werden, wird eine Schicht gebildet, welche eine Vielzahl von abwechselnden Gradientzusammensetzungsschichten 2a und Konstantzusammensetzungsschichten 2b mit dem Ge- Zusammensetzungsverhältnis in einer Serie von geneigten Stufen gebildet, und wie oben beschrieben, ermöglicht dieser Zustand die Bildung einer SiGe-Schicht, für welche die Dislokationsdichte niedrig und die Oberflächenrauhigkeit begrenzt ist.
In anderen Worten, nach der vorliegenden Erfindung ermöglicht das oben beschriebene Filmbildungsverfahren, dass Dislokationen, welche wesentlich sind für eine Gitterrelaxation, gleichmäßiger durch das Substrat hindurch erzeugt werden, und ermöglicht darüber hinaus, dass die SiGe- Schicht so gebildet wird, dass Dislokationen soweit wie möglich in der Lage sind sich in eine laterale Richtung fortzusetzen, ohne die Oberfläche zu durchdringen, und folglich kann eine Oberfläche guter Qualität erhalten werden.
Es folgt eine Beschreibung eines Feldeffekt-Transistors (MOSFET), welcher den zuvor erwähnten Halbleiterwafer W mit einer gespannten Si-Schicht der vorliegenden Erfindung verwendet, zusammen mit einer Beschreibung des zugehörigen Herstellungsprozesses, unter Bezugnahme auf Fig. 6.
Fig. 6 ist ein schematisches Diagramm, das den Aufbau eines Feldeffekt-Transistors der vorliegenden Erfindung zeigt. Um diesen Feldeffekt-Transistor herzustellen werden ein SiO2- Gateoxidfilm 5 und ein Gatefilm 6 aus polykristallinem Silizium nacheinander auf der gespannten Si-Schicht 4 abgeschieden, auf der Oberfläche des Wafers W, der eine Si- Schicht hat, welche durch den oben beschriebenen Herstellungsprozess vorbereitet wurde. Eine Gateelektrode (in der Figur nicht gezeigt) wird dann durch Musterbildung bzw. Patterning auf dem Abschnitt des polykristallinen Siliziumfilms 6 über dem Kanalgebiet gebildet.
Danach wird auch der Gateoxidfilm 5 einer Musterbildung unterzogen, und der Film wird mit Ausnahme des Abschnitts unter der Gatelektrode entfernt. Dann wird eine Ioneninjektion unter Verwendung der Gateelektrode als Maske durchgeführt, und es wird ein n-Typ oder ein p-Typ Sourcegebiet S und Draingebiet D selbst-ausrichtend auf der gespannten Si-Schicht 4 und der relaxierten Schicht 3 gebildet. Eine Sourceelektrode und eine Drainelektrode (in der Figur nicht gezeigt) werden dann auf dem Sourcegebiet S bzw. dem Draingebiet D gebildet, wodurch die Herstellung eines n-Typ oder eines p-Typ MOSFET abgeschlossen ist, in dem die gespannte Si-Schicht 4 zum Kanalgebiet wird.
Da das Kanalgebiet auf der gespannten Si-Schicht 4 des Halbleiterwafers W mit einer durch den oben beschriebenen Herstellungsprozess vorbereiteten gespannten Si-Schicht gebildet wird, ermöglicht die verbesserte Qualität der gespannten Si-Schicht 4 in einem auf diese Weise hergestellten MOSFET die Erzeugung eines MOSFET hoher Qualität mit guter Ausbeute.
Es folgt eine Beschreibung einer zweiten Ausführung der vorliegenden Erfindung, unter Bezugnahme auf Fig. 7 und Fig. 8.
Der Unterschied zwischen der ersten Ausführung und der zweiten Ausführung ist, dass wogegen in der gestuften Gradientschicht 2 der ersten Ausführung die Filmdicke jeder der Gradientzusammensetzungsschichten 2a und der Konstantzusammensetzungsschichten 2b auf: den gleichen Wert eingestellt wurden, in der zweiten Ausführung, obwohl eine gestufte Gradientschicht 12 unter Verwendung eines ähnlichen Schritts zum epitaktischen Wachsen einer Gradientzusammensetzungsschicht 12a und einer Konstantzusammensetzungsschicht 12b gebildet wird, die Dicke der Gradientzusammensetzungsschicht 12a und der Konstantzusammensetzungsschicht 12b nach jeder Schrittwiederholung allmählich verringert wird.
In anderen Worten, bei dieser zweiten Ausführung wird der epitaktische Wachstumsschritt für die Gradientzusammensetzungsschicht 12a und die Konstantzusammensetzungsschicht 12b verwendet, um eine erste Gradientzusammensetzungsschicht 12a und eine erste Konstantzusammensetzungsschicht 12b zu wachsen, und dann danach wiederholt, um eine zweite Gradientzusammensetzungsschicht 12a und eine zweite Konstantzusammensetzungsschicht 12b zu wachsen, welche dünner sind als die erste Gradientzusammensetzungsschicht 12a und die erste Konstantzusammensetzungsschicht 12b. Ähnlich werden eine dritte Gradientzusammensetzungsschicht 12a und eine dritte Konstantzusammensetzungsschicht 12b gewachsen, welche dünner sind als die zweite Gradientzusammensetzungsschicht 12a und die zweite Konstantzusammensetzungsschicht 12b, und schließlich wird eine vierte Gradientzusammensetzungsschicht 12a und eine vierte Konstantzusammensetzungsschicht 12b gewachsen, welche dünner als die dritte Gradientzusammensetzungsschicht 12a und die dritte Konstantzusammensetzungsschicht 12b, womit die Bildung der gestuften Gradientschicht 12 vollendet ist.
In anderen Worten, wenn die erste Gradientzusammensetzungsschicht 12a und die erste Konstantzusammensetzungsschicht 12b als l1 bezeichnet werden, die zweite Gradientzusammensetzungsschicht 12a und zweite Konstantzusammensetzungsschicht 12b als l2 bezeichnet werden, die dritte Gradientzusammensetzungsschicht 12a und die dritte Konstantzusammensetzungsschicht 12b als l3 bezeichnet werden, und die vierte Gradientzusammensetzungsschicht 12a und die vierte Konstantzusammensetzungsschicht 12b als l4 bezeichnet werden, dann wird die Laminierung der Schichten so vollendet, dass l1 < l2 < l3 < l4.
Die kritische Filmdicke, bei welcher die Keimbildung von Dislokationen beginnt, hängt von dem Ge- Zusammensetzungsverhältnis ab, aber die Dicken der oben beschriebenen Schichten sind auf einen größeren Wert als diesen Grenzwert eingestellt, so dass Dislokationen, welche für die Gitterrelaxation wesentlich sind, gleichmäßig durch jede Schicht hindurch auftreten werden.
Ferner ist der Gradient des Ge-Zusammensetzungsverhältnisses in jeder der Gradientzusammensetzungsschichten 12a auf den gleichen Wert eingestellt.
Wie oben beschrieben wird das Auftreten von Dislokationen mit ansteigendem Ge-Zusammensetzungsverhältnis wahrscheinlicher, so dass während in Fällen, wie in der ersten Ausführung, bei welcher der Filmbildungsprozess mit der gleichen Filmdicke wiederholt wird, die Keimbildungsdichte von Dislokationen innerhalb der oberen Schichten höher ist, kann in Fällen wie jenem der zweiten Ausführung, bei welcher die Dicke der Gradientzusammensetzungsschicht 12a und der Konstantzusammensetzungsschicht 12b mit jeder Schrittwiederholung allmählich verringert wird, das Maß der Dislokationskeimbildung innerhalb jeder Schicht auf einem gleichmäßigeren Maß gehalten werden.
Der technische Umfang der vorliegenden Erfindung ist nicht auf die oben beschriebenen Ausführungen beschränkt, und man versteht, dass innerhalb des Geistes und Umfangs der vorliegenden Erfindung verschiedene Modifikationen daran ausgeführt werden können.
Zum Beispiel fällt auch ein Halbleitersubstrat, bei welchem eine zusätzliche SiGe-Schicht auf der gespannten Si-Schicht 4 des Halbleiterwafers W der obigen Ausführung vorgesehen ist, in den Umfang der vorliegenden Erfindung.
In den obigen Ausführungen war die Zahl der Wiederholungen des epitaktischen Wachstumsschritts zur Bildung der Gradientzusammensetzungsschicht und der Konstantzusammensetzungsschicht auf vier (Zahl der Schritte: 4) eingestellt, aber es ist auch eine andere Zahl von Schritten möglich. Wie oben beschrieben ist vier die optimale Zahl von Wiederholungen zur effektiven Verringerung sowohl der Windungsdislokationsdichte als auch der Oberflächenrauhigkeit, obwohl die Einstellung der Zahl der Wiederholungen auf eine Zahl von 4 bis 7 die Verringerung der Windungsdislokationsdichte auf weniger als die Hälfte des Werts ermöglicht, der nach einer Wiederholung folgt, und die Einstellung der Zahl der Wiederholungen auf entweder drei oder vier ermöglicht die Verringerung der Oberflächenrauhigkeit auf ein Minimum.
Ferner wurde in den zuvor erwähnten Ausführungen ein Halbleitersubstrat mit einer SiGe-Schicht als MOSFET-Substrat hergestellt, aber die vorliegende Erfindung kann auch auf Substrate für andere Zwecke angewendet werden. Zum Beispiel könnte das Verfahren zur Bildung einer SiGe-Schicht und das Halbleitersubstrat der vorliegenden Erfindung auch auf ein Substrat für eine Solarzelle angewendet werden. Speziell könnte ein Solarzellen-Substrat hergestellt werden, in dem auf einem Siliziumsubstrat der ersten oder zweiten der obigen zwei Ausführungen eine Gradientzusammensetzungsschicht aus SiGe gebildet wird, in welcher das Ge- Zusammensetzungsverhältnis allmählich erhöht wird, bis die oberste Oberfläche 100% Ge ist, und dann Abscheiden eines Films aus GaAs (Gallium-Arsenid) über der Gradientzusammensetzungsschicht. Indem man dies tut, kann ein Solarzellen-Substrat hoher Qualität mit einer niedrigen Dislokationsdichte hergestellt werden.
Es folgt eine Beschreibung der Ergebnisse von Beobachtungen von Transmissionselektronmikroskop-Bildern (TEM) von tatsächlich hergestellten Halbleitersubstraten nach der vorliegenden Erfindung.
Zunächst, zum Zwecke des Vergleichs, wurden herkömmliche Techniken verwendet, um Substrate herzustellen, in welchen (A) eine SiGe-Schicht gebildet wurde, indem das Ge- Zusammensetzungsverhältnis linear erhöht wurde, und (B) eine SiGe-Schicht gebildet wurde, indem das Ge- Zusammensetzungsverhältnis in einer Serie von Stufen erhöht wurde, und die TEM-Bilder für diese Vergleichswafer wurden dann betrachtet.
In der herkömmlichen Technik (A) zeigte das TEM-Bild, dass Dislokationen vergleichsweise zufällig gebildet waren, und die Tatsache, dass beinahe keine Dislokationen in der obersten Schicht beobachtet wurden, in welcher das Ge- Zusammensetzungsverhältnis konstant war, zeigt an, dass ein Mechanismus arbeitet, um die Dislokationen in eine laterale Richtung (zum Waferrand) ausbreiten zu lassen. Gleichzeitig wurde jedoch eine bedeutende Anzahl von Dislokationen beobachtet, die sich in die Richtung der Oberfläche fortsetzten.
Darüber hinaus zeigte das TEM-Bild bei der konventionellen Technik (B), dass Dislokationen in jenen Bereichen konzentriert waren, in welchem sich die Zusammensetzung änderte. Ferner zeigten die Ergebnissen von Beobachtungen des TEM-Bildes und von Ätzlöchern, dass die Dichte dieser Dislokationen extrem hoch war. In diesem Fall wird wie oben angenommen, dass ein Mechanismus arbeitet, damit sich die Dislokationen in eine laterale Richtung ausbreiten, obwohl es auch eine bedeutende Zahl von Dislokationen gibt, welche sich in die Richtung der Oberfläche ausbreiten, da die ursprüngliche Dislokationskeimbildungs-Formationsdichte auch extrem hoch ist, so dass die Windungsdislokationsdichte auch hoch ist.
Im Gegensatz dazu, mit einem Halbleiterwafer der vorliegenden Erfindung, welcher durch die obige Ausführung hergestellt wurde, nämlich ein Wafer mit einer SiGe-Schicht, in welcher das Ge-Zusammensetzungsverhältnis in einer Reihe von geneigten Stufen zunimmt, zeigten Beobachtungen, dass Dislokationen gleichmäßig innerhalb der Gradientzusammensetzungsschicht auftreten, und in eine laterale Richtung auf vergleichsweise geordnete Weise auftreten. Es wird angenommen, dass dies an der Tatsache liegt, dass obwohl ein Mechanismus existiert, damit die Dislokationen sich in eine laterale Richtung ausbreiten, und sich Dislokationen zur Oberfläche ausbreiten, werden die sich zur Oberfläche ausbreitenden Dislokationen durch die Effekte der Grenzen innerhalb des Zusammensetzungsverhältnisses, an welchen die Zusammensetzung konstant wird, in die laterale Richtung gelenkt.
Gemäß eines Halbleiterwafers, der durch ein Herstellungsverfahren der vorliegenden Erfindung hergestellt wurde, ist es auf diese Weise weniger wahrscheinlich, dass Dislokationen an Übergängen bzw. Grenzen konzentriert werden, als mit herkömmlichen Techniken, und diese vergleichsweise gleichmäßige Bildung von Dislokationen kann in den TEM- Bildern beobachtet werden.

Claims (15)

1. Halbleitersubstrat (W0), umfassend ein Si-Substrat (1), auf welchem eine SiGe-Pufferschicht (2, 12) gebildet ist, die aus einer Vielzahl von laminierten Schichten aufgebaut ist, welche abwechselnde Schichten aus einer SiGe-Gradientzusammensetzungsschicht (2a, 12a) umfassen, in welcher ein Ge-Zusammensetzungsverhältnis sich von einem Ge-Zusammensetzungsverhältnis eines Basismaterials allmählich erhöht, und einer SiGe- Konstantzusammensetzungsschicht (2b, 12b), welche über der Gradientzusammensetzungsschicht vorgesehen ist, und in welcher ein Ge-Zusammensetzungsverhältnis gleich ist wie jenes einer oberen Oberfläche der Gradientzusammensetzungsschicht.
2. Halbleitersubstrat (W0) nach Anspruch 1, wobei die SiGe-Pufferschicht (2, 12) von 4 bis 7 Paaren von laminierten Schichten umfasst, wobei ein Paar eine der Gradientzusammensetzungsschichten (2a, 12a) und eine der Konstantzusammensetzungsschichten (2b, 12b) umfasst.
3. Halbleitersubstrat (W0) nach Anspruch 1, wobei die SiGe-Pufferschicht (2, 12) 3 oder 4 Paare von laminierten Schichten umfasst, wobei ein Paar eine der Gradientzusammensetzungsschichten (2a, 12a) und eine der Konstantzusammensetzungsschichten (2b, 12b) umfasst.
4. Halbleitersubstrat (W0) nach Anspruch 1, wobei die SiGe-Pufferschicht (2, 12) so gebildet ist, dass die Dicken der Gradientzusammensetzungsschichten (2a, 12a) und der Konstantzusammensetzungsschichten (2b, 12b) so eingestellt sind, dass sie mit zunehmendem Abstand von dem Si-Substrat (1) allmählich abnehmen.
5. Halbleitersubstrat (W) umfassend eine gespannte Si- Schicht (4), welche entweder direkt über der SiGe- Pufferschicht (2, 12) des Halbleitersubstrats (W0) nach einem der Ansprüche 1 bis 4 vorgesehen ist, oder mit einer weiteren, dazwischen liegenden SiGe-Schicht auf der SiGe-Pufferschicht vorgesehen ist.
6. Feldeffekt-Transistor mit einem Kanalgebiet auf einer gespannten Si-Schicht (4) auf einer SiGe-Schicht, wobei das Kanalgebiet auf der gespannten Si-Schicht (4) des Halbleitersubstrats nach Anspruch 5 gebildet ist.
7. Verfahren zur Bildung einer SiGe-Schicht auf einem Si- Substrat (1), wobei
ein Schritt zum epitaktischen Wachsen einer SiGe- Gradientzusammensetzungsschicht (2a, 12a), in welcher ein Ge-Zusammensetzungsverhältnis von einem Ge- Zusammensetzungsverhältnis eines Basismaterials allmählich zunimmt, und
ein Schritt um auf der Gradientzusammensetzungsschicht eine SiGe-Konstantzusammensetzungsschicht (2b, 12b) epitaktisch zu wachsen, in welcher ein Ge- Zusammensetzungsverhältnis gleich ist wie jenes eines abschließenden Ge-Zusammensetzungsverhältnisses der Gradientzusammensetzungsschicht (2a, 12a),
wiederholt durchgeführt werden, um eine Vielzahl von Schichten über dem Si-Substrat (1) zu bilden und eine SiGe-Schicht zu erzeugen, bei welcher ein Ge- Zusammensetzungsverhältnis sich mit einer Serie von Stufen ändert, welche relativ zu einer Richtung der Filmbildung geneigt sind.
8. Verfahren zur Bildung einer SiGe-Schicht nach Anspruch 7, wobei die Schritte zum epitaktischen Wachsen der Gradientzusammensetzungsschicht (2a, 12a) und der Konstantzusammensetzungsschicht (2b, 12b) von 4 bis 7 mal wiederholt werden.
9. Verfahren zur Bildung einer SiGe-Schicht nach Anspruch 7, wobei die Schritte zum epitaktischen Wachsen der Gradientzusammensetzungsschicht (2a, 12a) und der Konstantzusammensetzungsschicht (2b, 12b) 3 oder 4 mal wiederholt werden.
10. Verfahren zur Bildung einer SiGe-Schicht nach Anspruch 7, wobei eine Dicke der Gradientzusammensetzungsschicht (2a, 12a) und der Konstantzusammensetzungsschicht (2b, 12b) in den epitaktischen Wachstumsschritten nach jeder Schrittwiederholung allmählich verringert wird.
11. Verfahren zur Bildung einer gespannten Si-Schicht (4) auf einem Si-Substrat (1) mit dazwischen liegender SiGe- Schicht, umfassend
einen Schritt zum epitaktischen Wachstum einer SiGe- Pufferschicht (2, 12) auf einem Si-Substrat (1) unter Verwendung eines Verfahrens zur Bildung einer SiGe- Schicht nach einem der Ansprüche 7 bis 10, und
einen Schritt zum epitaktischen Wachsen einer gespannten Si-Schicht (4) entweder direkt auf der SiGe- Pufferschicht (2, 12), oder mit einer weiteren, dazwischen liegenden SiGe-Schicht.
12. Verfahren zur Herstellung eines Feldeffekt-Transistors mit einem Kanalgebiet, das auf einer gespannten Si- Schicht (4) gebildet ist, die epitaktisch auf einer SiGe-Schicht gewachsen ist, wobei die gespannte Si- Schicht (4) unter Verwendung eines Verfahrens zur Bildung einer gespannten Si-Schicht (4) nach Anspruch 11 gebildet wird.
13. Halbleitersubstrat (W0) mit einer über einem Si-Substrat (1) gebildeten SiGe-Schicht, wobei die SiGe-Schicht unter Verwendung eines Verfahrens zur Bildung einer SiGe-Schicht nach einem der Ansprüche 7 bis 10 gebildet ist.
14. Halbleitersubstrat (W) mit einer gespannten Si-Schicht (4), die auf einem Si-Substrat (1) mit einer dazwischen liegenden SiGe-Schicht gebildet ist, wobei die gespannte Si-Schicht (4) unter Verwendung eines Verfahrens zur Bildung einer gespannten Si-Schicht. (4) nach Anspruch 11 gebildet ist.
15. Feldeffekt-Transistor mit einem Kanalgebiet, das auf einer gespannten Si-Schicht (4) gebildet ist, die epitaktisch über einer SiGe-Schicht gewachsen ist, wobei die gespannte Si-Schicht (4) unter Verwendung eines Verfahrens zur Bildung einer gespannten Si-Schicht (4) nach Anspruch 11 gebildet ist.
DE10137369A 2000-08-01 2001-07-31 Halbleitersubstrat, Feldeffekt-Transistor, Verfahren zur Bildung einer SiGe-Schicht und Verfahren zur Bildung einer gespannten Si-Schicht unter Verwendung derselben, und Verfahren zur Herstellung eines Feldeffekt-Transistors Expired - Fee Related DE10137369B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000233640 2000-08-01
JP2000-233640 2000-08-01
JP2001165695A JP4269541B2 (ja) 2000-08-01 2001-05-31 半導体基板と電界効果型トランジスタ並びにＳｉＧｅ層の形成方法及びこれを用いた歪みＳｉ層の形成方法と電界効果型トランジスタの製造方法
JP2001-165695 2001-05-31

Publications (2)

Publication Number Publication Date
DE10137369A1 true DE10137369A1 (de) 2002-04-25
DE10137369B4 DE10137369B4 (de) 2012-08-09

Family

ID=26597197

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10137369A Expired - Fee Related DE10137369B4 (de) 2000-08-01 2001-07-31 Halbleitersubstrat, Feldeffekt-Transistor, Verfahren zur Bildung einer SiGe-Schicht und Verfahren zur Bildung einer gespannten Si-Schicht unter Verwendung derselben, und Verfahren zur Herstellung eines Feldeffekt-Transistors

Country Status (6)

Country Link
US (1) US6525338B2 (de)
JP (1) JP4269541B2 (de)
KR (1) KR100650454B1 (de)
CN (1) CN1216405C (de)
DE (1) DE10137369B4 (de)
TW (1) TW517284B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7198997B2 (en) 2002-11-28 2007-04-03 Sumitomo Mitsubishi Silicon Corporation Method for producing semiconductor substrate, method for producing field effect transistor, semiconductor substrate, and field effect transistor
US7405142B2 (en) 2003-02-04 2008-07-29 Sumco Corporation Semiconductor substrate and field-effect transistor, and manufacturing method for same

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001054175A1 (en) * 2000-01-20 2001-07-26 Amberwave Systems Corporation Low threading dislocation density relaxed mismatched epilayers without high temperature growth
US6855649B2 (en) * 2001-06-12 2005-02-15 International Business Machines Corporation Relaxed SiGe layers on Si or silicon-on-insulator substrates by ion implantation and thermal annealing
US6515335B1 (en) * 2002-01-04 2003-02-04 International Business Machines Corporation Method for fabrication of relaxed SiGe buffer layers on silicon-on-insulators and structures containing the same
KR100460201B1 (ko) * 2002-04-08 2004-12-08 한국전자통신연구원 ＳｉＧｅ/Ｓｉ 이종 접합 전계 효과 트랜지스터 제조용 기판의 형성 방법
JP2003347229A (ja) 2002-05-31 2003-12-05 Renesas Technology Corp 半導体装置の製造方法および半導体装置
GB0212616D0 (en) * 2002-05-31 2002-07-10 Univ Warwick Formation of lattice-tuning semiconductor substrates
US20030227057A1 (en) 2002-06-07 2003-12-11 Lochtefeld Anthony J. Strained-semiconductor-on-insulator device structures
US6995430B2 (en) * 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
EP1530800B1 (de) * 2002-08-23 2016-12-14 Taiwan Semiconductor Manufacturing Company, Ltd. Halbleiter-heterostrukturen mit reduzierter anhäufung von versetzungen und entsprechende herstellungsverfahren
US7594967B2 (en) * 2002-08-30 2009-09-29 Amberwave Systems Corporation Reduction of dislocation pile-up formation during relaxed lattice-mismatched epitaxy
GB0220438D0 (en) * 2002-09-03 2002-10-09 Univ Warwick Formation of lattice-turning semiconductor substrates
WO2004102635A2 (en) * 2002-10-30 2004-11-25 Amberwave Systems Corporation Methods for preserving strained semiconductor layers during oxide layer formation
JP3851950B2 (ja) * 2002-11-19 2006-11-29 国立大学法人名古屋大学 シリコンゲルマニウム膜の作製方法、エピタキシャル成長用基板、多層膜構造体及びヘテロ接合電界効果トランジスタ
US6730576B1 (en) * 2002-12-31 2004-05-04 Advanced Micro Devices, Inc. Method of forming a thick strained silicon layer and semiconductor structures incorporating a thick strained silicon layer
KR100889886B1 (ko) * 2003-01-07 2009-03-20 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 박층을 박리한 후 다층 구조를 포함하는 웨이퍼의 재활용방법
EP1439570A1 (de) * 2003-01-14 2004-07-21 Interuniversitair Microelektronica Centrum ( Imec) Spannungsrelaxierte SiGe Pufferschichten für Anordnungen mit hoher Beweglichkeit und Herstellungsverfahren
EP2337062A3 (de) * 2003-01-27 2016-05-04 Taiwan Semiconductor Manufacturing Company, Limited Herstellungsverfahren von HALBLEITERSTRUKTUREN MIT STRUKTURHOMOGENITÄT
US6995427B2 (en) 2003-01-29 2006-02-07 S.O.I.Tec Silicon On Insulator Technologies S.A. Semiconductor structure for providing strained crystalline layer on insulator and method for fabricating same
DE10310740A1 (de) * 2003-03-10 2004-09-30 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer spannungsrelaxierten Schichtstruktur auf einem nicht gitterangepassten Substrat, sowie Verwendung eines solchen Schichtsystems in elektronischen und/oder optoelektronischen Bauelementen
US7026249B2 (en) * 2003-05-30 2006-04-11 International Business Machines Corporation SiGe lattice engineering using a combination of oxidation, thinning and epitaxial regrowth
US20050196925A1 (en) * 2003-12-22 2005-09-08 Kim Sang H. Method of forming stress-relaxed SiGe buffer layer
JP2005244187A (ja) * 2004-01-30 2005-09-08 Toshiba Ceramics Co Ltd 歪みシリコンウエハおよびその製造方法
US7247583B2 (en) 2004-01-30 2007-07-24 Toshiba Ceramics Co., Ltd. Manufacturing method for strained silicon wafer
GB2411047B (en) * 2004-02-13 2008-01-02 Iqe Silicon Compounds Ltd Compound semiconductor device and method of producing the same
US7767619B2 (en) * 2004-07-09 2010-08-03 Sud-Chemie Inc. Promoted calcium-aluminate supported catalysts for synthesis gas generation
JP2006080278A (ja) 2004-09-09 2006-03-23 Toshiba Ceramics Co Ltd 歪みシリコンウエハおよびその製造方法
US20060088966A1 (en) * 2004-10-21 2006-04-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having a smooth EPI layer and a method for its manufacture
CN1808268B (zh) * 2005-01-18 2010-10-06 中芯国际集成电路制造(上海)有限公司 用于应变硅mos晶体管的金属硬掩模方法和结构
US7176072B2 (en) * 2005-01-28 2007-02-13 Sharp Laboratories Of America, Inc Strained silicon devices transfer to glass for display applications
EP1705697A1 (de) * 2005-03-21 2006-09-27 S.O.I. Tec Silicon on Insulator Technologies S.A. Zusammensetzunsgradierte Schichtstruktur und ihre Herstellung
US8324660B2 (en) 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US9153645B2 (en) 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
JP2007088213A (ja) * 2005-09-22 2007-04-05 Tokyo Univ Of Agriculture & Technology 半導体薄膜素子およびその製造方法
KR100712535B1 (ko) * 2005-09-26 2007-04-27 삼성전자주식회사 측부 성장을 억제할 수 있는 선택적 에피택셜 성장층을갖는 반도체 소자 및 그 제조방법
US7427765B2 (en) * 2005-10-03 2008-09-23 Jeol, Ltd. Electron beam column for writing shaped electron beams
WO2007112066A2 (en) * 2006-03-24 2007-10-04 Amberwave Systems Corporation Lattice-mismatched semiconductor structures and related methods for device fabrication
US7785995B2 (en) * 2006-05-09 2010-08-31 Asm America, Inc. Semiconductor buffer structures
US20090078309A1 (en) * 2007-09-24 2009-03-26 Emcore Corporation Barrier Layers In Inverted Metamorphic Multijunction Solar Cells
US7608526B2 (en) * 2006-07-24 2009-10-27 Asm America, Inc. Strained layers within semiconductor buffer structures
US8173551B2 (en) 2006-09-07 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Defect reduction using aspect ratio trapping
US7875958B2 (en) * 2006-09-27 2011-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Quantum tunneling devices and circuits with lattice-mismatched semiconductor structures
WO2008051503A2 (en) 2006-10-19 2008-05-02 Amberwave Systems Corporation Light-emitter-based devices with lattice-mismatched semiconductor structures
US8304805B2 (en) * 2009-01-09 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor diodes fabricated by aspect ratio trapping with coalesced films
US9508890B2 (en) * 2007-04-09 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Photovoltaics on silicon
US8237151B2 (en) * 2009-01-09 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
US7825328B2 (en) * 2007-04-09 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride-based multi-junction solar cell modules and methods for making the same
US7531854B2 (en) 2007-05-04 2009-05-12 Dsm Solutions, Inc. Semiconductor device having strain-inducing substrate and fabrication methods thereof
US8329541B2 (en) 2007-06-15 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. InP-based transistor fabrication
DE112008002387B4 (de) 2007-09-07 2022-04-07 Taiwan Semiconductor Manufacturing Co., Ltd. Struktur einer Mehrfachübergangs-Solarzelle, Verfahren zur Bildung einer photonischenVorrichtung, Photovoltaische Mehrfachübergangs-Zelle und Photovoltaische Mehrfachübergangs-Zellenvorrichtung,
US7524740B1 (en) 2008-04-24 2009-04-28 International Business Machines Corporation Localized strain relaxation for strained Si directly on insulator
US8183667B2 (en) 2008-06-03 2012-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial growth of crystalline material
US8274097B2 (en) 2008-07-01 2012-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
US8981427B2 (en) 2008-07-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
US20100072515A1 (en) * 2008-09-19 2010-03-25 Amberwave Systems Corporation Fabrication and structures of crystalline material
WO2010033813A2 (en) 2008-09-19 2010-03-25 Amberwave System Corporation Formation of devices by epitaxial layer overgrowth
US8253211B2 (en) 2008-09-24 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor sensor structures with reduced dislocation defect densities
JP2010141272A (ja) 2008-12-15 2010-06-24 Sumco Corp エピタキシャルウェーハとその製造方法
CN102379046B (zh) * 2009-04-02 2015-06-17 台湾积体电路制造股份有限公司 从晶体材料的非极性平面形成的器件及其制作方法
US8504766B2 (en) 2010-04-15 2013-08-06 Netapp, Inc. Methods and apparatus for cut-through cache management for a mirrored virtual volume of a virtualized storage system
US8609453B2 (en) 2010-11-22 2013-12-17 International Business Machines Corporation Low cost solar cell manufacture method employing a reusable substrate
US9127345B2 (en) 2012-03-06 2015-09-08 Asm America, Inc. Methods for depositing an epitaxial silicon germanium layer having a germanium to silicon ratio greater than 1:1 using silylgermane and a diluent
US9171715B2 (en) 2012-09-05 2015-10-27 Asm Ip Holding B.V. Atomic layer deposition of GeO2
GB2519338A (en) * 2013-10-17 2015-04-22 Nanogan Ltd Crack-free gallium nitride materials
US9218963B2 (en) 2013-12-19 2015-12-22 Asm Ip Holding B.V. Cyclical deposition of germanium
CN105047748B (zh) * 2015-05-28 2017-08-11 中山大学 一种硅锗异质结太阳电池及其制备方法
US9607990B2 (en) 2015-08-28 2017-03-28 International Business Machines Corporation Method to form strained nFET and strained pFET nanowires on a same substrate
US9666669B1 (en) 2015-12-22 2017-05-30 International Business Machines Corporation Superlattice lateral bipolar junction transistor
US10170660B2 (en) * 2015-12-22 2019-01-01 International Business Machines Corporation Digital alloy germanium heterojunction solar cell

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5221413A (en) 1991-04-24 1993-06-22 At&T Bell Laboratories Method for making low defect density semiconductor heterostructure and devices made thereby
US5442205A (en) * 1991-04-24 1995-08-15 At&T Corp. Semiconductor heterostructure devices with strained semiconductor layers
JPH0982944A (ja) * 1995-09-18 1997-03-28 Toshiba Corp 歪シリコン電界効果トランジスタ及びその製造方法
US6039803A (en) 1996-06-28 2000-03-21 Massachusetts Institute Of Technology Utilization of miscut substrates to improve relaxed graded silicon-germanium and germanium layers on silicon

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7198997B2 (en) 2002-11-28 2007-04-03 Sumitomo Mitsubishi Silicon Corporation Method for producing semiconductor substrate, method for producing field effect transistor, semiconductor substrate, and field effect transistor
US7405142B2 (en) 2003-02-04 2008-07-29 Sumco Corporation Semiconductor substrate and field-effect transistor, and manufacturing method for same

Also Published As

Publication number Publication date
KR100650454B1 (ko) 2006-11-28
US6525338B2 (en) 2003-02-25
KR20020011338A (ko) 2002-02-08
US20020017642A1 (en) 2002-02-14
DE10137369B4 (de) 2012-08-09
CN1336684A (zh) 2002-02-20
CN1216405C (zh) 2005-08-24
JP2002118254A (ja) 2002-04-19
JP4269541B2 (ja) 2009-05-27
TW517284B (en) 2003-01-11

Similar Documents

Publication Publication Date Title
DE10137369B4 (de) Halbleitersubstrat, Feldeffekt-Transistor, Verfahren zur Bildung einer SiGe-Schicht und Verfahren zur Bildung einer gespannten Si-Schicht unter Verwendung derselben, und Verfahren zur Herstellung eines Feldeffekt-Transistors
EP1604390B1 (de) Verfahren zur herstellung einer spannungsrelaxierten schichtstruktur auf einem nicht gitterangepassten substrat sowie verwendung eines solchen schichtsystems in elektronischen und/oder optoelektronischen bauelementen
DE60128134T2 (de) Gallium nitrid materialen und verfahren zur herstellung von schichten dieser materialen
DE3119886C2 (de)
EP1697998B1 (de) Feldeffekttransistor mit heteroschichtstruktur sowie zugehöriges herstellungsverfahren
DE102010039147B4 (de) Halbleiterstruktur und ein Verfahren zum Bilden derselben
DE3225398C2 (de)
DE10025264A1 (de) Feldeffekt-Transistor auf der Basis von eingebetteten Clusterstrukturen und Verfahren zu seiner Herstellung
EP1051740A1 (de) Verfahren zur herstellung einer einkristallinen schicht auf einem nicht gitterangepasstem substrat, sowie eine oder mehrere solcher schichten enthaltendes bauelement
DE69631662T2 (de) GaAs-SUBSTRAT MIT GRADIERT ZUSAMMENGESETZTEM AeGaAsSb-PUFFER ZUR HERSTELLUNG VON FELDEFFEKTTRANSISTOREN MIT HOHEM INDIUM-GEHALT
EP0809279A2 (de) Verfahren zur Herstellung eines MOS-Transistors
EP2150970A2 (de) Nitridhalbleiterbauelement-schichtstruktur auf einer gruppe-iv-substratoberfläche
DE112013005593T5 (de) Gitterfehlangepasster Heteroepitaxialfilm
DE102018213434A1 (de) Verfahren zur Herstellung von Galliumnitridsubstrat unter Verwendung der Multiionimplantation
DE10229003B4 (de) Ein Verfahren zur Herstellung eines SOI-Feldeffekttransistorelements mit einem Rekombinationsgebiet
DE102012217631A1 (de) Optoelektronisches Bauelement mit einer Schichtstruktur
EP1497855B1 (de) Verfahren zur herstellung einer oder mehrerer einkristalliner schichten mit jeweils unterschiedlicher gitterstruktur in einer ebene einer schichtenfolge
DE69637500T2 (de) Bipolartransistor mit epitaxialer Basis und Verfahren zur Herstellung
WO2004057680A1 (de) Strahlungsemittierender halbleiterkörper und verfahren zu dessen herstellung
EP0619921A1 (de) Elektronisches bauelement und verfahren zu dessen herstellung
DE69735056T2 (de) VERFAHREN ZUR HERSTELLUNG EINES HALBLEITERBAUELEMENTS MIT SiC-HALBLEITERSCHICHTEN MITTELS EINES IMPLANTIERUNGSSCHRITTS
DE3604798C2 (de)
DE3334236C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE112017005704T5 (de) Verfahren zum Herstellen eines Silizium-Einkristalls und Silizium-Einkristallwafer
DE19819259A1 (de) Verfahren zur epitaktischen Herstellung von Halbleiter-Wachstumsinseln

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20121110

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee