DE10142283A1 - Verfahren und Vorrichtung zum Erfassen eines Signalpegels - Google Patents

Verfahren und Vorrichtung zum Erfassen eines Signalpegels

Info

Publication number
DE10142283A1
DE10142283A1 DE10142283A DE10142283A DE10142283A1 DE 10142283 A1 DE10142283 A1 DE 10142283A1 DE 10142283 A DE10142283 A DE 10142283A DE 10142283 A DE10142283 A DE 10142283A DE 10142283 A1 DE10142283 A1 DE 10142283A1
Authority
DE
Germany
Prior art keywords
signal
delay
pulse
delay units
analog input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10142283A
Other languages
English (en)
Other versions
DE10142283B4 (de
Inventor
Takamoto Watanabe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of DE10142283A1 publication Critical patent/DE10142283A1/de
Application granted granted Critical
Publication of DE10142283B4 publication Critical patent/DE10142283B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G04HOROLOGY
    • G04FTIME-INTERVAL MEASURING
    • G04F10/00Apparatus for measuring unknown time intervals by electric means
    • G04F10/005Time-to-digital converters [TDC]
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/14Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/50Analogue/digital converters with intermediate conversion to time interval
    • H03M1/502Analogue/digital converters with intermediate conversion to time interval using tapped delay lines
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/60Analogue/digital converters with intermediate conversion to frequency of pulses

Abstract

Ein analoges Eingangssignal wird einer Pulsverzögerungsschaltung eingegeben, welche eine Serienverbindung von Verzögerungseinheiten enthält. Das analoge Eingangssignal steuert von den jeweiligen Verzögerungseinheiten bereitgestellte Signalverzögerungszeiten. Ein Pulssignal wird der Pulsverzögerungsschaltung eingegeben. Das Pulssignal wird der Pulsverzögerungsschaltung übertragen, während es aufeinanderfolgend von den Verzögerungseinheiten verzögert wird. Es wird eine Anzahl der Verzögerungseinheiten erfasst, durch welche das Pulssignal während einer Festlegungszeit von einem Augenblick an hindurchgetreten ist, zu welchem das Pulssignal der Pulsverzögerungsschaltung eingegeben wird. Eine Information stellvertretend einem Pegel des analogen Eingangssignals wird im Ansprechen auf die erfasste Anzahl erzeugt.

Description

Hintergrund der Erfindung Gebiet der Erfindung
Diese Erfindung bezieht sich auf ein Verfahren zum Erfassen eines Signalpegels, welches eine Filterfunktion besitzt. Ebenfalls bezieht sich diese Erfindung auf eine Vorrichtung zum Erfassen eines Signalpegels, welche eine Filterfunktion besitzt.
Beschreibung der verwandten Technik
Ein herkömmliches Steuersystem enthält einen Sensor zum Erfassen eines Zustands eines gesteuerten Objekts und zum Ausgeben eines dazu repräsentativen Analogsignals und einen Controller zum Verarbeiten des Sensorausgangssi­ gnals. Es ist bekannt einen Tiefpassfilter zwischen dem Sensor und dem Controller vorzusehen. Der Tiefpassfilter entfernt ein Hochfrequenzrauschen aus dem Sensorausgangs­ signal und führt das resultierende rauschfreie Signal dem Controller zu. Der Tiefpassfilter ist vom analogen oder digitalen Typ.
Der Tiefpassfilter eines analogen Typs besitzt eine Grenz- bzw. Abschneidefrequenz, welche durch die Parame­ ter eines Widerstands eines Kondensators bestimmt wird. Die Parameter des Widerstands und des Kondensators hängen von der Temperatur ab. Daher hängt die Grenzfrequenz des Tiefpassfilters eines analogen Typs von der Temperatur ab.
Der Tiefpassfilter eines digitalen Typs verwendet viele Transistoren und ist im Bezug auf einen Schaltungs­ umfang groß und bezüglich der Kosten aufwendig. Der Tief­ passfilter eines digitalen Typs enthält einen Antialiasing-Vorfilter und einen A/D-Wandler (Analog/Digitalwandler), welcher vor der Stufe des digi­ talen Filterns lokalisiert ist. Der Vorfilter verwendet einen Tiefpassfilter eines analogen Typs. Wie vorausge­ hend erwähnt hängt die Grenzfrequenz des Tiefpassfilters eines analogen Typs von der Temperatur ab.
Die U.S.P. 5,396,247 offenbart eine Pulszirkulations­ schaltung, welche invertierende Schaltungen enthält, die jeweils ein Eingangssignal invertieren und eine Inversion bzw. Umkehrung des Eingangssignals ausgeben. Eine Zeit der Signalumkehrung von jeder der invertierenden Schal­ tungen hängt von einer zugeführten Versorgungsspannung ab. Eine der invertierenden Schaltungen bildet eine in­ vertierende Triggerschaltung zum Starten, welche bei der Inversionsoperation steuerbar ist. Durch die Pulszirkula­ tionsschaltung zirkuliert ein Pulssignal, nachdem die in­ vertierende Triggerschaltung mit dem Betrieb begonnen hat. Ein einem Eingangsspannungssignal unterworfener Ein­ gangsanschluss ist mit Spannungsversorgungsleitungen der jeweiligen invertierenden Schaltungen zum Anlegen eines analogen Spannungssignals an die invertierenden Schaltun­ gen als zugeführte Versorgungsspannung verbunden. Ein Zähler dient dazu eine Anzahl von vollständigen Zirkula­ tionen des Pulssignals durch die Pulszirkulationsschal­ tung zu zählen. Eine Zirkulationspositionserfassungs­ vorrichtung dient dazu eine Zirkulationsposition des Pulssignals in der Pulszirkulationsschaltung auf der Grundlage von Ausgangssignalen der jeweiligen invertie­ renden Schaltungen zu erfassen. Eine Steuervorrichtung ist wirksam die invertierende Triggerschaltung zu akti­ vieren und dadurch die Pulszirkulationsoperation der Pulszirkulationsschaltung zu starten und die Zirkulati­ onspositionserfassungsvorrichtung in dem Augenblick zu aktivieren, welcher einem Augenblick des Startens des Pulszirkulationsbetriebs um eine gegebene Zeit folgt. Ei­ ne Ausgangsvorrichtung ist wirksam digitale Ausgangsdaten als Ergebnis einer A/D-Umwandlung des analogen Spannungs­ signals auszugeben. Die A/D-Umwandlungsergebnisdaten be­ sitzen niederwertige Bits, welche sich aus digitalen Aus­ gangsdaten der Zirkulationspositionserfassungsvorrichtung zusammensetzen, und höherwertige Bits, welche sich aus digitalen Ausgangsdaten des Zählers zusammensetzen.
Kurzfassung der Erfindung
Eine erste Aufgabe dieser Erfindung ist es, ein Ver­ fahren zum Erfassen eines Signalpegels bereitzustellen, welches eine stabile Filterfunktion zum Entfernen eines Hochfrequenzrauschens besitzt.
Eine zweite Aufgabe dieser Erfindung ist es, eine Vorrichtung zum Erfassen eines Signalpegels bereitzustel­ len, welche eine stabile Filterfunktion zum Entfernen von Hochfrequenzrauschen besitzt.
Entsprechend einem ersten Gesichtspunkt dieser Erfin­ dung wird ein Verfahren zum Erfassen eines Signalpegels bereitgestellt, welches eine Filterfunktion besitzt. Das Verfahren umfasst die Schritte: Eingeben eines analogen Eingangssignals einer Pulsverzögerungsschaltung, welche eine Serienverbindung von Verzögerungseinheiten enthält, wobei das analoge Eingangssignal von den jeweiligen Ver­ zögerungseinheiten bereitgestellte Signalverzögerungszei­ ten steuert; Eingeben eines Pulssignals der Pulsverzöge­ rungsschaltung, wobei das Pulssignal in der Pulsverzöge­ rungsschaltung übertragen wird, während es aufeinander­ folgend von den Verzögerungseinheiten verzögert wird; Er­ fassen einer Anzahl aus den Verzögerungseinheiten, durch welche das Pulssignal während einer Festlegungszeit von einem Augenblick an hindurchgetreten ist, zu welchem das Pulssignal der Pulsverzögerungsschaltung eingegeben wird; und Erzeugen einer Information stellvetretend einem Pegel des analogen Eingangssignals im Ansprechen auf die er­ fasste Anzahl.
Ein zweiter Gesichtspunkt dieser Erfindung stützt sich auf den ersten Gesichtspunkt, und es wird ein Ver­ fahren bereitgestellt, bei welchem das analoge Eingangs­ signal als Ansteuerungsspannung für die Verzögerungsein­ heiten eingegeben wird, um die von den jeweiligen Verzö­ gerungseinheiten bereitgestellten Signalverzögerungszei­ ten zu steuern.
Ein dritter Gesichtspunkt dieser Erfindung stützt sich auf den ersten Gesichtspunkt, und es wird ein Ver­ fahren bereitgestellt, bei welchem die von den Verzöge­ rungseinheiten bereitgestellten Signalverzögerungszeiten jeweils von ihnen zugeführten Ansteuerungsströmen abhän­ gen und das analoge Eingangssignal die den Verzögerungs­ einheiten zugeführten Ansteuerungsströme steuert, um die von den jeweiligen Verzögerungseinheiten bereitgestellten Signalverzögerungszeiten zu steuern.
Ein vierter Gesichtspunkt dieser Erfindung stützt sich auf den ersten Gesichtspunkt, und es wird ein Ver­ fahren bereitgestellt des weiteren mit dem Schritt des Änderns der Festlegungszeit, um eine Tiefpassfiltercha­ rakteristik zum Entfernen von Hochfrequenzrauschkomponen­ ten einzustellen.
Ein fünfter Gesichtspunkt dieser Erfindung stützt sich auf den ersten Gesichtspunkt, und es wird ein Ver­ fahren bereitgestellt, bei welchem die Verzögerungsein­ heiten in einem Ring angeschlossen sind, um eine Ringver­ zögerungsleitung zu bilden, durch welche das Pulssignal zirkuliert, und eine Position des Pulssignals in der Ringverzögerungsleitung erfasst wird und eine Anzahl von vollständigen Zirkulationen des Pulssignals durch die Ringverzögerungsleitung erfasst wird, und die Information stellvertretend dem Pegel des analogen Eingangssignals im Ansprechen auf die erfasste Position und die erfasste An­ zahl erzeugt wird.
Entsprechend einem sechsten Gesichtspunkt dieser Er­ findung wird eine Signalpegelerfassungsvorrichtung be­ reitgestellt, welche eine Filterfunktion besitzt. Die Vorrichtung enthält eine Pulsverzögerungsschaltung, wel­ che eine Serienverbindung von Verzögerungseinheiten ent­ hält, die Signalverzögerungszeiten besitzen, welche von einem analogen Eingangssignal abhängen; eine Einrichtung, welche ein Pulssignal der Pulsverzögerungsschaltung ein­ gibt, wobei das Pulssignal der Pulsverzögerungsschaltung übertragen wird, während es aufeinanderfolgend von den Verzögerungseinheiten verzögert wird; eine auf ein Takt­ signal ansprechende Einrichtung, welche eine Position in der Pulsverzögerungsschaltung erfasst, die das Pulssignal zu einem von dem Taktsignal bestimmten Zeitpunkt er­ reicht; und eine Einrichtung, welche eine Information stellvertretend einem Pegel des analogen Eingangssignals im Ansprechen auf die von der Erfassungseinrichtung er­ fassten Position erzeugt.
Ein siebter Gesichtspunkt dieser Erfindung stützt sich auf den sechsten Gesichtspunkt, und es wird eine Vorrichtung bereitgestellt, bei welcher die Verzögerungs­ einheiten das analoge Eingangssignal als Ansteuerungs­ spannung empfangen, so dass die Signalverzögerungszeiten der Verzögerungseinheiten von dem analogen Eingangssignal abhängen.
Ein achter Gesichtspunkt dieser Erfindung stützt sich auf den sechsten Gesichtspunkt, und es wird eine Vorrich­ tung bereitgestellt, bei welcher die Pulsverzögerungs­ schaltung eine Einrichtung zum Steuern von den Verzöge­ rungseinheiten zugeführten Ansteuerungsströmen im Anspre­ chen auf das analoge Eingangssignal aufweist, um die Si­ gnalverzögerungszeiten der Verzögerungseinheiten im An­ sprechen auf das analoge Eingangssignal zu steuern.
Ein neunter Gesichtspunkt dieser Erfindung stützt sich auf den sechsten Gesichtspunkt, und es wird eine Vorrichtung bereitgestellt, bei welcher die Erfassungs­ einrichtung einen Codierer zum Umwandeln von Ausgangssi­ gnalen der Verzögerungseinheiten in ein Signal aufweist, welches die Position der Pulsverzögerungsschaltung dar­ stellt, welche das Pulssignal erreicht.
Ein zehnter Gesichtspunkt dieser Erfindung stützt sich auf den sechsten Gesichtspunkt, und es wird eine Vorrichtung bereitgestellt, bei welcher die Verzögerungs­ einheiten in einer Ringform angeschlossen sind, um eine Ringverzögerungsleitung zu bilden, durch welche das Puls­ signal zirkuliert, und die Erfassungseinrichtung eine Einrichtung zum Erfassen einer Anzahl von vollständigen Zirkulationen des Pulssignals durch die Ringverzögerungs­ leitung aufweist, und die Erzeugungseinrichtung eine Ein­ richtung zum Erzeugen einer Information stellvertretend dem Pegel des analogen Eingangssignals in Ansprechen auf die erfasste Position und die erfasste Anzahl aufweist.
Kurze Beschreibung der Figuren
Fig. 1 zeigt ein Diagramm eines ersten Tiefpassfil­ ters nach dem Stand der Technik, welcher vom analogen Typ ist.
Fig. 2 zeigt ein Zeitbereichsdiagramm eines Beispiels der Wellenformen von Signalen, die dem Filter nach dem Stand der Technik von Fig. 1 eingegeben und von ihm aus­ gegeben werden.
Fig. 3 zeigt ein Blockdiagramm eines zweiten Tief­ passfilters nach dem Stand der Technik, welcher vom digi­ talen Typ ist.
Fig. 4 zeigt ein Blockdiagramm eines digitalen Fil­ terabschnitts bei dem Filter nach dem Stand der Technik von Fig. 3.
Fig. 5 zeigt ein Blockdiagramm einer Signalpegeler-. fassungsvorrichtung einer ersten Ausführungsform dieser Erfindung.
Fig. 6 zeigt ein Diagramm der Beziehung zwischen der von jeder Verzögerungseinheit bereitgestellten Verzöge­ rungszeit und einer zugeführten Ansteuerungsspannung.
Fig. 7 zeigt ein Zeitbereichsdiagramm eines Beispiels der Wellenformen von A.rasgangssignalen von sieben aufein­ anderfolgenden Verzögerungseinheiten von Fig. 5.
Fig. 8 zeigt ein Zeitbereichsdiagramm eines Taktpuls­ signals CK und Codiererausgangsdaten DT bei der Vorrich­ tung von Fig. 5.
Fig. 9 zeigt ein schematisches Diagramm von Verzöge­ rungseinheiten von Figur. 5.
Fig. 10 zeigt ein Blockdiagramm eines Steuersystems einer zweiten Ausführungsform dieser Erfindung.
Fig. 11 zeigt ein Blockdiagramm eines Steuersystems, welches ein Vergleichssystem ist.
Fig. 12 zeigt ein schematisches Diagramm von Verzöge­ rungseinheiten einer dritten Ausführungsform dieser Erfindung.
Fig. 13 zeigt ein Blockdiagramm einer Signalpegeler­ fassungsvorrichtung einer fünften Ausführungsform dieser Erfindung.
Detaillierte Beschreibung der Erfindung
Tiefpassfilter nach dem Stand der Technik werden un­ ten für ein besseres Verstehen der Erfindung erläutert.
Fig. 1 stellt einen ersten Tiefpassfilter nach dem Stand der Technik dar, welcher vom analogen Typ ist. Der Filter nach dem Stand der Technik von Fig. 1 enthält ei­ nen Operationsverstärker OP1, Widerstände R1 und R2 und einen Kondensator C1. Der nicht invertierende Eingangsan­ schluss des Operationsverstärkers OP1 ist geerdet. Der Kondensator C1 und der Widerstand R1 sind parallel mit­ einander verbunden. Die parallele Verbindung des Konden­ sators C1 und des Widerstands R1 ist zwischen dem inver­ tierenden Eingangsanschluss des Operationsverstärkers OP1 und dem Ausgangsanschluss davon angeschlossen. Ein Ende des Widerstands R2 ist an dem invertierenden Eingangsan­ schluss des Operationsverstärkers OP1 angeschlossen. Das andere Ende des Widerstands R2 bildet den Eingangsan­ schluss des Filters. Der Ausgangsanschluss des Operati­ onsverstärkers OP1 bildet den Ausgangsanschluss des Fil­ ters. Ein analoges Eingangssignal wird über den Wieder­ stand R2 dem invertierenden Eingangsanschluss des Opera­ tionsverstärkers OP1 angelegt. Der Filter nach dem Stand der Technik von Fig. 1 verarbeitet das analoge Eingangs­ signal in ein analoges Ausgangssignal, welches an dem Ausgangsanschluss des Operationsverstärkers OP1 er­ scheint.
Während des Betriebs des Filters nach dem Stand der Technik von Fig. 1 wird der Kondensator C1 über die Wi­ derstände R1 und R2 im Ansprechen auf das analoge Ein­ gangssignal derart ge- und entladen, dass auf das analoge Eingangssignal eine Tiefpassfilterung durchgeführt wird.
Fig. 2 stellt ein Beispiel der Wellenformen des ana­ logen Eingangssignals und des analogen Ausgangssignals im Bezug auf den Filter nach dem Stand der Technik von Fig. 1 dar. Wie in Fig. 2 dargestellt wird ein Hochfrequenz­ rauschen durch den Filter nach dem Stand der Technik von Fig. 1 entfernt. Das analoge Ausgangssignal ist bezüglich des analogen Eingangssignals um ein Zeitintervall (eine Signalverzögerungszeit oder eine Filterverzögerungszeit) verzögert, welche durch die Widerstandswerte der Wider­ stände R1 und R2 und die Kapazität des Kondensators C1 bestimmt wird. Die Grenz- bzw. Abschneidefrequenz des Filters nach dem Stand der Technik von Fig. 1 wird eben­ falls bestimmt durch die Parameter der Widerstände R1 und R2 und den Kondensator C1.
Die Parameter des Kondensators C1 und der Widerstände R1 und R2 hängen von der Temperatur ab. Daher hängt die von dem Filter nach dem Stand der Technik von Fig. 1 be­ reitgestellte Signalverzögerungszeit und die Grenzfre­ quenz von der Temperatur ab.
Fig. 3 stellt einen zweiten Tiefpassfilter nach dem Stand der Technik dar, welcher vom digitalen Typ ist. Der Filter nach dem Stand der Technik von Fig. 3 enthält ei­ nen Antialiasing-Vorfilter 90, einen A/D-Wandler (Analog/Digitalwandler) 92 und einen digitalen Filterab­ schnitt 94, welche aufeinanderfolgend in der Reihenfolge angeschlossen sind.
Der Vorfilter 90 unterwirft ein analoges Eingangssi­ gnal VAin einem Tiefpassfilterprozess für ein Antialiasing. Der Vorfilter 90 gibt das resultierende analoge Signal dem A/D-Wandler 92 aus. Der A/D-Wandler 92 ändert das Ausgangssignal des Vorfilters 90 in ein ent­ sprechendes digitales n-Bit-Signal einer Parallelform. Der A/D-Wandler 92 gibt das digitale n-Bit-Signal einer Parallelform dem digitalen Filterabschnitt 94 aus. Der digitale Filterabschnitt 94 entfernt Hochfrequenzrausch­ komponenten aus dem digitalen n-Bit-Signal einer Paral­ lelform, um ein digitales m-Bit-Signal einer Parallelform als rauschfreies Signal zu erzeugen. Der digitale Filter­ abschnitt 94 gibt das digitale m-Bit-Signal einer Paral­ lelform aus. Das digitale m-Bit-Signal einer Parallelform ist das Ausgangssignal von dem Filter nach dem Stand der Technik von Fig. 3.
Wie in Fig. 4 dargestellt enthält der digitale Fil­ terabschnitt 94 ein Feld von Latch-Schaltungen LT, die in Serie oder einer Kaskade angeschlossen sind, und eine Ad­ dierschaltung ADD, die sich aus Addierelementen zusammen­ setzt. Die Latch-Schaltungen LT arbeiten synchron mit ei­ nem Taktpulssignal CLK, welches eine festgelegte Periode besitzt. Das von dem A/D-Wandler 92 ausgegebene digitale n-Bit-Signal einer Parallelform tritt aufeinanderfolgend durch die Latch-Schaltungen LT hindurch, während es auf­ einanderfolgend gehalten (latched) und dadurch verzögert wird. Das nicht verzögerte digitale n-Bit-Signal einer Parallelform und die von den Latch-Schaltungen LT ausge­ gebenen verzögerten digitalen n-Bit-Signale einer Paral­ lelform werden von der Schaltung ADD zu dem digitalen m- Bit-Signal einer Parallelform addiert.
Die Latch-Schaltungen LT und die Addierschaltung ADD nehmen bzw. setzen einen Mittelwert (einen Durchschnitt) der Bewegung von Daten in dem digitalen n-Bit-Signal ei­ ner Parallelform. Der Mittelwert der Bewegung bildet das digitalem-Bit-Signal einer Parallelform, welches den Pe­ gel des analogen Eingangsignals VAin darstellt, aus wel­ chem ein Hochfrequenzrauschen entfernt worden ist. Die Anzahl (die Stufenzahl) der Latch-Schaltungen LT bestimmt eine Breite des Mittelwerts der Bewegung. Die von dem di­ gitalen Filterabschnitt 94 bereitgestellte Signalverzöge­ rungszeit ist gleich der Hälfte der durch das Latch- Schaltungsfeld gegebenen Signalverzögerungszeit, d. h. der Hälfte der Periode des; Taktpulssignals CLK, welche mit der Anzahl der Latch-Schaltungen LT multipliziert wird.
Im Allgemeinen wird das Taktpulssignal CLK von einem Kristalloszillator erzeugt. Daher hängt die Periode des Taktpulssignals CLK kaum von der Temperatur ab. Dement­ sprechend hängt die von dem digitalen Filterabschnitt 94 bereitgestellte Signalverzögerungszeit und die Filtercha­ rakteristik davon kaum von der Temperatur ab.
Die Latch-Schaltungen LT und die Addierschaltung ADD verwenden viele Transistoren. Daher ist der Filter nach dem Stand der Technik von Fig. 3 groß bezüglich des Schaltungsumfangs und bezüglich der Kosten aufwendig. Der Vorfilter 90 verwendet einen Tiefpassfilter eines analo­ gen Typs. Dementsprechend hängt die von dem Vorfilter 90 bereitgestellte Signalverzögerungszeit und die Grenzfre­ quenz davon von der Temperatur ab.
Erste Ausführungsform
Fig. 5 stellt eine Signalpegelerfassungsvorrichtung einer ersten Ausführungsform dieser Erfindung dar. Die Vorrichtung von Fig. 5 enthält eine Pulsverzögerungs­ schaltung 10, einen Puffer 12 und einen Codierer 20.
Die Pulsverzögerungsschaltung 10 besitzt eine Mehr­ zahl von Verzögerungsschaltungen (Verzögerungselementen) 2, welche in Serie oder einer Kaskade angeschlossen sind. Jede der Verzögerungseinheiten 2 verzögert ein eingegebe­ nes Signal und gibt des resultierende verzögerte Signal aus. Die Orte der Verzögerungseinheiten 2 entsprechen je­ weiligen Stufen in der Pulsverzögerungsschaltung 10. Ein Pulssignal Pin wird dem Eingangsanschluss der Verzöge­ rungseinheit der ersten Stufe 2 zugeführt. Das Pulssignal Pin tritt der Reihe nach durch die Verzögerungseinheiten 2 hindurch, während es aufeinanderfolgend dadurch verzö­ gert wird. Das Pulssignal Pin enthält einen Zug von Pul­ sen eines hohen Pegel; oder einen Zug von Pulsen eines niedrigen Pegels. Jeder Puls des Signals Pin wird dem Eingangsanschluss der Verzögerungseinheit der ersten Stufe synchron mit dem Taktpulssignal CK angelegt. Jeder Puls des Signals Pin pflanzt sich der Reihe nach durch die Verzögerungseinheiten 2 fort, während es dadurch auf­ einanderfolgend verzögert wird. Das Ausgangssignal von jeder Verzögerungseinheit 2 stellt dar, ob ein Puls ge­ rade den Ausgangsanschluss davon erreicht hat oder nicht.
Jede der Verzögerungseinheiten 2 enthält eine Gatter­ schaltung (gate-circuit). Die Verzögerungseinheiten 2 be­ sitzen jeweils Spannungsversorgungsanschlüsse, welche ge­ meinsam an dem Ausgangsanschluss des Puffers 12 ange­ schlossen sind. Ein analoges Eingangssignal (ein Span­ nungseingangssignal) Vin wird dem Eingangsanschluss des Puffers 12 angelegt. Das analoge Eingangssignal Vin wan­ dert durch den Puffer 12, bevor es an die Verzögerungs­ einheiten 2 als Ansteuerungsspannung (eine Versorgungs- spannung) dafür angelegt wird. Es wird festgestellt, dass der Puffer 12 durch einen Verstärker ersetzt werden kann.
Das Taktpulssignal CK wird einem Steueranschluss des Codierers angelegt. Das Taktpulssignal CK wird durch eine (nicht dargestellte) geeignete Vorrichtung wie einem Kri­ stalloszillator oder einem Temperaturkompensations-Kri­ stalloszillator erzeugt. Das Taktpulssignal CK besitzt eine festgelegte Periode und eine festgelegte Frequenz. Zu jedem durch das Taktpulssignal CK bestimmten geeigne­ ten Zeitablauf wird ein Puls des Signals Pin dem Ein­ gangsanschluss der Verzögerungseinheit der ersten Stufe 2 angelegt. Der Codierer 20 besitzt Dateneingangsanschlüs­ se, welche jeweils mit den Ausgangsanschlüssen der Verzö­ gerungseinheiten 2 verbunden sind. Die Vorrichtung 20 co­ diert die Ausgangssignale von den Verzögerungseinheiten 2 in digitale n-Bit-Daten einer Parallelform DT, wobei "n" eine vorbestimmte natürliche Zahl gleich oder größer als 2 bezeichnet. Der Codierer 20 gibt die digitalen n-Bit- Daten einer Parallelform DT aus. Insbesondere zu dem Au­ genblick des Auftretens von jeder ansteigenden Flanke oder von jeder fallenden Flanke in dem Taktpulssignal CK tastet der Codierer 20 die Ausgangssignale der Verzöge­ rungseinheiten 2 ab und bestimmt die logischen Zustände der resultierenden Signalabtastwerte. Darüber hinaus er­ fasst der Codierer 20, welchen der Ausgangsanschlüsse der Verzögerungseinheiten ein Puls des Signals Pin unter Be­ zugnahme auf die bestimmten logischen Zustände der Si­ gnalabtastwirte erreicht. Mit anderen Worten, in dem Au­ genblick des Auftretens von jeder ansteigenden Flanke oder von jeder abfallenden Flanke in dem Taktpulssignal CK erfasst der Codierer 20, wie viele Verzögerungseinhei­ ten 2 ein Puls des Signals Pin passiert hat. Der Codierer 20 wandelt das Ergebnis der Erfassung in digitale n-Bit- Daten einer Parallelform DT um.
Die Periode des Taktpulssignals CK ist auf einen Wert festgelegt, der hinreichend größer als die von jeder der Verzögerungseinheiten 2 bereitgestellte Signalverzöge­ rungszeit ist. Beispielsweise ist die Periode des Takt­ pulssignals CK gleich oder größer als das mehrfache Zehn­ malige der von jeder der Verzögerungseinheiten 2 bereit­ gestellten Signalverzögerungszeit. Die Gesamtzahl der Verzögerungseinheiten 2 in der Pulsverzögerungsschaltung 10 wird derart gewählt, dass dann, wenn eine Periode des Taktpulssignals CK seit dem Augenblick des Aufbringen ei­ nes Pulses in dem Signal Pin auf die Verzögerungseinheit der ersten Stufe 2 verstrichen ist, der Puls in der Puls­ verzögerungsschaltung 10 verbleibt. Beispielsweise liegt die Gesamtzahl der Verzögerungseinheiten 2 in der Puls­ verzögerungsschaltung 10 in dem Bereich von mehreren zehn bis mehreren hundert. Die Gesamtzahl der Verzögerungsein­ heiten 2 in der Pulsverzögerungsschaltung 10 kann größer als mehrere hundert sein.
Wie vorausgehend erwähnt wird das analoge Eingangssi­ gnal Vin über den Puffer 12 den Verzögerungseinheiten 2 als Ansteuerungsspannung (Versorgungsspannung) dafür zu­ geführt. Unter Bezugnahme auf Fig. 6 verringert sich die von jeder der Verzögerungseinheiten 2 bereitgestellte Si­ gnalverzögerungszeit, wenn die ihnen zugeführte Ansteue­ rungsspannung ansteigt. Somit verringert sich die von je­ der der Verzögerungseinheiten 2 bereitgestellte Signal­ verzögerungs 2, wenn die Spannung des analogen Eingangs­ signals Vin ansteigt.
Wie vorausgehend erwähnt stellt das Ausgangssignal von jeder der Verzögerungseinheiten 2 dar, ob ein Puls gerade den Ausgangsanschluss davon erreicht hat oder nicht. Ein Puls des Signals Pin wird der Verzögerungsein­ heit der ersten Stufe 2 zu Beginn von jeder Periode des Taktpulssignals CK angelegt. Am Ende jeder Periode des Taktpulssignals CK erfasst der Codierer 20 unter Bezug­ nahme auf die Ausgangssignale von den Verzögerungseinhei­ ten 2, welchen der Ausgangsanschlüsse der Verzögerungs­ einheiten 2 der Puls in dem Signal Pin erreicht, oder er­ fasst unter Bezugnahme auf die Ausgangssignale von den Verzögerungseinheiten 2, wie viele Verzögerungseinheiten 2 der Puls in dem Signal Pin passiert hat. Der Codierer 20 wandelt das Ergebnis der Erfassung in digitale n-Bit- Daten einer Parallelform DT um. Da die von jeder der Ver­ zögerungseinheiten 2 bereitgestellte Signalverzögerungs 2 sich verringert, wenn die Spannung des analogen Eingangs­ signals Vin ansteigt, steigt die Anzahl der Verzögerungs­ einheiten 2, welche der Puls in dem Signal Pin passiert hat an, wenn die Spannung des analogen Eingangssignals Vin ansteigt. Daher stellen die digitalen n-Bit-Daten ei­ ner Parallelform DT die Spannung (den Spannungspegel) des analogen Eingangssignals Vin dar.
In dem Fall, bei welchem das analoge Eingangssignal Vin mit Hochfrequenzrauschkomponenten überlagert worden ist, schwankt die von jeder der Verzögerungseinheiten 2 bereitgestellte Signalverzögerungszeit entsprechend den Hochfrequenzrauschkomponenten.
Fig. 7 stellt ein Beispiel der Wellenformen der Aus­ gangssignale von sieben aufeinanderfolgenden Verzöge­ rungseinheiten 2 dar, welche in dem Fall auftreten, bei welchem ein Puls des Signals Pin hindurchgetreten ist und das analoge Eingangssignal Vin mit Hochfrequenzrauschkom­ ponenten überlagert worden ist. Bezüglich Fig. 7 entspre­ chen Spannungsänderungen von einem niedrigen zu einem ho­ hen Pegel in den Ausgangssignalen von den Verzögerungs­ einheiten 2 dem Ausbreiten des Pulses dadurch. Wie vor­ ausgehend erwähnt schwankt die von jeder der Verzöge­ rungseinheiten 2 bereitgestellte Signalverzögerungszeit entsprechend den Hochfrequenzrauschkomponenten. Somit sind, wie in Fig. 7 dargestellt, Änderungen von einer niedrigen zu einer hohen Spannung in den Ausgangssignalen von den Verzögerungseinheiten 2 um Zeitintervalle beab­ standet, welche entsprechend den Hochfrequenzrauschkompo­ nenten variieren.
Wenn die Ansteuerungsspannung (die analoge Eingangs­ spannung Vin), welche den Verzögerungseinheiten 2 zuge­ führt wird, infolge einer positiven Seite von überlager­ ten Hochfrequenzrauschkomponenten größer als normal ist, verringert sich die von jeder der Verzögerungseinheiten 2 bereitgestellte Signalverzögerungszeit. Somit benötigt in diesem Fall der Puls des Signals Pin eine kürzere Zeit, um eine Verzögerungseinheit 2 zu passieren. Wenn demge­ genüber die Ansteuerungsspannung (die analoge Eingangs­ spannung Vin), welche den Verzögerungseinheiten 2 zuge­ führt wird, infolge einer negativen Seite der überlager­ ten Hochfrequenzrauschkomponenten kleiner als normal ist, erhöht sich die von jeder der Verzögerungseinheiten 2 be­ reitgestellte Signalverzögerungszeit. Somit benötigt in diesem Fall der Puls des Signals Pin eine größere Zeit, um eine Verzögerungseinheit 2 zu passieren.
Da die Frequenz der Rauschkomponenten relativ groß ist, werden durch Rauschen hervorgerufene kürzere Verzö­ gerungszeiten und durch Rauschen hervorgerufene längere Verzögerungszeiten, welche von Verzögerungseinheiten 2 bereitgestellt werden, durch welche ein Puls des Signals Pin hindurchgetreten ist, während jeder Periode des Takt­ pulssignals CK aufgehoben. Mit anderen Worten, es werden durch Rauschen hervorgerufene kürzere Verzögerungszeiten und durch Rauschen hervorgerufene längere Verzögerungs­ zeiten, welche von den Verzögerungseinheiten 2 bereitge­ stellt werden, zu normalen Verzögerungszeiten gemittelt, welche durch die wahre Spannung des analogen Eingangssi­ gnals Vin bestimmt werden. Dementsprechend ist die Anzahl der Verzögerungseinheiten 2, durch welche der Puls in dem Signal während jeder Periode des Taktpulssignals CK hin­ durchgetreten ist, im wesentlichen unabhängig von den Hochfrequenzrauschkomponenten. Somit stellen die von dem Codierer 20 erzeugten digitalen n-Bit-Daten einer Paral­ lelform DT tatsächlich die wahre Spannung des analogen Eingangssignal Vin dar.
Wie in Fig. 8 dargestellt werden die von dem Codierer 20 erzeugten digitalen n-Bit-Daten einer Parallelform DT für jede Periode (jede Abtastperiode Ts) des Taktpulssi­ gnals CK aktualisiert. Insbesondere am Beginn von jeder Periode Ts des Taktpulssignals CK wird ein Puls des Si­ gnals Pin an den Eingangsanschluss der Verzögerungsein­ heit der ersten Stufe 2 angelegt. Am Ende von jeder Peri­ ode Ts des Taktpulssignals CK erfasst der Codierer 20 die Zahl von Verzögerungseinheiten 2, durch welche der Puls des Signals Pin hindurchgetreten ist, und erzeugt die di­ gitalen n-Bit-Daten einer Parallelform DT im Ansprechen auf die erfasste Zahl. Der Codierer 20 gibt die erzeugten digitalen n-Bit-Daten einer Parallelform DT anstelle der alten Daten aus. Somit werden die von dem Codierer 20 ausgegebenen digitalen n-Bit-Daten einer Parallelform DT an dem Ende von jeder Periode Ts des Taktpulssignals CK aktualisiert. Die von dem Codierer 20 ausgegebenen augen­ blicklichen digitalen n-Bit-Daten einer Parallelform DT verbleiben in demselben Zustand bis zu dem Ende der ge­ genwärtigen Periode Ts des Taktpulssignals CK.
Wie aus der obigen Beschreibung zu verstehen erfasst die Vorrichtung von Fig. 5 den Pegel (den Spannungspegel) des analogen Eingangssignals Vin während des Betriebs als Tiefpassfilter zum Entfernen von Hochfrequenzrauschkompo­ nenten aus dem analogen Eingangssignal Vin. Darüber hin­ aus arbeitet die Vorrichtung von Fig. 5 als A/D-Wandler (Analog/Digital-Wandler), da das analoge Eingangssignal Vin in digitale n-Bit-Daten einer Parallelform DT umge­ wandelt wird.
Wenn die Vorrichtung von Fig. 5 in einer Steuerschal­ tung verwendet wird, um eine Schaltung zum Verarbeiten eines analogen Sensorausgangssignals zu bilden, ist es möglich den Umfang der Steuerschaltung zu verringern und die Kosten davon zu reduzieren. Der Codierer 20 bei der Vorrichtung von Fig. 5 entspricht einer Erfassungsein­ richtung.
Die Rauschentfernungsfunktion oder die Charakteristik des durch die Vorrichtung von Fig. 5 vorgesehenen Tief­ passfilters wird durch die Anzahl von Verzögerungseinhei­ ten 2 bestimmt, durch welche ein Puls des Signals Pin während einer Periode des Taktpulssignals CK in dem Fall hindurchtritt, bei welchem das analoge Eingangssignal Vin eine typische Spannung besitzt. Insbesondere ist die Rauschentfernungsfunktion des Tiefpassfilters verbessert, wenn die Anzahl der Verzögerungseinheiten 2 erhöht ist.
Im Allgemeinen zeigt ein dem analogen Eingangssignal Vin überlagertes Hochfrequenzrauschen eine normale Ver­ teilung. Um einen Rauschpegel auf 1/10 zu reduzieren, wird somit die Vorrichtung von Fig. 5 derart entworfen, dass ein Puls des Signals Pin 100 Verzögerungseinheiten 2 während einer Periode des Taktpulssignals CK passiert. Um den Rauschpegel weiter zu reduzieren, wird die Vorrich­ tung von Fig. 5 derart entworfen, dass ein Puls des Si­ gnals Pin mehr als 100 Verzögerungseinheiten 2 während ei­ ner Periode des Taktpulssignals CK passiert.
Die Anzahl von Verzögerungseinheiten 2, welche ein Puls des Signals Pin während einer Periode des Taktpuls­ signals CK passiert, erhöht sich, wenn die Periode (die Abtastperiode Ts) des Taktpulssignals CK sich verlängert.
Vorzugsweise wird die Periode des Taktpulssignals CK vor­ gewählt oder voreingestellt, um eine gewünschte Rauschentfernungsfunktion des Tiefpassfilters vorzusehen.
Wie in Fig. 9 dargestellt besitzt jede der Verzöge­ rungseinheiten 2 in der Pulsverzögerungsschaltung 10 p- Kanal-Transistoren (FET's) PTr1 und PTr2 und n-Kanal- Transistoren (FET's) NTr1 und NTr2. Die Gates der Transi­ storen PTr1 und NTr1 sind gemeinsam an einem Eingangsan­ schluss einer Verzögerungseinheit 2A angeschlossen. Das Source des Transistors PTr1 ist an dem Ausgangsanschluss des Puffers 12 angeschlossen. Das Source des Transistors NTr1 ist geerdet. Die Drains der Transistoren PTr1 und NTr1 und die Gates der Transistoren PTr2 und NTr2 sind miteinander verbunden. Das Source des Transistors PTr2 ist an dem Ausgangsanschluss des Puffers 12 angeschlos­ sen. Das Source des Transistors NTr2 ist geerdet. Die Drains der Transistoren PTr2 und NTr2 sind gemeinsam an einem Ausgangsanschluss einer Verzögerungseinheit 2B an­ geschlossen. Die Transistoren PTr1 und NTr2 bilden einen ersten CMOS-Inverter. Die Transistoren PTr2 und NTr2 bil­ den einen zweiten CMOS-Inverter, welcher auf den ersten MOS-Inverter folgt. In dem Fall der Verzögerungseinheit der ersten Stufe 2 wird der Eingangsanschluss der Verzö­ gerungseinheit 2A dem Pulssignal Pin unterworfen, und der Ausgangsanschluss der Verzögerungseinheit 2B ist mit dem Eingangsanschluss der Verzögerungseinheit der zweiten Stufe 2 und dem betreffenden Eingangsanschluss des Codie­ rers 20 verbunden. In dem Fall jeweils der Verzögerungs­ einheiten der zweiten Stufe und der späteren Stufe 2 ist der Eingangsanschluss der Verzögerungseinheit 2A mit dem Ausgangsanschluss der vorausgehenden Verzögerungseinheit 2 verbunden, und der Ausgangsanschluss der Verzögerungs­ einheit 2B ist mit dem Eingangsanschluss der Verzöge­ rungseinheit der folgenden Stufe 2 und dem betreffenden Eingangsanschluss des Codierers 20 verbunden. In dem Fall der Verzögerungseinheit der letzten Stufe 2 ist der Ein­ gangsanschluss der Verzögerungseinheit 2A mit dem Aus­ gangsanschluss der vorausgehenden Verzögerungseinheit 2 verbunden, und der Ausgangsanschluss der Verzögerungsein­ heit 2B ist mit dem betreffenden Eingangsanschluss des Codierers 20 verbunden.
In jeder der Verzögerungseinheiten 2 der Pulsverzöge­ rungsschaltung 10 breitet sich ein Puls in dem Signal Pin der Reihe nach durch die ersten und zweiten CMOS-Inverter fort, während er aufeinanderfolgend dadurch verzögert wird. Das analoge Eingangssignal Vin wird über den Puffer 12 den ersten und zweiten CMOS-Invertern von jeder der Verzögerungseinheiten 2 zugeführt. Die durch die ersten und zweiten CMOS-Inverter bereitgestellten Pulsverzöge­ rungszeiten hängen von der Spannung (dem Pegel) des ana­ logen Eingangssignals Vin ab.
Die Verzögerungseinheiten 2 in der Pulsverzögerungs­ schaltung 10 können durch Herstellungstechnologien für eine integrierte CMOS-Schaltung leicht gebildet werden. Daher kann die Pulsverzögerungsschaltung 10 kostengünstig gebildet werden.
Zweite Auführungsform
Fig. 10 stellt ein Steuersystem einer zweiten Ausfüh­ rungsform dieser Erfindung dar. Das Steuersystem von Fig. 10 enthält eine Signalpegelerfassungsvorrichtung 50, wel­ che die Vorrichtung von Fig. 5 verwendet. Das Steuersy­ stem von Fig. 10 enthält des weiteren Sensorelemente SEL und SE2, Schalter SW2, einen Verstärker 52 und einen Si­ gnalgenerator 54. Der Ausgangsanschluss des Sensorele­ ments SE1 ist über den Schalter SW2 mit dem Eingangsan­ schluss des Verstärkers 52 verbunden. Der Ausgangsan­ schluss des Sensorelements SE2 ist über den Schalter SW2 mit dem Eingangsanschluss des Verstärkers 52 verbunden. Der Ausgangsanschluss des Verstärkers 52 ist mit dem Ein­ gangsanschluss der Vorrichtung 50 verbunden. Der Aus­ gangsanschluss der Vorrichtung 50 ist mit einer späteren Stufe verbunden, welche einen (nicht dargestellten) Datenerfassungsprozessor enthält. Der Ausgangsanschluss des Signalgenerators 54 ist mit der Vorrichtung 50 ver­ bunden.
Es wird festgestellt, dass der Verstärker 52 als Puf­ fer 12 (siehe Fig. 5) in der Vorrichtung 50 verwendet werden kann. In diesem Fall wird der Puffer 12 (siehe Fig. 5) aus der Vorrichtung 50 ausgelassen.
Die Sensorelemente SE1 und SE2 geben analoge Signale aus. Das Sensorelement SE1 ist von einem derartigen Typ, dass eine hohe Genauigkeit bei der Verarbeitung des Aus­ gangssignals davon erwünscht wird. Das Sensorelement SE1 ist beispielsweise ein Drucksensorelement, ein Beschleu­ nigungssensorelement, ein Winkelgeschwindigkeitssensor­ element, ein Spannungssensorelement (stress sensor ele­ ment) oder ein Drehmonnentsensorelement. Das Element SE2 ist beispielsweise ein Drehzahlsensorelement, ein Drehpo­ sitionssensorelement oder ein Drehwinkelsensorelement.
Der Signalgenerator 54 erzeugt ein Taktpulssignal CK. Der Signalgenerator 54 gibt das Taktpulssignal CK der Vorrichtung 50 aus. Der Signalgenerator 54 führt Änderun­ gen zwischen ersten und zweiten Zuständen im Ansprechen auf ein zugeführtes Steuersignal aus. Wenn der Signalge­ nerator 54 seinen ersten Zustand annimmt, wird das Takt­ pulssignal CK auf eine erste vorbestimmte Frequenz und eine erste vorbestimmte Periode (eine vorbestimmte nied­ rige Frequenz und eine vorbestimmte lange Periode) fest­ gelegt. Wenn der Signalgenerator 54 seinen zweiten Zu­ stand annimmt, wird das Taktpulssignal CK auf eine zweite vorbestimmte Frequenz und eine zweite vorbestimmte Peri­ ode (eine vorbestimmte hohe Frequenz und eine vorbe­ stimmte kurze Periode), festgelegt. Die zweite vorbe­ stimmte Frequenz ist größer als die erste vorbestimmte Frequenz. Die zweite vorbestimmte Periode ist kürzer als die erste vorbestimmte Periode.
In dem Fall, bei welchem verlangt wird, dass das Aus­ gangssignal des Sensorelements SE1 der Vorrichtung 50 eingegeben wird, führt der Schalter SW1 eine Änderung in seinem eingeschalteten Zustand (d. h. in seinem geschlos­ senen Zustand) aus, während der Schalter SW2 eine Ände­ rung in seinem ausgeschalteten Zustand (seinem geöffneten Zustand) ausführt. Daher wird das Ausgangssignal des Sen­ sorelements SE1 über den Schalter SW1 dem Verstärker 52 übertragen und dadurch verstärkt, bevor es der Vorrich­ tung 50 zugeführt wird. Zur selben Zeit führt der Signal­ generator 54 eine Änderung in seinem ersten Zustand durch das zugeführte Steuersignal aus, so dass das von dem Si­ gnalgenerator 54 der Vorrichtung 50 zugeführte Taktpuls­ signal CK auf die vorbestimmte niedrige Frequenz und die vorbestimmte lange Periode festgelegt wird. Somit wird in diesem Fall das Ausgangssignal des Sensorelements SE1 durch die Vorrichtung 50 im Ansprechen auf das Taktpuls­ signal der niedrigen Frequenz und der langen Periode CK verarbeitet.
In dem Fall, bei welchem verlangt wird, dass das Aus­ gangssignal des Sensorelements SE2 der Vorrichtung 50 eingegeben wird, führt der Schalter SW2 eine Änderung in seinem eingeschalteten Zustand (seinem geschlossenen Zu­ stand) aus, während der Schalter Sw1 eine Änderung in seinem ausgeschalteten Zustand (seinem geöffneten Zu­ stand) ausführt. Daher wird das Ausgangssignal des Sen­ sorelements SE2 über den Schalter SW2 dem Verstärker 52 übertragen und dadurch verstärkt, bevor es der Vorrich­ tung 50 zugeführt wird. Zur selben Zeit führt der Signal­ generator 54 eine Änderung in seinem zweiten Zustand durch das zugeführte Steuersignal durch, so dass das von dem Signalgenerator 54 der Vorrichtung 50 zugeführte Taktpulssignal CK auf die vorbestimmte hohe Frequenz und die vorbestimmte kurze Periode festgelegt wird. Somit wird in diesem Fall das Ausgangssignal des Sensorelements SE2 durch die Vorrichtung 50 im Ansprechen auf das Takt­ pulssignal der hohen Frequenz und der kurzen Periode ver­ arbeitet.
Fig. 11 zeigt ein Steuersystem, welches ein Ver­ gleichssystem darstellt. Das Steuersystem von Fig. 11 enthält Sensorelemente SE1 und SE2, Schalter SW1, SW2, SW3 und SW4, einen Verstärker 52 und analoge Filter 56 und 58. Der Ausgangsanschluss des Sensorelements SE1 ist über den Schalter SW1 mit dem Eingangsanschluss des Ver­ stärkers 52 verbunden. Der Ausgangsanschluss des Sensor­ elements SE2 ist über den Schalter SW2 mit dem Eingangs­ anschluss des Verstärkers 52 verbunden. Der Ausgangsan­ schluss des Verstärkers 52 ist mit den Eingangsanschlüs­ sen der analogen Filter 56 und 58 über die Schalter SW3 bzw. SW4 verbunden. Die Ausgangsanschlüsse der analogen Filter 56 und 58 sind mit einer späteren Stufe verbunden, welche einen (nicht dargestellten) Erfassungssignalpro­ zessor enthält. Die Sensorelemente SE1 und SE2, die Schalter SW1 und SW2 und der Verstärker 52 sind ähnlich wie diejenigen von Fig. 10. Der analoge Filter 56 besitzt eine Charakteristik, die für das Ausgangssignal des Sen­ sorelements SE1 geeignet ist. Der analoge Filter 58 be­ sitzt eine Charakteristik, die für das Ausgangssignal des Sensorelements SE2 geeignet ist.
Das Steuersystem von Fig. 11 arbeitet wie folgt. In dem Fall, in welchem verlangt wird, dass das Ausgangssi­ gnal des Sensorelements SE1 verarbeitet wird, werden die Schalter SW1 und SW2 in ihre eingeschalteten Zustände (ihre geschlossenen Zustände) umgeschaltet, während die Schalter SW2 und SW4 in ihre ausgeschalteten Zustände (ihre geöffneten Zustände) umgeschaltet werden. Daher wird das Ausgangssignal des Sensorelements SE1 über den Schalter SW1 dem Verstärker 52 übertragen und dadurch verstärkt, bevor es über den Schalter SW3 dem analogen Filter 56 zugeführt wird. Somit wird in diesem Fall das Ausgangssignal des Sensorelements SE1 durch den analogen Filter 56 verarbeitet. Demgegenüber werden in dem Fall, bei welchem verlangt wird, dass das Ausgangssignal des Sensorelements SE2 verarbeitet wird, die Schalter SW2 und SW4 in ihre eingeschalteten Zustände (ihre geschlossenen Zustände) umgeschaltet, während die Schalter SW1 und SW3 in ihre ausgeschalteten Zustände (ihre geöffneten Zustän­ de) geschaltet werden. Daher wird das Ausgangssignal des Sensorelements SE3 über den Schalter SW2 dem Verstärker 52 übertragen und dadurch verstärkt, bevor es über den Schalter SW4 dem analogen Filter 58 zugeführt wird. Somit wird in diesem Fall das Ausgangssignal des Sensorelements SE2 durch den analogen Filter 58 verarbeitet.
Das Steuersystem von Fig. 11 besitzt zusätzlich die Schalter SW3 und SW4. Somit ist das Steuersystem von Fig. 10 einfacher als das Steuersystem von Fig. 11, welches den Signaleingangsabschnitt betrifft.
Dritte Ausführungsform
Eine dritte Ausführungsform dieser Erfindung ist ähn­ lich wie die erste oder zweite Ausführungsform mit Aus­ nahme von später erwähnten Entwurfsänderungen.
Fig. 12 zeigt die Details von Verzögerungseinheiten 2 in einer Pulsverzögerungsschaltung 10 in der dritten Aus­ führungsform dieser Erfindung. Die Verzögerungseinheiten 12 von Fig. 12 sind bezüglich jenen von Fig. 9 modifi­ ziert. Wie in Fig. 12 gezeigt besitzt jede der Verzöge­ rungseinheiten 2 zusätzlich Transistoren (FET's) Trc1 und Trc2. Die Gates der Transistoren Trc1 und Trc2 sind ge­ meinsam an dem Außenanschluß eines Puffers 12 ange­ schlossen. Das Source eines Transistors PTr1 ist über den Drain-Source-Pfad des Transistors Trc1 mit einer positi­ ven Energie- bzw. Spannungszuführungsleitung PW verbun­ den. Das Source eines Transistors PTr2 ist über den Drain-Source-Pfad des Transistors Trc2 mit der positiven Spannungszuführungsleitung PW verbunden.
Ein analoges Eingangssignal Vin wird über den Puffer 12 den Gates der Transistoren Trc1 und Trc2 in jedem der Verzögerungseinheiten 2 zugeführt. Die Transistoren Tr1 und Tr2 steuern Ansteuerungsströme, welche von der posi­ tiven Spannungszuführungsleitung PW in erste und zweite CMOS-Inverter in der betreffenden Verzögerungseinheit 2 im Ansprechen auf die Spannung des analogen Eingangssi­ gnals Vin fließen. In jeder der Verzögerungseinheiten 2 breitet sich ein Puls in einem Signal Pin der Reihe nach durch die ersten und zweiten CMOS-Inverter aus, während er aufeinanderfolgend dadurch verzögert wird. Die durch die ersten und zweiten CMOS-Inverter bereitgestellten Pulsverzögerungszeiten hängen von den dadurch fließenden Ansteuerungsströmen ab. Dementsprechend hängen die von den ersten und zweiten CMOS-Invertern bereitgestellten Pulsverzögerungszeiten von der Spannung des analogen Ein­ gangssignals Vin ab. Die Transistoren Trc1 und Trc2 ent­ sprechen einer Steuereinrichtung.
Vierte Ausführungsform
Fig. 13 zeigt eine Signalpegelerfassungsvorrichtung einer vierter Ausführungsform dieser Erfindung. Die Vor­ richtung von Fig. 13 ist ähnlich der Vorrichtung von Fig. 5 mit der Ausnahme von später erwähnten Entwurfsänderun­ gen. Die Vorrichtung von Fig. 13 enthält eine Pulsverzö­ gerungsschaltung 10F anstelle der Pulsverzögerungsschal­ tung 10 (siehe Fig. 5). Die Vorrichtung von Fig. 13 ent­ hält zusätzlich einen Zähler 30.
Die Pulsverzögerungsschaltung 10F besitzt einen Ring oder eine Schleife von Verzögerungseinheiten 2F und 2G. Somit besitzt die Pulsverzögerungsschaltung 10F eine Ringverzögerungsleitung. Die Verzögerungseinheit der er­ sten Stufe 2F verwendet eine NICHTUND-Schaltung. Jede der Verzögerungseinheiten einer zweiten und einer späteren Stufe 2G verwendet einen Inverter. Die Gesamtzahl von Verzögerungseinheiten einer zweiten Stufe und einer spä­ teren Stufe 2G ist gleich einer vorbestimmten geraden ganzen Zahl.
Ein Startpulssignal Pk wird an einen ersten Ausgangs­ anschluss der NICHTUND-Schaltung (der Verzögerungseinheit der ersten Stufe) 2F angelegt. Ber NICHTUND-Schaltung 2F, d. h. der Verzögerungseinheit der ersten Stufe 2F, folgen Verzögerungseinheiten der zweiten Stufe und der späteren Stufe 2G. Der Ausgangsanschluss der Verzögerungseinheit der letzten Stufe 2G ist an einen zweiten Eingangsan­ schluss der NICHTUND-Schaltung (der Verzögerungseinheit der ersten Stufe) 2F und an einen Eingangsanschluss des Zählers 30 angeschlossen.
Jede der Verzögerungseinheiten 2F und 2G verzögert ein eingegebenes Signal und gibt das resultierende verzö­ gerte Signal aus. Ein Puls kann durch den Ring der Puls­ verzögerungsschaltung 10F zirkulieren. Insbesondere ver­ anlasst das Startpulssignal Pk, dass ein Puls mit dem Zirkulieren durch den Ring in der Pulsverzögerungsschal­ tung 10F beginnt. Während der Zirkulation durch den Ring wird der Puls verzögert und invertiert, wenn er durch je­ de der Verzögerungseinheiten 2F und 2G hindurchtritt. Die Vorrichtung 30 zählt jeden von der Verzögerungseinheit der letzten Stufe 2G ausgegebenen Puls und erfasst da­ durch die Anzahl von Malen einer vollständigen Zirkula­ tion des Pulses durch den Ring. Der Zähler 30 gibt b-Bit- Daten einer Parallelform aus, wobei "b" ein vorbestimmte natürliche Zahl bestimmt. Die b-Bit-Daten einer Parallel­ form stellen die erfasste Anzahl von Malen einer voll­ ständigen Zirkulation des Pulses durch den Ring dar. Der Zähler 30 kann im Ansprechen auf ein Taktpulssignal CK zurückgesetzt werden.
Die Verzögerungseinheiten 2F und 2G besitzen jeweils Energie- bzw. Spannungsversorgungsanschlüsse, die gemein­ sam an dem Ausgangsanschluss eines Puffers 12 angeschlos­ sen sind. Ein analoges Eingangssignal (ein Spannungsein­ gangssignal) Vin wird an den Eingangsanschluss des Puf­ fers angelegt. Das analoge Eingangssignal Vin bewegt sich durch den Puffer 12, bevor es an die Verzögerungseinhei­ ten 2F und 2G als Ansteuerungsspannung (Versorgungsspannung) dafür angelegt wird. Es wird fest­ gestellt, dass der Puffer 12 durch einen Verstärker er­ setzt werden kann.
Dateneingangsanschlüsse eines Codierers 20 sind an Ausganganschlüssen der Verzögerungseinheiten 2F bzw. 2G angeschlossen. Die Vorrichtung 20 codiert die Ausgangssi­ gnale von den Verzögerungseinheiten 2F und 2G in digitale a-Bit-Daten einer Parallelform, wobei "a" eine vorbe­ stimmte natürliche Zahl gleich oder größer als 2 bezeich­ net. Der Codierer 20 gibt digitale a-Bit-Daten einer Par­ allelform aus. Insbesondere tastet der Codierer 20 zu je­ der von dem Taktpulssignal CK bestimmten geeigneten Zeit die Ausgangssignale der Verzögerungseinheiten 2F und 2G ab und bestimmt die logischen Zustände der resultierenden Signalabtastwerte. Darüber hinaus erfasst der Codierer 20 unter Bezugnahme der bestimmten logischen Zustände der Signalabtastwerte, welchen der Ausgangsanschlüsse der Verzögerungseinheiten 2F und 2G der Puls erreicht. Der Codierer 20 wandelt das Ergebnis der Erfassung in die di­ gitalen a-Bit-Daten einer Parallelform um.
Wie oben erwähnt wird das analoge Eingangssignal Vin über die Puffer 10 den Verzögerungseinheiten 2F und 2G als Ansteuerungsspannung (Versorgungsspannung) dafür zu­ geführt. Die durch jede der Verzögerungseinheiten 2F und 2G bereitgestellte Pulsverzögerungszeit hängt von der zu­ geführten Ansteuerungsspannung ab. Daher hängt die durch jede der Verzögerungseinheiten 2F und 2G bereitgestellte Pulsverzögerungszeit von der Spannung des analogen Ein­ gangssignals Vin ab.
Die von dem Codierer 20 ausgegebenen digitalen a-Bit- Daten einer Parallform und die von dem Zähler 30 ausgege­ benen digitalen b-Bit-Daten einer Parallelform werden zu digitalen n-Bit-Daten einer parallelen Form DT kombi­ niert, wobei "n" eine vorbestimmte natürliche Zahl gleich oder größer als 2 bezeichnet. Die digitalen n-Bit-Daten einer Parallelform DT stellen die Spannung (den Span­ nungspegel) des analogen Eingangssignal Vin dar. Höher­ wertige Bits der digitalen n-Bit-Daten einer Parallelform DT werden durch die von dem Zähler 30 ausgegebenen digi­ talen b-Bit-Daten einer Parallelform gebildet, während niederwertige Bits davon durch von dem Codierer 20 ausge­ gebene digitale a-Bit-Daten einer Parallelform gebildet werden.
Die Ringverzögerungsleitung in der Pulsverzögerungs­ schaltung 10F wird beispielsweise in dem US-Patent Nr. 5,396,247 oder dem US-Patent Nr. 5,525,899 dargestellt, wobei deren Offenbarung hier durch Bezugnahme aufgenommen ist.

Claims (10)

1. Verfahren zum Erfassen eines Signalpegels, welches eine Filterfunktion hat, mit den Schritten:
Eingeben eines analogen Eingangssignals einer Puls­ verzögerungsschaltung, welche eine Serienverbindung von Verzögerungseinheiten enthält, wobei das analoge Ein­ gangssignal von den jeweiligen Verzögerungseinheiten be­ reitgestellte Signalverzögerungszeiten steuert;
Eingeben eines Pulssignals der Pulsverzögerungs­ schaltung, wobei das Pulssignal in der Pulsverzögerungs­ schaltung übertragen wird, während es aufeinanderfolgend von den Verzögerungseinheiten verzögert wird;
Erfassen einer Anzahl aus den Verzögerungseinheiten, durch welche das Pulssignal während einer Festlegungszeit von einem Augenblick an hindurchgetreten ist, zu welchem das Pulssignal der Pulsverzögerungsschaltung eingegeben wird; und
Erzeugen einer Information stellvetretend einem Pe­ gel des analogen Eingangssignals im Ansprechen auf die erfasste Anzahl.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das analoge Eingangssignal als Ansteuerungsspannung für die Verzögerungseinheiten eingegeben wird, um die von den jeweiligen Verzögerungseinheiten bereitgestellten Si­ gnalverzögerungszeiten zu steuern.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die von den Verzögerungseinheiten bereitgestellten Signalverzögerungszeiten jeweils von ihnen zugeführten Ansteuerungsströmen abhängen und das analoge Eingangssi­ gnal die den Verzögerungseinheiten zugeführten Ansteue­ rungsströme steuert, um die von den jeweiligen Verzöge­ rungseinheiten bereitgestellten Signalverzögerungszeiten zu steuern.
4. Verfahren nach Anspruch 1, des weiteren gekennzeich­ net durch den Schritt des Änderns der Festlegungszeit, um eine Tiefpassfiltercharakteristik zum Entfernen von Hoch­ frequenzrauschkomponenten einzustellen.
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Verzögerungseinheiten in einem Ring angeschlos­ sen sind, um eine Ringverzögerungsleitung zu bilden, durch welche das Pulssignal zirkuliert, und eine Position des Pulssignals in der Ringverzögerungsleitung erfasst wird und eine Anzahl von vollständigen Zirkulationen des Pulssignals durch die Ringverzögerungsleitung erfasst wird, und die Information stellvertretend dem Pegel des analogen Eingangssignals im Ansprechen auf die erfasste Position und die erfasste Anzahl erzeugt wird.
6. Signalpegelerfassungsvorrichtung, welche eine Fil­ terfunktion besitzt, mit:
einer Pulsverzögerungsschaltung, welche eine Serien­ verbindung von Verzögerungseinheiten enthält, die Signal­ verzögerungszeiten besitzen, welche von einem analogen Eingangssignal abhängen;
einer Einrichtung, welche ein Pulssignal der Puls­ verzögerungsschaltung eingibt, wobei das Pulssignal der Pulsverzögerungsschaltung übertragen wird, während es aufeinanderfolgend von den Verzögerungseinheiten verzö­ gert wird;
einer auf ein Taktsignal ansprechenden Einrichtung, welche eine Position in der Pulsverzögerungsschaltung er­ fasst, die das Pulssignal zu einem von dem Taktsignal be­ stimmten Zeitpunkt erreicht; und
einer Einrichtung, welche eine Information stellver­ tretend einem Pegel des analogen Eingangssignals im An­ sprechen auf die von der Erfassungseinrichtung erfassten Position erzeugt.
7. Vorrichtung nach Anspruch 6, dadurch gekennzeichnet, dass die Verzögerungseinheiten das analoge Eingangssignal als Ansteuerungsspannung empfangen, so dass dis Signal­ verzögerungszeiten der Verzögerungseinheiten von dem ana­ logen Eingangssignal abhängen.
8. Vorrichtung nach Anspruch 6, dadurch gekennzeichnet, dass die Pulsverzögerungsschaltung eine Einrichtung zum Steuern von den Verzögerungseinheiten zugeführten An­ steuerungsströmen im Ansprechen auf das analoge Eingangs­ signal aufweist, um die Signalverzögerungszeiten der Ver­ zögerungseinheiten im Ansprechen auf das analoge Ein­ gangssignal zu steuern.
9. Vorrichtung nach Anspruch 6, dadurch gekennzeichnet, dass die Erfassungseinrichtung einen Codierer zum Umwan­ deln von Ausgangssignalen der Verzögerungseinheiten in ein Signal aufweist, welches die Position der Pulsverzö­ gerungsschaltung darstellt, welche das Pulssignal er­ reicht.
10. Vorrichtung nach Anspruch 6, dadurch gekennzeichnet, dass die Verzögerungseinheiten in einer Ringform ange­ schlossen sind, um eine Ringverzögerungsleitung zu bil­ den, durch welche das Pulssignal zirkuliert, und die Er­ fassungseinrichtung eine Einrichtung zum Erfassen einer Anzahl von vollständigen Zirkulationen des Pulssignals durch die Ringverzögerungsleitung aufweist, und die Er­ zeugungseinrichtung eine Einrichtung zum Erzeugen einer Information stellvertretend dem Pegel des analogen Ein­ gangssignals in Ansprechen auf die erfasste Position und die erfasste Anzahl aufweist.
DE10142283A 2001-01-16 2001-08-29 Verfahren und Vorrichtung zum Erfassen eines Signalpegels sowie Analog-Digital-Wandler Expired - Fee Related DE10142283B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7651 2001-01-16
JP2001007651A JP4008200B2 (ja) 2001-01-16 2001-01-16 フィルタ機能を有する信号レベル検出方法及び装置

Publications (2)

Publication Number Publication Date
DE10142283A1 true DE10142283A1 (de) 2002-07-18
DE10142283B4 DE10142283B4 (de) 2013-02-07

Family

ID=18875374

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10142283A Expired - Fee Related DE10142283B4 (de) 2001-01-16 2001-08-29 Verfahren und Vorrichtung zum Erfassen eines Signalpegels sowie Analog-Digital-Wandler

Country Status (3)

Country Link
US (1) US6509861B2 (de)
JP (1) JP4008200B2 (de)
DE (1) DE10142283B4 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3775258B2 (ja) * 2001-07-31 2006-05-17 株式会社デンソー フィルタリング方法及びフィルタ機能を有するa/d変換装置
JP2003273735A (ja) * 2002-03-12 2003-09-26 Denso Corp A/d変換方法及び装置
JP3991969B2 (ja) 2003-09-17 2007-10-17 株式会社デンソー A/d変換回路
US6958721B2 (en) * 2003-09-18 2005-10-25 The Regents Of The University Of Colorado Matched delay line voltage converter
US7030803B2 (en) 2004-02-09 2006-04-18 Denso Corporation Analog-to-digital converter and method of analog-to-digital conversion
JP4674440B2 (ja) * 2004-03-04 2011-04-20 ソニー株式会社 データ処理回路
JP4682668B2 (ja) 2005-03-30 2011-05-11 株式会社デンソー A/d変換装置、およびa/d変換装置を備えたセンサ装置
JP4765118B2 (ja) * 2006-04-13 2011-09-07 オンセミコンダクター・トレーディング・リミテッド ノイズキャンセラ及びそれを用いたam受信装置
JP4626581B2 (ja) * 2006-05-15 2011-02-09 株式会社デンソー 数値化装置
JP4702179B2 (ja) * 2006-05-22 2011-06-15 株式会社デンソー A/d変換回路
TWI444017B (zh) 2011-12-16 2014-07-01 Ind Tech Res Inst 具相位掃瞄的正交相位解調裝置與方法
JP6230254B2 (ja) * 2013-04-04 2017-11-15 キヤノン株式会社 制御装置及びその搬送制御方法
EP2796945A1 (de) * 2013-04-24 2014-10-29 Asahi Kasei Microdevices Corporation Zeit-Digital-Umwandlung mit Analog-Dithering
EP3647884B1 (de) * 2017-06-30 2022-04-13 SZ DJI Technology Co., Ltd. Schaltung, verfahren und zugehöriger chip zur zeitmessung, system und vorrichtung

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS516652A (de) * 1974-07-05 1976-01-20 Tokyo Shibaura Electric Co
JP3372860B2 (ja) 1990-01-25 2003-02-04 株式会社デンソー 信号位相差検出回路及び信号位相差検出方法
JP2868266B2 (ja) 1990-01-25 1999-03-10 株式会社日本自動車部品総合研究所 信号位相差検出回路及び信号位相差検出方法
US5138320A (en) * 1990-11-14 1992-08-11 Zenith Electronics Corporation Skew code generator for measuring pulses width using a delay line
JP3064644B2 (ja) 1992-03-16 2000-07-12 株式会社デンソー A/d変換回路
JP3203909B2 (ja) 1993-11-26 2001-09-04 株式会社デンソー A/d変換装置
US5671252A (en) * 1994-09-21 1997-09-23 Analog Devices, Inc. Sampled data read channel utilizing charge-coupled devices
US6073259A (en) * 1997-08-05 2000-06-06 Teradyne, Inc. Low cost CMOS tester with high channel density

Also Published As

Publication number Publication date
DE10142283B4 (de) 2013-02-07
US20020093445A1 (en) 2002-07-18
JP4008200B2 (ja) 2007-11-14
US6509861B2 (en) 2003-01-21
JP2002217758A (ja) 2002-08-02

Similar Documents

Publication Publication Date Title
DE102006004212B4 (de) Delta-Sigma-Analog-Digital-Wandler und Verfahren zur Delta-Sigma-Analog-Digital-Wandlung mit Offsetkompensation
DE10142283A1 (de) Verfahren und Vorrichtung zum Erfassen eines Signalpegels
DE10231999B4 (de) Analog/Digital-Umwandlungsverfahren und dazugehörige Vorrichtung
DE10235062B4 (de) Filterverfahren und A/D-Wandlergerät mit einer Filterfunktion
DE102008046831B4 (de) Ereignisgesteuerte Zeitintervallmessung
DE102007021311B4 (de) Digitalisierungsvorrichtung
DE102007023889B4 (de) Zeitmess-Schaltung mit Impulsverzögerungsschaltung
DE102007046560A1 (de) Feldgerät mit einem Analogausgang
EP0508171A1 (de) Getaktete Leistungsendstufe für induktive Verbraucher
DE2704374A1 (de) Daten-takt-trennschaltung mit einer feststellung fehlender taktimpulse
DE102006028344A1 (de) A/D-Wandler, implementiert unter alleiniger Verwendung digitaler Schaltkreiskomponenten und digitaler Signalverarbeitung
DE102004038666A1 (de) Ausgangspufferanstiegsgeschwindigkeitssteuerung unter Verwendung eines Taktsignals
DE102005042142A1 (de) Hochgeschwindigkeits-Niederleistungs-Eingabezwischenspeicher für Bauteile einer integrierten Schaltung
DE10212950B4 (de) Pegelwandler, Signalwandlungsvorrichtung und Signalwandlungsverfahren
DE102004058941A1 (de) Halbleiterschaltung
EP0771422A1 (de) Verfahren zum messen des phasenjitters eines datensignals
DE19524387C1 (de) Schaltungsanordnung und Verfahren zum Messen eines Kapazitätsunterschiedes zwischen einer ersten Kapazität C1 und einer zweiten Kapazität C2
DE4222788A1 (de) Verfahren und Vorrichtung zum Feststellen einer Kapazitätsänderung durch einen Computer
EP1264401B1 (de) Anordnung und verfahren zum einstellen der flankenzeiten eines oder mehrerer treiber sowie treiberschaltung
DE102009047099A1 (de) Verfahren zum Erfassen eines von einem Sensor mit Stromschnittstelle ausgegebenen ersten Stromsignals
EP0515438B1 (de) Verfahren zum umsetzen einer analogen spannung in einen digitalwert
DE69920780T2 (de) Schaltung zum Steilermachen von Pulsflanken
DE102006018207B4 (de) Verfahren zum Testen einer A/D-Wandlerschaltung
DE102008059120B4 (de) Verfahren zur Steuerung einer Verzögerungszeit einer Impulsverzögerungsschaltung und Impulsverzögerungsschaltung zur Anwendung eines solchen Verfahrens
DE102005059489B4 (de) Schaltung und Verfahren zur Eingabesignalbestimmung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20130508

R084 Declaration of willingness to licence
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee