DE10156054C2 - Herstellungsverfahren für eine Leiterbahn auf einem Substrat - Google Patents

Herstellungsverfahren für eine Leiterbahn auf einem Substrat

Info

Publication number
DE10156054C2
DE10156054C2 DE10156054A DE10156054A DE10156054C2 DE 10156054 C2 DE10156054 C2 DE 10156054C2 DE 10156054 A DE10156054 A DE 10156054A DE 10156054 A DE10156054 A DE 10156054A DE 10156054 C2 DE10156054 C2 DE 10156054C2
Authority
DE
Germany
Prior art keywords
mask
conductor track
layer
copper
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10156054A
Other languages
English (en)
Other versions
DE10156054A1 (de
Inventor
Axel Brintzinger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10156054A priority Critical patent/DE10156054C2/de
Priority to US10/292,621 priority patent/US6911390B2/en
Priority to KR10-2002-0070969A priority patent/KR100519893B1/ko
Publication of DE10156054A1 publication Critical patent/DE10156054A1/de
Application granted granted Critical
Publication of DE10156054C2 publication Critical patent/DE10156054C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11472—Profile of the lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11474—Multilayer masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H01L2224/11902—Multiple masking steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent

Description

Die vorliegende Erfindung betrifft ein Verfahren zur Herstel­ lung einer Leiterbahn auf einem Substrat.
Aus der US 4,861,425 ist ein Verfahren bekannt, bei dem eine Maske auf einem Substrat aufgebracht wird, die Maske mit ei­ ner Öffnung versehen wird und in der Öffnung eine Leiterbahn vorgesehen wird.
Anschließend wird die Maske entfernt und eine neue Maske mit einer verbreiterten Öffnung aufgebracht, woran anschließend die Leiterbahn mit einer Umhüllung versehen wird und die neue Maske entfernt wird.
Die US 5,427,983 offenbart die Abscheidung eines Schichten­ stapels mit einer umhüllenden Schutzschicht unter Verwendung einer Maske.
Mit dem Aufkommen der Technologie des wafer-level-packaging (WLP), wafer-level-test (WLT) und des wafer-level-burn-in (WLBI) ist es notwendig geworden. Halbleitersubstrate bzw. Halbleiterchips mit elektrisch verbindenden Elementen auszu­ rüsten, die eine eingebaute Nachgiebigkeit (Flexibilität) in Richtung der X-, Y- und Z-Achse aufweisen.
Eine weitere Forderung ist, dass eine stabile elektrische Verbindung vom Halbleiter die zur Leiterplatte bereitgestellt werden muss. Im Fall einer Kupferleiterbahn muss das Metall vor Oxidation und Korrosion geschützt werden. Üblicherweise wird dies durch eine Einkapselung (Umhüllung) des Kupfers mit einem anderen, beständigeren Metall wie Nickel bewerkstel­ ligt.
Der Nachteil eines solchen Schutzes ist, dass bislang bei der Herstellung eine zusätzliche photolithographische Stufe benö­ tigt wird. Dies macht den Prozess aufwendiger und komplexer.
Fig. 8 zeigt den Querschnitt eines nach einem üblichen Ver­ fahren mit einer Leiterbahn versehenen Halbleitersubstrats 1. Auf das Substrat 1 ist eine Schicht 2 aus einer Titanverbin­ dung im Spötterverfahren aufgebracht, die sowohl als Diffusi­ onsbarriere als auch als Kurzschlussschicht für alle nachfol­ genden Beschichtungsschritte dient. Darüber schließt sich ei­ ne im Sputterverfahren aufgebrachte Kupferträgerschicht 3 an, die benötigt wird um eine nachfolgende Beschichtung mit einer Kupferleiterbahn 4 zu ermöglichen. Eine photolithographisch strukturierte Maske 7 aus elektrisch abscheidbarem Photolack bestimmt die Breite der Leiterbahn. Über der Kupferleiterbahn 4 wird eine Nickelschicht 5 aufgebracht. Darüber schließt sich eine Goldschicht 6 an, die zur Benetzung mit Lot benötigt wird, da keine ausreichende Benetzung der Ober­ fläche mit Lot auf Nickel stattfindet. Die Nickelschicht 5 dient als Diffusionsbarriere zwischen der Kupferschicht 4 und der Goldschicht 6, da das Gold ansonsten vollständig in das Kupfer diffundieren würde.
Fig. 9 zeigt die Anordnung nach dem Entfernen der Maske 7 aus dem elektrisch abscheidbaren Photolack. Die Seitenwände 8 der Kupferleiterbahn 4 sind freigelegt und somit der Korrosion ausgesetzt.
Fig. 10 zeigt die Anordnung nach dem Strukturätzen der Kup­ ferträgerschicht 3 und nach dem Strukturätzen der Schicht 2 aus der Titanverbindung. Die Seitenwände 8 der Kupferleiter­ bahn 4 und der Kupferträgerschicht 3 sind freigelegt und kön­ nen korrodieren. Eine Unterätzung 9 kann die Festigkeit die­ ser Leiterbahnanordnung auf dem Substrat 1 beeinträchtigen.
Bei den nicht nachgiebigen (flexiblen) wafer-level-packages (WLP) (z. B. Flipchip) kann ein Korrosionsschutz für die Kup­ ferbestandteile dieser Leiterbahnanordnung durch Wiederver­ flüssigung von Lot, das von oben auf die metallene Leiter­ bahnanordnung aufgebracht wird (underbump metallurgy UBM) aufgebracht werden. Diese Wiederverflüssigung erlaubt es dem Lot (SnPb), über die Kanten des Kupfers zu fließen und dabei das Kupfer einzukapseln. Andere Methoden nutzen einen weite­ ren photolithographischen Schritt und kapseln das Metall ent­ weder mit einem Dielektrikum, wie z. B. Benzozyklobuten (BCB), oder anderen korrosionsbeständigen Materialien ein.
Bei den nachgiebigen (flexiblen) wafer-level-packages (WLP) ist bislang kein Verfahren zur Einkapselung bekannt.
Die Wiederverflüssigung des Lotes, um damit das Kupfer einzu­ kapseln, erfordert einen hohen Aufwand und ist sehr kostenintensiv. Der Einsatz eines zusätzlichen photolithographischen Schrittes, um eine Einkapselung (Umhüllung) des Metalls zu gewährleisten, ist ebenfalls mit großem Aufwand und hohen Kosten verbunden.
Es ist Aufgabe der vorliegenden Erfindung, ein Herstellungs­ verfahren für eine Leiterbahn auf einem Substrat bereitzu­ stellen, das insbesondere einen Korrosionsschutz korrosiver Materialien, wie z. B. Kupfer, auch auf dem Gebiet des wafer- level-packaging (WLP) gewährleisten kann.
Erfindungsgemäß wird diese Aufgabe durch das in Anspruch 1 angegebene Herstellungsverfahren für eine Leiterbahn auf ei­ nem Substrat gelöst.
Die der vorliegenden Erfindung zugrunde liegende Idee besteht darin, eine bereits aufgebrachte und strukturierte Photolack­ schicht zu bearbeiten, um die Strukturöffnungen im Photolack zu verbreitern, so dass ein nachfolgender Abscheidungsprozess (Beschichtung) eine in der verbreiterten Öffnung liegende Leiterbahn einkapseln (umhüllen) kann.
In der vorliegenden Erfindung wird das eingangs erwähnte Problem insbesondere dadurch gelöst, dass korrosive Schich­ ten, beispielsweise aus Kupfer, von einem nicht korrosiven Material, insbesondere einem korrosionsbeständigen Metall, eingekapselt (umhüllt) werden, ohne dass dazu ein zusätzli­ cher photolithographischer Schritt benötigt wird. Der Photo­ lack wird lediglich kurzzeitig einem Ätzprozess ausgesetzt, wodurch sich die Strukturbreiten der Öffnungen im Photolack vergrößern, und es somit einer nachfolgenden Beschichtung mit einem Material, das korrosionsbeständig ist, erlaubt wird, die darunter liegende Schicht zu umschließen. Folglich wird nur ein photolithographischer Schritt verwendet.
In den Unteransprüchen finden sich vorteilhafte Weiterbildun­ gen und Verbesserungen des jeweiligen Erfindungsgegenstandes.
Gemäß einer weiteren bevorzugten Weiterbildung, findet beim Ätzprozess zur Verbreiterung der Öffnung in der Maske eine Lauge, insbesondere Natronlauge, Verwendung.
Gemäß einer weiteren bevorzugten Weiterbildung, erfolgt die Abscheidung des Photolacks durch einen elektro-chemischen Ab­ scheidungsprozess.
Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher er­ läutert.
Es zeigen:
Fig. 1 den Querschnitt einer Anordnung zur Erläuterung ei­ ner Ausführungsform der Erfindung nach elementaren Schritten im Herstellungsprozess;
Fig. 2 den Querschnitt der Anordnung nach der Verfahrens­ stufe der Verbreiterung der Öffnung im Photolack;
Fig. 3 den Querschnitt der Anordnung nach dem Verfahrens­ schritt der Trägerschichtätzung;
Fig. 4 den Querschnitt der Anordnung nach einem ersten Be­ schichtungsschritt;
Fig. 5 den Querschnitt der Anordnung nach einem weiteren Beschichtungsschritt;
Fig. 6 den Querschnitt der Anordnung nach dem Entfernen der Maske aus Photolack und einem Trägerschichtätz­ prozess;
Fig. 7 den Querschnitt der Anordnung nach einem abschlie­ ßenden Ätzprozess einer auf dem Substrat befindli­ chen Diffusionsbarriere;
Fig. 8 den Querschnitt einer üblichen Anordnung zur Erläu­ terung eines üblichen Verfahrens nach elementaren Schritten im Herstellungsverfahren;
Fig. 9 den Querschnitt der üblichen Anordnung nach dem Verfahrensschritt der Entfernung der Maske aus Pho­ tolack; und
Fig. 10 den Querschnitt der üblichen Anordnung nach zwei weiteren Ätzprozessen im Herstellungsverfahren.
In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Bestandteile.
Fig. 1 zeigt den Querschnitt einer Anordnung zur Erläuterung einer Ausführungsform der vorliegenden Erfindung. In Verbin­ dung mit den nachfolgenden Fig. 2 bis 7, stellt die Fig. 1 einen Ausgangspunkt im Herstellungsverfahren gemäß der vorliegenden Ausführungsform dar.
Gemäß Fig. 1 ist einem Halbleitersubstrat 1 eine Titanverbin­ dung (Ti/TiN oder Ti/TiW) in einer Schicht 2 aufgesputtert worden. Die Schicht 2 aus der Titanverbindung dient als Dif­ fusionsbarriere und ebenfalls als Kurzschlussschicht, um nachfolgende Beschichtungen, die elektro-chemisch aufgebracht werden sollen, zu ermöglichen. Nach dem Aufbringen der Schicht 2 aus der Titanverbindung wird eine Kupferträger­ schicht 3 ebenfalls im Sputterverfahren aufgebracht. Diese Kupferträgerschicht 3 wird benötigt, um eine nachfolgende, elektrische Kupferbeschichtung zu ermöglichen. Eine in einem elektrischen Abscheidungsprozess aufgebrachte Photolack­ schicht wurde in einem photolithographischen Prozess struktu­ riert und dient für die Kupferbeschichtung als Masken Resist einer Maskenöffnung der Breite d. Die Kupferbeschichtung er­ zeugt somit eine Leiterbahn 4, die ebenfalls die Breite der Maskenöffnung d hat.
Fig. 2 zeigt den Querschnitt der Anordnung nach einem isotro­ pen Ätzprozess des Photolacks der Maske 7. Der elektropho­ rethische Photolack (resist) wird dazu kurzzeitig (z. B. 2 min.) mit Natronlauge (NaOH), die auch als Stripper zum Ent­ fernen der Maske dient, in Kontakt gebracht, was zu einer im wesentlichen gleichmäßigen Reduzierung der Dicke der Photo­ lackmaske 7 um etwa 1 µm führt, wie in Fig. 1 und 2 durch eine gestrichelte Linie angedeutet. Durch diesen Ätzprozess wird die Photolackschicht 7 an allen Oberflächen, die mit der Nat­ ronlauge (NaOH) in Kontakt kommen, um diese Dicke abgebaut. Daraus resultiert eine Verbreiterung der Maskenöffnung von der Breite d auf die Breite D.
In Fig. 3 ist der Querschnitt der Anordnung nach einem weite­ ren Ätzprozess dargestellt, bei dem die Kupferträgerschicht 3 in der Verbreiterten Öffnung entfernt wird. In diesem Ätzpro­ zess wird nicht nur die Kupferträgerschicht 3, wie zur Struk­ turierung gewünscht, sondern auch die darüber liegende Kup­ ferbeschichtung 4 angegriffen. Da die Dicke der Kupferträger­ schicht 3 jedoch mit beispielsweise 150 nm mindestens um eine Größenordnung kleiner ist als die Dicke der Kupferbeschich­ tung 4, die beispielsweise 2000 nm beträgt, kann die Reduzie­ rung der Schichtdicke der Kupferbeschichtung 4 als vertretbar in Kauf genommen werden.
Fig. 4 zeigt den Querschnitt der Anordnung nach einer Be­ schichtung mit einem nicht korrosiven Material wie z. B. Ni­ ckel 5, welches die Schichten aus korrosivem Kupfer 3, 4 ein­ kapselt bzw. umhüllt.
Fig. 5 zeigt einen Querschnitt der Anordnung nach dem Auf­ bringen einer Goldschicht 6 auf der Struktur gemäß Fig. 4. Diese Goldschicht 6 wird benötigt, um später eine Benetzung mit Lot (z. B. SnPb) zu ermöglichen, da auf Nickel eine solche Benetzung mit Lot nicht zufriedenstellend gewährleistet ist. Die korrosionsbeständige Goldbeschichtung 6 muss von der Kup­ ferbeschichtung 4 durch die Nickelschicht 5, die als Diffusi­ onsbarriere dient, getrennt sein, da die Goldbeschichtung 6 sonst vollständig in die Kupferschicht 4 und die Kupferträ­ gerschicht 3 eindiffundieren würde.
In Fig. 6 ist ein Querschnitt der Anordnung nach dem voll­ ständigen Entfernen der Photolackschicht 7 und einem weiteren Ätzprozess dargestellt, bei dem die Trägergrundschicht, die nicht eingekapselt ist, entfernt wird.
Fig. 7 zeigt einen Querschnitt der Anordnung nach einem wei­ teren Ätzprozess, bei der die als Kurzschlussschicht bzw. Diffusionsbarriere dienende Schicht 2 aus einer Titanverbin­ dung in unbedeckten Bereichen und mit leichter Unterätzung entfernt wird. Die Nickelschicht 5 hat die Kupferschichten 4, 3 eingekapselt (umhüllt), folglich vor Korrosion geschützt und kann somit insbesondere auch eine Unterätzung der Kupfer­ schichten 3, 4 verhindern.
Obwohl die vorliegende Erfindung vorstehend anhand eines be­ vorzugten Ausführungsbeispiels beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Art und Wei­ se modifizierbar.
Insbesondere können selbstverständlich andere Schichtmateria­ lien verwendet werden bzw. zusätzliche Leiterbahnschichten vorgesehen werden.
Auch ist die Erfindung nicht auf die genannten Anwendungsmög­ lichkeiten beschränkt.
Bezugszeichenliste
1
Halbleitersubstrat
2
Diffusionsbarriere und/oder Kurzschlussschicht (Ti/TiN oder Ti/TiW)
3
Trägerschicht aus Kupfer
4
Kupferbeschichtung (Leiterbahn)
5
Nickelbeschichtung
6
Goldbeschichtung
7
elektrisch abscheidbarer Photolack (Maske aus ED-Resist)
8
Korrosion ausgesetzte Kupferseitenwände
9
Unterätzung
10
Korrosions- und Unterätzungsschutz
d Breite der ursprünglichen Öffnung im Photolack
D Breite der verbreiterten Öffnung im Photolack (D < d)

Claims (21)

1. Verfahren zur Herstellung von einer Leiterbahn (4) auf einem Substrat (1) mit den in zeitlicher Reihenfolge er­ folgenden Schritten:
Aufbringen einer Maske (7) auf dem Substrat (1);
Strukturieren der Maske (7), so dass sie eine der Leiterbahn(4) entsprechende Öffnung hat;
Vorsehen der Leiterbahn (4) in der Öffnung auf dem Substrat(1);
Verbreitern der Öffnung zum Freilegen eines lateral an die Leiterbahn (4) angrenzenden Bereiches durch einen im wesent­ lichen isotropen Ätzprozess;
Vorsehen einer Umhüllung der Leiterbahn in der verbreiteten Öffnung; und
Entfernen der Maske (7).
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass vor dem Aufbringen der Maske (7) eine Diffusionsbarriere und/oder Kurzschlussschicht auf dem Substrat (1) aufgebracht wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass die Diffusionsbarriere (2) und/oder Kurzschlussschicht (2) aus einer Metallschicht (2) besteht.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass die Metallschicht (2) Titan (Ti) enthält.
5. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass vor dem Aufbringen der Maske (7) eine Trägerschicht (3) auf das Substrat (1) aufgebracht wird.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass die Trägerschicht (3) nach dem Aufbringen der Diffusi­ onsbarriere (2) und/oder Kurzschlussschicht (2) aufgebracht wird.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass die Trägerschicht (3) aus einer korrosiven Metallverbin­ dung oder einem korrosiven Metall besteht.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass die korrosive Metallverbindung der Trägerschicht (3) Kupfer enthält, oder das korrosive Metall aus Kupfer besteht.
9. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Leiterbahn (4) aus einem korrosiven Metall besteht.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass das korrosive Metall der Leiterbahn (4) Kupfer ist.
11. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Maske (7) durch einen elektrischen Abscheidungspro­ zess aufgebracht wird.
12. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Strukturierung der Maske (7) durch einen photolitho­ graphischen Prozess erfolgt.
13. Verfahren nach mindestens einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass das Verbreitern der Öffnung in der Maske (7) zum Freile­ gen des lateral an die Leiterbahn (4) angrenzenden Bereiches durch einen Ätzprozess erfolgt.
14. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Maske (7) eine Photolackmaske ist und beim Ätzpro­ zess eine Lauge, insbesondere Natronlauge (NaOH), Verwendung findet.
15. Verfahren nach einem oder mehreren der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Umhüllung der Leiterbahn (4) in der verbreiterten Öffnung der Maske (7) durch Abscheiden eines nicht korrosiven Materials erfolgt.
16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, dass das nicht korrosive Material metallisch ist.
17. Verfahren nach Anspruch 16, dadurch gekennzeichnet, dass das nicht korrosive Material Nickel (Ni) ist.
18. Verfahren nach einem oder mehreren der vorangehenden Ansprüche, dadurch gekennzeichnet, dass nach dem Vorsehen der Umhüllung = der Leiterbahn (4) eine weitere Schicht (6) auf die Leiterbahn aufgebracht wird.
19. Verfahren nach Anspruch 18, dadurch gekennzeichnet, dass die weitere Schicht (6) aus einem nicht korrosiven Me­ tall, insbesondere Gold (Au), besteht.
20. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass nach dem Entfernen der Maske (7) mindestens ein weiterer Ätzprozess zum Entfernen der Trägerschicht (3) stattfindet.
21. Verfahren nach einem oder mehreren der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Umhüllung der Leiterbahn (4) einen Korrosionsschutz ausbildet.
DE10156054A 2001-11-15 2001-11-15 Herstellungsverfahren für eine Leiterbahn auf einem Substrat Expired - Fee Related DE10156054C2 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE10156054A DE10156054C2 (de) 2001-11-15 2001-11-15 Herstellungsverfahren für eine Leiterbahn auf einem Substrat
US10/292,621 US6911390B2 (en) 2001-11-15 2002-11-13 Fabrication method for an interconnect on a substrate
KR10-2002-0070969A KR100519893B1 (ko) 2001-11-15 2002-11-15 기판상의 상호접속부 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10156054A DE10156054C2 (de) 2001-11-15 2001-11-15 Herstellungsverfahren für eine Leiterbahn auf einem Substrat

Publications (2)

Publication Number Publication Date
DE10156054A1 DE10156054A1 (de) 2003-05-28
DE10156054C2 true DE10156054C2 (de) 2003-11-13

Family

ID=7705801

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10156054A Expired - Fee Related DE10156054C2 (de) 2001-11-15 2001-11-15 Herstellungsverfahren für eine Leiterbahn auf einem Substrat

Country Status (3)

Country Link
US (1) US6911390B2 (de)
KR (1) KR100519893B1 (de)
DE (1) DE10156054C2 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004005022A1 (de) * 2004-01-30 2005-08-25 Infineon Technologies Ag Verfahren zur Herstellung von metallischen Leitbahnen auf elektronischen Bauelementen
DE102004023897A1 (de) * 2004-05-12 2005-12-15 Infineon Technologies Ag Verfahren zur Herstellung geschützter Leitbahnen und Kontaktflächen
US7271095B2 (en) 2004-02-03 2007-09-18 Infineon Technologies Ag Process for producing metallic interconnects and contact surfaces on electronic components

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7713861B2 (en) * 2007-10-13 2010-05-11 Wan-Ling Yu Method of forming metallic bump and seal for semiconductor device
US8829676B2 (en) * 2011-06-28 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for wafer level package
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
US10699948B2 (en) 2017-11-13 2020-06-30 Analog Devices Global Unlimited Company Plated metallization structures
TWI790407B (zh) * 2018-11-13 2023-01-21 日商東京威力科創股份有限公司 抑制晶圓上的缺陷性、金屬微粒汙染、及膜成長的系統及方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4861425A (en) * 1988-08-22 1989-08-29 International Business Machines Corporation Lift-off process for terminal metals
US5427983A (en) * 1992-12-29 1995-06-27 International Business Machines Corporation Process for corrosion free multi-layer metal conductors

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5656525A (en) * 1994-12-12 1997-08-12 Industrial Technology Research Institute Method of manufacturing high aspect-ratio field emitters for flat panel displays
JP3785822B2 (ja) * 1997-08-25 2006-06-14 昭和電工株式会社 電極構造、該電極を備えたシリコン半導体素子、その製造方法及び該素子を実装した回路基板並びにその製造方法
US6441473B1 (en) * 1997-09-12 2002-08-27 Agere Systems Guardian Corp. Flip chip semiconductor device
JPH11176860A (ja) * 1997-12-09 1999-07-02 Oki Electric Ind Co Ltd ハンダバンプ構造とその形成方法
JP4045007B2 (ja) * 1998-03-18 2008-02-13 沖電気工業株式会社 半導体装置の製造方法
JP2000299337A (ja) * 1999-04-13 2000-10-24 Fujitsu Ltd 半導体装置及びその製造方法
JP3526420B2 (ja) * 1999-09-24 2004-05-17 株式会社東芝 半導体装置およびその製造方法
CN1314225A (zh) * 2000-02-18 2001-09-26 德克萨斯仪器股份有限公司 铜镀层集成电路焊点的结构和方法
US6413851B1 (en) * 2001-06-12 2002-07-02 Advanced Interconnect Technology, Ltd. Method of fabrication of barrier cap for under bump metal

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4861425A (en) * 1988-08-22 1989-08-29 International Business Machines Corporation Lift-off process for terminal metals
US5427983A (en) * 1992-12-29 1995-06-27 International Business Machines Corporation Process for corrosion free multi-layer metal conductors

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004005022A1 (de) * 2004-01-30 2005-08-25 Infineon Technologies Ag Verfahren zur Herstellung von metallischen Leitbahnen auf elektronischen Bauelementen
DE102004005022B4 (de) * 2004-01-30 2006-02-16 Infineon Technologies Ag Verfahren zur Herstellung von metallischen Leitbahnen auf elektronischen Bauelementen
US7172966B2 (en) 2004-01-30 2007-02-06 Infineon Technologies Ag Method for fabricating metallic interconnects on electronic components
US7271095B2 (en) 2004-02-03 2007-09-18 Infineon Technologies Ag Process for producing metallic interconnects and contact surfaces on electronic components
DE102004023897A1 (de) * 2004-05-12 2005-12-15 Infineon Technologies Ag Verfahren zur Herstellung geschützter Leitbahnen und Kontaktflächen

Also Published As

Publication number Publication date
DE10156054A1 (de) 2003-05-28
KR20030040178A (ko) 2003-05-22
US20030092274A1 (en) 2003-05-15
KR100519893B1 (ko) 2005-10-13
US6911390B2 (en) 2005-06-28

Similar Documents

Publication Publication Date Title
DE2729030C2 (de) Verfahren zum Herstellen eines mehrschichtigen Leiterzugsmusters für monolithisch integrierte Halbleiterschaltungen
DE2430692C2 (de) Verfahren zum Herstellen von Verbindungslöchern in Isolierschichten
DE4424962A1 (de) Verfahren zur Herstellung eines Chip-Anschlusses
EP1412978A2 (de) Elektronisches bauteil mit einem kunststoffgehäuse und verfahren zu seiner herstellung
DE10243961A1 (de) Metallfüllverfahren und Gegenstand aufweisend metallgefüllte Löcher
EP0002185A1 (de) Verfahren zum Herstellen einer Verbindung zwischen zwei sich kreuzenden, auf der Oberfläche eines Substrats verlaufenden Leiterzügen
DE3702354A1 (de) Halbleiterbauelement und verfahren zu dessen herstellung
DE10158809B4 (de) Herstellungsverfahren für eine Leiterbahn auf einem Substrat und eine entsprechende Leiterbahn
DE10148120A1 (de) Elektronische Bauteile mit Halbleiterchips und ein Systemträger mit Bauteilpositionen sowie Verfahren zur Herstellung derselben
DE2402709B2 (de) Festkoerperbauelement mit einem duennen film aus vanadinoxyd
DE3640248A1 (de) Halbleitervorrichtung
DE102013108979B4 (de) Anschlussstruktur und Halbleiterbauelement
DE10156054C2 (de) Herstellungsverfahren für eine Leiterbahn auf einem Substrat
DE4433535C2 (de) Programmierbares Halbleiter-Bauelement mit Verbindungsherstellstruktur und Verfahren zum Herstellen eines solchen
DE3343367A1 (de) Halbleiterbauelement mit hoeckerartigen, metallischen anschlusskontakten und mehrlagenverdrahtung
EP1687846A1 (de) Verfahren zum galvanisieren und kontaktvorsprungsanordnung
DE10124047B4 (de) Verfahren zur Herstellung elektronischer Bauteile mit Halbleiterchips und Systemträger
DE10239081B4 (de) Verfahren zur Herstellung einer Halbleitereinrichtung
DE102004005361B4 (de) Verfahren zur Herstellung von metallischen Leitbahnen und Kontaktflächen auf elektronischen Bauelementen
DE102019209065B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
DE10104265B4 (de) Verfahren zum Herstellen einer Halbleiterschaltungsanordnung
DE10238816B4 (de) Verfahren zur Herstellung von Anschlussbereichen einer integrierten Schaltung und integrierte Schaltung mit Anschlussbereichen
DE102004005022B4 (de) Verfahren zur Herstellung von metallischen Leitbahnen auf elektronischen Bauelementen
EP2028686B1 (de) Verfahren zum galvanischen Aufbringen eines Metalls, insbesondere von Kupfer, und Verwendung dieses Verfahrens
WO2007096095A2 (de) Ätzlösung und verfahren zur strukturierung eines ubm-schichtsystems

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8304 Grant after examination procedure
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R082 Change of representative
R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee