DE10164338A1

DE10164338A1 - Verfahren zur Einstellung eines Betriebsparameters in einem Peripherie-IC und Vorrichtung zur Durchführung des Verfahrens

Info

Publication number: DE10164338A1
Application number: DE10164338A
Authority: DE
Inventors: Friedrich Heizmann; Thomas Schwanenberger
Original assignee: Deutsche Thomson Brandt GmbH
Current assignee: Deutsche Thomson OHG
Priority date: 2001-12-28
Filing date: 2001-12-28
Publication date: 2003-07-17
Also published as: EP1459194B1; US8073982B2; DE60216509D1; DE60216509T2; AU2002358708A1; JP2005520226A; CN100511201C; WO2003056443A1; MXPA04006379A; US20050096755A1; EP1459194A1; CN1610897A; KR20040069347A

Abstract

Die Erfindung betrifft ein Verfahren zur Einstellung eines Betriebsparameters in einem Peripherie-IC (12). Der Betriebsparameter wird dabei von einem Zentral-IC (15) über eine Bus-Verbindung (19) zu dem Peripherie-IC (12) übertragen. Das Verfahren zeichnet sich dadurch aus, dass der Betriebsparameter zunächst in einem Vorregister (24) des Peripherie-ICs (12) zwischengespeichert wird und dass der zwischengespeicherte Betriebsparameter erst dann in ein Arbeitsregister (25) übernommen wird, wenn von dem Zentral-IC (15) ein Übernahmesignal über die Bus-Verbindung (19) gesendet wurde. DOLLAR A Dieses Verfahren hat den Vorteil, dass z. B. bei sich schnell ändernden Empfangsbedingungen einer Sendeempfangseinheit die Sende- bzw. Empfangsverstärkungseinstellung sehr flexibel erfolgen kann und dass eine Fehleinstellung aufgrund einer festgestellten Signalverschwenkung einfach vermieden werden kann. DOLLAR A Die Erfindung betrifft auch eine Vorrichtung zur Durchführung des Verfahrens.

Description

Die Erfindung betrifft ein Verfahren zur Einstellung eines Betriebsparameters in einem Peripherie-IC derart, dass der Betriebsparameter von einem Zentral-IC über eine Bus- Verbindung zu dem Peripherie-IC übertragen wird. Außerdem betrifft die Erfindung eine Vorrichtung zur Durchführung des Verfahrens.

Hintergrund der Erfindung

Der Trend der zunehmenden Digitalisierung von elektrischen Geräten im Haushalt bzw. Unterhaltungselektronikbereich hält weiter an und verstärkt sich sogar noch. Im Zuge dieser Entwicklung gibt es auch sehr starke Anstrengungen, die unterschiedlichen digitalen Geräte im Haushalt zu vernetzen und so deren Funktionalität noch zu steigern. Drahtgebundene Bus-Systeme wie IEEE1394-Bus, Powerline-Bus, USB-Bus, Ethernet usw. sind schon spezifiziert und stehen schon seit längerem zur Verfügung.
Daneben wird aber auch intensiv an Standards für die drahtlose Vernetzung von Geräten im Haushalt gearbeitet. Als Beispiel eines Systems, mit dem diese drahtlose Vernetzung von Geräten möglich ist, wird das sogenannte HIPERLAN Typ2- System genannt. Dieses System wurde sogar schon in einem ETSI/BRAN-Standard spezifiziert. Die genaue Bezeichnung dieses ETSI-Standards lautet Broadband Radio Access Networks (BRAN); High Performance Radio Local Area Network (HIPERLAN) Typ2. Der komplette Standard besteht aus mehreren Teilen, die jeweils in ihrer aktuellsten Version bei ETSI bestellt werden können. Die Datenübertragung findet nach diesem System im 5 GHz-Band statt. Die HIPERLAN2-Geräte enthalten eine entsprechende HIPERLAN2-Schnittstelle, die sowohl Sende- als auch Empfangsfunktionalität bietet. Die maximale Datenrate für Datenübertragungen in einem Kanal, beträgt 32 Megabit/Sekunde. Um das zu realisieren, wird ein leistungsfähiges Orthogonal Frequency Division Multiplexing (OFDM)-Übertragungsverfahren verwendet. Für die verschiedenen Unterträger können die folgenden digitalen Modulationsverfahren eingesetzt werden: BPSK, QPSK, 16QAM, und optional 64 QAM. Für diese digitalen Modulationsverfahren ist es wesentlich, dass im Empfangsfall die Signalamplitude am Eingang des Demodulators definiert eingestellt ist. Da die HIPERLAN2-Schnittstelle im Wesentlichen mit zwei integrierten Schaltkreisen aufgebaut ist, von denen der eine (das sog. Front-End-IC) als Analog-IC ausgelegt ist, mit der Abstimmvorrichtung sowie den Mischerkreisen und der andere Schaltkreis (Base Band Processor) als Digital-IC ausgeführt ist, ergibt sich, dass die eigentliche Signalamplitude im Digital-IC gewonnen wird, jedoch die Einstellung der Empfangsverstärkung im Analog-IC erfolgen muss. Zu diesem Zweck muss daher eine Datenübertragung vom Digital-IC zum Analog-IC möglich sein. Des weiteren sollen Schwankungen in der Verstärkungseinstellung, dadurch, dass evtl. sich nicht als zuverlässig erwiesene Einstellwerte zur Anwendung kommen, möglichst vermieden werden. Darüber hinaus besteht das Bedürfnis nach einer einfachen Bus-Verbindung zwischen Digital-IC und Analog-IC mit möglichst wenig Drähten bzw. Leitungen. Da außerdem die Verstärkungseinstellung möglichst ohne längere Zeitverzögerung wirksam werden soll, ist zusätzlich gefordert, dass die Datenübertragung sehr schnell erfolgen muss.

Erfindung

Die Erfindung erfüllt die erwähnten Anforderungen mit den Maßnahmen gemäß Anspruch 1 bzw. 4. Die erwähnten Einstellschwankungen werden zuverlässig dadurch vermieden, dass in dem Analog-IC (nachfolgend auch Peripherie-IC genannt) zusätzlich zu dem Arbeitsregister für die Empfangsverstärkungseinstellung, auch noch ein Vorregister vorgesehen ist, in dem ein über die Bus-Verbindung zwischen Analog-IC und Digital-IC übertragener Einstellwert zwischengespeichert wird. Dieser Einstellwert wird erst dann in das Arbeitsregister übernommen, wenn von dem Digital-IC (nachfolgend auch Zentral-IC genannt) ein entsprechendes Übernahmesignal (Gültigkeitssignal) über die Bus-Verbindung gesendet wurde. Wenn sich während der Übertragung eines Einstellwertes in dem Base Band Processor herausstellt, dass der übermittelte Einstellwert sich nicht als stabil erwiesen hat bzw. ein anderer Einstellwert ermittelt wurde, kann es der Base Band Processor unterlassen, das Übernahmesignal zu dem vorhergehenden Einstellwert zu übertragen und stattdessen direkt anschließend den neuen Einstellwert zum Analog-IC übertragen. Mit diesem Wert wird dann der Inhalt des Vorregisters überschrieben. Der zuvor eingeschriebene Wert kommt also nicht zur Anwendung. Erst wenn das Übernahmesignal über die Bus-Verbindung gesendet wurde, wird der im Vorregister enthaltene Einstellwert in das Arbeitsregister übernommen und die geänderte Verstärkungseinstellung kann sich auswirken. Es ist möglich, dass mehrmals hintereinander ein Einstellwert in das Vorregister geschrieben wird, jedoch eine Übernahme in das Arbeitsregister jeweils unterbleibt. Ein aktueller Einstellwert ist dadurch immer im Analog-IC enthalten, so dass eine schnelle Reaktion auf geänderte Empfangsbedingungen möglich ist, wenn aber es sich herausstellt, dass der zuvor im Arbeitsregister vorhandene Wert besser doch beibehalten werden sollte, so kann der übertragene Einstellwert noch schnell unterdrückt werden. Die Einstellung der Empfangsverstärkung ist damit für die Bedürfnisse des digitalen Modulationsverfahrens sehr flexibel ausgelegt.
Vorteilhafte Weiterbildungen und Verbesserungen des erfindungsgemäßen Verfahrens und der erfindungsgemäßen Vorrichtung sind in den abhängigen Ansprüchen enthalten. Vorteilhafterweise wird die Bus-Verbindung zwischen Peripherie-IC und Zentral-IC als serielle Bus-Verbindung realisiert mit einer Datenleitung, einer Steuerleitung und einer Taktleitung, wobei das Übernahmesignal über die Steuerleitung übertragen wird. Diese serielle Bus-Verbindung kommt mit nur drei Leitungen aus, so dass der Schaltungsaufwand gering ist und die Möglichkeit der Einbringung von Störsignalen reduziert ist. Vorteilhafterweise wird über die Steuerleitung der seriellen Bus- Verbindung auch das Startsignal einer Datenübertragung von dem Zentral-IC zu dem Peripherie-IC übertragen. Die Steuerleitung hat somit eine Doppelfunktion.

Zeichnungen

Ein Ausführungsbeispiel der Erfindung ist in den Zeichnungen dargestellt und wird in der nachfolgenden Beschreibung näher erläutert.
Es zeigen:
Fig. 1 ein Blockschaltbild der erfindungsgemäßen Vorrichtung;
Fig. 2 ein Blockschaltbild der Bus-Schnittstelle für die Datenübertragung zwischen Zentral-IC und Peripherie-IC sowie die daran angeschlossenen Steuerregister in dem Peripherie-IC;
Fig. 3 ein Signaldiagramm für eine Datenübertragung von dem Zentral-IC zum Peripherie-IC;
Fig. 4 ein Signaldiagramm für eine Datenübertragung von dem Peripherie-IC zu dem Zentral-IC.

Ausführungsbeispiel der Erfindung

In Fig. 1 sind die Komponenten einer HIPERLAN2-Schnittstelle in einem Blockschaltbild dargestellt. Mit der Bezugszahl 10 ist die Antenne bzw. das Antennensystem mit Umschalter zwischen Empfangs- und Sendebetrieb bezeichnet. Die Bezugszahl 11 bezeichnet die diskreten Komponenten in denen das HF-Signal verarbeitet wird, darunter fallen Sende- und Empfangsfilter sowie Symmetrieübertrager zwischen Antennenkabel (Koax-Kabel) und dem Front-End-IC 12. Das Front-End-IC 12 ist in einen HF-Teil 13 sowie einen Umsetzteil 14 für die Zwischenfrequenzerzeugung eingeteilt. Vorzugsweise ist im Empfangskreis das Doppelsuperprinzip mit Umsetzung in eine erste und in eine zweite Zwischenfrequenz realisiert um den Spiegelfrequenzempfang zuverlässig zu verhindern. Empfangs- und Sendezweig sind mit getrennten Filter- und Verstärkerstufen ausgeführt. Zur Abstimmung werden zwei PLL-Synthesizer Tuner separat für Sende- und Empfangszweig eingesetzt. Weiterhin ist eine Komponente des Front-End-ICs 12 die serielle Bus-Schnittstelle für die Datenübertragung von und zum Base Band Processor 15. Der Endverstärker für den Sendezweig ist in Fig. 1 mit der Referenzzahl 18 bezeichnet. Dieser ist extern zu dem Front- End-IC als diskrete Komponente vorhanden. Dieser kann von dem Base Band Processor 15 über eine Analogleitung eingestellt werden. Die Feineinstellung der Empfangsverstärkung geschieht jedoch mit den weiteren Sendeverstärkern in dem HF-Teil 13 des Front-End-ICs. Die Verstärker für den Empfangszweig sind in dem Front-End-IC vorhanden und einstellbar. Das Front-End-IC 12 besitzt keinen eigenen Taktgenerator für die Übernahme der Einstellwerte in entsprechende Arbeitsregister. Dieser Takt wird daher über die serielle Bus-Verbindung 19 mit übertragen.
Das Zentral-IC 15 enthält als wesentlichste Komponente einen leistungsfähigen Prozessor, mit dem per Software die höheren Schichten des HIPERLAN2-Protokolls realisiert sind. Dies betrifft insbesondere die Schichten ab der Vermittlungsschicht (Data link control layer). Der gleiche Prozessor übernimmt auch die Modulation bzw. Demodulation der zu sendenden bzw. empfangenen Signale nach dem OFDM- Verfahren. Ebenfalls integriert in dem Peripherie-IC 15 ist der AD-Umsetzer, der das Zwischenfrequenzsignal, das von dem Front-End-IC 12 ausgegeben wird, in ein digitales Signal umsetzt. Dementsprechend ist auch noch ein DA-Umsetzer in dem Zentral-IC 15 vorgesehen, der das digital modulierte Signal in ein entsprechendes analoges Signal umwandelt. Für die Abspeicherung von Daten ist ein externes SDRAM- Speichermodul 16 vorgesehen. Die nötigen Software-Programme sind in dem ebenfalls externem Flash Memory 17 enthalten. Bus-Verbindungen für eine IEEE1394 Bus-Schnittstelle oder eine Ethernet Bus-Schnittstelle sind ebenfalls am Zentral-IC vorhanden.
Fig. 2 zeigt einen Teil des Front-End-ICs 12, nämlich die Bus-Schnittstelle 20 und die daran angeschlossenen Status- bzw. Einstellregister. Die Bus-Schnittstelle 20 besteht aus einem Schieberegister 21 mit einer Registerbreite von 8 Bit sowie einer Bus-Steuerungseinheit 22, die mit entsprechender Hardware als Zustandsmaschine realisiert sein kann. Weiterhin ist noch als eine separate Komponente der Bus- Treiber 23 dargestellt, der für den Sendebetrieb vom Peripherie-IC zum Zentral-IC aktiviert wird. Die Bus- Verbindung selbst besteht, wie schon erwähnt, aus drei Leitungen. Die Datenübertragungsleitung Data ist direkt an den Eingang des Schieberegisters 21 angeschlossen. Ebenfalls ist der Ausgang des Bus-Treibers 23 mit dieser Datenleitung verbunden. Umgekehrt ist der Ausgang des Schieberegisters 21 mit dem Eingang des Bus-Treibers 23 verbunden. Die Steuerleitung der Bus-Verbindung ist in Fig. 2 mit dem Wort Start bezeichnet. Diese Leitung ist an die Steuereinheit 22 angeschlossen. Da das Front-End-IC keinen eigenen Taktgenerator enthält, um Störeinflüsse auf das HF-Signal zu vermeiden, ist als dritte Leitung der Bus-Verbindung eine Taktleitung CLK vorgesehen. Diese ist einerseits an den Takteingang des Schieberegisters 21 angeschlossen und andererseits auch an die Bus-Steuerungseinheit 22. In dem Front-End-IC ist neben dem Statusregister 29 mit einer Breite von 2 Bit ein PLL1-Register 27 mit einer Breite von 8 Bit und ein PLL2-Register 28 mit einer Breite von 4 Bit vorgesehen. Das PLL1-Register 27 dient zur Einstellung der PLL, die die Frequenz zur Umsetzung des HF-Signals in die erste Zwischenfrequenz für den Empfangsbetrieb stabilisiert oder die Frequenz zur Umsetzung des Zwischenfrequenzsignals in das HF-Signal während des Sendebetriebes stabilisiert.
Der Einstellwert in dem PLL2-Register 28 dient entsprechend zur Einstellung der PLL, die die Frequenz für den Mischer stabilisiert, der die Umsetzung des Empfangssignals mit der ersten Zwischenfrequenz in das Empfangssignal mit der zweiten Zwischenfrequenz macht. Im Sendebetrieb dient der Einstellwert dazu die Frequenz für den Mischer zu stabilisieren, der die Umsetzung des Sendesignals mit der zweiten Zwischenfrequenz in das Sendesignal mit der ersten Zwischenfrequenz macht.
Beide PLL-Register 27 und 28 sind Nurlese-Register. Die Parallelausgänge der Register 27 und 28 sind mit entsprechenden programmierbaren Frequenzteilern fest verdrahtet (nicht dargestellt).
Des weiteren ist in dem Front-End-IC 12 ein TXGain-Register 26 enthalten. Dieses besitzt ebenfalls eine Breite von 8 Bit. In dieses Register wird die Verstärkungseinstellung für den Sendebetrieb eingeschrieben. Dementsprechend sind die parallelen Ausgänge des Registers mit unterschiedlichen Sendeverstärkern fest verdrahtet (nicht dargestellt).
Darüber hinaus ist für den Empfangsbetrieb ein RXGain- Register 25 vorgesehen. Dieses ist das Arbeitsregister für die Empfangsverstärkungseinstellung. Es hat ebenfalls eine Breite von 8 Bit. Die parallelen Ausgänge dieses Registers 25 sind mit entsprechenden Empfangsverstärkern im HF-Zweig fest verdrahtet (nicht dargestellt). Erfindungsgemäß ist für die Empfangsverstärkereinstellung noch ein zweites Register vorgesehen, das als Vorregister dient. Dieses ist in Fig. 2 als RXGain Preload-Register 24 bezeichnet. Es hat genauso wie das RXGain-Register 25 eine Breite von 8 Bit. Die parallelen Ausgänge dieses Vorregisters 24 sind mit den entsprechenden parallelen Eingängen des RXGain-Registers 25 verbunden. Die parallelen Eingänge der Register 24, 26, 27 und 28 sind mit den parallelen Ausgängen des Schieberegisters 21 verbunden. Dabei ist das PLL2-Register 28 nur mit den vier höherwertigen Bits des Schieberegisters 21 verbunden. Die drei niederwertigen Bits des Schieberegisters 21 sind separat auch noch an die Bus- Steuerungseinheit 22 geschaltet. Über diese drei Bits wird bei einer Datenübertragung vom Zentral-IC zu dem Peripherie- IC die Registerschreibadresse übertragen. Der Schreibvorgang in eines der Schreibregister 24, 26, 27, 28 wird nachfolgend noch genauer beschrieben. Die Adressleitungen für die Schreibregister 24, 25, 26, 27, 28 sind in Fig. 2 auch dargestellt und führen von der Bus-Steuereinheit 22 zu dem jeweiligen Register. Sie haben gleichzeitig auch die Funktion eines Schreib-Enable-Signals mit dem die an den parallelen Eingängen anstehenden Daten in das Register übernommen werden.
Bei dem Statusregister 29 kann eine Adressleitung zu diesem Register sowie auch ein entsprechendes Lesesignal entfallen, da die parallelen Ausgänge des Statusregisters über Multiplexer fest mit den zwei höherwertigen Bits des Schieberegisters 21 verbunden sind, und die Übernahme des Inhaltes des Statusregisters in das Schieberegister 21 durch ein Freigabesignal Load Status an die Multiplexer von Seiten der Bus-Steuerungseinheit 22 erfolgen kann.
Nachfolgend wird der Vorgang der Datenübertragung eines Betriebsparameters von dem Zentral-IC 15 zu dem Peripherie- IC 12 mit Hilfe des Signaldiagramms in Fig. 3 näher erläutert. In der obersten Zeile der Fig. 3 ist der Systemtakt, mit dem das Zentral-IC 15 arbeitet, dargestellt. Die Taktfrequenz beträgt 160 MHz. Davon abgeleitet wird der Takt CLK für die Datenübertragung zwischen Peripherie und Zentral-IC. Der Systemtakt wird zu diesem Zweck heruntergeteilt mit dem Faktor 4, so dass sich als Takt der Datenübertragung die Taktfrequenz von 40 MHz ergibt. Die Datenübertragung wird von dem Zentral-IC 15 durch Senden eines Startimpulses auf der Startleitung Start gestartet. Wie in Fig. 3 gezeigt, entspricht die Länge des Startimpulses einer halben Taktperiode des Datenübertragungstaktes mit 40 MHz. Die steigende Flanke des Startimpulses setzt bei gleichzeitiger Erkennung des High-Potentials auf der Taktleitung die Bus-Steuereinheit 22 zurück. Beginnend mit der fallenden Flanke des Bus-Taktes im Anschluss an die ansteigende Flanke des Startimpulses wird die Registerschreibadresse für den Schreibvorgang auf der Datenleitung Data übertragen. Der Abtastzeitpunkt jedes Bits ist durch eine vertikale gestrichelte Linie symbolisiert. Diese vertikale gestrichelte Linie fällt jeweils mit der ansteigenden Flanke des Bus-Taktes CLK zusammen. In der Bus- Steuerungseinheit 22 werden die Taktzyklen nach dem Startimpuls gezählt. Mit der fallenden Flanke des dritten Taktzyklus nach dem Startimpuls wird intern in der Bus- Steuerungseinheit 22 die Registerschreibadresse, die sich in den drei niederwertigen Bits des Schieberegisters 21 befindet, decodiert, und es wird gleichzeitig ein Vormerk- Flip-Flop für die zugehörige Adressleitung intern in der Bus-Steuerungseinheit 22 gesetzt. Direkt am Anschluss der Datenübertragung der Registerschreibadresse findet die Datenübertragung des Betriebsparameters statt. Es werden jeweils 8 Bits als Betriebsparameter übertragen. Insgesamt werden also in das Schieberegister 21 elf Bits reingeschoben, von denen aber nur die letzten acht Bits nach Abschluss der Datenübertragung übrig bleiben. Die ersten drei Bits, die die Registerschreibadresse betreffen, sind zu diesem Zeitpunkt aus dem Schieberegister 21 herausgeschoben worden und sind dann nicht mehr verfügbar. Mit der fallenden Flanke des letzten Taktzyklus der Übertragung der acht Datenbits wird von der Bus-Steuerungseinheit 22 ein Schreibimpuls xxx_write generiert. Dieser Schreibimpuls wird parallel an alle Adressleitungen weitergeleitet bis auf die Addressleitung rxg_valid, die das Arbeitsregister 25 anspricht. Der Schreibimpuls wird aber nur bei der Adressleitung durchgelassen, die vorher durch Setzen des Vormerk-Flip-Flops bei der Adressdecodierung ausgewählt wurde. Der Registerschreibimpuls gelangt so nur an das ausgewählte Register und führt dann zur Übernahme der an den parallelen Eingängen des Registers anstehenden Daten in das Register. Für den Fall, dass das ausgewählte Register das Vorregister 24 ist, hat der Einstellwert in diesem Register zu diesem Zeitpunkt noch keine Auswirkungen auf die Empfangsverstärkungseinstellung. In diesem Fall wird der im Vorregister 24 befindliche Wert erst mit einem weiterem Impuls auf der Startleitung in das nachgeschaltete Register 25 übernommen. Dieser Übernahmeimpuls unterscheidet sich nicht von dem zuvor erwähnten Startimpuls auf der Startleitung, es ist jedoch zu beachten, dass er dadurch von dem Startimpuls unterschieden werden kann, dass zu dem Zeitpunkt, zu dem dieser Impuls generiert wird, die Taktleitung CLK auf Low geschaltet ist, hingegen bei einem gültigen Startimpuls das High-Potential auf der Taktleitung CLK anliegt. Durch eine logische Verknüpfung der Taktleitung mit der Startleitung, ist es deshalb möglich, auf einer weiteren Leitung xxx_valid einen Kopierimpuls zu generieren, der nur an die Adressleitung des Arbeitsregisters 25 geleitet wird, ohne vorher ein Vormerk-Flip Flop dafür zu setzen. Aus Sicherheitsgründen kann die Implementierung aber auch so sein, dass der Kopierimpuls nur dann an die Adressleitung des Arbeitsregisters durchgelassen wird, wenn zuvor das Vormerk-Flip Flop für das Vorregister 24 gesetzt worden ist. Während des gesamten Schreibzyklus ist die Steuerleitung der Bus-Steuerungseinheit 22 Output_Enable inaktiviert, d. h. auf Low-Potential.
Nachfolgend wird der Vorgang des Auslesens der Statusinformation im Peripherie-IC 12 anhand der Fig. 4 näher erläutert. Auch diese Datenübertragung wird vom Zentral-IC 15 aus eingeleitet. In Fig. 4 sind die gleichen Bezeichnungen für die Leitungen verwendet, wie in Fig. 3. Das Zentral-IC 15 startet die Datenübertragung wiederum mit einem Startimpuls auf der Startleitung. Im Anschluss daran wird die Statusregisterleseadresse zu dem Peripherie-IC 12 übertragen. Mit der fallenden Flanke des Taktzyklus, mit dem das letzte Adressbit übertragen wurde, wird über die Output_Enable-Leitung der Bus-Treiber 23 aktiviert. Gleichzeitig werden über die Steuerleitung Load_Status die Multiplexer für die zwei höherwertigen Bits des Status- Registers 29 umgeschaltet und der Inhalt des Statusregisters 29 wird mit der nächsten steigenden Flanke des Bustaktes in die zwei höherwertigen Bits des Schieberegisters 21 kopiert. Da der Bustreiber bereits durchgeschaltet ist, erfolgt mit diesem Taktimpuls auch gleichzeitig die Übertragung des höchstwertigen Bits über die Busleitung Data. Der nächste Taktimpuls löst eine Verschiebeoperation in dem Schieberegister 21 aus und führt noch zur Übertragung des zweiten Statusbits. Mit der fallenden Flanke dieses Taktzyklus wird die Datenübertragung zu dem Zentral-IC 15 beendet dadurch, dass die Steuerleitung Output_Enable auf Low zurückgesetzt wird und also der Bus-Treiber 23 abgeschaltet wird. Während der Übertragung der Statusinformation sind die internen Steuerleitungen in der Bus-Steuereinheit 22 xxx_write und xxx_valid inaktiviert, d. h. auf Low.
Die Erfindung ist nicht auf das hier beschriebene Ausführungsbeispiel beschränkt. Vielfältige Abwandlungen und Erweiterungen sind möglich, die ebenfalls zur Erfindung zugehörig angesehen werden. So kann die Erfindung beispielsweise, wenn nötig, weitere Vorregister für weitere Einstellregister aufweisen. Die entsprechende Bus- Steuereinheit 22 muss dementsprechend angepasst werden. Denkbar ist auch, dass statt einer seriellen Bus-Verbindung zwischen Peripherie- und Zentral-IC eine parallele Bus- Verbindung eingerichtet wird. Auch eine andere serielle Bus- Verbindung ohne Taktleitung, d. h. mit asynchroner serieller Datenübertragung, ist möglich. Die Registerbreite der Einstellregister sowie des Schieberegisters kann ebenfalls modifiziert werden für verschiedene Anwendungsfälle.

Claims

1. Verfahren zur Einstellung eines Betriebsparameters in einem Peripherie-IC (12), wobei der Betriebsparameter von einem Zentral-IC (15) über eine Bus-Verbindung (19) zu dem Peripherie-IC (12) übertragen wird, dadurch gekennzeichnet, dass der Betriebsparameter in einem Vorregister (24) des Peripherie-ICs (12) zwischengespeichert wird und dass der zwischengespeicherte Betriebsparameter erst dann in ein Arbeitsregister (25) übernommen wird, wenn von dem Zentral-IC (12) ein Übernahmesignal über die Bus- Verbindung (19) gesendet wurde.

2. Verfahren nach Anspruch 1, wobei die Bus-Verbindung (19) eine serielle Busverbindung mit einer Datenleitung (Data), einer Steuerleitung (Start) und einer Taktleitung (CLK) ist, und dass das Übernahmesignal über die Steuerleitung (Start) zu dem Peripherie-IC (12) übertragen wird.

3. Verfahren nach Anspruch 1 oder 2, wobei der Start einer Datenübertragung von dem Zentral-IC (15) zu dem Peripherie-IC ebenfalls über die Steuerleitung (Start) signalisiert wird.

4. Vorrichtung zur Durchführung des Verfahrens nach einem der vorhergehenden Ansprüche mit einem Zentral-IC (15) und einem Peripherie-IC (12), mit einer Bus-Verbindung (19) zwischen Zentral-IC (15) und Peripherie-IC (12), wobei das Peripherie-IC (12) ein Arbeitsregister (25) für einen Betriebsparameter aufweist, dadurch gekennzeichnet, dass das Peripherie-IC (12) weiterhin ein Vorregister (24) zur Zwischenspeicherung eines über die Bus-Verbindung (19) empfangenen Betriebsparameters aufweist, und Mittel zur Übernahme des zwischengespeicherten Wertes in das Arbeitsregister (25), die auf ein von dem Zentral-IC (15) über die Bus- Verbindung (19) übertragenes Übernahmesignal ansprechen.

5. Vorrichtung nach Anspruch 4, wobei die Bus-Verbindung (19) eine serielle Bus-Verbindung mit einer Datenleitung (Data), einer Steuerleitung (Start) und einer Taktleitung (CLK) ist, und die Steuerleitung (Start) zur Übertragung des Übernahmesignals dient.

6. Vorrichtung nach Anspruch 5, wobei die Steuerleitung (Start) weiterhin auch zur Übertragung eines Startsignals für eine Datenübertragung vom Zentral-IC (15) zu dem Peripherie-IC (12) dient.

7. Vorrichtung nach einem der vorhergehenden Ansprüche, wobei das Peripherie-IC (12) ein Front-End-IC für eine Kommunikationseinrichtung für drahtlose Datenübertragung betrifft und das Zentral-IC (15) eine Signalverarbeitungsvorrichtung betrifft, mit Mitteln zur Modulation bzw. Demodulation des abgemischten HF- Eingangssignals und zur weiteren Signalverarbeitung im Basisband.

8. Vorrichtung nach Anspruch 7, wobei der Betriebsparameter die Verstärkungseinstellung für die Empfangsverstärkung im Front-End-IC (12) betrifft.

9. Vorrichtung nach einem der vorhergehenden Ansprüche, wobei die Vorrichtung als Sende- und Empfangsvorrichtung für drahtlose Datenübertragung nach dem HIPERLAN2- Standard ausgelegt ist.