DE102004013115A1 - Speichereinheit und Schaltung zum Formen eines Kommunikationssignals - Google Patents
Speichereinheit und Schaltung zum Formen eines Kommunikationssignals Download PDFInfo
- Publication number
- DE102004013115A1 DE102004013115A1 DE102004013115A DE102004013115A DE102004013115A1 DE 102004013115 A1 DE102004013115 A1 DE 102004013115A1 DE 102004013115 A DE102004013115 A DE 102004013115A DE 102004013115 A DE102004013115 A DE 102004013115A DE 102004013115 A1 DE102004013115 A1 DE 102004013115A1
- Authority
- DE
- Germany
- Prior art keywords
- section
- signal
- frequency
- charge
- communication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004891 communication Methods 0.000 title claims abstract description 81
- 238000007493 shaping process Methods 0.000 title claims description 6
- 239000000835 fiber Substances 0.000 claims abstract description 51
- 230000015654 memory Effects 0.000 claims abstract description 17
- 238000012545 processing Methods 0.000 claims abstract description 7
- 238000001514 detection method Methods 0.000 claims description 34
- 238000009825 accumulation Methods 0.000 claims description 4
- 230000002401 inhibitory effect Effects 0.000 claims 1
- 230000001629 suppression Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 17
- 230000005540 biological transmission Effects 0.000 description 15
- 239000003990 capacitor Substances 0.000 description 13
- 238000012544 monitoring process Methods 0.000 description 11
- 238000000034 method Methods 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 238000010200 validation analysis Methods 0.000 description 4
- 101150101101 EIN2 gene Proteins 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000006978 adaptation Effects 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0658—Controller construction arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
- G06F3/0689—Disk arrays, e.g. RAID, JBOD
Abstract
Description
- HINTERGRUND DER ERFINDUNG
- 1. Gebiet der Erfindung
- Die Erfindung betrifft eine Speichereinheit und eine Schaltung zum Formen eines Kommunikationssignals.
- 2. Beschreibung der einschlägigen Technik
- Einhergehend mit Fortschritten bei Informationstechnologien in den letzten Jahren nahm die Kommunikationsgeschwindigkeit zu, mit der Daten von einem Plattenlaufwerk einer Speichereinheit ein- und ausgegeben werden. Z.B. werden im Fall einer Daten-Eingabe/Ausgabe, die z.B. den Faserkanalstandards genügt, Kommunikationsgeschwindigkeiten von 1 Gbps (Gigabits pro Sekunde) und 2 Gbps derzeit für Kommunikationszwecke in der Praxis in Gebrauch genommen. Ferner befinden sich Technologien für Kommunikation mit einer Kommunikationsgeschwindigkeit von 4 Gbps zur praktischen Nutzung in Entwicklung.
- Demgemäß existieren auf dem Markt weit verbreitet verwendete Plattenlaufwerke mit verschiedenen Kommunikationsgeschwindigkeiten.
- Übrigens existieren einige Fälle, bei denen es erwünscht ist, Plattenlaufwerke mit verschiedenen Kommunikationsgeschwindigkeiten innerhalb derselben Speichereinheit zu verwenden, wie z.B. dann, wenn ein zusätzliches Plattenlaufwerk zu einer Speichereinheit hinzugefügt wird, die bereits in Betrieb ist.
- Jedoch verfügt eine herkömmliche Speichereinheit über keinen Mechanismus dafür, dass Plattenlaufwerke mit verschiedenen Kommunikationsgeschwindigkeiten, mit denen Daten ein-/ausgegeben werden, auf vermischte Weise verwendet werden, und so können sie den Anforderungen von Benutzern nicht genügen, die es wünschen, Plattenlaufwerke mit verschiedenen Kommunikationsgeschwindigkeiten gemischt in derselben Speichereinheit zu verwenden.
- ZUSAMMENFASSUNG DER ERFINDUNG
- Die Erfindung wurde angesichts des Vorstehenden entwickelt, und es ist eine Aufgabe derselben, eine Speichereinheit und eine Schaltung zum Formen eines Kommunikationssignals zu schaffen.
- Um die oben beschriebenen Probleme zu lösen, ist die Speichereinheit in Zusammenhang mit der Erfindung mit Folgendem versehen:
- – einem Kanal-Steuerungsabschnitt zum Empfangen einer Daten-Eingabe/Ausgabe-Anforderung;
- – einem Cachespeicher zum Speichern von Daten;
- – einem Platten-Steuerungsabschnitt zum Ausführen einer Eingabe/Ausgabe-Verarbeitung an Daten entsprechend der Daten-Eingabe/Ausgabe-Anforderung; und
- – mehreren Plattenlaufwerken zum Speichern von Daten;
- – wobei mindestens zwei der Plattenlaufwerke Daten mit verschiedenen Kommunikationsgeschwindigkeiten in den Platten-Steuerungsabschnitt eingeben und aus ihm ausgeben.
- Bei dieser Konfiguration verfügt die Speichereinheit über mehrere Kommunikationspfade, die dazu erforderlich sind, mindestens zwei der Plattenlaufwerke auf solche Weise zu verbinden, dass eine durch die FC-AL-Faserkanalstandards definierte Schleife gebildet ist, so dass die Kommunikationsgeschwindigkeiten für die verschiedenen Kommunikationspfade verschieden eingestellt werden können.
- Bei der Speichereinheit handelt es sich um einen mit einem Plattenlaufwerk versehenen Speicher. Ferner handelt es sich beim Plattenlaufwerk um eine Vorrichtung, die mit einem Aufzeichnungsträger zum Aufzeichnen von Daten versehen ist, so dass es sich z.B. um ein Festplatten-Laufwerk oder einen Halbleiterspeicher handelt.
- Die Faserkanalstandards sind vom American National Standards Institute (ANSI) als offene Standards standardisiert. Die FC-AL(Fiber Channel Arbitrated Loop)-Standards sorgen für Spezifikationen, wie sie dann angewandt werden, wenn durch die Faserkanalstandards definierte Kommunikationspfade als Schleife konfiguriert sind.
- Andere Probleme, wie sie durch die vorliegende Anmeldung offenbart werden, und ihre Lösungen, werden aus der Beschreibung bevorzugter Ausführungsformen der Erfindung und den Zeichnungen ersichtlich.
- Gemäß der Erfindung ist es möglich, die Kommunikationsgeschwindigkeiten von Plattenlaufwerken automatisch zu erkennen und auch eine Speichereinheit und eine Schaltung zum Formen eines Kommunikationssignals zu schaffen, die den erkannten Kommunikationsgeschwindigkeiten genügen können.
- Andere Aufgaben, Merkmale und Vorteile der Erfindung werden aus der folgenden Beschreibung der Ausführungsformen der Erfindung in Verbindung mit den beigefügten Zeichnungen ersichtlich werden.
- KURZE BESCHREIBUNG DER ZEICHNUNGEN
-
1 ist eine Außenansicht zum Darstellen der Gesamtkonfiguration einer Speichereinheit gemäß einer ersten Ausführungsform; -
2 ist eine Außenansicht zum Darstellen einer Konfiguration einer Plattenlaufwerks-Vorrichtung gemäß der vorliegenden Ausführungsform; -
3 ist ein Blockdiagramm zum Darstellen der Gesamtkonfiguration der Speichereinheit gemäß der vorliegenden Ausführungsform; -
4 ist ein Blockdiagramm zum Darstellen, wie eine CDR-Schaltung gemäß der vorliegenden Ausführungsform in eine FC-AL-Schleife gemäß der vorliegenden Ausführungsform eingesetzt ist; -
5 ist ein Blockdiagramm zum Darstellen der CDR-Schal tung; -
6 ist ein Blockdiagramm zum Darstellen der CDR-Schaltung gemäß der vorliegenden Ausführungsform; -
7 ist ein Blockdiagramm zum Darstellen einer Signalperiode-Überwachungsschaltung gemäß der vorliegenden Ausführungsform; -
8 ist ein Blockdiagramm zum Darstellen einer CDR-Übertragungseinstellschaltung gemäß der vorliegenden Ausführungsform; -
9 ist ein zeitbezogenes Diagramm zum Darstellen, wie die Frequenz eines Impulssignals mit einer Kommunikationsgeschwindigkeit von 1 Gbps durch die Signalperiode-Überwachungsschaltung gemäß der vorliegenden Ausführungsform identifiziert wird; -
10 ist ein zeitbezogenes Diagramm zum Darstellen, wie die Frequenz eines Impulssignals mit einer Kommunikationsgeschwindigkeit von 2 Gbps durch die Signalperiode-Überwachungsschaltung gemäß der vorliegenden Ausführungsform identifiziert wird; -
11 ist ein Blockdiagram zum Darstellen einer CDR-Schaltung gemäß einer zweiten Ausführungsform; -
12 ist ein Flussdiagramm zum Darstellen des Ablaufs einer Verarbeitung in der CDR-Schaltung gemäß der vorliegenden Ausführungsform; -
13 ist ein Blockdiagramm zum Darstellen, wie ein Fehler gemäß der vorliegenden Ausführungsform erkannt wird; und -
14 ist ein Flussdiagramm zum Darstellen, wie ein Fehler gemäß der vorliegenden Ausführungsform erkannt wird. - BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
- Nachfolgend werden Ausführungsformen der Erfindung unter Bezugnahme auf die Zeichnungen im Einzelnen beschrieben.
- Äußere Konfiguration
- Als Erstes ist in der
1 eine Außenansicht der Gesamtkonfiguration einer Speichereinheit1000 gemäß der vorliegenden Ausführungsform dargestellt. - Die in der
1 dargestellte Speichereinheit1000 verfügt über eine Platten-Steuerungsvorrichtung1100 und Plattenlaufwerks-Vorrichtungen1200 mit solcher Konfiguration, dass die Plattenlaufwerks-Vorrichtung1100 im Zentrum angeordnet ist und an ihrer rechten und linken Seite die Plattenlaufwerks-Vorrichtungen1200 angeordnet sind. Die Plattenlaufwerks-Vorrichtung1100 sorgt für eine Gesamtsteuerung der Speichereinheit1000 . Die Plattenlaufwerks-Vorrichtungen1200 enthalten jeweils ein Plattenlaufwerk1210 . Als Plattenlaufwerk1210 können unter verschiedenen Vorrichtungen beliebige verwendet werden, wie Festplattenvorrichtungen oder Halbleiterspeicher. - Die Plattenlaufwerks-Vorrichtung
1100 verfügt über ein Verwaltungsterminal1110 , einen Steuerschaltungsabschnitt1120 , einen Kühllüfter1130 , einen Spannungsversorgungsabschnitt1140 usw. Das Verwaltungsterminal1110 ist im Zentrum der Vorderseite der Plattenlaufwerks-Vorrichtung1100 angeordnet. In der1 hat das Verwaltungsterminal1110 die Form eines Notebookcomputers, und es verfügt über ein Display und eine Tastatur, die zusammengeklappt werden können. Unter Verwendung des Verwaltungsterminals1110 kann ein Bediener die Speichereinheit1000 warten und verwalten. Der Steuerschaltungsabschnitt1120 ist mit verschiedenen Vorrichtungen versehen, die dazu dienen, für eine Gesamtsteuerung der Speichereinheit1000 zu sorgen. Zu den anbringbaren Vorrichtungen gehören z.B. ein Kanaladapter (Kanal-Steuerungsabschnitt)1121 , ein Plattenadapter (Platten-Steuerungsabschnitt)1124 , ein Cachespeicher1122 und ein gemeinsamer Speicher1123 , die später beschrieben werden. Der Kühllüfter1130 wird dazu verwendet, die Plattenlaufwerks-Vorrichtung1100 zu kühlen. Der Spannungsversorgungsabschnitt1140 liefert Spannung, wie sie erforderlich ist, die Speichereinheit1000 zu betreiben. - Die Plattenlaufwerks-Vorrichtung
1200 verfügt über viele in ihr angeordnete Plattenlaufwerke1210 . Die Anordnung ist in der2 dargestellt. Die Plattenlaufwerke (die in Form einer HDD dargestellt sind)1210 sind herausnehmbar in jedem der Rahmen1220 der Plattenlaufwerks-Vorrichtung1200 untergebracht. Ein Plattenlaufwerk1210 ist nicht nur an der Vorderseite der Speichereinheit1000 , d.h. auf derselben Seite wie das Verwaltungsterminal1110 , angebracht, sondern auch auf deren Rückseite. Ferner ist ein LED(Light-Emitting Diode)-Anzeigeabschnitt1240 so vorhanden, dass der Betriebszustand jedes der Plattenlaufwerke1210 durch Aufleuchten, Blinken usw. des LED angezeigt werden kann. - Es ist darauf hinzuweisen, dass für die Konfiguration und die Anordnung der Speichereinheit
1000 keine Beschränkung auf das oben Beschriebene besteht. Z.B. muss das Verwaltungsterminal1110 nicht in die Speichereinheit1000 eingebaut sein, sondern es kann sich um einen Ferncomputer handeln, der über ein Kommunikationsnetzwerk angeschlossen ist. Ferner besteht für dasselbe keine Beschränkung auf die Form eines Notebookcomputers, sondern es kann in Form eines Desk topcomputers vorliegen. Ferner können die Plattenlaufwerks-Vorrichtung1100 und die Plattenlaufwerks-Vorrichtung1200 hinsichtlich der Konfiguration miteinander integriert sein. - Ferner kann das Plattenlaufwerk
1210 in Form eines SES(SCSI Enclosure Services)-Laufwerks vorhanden sein. Ein SES-Laufwerk ist ein Plattenlaufwerk1210 mit der Funktion, den Plattenadapter1124 und einen Spannungsversorgungscontroller, der die Spannungsversorgung für das Plattenlaufwerk1210 steuert, so zu verbinden, dass sie im Betrieb miteinander kommunizieren können. Ein SES-Laufwerk verfügt über die Funktionen SCSI Enclosure Services (SES) und Enclosure Service I/F (ESI), die durch die SCSI3 (Small Computer System Interface3 )-Standards definiert sind, so dass sie als SES oder ESI fungieren können, wenn vorbestimmte Signalstifte eines Schnittstellenverbinders des SES-Laufwerks angeschlossen sind. - Gesamtkonfiguration
- In der
3 ist ein Blockdiagramm der Gesamtkonfiguration der Speichereinheit1000 gemäß der vorliegenden Ausführungsform dargestellt. - Die Plattenlaufwerks-Vorrichtung
1100 empfängt von einem Informationsprozessor100 eine Daten-Eingabe/Ausgabe-Anforderung, um Daten von den Plattenlaufwerken1210 der Plattenlaufwerks-Vorrichtung1200 ein- oder auszugeben. - Der Informationsprozessor
100 ist ein Computer mit einer zentralen Verarbeitungseinheit (CPU) und einem Speicher. Die CPU des Informationsprozessors100 führt eine Anzahl von Programmen zum Implementieren einer Anzahl von Funktionen aus. Der Informationsprozessor100 kann z.B. als Zentralcomputer einer automatischen Kassenstelle einer Bank oder eines Flugreservierungssystems sein. - Die Plattenlaufwerks-Vorrichtung
1100 verfügt über den Kanaladapter (Kanal-Steuerungsabschnitt)1121 , den Cachespeicher1122 , den gemeinsamen Speicher1123 , den Plattenadapter (Platten-Steuerungsabschnitt)1124 und das Verwaltungsterminal (das als SVP dargestellt ist)1110 . - Der Kanaladapter
1121 ist mit einer Kommunikationsschnittstelle zum Informationsprozessor100 versehen, um eine Daten-Eingabe/Ausgabe-Anforderung an diesen auszugeben bzw. von ihm zu empfangen. Der Kanaladapter1121 kann so ausgebildet sein, dass er eine Daten-Eingabe/Ausgabe-Anforderung an die mehreren Informationsprozessoren100 ausgibt und von diesen empfängt. In diesem Fall kann die Plattenlaufwerks-Vorrichtung1100 mit mehreren Kanaladaptern1121 versehen sein. Ferner können der Kanaladapter1121 und der Informationsprozessor100 über ein Netzwerk miteinander verbunden sein. - Der Cachespeicher
1122 und der gemeinsame Speicher1123 sind vorhanden, um Daten und Befehle zu speichern, wie sie zwischen dem Kanaladapter1121 und dem Plattenadapter1124 übertragen werden. Wenn z.B. eine durch den Kanaladapter1121 vom Informationsprozessor100 empfangene Daten-Eingabe/Ausgabe-Anforderung eine Schreibanforderung ist, schreibt der Kanaladapter1121 diese Schreibanforderung in den gemeinsamen Speicher1123 , und er schreibt auch die vom Informationsprozessor100 empfangenen Daten in den Cachespeicher1122 . Dann liest der Plattenadapter1124 die eingeschriebenen Daten entsprechend der in den gemeinsamen Speicher1123 eingeschriebenen Schreibanforderung aus dem Cachespeicher1122 aus, und er schreibt die Daten in das Plattenlaufwerk1210 . - Der Plattenadapter
1124 kommuniziert mit dem Plattenlaufwerk1210 , um dadurch in dieses Daten einzugeben und Daten aus ihm auszugeben. Die Daten werden über einen Kommunikationspfad1211 ein-/ausgegeben, der eine durch die FC-AL-Faserkanalstandards definierte Schleife (nachfolgend auch als FC-AL-Schleife bezeichnet) bildet, wie es in der3 dargestellt ist. Die benutzte Kommunikationsgeschwindigkeit ist 1 Gbps oder 2 Gbps, wie durch die Faserkanalstandards definiert. Es können andere Kommunikationsgeschwindigkeiten verwendet werden. - Es wird darauf hingewiesen, dass der Kanaladapter
1121 , der Plattenadapter1124 , der Cachespeicher1122 und der gemeinsame Speicher1123 nicht getrennt voneinander vorhanden sein müssen, wie bei der vorliegenden Ausführungsform, sondern dass sie hinsichtlich der Konfiguration z.B. miteinander integriert sein können. Ferner kann mindestens einer derselben kombiniert und integral konfiguriert sein. - Ferner können der Kanaladapter
1121 , der Plattenadapter1124 , der Cachespeicher1122 und der gemeinsame Speicher1123 über einen Bus, wie in der3 dargestellt, oder über eine Vermittlungseinheit verbunden sein. Ferner können sie über ein Netzwerk verbunden sein. In diesem Fall kann das verwendete Netzwerk ein Local Area Network (LAN) sein. - Nun ist in der
4 dargestellt, wie der Plattenadapter1124 über den die FC-AL-Schleife bildenden Kommunikationspfad1211 mit dem Plattenlaufwerk1210 verbunden ist. - Wie es in der
4 dargestellt ist, kann die FC-AL-Schleife dadurch gebildet werden, dass der Plattenadapter1124 , das Plattenlaufwerk1210 und eine CDR(Clock Data Recovery)-Schaltung1250 mit den jeweiligen Multiplexern1231 verbunden werden, wie sie in einer PBC(Port Bypass Circuit)-Schal tung1230 vorhanden sind. Die CDR-Schaltung1250 ist vorhanden, um Störungen zu unterdrücken, z.B. Jitter in Daten, wie sie über den Kommunikationspfad1211 übertragen werden. Ein in der4 dargestelltes Beispiel zeigt, wie eine FC-AL-Schleife über zwei PBC-Schaltungen1230 aufgebaut ist. - An jeden der Multiplexer
1231 wird ein Signal AUSWÄHLEN geliefert, um an diesem entweder einen mit "1" oder einen mit "0" gekennzeichneten Eingang auszuwählen. Wenn der Plattenadapter1124 , das Plattenlaufwerk1210 , die CDR-Schaltung1250 usw. mit den jeweiligen Multiplexern1231 verbunden sind, wird das Signal AUSWÄHLEN in jeden der Multiplexer eingegeben, damit ihre mit "1" gekennzeichneten Eingänge ausgewählt werden können. Wenn sie nicht mit den Multiplexern1231 verbunden sind, wird das Signal AUSWÄHLEN in jeden der Multiplexer so eingegeben, dass ihre mit "0" gekennzeichneten Eingänge ausgewählt werden können. Ferner wird, wenn ein Fehler z.B. in einem der Plattenlaufwerke1210 erkannt wird, das Signal AUSWÄHLEN so eingegeben, dass vom Multiplexer1231 , mit dem das Plattenlaufwerk1210 verbunden ist, der mit "0" gekennzeichnete Eingang ausgewählt werden kann. Das Signal AUSWÄHLEN kann durch den Plattenadapter1124 , das Plattenlaufwerk1210 und die CDR-Schaltung1250 in die mit ihnen verbundenen Multiplexer1231 jeweils eingegeben werden, oder es kann alleine z.B. durch den Plattenadapter1124 eingegeben werden. - Es wird darauf hingewiesen, dass für die Anzahl der für die PBC-Schaltung
1230 vorhandenen Multiplexer1231 keine Beschränkung auf die in der4 angegebene Anzahl besteht. Z.B. müssen im Fall der in der2 dargestellten Plattenlaufwerks-Vorrichtung1200 , um eine PBC-Schaltung1230 für jedes von 16 Plattenlaufwerken1210 , die horizontal in einer Reihe angeordnet sind, bereitzustellen, mindestens 17 Multiplexer1231 für jede PBC-Schaltung1230 vorhanden sein, da mit die FC-AL-Schleife dadurch gebildet werden kann, dass ein Plattenadapter1124 und bis zu 16 Plattenlaufwerke1210 miteinander verbunden werden. Zusätzlich zu diesen können ein Multiplexer1231 zum Bilden einer FC-AL-Schleife über die anderen PBC-Schaltungen1230 oder ein anderer Multiplexer1231 zum Anbringen der CDR-Schaltung1250 vorhanden sein. - Es ist zu beachten, dass die CDR-Schaltung
1250 auch mit der PBC-Schaltung1230 konfigurationsmäßig integriert sein kann. Z.B. kann bei der in der4 dargestellten PBC-Schaltung1230 die CDR-Schaltung1250 gemeinsam mit dem ganz rechten und ganz linken Multiplexer1231 auf der Leiterplatte, auf der die PBC-Schaltung1230 ausgebildet ist, ausgebildet sein. - CDR-Schaltung
- Die CDR-Schaltung
1250 ist vorhanden, um ein Impulssignal zu formen, das über den die FC-AL-Schleife bildenden Kommunikationspfad1211 übertragen wird. Ein Blockdiagramm der CDR-Schaltung1250 ist in der5 dargestellt. - Die CDR-Schaltung
1250 verfügt über eine FC-ENV-P-Gültigkeitsprüfschaltung1278 , einen Multiplexer1251 , eine Phase/Frequenz-Vergleichsschaltung1252 , eine Ladungspumpenschaltung1253 , einen spannungsgesteuerten Oszillator1254 , ein Flipflop1255 und eine Filterschaltung1256 . Es wird darauf hingewiesen, dass in der5 ein als "Fasersignal" gekennzeichnetes Signal dem Impulssignal entspricht, das über den Kommunikationspfad1211 übertragen wird, der die oben beschriebene FC-AL-Schleife bildet. Die anderen Teile sind dieselben wie sie oben beschrieben sind. Ferner entspricht eine aus der Phase/Frequenz-Vergleichsschaltung1252 , der Ladungspumpenschaltung1253 , dem spannungsgesteu erten Oszillator1254 und der Filterschaltung1256 gebildete Schaltung einem Erzeugungsabschnitt zum Erzeugen eines Taktsignals aus dem zur Kommunikation übertragenen Impulssignal. - Die FC-ENV-P-Gültigkeitsprüfschaltung
1278 vergleicht die Spannung (den Signalpegel) des Fasersignals mit einer FC-Signalamplitudenerfassungs-Schwellenspannung, und dann, wenn das Fasersignal nicht kleiner als diese ist, gibt sie an den Multiplexer1251 ein Signal aus, das bewirkt, dass dessen Eingangssignalseite "1" ausgewählt wird. Die FC-Signalamplitudenerfassungs-Schwellenspannung wird als Schwellenwert zum Erfassen, dass das Fasersignal in die CDR-Schaltung1250 eingegeben wird, eingestellt. Dann ist es möglich, zu erkennen, dass ein Fasersignal in die CDR-Schaltung1250 eingegeben wird. - Ein Anlauf-CLK ist ein Taktsignal, das von einer Oszillatorschaltung wie einer Quarzoszillatorschaltung erzeugt wird. Wenn das Fasersignal nicht in die CDR-Schaltung
1250 eingegeben wird, wird die Eingangssignalseite "0" des Multiplexers1251 ausgewählt, damit der Anlauf-CLK in die CDR-Schaltung1250 eingegeben werden kann. - Die Phase/Frequenz-Vergleichsschaltung
1252 erfasst die Vorderkante oder die Hinterkante zweier Impulssignale, wie sie an Anschlüssen EIN1 bzw. EIN2 eingegeben werden, um die Phasen dieser Impulssignale zu vergleichen, um so entsprechend der durch den Vergleich erhaltenen Phasendifferenz ein Signal an einem AUF-Anschluss oder einem AB-Anschluss auszugeben. - Die Ladungspumpenschaltung
1253 steuert ein Signal, wie es an einem Anschluss AUS entsprechend einem Signal auszugeben ist, das vom AUF-Anschluss oder vom AB-Anschluss eingegeben wird. Wenn z.B. die Phase des vom Anschluss EIN2 eingegebe nen Impulssignals zeitlich derjenigen des Impulssignal voraneilt, das vom Anschluss EIN1 der Phase/Frequenz-Vergleichsschaltung1252 eingegeben wird, wird die Spannung des Signals abgesenkt, das vom AUS-Anschluss der Ladungspumpenschaltung1253 auszugeben ist. Wenn dagegen die Phase des am Anschluss EIN2 eingegebenen Impulssignals derjenigen des am Anschluss EIN1 der Phase/Frequenz-Vergleichsschaltung eingegebenen Impulssignals nacheilt, wird die Spannung des am Anschluss AUS der Ladungspumpenschaltung1253 ausgegebenen Signals erhöht. - Die Filterschaltung
1256 fungiert als Tiefpassfilter für das am Anschluss AUS der Ladungspumpenschaltung1253 ausgegebene Signal. - Der spannungsgesteuerte Oszillator
1254 gibt an einem Anschluss AUS ein Taktsignal mit einer Frequenz aus, die einer an einem Anschluss REF eingegebenen Referenzspannung und derjenigen eines an einem Anschluss CONT eingegebenen Signals entspricht. Wenn die Spannung des am Anschluss CONT eingegebenen Signals in Bezug auf das am Anschluss AUS mit einer der Referenzspannung entsprechenden Frequenz ausgegebenen Taktsignal erhöht wird, wird die Frequenz des Taktsignals erhöht. Wenn die Spannung des am Anschluss CONT eingegebenen Signals in Bezug auf das am Anschluss AUS mit einer Frequenz, die der Bezugsspannung entspricht, ausgegebenen Taktsignal abgesenkt ist, wird andererseits die Frequenz des Taktsignals abgesenkt. - Das so erzeugte Taktsignal wird am Anschluss EIN2 der Phase/Frequenz-Vergleichsschaltung
1252 eingegeben. So ist es möglich, die Vorder- oder die Hinterflanke des vom spannungsgesteuerten Oszillator1254 ausgegebenen Taktsignals und diejenige des am Anschluss EIN1 der Phase/Frequenz-Vergleichsschaltung1252 eingegebenen Impulssignals auf solche Weise einzustellen, dass sie phasenmäßig übereinstimmen. - Die Flipflopschaltung
1255 ist dazu vorhanden, das am Anschluss EIN1 der Phase/Frequenz-Vergleichsschaltung1252 eingegebene Impulssignal in einem Zustand auszugeben, in dem es mit dem vom spannungsgesteuerten Oszillator1254 ausgegebenen Taktsignal synchronisiert ist. - Wie oben beschrieben, ist es durch Anbringen der CDR-Schaltung
1250 am die FC-AL-Schleife bildenden Kommunikationspfad1211 möglich, Störungen zu unterdrücken, z.B. Jitter im Impulssignal, wenn dieses gesendet oder empfangen wird. - Wenn jedoch bei der CDR-Schaltung
1250 die Frequenz des Impulssignals ein ganzzahliges Vielfaches des Taktsignals ist, oder umgekehrt, wird durch die Phase/Frequenz-Vergleichsschaltung1252 keine Phasendifferenz erfasst. Um dies zu verhindern, ist es erforderlich, den Wert der Referenzspannung so einzustellen, dass vom spannungsgesteuerten Oszillator1254 ein Taktsignal mit einer Frequenz ausgegeben werden kann, die nahe bei der des Impulssignals liegt. Diese Einstellaufgabe muss von einem Bediener usw. ausgeführt werden, der mit der Verwaltung der Speichereinheit1000 betraut ist. - In der
6 ist ein Blockdiagramm zum Darstellen der CDR-Schaltung1250 gemäß der ersten Ausführungsform dargestellt. - Wie es in der
6 dargestellt ist, verfügt die CDR-Schaltung1250 gemäß der vorliegenden Ausführungsform über die FC-ENV-P-Gültigkeitsprüfschaltung1278 , den Multiplexer1251 , die Phase/Frequenz-Vergleichsschaltung1252 , die Ladungspumpenschaltung1253 , den spannungsgesteuerten Oszillator1254 , das Flipflop (Synchronisierabschnitt zum Synchronisieren des Impulssignals mit dem Taktsignal mit Teilfrequenz)1255 und der Filterschaltung1256 sowie, zusätzlich, einer Signalperiode-Überwachungsschaltung (Erkennungsabschnitt zum Identifizieren der Frequenz des Impulssignals)1257 , einer CDR-Übertragungseinstellschaltung (Erkennungsabschnitt zum Identifizieren der Frequenz des Impulssignals)1258 , einer Frequenzteilerschaltung (Frequenzteilerabschnitt zum Teilen der Frequenz des Taktsignals mit einem Frequenzteilerverhältnis, das der Frequenz des Impulssignals entspricht)1259 und einem Multiplexer1277 . - Hinsichtlich der FC-ENV-P-Gültigkeitsprüfschaltung
1278 , des Multiplexers1251 , der Phase/Frequenz-Vergleichsschaltung1252 Phase/Frequenz-Vergleichsschaltung1252 , der Ladungspumpenschaltung1253 , des spannungsgesteuerten Oszillators1254 , des Flipflops1255 und der Filterschaltung1256 wird auf die Beschreibung unter Bezugnahme auf die5 verwiesen. - Die Signalperiode-Überwachungsschaltung
1257 und die CDR-Übertragungseinstellschaltung1258 geben in Kombination ein Signal aus, das dazu verwendet wird, die Frequenz des Taktsignals entsprechend der Frequenz des Impulssignals zu teilen. In der7 ist ein Blockdiagramm zum Darstellen der Signalperiode-Überwachungsschaltung1257 dargestellt. In der8 ist ein Blockdiagramm zum Darstellen der CDR-Übertragungseinstellschaltung1258 dargestellt. Ferner sind in den9 und10 zeitbezogene Diagramme dargestellt, um zu zeigen, wie das zum Teilen der Frequenz des Taktsignals verwendete Signal ausgegeben wird. Die9 zeigt einen Fall, bei dem die Kommunikationsgeschwindigkeit des Fasersignals 1 Gbps ist, und die10 zeigt einen Fall, bei dem die Kommunikationsgeschwindigkeit des Fasersignals 2 Gbps ist. Es wird darauf hingewiesen, dass Zahlen in Klammern in den Blockdiagrammen der7 und8 solchen entsprechen, wie sie zu verschiedenen Signalen hinzugefügt sind, die in den zeitbezogenen Diagrammen der9 und10 dargestellt ist. - Die Signal/Frequenz-Überwachungsschaltung
1257 verfügt über eine ENV-Schaltung1260 , einem Komparator1261 , eine UND-Schaltung1262 , eine Verzögerungsschaltung1263 , eine EOR(Exklusiv-ODER)-Schaltung1264 , Stromquellen1265 und1266 , einen Kondensator1279 , eine Ladungspumpenspannung-Erzeugungsschaltung1267 sowie einen Komparator1268 . - Es wird darauf hingewiesen, dass der Kondensator
1279 einem Ladungssammelabschnitt zum Ausgeben einer Spannung entspricht, die einer angesammelten Ladungsmenge entspricht. Die Stromquelle1265 und die Ladungspumpenspannungs-Erzeugungsschaltung1267 entsprechen, in Kombination, einem Ladungsmenge-Variierabschnitt zum Variieren der im Ladungssammelabschnitt angesammelten Ladungsmenge mit einer bestimmten Variationsrate. Die Verzögerungsschaltung1263 , die EOR-Schaltung1264 und die Stromquelle1266 entsprechen, in Kombination, einem Ladungsmengenvariations-Unterdrückungsabschnitt zum Verhindern einer Variation nur während einer bestimmten verstrichenen Zeit jedesmal dann, wenn der Signalpegel des Impulssignals geschaltet wird. Davon entspricht die Verzögerungsschaltung1253 auch einem Impulsabweichungssignal-Erzeugungsabschnitt zum Erzeugen eines Impulsabweichungssignals, dessen Phase in Bezug auf diejenige des Impulssignals um eine bestimmte Zeit verschoben ist. Ferner entsprechen die EOR-Schaltung1264 und die Stromquelle1266 , in Kombination, auch einem Entladungsabschnitt zum Entladen des Ladungssammelabschnitts nur während einer bestimmten verstrichenen Zeit, wenn zwischen dem Impulssignal und dem Impulsabweichungssignal eine Potenzialdifferenz besteht. Der Komparator1268 entspricht einem Signalausgabeabschnitt zum Ausgeben eines Signals abhängig davon, ob eine vom Ladungssammelabschnitt ausgegebene Spannung einem Kriterium genügt. - Die ENV-Schaltung
1260 ist vorhanden, um zu erkennen, dass ein Fasersignal (1 ) eingegeben wird. Z.B. erkennt sie, dass das Fasersignal (1 ) eine FC-Signalamplitudenerfassungs-Schwellenspannung (siehe die9 und10 ) oder höher erreicht hat, um die Ausgangsspannung eines Fc-Signals ENV (3 ) zu erhöhen, das das Ausgangssignal der ENV-Schaltung1260 ist. - Der Komparator
1261 gibt ein FCENV-P-Erkennungssignal (4 ) aus, wenn die Spannung des Fc-Signals ENV (3 ) eine FC-Amplitudenreferenzspannung (2 ) oder höher erreicht hat. - So ist es möglich, zu erkennen, dass das Fasersignal (
1 ) eingegeben wird. Ferner wird so das FCENV-P-Erkennungssignal (4 ) ausgegeben, damit ein konstanter Strom durch die Stromquelle1265 fließt. Spannung, wie sie dazu erforderlich ist, dass ein konstanter Strom durch die Stromquelle1265 fließt, wird von der Ladungspumpenspannung-Erzeugungsschaltung1267 geliefert. So fließt ein Konstantstrom durch die Stromquelle1265 , um dadurch die Ladungsmenge zu erhöhen, die sich im Kondensator1279 ansammelt. Ferner sorgt dies für eine Anhebung der Spannung des Ladungspumpen-Ausgangssignals (9 ). - Die UND-Schaltung
1262 gibt ein Fc-Signal A (5 ) aus. Das Fc-Signal A (5 ) betrifft dem von der UND-Schaltung1262 ausgegebenen Fasersignal (1 ) nur in der Periode, in der das FCENV-P-Erkennungssignal (4 ) ausgegeben wird. - Das von der UND-Schaltung
1262 ausgegebene Fc-Signal A (5 ) wird gemeinsam mit dem DLFc-Signal A (6 ) das mit einer Phasenverschiebung um eine bestimmte Zeit durch die Verzögerungsschaltung1263 erzeugt wird, in die EOR-Schaltung1264 eingegeben. Dann gibt die EOR-Schaltung1264 ein Impulssignal (EOR-Ausgangssignal (7 )) mit einer bestimmten zeitlichen Breite bei jeder Vorder- oder Hinterkante des Fc-Signals A (5 ) aus (jedesmal dann, wenn der Signalpegel des Impulssig nals geschaltet wird). - Das von der EOR-Schaltung
1264 ausgegebene EOR-Ausgangssignal (7 ) sorgt dafür, dass ein konstanter Strom durch die Stromquelle1266 fließt. In einer Periode, in der der Konstantstrom durch die Stromquelle1266 fließt, gibt der Kondensator1279 in ihm angesammelte Ladung frei. D.h., dass verhindert wird, dass die Ladungsmenge, die sich im Kondensator1279 angesammelt hat, zunimmt. Im Ergebnis sinkt die Spannung des Ladungspumpen-Ausgangssignals (9 ). - Der Komparator
1278 gibt das ENVETCT-P-Signal (10 ) abhängig davon aus, ob die Spannung des Ladungspumpen-Ausgangssignals (9 ) nicht kleiner als die Schwellenspannung ist oder nicht. Er gibt das Signal ENVETCT-P-Signal (10 ) aus, wenn die Spannung des Ladungspumpen-Ausgangssignals (9 ) nicht kleiner als die Schwellenspannung ist, d.h. dann, wenn die Bedingung erfüllt ist. - Dank der oben beschriebenen Signal/Frequenz-Überwachungsschaltung
1257 wird der Kondensator1279 durch die Konstantstromquelle1265 mit konstanter Rate elektrisch geladen, und er wird jedesmal dann entladen, wenn der Signalpegel des Fasersignals (1 ) geschaltet wird. Demgemäß nimmt z.B. dann, wenn die Frequenz des Fasersignals (1 ) zunimmt, die innerhalb der Einheitszeit freigesetzte Ladungsmenge zu. Daher wird eine verstrichene Zeit ab dem Zeitpunkt, zu dem der Kondensator1279 den Ladevorgang beginnt, bis zum Zeitpunkt, zu dem die Spannung des Ladungspumpen-Ausgangssignals (9 ) die Schwellenspannung oder höher wird, länger. Wenn z.B. die Frequenz des Fasersignals (1 ) fällt, nimmt andererseits die pro Zeiteinheit freigesetzte Ladungsmenge ab. Daher wird die verstrichene Zeit ab dem Zeitpunkt, zu dem der Ladevorgang des Kondensators1279 beginnt, bis zum Zeitpunkt, zu dem die Spannung des Ladungspumpen-Ausgangssignals (9 ) die Schwel lenspannung oder höher wird, kürzer. - So ist es möglich, die Frequenz des Fasersignals (
1 ) auf Grundlage der verstrichenen Zeit ab dem Zeitpunkt, zu dem der Ladevorgang des Kondensators1279 beginnt, bis zum Zeitpunkt, zu dem die Spannung des Ladungspumpen-Ausgangssignals (9 ) die Schwellenspannung oder höher wird, zu erkennen. Zu diesem Zweck ist die in der8 dargestellte CDR-Übertragungseinstellschaltung1258 vorhanden. - Die CDR-Übertragungseinstellschaltung
1258 verfügt über eine UND-Schaltung1270 , eine Zählerschaltung1271 , EOR-Schaltungen1272 und Flipflops1273 . - Von diesen entsprechen die UND-Schaltung
1270 und die Zählerschaltung1271 , in Kombination, einem Zeitenmessabschnitt zum Messen der verstrichenen Zeit, wie sie verstrichen ist, seit eine Variation der Ladungsmenge begann, die sich im Ladungssammelabschnitt angesammelt hat. Ferner entsprechen die EOR-Schaltung1272 und das Flipflop1273 , in Kombination, dem Frequenzerkennungsabschnitt zum Identifizieren der Frequenz auf Grundlage der verstrichenen Zeit ab dem Zeitpunkt, zu dem die Variation der Ladungsmenge begann, bis zum Zeitpunkt, zu dem ein Signal ausgegeben wird, das anzeigt, dass die Spannung des Ladungssammelabschnitts die Bedingung erfüllt. - Die UND-Schaltung
1270 gibt ein GET-Clock-N-Signal (11 ) nur in einer Periode aus, in der das FCENV-P-Erkennungssignal (4 ) ausgegeben wird. Das FCENV-P-Erkennungssignal (4 ) wird vom in der7 dargestellten Komparator1261 ausgegeben. Das GET-Clock-N-Signal (11 ) ist ein Taktsignal, das z.B. durch eine Quarzoszillatorschaltung erzeugt wird. - Der Zähler
1271 zählt Impulse des von der UND-Schaltung1270 ausgegebenen GET-Clock-N-Signals (11 ). Wenn die Anzahl der Impulse des GET-Clock-N-Signals (11 ) vier oder mehr wird, wird an einem mit "4" gekennzeichneten Ausgangsanschluss ein Signal ausgegeben. In ähnlicher Weise wird dann, wenn die Anzahl der Impulse des GET-Clock-N-Signals (11 ) acht oder mehr, zehn oder mehr oder 14 oder mehr wird, an einem mit in "8", "A" bzw. "E" gekennzeichneten Ausgangsanschluss ein Signal ausgegeben. - Die EOR-Schaltung
1272 berechnet mittels Operationen die exklusive logische Summe der von der Zählerschaltung1271 ausgegebenen Signale, und sie gibt das Operationsergebnis aus. Gemäß der vorliegenden Ausführungsform werden zwei EOR-Schaltungen1272 verwendet, damit sie ein Signal ausgeben können, wenn die Anzahl der Impulse des GET-Clock-N-Signals (11 ) vier bis acht ist bzw. wenn sie10(A) bis14(E) ist. In diesem Fall wird das Signal, wie es im Fall von vier bis acht ausgegeben wird, dazu verwendet, zu entscheiden, ob die Frequenz des Fasersignals 1 Gbps ist. Ferner wird das Signal, wie es ausgegeben wird, wenn10(A) bis14(E) vorliegt, dazu verwendet, zu entscheiden, ob die Frequenz des Fasersignals 2 Gbps beträgt. - Die von den zwei EOR-Schaltungen
1272 ausgegebenen Ausgangssignalewerden in die jeweiligen Flipflops1273 eingegeben. Zunächst werden diese durch das GET-Clock-N-Signal (11 ) und dann durch das ENVETCT-P-Signal (10 ) synchronisiert. Das ENVETCT-P-Signal (10 ) ist das Ausgangssignal des Komparators1268 , der oben unter Bezugnahme auf die7 beschrieben wurde. - Durch die CDR-Übertragungseinstellschaltung
1258 wird ein 1-Gb/s-DET-Signal (15-A ) ausgegeben, wenn das ENVETCT-P-Signal (10 ) vom Komparator1268 ausgegeben wird, wenn die Anzahl der Impulse des GET-Clock-N-Signals (11 ) z.B. vier bis acht beträgt. Wenn das ENVETCT-P-Signal (10 ) vom Komparator1268 ausgegeben wird, wenn die Anzahl der Impulse des GET-Clock-N-Signals (11 )10(A) bis14(E) beträgt, wird ein 2-Gb/s-DET-Signal (15-B ) ausgegeben. D.h., dass dann, wenn das 1-Gb/s-DET-Signal (15-A) ausgegeben wird, die Frequenz des Fasersignals (1 ) als 1 Gbps erkannt werden kann, während sie als 2 Gbps erkannt werden kann, wenn das 2-Gb/s-DET-Signal (15-B ) ausgegeben wird. Selbstverständlich kann die CDR-Übertragungseinstellschaltung1258 so ausgebildet, sein, dass sie andere Frequenzen erkennen kann. - Wenn z.B. die Frequenz des Fasersignals (
1 ) durch die Signalfrequenz-Überwachungsschaltung1257 und die CDR-Übertragungseinstellschaltung1258 zu 1 Gbps erkannt wird, während die in den spannungsgesteuerten Oszillator1254 eingegebene Referenzspannung so eingestellt ist, dass sie z.B. 2 Gbps entspricht, wird das 1-Gb/s-DET-Signal (15-A ) in die Frequenzteilerschaltung1259 eingegeben, um dadurch die Frequenz des Taktsignals durch zwei zu teilen. Auf diese Weise können die Frequenz des Fasersignals (1 ) und diejenige des Taktsignals so eingestellt werden, dass sie übereinstimmen. Selbstverständlich kann, wie es in der6 dargestellt ist, der Multiplexer1277 ebenfalls dazu verwendet werden, entweder dem Fall des Durchleitens des Taktsignals durch die Frequenzteilerschaltung1279 oder den Fall, dies nicht vorzunehmen, auszuwählen, um dadurch die Frequenz des Fasersignals (1 ) und diejenige des Taktsignals so einzustellen, dass sie übereinstimmen. Es wird darauf hingewiesen, dass für das Frequenzteilerverhältnis der Frequenzteilerschaltung1259 keine Beschränkung auf zwei besteht, sondern dass es drei, vier oder ein beliebiger anderer Wert sein kann. Ferner kann sie über mehrere Frequenzteilerverhältnisse verfügen. Ferner kann eine Frequenzmultiplizierschaltung vorhanden sein, um die Frequenz des Taktsignals zu multiplizieren. - Es wird darauf hingewiesen, dass zwar ein Beispiel für ein Verfahren beschrieben wurde, bei dem die Signal/Frequenz-Überwachungsschaltung
1257 und die CDR-Übertragungseinstellschaltung1258 , wie sie in den7 bzw.8 dargestellt sind, die Stromquellen1265 und1266 verwenden, um dadurch die im Kondensator1279 angesammelte Ladungsmenge zu erhöhen oder zu verringern, um die Frequenz des Fasersignals (1 ) zu erkennen, jedoch kann jedes beliebige andere Verfahren zum Erkennen der Frequenz des Fasersignals (1 ) verwendet werden. Z.B. kann ein Verfahren verwendet werden, bei dem z.B. eine typische Zählerschaltung dazu verwendet wird, ein Hochzählen mit jeder konstanten verstrichenen Zeit zum selben Zeitpunkt zu starten, zu dem mit der Eingabe des Fasersignals (1 ) begonnen wird, während ein Herunterzählen jedesmal dann ausgeführt wird, wenn die Vorder- oder Hinterflanke des Fasersignals (1 ) erkannt wird, damit die Frequenz des Fasersignals (1 ) auf Grundlage der verstrichenen Zeit erkannt werden kann, wie sie verstrichen ist, bis der Ausgangswert der Zählerschaltung einen bestimmten Wert erreicht hat. Alternativ kann die Frequenz des Fasersignals (1 ) auch dadurch erkannt werden, dass z.B. die Anzahl der vom Quarzoszillator gelieferten Impulse in einer Periode ab dem Zeitpunkt, zu dem eine Vorderflanke des Fasersignals (1 ) erkannt wird, bis zum Zeitpunkt, zu dem die nächste Vorderflanke erkannt wird, gemessen wird. - Es wird darauf hingewiesen, dass zwar ein Beispiel beschrieben wurde, bei dem die Signal/Frequenz-Überwachungsschaltung
1257 und die CDR-Übertragungseinstellschaltung1258 , wie sie in den7 bzw.8 dargestellt sind, mit dem Laden des Kondensators1279 zum selben Zeitpunkt beginnen, zu dem damit begonnen wird, das Fasersignal (1 ) einzugeben, jedoch kann mit der Entladung des Kondensators1279 zum selben Zeitpunkt begonnen werden, zu dem mit der Eingabe des Fasersignals (1 ) begonnen wird. In diesem Fall wird der Kondensa tor1279 nur während einer konstanten verstrichenen Zeit jedesmal dann geladen, wenn die Vorder- oder Hinterflanke des Fasersignals (1 ) erkannt wird. Dadurch wird die Frequenz des Fasersignals (1 ) auf Grundlage der verstrichenen Zeit erkannt, die verstrichen ist, bis die Spannung des Ladungspumpen-Ausgangssignals (9 ) auf einen Wert gefallen ist, der nicht höher als die Schwellenspannung ist. - Wie oben beschrieben ist es mit der CDR-Schaltung
1250 gemäß der vorliegenden Ausführungsform möglich, die Frequenz des über den Kommunikationspfad1211 übertragenen Impulssignals zu erkennen, um dadurch die Frequenz des Taktsignals so zu teilen, dass sie zur Frequenz des Impulssignals passt, um so das Erfordernis zu beseitigen, dass die in den spannungsgesteuerten Oszillator1254 eingegebene Referenzspannung auf solche Weise einzustellen wäre, dass sie zur Frequenz des Impulssignals passt. Dies ermöglicht eine Linderung von Belastungen bei der Wartung und Verwaltung der Speichereinheit1000 . Ferner ist es möglich, die Speichereinheit1000 vermischt mit Plattenlaufwerken1210 mit verschiedenen Frequenzen zu versehen. So ist es für einen Benutzer, der z.B. über ein Plattenlaufwerk1210 mit niedriger Frequenz und ein Plattenlaufwerk1210 mit hoher Frequenz verfügt, möglich, das Erfordernis zu beseitigen, für jede der verschiedenen Frequenzen der Plattenlaufwerke1210 eine Speichereinheit1000 bereitzustellen. - Ferner kann die CDR-Schaltung
1250 gemäß der vorliegenden Ausführungsform nicht nur bei einer Speichereinheit1000 sondern auch bei einer Anzahl digitaler Kommunikationsvorrichtungen verwendet werden. Z.B. kann sie bei Kommunikationssignal-Formungsschaltungen verwendet werden, wie sie in Kommunikationsvorrichtungen verwendet werden. Ferner können Halbleitervorrichtungen wie PLL (Phase Locked Loop), SerDes (Serializer/Deserializer), CDR (Clock Data Recovery) mit einer Signalformungsfunktion für mehrere Kommunikationssignale bei digitalen Signalmessvorrichtungen zum Ausführen einer Signalverlaufsmessung, wie EYE-Muster, Jitter oder bei einem Intervallanalysator usw. angewandt werden. - In der
11 ist ein Blockdiagramm einer CDR-Schaltung1250 gemäß einer zweiten Ausführungsform dargestellt. - Wie es in der
11 dargestellt ist, verfügt die CDR-Schaltung1250 gemäß der vorliegenden Ausführungsform über eine FC-ENV-P-Gültigkeitserkennungsschaltung1278 , einen Multiplexer1251 , eine Phase/Frequenz-Vergleichsschaltung1252 , einen spannungsgesteuerten Oszillator1254 , ein Flipflop (Synchronisierungsabschnitt zum Synchronisieren eines Impulssignals mit einem frequenzgeteilten Taktsignal)1255 sowie eine Filterschaltung1256 , und zusätzlich über eine Codewortfehler-Erkennungsschaltung (Kommunikationsspezifikationen-Entscheidungsabschnitt zum Entscheiden, ob das Impulssignal Kommunikationsspezifikationen genügt)1254 , wenn das Impulssignal in einer Periode des Taktsignals gelesen wird, eine CDR-Übertragungsrate-Schaltstufe (Kommunikationsspezifikationen-Entscheidungsabschnitt zum Entscheiden, ob das Impulssignal den Kommunikationsspezifikationen genügt)1275 , wenn das Impulssignal in einer Periode des Taktsignals gelesen wird, eine Frequenzteilerschaltung (Frequenzteilerabschnitt zum Teilen der Frequenz des Taktsignals mit einem Frequenzteilerverhältnis, das der Frequenz des Impulssignals entspricht)1259 und einen Multiplexer1277 . - Zur FC-ENV-P-Gültigkeitserkennungsschaltung
1278 , zum Multiplexer1251 , zur Phase/Frequenz-Vergleichsschaltung1252 , zur Ladungspumpenschaltung1253 , zum spannungsgesteuerten Oszillator1254 , zum Flipflop1255 , zur Filterschaltung1256 , zur Frequenzteilerschaltung1259 und zum Multiplexer1277 wird auf die Beschreibung zur ersten Ausführungsform verwiesen. - Die Codewortfehler-Erkennungsschaltung
1274 und die CDR-Übertragungsrate-Schaltstufe1275 entscheiden, in Kombination, ob im Impulssignal ein Fehler erkannt wird, wenn es in einer Periode des Taktsignals gelesen wird. - Zu den durch die Codewortfehler-Erkennungsschaltung
1274 erkannten Fehlern gehören diejenigen, die durch Faserkanalstandards definiert sind, wie ein 10B/8B-Wandlungsfehler (Codewort-Zeichenfehler), ein Synchronisierverlustfehler sowie ein Lauflängenverletzungs-Erkennungsfehler. Wie der 10B/8B-Wandlungsfehler, der Lauflängenverletzungs-Erkennungsfehler und der Synchronisierverlustfehler in einer Daten-Eingabe-/Ausgabe-Schaltung eines Plattenlaufwerks, das Faserkanalstandards genügt, erkannt werden, ist in den13 und14 dargestellt. - Wie es in der
14 dargestellt ist, verfügt jeder einzelne Empfangsdatenwert über ein Rahmenstart(SOF)-Bit, einen Kopf, Nutzdaten, einen Cyclic Redundancy Check (CRC) und ein Rahmenende (EOF) innerhalb der Konfiguration. - Wenn Empfangsdaten durch eine in der
13 dargestellte Empfangsschaltung empfangen werden, wird in einer 10B/8B-Wandlerschaltung geprüft, ob ein Codewortfehler oder ein Lauflängenverletzungs-Erkennungsfehler vorliegt. Wenn keiner dieser Fehler erkannt wird, werden die Empfangsdaten über eine FC-Empfangs-FIFO(First In First Out)-Schaltung an einen Puffer im Plattenlaufwerk1210 übertragen. - Wenn einer der Fehler in der 10B/8B-Wandlerschaltung erkannt wird, wird andererseits der Fehler an eine Synchronisierverlustschaltung versandt. Die Synchronisierverlustschaltung sendet, wenn sie erkennt, dass die Anzahl der während des Empfangs der Nutzdaten innerhalb der empfangenen Daten erkannten Fehler vier oder mehr geworden ist, an den FC-Empfangs-FIFO und ein aktuelles Füllwort (CFW) ein Signal, das sie über das Auftreten des Synchronisierverlustfehlers informiert. Wenn sie von der Synchronisierverlustschaltung das Signal empfangen haben, das sie über das Auftreten des Synchronisierverlustfehlers informiert, ersetzt das CFW die Nutzdaten durch ein Signal LEERLAUF oder ARBx (was für ARBitrate(Vergabe)-Signal steht, wobei "x" eine vergebene physikalische Schleifenadresse (AL-PA) anzeigt), und es sendet dies an eine MUX-Sendeschaltung. Dann werden Daten, die durch dieses Ersetzen eines Teils der Nutzdaten durch Leerlauf oder ARBx erhalten wurden, über eine 8B/10B-Wandlerschaltung von einer Sendeschaltung gesendet. Wenn die Daten durch das nächste Plattenlaufwerk
1210 in einer FC-AL-Schleife empfangen werden, wird eine LED eines LED-Anzeigeabschnitts1240 zum Leuchten gebracht, um einer Bedienperson usw. das Auftreten eines Fehlers anzuzeigen. - Es wird erneut auf die
11 Bezug genommen, aus der es erkennbar ist, dass auf diese Weise in der Codewortfehler-Erkennungsschaltung1274 ein Fehler im Fasersignal erkannt wurde. Z.B. wird eine Referenzspannung vorab so eingestellt, dass ein Taktsignal mit einer Frequenz von 4 Gbps vom spannungsgesteuerten Oszillator1254 ausgegeben werden kann, so dass dann, wenn das Fasersignal mit dieser Frequenz gelesen wird, die Codewortfehler-Erkennungsschaltung1274 entscheidet, ob ein 10B/8B-Wandlungsfehler (Codewort-Zeichenfehler) ein Synchronisierverlustfehler oder ein Lauflängenverletzungs-Erkennungsfehler erkannt wurde. Es ist hierbei zu beachten, dass der Fehler dann erkannt wird, wenn von der Phase/Frequenz-Vergleichsschaltung1252 ein CDR-Synchronisier-Signal empfangen wird. Das CDR-Synchronisier-Signal wird ausgegeben, wenn die Vorder- oder Hinterflanke des an einem Anschluss EIN1 eingegebenen Impulssignals und diejeni ge des an einem Anschluss EIN2 eingegebenen Taktsignal phasenmäßig übereinstimmen. - Wenn vom 10B/8B-Wandlungsfehler (Codewort-Zeichenfehler), Synchronisierverlustfehler und Lauflängenverletzungs-Erkennungsfehler von der Codewortfehler-Erkennungsschaltung
1274 mindestens einer erkannt wird, wird an die CDR-Übertragungsrate-Schaltstufe1275 ein Signal gesendet, das die Erkennung des Fehlers mitteilt. Wenn die CDR-Übertragungsrate-Schaltstufe1275 dieses Signal von der Codewortfehler-Erkennungsschaltung1274 empfangen hat, schaltet sie das Frequenzteilerverhältnis der Frequenzteilerschaltung (Frequenzteilerabschnitt zum Teilen der Frequenz des Taktsignals entsprechend einem Entscheidungsergebnis)1279 um, um die Frequenz des Taktsignals zu teilen. Z.B. wird die Frequenz des Taktsignals durch zwei geteilt. In diesem Fall wird, wenn das Taktsignal eine Ursprungsfrequenz von 4 Gbps aufweist, die Frequenz durch zwei geteilt, um für eine Frequenz von 2 Gbps zu sorgen. Das Frequenzteilerverhältnis wird z.B., wie es in der11 dargestellt ist, unter Verwendung des Multiplexers1277 geschaltet, um entweder den Fall des Durchlassens des vom spannungsgesteuerten Oszillator1254 ausgegebenen Taktsignals über die Frequenzteilerschaltung1259 oder den Fall, dass nicht so vorgegangen wird, auszuwählen. Es wird darauf hingewiesen, dass das Frequenzteilerverhältnis der Frequenzteilerschaltung1259 nicht auf zwei beschränkt ist, sondern dass es drei, vier oder eine beliebige andere Zahl sein kann. Ferner können mehrere Frequenzteilerverhältnisse vorliegen. Ferner kann eine Frequenzmultiplizierschaltung vorhanden sein, um die Frequenz des Taktsignals zu multiplizieren. - Das Taktsignal mit der so geteilten Frequenz wird erneut in die Phase/Frequenz-Vergleichsschaltung
1252 und die Codewortfehler-Erkennungsschaltung1274 eingegeben. Dann wird, wenn das Fasersignal in einer Periode des Taktsignals gelesen wird, entschieden, ob die Kommunikationsspezifikationen erfüllt sind oder nicht. Wenn erneut ein Fehler erkannt wird, wird das Frequenzteilerverhältnis weiter geschaltet. Z.B. wird die Frequenz durch vier geteilt. Auf diese Weise kann die Frequenz des Taktsignals auf 1 Gbps eingestellt werden. - In der
12 ist ein Flussdiagramm dargestellt, das einen Ablauf bei der Verarbeitung in der CDR-Schaltung1250 gemäß der zweiten Ausführungsform zeigt. - Als Erstes beginnt, wenn damit begonnen wird, dem Plattenlaufwerk
1210 Spannung zuzuführen, um es mit einem die FC-AL-Schleife bildenden Übertragungspfad1211 zu verbinden, das Plattenlaufwerk1210 in der FC-AL-Schleife mit dem Senden eines LEERLAUF-Signals (Impulssignals) (S1000). Das LEERLAUF-Signal ist durch die Faserkanalstandards definiert. Wenn das Plattenlaufwerk1210 mit mehr als einem in der FC-AL-Schleife verbunden ist, startet ein vorbestimmtes Plattenlaufwerk1210 derselben, wie es durch die Faserkanalstandards definiert wird, mit dem Senden des LEERLAUF-Signals. Wenn die CDR-Schaltung1250 die Eingabe des LEERLAUF-Signals erkennt (S1001), synchronisiert sie dieses und das Taktsignal miteinander (S1002). Wenn sie phasenmäßig miteinander synchronisiert sind, prüft der Prozess auf einen 10B/8B-Wandlungsfehler (Codewort-Zeichenfehler), einen Synchronisierverlustfehler und einen Lauflängenverletzungs-Erkennungsfehler (S1003). Wenn einer dieser Fehler erkannt wird, wählt der Prozess "N" aus. Dann schaltet der Prozess das Frequenzteilerverhältnis der Frequenzteilerschaltung1259 auf die oben beschriebene Weise, um die Frequenz des Taktsignals zu teilen (S1004). Wenn in S1003 kein Fehler erkannt wird, wählt der Prozess "J" aus. Auf diese Weise wird die Aushandlung zwischen dem LEERLAUF-Signal und dem Taktsignal dahingehend erfolgreich, dass für Kommunikation in der FC-AL-Schleife gesorgt wird (S1005). Dann erkennt der Plattenadapter1124 , dass das Plattenlaufwerk1210 mit der FC-AL-Schleife verbunden wurde (S1006), und er führt eine Initialisierungsverarbeitung usw. für die FC-AL aus (1007), um eine AL-PA zu erfassen. - Auf diese Weise kann die CDR-Schaltung
1250 gemäß der vorliegenden Ausführungsform die Geschwindigkeit von Kommunikationsvorgängen erfassen, wie sie über die FC-AL-Schleife ausgeführt werden, um so die Frequenz des Taktsignals auf solche Weise zu teilen, dass Anpassung an die Kommunikationsgeschwindigkeit erzielt ist. Demgemäß ist es möglich, das Erfordernis zu beseitigen, eine in den spannungsgesteuerten Oszillator1254 eingegebene Referenzspannung individuell so einzustellen, dass Anpassung an die Frequenz des Impulssignals erzielt ist. Dies ermöglicht eine Linderung von Belastungen bei der Wartung und Verwaltung der Speichereinheit1000 . Ferner ist es möglich, die Speichereinheit1000 mit-Plattenlaufwerken1210 mit verschiedenen Frequenzen in gemischter Weise zu versehen. So ist es möglich, für einen Benutzer, der z.B. über ein Plattenlaufwerk1210 mit niedriger Frequenz und ein Plattenlaufwerk1210 mit hoher Frequenz verfügt, das Erfordernis zu beseitigen, für jede der verschiedenen Frequenzen von Plattenlaufwerken1210 eine Speichereinheit1000 bereitzustellen. - Ferner kann die CDR-Schaltung
1250 gemäß der vorliegenden Ausführungsform nicht nur bei einer Speichereinheit1000 sondern auch bei einer Anzahl digitaler Kommunikationsvorrichtungen verwendet werden. Z.B. kann sie bei einer in einer Kommunikationsvorrichtung verwendeten Kommunikationssignal-Formungsschaltung angewandt werden. Ferner kann sie auch bei einer Signal-Eingangsschaltung in einer digitalen Signalmessvorrichtung usw. angewandt werden, die mit einer PBC mit einer Funktion zum automatischen Synchronisieren mit mehreren Signalen, einem SerDes, einem PLL, einem CDR, einem Halbleiter usw. versehen ist, wenn die Schaltung bei der Messung usw. eines EYE-Musters oder von Jitter oder bei der Messung unter Verwendung eines Intervallanalysators usw. verwendet wird. - Obwohl die Erfindung unter Bezugnahme auf eine Speichereinheit beschrieben wurde, die die Frequenz von Impulssignalen mit Kommunikationsgeschwindigkeiten von z.B. 1 Gbps und 2 Gbps erkennen kann, ist die Erfindung nicht hierauf beschränkt; tatsächlich kann die Speichereinheit vorzugsweise die Frequenz eines Impulssignals mit einer Kommunikationsgeschwindigkeit mit anderen Werten erkennen und eine Anpassung an die so erkannte Frequenz erzielen.
- Die obigen Ausführungsformen wurden nur zum Erleichtern des Verständnisses der Erfindung beschrieben, und sie sind nicht als Beschränkungen zur Erfindung auszulegen. Es können Änderungen und Verbesserungen vorgenommen werden, ohne vom Grundgedanken der Erfindung abzuweichen und ihre Äquivalente fallen ebenfalls in den Schutzumfang der Erfindung.
Claims (13)
- Speichereinheit mit: – einem Kanal-Steuerungsabschnitt zum Empfangen einer Daten-Eingabe/Ausgabe-Anforderung; – einem Cachespeicher zum Speichern von Daten; – einem Platten-Steuerungsabschnitt zum Ausführen einer Eingabe/Ausgabe-Verarbeitung an Daten entsprechend der Daten-Eingabe/Ausgabe-Anforderung; und – mehreren Plattenlaufwerken zum Speichern von Daten; – wobei mindestens zwei der Plattenlaufwerke Daten mit verschiedenen Kommunikationsgeschwindigkeiten in den Platten-Steuerungsabschnitt eingeben und aus ihm ausgeben.
- Speichereinheit nach Anspruch 1, bei der: – dieselbe über mehrere Kommunikationspfade zum Anschließen mindestens eines der Plattenlaufwerke auf solche Weise verfügt, dass eine durch die Faserkanalstandards definierte Schleife gebildet ist; und – jede der Kommunikationsgeschwindigkeiten für jeden der Kommunikationspfade verschieden ist.
- Speichereinheit mit: – einem Kommunikation zum Speichern von Daten; – einem Platten-Steuerabschnitt für Kommunikation mit dem Plattenlaufwerk, um dadurch Daten in dieses einzugeben und aus ihm auszugeben; – einem Erzeugungsabschnitt zum Erzeugen eines Taktsignals unter Verwendung eines für die genannte Kommunikation übertragenen Impulssignals; – einem Erkennungsabschnitt zum Identifizieren der Frequenz des Impulssignals; – einem Frequenzteilerabschnitt zum Teilen der Frequenz des Taktsignals mit einem Frequenzteilerverhältnis, das der Frequenz des Impulssignals entspricht; und – einem Synchronisierabschnitt zum Synchronisieren des Impulssignals mit dem Taktsignal mit der geteilten Frequenz.
- Speichereinheit nach Anspruch 3, bei der die Kommunikation über einen Kommunikationspfad ausgeführt wird, der vorhanden ist, um den Platten-Steuerabschnitt und mindestens eines der Plattenlaufwerke auf solche Weise zu verbinden, dass eine Schleife gebildet ist, die durch die FC-AL-Faserkanalstandards definiert ist.
- Speichereinheit nach Anspruch 3, bei der der Erkennungsabschnitt Folgendes aufweist: – einen Ladungssammelabschnitt zum Ausgeben einer Spannung, die der in ihm angesammelten Ladungsmenge entspricht; – einen Ladungsmenge-Variierabschnitt zum Variieren der Menge der im Ladungssammelabschnitt angesammelten Ladung mit einer bestimmten Variationsrate; – einen Ladungsmengevariations-Unterdrückungsabschnitt zum Sperren der Variation nur während einer bestimmten verstrichenen Zeit jedesmal dann, wenn der Signalpegel des Impulssignals geschaltet wird; – einen Signalausgabeabschnitt zum Ausgeben eines Signals, das eine Entsprechung dahingehend zeigt, ob die vom Ladungssammelabschnitt ausgegebene Spannung einem Kriterium genügt; – einen Zeitmessabschnitt zum Messen der verstrichenen Zeit, wie sie seit dem Start der Variation der Menge der im Ladungssammelabschnitt angesammelten Ladung verstrichen ist; und – einen Frequenzerkennungsabschnitt zum Identifizieren der Frequenz auf Grundlage der verstrichenen Zeit ab dem Startzeitpunkt der Variation der genannten Ladungsmenge bis zum Zeitpunkt, zu dem das Signal, das anzeigt, dass die Spannung des Ladungssammelabschnitts dem Kriterium genügt, ausgegeben wird.
- Speichereinheit nach Anspruch 5, bei der die Kommunikation über einen Kommunikationspfad ausgeführt wird, der vorhanden ist, um den Platten-Steuerabschnitt und mindestens eines der Plattenlaufwerke auf solche Weise zu verbinden, dass eine Schleife gebildet ist, die durch die FC-AL-Faserkanalstandards definiert ist.
- Speichereinheit nach Anspruch 5, bei der: – der Ladungsmenge-Variierabschnitt über einen Ladeabschnitt zum Laden des Ladungssammelabschnitts verfügt; und – der Ladungsmengevariations-Unterdrückungsabschnitt Folgendes aufweist: – einen Impulsabweichungssignal-Erzeugungsabschnitt zum Erzeugen eines Impulsabweichungssignals, dessen Phase in Bezug auf die des Impulssignals um eine bestimmte Zeit verschoben ist; und – einen Entladungsabschnitt zum Entladen des Ladungssammelabschnitts nur in einer Periode, in der zwischen dem Impulssignal und dem Impulsabweichungssignal eine Potenzialdifferenz besteht.
- Speichereinheit mit: – einem Kommunikation zum Speichern von Daten; – einem Platten-Steuerabschnitt für Kommunikation mit dem Plattenlaufwerk, um dadurch Daten in dieses einzugeben und aus ihm auszugeben; – einem Erzeugungsabschnitt zum Erzeugen eines Taktsignals unter Verwendung eines für die genannte Kommunikation übertragenen Impulssignals; – einem Kommunikationsspezifikations-Entscheidungsabschnitt zum Entscheiden, ob das Impulssignal den Kommunikationsspezifikationen genügt, wenn es in einer Periode des Taktsignals gelesen wird; – einem Frequenzteilerabschnitt zum Teilen der Frequenz des Taktsignals entsprechend dem Entscheidungsergebnis; und – einem Synchronisierabschnitt zum Synchronisieren des Impulssignals mit dem Taktsignal mit der geteilten Frequenz.
- Speichereinheit nach Anspruch 8, bei der die Kommunikation über einen Kommunikationspfad ausgeführt wird, der vorhanden ist, um den Platten-Steuerabschnitt und mindestens eines der Plattenlaufwerke auf solche Weise zu verbinden, dass eine Schleife gebildet ist, die durch die FC-AL-Faserkanalstandards definiert ist.
- Schaltung zum Formen eines Kommunikationssignals, mit: – einem Erzeugungsabschnitt zum Erzeugen eines Taktsignals unter Verwendung eines für Kommunikationszwecke übertragenen Impulssignals; – einem Erkennungsabschnitt zum Identifizieren der Frequenz des Impulssignals; – einem Frequenzteilerabschnitt zum Teilen der Frequenz des Taktsignals mit einem Frequenzteilerverhältnis, das der Frequenz des Impulssignals entspricht; und – einem Synchronisierabschnitt zum Synchronisieren des Impulssignals mit dem Taktsignal mit der geteilten Frequenz.
- Schaltung nach Anspruch 10, bei der der Erkennungsabschnitt Folgendes aufweist: – einen Ladungssammelabschnitt zum Ausgeben einer Spannung, die der in ihm angesammelten Ladungsmenge entspricht; – einen Ladungsmenge-Variierabschnitt zum Variieren der Menge der im Ladungssammelabschnitt angesammelten Ladung mit einer bestimmten Variationsrate; – einen Ladungsmengevariations-Unterdrückungsabschnitt zum Sperren der Variation nur während einer bestimmten verstrichenen Zeit jedesmal dann, wenn der Signalpegel des Impulssignals geschaltet wird; – einen Signalausgabeabschnitt zum Ausgeben eines Signals, das eine Entsprechung dahingehend zeigt, ob die vom Ladungssammelabschnitt ausgegebene Spannung einem Kriterium genügt; – einen Zeitmessabschnitt zum Messen der verstrichenen Zeit, wie sie seit dem Start der Variation der Menge der im Ladungssammelabschnitt angesammelten Ladung verstrichen ist; und – einen Frequenzerkennungsabschnitt zum Identifizieren der Frequenz auf Grundlage der verstrichenen Zeit ab dem Startzeitpunkt der Variation der genannten Ladungsmenge bis zum Zeitpunkt, zu dem das Signal, das anzeigt, dass die Spannung des Ladungssammelabschnitts dem Kriterium genügt, ausgegeben wird.
- Schaltung nach Anspruch 11, bei der: – der Ladungsmenge-Variierabschnitt über einen Ladeabschnitt zum Laden des Ladungssammelabschnitts verfügt; und – der Ladungsmengevariations-Unterdrückungsabschnitt Folgendes aufweist: – einen Impulsabweichungssignal-Erzeugungsabschnitt zum Erzeugen eines Impulsabweichungssignals, dessen Phase in Bezug auf die des Impulssignals um eine bestimmte Zeit verschoben ist; und – einen Entladungsabschnitt zum Entladen des Ladungssammelabschnitts nur in einer Periode, in der zwischen dem Impulssignal und dem Impulsabweichungssignal eine Potenzialdifferenz besteht.
- Schaltung zum Formen eines Kommunikationssignals, mit: – einem Erzeugungsabschnitt zum Erzeugen eines Taktsignals unter Verwendung eines für Kommunikationszwecke übertragenen Impulssignals; – einem Kommunikationsspezifikationen-Entscheidungsabschnitt zum Entscheiden, ob das Impulssignal Spezifikationen für die Kommunikation genügt, wenn es in einer Periode des Taktsignals gelesen wird; – einem Frequenzteilerabschnitt zum Teilen der Frequenz des Taktsignals entsprechend dem Entscheidungsergebnis; und – einem Synchronisierabschnitt zum Synchronisieren des Impulssignals mit dem Taktsignal mit der geteilten Frequenz.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003-145121 | 2003-05-22 | ||
JP2003145121A JP2004348464A (ja) | 2003-05-22 | 2003-05-22 | ストレージ装置、及び通信信号の整形回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102004013115A1 true DE102004013115A1 (de) | 2004-12-23 |
DE102004013115B4 DE102004013115B4 (de) | 2006-03-02 |
Family
ID=32212189
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102004013115A Expired - Lifetime DE102004013115B4 (de) | 2003-05-22 | 2004-03-17 | Schaltung zum Formen eines Kommunikationssignals und damit versehene Speichereinheit |
Country Status (5)
Country | Link |
---|---|
US (3) | US7120736B2 (de) |
JP (1) | JP2004348464A (de) |
DE (1) | DE102004013115B4 (de) |
FR (3) | FR2855306B1 (de) |
GB (1) | GB2401964B (de) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040177195A1 (en) * | 2003-02-20 | 2004-09-09 | International Business Machines Corporation | Virtual SCSI enclosure services |
US7474612B1 (en) * | 2003-03-20 | 2009-01-06 | Pmc- Sierra, Inc. | Multi-function bypass port and port bypass circuit |
JP2004348464A (ja) | 2003-05-22 | 2004-12-09 | Hitachi Ltd | ストレージ装置、及び通信信号の整形回路 |
JP4480386B2 (ja) | 2003-11-28 | 2010-06-16 | 株式会社日立製作所 | ディスクアレイ装置及びディスクアレイ装置のデータ中継方法 |
JP4045596B2 (ja) * | 2004-01-30 | 2008-02-13 | 船井電機株式会社 | リモコン受信装置及びそのリモコン信号判別方法 |
US8571070B2 (en) | 2005-12-02 | 2013-10-29 | Broadcom Corporation | Method and system for speed negotiation for twisted pair links in fibre channel sytems |
JP2008084206A (ja) | 2006-09-28 | 2008-04-10 | Fujitsu Ltd | ストレージ装置およびデータ転送方法 |
US7668980B2 (en) * | 2007-11-30 | 2010-02-23 | International Business Machines Corporation | Usage of persistent information unit pacing protocol in fibre channel communications |
US7882474B2 (en) * | 2008-03-17 | 2011-02-01 | Avago Technologies Enterprise IP (Singapore) Pte. Ltd. | Testing phase error of multiple on-die clocks |
KR101601792B1 (ko) * | 2009-08-12 | 2016-03-09 | 삼성전자주식회사 | 반도체 메모리 장치, 컨트롤러 및 반도체 메모리 시스템 |
US9141525B2 (en) * | 2011-01-31 | 2015-09-22 | International Business Machines Corporation | Adaptive prestaging in a storage controller |
CN102955509B (zh) * | 2011-08-31 | 2017-07-21 | 赛恩倍吉科技顾问(深圳)有限公司 | 硬盘背板及硬盘存储系统 |
US8896357B2 (en) | 2012-05-04 | 2014-11-25 | Finisar Corporation | Integrated processor and CDR circuit |
JP6107625B2 (ja) * | 2013-12-02 | 2017-04-05 | ソニー株式会社 | 記憶制御装置、記憶装置、情報処理システムおよびその記憶制御方法 |
Family Cites Families (174)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US138692A (en) * | 1873-05-06 | Improvement in bath-tubs for bird-cages | ||
US199051A (en) * | 1878-01-08 | Improvement in combined bag-holder and truck | ||
US129182A (en) * | 1872-07-16 | Improvement in cigar-cutters | ||
US52806A (en) * | 1866-02-20 | Guard-plate for boilers | ||
JPH0346158A (ja) | 1989-07-14 | 1991-02-27 | Teac Corp | ディスク装置 |
US4949051A (en) | 1989-09-01 | 1990-08-14 | General Electric Company | Phase lock clock recovery with aided frequency aquisition |
CA2101848A1 (en) | 1991-02-06 | 1992-08-07 | Robert Walsh | Disk drive array memory system using nonuniform disk drives |
GB2264798A (en) | 1992-03-04 | 1993-09-08 | Hitachi Ltd | High speed access control |
JP2868141B2 (ja) | 1992-03-16 | 1999-03-10 | 株式会社日立製作所 | ディスクアレイ装置 |
JPH05303539A (ja) | 1992-04-24 | 1993-11-16 | Nec Corp | ディスク制御装置 |
US5423046A (en) | 1992-12-17 | 1995-06-06 | International Business Machines Corporation | High capacity data storage system using disk array |
JP3264465B2 (ja) | 1993-06-30 | 2002-03-11 | 株式会社日立製作所 | 記憶システム |
US5432046A (en) * | 1993-09-29 | 1995-07-11 | Hoechst Celanese Corporation | Process for preparing improved lithographic printing plates by brushgraining with alumina/quartz slurry |
US6154850A (en) | 1993-11-01 | 2000-11-28 | Beaufort River, Inc. | Data storage system and method |
US5546558A (en) * | 1994-06-07 | 1996-08-13 | Hewlett-Packard Company | Memory system with hierarchic disk array and memory map store for persistent storage of virtual mapping information |
US5512860A (en) | 1994-12-02 | 1996-04-30 | Pmc-Sierra, Inc. | Clock recovery phase locked loop control using clock difference detection and forced low frequency startup |
JP2831602B2 (ja) | 1995-01-13 | 1998-12-02 | 富士通株式会社 | 圧縮データ管理装置及び圧縮データ管理方法 |
JPH08263225A (ja) | 1995-03-22 | 1996-10-11 | Mitsubishi Electric Corp | データストレージシステム及びストレージ管理方法 |
US5845319A (en) | 1995-08-23 | 1998-12-01 | Fujitsu Limited | Disk array device which separates local and physical disks using striping and operation mode selection |
US5680640A (en) | 1995-09-01 | 1997-10-21 | Emc Corporation | System for migrating data by selecting a first or second transfer means based on the status of a data element map initialized to a predetermined state |
US5822782A (en) | 1995-10-27 | 1998-10-13 | Symbios, Inc. | Methods and structure to maintain raid configuration information on disks of the array |
US6484269B1 (en) | 1995-11-09 | 2002-11-19 | Emc Corporation | Data storage system and method with improved data integrity value calculation |
US5898828A (en) | 1995-12-29 | 1999-04-27 | Emc Corporation | Reduction of power used by transceivers in a data transmission loop |
KR100260380B1 (ko) | 1996-01-26 | 2000-07-01 | 윤종용 | 마이크로 프로세서칩의 냉각팬 제어장치 및 그 제어방법 |
US5717850A (en) | 1996-03-12 | 1998-02-10 | International Business Machines Corporation | Efficient system for predicting and processing storage subsystem failure |
US5867736A (en) | 1996-03-29 | 1999-02-02 | Lsi Logic Corporation | Methods for simplified integration of host based storage array control functions using read and write operations on a storage array control port |
US5884098A (en) | 1996-04-18 | 1999-03-16 | Emc Corporation | RAID controller system utilizing front end and back end caching systems including communication path connecting two caching systems and synchronizing allocation of blocks in caching systems |
US5805788A (en) | 1996-05-20 | 1998-09-08 | Cray Research, Inc. | Raid-5 parity generation and data reconstruction |
JP3245364B2 (ja) * | 1996-09-02 | 2002-01-15 | 株式会社日立製作所 | 互いに異なるインタフェースを介して記憶装置を共用する方法及びシステム |
US5812754A (en) | 1996-09-18 | 1998-09-22 | Silicon Graphics, Inc. | Raid system with fibre channel arbitrated loop |
EP0834878A2 (de) | 1996-10-04 | 1998-04-08 | Sony Corporation | Verfahren und Vorrichtung zur Steuerung des Zugriffs auf einen Plattenspeicherungsvorrichtung |
JP3596196B2 (ja) | 1996-11-15 | 2004-12-02 | ソニー株式会社 | データ伝送装置 |
JP3133004B2 (ja) | 1996-11-21 | 2001-02-05 | 株式会社日立製作所 | ディスクアレイ装置およびその制御方法 |
DE19704299C2 (de) | 1997-02-06 | 1999-04-01 | Deutsche Telekom Ag | Vorrichtung zur Gewinnung eines Taktsignals aus einem Datensignal und Bitratenerkennungseinrichtung zur Ermittlung einer Bitrate |
US6185203B1 (en) * | 1997-02-18 | 2001-02-06 | Vixel Corporation | Fibre channel switching fabric |
US6118776A (en) | 1997-02-18 | 2000-09-12 | Vixel Corporation | Methods and apparatus for fiber channel interconnection of private loop devices |
US5818304A (en) | 1997-03-20 | 1998-10-06 | Northern Telecom Limited | Phase-locked loop |
JPH10326107A (ja) | 1997-03-25 | 1998-12-08 | Mitsubishi Electric Corp | サーボ制御方法およびサーボ制御システム |
US5951691A (en) * | 1997-05-16 | 1999-09-14 | International Business Machines Corporation | Method and system for detection and reconstruction of corrupted data in a data storage subsystem |
JPH1153235A (ja) | 1997-08-08 | 1999-02-26 | Toshiba Corp | ディスク記憶装置のデータ更新方法、ならびにディスク記憶制御システム |
JP3731313B2 (ja) | 1997-09-19 | 2006-01-05 | ソニー株式会社 | クロック再生回路およびデータ伝送装置 |
JP3618529B2 (ja) | 1997-11-04 | 2005-02-09 | 富士通株式会社 | ディスクアレイ装置 |
US6338110B1 (en) | 1997-11-14 | 2002-01-08 | Sun Microsystems, Inc. | Partitioning of storage channels using programmable switches |
US6173360B1 (en) * | 1998-01-09 | 2001-01-09 | International Business Machines Corporation | Apparatus and method for allowing existing ECKD MVS DASD using an ESCON interface to be used by an open storage using SCSI-type interface |
US6061750A (en) | 1998-02-20 | 2000-05-09 | International Business Machines Corporation | Failover system for a DASD storage controller reconfiguring a first processor, a bridge, a second host adaptor, and a second device adaptor upon a second processor failure |
JP2002507019A (ja) | 1998-03-10 | 2002-03-05 | クウォード リサーチ | 高速欠陥許容大量記憶ネットワーク情報サーバ |
US5974058A (en) | 1998-03-16 | 1999-10-26 | Storage Technology Corporation | System and method for multiplexing serial links |
JPH11272427A (ja) | 1998-03-24 | 1999-10-08 | Hitachi Ltd | データ退避方法および外部記憶装置 |
US6449709B1 (en) | 1998-06-02 | 2002-09-10 | Adaptec, Inc. | Fast stack save and restore system and method |
US6137679A (en) | 1998-06-04 | 2000-10-24 | Chang; Cheng-Chun | Multi-bus mobile hard disk drive rack |
JP3946873B2 (ja) | 1998-06-19 | 2007-07-18 | 株式会社日立製作所 | ディスクアレイ制御装置 |
US6282602B1 (en) | 1998-06-30 | 2001-08-28 | Emc Corporation | Method and apparatus for manipulating logical objects in a data storage system |
US6260127B1 (en) | 1998-07-13 | 2001-07-10 | Compaq Computer Corporation | Method and apparatus for supporting heterogeneous memory in computer systems |
US6438043B2 (en) | 1998-09-02 | 2002-08-20 | Micron Technology, Inc. | Adjustable I/O timing from externally applied voltage |
JP4392877B2 (ja) | 1998-09-18 | 2010-01-06 | 株式会社日立製作所 | ディスクアレイ制御装置 |
JP2000148604A (ja) | 1998-11-12 | 2000-05-30 | Hitachi Ltd | 記憶装置の制御方法 |
US6477139B1 (en) | 1998-11-15 | 2002-11-05 | Hewlett-Packard Company | Peer controller management in a dual controller fibre channel storage enclosure |
JP2000187938A (ja) | 1998-12-22 | 2000-07-04 | Nec Corp | 情報記録再生装置および情報記録再生方法 |
JP2000187561A (ja) | 1998-12-24 | 2000-07-04 | Hitachi Ltd | 記憶装置システム |
JP4400895B2 (ja) | 1999-01-07 | 2010-01-20 | 株式会社日立製作所 | ディスクアレイ制御装置 |
US6351375B1 (en) | 1999-01-26 | 2002-02-26 | Dell Usa, L.P. | Dual-purpose backplane design for multiple types of hard disks |
JP4294142B2 (ja) * | 1999-02-02 | 2009-07-08 | 株式会社日立製作所 | ディスクサブシステム |
US6400730B1 (en) | 1999-03-10 | 2002-06-04 | Nishan Systems, Inc. | Method and apparatus for transferring data between IP network devices and SCSI and fibre channel devices over an IP network |
US6553408B1 (en) * | 1999-03-25 | 2003-04-22 | Dell Products L.P. | Virtual device architecture having memory for storing lists of driver modules |
US6640278B1 (en) | 1999-03-25 | 2003-10-28 | Dell Products L.P. | Method for configuration and management of storage resources in a storage network |
US6201692B1 (en) | 1999-03-31 | 2001-03-13 | International Business Machines Corporation | Disk drive enclosure optimized for mixed slim and half high drive size |
US6219753B1 (en) | 1999-06-04 | 2001-04-17 | International Business Machines Corporation | Fiber channel topological structure and method including structure and method for raid devices and controllers |
US6636934B1 (en) * | 1999-06-30 | 2003-10-21 | Emc Corporation | Fiber channel port by-pass selector section for dual ported disk drives |
JP3952640B2 (ja) * | 1999-09-07 | 2007-08-01 | 株式会社日立製作所 | データバックアップ方法、メインフレーム系ストレージシステムおよびメインフレームホストコンピュータ |
US6772108B1 (en) | 1999-09-22 | 2004-08-03 | Netcell Corp. | Raid controller system and method with ATA emulation host interface |
US6502108B1 (en) | 1999-10-25 | 2002-12-31 | International Business Machines Corporation | Cache-failure-tolerant data storage system storing data objects with version code equipped metadata tokens |
JP2001142650A (ja) | 1999-11-18 | 2001-05-25 | Nec Corp | アレイディスク制御方法及び装置 |
JP3351407B2 (ja) | 1999-11-24 | 2002-11-25 | 日本電気株式会社 | 光受信器用cdr回路 |
JP2001167040A (ja) | 1999-12-14 | 2001-06-22 | Hitachi Ltd | 記憶サブシステム及び記憶制御装置 |
US6510491B1 (en) * | 1999-12-16 | 2003-01-21 | Adaptec, Inc. | System and method for accomplishing data storage migration between raid levels |
GB2357602A (en) | 1999-12-22 | 2001-06-27 | Nokia Mobile Phones Ltd | Memory controller for a memory array comprising different memory types |
US6472914B2 (en) | 2000-01-21 | 2002-10-29 | Texas Instruments Incorporated | Process independent ultralow charge pump |
US6785785B2 (en) | 2000-01-25 | 2004-08-31 | Hewlett-Packard Development Company, L.P. | Method for supporting multi-level stripping of non-homogeneous memory to maximize concurrency |
US6834326B1 (en) * | 2000-02-04 | 2004-12-21 | 3Com Corporation | RAID method and device with network protocol between controller and storage devices |
JP2001222385A (ja) | 2000-02-10 | 2001-08-17 | Hitachi Ltd | 記憶装置および情報処理システム |
US6909852B2 (en) | 2000-02-17 | 2005-06-21 | Broadcom Corporation | Linear full-rate phase detector and clock and data recovery circuit |
JP2001337868A (ja) | 2000-05-24 | 2001-12-07 | Hitachi Ltd | Fc−al用ディスク装置 |
JP2001338486A (ja) | 2000-05-25 | 2001-12-07 | Hitachi Ltd | 情報記憶装置 |
US6392495B1 (en) | 2000-06-15 | 2002-05-21 | Agere Systems Guardian Corp. | Frequency detector circuits and systems |
JP2002007077A (ja) | 2000-06-21 | 2002-01-11 | Nec Corp | ディスクアレイ装置のループ診断システム及びその方法 |
JP2002014777A (ja) * | 2000-06-29 | 2002-01-18 | Hitachi Ltd | データ移行方法並びにプロトコル変換装置及びそれを用いたスイッチング装置 |
WO2002005428A2 (en) | 2000-07-10 | 2002-01-17 | Silicon Laboratories, Inc. | Digitally-synthesized loop filter circuit particularly useful for a phase locked loop |
US6658592B1 (en) | 2000-07-20 | 2003-12-02 | Emc Corporation | Error detection in disk storage systems |
US6728922B1 (en) | 2000-08-18 | 2004-04-27 | Network Appliance, Inc. | Dynamic data space |
EP1191442A2 (de) | 2000-09-19 | 2002-03-27 | Matsushita Electric Industrial Co., Ltd. | Datenspeicherungsmatrize und Betriebsverfahren um Fehlerdaten ohne Datenzugriffsverzögerung zu speichern |
US7032119B2 (en) | 2000-09-27 | 2006-04-18 | Amphus, Inc. | Dynamic power and workload management for multi-server system |
US6862648B2 (en) | 2000-10-30 | 2005-03-01 | Sun Microsystems, Inc. | Interface emulation for storage devices |
JP2002150746A (ja) | 2000-11-14 | 2002-05-24 | Hitachi Ltd | 磁気ディスク装置 |
US20020069317A1 (en) * | 2000-12-01 | 2002-06-06 | Chow Yan Chiew | E-RAID system and method of operating the same |
KR100388498B1 (ko) * | 2000-12-30 | 2003-06-25 | 한국전자통신연구원 | 복수 개의 레이드를 구비한 계층적 레이드 시스템 |
US6549978B2 (en) | 2001-01-17 | 2003-04-15 | International Business Machines Corporation | Method for storage controllers with different data formats to access common storage configuration information |
US6684282B1 (en) | 2001-01-26 | 2004-01-27 | Dell Products L.P. | System and method for adding an internal RAID controller |
US7007141B2 (en) | 2001-01-30 | 2006-02-28 | Data Domain, Inc. | Archival data storage system and method |
US6763409B1 (en) | 2001-01-31 | 2004-07-13 | Hewlett-Packard Development Company, L.P. | Switch-on-the-fly GBIC disk channel adapter and disk channel system |
US6606690B2 (en) * | 2001-02-20 | 2003-08-12 | Hewlett-Packard Development Company, L.P. | System and method for accessing a storage area network as network attached storage |
US6986075B2 (en) | 2001-02-23 | 2006-01-10 | Hewlett-Packard Development Company, L.P. | Storage-device activation control for a high-availability storage system |
IES20010611A2 (en) | 2001-03-08 | 2002-09-18 | Richmount Computers Ltd | Distributed lock management chip |
US6785752B2 (en) | 2001-03-23 | 2004-08-31 | International Business Machines Corporation | Method for dynamically adjusting buffer utilization ratios in a hard disk drive system |
US6766412B2 (en) | 2001-03-31 | 2004-07-20 | Quantum Corporation | Data storage media library with scalable throughput rate for data routing and protocol conversion |
US20020147945A1 (en) | 2001-04-06 | 2002-10-10 | Seagate Technology Llc | Automated analysis of interface timing measurements |
US6934904B2 (en) | 2001-04-30 | 2005-08-23 | Sun Microsystems, Inc. | Data integrity error handling in a redundant storage array |
US6886108B2 (en) | 2001-04-30 | 2005-04-26 | Sun Microsystems, Inc. | Threshold adjustment following forced failure of storage device |
JP3655211B2 (ja) | 2001-06-01 | 2005-06-02 | シャープ株式会社 | 送受信回路及び送受信方法 |
US6628513B1 (en) | 2001-06-07 | 2003-09-30 | Emc Corporation | Mass storage device mounting system |
US6850410B2 (en) | 2001-06-29 | 2005-02-01 | Emc Corporation | Advanced technology attachment disk drive module with fibre channel system characteristics |
US6874100B2 (en) | 2001-07-12 | 2005-03-29 | Digi-Data Corporation | Raid system with multiple controllers and proof against any single point of failure |
US20030033463A1 (en) * | 2001-08-10 | 2003-02-13 | Garnett Paul J. | Computer system storage |
TW579503B (en) | 2001-08-24 | 2004-03-11 | Icp Electronics Inc | Disk array control apparatus |
JP2003084919A (ja) | 2001-09-06 | 2003-03-20 | Hitachi Ltd | ディスクアレイ装置の制御方法およびディスクアレイ装置 |
DE10150536B4 (de) | 2001-10-12 | 2010-04-29 | Infineon Technologies Ag | Vorrichtung zur Rekonstruktion von Daten aus einem empfangenen Datensignal sowie entsprechende Sende- und Empfangsvorrichtung |
US6904482B2 (en) | 2001-11-20 | 2005-06-07 | Intel Corporation | Common boot environment for a modular server system |
US7055056B2 (en) | 2001-11-21 | 2006-05-30 | Hewlett-Packard Development Company, L.P. | System and method for ensuring the availability of a storage system |
JP2003162439A (ja) | 2001-11-22 | 2003-06-06 | Hitachi Ltd | ストレージシステム及びその制御方法 |
JP3714613B2 (ja) | 2001-12-12 | 2005-11-09 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 記憶装置、該記憶装置を含む情報処理装置および情報記憶システムのリカバリ方法 |
JP3590381B2 (ja) * | 2001-12-18 | 2004-11-17 | 株式会社東芝 | ディスクアレイ装置及び同装置におけるデータ更新方法 |
US20030135577A1 (en) * | 2001-12-19 | 2003-07-17 | Weber Bret S. | Dual porting serial ATA disk drives for fault tolerant applications |
US6931576B2 (en) * | 2002-01-07 | 2005-08-16 | Sun Microsystems, Inc. | Data integrity device providing heightened error protection in a data processing system |
JP2003216460A (ja) | 2002-01-21 | 2003-07-31 | Hitachi Ltd | 階層ストレージ装置及びその制御装置 |
US6763436B2 (en) | 2002-01-29 | 2004-07-13 | Lucent Technologies Inc. | Redundant data storage and data recovery system |
JP3702231B2 (ja) * | 2002-01-31 | 2005-10-05 | 株式会社東芝 | ディスクアレイ装置及び同装置における動的記憶容量拡張方法 |
US6892275B2 (en) * | 2002-02-05 | 2005-05-10 | Quantum Corporation | Storage system utilizing an active subset of drives during data storage and retrieval operations |
US20030163639A1 (en) * | 2002-02-25 | 2003-08-28 | Seagate Technology Llc | Sequential command processing mode in a disc drive using command queuing |
US6831839B2 (en) | 2002-02-28 | 2004-12-14 | Netezza Corporation | Adjustable sled module for mass storage devices |
US7426554B2 (en) | 2002-03-06 | 2008-09-16 | Sun Microsystems, Inc. | System and method for determining availability of an arbitrary network configuration |
US7200715B2 (en) | 2002-03-21 | 2007-04-03 | Network Appliance, Inc. | Method for writing contiguous arrays of stripes in a RAID storage system using mapped block writes |
US6859896B2 (en) * | 2002-04-02 | 2005-02-22 | International Business Machines Corporation | Adapter and method for handling errors in a data storage device converted to be accessible to multiple hosts |
JP2003303055A (ja) | 2002-04-09 | 2003-10-24 | Hitachi Ltd | ディスクアダプタとディスクアレイをスイッチを介して接続したディスク装置 |
JP2003316713A (ja) | 2002-04-26 | 2003-11-07 | Hitachi Ltd | 記憶装置システム |
JP4704659B2 (ja) | 2002-04-26 | 2011-06-15 | 株式会社日立製作所 | 記憶装置システムの制御方法および記憶制御装置 |
US6792486B1 (en) | 2002-04-30 | 2004-09-14 | Western Digital Ventures, Inc. | System and method for managing information storage among plural disk drives |
US20030212859A1 (en) | 2002-05-08 | 2003-11-13 | Ellis Robert W. | Arrayed data storage architecture with simultaneous command of multiple storage media |
US7073022B2 (en) * | 2002-05-23 | 2006-07-04 | International Business Machines Corporation | Serial interface for a data storage array |
JP4166516B2 (ja) | 2002-06-14 | 2008-10-15 | 株式会社日立製作所 | ディスクアレイ装置 |
US6925531B2 (en) * | 2002-07-11 | 2005-08-02 | Storage Technology Corporation | Multi-element storage array |
WO2004012399A1 (en) * | 2002-07-30 | 2004-02-05 | Xyratex Technology Limited | Apparatus and method for connecting fibre channel devices via bypass buffers |
US7487283B2 (en) * | 2002-08-16 | 2009-02-03 | American Megatrends, Inc. | Apparatus for bridging two or more data communications interfaces |
CN1190735C (zh) | 2002-09-26 | 2005-02-23 | 深圳市朗科科技有限公司 | 数据交换及存储方法与装置 |
US6807605B2 (en) * | 2002-10-03 | 2004-10-19 | Hewlett-Packard Development Company, L.P. | Managing a data storage array, a data storage system, and a raid controller |
US6952794B2 (en) * | 2002-10-10 | 2005-10-04 | Ching-Hung Lu | Method, system and apparatus for scanning newly added disk drives and automatically updating RAID configuration and rebuilding RAID data |
JP4318902B2 (ja) * | 2002-10-15 | 2009-08-26 | 株式会社日立製作所 | 記憶装置システムの制御方法、記憶装置システム、およびプログラム |
US20040088482A1 (en) * | 2002-11-04 | 2004-05-06 | Tanzer Herbert J. | Systems for storing data |
US20040177218A1 (en) | 2002-11-06 | 2004-09-09 | Meehan Thomas F. | Multiple level raid architecture |
JP4334966B2 (ja) | 2002-11-13 | 2009-09-30 | 株式会社日立製作所 | ディスクモジュール、及びディスクアレイ装置 |
JP2004192105A (ja) * | 2002-12-09 | 2004-07-08 | Hitachi Ltd | 記憶装置の接続装置およびそれを含むコンピュータシステム |
JP4352693B2 (ja) * | 2002-12-10 | 2009-10-28 | 株式会社日立製作所 | ディスクアレイ制御装置及びその制御方法 |
US7054972B2 (en) * | 2002-12-13 | 2006-05-30 | Lsi Logic Corporation | Apparatus and method for dynamically enabling and disabling interrupt coalescing in data processing system |
US6829658B2 (en) * | 2002-12-16 | 2004-12-07 | Emc Corporation | Compatible signal-to-pin connector assignments for usage with fibre channel and advanced technology attachment disk drives |
WO2004059485A1 (en) | 2002-12-18 | 2004-07-15 | Emc Corporation | Automated media management |
US20040128627A1 (en) * | 2002-12-27 | 2004-07-01 | Zayas Fernando A. | Methods implementing multiple interfaces for a storage device using a single ASIC |
US7634614B2 (en) * | 2003-01-13 | 2009-12-15 | Sierra Logic | Integrated-circuit implementation of a storage-shelf router and a path controller card for combined use in high-availability mass-storage-device shelves and that support virtual disk formatting |
US7167929B2 (en) * | 2003-01-13 | 2007-01-23 | Sierra Logic | Integrated-circuit implementation of a storage-shelf router and a path controller card for combined use in high-availability mass-storage-device shelves that may be incorporated within disk arrays, and a storage-shelf-interface tunneling method and system |
US7353321B2 (en) * | 2003-01-13 | 2008-04-01 | Sierra Logic | Integrated-circuit implementation of a storage-shelf router and a path controller card for combined use in high-availability mass-storage-device shelves that may be incorporated within disk arrays |
US7664909B2 (en) * | 2003-04-18 | 2010-02-16 | Nextio, Inc. | Method and apparatus for a shared I/O serial ATA controller |
JP4274523B2 (ja) * | 2003-01-24 | 2009-06-10 | 株式会社日立製作所 | 記憶装置システム、及び記憶装置システムの起動方法 |
US20040153614A1 (en) * | 2003-02-05 | 2004-08-05 | Haim Bitner | Tape storage emulation for open systems environments |
JP4651913B2 (ja) * | 2003-02-17 | 2011-03-16 | 株式会社日立製作所 | 記憶装置システム |
US6882525B2 (en) | 2003-02-27 | 2005-04-19 | Storcase Technology, Inc. | Universal receptacles for interchangeably receiving different removable computer drive carriers |
JP4322031B2 (ja) | 2003-03-27 | 2009-08-26 | 株式会社日立製作所 | 記憶装置 |
US7516272B2 (en) * | 2003-03-28 | 2009-04-07 | Emc Corporation | Midplane-independent implementations of data storage system enclosures |
US7237021B2 (en) | 2003-04-04 | 2007-06-26 | Bluearc Uk Limited | Network-attached storage system, device, and method supporting multiple storage device types |
US20040230860A1 (en) * | 2003-04-30 | 2004-11-18 | Brocade Communications Systems, Inc. | Method and devices using path numbering in a fibre channel network |
JP2004348464A (ja) | 2003-05-22 | 2004-12-09 | Hitachi Ltd | ストレージ装置、及び通信信号の整形回路 |
JP4060235B2 (ja) | 2003-05-22 | 2008-03-12 | 株式会社日立製作所 | ディスクアレイ装置及びディスクアレイ装置の制御方法 |
JP2005018185A (ja) | 2003-06-24 | 2005-01-20 | Hitachi Ltd | 記憶装置システム |
US7213102B2 (en) | 2003-06-26 | 2007-05-01 | International Business Machines Corporation | Apparatus method and system for alternate control of a RAID array |
US7308397B2 (en) | 2003-06-30 | 2007-12-11 | Lsi Corporation | Method for controlling and emulating functional and logical behaviors of an array of storage devices for different protocols |
US20050097132A1 (en) * | 2003-10-29 | 2005-05-05 | Hewlett-Packard Development Company, L.P. | Hierarchical storage system |
JP4156499B2 (ja) * | 2003-11-28 | 2008-09-24 | 株式会社日立製作所 | ディスクアレイ装置 |
US20050138154A1 (en) * | 2003-12-18 | 2005-06-23 | Intel Corporation | Enclosure management device |
-
2003
- 2003-05-22 JP JP2003145121A patent/JP2004348464A/ja active Pending
- 2003-08-28 US US10/649,687 patent/US7120736B2/en active Active
-
2004
- 2004-03-17 DE DE102004013115A patent/DE102004013115B4/de not_active Expired - Lifetime
- 2004-03-24 GB GB0406622A patent/GB2401964B/en not_active Expired - Lifetime
- 2004-04-16 FR FR0404000A patent/FR2855306B1/fr not_active Expired - Fee Related
- 2004-04-16 FR FR0404001A patent/FR2855307B1/fr not_active Expired - Fee Related
- 2004-04-16 FR FR0404011A patent/FR2855283B1/fr not_active Expired - Fee Related
-
2006
- 2006-05-12 US US11/432,357 patent/US7480765B2/en not_active Expired - Lifetime
-
2008
- 2008-07-29 US US12/219,798 patent/US7685362B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
FR2855283A1 (fr) | 2004-11-26 |
GB2401964B (en) | 2005-09-14 |
US7480765B2 (en) | 2009-01-20 |
FR2855283B1 (fr) | 2009-09-04 |
US20080301365A1 (en) | 2008-12-04 |
GB2401964A (en) | 2004-11-24 |
US20060206660A1 (en) | 2006-09-14 |
FR2855306B1 (fr) | 2007-01-19 |
US7685362B2 (en) | 2010-03-23 |
GB0406622D0 (en) | 2004-04-28 |
DE102004013115B4 (de) | 2006-03-02 |
US20040236906A1 (en) | 2004-11-25 |
JP2004348464A (ja) | 2004-12-09 |
FR2855307B1 (fr) | 2007-01-19 |
FR2855307A1 (fr) | 2004-11-26 |
US7120736B2 (en) | 2006-10-10 |
FR2855306A1 (fr) | 2004-11-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102004013115B4 (de) | Schaltung zum Formen eines Kommunikationssignals und damit versehene Speichereinheit | |
DE69733857T2 (de) | Steuerungsübertragungsbus für Netzwerkgeräte | |
DE69434927T2 (de) | Wellenform-Formungsverfahren und Wellenform-Formungsvorrichtung | |
DE10326925A1 (de) | Speichersystem und Steuerungsverfahren dafür | |
DE3126941C2 (de) | Eingabedaten-Synchronisierungsschaltung | |
DE2807175C2 (de) | Anordnung zur Steuerung von Informationsübertragungen zwischen zwei Rechenanlagen | |
DE19502035A1 (de) | Frequenzvervielfacherschaltung | |
DE10393657T5 (de) | Verfahren und Vorrichtung zur Datenabfrage | |
DE10262079A1 (de) | Verfahren und Vorrichtung zum Extrahieren einer einem Datenstrom zugrundeliegenden Taktfrequenz | |
DE3022746A1 (de) | Digitale phasenkomparatorschaltung | |
DE4427972C1 (de) | Integrierbare Taktrückgewinnungsschaltung | |
DE112013003712B4 (de) | Impulsbreitenmodulations-Empfängerschaltungsanordnung | |
DE19507330A1 (de) | Vorrichtung zum Detektieren von Dateneingabe-/Ausgabezuständen einer Vielzahl von First-In-First-Out-Speichern | |
DE19957613B4 (de) | Synchronisierungsschaltung zum Konvertieren eines asynchronen Impulssignals in ein synchrones Impulssignal | |
DE19949799A1 (de) | Mikroprozessorschaltung mit variablem Taktbetrieb | |
DE10325019B4 (de) | Multimodulus-Vorskalierer mit synchroner Ausgabe | |
EP0692878A2 (de) | Übertragungssystem | |
DE102020110170A1 (de) | Verfahren und Vorrichtung zur Ausführung einer dynamischen Frequenzskalierung, während eine Phasenregelschleife in einer geschlossenen Schleife arbeitet | |
DE19946764C2 (de) | Digitaler Phasenregelkreis | |
DE10392531T5 (de) | PLL für Taktrückgewinnung mit Initialisierungssequenz | |
DE10260713A1 (de) | Digital steuerbarer Oszillator | |
DE60309459T2 (de) | Architektur für wählbare taktung | |
EP0576711B1 (de) | Datenverarbeitungssystem mit mehreren Taktfrequenzen | |
DE4437959C2 (de) | Serielle Kommunikationsschaltung | |
DE19821783B4 (de) | Kommunikationssteuervorrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
R082 | Change of representative |
Representative=s name: PATENTANWAELTE BETTEN & RESCH, DE |
|
R081 | Change of applicant/patentee |
Owner name: GOOGLE, INC., US Free format text: FORMER OWNER: HITACHI, LTD., TOKYO, JP Effective date: 20130611 Owner name: GOOGLE, INC., MOUNTAIN VIEW, US Free format text: FORMER OWNER: HITACHI, LTD., TOKYO, JP Effective date: 20130611 Owner name: GOOGLE LLC (N.D.GES.D. STAATES DELAWARE), MOUN, US Free format text: FORMER OWNER: HITACHI, LTD., TOKYO, JP Effective date: 20130611 |
|
R082 | Change of representative |
Representative=s name: PATENTANWAELTE BETTEN & RESCH, DE Effective date: 20130611 Representative=s name: BETTEN & RESCH PATENT- UND RECHTSANWAELTE PART, DE Effective date: 20130611 |
|
R081 | Change of applicant/patentee |
Owner name: GOOGLE LLC (N.D.GES.D. STAATES DELAWARE), MOUN, US Free format text: FORMER OWNER: GOOGLE, INC., MOUNTAIN VIEW, CALIF., US |
|
R082 | Change of representative |
Representative=s name: BETTEN & RESCH PATENT- UND RECHTSANWAELTE PART, DE |
|
R071 | Expiry of right |