DE102004015276A1 - Flüssigkristallanzeige, welche zum Anlegen eines horizontalen elektrischen Feldes ausgelegt ist, und Verfahren zu deren Herstellung - Google Patents

Flüssigkristallanzeige, welche zum Anlegen eines horizontalen elektrischen Feldes ausgelegt ist, und Verfahren zu deren Herstellung Download PDF

Info

Publication number
DE102004015276A1
DE102004015276A1 DE102004015276A DE102004015276A DE102004015276A1 DE 102004015276 A1 DE102004015276 A1 DE 102004015276A1 DE 102004015276 A DE102004015276 A DE 102004015276A DE 102004015276 A DE102004015276 A DE 102004015276A DE 102004015276 A1 DE102004015276 A1 DE 102004015276A1
Authority
DE
Germany
Prior art keywords
layer
gate
electrode
common
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102004015276A
Other languages
English (en)
Other versions
DE102004015276B4 (de
Inventor
Byung Chul Ahn
Byoung Ho Lim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR10-2003-0019783A external-priority patent/KR100504572B1/ko
Priority claimed from KR1020030019781A external-priority patent/KR100600088B1/ko
Priority claimed from KR10-2003-0021118A external-priority patent/KR100538327B1/ko
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of DE102004015276A1 publication Critical patent/DE102004015276A1/de
Application granted granted Critical
Publication of DE102004015276B4 publication Critical patent/DE102004015276B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings

Abstract

Eine Flüssigkristallanzeige weist ein Dünnschichttransistor-Matrixsubstrat, welches eine Gateleitung, eine gemeinsame Leitung, eine die Gateleitung und die gemeinsame Leitung bei dazwischen angeordneter Gateisolationsschicht unter Definition eines Pixelbereichs kreuzenden Datenleitung, einen an jeder Kreuzungsstelle ausgebildeten Dünnschichttransistor, eine im Pixelbereich ausgebildete und an die gemeinsame Leitung angeschlossene gemeinsame Elektrode, eine an den Dünnschichttransistor angeschlossene Pixelelektrode, die ein horizontales elektrisches Feld entlang der gemeinsamen Elektrode im Pixelbereich erzeugt, einen mit wenigstens einer in der Gateleitung vorgesehenen leitfähigen Schicht ausgebildeten Gateanschluss, einen mit wenigstens einer in der Datenleitung vorgesehenen leitfähigen Schicht ausgebildeten Datenanschluss, einen mit wenigstens einer in der gemeinsamen Leitung vorgesehenen leitfähigen Schicht ausgebildeten gemeinsamen Anschluss, und eine den Gateanschluss, den Datenanschluss und den gemeinsamen Anschluss freilegende Passivierungsschicht, aufweist, eine Farbfiltermatrix und eine leitende Schicht, welche an den Gateanschluss, den Datenanschluss und den gemeinsamen Anschluss, die auf dem Dünnschichttransistor-Matrixsubstrat freigelegt sind, angeschlossen ist, auf.

Description

  • Die vorliegende Erfindung betrifft eine Flüssigkristallanzeige, bei welcher ein horizontales elektrisches Feld verwendet wird, und insbesondere eine Flüssigkristallanzeige und ein Verfahren zu deren Herstellung, bei denen die Anzahl von Maskierungsprozessen verringert werden kann.
  • Allgemein steuern Flüssigkristallanzeigen (LCDs = „liquid crystal displays") den Lichttransmissionsfaktor von Flüssigkristallmaterial unter Verwendung eines elektrischen Feldes, um so ein Bild anzuzeigen. Die Flüssigkristallanzeigen werden je nach der Richtung des auf den Flüssigkristall wirkenden elektrischen Feldes in Ausführungen, die für ein vertikales elektrisches Feld ausgelegt sind, und Ausführungen, die für ein horizontales elektrisches Feld ausgelegt sind, klassifiziert.
  • Die Flüssigkristallanzeige, welche für ein vertikales elektrisches Feld ausgelegt ist, bei welcher eine auf einem oberen Substrat ausgebildete gemeinsame Elektrode und eine auf einem unteren Substrat ausgebildete Pixelelektrode so angeordnet sind, dass sie einander gegenüber liegen, steuert einen Flüssigkristall vom verdrillt nematischen Modus (TN = „twisted nematic") mittels eines vertikalen elektrischen Feldes, welches zwischen der gemeinsamen Elektrode und der Pixelelektrode ausgebildet wird. Die Flüssigkristallanzeige, welche für ein vertikales elektrisches Feld ausgelegt ist, hat den Vorteil eines großen Öffnungsverhältnisses, während sie den Nachteil eines geringen Betrachtungswinkels von etwa 90° hat.
  • Die Flüssigkristallanzeige, welche für ein horizontales elektrisches Feld ausgelegt ist, steuert einen Flüssigkristall vom „In-Plane"-Schaltungsmodus (nachfolgend „IPS" = „in plane switch" = „Schaltung in der gleichen Ebene") mittels eines horizontalen elektrischen Feldes zwischen der Pixelelektrode und der gemeinsamen Elektrode, welche parallel zueinander auf dem unteren Substrat ausgebildet sind. Die Flüssigkristallanzeige, welche für ein horizontales elektrisches Feld ausgelegt ist, hat den Vorteil eines großen Betrachtungswinkels von etwa 160°. Nachfolgend wird die Flüssigkristallanzeige, welche zum Anlegen eines horizontalen elektrischen Feldes ausgelegt ist, detailliert erläutert.
  • Die Flüssigkristallanzeige, welche für ein horizontales elektrisches Feld ausgelegt ist, weist ein Dünnschichttransistor-Matrixsubstrat (ein unteres Substrat) und ein Farbfilter-Matrixsubstrat (ein oberes Substrat), welche einander zugewandt und zusammengefügt sind, einen Abstandshalter zum Aufrechterhalten eines gleichmäßigen Zellenabstandes zwischen den beiden Substraten sowie einen Flüssigkristall auf, welcher in den von dem Abstandshalter bereitgestellten Zwischenraum eingespritzt ist.
  • Das Dünnschichttransistor-Matrixsubstrat weist eine Mehrzahl von Signalleitungen zum Ausbilden eines horizontalen elektrischen Feldes an eine Basis eines Pixels, eine Mehrzahl von Dünnschichttransistoren und eine Ausrichtungsschicht, an welcher der Flüssigkristall ausgerichtet wird, auf. Das Farbfilter-Matrixsubstrat weist einen Farbfilter zum Darstellen einer Farbe, eine schwarze Matrix zum Verhindern eines Lichtaustrittes und eine Ausrichtungsschicht, an welcher der Flüssigkristall ausgerichtet wird, auf.
  • Da bei einer solchen Flüssigkristallanzeige das Dünnschichttransistor-Matrixsubstrat einen Halbleiterprozess und eine Mehrzahl von Maskierungsprozessen erfordert, ist der Herstellungsprozess kompliziert, so dass er einen bedeutenden Faktor zur Erhöhung der Herstellungskosten des Flüssigkristallanzeigepaneels darstellt. Um dieses Problem zu lösen, ist das Dünnschichttransistor-Matrixsubstrat dahingehend weiterentwickelt worden, dass die Anzahl von Maskierungsprozessen reduziert wird. Dies wurde deshalb durchgeführt, da ein Maskierungsprozess eine Vielzahl von Prozessen, wie etwa Dünnschichtabscheidungs-, Reinigungs-, Photolithographie-, Ätz-, Photoresistabstreifungs- und Überprüfungsprozesse etc. beinhaltet. Kürzlich ist ein vierstufiger Maskierungsprozess aufgezeigt worden, bei welchem der existierende fünfstufige Maskierungsprozess, der als Standardmaskierungsprozess angewendet wird, um einen Maskierungsvorgang reduziert wird.
  • 1 ist eine Draufsicht, in der ein für ein horizontales elektrisches Feld ausgelegtes Dünnschichttransistorsubstrat gemäß dem Stand der Technik dargestellt ist, bei dem ein vierstufiger Maskierungsprozess verwendet wird, und 2 ist eine Querschnittsansicht des Dünnschichttransistor-Matrixsubstrats entlang der Linie I-I' und II-II' in 1.
  • Gemäß 1 und 2 weist das Dünnschichttransistor-Matrixsubstrat, welches für ein horizontales elektrisches Feld ausgelegt ist, eine Gateleitung 2 und eine Datenleitung 4, die auf einem unteren Substrat 45 so ausgebildet sind, dass sie einander kreuzen, einen an jeder Kreuzungsstelle ausgebildeten Dünnschichttransistor 6, eine Pixelelektrode 14 und eine gemeinsame Elektrode 18, die so ausgebildet sind, dass sie das horizontale elektrische Feld in einem Pixelbereich anlegen, welcher durch den Kreuzungsabschnitt definiert ist, und eine gemeinsame Leitung 16 auf, die an die gemeinsame Elektrode 18 angeschlossen ist. Ferner weist das Dünnschichttransistor-Matrixsubstrat gemäß dem Stand der Technik einen Speicherkondensator 20, der an einem Überlappungsabschnitt zwischen der Pixelelektrode 14 und der gemeinsamen Leitung 16 ausgebildet ist, einen an die Gateleitung 2 angeschlossenen Gateanschluss 24, einen an die Datenleitung 4 angeschlossenen Datenanschluss 30 und einen an die gemeinsame Leitung 16 angeschlossenen gemeinsamen Anschluss 36 auf.
  • Die Gateleitung 2 liefert ein Gatesignal an die Gateelektrode 8 des Dünnschichttransistors 6. Die Datenleitung 4 liefert ein Pixelsignal an die Pixelelektrode 14 über eine Drainelektrode 12 des Dünnschichttransistors 6. Die Gateleitung 2 und die Datenleitung 4 sind so ausgebildet, dass sie einander kreuzen, wodurch sie den Pixelbereich 5 definieren.
  • Die gemeinsame Leitung 16 ist parallel zur Gateleitung 2 ausgebildet, wobei der Pixelbereich 5 zwischen der gemeinsamen Leitung 16 und der Gateleitung 2 angeordnet ist, so dass eine Referenzspannung zum Steuern des Flüssigkristalls an die gemeinsame Elektrode 18 angelegt wird.
  • Der Dünnschichttransistor 6 reagiert auf das Gatesignal der Gateleitung 2 so, dass das Pixelsignal der Datenleitung 4 auf die Pixelelektrode 14 geladen wird. Hierzu weist der Dünnschichttransistor 6 eine Gateelektrode 8, welche an die Gateleitung 2 angeschlossen ist, eine Sourceelektrode 10, welche an die Datenleitung 4 angeschlossen ist, und eine Drainelektrode 12 auf, welche an die Pixelelektrode 14 angeschlossen ist. Ferner weist der Dünnschichttransistor 6 eine aktive Schicht 48 auf, welche sich mit der Gateelektrode 8 überlappt, wobei eine Gateisolationsschicht 46 zwischen dem Dünnschichttransistor 6 und der Gateelektrode 8 angeordnet ist, und wobei ein Kanal zwischen der Sourceelektrode 10 und der Drainelektrode 12 definiert wird. Die aktive Schicht 48 ist so ausgebildet, dass sie sich mit der Datenleitung 4, einer unteren Datenanschlusselektrode 32 und einer Speicherelektrode 22 überlappt. Auf der aktiven Schicht 48 sind ferner eine ohmsche Kontaktschicht 50 zum Herstellen eines ohmschen Kontakts mit der Datenleitung 4, die Sourceelektrode 10, die Drainelektrode 12, die untere Datenanschlusselektrode 32 und die Speicherelektrode 22 ausgebildet.
  • Die Pixelelektrode 14, welche an die Drainelektrode 12 des Dünnschichttransistors 6 über ein sich durch eine Passivierungsschicht 52 erstreckendes erstes Kontaktloch 13 angeschlossen ist, ist in dem Pixelbereich 5 ausgebildet. Insbesondere weist die Pixelelektrode 14 einen ersten horizontalen Abschnitt 14A, welcher an die Drainelektrode 12 angeschlossen und parallel zur angrenzenden Gateleitung 2 ausgebildet ist, einen zweiten horizontalen Abschnitt 14B, welcher so ausgebildet ist, dass er sich mit der gemeinsamen Leitung 16 überlappt, und einen Fingerabschnitt 14C, der parallel zur gemeinsamen Elektrode 18 ausgebildet ist, auf.
  • Die gemeinsame Elektrode 18 ist an die gemeinsame Leitung 16 angeschlossen und in dem Pixelbereich 5 ausgebildet. Außerdem ist die gemeinsame Elektrode 18 parallel zu dem Fingerabschnitt 14C der Pixelelektrode 14 in dem Pixelbereich 5 ausgebildet.
  • Dementsprechend wird ein horizontales elektrisches Feld zwischen der Pixelelektrode 14, an welche das Pixelsignal über den Dünnschichttransistor 6 geliefert wird, und der gemeinsamen Elektrode 18, an welche die Referenzspannung über die gemeinsame Leitung 16 angelegt wird, ausgebildet. Ferner wird das horizontale elektrische Feld zwischen dem Fingerabschnitt 14C der Pixelelektrode 14 und der gemeinsamen Elektrode 18 ausgebildet. Die Flüssigkristallmoleküle, welche in der horizontalen Richtung zwischen dem Dünnschichttransistor-Matrixsubstrat und dem Farbfilter-Matrixsubstrat infolge des horizontalen elektrischen Feldes angeordnet werden, werden aufgrund der dielektrischen Anisotropie gedreht. Der Lichttransmissionsgrad für das durch den Pixelbereich 5 hindurchtretende Licht variiert je nach dem Ausmaß der Drehung der Flüssigkristallmoleküle, und es können auf diese Weise Bilder angezeigt werden.
  • Der Speicherkondensator 20 weist die gemeinsame Leitung 16, eine Speicherelektrode 22, welche sich mit der gemeinsamen Leitung 16 mit der Gateisolationsschicht 46 überlappt, wobei die aktive Schicht 48 und die ohmsche Kontaktschicht 50 dazwischen angeordnet sind, und eine Pixelelektrode 14 auf, welche über ein zweites Kontaktloch 21 angeschlossen ist, das sich durch die Speicherelektrode 22 und die Passivierungsschicht 52 hindurch erstreckt. Der Speicherkondensator 20 ermöglicht es, dass ein Pixelsignal, welches auf die Pixelelektrode 14 geladen ist, stabil gehalten wird, bis das nächste Pixelsignal geladen wird.
  • Die Gateleitung 2 ist, über den Gateanschluss 24, an einen (nicht gezeigten) Gatetreiber angeschlossen. Der Gateanschluss 24 weist eine untere Gateanschlusselektrode 26, welche sich von der Gateleitung 2 erstreckt, und eine obere Gateanschlusselektrode 28 auf, welche über ein drittes Kontaktloch 27, das sich durch die Gateisolationsschicht 46 und die Passivierungsschicht 52 hindurch erstreckt, an die untere Gateanschlusselektrode 26 angeschlossen ist.
  • Die Datenleitung 4 ist, über den Datenanschluss 30, an den (nicht gezeigten) Datentreiber angeschlossen. Der Datenanschluss 30 weist eine untere Datenanschlusselektrode 32, die sich von der Datenleitung 4 erstreckt, und eine obere Datenanschlusselektrode 34 auf, welche über ein viertes Kontaktloch 33, das sich durch die Passivierungsschicht 52 hindurch erstreckt, an die untere Datenanschlusselektrode 32 angeschlossen ist.
  • Der gemeinsamen Leitung 16 wird die Referenzspannung von einer äußeren Referenzspannungsquelle (nicht gezeigt) über den gemeinsamen Anschluss 36 zugeführt. Der gemeinsame Anschluss 36 weist eine untere Elektrode für den gemeinsamen Anschluss 38, die sich von der gemeinsamen Leitung 16 erstreckt, und eine obere Elektrode für den gemeinsamen Anschluss 40 auf, welche über ein fünftes Kontaktloch 39, das sich durch die Gateisolationsschicht 46 und die Passivierungsschicht 52 hindurch erstreckt, an die untere Elektrode für den gemeinsamen Anschluss 38 angeschlossen ist.
  • Ein Verfahren zum Herstellen des Dünnschichttransistorsubstrats, welches den oben genannten Aufbau aufweist und bei dem der vierstufige Maskierungsprozess verwendet wird, wird unter Bezugnahme auf 3A bis 3D detailliert beschrieben.
  • Gemäß 3A wird eine erste Gruppe leitender Strukturen, welche die Gateleitung 2, die Gateelektrode 8 und die untere Gateanschlusselektrode 26 aufweist, auf dem unteren Substrat 45 unter Anwendung des ersten Maskierungsprozesses ausgebildet.
  • Genauer werden eine erste metallische Schicht 42 und eine zweite metallische Schicht 44 aufeinanderfolgend auf dem oberen Substrat 45 mittels einer Abscheidungstechnik, wie etwa dem Sputtern, ausgebildet, um eine metallische Gateschicht mit einer Zweifach-Struktur auszubilden. Dann wird die metallische Gateschicht mittels Photolithographie und einem Ätzprozess unter Verwendung einer ersten Maske strukturiert, so dass auf diese Weise die erste Gruppe leitender Strukturen ausgebildet wird, welche die Gateleitung 2, die Gateelektrode 8, die untere Gateanschlusselektrode 26, die gemeinsame Leitung 16, die gemeinsame Elektrode 18 und die untere Elektrode für den gemeinsamen Anschluss 38 aufweist. Hierbei wird die erste metallische Schicht 42 aus einer metallischen Aluminiumverbindung gebildet, und die zweite metallische Schicht 44 wird aus Chrom (Cr) oder Molybdän (Mo) gebildet.
  • Gemäß 3B wird die Gateisolationsschicht 46 auf dem unteren Substrat 45 ausgebildet, welches mit der ersten Gruppe leitender Strukturen versehen ist. Ferner werden eine Gruppe von Halbleiterstrukturen, welche die aktive Schicht 48 und die ohmsche Kontaktschicht 50 aufweist, und eine zweite Gruppe leitender Strukturen, welche die Datenleitung 4, die Sourceelektrode 10, die Drainelektrode 12, die untere Datenanschlusselektrode 32 und die Speicherelektrode 22 aufweist, auf der Gateisolationsschicht 46 unter Anwendung des zweiten Maskierungsprozesses ausgebildet.
  • Genauer werden die Gateisolationsschicht 46, eine erste Halbleiterschicht, eine zweite Halbleiterschicht und eine metallische Datenschicht aufeinanderfolgend auf dem unteren Substrat 45, welches mit der ersten Gruppe leitender Strukturen versehen ist, mittels Abscheidungstechniken wie etwa dem Plasma-verstärkten chemischen Aufdampfverfahren (PECVD = „plasma enhanced chemical vapor deposition"), dem Sputtern etc. ausgebildet. Hierbei wird die Gateisolationsschicht 46 aus einem anorganischen isolierenden Material wie etwa Siliziumoxid (SiOx) oder Siliziumnitrid (SiNx) hergestellt. Die erste Halbleiterschicht wird aus amorphem Silizium, welches nicht mit Verunreinigungen dotiert ist, hergestellt, und die zweite leitende Schicht wird aus amorphem Silizium, welches mit Verunreinigungen vom N-Typ oder P-Typ dotiert ist, hergestellt. Die metallische Datenschicht wird aus Molybdän (Mo), Titan (Ti), Tantal (Ta) oder einer Molybdän-Legierung etc. hergestellt.
  • Dann wird eine Photoresiststruktur auf der metallischen Datenschicht mittels Photolithographie unter Anwendung eines zweiten Maskierungsprozesses ausgebildet. In diesem Falle wird eine Beugungsbelichtungsmaske, welche einen Beugungsbelichtungsabschnitt an dem Kanalabschnitt des Dünnschichttransistors aufweist, als zweite Maske verwendet, wodurch ermöglicht wird, dass die Photoresiststruktur des Kanalabschnitts eine geringere Höhe als andere Photoresiststrukturen von Abschnitten des Bereichs aufweist.
  • Nachfolgend wird die metallische Datenschicht mittels eines Nassätzprozesses unter Verwendung der anderen Photoresiststrukturen strukturiert, um so die Datenstruktur bereitzustellen, welche die Datenleitung 4, die Sourceelektrode 10, die mit der Sourceelektrode 10 integriert gebildete Drainelektrode 12 und die Speicherelektrode 22 aufweist.
  • Als nächstes werden die erste Halbleiterschicht und die zweite Halbleiterschicht zur gleichen Zeit mittels eines Trockenätzprozesses strukturiert, bei welchem die gleiche Photoresiststruktur verwendet wird, um so die ohmsche Kontaktschicht 50 und die aktive Schicht 48 bereitzustellen.
  • Die Photoresiststruktur, welche eine relativ geringe Höhe aufweist, wird von dem Kanalabschnitt mittels eines Veraschungsprozesses entfernt, und anschließend werden die Sourceelektrode, die Drainelektrode und die ohmsche Kontaktschicht 50 des Kanalabschnittes mittels eines Trockenätzprozesses geätzt. Folglich wird die aktive Schicht 48 des Kanalabschnittes freigelegt, so dass die Sourceelektrode 10 von der Drainelektrode 12 separiert wird.
  • Anschließend wird ein Überrest der Photoresiststruktur auf der zweiten Gruppe leitender Strukturen mittels eines Abstreifprozesses entfernt.
  • Gemäß 3C wird die Passivierungsschicht 52, welche das erste Kontaktloch 13, das zweite Kontaktloch 21, das dritte Kontaktloch 27, das vierte Kontaktloch 33 und das fünfte Kontaktloch 39 aufweist, auf der Gateisolationsschicht 46, welche mit der zweiten Gruppe leitender Strukturen versehen ist, mittels eines dritten Maskierungsprozesses ausgebildet.
  • Genauer wird die Passivierungsschicht 52 auf der mit der Datenstruktur versehenen Gateisolationsschicht 46 mittels einer Abscheidungstechnik wie etwa dem Plasma-verstärkten chemischen Aufdampfverfahren (PECVD = „plasma enhanced chemical vapor deposition") ausgebildet. Die Passivierungsschicht 52 wird mittels Photolithographie und einem Ätzprozess unter Verwendung der dritten Maske strukturiert, um so das erste Kontaktloch 13, das zweite Kontaktloch 21, das dritte Kontaktloch 27, das vierte Kontaktloch 33 und das fünfte Kontaktloch 39 auszubilden. Das erste Kontaktloch 13 wird in solcher Weise ausgebildet, dass es sich durch die Passivierungsschicht 52 hindurch erstreckt und die Drainelektrode 12 freilegt, wohingegen das zweite Kontaktloch 21 in solcher Weise ausgebildet wird, dass es sich durch die Passivierungsschicht 52 hindurch erstreckt und die Speicherelektrode 22 freilegt. Das dritte Kontaktloch 27 wird in solcher Weise ausgebildet, dass es sich durch die Passivierungsschicht 52 und die Gateisolationsschicht 46 hindurch erstreckt und die untere Gateanschlusselektrode 26 freilegt, wohingegen das vierte Kontaktloch 33 in solcher Weise ausgebildet wird, dass es sich durch die Passivierungsschicht 52 hindurch erstreckt und die untere Datenanschlusselektrode 32 freilegt, und das fünfte Kontaktloch 39 wird in solcher Weise ausgebildet, dass es sich durch die Passivierungsschicht 52 und die Gateisolationsschicht 46 hindurch erstreckt und die untere Elektrode für den gemeinsamen Anschluss 38 freilegt. Hierbei werden dann, wenn ein Metall mit einer hohen Trockenätzrate als Datenmetall verwendet wird, wie etwa Molybdän (Mo), das erste Kontaktloch 13, das zweite Kontaktloch 21 und das vierte Kontaktloch 33 in solcher Weise ausgebildet, dass sich diese zu der Drainelektrode 12, der Speicherelektrode 22 und der unteren Datenanschlusselektrode 32 hin erstrecken, um so deren Seite freizulegen.
  • Die Passivierungsschicht 52 wird, wie die Gateisolationsschicht 46, aus einem anorganischen isolierenden Material hergestellt, oder aus einem organischen isolierenden Material, welches eine geringe Dielektrizitätskonstante aufweist, wie etwa eine organische Acrylverbindung, BCB (Benzocyclobuten) oder PFCB (Perfluorcyclobutan) etc.
  • Gemäß 3D wird eine dritte Gruppe leitender Strukturen, welche die Pixelelektrode 14, die obere Gateanschlusselektrode 28, die obere Datenanschlusselektrode 34 und die obere Elektrode für den gemeinsamen Anschluss 40 aufweist, auf der Passivierungsschicht 52 unter Anwendung des vierten Maskierungsprozesses ausgebildet.
  • Genauer wird eine transparente leitende Schicht auf der Passivierungsschicht 52 mittels einer Abscheidungstechnik wie etwa dem Sputtern etc. schichtartig aufgebracht. Dann wird die transparente leitende Schicht mittels Photolithographie und einem Ätzverfahren unter Verwendung einer vierten Maske strukturiert, um so die dritte Gruppe leitender Strukturen zu bilden, welche die Pixelelektrode 14, die obere Gateanschlusselektrode 28, die obere Datenanschlusselektrode 34 und die obere Elektrode für den gemeinsamen Anschluss 40 aufweist. Die Pixelelektrode 14 ist elektrisch, über das erste Kontaktloch 13, an die Drainelektrode 12 angeschlossen, während sie über das zweite Kontaktloch 21 an die Speicherelektrode 22 angeschlossen ist. Die obere Gateanschlusselektrode 28 ist, über das dritte Kontaktloch 37, an die untere Gateanschlusselektrode 26 elektrisch angeschlossen. Die obere Datenanschlusselektrode 34 ist, über das vierte Kontaktloch 33, an die untere Datenanschlusselektrode 32 angeschlossen. Die obere Elektrode für den gemeinsamen Anschluss 40 ist, über das fünfte Kontaktloch 39, an die untere Elektrode für den gemeinsamen Anschluss 38 elektrisch angeschlossen.
  • Hierbei kann die transparente leitende Schicht aus Indium-Zinn-Oxid (ITO = „indium-tin-oxide"), Zinn-Oxid (TO = „tinoxide"), Indium-Zink-Oxid (IZO = „indium zinc oxide") oder Indium-Zinn-Zink-Oxid (ITZO = „indium tin zinc oxide") hergestellt sein.
  • Wie oben beschrieben, wird bei dem Dünnschichttransistor-Matrixsubstrat, welches für ein horizontales elektrisches Feld ausgelegt ist, und dem Verfahren zu dessen Herstellung ein vierstufiger Maskierungsprozess angewendet, wodurch die Anzahl von Herstellungsprozessen im Vergleich zu dem fünfstufigen Maskierungsprozess reduziert wird und folglich die Herstellungskosten in diesem Umfang vermindert werden. Da allerdings der vierstufige Maskierungsprozess immer noch ein komplexer Herstellungsprozess ist und die Reduzierung der Kosten begrenzt ist, ist ein Ansatz gefordert, mittels dem der Herstellungsprozess stärker vereinfacht und die Herstellungskosten in größerem Maße reduziert werden können.
    •
  • Dementsprechend ist es ein Ziel der vorliegenden Erfindung, eine Flüssigkristallanzeige, welche für ein horizontales elektrisches Feld ausgelegt ist, und ein Verfahren zum Herstellen einer Flüssigkristallanzeigevorrichtung bereitzustellen, bei denen die Anzahl von Maskierungsprozessen reduziert werden kann.
  • Eine Flüssigkristallanzeige, welche zum Anlegen eines horizontalen elektrischen Feldes ausgelegt ist, gemäß der vorliegenden Erfindung weist auf: ein Dünnschichttransistor-Matrixsubstrat, wobei das Dünnschichttransistor-Matrixsubstrat eine Gateleitung, eine zur Gateleitung parallele gemeinsame Leitung, eine Datenleitung, welche sich mit der Gateleitung und der gemeinsamen Leitung bei dazwischen angeordneter Gateisolationsschicht kreuzt, so dass ein Pixelbereich definiert wird, einen an jeder Kreuzungsstelle von der Gateleitung mit der Datenleitung ausgebildeten Dünnschichttransistor, eine in dem Pixelbereich ausgebildete und an die gemeinsame Leitung angeschlossene gemeinsame Elektrode, eine Pixelelektrode, welche an den Dünnschichttransistor angeschlossen und so ausgebildet ist, dass sie ein horizontales elektrisches Feld entlang der gemeinsamen Elektrode in dem Pixelbereich erzeugt, einen Gateanschluss, welcher mit wenigstens einer in der Gateleitung vorgesehenen leitfähigen Schicht ausgebildet ist, einen Datenanschluss, welcher mit wenigstens einer in der Datenleitung vorgesehenen leitfähigen Schicht ausgebildet ist, einen gemeinsamen Anschluss, welcher mit wenigstens einer in der gemeinsamen Leitung vorgesehenen leitfähigen Schicht ausgebildet ist, und eine Passivierungsschicht, welche den Gateanschluss, den Datenanschluss und den gemeinsamen Anschluss freilegt, welche so auf einem Substrat ausgebildet sind, dass sie das Dünnschichttransistor-Matrixsubstrat bilden, aufweist; eine mit dem Dünnschichttransistor-Matrixsubstrat zusammengefügte Farbfiltermatrix, wobei Flüssigkristallmaterialien zwischen die Farbfiltermatrix und das Dünnschichttransistor- Matrixsubstrat eingefüllt sind; und eine leitende Schicht, welche an den Gateanschluss, den Datenanschluss und den gemeinsamen Anschluss angeschlossen ist, die auf dem Dünnschichttransistor-Matrixsubstrat freigelegt sind.
  • Vorzugsweise weist sowohl die Gateleitung als auch die gemeinsame Leitung eine leitfähige Hauptschicht und eine leitfähige Hilfsschicht, um dem Öffnen der leitfähigen Hauptschicht vorzubeugen, auf.
  • Vorzugsweise weisen sowohl der Gateanschluss als auch der gemeinsame Anschluss die leitfähige Hauptschicht und die leitfähige Hilfsschicht auf, wobei die leitfähige Hilfsschicht eine freiliegende Struktur aufweist.
  • Vorzugsweise weisen sowohl der Gateanschluss als auch der gemeinsame Anschluss die leitfähige Hilfsschicht auf.
  • Die leitfähige Hauptschicht weist vorzugsweise wenigstens eines der Materialien aus der Gruppe metallische Aluminiumverbindung, Kupfer, Molybdän, Chrom und Wolfram, als Metalle mit niedrigem elektrischen Widerstand, auf, und die leitfähige Hilfsschicht weist vorzugsweise Titan auf.
  • Die Datenleitung weist vorzugsweise eine leitfähige Hauptschicht und eine leitfähige Hilfsschicht, um dem Öffnen der leitfähigen Hauptschicht vorzubeugen, auf.
  • Vorzugsweise weist jeder Datenanschluss die leitfähige Hauptschicht und die leitfähige Hilfsschicht auf, wobei die leitfähige Hilfsschicht eine freiliegende Struktur aufweist.
  • Vorzugsweise weist der Datenanschluss die leitfähige Hilfsschicht auf.
  • Die leitfähige Hauptschicht weist vorzugsweise wenigstens eines der Materialien aus der Gruppe metallische Aluminiumverbindung, Kupfer, Molybdän, Chrom und Wolfram, als Metalle mit niedrigem elektrischen Widerstand, auf, wobei die leitfähige Hilfsschicht vorzugsweise Titan aufweist.
  • Die Flüssigkristallanzeige, welche zum Anlegen eines horizontalen elektrischen Feldes ausgelegt ist, weist vorzugsweise ferner eine Ätzschutzschicht auf, um das Substrat gegen ein Ätzen zu schützen.
  • Die Ätzschutzschicht weist vorzugsweise ein transparentes Oxidmaterial auf, welches gegen das Ätzmittel des Flußsäure (HF)-Systems beständig ist.
  • Die Ätzschutzschicht weist vorzugsweise TiO2 oder Al2O3 auf.
  • Der Dünnschichttransistor weist vorzugsweise auf: eine Gatelektrode, welche an die Gateleitung angeschlossen ist; eine Sourceelektrode, welche an die Datenleitung angeschlossen ist; eine Drainelektrode, welche der Sourceelektrode gegenüberliegend angeordnet ist; und eine Halbleiterschicht, welche sich mit der Gateelektrode bei dazwischen angeordneter Gateisolationsschicht überlappt, so dass ein Kanalabschnitt zwischen der Sourceelektrode und der Drainelektrode gebildet wird.
  • Die Drainelektrode und die Pixelelektrode sind vorzugsweise aus einer identischen leitfähigen Schicht hergestellt.
  • Vorzugsweise weist die Flüssigkristallanzeige, welche zum Anlegen eines horizontalen elektrischen Feldes ausgelegt ist, ferner einen Speicherkondensator auf, wobei der Speicherkondensator eine untere Speicherelektrode, die von einem Abschnitt der gemeinsamen Leitung gebildet wird, und eine obere Speicherelektrode, die so ausgebildet wird, dass sie sich mit der unteren Speicherelektrode überlappt und die aus einer leitfähigen Schicht hergestellt ist, welche zu derjenigen der Pixelelektrode identisch ist, aufweist.
  • Die Halbleiterschicht ist vorzugsweise auf der Gateisolationsschicht entlang der Datenleitung, der Sourceelektrode, der Drainelektrode, der Pixelelektrode und der oberen Speicherelektrode ausgebildet.
  • Die Pixelelektrode weist vorzugsweise auf: einen Fingerabschnitt, welcher parallel zur gemeinsamen Elektrode ausgebildet ist, um das horizontale elektrische Feld entlang der gemeinsamen Elektrode zu erzeugen; und einen horizontalen Abschnitt, welcher an den Fingerabschnitt angeschlossen und parallel zur Gateleitung ausgebildet ist.
  • Die Halbleiterschicht ist vorzugsweise so ausgebildet, dass sie eine Breite aufweist, die mit der Breite des Fingerabschnitts der Pixelelektrode übereinstimmt.
  • Die Flüssigkristallanzeige, welche zum Anlegen eines horizontalen elektrischen Feldes ausgelegt ist, weist vorzugsweise eine Passivierungsschicht zum Freilegen des Gateanschlusses, des Datenanschlusses, des gemeinsamen Anschlusses und der Pixelelektrode auf.
  • Ein Verfahren zum Herstellen einer Flüssigkristallanzeige, welche zum Anlegen eines horizontalen elektrischen Feldes ausgelegt ist, weist folgende Schritte auf: Herstellen eines Dünnschichttransistor-Matrixsubstrats, wobei das Dünnschichttransistor-Matrixsubstrat einen Dünnschichttransistor, welcher an einer Kreuzungsstelle einer Gateleitung und einer Datenleitung ausgebildet ist, eine an den Dünnschichttransistor angeschlossene Pixelelektrode, eine gemeinsame Elektrode, welche ein horizontales elektrisches Feld entlang der Pixelelektrode erzeugt, und eine gemeinsame Leitung, welche an die gemeinsame Elektrode angeschlossen ist, aufweist, und wobei das Dünnschichttransistor-Matrixsubstrat einen Gateanschluss, welcher mit wenigstens einer in der Gateleitung vorgesehenen leitfähigen Schicht ausgebildet ist, einen Datenanschluss, welcher mit wenigstens einer in der Datenleitung vorgesehenen leitfähigen Schicht ausgebildet ist, und einen gemeinsamen Anschluss, welcher mit wenigstens einer in der gemeinsamen Leitung vorgesehenen leitfähigen Schicht ausgebildet ist, welche durch eine Passivierungsschicht freigelegt werden, aufweist; Herstellen eines Farbfilter-Matrixsubstrats, welches dem Dünnschichttransistor-Matrixsubstrat gegenüberliegend angeordnet ist; Zusammenfügen des Dünnschichttransistor-Matrixsubstrats und des Farbfilter-Matrixsubstrats; und Anschließen einer leitenden Schicht an den Gateanschluss, den Datenanschluss und den gemeinsamen Anschluss.
  • Der Schritt des Herstellens eines Dünnschichttransistor-Matrixsubstrats weist vorzugsweise folgende Schritte auf: Ausbilden einer ersten Gruppe leitender Strukturen, welche die Gateleitung, eine Gateelektrode des Dünnschichttransistors, die zur Gateleitung parallele gemeinsame Leitung, die gemeinsame Elektrode, den Gateanschluss und den gemeinsamen Anschluss aufweist, auf einem Substrat; Ausbilden einer Gateisolationsschicht auf dem Substrat, welches die erste Gruppe leitender Strukturen aufweist; Ausbilden einer zweiten Gruppe leitender Strukturen und einer Halbleiterschicht, welche einen Kanal des Dünnschichttransistors aufweist, und Ausbilden der zweiten Gruppe leitender Strukturen, wobei die zweite Gruppe leitender Strukturen die Datenleitung, eine Sourceelektrode des Dünnschichttransistors, welche an die Datenleitung angeschlossen ist, eine Draenleitung des Dünnschichttransistors, welche gegenüberliegend zur Sourceelektrode angeordnet ist, eine Pixelelektrode, welche an die Drainelektrode angeschlossen und parallel zur gemeinsamen Elektrode angeordnet ist, und den Datenanschluss aufweist; und Ausbilden einer Passivierungsschicht zum Freilegen des Gateanschlusses, des Datenanschlusses und des gemeinsamen Anschlusses auf der Gateisolationsschicht, welche die zweite Gruppe leitender Strukturen und die Halbleiterschicht aufweist.
  • Vorzugsweise sind sowohl die erste Gruppe leitender Strukturen als auch die zweite Gruppe leitender Strukturen so ausgebildet, dass sie eine Doppelschichtstruktur mit einer leitfähigen Hauptschicht und einer leitfähigen Hilfsschicht, um dem Öffnen der leitfähigen Hauptschicht vorzubeugen, aufweist.
  • Der Schritt des Ausbildens der Passivierungsschicht weist vorzugsweise einen Schritt des Freilegens der Hilfsschichten des Gateanschlusses und des gemeinsamen Anschlusses auf.
  • Der Schritt des Ausbildens der Passivierungsschicht weist vorzugsweise das Ausbilden eines Kontaktloches auf, welches sich durch die Passivierungsschicht und die Gateisolationsschicht hindurch erstreckt, so dass Hilfsschichten des Gateanschlusses und des gemeinsamen Anschlusses freigelegt werden.
  • Der Schritt des Ausbildens der Passivierungsschicht weist vorzugsweise das Ausbilden eines Kontaktloches auf, welches sich durch die Passivierungsschicht, die Gateisolationsschicht und die Hauptschichten des Gateanschlusses und des gemeinsamen Anschlusses hindurch erstreckt, so dass Hilfsschichten des Gateanschlusses und des gemeinsamen Anschlusses freigelegt werden.
  • Der Schritt des Ausbildens der Passivierungsschicht weist vorzugsweise ein Freilegen einer Hilfsschicht des Datenanschlusses auf.
  • Der Schritt des Ausbildens der Passivierungsschicht weist vorzugsweise ein Ausbilden eines Kontaktloches auf, welches sich durch die Passivierungsschicht hindurch erstreckt, so dass eine Hilfsschicht des Datenanschlusses freigelegt wird.
  • Der Schritt des Ausbildens der Passivierungsschicht weist vorzugsweise ein Ausbilden eines Kontaktloches auf, welches sich durch die Passivierungsschicht und eine Hauptschicht des Datenanschlusses hindurch erstreckt, so dass eine Hilfsschicht des Datenanschlusses freigelegt wird.
  • Vorzugsweise weist die Hauptschicht wenigstens eines der Materialien aus der Gruppe metallische Aluminiumverbindung, Kupfer, Molybdän, Chrom oder Wolfram, als Metalle mit niedrigem elektrischen Widerstand, auf, wobei die Hilfsschicht vorzugsweise Titan aufweist.
  • Vorzugsweise weist der Schritt des Ausbildens der zweiten Gruppe leitender Strukturen ferner ein Ausbilden einer oberen Speicherelektrode auf, welche sich mit der gemeinsamen Leitung bei dazwischen angeordneter Gateisolationsschicht überlappt.
  • Der Schritt des Herstellens des Dünnschichttransistor-Matrixsubstrats weist vorzugsweise ferner folgende Schritte auf: Herstellen eines Substrats; und Ausbilden einer Ätzschutzschicht auf dem Substrat.
  • Vorzugsweise weist die Ätzschutzschicht ein transparentes Oxidmaterial auf, welches gegen das Ätzmittel des Flußsäure (HF)-Systems beständig ist.
  • Die Ätzschutzschicht weist vorzugsweise TiO2 oder Al2O3 auf.
  • Der Schritt des Herstellens des Dünnschichttransistor-Matrixsubstrats weist vorzugsweise folgende Schritte auf: Ausbilden einer ersten Gruppe leitender Strukturen, welche die Gateleitung, eine Gateelektrode des Dünnschichttransistors, welche an die Gateleitung angeschlossen ist, die zur Gateleitung parallele gemeinsame Leitung, die gemeinsame Elektrode, den Gateanschluss und den gemeinsamen Anschluss aufweist, auf einem Substrat; Ausbilden einer Gateisolationsschicht auf dem Substrat, welches die erste Gruppe leitender Strukturen aufweist; Ausbilden der Datenleitung, einer Sourceelektrode des Dünnschichttransistors, welche an die Datenleitung angeschlossen ist, einer Drainelektrode des Dünnschichttransistors, welche gegenüberliegend zur Sourceelektrode angeordnet ist, einer Pixelelektrode, welche mit wenigstens einer in der Drainelektrode vorgesehenen leitfähigen Schicht ausgebildet ist und einen Fingerabschnitt aufweist, so dass ein horizontales elektrisches Feld entlang der gemeinsamen Elektrode ausgebildet wird, einer zweiten Gruppe leitender Strukturen, welche den Datenanschluss aufweist, und einer Halbleiterschicht, welche einen Kanalabschnitt des Dünnschichttransistors aufweist und sich mit der Pixelelektrode überlappt; Ausbilden einer Passivierungsschicht auf der Gateisolationsschicht, so dass die Halbleiterschicht und die zweite Gruppe leitender Strukturen bedeckt werden; und Strukturieren der Halbleiterschicht, so dass der Fingerabschnitt der Pixelelektrode so gebildet wird, dass seine Breite mit der Breite der Pixelelektrode übereinstimmt.
  • Der Schritt des Ausbildens der Passivierungsschicht weist vorzugsweise folgende Schritte auf: Ausbilden eines Kontaktloches, welches sich durch die Passivierungsschicht hindurch erstreckt, so dass eine Hilfsschicht des Datenanschlusses freigelegt wird; Ausbilden eines Kontaktloches, welches sich durch die Passivierungsschicht und die Gateisolationsschicht hindurch erstreckt, so dass die Halbleiterschicht freigelegt wird, welche sich mit einer leitfähigen Hilfsschicht der Pixelelektrode und der Pixelelektrode überlappt.
  • Der Schritt des Ausbildens der Passivierungsschicht weist vorzugsweise folgende Schritte auf: Ausbilden eines Kontaktloches, welches sich durch die Passivierungsschicht und die leitfähige Hauptschicht hindurch erstreckt, so dass eine leitfähige Hilfsschicht des Datenanschlusses freigelegt wird, und Ausbilden eines Kontaktloches, welches sich durch die Passivierungsschicht, die Gateisolationsschicht und die leitfähige Hauptschicht hindurch erstreckt, so dass die Halbleiterschicht freigelegt wird, welche sich mit einer leitfähigen Hilfsschicht der Pixelelektrode und der Pixelelektrode überlappt.
  • Vorzugsweise weist der Schritt des Strukturierens der Halbleiterschicht ein Trockenätzen der Halbleiterschicht unter Verwendung einer Maske auf, wobei die Pixelelektrode als die Maske verwendet wird.
  • Diese und andere Merkmale der Erfindung werden anhand der nachfolgenden detaillierten Beschreibung von Ausführungsformen der vorliegenden Erfindung unter Bezugnahme auf die beigefügten Abbildungen erläutert. Es zeigen:
  • 1 eine Draufsicht, in der ein Dünnschichttransistor-Matrixsubstrat einer Flüssigkristallanzeige, welche zum Anlegen eines horizontalen elektrischen Feldes ausgelegt ist, gemäß dem Stand der Technik dargestellt ist;
  • 2 eine Querschnittsansicht des Dünnschichttransistor-Matrixsubstrats entlang der Linien I-I' und II-II' in 1;
  • 3A bis 3D Querschnittsansichten, in denen das in 2 gezeigte Dünnschichttransistor-Matrixsubstrat in aufeinanderfolgenden Herstellungsschritten dargestellt ist;
  • 4 eine Draufsicht, in der ein Dünnschichttransistor-Matrixsubstrat dargestellt ist, welches zu der Flüssigkristallanzeige, welche zum Anlegen eines horizontalen elektrischen Feldes ausgelegt ist, gemäß einer ersten Ausführungsform der vorliegenden Erfindung gehört;
  • 5 eine Querschnittsansicht des Dünnschichttransistor-Matrixsubstrats entlang der Linien III-III' und IV-IV' in 4;
  • 6A und 6B eine Draufsicht bzw. eine Querschnittsansicht zur Erläuterung eines ersten Maskierungsprozesses, welcher zu dem Herstellungsverfahren eines Dünnschichttransistor-Matrixsubstrats gemäß einer ersten Ausführungsform der vorliegenden Erfindung gehört;
  • 7A und 7B eine Draufsicht bzw. eine Querschnittsansicht zur Erläuterung eines zweiten Maskierungsprozesses, welcher zu dem Verfahren zur Herstellung eines Dünnschichttransistor-Matrixsubstrats gemäß der ersten Ausführungsform der vorliegenden Erfindung gehört;
  • 8A bis 8E Querschnittsansichten zur konkreten Erläuterung des zweiten Maskierungsprozesses, welcher zu dem Verfahren zur Herstellung eines Dünnschichttransistor-Matrixsubstrats gemäß der ersten Ausführungsform der vorliegenden Erfindung gehört;
  • 9A und 9B eine Draufsicht bzw. eine Querschnittsansicht zur Erläuterung eines dritten Maskierungsprozesses, welcher zu dem Verfahren zur Herstellung eines Dünnschichttransistor-Matrixsubstrats gemäß der ersten Ausführungsform der vorliegenden Erfindung gehört;
  • 10 eine Querschnittsansicht, in welcher Anschlüsse einer ersten Struktur in dem Dünnschichttransistorsubstrat gemäß der ersten Ausführungsform der vorliegenden Erfindung gezeigt sind;
  • 11 eine Querschnittsansicht, in welcher Anschlüsse einer zweiten Struktur in dem Dünnschichttransistorsubstrat gemäß der ersten Ausführungsform der vorliegenden Erfindung gezeigt sind;
  • 12 eine Draufsicht, welche eine Flüssigkristallanzeige gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt;
  • 13 eine Querschnittsansicht, welche die in 12 gezeigte Flüssigkristallanzeige zeigt;
  • 14 eine Querschnittsansicht, welche ein Dünnschichttransistor-Matrixsubstrat zeigt, welches zu der Flüssigkristallanzeige, die zum Anlegen eines horizontalen elektrischen Feldes ausgelegt ist, gemäß einer zweiten Ausführungsform der vorliegenden Erfindung zeigt;
  • 15A und 15B eine Draufsicht bzw, eine Querschnittsansicht zur Erläuterung eines ersten Maskierungsprozesses, der zu einem Verfahren zur Herstellung eines Dünnschichttransistor-Matrixsubstrats gemäß der zweiten Ausführungsform der vorliegenden Erfindung gehört;
  • 16 eine Draufsicht, welche eine Flüssigkristallanzeige gemäß der zweiten Ausführungsform der vorliegenden Erfindung zeigt;
  • 17 eine Querschnittsansicht, welche die in 16 gezeigte Flüssigkristallanzeige zeigt;
  • 18 eine Draufsicht, welche ein Dünnschichttransistor-Matrixsubstrat zeigt, welches zu der Flüssigkristallanzeige, die zum Anlegen eines horizontalen elektrischen Feldes ausgelegt ist, gemäß einer dritten Ausführungsform der vorliegenden Erfindung gehört;
  • 19 eine Querschnittsansicht des Dünnschichttransistor-Matrixsubstrats entlang der Linien V-V' und VI-VI' in 18;
  • 20A bis 20D Querschnittsansichten zur konkreten Erläuterung des dritten Maskierungsprozesses, welcher zu dem Verfahren zur Herstellung eines Dünnschichttransistor-Matrixsubstrats gemäß der dritten Ausführungsform der vorliegenden Erfindung gehört;
  • 21 eine Querschnittsansicht, welche eine Pixelelektrode und Anschlüsse einer ersten Struktur in dem Dünnschichttransistorsubstrat gemäß der dritten Ausführungsform der vorliegenden Erfindung zeigt;
  • 22 eine Querschnittsansicht, welche die Pixelelektrode und Anschlüsse einer zweiten Struktur in dem Dünnschichttransistorsubstrat gemäß der dritten Ausführungsform der vorliegenden Erfindung zeigt; und
  • 23 eine Draufsicht, welche eine Flüssigkristallanzeige gemäß der dritten Ausführungsform der vorliegenden Erfindung zeigt; und
  • 24 eine Querschnittsansicht, welche die in 23 dargestellte Flüssigkristallanzeige zeigt.
    •
  • Nachfolgend werden bevorzugte Ausführungsformen der vorliegenden Erfindung unter Bezugnahme auf 4 bis 24 detailliert beschrieben.
  • 4 ist eine Draufsicht, welche ein Dünnschichttransistor-Matrixsubstrat einer Flüssigkristallanzeige, die zum Anlegen eines horizontalen elektrischen Feldes ausgelegt ist, gemäß einer ersten Ausführungsform der vorliegenden Erfindung zeigt, und 5 ist eine Querschnittsansicht des Dünnschichttransistor-Matrixsubstrats entlang der Linien III-III' und IV-IV' in 4.
  • Wie in 4 und 5 gezeigt ist, weist das Dünnschichttransistor-Matrixsubstrat eine Gateleitung 102 und eine Datenleitung 104, zwischen denen eine Gateisolationsschicht 146 ist und die auf einem unteren Substrat 145 in solcher Weise ausgebildet sind, dass sie einander kreuzen, einen Dünnschichttransistor 106, welcher an jeder Kreuzungsstelle der Gateleitung 102 und der Datenleitung 104 ausgebildet ist, eine Pixelelektrode 114 und gemeinsame Elektroden 118, welche so ausgebildet sind, dass sie das horizontale elektrische Feld in einem Pixelbereich anlegen, der durch die Überkreuzung definiert ist, sowie an die gemeinsamen Elektroden 118 angeschlossene gemeinsame Leitungen 116 auf. Ferner weist das Dünnschichttransistor-Matrixsubstrat einen Speicherkondensator 120, welcher an einem Überlappungsabschnitt zwischen einer oberen Speicherelektrode 122 und den gemeinsamen Leitungen 116 ausgebildet ist, einen Gateanschluss 124, der sich von der Gateleitung 102 erstreckt, und einen Datenanschluss 130, der sich von der Datenleitung 104 erstreckt, sowie einen gemeinsamen Anschluss 136, der sich von den gemeinsamen Leitungen 116 erstreckt, auf.
  • Die Gateleitung 102 zum Liefern eines Gatesignals und die Datenleitung 104 zum Liefern eines Datensignals sind so ausgebildet, dass sie einander kreuzen, so dass sie einen Pixelbereich 105 definieren.
  • Die gemeinsame Leitung 116, über welche eine Referenzspannung zum Steuern des Flüssigkristalls angelegt wird, ist parallel zur Gateleitung 102 ausgebildet, wobei der Pixelbereich 105 zwischen der gemeinsamen Leitung 116 und der Gateleitung 102 angeordnet ist.
  • Der Dünnschichttransistor 106 reagiert auf das Gatesignal der Gateleitung 102 so, dass das Pixelsignal der Datenleitung 104 geladen und in der Pixelelektrode 114 aufrecht erhalten wird. Hierzu weist der Dünnschichttransistor 106 eine Gateelektrode 108, welche an die Gateleitung 102 angeschlossen ist, eine Sourceelektrode, welche in der Datenleitung 104 vorgesehen ist, und eine Drainelektrode 112, welche an die Pixelelektrode 114 angeschlossen ist, auf. Ferner weist der Dünnschichttransistor 106 eine aktive Schicht 148 auf, welche sich mit der Gateelektrode 108 überlappt, wobei eine Gateisolationsschicht 146 hierzwischen angeordnet ist und wobei ein Kanal zwischen der Sourceelektrode und der Drainelektrode 112 definiert wird.
  • Die aktive Schicht 148 ist so ausgebildet, dass sie sich mit der Datenleitung 104, dem Datenanschluss 130 und einer oberen Speicherelektrode 122 überlappt. Auf der aktiven Schicht 148 ist ferner eine ohmsche Kontaktschicht 150 zum Herstellen eines ohmschen Kontakts mit der Datenleitung 104, der Drainelektrode 112, dem Datenanschluss 130 und der oberen Speicherelektrode 122 vorgesehen.
  • Die Pixelelektrode 114, welche integriert mit der Drainelektrode 112 des Dünnschichttransistors 106 und der oberen Speicherelektrode 122 ausgebildet ist, ist in dem Pixelbereich 105 gebildet. Insbesondere weist die Pixelelektrode 114 einen horizontalen Abschnitt 114A, welcher sich parallel zur angrenzenden Gateleitung 102 von der Drainelektrode 112 erstreckt, und einen Fingerabschnitt 114B auf, welcher sich von dem horizontalen Abschnitt 114A in vertikale Richtung erstreckt.
  • Die gemeinsame Elektrode 118 ist an die gemeinsame Leitung 116 angeschlossen und in dem Pixelbereich 105 ausgebildet. Genauer ist die gemeinsame Elektrode 118 parallel zu dem Fingerabschnitt 114B der Pixelelektrode 114 in dem Pixelbereich 105 ausgebildet.
  • Dementsprechend wird ein horizontales elektrisches Feld zwischen der Pixelelektrode 114, an welche das Pixelsignal über den Dünnschichttransistor 106 geliefert wird, und der gemeinsamen Elektrode 118, an welche die Referenzspannung über die gemeinsame Leitung 116 angelegt wird, ausgebildet. Genauer wird das horizontale elektrische Feld zwischen dem Fingerabschnitt 14B der Pixelelektrode 114 und der gemeinsamen Elektrode 118 ausgebildet. Die Flüssigkristallmoleküle, welche in der horizontalen Richtung zwischen dem Dünnschichttransistor-Matrixsubstrat und dem Farbfilter-Matrixsubstrat infolge des horizontalen elektrischen Feldes angeordnet werden, drehen sich aufgrund der dielektrischen Anisotropie. Ferner variiert der Lichttransmissionsgrad des Pixelbereichs 105 je nach Ausmaß der Drehung der Flüssigkristallmoleküle, und es können auf diese Weise Bilder dargestellt werden.
  • Der Speicherkondensator 120 weist die gemeinsame Leitung 116 und die obere Speicherelektrode 122, welche sich mit der gemeinsamen Leitung 116 mit der Gateisolationsschicht 146 überlappt, auf, wobei die aktive Schicht 148 und die ohmsche Kontaktschicht 150 hierzwischen angeordnet und integriert mit der Pixelelektrode 114 gebildet sind, auf. Der Speicherkondensator 120 ermöglicht es, dass ein auf die Pixelelektrode 114 geladenes Pixelsignal stabil gehalten wird, bis das nächste Pixelsignal geladen wird.
  • Die Gateleitung 102 ist, über den Gateanschluss 124, an einen (nicht gezeigten) Gatetreiber angeschlossen, der in einem „tape carried package" (TCP) montiert ist. Der Gateanschluss 124 erstreckt sich von der Gateleitung 102 und wird mittels eines ersten Kontaktlochs 127 freigelegt, welches sich durch die Gateisolationsschicht 146 und die Passivierungsschicht 152 erstreckt. Der Gateanschluss 124 weist eine freiliegende Struktur einer metallischen Schicht auf, die eine relativ hohe Festigkeit und Korrosionsbeständigkeit aufweist, wie etwa Titan (Ti) oder Wolfram (W), welche in der Gateleitung 102 enthalten sind. Dementsprechend tritt, obwohl der Prozess des Aneinanderfügens des Gateanschlusses 124 und des TCP wiederholt durchgeführt wird, nicht der Nachteil auf, der durch das Öffnen des Gateanschlusses 124 verursacht wird.
  • An die gemeinsame Leitung 116 wird die Referenzspannung von einer äußeren (nicht gezeigten) Referenzspannungsquelle über ein TCP angelegt, welches an dem gemeinsamen Anschluss 136 angebracht wird. Der gemeinsame Anschluss 136 erstreckt sich von der gemeinsamen Leitung 116 und ist mittels eines dritten Kontaktlochs 127 freigelegt, welches sich durch die Gateisolationsschicht 146 und eine Passivierungsschicht 152 hindurch erstreckt. Der gemeinsame Anschluss 136 weist eine freiliegende Struktur einer metallischen Schicht auf, die eine relativ hohe Festigkeit und Korrosionsbeständigkeit aufweist, wie etwa Titan (Ti) oder Wolfram (Wo), ähnlich zu dem Gateanschluss 124. Dementsprechend tritt, obwohl der Prozess des Aneinanderfügens des gemeinsamen Anschlusses 136 und des TCP wiederholt durchgeführt wird, nicht der Nachteil auf, welcher durch Öffnen des gemeinsamen Anschlusses 136 hervorgerufen wird.
  • Genauer weisen die Gateleitung 102, die Gateelektrode 108, die gemeinsame Leitung 116 und die gemeinsame Elektrode 118 einen Doppelschichtaufbau aus Metallschichten mit einer ersten Metallschicht 142 und einer zweiten Metallschicht 144 auf. Von den Metallschichten ist eine Metallschicht aus einem geeigneten Metall mit einer relativ hohen Festigkeit und Korrosionsbeständigkeit hergestellt, wie etwa Titan (Ti) oder Wolfram (W). Hingegen ist die andere Metallschicht aus einem Metall mit geringem Widerstand hergestellt, wie etwa einer metallischen Aluminiumverbindung, Molybdän (Mo) oder Kupfer (Cu), die herkömmlicherweise als Gatemetall verwendet werden.
  • Hierbei weisen in dem Fall, wo die erste Metallschicht 142 aus einem geeigneten Metall hergestellt ist, welches eine hohe Festigkeit und Korrosionsbeständigkeit aufweist, der Gateanschluss 124 und der gemeinsame Anschluss 138 eine freiliegende Struktur auf, in der die zweite metallische Schicht 144 eines oberen Abschnitts entfernt und die erste metallische Schicht 142 des unteren Abschnitts freigelegt ist. Anderseits weisen in dem Fall, wo die zweite metallische Schicht 144 aus einem geeigneten Metall hergestellt ist, welches eine hohe Festigkeit und Korrosionsbeständigkeit aufweist, der Gateanschluss 124 und der gemeinsame Anschluss 138 eine freiliegende Struktur auf, in welcher die zweite metallische Schicht 144 eines oberen Abschnitts freigelegt ist.
  • Die Datenleitung 104 ist an einen (nicht gezeigten) Datentreiber angeschlossen, der auf einem TCP über den Datenanschluss 130 befestigt ist. Der Datenanschluss 130 erstreckt sich von der Datenleitung 104 und ist mittels eines zweiten Kontaktloches 133 freigelegt, welches sich durch eine Passivierungsschicht 152 hindurch erstreckt. Der Datenanschluss 130 weist eine freiliegende Struktur der metallischen Schicht auf, welche eine relativ hohe Festigkeit und Korrosionsbeständigkeit aufweist, wie beispielsweise Titan (Ti) oder Wolfram (W), die in der Datenleitung 104 enthalten sind. Dementsprechend tritt, obwohl der Prozess des Aneinanderfügens des Datenanschlusses 130 und des TCP wiederholt durchgeführt wird, nicht der Nachteil auf, der durch das Öffnen des Datenanschlusses 130 verursacht wird.
  • Genauer weisen die Datenleitung 104, die Drainelektrode 112, die Pixelelektrode 114 und die obere Speicherelektrode 122 einen Doppelschicht-Aufbau von Metallschichten auf, wobei eine erste metallische Schicht 154 und eine zweite metallische Schicht 156 aufeinander gestapelt sind. Eine metallische Schicht dieser metallischen Schichten ist aus einem geeigneten Metall hergestellt, welches eine relativ hohe Festigkeit und Korrosionsbeständigkeit aufweist, wie etwa Titan (Ti) oder Wolfram (W). Hingegen ist die andere metallische Schicht aus einem Metall mit niedrigem Widerstand hergestellt, wie etwa einer metallischen Aluminiumverbindung, Molybdän (Mo) und Kupfer (Cu), die im allgemeinen als Gatemetall verwendet werden.
  • Hierbei weist in dem Fall, wo die erste metallische Schicht 154 aus einem geeigneten Material mit einer hohen Festigkeit und Korrosionsbeständigkeit hergestellt ist, der Datenanschluss 130 eine freiliegende Struktur auf, bei der die zweite metallische Schicht 156 eines oberen Abschnitts entfernt ist und die erste metallische Schicht 154 eines unteren Abschnitts freigelegt ist. Anderseits weist in dem Fall, wo die zweite metallische Schicht 156 aus irgendeinem Material mit einer hohen Festigkeit und einem hohen Korrosionswiderstand hergestellt ist, der Datenanschluss 130 eine freiliegende Struktur auf, in der die zweite metallische Schicht 156 eines oberen Abschnitts freigelegt ist.
  • 6A und 6B zeigen eine Draufsicht bzw. eine Querschnittsansicht zur Erläuterung eines ersten Maskierungsprozesses, welcher zu dem Verfahren zur Herstellung des Dünnschichttransistor-Matrixsubstrats, welches zum Anlegen eines horizontalen elektrischen Feldes ausgelegt ist, gemäß der Ausführungsform der vorliegenden Erfindung gehört.
  • Wie in 6A und 6B gezeigt ist, wird eine erste Gruppe leitender Strukturen, welche die Gateleitung 102, die Gateelektrode 108 und den Gateanschluss 124, die gemeinsame Leitung 116, die gemeinsame Elektrode 118 und den gemeinsamen Anschluss 136 aufweist, auf dem unteren Substrat 145 unter Verwendung des ersten Maskierungsprozesses ausgebildet.
  • Genauer werden eine erste metallische Gateschicht 142 und eine zweite metallische Gateschicht 144 aufeinanderfolgend auf dem oberen Substrat 145 mittels eines Abscheideverfahrens, wie etwa dem Sputtern, ausgebildet, um so eine metallische Gateschicht mit einer Doppelschichtstruktur zu erzeugen. Dann werden die metallischen Gateschichten mittels Photolithographie und einem Ätzprozess unter Verwendung einer ersten Maske strukturiert, um so die erste Gruppe leitender Strukturen auszubilden, welche die Gateleitung 102, die Gateelektrode 108, den Gateanschluss 124, die gemeinsame Leitung 116, die gemeinsame Elektrode 118 und den gemeinsamen Anschluss 136 aufweist. Hierbei wird eine Schicht von der ersten metallischen Gateschicht 142 und der zweiten metallischen Gateschicht 144 aus einem geeigneten Metall hergestellt, welches eine relativ hohe Festigkeit und Korrosionsbeständigkeit aufweist, wie etwa Titan (Ti) oder Wolfram (W), während die andere metallische Schicht aus einem Metall wie einer metallischen Aluminiumverbindung, Molybdän (Mo) oder Kupfer (Cu) hergestellt wird.
  • 7A und 7B zeigen eine Draufsicht bzw. eine Querschnittsansicht zur Erläuterung eines zweiten Maskierungsprozesses, welcher zu dem Verfahren zur Herstellung eines Dünnschichttransistor-Matrixsubstrats, welches zum Anlegen eines horizontalen elektrischen Feldes ausgelegt ist, gemäß der Ausführungsform der vorliegenden Erfindung gehört.
  • Zunächst wird eine Gateisolationsschicht 146 auf dem mit der ersten Gruppe leitender Strukturen versehenen unteren Substrat 145 mittels eines Abscheideverfahrens, wie etwa dem Plasma-verstärkten chemischen Aufdampfverfahren (PECVD = „plasma enhanced chemical vapor deposition") oder Sputtern ausgebildet. Die Gateisolationsschicht 146 wird aus einem anorganischen isolierenden Material wie etwa Siliziumoxid (SiOx) oder Siliziumnitrid (SiNx) hergestellt.
  • Ferner werden, wie in 7A und 7B gezeigt ist, eine Gruppe von Halbleiterstrukturen, welche eine aktive Schicht 148 und die ohmsche Kontaktschicht 150 aufweist, und die zweite Gruppe leitfähiger Strukturen, welche die Datenleitung 104, die Drainelektrode 112, die Pixelelektrode 114, den Datenanschluss 130 und die obere Speicherelektrode 122 aufweist, auf der Gateisolationsschicht 146 mittels des zweiten Maskierungsprozesses ausgebildet.
  • Der zweite Maskierungsprozess wird detailliert unter Bezugnahme auf 8A bis 8E erläutert.
  • Wie in 8A gezeigt ist, werden auf der Gateisolationsschicht 146 eine amorphe Siliziumschicht 147, eine n+-dotierte Schicht 149 aus amorphem Silizium, eine erste metallische Source-/Drainschicht 154 und eine zweite metallische Source-/Drainschicht 156 aufeinanderfolgend mittels Abscheidetechniken wie etwa dem Plasma-verstärkten chemischen Aufdampfverfahren (PECVD) oder dem Sputtern aufgebracht. Hierbei wird eine Schicht von der ersten metallischen Source-/Drainschicht 154 und der zweiten metallischen Source-/Drainschicht 156 aus einem geeigneten Metall hergestellt, welches eine relativ hohe Festigkeit und Korrosionsbeständigkeit aufweist, wie etwa Titan (Ti) oder Wolfram (W), wohingegen die andere metallische Schicht aus irgendeinem geeigneten Metall wie etwa einer metallischen Aluminiumverbindung, Molybdän (Mo) oder Kupfer (Cu) hergestellt wird.
  • Anschließend wird eine Photoresistschicht auf der zweiten metallischen Source-/Drainschicht 156 ausgebildet, und eine Photoresiststruktur 168, welche einen gestuften Abschnitt aufweist, wird mittels eines Photolithographieverfahrens unter Verwendung einer zweiten Maske 160, die für eine partielle Belichtung verwendet wird, ausgebildet, wie in 8B gezeigt ist. Die zweite Maske 160 weist ein Maskensubstrat 162, welches aus einem transparenten Material gebildet ist, einen Trennabschnitt („cut-off part") 164, der auf einem Trennbereich („cut-off region") P2 des Maskensubstrats 162 gebildet ist, und einen Beugungsbelichtungsabschnitt 166 (oder einen halbdurchlässigen Abschnitt), welcher auf einem Teilbelichtungsbereich P3 des Maskensubstrats 162 gebildet ist, auf. Hierbei wird ein Bereich, in welchem das Maskensubstrat 162 belichtet wird, ein Belichtungsbereich P1. Die Photoresistschicht wird unter Verwendung der zweiten Maske 160 wie oben beschrieben entwickelt, um so die Photoresiststruktur 168, welche einen gestuften Abschnitt in dem Trennbereich P2 und dem Teilbelichtungsbereich P3 aufweist zu bilden, in Abhängigkeit von dem Beugungsbelichtungsabschnitt 166 und dem Trennabschnitt 164 der zweiten Maske 160. Genauer weist die Photoresiststruktur 168, welche in dem Teilbelichtungsbereich P3 gebildet ist, eine zweite Höhe H2 auf, die geringer als die erste Höhe H1 der Photoresiststruktur 168 ist, welche in dem Trennbereich P2 ausgebildet ist.
  • Anschließend werden die erste metallische Source-/Drainschicht 154 und die zweite metallische Source-/Drainschicht 146 mittels eines Nassätzprozesses unter Verwendung der Photoresiststruktur 168 strukturiert, so dass die zweite Gruppe leitfähiger Strukturen, welche die Datenleitung 104, die an die Datenleitung 104 angeschlossene Drainelektrode 112, die Pixelelektrode, die obere Speicherelektrode 122 und den Datenanschluss 130 aufweist, wie in 8C gezeigt gebildet wird.
  • Ferner werden die Schicht 149 aus n+-dotiertem amorphen Silizium und die amorphe Siliziumschicht 147 mittels eines Trockenätzprozesses unter Verwendung der Photoresiststruktur 160 strukturiert, um so die ohmsche Kontaktschicht 150 und die aktive Schicht 148 entlang der zweiten Gruppe leitfähiger Strukturen bereitzustellen. Als nächstes wird die Photoresiststruktur 168, welche mit einer zweiten Höhe H2 in dem Teilbelichtungsbereich P3 gebildet ist, mittels eines Veraschungsprozesses unter Verwendung eines Sauerstoff (O2)-Plasmas entfernt, wie in 8D gezeigt ist, wohingegen die Photoresiststruktur 168, die mit der ersten Höhe H1 in dem Trennbereich P2 ausgebildet ist, eine geringere Höhe aufweist. Der mittels des Ätzprozesses unter Verwendung der Photoresiststruktur 168 erhaltene Teilbelichtungsbereich P3, d.h. die erste metallische Source-/Drainschicht 154 und die zweite metallische Source-/Drainschicht 156, die an dem Kanalabschnitt des Dünnschichttransistors gebildet sind, werden entfernt. Beispielsweise wird für den Fall, dass die zweite metallische Source-/Drainschicht 156 aus Molybdän (Mo) und die erste metallische Source-/Drainschicht 154 aus Titan (Ti) hergestellt ist, die zweite metallische Source-/Drainschicht 156 in dem Kanalabschnitt mittels eines Trockenätzprozesses entfernt, und die erste metallische Source-/Drainschicht 154 wird mittels eines Nassätzprozesses in dem Kanalabschnitt entfernt. Im Gegensatz dazu wird für den Fall, dass die zweite metallische Source-/Drainschicht 156 aus Titan (Ti) und die erste metallische Source-/Drainschicht 154 aus Molybdän (Mo) hergestellt wird, die zweite metallische Source-/Drainschicht 156 mittels eines Nassätzprozesses in dem Kanalabschnitt entfernt, und die erste metallische Source-/Drainschicht 144 wird mittels eines Trockenätzprozesses in dem Kanalabschnitt entfernt. Dementsprechend wird die Drainelektrode 112 von der Datenleitung 104, einschließlich der Sourceelektrode, separiert. Anschließend wird die ohmsche Kontaktschicht 150 mittels eines Trockenätzprozesses unter Verwendung der Photoresiststruktur 168 entfernt, um hierdurch die aktive Schicht 148 freizulegen. Ferner wird die auf der zweiten Gruppe leitfähiger Strukturen verbliebene Photoresiststruktur 168 mittels eines Abstreifprozesses entfernt, wie in 8E gezeigt ist.
  • 9A und 9B zeigen eine Draufsicht bzw. eine Querschnittsansicht zur Erläuterung eines dritten Maskierungsprozesses, welcher zu dem Verfahren zur Herstellung eines Dünnschichttransistor-Matrixsubstrats gemäß der Ausführungsform der vorliegenden Erfindung gehört.
  • Die Passivierungsschicht 152, welche ein erstes Kontaktloch 127, ein zweites Kontaktloch 133 und ein drittes Kontaktloch 139 aufweist, wird mittels des dritten Maskierungsprozesses auf der Gateisolationsschicht 146 ausgebildet, welche mit der Halbleiterstruktur und der metallischen Source-/Drain-Struktur gestapelt ist, wie in 9A und 9B gezeigt ist.
  • Insbesondere wird die Passivierungsschicht 152 mittels einer Abscheidetechnik, wie etwa dem Plasma-verstärkten chemischen Aufdampfverfahren (PECVD) auf der Gateisolationsschicht 146 ausgebildet, wo die Halbleiterstruktur gestapelt ist. Die Passivierungsschicht 152 ist, wie die Gateisolationsschicht 146, aus einem anorganischen Material oder einem organischen Material, welches eine geringe Dielektrizitätskonstante aufweist, etwa eine organische Acrylverbindung, BCB (Benzocyclobuten) oder PFCB (Perfluorcyclobutan), etc. hergestellt. Nachfolgend wird die Passivierungsschicht 152 mittels Photolithographie und des Ätzprozesses unter Verwendung der dritten Maske strukturiert, um so das erste Kontaktloch 127, das zweite Kontaktloch 133 und das dritte Kontaktloch 139 zu bilden. Das erste Kontaktloch 127 ist in solcher Weise ausgebildet, dass es sich durch die Passivierungsschicht 152 und die Gateisolationsschicht 146 erstreckt und den Gateanschluss 124 freilegt, das zweite Kontaktloch 133 ist in solcher Weise ausgebildet, dass es sich durch die Passivierungsschicht 152 hindurch erstreckt und den Datenanschluss 130 freilegt, und das dritte Kontaktloch 139 ist in solcher Weise ausgebildet, dass es sich durch die Passivierungsschicht 152 und die Gateisolationsschicht 146 hindurch erstreckt und den gemeinsamen Anschluss 136 freilegt. Der freigelegte Gateanschluss 124, der Datenanschluss 130 und der gemeinsame Anschluss 136 weisen eine freiliegende Struktur eines Metalls auf, welches eine hohe Festigkeit und Korrosionsbeständigkeit aufweist. In diesem Falle weisen der Gateanschluss 124, der Datenanschluss 130 und der gemeinsame Anschluss 136 zwei Strukturen auf, wie in 10 und 11 gezeigt ist.
  • Beispielsweise sind für den Fall, dass die erste metallische Gateschicht 142 eines unteren Abschnitts aus Titan (Ti) und die zweite metallische Gateschicht 144 eines oberen Abschnitts aus Molybdän (Mo) hergestellt ist, der Gateanschluss 124 und der gemeinsame Anschluss 136 nur aus der ersten metallischen Gateschicht 142 des unteren Abschnitts gebildet, wie in 10 gezeigt ist. Dies ist darauf zurückzuführen, dass die zweite metallische Gateschicht 144 des oberen Abschnitts für den Ätzprozess entfernt wird, welcher zur Ausbildung des ersten Kontaktlochs 127 und des dritten Kontaktlochs 139 angewandt wird.
  • Im Gegensatz dazu weisen für den Fall, dass die erste metallische Gateschicht 142 des unteren Abschnitts aus Molybdän (Mo) und die zweite metallische Gateschicht 144 des oberen Abschnitts aus Titan (Ti) hergestellt sind, der Gateanschluss 124 und der gemeinsame Anschluss 136 eine Doppelschichtstruktur aus metallischen Schichten auf, bei der die erste metallische Gateschicht 142 und die zweite metallische Gateschicht 144 aufeinadergestapelt sind, wie in 11 gezeigt ist. Außerdem weisen der Gateanschluss 124 und der gemeinsame Anschluss 136 eine freiliegende Struktur der metallischen Gateschicht 144 des oberen Abschnitts infolge der Verwendung des ersten Kontaktlochs 127 und des dritten Kontaktlochs 139 auf.
  • Ferner ist für den Fall, dass die erste metallische Source-/Drainschicht 154 des unteren Abschnitts aus Titan (Ti) und die zweite metallische Source-/Drainschicht 156 des oberen Abschnitts aus Molybdän (Mo) hergestellt ist, der Datenanschluss 130 nur aus der ersten metallischen Source-/Drainschicht 154 des unteren Abschnitts gebildet, wie in 10 gezeigt ist. Dies ist darauf zurückzuführen, dass die zweite metallische Source-/Drainschicht 156 für den Ätzprozess entfernt wird, welcher zur Ausbildung des zweiten Kontaktlochs 133 angewandt wird.
  • Im Gegensatz dazu weist für den Fall, dass die erste metallische Source-/Drainschicht 154 des unteren Abschnitts aus Molybdän (Mo) hergestellt ist und die zweite metallische Source-/Drainschicht 156 aus Titan (Ti) hergestellt ist, der Datenanschluss 130 eine Doppelschichtstruktur aus metallischen Schichten auf, bei der die erste metallische Source-/Drainschicht 154 und die zweite metallische Source-/Drainschicht 156 aufeinandergestapelt sind, wie in 11 gezeigt ist. Außerdem weist der Datenanschluss 130 eine freiliegende Struktur der metallischen Source-/Drainschicht 156 des oberen Abschnitts infolge der Verwendung des zweiten Kontaktlochs 133 auf.
  • Wie oben beschrieben wurde, wird gemäß der ersten Ausführungsform der Erfindung das Dünnschichttransistor-Matrixsubstrat, welches zum Anlegen eines horizontalen elektrischen Feldes ausgelegt ist, und bei dem Verfahren zu dessen Herstellung gemäß der ersten Ausführungsform der vorliegenden Erfindung die Pixelelektrode 114 unter Verwendung eines Metalls, welches zu dem der Drainelektrode 112 identisch ist, ausgebildet. Ferner wird für den gemeinsamen Anschluss 136 ein beliebiges geeignetes Metall von hoher Festigkeit und Korrosionsbeständigkeit verwendet, um den Nachteil einer Öffnung des gemeinsamen Anschlusses ungeachtet des wiederholten Prozesses des Anbringens des TCP zu verhindern. Dementsprechend ist eine transparente leitfähige Schicht gemäß der vorliegenden Erfindung abkömmlich, d.h. der Vorgang, welcher den Abscheideprozess und den Strukturierungsprozess für den transparenten leitfähigen Film aufweist, ist unnötig, was zur Reduzierung um einen Maskierungsprozess führt. Mit anderen Worten wird das Dünnschichttransistor-Matrixsubstrat, welches zum Anlegen eines horizontalen elektrischen Feldes ausgelegt ist, gemäß der vorliegenden Erfindung unter Verwendung eines dreistufigen Maskierungsprozesses ausgebildet.
  • Anschließend werden das so fertiggestellte Dünnschichttransistor-Matrixsubstrat und ein oberes Substrat einer Farbfiltermatrix 202, welches mittels eines anderen Prozesses hergestellt wurde, unter Verwendung eines Dichtmittels 204 zusammengefügt, und ein (nicht gezeigter) Flüssigkristall wird zwischen diese eingespritzt, um auf diese Weise ein Flüssigkristallpaneel herzustellen, wie in 12 und 13 gezeigt ist. In diesem Falle wird das obere Substrat 200 so angefügt, dass es nicht dort mit einem Anschlussbereich überlappt, wo der Gateanschluss 124, der Datenanschluss 130 und der gemeinsame Anschluss 136 auf dem Dünnschichttransistor-Matrixsubstrat gebildet sind.
  • Anschließend werden TCPs 170 und 180, auf denen Ansteuerungs-ICs befestigt sind, an einem Anschlussbereich des Dünnschichttransistor-Matrixsubstrats unter Verwendung einer anisotropen leitfähigen Schicht (ACF = „anisotropic conductive film"), welche eine leitfähige Kugel 184 aufweist, aneinandergefügt. Dementsprechend wird jeder der Ausgangsanschlüsse 174, 176 und 178, die auf dem ICP 170 und 180 ausgebildet sind, elektrisch an den Gateanschluss 124, den Datenanschluss 130 bzw. den gemeinsamen Anschluss 136 mittels der leitfähigen Kugel 184 des ACF 182 angeschlossen. Genauer wird ein erster TCP-Anschluss 174, welcher auf einer Basisschicht 172 des Gate-TCPs 170 ausgebildet ist, elektrisch an den Gateanschluss 124 angeschlossen, ein zweiter TCP-Anschluss 176, welcher auf einer Basisschicht 172 des Daten-TCPs 180 ausgebildet ist, wird elektrisch an den Datenanschluss 130 angeschlossen, und ein dritter TCP-Anschluss 178, welcher auf einer Basisschicht 172 des Daten-TCPs 180 ausgebildet ist, wird elektrisch über die erste metallische Gateschicht 142 des gemeinsamen Anschlusses 136 und die ACF 182 angeschlossen. In diesem Falle weisen der Gateanschluss 124, der Datenanschluss 130 und der gemeinsame Anschluss 136 einen Aufbau auf, bei dem eine metallische Schicht von hoher Festigkeit und Korrosionsbeständigkeit freigelegt wird, so dass der mit einer Öffnung der Anschlüsse verbundene Nachteil selbst dann nicht auftritt, wenn die Prozesse der Anfügung der TCPs 170 und 180 wiederholt durchgeführt werden.
  • 14 zeigt eine Draufsicht eines Dünnschichttransistor-Matrixsubstrats, welches zu der Flüssigkristallanzeige, die zum Anlegen eines horizontalen elektrischen Feldes ausgelegt ist, gemäß einer zweiten Ausführungsform der vorliegenden Erfindung gehört.
  • Wie in 14 gezeigt ist, weist das Dünnschichttransistor-Matrixsubstrat Elemente auf, die zu denen des in 4 und 5 gezeigten Dünnschichttransistor-Matrixsubstrats identisch sind, bis auf eine Ätzschutzschicht 143, die zum Schutz des unteren Substrats 145 vor einem Ätzmittel dient, welches zum Ätzen der ersten metallischen Gateschicht 142 und der zweiten metallischen Gateschicht 144 verwendet wird. Dementsprechend wird zur einfachen Darstellung auf eine detaillierte Beschreibung der identischen Elemente verzichtet.
  • Die erste metallische Gateschicht 142 oder die zweite metallische Gateschicht 144 des Dünnschichttransistor-Matrixsubstrats gemäß der zweiten Ausführungsform der vorliegenden Erfindung werden aus einem geeigneten Metall von hoher Festigkeit und Korrosionsbeständigkeit, wie etwa Titan (Ti) und Wolfram (W) hergestellt. In diesem Falle weist ein zur Strukturierung der metallischen Schicht verwendetes Ätzmittel ein System mit etwa 0,5 % Flußsäure (HF) auf. Die Ätzschutzschicht 143 wird auf dem unteren Substrat 145 ausgebildet, um das untere Substrat 145, welches aus einem Glasmaterial gebildet ist, gegen ein Überätzen durch das Ätzmittel des Flußsäure (HF)-Systems zu schützen. Die Ätzschutzschicht 143 ist aus einem transparenten Oxid-Material wie etwa TiO2 oder Al2O3 hergestellt, welche beständig gegen das Ätzmittel des Flußsäure (HF)-Systems sind.
  • Andererseits weist ein Verfahren zur Herstellung des Dünnschichttransistorsubstrats gemäß der zweiten Ausführungsform der vorliegenden Erfindung im Vergleich zu dem verfahren zur Herstellung des Dünnschichttransistors gemäß der ersten Ausführungsform der vorliegenden Erfindung ferner den Schritt des Ausbildens einer Ätzschutzschicht auf. Hierbei stimmen der zweite Maskierungsprozess und der dritte Maskierungsprozess mit den oben beschriebenen überein, weshalb auf deren detaillierte Beschreibung verzichtet wird.
  • 15A und 15B zeigen eine Draufsicht bzw. eine Querschnittsansicht zur Erläuterung eines ersten Maskierungsprozesses, welcher zu einem Verfahren zur Herstellung eines Dünnschichttransistor-Matrixsubstrats, welches zum Anlegen eines horizontalen elektrischen Feldes ausgelegt ist, gemäß der zweiten Ausführungsform der vorliegenden Erfindung gehört.
  • Wie in 15A und 15B gezeigt ist, wird die Ätzschutzschicht 143 auf dem unteren Substrat ausgebildet, und eine erste Gruppe leitfähiger Strukturen, welche die Gateleitung 102, die Gateleitungselektrode 108, den Gateanschluss 124, die gemeinsame Leitung 116, die gemeinsame Elektrode 118 und den gemeinsamen Anschluss 136 aufweist, wird auf der Ätzschutzschicht 143 mittels des ersten Maskierungsprozesses ausgebildet.
  • Genauer wird die Ätzschutzschicht 143 auf dem unteren Substrat 145 mittels einer Abscheidetechnik, wie etwa dem Sputtern etc. ausgebildet. Die Ätzschutzschicht 143 wird aus einem transparenten Oxidmaterial, wie etwa TiO2 oder Al2O3, hergestellt, welches beständig gegen das Ätzmittels des Flußsäure (HF)-Systems ist.
  • Anschließend werden die erste metallische Gateschicht 142 und die zweite metallische Gateschicht 144 aufeinanderfolgend mittels einer Abscheidetechnik, wie etwa dem Sputtern, auf dem unteren Substrat 145 mit der Ätzschutzschicht 143 abgeschieden, um so eine metallische Gateschicht mit einer Doppelschichtstruktur auszubilden. Dann wird die metallische Gateschicht mittels Photolithographie und einem Ätzprozess unter Verwendung der ersten Maske strukturiert, um so die erste Gruppe leitfähiger Strukturen bereitzustellen, welche die Gateleitung 102, die Gateelektrode 108, den Gateanschluss 124, die gemeinsame Leitung 116, die gemeinsame Elektrode 118 und den gemeinsamen Anschluss 136 aufweist. Eine metallische Gateschicht von der ersten metallischen Gateschicht 142 und der zweiten metallischen Gateschicht 144 wird aus irgendeinem Material von relativ hoher Festigkeit und Korrosionsbeständigkeit, wie etwa Titan (Ti) oder Wolfram (W), hergestellt, wohingegen die andere metallische Gateschicht aus irgendeinem geeigneten Metall wie etwa einer Aluminium (Al)-basierenden metallischen Verbindung, Molybdän (Mo) oder Kupfer (Cu) hergestellt wird.
  • Hierbei dient für den Fall, dass das Ätzmittel des Flußsäure (HF)-Systems zur Strukturierung der metallischen Gateschicht verwendet wird, die das Metall mit relativ hoher Festigkeit und Korrosionsbeständigkeit aufweist, die Ätzschutzschicht 143 zum Schutz des unteren Substrats 145 gegen das Ätzmittel des Flußsäure (HF)-Systems. Dementsprechend ist es möglich, das untere Substrat 145 gegen ein Über-Ätzen durch das Ätzmittel des Flusesäure (HF)-Systems zu schützen.
  • Andererseits werden das Dünnschichttransistor-Matrixsubstrat, welches mittels des dreistufigen Maskierungsprozesses fertiggestellt ist, und ein oberes Substrat der Farbfiltermatrix 202, welches mittels eines anderen Prozesses hergestellt ist, unter Verwendung eines Dichtmittels 204 zusammengefügt, wie in 16 und 17 gezeigt ist, und dann wird ein (nicht gezeigter) Flüssigkristall dazwischen eingespritzt, um so ein Flüssigkristallpaneel herzustellen. In diesem Falle wird das obere Substrat so angefügt, dass es sich dort nicht mit einem Anschlussbereich überlappt, wo der Gateanschluss 124, der Datenanschluss 130 und der gemeinsame Anschluss 136 auf dem Dünnschichttransistor-Matrixsubstrat ausgebildet sind.
  • Anschließend werden die TCPs 170 und 180, auf denen Ansteuerungs-ICs befestigt sind, unter Verwendung einer anisotropen leitfähigen Schicht 182 (ACF), welche eine leitfähige Kugel 184 aufweist, an einem Anschlussbereich des Dünnschichttransistor-Matrixsubstrats angebracht. Dementsprechend werden Ausgangsanschlüsse 174, 176 und 178, die auf den TCPs 170 und 180 ausgebildet sind, elektrisch an den Gateanschluss 124, den Datenanschluss 130 bzw. den gemeinsamen Anschluss 136 über die leitfähige Kugel 184 des ACF 182 angeschlossen. Genauer wird ein erster TCP-Anschluss 174, der auf einer Basisschicht 172 des Gate-TCP 170 ausgebildet ist, elektrisch an den Gateanschluss 124 angeschlossen, ein zweiter TCP-Anschluss 176, der auf der Basisschicht 172 des Daten-TCP 180 ausgebildet ist, wird elektrisch an den Datenanschluss 130 angeschlossen, und ein dritter TCP-Anschluss 178, der auf der Basisschicht 172 des Daten-TCP 180 ausgebildet ist, wird elektrisch an den gemeinsamen Anschluss 142 und die ACF 182 angeschlossen. In diesem Falle weisen der Gateanschluss 124, der Datenanschluss 130 und der gemeinsame Anschluss 136 einen Aufbau auf, bei dem eine metallische Schicht mit einer hohen Festigkeit und Korrosionsbeständigkeit freigelegt ist, wie in 10 und 11 gezeigt ist. Dementsprechend tritt, obwohl der Prozess des Anfügens der TCPs wiederholt durchgeführt wird, nicht der durch das Öffnen des Anschlusses verursachte Nachteil auf.
  • 18 zeigt eine Draufsicht eines Dünnschichttransistor-Matrixsubstrats, welches zum Anlegen eines horizontalen elektrischen Feldes ausgelegt ist, gemäß einer dritten Ausführungsform der vorliegenden Erfindung, und 19 zeigt eine Querschnittsansicht des Dünnschichttransistor-Matrixsubstrats entlang der Linien V-V' und VI-VI' in 18.
  • Wie in 18 und 19 gezeigt ist, weist das Dünnschichttransistor-Matrixsubstrat Elemente auf, die mit denjenigen des in 4 und 5 gezeigten Dünnschichttransistor-Matrixsubstrats übereinstimmen, außer das ein Fingerabschnitt der Pixelelektrode und eine Halbleiterschicht so ausgebildet sind, dass sie die gleiche Breite aufweisen. Dementsprechend wird zur einfachen Darstellung auf die detaillierte Beschreibung identischer Elemente verzichtet.
  • In dem Dünnschichttransistor gemäß der dritten Ausführungsform der vorliegenden Erfindung wird eine Pixelelektrode 114 so ausgebildet, dass sie eine Breite aufweist, die zur Breite der Halbleiterstruktur identisch ist, welche eine aktive Schicht 148 und eine ohmsche Kontaktschicht 150 aufweist, die mit der Pixelelektrode 114 überlappt. Genauer sind ein Fingerabschnitt 114B der Pixelelektrode 114 und die sich mit dem Fingerabschnitt überlappenden Halbleiterstrukturen 148 und 150 mit der gleichen Breite ausgebildet. Dies dient dazu, die Abnahme des Öffnungsbereichs, welcher zwischen dem Fingerabschnitt 114B der Pixelelektrode und der gemeinsamen Elektrode 118 angeordnet ist, mittels der Halbleiterstrukturen 148 und 150 für den Fall zu verhindern, dass die Halbleiterstrukturen 148 und 150 in dem unteren Abschnitt des Fingerabschnitts 114B der Pixelelektrode breiter sind als der Fingerabschnitt 114B.
  • Andererseits weist ein Verfahren zur Herstellung des Dünnschichttransistorsubstrats gemäß der dritten Ausführungsform der vorliegenden Erfindung im Vergleich zu dem Verfahren zur Herstellung des Dünnschichttransistors gemäß der oben beschriebenen ersten Ausführungsform der vorliegenden Erfindung ferner den Schritt des Ätzens der Halbleiterstruktur unter Verwendung der Pixelelektrode als Maske auf, so dass der Fingerabschnitt der Pixelelektrode und die Halbleiterstrukturen vollständig überlappt werden. Dementsprechend stimmen der erste Maskierungsprozess und der zweite Maskierungsprozess mit den oben beschriebenen überein, so dass auf deren detaillierte Beschreibung verzichtet wird.
  • 20A bis 20D zeigen eine Draufsicht bzw. eine Querschnittsansicht zur Erläuterung eines dritten Maskierungsprozesses, welcher zu einem Verfahren zur Herstellung eines Dünnschichttransistor-Matrixsubstrats, welches zum Anlegen eines horizontalen elektrischen Feldes ausgelegt ist, gemäß der dritten Ausführungsform der vorliegenden Erfindung gehört.
  • Wie in 20A gezeigt ist, wird eine Passivierungsschicht 152 mittels einer Abscheidetechnik wie etwa dem Plasma verstärkten chemischen Auf dampfverfahren (PECVD) auf der Gateisolationsschicht 146 ausgebildet, wo die Halbleiterstruktur und eine metallische Source-/Drain-Struktur aufeinandergestapelt sind. Die Passivierungsschicht 152 ist aus einen anorganischen Material hergestellt, welches mit dem der Gateisolationsschicht 146 übereinstimmt, oder aus einem organischen Material, welches eine geringe Dielektrizitätskonstante aufweist, wie etwa eine organische Acrylverbindung, BCB (Benzocyclobuten) oder PFCB (Perfluorcyclobutan). Anschließend wird eine Photoresistschicht vollständig auf der Passivierungsschicht 152 ausgebildet und dann eine dritte Maske 210 auf der Oberseite des unteren Substrats 145 angeordnet wie in 20B gezeigt ist. Die dritte Maske 210 weist ein Maskensubstrat 214 auf, welches aus einem transparenten Material gebildet ist, und einen Trennabschnitt 212, welcher in einem Trennbereich P2 des Maskensubstrats 214 gebildet ist. Hierbei wird ein freigelegter Bereich des Maskensubstrats 214 ein Belichtungsbereich P1. Die Photoresistschicht wird unter Verwendung der dritten Maske 210 freigelegt und entwickelt, so dass die Photoresiststruktur 216 in dem Trennbereich P2 ausgebildet wird, welcher dem Trennabschnitt 212 der dritten Maske 210 entspricht. Die Passivierungsschicht 152 wird mittels des Ätzprozesses unter Verwendung der Photoresiststruktur 216 strukturiert, um so ein erstes Kontaktloch 127, ein zweites Kontaktloch 133, ein drittes Kontaktloch 139 und ein Durchgangsloch 220 auszubilden, wie in 20C gezeigt ist.
  • Das erste Kontaktloch 127 wird in solcher Weise ausgebildet, dass es sich durch die Passivierungsschicht 152 und die Gateisolationsschicht 146 hindurch erstreckt und einen Gateanschluss 124 freilegt, das zweite Kontaktloch 133 wird in solcher Weise ausgebildet, dass es sich durch die Passivierungsschicht 152 hindurch erstreckt und einen Datenanschluss 130 freilegt, und das dritte Kontaktloch 139 wird in solcher Weise ausgebildet, dass es sich durch die Passivierungsschicht 152 und die Gateisolationsschicht 146 hindurch erstreckt und einen gemeinsamen Anschluss 136 freilegt. Der freigelegte Gateanschluss 124, der Datenanschluss 130 und der gemeinsame Anschluss 136 weisen eine Struktur auf, in der eine metallische Schicht mit hoher Festigkeit und Korrosionsbeständigkeit freigelegt wird.
  • Das Durchgangsloch 220 erstreckt sich durch die Passivierungsschicht 152 und die Gateisolationsschicht 146, welche mit einer Pixelelektrode 114 mit einer ersten Breite d1 überlappt, und die Pixelelektrode 114, und legt die Gateisolationsschicht 146 frei, und die Halbleiterstruktur weist eine ohmsche Kontaktschicht 150 und eine aktive Schicht 148 auf, welche eine zweite Breite d2 aufweist, die größer als die der Pixelelektrode 114 ist. Zu diesem Zeitpunkt beträgt die Breite d2 der freigelegten Halbleiterstrukturen 148 und 150 beispielsweise etwa 6 μm ~ 6,5 μm, und die Breite d1 der Pixelelektrode beträgt etwa 3 μm ~ 3,5 μm.
  • Anschließend werden die Halbleiterstrukturen 148 und 150 trocken geätzt, wobei die freigelegte Pixelelektrode 114 als Maske verwendet wird, so dass die Pixelelektrode 114 und die Halbleiterstrukturen 148 und 150 eine erste Breite aufweisen, welche miteinander übereinstimmen, und sich vollständig überlappen, wie in 20D gezeigt ist. Beispielsweise beträgt die Breite der Pixelelektrode 114 und der Halbleiterstrukturen 148 und 150, welche sich vollständig überlappen, etwa 3 μm.
  • Anderseits weisen der freigelegte Gateanschluss 124, der Datenanschluss 130, der gemeinsame Anschluss 136 und die Pixelelektrode 114 zwei Strukturen infolge des dritten Maskierungsprozesses auf, wie in 21 und 22 gezeigt ist.
  • Beispielsweise sind für den Fall, dass die erste metallische Gateschicht 142 des unteren Abschnitts aus Titan (Ti) und eine zweite metallische Gateschicht 144 aus Molybdän (Mo) hergestellt ist, der Gateanschluss 124 und der gemeinsame Anschluss 136 nur aus der ersten metallischen Gateschicht 142 des unteren Abschnitts gebildet, wie in 21 gezeigt ist. Dies ist darauf zurückzuführen, dass die zweite metallische Gateschicht 144 für die Ätzprozesse zur Ausbildung des ersten Kontaktlochs 127 und des dritten Kontaktlochs 139 entfernt wird.
  • Im Gegensatz dazu weisen für den Fall, dass die erste metallische Gateschicht 142 des unteren Abschnitts aus Molybdän (Mo) und die zweite metallische Gateschicht 144 des oberen Abschnitts aus Titan (Ti) hergestellt sind, der Gateanschluss 124 und der gemeinsame Anschluss 136 die Zweifachschichtstruktur von metallischen Schichten auf, wobei die erste metallische Gateschicht 142 und die zweite metallische Gateschicht 144 aufeinandergestapelt sind, wie in 22 gezeigt ist. Außerdem weisen der Gateanschluss 124 und der gemeinsame Anschluss 136 eine Struktur auf, bei der die zweite metallische Gateschicht 144 des oberen Abschnitts mittels des ersten Kontaktloches 127 und des dritten Kontaktloches 139 freigelegt ist.
  • Ferner sind für den Fall, dass die erste metallische Source-/Drainschicht 154 des unteren Abschnitts aus Titan (Ti) hergestellt ist und die zweite metallische Source- /Drainschicht 156 des oberen Abschnitts aus Molybdän (Mo) hergestellt ist, der Datenanschluss 130 und die Pixelelektrode 114 nur aus der ersten metallischen Source-/Drainschicht 154 des unteren Abschnitts gebildet, wie in 21 gezeigt ist. Dies ist darauf zurückzuführen, dass die zweite metallische Source-/Drainschicht 156 für den Ätzprozess zur Ausbildung des zweiten Kontaktloches 133 entfernt wird.
  • Im Gegensatz dazu weisen für den Fall, dass die erste metallische Source-/Drainschicht 154 des unteren Abschnitts aus Molybdän (Mo) und die zweite metallische Source-/Drainschicht 156 aus Titan (Ti) hergestellt sind, der Datenanschluss 130 und die Pixelelektrode 114 den Doppelschichtaufbau von metallischen Schichten auf, wobei die erste metallische Source-/Drainschicht 154 und die zweite metallische Source-/Drainschicht 156 aufeinandergestapelt sind, wie in 22 gezeigt ist. Außerdem weist der Datenanschluss 130 einen Aufbau auf, bei dem die zweite metallische Source-/Drainschicht 156 des oberen Abschnitts mittels des zweiten Kontaktlochs 133 freigelegt ist, während die Pixelelektrode 114 einen Aufbau aufweist, bei dem die zweite metallische Source-/Drainschicht 156 des oberen Abschnitts mittels des Durchgangsloches 220 freigelegt ist.
  • Wie oben beschrieben wurde, ist in dem Dünnschichttransistor-Matrixsubstrat, welches zum Anlegen eines horizontalen elektrischen Feldes ausgelegt ist, und dem Verfahren zu dessen Herstellung gemäß der vorliegenden Erfindung die Pixelelektrode 114 aus einem Metall ausgebildet, welches zu dem der Drainelektrode 112 identisch ist. Ferner überlappen sich die Pixelelektrode 114 und die Halbleiterstrukturen 148 und 150 vollständig, um so eine Verschlechterung des Öffnungsverhältnisses mittels der Halbleiterstrukturen 148 und 150 zu verhindern.
  • Ferner sind der Gateanschluss 124, der Datenanschluss 130 und der gemeinsame Anschluss 136 aus beliebigen Metallen, welche eine hohe Festigkeit und Korrosionsbeständigkeit aufweisen, hergestellt, wodurch der Nachteil verhindert wird, welcher durch das Öffnen bei dem wiederholten Anbringungsprozess des TCP verursacht wird. Dementsprechend ist eine transparente leitfähige Schicht bei der vorliegenden Erfindung nicht erforderlich, d. h. Prozesse zum Abscheiden und Strukturieren einer transparenten leitfähigen Schicht sind nicht erforderlich, wodurch eine Reduzierung um einen Maskierungsprozess stattfindet. Mit anderen Worten wird das Dünnschichttransistor-Matrixsubstrat, welches zum Anlegen eines horizontalen elektrischen Feldes ausgelegt ist, gemäß der vorliegenden Erfindung unter Verwendung des dreistufigen Maskierungsprozesses realisiert.
  • Das fertiggestellte Dünnschichttransistor-Matrixsubstrat und ein oberes Substrat 207 einer Farbfiltermatrix 272, welches mittels eines anderen Prozesses hergestellt ist, werden mittels eines Dichtmittels 204 zusammengefügt, und anschließend wird ein (nicht gezeigter) Flüssigkristall dazwischen eingespritzt, um so ein Flüssigkristallpaneel herzustellen, wie in 23 und 24 gezeigt ist. In diesem Falle wird das obere Substrat 270 so angefügt, dass es sich nicht mit einem Anschlussbereich überlappt, wo der Gateanschluss 124, der Datenanschluss 130 und der gemeinsame Anschluss 136 auf dem Dünnschichttransistor-Matrixsubstrat gebildet sind.
  • Anschließend werden die TCPs 170 und 180, an denen Ansteuerungs-ICs befestigt sind, mittels einer anisotropen leitfähigen Schicht 182 (ACF), welche eine leitfähige Kugel 184 an einem Anschlussbereich des Dünnschichttransistor-Matrixsubstrats aufweist, aneinander gefügt. Dementsprechend werden die Ausgangsanschlüsse 174, 176 und 178, die an den TCPs 170 und 180 ausgebildet sind, elektrisch an den Gateanschluss 124, den Datenanschluss 130 bzw. den gemeinsamen Anschluss 136 über die leitfähige Kugel 184 der ACF 182 angeschlossen. Genauer wird ein erster TCP-Anschluss 174, welcher auf einer Basisschicht 172 des Gate-TCP 170 ausgebildet ist, elektrisch an den Gateanschluss 124 angeschlossen, ein zweiter TCP-Anschluss 176, welcher auf der Basisschicht 172 des Daten-TCPs 180 ausgebildet ist, wird elektrisch an den Datenanschluss 130 angeschlossen, und ein dritter TCP-Anschluss 178, welcher auf der Basisschicht 172 des Daten-TCP 180 ausgebildet ist, wird elektrisch über die erste metallische Gateschicht 142 des gemeinsamen Anschlusses 136 und die ACF 182 angeschlossen. In diesem Falle weisen der Gateanschluss 124, der Datenanschluss 130 und der gemeinsame Anschluss 136 eine Struktur auf, bei der eine metallische Schicht mit einer hohen Festigkeit und Korrosionsbeständigkeit freigelegt wird, so dass der Nachteil, welcher durch das Öffnen des Anschlusses hervorgerufen wird, selbst dann verhindert wird, wenn der Prozess des Anbringens der TCPs 170 und 180 wiederholt durchgeführt wird.
  • Wie oben beschrieben wurde, wird in dem Dünnschichttransistor-Matrixsubstrat, welches zum Anlegen eines horizontalen elektrischen Feldes ausgelegt ist, und dem Verfahren zu dessen Herstellung gemäß der vorliegenden Erfindung die Pixelelektrode aus einem Metall gebildet, welches identisch zur Drainelektrode ist, und die Anschlüsse weisen eine solche Struktur auf, dass eine metallische Schicht mit hoher Festigkeit und Korrosionsbeständigkeit freigelegt wird, um den Nachteil, welcher durch das Öffnen hervorgerufen wird, zu verhindern, und werden an das TCP über die ACF angeschlossen. Dementsprechend ist die transparente leitfähige Schicht in dem Dünnschichttransistor-Matrixsubstrat, welches zum Anlegen eines horizontalen elektrischen Feldes ausgelegt ist, und dem Verfahren zu dessen Herstellung gemäß der vorliegenden Erfindung nicht erforderlich, d.h. Prozesse zur Abscheidung und Strukturierung der transparenten leitfähigen Schicht sind nicht erforderlich, wodurch eine Reduzierung um einen Maskenprozess stattfindet.
  • Ferner ist es gemäß dem Dünnschichttransistor-Matrixsubstrat, welches zum Anlegen eines horizontalen elektrischen Feldes ausgelegt ist, und dem Verfahren zu dessen Herstellung gemäß der vorliegenden Erfindung unter Verwendung der Ätzschutzschicht zum Schutz des Substrats möglich, zu verhindern, dass das Substrat von einem Ätzmittel des Flußsäure (HF)-Systems beschädigt wird, welches angewandt wird, um eine metallische Schicht mit hoher Festigkeit und Korrosionsbeständigkeit zu strukturieren.
  • Ferner überlappt sich das Dünnschichttransistor-Matrixsubstrat, welches zum Anlegen eines horizontalen elektrischen Feldes ausgelegt ist, gemäß der vorliegenden Erfindung vollständig mit dem Fingerabschnitt der Pixelelektrode und der Halbleiterstruktur, welcher an dem unteren Abschnitt angeordnet ist. Dementsprechend ist es bei dem Dünnschichttransistor-Matrixsubstrat, welches zum Anlegen eines horizontalen elektrischen Feldes ausgelegt ist, gemäß der vorliegenden Erfindung möglich, die Verschlechterung des Öffnungsverhältnisses dadurch zu verhindern, dass die Halbleiterstruktur die Breite des Fingerabschnitts der Pixelelektrode aufweist.
  • Im Ergebnis ist es gemäß dem Dünnschichttransistor-Matrixsubstrat, welches zum Anlegen eines horizontalen elektrischen Feldes ausgelegt ist, und dem Verfahren zu dessen Herstellung gemäß der vorliegenden Erfindung möglich, das Dünnschichttransistor-Matrixsubstrat unter Verwendung des dreistufigen Maskierungsprozesses herzustellen und daher den Aufbau und die Prozesse des Dünnschichttransistor-Matrixsubstrats zu vereinfachen, um die Herstellungskosten zu reduzieren und die Herstellungsausbeute zu verbessern.
  • Obwohl die vorliegende Erfindung anhand der in den beigefügten Abbildungen gezeigten Ausführungsformen beschrieben wurde, versteht es sich für den Fachmann, dass die Erfindung nicht auf diese Ausführungsformen beschränkt ist, sondern diverse Änderungen oder Modifikationen möglich sind, ohne vom Grundgedanken der Erfindung abzuweichen. Dementsprechend ist die Reichweite der Erfindung nur durch die beigefügten Ansprüche und ihre Äquivalente bestimmt.

Claims (37)

  1. Flüssigkristallanzeige, welche zum Anlegen eines horizontalen elektrischen Feldes ausgelegt ist, mit: einem Dünnschichttransistor-Matrixsubstrat, wobei das Dünnschichttransistor-Matrixsubstrat eine Gateleitung, eine zur Gateleitung parallele gemeinsame Leitung, eine Datenleitung, welche sich mit der Gateleitung und der gemeinsamen Leitung bei dazwischen angeordneter Gateisolationsschicht kreuzt, so dass ein Pixelbereich definiert wird, einen an jeder Kreuzungsstelle von der Gateleitung mit der Datenleitung ausgebildeten Dünnschichttransistor, eine in dem Pixelbereich ausgebildete und an die gemeinsame Leitung angeschlossene gemeinsame Elektrode, eine Pixelelektrode, welche an den Dünnschichttransistor angeschlossen und so ausgebildet ist, dass sie ein horizontales elektrisches Feld entlang der gemeinsamen Elektrode in dem Pixelbereich erzeugt, einen Gateanschluss, welcher mit wenigstens einer in der Gateleitung vorgesehenen leitfähigen Schicht ausgebildet ist, einen Datenanschluss, welcher mit wenigstens einer in der Datenleitung vorgesehenen leitfähigen Schicht ausgebildet ist, einen gemeinsamen Anschluss, welcher mit wenigstens einer in der gemeinsamen Leitung vorgesehenen leitfähigen Schicht ausgebildet ist, und eine Passivierungsschicht, welche den Gateanschluss, den Datenanschluss und den gemeinsamen Anschluss freilegt, welche so auf einem Substrat ausgebildet sind, dass sie das Dünnschichttransistor-Matrixsubstrat bilden, aufweist; einer mit dem Dünnschichttransistor-Matrixsubstrat zusammengefügten Farbfiltermatrix, wobei Flüssigkristallmaterialien zwischen die Farbfiltermatrix und das Dünnschichttransistor-Matrixsubstrat eingefüllt sind; und einer leitenden Schicht, welche an den Gateanschluss, den Datenanschluss und den gemeinsamen Anschluss angeschlossen ist, die auf dem Dünnschichttransistor-Matrixsubstrat freigelegt sind.
  2. Flüssigkristallanzeige, welche zum Anlegen eines horizontalen elektrischen Feldes ausgelegt ist, nach Anspruch 1, wobei sowohl die Gateleitung als auch die gemeinsame Leitung eine leitfähige Hauptschicht und eine leitfähige Hilfsschicht, um dem Öffnen der leitfähigen Hauptschicht vorzubeugen, aufweist.
  3. Flüssigkristallanzeige, welche zum Anlegen eines horizontalen elektrischen Feldes ausgelegt ist, nach Anspruch 2, wobei sowohl der Gateanschluss als auch der gemeinsame Anschluss die leitfähige Hauptschicht und die leitfähige Hilfsschicht aufweisen, wobei die leitfähige Hilfsschicht eine freiliegende Struktur aufweist.
  4. Flüssigkristallanzeige, welche zum Anlegen eines horizontalen elektrischen Feldes ausgelegt ist, nach Anspruch 2, wobei sowohl der Gateanschluss als auch der gemeinsame Anschluss die leitfähige Hilfsschicht aufweisen.
  5. Flüssigkristallanzeige, welche zum Anlegen eines horizontalen elektrischen Feldes ausgelegt ist, nach einem der Ansprüche 2 bis 4, wobei die leitfähige Hauptschicht wenigstens eines der Materialien aus der Gruppe metallische Aluminiumverbindung, Kupfer, Molybdän, Chrom und Wolfram, als Metalle mit niedrigem elektrischen Widerstand, aufweist, und wobei die leitfähige Hilfsschicht Titan aufweist.
  6. Flüssigkristallanzeige, welche zum Anlegen eines horizontalen elektrischen Feldes ausgelegt ist, nach einem der Ansprüche 1 bis 5, wobei die Datenleitung eine leitfähige Hauptschicht und eine leitfähige Hilfsschicht, um dem Öffnen der leitfähigen Hauptschicht vorzubeugen, aufweist.
  7. Flüssigkristallanzeige, welche zum Anlegen eines horizontalen elektrischen Feldes ausgelegt ist, nach Anspruch 6, wobei jeder Datenanschluss die leitfähige Hauptschicht und die leitfähige Hilfsschicht aufweist, wobei die leitfähige Hilfsschicht eine freiliegende Struktur aufweist.
  8. Flüssigkristallanzeige, welche zum Anlegen eines horizontalen elektrischen Feldes ausgelegt ist, nach Anspruch 6, wobei der Datenanschluss die leitfähige Hilfsschicht aufweist.
  9. Flüssigkristallanzeige, welche zum Anlegen eines horizontalen elektrischen Feldes ausgelegt ist, nach einem der Ansprüche 6 bis 8, wobei die leitfähige Hauptschicht wenigstens eines der Materialien aus der Gruppe metallische Aluminiumverbindung, Kupfer, Molybdän, Chrom und Wolfram, als Metalle mit niedrigem elektrischen Widerstand, aufweist, wobei die leitfähige Hilfsschicht Titan aufweist.
  10. Flüssigkristallanzeige, welche zum Anlegen eines horizontalen elektrischen Feldes ausgelegt ist, nach einem der Ansprüche 1 bis 9, wobei die Flüssigkristallanzeige, welche zum Anlegen eines horizontalen elektrischen Feldes ausgelegt ist, ferner eine Ätzschutzschicht aufweist, um das Substrat gegen ein Ätzen zu schützen.
  11. Flüssigkristallanzeige, welche zum Anlegen eines horizontalen elektrischen Feldes ausgelegt ist, nach Anspruch 10, wobei die Ätzschutzschicht ein transparentes Oxidmaterial aufweist, welches gegen das Ätzmittel des Flußsäure (HF)-Systems beständig ist.
  12. Flüssigkristallanzeige, welche zum Anlegen eines horizontalen elektrischen Feldes ausgelegt ist, nach Anspruch 10, wobei die Ätzschutzschicht TiO2 oder Al2O3 aufweist.
  13. Flüssigkristallanzeige, welche zum Anlegen eines horizontalen elektrischen Feldes ausgelegt ist, nach einem der Ansprüche 1 bis 12, wobei der Dünnschichttransistor aufweist: eine Gatelektrode, welche an die Gateleitung angeschlossen ist; eine Sourceelektrode, welche an die Datenleitung angeschlossen ist; eine Drainelektrode, welche der Sourceelektrode gegenüberliegend angeordnet ist; und eine Halbleiterschicht, welche sich mit der Gateelektrode bei dazwischen angeordneter Gateisolationsschicht überlappt, so dass ein Kanalabschnitt zwischen der Sourceelektrode und der Drainelektrode gebildet wird.
  14. Flüssigkristallanzeige, welche zum Anlegen eines horizontalen elektrischen Feldes ausgelegt ist, nach Anspruch 13, wobei die Drainelektrode und die Pixelelektrode aus einer identischen leitfähigen Schicht hergestellt sind.
  15. Flüssigkristallanzeige, welche zum Anlegen eines horizontalen elektrischen Feldes ausgelegt ist, nach Anspruch 13 oder 14, wobei die Flüssigkristallanzeige, welche zum Anlegen eines horizontalen elektrischen Feldes ausgelegt ist, ferner einen Speicherkondensator aufweist, wobei der Speicherkondensator eine untere Speicherelektrode, die von einem Abschnitt der gemeinsamen Leitung gebildet wird, und eine obere Speicherelektrode, die so ausgebildet wird, dass sie sich mit der unteren Speicherelektrode überlappt und die aus einer leitfähigen Schicht hergestellt ist, welche zu derjenigen der Pixelelektrode identisch ist, aufweist.
  16. Flüssigkristallanzeige, welche zum Anlegen eines horizontalen elektrischen Feldes ausgelegt ist, nach Anspruch 15, wobei die Halbleiterschicht auf der Gateisolationsschicht entlang der Datenleitung, der Sourceelektrode, der Drainelektrode, der Pixelelektrode und der oberen Speicherelektrode ausgebildet ist.
  17. Flüssigkristallanzeige, welche zum Anlegen eines horizontalen elektrischen Feldes ausgelegt ist, nach einem der Ansprüche 13 bis 16, wobei die Pixelelektrode aufweist: einen Fingerabschnitt, welcher parallel zur gemeinsamen Elektrode ausgebildet ist, um das horizontale elektrische Feld entlang der gemeinsamen Elektrode zu erzeugen; und einen horizontalen Abschnitt, welcher an den Fingerabschnitt angeschlossen und parallel zur Gateleitung ausgebildet ist.
  18. Flüssigkristallanzeige, welche zum Anlegen eines horizontalen elektrischen Feldes ausgelegt ist, nach Anspruch 17, wobei die Halbleiterschicht so ausgebildet ist, dass sie eine Breite aufweist, die mit der Breite des Fingerabschnitts der Pixelelektrode übereinstimmt.
  19. Flüssigkristallanzeige, welche zum Anlegen eines horizontalen elektrischen Feldes ausgelegt ist, nach Anspruch 18, wobei die Flüssigkristallanzeige, welche zum Anlegen eines horizontalen elektrischen Feldes ausgelegt ist, eine Passivierungsschicht zum Freilegen des Gateanschlusses, des Datenanschlusses, des gemeinsamen Anschlusses und der Pixelelektrode aufweist.
  20. Verfahren zum Herstellen einer Flüssigkristallanzeige, welche zum Anlegen eines horizontalen elektrischen Feldes ausgelegt ist, wobei das Verfahren folgende Schritte aufweist: Herstellen eines Dünnschichttransistor-Matrixsubstrats, wobei das Dünnschichttransistor-Matrixsubstrat einen Dünnschichttransistor, welcher an einer Kreuzungsstelle einer Gateleitung und einer Datenleitung ausgebildet ist, eine an den Dünnschichttransistor angeschlossene Pixelelektrode, eine gemeinsame Elektrode, welche ein horizontales elektrisches Feld entlang der Pixelelektrode erzeugt, und eine gemeinsame Leitung, welche an die gemeinsame Elektrode angeschlossen ist, aufweist, und wobei das Dünnschichttransistor-Matrixsubstrat einen Gateanschluss, welcher mit wenigstens einer in der Gateleitung vorgesehenen leitfähigen Schicht ausgebildet ist, einen Datenanschluss, welcher mit wenigstens einer in der Datenleitung vorgesehenen leitfähigen Schicht ausgebildet ist, und einen gemeinsamen Anschluss, welcher mit wenigstens einer in der gemeinsamen Leitung vorgesehenen leitfähigen Schicht ausgebildet ist, welche durch eine Passivierungsschicht freigelegt werden, aufweist; Herstellen eines Farbfilter-Matrixsubstrats, welches dem Dünnschichttransistor-Matrixsubstrat gegenüberliegend angeordnet ist; Zusammenfügen des Dünnschichttransistor-Matrixsubstrats und des Farbfilter-Matrixsubstrats; und Anschließen einer leitenden Schicht an den Gateanschluss, den Datenanschluss und den gemeinsamen Anschluss.
  21. Verfahren nach Anspruch 20, wobei der Schritt des Herstellens eines Dünnschichttransistor-Matrixsubstrats folgende Schritte aufweist: Ausbilden einer ersten Gruppe leitender Strukturen, welche die Gateleitung, eine Gateelektrode des Dünnschichttransistors, die zur Gateleitung parallele gemeinsame Leitung, die gemeinsame Elektrode, den Gateanschluss und den gemeinsamen Anschluss aufweist, auf einem Substrat; Ausbilden einer Gateisolationsschicht auf dem Substrat, welches die erste Gruppe leitender Strukturen aufweist; Ausbilden einer zweiten Gruppe leitender Strukturen und einer Halbleiterschicht, welche einen Kanal des Dünnschichttransistors aufweist, und Ausbilden der zweiten Gruppe leitender Strukturen, wobei die zweite Gruppe leitender Strukturen die Datenleitung, eine Sourceelektrode des Dünnschichttransistors, welche an die Datenleitung angeschlossen ist, eine Drainleitung des Dünnschichttransistors, welche gegenüberliegend zur Sourceelektrode angeordnet ist, eine Pixelelektrode, welche an die Drainelektrode angeschlossen und parallel zur gemeinsamen Elektrode angeordnet ist, und den Datenanschluss aufweist; und Ausbilden einer Passivierungsschicht zum Freilegen des Gateanschlusses, des Datenanschlusses und des gemeinsamen Anschlusses auf der Gateisolationsschicht, welche die zweite Gruppe leitender Strukturen und die Halbleiterschicht aufweist.
  22. Verfahren nach Anspruch 21, wobei sowohl die erste Gruppe leitender Strukturen als auch die zweite Gruppe leitender Strukturen so ausgebildet sind, dass sie eine Doppelschichtstruktur mit einer leitfähigen Hauptschicht und einer leitfähigen Hilfsschicht, um dem Öffnen der leitfähigen Hauptschicht vorzubeugen, aufweist.
  23. Verfahren nach Anspruch 22, wobei der Schritt des Ausbildens der Passivierungsschicht einen Schritt des Freilegens der Hilfsschichten des Gateanschlusses und des gemeinsamen Anschlusses aufweist.
  24. Verfahren nach Anspruch 22, wobei der Schritt des Ausbildens der Passivierungsschicht das Ausbilden eines Kontaktloches aufweist, welches sich durch die Passivierungsschicht und die Gateisolationsschicht hindurch erstreckt, so dass Hilfsschichten des Gateanschlusses und des gemeinsamen Anschlusses freigelegt werden.
  25. Verfahren nach Anspruch 22, wobei der Schritt des Ausbildens der Passivierungsschicht das Ausbilden eines Kontaktloches aufweist, welches sich durch die Passivierungsschicht, die Gateisolationsschicht und die Hauptschichten des Gateanschlusses und des gemeinsamen Anschlusses hindurch erstreckt, so dass Hilfsschichten des Gateanschlusses und des gemeinsamen Anschlusses freigelegt werden.
  26. Verfahren nach Anspruch 22, wobei der Schritt des Ausbildens der Passivierungsschicht ein Freilegen einer Hilfsschicht des Datenanschlusses aufweist.
  27. Verfahren nach Anspruch 22, wobei der Schritt des Ausbildens der Passivierungsschicht ein Ausbilden eines Kontaktloches aufweist, welches sich durch die Passivierungsschicht hindurch erstreckt, so dass eine Hilfsschicht des Datenanschlusses freigelegt wird.
  28. Verfahren nach Anspruch 22, wobei der Schritt des Ausbildens der Passivierungsschicht ein Ausbilden eines Kontaktloches aufweist, welches sich durch die Passivierungsschicht und eine Hauptschicht des Datenanschlusses hindurch erstreckt, so dass eine Hilfsschicht des Datenanschlusses freigelegt wird.
  29. Verfahren nach Anspruch 22, wobei die Hauptschicht wenigstens eines der Materialien aus der Gruppe metallische Aluminiumverbindung, Kupfer, Molybdän, Chrom oder Wolfram, als Metalle mit niedrigem elektrischen Widerstand, aufweist, und wobei die Hilfsschicht Titan aufweist.
  30. Verfahren nach Anspruch 21, wobei der Schritt des Ausbildens der zweiten Gruppe leitender Strukturen ferner ein Ausbilden einer oberen Speicherelektrode aufweist, welche sich mit der gemeinsamen Leitung bei dazwischen angeordneter Gateisolationsschicht überlappt.
  31. Verfahren nach Anspruch 20, wobei der Schritt des Herstellens des Dünnschichttransistor-Matrixsubstrats ferner folgende Schritte aufweist: Herstellen eines Substrats; und Ausbilden einer Ätzschutzschicht auf dem Substrat.
  32. Verfahren nach Anspruch 31, wobei die Ätzschutzschicht ein transparentes Oxidmaterial aufweist, welches gegen das Ätzmittel des Flußsäure (HF)-Systems beständig ist.
  33. Verfahren nach Anspruch 32, wobei die Ätzschutzschicht TiO2 oder Al2O3 aufweist.
  34. Verfahren nach Anspruch 20, wobei der Schritt des Herstellens des Dünnschichttransistor-Matrixsubstrats folgende Schritte aufweist: Ausbilden einer ersten Gruppe leitender Strukturen, welche die Gateleitung, eine Gateelektrode des Dünnschichttransistors, welche an die Gateleitung angeschlossen ist, die zur Gateleitung parallele gemeinsame Leitung, die gemeinsame Elektrode, den Gateanschluss und den gemeinsamen Anschluss aufweist, auf einem Substrat; Ausbilden einer Gateisolationsschicht auf dem Substrat, welches die erste Gruppe leitender Strukturen aufweist; Ausbilden der Datenleitung, einer Sourceelektrode des Dünnschichttransistors, welche an die Datenleitung angeschlossen ist, einer Drainelektrode des Dünnschichttransistors, welche gegenüberliegend zur Sourceelektrode angeordnet ist, einer Pixelelektrode, welche mit wenigstens einer in der Drainelektrode vorgesehenen leitfähigen Schicht ausgebildet ist und einen Fingerabschnitt aufweist, so dass ein horizontales elektrisches Feld entlang der gemeinsamen Elektrode ausgebildet wird, einer zweiten Gruppe leitender Strukturen, welche den Datenanschluss aufweist, und einer Halbleiterschicht, welche einen Kanalabschnitt des Dünnschichttransistors aufweist und sich mit der Pixelelektrode überlappt; Ausbilden einer Passivierungsschicht auf der Gateisolationsschicht, so dass die Halbleiterschicht und die zweite Gruppe leitender Strukturen bedeckt werden; und Strukturieren der Halbleiterschicht, so dass der Fingerabschnitt der Pixelelektrode so gebildet wird, dass seine Breite mit der Breite der Pixelelektrode übereinstimmt.
  35. Verfahren nach Anspruch 34, wobei der Schritt des Ausbildens der Passivierungsschicht folgende Schritte aufweist: Ausbilden eines Kontaktloches, welches sich durch die Passivierungsschicht hindurch erstreckt, so dass eine Hilfsschicht des Datenanschlusses freigelegt wird; Ausbilden eines Kontaktloches, welches sich durch die Passivierungsschicht und die Gateisolationsschicht hindurch erstreckt, so dass die Halbleiterschicht freigelegt wird, welche sich mit einer leitfähigen Hilfsschicht der Pixelelektrode und der Pixelelektrode überlappt.
  36. Verfahren nach Anspruche 22, wobei der Schritt des Ausbildens der Passivierungsschicht folgende Schritte aufweist: Ausbilden eines Kontaktloches, welches sich durch die Passivierungsschicht und die leitfähige Hauptschicht hindurch erstreckt, so dass eine leitfähige Hilfsschicht des Datenanschlusses freigelegt wird, und Ausbilden eines Kontaktloches, welches sich durch die Passivierungsschicht, die Gateisolationsschicht und die leitfähige Hauptschicht hindurch erstreckt, so dass die Halbleiterschicht freigelegt wird, welche sich mit einer leitfähigen Hilfsschicht der Pixelelektrode und der Pixelelektrode überlappt.
  37. Verfahren nach einem der Ansprüche 34 bis 36, wobei der Schritt des Strukturierens der Halbleiterschicht ein Trockenätzen der Halbleiterschicht unter Verwendung einer Maske aufweist, wobei die Pixelelektrode als die Maske verwendet wird.
DE102004015276A 2003-03-29 2004-03-29 Flüssigkristallanzeige, welche zum Anlegen eines horizontalen elektrischen Feldes ausgelegt ist, und Verfahren zu deren Herstellung Expired - Fee Related DE102004015276B4 (de)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR10-2003-0019783A KR100504572B1 (ko) 2003-03-29 2003-03-29 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
KR1020030019781A KR100600088B1 (ko) 2003-03-29 2003-03-29 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
KR2003/19781 2003-03-29
KR2003/19783 2003-03-29
KR2003/21118 2003-04-03
KR10-2003-0021118A KR100538327B1 (ko) 2003-04-03 2003-04-03 수평 전계 인가형 박막 트랜지스터 어레이 기판 및 그제조 방법

Publications (2)

Publication Number Publication Date
DE102004015276A1 true DE102004015276A1 (de) 2004-11-18
DE102004015276B4 DE102004015276B4 (de) 2007-07-12

Family

ID=32995658

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004015276A Expired - Fee Related DE102004015276B4 (de) 2003-03-29 2004-03-29 Flüssigkristallanzeige, welche zum Anlegen eines horizontalen elektrischen Feldes ausgelegt ist, und Verfahren zu deren Herstellung

Country Status (5)

Country Link
US (2) US7248323B2 (de)
JP (1) JP2004302466A (de)
CN (1) CN100592172C (de)
DE (1) DE102004015276B4 (de)
TW (1) TWI242671B (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7579201B2 (en) 2006-05-09 2009-08-25 Lg Display Co., Ltd. Liquid crystal display device and method of fabricating the same
DE102006060731B4 (de) * 2006-05-12 2009-09-24 Lg Display Co., Ltd. Flüssigkristallanzeigevorrichtung und Verfahren zu deren Herstellung
US7936409B2 (en) 2007-11-14 2011-05-03 Lg Display Co., Ltd. Liquid crystal display device and fabrication method thereof
DE102007027645B4 (de) * 2006-06-30 2011-09-22 Lg Display Co., Ltd. IPS-Flüssigkristallanzeigevorrichtung und Verfahren zum Herstellen derselben

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004302466A (ja) * 2003-03-29 2004-10-28 Lg Philips Lcd Co Ltd 水平電界印加型液晶表示装置及びその製造方法
KR100602062B1 (ko) * 2003-04-03 2006-07-14 엘지.필립스 엘시디 주식회사 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
KR101054819B1 (ko) * 2003-06-24 2011-08-05 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
CN100371813C (zh) * 2003-10-14 2008-02-27 Lg.菲利浦Lcd株式会社 面内切换型液晶显示装置中的液晶显示板及其制造方法
KR100686345B1 (ko) * 2004-10-27 2007-02-22 삼성에스디아이 주식회사 평판표시소자 및 그 제조방법
KR101085139B1 (ko) * 2004-12-03 2011-11-21 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR101085136B1 (ko) 2004-12-04 2011-11-18 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
KR101085132B1 (ko) * 2004-12-24 2011-11-18 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
KR101096718B1 (ko) * 2004-12-24 2011-12-22 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판의 제조 방법
KR101107245B1 (ko) 2004-12-24 2012-01-25 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
KR100614323B1 (ko) * 2004-12-30 2006-08-21 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR101107269B1 (ko) * 2004-12-31 2012-01-19 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법과, 그를이용한 액정 패널 및 그 제조 방법
KR101165459B1 (ko) * 2004-12-31 2012-07-12 엘지디스플레이 주식회사 횡전계 방식 액정 표시 장치 및 그 제조 방법
KR101107265B1 (ko) 2004-12-31 2012-01-19 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법과, 그를이용한 액정 패널 및 그 제조 방법
KR101133760B1 (ko) * 2005-01-17 2012-04-09 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR101201017B1 (ko) 2005-06-27 2012-11-13 엘지디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR101192073B1 (ko) * 2005-06-28 2012-10-17 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치 및 그 제조방법
KR101225440B1 (ko) * 2005-06-30 2013-01-25 엘지디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
TW200706955A (en) * 2005-08-08 2007-02-16 Innolux Display Corp In-plane switching liquid crystal display device
KR101082893B1 (ko) * 2005-08-24 2011-11-11 삼성전자주식회사 어레이 기판 및 이를 갖는 표시장치
KR100742376B1 (ko) * 2005-09-30 2007-07-24 삼성에스디아이 주식회사 패드부 및 그 제조 방법
KR101182311B1 (ko) * 2005-11-17 2012-09-20 엘지디스플레이 주식회사 액정 표시 패널 및 그 제조방법
KR20070070382A (ko) 2005-12-29 2007-07-04 엘지.필립스 엘시디 주식회사 액정 표시 장치용 어레이 기판 및 그 제조 방법
CN100431139C (zh) * 2006-11-10 2008-11-05 友达光电股份有限公司 薄膜晶体管阵列基板的制造方法
US7884364B2 (en) * 2006-12-12 2011-02-08 Lg Display Co., Ltd. Array substrate, method of manufacturing the same, and method of repairing line in the same
KR100920483B1 (ko) * 2007-07-20 2009-10-08 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
TWI405017B (zh) * 2008-12-18 2013-08-11 Lg Display Co Ltd 顯示裝置之陣列基板及其製造方法
TWI413839B (zh) * 2009-03-24 2013-11-01 Hannstar Display Corp 液晶顯示器的畫素結構與其形成方法
KR101643835B1 (ko) 2009-07-10 2016-07-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101361925B1 (ko) * 2010-07-07 2014-02-21 엘지디스플레이 주식회사 저저항배선 구조를 갖는 박막 트랜지스터 기판 및 그 제조 방법
WO2013011602A1 (ja) * 2011-07-19 2013-01-24 パナソニック株式会社 表示装置、及び表示装置の製造方法
KR101841770B1 (ko) * 2011-09-02 2018-03-26 엘지디스플레이 주식회사 산화물 박막 트랜지스터를 구비한 평판 표시장치 및 그의 제조방법
CN102854686B (zh) * 2012-09-26 2014-11-12 南京中电熊猫液晶显示科技有限公司 一种金属氧化物边缘场开关型液晶显示面板及其制造方法
CN102854683B (zh) * 2012-09-26 2014-11-12 南京中电熊猫液晶显示科技有限公司 一种金属氧化物平面开关型液晶显示面板及其制造方法
CN103901684B (zh) * 2012-12-28 2018-02-09 上海中航光电子有限公司 一种ips模式的液晶显示器
CN103838049B (zh) * 2014-03-10 2017-02-22 深圳市华星光电技术有限公司 阵列基板及液晶显示面板
US9679920B2 (en) * 2014-06-20 2017-06-13 Samsung Display Co., Ltd. Liquid crystal display
CN104076566B (zh) * 2014-07-21 2017-09-22 深圳市华星光电技术有限公司 显示面板、阵列基板及其制作方法
JP5908036B2 (ja) * 2014-08-07 2016-04-26 パナソニック液晶ディスプレイ株式会社 液晶表示装置
CN104617115A (zh) * 2015-03-02 2015-05-13 深圳市华星光电技术有限公司 Ffs型薄膜晶体管阵列基板及其制备方法
KR102448611B1 (ko) * 2015-10-30 2022-09-27 엘지디스플레이 주식회사 유기 발광 표시 장치
CN105226055B (zh) * 2015-11-03 2018-06-01 京东方科技集团股份有限公司 阵列基板及制作方法、显示面板及显示装置
TWI595298B (zh) 2015-12-14 2017-08-11 群創光電股份有限公司 顯示面板
KR102454383B1 (ko) * 2015-12-28 2022-10-17 엘지디스플레이 주식회사 프린지 필드 스위칭 방식의 액정 표시장치
CN107204375B (zh) * 2017-05-19 2019-11-26 深圳市华星光电技术有限公司 薄膜晶体管及其制作方法
CN109300957B (zh) * 2018-09-30 2021-10-08 京东方科技集团股份有限公司 一种oled基板及透明显示器
CN110488544B (zh) * 2019-08-29 2021-08-27 上海中航光电子有限公司 一种阵列基板及显示装置
CN113467122A (zh) * 2021-06-30 2021-10-01 武汉华星光电技术有限公司 显示面板及其制作方法、移动终端

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05206468A (ja) 1991-09-02 1993-08-13 Fuji Xerox Co Ltd 薄膜トランジスタおよびその製造方法
JPH06296023A (ja) 1993-02-10 1994-10-21 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
JP3060806B2 (ja) 1993-12-16 2000-07-10 松下電器産業株式会社 液晶表示装置及びその製造方法
US5907379A (en) 1996-10-21 1999-05-25 Samsung Electronics Co., Ltd. In-plane switching liquid crystal display having high aperture ratio
KR100229613B1 (ko) 1996-12-30 1999-11-15 구자홍 액정 표시 장치 및 제조 방법
KR100251512B1 (ko) * 1997-07-12 2000-04-15 구본준 횡전계방식 액정표시장치
JP3119228B2 (ja) 1998-01-20 2000-12-18 日本電気株式会社 液晶表示パネル及びその製造方法
KR100538293B1 (ko) 1998-04-03 2006-03-17 삼성전자주식회사 평면 구동 방식 액정 표시 장치의 제조 방법
KR100280889B1 (ko) 1998-06-30 2001-02-01 구본준, 론 위라하디락사 액정 표시 장치의 패드부 제조 방법 및 그 방법에 의한 액정 표시 장치
JP3127894B2 (ja) 1998-07-24 2001-01-29 日本電気株式会社 アクティブマトリクス型液晶表示装置
KR100556345B1 (ko) 1998-11-24 2006-04-21 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시소자의 제조방법
US6287899B1 (en) * 1998-12-31 2001-09-11 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
JP2000250072A (ja) 1999-02-26 2000-09-14 Matsushita Electric Ind Co Ltd 液晶画像表示装置および画像表示装置用半導体装置の製造方法
JP2000250065A (ja) 1999-02-26 2000-09-14 Matsushita Electric Ind Co Ltd 液晶画像表示装置および画像表示装置用半導体装置の製造方法
US6630977B1 (en) * 1999-05-20 2003-10-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with capacitor formed around contact hole
US6446202B1 (en) * 1999-10-04 2002-09-03 Fisher-Rosemount Systems, Inc. Process control configuration system for use with an AS-Interface device network
KR100493869B1 (ko) * 1999-12-16 2005-06-10 엘지.필립스 엘시디 주식회사 횡전계 방식의 액정표시장치 및 그 제조방법
JP4683688B2 (ja) 2000-03-16 2011-05-18 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP4414568B2 (ja) 2000-07-24 2010-02-10 三菱電機株式会社 液晶表示装置のｔｆｔアレイ基板製造方法
JP4342711B2 (ja) 2000-09-20 2009-10-14 株式会社日立製作所 液晶表示装置の製造方法
JP4689806B2 (ja) * 2000-09-28 2011-05-25 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置
KR100695303B1 (ko) * 2000-10-31 2007-03-14 삼성전자주식회사 제어 신호부 및 그 제조 방법과 이를 포함하는 액정 표시장치 및 그 제조 방법
KR20020036023A (ko) * 2000-11-07 2002-05-16 구본준, 론 위라하디락사 액정 표시 장치용 어레이 기판의 제조 방법
JP3793915B2 (ja) * 2001-02-28 2006-07-05 株式会社日立製作所 液晶表示装置
KR100413668B1 (ko) * 2001-03-29 2003-12-31 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 제조방법
KR100720099B1 (ko) * 2001-06-21 2007-05-18 삼성전자주식회사 박막 트랜지스터 기판 및 그의 제조 방법
TWI237141B (en) * 2001-09-25 2005-08-01 Hannstar Display Corp Manufacturing method for in-plane switching mode liquid crystal display (LCD) unit
JP2004302466A (ja) * 2003-03-29 2004-10-28 Lg Philips Lcd Co Ltd 水平電界印加型液晶表示装置及びその製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7579201B2 (en) 2006-05-09 2009-08-25 Lg Display Co., Ltd. Liquid crystal display device and method of fabricating the same
DE102006061594B4 (de) * 2006-05-09 2017-08-10 Lg Display Co., Ltd. Flüssigkristallanzeigevorrichtung und Herstellungsverfahren
DE102006060731B4 (de) * 2006-05-12 2009-09-24 Lg Display Co., Ltd. Flüssigkristallanzeigevorrichtung und Verfahren zu deren Herstellung
US7876390B2 (en) 2006-05-12 2011-01-25 Lg Display Co., Ltd. Liquid crystal display fabrication method
US8325317B2 (en) 2006-05-12 2012-12-04 Lg Display Co., Ltd. Liquid crystal display fabrication method
DE102007027645B4 (de) * 2006-06-30 2011-09-22 Lg Display Co., Ltd. IPS-Flüssigkristallanzeigevorrichtung und Verfahren zum Herstellen derselben
US8687158B2 (en) 2006-06-30 2014-04-01 Lg Display Co. Ltd. IPS LCD having a first common electrode directly extending from the common line and a second common electrode contacts the common line only through a contact hole of the gate insulating layer
US7936409B2 (en) 2007-11-14 2011-05-03 Lg Display Co., Ltd. Liquid crystal display device and fabrication method thereof
DE102008050200B4 (de) * 2007-11-14 2014-12-18 Lg Display Co., Ltd. Flüssigkristallanzeige und Verfahren zum Herstellen derselben

Also Published As

Publication number Publication date
TWI242671B (en) 2005-11-01
US7248323B2 (en) 2007-07-24
DE102004015276B4 (de) 2007-07-12
CN1550857A (zh) 2004-12-01
TW200419238A (en) 2004-10-01
JP2004302466A (ja) 2004-10-28
US7986380B2 (en) 2011-07-26
US20040189919A1 (en) 2004-09-30
US20070263166A1 (en) 2007-11-15
CN100592172C (zh) 2010-02-24

Similar Documents

Publication Publication Date Title
DE102004015276B4 (de) Flüssigkristallanzeige, welche zum Anlegen eines horizontalen elektrischen Feldes ausgelegt ist, und Verfahren zu deren Herstellung
DE19906815B4 (de) Flüssigkristallanzeige und Verfahren zur Herstellung derselben
DE102004053587B4 (de) Flüssigkristalldisplay-Tafel und Verfahren zu deren Herstellung
DE10355666B4 (de) Dünnschichttransistor-Matrixsubstrat sowie Verfahren zu dessen Herstellung
DE19839063B4 (de) Flüssigkristallanzeigevorrichtung und Herstellungsverfahren dafür
DE10150432B4 (de) Arraysubstrat für eine Flüssigkristallanzeige und Verfahren zu dessen Herstellung
DE19811624B4 (de) Aktives Paneel für eine LCD und Herstellungsverfahren für ein aktives Paneel einer LCD
DE102005027445B4 (de) Dünnschichttransistorarray-Substrat und Herstellungsverfahren für ein solches
DE19809084C2 (de) Flüssigkristallanzeigevorrichtung und Herstellungsverfahren dafür
DE102005058680B4 (de) Herstellungsverfahren eines TFT-Array-Substrats
DE19758065C2 (de) Verfahren zur Herstellung eines aktiven Paneels für eine Flüssigkristallanzeigevorrichtung
DE69833717T2 (de) Flüssigkristall-Anzeigevorrichtung mit aktiver Matrix mit querelektrischem Feld und Verfahren zu ihrer Herstellung
DE69835888T2 (de) Flüssigkristallanzeigevorrichtung
DE19930197B4 (de) Flüssigkristallanzeige und Verfahren zu deren Herstellung
DE102006061869B4 (de) Arraysubstrat für eine Flüssigkristallanzeigevorrichtung und Herstellungsverfahren desselben
DE102012111587B4 (de) Flüssigkristallanzeigevorrichtung und Verfahren zum Herstellen derselben
DE10354866B4 (de) Verfahren zum Herstellen einer Flüssigkristallanzeigevorrichtung
DE102004028991B4 (de) Dünnschichttransistorarray-Substrat und Herstellverfahren für ein solches
DE10317627A1 (de) Verfahren zur Herstellung eines Matrixsubstrats für eine Flüssigkristallanzeigevorrichtung
DE102004048723B4 (de) Herstellverfahren für ein Dünnschichttransistorarray-Substrat
DE102011077647A1 (de) Dünnschichttransistorsubstrat mit einer widerstandsarmen Busleitungsstruktur und Herstellungsverfahren für dasselbe
DE3714164A1 (de) Fluessigkristallanzeige
DE19814676A1 (de) Flüssigkristallanzeige und Herstellungsverfahren dafür
DE19714692C2 (de) Dünnschichttransistor und Herstellungsverfahren dafür
DE102004051624A1 (de) Dünnschichttransistor-Substrat für eine Anzeigevorrichtung und Herstellungsverfahren desselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: LG DISPLAY CO., LTD., SEOUL, KR

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee