DE102004027176A1 - Verfahren zum Herstellen von Halbleiterbauteilen - Google Patents

Verfahren zum Herstellen von Halbleiterbauteilen Download PDF

Info

Publication number
DE102004027176A1
DE102004027176A1 DE102004027176A DE102004027176A DE102004027176A1 DE 102004027176 A1 DE102004027176 A1 DE 102004027176A1 DE 102004027176 A DE102004027176 A DE 102004027176A DE 102004027176 A DE102004027176 A DE 102004027176A DE 102004027176 A1 DE102004027176 A1 DE 102004027176A1
Authority
DE
Germany
Prior art keywords
electrode
metal
metal electrode
layer
nickel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102004027176A
Other languages
English (en)
Other versions
DE102004027176B4 (de
Inventor
Seiji Momota
Eiji Mochizuki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Device Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Device Technology Co Ltd filed Critical Fuji Electric Device Technology Co Ltd
Publication of DE102004027176A1 publication Critical patent/DE102004027176A1/de
Application granted granted Critical
Publication of DE102004027176B4 publication Critical patent/DE102004027176B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609Diodes
    • H01L29/66136PN junction diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/928Front and rear surface processing

Abstract

Es soll ein Verfahren zum Herstellen eines Halbleiterbauteils angegeben werden, durch das auf der Anodenseite eine metallische Abscheidung stabil mit wenig Änderung der Schichtdicke gebildet wird und die Kathodenseite frei von der Plattierung gehalten oder ebenfalls plattiert wird, ohne kathodenseitig eine zusätzliche Bearbeitung durchzuführen. Die bearbeitete Anodenseite soll bei der später durchgeführten Verarbeitung keine Störung verursachen. Hierzu werden Isolatorschichten (11) so gebildet, daß sie die Anreißlinien und eine Feldplatte oder eine offene Elektrode (5), die an einer Fläche des Siliziumsubstrats (1) gebildet ist, bedecken, bevor ein stromloses Plattieren mit Nickel an einer Aluminiumelektrode (4) durchgeführt wird, um eine metallische Abscheidung zu bilden.

Description

  • Die Erfindung bezieht sich auf ein Verfahren zum Herstellen von Halbleiterbauteilen, bei dem durch ein außenstromloses Metallabscheiden aus Lösungen, im folgenden als stromloses Plattieren bezeichnet, eine Elektrode auf einem Halbleiterkörper oder Halbleiterelement als gleichrichtendes Element, wie z. B. eine Diode, gebildet wird.
  • Bei einer elektrischen Stromumsetzervorrichtung zum Umsetzen von Gleichstrom in Wechselstrom oder umgekehrt, beispielsweise bei einem Inverter oder einem Konverter, wird ein gleichrichtendes Element aus einem Einzelelement-Halbleiterchip als Freilaufdiode verwendet, indem diese mit einem Leistungs-Halbleiterelement zum Ermöglichen eines Stromfreilaufs invers parallel geschaltet ist.
  • Als Beispiel sei eine Diode mit einem n-leitenden Siliziumsubstrat genannt, bei der in einem begrenztem Oberflächenbereich eine p-leitende diffundierte Schicht gebildet ist, die an der Substrat-Oberfläche von einer Oxidschicht umgeben ist, selbst an ihrer Oberfläche als Anodenelektrode eine Aluminiumelektrode trägt und im Substrat von ringförmigen p-leitenden Schutzringbereichen umgeben ist. In Kontakt mit jeder der Schutzringregionen ist auf der Isolatorschicht eine Feldplatte als Spannungsfestigkeitsstruktur gebildet. Auf der anodenseitigen Oberfläche des Siliziumsubstrats sind für dessen Aufteilung in Chips von Gleichrichterelementen nach der Ausbildung des Substrats Anreißlinien gitterförmig eingeschnitten worden, die über die Feldplatte bis zur p-leitenden diffundierten Schicht reichen. An der anderen Oberflächenseite ist eine Kathodenelektrode gebildet.
  • Die Diode wird folgendermaßen betrieben. Ist das angelegte Potential auf der Anodenseite höher als das auf der Kathodenseite, so wird die Diode leitend, und im umgekehrten Fall, in dem das an die Anodenseite angelegte Potential niedriger ist als das an der Kathodenseite, wird die Diode gesperrt, so daß diese als gleichrichtendes Element betrieben werden kann.
  • Um den Prozeß bei der Herstellung des Gleichrichterelements zügig zu machen, soll eine Metallschicht auf der kathodenseitigen Elektrode durch Löten gebildet werden, wodurch eine große Zahl von Elektroden gleichzeitig bearbeitet werden kann, und zur Beschleunigung der Montage des Gleichrichterelements zu einem Modul oder einem Preßteil-Paket soll auch der Anschluß eines Zuleitungsendes an die Elektrode auf der Anodenseite durch Lötung und nicht durch Drahtbondtechnik hergestellt werden. Im Fall des Anlötens des Leitungsendes an die Elektrode auf der Anodenseite muß Nickel auch auf der Aluminiumfläche aufgebracht werden, da an der Aluminiumfläche kein Lötmittel hält. Eines der Verfahren, für diesen Zweck Nickel aufzubringen, ist bekannt als das Verfahren des selektiven Bildens einer Elektrode durch stromloses Plattieren (patentamtliche Dokumente JP-A-2000-216410, JP-A-11-17197, JP-A-5-291186 und JP-A-5-335600). Auf einer Oberfläche der Aluminium-Anodenelektrode wird also eine metallische Abscheidungsschicht aus Nickel gebildet, und zum Verhindern, daß die metallische Abscheidung aus Nickel oxidiert, wird darauf noch eine Goldmetallabscheidung gebildet.
  • Die metallischen Abscheidungen, die auf den Metallelektroden gebildet werden, führen außer an der Oberfläche der Anodenelektrode möglicherweise auch auf einem Oberflächenteil der weiteren Metallschicht auf der Anodenseite des Substrats und, auch wenn dies nicht vorgesehen ist, an der Unterfläche der Kathode zu metallischen Ablagerungen, die bewirken, daß die Metallelektrodenschichten dicker werden. Dies erhöht den Einfluß eines unterschiedlichen thermischen Ausdehnungskoeffizienten zwischen der Metallelektrodenschicht und dem n-leitenden Siliziumsubstrat mit dem resultierenden Problem, daß sich die Scheibe stärker wirft.
  • In manchen Fällen kann auch beabsichtigt sein, die Nickelmetallabscheidung und die Goldmetallabscheidung stabil nicht nur auf der Seite der Anodenelektrode, sondern auch auf der Seite der Kathodenelektrode auszubilden. In diesem Fall liegt zwischen der Nickelmetallabscheidung und dem Siliziumsubstrat die Metallelektrode, die z. B. eine Aluminiumelektrode ist. Auch in diesem Fall muß auf die reproduzierbare Gleichmäßigkeit dieser Abscheidungsschichten geachtet werden.
  • Weiterhin werden Verbindungen einer Vielzahl von Diodenbereichen, die im Siliziumsubstrat gebildet sind, mit externen Schaltungen hergestellt mit Ausnahme solcher Diodenbereiche, die fehlerhafte Charakteristiken haben, wie bekannt ist aus JP-UM-B-5-47479 und JP-B-5-57744.
  • Als Maßnahme zum Bilden der Metallelektroden kann auch die Abscheidung aus der Dampfphase angewandt werden. Beim Durchführen dieser Dampfabscheidung kann auf dem Nickel als Substrat eine Sperrschicht geschaffen werden, um das Wachstum einer Legierung aus Nickel und aufgebrachtem Lötmittel in der Nickelmetallabscheidung verhindern zu können. Die Schicht der Nickelmetallabscheidung kann dann dünn sein, mit einer Dicke von etwa 0,7 μm. Vom Standpunkt der erleichterten Bildung einer Metallelektrodenschicht auf einer Fläche mit komplizierter Form, die Stufen aufweist, oder vom Standpunkt der Massenherstellung aus betrachtet ist jedoch die Dampfabscheidung der stromlosen Planierung weit unterlegen. Die stromlose Planierung eignet sich besser für die Bildung der Elektroden aus dem Gesichtspunkt der Kostenreduktion bei der Massenherstellung. Trotzdem ist die Schicht der Nickelmetallabscheidung, die durch stromlose Planierung hergestellt wird, hinsichtlich ihrer Fähigkeit, das Wachstum einer Legierung aus dem Nickel und dem aufgebrachtem Lötmittel in dieser Abscheidung zu verhindern, im Vergleich zur Dampfabscheidung unterlegen. Die durch stromloses Plattieren hergestellte Schicht der Nickelmetallabscheidung muß deshalb etwa 3 um dick sein. Wenn deshalb die stromlose Planierung insoweit durchgeführt wird, als Abschnitte betroffen sind, für die die Planierung der Oberfläche des Siliziumsubstrats nicht notwendig ist, oder soweit die Unterseitenfläche betroffen ist, erhöht die dicke Schicht der Metallabscheidung den Einfluß einer Differenz des thermischen Ausdehnungskoeffizienten zwischen der dicken Metallabscheidung und dem Siliziumsubstrat. Dies führt zu einem verstärkten Biegen oder Werfen der Scheibe und zum Problem, daß das Siliziumsubstrat im schlimmsten Fall aufgrund der resultierenden Materialspannung bricht.
  • Um die erhöhte Materialspannung zu verhindern, wird die Maßnahme angewandt, einen Oxidfilm an der Unterseitenfläche des Siliziumsubstrats zu belassen oder die Unterseitenfläche mit einem Band abzudecken, um sie vom Anhaften von Nickel freizuhalten. Dies führt jedoch zu Problemen hinsichtlich einer Erhöhung der Arbeitsschritte durch den zusätzlichen Schritt des späteren Entfernens des Oxidfilms oder des Abschälens des Bands, zu möglicherweise fehlender Festigkeit des Siliziumsubstrats beim Abschälen des Bands und weiterhin zu einer Verschlechterung der Schichtenqualität aufgrund einer Schichtenkontaminierung durch den Klebstoff des Bands, der sich in der Plattierlösung auflöst.
  • Bei der stromlosen Plattierung mit Nickel haften positiv geladene metallische Ionen Ni+ aus der Plattierlösung an dem zu plattierenden Material aufgrund einer kleinen elektrischen Potentialdifferenz zwischen den Metallionen und dem zu plattierenden Material an und es wächst eine Schicht aus metallischem Ni. Bei einem Gleichrichterelement, bei dem eine p-n-Übergangsschicht gebildet wird, wird durch ein Diffusionspotential an der p-n-Übergangsschicht ein p-leitender Abschnitt negativ geladen und ein n-leitender Abschnitt positiv geladen. Die Metallionen neigen also dazu, leicht an der Anodenelektrode des p-Typs anzuhaften, um eine Metallabscheidung zu bilden. Eine Beobachtung der Situation des Anhaltens der Metallabscheidung zeigt, daß diese allein an der Oberfläche der Anodenseite nur in einem frühen Stadium wächst, in dem zwischen der Anodenseite und der Kathodenseite kein Kurzschluß gebildet wird. Zu dieser Zeit wächst die Metallabscheidung auch an einer Anreißlinie, wo das gleiche Potential wie das der Anode herrscht. Wenn die Metallabscheidung an der Anreißlinie gewachsen ist und dann auch um den Scheibenumfang gewachsen ist, wächst nach einiger Zeit, wenn die Anode und die Kathode durch die über den Umfang der Scheibe gewachsene Metallabscheidung kurzgeschlossen sind, die Metallabscheidung sofort auch auf der Kathodenseite. Dieses sofortige Wachstum der Metallabscheidung resultiert in einer sehr unstabilen Abscheidungsschicht mit variierender Schichtdicke.
  • Angesichts der beschriebenen Probleme ist es ein Ziel der Erfindung, ein Verfahren zum Herstellen eines Halbleiterbauelements anzugeben, durch das eine Metallabscheidung stabil auf der Anodenseite mit geringer Variation der Filmdicke gebildet wird und, soweit erforderlich, die Kathodenseite von der Plattierung freigehalten werden kann, ohne daß irgendwelche zusätzliche Bearbeitung auf der Kathodenseite durchgeführt wird; man bewirkt hierbei, daß die bearbeitete Anodenseite keine Störung bei der später durchgeführten Bearbeitung erzeugt.
  • Die Erfindung löst die dargelegten Probleme. Sie ist in verschiedenen Durch führungsweisen verwirklichbar, die den folgenden Definitionen zu entnehmen sind.
  • Gemäß einer ersten Durchführungsweise bringt man auf jeder Fläche eines Halbleitersubstrats eine Metallelektrode an und bildet an einer der Flächen des Halbleitersubstrats wenigstens eine Anreißlinie, die man mit einer Isolatorschicht abdeckt, und deckt außerdem die Metallelektrode auf dieser einen Seite mit einem Metall einer anderen Art als der der Metallelektrode durch stromloses Plattieren ab.
  • Bei einer anderen Durchführungsform bringt man ebenfalls eine Metallelektrode an jeder Fläche des Halbleitersubstrats und weiterhin eine metallene Feldplatte um den Umfang des Elementenbereichs an einer der Substratflächen an, und nach dem Abdecken der Feldplatte mit einer Isolatorschicht wird die Metallelektrode auf einer der Flächen des Halbleitersubstrats im Elementenbereich mit einem Metall einer anderen Art als dem der Metallelektrode durch stromloses Plattieren bedeckt.
  • Gemäß einem weiteren Aspekt zeichnet sich die Erfindung dadurch aus, daß man an einem Halbleitersubstrat eine erste Metallelektrode für einen Drahtbondanschluß und eine zweite Metallelektrode zum Löten bildet und nach dem Abdecken der ersten Metallelektrode für den Drahtbondanschluß mit einer Isolatorschicht die zweite Metallelektrode zum Löten mit einem Metall einer anderen Art als der der ersten und der zweiten Metallelektrode durch stromloses Plattieren abdeckt.
  • Das erfindungsgemäße Verfahren zum Herstellen eines Halbleiterbauteils kann, wenn bei diesem auf jeder der Flächen eines Halbleitersubstrats eine Metallelektrode anzubringen ist und beide Elektroden zusätzlich metallisiert werden sollen, die Metallelektrode auf einer der Flächen des Halbleitersubstrats und die Metallelektrode auf der anderen Fläche zur Schaffung von zwei auf gleichem Potential liegenden Elektroden verbunden werden und die Metallelektrode auf der einen der Flächen und die Metallelektrode auf der anderen der Flächen mit einem Metall einer anderen Art als dem der Metallelektroden durch stromloses Plattieren abgedeckt werden.
  • Weitere Einzelheiten, Vorteile und Weiterbildungen der Erfindung ergeben sich aus der folgenden Beschreibung bevorzugter Ausführungsbeispiele unter Bezugnahme auf die Zeichnung. Es zeigen:
  • 1 einen Querschnitt durch ein erstes Ausführungsbeispiel;
  • 2 einen Querschnitt durch ein zweites Ausführungsbeispiel;
  • 3 einen Querschnitt durch ein drittes Ausführungsbeispiel;
  • 4 einen Querschnitt unter Darstellung einer Abwandlung des dritten Ausführungsbeispiels;
  • 5 einen Querschnitt durch ein viertes Ausführungsbeispiel;
  • 6 eine Draufsicht auf ein fünftes Ausführungsbeispiel;
  • 7 einen Querschnitt in einer Ebene a-a' in 6;
  • 8 einen Querschnitt durch ein beispielsweises Halbleiterbauteil nach dem Stand der Technik;
  • 9 einen Querschnitt, der ein anderes Beispiel nach dem Stand der Technik zeigt;
  • 10 ein Querschnitt zur Darstellung eines noch weiteren Beispiels nach dem Stand der Technik.
  • Ein Querschnitt einer Einheitszellenstruktur der Diode nach dem Stand der Technik ist in 8 dargestellt. Gemäß 8 ist an einer der Oberflächen eines n-leitenden Siliziumsubstrats 1 eine p-leitende diffundierte Schicht 2 örtlich selektiv gebildet. Um einen Umfangskreis der Oberfläche ist eine Isolatorschicht 3 wie beispielsweise ein Oxidfilm so ausgebildet, daß sie die p-leitende diffundierte Schicht 2 umgibt. An der Oberfläche der p-leitenden diffundierten Schicht 2 ist als Anodenelektrode eine Aluminiumelektrode 4 ausgebildet, so daß mit ihr leicht ein Aluminiumdraht verbunden werden kann. Darüber hinaus ist bei einer planaren Struktur, wie sie zu einer Scheibe bei einem Trend zu einem vergrößerten Durchmesser paßt, eine größere Zahl von ringförmigen p-leitenden Schutzringbereichen 2' auf der Scheibe so gebildet, daß diese die jeweiligen p-leitenden diffundierten Schichten 2 in den aktiven Regionen umgeben. In Kontakt mit jeder der Schutzringregionen 2' ist eine Metallschicht als Spannungsfestigkeitsstruktur gebildet, die eine Feldplatte ist, welche sich auf der Isolatorschicht 3 zum Umfang zu ausbreitet. Die Metallschicht im Abschnitt der Spannungsfestigkeitsstruktur wird zu einer offenen Elektrode 5, die mit keiner äußeren Schaltung verbunden ist. Darüber hinaus ist an der anderen Oberfläche eine Kathodenelektrode gebildet. Diese Elektrode besteht allgemein aus einer Mehrzahl von Schichten, nämlich einer Titanschicht 6, einer Nickelschicht 7 und einer Goldschicht 8 in dieser Reihenfolge von der Seite des Siliziumsubstrats weg, so daß auf der Oberfläche leicht gelötet werden kann.
  • Auf der anodenseitigen Oberfläche des Siliziumsubstrats sind für dessen Aufteilung in Chips von Gleichrichterelementen nach der Ausbildung des Substrats Anreißlinien gitterförmig eingeschnitten worden. Jede der Anreißlinien ist auf der p-leitenden diffundierten Schicht 2 vorgesehen und erreicht diese Schicht über die offene Elektrode 5, so daß sie auf Anodenpotential liegt.
  • 9 zeigt im Querschnitt eine Einheitszellenstruktur einer Diode nach dem Stand der Technik, mit Elektroden, die nach einem an sich bekannten Verfahren des selektiven Bildens von Elektroden durch stromloses Plattieren gebildet sind. Die unter Bezugnahme auf 8 beschriebenen Elementarbereiche sind in 9 ebenso bezeichnet. Auf einer Oberfläche der Aluminium-Anodenelektrode 4 wird eine metallische Abscheidungsschicht 9 aus Nickel gebildet. Jedoch wird im allgemeinen zum Verhindern, daß die metallische Abscheidung 9 aus Nickel oxidiert, darauf noch eine Goldmetallabscheidung 10 gebildet.
  • Da die metallischen Abscheidungen 9, 10 auf den Metallelektroden gebildet werden, entstehen sie außer an der Oberfläche der Aluminiumelektrode 4, die die Anodenelektrode bilden soll, möglicherweise auch auf einem Oberflächenteil der offenen Elektrode 5 und, auch wenn dies nicht vorgesehen ist, an der Unterfläche der Kathode 6, 7, 8. Die metallischen Abscheidungen 9, 10, die auch auf der Oberfläche der offenen Elektrode 5 und gegebenenfalls an der Unterfläche der Kathode ( 10) entstehen, haben die beschriebene nachteilige Folge, daß die Metallelektrodenschichten dicker werden und sich die Scheibe stärker wirft.
  • 10 betrifft den Fall, daß die Nickelmetallabscheidung 9 und die Goldmetallabscheidung 10 stabil nicht nur auf der Seite der Anodenelektrode, sondern auch auf der Seite der Kathodenelektrode auszubilden sind. In diesem Fall zieht sich zwischen der Nickelmetallabscheidung 9 und dem n-leitenden Siliziumsubstrat 1 eine Metallelektrode irgendwelcher Art hindurch, wie gemäß 10 die Aluminiumelektrode 4. In diesem Fall muß auf die reproduzierbare Gleichmäßigkeit dieser Abscheidungsschichten geachtet werden.
  • 1 zeigt im Querschnitt ein erstes Ausführungsbeispiel der Erfindung. Es ist ein Chip eines Gleichrichterelements dargestellt. Es umfaßt ebenso wie das vorherbeschriebene Bauteil nach dem Stand der Technik das n-leitende Siliziumsubstrat 1, auf dessen anodenseitiger Oberseite die p-leitenden diffundierten Schichten 2 und 2' und am Umfang dieser Oberseite die Isolatorschicht 3 gebildet sind. Das abgebildete Beispiel zeigt einen der Chips im Zustand nach dem Aufteilen einer Scheibe in die einzelnen Chips entlang darauf befindlichen Anreißlinien. An einem Schnitt, der eine Seitenfläche des Chips wird, war die – allerdings nicht dargestellte – Anreißlinie eingeschnitten, die bis zur p-leitenden diffundierten Schicht 2 reichte. Die Isolatorschicht 3 wie beispielsweise ein Oxidfilm, oder eine Isolatorschicht 11 aus Polyimid oder dergleichen war ebenfalls über der Anreißlinie vorhanden. Darüber hinaus wird auch auf den Seitenflächen der Scheibe eine Isolatorschicht gebildet. Auf der Oberseite jeder der p-leitenden diffundierten Schichten 2 und 2' befindet sich danach die Aluminiumelektrode 4 als Anodenelektrode bzw die offene Elektrode 5 wie eine Feldplatte ohne Verbindung zu einer externen Schaltung. Darüber hinaus ist an der Unterseite des Siliziumsubstrats 1 die Kathodenelektrode ausgebildet, die wie in Verbindung mit 8 beschrieben aus der Titanschicht 6, der Nickelschicht 7 und der Goldschicht 8 in dieser Reihenfolge von der Seite des Substrats 1 her besteht. Von den oberseitigen, also die Anodenseite des Substrats 1 bildenden Elektroden ist die Oberfläche der offenen Elektrode 5 mit der Isolatorschicht 11 aus Polyimid oder dergleichen bedeckt. Die Elektrode 4 ist, nachdem sie einer Vorbehandlung wie einer Entfettung unterworfen worden ist, mit einer Schicht aus einer Legierung mit Nickel als Hauptelement einschließlich Phosphor bis zu einer Dicke in der Größenordnung von 3 μm plattiert worden. Anschließend ist zur Verhinderung einer Oxidierung des Nickels die Schicht weiterhin mit Gold bis zu einer Dicke in der Größenordnung von 0,2 μm plattiert worden, um so eine Doppelschichtstruktur zu ergeben. Beim beschriebenen Beispiel sind in in der Figur nicht dargestellter Weise die Anreißlinien und die Seitenfläche der Scheibe mit der Isolatorschicht bedeckt. Es liegt somit an den Anreißlinien und der Seitenfläche der Scheibe keine Fläche, die auf gleichem Potential liegt wie die Anodenelektrode, frei. Somit lagern sich beim stromlosen Plattieren keine Metallabscheidungen an den Anreißlinien und an der Seitenfläche der Scheibe ab. Dies wiederum hat zur Folge, daß keine metallischen Abscheidungen an der Kathodenseite anhaften, was es ermöglicht, die gewünschte plattierte Schicht nur auf der Anodenseite auszubilden.
  • 2 zeigt im Querschnitt ein zweites Ausführungsbeispiel der Erfindung. Es ist wieder ein Gleichrichterelement-Chip dargestellt, mit an der Oberseite, also der Anodenseite des n-leitenden Siliziumsubstrats 1 ausgebildeter p-leitender diffundierter Schicht 2 und mit einer ebenfalls oberseits ausgebildeten n-leitenden diffundierten Schicht 12, wobei die Schichten 2 und 12 örtlich selektiv an der Oberseite ausgebildet sind. Am Umfang der Oberseite des Elements ist die Isolatorschicht 3, wie z. B. ein Oxidfihn, gebildet, und auf der Oberfläche der einzelnen p-leitenden diffundierten Schichten 2 sind die Aluminiumelektrode 4 als Anodenelektrode bzw die offene Elektrode 5, die später nicht mit einer externen Schaltung verbunden wird, aufgebracht. Weiterhin ist an der kathodenseitigen Oberfläche die Kathodenelektrode als Schichtung der Titanschicht 6, der Nickelschicht 7 und der Goldschicht 8 in dieser Reihenfolge, ausgehend von der Seite am Substrat 1, gebildet. Die Oberfläche der offenen Elektrode 5 ist mit der Isolatorschicht 11 bedeckt. Durch das Abdecken mit der Isolatorschicht 11 haftet keine metallische Abscheidung an dem abgedeckten Abschnitt an.
  • 3 zeigt im Querschnitt ein drittes Ausführungsbeispiel der Erfindung. Es ist ein Chip eines Gleichrichterelements dargestellt. Es umfaßt ebenso wie die vorherbeschriebenen Bauteile das n-leitende Siliziumsubstrat 1, auf dessen anodenseitiger Oberseite die p-leitenden diffundierten Schichten 2, 2' ausgebildet sind und am Umfang der Oberseite des Elements die Isolatorschicht 3 gebildet ist. Auf der Oberfläche der p-leitenden diffundierten Schicht 2 ist die Aluminiumelektrode 4 als Anodenelektrode aufgebracht. Weiterhin ist an der kathodenseitigen Oberfläche die Kathodenelektrode als Schichtung der Titanschicht 6, der Nickelschicht 7 und der Goldschicht 8 in dieser Reihenfolge, ausgehend von der Seite am Substrat 1, gebildet. Von den p-leitenden diffundierten Schichten 2, 2' sind die Oberflächen derjenigen Endbereiche, die nicht mit einer Metallelektrode belegt sind, mit der Isolatorschicht 3 bedeckt.
  • 4 zeigt insofern eine Abwandlung des dritten Ausführungsbeispiels nach 3, als nach 4 nach dem Aufbringen der Aluminiumelektrode 4 noch die Isolatorschicht 11 gebildet worden ist.
  • 5 zeigt im Querschnitt ein weiteres Ausführungsbeispiel der Erfindung. Hierbei wird das stromlose Plattieren mit den p-leitenden diffundierten Schichten 2 auf der Anodenseite und der Kathodenelektrode an der Kathodenseite bei einem Gleichrichterelement durchgeführt, das elektrisch kurzgeschlossen ist, indem ein überbrückender elektrischer Leiter 13 oder dergleichen angebracht wird. Bei diesem Beispiel wächst die metallische Abscheidung vom Anfang des Plattierens an auch auf der Kathodenseite. Dies führt zu einem simultanen Wachstum der metallischen Abscheidungen auf beiden Seiten des n-leitenden Siliziumsubstrats 1, wodurch die metallische Abscheidung auch auf der Kathodenseite stabil mit einer Dicke hergestellt werden kann, die gleich der der metallischen Abscheidung auf der Anodenseite ist, mit nur kleinen Dickenvariationen. Das Verfahren gemäß 5 ist wirksam, wenn man das Wachsen der metallischen Abscheidungen an beiden Flächen des n-leitenden Siliziumsubstrats 1 durchführt und nicht nur auf der Anodenseite wie bei den Verfahren der ersten drei Beispiele.
  • Die 6 und 7 zeigen die Erfindung anhand eines fünften Ausführungsbeispiels. 6 stellt die Draufsicht auf eine Scheibe dar und 7 zeigt einen Querschnitt in einer Ebene a-a' in 6. Auf der Scheibe sind eine Mehrzahl von Gleichrichterelementen angeordnet. Jedes der Gleichrichterelemente besteht aus: einer der selektiv an der Oberseite, also der Anodenseite des n-leitenden Siliziumsubstrats 1 gebildeten p-leitenden diffundierten Schichten 2, einer der selektiv mit diesen Schichten 2 verbundenen Aluminiumelektroden 4 und der auf der Unterfläche, nämlich der Kathodenseite des Substrats 1, gemeinsam mit allen Elementen verbundenen Kathodenelektrode 6, 7, 8. Bei einem Element, bei dem wenigstens ein Teil der Anodenelektrode durch stromloses Plattieren einer Beschichtung der Aluminiumelektrode 4 mit einem von Aluminium unterschiedlichen Material gebildet wird, wird vom äußersten Umfang der Oberseite des n-leitenden Siliziumsubstrats 1 die Oberfläche jedes Abschnitts mit der Aluminiumelektrode 4 oder der p-leitenden diffundierten Schicht 2 mit dem Isolatorfilm 3 überzogen.
  • Bei diesen Beispielen sind die auf der Oberfläche der Scheibe zurückgelassenen Materialien Oxidschichten oder Passivationsschichten, die keinen Schaden anrichten können. Die so hergestellte Scheibe kann also problemlos zur Aufteilung in Plättchen zertrennt werden.
  • Bei der Beschreibung der Erfindung wurde als Beispiel eine Diode herangezogen. Die Erfindung ist jedoch nicht hierauf beschränkt, sondern kann beispielsweise auch bei Leistungselementen wie einem MOSFET und einem IGBT sowie auch bei einem Leistungs-IC mit MOSFETs, IGBTs und Steuerschaltungen, die in einem Chip integriert sind, angewandt werden. In diesem Fall wird davon ausgegangen, daß an einer Position wie einer Hauptelektrode, mit der ein Hauptanschluß verbunden ist, der das Fließen eines starken Stroms ermöglicht, diese Hauptelektrode zum Anschließen des Hauptanschlusses durch Löten plattiert ist. Andererseits wird an einer Position, mit der ein Anschluß wie ein Steueranschluß oder ein Signalansch1uß, über den nur ein niedriger Strom fließen kann, verbunden ist, diese Verbindung wie üblich durch einen Drahtbondanschluß (wire bonding) hergestellt. Hierbei wird an der plattierten Position auf einer Nickelschicht eine Goldschicht gebildet. Das Anschließen eines Aluminiumdrahts an eine Goldfläche ist jedoch wegen der Bildung der Purpurpest problematisch (nämlich der Bildung einer intermetallischen Verbindung von Gold und Aluminium an der Au-Al-Kontaktstelle, wobei diese Verbindung unter Belastung bei hoher Temperatur zunimmt und eine Widerstandserhöhung oder einen Leiterbruch bewirkt). Deshalb werden Metallelek trodenabschnitte, an denen Drahtbondanschlüsse von Steuer- und Signalanschlüssen durchgeführt werden, von Plattierungen freigehalten. Außerdem kann eine Plattierung, die unnötigerweise an Metallelektroden an solchen Flächen erfolgt, die nicht die Flächen sind, an denen Anschlußleitungen an die Metallelektroden angelötet werden sollen, möglicherweise bewirken, daß Lötmittel, das beim Anlöten der Anschlußleitungen unbeabsichtigterweise zu dieser Fläche geflossen ist, an den unnötigerweise plattierten Elektroden anhaftet, was zu Kurzschlüssen zwischen den Elektroden führen kann. Insofern werden Metallelektrodenabschnitte wie die offene Elektrode als Feldplatte und die Signalanschlüsse frei von Plattierungen gehalten. Dies verhindert ein unnötiges Anwachsen der Dicke der Metallelektroden und somit ein Werfen des Siliziumsubstrats aufgrund unterschiedlicher thermischer Ausdehnungskoeffizienten zwischen der Metallelektrode und dem Siliziumsubstrat.
  • Die Ausführungen gemäß der Erfindung führen zu dem Effekt, daß, wie die ersten, zweiten, dritten und fünften Ausführungsbeispiele zeigen, eine metallische Abscheidung stabil mit kleiner Variation der Schichtdicke anodenseitig deponiert werden kann und die Kathodenseite von Plattierungen freigehalten werden kann, ohne daß zusätzliche Bearbeitungen an der Kathodenseite durchgeführt werden müssen, so daß die Bearbeitung der Anodenseite keine Störungen bei später durchgeführten Verarbeitungen verursacht. Wie das vierte Ausführungsbeispiel zeigt, erlaubt es die Erfindung auch, das Wachstum metallischer Abscheidungen stabil auch auf der Kathodenseite durchzuführen, und zwar von einem frühen Stadium der Bildung der metallischen Abscheidungen an, nämlich durch Kurzschließen der Anodenelektrode und der Kathodenelektrode vom Anfang an, so daß beide Elektroden auf gleichem Potential gehalten werden.

Claims (5)

  1. Verfahren zum Herstellen eines Halbleiterbauteils mit einem Halbleitersubstrat (1) und einer darauf anzubringenden Metallelektrode (4; 6, 7, 8,), sowie mit einem gegenüber Metallablagerungen empfindlichen Bereich, dadurch gekennzeichnet, daß man die Metallelektrode (4; 6, 7, 8,) mit einem Metall einer anderen Art als dem der Metallelektrode durch stromloses Plattieren überdeckt.
  2. Verfahren nach Anspruch 1, bei dem man auf jeder der Hauptflächen des Halbleitersubstrats (1) die Metallelektrode (4; 6, 7, 8) anbringt und an einer der Flächen des Halbleitersubstrats wenigstens eine Anreißlinie bildet, dadurch gekennzeichnet, daß man nach dem Abdecken der Anreißlinie mit einer Isolatorschicht (11) die Metallelektrode (4) auf dieser einen Seite mit dem Metall einer anderen Art als dem der Metallelektrode durch stromloses Plattieren überdeckt.
  3. Verfahren nach Anspruch 1 oder 2, bei dem man auf einer der Hauptflächen des Halbleitersubstrats (1) einen Elementenbereich (2, 2') bildet, mit einer Metallelektrode (4; 6, 7, 8) an jeder der Flächen des Halbleitersubstrats und weiterhin mit einer metallischen Feldplatte (5) um den Umfang des Elementenbereichs, dadurch gekennzeichnet, daß man nach dem Abdecken der Feldplatte (5) mit einer Isolatorschicht (11) die Metallelektrode (4) auf einer der Flächen des Halbleitersubstrats (1) im Elementenbereich (2) mit dem Metall einer anderen Art als dem der Metallelektrode durch stromloses Plattieren überdeckt.
  4. Verfahren nach einem der Ansprüche 1 bis 3, bei dem man am Halbleitersubstrat (1) eine erste Metallelektrode für einen Drahtbondanschluß und eine zweite Metallelektrode zum Löten bildet, dadurch gekennzeichnet, daß man nach dem Abdecken der ersten Metallelektrode für den Drahtbondanschluß mit einer Isolatorschicht die zweite, anzulötende Metallelektrode mit dem Metall einer anderen Art als dem der ersten und der zweiten Metallelektrode durch stromloses Plattieren überdeckt.
  5. Verfahren nach einem der Ansprüche 1 bis 4, bei dem man auf jeder der Hauptflächen des Halbleitersubstrats (1) eine Metallelektrode (4; 6, 7, 8) anbringt, dadurch gekennzeichnet, daß man die Metallelektrode (4) auf einer der Flächen des Halbleitersubstrats (1) und die Metallelektrode (6, 7, 8) auf der anderen Fläche zur Schaffung von zwei auf gleichem Potential liegenden Elektroden verbindet (13) und die Metallelektrode auf der einen der Flächen und die Metallelektrode auf der anderen der Flächen mit dem Metall einer anderen Art als dem der Metallelektroden durch stromloses Plattieren überdeckt.
DE102004027176.3A 2003-06-09 2004-06-03 Verfahren zum Herstellen von Halbleiterbauteilen Active DE102004027176B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003-163401 2003-06-09
JP2003163401A JP3831846B2 (ja) 2003-06-09 2003-06-09 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE102004027176A1 true DE102004027176A1 (de) 2005-01-13
DE102004027176B4 DE102004027176B4 (de) 2016-11-03

Family

ID=33534565

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004027176.3A Active DE102004027176B4 (de) 2003-06-09 2004-06-03 Verfahren zum Herstellen von Halbleiterbauteilen

Country Status (3)

Country Link
US (1) US7368380B2 (de)
JP (1) JP3831846B2 (de)
DE (1) DE102004027176B4 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5283326B2 (ja) * 2006-10-27 2013-09-04 三菱電機株式会社 半導体装置およびその製造方法
KR101190942B1 (ko) 2008-02-12 2012-10-12 미쓰비시덴키 가부시키가이샤 탄화규소 반도체 장치
WO2009142077A1 (ja) * 2008-05-22 2009-11-26 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
JP5428362B2 (ja) 2009-02-04 2014-02-26 富士電機株式会社 半導体装置の製造方法
JP5707709B2 (ja) 2009-03-23 2015-04-30 富士電機株式会社 半導体装置の製造方法
JP6063629B2 (ja) * 2012-03-12 2017-01-18 ローム株式会社 半導体装置および半導体装置の製造方法
US20130277711A1 (en) * 2012-04-18 2013-10-24 International Rectifier Corporation Oscillation Free Fast-Recovery Diode
US8836090B1 (en) * 2013-03-01 2014-09-16 Ixys Corporation Fast recovery switching diode with carrier storage area
KR20180095590A (ko) * 2016-01-19 2018-08-27 미쓰비시덴키 가부시키가이샤 전력용 반도체 장치 및 전력용 반도체 장치를 제조하는 방법
CN108520899A (zh) * 2018-06-08 2018-09-11 西安电子科技大学 渐变Al组分AlGaN/GaN肖特基二极管及其制备方法
US10950596B2 (en) * 2018-10-03 2021-03-16 Semiconductor Components Industries, Llc Diode with current sensor
JP7392329B2 (ja) 2019-08-26 2023-12-06 株式会社デンソー 半導体装置
WO2023286692A1 (ja) * 2021-07-14 2023-01-19 株式会社デンソー 半導体ウェハ

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4264646A (en) * 1979-03-12 1981-04-28 Xerox Corporation Selectively electrolessly depositing a metal pattern on the surface of a laminar film
JPS55153330A (en) * 1979-05-18 1980-11-29 Mitsubishi Electric Corp Manufacture of semiconductor device
DE3018499A1 (de) * 1980-05-14 1981-11-19 Siemens AG, 1000 Berlin und 8000 München Halbleiterbauelement
JPS642357A (en) 1987-06-25 1989-01-06 Fuji Electric Co Ltd Manufacture of semiconductor device
US5309632A (en) * 1988-03-28 1994-05-10 Hitachi Chemical Co., Ltd. Process for producing printed wiring board
FR2676594B1 (fr) 1991-05-17 1997-04-18 Sgs Thomson Microelectronics Procede de prise de contact sur un composant semiconducteur.
JPH0547479A (ja) 1991-08-09 1993-02-26 Tokyo Electric Co Ltd 放電灯点灯装置
JPH05335600A (ja) 1992-05-29 1993-12-17 Nec Corp ダイオード素子
JPH06209058A (ja) * 1993-01-12 1994-07-26 Mitsubishi Electric Corp 半導体装置及びその製造方法,並びにその実装方法
JP3387282B2 (ja) * 1995-08-03 2003-03-17 日産自動車株式会社 半導体装置の構造及びその製造方法
US6233017B1 (en) * 1996-09-16 2001-05-15 Microsoft Corporation Multimedia compression system with adaptive block sizes
US6110763A (en) * 1997-05-22 2000-08-29 Intersil Corporation One mask, power semiconductor device fabrication process
JPH1117197A (ja) 1997-06-24 1999-01-22 Hitachi Ltd ショットキーダイオードおよびその製造方法
US6083375A (en) * 1998-11-02 2000-07-04 International Business Machines Corporation Process for producing corrosion-resistant terminal metal pads for thin film packages
JP2000216410A (ja) 1999-01-22 2000-08-04 Hitachi Ltd ショットキ―バリアダイオ―ドの製造方法
JP2000216184A (ja) * 1999-01-25 2000-08-04 Sanyo Electric Co Ltd 半導体装置およびその製造方法
US6329288B1 (en) * 1999-01-25 2001-12-11 Sanyo Eelctric Co., Ltd. Semiconductor device and manufacturing method thereof
US6326701B1 (en) * 1999-02-24 2001-12-04 Sanyo Electric Co., Ltd. Chip size package and manufacturing method thereof
US6404061B1 (en) * 1999-02-26 2002-06-11 Rohm Co., Ltd. Semiconductor device and semiconductor chip
US6181569B1 (en) * 1999-06-07 2001-01-30 Kishore K. Chakravorty Low cost chip size package and method of fabricating the same
US6451681B1 (en) * 1999-10-04 2002-09-17 Motorola, Inc. Method of forming copper interconnection utilizing aluminum capping film
EP1277347A1 (de) * 2000-04-11 2003-01-22 Koninklijke Philips Electronics N.V. Vorrichtung zur videokodierung und dekodierung
JP2002026515A (ja) * 2000-07-07 2002-01-25 Toshiba Corp プリント配線板およびその製造方法
JP3655181B2 (ja) * 2000-09-28 2005-06-02 株式会社東芝 半導体装置およびそのパッケージ
KR20020077884A (ko) * 2000-11-17 2002-10-14 코닌클리케 필립스 일렉트로닉스 엔.브이. 블록 매칭 프로세스를 사용하는 비디오 코딩 방법
US6596611B2 (en) * 2001-05-01 2003-07-22 Industrial Technology Research Institute Method for forming wafer level package having serpentine-shaped electrode along scribe line and package formed
US7193326B2 (en) * 2003-06-23 2007-03-20 Denso Corporation Mold type semiconductor device
US6974776B2 (en) * 2003-07-01 2005-12-13 Freescale Semiconductor, Inc. Activation plate for electroless and immersion plating of integrated circuits

Also Published As

Publication number Publication date
US20050158979A1 (en) 2005-07-21
JP3831846B2 (ja) 2006-10-11
US7368380B2 (en) 2008-05-06
JP2004363518A (ja) 2004-12-24
DE102004027176B4 (de) 2016-11-03

Similar Documents

Publication Publication Date Title
DE102006052202B3 (de) Halbleiterbauelement sowie Verfahren zur Herstellung eines Halbleiterbauelements
DE102008047916B4 (de) Halbleiterbauelement mit Mehrfachschichtmetallisierung und dazugehöriges Verfahren
DE19745575A1 (de) Struktur einer Anschlußelektrode und Verfahren für ihre Bildung
DE102006015112B4 (de) Halbleitervorrichtung und elektrisches Leistungshalbleiterprodukt
DE102006044691A1 (de) Elektronisches Bauteil und Verfahren zum Herstellen
DE102004027176B4 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE10231385A1 (de) Halbleiterchip mit Bondkontaktstellen und zugehörige Mehrchippackung
DE102006028342A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102007007142A1 (de) Nutzen, Halbleiterbauteil sowie Verfahren zu deren Herstellung
EP3401950B1 (de) Verfahren zur herstellung eines leistungshalbleitermoduls
DE112013006790B4 (de) Halbleitervorrichtungen und Verfahren zum Fertigen einer Halbleitervorrichtung
DE102006036798A1 (de) Elektronisches Bauteil und Verfahren zum Herstellen
DE102019210821A1 (de) Halbleitervorrichtung und Leistungsumsetzungsvorrichtung
DE19507547C2 (de) Verfahren zur Montage von Chips
DE4126766C2 (de) Hochfrequenz-und Hochleistungshalbleitereinrichtung und Verfahren zur Herstellung derselben
DE1589695A1 (de) Verfahren zum Herstellen von Halbleiterbauelementen aus einer Halbleiterplatte
DE102004048688B4 (de) Leistungs-Halbleitervorrichtung
DE3343367A1 (de) Halbleiterbauelement mit hoeckerartigen, metallischen anschlusskontakten und mehrlagenverdrahtung
DE112012001078B4 (de) Träger für eine optoelektronische Struktur und optoelektronischer Halbleiterchip mit solch einem Träger
DE10023834A1 (de) Verfahren zur Schichtbildung und -strukturierung
DE1952499A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE102012213555B4 (de) Verfahren zur Herstellung eines Leistungshalbleitermoduls
DE112016006717T5 (de) Leistungs-halbleitereinheit
DE102007002807A1 (de) Chipanordnung und Verfahren zur Herstellung einer Chipanordnung
DE4222785C2 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
8127 New person/name/address of the applicant

Owner name: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

8110 Request for examination paragraph 44
R081 Change of applicant/patentee

Owner name: FUJI ELECTRIC CO., LTD, JP

Free format text: FORMER OWNER: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

Effective date: 20111006

Owner name: FUJI ELECTRIC CO., LTD., JP

Free format text: FORMER OWNER: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

Effective date: 20111006

R082 Change of representative

Representative=s name: BOEHMERT & BOEHMERT, DE

Effective date: 20111006

Representative=s name: BOEHMERT & BOEHMERT ANWALTSPARTNERSCHAFT MBB -, DE

Effective date: 20111006

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final