DE102004040414A1 - Verdrahtungssubstrat eines Halbleiterbauteils mit Außenkontaktanschlussflecken für Außenkontakte und Verfahren zur Herstellung desselben - Google Patents

Verdrahtungssubstrat eines Halbleiterbauteils mit Außenkontaktanschlussflecken für Außenkontakte und Verfahren zur Herstellung desselben Download PDF

Info

Publication number
DE102004040414A1
DE102004040414A1 DE102004040414A DE102004040414A DE102004040414A1 DE 102004040414 A1 DE102004040414 A1 DE 102004040414A1 DE 102004040414 A DE102004040414 A DE 102004040414A DE 102004040414 A DE102004040414 A DE 102004040414A DE 102004040414 A1 DE102004040414 A1 DE 102004040414A1
Authority
DE
Germany
Prior art keywords
wiring substrate
contact pads
rubber
external contact
elastic material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102004040414A
Other languages
English (en)
Other versions
DE102004040414B4 (de
Inventor
Holger Dipl.-Ing. Wörner
Michael Dipl.-Ing. Bauer
Rainer Dipl.-Phys. Steiner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to DE102004040414A priority Critical patent/DE102004040414B4/de
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to EP05770056.9A priority patent/EP1779428B1/de
Priority to KR1020077006299A priority patent/KR100889840B1/ko
Priority to CNB2005800351647A priority patent/CN100530625C/zh
Priority to PCT/DE2005/001278 priority patent/WO2006017998A2/de
Priority to JP2007526192A priority patent/JP5059607B2/ja
Publication of DE102004040414A1 publication Critical patent/DE102004040414A1/de
Application granted granted Critical
Publication of DE102004040414B4 publication Critical patent/DE102004040414B4/de
Priority to US11/676,869 priority patent/US7638418B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114—Pad being close to via, but not surrounding the via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0133—Elastomeric or compliant polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/091—Locally and permanently deformed areas including dielectric material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

Die Erfindung betrifft ein Verdrahtungssubstrat (5) eines Halbleiterbauteils mit Außenkontaktanschlussflecken (3) für Außenkontakte eines Halbleiterbauteils. Dazu weist das starre Verdrahtungssubstrat (5) eine Oberseite (7) mit Aussparungen (8) auf, wobei die Aussparungen (8) ein gummielastisches Material (9) aufweisen. Die Außenkontaktanschlussflecken (3) sind auf dem gummielastischen Material (9) angeordnet. Ferner betrifft die Erfindung ein Verfahren zur Herstellung eines derartigen Verdrahtungssubstrats (5), wobei während des Herstellungsverfahrens gummielastische Materialflecken (25) in eine Vorstufe eines Polymerkunststoffes eingedrückt werden.

Description

  • Die Erfindung betrifft ein Verdrahtungssubstrat eines Halbleiterbauteils mit Außenkontaktanschlussflecken für Außenkontakte und Verfahren zur Herstellung desselben. Dabei sollen vorzugsweise als Außenkontakte Lotkugeln auf die Außenkontaktanschlussflecken aufgebracht werden.
  • Derartige Verdrahtungssubstrate werden für Halbleiterbauteilgehäuse verwendet, die auch als BGA-Gehäuse (Ball Grid Array) oder als LBGA-Gehäuse (Large Ball Grid Array) bekannt sind.
  • Eines der Probleme dieser Verdrahtungssubstrate ist die Zuverlässigkeit, mit der eine Verbindung zwischen den Außenkontaktanschlussflecken des Verdrahtungssubstrats und einer übergeordneten Schaltungsplatine hergestellt werden kann. Bei zyklischen thermischen Belastungen werden aufgrund des Vorliegens unterschiedlicher Materialien mit unterschiedlichen thermischen Ausdehnungskoeffizienten zyklische mechanische Scherbelastungen auf die Lotverbindungen ausgeübt. Bei Vibrationsbelastungen kommen zusätzlich zu den Scherbelastungen der zyklischen thermischen Beanspruchungen noch Druckschwankungen hinzu, die in der Summe zu Mikrorissen oder zum Versagen der Verbindung führen können.
  • Im Stand der Technik werden viele unterschiedliche Verfahren verwendet, um die Zuverlässigkeit der Lotballverbindungen mit übergeordneten Schaltungsplatinen zu verbessern. Einige Verfahren basieren auf der Gestaltung der Lotverbindungen, um die mechanische Belastung zu vermindern. Andere Verfahren versuchen die Materialeigenschaften der Gehäusepackungen derart anzupassen, dass diese mechanischen Belastungen vermindert werden, wie z.B. durch Einfügen von Halbleiterchipklebstoffschichten. Einige dieser Lösungen haben den Nachteil, dass die Anpassung der Gehäusesubstrate sehr stark von der spezifischen Ausführungsform der Gehäuse abhängig ist. Diese Lösungen erfordern zusätzliche komplexe und teure Fertigungsverfahren. Diese Probleme vergrößern sich noch, wenn zu kleineren Abständen zwischen den Lötkontakten und zu kleineren Anschlussrastermaßen übergegangen wird.
  • Außerdem wird ein Übergang von bleihaltigen zu bleifreien Lotmaterialien aufgrund unterschiedlicher Eigenschaften der jeweiligen Materialien die Probleme in Bezug auf die Belastungsgrenzen von Lotkugeln als Außenkontakte nicht vermindern sondern eher erhöhen. Weitere Möglichkeiten die Probleme zu lösen, bestehen darin, ein zusätzliches Material in Form eines Underfillers zwischen das Verdrahtungssubstrat des Gehäuses und der übergeordneten Schaltungsplatine zu bringen. Dieses erfordert aber einen zusätzlichen Prozessschritt beim Herstellen von Schaltungsplatinen und erschwert ein Auswechseln oder Instandsetzen von Baugruppen auf den Schaltungsplatinen.
  • Weitere Lösungsansätze im Stand der Technik sehen vor, dass die Kontakte selbst flexibel ausgeführt werden, z.B., indem die Außenkontakte Federelemente bilden oder aus flexiblen Materialien in Form von Elastomerbällen mit gummielastischen Kernen ausgeführt werden. Jedoch sind diese Varianten mit flexiblen Kontakten sehr kostenintensiv und für die Massenfertigung ungeeignet. Außerdem ergeben sich Zuverlässigkeits probleme durch die geringe Robustheit dieser Federelemente oder Elastomerbälle als Außenkontakte.
  • Aus der Druckschrift: "Stress free area array structures for flipchips and chipscale devices" von R. Fillian at all, 14th European micro electronics and packaging conference and exhibition, Friedrichshafen, Deutschland, 23.- 25. Juni 2003 Seiten 308 – 312, sind Flip-Chip-Bauteile, Halbleiterchipgrößengehäuse und BGA-Gehäuse bekannt, die Lotbälle aufweisen, welche über einen luftgefüllten Hohlraum angeordnet sind, wie es dort in 1 gezeigt wird oder über einen mit einem elastischen Material aufgefüllten Hohlraum angeordnet sind. Derartige so genannte "Floating Pad"-Lotbälle erfordern ein sehr komplexes auf eine spezifische militärische Anwendung bezogenes kostenintensives Fertigungsverfahren und sind deshalb für die Massenproduktion ebenfalls nicht geeignet. Im Prinzip werden die Hohlräume oder die mit Elastomer gefüllten Hohlräume durch Aufbringen von zusätzlichen komplexen Schichten auf das Verdrahtungssubstrat realisiert.
    •
  • Aufgabe der Erfindung ist es, ein Verdrahtungssubstrat eines Halbleiterbauteils mit Außenkontaktflecken für Außenkontakte anzugeben und ein Verfahren zur Herstellung desselben zu schaffen, mit dem die Zuverlässigkeit für Bauteile mit Lotbällen als Außenkontakte erhöht werden kann. Außerdem ist es Aufgabe der Erfindung, ein Verfahren anzugeben, das für die Massenfertigung von preiswerten Halbleiterbauteilen geeignet ist.
  • Diese Aufgabe wird mit dem Gegenstand der unabhängigen Ansprüche gelöst. Vorteilhafte Weiterbildung der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Erfindungsgemäß wird ein Verdrahtungssubstrat eines Halbleiterbauteils mit Außenkontaktanschlussflecken zum Anbringen von Außenkontakten bereitgestellt. Dazu weist das starre Verdrahtungssubstrat eine Unterseite mit einer Verdrahtungsstruktur und eine Oberseite mit Aussparungen auf. In den Aussparungen ist ein gummielastisches Material angeordnet, wobei Außenkontaktanschlussflecken auf dem gummielastischen Material angeordnet sind.
  • Dieses erfindungsgemäße Verdrahtungssubstrat unterscheidet sich von den bisherigen Lösungen dadurch, dass keine zusätzlichen Schichten auf das Verdrahtungssubstrat aufzubringen sind, sondern vielmehr das Verdrahtungssubstrat selber dazu dient, Aussparungen bereitzustellen, die mit einem entsprechenden gummielastischen Material auffüllbar sind, auf dessen Oberseite metallische Außenkontaktanschlussflecken vorgesehen werden können, die auch ihrerseits starre Außenkontakte aufnehmen dürfen und dennoch den Außenkontakten ermöglichen, auf Druckwechselbelastungen und zyklische thermische Belastungen nachzugeben, indem das gummielastische Material in den Aussparungen zusammengepresst und gedehnt wird und ebenso in der Lage ist, auf Scherbelastungen zu reagieren, indem das gummielastische Material in den Aussparungen Kippbewegungen der metallischen Kontaktanschlussflecken zulässt.
  • In einer bevorzugten Ausführungsform der Erfindung bildet die Oberseite des gummielastischen Materials mit der Oberseite des Verdrahtungssubstrats eine koplanare Fläche aus. Diese koplanare Fläche hat den Vorteil, dass ohne Übergänge eine beliebige Verdrahtungsstruktur und Zuführungsleitungen, zu Außenkontaktanschlussflecken, zu Kontaktanschlussflecken und/oder zu Durchkontakten mit hoher Präzision und ohne zusätzliche Fertigungsschritte hergestellt werden können.
  • Die Aussparungen in dem Substrat können durch einfaches Eindrücken von gummielastischen Materialflecken an den für Außenkontakte vorgesehenen Positionen in eine Vorstufe des Substrats bereitgestellt werden. Um dabei eine koplanare Fläche zu erwirken, wird das Substratmaterial der Vorstufe lediglich zu einer zäh viskosen Masse vorgewärmt. Folglich kann das Ausbilden von Aussparungen und das Füllen derselben durch einfache Drucktechnik realisiert werden und benötigt keine aufwendigen lithografischen Beschichtungs-, Justage-, Belichtungs-, Entwicklungs-, Fixierungs- und Montageverfahren.
  • In einer weiteren bevorzugten Ausführungsform der Erfindung weist das gummielastische Material Silicone, Siliconelastomere und/oder Gele, sowie geschlossenporige weichporöse Materialien auf. Diese Materialien haben den Vorteil, dass sie einerseits die metallischen Außenkontaktanschlussflecken sicher verankern können und zum anderen den Vorteil, dass sie eine Nachgiebigkeit besitzen und somit Ungenauigkeiten und Durchmesserdifferenzen der Lotkugeln ausgleichen können. Darüber hinaus können sie Stöße, Druckwechselbelastungen, sowie Scherbelastungen bei entsprechenden thermischen zyklischen Tests widerstehen.
  • Dabei ist es relativ unerheblich, welche Form die Aussparungen beim Eindrücken des elastischen Materials in die Oberseite der zäh viskosen Vorstufe des Substratmaterials einnehmen. Es kann sogar von Vorteil sein, dass die Aussparungen eines einzigen Verdrahtungssubstrats unterschiedliche Tiefen aufweisen. Dort wo die Druckwechselbelastung oder die Scherwechselbelastung besonders hoch ist, können tiefere Aussparungen im Substrat vorgesehen werden, indem gummielastische Materi alflecken von größerem Volumen vor dem Eindrücken in das zäh viskose Material des Substrats vorbereitet werden.
  • Ein weiteres Merkmal der vorliegenden Erfindung ist es, dass die flächige Erstreckung der mit gummielastischen Material aufgefüllten Aussparung größer ist als die flächige Erstreckung der metallischen Außenkontaktanschlussflecken. Bei dieser erfindungsgemäßen Maßnahme wird die Wirkung des gummielastischen Materials weiter erhöht, da auch eine Nachgiebigkeit zwischen dem Rand der metallischen Kontaktanschlussflecken und dem Rand der Aussparungen gewährleistet ist.
  • In einer weiteren bevorzugten Ausführungsform der Erfindung weist das Verdrahtungssubstrat Zufuhrleitungen von der Verdrahtungsstruktur zu den Außenkontaktflecken auf. Diese Zufuhrleitungen können im Vergleich zu der flächigen Erstreckung der Außenkontaktflecken kleiner gestaltet werden, sodass sie der Nachgiebigkeit des gummielastischen Materials in den Aussparungen folgen können, ohne zu reißen oder zu brechen.
  • Außerdem kann das Verdrahtungssubstrat Durchkontakte durch das Verdrahtungssubstrat aufweisen, welche mit den Zufuhrleitungen in Verbindung stehen und somit einen elektrischen Zugriff auf die Außenkontaktanschlussflecken ermöglichen. Da die Elastizität der Durchgangsleitungen nicht so groß ist, dass sie einer gummielastischen Verformung folgen kann, werden diese relativ starren Durchkontakte in der Nachbarschaft der gummielastischen Materialflecken angeordnet. Über die Zufuhrleitungen werden dann diese Durchkontakte mit den Außenkontaktanschlussflächen verbunden.
  • Eine weitere Möglichkeit die Anwendbarkeit des gummielastischen Materials unter einer Außenkontaktanschlussfläche zu verbreitern liegt darin, leitende Partikel in dem gummielastischen Material unterzubringen. Diese leitenden Partikel müssen einerseits eine hohe Verformbarkeit aufweisen, außerdem eine große Nachgiebigkeit besitzen, und schließlich müssen sie den erwarteten starken Bewegungen der Außenkontaktanschlussflecken nachvollziehen. Für eine derartige Kontaktierungsaufgabe, ohne die gummielastischen Eigenschaften des Materials unterhalb der Außenkontaktanschlussflächen zu beeinträchtigen, sind so genannte "Kohlenstoff-Nanoröhren" geeignet.
  • Derartige Kohlenstoff-Nanoröhren sind Hohlröhren mit einer einwandigen oder mehrwandigen hexagonalen Anordnung von Kohlenstoffatomen und weisen einen Durchmesser zwischen wenigen Nanometern und einigen hundert Nanometern auf. Da Kohlenstoff-Nanoröhren auf ihrer Länge von zehn Nanometern bis einigen Millimetern keine Korngrenzen besitzen, sind ihre Verformbarkeit und Elastizität und Nachgiebigkeit wesentlich größer als bei Metallpartikeln, die in üblichen elektrisch leitenden Kunststoffverbindungen eingebaut werden. Auch die Strombelastbarkeit der Kohlenstoff-Nanoröhren ist mit 1 × 109 A/cm2 wesentlich größer. Darüber hinaus ist aufgrund der fehlenden Korngrenzen die Zugfestigkeit extrem hoch und liegt zwischen 5 × 1010 Pa bis 5 × 1013 Pa um mehrere Größenordnungen höher als bei üblichen Metallpartikeln, sodass eine Unterbrechung der Kontaktfähigkeit, wenn derartige Kohlenstoff-Nanoröhren mit einem gummielastischen Material gemischt werden, äußerst gering.
  • Für eine weitere Ausführungsform der Erfindung ist es vorgesehen, dass die Außenkontaktanschlussflecken eine Lotbe schichtung eines bleifreien Lötmaterials aufweisen. Dieses bleifreie Lötmaterial verbessert einerseits die Umweltverträglichkeit und erleichtert das Recyceln derartiger Verdrahtungssubstrate und hat darüber hinaus den Vorteil, dass Außenkontakte aus Lotkugeln auf einfachste Weise mit den Außenkontaktanschlussflächen verbunden werden können.
  • In einer weiteren Ausführungsform der Erfindung ist auf der Verdrahtungsstruktur des Verdrahtungssubstrats ein Halbleiterchip angeordnet, der mit seinen Flipchip-Kontakten direkt mit Kontaktanschlussflächen der Verdrahtungsstruktur verbunden sein kann. Im Falle eines Halbleiterchips mit Kontaktflächen auf der aktiven Oberseite, werden diese mit der Verdrahtungsstruktur über entsprechende Bondverbindungen elektrisch mit der Verdrahtungsstruktur des Verdrahtungssubstrats verbunden. Für die Wirkungsweise und das Zusammenwirken zwischen einer übergeordneten Schaltungsplatine und den Außenkontakten des Halbleiterbauteils ist es nicht entscheidend, ob der Halbleiterchip mit Flipchip-Kontakten oder mit Bondverbindungen ausgestattet ist.
  • Entscheidend ist lediglich, dass das Substrat, das die Außenkontaktflächen trägt, mit dem Halbleiterchip über die Kunststoffgehäusemasse mechanisch eng verbunden ist, sodass Ausdehnungsunterschiede zwischen dem Halbleitermaterial und der übergeordneten Schaltungsplatine, die üblicherweise aus einem faserverstärkten Epoxidharz besteht, sich auch noch auf die Lotverbindung zwischen dem Verdrahtungssubstrat des Halbleiterbauteils und der übergeordneten Schaltungsplatine auswirkt. Ein erfindungsgemäßes gummielastisches Nachgeben der Außenkontaktanschlussflächen kann die mechanische Beanspruchung zwischen Halbleiterbauteil und übergeordneter Schaltungsplatine soweit abmildern, dass die Gefahr eines Fehlkon taktes oder eines Abrisses eines Außenkontaktes vermieden wird.
  • Ein Verfahren zur Herstellung eines Verdrahtungssubstrats eines Halbleiterbauteils mit Außenkontaktanschlussflecken zum Anbringen von Außenkontakten weist nachfolgende Verfahrensschritte auf. Zunächst wird eine Grundplatte mit Durchkontakten an vorbestimmten Positionen hergestellt, wobei die Grundplatte eine Vorstufe eines Polymerkunststoffes aufweist. Anschließend wird selektiv eine Schicht aus gummielastischem Material auf eine Oberseite der Grundplatte aufgebracht, wobei die Schicht voneinander beabstandete gummielastische Materialflecken aufweist. Danach wird eine Kupferfolie unter Einpressen der gummielastischen Materialflecken mithilfe der Außenkontaktanschlussflecken auf die Vorstufe des Polymerkunststoffes der Grundplatte laminiert. Bei diesem Laminieren wird eine koplanare Grenzfläche zwischen Kupferfolie und Oberseite der Grundplatte ausgebildet. Anschließend kann die Kupferfolie zu Außenkontaktanschlussfläcken und Zuführungen zu den Durchkontakten strukturiert werden. Dieses Strukturieren erfolgt über Lithografie- und Ätztechnik. Danach wird der Polymerkunststoff der Grundplatte unter Bilden eines starren freitragenden Verdrahtungssubstrats ausgehärtet.
  • Dieses Verfahren hat den Vorteil, dass mit relativ groben Auftragstechniken, wie Drucktechniken, die gummielastischen Materialflecken realisiert werden können. Derartige Drucktechniken sind als Strahldrucktechnik, als Siebdrucktechnik oder als Schablonendrucktechnik bekannt und liefern ein Muster von gummielastischen Materialflecken auf der Grundplatte. Die Kupferfolie wird beim Eindrücken dieser gummielastischen Materialflecken in die zäh viskose Kunststoffmasse der Grundplatte durch entsprechende Laminierungswerkzeuge unterstützt.
  • Die Dicke der Kunststofffolie kann deshalb der Dicke der Außenkontaktanschlussflächen entsprechen.
  • Nach dem Eindrücken der Außenkontaktanschlussflächen bzw. des gummielastischen Materials in das Substrat kann praktisch die Kupferfolie in Zuführungen und Außenkontaktanschlussflächen strukturiert werden. Vor diesem Strukturieren oder auch nach diesem Strukturieren wird der Polymerkunststoff der Grundplatte unter Bilden eines starren freitragenden Verdrahtungssubstrats ausgehärtet. Bei diesem Aushärten vernetzen sich die Kettenmoleküle des Polymers zu einem Raummuster, das mechanisch äußerst stabil ist.
  • In einem alternativen Verfahren zur Herstellung eines Verdrahtungssubstrats eines Halbleiterbauteils mit Außenkontaktanschlussflecken zum Anbringen von Außenkontakten wird zunächst ebenfalls eine Grundplatte mit Durchkontakten an vorbestimmten Positionen bereitgestellt. Dabei stellt die Grundplatte eine Vorstufe eines Polymerkunststoffes dar. Derartige Vorstufen sind Polymerkunststoffe, die noch nicht vollständig vernetzt sind und somit bei relativ niedrigen Temperaturen einen Erweichungspunkt aufweisen, bei dem die starre Vorstufe eines Polymerkunststoffes in eine zäh viskose Masse übergeht. Bei Raumtemperatur ist diese Vorstufe fest, sodass auf die Grundplatte selektiv eine Schicht aus gummielastischem Material auf die Oberseite der Grundplatte aufgebracht werden kann. Dabei weist die Schicht voneinander beabstandete gummielastische Materialflecken auf, die an vorbestimmten Positionen der Grundplatte angeordnet sind.
  • Alternativ zum obigen Verfahren wird nun keine Metallfolie auflaminiert, sondern eine kupferkaschierte Folie vorbereitet, deren Metallkaschierung bereits strukturiert ist und me tallische Außenkontaktanschlussflecken aufweist. Die Anordnung der Außenkontaktanschlussflecken auf der Folie entspricht der Anordnung der gummielastischen Materialflecken auf der Grundplatte, auf die die strukturierte metallkaschierte Folie nun ausgerichtet wird. Dabei ist es vorteilhaft, wenn das Folienmaterial selbst einen transparenten Kunststoff aufweist, sodass die Ausrichtung erleichtert wird. Anschließend werden beim Laminieren die gummielastischen Materialflecken auf der Oberseite der Grundplatte und die Außenkontaktanschlussflächen in die Vorstufe des Polymerkunststoffes der Grundplatte eingepresst. Dazu wird die Grundplatte auf die Erweichungstemperatur der Vorstufe des Polymerkunststoffes aufgeheizt. Dabei entsteht eine koplanare Grenzschicht zwischen Folie und Oberseite der Grundschicht.
  • Nach diesem Schritt werden die Außenkontaktanschlussflächen der Außenkontaktflecken freigelegt. Dieses kann einerseits dadurch erfolgen, dass die entsprechenden Bereiche der kupferkaschierten Folie freigelegt werden, indem durch photolithographische Schritte die Trägerfolie an den Stellen der Außenkontaktanschlussflecken aufgelöst wird, oder durch Abziehen der Trägerfolie von der koplanaren Grenzschicht. Abschließend kann der Polymerkunststoff der Grundplatte unter Bilden eines starren freitragenden Verdrahtungssubstrats ausgehärtet werden. Bei diesem Aushärten wird die Vorstufe des Polymerkunststoffes stärker vernetzt und erhält damit eine größere Formstabilität.
  • Bei einer weiteren Variante des Verfahrens werden die gummielastischen Materialflecken nicht auf der Grundplatte vorbereitet, sondern auf entsprechend vorbereiteten metallischen Außenkontaktanschlussflächen einer strukturierten metallkaschierten und eventuell transparenten Kunststoffträgerfolie aufgebracht. Diese Verbundfolie, die bereits Außenkontaktanschlussflecken und die gummielastischen Materialflecken aufweist, kann dann auf die Oberfläche, unter Eindringen der gummielastischen Materialflecken in die Vorstufe des Polymerkunststoffes der Grundplatte auflaminiert werden. Die transparente Kunststoffträgerfolie kann anschließend nach Aushärten der Grundplatte von der sich bildenden koplanaren Grenzschicht zwischen Folie und Oberseite der Grundplatte abgezogen werden.
  • In allen drei Verfahrensvarianten entsteht abschließend ein freitragendes Verdrahtungssubstrat, auf dessen Unterseite eine Verdrahtungsstruktur aufgebracht werden kann, die mit den Durchkontakten in Verbindung steht und Bindungen zu einem aufzubringenden Halbleiterchip ermöglicht. Ferner können Lötstopplackschichten sowohl auf der Oberseite als auch auf der Unterseite des freitragenden Verdrahtungssubstrats aufgebracht werden, um lediglich die Außenkontaktanschlussflächen auf der Oberseite und entsprechende Kontaktanschlussflächen für Verbindungen mit den aufzubringenden Halbleiterchips freizulassen. Diese Kontaktanschlussflächen sind unterschiedlich auf dem Verdrahtungssubstrat angeordnet, je nachdem ob ein Halbleiterchip direkt mit seinen Flipchip-Kontakten auf der Verdrahtungsstruktur anzuschließen ist, oder ob ein Halbleiterchip über Bondverbindungen mit dem Verdrahtungssubstrat und der darauf befindlichen Verdrahtungsstruktur zu verbinden ist.
  • In allen drei Verfahren zum Einpressen der gummielastischen Materialflecken in das Material der Grundplatte wird ein Muster an mit gummielastischen Material gefüllten Aussparungen in dem Verdrahtungssubstrat geschaffen, durch das die Dicke des Verdrahtungssubstrats nicht erhöht wird und keinerlei zu sätzliche Beschichtungen des Verdrahtungssubstrats zur Erzeugung eines gummielastischen Bereichs unterhalb eines Außenkontaktanschlussfleckes erforderlich wird.
  • Mit diesem Verfahren sind durch kostengünstige Verfahrensschritte Verdrahtungssubstrate herstellbar, die keine zusätzlichen, die Dicke des Substrats vergrößernden, gummielastischen Strukturen erfordern, und dennoch wird eine mechanische Entkopplung zwischen Halbleiterbauteil und übergeordneter Schaltungsplatine ermöglicht. Da die Dimensionen der gummielastischen Materialflecken frei wählbar sind, können auch unterschiedliche Tiefen der Aussparungen, die mit gummielastischem Material gefüllt sind, im Verdrahtungssubstrat erreicht werden.
  • Zusammenfassend ist festzustellen, dass mit dem erfindungsgemäßen Verdrahtungssubstrat eines Halbleiterbauteils die Kräfte, die zwischen dem Halbleiterbauteilgehäuse und einer übergeordneten Leiterplatte bzw. Schalungsplatine wirken, besser aufgenommen werden können, weil unterhalb der gehäuseseitigen Außenkontaktanschlussflecken jeweils eine gummielastische Schicht in das Verdrahtungssubstrat integriert ist. Da diese Schicht in den Grundkörper bzw. die Grundplatte des Verdrahtungssubstrats eingebettet ist und dort bereits bei der Substratherstellung an entsprechenden Positionen vorgesehen ist, wird die Herstellung derartiger gummielastischer Muster vereinfacht und somit kostengünstiger.
  • Die gummielastische Schicht unterhalb der Außenkontaktanschlussflecken erlaubt bei Einwirkung äußerer Kräfte auf den Lotkontakt eine begrenzte Auslenkung, vorzugsweise in Z-Richtung und ermöglicht somit eine Spannungsabsorbtion bzw. eine Dämpfung bei Vibrationsbelastungen. Die Dicke der gummi elastischen Schicht kann je nach notwendiger Beanspruchung variiert werden, um so einen optimalen Ausgleich zwischen Robustheit und Flexibilität der Verbindung zu erreichen. Auch innerhalb eines Bauteils kann die Dicke variiert werden, um stärker beanspruchte Kontakte, bspw. Außenkontakte in den Ecken eines Verdrahtungssubstrats, zu entlasten.
  • Somit ergeben sich zusammenfassend nachfolgende Vorteile:
    • 1. Eine höhere Zuverlässigkeit der Verbindung, insbesondere bei Falltests, die eine Zugbelastung in Z-Richtung bewirken, aber auch bei Temperaturzyklentests auf einer Leiterplattenebene.
    • 2. Ein Ankontaktieren beim Testen wird aufgrund der gummielastisch gelagerten Außenkontaktanschlussflächen verbessert.
    • 3. Für den Endkunden entfällt ein Unterfüllen des Zwischenraums zwischen Halbleiterbauteilgehäuse und übergeordneter Schaltungsplatte, sodass das Anbringen der Halbleiterbauteile mit ihren Außenkontakten auf der übergeordneten Schaltungsplatine einfacher erfolgen kann.
    • 4. Der Herstellungsprozess derartiger gummielastisch abgefederter Außenkontaktanschlussflecken kann kostengünstig erfolgen.
  • Somit wird eine spannungsabsorbierende Schicht in dem Verdrahtungssubstrat bzw. in einem Substratinterposer innerhalb der Außenkontaktanschlussflecken bzw. der Ballpads geschaffen und damit eine teilweise mechanische Entkoppelung von Gehäuse und übergeordneter Schaltungsplatine erreicht.
    •
  • Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.
  • 1 zeigt einen schematischen Querschnitt durch einen Abschnitt eines Verdrahtungssubstrats;
  • 2 zeigt einen schematischen Querschnitt durch eine Grundplatte einer Vorstufe eines Polymerkunststoffs;
  • 3 zeigt einen schematischen Querschnitt durch die Grundplatte gemäß 1 nach Aufbringen von gummielastischen Materialflecken;
  • 4 zeigt einen schematischen Querschnitt durch die Grundplatte gemäß 2 nach Aufbringen einer Metallfolie;
  • 5 zeigt einen schematischen Querschnitt durch die Grundplatte gemäß 4 nach Eindrücken der gummielastischen Materialflecken in die Grundplatte;
  • 6 zeigt einen schematischen Querschnitt der Grundplatte nach Strukturieren der Metallfolie zu Kontaktanschlussflächen und Zuleitungen;
  • 7 zeigt einen schematischen Querschnitt durch ein Verdrahtungssubstrat gemäß der Erfindung;
  • 8 zeigt einen schematischen Querschnitt durch einen Abschnitt eines Halbleiterbauteils einer ersten Ausführungsform der Erfindung, montiert auf eine übergeordnete Schaltungsplatine;
  • 9 zeigt einen schematischen Querschnitt durch einen Abschnitt eines Halbleiterbauteils einer zweiten Aus führungsform der Erfindung, montiert auf eine übergeordnete Schaltungsplatine.
  • 1 zeigt einen schematischen Querschnitt durch einen Abschnitt eines Verdrahtungssubstrats 5. Das Verdrahtungssubstrat 5 weist eine Grundplatte 24 auf, die eine Oberseite 7 und eine Unterseite 6 besitzt. In die Grundplatte 24 ist von der Oberseite 7 aus ein gummielastisches Material 9 eingelegt, das einen gummielastischen Materialfleck 25 bildet und einer Aussparung 8 in der Oberseite 7 des Verdrahtungssubstrats 5 auffüllt.
  • Der in die Grundplatte 24 eingelassene gummielastische Materialfleck 25 weist eine Oberseite 10 auf, die mit der Oberseite 7 des Verdrahtungssubstrats 5 eine koplanare Fläche 11 ausbildet. Auf der koplanaren Fläche 11 des Verdrahtungssubstrats 5 ist im Bereich der gummielastischen Materialflecken 25 ein metallischer Außenkontaktanschlussfleck 3 angeordnet. Die flächige Erstreckung 13 des Außenkontaktanschlussflecks 3 ist kleiner als die flächige Erstreckung 12 des gummielastischen Materialflecks 25.
  • Da der gummielastische Materialfleck 25 nachgiebig ist, können Scherbelastungen aufgrund von thermischen Verspannungen oder Vibrationsbelastungen, die auf den Außenkontaktanschlussflecken 3 wirken, abgebaut und/oder gedämpft werden. Dazu kann die Tiefe t der Aussparungen 8 eines Verdrahtungssubstrats 5 eines Halbleiterbauteils an die erwarteten Belastungen angepasst werden, sodass bspw. Eckkontakte mit einer dickeren gummielastischen Schicht als Außenkontakte 4 im Zentrum des Halbleiterbauteils gepuffert werden.
  • Eine in diesem Querschnitt nicht sichtbare Zufuhrleitung verbindet den Außenkontaktanschlussfleck 3 und damit den auf ihn angebrachten Außenkontakt 4 mit einer Verdrahtungsstruktur 15, die auf der Unterseite 6 des Verdrahtungssubstrats 5 angeordnet ist. Die Oberseite 7 des Verdrahtungssubstrats 5 ist derart mit einer oberen Lötstopplackschicht 28 bedeckt, dass sie die Außenkontaktanschlussflecken 3 freilässt, welche die Außenkontakte 4 tragen. Auf der Unterseite 6 wird die Verdrahtungsstruktur 15 von einer unteren Lötstopplackschicht 29 vor Beschädigungen geschützt. Die Vorteile eines derartigen Verdrahtungssubstrats 5 mit gummielastisch gelagertem Außenkontakt 4 wurden bereits oben erörtert und werden deshalb an dieser Stelle weggelassen.
  • Die 2 bis 7 zeigen schematische Querschnitte durch einzelne Komponenten bei der Herstellung eines Verdrahtungssubstrats für Halbleiterbauteile. Komponenten mit gleichen Funktionen, wie in 1, werden in den 1 bis 7 mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert. Die Herstellung derartiger Verdrahtungssubstrate kann unabhängig von Halbleiterchipherstellern von Zulieferfirmen übernommen werden, die bisher metallische Flachleiterrahmen geliefert haben.
  • 2 zeigt einen schematischen Querschnitt durch eine Grundplatte 24 aus einer Vorstufe eines Polymerkunststoffes. Die Grundplatte 24 weist eine Oberseite 7 und eine Unterseite 6 auf. Von der Oberseite 7 zur Unterseite 6 sind Durchkontakte 16 in der Grundplatte 24 an vorgesehenen Positionen angeordnet. Diese Durchkontakte 16 dienen dazu, die herzustellenden Außenkontaktanschlussflecken auf der Oberseite 7 der Grundplatte 24 mit einer herzustellenden Verdrahtungsstruktur auf der Unterseite 6 der Grundplatte 24 zu verbinden.
  • 3 zeigt einen schematischen Querschnitt durch die Grundplatte 24 gemäß 1 nach Aufbringen von gummielastischen Materialflecken 25. Diese gummielastischen Materialflecken 25 können eine unterschiedliche Dicke aufweisen, um damit unterschiedlich tiefe Aussparungen in der Grundplatte 24, die mit gummielastischem Material 9 gefüllt sind, herzustellen.
  • 4 zeigt einen schematischen Querschnitt durch die Grundplatte 24 gemäß 2 nach Aufbringen einer Metallfolie 26. Diese Metallfolie 26 wird aufgebracht, um anschließend auf die Oberfläche 7 der Grundplatte 24 laminiert zu werden. Bei dem Laminierungsvorgang wird die Grundplatte 24 aus einer Vorstufe eines polymeren Kunststoffes zu einer zäh viskosen Masse erwärmt und die Metallfolie 26 unter Einpressen der gummielastischen Metallflecken 25 in die Grundplatte 24 auflaminiert. Dabei wird auch eine Verbindung zwischen dem Durchkontakt 16 und der Metallfolie 26 bereitgestellt.
  • 5 zeigt einen schematischen Querschnitt durch die Grundplatte 24 gemäß 4 nach Eindrücken der gummielastischen Materialflecken 25 in die Grundplatte 24, wobei eine koplanare Oberfläche 11 aus den Oberseiten 10 der gummielastischen Materialflecken 25 und der Oberseite 7 der Grundplatte 24 entsteht. Bei dem Eindrücken der gummielastischen Materialflecken 25 in die zäh viskose Vorstufe des Polymerkunststoffes der Grundplatte 24 dringen die gummielastischen Metallflecken 25 bis zu einer Tiefe t in die Grundplatte 24 ein. Wenn auch die Tiefe t in diesem Beispiel für die gezeigten drei gummielastischen Metallflecken 25 gleich ist, so kann sie doch, wie oben bereits erwähnt, auch unterschiedlich sein und sich nach der erwarteten Belastung der anzubringenden Außenkontaktanschlussflecken 3 richten.
  • 6 zeigt einen schematischen Querschnitt der Grundplatte 24 nach Strukturieren der Metallfolie 26 der 5 zu Außenkontaktanschlussflecken 3 und Zufuhrleitungen 14. Die Zufuhrleitungen 14 sind schmale Leiterbahnen, welche die Außenkontaktanschlussflecken 3 mit entsprechenden Durchkontakten 16 verbinden, die derart positioniert sind, dass sie die gummielastischen Metallflecken 25 in ihrer Verformbarkeit nicht beeinträchtigen. Um eine hohe Verformbarkeit der gummielastischen Materialflecken 25 zu erreichen, sind diese aus isolierenden Siliconen, Siliconelastomeren, Gelen oder weichporösen isolierenden Materialien hergestellt und für das Leiten des elektrischen Stroms nicht geeignet. In einer Variation der in 6 gezeigten gummielastischen Materialflecken 25 können diese mit entsprechend nachgiebig elektrisch leitfähigen Partikeln, die in der Literatur als Kohlenstoff-Nanoröhren bekannt sind, aufgefüllt sein, sodass Durchkontakte 16 auch unterhalb, d.h. im Bereich der gummielastischen Metallflecken 25, in der Grundplatte 24 vorgesehen werden können.
  • 7 zeigt einen schematischen Querschnitt durch ein Verdrahtungssubstrat 5 gemäß einer Ausführungsform der Erfindung. Die in 6 gezeigte Vorstufe eines Verdrahtungssubstrats 5 ist durch das Aufbringen einer oberen Lötstopplackschicht 28 auf die Oberseite 7 der Verdrahtungsplatte 5 unter Freilassen der Außenkontaktanschlussflecken 3 komplettiert. Außerdem wird auf die Unterseite 6 die Verdrahtungsstruktur 15 aufgebracht, die ihrerseits durch eine untere Lötstopplackschicht 29 vor Beschädigungen geschützt werden kann. Diese untere Verdrahtungsstruktur 15 dient dazu, über die Durchkontakte 16 die Außenkontaktanschlussflecken 3 auf der Oberseite 7 des Verdrahtungssubstrats mit einem Halbleiterchip auf der Unterseite 6 des Verdrahtungssubstrats elektrisch 5 zu verbinden.
  • 8 zeigt einen schematischen Querschnitt durch einen Abschnitt eines Halbleiterbauteils 1 einer ersten Ausführungsform der Erfindung, das auf eine übergeordnete Schaltungsplatine 30 montiert ist. Komponenten mit gleichen Funktionen, wie in den vorgehenden Figuren, werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert. Das Verdrahtungssubstrat 5 mit seinem gummielastisch abgefederten Außenkontaktanschlussfleck 3 weist einen Außenkontakt 4 auf. Dieser Außenkontakt 4 ist über den Außenkontaktanschlussflecken 3 mit einer Zufuhrleitung 14, sowie einem Durchkontakt 16 einer Verdrahtungsstruktur 15 auf der Unterseite 6 des Verdrahtungssubstrats 5 verbunden. Die Verdrahtungsstruktur 15 weist Kontaktanschlussflächen 27 auf, die in diesem Halbleiterbauteil 1 der ersten Ausführungsform der Erfindung mit einem Flipchip-Kontakt 21 eines Halbleiterchips 17 in Verbindung stehen.
  • Der Außenkontakt 4 ist seinerseits mit einem Lotfleck 31 einer Leiterbahnstruktur 32 auf der Oberseite 33 der übergeordneten Schaltungsplatine 30 verbunden. Durch den, in dem Verdrahtungssubstrat 5 des Halbleiterbauteils 1 eingegrabenen gummielastischen Materialfleck 25 können Druckwechselbelastungen in Form von Vibrationen und Scherbelastungen durch Thermospannungen gummielastisch abgefedert und aufgefangen werden, sodass diese Verbindung zwischen dem Halbleiterbauteil 1 und der übergeordneten Schaltungsplatine 30 über einen derartigen gummielastisch abgefederten Außenkontakt 4 eine höhere Zuverlässigkeit aufweisen.
  • 9 zeigt einen schematischen Querschnitt durch einen Abschnitt eines Halbleiterbauteils 2 einer zweiten Ausführungsform der Erfindung, der auf eine übergeordnete Schaltungsplatine 30 montiert ist. Komponenten mit gleichen Funktionen wie in 8 werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert.
  • Diese zweite Ausführungsform eines Halbleiterbauteils 2 gemäß der Erfindung unterscheidet sich von dem Halbleiterbauteil, das in 8 gezeigt wird, dadurch, dass die aktive Oberseite 22 des Halbleiterchips 18 Kontaktflächen 23 aufweist, die über eine Bondverbindung 19 mit der Kontaktanschlussfläche 27 der Verdrahtungsstruktur 15 auf der Unterseite 6 des Verdrahtungssubstrats 5 verbunden sind. Darüber hinaus ist die Rückseite 34 des Halbleiterchips 18 über eine Klebstoffschicht 35 mit dem Verdrahtungssubstrat 5 mechanisch verbunden. Der Halbleiterchip 18 mit der Bondverbindung 19, sowie die Strukturen auf der Unterseite 6 des Verdrahtungssubstrats 5 sind von einer Kunststoffgehäusemasse 20 umgeben, die den gesamten Aufbau des Halbleiterbauteils 2 vor Beschädigungen schützt.
    • 1
    Halbleiterbauteil (erste Ausführungsform)
    2
    Halbleiterbauteil (zweite Ausführungsform)
    3
    Außenkontaktanschlussfleck
    4
    Außenkontakt
    5
    Verdrahtungssubstrat
    6
    Unterseite des Verdrahtungssubstrats bzw. der
    Grundplatte
    7
    Oberseite des Verdrahtungssubstrats bzw. der
    Grundplatte
    8
    Aussparung
    9
    gummielastisches Material
    10
    Oberseite des gummielastischen Materials
    11
    koplanare Fläche bzw. Grenzschicht
    12
    flächige Erstreckung des gummielastischen Ma
    terials
    13
    flächige Erstreckung des Außenkontaktan
    schlussfleckens
    14
    Zufuhrleitung
    15
    Verdrahtungsstruktur
    16
    Durchkontakt
    17
    Halbleiterchip mit Flipchip-Kontakt
    18
    Halbleiterchip mit Kontaktfläche
    19
    Bondverbindung
    20
    Kunststoffgehäusemasse
    21
    Flipchip-Kontakt
    22
    aktive Oberseite des Halbleiterchips
    23
    Kontaktfläche
    24
    Grundplatte
    25
    gummielastischer Materialfleck
    26
    Metallfolie bzw. Kupferfolie
    27
    Kontaktanschlussfläche
    28
    obere Lötstopplackschicht
    29
    untere Lötstopplackschicht
    30
    übergeordnete Schaltungsplatine
    31
    Lotfleck
    32
    Leiterbahnstruktur
    33
    Oberseite der Schaltungsplatine
    34
    Rückseite des Halbleiterchips
    35
    Klebstoffschicht
    t
    Tiefe einer Aussparung

Claims (21)

  1. Verdrahtungssubstrat eines Halbleiterbauteils (1, 2) mit Außenkontaktanschlussflecken (3) zum Anbringen von Außenkontakten (4), wobei das starre Verdrahtungssubstrat (5) eine Unterseite (6) mit einer Verdrahtungsstruktur (15) und eine Oberseite (7) mit Aussparungen (8) aufweist, und wobei in den Aussparungen (8) ein gummielastisches Material (9) angeordnet ist und die Außenkontaktanschlussflecken (3) auf dem gummielastischen Material (9) angeordnet sind.
  2. Verdrahtungssubstrat nach Anspruch 1, dadurch gekennzeichnet, dass eine Oberseite (10) des gummielastischen Materials (9) mit der Oberseite (7) des Verdrahtungssubstrats (5) eine koplanare Fläche (11) ausbilden.
  3. Verdrahtungssubstrat nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, dass das gummielastische Material (9) Silicone, Siliconelastomere, Gele oder geschlossenporige weichporöse Materialien aufweist.
  4. Verdrahtungssubstrat nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Aussparungen (8) in einem einzigen Verdrahtungssubstrat (5) unterschiedliche Tiefen (t) aufweist.
  5. Verdrahtungssubstrat nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass eine flächige Erstreckung (12) der mit gummielastischem Material (9) aufgefüllten Aussparungen (8) größer ist als die flächige Erstreckung (13) der Außenkontaktanschlussflecken (3).
  6. Verdrahtungssubstrat nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Verdrahtungssubstrat (5) Zufuhrleitungen (14) von der Verdrahtungsstruktur (15) zu Außenkontaktanschlussflecken (3) aufweist.
  7. Verdrahtungssubstrat nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Verdrahtungssubstrat (5) Durchkontakte (16) durch das Verdrahtungssubstrat (5) aufweist, die mit Zufuhrleitungen (14) zu den Außenkontaktanschlussflecken (3) elektrisch in Verbindung stehen.
  8. Verdrahtungssubstrat nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Außenkontaktanschlussflecken (3) eine Lotbeschichtung eines bleifreien Lötmaterials aufweisen.
  9. Verdrahtungssubstrat nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass auf der Verdrahtungsstruktur (15) ein Halbleiterchip (17) angeordnet ist.
  10. Verdrahtungssubstrat nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass auf der Verdrahtungsstruktur (15) ein Halbleiterchip (17) mit Flipchip-Kontakten (21) angeordnet ist.
  11. Verdrahtungssubstrat nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass auf der Verdrahtungsstruktur (15) ein Halbleiterchip (17) mit Bondverbindungen (19) zu der Verdrahtungsstruktur (15) angeordnet ist.
  12. Halbleiterbauteil mit einem Halbleiterchip (17) und einem Verdrahtungssubstrat (5), das auf Außenkontaktanschlussflecken (3) angeordnete Außenkontakte (3???) aufweist, wobei das starre Verdrahtungssubstrat (5) eine Unterseite (6) mit dem Halbleiterchip (17) und einer Verdrahtungsstruktur (15) und eine Oberseite (7) mit Aussparungen (8) aufweist, und wobei in den Aussparungen (8) ein gummielastisches Material (9) angeordnet ist und die Außenkontaktanschlussflecken (3) auf dem gummielastischen Material (10) angeordnet sind.
  13. Halbleiterbauteil nach Anspruch 12, dadurch gekennzeichnet, dass der Halbleiterchip (17) auf dem Verdrahtungssubstrat (5) in eine Kunststoffgehäusemasse (20) eingebettet ist.
  14. Halbleiterbauteil nach Anspruch 12 oder Anspruch 13, dadurch gekennzeichnet, dass der Halbleiterchip (17) Flipchip-Kontakte (21) aufweist, die mit der Verdrahtungsstruktur (15) elektrisch in Verbindung stehen.
  15. Halbleiterbauteil nach Anspruch 12 oder Anspruch 13, dadurch gekennzeichnet, dass der Halbleiterchip (17) auf seiner aktiven Oberseite (22) Kontaktflächen (23) aufweist, die mit der Verdrahtungsstruktur (15) über Bondverbindungen (19) elektrisch in Verbindung stehen.
  16. Verfahren zur Herstellung eines Verdrahtungssubstrats (5) eines Halbleiterbauteils (1, 2) mit Außenkontaktanschlussflecken (3) zum Anbringen von Außenkontakten (4), wobei das Verfahren folgende Verfahrensschritte aufweist: – Herstellen einer Grundplatte (24) mit Durchkontakten (16) an vorbestimmten Positionen, wobei die Grundplatte (24) eine Vorstufe eines Polymerkunststoffes aufweist, – Selektives Aufbringen einer Schicht aus gummielastischem Material (9) auf eine Oberseite (7) der Grundplatte (24), wobei die Schicht voneinander beabstandete gummielastische Materialflecken (25) aufweist, – Laminieren einer Kupferfolie (26) unter Einpressen der gummielastischen Materialflecken (25) mit den Außenkontaktanschlussflecken (3) in die Vorstufe des Polymerkunststoffes der Grundplatte (24) und Bilden einer koplanaren Grenzschicht (11) zwischen Kupferfolie (26) und Oberseite (7) der Grundplatte (24), – Strukturieren der Kupferfolie (26) zu Außenkontaktanschlussflecken (3) und Zuführleitungen (14) zu den Durchkontakten (16), – Aushärten des Polymerkunststoffes der Grundplatte (24) unter Bilden eines starren freitragenden Verdrahtungssubstrats (5).
  17. Verfahren zur Herstellung eines Verdrahtungssubstrats (5) eines Halbleiterbauteils (1, 2) mit Außenkontaktanschlussflecken (3) zum Anbringen von Außenkontakten (4), wobei das Verfahren folgende Verfahrensschritte aufweist: – Herstellen einer Grundplatte (24) mit Durchkontakten (16) an vorbestimmten Positionen, wobei die Grundplatte (24) eine Vorstufe eines Polymerkunststoffes aufweist, – Selektives Aufbringen einer Schicht aus gummielastischem Material (9) auf eine Oberseite (7) der Grundplatte (24), wobei die Schicht voneinander beabstandete gummielastische Materialflecken (25) aufweist, – Laminieren einer mit Außenkontaktanschlussflecken (3) strukturierten kupferkaschierten Folie unter Ausrichten der Außenkontaktanschlussflecken (3), wobei die Anordnung der Außenkontaktanschlussflecken (3) den gummielastischen Materialflecken (25) entspricht, – Einpressen der gummielastischen Materialflecken (25) mit den Außenkontaktanschlussflecken (3) in die Vorstufe des Polymerkunststoffes der Grundplatte (24) unter Bilden einer koplanaren Grenzschicht (11) zwischen Folie und Oberseite (7) der Grundschicht (24), – Freilegen der Außenkontaktanschlussflecken (3), – Aushärten des Polymerkunststoffes der Grundplatte (24) unter Bilden eines starren freitragenden Verdrahtungssubstrats (5).
  18. Verfahren nach Anspruch 16 oder Anspruch 17, dadurch gekennzeichnet, dass eine obere Lötstopplackschicht (28) unter Freilegen der Außenkontaktanschlussflecken (3) auf die Oberseite (7) des freitragenden Verdrahtungssubstrats (5) aufgebracht wird.
  19. Verfahren nach einem der Ansprüche 16 bis 18, dadurch gekennzeichnet, dass auf die Außenkontaktanschlussflächen (3) eine Lotschicht selektiv aufgebracht wird.
  20. Verfahren nach einem der Ansprüche 16 bis 19, dadurch gekennzeichnet, dass die Unterseite (6) des freitragenden Verdrahtungssubstrats (5) mit einer Verdrahtungsstruktur (15) beschichtet wird.
  21. Verfahren nach einem der Ansprüche 16 bis 20, dadurch gekennzeichnet, dass die Unterseite (6) des freitragenden Verdrahtungssubstrats (5) mit einer Lötstopplackschicht unter Freilassen von Kontaktanschlussflächen (27) der Verdrahtungsstruktur (15) beschichtet wird.
DE102004040414A 2004-08-19 2004-08-19 Verfahren zur Herstellung eines Verdrahtungssubstrats eines Halbleiterbauteils mit Außenkontaktanschlussflecken für Außenkontakte Expired - Fee Related DE102004040414B4 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE102004040414A DE102004040414B4 (de) 2004-08-19 2004-08-19 Verfahren zur Herstellung eines Verdrahtungssubstrats eines Halbleiterbauteils mit Außenkontaktanschlussflecken für Außenkontakte
KR1020077006299A KR100889840B1 (ko) 2004-08-19 2005-07-20 외부 콘택용 외부 콘택 패드를 포함하는 반도체 구성요소의 와이어링 기판의 제조 방법
CNB2005800351647A CN100530625C (zh) 2004-08-19 2005-07-20 包含外部接触垫片的半导体部件的布线衬底及其制造方法
PCT/DE2005/001278 WO2006017998A2 (de) 2004-08-19 2005-07-20 Verdrahtungssubstrat eines halbleiterbauteils mit aussenkontaktanschlussflecken für aussenkontakte und verfahren zur herstellung desselben
EP05770056.9A EP1779428B1 (de) 2004-08-19 2005-07-20 Verfahren zur herstellung eines verdrahtungssubstrats eines halbleiterbauteils mit aussenkontaktanschlussflecken für aussenkontakte
JP2007526192A JP5059607B2 (ja) 2004-08-19 2005-07-20 外部接触部の外部接触パッドを含んだ半導体部品の配線基板、および、その製造方法
US11/676,869 US7638418B2 (en) 2004-08-19 2007-02-20 Wiring substrate of a semiconductor component comprising rubber-elastic pads embedded in said wiring substrate and method for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004040414A DE102004040414B4 (de) 2004-08-19 2004-08-19 Verfahren zur Herstellung eines Verdrahtungssubstrats eines Halbleiterbauteils mit Außenkontaktanschlussflecken für Außenkontakte

Publications (2)

Publication Number Publication Date
DE102004040414A1 true DE102004040414A1 (de) 2006-03-02
DE102004040414B4 DE102004040414B4 (de) 2006-08-31

Family

ID=35745461

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004040414A Expired - Fee Related DE102004040414B4 (de) 2004-08-19 2004-08-19 Verfahren zur Herstellung eines Verdrahtungssubstrats eines Halbleiterbauteils mit Außenkontaktanschlussflecken für Außenkontakte

Country Status (7)

Country Link
US (1) US7638418B2 (de)
EP (1) EP1779428B1 (de)
JP (1) JP5059607B2 (de)
KR (1) KR100889840B1 (de)
CN (1) CN100530625C (de)
DE (1) DE102004040414B4 (de)
WO (1) WO2006017998A2 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8895358B2 (en) * 2009-09-11 2014-11-25 Stats Chippac, Ltd. Semiconductor device and method of forming cavity in PCB containing encapsulant or dummy die having CTE similar to CTE of large array WLCSP
US9960130B2 (en) 2015-02-06 2018-05-01 UTAC Headquarters Pte. Ltd. Reliable interconnect
KR20220109753A (ko) 2021-01-29 2022-08-05 삼성전자주식회사 포스트를 포함하는 반도체 패키지
US11948853B2 (en) 2021-05-06 2024-04-02 QUALCOMM Technologies Incorporated High-power die heat sink
US11929299B2 (en) 2021-05-06 2024-03-12 Qualcomm Incorporated High-power die heat sink with vertical heat path
WO2022236215A1 (en) * 2021-05-06 2022-11-10 Qualcomm Technologies, Inc. High-power die heat sink with vertical heat path
CN114980492A (zh) * 2022-06-28 2022-08-30 昆山国显光电有限公司 线路板组件、显示屏及电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5759047A (en) * 1996-05-24 1998-06-02 International Business Machines Corporation Flexible circuitized interposer with apertured member and method for making same
US20020025587A1 (en) * 2000-06-27 2002-02-28 Seiko Epson Corporation Semiconductor device and method for manufacturing the same
US20020030288A1 (en) * 1998-03-23 2002-03-14 Seiko Epson Corporation Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
US6399896B1 (en) * 2000-03-15 2002-06-04 International Business Machines Corporation Circuit package having low modulus, conformal mounting pads

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6433948A (en) * 1987-07-29 1989-02-03 Hitachi Chemical Co Ltd Wiring board for mounting semiconductor element
US5716218A (en) * 1991-06-04 1998-02-10 Micron Technology, Inc. Process for manufacturing an interconnect for testing a semiconductor die
JPH0846084A (ja) * 1994-08-02 1996-02-16 Shinko Electric Ind Co Ltd 表面実装型半導体パッケージ及びその製造方法並びに半導体装置
US6020220A (en) * 1996-07-09 2000-02-01 Tessera, Inc. Compliant semiconductor chip assemblies and methods of making same
US6417029B1 (en) 1996-12-12 2002-07-09 Tessera, Inc. Compliant package with conductive elastomeric posts
US5900674A (en) * 1996-12-23 1999-05-04 General Electric Company Interface structures for electronic devices
JPH10270496A (ja) * 1997-03-27 1998-10-09 Hitachi Ltd 電子装置、情報処理装置、半導体装置並びに半導体チップの実装方法
JP2001094227A (ja) * 1999-09-20 2001-04-06 Shinko Electric Ind Co Ltd 半導体チップ実装用の配線基板と該基板を用いた半導体チップの実装方法
JP2001217514A (ja) * 2000-02-03 2001-08-10 Denso Corp 多層配線基板
US6555908B1 (en) * 2000-02-10 2003-04-29 Epic Technologies, Inc. Compliant, solderable input/output bump structures
US6358836B1 (en) * 2000-06-16 2002-03-19 Industrial Technology Research Institute Wafer level package incorporating elastomeric pads in dummy plugs
US6417019B1 (en) * 2001-04-04 2002-07-09 Lumileds Lighting, U.S., Llc Phosphor converted light emitting diode
JP4105409B2 (ja) * 2001-06-22 2008-06-25 株式会社ルネサステクノロジ マルチチップモジュールの製造方法
DE10134011B4 (de) * 2001-07-12 2007-08-16 Infineon Technologies Ag Trägersubstrat, das zur Kontaktierung mit einer integrierten Schaltung vorgesehen ist
JP3891838B2 (ja) * 2001-12-26 2007-03-14 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP2003198068A (ja) * 2001-12-27 2003-07-11 Nec Corp プリント基板、半導体装置、およびプリント基板と部品との電気的接続構造
JP2003264256A (ja) * 2002-03-08 2003-09-19 Hitachi Ltd 半導体装置
JP3952375B2 (ja) * 2002-03-25 2007-08-01 富士通株式会社 チップ実装体、チップ実装体の製造方法、及び、電子機器
JP2003318322A (ja) * 2002-04-25 2003-11-07 Matsushita Electric Ind Co Ltd インターポーザ基板およびその製造方法、ならびに半導体装置およびその製造方法
JP2004128364A (ja) * 2002-10-07 2004-04-22 Renesas Technology Corp 半導体パッケージおよび半導体パッケージの実装構造体
JP3905032B2 (ja) * 2002-12-20 2007-04-18 シャープ株式会社 半導体装置、および、その製造方法
KR20040069513A (ko) * 2003-01-29 2004-08-06 삼성전자주식회사 신뢰성 높은 볼 그리드 어레이 패키지와 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5759047A (en) * 1996-05-24 1998-06-02 International Business Machines Corporation Flexible circuitized interposer with apertured member and method for making same
US20020030288A1 (en) * 1998-03-23 2002-03-14 Seiko Epson Corporation Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
US6399896B1 (en) * 2000-03-15 2002-06-04 International Business Machines Corporation Circuit package having low modulus, conformal mounting pads
US20020025587A1 (en) * 2000-06-27 2002-02-28 Seiko Epson Corporation Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
DE102004040414B4 (de) 2006-08-31
WO2006017998A2 (de) 2006-02-23
JP2008510309A (ja) 2008-04-03
US20070194459A1 (en) 2007-08-23
KR100889840B1 (ko) 2009-03-20
CN101048866A (zh) 2007-10-03
WO2006017998A3 (de) 2006-08-03
CN100530625C (zh) 2009-08-19
JP5059607B2 (ja) 2012-10-24
KR20070042580A (ko) 2007-04-23
EP1779428B1 (de) 2015-05-27
EP1779428A2 (de) 2007-05-02
US7638418B2 (en) 2009-12-29

Similar Documents

Publication Publication Date Title
DE10163799B4 (de) Halbleiterchip-Aufbausubstrat und Verfahren zum Herstellen eines solchen Aufbausubstrates
DE69737375T2 (de) Verfahren zur Befestigung eines elektronischen Bauteils auf einer Leiterplatte und System zum Ausführen des Verfahrens
EP1779428B1 (de) Verfahren zur herstellung eines verdrahtungssubstrats eines halbleiterbauteils mit aussenkontaktanschlussflecken für aussenkontakte
DE102005046280B4 (de) Halbleiterbauteil mit einem Halbleiterchip sowie Verfahren zur Herstellung desselben
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
EP3231261B1 (de) Leiterplatte mit einem asymmetrischen schichtenaufbau
DE102011003195B4 (de) Bauteil und Verfahren zum Herstellen eines Bauteils
DE112006002635B4 (de) Schaltungsmodul und Schaltungsvorrichtung, die ein Schaltungsmodul umfasst
DE102005015109B4 (de) Verfahren zum Montieren von Halbleiterchips auf einem Substrat und entsprechende Anordnung
DE102006036728B4 (de) Verfahren zur elektrischen Kontaktierung mikroelektronischer Bauelemente auf einer Leiterplatte
DE10245451B4 (de) Elektronisches Bauteil mit einem Halbleiterchip, der flexible Chipkontakte aufweist, und Verfahren zur Herstellung desselben, sowie Halbleiterwafer
DE102007041892A1 (de) Elektrische Schaltanordnung mit einem MID-Schaltungsträger und einer damit verbundenen Verbindungsschnittstelle
DE10343256B4 (de) Anordnung zur Herstellung einer elektrischen Verbindung zwischen einem BGA-Package und einer Signalquelle, sowie Verfahren zum Herstellen einer solchen Verbindung
DE10125905C1 (de) Lösbare Verbindung zwischen einem ungehäusten Chip und einem Träger
EP1340255A2 (de) Zwischenträger für ein halbleitermodul, unter verwendung eines derartigen zwischenträgers hergestelltes halbleitermodul sowie verfahren zur herstellung eines derartigen zwischenträgers
DE10233641A1 (de) Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
DE102004030813B4 (de) Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
DE10161101A1 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE10356119B3 (de) Elektronisches Bauelement mit elektrische Kontaktflächen aufweisenden nachgiebigen Erhebungen und Verfahren zu dessen Herstellung
WO2008058782A1 (de) Elektronische schaltungsanordnung mit mindestens einer flexiblen gedruckten schaltung und verfahren zu deren verbindung mit einer zweiten schaltung
DE10135308B4 (de) Elektronisches Bauelement und entsprechendes Herstellungsverfahren
DE102005007486B4 (de) Halbleiterbauteil mit oberflächenmontierbarem Gehäuse, Montageanordnung und Verfahren zur Herstellung desselben
DE102017208628A1 (de) Verfahren zum herstellen einer elektrischen verbindung, elektrische kontaktanordnung und elektrische verbinderanordnung
DE4334715B4 (de) Verfahren zur Montage von mit elektrischen Anschlüssen versehenen Bauteilen
DE102005050637A1 (de) Halbleiterbauteil mit Verdrahtungssubstrat und Lotkugeln sowie Verfahren zur Herstellung des Halbleiterbauteils

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee