DE102004053760A1 - Halbleitereinrichtung und Verfahren für deren Herstellung - Google Patents

Halbleitereinrichtung und Verfahren für deren Herstellung Download PDF

Info

Publication number
DE102004053760A1
DE102004053760A1 DE102004053760A DE102004053760A DE102004053760A1 DE 102004053760 A1 DE102004053760 A1 DE 102004053760A1 DE 102004053760 A DE102004053760 A DE 102004053760A DE 102004053760 A DE102004053760 A DE 102004053760A DE 102004053760 A1 DE102004053760 A1 DE 102004053760A1
Authority
DE
Germany
Prior art keywords
trenches
semiconductor device
layer
diode
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102004053760A
Other languages
English (en)
Inventor
Alfred Görlach
Ning Qu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102004053760A priority Critical patent/DE102004053760A1/de
Priority to JP2007539558A priority patent/JP2008519447A/ja
Priority to CN2005800382170A priority patent/CN101057340B/zh
Priority to EP05791836.9A priority patent/EP1812970B1/de
Priority to PCT/EP2005/054538 priority patent/WO2006048354A1/de
Priority to KR1020077010302A priority patent/KR20070084016A/ko
Priority to US11/667,440 priority patent/US7964930B2/en
Priority to TW094133933A priority patent/TWI396289B/zh
Publication of DE102004053760A1 publication Critical patent/DE102004053760A1/de
Priority to US13/104,168 priority patent/US8445368B2/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Abstract

Die Erfindung betrifft eine Halbleitereinrichtung 20, die eine Trench-MOS-Barrier-Schottky-Diode mit integrierter PN-Diode umfasst, sowie Verfahren für deren Herstellung.

Description

  • Die Erfindung betrifft eine Halbleitereinrichtung nach dem Oberbegriff des Anspruchs 1, sowie Verfahren für deren Herstellung.
  • In modernen Kraftfahrzeugen werden immer mehr Funktionen mit elektrischen Bauelementen realisiert. Dadurch entsteht ein immer höherer Bedarf an elektrischer Leistung. Um diesen Bedarf zu decken, muss die Effizienz des Generatorsystems in dem Kraftfahrzeug gesteigert werden. Bis heute werden in der Regel PN-Dioden als Zener-Dioden in dem Generatorsystem des Kraftfahrzeugs eingesetzt. Vorteile der PN-Dioden sind einerseits der niedrige Sperrstrom und andererseits die hohe Robustheit. Der Hauptnachteil ist jedoch die vergleichsweise hohe Flussspannung UF. Bei Raumtemperatur beginnt Strom erst bei einer Flussspannung UF von etwa 0,7 V zu fließen. Unter normalen Betriebsbedingungen, bei denen die Stromdichte etwa 500 A/cm2 beträgt, steigt die Flussspannung UF bis über 1 V an. Dies führt zu einem Rückgang der Effizienz.
  • Aufgrund theoretischer Überlegungen könnte die Schottky-Diode als Alternative in Betracht gezogen werden. Eine Schottky-Diode hat nämlich eine deutlich niedrigere Flussspannung als eine PN-Diode. Beispielsweise beträgt die Flussspannung einer Schottky-Diode etwa 0.5 V bis 0.6 V bei einer Stromdichte von etwa 500 A/cm2. Außerdem bietet eine Schottky-Diode als Majoritätsträgerbauelement Vorteile bei schnellem Schaltbetrieb. Soweit bekannt, ist jedoch der Einsatz von Schottky-Dioden in dem Generatorsystem eines Kraftfahrzeugs bisher noch nicht erfolgt. Dies mag auf einige entscheidende Nachteile einer Schottky-Diode zurückzuführen sein, die eine derartige Anwendung eher als ferner liegend erscheinen lassen. Zunächst hat eine Schottky-Diode im Vergleich zu einer PN-Diode einen höheren Sperrstrom. Dieser Sperrstrom ist weiterhin stark abhängig von der Sperrspannung. Schließlich zeigt eine Schottky-Diode eine schlechtere Robustheit, insbesondere bei hohen Temperaturen. Diese Nachteile haben bisher den Einsatz von Schottky-Dioden bei Anwendungen im Kraftfahrzeug verhindert.
  • Aus T. Sakai, et al, "Experimental investigation of dependence of electrical characteristics on device parameters in Trench MOS Barrier Schottky Diodes", Proceedings of 1998 International Symposium on Power Semiconductors & ICs, Kyoto, pp. 293–296, sowie aus DE 694 28 996 T2 sind bereits Maßnahmen für eine Verbesserung der Eigenschaften von Schottky-Dioden bekannt, die zu der so genannten TMBS (TMBS = Trench-MOS-Barrier-Schottky-Diode) geführt haben. Ein Vorteil einer derartigen TMBS liegt in der möglichen Reduktion des Sperrstroms. Der Sperrstrom fließt dabei hauptsächlich durch eine Quasi-Inversionsschicht der MOS-Struktur der Diode entlang der Oberfläche eines in die Diodenstruktur eingebrachten Grabens. Als Folge davon kann die MOS-Struktur durch die Injektion so genannter „heißer" Ladungsträger von einer n-Epischicht in eine Oxidschicht degradiert und unter besonders widrigen Bedingungen sogar zerstört werden. Da für die Bildung des Inversionskanals eine gewisse Zeit benötigt wird, kann sich die Raumladungszone zu Beginn von schnellen Schaltvorgängen kurzzeitig weiter ausbreiten und infolgedessen die elektrische Feldstärke ansteigen. Dies kann zu einem kurzzeitigen, unerwünschten Betrieb der Diode im Durchbruch führen. Es ist daher wenig ratsam, die hinsichtlich des Sperrstroms verbesserten TMBS als Zener-Dioden einzusetzen und im Durchbruchsbereich zu betreiben.
    •
  • Vorteile der Erfindung
  • Die Erfindung mit den Merkmalen des Anspruchs 1 bietet insbesondere den Vorteil, dass die Injektion von so genannten „heißen" Ladungsträgern verhindert wird. Dies wird dadurch erreicht, dass die bei einem Durchbruch auftretende hohe Feldstärke nicht in der Nähe der empfindlichen Oxidschicht liegt, weil die Durchbruchsspannung der integrierten PN-Diode niedriger ist als die Durchbruchsspannungen der Schottky-Diode und der MOS-Struktur. Die erfindungsgemäß ausgebildete Halbleitereinrichtung zeichnet sich daher durch eine besonders große Robustheit aus, die einen zuverlässigen Einsatz der Halbleitereinrichtung in dem Bordnetz eines Kraftfahrzeugs, insbesondere in dem Generatorsystem des Bordnetzes, ermöglicht. Besonders vorteilhaft ist die Halbleitereinrichtung bei Durchbruchsspannungen in der Größenordnung einiger 10 V und bei Stromdichten von einigen hundert A/cm2 betriebssicher einsetzbar. Besonders vorteilhaft umfasst eine erste Ausführungsvariante der Halbleitereinrichtung ein n+-Substrat, auf dem eine n-Schicht angeordnet ist, in welche Gräben eingebracht sind. Die Gräben sind höchstens auf einem Teil ihrer Tiefe mit einem p-Bereich aufgefüllt. Das n+-Substrat und die n-Schicht tragen jeweils eine Kontaktschicht, wobei die Kontaktschicht in dem Bereich der Wandungen der Gräben durch eine Oxidschicht von der n-Schicht getrennt ist.
  • Eine zweite Ausführungsvariante der erfindungsgemäßen Halbleitereinrichtung umfasst ein n+-Substrat, auf dem eine n-Schicht angeordnet ist, in die Gräben eingebracht sind. Die Wandungen der Gräben sind vollständig, die Böden der Gräben aber höchstens teilweise mit einer Oxidschicht abgedeckt. Unterhalb der Gräben liegen in der n-Schicht durch Diffusion erzeugte p-Bereiche. Das n+-Substrat und die n-Schicht tragen Kontaktschichten.
    •
  • Weitere Vorteile und Ausgestaltungen der Erfindung, sowie vorteilhafte Verfahren für die Herstellung der Halbleitereinrichtungen ergeben sich aus den weiteren Unteransprüchen in Verbindung mit der Beschreibung und den Zeichnungen.
  • Zeichnung
  • Ausführungsbeispiele der Erfindung werden nachfolgend unter Bezug auf die Zeichnung näher erläutert. Dabei zeigt:
  • 1 eine herkömmliche TMBS-Diode;
  • 2 eine erstes Ausführungsbeispiel einer erfindungsgemäß ausgebildeten Halbleitereinrichtung;
  • 3 ein zweites Ausführungsbeispiel einer Halbleitereinrichtung;
  • 4 ein Ablaufdiagramm eines ersten Herstellungsverfahrens;
  • 5 ein Ablaufdiagramm eines zweiten Herstellungsverfahrens.
  • Beschreibung der Ausführungsbeispiele
  • 1 zeigt eine bekannte Halbleitereinrichtung 10, nämlich eine so genannte TMBS-Diode, im Folgenden kurz als „TMBS" bezeichnet. Zunächst wird auf den Aufbau einer derartigen TMBS eingegangen, um im Vergleich dazu, die mit der Erfindung erzielten Vorteile deutlicher herauszustellen. Die TMBS 10 besteht aus einem n+-Substrat 1 und einer auf diesem n+-Substrat angeordneten n-Schicht 2. In dieser n-Schicht 2 sind, üblicherweise auch als „trenchs" bezeichnete, Gräben 6 eingebracht. Die Grundflächen und die Wandungen der Gräben 6 sind mit einer Oxidschicht 7 abgedeckt. Eine Metallschicht 4 auf der Vorderseite der TMBS 10 dient als Anodenelektrode. Eine Metallschicht 5 auf der Rückseite der TMBS 10 dient als Kathodenelektrode. Elektrisch gesehen ist die TMBS 10 eine Kombination von MOS-Struktur (Metallschicht 4, Oxidschicht 7 und n-Schicht 2) und einer Schottky-Diode. Die Schottky-Barriere liegt dabei zwischen der Metallschicht 4 als Anode und der n-Schicht 2 als Kathode.
  • In der Flussrichtung fließt ein Strom durch den von den Gräben 6 eingeschlossenen Mesa-Bereich 3 der TMBS 10. Die Gräben 6 selber stehen für den Stromfluss nicht zur Verfügung. Die effektive Fläche für den Stromfluss in der Flussrichtung ist daher bei einer TMBS kleiner als bei einer konventionellen Planar-Schottky-Diode. Der Vorteil einer derartigen TMBS 10 liegt in der Reduktion des Sperrstroms. In der Sperrrichtung bilden sich sowohl bei der MOS-Struktur als auch bei der Schottky-Diode Raumladungszonen aus. Die Raumladungszonen dehnen sich mit steigender Spannung aus und stoßen bei einer Spannung, die kleiner als die Durchbruchspannung der TMBS 10 ist, in der Mitte des Mesa-Bereichs 3 zwischen den benachbarten Gräben 6 zusammen. Dadurch wird der für den hohen Sperrstrom verantwortliche Schottky-Effekt abgeschirmt und der Sperrstrom reduziert. Dieser Abschirmeffekt ist stark von Strukturparametern der TMBS, wie insbesondere Dt (Tiefe des Grabens 6), Wm (Abstand zwischen den Gräben 6), Wt (Breite des Grabens 6), sowie von To (Dicke der Oxidschicht 7) abhängig. Die Abschirmwirkung für den Schottky-Effekt ist bei der TMBS daher deutlich effektiver im Vergleich zu einer JBS (Junction Barrier Schottky Diode) mit diffundierten p-Wannen. Ein entscheidender Nachteil der bekannten TMBS liegt jedoch in der Schwäche der MOS-Struktur. Bei einem Durchbruch entstehen sehr große elektrische Felder innerhalb der Oxidschicht 7 und direkt in der Nähe der Oxidschicht 7 in der n-Schicht 2. Der Sperrstrom fließt hauptsächlich durch die Quasi-Inversionsschicht der MOS-Struktur entlang der Oberfläche der Gräben 6. Als Folge kann die MOS-Struktur durch Injektion "heißer" Ladungsträger von der n-Schicht 2 in die Oxidschicht 7 degradiert und unter bestimmten widrigen Betriebsbedingungen sogar zerstört werden. Da zur Bildung des Inversionskanals eine gewisse Zeit benötigt wird (deep depletion), kann sich die Raumladungszone zu Beginn von schnellen Schaltvorgängen kurzzeitig weiter ausbreiten und deshalb die elektrische Feldstärke weiter ansteigen. Dies kann zu einem kurzzeitigen, unerwünschten Betrieb im Durchbruch führen. Es ist daher wenig ratsam, eine TMBS als Zener-Diode einzusetzen und im Durchbruchsbereich zu betreiben.
  • Die Erfindung vermeidet dieses Problem dadurch, dass in die TMBS eine PN-Diode integriert wird, die als Klammerelement dient. Im Folgenden wird die erfindungsgemäß ausgestaltete Halbleitereinrichtung 20 beschrieben, die auch kurz als TMBS-PN bezeichnet werden kann. Die Auslegung der p-Bereiche sorgt bei dieser Halbleitereinrichtung 20 dafür, dass die Durchbruchspannung BV_pn der PN-Diode niedriger ist als die Durchbruchspannung BV_schottky der Schottky-Diode und die Durchbruchspannung BV_mos der MOS-Struktur. Weiterhin ist dafür gesorgt, dass die bei einem Durchbruch auftretende große Feldstärke nicht in der Nähe einer Oxidschicht liegt und daher keine Injektion von heißen Ladungsträgern zu befürchten ist. Außerdem fließt der Sperrstrom hauptsächlich durch die PN-Diode statt durch die Inversionsschicht der MOS-Struktur. Diese Eigenschaften verleihen der Halbleitereinrichtung 20 eine große Robustheit. Sie eignet sich daher besonders als Zener-Diode für einen Einsatz in dem Bordnetz eines Kraftfahrzeugs, insbesondere in Verbindung mit dem Generatorsystem eines Kraftfahrzeugs.
  • Im Folgenden wird unter Bezug auf 2 ein erstes Ausführungsbeispiel einer erfindungsgemäß ausgebildeten Halbleitereinrichtung beschrieben.
  • Die Halbleitereinrichtung 20 umfasst p-dotierte Bereiche 8 aus Si oder Poly-Si in dem unteren Bereich der Gräben 6. Vorzugsweise sind diese Bereiche 8 wannenförmig ausgebildet. Im Einzelnen besteht die Halbleitereinrichtung 20 aus einem n+-Substrat 1, einer auf diesem Substrat 1 angeordneten n-Schicht 2, sowie in die n-Schicht 2 eingebrachten Gräben (trenchs) 6. Vorzugsweise sind mindestens zwei Gräben 6 vorgesehen. Die Gräben 6 können in einer bevorzugten Ausführungsvariante der Erfindung als in der n-Schicht 2, bevorzugt parallel zueinander verlaufende Streifen ausgebildet sein. In anderen Ausführungsvarianten der Erfindung können die Gräben 6 auch inselförmig in der n-Schicht 2 angeordnet sein. Die Querschnitte dieser inselförmig angeordneten Gräben 6 können dabei beliebig gestaltet sein. Im Sinne einer guten Reproduzierbarkeit und leichten Fertigung sind die Inseln jedoch bevorzugt von einem regelmäßigen Querschnitt, also beispielsweise kreisförmig, sechseckig oder dergleichen. Die Gräben 6 werden vorzugsweise durch einen Ätzvorgang erzeugt, der in dem Ätzbereich das Material der n-Schicht 2 abträgt. Die Grundflächen und die Wandungen der Gräben 6 sind mit einer Oxidschicht 7 abgedeckt. Kontaktschichten 4, 5 sind an der Vorderseite der Halbleitereinrichtung 20 als Anodenelektrode (4) und an der Rückseite als Kathodenelektrode (5) angeordnet. Eine Oxidschicht 7 befindet sich zwischen den Seitenwänden der Gräben 6 und der Metallschicht 4. Der untere Bereich 8 der Gräben 6 wird mit p-dotiertem Si oder Poly-Si ausgefüllt. Dabei werden die p-Bereiche 8 so ausgelegt, dass zwischen der n- Schicht 2 und den p-Bereichen 8 keine Ladungskompensation auftritt. In einer Ausführungsvariante der Erfindung kann insbesondere die Kontaktschicht 4 auch aus zwei übereinander liegenden Metallschichten bestehen. Der Übersichtlichkeit wegen ist dies in 2 nicht eingezeichnet. Mit Dox ist der mit einer Oxidschicht 7 bedeckte Teil der Tiefe der Gräben 6 bezeichnet. Mit Dp ist der mit einem p-Bereich ausgefüllte Anteil der Tiefe der Gräben 6 bezeichnet. Mit Wm ist der Abstand der Gräben 6 bezeichnet. Mit Wt ist die Breite der Gräben 6 bzw. der in den Gräben 6 angeordneten p-Bereiche bezeichnet. Mit To ist die Dicke der Oxidschicht 7 bezeichnet.
  • Die erfindungsgemäß ausgestaltete Halbleitereinrichtung 20 kann zweckmäßig auf folgende Weise hergestellt werden. In diesem Zusammenhang wird auch auf das in 4 dargestellte Ablaufdiagramm verwiesen. Ausgegangen wird von einem n+-Substrat 1 (Schritt 40). Auf dieses n+-Substrat 1 wird eine n-Schicht 2 aufgebracht (Schritt 41). Dies erfolgt vorzugsweise durch ein Epitaxieverfahren. In dem nächsten Schritt 42 werden die Gräben 6 in die n-Schicht 2 geätzt. Anschließend werden die Gräben 6 mit p-dotiertem Si oder Poly-Si aufgefüllt (Schritt 43). In einem folgenden Ätzverfahren wird das p-dotierte Si oder Poly-Si in den Gräben 6 soweit abgeätzt, dass nur noch ein Anteil Dp der Tiefe der Gräben 6 mit p-dotiertem Si oder Poly-Si ausgefüllt ist (Schritt 44). In einem nächsten Schritt 45 werden die Böden und Wandungen der Gräben 6 mit einer Oxidschicht bedeckt. In einem folgenden Ätzschritt (Schritt 46) wird die Oxidschicht von den Böden der Gräben 6 wieder entfernt, so dass nur noch die Wände der Gräben 6 mit einer Oxidschicht 7 bedeckt sind. In einem weiteren Schritt 47 werden vorzugsweise aus Metall bestehende Kontaktschichten 4 und 5 auf die Vorder- und Rückseite der Halbleitereinrichtung 20 aufgebracht.
  • Im Folgenden wird die Funktionsweise der Halbleitereinrichtung 20 erläutert. Elektrisch gesehen ist die erfindungsgemäß ausgestaltete Halbleitereinrichtung 20 eine Kombination einer MOS-Struktur (Kontaktschicht 4, Oxidschicht 7 und n-Schicht 2), einer Schottky-Diode (Schottky-Barriere zwischen der Kontaktschicht 4 als Anode und der n-Schicht 2 als Kathode) und einer PN-Diode (PN-Übergang zwischen den p-Bereichen 8 als Anode und der n-Schicht 2 als Kathode). Bei der Halbleitereinrichtung 20 fließt der Strom in Flussrichtung, wie bei der konventionellen TMBS 10, nur durch die Schottky-Diode. In der Sperrrichtung bilden sich sowohl bei der MOS-Struktur als auch bei der Schottky-Diode und bei der PN-Diode Raumladungszonen aus. Die Raumladungszonen dehnen sich mit steigender Spannung aus und stoßen bei einer Spannung, die kleiner als die Durchbruchspannung der Halbleitereinrichtung 20 ist, in der Mitte des Mesa-Bereichs 3 zwischen den benachbarten Gräben 6 zusammen. Dadurch wird der für einen hohen Sperrstrom verantwortliche Schottky-Effekt abgeschirmt und somit der Sperrstrom reduziert. Dieser Abschirmeffekt ist stark von Strukturparametern, wie Dox (Anteil der Tiefe des Grabens 6 mit Oxidschicht), Wm (Abstand zwischen den Gräben), Wt (Breite des Grabens 6 bzw. der p-Bereiche 8), Dp (Anteil der Tiefe des Grabens 6 mit p-dotiertem Si oder Poly-Si), sowie To (Dicke der Oxidschicht) abhängig, und kann daher durch geeignete Bemessung der genannten Strukturparameter vorteilhaft beeinflusst werden. Die Halbleitereinrichtung 20 verfügt über eine ähnliche Abschirmwirkung für den Schottky-Effekt wie die herkömmliche TMBS 10, bietet aber zusätzlich eine hohe Robustheit durch die Klammerfunktion. Die Durchbruchspannung BV_pn der PN-Diode wird dabei vorteilhaft derart ausgelegt, dass sie niedriger ist als die Durchbruchspannung BV_schottky der Schottky-Diode und die Durchbruchspannung BV_mos der MOS-Struktur. Weiterhin ist dafür gesorgt, dass der Durchbruch am Boden der Gräben 6 stattfindet. Im Durchbruchsbetrieb fließt der Sperrstrom dann nur durch die PN-Übergänge und nicht durch die Inversionsschicht der MOS-Struktur wie bei der herkömmlichen TMBS 10. Die erfindungsgemäß ausgestaltete Halbleitereinrichtung 20 verfügt damit über eine ähnliche Robustheit wie eine PN-Diode. Außerdem braucht man bei der Halbleitereinrichtung 20 die Injektion von "heißen" Ladungsträgern nicht zu befürchten, da sich die hohe Feldstärke beim Durchbruch nicht in der Nähe der MOS-Struktur befindet. Infolgedessen ist die Halbleitereinrichtung 20 besonders gut als Zener-Diode für einen Einsatz in dem Bordnetz eines Kraftfahrzeugs, insbesondere in dem Generatorsystem eines Kraftfahrzeugs, geeignet.
  • Eine weitere Ausführungsvariante der Erfindung wird nun im Folgenden unter Bezug auf 3 erläutert. Bei dieser Halbleitereinrichtung 30 sind die p-Bereiche 8 unterhalb der Gräben 6 durch Diffusion hergestellt. Die Halbleitereinrichtung 30 umfasst wiederum ein n+-Substrat 1. Auf diesem Substrat 1 ist eine n-Schicht 2 angeordnet. In die n-Schicht 2 sind mindestens zwei Gräben 6 eingebracht. Auf Vorder- und Rückseite trägt die Halbleitereinrichtung 30 Kontaktschichten 4 bzw. 5. Die Wände der Gräben 6 und ein Teil ihrer Böden sind mit einer Oxidschicht 7 bedeckt. Unterhalb der Gräben 6 sind durch Diffusion eines p-Dotierstoffs, vorzugsweise Bor, erzeugte p-Bereiche 8 angeordnet. Diese bilden mit der n-Schicht 2 eine PN-Diode. Zusätzlich zu den schon in 2 bezeichneten Strukturparametern sind in 3 noch folgende Strukturparameter neu aufgenommen. Mit Wp0 ist die Breite der p-Bereiche 8 auf Maske bezeichnet. Mit Xjp ist die Eindringtiefe der Diffusion in die n-Schicht 2 bezeichnet. Bei der Bemessung der p-Bereiche 8 muss sichergestellt werden, dass im Durchbruchsbetrieb der Durchbruch an dem pn-Übergang 8/2 stattfindet und dass die Durchbruchsspannung der Halbleitereinrichtung 30 von der PN-Diode bestimmt wird. Auch diese Ausführungsvariante verfügt über ähnlich vorteilhafte Eigenschaften, insbesondere über eine vergleichbare Robustheit wie die unter Bezug auf 2 beschriebene erste Ausführungsvariante der Erfindung. Ein Vorteil dieser zweiten Ausführungsvariante im Vergleich zu der ersten Ausführungsvariante (2) ist insbesondere darin zu sehen, dass hier das Ausfüllen der Gräben 6 mit p-dotiertem Si bzw. Poly-Si und das anschließende Zurückätzen des p-dotierten Si oder Poly-Si entfallen. Die Bor-Belegung, kombiniert mit p-Diffusion, gehört zu den einfacheren Prozessschritten.
  • Im Folgenden wird ein vorteilhaftes Verfahren zur Herstellung der Halbleitereinrichtung 30 (Ausführungsvariante nach 3) beschrieben, wobei auch auf das Ablaufdiagramm in 5 Bezug genommen wird. Ausgegangen wird wiederum von einem n+-Substrat 1 (Schritt 50), auf das eine n-Schicht 2, vorzugsweise durch Epitaxie, aufgebracht wird (Schritt 51). Durch ein Ätzverfahren werden Gräben 6 in die n-Schicht 2 eingebracht (Schritt 52). Anschließend werden die Böden und Seitenwände der Gräben 6 mit einer Oxidschicht bedeckt (Schritt 53). In einem anschließenden Ätzschritt (Schritt 54) wird die die Böden der Gräben 6 bedeckende Oxidschicht teilweise entfernt. Auf diese Weise entsteht eine Maske der Breite Wp0 für den anschließenden Diffusionsprozess. Dazu wird zunächst der von der Oxidschicht befreite Bereich der Gräben 6 mit einem p-Dotierstoff, vorzugsweise Bor, belegt (Schritt 55). Dies erfolgt vorzugsweise durch Abscheidung aus der Gasphase oder durch Ionenimplantation. Anschließend wird der Diffusionsprozess durchgeführt (Schritt 56), bei dem Bor in die n-Schicht 2 diffundiert und die p-Bereiche 8 bildet. Abschließend werden wiederum Kontaktschichten 4 und 5 auf Vorder- und Rückseite der Halbleitereinrichtung 30 aufgebracht (Schritt 57), nachdem zuvor noch ein Foto- und Ätzprozess für die Öffnung des Kontaktbereichs wp0 stattgefunden hat.
  • In vorteilhaften weiteren Ausgestaltungen der Erfindung können sowohl die Ausführungsvariante 1 als auch die Ausführungsvariante 2 im Randbereich noch zusätzliche Strukturen zur Reduktion der Randfeldstärke aufweisen. Dies können z.B. niedrig dotierte p-Bereiche, Feldplatten oder ähnliche Strukturen sein.
  • Wie bereits erwähnt, eignen sich die erfindungsgemäß ausgestalteten Halbleitereinrichtungen 20, 30 infolge ihrer Robustheit, besonders als Zener-Dioden in Verbindung mit einem Bordnetz eines Kraftfahrzeugs, insbesondere für den Einsatz in dem Generatorsystem eines Kraftfahrzeugs. Dazu verfügen die Halbleitereinrichtungen 20, 30 zweckmäßig über eine zwischen 12 V und 30 V, insbesondere zwischen 15 V und 25 V liegende Durchbruchsspannung. Besonders vorteilhaft ist die Halbleitereinrichtung 20, 30 im Sperrbetrieb mit einer hohen Stromdichte in der Größenordnung einiger hundert A/cm2, insbesondere 400 A/cm2 bis etwa 600 A/cm2, betreibbar.
    • 1
    n+-Substrat
    2
    n dotierte Schicht
    3
    Mesa-Bereich
    4
    Kontaktschicht
    5
    Kontaktschicht
    6
    Graben
    7
    Oxidschicht
    40
    Schritt
    41
    Schritt
    42
    Schritt
    43
    Schritt
    44
    Schritt
    45
    Schritt
    46
    Schritt
    47
    Schritt
    50
    Schritt
    51
    Schritt
    52
    Schritt
    53
    Schritt
    54
    Schritt
    55
    Schritt
    56
    Schritt
    57
    Schritt
    BV_mos
    Durchbruchsspannung der MOS-Struktur
    BV_pn
    Durchbruchsspannung der PN-Diode
    BV_schottky
    Durchbruchsspannung der Schottky-Diode
    Dox
    Anteil der Tiefe der Gräben mit Oxidschicht
    Dp
    Anteil der Tiefe der Gräben mit Si oder Poly-Si
    Dt
    Tiefe der Gräben
    To
    Dicke der Oxidschicht
    Wm
    Abstand zwischen den Gräben
    Wt
    Breite der Gräben
    Wp0
    Breite der p-Bereiche auf Maske

Claims (27)

  1. Halbleitereinrichtung (20, 30) umfassend eine Trench-MOS-Barrier-Schottky-Diode mit integrierter PN-Diode.
  2. Halbleitereinrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die PN-Diode als Klammerelement dient.
  3. Halbleitereinrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass bei der eine Kombination aus Schottky-Diode, MOS-Struktur und PN-Diode umfassenden Halbleitereinrichtung (20, 30) die Durchbruchsspannung (BV_pn) der PN-Diode niedriger ist als die Durchbruchsspannungen (BV_mos, BV_schottky) der MOS-Struktur und der Schottky-Diode.
  4. Halbleitereinrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass diese im Sperrbetrieb mit einer hohen Stromdichte in der Größenordnung einiger hundert A/cm2, insbesondere 400 A/cm2 bis etwa 600 A/cm2 betreibbar ist.
  5. Halbleitereinrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Halbleitereinrichtung (20) ein n+-Substrat (1) umfasst, dass auf dem n+-Substrat eine n-Schicht (2) angeordnet ist, dass in der n-Schicht Gräben (6) angeordnet sind, dass die Gräben (6) höchstens auf einem Teil ihrer Tiefe mit einem p-Bereich (8) aufgefüllt sind, und dass das n+-Substrat (1) und die n-Schicht (2) jeweils eine Kontaktschicht (4, 5) tragen, wobei die Kontaktschicht (4) in dem Bereich der Wandungen der Gräben (6) durch eine Oxidschicht (7) von der n-Schicht (2) getrennt ist.
  6. Halbleitereinrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der p-Bereich (8) aus p-dotiertem Si oder Poly-Si besteht.
  7. Halbleitereinrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Kontaktschichten (4, 5) aus Metall bestehen.
  8. Halbleitereinrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Kontaktschichten (4, 5) mehrschichtig ausgebildet sind.
  9. Halbleitereinrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Kontaktschicht (4) einen Ohmschen Kontakt zu dem p-Bereich (8), einen Schottky-Kontakt zu der n-Schicht (2) bildet und gleichzeitig für die MOS-Struktur als Gateelektrode dient.
  10. Halbleitereinrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Gräben (6) einen U-förmigen oder rechteckigen Querschnitt aufweisen.
  11. Halbleitereinrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Gräben (6) höchstens über einen Anteil ihrer Tiefe mit p-dotiertem Si oder Poly-Si (p-Bereiche 8) ausgefüllt sind.
  12. Halbleitereinrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass sie derart ausgebildet ist, dass im Falle eines Durchbruchs der PN-Diode der Durchbruch vorzugsweise in dem Bereich des Bodens der Gräben (6) stattfindet.
  13. Halbleitereinrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Halbleitereinrichtung ein n+-Substrat (1) umfasst, dass auf dem n+-Substrat eine n-Schicht (2) angeordnet ist, dass in der n-Schicht (2) Gräben (6) angeordnet sind, dass die Wandungen der Gräben (6) vollständig, die Böden der Gräben (6) aber höchstens teilweise mit einer Oxidschicht (7) abgedeckt sind, dass unterhalb der Gräben (6) liegend, in der n-Schicht (2) p-Bereiche (8) angeordnet sind, und dass das n+-Substrat (1) und die n-Schicht (2) Kontaktschichten (4, 5) tragen.
  14. Halbleitereinrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die unter den Gräben (6) liegenden p-Bereiche (8) durch Belegen des Bodens der Gräben (6) mit einer Dotiersubstanz und einen daran anschließenden Diffusionsprozess erzeugt sind, wobei die den Boden der Gräben (6) nur teilweise bedeckende Oxidschicht als Maske fungiert.
  15. Halbleitereinrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die unter den Gräben (6) liegenden p-Bereiche (8) derart ausgebildet sind, dass im Durchbruchbetrieb die Durchbruchsspannung der Halbleitereinrichtung von der Durchbruchsspannung (BV_pn) der PN-Diode bestimmt ist, die von den p-Bereichen (8) und der n-Schicht (2) gebildet ist.
  16. Halbleitereinrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass im Durchbruchbetrieb der Durchbruch in dem Bereich der unter den Gräben (6) liegenden p-Bereiche (8) stattfindet.
  17. Halbleitereinrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die von der n-Schicht (2) getragene Kontaktschicht (4) die Gräben (6) vollständig ausfüllt.
  18. Halbleitereinrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Gräben (6) streifen- oder inselförmig ausgebildet sind.
  19. Verwendung der Halbleitereinrichtung nach einem der vorhergehenden Ansprüche als Z-Diode.
  20. Verwendung der Halbleitereinrichtung nach einem der vorhergehenden Ansprüche in dem Bordnetz eines Kraftfahrzeugs, insbesondere in dem Generatorsystem eines Kraftfahrzeugs.
  21. Halbleitereinrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass sie eine Durchbruchsspannung zwischen 10 V und 30 V, insbesondere zwischen 15 V und 25 V, aufweist.
  22. Verfahren für die Herstellung einer Halbleitereinrichtung (20) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass auf ein n+-Substrat eine n-Schicht aufgebracht wird, dass in die n-Schicht (2) Gräben (6) eingebracht werden, dass die Gräben (6) mit einer Oxidschicht (7) abgedeckt werden, dass die Oxidschicht von dem Boden der Gräben und zusätzlich von einem Teil der Wandungen der Gräben (6) entfernt wird, dass der von der Oxidschicht (7) befreite Teil der Gräben (6) zwecks Bildung von p-Bereichen (8) mit p-dotiertem Si oder Poly-Si aufgefüllt wird, und dass das n+-Substrat (1) und die n-Schicht (2) mit Kontaktschichten (4, 5) belegt werden, wobei die nicht mit p-Bereichen (8) angefüllten Bereiche der Gräben (6) vollständig mit dem Material der Kontaktschicht (4) aufgefüllt werden.
  23. Verfahren für die Herstellung einer Halbleitereinrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass auf ein n+-Substrat (1) eine n-Schicht (2) aufgebracht wird, dass in die n-Schicht (2) Gräben (6) eingebracht werden, dass die Gräben (6) mit einer Oxidschicht (7) abgedeckt werden, dass die Oxidschicht (7) von dem Boden der Gräben (6) stellenweise entfernt wird, dass der von der Oxidschicht befreite Teil des Bodens der Gräben (6) mit einer Dotiersubstanz belegt wird, dass anschließend ein Diffusionsprozess zwecks Bildung von unterhalb der Gräben (6) liegender p-Bereiche (8) durchgeführt wird, und dass das n+-Substrat (1) und die n-Schicht (2) mit Kontaktschichten (4, 5) belegt werden, wobei die Gräben (6) vollständig mit dem Material der Kontaktschicht (4) aufgefüllt werden.
  24. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Belegung des Bodens der Gräben (6) mit einer Dotiersubstanz durch Abscheidung der Dotiersubstanz aus der Gasphase erfolgt.
  25. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Belegung des Bodens der Gräben (6) mit einer Dotiersubstanz durch Ionenimplantation erfolgt.
  26. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass als Dotiersubstanz Bor bzw. Borionen verwendet werden.
  27. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die auf dem n+-Substrat (1) liegende n-Schicht (2) mittels eines Epitaxieverfahrens hergestellt wird.
DE102004053760A 2004-11-08 2004-11-08 Halbleitereinrichtung und Verfahren für deren Herstellung Withdrawn DE102004053760A1 (de)

Priority Applications (9)

Application Number Priority Date Filing Date Title
DE102004053760A DE102004053760A1 (de) 2004-11-08 2004-11-08 Halbleitereinrichtung und Verfahren für deren Herstellung
JP2007539558A JP2008519447A (ja) 2004-11-08 2005-09-13 半導体装置及びその使用乃至製造方法
CN2005800382170A CN101057340B (zh) 2004-11-08 2005-09-13 半导体装置及用于其制造的方法
EP05791836.9A EP1812970B1 (de) 2004-11-08 2005-09-13 Halbleitereinrichtung und verfahren für deren herstellung
PCT/EP2005/054538 WO2006048354A1 (de) 2004-11-08 2005-09-13 Halbleitereinrichtung und verfahren für deren herstellung
KR1020077010302A KR20070084016A (ko) 2004-11-08 2005-09-13 반도체 장치 및 반도체 장치의 제조 방법
US11/667,440 US7964930B2 (en) 2004-11-08 2005-09-13 Semiconductor device and method for manufacturing same
TW094133933A TWI396289B (zh) 2004-11-08 2005-09-29 半導體裝置及其製造方法
US13/104,168 US8445368B2 (en) 2004-11-08 2011-05-10 Semiconductor device and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004053760A DE102004053760A1 (de) 2004-11-08 2004-11-08 Halbleitereinrichtung und Verfahren für deren Herstellung

Publications (1)

Publication Number Publication Date
DE102004053760A1 true DE102004053760A1 (de) 2006-05-11

Family

ID=35453665

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004053760A Withdrawn DE102004053760A1 (de) 2004-11-08 2004-11-08 Halbleitereinrichtung und Verfahren für deren Herstellung

Country Status (8)

Country Link
US (2) US7964930B2 (de)
EP (1) EP1812970B1 (de)
JP (1) JP2008519447A (de)
KR (1) KR20070084016A (de)
CN (1) CN101057340B (de)
DE (1) DE102004053760A1 (de)
TW (1) TWI396289B (de)
WO (1) WO2006048354A1 (de)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007045185A1 (de) 2007-09-21 2009-04-02 Robert Bosch Gmbh Halbleitervorrichtung und Verfahren zu deren Herstellung
WO2011015394A1 (de) * 2009-08-05 2011-02-10 Robert Bosch Gmbh Halbleiteranordnung und verfahren zu deren herstellung
WO2014146870A1 (de) * 2013-03-18 2014-09-25 Robert Bosch Gmbh Gleichrichterdiode
DE102013220011A1 (de) 2013-10-02 2015-04-02 Robert Bosch Gmbh Halbleiteranordnung mit temperaturkompensierter Durchbruchsspannung
DE102015204138A1 (de) 2015-03-09 2016-09-15 Robert Bosch Gmbh Halbleitervorrichtung mit einer Trench-MOS-Barrier-Schottky-Diode
EP2381572B1 (de) * 2010-04-26 2019-05-08 Robert Bosch GmbH Verwendung von trench-mos-barrier-schottky-dioden (tmbs) als gleichrichtende elemente einer gleichrichter-brückenschaltung eines kraftfahrzeuggenerators

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004059640A1 (de) * 2004-12-10 2006-06-22 Robert Bosch Gmbh Halbleitereinrichtung und Verfahren zu deren Herstellung
US8232558B2 (en) * 2008-05-21 2012-07-31 Cree, Inc. Junction barrier Schottky diodes with current surge capability
US7750412B2 (en) * 2008-08-06 2010-07-06 Fairchild Semiconductor Corporation Rectifier with PN clamp regions under trenches
JP5566020B2 (ja) * 2008-12-22 2014-08-06 新電元工業株式会社 トレンチショットキバリアダイオードの製造方法
DE102009028252A1 (de) * 2009-08-05 2011-02-10 Robert Bosch Gmbh Halbleiteranordnung
US8125056B2 (en) * 2009-09-23 2012-02-28 Vishay General Semiconductor, Llc Double trench rectifier
CN102222701A (zh) * 2011-06-23 2011-10-19 哈尔滨工程大学 一种沟槽结构肖特基器件
JP2013030618A (ja) 2011-07-28 2013-02-07 Rohm Co Ltd 半導体装置
CN103137711A (zh) * 2011-11-21 2013-06-05 朱江 一种具有绝缘层隔离结构肖特基半导体装置及其制备方法
CN103137684A (zh) * 2011-11-21 2013-06-05 朱江 一种具有绝缘层隔离的超结结构半导体晶片及其制备方法
DE102011087591A1 (de) * 2011-12-01 2013-06-06 Robert Bosch Gmbh Hochspannungs-Trench-Junction-Barrier-Schottkydiode
US8592921B2 (en) 2011-12-07 2013-11-26 International Business Machines Corporation Deep trench embedded gate transistor
CN103199102A (zh) * 2012-01-06 2013-07-10 盛况 一种具有超结结构的肖特基半导体装置及其制备方法
CN103367434B (zh) * 2012-04-02 2017-09-12 朱江 一种超级结沟槽mos半导体装置
CN103378131A (zh) * 2012-04-29 2013-10-30 朱江 一种电荷补偿肖特基半导体装置及其制造方法
CN103489895B (zh) * 2012-06-10 2018-03-27 朱江 一种沟槽超结半导体装置
DE102013213026A1 (de) 2013-07-03 2015-01-08 Robert Bosch Gmbh Feldplatten-Trench-FET sowie ein Halbleiterbauelement
US9331197B2 (en) 2013-08-08 2016-05-03 Cree, Inc. Vertical power transistor device
US9318597B2 (en) 2013-09-20 2016-04-19 Cree, Inc. Layout configurations for integrating schottky contacts into a power transistor device
US20150084063A1 (en) * 2013-09-20 2015-03-26 Cree, Inc. Semiconductor device with a current spreading layer
US10600903B2 (en) 2013-09-20 2020-03-24 Cree, Inc. Semiconductor device including a power transistor device and bypass diode
US10868169B2 (en) 2013-09-20 2020-12-15 Cree, Inc. Monolithically integrated vertical power transistor and bypass diode
CN103887286A (zh) * 2013-11-29 2014-06-25 杭州恩能科技有限公司 一种具有提高抗浪涌电流能力的半导体装置
CN103887169A (zh) * 2013-11-29 2014-06-25 杭州恩能科技有限公司 一种具有提高抗浪涌电流能力的半导体装置的制备方法
CN104269445B (zh) * 2014-10-11 2017-11-10 丽晶美能（北京）电子技术有限公司 快恢复二极管及快恢复二极管的制作方法
CN104269444B (zh) * 2014-10-11 2017-10-17 丽晶美能（北京）电子技术有限公司 快恢复二极管及快恢复二极管的制作方法
DE102016204250A1 (de) * 2016-03-15 2017-09-21 Robert Bosch Gmbh Trench basierte Diode und Verfahren zur Herstellung einer solchen Diode
CN106129126A (zh) * 2016-08-31 2016-11-16 上海格瑞宝电子有限公司 一种沟槽肖特基二极管及其制备方法
CN106328690A (zh) * 2016-09-05 2017-01-11 厦门集顺半导体制造有限公司 具有深槽和t‑poly结构的沟槽型mos肖特基整流器及制造方法
CN106784071B (zh) * 2016-12-07 2018-09-28 同方威视技术股份有限公司 光电二极管器件、光电二极管探测器及其制造方法
CN106783964A (zh) * 2017-01-24 2017-05-31 深圳基本半导体有限公司 一种宽禁带半导体器件及其制作方法
US11251282B2 (en) 2018-02-09 2022-02-15 Mitsubishi Electric Corporation Power semiconductor device
CN110890277B (zh) * 2018-09-07 2022-05-10 无锡华润上华科技有限公司 沟槽式金属氧化物半导体肖特基势垒晶体管制备方法
JPWO2020203662A1 (de) * 2019-03-29 2020-10-08
JPWO2020203650A1 (de) * 2019-03-29 2020-10-08
CN113851525A (zh) * 2021-09-18 2021-12-28 中山大学 一种GaN基沟槽金属氧化物肖特基势垒二极管及其制备方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1105794B (de) 1959-03-02 1961-04-27 Erboe Maschb Kurvenlaeufiges Foerderband
US4037115A (en) * 1976-06-25 1977-07-19 Bell Telephone Laboratories, Incorporated Bipolar switching transistor using a Schottky diode clamp
JPS61166164A (ja) * 1985-01-18 1986-07-26 Sanyo Electric Co Ltd シヨツトキバリア半導体装置
US5010378A (en) * 1985-05-03 1991-04-23 Texas Instruments Incorporated Tapered trench structure and process
JPS63167679A (ja) 1986-12-26 1988-07-11 Nippon Inter Electronics Corp インバ−タ回路
US4982260A (en) * 1989-10-02 1991-01-01 General Electric Company Power rectifier with trenches
JP3076638B2 (ja) * 1991-09-03 2000-08-14 新電元工業株式会社 整流用半導体装置
US5365102A (en) 1993-07-06 1994-11-15 North Carolina State University Schottky barrier rectifier with MOS trench
US6078090A (en) * 1997-04-02 2000-06-20 Siliconix Incorporated Trench-gated Schottky diode with integral clamping diode
US5612567A (en) * 1996-05-13 1997-03-18 North Carolina State University Schottky barrier rectifiers and methods of forming same
JP3618517B2 (ja) 1997-06-18 2005-02-09 三菱電機株式会社 半導体装置およびその製造方法
DE19843959B4 (de) * 1998-09-24 2004-02-12 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterbauelements mit einem sperrenden pn-Übergang
US6252288B1 (en) * 1999-01-19 2001-06-26 Rockwell Science Center, Llc High power trench-based rectifier with improved reverse breakdown characteristic
US6404033B1 (en) * 1999-04-01 2002-06-11 Apd Semiconductor, Inc. Schottky diode having increased active surface area with improved reverse bias characteristics and method of fabrication
US6191447B1 (en) * 1999-05-28 2001-02-20 Micro-Ohm Corporation Power semiconductor devices that utilize tapered trench-based insulating regions to improve electric field profiles in highly doped drift region mesas and methods of forming same
US7186609B2 (en) * 1999-12-30 2007-03-06 Siliconix Incorporated Method of fabricating trench junction barrier rectifier
JP3860705B2 (ja) * 2000-03-31 2006-12-20 新電元工業株式会社 半導体装置
JP2002009082A (ja) 2000-06-21 2002-01-11 Fuji Electric Co Ltd 半導体装置および半導体装置の製造方法
US6855981B2 (en) * 2001-08-29 2005-02-15 Denso Corporation Silicon carbide power device having protective diode
US6841825B2 (en) * 2002-06-05 2005-01-11 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device
US6878993B2 (en) * 2002-12-20 2005-04-12 Hamza Yilmaz Self-aligned trench MOS junction field-effect transistor for high-frequency applications
JP2005011846A (ja) * 2003-06-16 2005-01-13 Nissan Motor Co Ltd 半導体装置
US6998694B2 (en) * 2003-08-05 2006-02-14 Shye-Lin Wu High switching speed two mask Schottky diode with high field breakdown

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007045185A1 (de) 2007-09-21 2009-04-02 Robert Bosch Gmbh Halbleitervorrichtung und Verfahren zu deren Herstellung
WO2009040265A1 (de) * 2007-09-21 2009-04-02 Robert Bosch Gmbh Halbleitervorrichtung
US8497563B2 (en) 2007-09-21 2013-07-30 Robert Bosch Gmbh Semiconductor device and method for its manufacture
WO2011015394A1 (de) * 2009-08-05 2011-02-10 Robert Bosch Gmbh Halbleiteranordnung und verfahren zu deren herstellung
US9263599B2 (en) 2009-08-05 2016-02-16 Robert Bosch Gmbh Semiconductor system and method for manufacturing same
EP2381572B1 (de) * 2010-04-26 2019-05-08 Robert Bosch GmbH Verwendung von trench-mos-barrier-schottky-dioden (tmbs) als gleichrichtende elemente einer gleichrichter-brückenschaltung eines kraftfahrzeuggenerators
WO2014146870A1 (de) * 2013-03-18 2014-09-25 Robert Bosch Gmbh Gleichrichterdiode
US10050140B2 (en) 2013-03-18 2018-08-14 Robert Bosch Gmbh Rectifier diode
DE102013220011A1 (de) 2013-10-02 2015-04-02 Robert Bosch Gmbh Halbleiteranordnung mit temperaturkompensierter Durchbruchsspannung
US9142552B2 (en) 2013-10-02 2015-09-22 Robert Bosch Gmbh Semiconductor array having temperature-compensated breakdown voltage
DE102015204138A1 (de) 2015-03-09 2016-09-15 Robert Bosch Gmbh Halbleitervorrichtung mit einer Trench-MOS-Barrier-Schottky-Diode
US9941381B2 (en) 2015-03-09 2018-04-10 Robert Bosch Gmbh Semiconductor device having a trench MOS barrier Schottky diode

Also Published As

Publication number Publication date
CN101057340B (zh) 2011-12-14
CN101057340A (zh) 2007-10-17
TW200620679A (en) 2006-06-16
EP1812970A1 (de) 2007-08-01
US8445368B2 (en) 2013-05-21
WO2006048354A1 (de) 2006-05-11
KR20070084016A (ko) 2007-08-24
TWI396289B (zh) 2013-05-11
EP1812970B1 (de) 2019-11-06
US20080128850A1 (en) 2008-06-05
US20110212602A1 (en) 2011-09-01
US7964930B2 (en) 2011-06-21
JP2008519447A (ja) 2008-06-05

Similar Documents

Publication Publication Date Title
EP1812970B1 (de) Halbleitereinrichtung und verfahren für deren herstellung
EP1812971B1 (de) Halbleitereinrichtung und verfahren für deren herstellung
EP1825520B1 (de) Halbleitereinrichtung und verfahren zu deren herstellung
DE102007045185A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE112011104322T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE19745572A1 (de) Hochspannungs-Schottky-Diode
DE102006050338A1 (de) Halbleiterbauelement mit verbessertem Speicherladung zu Dioden-Softness Trade-off
DE102015204138A1 (de) Halbleitervorrichtung mit einer Trench-MOS-Barrier-Schottky-Diode
WO2012107135A1 (de) Trench-schottkydiode
EP2462621A1 (de) Halbleiteranordnung mit einer schottky-diode
WO2011015394A1 (de) Halbleiteranordnung und verfahren zu deren herstellung
DE102004017723A1 (de) In Rückwärtsrichtung sperrendes Halbleiterbauteil und Verfahren zu seiner Herstellung
DE102015105718A1 (de) Halbleiterdiode
EP2499673B1 (de) Schotty-Diode und Verfahren zu deren Herstellung
EP1929538B1 (de) Jbs-sic-halbleiterbauelement
DE19950579B4 (de) Kompensations-MOS-Bauelement mit hohem Kurzschlußstrom
DE102015204137A1 (de) Halbleitervorrichtung mit einer Trench-Schottky-Barrier-Schottky-Diode
DE102009028241A1 (de) Halbleiteranordnung
DE102009018971A1 (de) Konstruktion einer Schottkydiode mit verbessertem Hochstromverhalten und Verfahren zu deren Herstellung
DE102022129749A1 (de) Elektronische vorrichtung einschliesslich einer transistorstruktur
EP1384269A2 (de) Mis-halbleiterleistungsbauelement und entsprechendes herstellungsverfahren
DE102009056603A1 (de) Verfahren zur Herstellung einer Schottkydiode mit verbessertem Hochstromverhalten
DE102013210546A1 (de) Hochspannungs-Trench-Junction-Barrier-Schottkydiode mit p-Schichten unter dem Schottky-Kontakt

Legal Events

Date Code Title Description
R012 Request for examination validly filed

Effective date: 20110912

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee