DE102005006899B4 - Halbleitervorrichtung mit einer Gate-Struktur, sowie Verfahren zum Ausbilden der Gate-Struktur und der Halbleitervorrichtung - Google Patents

Halbleitervorrichtung mit einer Gate-Struktur, sowie Verfahren zum Ausbilden der Gate-Struktur und der Halbleitervorrichtung Download PDF

Info

Publication number
DE102005006899B4
DE102005006899B4 DE102005006899A DE102005006899A DE102005006899B4 DE 102005006899 B4 DE102005006899 B4 DE 102005006899B4 DE 102005006899 A DE102005006899 A DE 102005006899A DE 102005006899 A DE102005006899 A DE 102005006899A DE 102005006899 B4 DE102005006899 B4 DE 102005006899B4
Authority
DE
Germany
Prior art keywords
layer
source
forming
region
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102005006899A
Other languages
English (en)
Other versions
DE102005006899A1 (de
Inventor
Jae-Man Youn
Dong-Gun Park
Choong-Ho Lee
Makoto Yoshida
Chul Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102005006899A1 publication Critical patent/DE102005006899A1/de
Application granted granted Critical
Publication of DE102005006899B4 publication Critical patent/DE102005006899B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B26—HAND CUTTING TOOLS; CUTTING; SEVERING
    • B26D—CUTTING; DETAILS COMMON TO MACHINES FOR PERFORATING, PUNCHING, CUTTING-OUT, STAMPING-OUT OR SEVERING
    • B26D1/00—Cutting through work characterised by the nature or movement of the cutting member or particular materials not otherwise provided for; Apparatus or machines therefor; Cutting members therefor
    • B26D1/01—Cutting through work characterised by the nature or movement of the cutting member or particular materials not otherwise provided for; Apparatus or machines therefor; Cutting members therefor involving a cutting member which does not travel with the work
    • B26D1/12—Cutting through work characterised by the nature or movement of the cutting member or particular materials not otherwise provided for; Apparatus or machines therefor; Cutting members therefor involving a cutting member which does not travel with the work having a cutting member moving about an axis
    • B26D1/14—Cutting through work characterised by the nature or movement of the cutting member or particular materials not otherwise provided for; Apparatus or machines therefor; Cutting members therefor involving a cutting member which does not travel with the work having a cutting member moving about an axis with a circular cutting member, e.g. disc cutter
    • B26D1/157—Cutting through work characterised by the nature or movement of the cutting member or particular materials not otherwise provided for; Apparatus or machines therefor; Cutting members therefor involving a cutting member which does not travel with the work having a cutting member moving about an axis with a circular cutting member, e.g. disc cutter rotating about a movable axis
    • B26D1/18—Cutting through work characterised by the nature or movement of the cutting member or particular materials not otherwise provided for; Apparatus or machines therefor; Cutting members therefor involving a cutting member which does not travel with the work having a cutting member moving about an axis with a circular cutting member, e.g. disc cutter rotating about a movable axis mounted on a movable carriage
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B26—HAND CUTTING TOOLS; CUTTING; SEVERING
    • B26D—CUTTING; DETAILS COMMON TO MACHINES FOR PERFORATING, PUNCHING, CUTTING-OUT, STAMPING-OUT OR SEVERING
    • B26D7/00—Details of apparatus for cutting, cutting-out, stamping-out, punching, perforating, or severing by means other than cutting
    • B26D7/01—Means for holding or positioning work
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors

Abstract

Halbleitervorrichtung, mit:
einer Gate-Struktur (10; 40; 552; 562; 572a, 572b; 572c, 572d), die eine Gate-Elektrode (44; 120; 216; 314; 420; 534; 632; 734; 832; 936) mit einer Pfostenform, die sich von einem Substrat (100) in einer vertikalen Richtung erstreckt, und eine Gate-Isolationsschicht (42; 116; 212; 312; 412; 530; 628; 828; 928), die eine Seitenoberfläche der Gate-Elektrode umschließt, aufweist;
einem Kanalgebiet (114; 210; 310; 410; 528; 554; 564; 574a, 574b; 574c, 574d; 626; 826; 926), das ein einkristallines Silizium aufweist, das eine zylindrische Form aufweist, die innere und äußere Seitenoberflächen aufweist, wobei die innere Seitenoberfläche des Kanalgebiets eine Oberfläche der Gate-Isolationsschicht berührt;
einem ersten Source-/Draingebiet (508; 556; 566; 576a; 576b; 608; 706; 808; 908), das mit Störstellen dotiert ist, wobei das erste Source-/Draingebiet die äußere Seitenoberfläche des Kanalgebiets an einem unteren Abschnitt desselben umschließt und...

Description

  • HINTERGRUND DER ERFINDUNG
  • 1. Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung und auf ein Verfahren zum Herstellen derselben. Die vorliegende Erfindung bezieht sich insbesondere auf eine Gate-Struktur und einen Metall-Oxid-Halbleiter-(MOS-; MOS = Metal Oxide Semiconductor)Transistor mit der Gate-Struktur und ein Verfahren zum Bilden der Gate-Struktur und des MOS-Transistors.
  • 2. Beschreibung der verwandten Technik
  • Aus der US 6,576,953 B2 ist ein vertikales Halbleiterbauelement mit Source-Down-Design bekannt, wobei insbesondere das Gate vertikal angeordnet ist.
  • Aus der DE 198 44 997 A1 ist ein vertikaler Feldeffekttransistor bekannt, der ein in einem Graben angeordnetes Gate aufweist, das vom Kanal sowie von Source und Drain ringförmig umschlossen ist.
  • Aus der US 2002/0115257 A1 ist ein Halbleiterbauelement mit isoliertem Gate bekannt, wobei die Gate-Elektrode vertikal in einem Graben angeordnet ist.
  • Aus der US 5,688,704 A ist es bekannt, eine Gate-Elektrode aus Polysilizium und einem Silizid aufzubauen.
  • Da Halbleitervorrichtungen hochintegriert sind, wird eine aktive Region, in der verschiedene leitfähige Strukturen positioniert sind, bezüglich einer Größe reduziert, und eine Kanallänge des MOS-Transistors in der aktiven Region wird ferner verkürzt. Wenn die Kanallänge verkleinert wird, besitzt eine Source oder ein Drain des MOS-Transistors einen wesentlich stärkeren Effekt auf ein elektrisches Feld oder eine Spannung in einer Kanalregion, der ein Kurzkanaleffekt genannt wird. Wenn zusätzlich die Größe der aktiven Region reduziert ist, ist eine Breite des Kanals des MOS-Transistors ebenfalls reduziert, wodurch eine Schwellenspannung des MOS-Transistors vergrößert wird, was ein Schmalkanaleffekt oder ein Schmalbreiteneffekt genannt wird.
  • Jüngste Untersuchungen und Entwicklungen sind dementsprechend auf das Reduzieren der Größe einer leitfähigen Struktur in einer Halbleitervorrichtung ohne eine Verkleinerung einer Leistung der Halbleitervorrichtungen konzentriert. Ein vertikaler Transistor, wie z. B. eine Finnen- bzw. Rippenstruktur, eine vollständig entleerte bzw. verarmte Magerkanalstruktur und eine Gate-Rundum-Struktur, ist ein übliches Beispiel.
  • Das US-Patent Nr. US 6,413,082 B2 offenbart beispielsweise einen rippenstrukturierten MOS-Transistor, in dem eine Mehrzahl von dünnen Kanalrippen bzw. dünnen Kanalfinnen zwischen den Source/Drain-Regionen positioniert ist und sich eine Gate-Elektrode zu einer obersten Oberfläche und einer Seitenwand der Kanäle erstreckt. Gemäß dem rippenstrukturierten MOS-Transistor ist die Gate-Elektrode an beiden Seitenwänden der Kanalrippe gebildet, und das Gate kann an beiden Seitenwänden desselben gesteuert werden, wodurch der Kurzkanaleffekt reduziert ist. Der rippenstrukturierte MOS-Transistor ist jedoch dahingehend nachteilhaft, dass eine Mehrzahl von Kanalrippen entlang einer Breitenrichtung des Gates parallel angeordnet ist, so dass die Kanalregion und die Source/Drain-Regionen in dem MOS-Transistor vergrößert sind. Der rippenstrukturierte MOS-Transistor weist zusätzlich ferner das Problem auf, dass sich eine Übergangskapazität bzw. eine Sperrschichtkapazität zwischen der Source- und der Drain-Region vergrößert, sowie die Kanalanzahl vergrößert wird.
  • Der vollständig verarmte, Schmalkanal-strukturierte MOS-Transistor ist in dem US-Patent Nr. US 4,996,574 A beispielsweise offenbart. Gemäss dem vollständig entleerten, Magerkanal-strukturierten MOS-Transistor steht eine aktive Schicht, an der ein Kanal gebildet ist, in einer vertikalen Richtung mit einer vorbestimmten Breite vor, und eine Gate-Elektrode umgibt die vorstehende Kanalregion. Eine vorstehende Höhe entspricht folglich einer Breite des Kanals, und eine vorstehende Breite entspricht einer Dicke des Kanals. Beide Seiten des vorstehenden Abschnitts werden dementsprechend als ein Kanal in dem MOS-Transistor verwendet, so dass der Kanal doppelt so groß wie der herkömmliche Kanal bezüglich einer Breite ist, wodurch der Schmalbreiteneffekt verhindert wird. Zusätzlich verursacht das Reduzieren der Breite des vorstehenden Abschnittes eine Überlappung von zwei Verarmungsbereichen, die an beiden Seitenabschnitten des vorstehenden Abschnitts gebildet sind, wodurch die Kanalleitfähigkeit verbessert ist.
  • Der vollständig verarmte, Schmalkanal-strukturierte MOS-Transistor weist jedoch folgende Nachteile auf. Wenn der vollständig verarmte, Magerkanal-strukturierte MOS-Transistor an einem Bulk-Siliziumsubstrat bzw. einem Hauptteil-Siliziumsubstrat gebildet ist, wird das Hauptteilsubstrat zuerst derart behandelt, dass ein Abschnitt desselben, an dem die Kanalregion zu bilden ist, vorsteht und dann unter der Bedingung, dass der vorstehende Abschnitt des Substrats mit einer Antioxidationsschicht bedeckt ist, oxidiert wird. In dem Fall, dass das Substrat übermäßig oxidiert wird, wird ein Stegabschnitt des Substrats zwischen dem vorstehenden Abschnitt und einem nicht vorstehenden oder einem ebenen Abschnitt ebenfalls mit Sauerstoff, der lateral von dem ebenen Abschnitt, der nicht mit der Antioxidationsschicht bedeckt ist, diffundiert, oxidiert, so dass der Kanal an dem vorstehenden Abschnitt des Substrats von dem ebenen Abschnitt des Substrats getrennt ist. D. h., eine übermäßige Oxidation trennt den Kanal von dem Bulk-Substrat und reduziert eine Dicke des Stegabschnitts des Substrats. Eine einkristalline Schicht wird zusätzlich aufgrund einer Spannung während des Verfahrens der übermäßigen Oxidation beschädigt.
  • Wenn der vollständig entleerte bzw. verarmte, Magerkanal-strukturierte MOS-Transistor an einem Silizium-auf-Isolator-(SOI-; SOI = Silicon-on-Insulator)Substrat gebildet ist, wird die SOI-Schicht an dem Substrat weggeätzt, um dadurch eine Kanalregion mit einer schmalen Breite zu bilden. Im Gegensatz zu dem Bulk-Substrat verursacht die übermäßige Oxidation daher kein Problem, wenn das SOI-Substrat verwendet wird. Es tritt jedoch ein Problem in dem vollständig verarmten, Magerkanal-strukturierten MOS-Transistor, der an dem SOI-Substrat gebildet ist, dahingehend auf, dass die Kanalbreite innerhalb der Dicke der SOI-Schicht beschränkt ist. In dem Fall eines Vollverarmungs-SOI-Substrats beträgt insbesondere die SOI-Dicke an dem Substrat höchstens einige 10 nm, so dass folglich die Kanalbreite durch die SOI-Dicke beträchtlich beschränkt ist.
  • Ein Gate-Rundum-MOS-Transistor (GAA-MOS-Transistor) ist in dem US-Patent Nr. US 5,497,019 A offenbart. Gemäß dem GAA-MOS-Transistor ist ein aktiver Bereich bzw. eine aktive Struktur an der SOI-Schicht gebildet, und eine Gate-Isolationsschicht ist an einer gesamten Oberfläche des aktiven Bereichs gebildet. Eine Kanalregion ist an dem aktiven Bereich gebildet, und die Gate-Elektrode umgibt die Kanalregion, wobei folglich der Schmalbreiteneffekt verhindert wird und die Kanalleitfähigkeit ähnlich zu dem vollständig verarmten, Magerkanal-strukturierten MOS-Transistor verbessert ist.
  • Der GAA-MOS-Transistor besitzt jedoch ebenfalls, wie folgt, Probleme.
  • Wenn die Gate-Elektrode den aktiven Bereich, das der Kanalregion entspricht, umgibt, muss eine vergrabene Oxidschicht, die unter dem aktiven Bereich an der SOI-Schicht liegt, unter Verwendung eines Unterschneidungsphänomens während des Ätzverfahrens geätzt werden. Da die SOI-Schicht jedoch sowohl als eine Source/Drain-Region als auch Kanalregion verwendet wird, entfernt das isotrope Ätzverfahren sowohl die Source/Drain-Region als auch einen unteren Abschnitt der Kanalregion. Wenn daher eine leitfähige Schicht an der Kanalregion für die Gate-Elektrode gebildet wird, wird die Gate-Elektrode sowohl an den Source/Drain-Regionen als auch an der Kanalregion gebildet. Es besteht folglich das Problem, dass eine parasitäre Kapazität in dem GAA-MOS-Transistor vergrößert ist.
  • Ein unterer Abschnitt der Kanalregion wird zusätzlich während des isotropen Ätzverfahrens horizontal weggeätzt, derart, dass eine horizontale Länge (oder eine Breite) eines Tunnels, der durch die Gate-Elektrode bei einem anschließenden Verfahren vergraben werden soll, vergrößert ist. D. h., dass gemäß dem GAA-MOS-Transistor die Gate-Länge kaum unter die Breite des Kanals reduziert ist.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Es ist Aufgabe der Erfindung, bei einem Feldeffekttransistor den Kurzkanaleffekt zu verhindern und die Schwellenspannung zu verringern und dadurch die Leistung des Transistors zu verbessern. Die Aufgabe wird gelöst durch eine Halbleitervorrichtung nach Anspruch 1.
  • Das erste Source-/Draingebiet und das zweite Source-/Draingebiet wirken bzw. funktionieren als eine Source bzw. ein Drain des MOS-Transistors und sind z. B. aus einkristallinem Silizium ausgebildet, das mit Störstellen dotiert ist. Eine Kanalregion des MOS-Transistors ist an dem zwischen dem ersten und dem zweiten Source-/Draingebiet gebildet. Eine Kanallänge des MOS-Transistors kann dementsprechend gemäß einem Abstand zwischen dem ersten und dem zweiten Source-/Draingebiet bestimmt sein, so dass verschiedene Probleme aufgrund des Kurzkanaleffektes (short channel effect) wirksam verhindert werden. Eine Kanalbreite des MOS-Transistors kann zusätzlich durch einen Durchmesser des s bestimmt sein, so dass verschiedene Probleme aufgrund des Schmalbreiteneffektes ebenfalls wirksam verhindert werden.
  • Diese Aufgabe wird auch gelöst durch ein Verfahren nach Anspruch 10 oder 23.
  • Gemäß der vorliegenden Erfindung sind eine Länge und eine Breite des Kanals in dem MOS-Transistor ohne weiteres steuerbar, so dass verschiedene Probleme, wie z. B. ein Durchgriff und eine Trägerbeweglichkeit aufgrund des Kurzkanaleffektes, oder Probleme, wie z. B. eine Reduzierung der Schwellenspannung aufgrund des Schmalbrei teneffektes, beträchtlich verbessert werden. D. h., eine wirksame Verhinderung des Kurzkanaleffektes und des Schmalbreiteneffektes verbessert die Leistung des MOS-Transistors. Das erste und das zweite Source-/Draingebiet erstrecken sich zusätzlich in verschiedenen Winkeln zueinander, so dass die Anwendungen, die den MOS-Transistor der vorliegenden Erfindung aufweisen, wie z. B. eine Datenspeichervorrichtung und eine Datenverarbeitungsvorrichtung, in einem Entwurf derselben verschiedene Modifikationen aufweisen können.
  • Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die vorhergehenden und weiteren Merkmale und Vorteile der vorliegenden Erfindung sind unter Bezugnahme auf die folgende detaillierte Beschreibung ohne weiteres offensichtlich, wenn dieselbe in Verbindung mit den beigefügten Zeichnungen betrachtet wird. Es zeigen:
  • 1A bis 1I Querschnittsansichten, die Verarbeitungsschritte zum Bilden einer Gate-Struktur gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung darstellen;
  • 2 eine perspektivische Ansicht, die die Gate-Struktur gemäß 1A bis 1I darstellt;
  • 3A bis 3E Querschnittsansichten, die Verarbeitungsschritte zum Bilden einer Gate-Struktur gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung darstellen;
  • 4 eine perspektivische Ansicht, die die Gate-Struktur gemäß dem zweiten Ausführungsbeispiel der vorliegenden Erfindung darstellt;
  • 5A bis 5D Querschnittsansichten, die Verarbeitungsschritte zum Bilden einer Gate-Struktur gemäß einem dritten Ausführungsbeispiel der vorliegenden Erfindung darstellen;
  • 6A bis 6F Querschnittsansichten, die Verarbeitungsschritte zum Bilden einer Gate-Struktur gemäß einem vierten Ausführungsbeispiel der vorliegenden Erfindung darstellen;
  • 7A eine Querschnittsansicht, die eine modifizierte Gate-Struktur gemäß dem ersten Ausführungsbeispiel der vorliegenden Erfindung darstellt;
  • 7B eine Querschnittsansicht, die eine modifizierte Gate-Struktur gemäß dem vierten Ausführungsbeispiel der vorliegenden Erfindung darstellt;
  • 8A bis 8Z Querschnittsansichten, die Verarbeitungsschritte zum Herstellen einer Halbleitervorrichtung, wie z. B. eines MOS-Transistors, gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung darstellen;
  • 9 eine perspektivische Ansicht, die den MOS-Transistor darstellt, der durch die in 8A bis 8Z dargestellten Verarbeitungsschritte gebildet wird;
  • 10 eine perspektivische Ansicht, die einen ersten modifizierten MOS-Transistor basierend auf dem in 8 gezeigten MOS-Transistor zeigt;
  • 11A eine perspektivische Ansicht, die einen zweiten modifizierten MOS-Transistor basierend auf dem in 9 gezeigten MOS-Transistor darstellt;
  • 11B eine Querschnittsansicht, die den in 11A gezeigten zweiten modifizierten MOS-Transistor darstellt;
  • 12 eine perspektivische Ansicht, die einen dritten modifizierten MOS-Transistor basierend auf dem in 9 gezeigten MOS-Transistor darstellt;
  • 13 eine perspektivische Ansicht, die einen weiteren dritten modifizierten MOS-Transistor basierend auf dem in 9 gezeigten MOS-Transistor darstellt;
  • 14A bis 14K Querschnittsansichten, die Verarbeitungsschritte zum Herstellen einer Halbleitervorrichtung gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung darstellen;
  • 15A bis 14E Querschnittsansichten, die Verarbeitungsschritte zum Herstellen einer Halbleitervorrichtung gemäß einem dritten Ausführungsbeispiel der vorliegenden Erfindung darstellen;
  • 16A bis 16E Querschnittsansichten, die Verarbeitungsschritte zum Herstellen einer Halbleitervorrichtung gemäß einem vierten Ausführungsbeispiel der vorliegenden Erfindung darstellen; und
  • 17A bis 17E Querschnittsansichten, die Verarbeitungsschritte zum Herstellen einer Halbleitervorrichtung gemäß einem fünften Ausführungsbeispiel der vorliegenden Erfindung darstellen.
  • BESCHREIBUNG DER AUSFÜHRUNGSBEISPIELE
  • Die vorliegende Erfindung ist nun unter Bezugnahme auf die beigefügten Zeichnungen, in denen beispielhafte Ausführungsbeispiele der vorliegenden Erfindung gezeigt sind, vollständiger im Folgenden beschrieben.
  • 1A bis 1I sind Querschnittsansichten, die Verarbeitungsschritte zum Bilden einer Gate-Struktur gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung darstellen, und 2 ist eine perspektivische Ansicht, die die Gate-Struktur gemäß 1A bis 1I darstellt.
  • Bezug nehmend auf 1A wird eine Opferschicht 102 an einem Halbleitersubstrat 100, wie z. B. einem Siliziumwafer bzw. einer Siliziumscheibe, gebildet. Die Opferschicht 102 weist beispielsweise Silizium-Germanium auf und ist durch ein chemisches Dampfabscheidungs-(CVD-; CVD = Chemical Vaporization Deposition)Verfahren oder ein Epitaxie-Aufwachsverfahren gebildet. Ein Ultrahochvakuum-CVD-(UVCVD-; UVCVD = Ultra High Vacuum CVD)Verfahren oder eine Niederdruck-CVD (LPCVD-; LPCVD = Low Pressure CVD) wird üblicherweise zum Bilden der Opferschicht 102 unter Verwendung eines Siliziumquellgases, wie z. B. Silangas (SiH4), eines Germaniumquellgases, wie z. B. Germaniumhydrid (GeH4), und eines Trägergases, wie z. B. Wasserstoff-(H2-)Gas, verwendet. Alternativ kann ein Gasquellen-Molekularstrahl-Epitaxie-(GS-MBE-; GS-MBE = Gas Source Molecular Beam Epitaxial)Verfahren zum Bilden der Opferschicht 102 verwendet werden.
  • Bezug nehmend auf 1B werden eine Pufferoxidschicht 104 und eine Deckschicht 106 aufeinander folgend an der Opferschicht 102 gebildet. Die Deckschicht 106 weist exemplarisch ein Siliziumnitrid auf und wird durch das LPCVD-Verfahren oder ein plasmaunterstütztes CVD-(PECVD-; PECVD = Plasma Enhanced CVD)Verfahren unter Verwendung von Dichlorsilan-(SiH2Cl2-)Gas, Mono-Silan-(SiH4-)Gas und Ammoniakgas (NH3) gebildet. Ein Wärmeoxidationsverfahren oder das CVD-Verfahren können zum Bilden der Pufferoxidschicht 104 verwendet werden.
  • Bezug nehmend auf 1C wird ein Photoresistmuster 108 zum teilweise Freilegen bzw. Belichten der Opferschicht 102 an der Deckschicht 106 durch ein herkömmliches photolithographisches Verfahren gebildet, und die Deckschicht 106 und die Pufferoxidschicht 104 werden unter Verwendung des Photoresistmusters als eine Ätzmaske weggeätzt, wodurch eine zweite Öffnung 110, durch die die Opferschicht 102 teilweise freigelegt ist, gebildet wird. Die zweite Öffnung 110 wird beispielsweise durch ein Plasmaätzverfahren oder ein reaktives Ionenätzverfahren unter Verwendung des Photoresistmusters 108 als eine Ätzmaske gebildet.
  • Bezug nehmend auf 1D wird das Photoresistmuster 108 unter Verwendung eines herkömmlichen Veraschungsverfahrens oder eines Strip-Verfahrens bzw. Abziehverfahrens entfernt, und die Opferschicht 102 wird unter Verwendung der Deckschicht 106 als eine Ätzmaske teilweise weggeätzt, wodurch eine erste Öffnung 112, durch die das Substrat 100 teilweise freigelegt ist, gebildet wird. Ein Abschnitt des Substrats 100 wird ebenfalls während des Ätzverfahrens zum Bilden der ersten Öffnung 112 weggeätzt, derart, dass eine untere Oberfläche 112a der ersten Öffnung 112 niedriger als eine Oberfläche 100a des Substrats 100 ist. D. h., dass das Substrat einen ausgenommenen bzw. vertieften Abschnitt 112b an einer obersten Oberfläche desselben aufweist, und die erste Öffnung 112 weist einen vertieften Abschnitt 112b des Substrats 100 auf. Eine untere Oberfläche des vertieften Abschnitts 112b entspricht daher der unteren Oberfläche 112a der ersten Öffnung 112. Eine Ätzzeit zum Bilden der ersten Öffnung 112 ist beispielsweise verlängert, so dass ein Oberflächenabschnitt des Substrats 100 während der Bildung der ersten Öffnung 112 weg überätzt wird.
  • Bezug nehmend auf 1E wird eine einkristalline Siliziumschicht an einer inneren Oberfläche der ersten Öffnung 112 mit einer gleichmäßigen Dicke gebildet, wodurch ein einkristallines Siliziumgebiet 114 gebildet wird. Das einkristalline Siliziumgebiet 114 weist dementsprechend eine zylindrische Form auf, von der ein oberster Abschnitt offen ist. Das einkristalline Siliziumgebiet 114 kann beispielsweise durch ein selektives Epitaxieverfahren unter Verwendung eines Siliziumquellgases gebildet werden. D. h., dass das einkristalline Siliziumgebiet 114 von dem Substrat 100 wächst, und die Opferschicht 102 weist durch das selektive Epitaxieverfahren Silizium auf, so dass das einkristalline Siliziumgebiet 114 lediglich entlang der inneren Seitenoberfläche der ersten Öffnung 112 wächst. D. h., dass das einkristalline Siliziumgebiet 114 an einer unteren Oberfläche und einer inneren Seitenoberfläche der ersten Öffnung 112 gebildet wird. Das einkristalline Siliziumgebiet 114 wird dementsprechend nicht an einer obersten Oberfläche der Deckschicht 106 und an einer inneren Seitenoberfläche der zweiten Öffnung 110 gebildet. Das einkristalline Siliziumgebiet 114 wird beispielsweise zu einer Dicke von 10 nm bis 30 nm gebildet.
  • Bezug nehmend auf 1F wird eine Gate-Isolationsschicht 116 an einer obersten Oberfläche und an einer inneren Oberfläche des einkristallinen Siliziumgebiets 114 gebildet, derart, dass das einkristallines Siliziumgebiet 114 mit der Gate-Isolationsschicht 116 bedeckt wird. D. h., dass die Gate-Isolationsschicht 116 eine zylindrische Form gemäß dem einkristallinen Siliziumgebiet 114 aufweist, und eine äußere Oberfläche der Gate-Isolationsschicht berührt folglich die oberste Oberfläche und die innere Oberfläche des einkristallinen Siliziumgebiets 114, und eine innere Oberfläche der Gate-Isolationsschicht 116 umschließt einen Raum, der durch die erste Öffnung 112 definiert ist. Die Gate-Isolationsschicht 116 kann exemplarisch eine Siliziumoxidschicht oder eine Siliziumoxynitridschicht aufweisen und kann bis zu einer Dicke von 1 nm bis 7 nm durch ein rasches thermisches Verfahren (RTP; RTP = Rapid Thermal Process) unter Verwendung eines Sauerstoff(O2-)-Gases, eines Stickstoffmonoxid(NO)-Gases oder eines Distickstoffoxid(N2O-)-Gases gebildet werden.
  • Bezug nehmend auf 1G wird eine leitfähige Schicht 118 an der Deckschicht 106 zu einer ausreichenden Dicke derart gebildet, dass der Raum, der durch die zweite Öffnung 110 und die erste Öffnung 112, die durch die Gate-Isolationsschicht 116 begrenzt ist, definiert ist, durch die leitfähige Schicht 118 bedeckt ist. Die leitfähige Schicht 118 kann ein dotiertes Polysilizium aufweisen. Eine Polysiliziumschicht wird insbesondere durch ein LPCVD-Verfahren gebildet, und Störstellen werden in situ bzw. an Ort und Stelle in die Polysiliziumschicht dotiert.
  • Gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung wird eine Polysiliziumschicht gebildet, um die Räume, die durch die zweite Öffnung 110 und die erste Öffnung 112, die durch die Gate-Isolationsschicht 116 begrenzt ist, definiert sind, unter Verwendung eines LPCVD-Verfahrens aufzufüllen, und die Polysiliziumschicht wird in eine leitfähige Schicht durch ein Störstellendotierungsverfahren transformiert. Das Störstellendotierungsverfahren kann ein herkömmliches Ionenimplantationsverfahren oder ein Störstellendiffusionsverfahren sein.
  • Gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung kann die leitfähige Schicht 118 ein Metall aufweisen. Beispiele des Metalles weisen Wolfram, Titan, Tantal, Kobalt, Nickel, Molybdän, Ruthenium, etc. auf. Dieselben können allein oder in einer Kombination derselben verwendet werden. Als ein exemplarisches Ausführungsbeispiel kann die leitfähige Metallschicht 118 durch ein Abscheidungsverfahren unter Verwendung eines Metallvorgängers bzw. Metallzwischenstoffes, wie z. B. durch ein metallorganisches chemisches Dampfabscheidungs-(MOCVD-; MOCVD = Metal Organic Chemical Vapor Deposition)Verfahren, ein physikalisches Dampfabscheidungs-(PVD-; PVD = Physical Vapor Deposition)Verfahren oder ein Atomschichtabscheidungs-(ALD-; ALD = Atomic Layer Deposition)Verfahren, gebildet werden.
  • Bezug nehmend auf 1H wird die leitfähige Schicht 118 unter Verwendung eines Rückätzverfahrens oder eines chemisch-mechanischen Polier-(CMP-; CMP = Chemical Mechanical Polishing)Verfahrens planarisiert und entfernt, bis eine oberste Oberfläche der Deckschicht 106 freigelegt ist. Die leitfähige Schicht 118 verbleibt daher lediglich innerhalb der ersten und der zweiten Öffnung 112 und 110, wodurch eine Gate-Elektrode 120 gebildet wird.
  • Bezug nehmend auf 1I und 2 werden die Deckschicht 106, die Pufferoxidschicht 104 und die Opferschicht 102 durch ein herkömmliches Trocken- und Nassätzverfahren von dem Substrat 100 vollständig entfernt. Die Deckschicht 106 und die Puf feroxidschicht 104 werden beispielsweise durch ein Trockenätzverfahren entfernt, und die Opferschicht 102 wird durch ein Nassätzverfahren unter Verwendung eines Ätzmittels, bei dem eine Ätzselektivität der Opferschicht 102 hinsichtlich des Silizium-Germaniums und des einkristallinen Siliziums nicht kleiner als 50:1 ist, entfernt.
  • Wie in 1I und 2 gezeigt ist, weist die Gate-Struktur 10 gemäß dem ersten Ausführungsbeispiel als Ganzes eine Pfosten- bzw. Säulenform auf, und ein unterer Abschnitt der Gate-Struktur 10 ist an dem vertieften Abschnitt des Substrats 100 gebildet. Die Gate-Struktur 10 weist zusätzlich die Gate-Elektrode 120, die von dem Substrat 100 in einer vertikalen Richtung vorsteht, auf, und die Gate-Isolationsschicht 116 umschließt eine Seitenoberfläche der Gate-Elektrode 120.
  • Die Gate-Elektrode 120 weist insbesondere einen ersten Pfosten 120a mit einem ersten Durchmesser und einen zweiten Pfosten 120b, der an einer obersten Oberfläche des ersten Pfostens 120a gebildet ist und einen zweiten Durchmesser aufweist, der größer als der erste Durchmesser ist, auf. Als ein exemplarisches Ausführungsbeispiel werden der erste und der zweite Pfosten während des Abscheidungsverfahrens zum Bilden der leitfähigen Schicht 118 miteinander einstückig bzw. eine Einheit bildend gebildet. Die Gate-Isolationsschicht 116 berührt eine Seitenoberfläche und eine untere Oberfläche des ersten Pfostens 120a und eine untere Oberfläche des zweiten Pfostens 120b.
  • Eine Kanalregion eines MOS-Transistors (nicht gezeigt), der die im Vorhergehenden erwähnte Gate-Struktur 10 aufweist, wird an dem einkristallinen Siliziumgebiet 114, das die Gate-Isolationsschicht 116 berührt, gebildet. Wenn insbesondere die Source/Drain-Regionen des MOS-Transistors an einem oberen bzw. unteren Abschnitt der Gate-Struktur 10 gebildet werden, wird die Kanalregion des MOS-Transistors an einem zentralen Abschnitt des einkristallinen Siliziumgebiets 114 mit einer Form eines Pfostenrings oder eines kreisförmigen Rohrs gebildet.
  • Eine Kanallänge des MOS-Transistors ist dementsprechend durch eine Höhe der Gate-Isolationsschicht 116 bestimmt, und eine Kanalbreite des MOS-Transistors ist fer ner durch einen äußeren Durchmesser der Gate-Isolationsschicht 116 bestimmt. D. h., dass die Kanallänge des MOS-Transistors durch eine Dicke der Opferschicht 102 bestimmt sein kann, und die Kanalbreite des MOS-Transistors kann ferner durch sowohl einen inneren Durchmesser der zweiten Öffnung 112 als auch durch die Dicke des einkristallinen Siliziumgebiets 114 bestimmt sein.
  • 3A bis 3E sind Querschnittsansichten, die Verarbeitungsschritte zum Bilden einer Gate-Struktur gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung darstellen, und 4 ist eine perspektivische Ansicht, die die Gate-Struktur, die durch die Verarbeitungsschritte gemäß den 3A bis 3E gebildet wird, darstellt.
  • Bezug nehmend auf 3A wird eine Öffnung 208, die eine Opferschicht 202, eine Pufferoxidschicht 204 und eine Deckschicht 206 kreuzt, an einem Substrat 100 gebildet, und eine einkristalline Siliziumschicht wird an einer Oberfläche des Substrats 100 und an einer inneren Seitenoberfläche der Opferschicht 202 gebildet, wodurch ein einkristalliner Siliziumgebiet 210 in der Öffnung 208 gebildet wird. Das einkristalline Siliziumgebiet 210 umschließt dementsprechend teilweise einen Raum, der durch die Öffnung 208 definiert ist. Bei einer bevorzugten Ausführungsform werden das einkristalline Siliziumgebiet 210 und die Öffnung 208 durch das gleiche, unter Bezugnahme auf 1A bis 1E beschriebene Verfahren gebildet.
  • Bezug nehmend auf 3B wird eine Gate-Isolationsschicht 212 an einer obersten Oberfläche der Deckschicht 206 und an einer inneren Oberfläche der Öffnung 208 gebildet, derart, dass die Gate-Isolationsschicht 212 an der obersten Oberfläche und einer Seitenoberfläche der Deckschicht 206 und an einer Seitenoberfläche und einer unteren Oberfläche des einkristallinen Siliziumgebiets 210 gebildet wird. Als ein exemplarisches Ausführungsbeispiel kann die Gate-Isolationsschicht 212 eine Siliziumoxidschicht, eine Siliziumoxynitridschicht, eine Metalloxidschicht oder eine Verbundschicht derselben sein. Die Siliziumoxidschicht und die Siliziumoxynitridschicht können durch das LPCVD-Verfahren gebildet werden, und die Metalloxidschicht kann durch das MOCVD- oder das ALD-Verfahren gebildet werden. Beispiele des Metall- Oxids umfassen eine Tantaloxid-(Ta2O5-)Schicht, eine Tantaloxynitrid-(TaON-)Schicht, eine Titanoxid-(TiO2-)Schicht, eine Aluminiumoxid-(Al2O3-)Schicht, eine Yttriumoxid-(Y2O3-)Schicht, eine Zirkonoxid-(ZrO2-)Schicht, eine Hafniumoxid-(HfO2-)Schicht, eine Bariumtitanatoxid-(BaTiO3-)Schicht, eine Strontiumtitanatoxid-(SrTiO3-)Schicht, etc. Dieselben können allein oder in einer Kombination derselben (als eine Verbundschicht, die mindestens zwei derselben aufweist) verwendet werden.
  • Bezug nehmend auf 3C wird eine leitfähige Schicht 214 an der Gate-Isolationsschicht 212 zu einer ausreichenden Dicke gebildet, derart, dass die Öffnung 208 mit der leitfähigen Schicht 214, die das dotierte Polysilizium oder das Metall aufweist, bedeckt wird. Die leitfähige Schicht, die das dotierte Polysilizium aufweist, kann durch aufeinander folgende Verfahren der LPCVD und des Dotierens der Störstellen gebildet werden. Die leitfähige Schicht, die das Metall aufweist, kann zusätzlich durch das MOCVD-Verfahren und das ALD-Verfahren gebildet werden. Beispiele der Metallschicht umfassen eine Wolframschicht, eine Titanschicht, eine Tantalschicht, eine Kobaltschicht, eine Molybdänschicht, eine Nickelschicht, eine Rutheniumschicht, etc. Dieselben können als eine einzelne Schicht oder als eine Verbundschicht derselben verwendet werden.
  • Bezug nehmend auf 3D wird die leitfähige Schicht 214 zum Bilden einer Gate-Elektrode 216 entfernt. Die leitfähige Schicht 214 und die Gate-Isolationsschicht 212 werden planarisiert und durch ein Zurückätzverfahren oder ein CMP-Verfahren so lange entfernt, bis eine oberste Oberfläche der Deckschicht 206 freigelegt ist, und die leitfähige Schicht 214 verbleibt somit lediglich in der Öffnung 208 und berührt die Gate-Isolationssiliziumschicht 212, wodurch die Gate-Elektrode 216 gebildet wird.
  • Bezug nehmend auf 3E und 4 werden die Deckschicht 206, die Pufferoxidschicht 204 und die Opferschicht 202 von dem Substrat 100 durch ein herkömmliches Trocken- und Nassätzverfahren vollständig entfernt. Die Deckschicht 206 und die Pufferoxidschicht 204 werden beispielsweise durch ein Trockenätzverfahren entfernt, und die Opferschicht 202 wird durch ein Nassätzverfahren unter Verwendung eines Ätzmit tels, bei dem eine Ätzselektivität der Opferschicht 202 hinsichtlich des Silizium-Germaniums und des einkristallinen Siliziums nicht kleiner als 50:1 ist, entfernt.
  • Wie in 3E und 4 gezeigt ist, weist die Gate-Struktur 20 gemäß dem zweiten Ausführungsbeispiel eine Pfostenform als Ganzes auf, und ein unterer Abschnitt der Gate-Struktur 20 wird auf eine ähnliche Art und Weise zu dem ersten Ausführungsbeispiel ebenfalls in einem vertieften Abschnitt des Substrats 100 gebildet. Die Gate-Struktur 20 weist zusätzlich die Gate-Elektrode 120, die von dem Substrat 100 in einer vertikalen Richtung vorsteht, und die Gate-Isolationsschicht 212, die die Gate-Elektrode 120 umschließt, auf.
  • Die Gate-Elektrode 216 weist insbesondere einen ersten Pfosten 216a mit einem ersten Durchmesser und einen zweiten Pfosten 216b, der an einer obersten Oberfläche des ersten Pfostens 216a angeordnet ist und einen zweiten Durchmesser, der größer als der erste Durchmesser ist, aufweist, auf. Als ein exemplarisches Ausführungsbeispiel werden der erste und der zweite Pfosten 216a und 216b in einem Körper während des Abscheidungsverfahrens zum Bilden der leitfähigen Schicht 214 einstückig gebildet. Die Gate-Isolationsschicht 212 berührt alle äußeren Oberflächen der Gate-Elektrode 216 mit lediglich der Ausnahme einer obersten Oberfläche derselben.
  • 5A bis 5D sind Querschnittsansichten, die Verarbeitungsschritte zum Bilden einer Gate-Struktur gemäß einem dritten Ausführungsbeispiel der vorliegenden Erfindung darstellen.
  • Bezug nehmend auf 5A wird eine Öffnung 308, die eine Opferschicht 302, eine Pufferoxidschicht 304 und eine Deckschicht 306 kreuzt, an einem Substrat 100 gebildet, und eine einkristalline Siliziumschicht wird an einer Oberfläche des Substrats 100 und an einer inneren Seitenoberfläche der Opferschicht 302 gebildet, wodurch ein einkristallines Siliziumgebiet 310 in der Öffnung 308 gebildet wird. Eine Gate-Isolationsschicht 312 wird an Seitenoberflächen und unteren Oberflächen des einkristallinen Siliziumgebiets 310 gebildet, und die Öffnung 308 wird mit einem leitfähigen Material, um dadurch eine Gate-Elektrode 314 zu bilden, aufgefüllt. Das einkristalline Siliziumgebiet 310, die Gate-Isolationsschicht 312 und die Gate-Elektrode 314 werden auf eine ähnliche, unter Bezugnahme auf die 1A bis 1H oder 3A bis 3D beschriebene Art und Weise gebildet.
  • Bezug nehmend auf 5B wird eine Metallschicht 316 an der Deckschicht 306 und der Gate-Elektrode 314 gebildet. Die Metallschicht kann durch das MOCVD- und das ALD-Verfahren gebildet werden. Beispiele der Metallschicht weisen eine Wolframschicht, eine Titanschicht, eine Tantalschicht, eine Kobaltschicht, eine Molybdänschicht, eine Nickelschicht, eine Rutheniumschicht, etc. auf.
  • Bezug nehmend auf 5C wird eine Wärmebehandlung an dem Substrat einschließlich der Metallschicht 316 durchgeführt, so dass die Metallschicht 316 mit der Gate-Elektrode 314, die das dotierte Polysizilium aufweist, reagiert. Eine Metallsilizidschicht 318 wird dementsprechend an einer obersten Oberfläche der Polysiliziumschicht, die mit Störstellen dotiert ist, gebildet, derart, dass die Gate-Elektrode 314 ferner die Metallsilizidschicht 318 aufweist.
  • Bezug nehmend auf 5D werden die Metallschicht 316, die Deckschicht 306, die Pufferoxidschicht 304 und die Opferschicht 302 von dem Substrat 100 durch ein herkömmliches Trocken- und Nassätzverfahren vollständig entfernt. Die Metallschicht 316 wird durch ein Nassätzverfahren unter Verwendung eines Ätzmittels mit einer Ätzselektivität desselben hinsichtlich der Metallsilizidschicht 318 entfernt. Die Deckschicht 306 und die Pufferoxidschicht 304 werden durch ein Trockenätzverfahren exemplarisch entfernt, und die Opferschicht 202 wird durch ein Nassätzverfahren unter Verwendung eines Ätzmittels, bei dem eine Ätzselektivität der Opferschicht 202 hinsichtlich des Silizium-Germaniums und des einkristallinen Siliziums nicht kleiner als 50:1 ist, entfernt.
  • 6A bis 6F sind Querschnittsansichten, die Verarbeitungsschritte zum Bilden einer Gate-Struktur gemäß einem vierten Ausführungsbeispiel der vorliegenden Erfindung darstellen.
  • Bezug nehmend auf 6A wird eine Öffnung 408, die eine Opferschicht 402, eine Pufferoxidschicht 404 und eine Deckschicht 406 kreuzt, an einem Substrat 100 gebildet, und eine einkristalline Siliziumschicht wird an einer Oberfläche des Substrats 100 und an einer inneren Seitenoberfläche der Opferschicht 402 gebildet, wodurch ein einkristallines Siliziumgebiet 410 in der Öffnung 408 gebildet wird. Eine Gate-Isolationsschicht 412 wird an einer Seitenoberfläche und an einer unteren Oberfläche des einkristallinen Siliziumgebiets 410 gebildet. Das einkristalline Siliziumgebiet 410 und die Gate-Isolationsschicht 412 werden auf eine ähnliche, unter Bezugnahme auf 1A bis 1F oder 3A bis 3B beschriebene Art und Weise gebildet.
  • Bezug nehmend auf 6B wird eine leitfähige Schicht 414 gebildet, um eine gleichmäßige Dicke an der Deckschicht 406 und an einer inneren Oberfläche der Öffnung 408 aufzuweisen. Die leitfähige Schicht 414, die beispielsweise dotiertes Polysilizium aufweist, kann durch aufeinander folgende Verfahren einer LPCVD und eines Dotierens der Störstellen gebildet werden.
  • Bezug nehmend auf 6C wird eine Metallschicht 416 an der leitfähigen Schicht 414 gebildet, derart, dass ein Raum, der durch die leitfähige Schicht 414 in der Öffnung 408 definiert ist, durch die Metallschicht 416 bedeckt ist. Die Metallschicht kann durch das MOCVD- und das ALD-Verfahren gebildet werden. Beispiele der Metallschicht umfassen eine Wolframschicht, eine Titanschicht, eine Tantalschicht, eine Kobaltschicht, eine Molybdänschicht, eine Nickelschicht, eine Rutheniumschicht etc.
  • Bezug nehmend auf 6D wird eine Wärmebehandlung an dem Substrat 100 das die Metallschicht 416 aufweist, durchgeführt, so dass die Metallschicht 416 mit dem dotierten Polysilizium reagiert. Die Metallschicht wird dementsprechend in eine Metallsilizidschicht 418 aufgrund der Wärmebehandlung transformiert.
  • Bezug nehmend auf 6E werden die Metallsilizidschicht 418 und die leitfähige Schicht 414 zum Bilden einer Gate-Elektrode 420 entfernt. Die Metallsilizidschicht 418 und die leitfähige Schicht 414 werden durch ein Zurückätzverfahren oder ein CMP-Verfahren planarisiert und entfernt, bis eine oberste Oberfläche der Deckschicht 406 freigelegt ist, und die Metallsilizidschicht 418 und die leitfähige Schicht 414 verbleiben somit lediglich in der Öffnung 408 und berühren die Gate-Isolationssiliziumschicht 412, wodurch die Gate-Elektrode 420 gebildet wird.
  • Bezug nehmend auf 6F werden die Deckschicht 406, die Pufferoxidschicht 404 und die Opferschicht 402 durch herkömmliche Trocken- und Nassätzverfahren von dem Substrat 100 vollständig entfernt. Das Nassätzverfahren verwendet ein Ätzmittel, bei dem eine Ätzselektivität der Opferschicht 402 hinsichtlich des Silizium-Germaniums und des einkristallinen Siliziums nicht kleiner als 50:1 ist.
  • Wie im Vorhergehenden beschrieben ist, weist die Gate-Struktur 40 gemäß dem vierten Ausführungsbeispiel der vorliegenden Erfindung eine Gate-Elektrode 420 und die Gate-Isolationsschicht 412 auf.
  • Die Gate-Elektrode 420 weist insbesondere ein Source-/Draingebiet 422 und einen Metallsilizidkontaktbereich 424 auf. Der leitfähige Kontaktbereich weist einen ersten Zylinder 422a mit einem ersten äußeren Durchmesser und einem zweiten Zylinder 422b, der an einer obersten Oberfläche des ersten Zylinders 422a angeordnet ist und einen zweiten Durchmesser, der größer als der erste Durchmesser ist, aufweist, auf. Der Metallsilizidkontaktbereich 424 füllt das Innere des leitfähigen Bereichs 422. Die Gate-Isolationsschicht 412 berührt die Seiten- und Unterseitenoberflächen des ersten Zylinders 422a und eine Unterseitenoberfläche des zweiten Zylinders 422b. Als eine beispielsweise Modifikation des vorliegenden Ausführungsbeispiels berührt die Gate-Isolationsschicht 412 alle äußeren Oberflächen mit Ausnahme einer obersten Oberfläche der Gate-Elektrode 420.
  • Die Gate-Isolationsschicht 412 kann Siliziumoxid, Siliziumoxynitrid oder Metalloxid aufweisen. Beispiele für das Metalloxid umfassen eine Tantaloxid-(Ta2O5-)Schicht, eine Tantaloxynitrid-(TaON-)Schicht, eine Titanoxid(TiO2)-Schicht, eine Aluminiumoxid(Al2O3)-Schicht, eine Yttriumoxid(Y2O3)-Schicht, eine Zirkonoxid(ZrO2)-Schicht, eine Hafniumoxid(HfO2)-Schicht, eine Bariumtitanatoxid-(BaTiO3)-Schicht, eine Strontiumtitanatoxid(SrTiO3)-Schicht, etc.
  • 7A ist eine Querschnittsansicht, die eine modifizierte Gate-Struktur gemäß dem ersten Ausführungsbeispiel der vorliegenden Erfindung darstellt, und 7B ist eine Querschnittsansicht, die eine modifizierte Gate-Struktur gemäß dem vierten Ausführungsbeispiel der vorliegenden Erfindung darstellt.
  • Bezug nehmend auf 7A kann im Gegensatz zu dem ersten Ausführungsbeispiel der vorliegenden Erfindung die leitfähige Schicht 118 in 1G weiter planarisiert und entfernt werden, bis eine oberste Oberfläche der Opferschicht 102 in 1H freigelegt ist. Die leitfähige Schicht 118, die Deckschicht 106 und die Pufferoxidschicht 104 werden dementsprechend vollständig entfernt, und eine Gate-Struktur 12 weist eine Gate-Elektrode 14 und eine Gate-Isolationsschicht 16, die die Gate-Elektrode 14 umschließt und eine Seitenoberfläche der Gate-Elektrode 14 berührt, auf. Die Opferschicht 102 wird beispielsweise unter Verwendung eines Nassätzverfahrens weggeätzt.
  • Bezug nehmend auf 7B können im Gegensatz zu dem vierten Ausführungsbeispiel der vorliegenden Erfindung die Metallsilizidschicht 418 und die leitfähige Schicht 414 in 6D weiter planarisiert und entfernt werden, bis eine oberste Oberfläche der Opferschicht 402 in 6E freigelegt ist. Die Metallsilizidschicht 418, die leitfähige Schicht 414, die mit dem Polysilizium dotiert ist, die Deckschicht 406 und die Pufferoxidschicht 404 werden dementsprechend vollständig entfernt, und eine Gate-Struktur 42 weist eine Gate-Elektrode 14 mit einem leitfähigen Bereich 44a, der in einer zylindrischen Form ausgebildet und mit Polysilizium dotiert ist, und einen Metallsilizidkontaktbereich 44b, der den leitfähigen Bereich 44a füllt, auf. Die Gate- Isolationsschicht 46 umschließt und berührt eine Seitenoberfläche des leitfähigen Bereichs 44.
  • 8A bis 8Z sind Querschnittsansichten, die Verarbeitungsschritte zum Herstellen einer Halbleitervorrichtung, wie z. B. eines MOS-Transistors, gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung darstellen.
  • Bezug nehmend auf 8A wird eine erste Opferschicht 502 an einem Halbleitersubstrat 100 gebildet. Die erste Opferschicht 502 weist exemplarisch Silizium-Germanium auf, und ein herkömmliches Verfahren, wie z. B. ein Epitaxieverfahren, ein CVD-Verfahren oder ein UVCVD-Verfahren, kann zum Bilden der ersten Opferschicht 502 verwendet werden. Die erste Opferschicht 502 wird zu einer Dicke von 40 nm bis 60 nm und bei dem vorliegenden Ausführungsbeispiel bis zu einer Dicke von 50 nm gebildet. Ein Störstellendotierungsbereich (nicht gezeigt), wie z. B. eine N-Wanne bzw. N-Well oder eine P-Wanne bzw. P-Well können an einem Oberflächenabschnitt des Substrats 100 unter Verwendung eines Ionenimplantationsverfahrens oder eines Diffusionsverfahrens, bevor die erste Opferschicht 502 gebildet wird, gebildet werden.
  • Ein Verarbeitungsgas zum Bilden der ersten Opferschicht 502 weist ein Silizium-Quellgas, ein Germaniumquellgas und ein Trägergas auf. Beispiele des Siliziumquellgases umfassen Silan (SiH4), Disilan (Si2H6), Trisilan (Si3H8), Monochlorsilan (SiH3Cl), Dichlorsilan (SiH2Cl2), Trichlorsilan (SiHCl3), etc. Beispiele des Germaniumquellgases umfassen zusätzlich Monogerman (GeH4), Digerman (Ge2H4), Monochlorgerman (GeH3Cl), Dichlorgerman (Ge2H2Cl2), Trichlorgerman (Ge3HCl3), etc. Das Trägergas kann Chlor-(Cl2-)Gas, Wasserstoff-(H2-)Gas oder ein Hydrochlorid-(HCl-)Gas sein.
  • Bezug nehmend auf 8B wird eine erste einkristalline Siliziumschicht 504 an der ersten Opferschicht 502 durch ein herkömmliches Verfahren, wie z. B. ein Epitaxieverfahren, ein CVD-Verfahren oder ein UVCVD-Verfahren, unter Verwendung eines Silizium-Quellgases, beispielsweise Silan-(SiH4-)Gas oder Dichlorsilan-(SiH2Cl2-)Gas, und eines Trägergases, beispielsweise Wasserstoff-(H2-)Gas oder Chlor-(Cl2-) Gas, gebildet. Die erste einkristalline Siliziumschicht 504 wird zu einer Dicke von 40 nm bis 60 nm und bei dem vorliegenden Ausführungsbeispiel zu einer Dicke von 50 nm gebildet. Die Dicke der ersten einkristallinen Siliziumschicht kann jedoch gemäß Verarbeitungsbedingungen und -umständen variiert werden und begrenzt nicht den Schutzbereich der Ansprüche der vorliegenden Erfindung.
  • Bezug nehmend auf 8C wird die erste einkristalline Siliziumschicht 504 mit P- oder N-Störstellen durch ein Ionenimplantationsverfahren oder ein Diffusionsverfahren dotiert, und die erste einkristalline Siliziumschicht 504 wird somit in eine erste leitfähige Schicht 506 transformiert.
  • Ein Epitaxieverfahren oder ein CVD-Verfahren kann alternativ die erste leitfähige Schicht 506 unter Verwendung eines Verarbeitungsgases bzw. Prozessgases, das Siliziumquellgas, wie z. B. Silangas (SiH4), aufweist, und einer Dotierstoffquelle, die in situ bzw. an Ort und Stelle in die erste einkristalline Siliziumschicht 504 dotiert wird, bilden. Phosphin-(PH3-)Gas oder Arsin-(AsH3-)Gas kann als eine N-Dotierstoffquelle verwendet werden, und Diboran-(B2H6-)Gas kann als eine P-Dotierstoffquelle verwendet werden.
  • Bezug nehmend auf 8D wird die erste leitfähige Schicht 506 durch ein herkömmliches Trockenätzverfahren, wie z. B. ein Plasmaätzverfahren und ein reaktives Ionenätzverfahren, teilweise entfernt, wodurch ein erstes Source-/Draingebiet 508 gebildet wird. Obwohl es nicht in den Figuren gezeigt ist, kann ein Photoresistmuster (nicht gezeigt) bei dem vorhergehenden Trockenätzverfahren als eine Ätzmaske verwendet werden. Eine Photoresistschicht (nicht gezeigt) wird an der ersten leitfähigen Schicht 506 gebildet und in das Photoresistmuster durch ein herkömmliches photolithographisches Verfahren strukturiert. Ein herkömmliches Veraschungsverfahren oder ein Strip- bzw. Abziehverfahren kann das Photoresistmuster von der ersten leitfähigen Schicht 506 entfernen.
  • Bezug nehmend auf 8E wird eine zweite Opferschicht 510 an der ersten leitfähigen Schicht 508 und der ersten Opferschicht 502 gebildet, derart, dass die erste leitfähige Schicht 508 mit der zweiten Opferschicht 510 bedeckt ist. Die zweite Opferschicht 510 weist beispielsweise Silizium-Germanium auf, und ein herkömmliches Verfahren, wie z. B. ein Epitaxieverfahren, ein CVD-Verfahren oder ein UVCVD-Verfahren, kann zum Bilden der zweiten Opferschicht 510 unter Verwendung eines Siliziumquellgases, eines Germaniumquellgases und eines Trägergases verwendet werden. Eine Dicke der zweiten Opferschicht 510 kann im Wesentlichen identisch zu der Dicke der ersten Opferschicht 502 oder größer als dieselbe der ersten Opferschicht 502 sein.
  • Bezug nehmend auf 8F wird die zweite Opferschicht 510 so lange, beispielsweise unter Verwendung eines CMP-Verfahrens, planarisiert oder entfernt, bis eine oberste Oberfläche des ersten Source-/Draingebiets 508 freigelegt ist.
  • Obwohl nicht in 8F gezeigt, kann eine erste Pufferoxidschicht an der ersten einkristallinen Siliziumschicht 504 in 8B ferner gebildet werden. Die erste Pufferoxidschicht kann nach dem Ausführen des Dotierungsverfahrens an der ersten einkristallinen Siliziumschicht 504 entfernt werden oder kann während des Durchführens des Planarisierungsverfahrens an der zweiten Opferschicht 510 entfernt werden.
  • Bezug nehmend auf 8G wird eine dritte Opferschicht 512 an der ersten leitfähigen Schicht 508 und der zweiten Opferschicht 510 gebildet. Die dritte Opferschicht 512 weist beispielsweise Silizium-Germanium auf, und ein herkömmliches Verfahren, wie z. B. ein Epitaxieverfahren, ein CVD-Verfahren oder ein UVCVD-Verfahren, kann unter Verwendung von Siliziumquellgas, Germaniumquellgas und einem Trägergas zum Bilden der dritten Opferschicht 510 verwendet werden. Eine Dicke der dritten Opferschicht 512 kann gemäß einer Kanallänge eines MOS-Transistors variiert werden und beträgt bei dem vorliegenden Ausführungsbeispiel 100 nm.
  • Bezug nehmend auf 8H werden eine zweite einkristalline Siliziumschicht 514 und eine zweite Pufferoxidschicht 516 aufeinander folgend an der dritten Opferschicht 512 durch ein herkömmliches Verfahren, wie z. B. ein Epitaxieverfahren, ein CVD-Verfahren oder ein UVCVD-Verfahren, unter Verwendung von Siliziumquellgas, beispielsweise Silan-(SiH4-)Gas oder Dichlorsilan-(SiH2Cl2-)Gas, und eines Trägergases, beispielsweise Wasserstoff-(H2-)Gas oder Chlor-(Cl2-)Gas, gebildet. Die zweite einkristalline Siliziumschicht 514 kann zu einer Dicke von 40 nm bis 60 nm gebildet werden. Die Dicke der zweiten einkristallinen Siliziumschicht kann gemäß Charakteristika des MOS-Transistors variiert werden und begrenzt nicht den Schutzbereich der Ansprüche der vorliegenden Erfindung.
  • Bezug nehmend auf 8I wird die zweite einkristalline Siliziumschicht 514 in 8H durch ein Ionenimplantationsverfahren oder ein Diffusionsverfahren mit P- oder N-Störstellen dotiert, und die zweite einkristalline Siliziumschicht 514 wird somit in eine zweite leitfähige Schicht 518 transformiert.
  • Ein Epitaxieverfahren oder ein CVD-Verfahren kann alternativ die zweite leitfähige Schicht 518 unter Verwendung eines Verarbeitungs- bzw. Prozessgases, das Siliziumquellgas, wie z. B. Silangas (SiH4), aufweist, und einer Dotierstoffquelle, die in die zweite einkristalline Siliziumschicht 514 in situ dotiert wird, bilden. Phosphin-(PH3-)Gas oder Arsin-(AsH3-)Gas kann als eine N-Dotierstoffquelle verwendet werden, und Diboran-(B2H6-)Gas kann als eine P-Dotierstoffquelle verwendet werden.
  • Bezug nehmend auf 8J werden die zweite Pufferoxidschicht 516 und die zweite leitfähige Schicht 518 in 8I durch ein herkömmliches Trockenätzverfahren, wie z. B. ein Plasmaätzverfahren und ein reaktives Ionenätzverfahren, teilweise entfernt, wodurch ein zweites Source-/Draingebiet 520 gebildet wird. Obwohl es nicht in den Figuren gezeigt ist, kann ein Photoresistmuster (nicht gezeigt) bei dem vorhergehenden Trockenätzverfahren als eine Ätzmaske verwendet werden. Eine Photoresistschicht (nicht gezeigt) wird an der zweiten Pufferoxidschicht 516 gebildet und in das Photoresistmuster durch ein herkömmliches photolithographisches Verfahren strukturiert. Ein herkömmliches Veraschungsverfahren oder ein Abziehverfahren kann das Photoresistmuster von der zweiten Pufferoxidschicht 516 nach dem Bilden des zweiten Source- /Draingebiets 520 entfernen. Bei dem vorliegenden Ausführungsbeispiel überlappt das zweite Source-/Draingebiet 520 teilweise das erste Source-/Draingebiet 508. Ein herkömmliches Ätzverfahren kann die zweite Pufferoxidschicht 516, nachdem die zweite einkristalline Siliziumschicht 514 in 8H mit Störstellen dotiert ist, entfernen.
  • Bezug nehmend auf 8K wird eine Deckschicht 522 an der dritten Opferschicht 512 und der zweiten Pufferoxidschicht 516 gebildet, derart, dass das zweite Source-/Draingebiet 520 und die zweite Pufferoxidschicht 516 an dem zweiten Source-/Draingebiet 520 mit der Deckschicht 522 bedeckt sind. Die Deckschicht 522 weist beispielsweise Siliziumnitrid auf, und ein LPCVD- oder ein PECVD-Verfahren kann zum Bilden der Deckschicht 522 unter Verwendung von Silan-(SiH4-)Gas, Dichlorsilan-(SiH2Cl2-)Gas und Ammoniak-(NH3-)Gas verwendet werden.
  • Bezug nehmend auf 8L wird die Deckschicht 522 unter Verwendung eines CMP-Verfahrens oder eines Zurückätzverfahrens planarisiert.
  • Bezug nehmend auf 8M werden die planarisierte Deckschicht 522 und die zweite Pufferoxidschicht 516 teilweise entfernt, um dadurch eine zweite Öffnung 524 zu bilden, durch die das zweite Source-/Draingebiet 520 freigelegt ist. Ein Photoresistmuster (nicht gezeigt) wird an der Deckschicht 522 unter Verwendung eines herkömmlichen photolithographischen Verfahrens gebildet, und die planarisierte Deckschicht 522 und die zweite Pufferoxidschicht 516 werden unter Verwendung eines herkömmlichen anisotropen Ätzverfahrens, wie z. B. eines Plasmaätzverfahrens, unter Verwendung des Photoresistmusters als eine Ätzmaske teilweise weggeätzt. Als ein exemplarisches Ausführungsbeispiel ist ein Abschnitt des zweiten Source-/Draingebiets 520, der das erste Source-/Draingebiet 508 überlappt, durch die zweite Öffnung 524 ebenfalls freigelegt. Das Photoresistmuster wird ebenfalls unter Verwendung des Veraschungsverfahrens oder des Abziehverfahrens entfernt.
  • Bezug nehmend auf 8N wird eine erste Öffnung 526, durch die eine Oberfläche des Substrats 100 freigelegt ist, unter der zweiten Öffnung 524 gebildet. Das zweite Source-/Draingebiet 520, die dritte Opferschicht 512, das erste Source-/Draingebiet 508 und die erste Opferschicht 502 werden durch ein herkömmliches anisotropes Ätzverfahren unter Verwendung der Deckschicht 522, die die zweite Öffnung 524 aufweist, als eine Ätzmaske aufeinander folgend entfernt. Das Ätzverfahren zum Bilden der ersten Öffnung 526 wird hier derart gesteuert, dass die Oberfläche des Substrats 100 während des vorhergehenden Ätzverfahrens überätzt wird, und eine Unterseitenoberfläche der ersten Öffnung 526 wird gebildet, um niedriger als die Oberfläche des Substrats 100 zu sein. D. h., dass das Substrat 100 einen vertieften Abschnitt 526b an einer obersten Oberfläche desselben aufweist, und dass die erste Öffnung 526 den vertieften Abschnitt 526b des Substrats 100 aufweist. Eine Unterseitenoberfläche des vertieften Abschnitts 526b entspricht daher der Unterseitenoberfläche 526a der ersten Öffnung 526.
  • Bezug nehmend auf 8O wird ein Kanalgebiet 528, das beispielsweise ein einkristallines Silizium aufweist, an inneren Seiten- und Unterseitenoberflächen der ersten Öffnung 526 gebildet. Ein herkömmliches Verfahren, wie z. B. ein Epitaxieverfahren, ein CVD-Verfahren oder ein UVCVD-Verfahren, kann zum Bilden des Kanalgebiets 526 unter Verwendung eines Siliziumquellgases, beispielsweise Silan-(SiH4-)Gas und Dichlorsilan-(SiH2Cl2-)Gas, und eines Trägergases, beispielsweise Wasserstoff-(H2-)Gas oder Chlor-(Cl2-)Gas, verwendet werden. Das Kanalgebiet 528 wird insbesondere an einem Oberflächenabschnitt des Substrats 100 und an Seitenoberflächen der ersten Opferschicht 502, des ersten Source-/Draingebiets 508, der dritten Opferschicht 512 und des zweiten Source-/Draingebiets 520 gebildet, die alle eine Grenze der ersten Öffnung 526 definieren. Das Kanalgebiet 526 wird bis zu einer Dicke von 10 nm bis 30 nm und bei dem vorliegenden Ausführungsbeispiel bis zu einer Dicke von 15 nm bis 20 nm gebildet. Die Dicke des Kanalgebiets kann jedoch gemäß Charakteristika des MOS-Transistors variiert werden und begrenzt nicht den Schutzbereich der Ansprüche der vorliegenden Erfindung.
  • Ein Verarbeitungsgas zum Bilden des Kanalgebiets 528 kann eine N- oder eine P-Dotierstoffquelle aufweisen, mit der Störstellen bzw. Verunreinigungen in situ in das Kanalgebiet 528 dotiert werden.
  • Bezug nehmend auf 8P wird eine Gate-Isolationsschicht 530 an einer Oberfläche des Kanalgebiets 528 gebildet. Die Gate-Isolationsschicht 530 kann beispielsweise eine Siliziumoxidschicht oder eine Siliziumoxynitridschicht aufweisen und kann durch ein rasches thermisches Verfahren (RTP; RTP = Rapid Thermal Process) unter Verwendung eines Sauerstoff-(O2-)Gases, eines Stickstoffmonoxid-(NO-)Gases oder eines Distickstoffoxid-(N2O-)Gases zu einer Dicke von 1 nm bis 7 nm werden gebildet.
  • Bezug nehmend auf 8Q wird eine dritte leitfähige Schicht 523 an der Deckschicht 522 zu einer ausreichenden Dicke gebildet, um die erste Öffnung 526, von der ein innerer Raum durch die Gate-Isolationsschicht 530 umschlossen ist, und die zweite Öffnung 524 zu bedecken. Die dritte leitfähige Schicht 532 kann mit Polysilizium dotiert werden. Ein LPCVD-Verfahren kann insbesondere zum Bilden der dritten leitfähigen Schicht 532 verwendet werden, und Störstellen werden während des LPCVD-Verfahrens in situ in die dritte leitfähige Schicht 532 dotiert.
  • Eine Polysiliziumschicht wird alternativ an der Deckschicht 522 zu einer ausreichenden Dicke durch beispielsweise ein LPCVD-Verfahren gebildet, um den inneren Raum der ersten Öffnung 526 und der zweiten Öffnung 524 aufzufüllen, und dann wird die Polysiliziumschicht durch ein herkömmliches Ionenimplantationsverfahren oder ein Störstellendiffusionsverfahren mit Störstellen dotiert. Die Polysiliziumschicht wird dementsprechend in die dritte leitfähige Schicht 532 transformiert. Die dritte leitfähige Schicht 532 kann Metall, wie z. B. Wolfram, Titan, Tantal, Kobalt, Molybdän, Nickel und Ruthenium, aufweisen und kann durch ein MOCVD-, PVD- oder ALD-Verfahren unter Verwendung eines Metallzwischenstoffs bzw. Metallvorgängers gebildet werden.
  • Ein Material der dritten leitfähigen Schicht 532 ist gemäß einer Austrittsarbeit eines MOS-Transistors, der hergestellt werden soll, bestimmt. D. h., da eine Schwellenspannung Vth des MOS-Transistors allgemein gemäß der Austrittsarbeit der Gate-Elektrode variiert wird, muss das Material der dritten leitfähigen Schicht 532 gemäß den Betriebscharakteristika des MOS-Transistors bestimmt werden.
  • Wenn die Gate-Elektrode ein mit Störstellen dotiertes Polysilizium aufweist, wird die Austrittsarbeit der Gate-Elektrode gemäß der Konzentration der Störstellen variiert. Die Steuerung der Störstellenkonzentration bei dem Dotierungsverfahren ermöglicht daher die Steuerung der Austrittsarbeit der Gate-Elektrode.
  • Wenn zusätzlich die Gate-Elektrode Metall aufweist, kann die Implantation von Stickstoff-(N-) oder Argon-(Ar-)Atomen die Austrittsarbeit der Gate-Elektrode steuern. Die Austrittsarbeit der Gate-Elektrode nimmt insbesondere proportional zu der Konzentration der Stickstoff-(N-)Atome zu.
  • Als ein weiteres Ausführungsbeispiel kann die Ionenimplantation zum Steuern der Austrittsarbeit der Gate-Elektrode unter Verwendung der Deckschicht 522 als eine Ionenimplantationsmaske nach einem folgenden Planarisierungsverfahren an der dritten leitfähigen Schicht 532 durchgeführt werden.
  • Bezug nehmend auf 8R wird die leitfähige Schicht 532 in 8Q durch ein Zurückätzverfahren oder ein CMP-Verfahren planarisiert und entfernt, bis eine oberste Oberfläche der Deckschicht 522 freigelegt ist, und die leitfähige Schicht 532 verbleibt somit lediglich in dem inneren Raum der ersten Öffnung 526 und der zweiten Öffnung 524, wodurch die Gate-Elektrode 534 gebildet wird.
  • Bezug nehmend auf 8S wird eine Hartmaske 536 an der Gate-Elektrode 534 und der Deckschicht 522 entsprechend dem zweiten Source-/Draingebiet 520 gebildet. Eine Hartmaskenschicht (nicht gezeigt) wird an der Gate-Elektrode 534 und der Deckschicht 522 gebildet, und ein Photoresistmuster (nicht gezeigt), das dem zweiten Source-/Draingebiet 520 entspricht, wird an der Hartmaskenschicht durch ein herkömmliches photolithographisches Verfahren gebildet. Dann wird die Hartmaskenschicht unter Verwendung des Photoresistmusters als eine Ätzmaske anisotrop geätzt, wodurch die Hartmaske 536, die dem zweiten Source-/Draingebiet 520 entspricht, gebildet wird. Die Hartmaskenschicht weist beispielsweise Siliziumoxid oder Siliziumnitrid auf, und ein herkömmliches CVD-, ein LPCVD- oder ein PECVD-Verfahren kann zum Bilden der Hartmaskenschicht verwendet werden.
  • Bezug nehmend auf 8T wird die Deckschicht 522 durch ein herkömmliches anisotropes Ätzverfahren unter Verwendung der Hartmaske 536 als eine Ätzmaske teilweise entfernt, derart, dass eine Oberfläche der dritten Opferschicht 512, die Silizium-Germanium aufweist, teilweise freigelegt ist. Ein geringes Überätzen zu der dritten Opferschicht 512 kann ohne irgendwelche Probleme zugelassen werden.
  • Bezug nehmend auf 8U werden die erste, die zweite und die dritte Opferschicht 502, 510, 512 in 8T beispielsweise durch ein Nassätzverfahren unter Verwendung eines Ätzmittels, bei dem jede Ätzselektivität der ersten, der zweiten und der dritten Opferschicht 502, 510, 512 hinsichtlich des Silizium-Germaniums und des einkristallinen Siliziums nicht kleiner als 50:1 ist, entfernt. Es wird verhindert, dass die Gate-Elektrode 534 während des Nassätzverfahrens durch die Hartmaske 536 und die Deckschicht 522 geätzt wird.
  • Bezug nehmend auf 8V wird eine Isolationszwischenschicht 538 an dem Substrat 100 gebildet, derart, dass Räume, die durch die erste, die zweite und die dritte Opferschicht 502, 510, 512 in 8T eingenommen werden, mit der Isolationszwischenschicht 538 bedeckt sind. Die Isolationszwischenschicht 538 kann ein Aufschleuderglas (SOG; SOG = Spin an Glass) oder cm Hochdichteplasma-(HDP-; HDP = High-Density Plasma)Oxid aufweisen und bedeckt vollständig die in 8U gezeigte MOS-Transistorstruktur.
  • Bezug nehmend auf 8W werden die Isolationszwischenschicht 538 und die Hartmaske 536 durch ein Zurückätzverfahren oder ein CMP-Verfahren, beispielsweise bis eine oberste Oberfläche der Gate-Elektrode 534 freigelegt ist, planarisiert und entfernt.
  • Obwohl nicht in 8W gezeigt, kann eine Metallsilizidschicht ferner an der dotierten Polysiliziumschicht gebildet werden, wenn die Gate-Elektrode 534 ein dotiertes Polysilizium aufweist, so dass die Schicht der Gate-Elektrode 534 ferner die Metallsilizidschicht aufweist. Eine Metallschicht (nicht gezeigt) wird an der Gate-Elektrode 534 durch ein herkömmliches Abscheidungsverfahren gebildet, und die Metallschicht wird durch ein herkömmliches Silizidierungsverfahren in eine Metallsilizidschicht transformiert. Nach dem Silizidierungsverfahren wird eine verbleibende Metallschicht unter Verwendung eines Ätzverfahren entfernt.
  • Obwohl die vorhergehenden exemplarischen Ausführungsbeispiele die Isolationszwischenschicht, die gebildet wird, nachdem die erste bis dritte Opferschicht 502, 510, 512 entfernt sind, erörtert, kann die Isolationszwischenschicht ebenfalls gebildet werden, nachdem die erste bis dritte Opferschicht 502, 510 und 512, die zweite Pufferoxidschicht 516, die Deckschicht 522 und die Hartmaske 536 entfernt sind, wie es einen Fachmann bekannt ist.
  • Bezug nehmend auf 8X werden ein erstes und ein zweites Kontaktloch 540a und 540b zum teilweise Freilegen des ersten und des zweiten Source-/Draingebiets 508 bzw. 520 gebildet. Ein Photoresistmuster (nicht gezeigt) wird an der Isolationszwischenschicht 538 unter Verwendung eines herkömmlichen photolithographischen Verfahrens gebildet, und die Isolationszwischenschicht 538 wird durch ein herkömmliches Plasmaätzverfahren oder ein reaktives Ionenätzverfahren unter Verwendung des Photoresistmusters als eine Ätzmaske teilweise entfernt, wodurch das erste und das zweite Kontaktloch 540a und 540b gebildet werden. Das Photoresistmuster wird nach dem Ätzverfahren zum Bilden des ersten und des zweiten Kontaktlochs 540a und 540b entfernt.
  • Bezug nehmend auf 8Y wird eine Metallschicht an der Isolationszwischenschicht 538, der Deckschicht 522 und der Gate-Elektrode 534 zu einer ausreichenden Dicke gebildet, um das erste und das zweite Kontaktloch 540a und 540b in 8X zu bedecken. Die Metallschicht 542 weist beispielweise Aluminium, Kupfer, Wolfram, Tantal oder Titan auf und wird durch ein MOCVD- oder ein PVD-Verfahren gebildet.
  • Bezug nehmend auf 8Z wird die Metallschicht 542 teilweise entfernt, um dadurch erste bis dritte Metallverdrahtungen bzw. Metallleitungen 544a, 544b und 544c zu bilden. Ein Photoresistmuster (nicht gezeigt) wird an der Metallschicht 542 unter Verwendung eines herkömmlichen photolithographischen Verfahrens gebildet, und die Metallschicht 542 wird durch ein herkömmliches anisotropes Ätzverfahren unter Verwendung des Photoresistmusters als eine Ätzmaske teilweise entfernt, um dadurch die ersten bis dritten Metallleitungen 544a, 544b und 544c zu bilden. Die erste Metallleitung 544a ist mit dem ersten Source-/Draingebiet 508 elektrisch verbunden, und die zweite Metallleitung 544b ist mit der Gate-Elektrode 534 elektrisch verbunden. Die dritte Metallleitung 544c ist mit dem zweiten Source-/Draingebiet 520 elektrisch verbunden. Das Photoresistmuster wird nach dem Ätzverfahren zum Bilden der ersten bis dritten Metallleitungen 544a, 544b und 544c entfernt.
  • 9 ist eine perspektivische Ansicht, die den MOS-Transistor darstellt, der durch die in 8A bis 8Z dargestellten Verarbeitungsschritte gebildet wird.
  • Bezug nehmend auf 8Z und 9 weist der MOS-Transistor 50 eine Gate-Struktur 52 einer Pfostenform, die sich von einem Substrat in einer vertikalen Richtung erstreckt, ein Kanalgebiet 528, das die Gate-Struktur 52 umschließt und eine äußere Oberfläche der Gate-Struktur 52 berührt, ein erstes Source-/Draingebiet 508, das sich von einem unteren Abschnitt des Kanalgebiets in einer ersten Richtung vertikal zu dem Kanalgebiet und parallel zu dem Substrat erstreckt, und ein zweites Source-/Draingebiet, das sich von einem oberen Abschnitt des Kanalgebiets in einer zweiten Richtung vertikal zu dem Kanalgebiet und parallel zu dem Substrat erstreckt, auf.
  • Das erste und das zweite Source-/Draingebiet 508 und 520 funktionieren bzw. wirken als eine Source/Drain in dem MOS-Transistor 50 und bedecken den unteren und den oberen Abschnitt des Kanalgebiets 528. Als ein beispielhaftes Ausführungsbeispiel erstrecken sich das erste und das zweite Source-/Draingebiet 508 und 520 in einer entgegengesetzten Richtung zueinander von dem Kanalgebiet 528.
  • Die Gate-Struktur 52 weist beispielweise eine Pfostenform einer kreisförmigen Querschnittsoberfläche auf und weist eine Gate-Elektrode 534, die ein leitfähiges Material aufweist, und eine Gate-Isolationsschicht 530, die an einer äußeren Oberfläche der Gate-Elektrode 534 positioniert ist, auf. Das Kanalgebiet 528 weist eine zylindrische Form auf, deren oberster Abschnitt gemäß einem Profil der Gate-Isolationsschicht 530 offen ist. Das zylindrische Kanalgebiet 528, dessen oberste Oberfläche offen ist, weist einen inneren Durchmesser, der einem äußeren Durchmesser der Gate-Isolationsschicht 530 entspricht, eine innere Seitenoberfläche, die die Gate-Isolationsschicht 530 berührt, und eine äußere Seitenoberfläche, die mit dem ersten und dem zweiten Source-/Draingebiet 508 und 520 einen elektrischen Kontakt bildet, auf.
  • Im Detail weist die Gate-Elektrode 534 einen ersten Pfosten 534a mit einem ersten Durchmesser und einen zweiten Pfosten 534b, der an einer obersten Oberfläche des ersten Pfostens 534a angeordnet ist und einen zweiten Durchmesser, der größer als der erste Durchmesser ist, aufweist, auf. Bei dem vorliegenden Ausführungsbeispiel sind der erste und der zweite Pfosten in einen Körper einstückig gebildet. Das Kanalgebiet umschließt den ersten Pfosten 534a, und der äußere Durchmesser desselben ist gleich dem zweiten Durchmesser des zweiten Pfostens 534b. Die Gate-Isolationsschicht 530 ist zwischen dem ersten Pfosten 534a und dem Kanalgebiet 528 angeordnet.
  • Die Kanalregion des MOS-Transistors 50 ist an einem Abschnitt des Kanalgebiets 528 zwischen dem ersten Source-/Draingebiet 508 und dem zweiten Source-/Draingebiet 520 angeordnet und weist eine kreisförmige Rohrform oder eine Pfostenringform auf. Eine Kanallänge des MOS-Transistors 50 ist dementsprechend gemäß dem Abstand zwischen dem ersten Source-/Draingebiet 508 und dem zweiten Source-/Draingebiet 520 bestimmt. D. h., die Kanallänge des MOS-Transistors 50 ist gemäß einer Dicke der dritten Opferschicht 512 in 8G bestimmt.
  • Eine Kanalbreite des MOS-Transistors 50 ist gemäß einem ersten Durchmesser der Gate-Elektrode 534 bestimmt. D. h., die Kanalbreite des MOS-Transistors 50 ist gemäß einem inneren Durchmesser der zweiten Öffnung 526 in 8N und einer Breite des Kanalgebiets 528 bestimmt. Als ein exemplarisches Ausführungsbeispiel kann das Kanalgebiet eine Dicke von 10 nm bis 30 nm aufweisen.
  • Eine Steuerung der Länge und der Breite des Kanals kann dementsprechend den Kurzkanaleffekt und einen Schmalbreiteneffekt in dem MOS-Transistor beträchtlich verhindern, und ein Verfahrensfehler aufgrund des Kurzkanaleffekts und des Schmalbreiteneffekts, der durch die Reduzierung der Kanalgröße gemäß einem neueren technischen Trend einer hohen Integration verursacht wird, wird wirksam verhindert.
  • Obwohl die vorhergehenden exemplarischen Ausführungsbeispiele die Gate-Elektrode mit einer kreisförmigen Querschnittsoberfläche erörtern, kann die Gate-Elektrode irgendeine andere Querschnittsform, die einem Fachmann bekannt ist, aufweisen. Eine optimale Kanalbreite des MOS-Transistors kann dementsprechend durch Verändern der Querschnittsform der Gate-Elektrode bestimmt werden.
  • 10 ist eine perspektivische Ansicht, die einen ersten modifizierten MOS-Transistor basierend auf dem in 9 gezeigten MOS-Transistor darstellt.
  • Bezug nehmend auf 10 weist der erste modifizierte MOS-Transistor 550, der durch das fünfte Ausführungsbeispiel der vorliegenden Erfindung gebildet ist, eine Gate-Struktur 552 einer Pfostenform, die sich von einem Substrat in einer vertikalen Richtung erstreckt, ein Kanalgebiet 554, das eine Seitenoberfläche der Gate-Struktur 552 umschließt, und erste und zweite Source-/Draingebiete 556 und 558, die sich von dem unteren und dem oberen Abschnitt des Kanalgebiets 554 erstrecken, auf.
  • Bei dem vorliegenden Ausführungsbeispiel erstreckt sich das erste leitfähige Source-/Draingebiet 556 in einer ersten Richtung vertikal zu dem Kanalgebiet und parallel zu dem Substrat, und das zweite Source-/Draingebiet 558 erstreckt sich in einer zweiten Richtung vertikal zu dem Kanalgebiet und parallel zu dem Substrat. Das erste Source-/Draingebiet 556 erstreckt sich beispielsweise in einem Winkel von etwa 90° hinsichtlich des zweiten Source-/Draingebiets 558. Der Winkel zwischen dem ersten und dem zweiten Source-/Draingebiet kann gemäß Charakteristika eines MOS-Transistors variiert werden. Ein Entwurf einer Halbleitervorrichtung, wie z. B. eines Datenspeichersystems und eines Datenverarbeitungssystems, die den MOS-Transistor 550 aufweist, kann durch eine Variation des Winkels zwischen dem ersten und dem zweiten Source-/Draingebiet 556 und 558 verbessert werden.
  • 11A ist eine perspektivische Ansicht, die einen zweiten modifizierten MOS-Transistor basierend auf dem in 9 gezeigten MOS-Transistor darstellt, und 11B ist eine Querschnittsansicht, die den zweiten modifizierten in 11A gezeigten MOS-Transistor darstellt.
  • Bezug nehmend auf 11A und 11B weist der zweite modifizierte MOS-Transistor 560 eine Gate-Struktur 562 einer Pfostenform, ein Kanalgebiet 564, das eine Seitenoberfläche der Gate-Struktur 562 umschließt, ein erstes und ein zweites Source-/Draingebiet 566 und 568, die sich von einem unteren und einem oberen Abschnitt des Kanalgebiets 564 erstrecken, auf.
  • Bei dem vorliegenden Ausführungsbeispiel erstreckt sich das erste Source-/Draingebiet 566 in einer ersten Richtung vertikal zu dem Kanalgebiet und parallel zu dem Substrat, und das zweite Source-/Draingebiet 568 erstreckt sich in einer zweiten Richtung vertikal zu dem Kanalgebiet und parallel zu dem Substrat. Das erste und das zweite Source-/Draingebiet 566 und 568 erstrecken sich beispielsweise von dem Kanalgebiet 564 in einer gleichen Richtung, und das erste Source-/Draingebiet 566 ist beispielsweise länger als das zweite Source-/Draingebiet 568. Ein Entwurf einer Halbleitervorrichtung, wie z. B. eines Datenspeichersystems und eines Datenverarbeitungssystems, die den MOS-Transistor 560 aufweist, kann durch Verändern des Winkels zwischen dem ersten und dem zweiten Source-/Draingebiet 566 und 568 verbessert werden.
  • 12 ist eine perspektivische Ansicht, die einen dritten modifizierten MOS-Transistor basierend auf dem in 9 gezeigten MOS-Transistor darstellt.
  • Bezug nehmend auf 12 ist ein Paar von MOS-Transistoren 570a und 570b, die gemeinsam ein Source-/Draingebiet besitzen, an einem Substrat angeordnet. Die MOS-Transistoren 570a und 570b weisen Gate-Strukturen 572a und 572b einer Pfostenform, Kanalgebiet 574a und 574b, die jede der Gate-Strukturen 572a bzw. 572b umschließen, zweite Source-/Draingebiete 578a und 578b, die obere Abschnitte der Kanalgebiet 574a bzw. 574b umschließen und sich parallel zu dem Substrat in unterschiedlichen Richtungen zueinander erstrecken, auf.
  • Bei dem vorliegenden Ausführungsbeispiel besitzen die MOS-Transistoren 570a und 570b gemeinsam ein Source-/Draingebiet 576a, derart, dass untere Abschnitte der Kanalgebiet 574a und 574b miteinander verbunden sind.
  • Eine Mehrzahl der MOS-Transistoren 570a und 570b kann dementsprechend aufgrund des ersten Source-/Draingebiets 576a, das mit denselben gemeinsam verbunden ist, in Reihe geschaltet sein. Ein Entwurf einer Halbleitervorrichtung, wie z. B. eines Datenspeichersystems und eines Datenverarbeitungssystems, die die miteinander verbundenen MOS-Transistoren 570a und 570b aufweist, kann beträchtlich verbessert sein.
  • Obwohl das vorhergehende exemplarische Ausführungsbeispiel das erste Source-/Draingebiet 576a zum Verbinden der MOS-Transistoren an unteren Abschnitten der Kanalgebiet 574a und 574b erörtert, können die MOS-Transistoren unter Verwendung von einem der zweiten Source-/Draingebiete 578a und 578b verbunden sein, wie Fachleuten bekannt ist.
  • 13 ist eine perspektivische Ansicht, die einen weiteren dritten modifizierten MOS-Transistor basierend auf dem in 9 gezeigten MOS-Transistor darstellt.
  • Bezug nehmend auf 13 ist ein Paar von MOS-Transistoren 570c und 570d, die gemeinsam ein Source-/Draingebiet besitzen, an einem Substrat angeordnet. Die MOS-Transistoren 570c und 570d weisen Gate-Strukturen 572c und 572d einer Pfostenform, Kanalgebiet 574c bzw. 574d, die die Gate-Strukturen 572c und 572d umschließen, zweite Source-/Draingebiete 578c bzw. 578d, die obere Abschnitte der Kanalgebiet 574c und 574d umschließen und sich parallel zu dem Substrat in der gleichen Richtung zueinander erstrecken, auf.
  • Bei dem vorliegenden Ausführungsbeispiel besitzen die MOS-Transistoren 570c und 570c gemeinsam ein erstes Source-/Draingebiet 576b, derart, dass untere Abschnitte der Kanalgebiet 574c und 574d miteinander verbunden sind.
  • Eine Mehrzahl der MOS-Transistoren 570a und 570b kann dementsprechend aufgrund des ersten Source-/Draingebiets 576a, das mit denselben gemeinsam verbunden ist, in Reihe geschaltet sein. Ein Entwurf einer Halbleitervorrichtung, wie z. B. eines Datenspeichersystems und eines Datenverarbeitungssystems, die die MOS-Transistoren 570a und 570b, die miteinander verbunden sind, aufweist, kann beträchtlich verbessert sein.
  • Eine detaillierte Beschreibung der Elemente des MOS-Transistors ist gleich derselben für die der MOS-Transistoren 570a und 570b unter Bezugnahme auf 12 und ist im Folgenden nicht weiter beschrieben, um eine Redundanz zu vermeiden.
  • 14A bis 14K sind Querschnittsansichten, die Verarbeitungsschritte zum Herstellen einer Halbleitervorrichtung gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung darstellen.
  • Bezug nehmend auf 14A wird eine erste Opferschicht 602 an einem Halbleitersubstrat 100 gebildet. Ein erstes Source-/Draingebiet 608, das ein dotiertes einkristallines Silizium aufweist, und eine zweite Opferschicht 610, die ein Silizium-Germanium aufweist, werden an der ersten Opferschicht 602 gebildet. Eine dritte Opferschicht 612, die Silizium-Germanium aufweist, wird an dem ersten Source-/Draingebiet 608 und an der zweiten Opferschicht 610 gebildet, und eine zweite einkristalline Siliziumschicht (nicht gezeigt) wird an der dritten Opferschicht 612 gebildet. Eine zweite Pufferoxidschicht 616 wird an der zweiten einkristallinen Siliziumschicht gebildet, und dann wird ein Störstellendotierungsverfahren durchgeführt, um dadurch die zweite einkristalline Siliziumschicht in eine zweite leitfähige Schicht 618 zu transformieren. Die vorhergehenden Verarbeitungsschritte werden auf eine ähnliche Art und Weise wie bei dem Verfahren zum Herstellen der Halbleitervorrichtung gemäß dem ersten Ausführungsbeispiel unter Bezugnahme auf 8A bis 8I durchgeführt, und eine detaillierte Beschreibung der vorhergehenden Verarbeitungsschritte ist somit weggelassen, um eine Redundanz zu vermeiden.
  • Bezug nehmend auf 14B wird eine Deckschicht 620 an der zweiten Pufferoxidschicht 616 gebildet. Die Deckschicht 620 weist beispielsweise Siliziumnitrid auf, und eine LPCVD oder eine PECVD können zum Bilden der Deckschicht 620 unter Verwendung von Dichlorsilangas (SiH2Cl2), Silan-(SiH4-)Gas und Ammoniak-(NH3-)Gas verwendet werden.
  • Bezug nehmend auf 14C werden die Deckschicht 620 und die zweite Pufferoxidschicht 616 durch ein herkömmliches anisotropes Ätzverfahren unter Verwendung eines Photoresistmusters an der Deckschicht 620 als eine Ätzmaske teilweise entfernt, um dadurch eine zweite Öffnung 622, durch die die zweite leitfähige Schicht 618 freigelegt ist, zu bilden. Das Photoresistmuster wird unter Verwendung eines Veraschungsverfahrens oder eines Abziehverfahrens nach dem Ätzverfahren entfernt.
  • Bezug nehmend auf 14D werden die zweite leitfähige Schicht 618, die dritte Opferschicht 612, das erste Source-/Draingebiet 608 und die erste Opferschicht 602 durch ein herkömmliches anisotropes Ätzverfahren unter Verwendung der Deckschicht, die die erste Öffnung 622 aufweist, als eine Ätzmaske aufeinander folgend und teilweise entfernt, wodurch eine erste Öffnung 624 gebildet wird, durch die das Substrat 100 freigelegt ist. Das Ätzverfahren zum Bilden der zweiten Öffnung 624 ist verlängert, derart, dass eine Oberfläche 100a des Substrats 100 überätzt wird. Eine untere Oberfläche 624a der ersten Öffnung 624 ist dementsprechend niedriger als die Oberfläche 100a des Substrats 100. D. h., dass das Substrat 100 einen vertieften Abschnitt 624b an einer obersten Oberfläche desselben aufweist, und dass die erste Öffnung 624 den vertieften Abschnitt 624b des Substrats 100 aufweist. Eine Unterseitenoberfläche des vertieften Abschnitts 624b entspricht daher der Unterseitenoberfläche 624a der ersten Öffnung 624. Bezug nehmend auf 14E wird ein Kanalgebiet 626, das beispielsweise einkristallines Silizium aufweist, an inneren Seiten- und Unterseitenoberflächen der ersten Öffnung 624 gebildet. Ein herkömmliches Verfahren, wie z. B. ein Epitaxieverfahren, ein CVD-Verfahren oder ein UVCVD-Verfahren kann, zum Bilden des Kanalgebiets 626 unter Verwendung eines Siliziumquellgases, beispielsweise Silan-(SiH4-)Gas und Dichlorsilan-(SiH2Cl2-)Gas, und eines Trägergases, beispielsweise Wasserstoff-(H2-)Gas und Chlor-(Cl2-)Gas, verwendet werden. Das Kanalgebiet 626 wird insbesondere bei einem Oberflächenabschnitt des Substrats 100 und an Seitenoberflächen der ersten Opferschicht 602, des ersten Source-/Draingebiets 608, der dritten Opferschicht 612 und der zweiten leitfähigen Schicht 618, die alle eine Grenze der ersten Öffnung 624 definieren, gebildet.
  • Das Kanalgebiet 626 wird zu einer Dicke von 10 nm bis 30 nm und bei dem vorliegenden Ausführungsbeispiel zu einer Dicke von 15 nm bis 20 nm gebildet. Die Dicke des Kanalgebiets 626 kann jedoch gemäß Charakteristika des MOS-Transistors variiert sein und begrenzt nicht den Schutzbereich der Ansprüche der vorliegenden Erfindung.
  • Ein Verarbeitungsgas zum Bilden des Kanalgebiets 626 kann eine N- oder eine P-Dotierstoffquelle, mit der Störstellen in situ in das Kanalgebiet 626 dotiert werden, aufweisen.
  • Bezug nehmend auf 14F wird eine Gate-Isolationsschicht 628 an einer Oberfläche des Kanalgebiets 626 gebildet. Die Gate-Isolationsschicht 628 kann beispielsweise eine Siliziumoxidschicht oder eine Siliziumoxynitridschicht aufweisen und kann bis zu einer Dicke von 1 nm bis 7 nm durch ein rasches thermisches Verfahren (RTP; RTP = Rapid Thermal Process) unter Verwendung eines Sauerstoff-(O2-)Gases, Stickstoffmonoxid-(NO-)Gases oder Distickstoffoxid-(N2O-)Gases gebildet werden.
  • Bezug nehmend auf 14G wird eine dritte leitfähige Schicht 630 an der Deckschicht 620 zu einer ausreichenden Dicke gebildet, um die erste Öffnung 624, deren innerer Raum durch die Gate-Isolationsschicht 628 umschlossen ist, und die zweite Öffnung 622 zu bedecken. Die dritte leitfähige Schicht 630 kann mit Polysilizium dotiert werden. Ein LPCVD-Verfahren kann insbesondere zum Bilden der dritten leitfähigen Schicht 630 verwendet werden, und Störstellen werden in situ in die dritte leitfähige Schicht 630 während des LPCVD-Verfahrens dotiert.
  • Eine Polysiliziumschicht wird alternativ an der Deckschicht 620 zu einer ausreichenden Dicke durch beispielsweise ein LPCVD-Verfahren gebildet, um den inneren Raum der ersten Öffnung 624 und der zweiten Öffnung 622 zu bedecken, und dann wird die Polysiliziumschicht durch ein herkömmliches Ionenimplantationsverfahren oder ein Störstellendiffusionsverfahren mit Störstellen dotiert. Die Polysiliziumschicht wird dementsprechend in die dritte leitfähige Schicht 630 transformiert. Die dritte leitfähige Schicht 630 kann Metall, wie z. B. Wolfram, Titan, Tantal, Kobalt, Molybdän, Nickel und Ruthenium, aufweisen und kann durch ein MOCVD-, PVD- oder ALD-Verfahren unter Verwendung eines Metallzwischenstoffs gebildet werden.
  • Ein Material der dritten leitfähigen Schicht 630 wird gemäß einer Austrittsarbeit eines MOS-Transistors, der herzustellen ist, bestimmt. D. h., dass das Material der dritten leitfähigen Schicht 630 gemäß Betriebscharakteristika des MOS-Transistors bestimmt werden muss, da eine Schwellenspannung Vth des MOS-Transistors allgemein gemäß der Austrittsarbeit der Gate-Elektrode variiert.
  • Wenn die Gate-Elektrode Polysilizium, das mit Störstellen dotiert ist, aufweist, wird die Austrittsarbeit der Gate-Elektrode gemäß der Konzentration der Störstellen variiert. Die Steuerung der Störstellenkonzentration bei dem Dotierungsverfahren ermöglicht daher die Steuerung der Austrittsarbeit der Gate-Elektrode. Wenn zusätzlich die Gate-Elektrode Metall aufweist, kann eine Implantation von Stickstoff-(N-) oder Argon-(Ar-)Atomen die Austrittsarbeit der Gate-Elektrode steuern. Die Austrittsarbeit der Gate-Elektrode nimmt insbesondere proportional zu der Konzentration der Stickstoff-(N-)Atome zu. Als ein weiteres Ausführungsbeispiel kann die Ionenimplantation zum Steuern der Austrittsarbeit der Gate-Elektrode unter Verwendung der Deckschicht 620 als eine Ionenimplantationsmaske nach einem anschließenden Planarisierungsverfahren an der dritten leitfähigen Schicht 630 durchgeführt werden.
  • Bezug nehmend auf 14H wird die dritte leitfähige Schicht 630 in 14G durch ein Zurückätzverfahren oder ein CMP-Verfahren planarisiert und entfernt, bis eine oberste Oberfläche der Deckschicht 620 freigelegt ist und die dritte leitfähige Schicht 630 somit lediglich in dem inneren Raum der ersten Öffnung 624 und der zweiten Öffnung 622 verbleibt, wodurch die Gate-Elektrode 632 gebildet wird.
  • Bezug nehmend auf 14I wird eine Hartmaske 634 an der Gate-Elektrode 632 und der Deckschicht 620 gebildet. Eine Hartmaskenschicht (nicht gezeigt) wird an der Gate-Elektrode 632 und der Deckschicht 620 gebildet, und ein Photoresistmuster (nicht gezeigt), das einem zweiten Source-/Draingebiet entspricht, wird an der HartmaskenHartmaskenschicht durch ein herkömmliches photolithographisches Verfahren gebildet. Die Hartmaskenschicht wird dann unter Verwendung des Photoresistmusters als eine Ätzmaske anisotrop weggeätzt, wodurch die Hartmaske 634 gebildet wird. Die Hartmaskenschicht weist beispielsweise Siliziumoxid oder Siliziumnitrid auf, und ein herkömmliches CVD-, LPCVD- oder PECVD-Verfahren kann zum Bilden der Hartmaskenschicht verwendet werden. Die Hartmaske 634 überlappt beispielsweise einen Abschnitt des ersten Source-/Draingebiets 608.
  • Bezug nehmend auf 14J werden die Deckschicht 620, die zweite Pufferoxidschicht 616 und die zweite leitfähige Schicht 618 in 14I durch ein herkömmliches anisotropes Ätzverfahren unter Verwendung der Hartmaske 634 als eine Ätzmaske teilweise entfernt, bis eine Oberfläche der dritten Opferschicht 612, die Silizium-Germanium aufweist, teilweise freigelegt ist, wodurch ein zweites Source-/Draingebiet 636 gebildet wird. Ein geringes Überätzen der dritten Opferschicht 612 kann ohne irgendwelche Probleme zugelassen werden, wie es Fachleuten bekannt ist.
  • Bezug nehmend auf 14K werden die erste, die zweite und die dritte Opferschicht 602, 610, 612 in 14J durch ein Nassätzverfahren unter Verwendung eines Ätzmittels, bei dem die Ätzselektivität der ersten, der zweiten und der dritten Opferschicht 602, 610, 612 hinsichtlich des Silizium-Germaniums und des einkristallinen Siliziums nicht kleiner als 50:1 ist, entfernt. Es wird verhindert, dass die Gate-Elektrode 632 während des Nassätzverfahrens durch die Hartmaske 634 und die Deckschicht 620 geätzt wird.
  • Eine Isolationszwischenschicht (nicht gezeigt) wird dann an dem Substrat 100 gebildet, derart, dass ein Raum, der durch die erste bis dritte Opferschicht 602, 610 und 612 eingenommen ist, wiederum durch die Isolationszwischenschicht bedeckt ist. Eine Mehrzahl von Metallleitungen (nicht gezeigt), die mit dem ersten Source-/Draingebiet 608, der Gate-Elektrode 632 bzw. dem zweiten Source-/Draingebiet 636 elektrisch verbunden ist, wird an der Isolationszwischenschicht gebildet. Die Isolationszwischenschicht und die Metallleitungen werden auf eine ähnliche Art wie bei dem Verfahren zum Herstellen der Halbleitervorrichtung gemäß dem ersten Ausführungsbeispiel unter Bezugnahme auf 8V bis 8Z gebildet, und eine detaillierte Beschreibung der vorher gehenden Verarbeitungsschritte ist somit ausgelassen, um eine Redundanz zu vermeiden.
  • 15A bis 15E sind Querschnittsansichten, die Verarbeitungsschritte zum Herstellen einer Halbleitervorrichtung gemäß einem dritten Ausführungsbeispiel der vorliegenden Erfindung darstellen.
  • Bezug nehmend auf 15A wird ein Störstellendotierungsbereich 100b, wie z. B. eine N-Wanne oder eine P-Wanne, unter Verwendung eines Ionenimplantationsverfahrens oder eines Diffusionsverfahrens, nachdem eine Pufferoxidschicht (nicht gezeigt) gebildet ist, an Oberflächenabschnitten des Substrats 100 gebildet.
  • Bezug nehmend auf 15B wird eine erste einkristalline Siliziumschicht 702 an dem Substrat 100 gebildet. Ein herkömmliches Verfahren, wie z. B. ein Epitaxieverfahren, ein CVD-Verfahren oder ein UVCVD-Verfahren, kann zum Bilden der ersten einkristallinen Siliziumschicht 702 unter Verwendung eines Siliziumquellgases, beispielsweise Silan-(SiH4-)Gas und Dichlorsilan-(SiH2Cl2-)Gas, und eines Trägergases, beispielsweise Wasserstoff-(H2-)Gas oder Chlor-(Cl2-)Gas, verwendet werden. Die erste einkristalline Siliziumschicht 702 wird zu einer Dicke von 40 nm bis 60 nm und bei dem vorliegenden Ausführungsbeispiel zu einer Dicke von 50 nm gebildet. Die Dicke der ersten einkristallinen Siliziumschicht 702 kann jedoch gemäß den Charakteristika des MOS-Transistors variiert sein und begrenzt nicht den Schutzbereich der Ansprüche der vorliegenden Erfindung. Die Pufferoxidschicht wird vorzugsweise von dem Substrat 100 entfernt, bevor die erste einkristalline Siliziumschicht 702 gebildet wird.
  • Bezug nehmend auf 15C werden P- oder N-Störstellen in die erste einkristalline Schicht 702 in 15B unter Verwendung eines Ionenimplantationsverfahrens oder eines Diffusionsverfahrens dotiert, derart, dass die erste einkristalline Schicht 702 in eine erste leitfähige Schicht 704 transformiert wird.
  • Ein Epitaxieverfahren oder ein CVD-Verfahren kann alternativ die erste leitfähige Schicht 704 unter Verwendung eines Verarbeitungsgases, das Siliziumquellgas, wie z. B. Silangas (SiH4), aufweist, und einer Dotierstoffquelle, die in situ in die erste einkristalline Siliziumschicht 702 dotiert wird, bilden. Phosphin-(PH3-)Gas oder Arsin-(AsH3-)Gas kann als eine N-Dotierstoffquelle verwendet werden, und Diboran-(B2H6)Gas kann als eine P-Dotierstoffquelle verwendet werden.
  • Bezug nehmend auf 15D wird die erste leitfähige Schicht 704 in 15C durch ein herkömmliches Trockenätzverfahren unter Verwendung eines Photoresistmusters (nicht gezeigt) als eine Ätzmaske teilweise entfernt, wodurch ein erstes Source- /Draingebiet 706 gebildet wird. Das Photoresistmuster wird an der ersten leitfähigen Schicht durch ein herkömmliches photolithographisches Verfahren gebildet und durch ein Veraschungsverfahren oder ein Abziehverfahren, nachdem das Ätzverfahren beendet ist, entfernt.
  • Dann werden verschiedene Verarbeitungsschritte auf eine ähnliche Art und Weise, wie es bei dem ersten Ausführungsbeispiel unter Bezugnahme auf 8E bis 8Z oder bei dem zweiten Ausführungsbeispiel unter Bezugnahme auf 14A bis 14K beschrieben ist, durchgeführt, und eine Halbleitervorrichtung 70, wie z. B. ein MOS-Transistor, wird an dem Substrat 100, wie in 15E gezeigt, gebildet. Eine detaillierte Beschreibung der Verarbeitungsschritte zum Herstellen der Halbleitervorrichtung 70 ist weggelassen, um eine Redundanz zu vermeiden.
  • Die Halbleitervorrichtung 70, die durch das dritte Ausführungsbeispiel der vorliegenden Erfindung gebildet wird, weist eine Gate-Struktur 72, die sich von einem Substrat in einer vertikalen Richtung erstreckt, ein Kanalgebiet 728, das die Gate-Struktur 72 umschließt und eine äußere Oberfläche der Gate-Struktur 72 berührt, ein erstes Source-/Draingebiet 706, das sich von einem unteren Abschnitt des Kanalgebiets 728 in einer ersten Richtung vertikal zu dem Kanalgebiet 728 und parallel zu dem Substrat erstreckt, und ein zweites Source-/Draingebiet 720, das sich von einem oberen Abschnitt des Kanalgebiets 728 in einer zweiten Richtung vertikal zu dem Kanalgebiet 728 und parallel zu dem Substrat erstreckt, auf.
  • Die Isolationszwischenschicht 738 umschließt zusätzlich das Kanalgebiet 728 und das erste und das zweite Source-/Draingebiet 706 und 720, und eine Mehrzahl von Metallleitungen 744a, 744b und 744c ist mit der Gate-Elektrode 734, einem ersten Source-/Draingebiet 706 bzw. einem zweiten Source-/Draingebiet 720 elektrisch verbunden.
  • Die Gate-Struktur 72 weist eine Gate-Elektrode 734 und eine Gate-Isolationsschicht 730 auf. Die Gate-Elektrode 734 weist einen ersten Pfosten 734a mit einem ersten Durchmesser und einen zweiten Pfosten 734b, der an einer obersten Oberfläche des ersten Pfostens 734a angeordnet ist und einen zweiten Durchmesser, der größer als der erste Durchmesser ist, aufweist, auf. Bei dem vorliegenden Ausführungsbeispiel sind der erste und der zweite Pfosten 734a und 734b in einen Körper einstückig gebildet. Die Gate-Isolationsschicht 730 berührt eine Seiten- und eine Unterseitenoberfläche des ersten Pfostens 734a und eine Unterseitenoberfläche des zweiten Pfostens 734b. Das Kanalgebiet 728 weist eine zylindrische Form mit einem äußeren Durchmesser, der identisch zu einem inneren Durchmesser des zweiten Pfosten 734b ist, auf und berührt die Gate-Isolationsschicht 730.
  • 16A bis 16E sind Querschnittsansichten, die Verarbeitungsschritte zum Herstellen einer Halbleitervorrichtung gemäß einem vierten Ausführungsbeispiel der vorliegenden Erfindung darstellen.
  • Bezug nehmend auf 16A wird eine erste Opferschicht 802, die beispielsweise Silizium-Germanium aufweist, an einem Substrat 100 gebildet. Ein erstes Source-/Draingebiet 808, das einkristallines Silizium, das mit Störstellen dotiert ist, aufweist, und eine zweite Opferschicht 810 werden an der ersten Opferschicht 802 aufeinander folgend gebildet. Eine dritte Opferschicht 812, die Silizium-Germanium aufweist, wird an dem ersten Source-/Draingebiet 808 und der zweiten Opferschicht 810 gebildet, und eine zweite einkristalline Siliziumschicht (nicht gezeigt) wird an der dritten Opferschicht 812 gebildet. Eine zweite Pufferoxidschicht 816 wird an der zweiten einkristallinen Siliziumschicht gebildet, und die zweite einkristalline Siliziumschicht wird mit Störstellen dotiert, derart, dass die zweite einkristalline Siliziumschicht in eine zweite leitfähige Schicht 818 transformiert wird. Eine Deckschicht 820, die eine zweite Öffnung 822 aufweist, wird an der zweiten Pufferoxidschicht 816 gebildet. Die zweite Pufferoxidschicht 816, die zweite leitfähige Schicht 818, die dritte Opferschicht 812, das erste Source-/Draingebiet 808 und die erste Opferschicht 802 werden unter Verwendung der Deckschicht 820 als eine Ätzmaske aufeinander folgend weggeätzt, wodurch eine erste Öffnung 824, durch die eine Oberfläche des Substrats 100 teilweise freigelegt ist, gebildet wird. Ein Kanalgebiet 826, das einkristallines Silizium aufweist, wird an einer Innen- und einer Unterseitenoberfläche der ersten Öffnung 824 gebildet. Die vorhergehenden Verarbeitungsschritte werden auf eine ähnliche Art und Weise wie bei dem Verfahren zum Herstellen der Halbleitervorrichtung gemäß dem zweiten Ausführungsbeispiel unter Bezugnahme auf 14A bis 14E durchgeführt, und somit ist eine detaillierte Beschreibung der vorhergehenden Verarbeitungsschritte weggelassen, um eine Redundanz zu vermeiden.
  • Bezug nehmend auf 16B wird eine Gate-Isolationsschicht 828 an einer obersten Oberfläche der Deckschicht 820, an Innen- und Unterseitenoberflächen der zweiten Öffnung 822 und an dem Kanalgebiet 826, das entlang eines Profils der ersten Öffnung 824 gebildet ist, gebildet. Die Gate-Isolationsschicht 828 kann beispielsweise eine Siliziumoxidschicht, eine Siliziumoxynitridschicht, eine Metalloxidschicht oder eine Verbundschicht derselben sein. Ein LPCVD-Verfahren kann zum Bilden der Siliziumoxidschicht und der Siliziumoxynitridschicht verwendet werden, und eine MOCVD oder eine ALD kann zum Bilden der Metalloxidschicht verwendet werden. Beispiele des Metalloxids weisen eine Tantaloxid-(Ta2O5-)Schicht, eine Tantaloxynitrid-(TaON-)Schicht, eine Titanoxid-(TiO2-)Schicht, eine Aluminiumoxid-(Al2O3-)Schicht, eine Yttriumoxid-(Y2O3-)Schicht, eine Zirkoniumoxid-(ZrO2-)Schicht, eine Hafniumoxid-(HfO2)Schicht, eine Bariumtitanatoxid-(BaTiO3-)Schicht, eine Strontiumtitanatoxid-(SrTiO3-)Schicht, etc. auf.
  • Bezug nehmend auf 16C wird eine dritte leitfähige Schicht 830 an der Deckschicht 820 zu einer ausreichenden Dicke gebildet, um die erste Öffnung 824, von der ein innerer Raum durch die Gate-Isolationsschicht 828 umschlossen ist, zu bedecken, und um die zweite Öffnung 822 zu bedecken. Die dritte leitfähige Schicht 830 kann mit Polysilizium dotiert sein. Ein LPCVD-Verfahren kann insbesondere zum Bilden der dritten leitfähigen Schicht 830 verwendet werden, und Störstellen werden in die dritte leitfähige Schicht 830 während des LPCVD-Verfahrens in situ dotiert.
  • Eine Polysiliziumschicht wird alternativ an der Deckschicht 820 zu einer ausreichenden Dicke durch ein LPCVD-Verfahren gebildet, um den inneren Raum der ersten Öffnung 824 und der zweiten Öffnung 822 zu bedecken, und dann wird die Polysiliziumschicht durch ein herkömmliches Ionenimplantationsverfahren oder ein Störstellendiffusionsverfahren mit Störstellen dotiert. Die Polysiliziumschicht wird dementsprechend in die dritte leitfähige Schicht 830 transformiert. Die dritte leitfähige Schicht 830 kann ein Metall, wie z. B. Wolfram, Titan, Tantal, Kobalt, Molybdän, Nickel und Ruthenium, aufweisen und kann durch ein MOCVD-, ein PVD- oder ein ALD-Verfahren unter Verwendung eines Metallzwischenstoffs gebildet werden.
  • Bezug nehmend auf 16D werden die dritte leitfähige Schicht 830 in 16C und die Gate-Isolationsschicht 828 in 16C an der Deckschicht 820 durch ein Zurückätzverfahren oder ein CMP-Verfahren planarisiert und entfernt, bis eine oberste Oberfläche der Deckschicht 820 freigelegt ist, und somit verbleibt die dritte leitfähige Schicht 830 lediglich in dem inneren Raum der zweiten Öffnung 824 und der ersten Öffnung 822, wodurch die Gate-Elektrode 832 gebildet wird.
  • Verschiedene Verarbeitungsschritte werden dann auf eine ähnliche Weise, wie es bei dem zweiten Ausführungsbeispiel unter Bezugnahme auf 14I bis 14K beschrieben ist, durchgeführt, und eine Halbleitervorrichtung 80, wie z. B. ein MOS-Transistor, wird somit an dem Substrat 100, wie in 16E gezeigt ist, gebildet. Eine detaillierte Beschreibung der Verarbeitungsschritte zum Herstellen der Halbleitervorrichtung 80 ist ausgelassen, um eine Redundanz zu vermeiden.
  • Die Halbleitervorrichtung 80, die durch das vierte Ausführungsbeispiel der vorliegenden Erfindung gebildet wird, weist eine Gate-Struktur 82, die sich von einem Substrat 100 in einer vertikalen Richtung erstreckt, ein Kanalgebiet 826, das die Gate-Struktur 82 umschließt und eine äußere Oberfläche der Gate-Struktur 82 berührt, ein erstes Source-/Draingebiet 808, das sich von einem unteren Abschnitt des Kanalgebiets 826 in einer ersten Richtung vertikal zu dem Kanalgebiet 826 und parallel zu dem Substrat erstreckt, und ein zweites Source-/Draingebiet 836, das sich von einem oberen Abschnitt des Kanalgebiets 826 in einer zweiten Richtung vertikal zu dem Kanalgebiet 826 und parallel zu dem Substrat erstreckt, auf.
  • Die Isolationszwischenschicht 838 umschließt zusätzlich das Kanalgebiet 826 und das erste und das zweite Source-/Draingebiet 808 und 836, und eine Mehrzahl von Metallleitungen 844a, 844b und 844c ist mit der Gate-Elektrode 832, einem ersten Source-/Draingebiet 808 bzw. einem zweiten Source-/Draingebiet 836 elektrisch verbunden.
  • Die Gate-Struktur 82 weist eine Gate-Elektrode 832 und eine Gate-Isolationsschicht 828 auf. Die Gate-Elektrode 832 weist einen ersten Pfosten 832a mit einem ersten Durchmesser und einen zweiten Pfosten 832b, der an einer obersten Oberfläche des ersten Pfostens 832a angeordnet ist und einen zweiten Durchmesser, der größer als der erste Durchmesser ist, aufweist, auf. Bei dem vorliegenden Ausführungsbeispiel sind der erste und der zweite Pfosten 832a und 832b in einen Körper einstückig gebildet. Die Gate-Isolationsschicht 832 berührt die Seiten- und Unterseitenoberflächen des ersten Pfostens 832a und eine Unterseitenoberfläche des zweiten Pfostens 832b. Das Kanalgebiet 826 weist eine zylindrische Form mit einem äußeren Durchmesser, der identisch zu einem inneren Durchmesser des zweiten Pfostens 832b ist, auf und berührt die Gate-Isolationsschicht 828.
  • 17A bis 17E sind Querschnittsansichten, die Verarbeitungsschritte zum Herstellen einer Halbleitervorrichtung gemäß einem fünften Ausführungsbeispiel der vorliegenden Erfindung darstellen.
  • Bezug nehmend auf 17A wird eine erste Opferschicht 902, die beispielsweise Silizium-Germanium aufweist, an einem Substrat 100 gebildet. Ein erstes Source-/Draingebiet 908, das einkristallines Silizium, das mit Störstellen dotiert ist, aufweist, und eine zweite Opferschicht 910 werden aufeinander folgend an der ersten Opferschicht 902 gebildet. Eine dritte Opferschicht 912, die Silizium-Germanium aufweist, wird an dem ersten Source-/Draingebiet 908 und der zweiten Opferschicht 910 gebildet, und eine zweite einkristalline Siliziumschicht (nicht gezeigt) wird an der dritten Opferschicht 912 gebildet. Eine zweite Pufferoxidschicht 916 wird an der zweiten einkristallinen Siliziumschicht gebildet, und die zweite einkristalline Siliziumschicht wird mit Störstellen dotiert, derart, dass die zweite einkristalline Siliziumschicht in eine zweite leitfähige Schicht 918 transformiert wird. Eine Deckschicht 920, die eine zweite Öffnung 922 aufweist, wird an der zweiten Pufferoxidschicht 916 gebildet. Die zweite Pufferoxidschicht 916, die zweite leitfähige Schicht 918, die dritte Opferschicht 912, das erste Source-/Draingebiet 908 und die erste Opferschicht 902 werden aufeinander folgend unter Verwendung der Deckschicht 920 als eine Ätzmaske weggeätzt, wodurch eine erste Öffnung 924, durch die eine Oberfläche des Substrats 100 teilweise freigelegt ist, gebildet wird. Ein Kanalgebiet 926, das einkristallines Silizium aufweist, wird an der Innen- und Unterseitenoberfläche der ersten Öffnung 924 gebildet, und eine Gate-Isolationsschicht 928 wird an dem Kanalgebiet 926 gebildet. Die vorhergehenden Verarbeitungsschritte werden auf eine ähnliche Art und Weise wie das Verfahren zum Herstellen der Halbleitervorrichtung gemäß dem zweiten Ausführungsbeispiel unter Bezugnahme auf 14A bis 14F durchgeführt, und eine detaillierte Beschreibung der vorhergehenden Verarbeitungsschritte ist somit ausgelassen, um eine Redundanz zu vermeiden.
  • Bezug nehmend auf 17B wird eine dritte leitfähige Schicht 930 an obersten Oberflächen der Deckschicht 920 und der zweiten Pufferoxidschicht 916 und inneren Oberflächen der ersten Öffnung 924, von der ein innerer Raum durch die Gate-Isolationsschicht 928 umschlossen ist, gleichmäßig gebildet. Die dritte leitfähige Schicht 930 kann dotiertes Silizium aufweisen. Ein LPCVD-Verfahren kann insbesondere zum Bilden der dritten leitfähigen Schicht 930 verwendet werden, und Störstellen werden in die dritte leitfähige Schicht 930 während des LPCVD-Verfahrens in situ dotiert.
  • Bezug nehmend auf 17C wird eine Metallschicht 932 an der dritten leitfähigen Schicht 930 zu einer ausreichenden Dicke gebildet, um innere Räume der ersten und der zweiten Öffnung 924 und 922 in 17A zu bedecken. Die Metallschicht 932 kann Metall, wie z. B. Wolfram, Titan, Tantal, Kobalt, Nickel und Ruthenium, aufweisen und kann durch ein MOCVD- oder ein ALD-Verfahren unter Verwendung eines Metallzwischenstoffs gebildet werden.
  • Bezug nehmend auf 17D wird eine Wärmbehandlung an dem Substrat 100, das die Metallschicht 932 in 17C aufweist, durchgeführt, so dass die Metallschicht 932 mit dem dotierten Polysilizium reagiert. Die Metallschicht 932 wird dementsprechend aufgrund der Wärmbehandlung in eine Metallsilizidschicht 934 transformiert.
  • Bezug nehmend auf 17E werden die Metallsilizidschicht 934 und die dritte leitfähige Schicht 930 durch ein Zurückätzverfahren oder ein CMP-Verfahren planarisiert und entfernt, bis eine oberste Oberfläche der Deckschicht 920 freigelegt ist, und die Metallsilizidschicht 934 verbleibt somit lediglich in den inneren Räumen der ersten und der zweiten Öffnung 924 und 922, die durch die dritte leitfähige Schicht 930 begrenzt sind, wodurch eine Gate-Elektrode 936 gebildet wird.
  • Verschiedene Verarbeitungsschritte werden dann auf eine ähnliche Art und Weise, wie es bei dem zweiten Ausführungsbeispiel unter Bezugnahme auf 14I bis 14K beschrieben ist, durchgeführt, und eine Halbleitervorrichtung 90, wie z. B. ein MOS-Transistor, wird somit an dem Substrat 100, wie in 17F gezeigt ist, gebildet. Eine detaillierte Beschreibung der Verarbeitungsschritte zum Herstellen der Halbleitervorrichtung 90 ist weggelassen, um eine Redundanz zu vermeiden.
  • Die Halbleitervorrichtung 90, die durch das fünfte Ausführungsbeispiel der vorliegenden Erfindung gebildet wird, weist eine Gate-Struktur 92, die sich von einem Substrat 100 in einer vertikalen Richtung erstreckt, ein Kanalgebiet 926, das die Gate-Struktur 92 umschließt und eine äußere Oberfläche der Gate-Struktur 92 berührt, ein erstes Source-/Draingebiet 908, das sich von einem unteren Abschnitt des Kanalgebiets 926 in einer ersten Richtung vertikal zu dem Kanalgebiet 926 und parallel zu dem Substrat 100 erstreckt, und ein zweites Source-/Draingebiet 936, das sich von einem oberen Abschnitt des Kanalgebiets 926 in einer zweiten Richtung vertikal zu dem Kanalgebiet 926 und parallel zu dem Substrat 100 erstreckt, auf.
  • Die Isolationszwischenschicht 944 umschließt zusätzlich das Kanalgebiet 926 und das erste und das zweite Source-/Draingebiet 908 und 942, und eine Mehrzahl von Metallleitungen 946a, 946b und 946c ist mit der Gate-Elektrode 936, einem ersten Source-/Draingebiet 908 bzw. einem zweiten Source-/Draingebiet 942 elektrisch verbunden.
  • Die Gate-Struktur 92 weist die Gate-Elektrode 936 und eine Gate-Isolationsschicht 928 auf. Die Gate-Elektrode 936 weist einen leitfähigen Bereich 938 und einen Metallsilizidkontaktbereich 938, der in den leitfähigen Bereich 938 gefüllt ist, auf. Der leitfähige Bereich 938 weist einen ersten Zylinder 938a mit einem ersten äußeren Durchmesser und einem zweiten Zylinder 938b mit einem zweiten äußeren Durchmesser, der größer als der erste äußere Durchmesser des ersten Zylinders 938a ist, auf. Die Gate-Isolationsschicht 928 berührt die Seiten- und Unterseitenoberflächen des ersten Zylinders 938a und eine Unterseitenoberfläche des zweiten Zylinders 938b. Die Gate-Isolationsschicht 928 kann alternativ die gesamte äußere Oberfläche der Gate-Elektrode 936 mit Ausnahme einer oberen Oberfläche derselben berühren.
  • Gemäß der vorliegenden Erfindung weist das Kanalgebiet eine zylindrische Form auf und umschließt die Seitenoberfläche der Gate-Struktur, die sich von dem Halbleitersubstrat in einer vertikalen Richtung erstreckt. Das erste Source-/Draingebiet, das sich von einem unteren Abschnitt des Kanalgebiets erstreckt, und das zweite Source-/Draingebiet, das sich von einem oberen Abschnitt des Kanalgebiets erstreckt, wirken als eine Source bzw. ein Drain eines MOS-Transistors.
  • Eine Kanallänge des MOS-Transistors ist gemäß einem Abstand zwischen dem ersten und dem zweiten Source-/Draingebiet bestimmt, und eine Kanalbreite des MOS-Transistors ist durch einen Durchmesser der Gate-Struktur bestimmt. Ein Kurzkanaleffekt und ein Schmalbreiteneffekt werden dementsprechend in einem MOS-Transistor ausreichend verhindert.
  • Da eine Länge und eine Breite des Kanals in dem MOS-Transistor der vorliegenden Erfindung insbesondere ohne weiteres gesteuert werden, und ein Durchgriff und eine Trägerbeweglichkeit aufgrund des Kurzkanaleffektes wesentlich verbessert, und die Schwellenspannung aufgrund des Schmalbreiteneffekts ist beträchtlich reduziert. Die Leistung des MOS-Transistors kann dementsprechend aufgrund einer effektiven Verhinderung des Kurzkanaleffektes und des Schmalbreiteneffektes verbessert werden.
  • Das erste und das zweite Source-/Draingebiet erstrecken sich zusätzlich in verschiedenen Winkeln, so dass die Anwendungen, die den MOS-Transistor der vorliegenden Erfindung aufweisen, wie z. B. eine Speichervorrichtung und eine Datenverarbeitungsvorrichtung, verschiedene Modifikationen in einem Entwurf derselben aufweisen können.
  • Obwohl exemplarische Ausführungsbeispiele beschrieben sind, ist es offensichtlich, dass die vorliegende Erfindung nicht auf diese exemplarischen Ausführungsbeispiele begrenzt sein soll, sondern verschiedene Änderungen und Modifikationen durch Fachleute innerhalb des Geistes und des Schutzbereiches der vorliegenden Erfindung, wie sie im Folgenden beansprucht ist, vorgenommen werden können.

Claims (66)

  1. Halbleitervorrichtung, mit: einer Gate-Struktur (10; 40; 552; 562; 572a, 572b; 572c, 572d), die eine Gate-Elektrode (44; 120; 216; 314; 420; 534; 632; 734; 832; 936) mit einer Pfostenform, die sich von einem Substrat (100) in einer vertikalen Richtung erstreckt, und eine Gate-Isolationsschicht (42; 116; 212; 312; 412; 530; 628; 828; 928), die eine Seitenoberfläche der Gate-Elektrode umschließt, aufweist; einem Kanalgebiet (114; 210; 310; 410; 528; 554; 564; 574a, 574b; 574c, 574d; 626; 826; 926), das ein einkristallines Silizium aufweist, das eine zylindrische Form aufweist, die innere und äußere Seitenoberflächen aufweist, wobei die innere Seitenoberfläche des Kanalgebiets eine Oberfläche der Gate-Isolationsschicht berührt; einem ersten Source-/Draingebiet (508; 556; 566; 576a; 576b; 608; 706; 808; 908), das mit Störstellen dotiert ist, wobei das erste Source-/Draingebiet die äußere Seitenoberfläche des Kanalgebiets an einem unteren Abschnitt desselben umschließt und sich in einer ersten Richtung vertikal zu dem Kanalgebiet erstreckt; und einem zweiten Source-/Draingebiet (520; 558; 568; 578a, 578b; 578c, 578d; 636; 720; 836; 942), das mit Störstellen dotiert ist, wobei das zweite Source-/Draingebiet die äußere Seitenoberfläche des Kanalgebiets an einem oberen Abschnitt desselben umschließt und sich in einer zweiten Richtung vertikal zu dem Kanalgebiet erstreckt.
  2. Halbleitervorrichtung nach Anspruch 1, bei der das Kanalgebiet (114; 210; 310; 410; 528; 554; 564; 574a, 574b; 574c, 574d; 626; 826; 926) eine Dicke von 10 nm bis 30 nm aufweist.
  3. Halbleitervorrichtung nach Anspruch 1, die ferner eine Isolationszwischenschicht (538; 738; 812; 912) zwischen dem ersten und dem zweiten Source-/Draingebiet aufweist, derart, dass die Isolationszwischenschicht das Kanalgebiet bedeckt.
  4. Halbleitervorrichtung nach Anspruch 1, bei der die Gate-Elektrode (44; 120; 216; 314; 420; 534; 632; 734; 832; 936) einen ersten Pfosten (120a; 216a; 422a; 534a; 734a; 832a; 938a) mit einem ersten Durchmesser und einen zweiten Pfosten (120b; 216b; 422b; 534b; 734b; 832b; 938b) aufweist, der an einer obersten Oberfläche des ersten Pfostens gebildet ist und einen zweiten Durchmesser, der größer als der erste Durchmesser ist, aufweist, wobei der erste und der zweite Pfosten miteinander einstückig gebildet sind.
  5. Halbleitervorrichtung nach Anspruch 4, bei der das Kanalgebiet (114; 210; 310; 410; 528; 554; 564; 574a, 574b; 574c, 574d; 626; 826; 926) den ersten Pfosten (120a; 216a; 422a; 534a; 734a; 832a; 938a) bedeckt.
  6. Halbleitervorrichtung nach Anspruch 5, bei der die Gate-Isolationsschicht (42; 116; 212; 312; 412; 530; 628; 828; 928) zwischen dem ersten Pfosten (120a; 216a; 422a; 534a; 734a; 832a; 938a) und dem Kanalgebiet (114; 210; 310; 410; 528; 554; 564; 574a, 574b; 574c, 574d; 626; 826; 926) und zwischen dem zweiten Pfosten (120b; 216b; 422b; 534b; 734b; 832b; 938b) und dem Kanalgebiet gebildet ist.
  7. Halbleitervorrichtung nach Anspruch 5, die ferner eine Deckschicht (522; 620; 820; 920), die den zweiten Pfosten (534b; 734b; 832b; 938b) umschließt, aufweist.
  8. Halbleitervorrichtung nach Anspruch 7, bei der die Gate-Isolationsschicht zwischen der Gate-Elektrode und dem Kanalgebiet und zwischen der Gate-Elektrode und der Deckschicht gebildet ist.
  9. Halbleitervorrichtung nach Anspruch 7, bei der die Deckschicht (522; 620; 820; 920) Siliziumnitrid aufweist.
  10. Ein Verfahren zum Bilden einer Gate-Struktur, mit folgenden Schritten: Bilden einer Gate-Isolationsschicht (42; 116; 212; 312; 412; 530; 628; 828; 928) an einem Substrat (100), wobei die Gate-Isolationsschicht innere und äußere Oberflächen aufweist; und Bilden einer Gate-Elektrode (44; 120; 216; 314; 420; 534; 632; 734; 832; 936), die die innere Oberfläche der Gate-Isolationsschicht berührt, wobei das Verfahren vor dem Bilden einer Gate-Isolationsschicht ferner folgende Schritte aufweist: Bilden einer Opferschicht (102; 202; 302; 402; 502; 602; 802; 902) an dem Substrat (100); Bilden einer ersten Öffnung (112; 526; 624; 824; 924) in der Opferschicht durch teilweises Ätzen der Opferschicht, derart, dass das Substrat durch die erste Öffnung teilweise freigelegt ist; und Bilden einer einkristallinen Siliziumschicht (114; 210; 310; 410; 528; 626; 826; 926) entlang einer inneren Oberfläche der ersten Öffnung, wodurch ein einkristallines Siliziumgebiet gemäß einer Form der ersten Öffnung gebildet wird, wobei eine äußere Seitenoberfläche der Gate-Isolationsschicht obere und innere Oberflächen des einkristallinen Siliziumgebiets berührt, und eine innere Seitenoberfläche der Gate-Isolationsschicht einen Raum, der durch die erste Öffnung definiert ist, umschließt.
  11. Verfahren nach Anspruch 10, das ferner das Bilden einer Deckschicht (522; 620; 820; 920) an der Opferschicht aufweist, wobei die Deckschicht eine zweite Öffnung (110; 524; 622; 822; 922) zum teilweise Freilegen einer Oberfläche der Opferschicht aufweist, und wobei die Opferschicht unter Verwendung der Deckschicht als eine Ätzmaske weggeätzt wird.
  12. Verfahren nach Anspruch 11, bei dem die Opferschicht derart geätzt wird, dass eine Unterseitenoberfläche der ersten Öffnung niedriger als eine Oberfläche des Substrats ist.
  13. Verfahren nach Anspruch 12, bei dem das Bilden der Gate-Elektrode folgende Schritte aufweist: Bilden einer leitfähigen Schicht (118; 212; 532; 630), die die erste und die zweite Öffnung auffüllt; und Ätzen eines oberen Abschnitts der leitfähigen Schicht, derart, dass die Oberfläche der Opferschicht freigelegt ist.
  14. Verfahren nach Anspruch 10, bei dem das Bilden der Opferschicht das Bilden einer Silizium-Germanium-Schicht durch ein Epitaxieverfahren aufweist.
  15. Verfahren nach Anspruch 10, bei dem die einkristalline Siliziumschicht durch ein Epitaxieverfahren gebildet wird.
  16. Verfahren nach Anspruch 10, bei dem die Gate-Isolationsschicht mindestens eine Schicht aufweist, die aus einer Gruppe ausgewählt ist, die aus einer Siliziumoxid-(SixOy-; wobei x und y positive Zahlen sind)Schicht, einer Siliziumoxynitrid-(SiON-)Schicht, einer Tantaloxid-(Ta2O5-)Schicht, einer Tantaloxynitrid-(TaON-)Schicht, einer Titanoxid-(TiO2-)Schicht, einer Aluminiumoxid-(Al2O3-)Schicht, einer Yttriumoxid-(Y2O3-)Schicht, einer Zirkoniumoxid-(ZrO2-)Schicht, einer Hafniumoxid-(HfO2-)Schicht, einer Bariumtitanatoxid-(BaTiO3-)Schicht, einer Strontiumtitanatoxid-(SrTiO3-)Schicht und Kombinationen derselben besteht.
  17. Verfahren nach Anspruch 10, bei dem die Gate-Isolationsschicht zu einer Dicke von 1 nm bis 7 nm gebildet wird.
  18. Verfahren nach Anspruch 10, bei dem das Bilden der Gate-Elektrode das Bilden einer mit Störstellen dotierten Polysiliziumschicht aufweist.
  19. Verfahren nach Anspruch 18, das ferner das Bilden einer Metallsilizidschicht (318) an einer obersten Oberfläche der Polysiliziumschicht aufweist.
  20. Verfahren nach Anspruch 19, bei dem die Metallsilizidschicht mindestens ein Metallsilizid aufweist, das aus einer Gruppe ausgewählt ist, die aus Wolframsilizid, Titansilizid, Tantalsilizid, Kobaltsilizid und Nickelsilizid besteht.
  21. Verfahren nach Anspruch 10, bei dem das Bilden der Gate-Elektrode folgende Schritte aufweist: Bilden eines Polysiliziumgebiets in eine zylindrische Form an einer inneren Seitenoberfläche der Gate-Isolationsschicht, wobei das Polysiliziumgebiet mit Störstellen dotiert ist; und Bilden eines Metallsilizidkontaktbereichs (424), der ein Inneres des zylindrisch geformten Polysiliziumgebiets auffüllt.
  22. Verfahren nach Anspruch 10, bei dem die Gate-Elektrode mindestens ein Metall aufweist, das aus einer Gruppe ausgewählt ist, die aus Wolfram, Titan, Tantal, Kobalt, Nickel, Molybdän und Ruthenium besteht.
  23. Verfahren zum Herstellen einer Halbleitervorrichtung, mit folgenden Schritten: Bilden eines ersten Source-/Draingebiets (508; 556; 566; 576a; 576b; 608; 706; 808; 908) an einem Substrat (100); Bilden einer Opferschicht (512; 612; 812; 912) auf dem Substrat und auf dem ersten Source-/Draingebiet; Bilden eines zweiten Source-/Draingebiets (520; 558; 568; 578a, 578b; 578c, 578d; 636; 720; 836; 942), das von dem ersten Source-/Draingebiet um einen vorbestimmten Abstand in einer vertikalen Richtung beabstandet ist; Bilden einer Deckschicht (522; 620; 820; 920) an der Opferschicht und dem zweiten Source-/Draingebiet; Bilden einer Öffnung (524, 526; 622, 624; 822, 824; 922, 924) durch teilweises und aufeinander folgendes Entfernen der Deckschicht, des zweiten Source-/Draingebiets, der Opferschicht und des ersten Source-/Draingebiets; Bilden eines Kanalgebiets (528; 554; 564; 574a, 574b; 574c, 574d; 626; 826; 926), das eine innere und eine äußere Seitenoberfläche aufweist, wobei das Kanalgebiet an einer inneren Seitenoberfläche der Öffnung gebildet wird und wobei das Kanalgebiet das erste und das zweite Source-/Draingebiets berührt; Bilden einer Gate-Isolationsschicht (530; 628; 828; 928) an der inneren Seitenoberfläche des Kanalgebiets; und Bilden einer Gate-Elektrode (534; 632; 734; 832; 936), die die Gate-Isolationsschicht berührt.
  24. Verfahren nach Anspruch 23, bei dem das erste und das zweite Source-/Draingebiet teilweise einander überlappen.
  25. Verfahren nach Anspruch 24, bei dem das Kanalgebiet eine Pfostenringform, die sich von dem Substrat in der vertikalen Richtung erstreckt, aufweist.
  26. Verfahren nach Anspruch 24, bei dem sich das erste und das zweite Source-/Draingebiet in unterschiedlichen horizontalen Richtungen erstrecken.
  27. Verfahren nach Anspruch 24, bei dem sich das erste und das zweite Source-/Draingebiet (566, 568) in gleichen Richtungen horizontal erstrecken, und bei dem sich das erste Source-/Draingebiet (566) länger als das zweite Source-/Draingebiet (568) erstreckt.
  28. Verfahren nach Anspruch 23, bei dem das Bilden des ersten Source-/Draingebiets folgende Schritte aufweist: Bilden einer einkristallinen Siliziumschicht an dem Substrat durch ein Epitaxieverfahren; Dotieren der einkristallinen Siliziumschicht mit ersten Störstellen, derart, dass die einkristalline Siliziumschicht in eine erste leitfähige Schicht transformiert wird; und Mustern der ersten leitfähigen Schicht.
  29. Verfahren nach Anspruch 28, das ferner das Bilden einer Pufferoxidschicht (516) an der einkristallinen Siliziumschicht aufweist.
  30. Verfahren nach Anspruch 29, bei dem das Dotieren der einkristallinen Siliziumschicht durch ein Ionenimplantationsverfahren ausgeführt wird.
  31. Verfahren nach Anspruch 28, bei dem das einkristalline Silizium zu einer Dicke von 40 nm bis 60 nm gebildet wird.
  32. Verfahren nach Anspruch 28, das, bevor das erste Source-/Draingebiet gebildet wird, ferner das Dotieren eines Oberflächenabschnitts des Substrats mit zweiten Störstellen mit einem anderen Leitfähigkeitstyp als der der ersten Störstellen aufweist.
  33. Verfahren nach Anspruch 23, bei dem das Bilden des ersten Source-/Draingebiets folgende Schritte aufweist: Bilden einer Silizium-Germanium-Schicht an dem Substrat durch ein Epitaxieverfahren; Bilden einer einkristallinen Siliziumschicht an der Silizium-Germanium-Schicht durch ein Epitaxieverfahren; Dotieren der einkristallinen Siliziumschicht mit ersten Störstellen, derart, dass die einkristalline Siliziumschicht in eine erste leitfähige Schicht transformiert wird; und Mustern der ersten leitfähigen Schicht.
  34. Verfahren nach Anspruch 33, das, bevor das erste Source-/Draingebiet gebildet wird, ferner das Dotieren eines Oberflächenabschnitts des Substrats mit zweiten Störstellen mit einem anderen Leitfähigkeitstyp als der der ersten Störstellen aufweist.
  35. Verfahren nach Anspruch 23, bei dem die Opferschicht eine Silizium-Germanium-Schicht, die durch ein Epitaxieverfahren gebildet wird, aufweist.
  36. Verfahren nach Anspruch 23, das ferner das Planarisieren der Opferschicht aufweist.
  37. Verfahren nach Anspruch 23, bei dem das Bilden der Opferschicht folgende Schritte aufweist: Bilden einer ersten Pseudoschicht (Dummyschicht) an dem Substrat, an dem das erste Source-/Draingebiet gebildet ist; Planarisieren der ersten Pseudoschicht; und Bilden einer zweiten Pseudoschicht an der ersten Pseudoschicht.
  38. Verfahren nach Anspruch 37, bei dem die erste Pseudoschicht durch ein chemisch-mechanisches Polier-(CMP-)Verfahren planarisiert wird.
  39. Verfahren nach Anspruch 37, bei dem die erste Pseudoschicht so lange planarisiert wird, bis das erste Source-/Draingebiet freigelegt ist.
  40. Verfahren nach Anspruch 37, bei dem die zweite Pseudoschicht zu einer Dicke von 100 nm gebildet wird.
  41. Verfahren nach Anspruch 23, bei dem das Bilden des zweiten Source-/Draingebiets folgende Schritte aufweist: Bilden einer einkristallinen Siliziumschicht an der Opferschicht durch ein Epitaxieverfahren; Dotieren der einkristallinen Siliziumschicht mit Störstellen, derart, dass die einkristalline Siliziumschicht in eine zweite leitfähige Schicht transformiert wird; Muster der zweiten leitfähigen Schicht.
  42. Verfahren nach Anspruch 41, bei dem die einkristalline Siliziumschicht zu einer Dicke von 40 nm bis 60 nm gebildet wird.
  43. Verfahren nach Anspruch 41, das ferner das Bilden einer Pufferoxidschicht an der einkristallinen Siliziumschicht aufweist.
  44. Verfahren nach Anspruch 23, bei dem die Deckschicht Siliziumnitrid aufweist.
  45. Verfahren nach Anspruch 23, das ferner das Planarisieren der Deckschicht aufweist.
  46. Verfahren nach Anspruch 23, bei dem das Kanalgebiet an der inneren Seitenoberfläche der Öffnung durch ein selektives Epitaxieverfahren gebildet wird, wobei die Öffnung durch das zweite Source-/Draingebiet, die Opferschicht und das erste Source-/Draingebiet definiert ist.
  47. Verfahren nach Anspruch 46, bei dem das Kanalgebiet einkristallines Silizium aufweist.
  48. Verfahren nach Anspruch 47, bei dem das Kanalgebiet mit Störstellen durch ein In-situ-Verfahren während des selektiven Epitaxieverfahrens dotiert wird.
  49. Verfahren nach Anspruch 46, bei dem das Bilden der Gate-Elektrode folgende Schritte aufweist: Bilden einer dritten leitfähigen Schicht zu einer Dicke, derart, dass die Öffnung mit der dritten leitfähigen Schicht bedeckt ist; teilweises Entfernen der dritten leitfähigen Schicht, bis eine oberste Oberfläche der Deckschicht freigelegt ist.
  50. Verfahren nach Anspruch 49, bei dem die dritte leitfähige Schicht unter Verwendung eines chemisch-mechanischen Polier-(CMP-)Verfahrens entfernt wird.
  51. Verfahren nach Anspruch 49, das ferner folgende Schritte aufweist: Bilden einer Hartmaske an der Deckschicht entsprechend dem zweiten Source-/Draingebiet; teilweises Entfernen der Deckschicht unter Verwendung der Hartmaske, um dadurch ein Deckmuster, das dem zweiten Source-/Draingebiet entspricht, zu bilden; Entfernen der Opferschicht von dem Substrat; Entfernen der Hartmaske; und Auffüllen eines Raums, der durch das Entfernen der Deckschicht und der Opferschicht gebildet ist, mit einer Isolationszwischenschicht.
  52. Verfahren nach Anspruch 51, bei dem die Opferschicht durch ein Nassätzverfahren unter Verwendung eines Ätzmittels, bei dem eine Ätzselektivität der Opferschicht hinsichtlich des Kanalgebiets nicht kleiner als 50:1 ist, entfernt wird.
  53. Verfahren nach Anspruch 23, bei dem die Öffnung derart gebildet wird, dass eine Unterseitenoberfläche der Öffnung niedriger als eine Oberfläche des Substrats ist.
  54. Verfahren nach Anspruch 23, bei dem das Kanalgebiet zu einer Dicke von 10 nm bis 30 nm gebildet wird.
  55. Verfahren nach Anspruch 23, bei dem die Gate-Isolationsschicht mindestens eine Schicht aufweist, die aus einer Gruppe ausgewählt ist, die aus einer Siliziumoxid-(SixOy-; wobei x und y positive Zahlen sind) Schicht, einer Siliziumoxynitrid- (SiON-)Schicht, einer Tantaloxid-(Ta2O5-)Schicht, einer Tantaloxynitrid-(TaON-)Schicht, einer Titanoxid-(TiO2-)Schicht, einer Aluminiumoxid-(Al2O3-)Schicht, einer Yttriumoxid-(Y2O3-)Schicht, einer Zirkoniumoxid-(ZrO2-)Schicht, einer Hafniumoxid-(HfO2-)Schicht, einer Bariumtitanatoxid-(BaTiO3-)Schicht, einer Strontiumtitanatoxid-(SrTiO3-)Schicht und Kombinationen derselben besteht.
  56. Verfahren nach Anspruch 23, bei dem die Gate-Elektrode mit Störstellen dotiertes Polysilizium aufweist.
  57. Verfahren nach Anspruch 23, das ferner das Bilden einer Metallsilizidschicht an einer obersten Oberfläche der Gate-Elektrode aufweist.
  58. Verfahren nach Anspruch 23, bei dem das Bilden der Gate-Elektrode folgende Schritte aufweist: Bilden eines Polysiliziumgebiets, das mit Störstellen dotiert ist, in eine zylindrische Form an einer inneren Seitenoberfläche der Gate-Isolationsschicht; und Bilden eines Metallsilizidkontakts, der ein Inneres des zylindrisch geformten Polysiliziumgebiets auffüllt.
  59. Verfahren nach Anspruch 23, bei dem die Gate-Elektrode mindestens ein Metall aufweist, das aus einer Gruppe ausgewählt ist, die aus Wolfram, Titan, Tantal, Kobalt, Nickel, Molybdän und Ruthenium besteht.
  60. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 23, wobei: das Bilden des ersten Source-/Draingebiets das Bilden einer ersten leitfähigen Schicht an dem Substrat und Strukturieren der ersten leitfähigen Schicht, um dadurch das erste Source-/Draingebiet zu bilden, umfasst; das Bilden des zweiten Source-/Draingebiets das Bilden einer zweiten leitfähigen Schicht an der Opferschicht und das Muster der zweiten leitfähigen Schicht, um das zweite Source-/Draingebiet, das das Kanalgebiet berührt, zu bilden, umfasst; das Kanalgebiet mit einer Pfostenringform gebildet wird.
  61. Verfahren nach Anspruch 60, bei dem das erste und das zweite Source-/Draingebiet jeweils einen unteren und einen oberen Abschnitt des Kanalgebiets bedecken.
  62. Verfahren nach Anspruch 60, bei dem das Bilden des Kanalgebiets folgende Schritte aufweist: Bilden einer Öffnung, die die zweite leitfähige Schicht, die Opferschicht und das erste Source-/Draingebiet von einer obersten Oberfläche der Deckschicht durchdringt; und Bilden einer einkristallinen Siliziumschicht an einer inneren Seitenoberfläche der Öffnung durch ein Epitaxieverfahren.
  63. Verfahren nach Anspruch 60, bei dem das Muster der zweiten leitfähigen Schicht folgende Schritte aufweist: Bilden einer Hartmaske (536) an der Deckschicht (522) entsprechend dem zweiten Source-/Draingebiet (520); und teilweises Entfernen der Deckschicht (522) und der zweiten leitfähigen Schicht unter Verwendung der Hartmaske, um dadurch das zweite Source-/Draingebiet (520) zu bilden.
  64. Verfahren nach Anspruch 63, mit ferner folgenden Schritten: Entfernen der Opferschicht unter Verwendung eines Ätzmittels, bei dem eine Ätzselektivität der Opferschicht hinsichtlich des Kanalgebiets nicht kleiner als 50:1 ist; Auffüllen eines Raums mit einer Isolationszwischenschicht (538), wobei der Raum durch Entfernen der Opferschicht und durch teilweises Entfernen der Deckschicht und der zweiten leitfähigen Schicht während des Schritts des Musters der zweiten leitfähigen Schicht gebildet wird; und Entfernen der Hartmaske.
  65. Verfahren nach Anspruch 63, mit ferner folgenden Schritten: Entfernen der Opferschicht unter Verwendung eines Ätzmittels, bei dem eine Ätzselektivität der Opferschicht hinsichtlich des Kanalgebiets nicht kleiner als 50:1 ist; Entfernen der Hartmaske und der Deckschicht, die an dem zweiten Source-/Draingebiet verbleibt; und Auffüllen eines Raums mit einer Isolationszwischenschicht (538), wobei der Raum durch Entfernen der Opferschicht, durch teilweises Entfernen der zweiten leitfähigen Schicht während des Schritts des Musters der zweiten leitfähigen Schicht und durch Entfernen der Deckschicht, die an dem zweiten Source-/Draingebiet verbleibt, gebildet wird.
  66. Verfahren nach Anspruch 60, bei dem die erste und die zweite leitfähige Schicht durch ein Epitaxieverfahren gebildet werden, wobei das Epitaxieverfahren unter Verwendung eines Verarbeitungsgases, das ein Siliziumquellgas aufweist, und einer Dotierstoffquelle durchgeführt wird.
DE102005006899A 2004-02-19 2005-02-15 Halbleitervorrichtung mit einer Gate-Struktur, sowie Verfahren zum Ausbilden der Gate-Struktur und der Halbleitervorrichtung Expired - Fee Related DE102005006899B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040010882A KR100574317B1 (ko) 2004-02-19 2004-02-19 게이트 구조물, 이를 갖는 반도체 장치 및 그 형성 방법
KR2004-10882 2004-02-19

Publications (2)

Publication Number Publication Date
DE102005006899A1 DE102005006899A1 (de) 2005-10-06
DE102005006899B4 true DE102005006899B4 (de) 2010-11-25

Family

ID=34858739

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005006899A Expired - Fee Related DE102005006899B4 (de) 2004-02-19 2005-02-15 Halbleitervorrichtung mit einer Gate-Struktur, sowie Verfahren zum Ausbilden der Gate-Struktur und der Halbleitervorrichtung

Country Status (7)

Country Link
US (1) US20050184348A1 (de)
JP (1) JP2005236290A (de)
KR (1) KR100574317B1 (de)
CN (1) CN1658401A (de)
DE (1) DE102005006899B4 (de)
IT (1) ITMI20050253A1 (de)
TW (1) TW200529304A (de)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7888721B2 (en) 2005-07-06 2011-02-15 Micron Technology, Inc. Surround gate access transistors with grown ultra-thin bodies
US7768051B2 (en) 2005-07-25 2010-08-03 Micron Technology, Inc. DRAM including a vertical surround gate transistor
US7358194B2 (en) * 2005-08-18 2008-04-15 Tokyo Electron Limited Sequential deposition process for forming Si-containing films
US7696567B2 (en) 2005-08-31 2010-04-13 Micron Technology, Inc Semiconductor memory device
US7687342B2 (en) 2005-09-01 2010-03-30 Micron Technology, Inc. Method of manufacturing a memory device
US7416943B2 (en) 2005-09-01 2008-08-26 Micron Technology, Inc. Peripheral gate stacks and recessed array gates
US7557032B2 (en) 2005-09-01 2009-07-07 Micron Technology, Inc. Silicided recessed silicon
JP4525928B2 (ja) 2005-12-27 2010-08-18 セイコーエプソン株式会社 半導体装置の製造方法
US8643087B2 (en) * 2006-09-20 2014-02-04 Micron Technology, Inc. Reduced leakage memory cells
US20080119044A1 (en) * 2006-11-22 2008-05-22 Macronix International Co., Ltd. Systems and methods for back end of line processing of semiconductor circuits
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
KR100871546B1 (ko) 2007-08-08 2008-12-01 주식회사 동부하이텍 플래시 메모리 소자 및 그 제조 방법
KR101024741B1 (ko) * 2007-10-31 2011-03-25 주식회사 하이닉스반도체 반도체 소자의 패턴 형성 방법
KR101111919B1 (ko) * 2008-05-28 2012-10-04 에스케이하이닉스 주식회사 반도체 소자의 제조방법
US7928577B2 (en) * 2008-07-16 2011-04-19 Micron Technology, Inc. Interconnect structures for integration of multi-layered integrated circuit devices and methods for forming the same
CN101752236B (zh) * 2009-10-26 2011-10-19 南京大学 一种调控GaAs半导体与栅介质间能带补偿的原子层沉积Al2O3/HfO2方法
KR101194973B1 (ko) * 2010-04-27 2012-10-25 에스케이하이닉스 주식회사 반도체 소자의 트랜지스터 및 그 형성방법
US8871576B2 (en) * 2011-02-28 2014-10-28 International Business Machines Corporation Silicon nanotube MOSFET
CN103107088B (zh) * 2011-11-11 2016-06-01 中芯国际集成电路制造(上海)有限公司 具有周围栅极结构的鳍型场效应晶体管及其制造方法
US8586455B1 (en) * 2012-05-15 2013-11-19 International Business Machines Corporation Preventing shorting of adjacent devices
EP3120387A4 (de) * 2014-03-20 2017-10-25 Skokie Swift Corporation Vertikaler feldeffekttransistor mit scheibenförmigem gate
CN105448989B (zh) * 2014-08-26 2018-12-25 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
KR102352245B1 (ko) * 2014-11-13 2022-01-18 삼성전자주식회사 반도체 장치 제조 방법
CN106663631B (zh) 2014-12-08 2019-10-01 富士电机株式会社 碳化硅半导体装置及其制造方法
KR102404780B1 (ko) * 2015-02-25 2022-06-02 삼성디스플레이 주식회사 플렉서블 표시 장치
EP3070737A1 (de) * 2015-03-17 2016-09-21 IMEC vzw Vertikales fin-fet-halbleiterbauelement
CN107204362B (zh) * 2016-03-18 2021-01-29 株式会社日本显示器 半导体装置
CN106328729A (zh) * 2016-10-19 2017-01-11 天津大学 基于石墨烯电极的量子点垂直沟道场效应管及其制备方法
CN109904229A (zh) * 2017-12-08 2019-06-18 萨摩亚商费洛储存科技股份有限公司 垂直式铁电薄膜储存晶体管和资料写入及读出方法
US10541268B2 (en) 2017-12-28 2020-01-21 Spin Memory, Inc. Three-dimensional magnetic memory devices
US10693056B2 (en) 2017-12-28 2020-06-23 Spin Memory, Inc. Three-dimensional (3D) magnetic memory device comprising a magnetic tunnel junction (MTJ) having a metallic buffer layer
US10403343B2 (en) 2017-12-29 2019-09-03 Spin Memory, Inc. Systems and methods utilizing serial configurations of magnetic memory devices
US10347308B1 (en) 2017-12-29 2019-07-09 Spin Memory, Inc. Systems and methods utilizing parallel configurations of magnetic memory devices
US10424357B2 (en) 2017-12-29 2019-09-24 Spin Memory, Inc. Magnetic tunnel junction (MTJ) memory device having a composite free magnetic layer
US10803916B2 (en) 2017-12-29 2020-10-13 Spin Memory, Inc. Methods and systems for writing to magnetic memory devices utilizing alternating current
US10497415B2 (en) 2018-01-08 2019-12-03 Spin Memory, Inc. Dual gate memory devices
US10192789B1 (en) * 2018-01-08 2019-01-29 Spin Transfer Technologies Methods of fabricating dual threshold voltage devices
US10319424B1 (en) 2018-01-08 2019-06-11 Spin Memory, Inc. Adjustable current selectors
US10192787B1 (en) * 2018-01-08 2019-01-29 Spin Transfer Technologies Methods of fabricating contacts for cylindrical devices
US10770510B2 (en) * 2018-01-08 2020-09-08 Spin Memory, Inc. Dual threshold voltage devices having a first transistor and a second transistor
US10192788B1 (en) * 2018-01-08 2019-01-29 Spin Transfer Technologies Methods of fabricating dual threshold voltage devices with stacked gates
US10878870B2 (en) 2018-09-28 2020-12-29 Spin Memory, Inc. Defect propagation structure and mechanism for magnetic memory
US10692556B2 (en) 2018-09-28 2020-06-23 Spin Memory, Inc. Defect injection structure and mechanism for magnetic memory
KR102646792B1 (ko) 2019-02-26 2024-03-13 삼성전자주식회사 반도체 소자 및 그 제조 방법
CN110752157B (zh) * 2019-11-08 2021-06-22 中国科学院物理研究所 三维悬空环栅结构半导体场效应晶体管器件的制备方法
CN111739944B (zh) * 2020-07-07 2021-06-01 上海大学 一种全包围栅极突触晶体管、制备方法及电路连接方法
CN113013248B (zh) * 2021-02-19 2022-07-12 上海大学 一种突触晶体管及其制备方法
CN117276326A (zh) * 2022-06-10 2023-12-22 中国科学院微电子研究所 一种晶体管器件及存储器
CN117253799A (zh) * 2022-06-10 2023-12-19 中国科学院微电子研究所 一种晶体管器件的制造方法
CN115346988B (zh) * 2022-10-18 2023-01-24 北京超弦存储器研究院 一种晶体管、3d存储器及其制备方法、电子设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4996574A (en) * 1988-07-01 1991-02-26 Fujitsu Limited MIS transistor structure for increasing conductance between source and drain regions
US5497019A (en) * 1994-09-22 1996-03-05 The Aerospace Corporation Silicon-on-insulator gate-all-around MOSFET devices and fabrication methods
US5688704A (en) * 1995-11-30 1997-11-18 Lucent Technologies Inc. Integrated circuit fabrication
DE19844997A1 (de) * 1998-09-30 2000-04-13 Siemens Ag Vertikaler Feldeffekttransistor mit innenliegendem Gate und Herstellverfahren
US6413082B2 (en) * 1998-08-19 2002-07-02 Dentaurum J. P. Winkelstroeter Kg Orthodontic appliance for the forward displacement of the lower jaw
US20020115257A1 (en) * 2001-02-19 2002-08-22 Hitachi, Ltd. Insulated gate type semiconductor device and method for fabricating the same
US6576953B2 (en) * 2000-02-04 2003-06-10 Infineon Technologies Ag Vertical semiconductor component with source-down design and corresponding fabrication method

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03291973A (ja) * 1990-04-09 1991-12-24 Fuji Xerox Co Ltd 薄膜半導体装置
JPH05129335A (ja) * 1991-10-31 1993-05-25 Sharp Corp 縦型トランジスタの製造方法
KR0147584B1 (ko) * 1994-03-17 1998-08-01 윤종용 매몰 비트라인 셀의 제조방법
JP3307785B2 (ja) * 1994-12-13 2002-07-24 三菱電機株式会社 絶縁ゲート型半導体装置
JP3217690B2 (ja) * 1996-03-22 2001-10-09 株式会社東芝 半導体装置の製造方法
DE19705791C1 (de) * 1997-02-14 1998-04-02 Siemens Ag Leistungs-MOSFET
DE19743342C2 (de) * 1997-09-30 2002-02-28 Infineon Technologies Ag Feldeffekttransistor hoher Packungsdichte und Verfahren zu seiner Herstellung
KR100298438B1 (ko) * 1998-01-26 2001-08-07 김영환 박막트랜지스터및이의제조방법
US6413802B1 (en) * 2000-10-23 2002-07-02 The Regents Of The University Of California Finfet transistor structures having a double gate channel extending vertically from a substrate and methods of manufacture
JP2002203969A (ja) * 2000-12-28 2002-07-19 Toshiba Corp 半導体装置
KR100364815B1 (en) * 2001-04-28 2002-12-16 Hynix Semiconductor Inc High voltage device and fabricating method thereof
WO2006038504A1 (ja) * 2004-10-04 2006-04-13 Matsushita Electric Industrial Co., Ltd. 縦型電界効果トランジスタおよびその製造方法
US7977736B2 (en) * 2006-02-23 2011-07-12 Samsung Electronics Co., Ltd. Vertical channel transistors and memory devices including vertical channel transistors

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4996574A (en) * 1988-07-01 1991-02-26 Fujitsu Limited MIS transistor structure for increasing conductance between source and drain regions
US5497019A (en) * 1994-09-22 1996-03-05 The Aerospace Corporation Silicon-on-insulator gate-all-around MOSFET devices and fabrication methods
US5688704A (en) * 1995-11-30 1997-11-18 Lucent Technologies Inc. Integrated circuit fabrication
US6413082B2 (en) * 1998-08-19 2002-07-02 Dentaurum J. P. Winkelstroeter Kg Orthodontic appliance for the forward displacement of the lower jaw
DE19844997A1 (de) * 1998-09-30 2000-04-13 Siemens Ag Vertikaler Feldeffekttransistor mit innenliegendem Gate und Herstellverfahren
US6576953B2 (en) * 2000-02-04 2003-06-10 Infineon Technologies Ag Vertical semiconductor component with source-down design and corresponding fabrication method
US20020115257A1 (en) * 2001-02-19 2002-08-22 Hitachi, Ltd. Insulated gate type semiconductor device and method for fabricating the same

Also Published As

Publication number Publication date
TW200529304A (en) 2005-09-01
CN1658401A (zh) 2005-08-24
JP2005236290A (ja) 2005-09-02
KR100574317B1 (ko) 2006-04-26
DE102005006899A1 (de) 2005-10-06
KR20050082460A (ko) 2005-08-24
ITMI20050253A1 (it) 2005-08-20
US20050184348A1 (en) 2005-08-25

Similar Documents

Publication Publication Date Title
DE102005006899B4 (de) Halbleitervorrichtung mit einer Gate-Struktur, sowie Verfahren zum Ausbilden der Gate-Struktur und der Halbleitervorrichtung
DE102013106621B3 (de) Finnenform für Feldeffekttransistoren und Verfahren zu deren Bildung
KR101303180B1 (ko) 수직채널 트랜지스터를 구비한 반도체 메모리 소자 및 그제조 방법
DE102005015418B4 (de) Phosphordotierungsverfahren zum Herstellen von Feldeffekttransistoren mit mehreren gestapelten Kanälen
DE102006012416B4 (de) Halbleiterbauelement (FET) mit einem runden Nano-Leitungstransistorkanal
DE102006045581B4 (de) Halbleiterbauelement mit einem Trench-Gate und Verfahren zu seiner Fertigung
KR100499159B1 (ko) 리세스 채널을 갖는 반도체장치 및 그 제조방법
DE102014119221B4 (de) FinFET-Vorrichtung und Verfahren zu ihrer Herstellung
DE102005022306B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit einem Fin-Feldeffekttransistor (FinFET)
DE102004041066B4 (de) Hochintegriertes Halbleiterbauelement mit Silicidschicht und zugehöriges Herstellungsverfahren
DE102014204114B4 (de) Transistor mit einer Gateelektrode, die sich rund um ein oder mehrere Kanalgebiete erstreckt, und Verfahren zu seiner Herstellung
US6593618B2 (en) MIS semiconductor device having an elevated source/drain structure
DE102006034772A1 (de) Semiconductor device having a trench gate and method of fabricating the same
CN110729291B (zh) 半导体器件
WO2003003442A1 (de) Feldeffekttransistor und verfahren zu seiner herstellung
DE112013002186T5 (de) Strukturen flacher Grabenisolierungen
US6100123A (en) Pillar CMOS structure
DE10139827A1 (de) Speicherzelle mit Grabenkondensator und vertikalem Auswahltransistor und einem zwischen diesen geformten ringförmigen Kontaktierungsbereich
US20070077716A1 (en) Method and structure for second spacer formation for strained silicon MOS transistors
DE102019219538A1 (de) Halbleiterbauelement und verfahren zum herstellen desselben
DE19941401C1 (de) Verfahren zur Herstellung einer DRAM-Zellenanordnung
DE102019122443A1 (de) Transistoren mit Halbleiter-Stapelschichten als Kanäle
DE102020134585A1 (de) Eingebettete stressoren in epitaxie-source/drain-bereichen
EP0864172B1 (de) Verfahren zur herstellung einer integrierten schaltungsanordnung mit mindestens einem mos-transistor
DE19749378B4 (de) MOS-Transistor und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R020 Patent grant now final

Effective date: 20110225

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee