DE102005013304A1

DE102005013304A1 - Systeme und Verfahren zum Einstellen eines Ausgangstreibers

Info

Publication number: DE102005013304A1
Application number: DE102005013304A
Authority: DE
Inventors: Boris N. Martinez
Original assignee: Hewlett Packard Development Co LP
Current assignee: Hewlett Packard Development Co LP
Priority date: 2004-04-20
Filing date: 2005-03-22
Publication date: 2005-11-10
Also published as: JP2005312031A; US7248636B2; US20050233701A1

Abstract

Es werden Systeme und Verfahren zum dynamischen Einstellen eines Ausgangstreibers erfunden und offenbart. Ein Ausführungsbeispiel umfasst ein Empfangen eines ersten Signals; ein Anlegen des ersten Signals an ein erstes Abstimmelement, um ein Referenzsignal zu erzeugen; ein Empfangen eines zweiten Signals; ein Anlegen des zweiten Signals an ein zweites Abstimmelement, um ein Testsignal zu erzeugen, wobei das zweite Abstimmelement ähnlich wie das erste Abstimmelement konfiguriert ist; ein Abtasten des Referenzsignals, um ein zeitabgetastetes Referenzsignal zu erzeugen; ein Abtasten des Testsignals, um ein zeitabgetastetes Testsignal zu erzeugen; ein Integrieren des zeitabgetasteten Referenzsignals und des zeitabgetasteten Testsignals, um ein Fehlersignal zu erzeugen; anschließend ein Anlegen des Fehlersignals, um einen Ausgangstreiber einzustellen.

Description

Bei integrierten Schaltungen, z.B. Mikroprozessoren, Speichern und dergleichen, können Signale unter Verwendung von Übertragungsleitungen für relativ große Entfernungen geleitet werden. Eine Übertragungsleitung kann ein Bus, ein Leiterzug einer gedruckten Schaltungsplatine oder eine andere Art elektrischer Leiter zum Transportieren eines Signals sein. Üblicherweise weist ein Leiterzug einer gedruckten Schaltungsplatine eine charakteristische Impedanz zwischen 50 und 75 Ohm auf. Bei CMOS-Schaltungen (CMOS = complementary metal-oxide semiconductor, komplementärer Metall-Oxid-Halbleiter) ist die Eingangsimpedanz eines Gatters eines CMOS-Transistors üblicherweise sehr hoch. Das Empfangsende bzw. das ferne Ende der Übertragungsleitung ist üblicherweise mit einem Eingang einer Logikschaltung verbunden, wo die Eingangsimpedanz höher als die charakteristische Impedanz der Übertragungsleitung ist. Falls sich die mit dem entfernten Ende der Übertragungsleitung gekoppelte Impedanz von der Impedanz der Übertragungsleitung unterscheidet, wird das Signal zu dem Sendeende zurückreflektiert. Je nach der Impedanz des Sendeendes kann das Signal eine geplante stabile Spannung für den Logikzustand überschwingen/unterschwingen. Das Signal kann viele Male zwischen dem nahen und dem fernen Ende hin- und herreflektiert werden, was an beiden Enden ein Schwingungsverhalten des Signals bewirkt. Dieses wiederholte Überschwingen/Unterschwingen seitens des Signals ist üblicherweise als „Einschwingen" („Ringing") bekannt und führt zu einer verringerten Rauschimmunität und mehr Zeit dafür, dass das Signal an dem entfernten Ende stabil wird und bleibt. Impedanzanpassung ist die Praxis des Anpassens der Impedanz des Treibers und/oder der Last an die charakteristische Impedanz der Übertragungsleitung, um ein Einschwingen zu verringern und um den effizientesten Transfer von Signalen zu ermöglichen.

Demgemäß sind Ausgangstreiber wichtige Bausteine im Eingangs-/Ausgangspfad integrierter Schaltungen wie Mikroprozessoren und Speichersystemen. Ausgangstreiber sind die Hauptschnittstelle, durch die eine Datenübertragung zwischen der integrierten Schaltung und externen Systemen über Übertragungsleitungen stattfindet. Der Ausgangstreiber wandelt chip-interne Logikpegel und Rauschgrenzen in diejenigen um, die zum Treiben der Eingänge von chip-externen Schaltungen bei digitalen System benötigt werden.

Wenn Busgeschwindigkeiten auf über 100 MHz zunehmen, werden Impedanzfehlanpassungen zu einem bedeutenden Problem, da Zeitgrenzwerte infolge der erhöhten Taktfrequenz verringert werden. Es wurden bereits eine Anzahl unterschiedlicher Lösungsansätze verwendet, um Impedanzfehlanpassungen bei elektronischen Datensystemen zu berücksichtigen. Manche dieser Lösungsansätze umfassen ein Hinzufügen passiver externer Elemente (Widerstände, Induktoren usw.); ein Einstellen der Treiberstärke von Ausgangstreibern; und ein aktives Abbrechen von Signalübertragungsleitungen.

Ein Hinzufügen passiver externer Elemente erfordert eine Gedruckte-Schaltung-Bestückungsfläche, erhöht den Stromverbrauch und berücksichtigt nicht Impedanzschwankungen, die auf Schwankungen in Bezug auf Versorgungsspannung, Temperatur und Alter zurückzuführen sind.

Lösungen, die die Treiberstärke einstellen, liefern üblicherweise eine begrenzte Anzahl diskreter Einstellungen oder Pegel der Treiberstärke. Diese diskreten Einstellungen ermöglichen es dem Ausgangstreiber nicht immer, die charakteristische Impedanz der Übertragungsleitung, die zum Kommunizieren von Signalen verwendet werden wird, anzupassen. Ferner verwenden viele Lösungen dieser Art einen externen diskreten Widerstand als Referenz. Der Widerstandswert des diskreten Widerstands passt nicht immer zu der charakteristischen Impedanz der Übertragungsleitung bei der Betriebs frequenz. Auch wenn Techniker bei verschiedenen Kombinationen oder Netzwerken zusätzliche diskrete Widerstände hinzufügen können, um den Referenzwiderstandswert einzustellen, berücksichtigen diese Lösungen ebenfalls keine Impedanzschwankungen, die auf Schwankungen in Bezug auf Versorgungsspannung, Temperatur und Alter zurückzuführen sind.

Andere chipintegrierte Lösungen erfordern die Verwendung separater Eingangs-/Ausgangstestanschlussflächen (I/O-Anschlussflächen) zum Bestimmen einer geeigneten Impedanzanpassung. Bei einem Beispiel wird eine externe Testanschlussfläche verwendet, um eine geeignete Pull-Up-Schaltungsimpedanz zu bestimmen, wohingegen eine separate zusätzliche Testanschlussfläche verwendet wird, um eine geeignete Impedanzanpassung für eine Pull-Down-Schaltung des Ausgangspuffers zu bestimmen. Die Verwendung zusätzlicher Testanschlussflächen und zusätzlicher externer Widerstände kann sich auf die Bestückungsdichte, Zuverlässigkeit und die Kosten einer Platine auswirken.

Lösungen, die Übertragungsleitungen aktiv abbrechen, weisen ebenfalls viele der Nachteile von Lösungen auf, die externe passive Elemente und Lösungen verwenden, die die Ausgangstreiberstärke einzustellen. Das heißt, ein aktiver Abbruch erfordert zusätzliche chip-externe Elemente, erhöht den Stromverbrauch und ist anfällig für Verfahrens-, Spannungs- und Temperaturschwankungen.

Somit ist es wünschenswert, kostengünstige Systeme und Verfahren für eine dynamische Impedanzanpassung einzuführen.

Die Aufgabe der vorliegenden Erfindung besteht darin, ein Verfahren und Systeme mit verbesserten Charakteristika zu schaffen.

Diese Aufgabe wird durch ein Verfahren gemäß Anspruch 1 sowie durch Systeme gemäß Anspruch 8 oder 18 gelöst.

Ein Ausführungsbeispiel eines Systems umfasst einen mit einem ersten Abstimmelement gekoppelten Referenztreiber, wobei der Referenztreiber und das erste Abstimmelement konfiguriert sind, um ein erstes Eingangssignal zu empfangen und ein Referenzsignal zu erzeugen, das eine Hauptreferenzkomponente und eine reflektierte Referenzkomponente umfasst, einen mit einem zweiten Abstimmelement gekoppelten Testtreiber, wobei der Testtreiber und das zweite Abstimmelement konfiguriert sind, um ein zweites Eingangssignal zu empfangen und ein Testsignal zu erzeugen, das eine Haupttestkomponente und eine reflektierte Testkomponente umfasst, und einen Integrator, der konfiguriert ist, um das Referenzsignal und das Testsignal zu empfangen und ein Fehlersignal zu erzeugen.

Die vorliegenden Systeme und Verfahren zum Einstellen eines Ausgangstreibers, wie sie in den Patentansprüchen definiert sind, werden unter Bezugnahme auf die folgenden Zeichnungen besser verständlich. Die Komponenten in den Zeichnungen sind in Bezug aufeinander nicht unbedingt maßstabsgetreu, wobei das Hauptaugenmerk statt dessen darauf gelegt wird, die Prinzipien der Systeme und Verfahren deutlich zu veranschaulichen.
1 ist eine Kombination eines Schaltungsdiagramms und eines Funktionsblockdiagramms, die ein Ausführungsbeispiel eines Ausgangstreiberkalibrierungssystems veranschaulicht.
2 ist ein Graph, der ein Ausführungsbeispiel eines Referenzsignals über die Zeit veranschaulicht, wie es an das Ausgangstreiberkalibrierungssystem der 1 angelegt ist.
3 ist ein Graph, der ein Ausführungsbeispiel eines Testsignals über die Zeit veranschaulicht, wie es an das Ausgangstreiberkalibrierungssystem der 1 angelegt ist.
4 ist ein Graph, der ein Ausführungsbeispiel eines Fehlersignals über die Zeit veranschaulicht, wie es durch das Ausgangstreiberkalibrierungssystem der 1 erzeugt wird.
5 ist ein Graph, der ein Ausführungsbeispiel eines korrigierten Testsignals über die Zeit veranschaulicht, wie es durch das Ausgangstreiberkalibrierungssystem der 1 erzeugt wird.
6 ist ein Graph, der das korrigierte Testsignal der 5 über einen kurzen Zeitraum hinweg veranschaulicht.
7 ist ein Flussdiagramm, das ein Ausführungsbeispiel eines Verfahrens zum Einstellen eines Ausgangstreibers veranschaulicht.
8 ist ein Flussdiagramm, das ein alternatives Ausführungsbeispiel eines Verfahrens zum Einstellen eines Ausgangstreibers veranschaulicht.
9 ist ein Flussdiagramm, das ein Ausführungsbeispiel eines Verfahrens zum Erzeugen eines Fehlersignals veranschaulicht.
Vorliegende Systeme und Verfahren zum Einstellen eines Ausgangstreibers messen die charakteristische Impedanz- einer beispielhaften Übertragungsleitung und legen an einen oder mehrere Ausgangstreiber ein Korrektursignal an, das bei einer gewünschten Frequenz auf die charakteristische Impedanz anspricht. Durch Messen und Ansprechen auf tatsächliche dynamische Schaltungsbedingungen liefern die Systeme und Verfahren zum Einstellen eines Ausgangstreibers eine verbesserte Impedanzanpassung bei Signalverarbeitungssystemen über eine Bandbreite von Bedingungen, die sich aus Verfah rens-, Spannungs- und Temperaturschwankungen ergeben können. Eine Ausgangstreiberkalibrierung kann beim Starten eines Systems und/oder zu anderen Zeitpunkten implementiert werden, je nach Wunsch. Eine verbesserte Impedanzanpassung garantiert Signalzeitgrenzwerte und Datenintegrität.
Die charakteristische Impedanz von Übertragungsleitungen wird unter Verwendung eines elektrisch offenen Abstimmelements gemessen, das mit dem Ausgang eines Referenztreibers gekoppelt wird, indem ein Eingangssignal, das eine gewünschte Frequenz aufweist, an dem Eingang in den Referenztreiber eingefügt wird. Der Referenztreiber erzeugt eine Primärkomponente eines Referenzsignals. Das Abstimm-element erzeugt eine reflektierte Komponente des Referenzsignals. Bei einem Ausführungsbeispiel ist das Abstimmelement ein Leiterzug einer gedruckten Schaltungsplatine. Das Abstimmelement weist eine solche Länge auf, dass Eingangssignalreflexionen, die auf Eingangssignalübergänge zurückzuführen sind, bei der gewünschten Frequenz synchron zu dem Eingangssignal zu dem Ausgang des Referenztreibers zurückkehren.
Das Referenzsignal wird zusammen mit einem Testsignal in einer Rückkopplungsschleife an einen Integrator angelegt, um einen Ausgangstreiber zu kalibrieren. Der Integrator erzeugt ein Fehlersignal, das an einen Ausgangstreiber angelegt werden kann, um die Ausgangstreiberimpedanz automatisch an die charakteristische Impedanz von Übertragungsleitungen in einem Datenverarbeitungssystem anzupassen. Wie auch das Referenzsignal wird das Testsignal an ein Abstimmelement angelegt. Bei einem Ausführungsbeispiel ist das Abstimmelement eine elektrisch offene Übertragungsleitung. Das Testabstimmelement weist eine Länge auf, die nahe an die Länge des Referenzabstimmelements herankommt. Bei einem Ausführungsbeispiel ist das Testsignal eine Rechteckwelle mit einem geringen Arbeitszyklus. Wenn die Ausgangsimpedanz des Ausgangstreibers nicht an die charakteristische Impedanz der offenen Übertragungsleitung angepasst ist, ermög licht die geringe Einschaltzeit (bezüglich der Ausschaltzeit) des Testsignals mit geringem Arbeitszyklus die Beobachtung von Signalreflexionen, die durch die Fehlanpassung verursacht werden. Wenn der gesteuerte Ausgangstreiber an die charakteristische Impedanz der Übertragungsleitung angepasst wird, wird ein einziger Puls, der dieselbe Größe wie das Testsignal aufweist, zu dem Ausgangstreiber zurückreflektiert.
Unter Bezugnahme auf die Zeichnungen, die verschiedene Ausführungsbeispiele von Systemen und Verfahren zum Anpassen eines Ausgangstreibers veranschaulichen, ist 1 eine Kombination eines Schaltungsdiagramms und eines Funktionsblockdiagramms, die ein Ausführungsbeispiel eines Ausgangstreiberkalibrierungssystems 100 veranschaulicht. Ausführungsbeispiele der vorliegenden Systeme zum Einstellen eines Ausgangstreibers können bei einem beliebigen System, das zum Transferieren von Daten konfiguriert ist, implementiert werden. Als solches können die vorliegenden Systeme zum Einstellen eines Ausgangstreibers in Vorrichtungen oder Systemen auf vielen verschiedenen Ebenen implementiert werden, zum Beispiel, jedoch nicht beschränkt auf, Mikroprozessoren, Speichervorrichtungen, anwendungsspezifische integrierte Schaltungen (ASICs) und eine Vielzahl von Vorrichtungen, die diese Arten von Komponenten verwenden, um Daten zu transferieren, z.B. Computer, Testgeräte, Audio-/Videoelektronik, in der Hand zu tragende Vorrichtungen usw.
Nachdem ein entsprechendes Fehlersignal identifiziert wurde, kann das Fehlersignal an einen einstellbaren Ausgangstreiber angelegt werden. Die Bestimmung eines entsprechenden Fehlersignals muss in Bezug auf die Betriebsfrequenz des Ausgangstreibers nicht schnell erfolgen. Solange sich die Impedanz der Übertragungsleitung in dem Hostsystem über die Zeit, Temperatur, Spannung usw. hinweg nicht spürbar ändert, muss das Fehlersignal bei der Betriebsfrequenz des Ausgangstreibers nicht eingestellt werden. Wenn sich die Übertragungsleitungsimpedanz in dem Hostsystem ändert, könnte ein neues Fehlersignal ermittelt und an den einstellbaren Ausgangstreiber angelegt werden. Obwohl der Ausgangstreiber im GHz-Bereich arbeiten mag, könnte eine Übertragungsleitungsimpedanzrückkopplung, die durch das Ausgangstreiberkalibrierungssystem 100 geliefert wird, auch bei niedrigeren Frequenzen arbeiten.
Wie in 1 veranschaulicht ist, empfängt das Ausgangstreiberkalibrierungssystem 100 zwei Eingangssignale, das Eingangssignal 111 und das Eingangssignal 141, und erzeugt ein einzelnes Fehlersignal 177, das als V_ERROR (V_FEHLER) markiert ist. V_ERROR wird an das Kalibrierungssystem 100 zurückgegeben, um eine geschlossene Rückkopplungsregelung zu liefern. Das Eingangssignal 111, das als Rechteckwelle mit einem Arbeitszyklus von 50% veranschaulicht ist, wird entlang einem Leiter 112 an einen Referenztreiber 110 angelegt. Das Eingangssignal 141, das als Rechteckwelle mit einem viel geringeren Arbeitszyklus als dem des Eingangssignals 111 veranschaulicht ist, wird entlang einem Leiter 142 an einen Testtreiber 140 angelegt.
Der Referenztreiber 110 verstärkt das Eingangssignal 111, oder puffert es auf andere Weise, und erzeugt eine Primärreferenzkomponente 117, die über einen Leiter 115 an ein erstes Abstimmelement 120 angelegt wird. Das erste Abstimmelement 120 umfasst eine längenabgestimmte Übertragungsleitung 122, die ein erstes Ende 124, das mit dem Leiter 115 elektrisch gekoppelt ist, und ein elektrisch offenes Ende 126 aufweist. Das elektrisch offene Ende 126 bewirkt, dass Signalübergänge in der Primärreferenzkomponente 117 entlang dem Leiter 115 zu dem Referenztreiber 110 zurückreflektiert werden. Die längenabgestimmte Übertragungsleitung 122 weist eine solche Länge auf, dass Signalreflexionen, die auf Ansteigende-Flanke-Übergänge in der Primärreferenzkomponente 117, die durch die offene, längenabgestimmte Übertragungsleitung 122 reflektiert werden, zurückzuführen sind, einen Knoten 125 im Wesentlichen zur selben Zeit erreichen wie der nächste anschließende Ansteigende-Flanke-Übergang von der Primärreferenzkomponente 117. Wenn beispielsweise das Eingangssignal 111 ein Taktsignal mit einer Periode von 20 Nanosekunden (nS) ist, so ist die Länge der längenabgestimmten Übertragungsleitung 122 derart, dass Signalreflexionen den Knoten 125 in 10 nS erreichen.
Die Länge der längenabgestimmten Übertragungsleitung 122 ist eine Funktion verschiedener physikalischer Eigenschaften der zu Grunde liegenden Übertragungsleitung und der gewünschten Taktfrequenz zum Verwalten von Datenübertragungen. Wenn die Übertragungsleitung beispielsweise eine Signalleitung auf einer gedruckten Schaltungsplatine ist, ist die Länge zusätzlich zur gewünschten Taktfrequenz eine Funktion zumindest des Materials, der Breite und der Dicke der Signalleitung. Wenn die Übertragungsleitung eine Signalleitung in einer ASIC ist, ist die Länge eine Funktion zumindest des Materials, der Breite und der Dicke der Signalleitung sowie einer Verfahrensvariation, die sich auf diese physikalischen Charakteristika über eine gewünschte Signalschicht der ASIC hinweg auswirkt.
Signalreflexionen, die durch die elektrisch offene, längenabgestimmte Übertragungsleitung 122 erzeugt werden, erzeugen eine reflektierte Referenzkomponente 127. Ein Referenzsignal 129, das als V_REF bezeichnet wird, wird durch die Kombination der Primärreferenzkomponente 117 und der reflektierten Referenzkomponente 127 erzeugt. Das Referenzsignal 129 wird über einen Leiter 132 an eine Abtast- & Halteschaltung 130 weitergeleitet.
Der Testtreiber 140 verstärkt das Eingangssignal 141, oder puffert es auf andere Weise, und erzeugt eine Primärtestkomponente 147, die über einen Leiter 145 an ein zweites Abstimmelement 150 angelegt wird. Das zweite Abstimmelement 150 umfasst eine längenabgestimmte Übertragungsleitung 152, die ein erstes Ende 154, das mit dem Leiter 145 elektrisch gekoppelt ist, und ein elektrisch offenes Ende 156 auf weist. Das elektrisch offene Ende 156 bewirkt, dass Signalübergänge in der Primärtestkomponente 147 entlang dem Leiter 145 zu dem Referenztreiber 140 zurückreflektiert werden. Die Länge der längenabgestimmten Übertragungsleitung 152 entspricht im Wesentlichen der Länge der längenabgestimmten Übertragungsleitung 122. Signalreflexionen, die durch die elektrisch offene, längenabgestimmte Übertragungsleitung 152 erzeugt werden, erzeugen eine reflektierte Testkomponente 157. Ein Testsignal 149, das als V_TEST markiert ist, wird durch die Kombination der Primärtestkomponente 147 und der reflektierten Testkomponente 157 erzeugt. Das Testsignal 149 wird über einen Leiter 162 an eine Abtast- & Halteschaltung 160 weitergeleitet.
Ein Verzögerungselement 180 empfängt das Eingangssignal 141 über den Leiter 142. Das Verzögerungselement 180 erzeugt ein Steuersignal, das auf das Eingangssignal 141 entlang einem Leiter 185 anspricht, das als Steuereingangssignal an die Abtast- & Halteschaltungen 130, 160 angelegt wird. Gemäß dem Steuersignal tastet die Sample-Hold-Schaltung 130 das Referenzsignal 129 ab und liefert ein zeitabgetastetes Referenzsignal 135 über einen Leiter 134 an einen Integrator 170. Gemäß dem Steuersignal tastet desgleichen die Abtast- & Halteschaltung 160 das Testsignal 149 ab und liefert ein zeitabgetastetes Testsignal 165 über einen Leiter 164 an den Integrator 170.
Wie in 1 veranschaulicht ist, umfasst der Integrator 170 einen Operationsverstärker 171. Der Operationsverstärker 171 weist einen positiven Eingangsanschluss und einen negativen Eingangsanschluss und einen einzigen Ausgangsanschluss auf. Der positive Eingangsanschluss ist über den Leiter 134 mit der Abtast- & Halteschaltung 130 gekoppelt. Der negative Eingangsanschluss ist über den Leiter 164 und einen Serienwiderstand mit der Abtast- & Halteschaltung 160 gekoppelt. Der Ausgangsanschluss und der negative Eingangsanschluss sind über einen Kondensator 174 gekoppelt. Im Betrieb empfängt der Integrator 170 das zeitabgetastete Refe renzsignal 135 und das zeitabgetastete Testsignal 165 und erzeugt ein Fehlersignal 177. Wie in 1 näher veranschaulicht ist, wird das Fehlersignal 177 über einen Leiter 175 an den Testtreiber 140 zurückgegeben, um die Treiberstärke des Testtreibers 140 einzustellen.
Komponenten der Systeme zum Anpassen eines Ausgangstreibers wie z.B. Referenztreiber 110, Testtreiber 140, Abtast- & Halteschaltungen 130, 160, Integrator 170 und Verzögerungselement 180 können mit beliebigen oder einer Kombination der folgenden Technologien, die allesamt in der Technik hinreichend bekannt sind, implementiert werden: diskrete Logikschaltung(en) mit Logikgattern zum Implementieren von Logikfunktionen auf Datensignale hin, eine ASIC, die entsprechende kombinatorische Logikgatter (wie sie bei dem veranschaulichten Ausführungsbeispiel beschrieben sind) aufweist, (ein) programmierbare(s) Gatterarray(s) (PGA), ein feldprogrammierbares Gatterarray (FPGA) usw.
Die in den 2 mit 6 präsentierten Graphen stellen Ausführungsbeispiele der verschiedenen Spannungen dar, die über die Zeit hinweg bei dem Ausgangstreiberkalibrierungssystem 100 der 1 zu erwarten sind. Die Graphen spiegeln die verschiedenen Spannungen von einem Einschalten des Ausgangstreiberkalibrierungssystems von einem Aus- oder einem inaktiven Zustand wider. 2 ist ein Graph 200, der ein Ausführungsbeispiel des Referenzsignals 129 über die Zeit, wie es in dem Ausgangstreiberkalibrierungssystem 100 der 1 erzeugt wird, veranschaulicht. Die horizontale Achse veranschaulicht die verstrichene Zeit in Nanosekunden (nS). Die vertikale Achse veranschaulicht eine Referenzsignalamplitude in Volt.
Auf Grund von Impedanzfehlanpassungen zwischen dem Referenztreiber 110 und der längenabgestimmten Übertragungsleitung 122 erreicht eine Erstantwortsignalspitze 210 ungefähr 0,96 Volt. Nachfolgende Antwortsignalspannungsspitzen nehmen an Größe zu, bis eine stabile Spitzenspannung 220 er reicht ist. Die stabile Spitzenspannung wird durch das Ausgangssignal des Referenztreibers 110 eingestellt, das bei dem in 2 veranschaulichten Beispiel 1,25 Volt beträgt. Wie veranschaulicht ist, erreicht das Referenzsignal 129 nach ungefähr 40 nS eine stabile Spitzenspannung. Die in 2 veranschaulichte bestimmte Signalleitung ist für eine Ausgangstreiberausgangsimpedanz von 80 Ohm und eine charakteristische Impedanz einer Übertragungsleitung von 50 Ohm repräsentativ.
3 ist ein Diagramm, das ein Ausführungsbeispiel eines Testsignals über die Zeit veranschaulicht, wie es in dem Ausgangstreiberkalibrierungssystem 100 der 1 erzeugt wird. Im Einzelnen ist 3 ein Graph 300, der ein beispielhaftes Testtreiberausgangssignal 149 vor einer Anlegung an ein Fehlersignal (d.h. vor einer Abstimmung) veranschaulicht. Die horizontale Achse veranschaulicht die verstrichene Zeit in Nanosekunden. Die vertikale Achse veranschaulicht eine Testsignalamplitude in Volt.
Die Testtreiberausgangsspannung ist bei dem in 3 veranschaulichten Ausführungsbeispiel das Ergebnis eines einzigen positiven Pulses von dem Eingangssignal 141. Das Eingangssignal 141 ist so ausgewählt, dass seine Größe stark der Größe des Eingangssignals 111 ähnelt. Jedoch weist das Eingangssignal 141 im Vergleich zu der Auszeit des Eingangssignals 111 eine bedeutend längere „Aus"-Zeit (d.h. einen Zeitraum, während dessen das Eingangssignal nicht über der Logikschwelle liegt) auf. Das Eingangssignal 111 weist einen Arbeitszyklus von ca. 50% auf und vervollständigt alle 20 nS einen Zyklus. Das Eingangssignal 141 weist einen Arbeitszyklus von etwa 10% auf und vervollständigt alle 100 nS einen Zyklus. Das Eingangssignal 141 ist so konfiguriert, dass Reflexionen, die auf Signalübergänge zurückzuführen sind, vor dem nächsten Signalübergang gedämpft werden. Impedanzfehlanpassungen zwischen der Ausgangsstufe des Testtreibers und der charakteristischen Impedanz der längenabgestimmten Übertragungsleitung 152 gelten während des ersten positiven Pulses des Eingangssignals 141. Nach dem ersten positiven Puls (d.h. wenn das Eingangssignal 141 aus ist) verzerren Reflexionen den Testspannungssignalverlauf.
Wie bei Graph 300 veranschaulicht ist, erzeugt die auf eine einzige positive Spitze in dem Eingangssignal 141 zurückzuführende Testtreiberausgangsspannung 149 einen ersten positiven Puls 310, der die Größe des gepufferten Testsignals (d.h. der Primärtestkomponente) überschwingt. Ein erster reflektierter Testsignalpuls 320 wird auf Grund der elektrischen Öffnung am Ende der längenabgestimmten Übertragungsleitung 152 erzeugt. Nachfolgende reflektierte Signalpulse 330 und 340 werden in den ersten 30 nS nach Abschluss des ersten positiven Pulses 310 beobachtet. Jeder nachfolgende reflektierte Signalpuls ist durch eine Spannungsspitze gekennzeichnet, die eine geringere Größe aufweist als ein unmittelbar vorausgehender Signalpuls, bis keine reflektierten Signalpulse mehr erfassbar sind. Auf Grund des relativ geringen Arbeitszyklus des Eingangssignals 141 werden reflektierte Signalpulse vor dem nächsten nachfolgenden Signalpuls von dem Eingangssignal 141 abgedämpft (d.h. sind nicht mehr erfassbar).
Wenn die Abtast- & Halteschaltungen 130, 160 der 1 im Betrieb über das Verzögerungselement 180 angepasst werden können, um das Referenzsignal 129 und das Testsignal 149 mit einer geeigneten Frequenz (z.B. alle 5 nS) abzutasten, kann der Integrator 170 verwendet werden, um ein Fehlersignal 177 zu erzeugen, das verwendet werden kann, um die Ausgangstreiberstärke des Testtreibers 140 und anderer, ähnlich konfigurierter Ausgangstreiber, die dazu bestimmt sind, ähnlich konfigurierte Übertragungsleitungen zu treiben, zu korrigieren oder anderweitig einzustellen.
Die Signalleitung 350, die durch die gestrichelte Linie in dem Graphen 300 der 3 dargestellt ist, ist für eine gewünschte Ausgangstreiberausgangsspannung (d.h. eine Test treiberausgangsimpedanz, die an die charakteristische Impedanz der längenabgestimmten Übertragungsleitung 152 angepasst ist) repräsentativ.
4 ist ein Diagramm, das ein Ausführungsbeispiel eines Fehlersignals 177 über die Zeit, das durch das Ausgangstreiberkalibrierungssystem 100 der 1 erzeugt wird, veranschaulicht. Im Einzelnen ist 4 ein Graph 400, der ein beispielhaftes Fehlersignal 177 veranschaulicht, das verwendet wird, um den Testtreiber 140 in dem Ausgangstreiberkalibrierungssystem 100 der 1 anzupassen. Die horizontale Achse veranschaulicht die Zeit (in Mikrosekunden (μS)), die verstrichen ist, seit das Ausgangstreiberkalibrierungssystem 100 aktiviert wurde. Die vertikale Achse veranschaulicht eine Fehlersignalamplitude in Volt. Nahe der Zeit 0 erzeugt das Ausgangstreiberkalibrierungssystem 100 ein Fehlersignal 177, das auf Grund der anfänglichen Aktivierung des Systems verfälscht (d.h. nicht korrekt) ist. Nach etwa 2,0 μS hat das Fehlersignal 177 einen stabilen Korrekturwert 410 erreicht. Der stabile Korrekturwert 410 ist das gewünschte Steuersignal, das an das Ausgangstreiberkalibrierungssystem 100 und vielleicht andere, ähnlich positionierte Ausgangstreiber zurückgesendet werden soll, um die Treiberstärke so einzustellen, dass sie zu der charakteristischen Impedanz von Übertragungsleitungen in dem System passt. Das Fehlersignal 177 nähert sich an einen stabilen Korrekturwert 410 gemäß einer Zeitkonstanten an, die eine Funktion des Widerstandswerts des Widerstands 172 und der Kapazität des Kondensators 174 in dem Integrator 170 (1) ist.
5 ist ein Diagramm, das ein Ausführungsbeispiel eines korrigierten Testsignals über die Zeit veranschaulicht, wie es durch das Ausgangstreiberkalibrierungssystem 100 der 1 erzeugt wird. Im Einzelnen ist 5 ein Graph 500, der ein beispielhaftes Testsignal 149 nach einer Einstellung des Testtreibers 140 unter Verwendung des Fehlersignals 177 veranschaulicht, das durch das Ausgangstreiberka librierungssystem 100 der 1 erzeugt wird. Die horizontale Achse veranschaulicht die Zeit, in Mikrosekunden, die verstrichen ist, seit das Ausgangstreiberkalibrierungssystem 100 aktiviert wurde. Die vertikale Achse veranschaulicht eine Testsignalamplitude in Volt.
5 veranschaulicht mehrere Zyklen des Testsignals 149, wobei eine Korrektur über das Fehlersignal 177 stattfindet. Wie in dem Graphen 500 angegeben ist, nehmen positive Spitzenspannungen, die positiven Übergängen des Eingangssignals 141 zugeordnet sind, über die Zeit ab, wie durch eine positive Hüllkurve 510 angezeigt ist. Negative Reflexionen, die Reflexionen zugeordnet sind, die auf Impedanzfehlanpassungen zurückzuführen sind, werden ebenfalls über die Zeit hinweg beseitigt, wie durch eine negative Hüllkurve 520 angezeigt ist. Nach etwa 3 μS wurde die Ausgangsstärke des Testtreibers 140 auf geeignete Weise korrigiert, und Spannungsüberschwingungen und -unterschwingungen, die auf Impedanzfehlanpassungen zurückzuführen sind, wurden im Wesentlichen beseitigt.
6 ist ein Diagramm, das das korrigierte Testsignal 149 der 5 über einen geringen Zeitraum hinweg veranschaulicht. Im Einzelnen ist 6 ein Graph 600, der ein beispielhaftes Testsignal 149 nach einer Einstellung des Testtreibers 140 unter Verwendung des Fehlersignals 177, das durch das Ausgangstreiberkalibrierungssystem 100 der 1 erzeugt wurde, veranschaulicht. Die horizontale Achse veranschaulicht die Zeit (in Mikrosekunden (μS)), die verstrichen ist, seit das Ausgangstreiberkalibrierungssystem 100 aktiviert wurde. Die vertikale Achse veranschaulicht eine Testsignalamplitude in Volt.
Wie in 6 veranschaulicht ist, weisen Testsignalpulse 610, die auf Zweiteingangssignalübergänge (und das Anlegen des Fehlersignals 177) ansprechen, eine Größe von 1,25 Volt auf. Nach einer Kalibrierung (d.h. nach dem Anlegen des Fehlersignals 177) weisen erste reflektierte Pulse 615, die jeweiligen Testsignalpulsen entsprechen, dieselbe Amplitude auf, und es liegen keine weiteren Reflexionen, die auf die Testsignalpulse 610 zurückzuführen währen, vor.
Jegliche Prozessbeschreibungen oder -blöcke in den in 7-9 veranschaulichten Flussdiagrammen sollten so verstanden werden, dass sie Schritte eines zugehörigen Prozesses darstellen. Alternative Implementierungen sind in dem Umfang der vorliegenden Verfahren zum Einstellen eines Ausgangstreibers enthalten. Beispielsweise können Funktionen in einer anderen Reihenfolge als der Gezeigten oder Erörterten ausgeführt werden, u.a. im Wesentlichen gleichzeitig oder in einer umgekehrten Reihenfolge, je nach der betreffenden Funktionalität.
7 ist ein Flussdiagramm, das ein Ausführungsbeispiel eines Verfahrens 700 zum Einstellen eines Ausgangstreibers veranschaulicht. Wie in 7 veranschaulicht ist, beginnt das Verfahren 700 mit einem Eingangs-/Ausgangsblock 702, wo ein erstes Signal empfangen wird. Nachdem das erste Signal empfangen wurde, wird das erste Signal an ein erstes Abstimmelement angelegt, um ein Referenzsignal zu erzeugen, wie bei Block 704 angegeben ist.
Wie in dem Eingangs-/Ausgangsblock 706 angegeben ist, wird ein zweites Signal empfangen. Wie bei Block 708 veranschaulicht ist, wird das zweite Signal an ein zweites Abstimmelement angelegt, um ein Testsignal zu erzeugen. Obwohl die in den Blöcken 706 und 708 aufgelisteten Funktionen so veranschaulicht und beschrieben wurde, als folgten sie auf die in den Blöcken 702 und 704 aufgelisteten Funktionen, sollte man erkennen, dass die den Blöcken 706 und 708 zugeordneten Funktionen vor, nach oder im Wesentlichen gleichzeitig mit den den Blöcken 702 und 704 zugeordneten Funktionen erfolgen können.
Nachdem das Referenz- und das Testsignal gemäß der Veranschaulichung und Beschreibung in den Blöcken 704 und 708 erzeugt wurden, werden das Referenz- und das Testsignal abgetastet, um ein zeitabgetastetes Referenzsignal, wie es bei Block 710 angegeben ist, und ein zeitabgetastetes Testsignal, wie es bei Block 712 angegeben ist, zu erzeugen. Obwohl die bei Block 712 aufgeführte Abtastfunktion so veranschaulicht und beschrieben wurde, als folge sie auf die dem Block 710 zugeordnete Abtastfunktion, sollte man erkennen, dass die den Blöcken 710 und 712 zugeordneten Funktionen auch in umgekehrter Reihenfolge oder im Wesentlichen gleichzeitig erfolgen können.
Wie bei Block 714 veranschaulicht ist, wird danach ein Fehlersignal, das auf das bei Block 710 erzeugte zeitabgetastete Referenzsignal und das bei Block 712 erzeugte zeitabgetastete Testsignal anspricht, erzeugt, indem das zeitabgetastete Referenzsignal und das zeitabgetastete Testsignal, die bei Block 710 bzw. 712 erzeugt wurden, integriert werden. Wie bei Block 716 angegeben ist, wird das bei Block 714 erzeugte Fehlersignal an einen Ausgangstreiber angelegt, um den Treiber einzustellen.
8 ist ein Flussdiagramm, das ein alternatives Ausführungsbeispiel eines Verfahrens 800 zum Einstellen eines Ausgangstreibers veranschaulicht. Wie in 8 gezeigt ist, beginnt das Verfahren 800 mit einem Eingangs-/Ausgangsblock 802, wo ein erstes Signal empfangen wird. Das erste Signal ist ein zeitvariables Signal, das eine Frequenz aufweist, die sich einer gewünschten Datenverarbeitungsrate annähert. Nachdem das erste Signal empfangen wurde, wird das erste Signal an ein erstes Abstimmelement angelegt, um ein Referenzsignal zu erzeugen, wie es bei Block 804 angegeben ist. Wie bei Block 804 weiter veranschaulicht ist, spricht das Referenzsignal auf die charakteristische Impedanz von Übertragungsleitungen an. Das Referenzsignal ist ein zusammengesetztes Signal, das eine Primärkomponente und eine reflektierte Komponente aufweist.
Wie bei dem Eingangs-/Ausgangsblock 806 angegeben ist, wird ein zweites Signal empfangen. Das zweite Signal ist derart konfiguriert, dass Signalübergänge (in Bezug auf die Zeit) auf geeignete Weise beabstandet sind, um zu ermöglichen, dass Reflexionen gedämpft werden, bevor nachfolgende Signalübergänge erfolgen. Wie bei Block 808 veranschaulicht ist, wird das zweite Signal an ein zweites Abstimmelement angelegt, um ein Testsignal zu erzeugen. Das Testsignal spricht auf die charakteristische Impedanz von Übertragungsleitungen an. Das Testsignal ist ein zusammengesetztes Signal, das eine Primärkomponente und eine reflektierte Komponente aufweist. Obwohl die in den Blöcken 806 und 808 aufgeführten Funktionen so veranschaulicht und beschrieben wurden, als würden sie auf die in den Blöcken 802 und 804 aufgeführten Funktionen folgen, sollte man erkennen, dass die den Blöcken 806 und 808 zugeordneten Funktionen vor, nach oder im Wesentlichen gleichzeitig mit den den Blöcken 802 und 804 zugeordneten Funktionen erfolgen können.
Nachdem das Referenz- und das Testsignal gemäß der Veranschaulichung und Beschreibung in den Blöcken 804 und 808 erzeugt wurden, wird das Referenz- und das Testsignal abgetastet, um ein zeitabgetastetes Referenzsignal, wie es bei Block 810 angegeben ist, und ein zeitbezogenes Testsignal, wie es bei Block 812 angegeben ist, zu erzeugen. Obwohl die bei Block 812 aufgeführte Abtastfunktion so veranschaulicht und beschrieben wurde, als folge sie auf die dem Block 810 zugeordnete Abtastfunktion, sollte man erkennen, dass die den Blöcken 810 und 812 zugeordneten Funktionen in einer umgekehrten Reihenfolge oder im Wesentlichen gleichzeitig erfolgen können.
Wie bei Block 814 veranschaulicht ist, wird danach ein Fehlersignal erzeugt, das auf das bei Block 810 erzeugte zeitabgetastete Referenzsignal und auf das bei Block 812 erzeugte zeitabgetastete Testsignal anspricht. Wie bei Block 816 angegeben ist, wird das bei Block 814 erzeugte Fehler signal an einen Ausgangstreiber angelegt, um die Treiberstärke des Treibers einzustellen.
9 ist ein Flussdiagramm, das ein Ausführungsbeispiel eines Verfahrens 900 zum Erzeugen eines Fehlersignals veranschaulicht. Wie bei 9 veranschaulicht ist, beginnt das Verfahren 900 bei einem Block 902, wo ein Referenzsignal ansprechend auf ein erstes Eingangssignal erzeugt wird. Das Referenzsignal emuliert Signalreflexionen, die auf eine charakteristische Impedanz einer Übertragungsleitung in einem Datentransfersystem zurückzuführen sind. Bei Block 904 wird ansprechend auf ein zweites Eingangssignal ein Testsignal erzeugt. Das Testsignal ermöglicht, dass Signalreflexionen, die auf zweite Eingangssignalübergänge und die charakteristische Impedanz von Übertragungsleitungen in dem System ansprechen, gedämpft werden, bevor nachfolgende zweite Eingangssignalübergänge erfolgen. Nachdem das Referenz- und das Testsignal gemäß der obigen Beschreibung erzeugt wurden, werden das Referenz- und das Testsignal verwendet, um ein Fehlersignal, wie es bei Block 906 angegeben ist, zu erzeugen.
Es sollte betont werden, dass die oben beschriebenen Ausführungsbeispiele lediglich Beispiele von Implementierungen der Systeme und Verfahren zum Einstellen von Ausgangstreibern sind. An den oben beschriebenen Ausführungsbeispielen können viele Variationen und Modifikationen vorgenommen werden. Alle derartigen Modifikationen und Variationen sollen bei dem vorliegenden Dokument in dem Schutzumfang dieser Offenbarung enthalten und durch die folgenden Patentansprüche geschützt sein.

Claims

Verfahren (700) zum Einstellen eines Ausgangstreibers (140), wobei das Verfahren (700) folgende Schritte umfasst: Empfangen eines ersten Signals (702); Anlegen des ersten Signals an ein erstes Abstimmelement (120), um ein Referenzsignal (704) zu erzeugen; Empfangen eines zweiten Signals (706); Anlegen des zweiten Signals an ein zweites Abstimmelement (150), um ein Testsignal (708) zu erzeugen, wobei das zweite Abstimmelement (150) ähnlich wie das erste Abstimmelement (120) konfiguriert ist; Abtasten des Referenzsignals, um ein zeitabgetastetes Referenzsignal (710) zu erzeugen; Abtasten des Testsignals, um ein zeitabgetastetes Testsignal (712) zu erzeugen; Integrieren des zeitabgetasteten Referenzsignals und des zeitabgetasteten Testsignals, um ein Fehlersignal (714) zu erzeugen; und Anlegen des Fehlersignals, um einen Ausgangstreiber (716) einzustellen.
Verfahren (700) gemäß Anspruch 1, bei dem das Empfangen eines ersten Signals (702) ein Empfangen eines Taktsignals umfasst.
Verfahren (700) gemäß Anspruch 2, bei dem das Taktsignal eine Frequenz von über 100 MHz aufweist.
Verfahren (700) gemäß einem der Ansprüche 1 bis 3, bei dem das Anlegen des ersten Signals (702) an ein erstes Abstimmelement (704) ein Reflektieren des ersten Signals (111) zu einer Quelle des ersten Signals (111) umfasst.
Verfahren (700) gemäß Anspruch 4, bei dem das Reflektieren des ersten Signals (702) zu der Quelle hin dazu führt, dass das reflektierte Signal an der Quelle ankommt, wenn eine erste Hälfte des ersten Signals das Austreten aus der Quelle abgeschlossen hat.
Verfahren (700) gemäß einem der Ansprüche 1 bis 5, bei dem das Empfangen eines zweiten Signals (706) den Schritt des Befähigens von Reflexionen, die durch einen Signalübergang des zweiten Signals (141) erzeugt und durch das zweite Abstimmelement (150) reflektiert werden, vor einem nachfolgenden Signalübergang des zweiten Signals (141) gedämpft zu werden, umfasst.
Verfahren (700) gemäß einem der Ansprüche 1 bis 6, bei dem das Integrieren des zeitabgetasteten Referenzsignals und des zeitabgetasteten Testsignals ein Anlegen der Signale an eine Rückkopplungsschleife umfasst.
System (100), das folgende Merkmale aufweist: einen mit einem ersten Abstimmelement (120) gekoppelten Referenztreiber (110), wobei der Referenztreiber (110) und das erste Abstimmelement (120) konfiguriert sind, um ein ersten Eingangssignal (111) zu empfangen und ein Referenzsignal (129) zu erzeugen, das eine Primärreferenzkomponente (117) und eine reflektierte Referenzkomponente (127) aufweist; einen mit einem zweiten Abstimmelement (150) gekoppelten Testtreiber (140), wobei der Testtreiber (140) und das zweite Abstimmelement (150) konfiguriert sind, um ein zweites Eingangssignal (141) zu empfangen und ein Testsignal (149), das eine Primärtestkomponente (147) und eine reflektierte Testkomponente (157) aufweist, zu erzeugen; einen Integrator (170), der konfiguriert ist, um das Referenzsignal (129) und das Testsignal (149) zu empfangen und ein Fehlersignal (177) zu erzeugen.
System (100) gemäß Anspruch 8, bei dem das erste Abstimmelement (120) eine erste Übertragungsleitung (122) aufweist.
System (100) gemäß Anspruch 9, bei dem der erste Leiterzug einer gedruckten Schaltungsplatine ein mit einem Ausgang des Referenztreibers (110) gekoppeltes Eingangsende (124) und eine Länge aufweist, die die reflektierte Referenzkomponente (127) erzeugt, derart, dass die reflektierte Referenzkomponente (127) den Ausgang (125) des Referenztreibers (110) synchron zu der Primärreferenzkomponente (117) erreicht.
System (100) gemäß Anspruch 10, bei dem die erste Übertragungsleitung ein Ausgangsende aufweist, das elektrisch offen ist.
System (100) gemäß einem der Ansprüche 8 bis 11, bei dem das zweite Abstimmelement (150) eine zweite Übertragungsleitung (152) aufweist.
System (100) gemäß Anspruch 11 oder 12, bei dem die zweite Übertragungsleitung (152) ein mit einem Ausgang (155) des Testtreibers (140) gekoppeltes Eingangsende (154) und eine Länge aufweist, die im Wesentlichen gleich der Länge der ersten Übertragungsleitung (122) ist.
System (100) gemäß Anspruch 13, bei dem die zweite Übertragungsleitung (152) ein Ausgangsende aufweist, das elektrisch offen ist.
System (100) gemäß einem der Ansprüche 8 bis 14, das ferner folgende Merkmale aufweist: ein Verzögerungselement (180), das konfiguriert ist, um das zweite Eingangssignal (141) zu empfangen und ein Steuersignal zu erzeugen; eine zwischen den Referenztreiber (110) und den Integrator (170) gekoppelte erste Abtast- & Halteschaltung (130), wobei die erste Abtast- & Halteschaltung (130) konfiguriert ist, um ansprechend auf das Steuersignal ein zeitabgetastetes Referenzsignal (135) zu erzeugen; und eine zwischen den Testtreiber (140) und den Integrator (170) gekoppelte zweite Abtast- & Halteschaltung (160), wobei die zweite Abtast- & Halteschaltung (160) konfiguriert ist, um ansprechend auf das Steuersignal ein zeitabgetastetes Testsignal (165) zu erzeugen.
System (100) gemäß einem der Ansprüche 8 bis 15, bei dem das erste Eingangssignal ein Taktsignal umfasst.
System (100) gemäß Anspruch 16, bei dem das Taktsignal eine Frequenz von über 100 MHz aufweist.
System zum Einstellen eines Ausgangstreibers, um die Wirkung von Impedanzfehlanpassungen zwischen Signalquellen und Signalleitern zu verringern, wobei das System folgende Merkmale aufweist: eine Einrichtung zum Erzeugen eines Referenzsignals, das auf ein erstes Eingangssignal anspricht, wobei das Referenzsignal Signalreflexionen emuliert, die auf ei ne charakteristische Impedanz von Übertragungsleitungen in dem System zurückzuführen sind; eine Einrichtung zum Erzeugen eines Testsignals ansprechend auf ein zweites Eingangssignal, das ermöglicht, dass Signalreflexionen, die auf zweite Eingangssignalübergänge und die charakteristische Impedanz von Übertragungsleitungen in dem System ansprechen, vor nachfolgenden zweiten Eingangssignalübergängen gedämpft werden; und eine Einrichtung zum Erzeugen eines Fehlersignals, das auf das Referenzsignal und das Testsignal anspricht.
System gemäß Anspruch 18, das ferner folgende Merkmale aufweist: eine Einrichtung zum Abtasten des Referenzsignals; und eine Einrichtung zum Abtasten des Testsignals.
System gemäß Anspruch 18 oder 19, bei dem die Einrichtung zum Erzeugen eines Fehlersignals eine Einrichtung zum Integrieren des Referenzsignals und des Testsignals umfasst.