DE102005040217A1 - Halbleiterchip-Herstellungsverfahren, Halbleiterchip, Halbleiterbauteil-Herstellungsverfahren und Halbleiterbauteil - Google Patents

Halbleiterchip-Herstellungsverfahren, Halbleiterchip, Halbleiterbauteil-Herstellungsverfahren und Halbleiterbauteil Download PDF

Info

Publication number
DE102005040217A1
DE102005040217A1 DE102005040217A DE102005040217A DE102005040217A1 DE 102005040217 A1 DE102005040217 A1 DE 102005040217A1 DE 102005040217 A DE102005040217 A DE 102005040217A DE 102005040217 A DE102005040217 A DE 102005040217A DE 102005040217 A1 DE102005040217 A1 DE 102005040217A1
Authority
DE
Germany
Prior art keywords
semiconductor substrate
front side
semiconductor
concave portion
dummy plug
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102005040217A
Other languages
English (en)
Other versions
DE102005040217B4 (de
Inventor
Kazumasa Sendai Tanida
Yoshihiko Nemoto
Kenji Tsukuba Takahashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Renesas Electronics Corp
Original Assignee
Renesas Technology Corp
Toshiba Corp
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp, Toshiba Corp, Rohm Co Ltd filed Critical Renesas Technology Corp
Publication of DE102005040217A1 publication Critical patent/DE102005040217A1/de
Application granted granted Critical
Publication of DE102005040217B4 publication Critical patent/DE102005040217B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13009—Bump connector integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9202—Forming additional connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

Die Erfindung stellt ein Verfahren zum Herstellen eines Halbleiterchips bereit, mit einem Schritt, einen vorderseitigen konkaven Abschnitt in einem Halbleitersubstrat zu bilden, das eine Vorderseite und eine Rückseite aufweist, wobei ein funktionales Bauteil an der Vorderseite gebildet ist, wobei der vorderseitige konkave Abschnitt in der Vorderseite ausgebildet ist und eine vorbestimmte Tiefe ausweist, die kleiner ist als eine Dicke des Halbleitersubstrates; mit einem Schritt des Bildens eines Dummy-Stopfens, bei dem nichtmetallisches Material in den vorderseitigen konkaven Abschnitt zugeführt und somit ein aus dem nichtmetallischen Material hergestellter Dummy-Stopfen darin eingebettet wird; einem Dünnermachungsschritt, bei dem ein Teil der Rückseite des Substrates entfernt und das Halbleitersubstrat dünner ausgebildet wird, so dass die Dicke des Halbleitersubstrates kleiner wird als die Tiefe des vorderseitigen konkaven Abschnittes und so dass der vorderseitige konkave Abschnitt als ein Durchgangsloch ausgebildet wird; einem Schritt des Entfernens des Dummy-Stopens, bei dem der Dummy-Stopfen entfernt wird; und einem Schritt des Zuführens von metallischem Material in das Durchgangsloch und zum Bilden einer Penetrationselektrode (Fig. 1).

Description

  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Die Erfindung betrifft einen Halbleiterchip, der ein Durchgangsloch aufweist, das den Halbleiterchip in Richtung seiner Dicke durchdringt, ein Verfahren zum Herstellen des Halbleiterchips, ein Halbleiterbauteil, das einen Halbleiterchip aufweist, der ein Durchgangsloch besitzt, das den Chip in Richtung seiner Dicke durchdringt, und ein Verfahren zum Herstellen des Halbleiterbauteils.
  • Als ein Halbleiterbauteil mit einer Vielzahl von Halbleiterchips ist ein Multichipmodul (MCM) bekannt. Bei dem Multichipmodul ist ein Versuch unternommen worden, die Montagefläche eines Halbleiterbauteils zu verringern, indem eine Vielzahl von Halbleiterchips zusammen auf einem Verdrahtungssubstrat in dem Halbleiterbauteil übereinander gestapelt werden. Hei einigen der so strukturierten Halbleiterbauteile ist eine Penetrationselektrode in einem Durchgangsloch vorgesehen, das Halbleiterchips in Richtung ihrer Dicke durchdringt, und durch diese Penetrationselektrode wird eine longitudinale elektrische Verbindung erzielt.
  • Die 13A bis 13H sind schematische Schnittansichten zum Erläutern eines herkömmlichen Verfahrens zum Herstellen eines Halbleiterchips, der eine Penetrationselektrode aufweist. Dieses Verfahren ist offenbart in der japanischen Übersetzung der Internationalen Anmeldung (Kohyo) mit der Nummer 2000-510288.
  • An einer Oberfläche eines Halbleiterwafers (nachstehend einfach als „Wafer" bezeichnet) W wird eine harte Maske 103 gebildet, und zwar mit einer Öffnung 103a, in der eine Region neben einem funktionalen Bauteil 101 freigelegt ist, wobei das funktionale Bauteil 101 an einer Oberfläche (nachstehend als „Vorderseite" bzw. „vordere Oberfläche" bezeichnet) des Wafers W vorgesehen ist.
  • Hiernach wird ein vorderseitiger konkaver Abschnitt 102 mit einer kleineren Tiefe als die Dicke des Wafers W in der Region neben dem funktionalen Bauteil 101 gebildet, und zwar durch Ausführen eines reaktiven Ionenätzvorganges (RIE), bei dem die harte Maske 103 als eine Maske verwendet wird, wonach in der harten Maske 103 ein Kontaktloch 103b gebildet wird, in dem ein vorbestimmter Teil des funktionalen Bauteils 101 freiliegt.
  • Hiernach wird ein isolierender Film 104, der aus Siliciumoxid hergestellt ist, an der freiliegenden Oberfläche in der Öffnung 103a und der freiliegenden Oberfläche des vorderseitigen konkaven Abschnittes 102 gebildet. 13A zeigt diesen Zustand.
  • Hiernach wird an der gesamten vorderen Oberfläche des Wafers W, der den vorstehenden Schritten unterzogen worden ist (siehe 13B), ein elektrisch leitender, diffusionsverhindernder Film 105 gebildet, und an dem diffusionsverhindernden Film 105 wird eine Keimschicht (nicht gezeigt) gebildet. Das Innere der Öffnung 103a, das Innere des Kontaktloches 103b und das Innere des vorderseitigen konkaven Abschnittes 102 werden dann mit einem Metallfilm 106 gefüllt, der aus Kupfer hergestellt ist, und zwar durch Ausführen einer elektrolytischen Plattierung, wobei die Keimschicht als ein Keim („seed") verwendet wird. Demgemäß wird der Metallfilm 106 über das Kontaktloch 103b elektrisch mit dem funktionalen Bauteil 101 verbunden. 13C zeigt diesen Zustand.
  • Hiernach werden ein Teil des Metallfilms 106 und ein Teil des diffusionsverhindernden Films 105 entfernt, und zwar mit der Ausnahme des Inneren des vorderseitigen konkaven Abschnittes 102, der Öffnung 103a und des Kontaktloches 103b, und mit der Ausnahme einer vorbestimmten Region mit einem Muster, das eine Verbindung zwischen dem Inneren der Öffnung 103a und dem Inneren des Kontaktlochs 103b herstellt. 13D zeigt diesen Zustand.
  • Hiernach werden eine UBM-Schicht 107 und ein Höcker 108 an dem Metallfilm 106 gebildet, und zwar außerhalb des vorderseitigen konkaven Abschnittes 102, der Öffnung 103a und des Kontaktloches 103b. Die UBM-Schicht 107 liegt zwischen dem Metallfilm 106 und dem Höcker 108. 13E zeigt diesen Zustand.
  • Hiernach wird die vordere Oberfläche bzw. Vorderseite des Wafers W an einem Träger (nicht gezeigt) festgelegt, und die hintere Oberfläche bzw. Rückseite Wr des Wafers W wird mechanisch geschliffen, wodurch der Wafer W dünner gemacht wird. Im Ergebnis wird der vorderseitige konkave Abschnitt 102 ein Durchgangsloch 112, und der Metallfilm 106 liegt an der Rückseite Wr des Wafers W frei. Der Metallfilm 106 in dem vorderseitigen konkaven Abschnitt 102 und in der Öffnung 103a wird eine Penetrationselektrode 109. Der Rest des Metallfilms 106, der einstückig mit der Penetrationselektrode 109 ausgebildet ist, wird ein Verdrahtungselement 110, mittels dessen die Penetrationselektrode 109 und das funktionale Bauteil 101 elektrisch miteinander verbunden werden. 13F zeigt diesen Zustand.
  • Eine durch Schleifen beschädigte Schicht, die Schleifmarkierungen oder Schäden besitzt, die sie beim Schleifen empfangen hat, liegt an der Rückseite Wr des Wafers W vor. Um diese durch Schleifen beschädigte Schicht zu entfernen, wird die Rückseite Wr des Wafers W einem Trockenätzvorgang um etwa 5 μm unterzogen. Hierbei werden die Penetrationselektrode 109, der diffusionsverhindernde Film 105 und der isolierende Film 104 kaum geätzt, und stehen gegenüber der Rückseite Wr des Wafers W vor. 13G zeigt diesen Zustand.
  • Hiernach wird an der gesamten Rückseite bzw. hinteren Oberfläche Wr des Wafers W ein rückseitiger isolierender Film 111 gebildet, der aus Siliciumoxid hergestellt ist, und dann wird ein Teil des isolierenden Films 111, mit dem die Penetrationselektrode 109, der diffusionsverhindernde Film 105 und der isolierende Film 104 bedeckt sind, geschliffen, wird entfernt, und wird freigelegt (siehe 13H). Hiernach wird der Wafer W in Halbleiterchips geschnitten, die jeweils die Penetrationselektrode 109 besitzen.
  • Halbleiterchips, die gemäß dem oben beschriebenen Herstellungsverfahren erhalten werden, werden in Längsrichtung zusammen gestapelt, und der Höcker 108 eines jeweiligen Halbleiterchips wird mit der Penetrationselektrode 109 eines benachbarten Halbleiterchips verbunden, wobei die Penetrationselektrode 109 an der Rückseite Wr des Wafers W freiliegt, wodurch die Halbleiterchips elektrisch miteinander verbunden werden können. Hierdurch kann die Verdrahtungslänge gekürzt werden. Bei dem so strukturierten Halbleiterbauteil ist die Montagefläche klein in Bezug auf beispielsweise das Verdrahtungssubstrat.
  • Gemäß dem herkömmlichen Verfahren zum Herstellen eines Halbleiterchips, der eine Penetrationselektrode 109 aufweist, wird jedoch dann, wenn die Rückseite Wr des Wafers W geschliffen wird (siehe 13F), nicht nur der Wafer W sondern auch der Metallfilm 106 (die Penetrationselektrode 109) geschliffen. Daher dringt das den Metallfilm 106 bildende Kupfer ausgehend von der Rückseite Wr des Wafers W bis in einen tiefen Teil des Wafers W ein, und zwar aufgrund von Diffusion, und verbleibt in dem Wafer W, und zwar selbst dann, wenn eine durch Schleifen beschädigte Schicht entfernt wird (siehe 13G). Demzufolge ist der Wafer W kontaminiert, und die Eigenschaften des Halbleiterchips sind verschlechtert.
    •
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Es ist eine Aufgabe der vorliegenden Erfindung, ein Verfahren zum Herstellen eines Halbleiterchips anzugeben, das dazu in der Lage ist, die metallische Kontamination eines Halbleitersubstrates, hervorgerufen durch Bilden einer Penetrationselektrode, in Schranken zu halten bzw. zu verringern.
  • Es ist eine weitere Aufgabe der vorliegenden Erfindung, ein Halbleiterbauteil mit einem Halbleiterchip anzugeben, der exzellente Eigenschaften hat, obgleich er eine Penetrationselektrode besitzt.
  • Es ist noch eine weitere Aufgabe der vorliegenden Erfindung, ein Verfahren zum Herstellen eines Halbleiterbauteils anzugeben, das dazu in der Lage ist, die metallische Kontamination eines Halbleiterchips, hervorgerufen durch Bilden einer Penetrationselektrode, in Schranken zu halten.
  • Es ist noch eine weitere Aufgabe der vorliegenden Erfindung, einen Halbleiterchip anzugeben, der dazu in der Lage ist, ein Lichtsignal durch ein Durchgangsloch hindurch exzellent zu übertragen, das in einem Halbleitersubstrat gebildet ist, und ein Verfahren zum Herstellen des Halbleiterchips anzugeben.
  • Ein Verfahren zum Herstellen eines Halbleiterchips gemäß einem ersten Aspekt der vorliegenden Erfindung beinhaltet einen Schritt, einen vorderseitigen konkaven Abschnitt in einem Halbleitersubstrat zu bilden, das eine Vorderseite bzw. vordere Fläche und eine Rückseite bzw. hintere Fläche aufweist, wobei ein funktionales Bauteil an der Vorderseite gebildet ist, wobei der vorderseitige konkave Abschnitt in der Vorderseite gebildet ist und eine vorbestimmte Tiefe aufweist, die kleiner ist als eine Dicke des Halbleitersubstrates; einen Schritt des Bildens eines Dummy-Stopfens, zum Zuführen von nichtmetallischem Material in den vorderseitigen konkaven Abschnitt und zum Einbetten eines Dummy-Stopfens, der aus dem nichtmetallischen Material hergestellt ist, in den vorderseitigen konkaven Abschnitt; nach dem Schritt des Bildens des Dummy-Stopfens, einen Verdünnungsschritt bzw. Dünnermachungsschritt, bei dem ein Teil der Rückseite des Halbleitersubstrates entfernt und das Halbleitersubstrat dünner gemacht wird, so dass die Dicke des Halbleitersubstrates kleiner wird als die Tiefe des vorderseitigen konkaven Abschnittes, so dass aus dem vorderseitigen konkaven Abschnitt ein Durchgangsloch gebildet wird, das das Halbleitersubstrat durchdringt; einen Schritt des Entfernens des Dummy-Stopfens, bei dem der in dem Durchgangsloch vorgesehene Dummy-Stopfen entfernt wird; und, nach dem Schritt des Entfernens des Dummy-Stopfens, einen Schritt, bei dem in das Durchgangsloch metallisches Material zugeführt und eine Penetrationselektrode gebildet wird, die eine elektrische Verbindung zwischen einer Vorderseite und einer Rückseite des Halbleitersubstrates einrichtet und die mit dem funktionalen Bauteil elektrisch verbunden ist.
  • Gemäß dieser Erfindung ist dann, wenn der Schritt des Dünnermachens ausgeführt wird, in dem vorderseitigen konkaven Abschnitt (Durchgangsloch) der aus nichtmetallischem Material hergestellte Dummy-Stopfen vorgesehen, und metallisches Material ist darin nicht vorgesehen. Daher können Metallatome niemals ausgehend von der Rückseite des Halbleitersubstrates in das Halbleitersubstrat eindiffundieren, wenn ein Schleifvorgang durchgeführt wird, und zwar selbst wenn beispielsweise der Schritt des Dünnermachens dazu vorgesehen ist, die Rückseite des Halbleitersubstrates physikalisch zu schleifen. Mit anderen Worten kann die metallische Kontamination des Halbleitersubstrates, hervorgerufen durch die Bildung der Penetrationselektrode, verhindert werden. Daher kann gemäß dem Herstellungsverfahren der vorliegenden Erfindung ein Halbleiterchip hergestellt werden, der, obgleich er eine Penetrationselektrode besitzt, eine geringere metallische Kontaminierung aufweist und exzellente Eigenschaften zeigt.
  • Ein Halbleiterchip, der eine Penetrationselektrode aufweist, die ein Halbleitersubstrat in Richtung seiner Dicke durchdringt, lässt sich erhalten, indem metallisches Material in ein Durchgangsloch zugeführt wird, aus dem ein Dummy-Stopfen entfernt worden ist. Diese Penetrationselektrode ermöglicht es, eine elektrische Verbindung zwischen der Vorderseite und der Rückseite des Halbleitersubstrates mit kurzer Distanz einzurichten.
  • Das nichtmetallische Material, das den Dummy-Stopfen bildet, kann beispielsweise ein Polymer sein.
  • Wenn der Schritt des Dünnermachens dazu vorgesehen ist, die Rückseite des Halbleitersubstrates physikalisch zu schleifen, kann das Verfahren zum Herstellen des Halbleiterchips nach dem Schritt des Dünnermachens zusätzlich einen Schritt aufweisen, eine durch Schleifen beschädigte Schicht, die Schleifmarkierungen oder Schäden aufweist, die durch den Schritt des Dünnermachens hervorgerufen sind, zu entfernen.
  • Vorzugsweise beinhaltet das Verfahren zum Herstellen eines Halbleiterchips nach dem Schritt des Entfernens des Dummy-Stopfens und vor dem Schritt des Bildens der Penetrationselektrode einen Schritt, an der inneren Wand des Durchgangslochs einen isolierenden Film zu bilden. In diesem Fall ist bei dem resultierenden Halbleiterchip zwischen der Penetrationselektrode und dem Halbleitersubstrat ein isolierender Film angeordnet, und dieser isolierende Film bildet eine elektrische Isolierung zwischen der Penetrationselektrode und dem Halbleitersubstrat.
  • Vorzugsweise weist das Verfahren zum Herstellen eines Halbleiterchips nach dem Schritt des Entfernens des Dummy-Stopfens und vor dem Schritt des Bildens der Penetrationselektrode einen Schritt auf, einen diffusionsverhindernden Film zu bilden, der verhindert, dass Metallatome von der Innenseite des Durchgangsloches an der inneren Wand des Durchgangsloches in das Halbleitersubstrat hinein diffundieren. In diesem Fall ist bei dem resultierenden Halbleiterchip ein diffusionsverhindernder Film zwischen der Penetrationselektrode und dem Halbleitersubstrat angeordnet, und dieser diffusionsverhindernde Film kann verhindern, dass Metallatome von der Penetrationselektrode in das Halbleitersubstrat diffundieren, und kann eine Verschlechterung der Eigenschaften des Halbleiterchips verhindern.
  • Der Schritt des Bildens der Penetrationselektrode kann beispielsweise einen Schritt beinhalten, metallisches Material durch elektrolytisches Plattieren in das Durchgangsloch hinein zuzuführen. In diesem Fall kann vor dem Zuführen des metallischen Materials ein Schritt des Ausbildens einer Keimschicht an der Innenwand des Durchgangsloches durchgeführt werden.
  • Das Verfahren zum Herstellen des Halbleiterchips der vorliegenden Erfindung kann ferner nach dem Schritt des Bildens des Dummy-Stopfens und vor dem Schritt des Entfernens des Dummy-Stopfens einen Schritt aufweisen, ein Verdrahtungselement zu bilden, das mit einer freiliegenden Oberfläche des Dummy-Stopfens an der Vorderseite des Halbleitersubstrates in Kontakt kommt und das mit dem funktionalen Bauteil elektrisch verbunden ist.
  • Da das Verdrahtungselement so ausgebildet ist, dass es mit der freiliegenden Oberfläche des Dummy-Stopfens an der Vorderseite des Halbleitersubstrates in Kontakt kommt, wird bei dieser Anordnung eine Penetrationselektrode, die elektrisch mit dem Verdrahtungsglied verbunden ist, durch Zuführen von metallischem Material in das Durchgangsloch hinein gebildet, aus dem der Dummy-Stopfen entfernt worden ist. Da das Verdrahtungselement elektrisch mit dem funktionalen Bauteil verbunden ist, kann die mit dem funktionalen Bauteil elektrisch verbundene Penetrationselektrode gemäß diesem Verfahren leicht hergestellt werden.
  • Der Schritt des Bildens des Dummy-Stopfens kann einen Schritt des Füllens eines lichtempfindlichen Harzes bzw. Kunstharzes beinhalten, bei dem ein Innenraum des vorderseitigen konkaven Abschnittes mit lichtempfindlichem, nichtleitenden Kunstharz als das nichtmetallische Material gefüllt wird, um so den aus dem lichtempfindlichen Kunstharz hergestellten Dummy-Stopfen zu bilden, und einen Belichtungsschritt beinhalten, bei dem der Dummy-Stopfen Licht ausgesetzt wird, so dass ein vorbestimmter äußerer umfänglicher Teil des Dummy-Stopfens entlang einer gesamten inneren Wandfläche des vorderseitigen konkaven Abschnittes in einem vorbestimmten Ätzmedium unlöslich ist und so, dass ein zentraler Teil des Dummy-Stopfens innerhalb des äußeren umfänglichen Teils in dem vorbestimmten Ätzmedium löslich ist. In diesem Fall kann der Schritt des Entfernens des Dummy-Stopfens einen Entwicklungsschritt beinhalten, bei dem der zentrale Teil des Dummy-Stopfens gemäß einem Ätzvorgang unter Verwendung des vorbestimmten Ätzmediums entfernt wird.
  • Bei dieser Anordnung wird durch den Entwicklungsschritt nicht der gesamte Dummy-Stopfen entfernt, und der äußere umfängliche Teil des Dummy-Stopfens entlang der gesamten inneren Wandoberfläche des vorderseitigen konkaven Abschnittes bleibt übrig. Da der Dummy-Stopfen aus einem isolierenden Material hergestellt ist, ist der äußere umfängliche Teil des Dummy-Stopfens, der ohne entfernt zu werden dort verbleibt, zwi schen der Penetrationselektrode und dem Halbleitersubstrat angeordnet und dient als ein isolierender Film, der in dem resultierenden Halbleiterchip eine elektrische Isolierung zwischen der Penetrationselektrode und dem Halbleitersubstrat einrichtet.
  • Der isolierende Film kann gebildet werden, so dass er eine gewünschte Dicke besitzt, und zwar durch Steuern der Belichtungsfläche des Dummy-Stopfens in dem Belichtungsschritt. Daher kann ein dicker isolierender Film mit einer hinreichenden „Nichtleitfähigkeit" bzw. Isolationsfähigkeit leicht gebildet werden.
  • Das lichtempfindliche Kunstharz kann ein lichtempfindliches Kunstharz vom so genannten positiven Typ sein, das in einem vorbestimmten Ätzmedium unlöslich ist, wobei ein belichteter Teil hiervon in dem Ätzmedium löslich ist, oder kann ein lichtempfindliches Kunstharz vom so genannten negativen Typ sein, das in einem vorbestimmten Ätzmedium löslich ist, wobei ein belichteter Teil hiervon in dem Medium unlöslich ist.
  • Um eine Belichtungsfläche zu begrenzen, kann ein Resist mit einem vorbestimmten Muster verwendet werden. Die Belichtungsfläche kann auch durch eine andere Substanz als den Resist begrenzt werden. wenn beispielsweise ein vorderseitiger konkaver Abschnitt gebildet wird durch reaktives Ionenätzen unter Verwendung einer harten Maske, die eine Öffnung besitzt, wird dieser vorderseitige konkave Abschnitt eine Breite besitzen, die etwas größer ist als die Breite der Öffnung. Daher steht die harte Maske gegenüber der Kante des vorderseitigen konkaven Abschnittes leicht nach innen vor. Die Belichtungs fläche in Bezug auf das lichtempfindliche Kunstharz (Dummy-Stopfen) in dem vorderseitigen konkaven Abschnitt kann unter Verwendung dieses Vorsprunges der harten Maske begrenzt werden.
  • Ein Verfahren zum Herstellen eines Halbleiterbauteils gemäß einem zweiten Aspekt der vorliegenden Erfindung beinhaltet einen Erzeugungsschritt zum Erzeugen einer Vielzahl von Halbleiterchips und einen Stapelschritt zum Zusammenstapeln der Vielzahl von Halbleiterchips. Der Schritt zum Erzeugen von Halbleiterchips beinhaltet einen Schritt, in einem Halbleitersubstrat, das eine Vorderseite und eine Rückseite aufweist, einen vorderseitigen konkaven Abschnitt zu bilden, wobei an der Vorderseite ein funktionales Bauteil ausgebildet ist, wobei der vorderseitige konkave Abschnitt in der Vorderseite ausgebildet ist und eine vorbestimmte Tiefe besitzt, die kleiner ist als eine Dicke des Halbleitersubstrates; einen Schritt zum Bilden eines Dummy-Stopfens, wobei nichtmetallisches Material in den vorderseitigen konkaven Abschnitt hinein zugeführt wird, und wobei ein Dummy-Stopfen, der aus dem nichtmetallischen Material hergestellt ist, in den vorderseitigen konkaven Abschnitt eingebettet wird; einen Verdünnungsschritt nach dem Schritt des Bildens des Dummy-Stopfens, wobei ein Teil der Rückseite bzw. der hinteren Oberfläche des Halbleitersubstrates entfernt und das Halbleitersubstrat dünner gemacht wird, so dass die Dicke des Halbleitersubstrates kleiner wird als die Tiefe des vorderseitigen konkaven Abschnittes und so dass der vorderseitige konkave Abschnitt als ein Durchgangsloch ausgebildet wird, das das Halbleitersubstrat durchdringt; einen Schritt des Entfernens des Dummy-Stopfens, bei dem der in dem Durchgangsloch vorgesehene Dummy-Stopfen entfernt wird; und, nach dem Schritt des Entfernens des Dummy-Stopfens, einen Schritt zum Zuführen von metallischem Material in das Durchgangsloch hinein und zum Bilden einer Penetrationselektrode, die eine elektrische Verbindung zwischen einer Vorderseite und einer Rückseite des Halbleitersubstrates einrichtet und die elektrisch mit dem funktionalen Bauteil verbunden ist.
  • Die metallische Kontamination des Halbleiterchips, hervorgerufen durch die Bildung der Penetrationselektrode, kann gemäß dem Schritt zum Erzeugen einer Vielzahl von Halbleiterchips verhindert werden. Demgemäß ist es bei diesem Verfahren zum Herstellen eines Halbleiterbauteils möglich, ein Halbleiterbauteil zu erhalten, das Halbleiterchips aufweist, die jeweils eine Penetrationselektrode besitzen und eine geringe metallische Kontamination aufweisen.
  • Die Penetrationselektrode kann in einer kurzen Distanz bzw. über einen kurzen Abstand eine elektrische Verbindung zwischen einem funktionalen Bauteil von einem von zwei benachbarten zusammen gestapelten Halbleiterchips und einem funktionalen Bauteil des anderen Halbleiterchips realisieren.
  • Ein Verfahren zum Herstellen eines Halbleiterbauteils gemäß einem dritten Aspekt der vorliegenden Erfindung beinhaltet einen Schritt, in einem ersten Halbleitersubstrat, das eine Vorderseite und eine Rückseite aufweist, einen vorderseitigen konkaven Abschnitt zu bilden, wobei ein funktionales Bauteil an der Vorderseite ausgebildet ist, wobei der vorderseitige konkave Abschnitt in der Vorderseite ausgebildet ist und eine Dicke besitzt, die kleiner ist als eine Dicke des ersten Halbleitersubstrates; einen Schritt zum Bilden eines Dummy-Stopfens, bei dem nichtmetallisches Material in den vorderseitigen konkaven Abschnitt zugeführt und ein aus dem nichtmetallischen Material hergestellter Dummy-Stopfen in dem vorderseitigen konkaven Abschnitt eingebettet wird; einen Stapelschritt zum Stapeln des ersten Halbleitersubstrates auf einem zweiten Halbleitersubstrat, wobei veranlasst wird, dass die Vorderseite des ersten Halbleitersubstrates, in dem der Dummy-Stopfen gebildet ist, einer Oberfläche des zweiten Halbleitersubstrates gegenüberliegt; einen Verdünnungsschritt, bei dem ein Teil der Rückseite des ersten Halbleitersubstrates, das auf dem zweiten Halbleitersubstrat gestapelt ist, entfernt wird und das erste Halbleitersubstrat dünner ausgebildet wird, so dass die Dicke des ersten Halbleitersubstrates kleiner wird als die Tiefe des vorderseitigen konkaven Abschnittes und so dass der vorderseitige konkave Abschnitt als ein Durchgangsloch ausgebildet wird, das das erste Halbleitersubstrat durchdringt; einen Schritt zum Entfernen des Dummy-Stopfens, bei dem, nach dem Verdünnungsschritt, der in dem Durchgangsloch vorgesehene Dummy-Stopfen entfernt wird; und einen Schritt zum Zuführen von metallischem Material, und zwar nach dem Schritt des Entfernens des Dummy-Stopfens, wobei metallisches Material in das Durchgangsloch hinein zugeführt und eine Penetrationselektrode gebildet wird, die eine elektrische Verbindung zwischen einer Vorderseite und einer Rückseite des ersten Halbleitersubstrates einrichtet und die mit dem funktionalen Bauteil elektrisch verbunden ist.
  • Gemäß dieser Erfindung wird der aus dem nichtmetallischen Material hergestellte Dummy-Stopfen vorgesehen, und während der Ausführung des Verdünnungsschrittes ist kein metallisches Material in dem vorderseitigen konkaven Abschnitt (Durchgangsloch) vorgesehen. Daher können Metallatome niemals von der Rückseite des ersten Halbleitersubstrates in das erste Halb leitersubstrat hinein diffundieren, wenn sie geschliffen werden, und zwar selbst dann beispielsweise, wenn der Verdünnungsschritt durch physikalisches Schleifen der Rückseite bzw. hinteren Oberfläche des ersten Halbleitersubstrates durchzuführen ist. Mit anderen Worten kann die metallische Kontamination des ersten Halbleitersubstrates, hervorgerufen durch die Bildung der Penetrationselektrode, verhindert werden.
  • Gemäß diesem Verfahren zum Herstellen eines Halbleiterbauteils ist es möglich, ein Halbleiterbauteil zu erzeugen, das einen Halbleiterchip (das erste Halbleitersubstrat oder ein Halbleitersubstrat, das gebildet ist durch Schneiden des ersten Halbleitersubstrates) aufweist, der eine Penetrationselektrode und eine geringere metallische Kontamination besitzt.
  • Gemäß diesem Verfahren zum Herstellen eines Halbleiterbauteils wird das erste Halbleitersubstrat dünner ausgebildet, während es auf das zweite Halbleitersubstrat gestapelt ist, um eine Penetrationselektrode zu bilden. Daher besteht keine Notwendigkeit, ein erstes Halbleitersubstrat, das dem Schritt des Dünnermachens unterzogen worden ist, auf das zweite Halbleitersubstrat zu stapeln.
  • Dieses Verfahren zum Herstellen eines Halbleiterbauteils kann ferner vor dem Stapelschritt einen Schritt aufweisen, einen Dummy-Höcker zu bilden, der gegenüber der Vorderseite des ersten Halbleitersubstrates vorsteht und der mit dem Dummy-Stopfen in Kontakt kommt. In diesem Fall kann das zweite Halbleitersubstrat ein Verdrahtungselement aufweisen, das an der einen Oberfläche des zweiten Halbleitersubstrates vorgesehen ist. In diesem Fall kann der Stapelschritt einen Dummy- Höcker-Kontaktschritt enthalten, um den Dummy-Höcker mit dem Verdrahtungselement des zweiten Halbleitersubstrates in Kontakt zu bringen, sowie einen Schritt, Umhüllungs- bzw. Abbildungsmaterial derart anzuordnen, dass ein Umfang des Dummy-Höckers bedeckt wird, der in Kontakt steht mit dem Verdrahtungselement des zweiten Halbleitersubstrates. In diesem Fall kann der Schritt des Entfernens des Dummy-Stopfens einen Schritt beinhalten, den Dummy-Höcker zu entfernen. In diesem Fall kann der Schritt des Zuführens von metallischem Material einen Schritt enthalten, metallisches Material in einen Raum zuzuführen, der mit dem Durchgangsloch in Verbindung steht und der durch das Umhüllungsmaterial definiert ist und einen Höcker bildet, der einstückig mit der Penetrationselektrode gebildet ist und der gegenüber der vorderen Oberfläche bzw. der Vorderseite des ersten Halbleitersubstrates vorsteht.
  • Da gemäß dieser Anordnung der Dummy-Höcker in Kontakt kommt mit dem Verdrahtungselement des zweiten Halbleitersubstrates, und zwar durch den Dummy-Höcker-Kontaktschritt, liegt das Verdrahtungselement des zweiten Halbleitersubstrates in dem Raum frei, der durch das Umhüllungsmaterial definiert ist, nachdem der Dummy-Höcker entfernt worden ist. Wenn daher metallisches Material in den Raum zugeführt wird, der durch das Umhüllungsmaterial definiert ist, nachdem der Dummy-Höcker entfernt worden ist, um so mittels des Schrittes zum Zuführen von metallischem Material einen Höcker zu bilden, so ist dieser Höcker mit dem Verdrahtungselement des zweiten Halbleitersubstrates elektrisch verbunden. Mit anderen Worten kann gemäß diesem Herstellungsverfahren ein Höcker gleichzeitig mit der Bildung einer Penetrationselektrode gebildet werden, und eine elektrische Verbindung kann zwischen dem Höcker und dem Ver drahtungselement des zweiten Halbleitersubstrates eingerichtet werden, wenn der Höcker gebildet wird.
  • Beispielsweise kann das Umhüllungsmaterial ein Klebstoff sein, um die Vorderseite des ersten Halbleitersubstrates und die eine Oberfläche des zweiten Halbleitersubstrates miteinander zu verkleben bzw. aneinander zu bonden.
  • Das Verdrahtungselement des zweiten Halbleitersubstrates kann eine Penetrationselektrode aufweisen, die das zweite Halbleitersubstrat in Richtung seiner Dicke durchdringt. In diesem Fall kann der Dummy-Höcker-Kontaktschritt einen Schritt beinhalten, den Dummy-Höcker in Kontakt mit der Penetrationselektrode zu bringen, die das zweite Halbleitersubstrat durchdringt.
  • Daher ist es möglich, ein Halbleiterbauteil zu erhalten, bei dem der Höcker des ersten Halbleitersubstrates elektrisch mit der Penetrationselektrode des zweiten Halbleitersubstrates verbunden ist.
  • Ein Halbleiterbauteil gemäß einem vierten Aspekt der vorliegenden Erfindung weist einen ersten Halbleiterchip und einen zweiten Halbleiterchip auf. Der erste Halbleiterchip beinhaltet ein Halbleitersubstrat, das eine Vorderseite und eine Rückseite aufweist; ein funktionales Bauteil, das an der Vorderseite des Halbleitersubstrates gebildet ist; eine Penetrationselektrode, die mit dem funktionalen Bauteil elektrisch verbunden ist und in einem Durchgangsloch angeordnet ist, die das Halbleitersubstrat in Dickenrichtung durchdringt, und zwar neben dem funktionalen Bauteil, und die eine elektrische Ver bindung zwischen einer vorderseitigen Oberfläche und einer rückseitigen Oberfläche des Halbleitersubstrates einrichtet; und einen Höcker, der einstückig mit der Penetrationselektrode ausgebildet ist und der gegenüber der Vorderseite des Halbleitersubstrates vorsteht. Der zweite Halbleiterchip weist ein Verdrahtungselement auf, das an einer Oberfläche des zweiten Halbleiterchips gebildet ist, die der Vorderseite des Halbleitersubstrates gegenüberliegt, und das mit dem Höcker des ersten Halbleiterchips verbunden bzw. gebondet bzw. verklebt ist.
  • Ein Verfahren zum Herstellen eines Halbleiterchips gemäß einem fünften Aspekt der vorliegenden Erfindung beinhaltet einen Schritt, einen vorderseitigen konkaven Abschnitt in einem Halbleitersubstrat zu bilden, das eine Vorderseite und eine Rückseite aufweist, wobei ein lichtemittierendes Element oder ein lichtempfangendes Element an der Vorderseite gebildet ist, wobei der vorderseitige konkave Abschnitt in der Vorderseite gebildet ist und eine vorbestimmte Tiefe aufweist, die kleiner ist als eine Dicke des Halbleitersubstrates; einen Schritt des Bildens eines Stopfens, und zwar zum Zuführen von transparentem Material in den vorderseitigen konkaven Abschnitt und zum Einbetten eines aus dem transparenten Material hergestellten Stopfens in dem vorderseitigen konkaven Abschnitt; und einen Verdünnungsschritt, und zwar nach dem Schritt des Bildens des Stopfens, wobei ein Teil der Rückseite des Halbleitersubstrates entfernt und das Halbleitersubstrat dünner gemacht wird, so dass die Dicke des Halbleitersubstrates kleiner wird als die Dicke des vorderseitigen konkaven Abschnittes, so dass der vorderseitige konkave Abschnitt als ein Durchgangsloch gebildet wird, das das Halbleitersubstrat durchdringt.
  • Gemäß dieser Erfindung lässt sich in dem Verdünnungsschritt ein Durchgangsloch erhalten, das das Halbleitersubstrat in Dickenrichtung durchdringt. In dem Durchgangsloch wird ein aus transparentem Material hergestellter Stopfen eingebettet. Das hier erwähnte transparente Material soll ein Material sein, das Licht (das unsichtbares Licht wie Infrarotlicht als auch sichtbares Licht beinhaltet) übertragen kann, das von dem lichtemittierenden Element emittiert ist, oder ein Material, das Licht (das unsichtbares Licht wie Infrarotlicht als auch sichtbares Licht beinhaltet) übertragen kann, mit einem Wellenlängenbereich, der von dem lichtempfangenden Element empfangen werden kann.
  • Daher kann Licht, das von dem lichtemittierenden Element emittiert ist, das an der Vorderseite des Halbleitersubstrates gebildet ist, durch das Durchgangsloch (Hohlleiter) hindurch, in das transparentes Material eingebettet ist, zu der rückseitigen Oberfläche des Halbleitersubstrates geführt werden, oder es kann Licht, das von der rückseitigen Oberfläche des Halbleitersubstrates durch das Durchgangsloch hindurchgeführt ist, von dem lichtempfangenden Element empfangen werden, das an der Vorderseite des Halbleitersubstrates gebildet ist. Demzufolge kann durch das Durchgangsloch hindurch ein Lichtsignal übertragen werden.
  • Es gibt ein herkömmliches Halbleiterbauteil, bei dem ein Zwischenträger ("interposer") mit einem LSI-Modul ausgestattet ist, das an seiner einen Oberfläche gebildet ist und das mittels eines Lichtsignals mit einer Montageplatte ("mounting board") kommuniziert. Bei diesem herkömmlichen Halbleiterbauteil ist ein Chip mit einem lichtemittierenden Element oder einem lichtempfangenden Element auf der Seite der anderen Oberfläche des Zwischenträgers vorgesehen (d.h. auf der Seite gegenüberliegend dem LSI-Modul). Dieser Chip und das LSI-Modul sind elektrisch miteinander verbunden über eine Penetrationselektrode, die in dem Zwischenträger vorgesehen ist, und über einen photoelektrische Signale transformierenden IC-Treiberchip, der an der einen Oberfläche des Zwischenträgers montiert ist.
  • Das so strukturierte herkömmliche Halbleiterbauteil ist schwierig zu verkleinern, da Chips auf beiden Seiten des Zwischenträgers vorgesehen sind.
  • Da der Halbleiterchip, der gemäß dem Herstellungsverfahren der Erfindung erzeugt ist, ein Lichtsignal zwischen der Vorderseite und der Rückseite des Halbleitersubstrates durch das Durchgangsloch hindurch senden und empfangen kann, kann ein Lichtsignal zwischen dem lichtemittierenden Element oder dem lichtempfangenden Element und der Montageplatte gesendet bzw. empfangen werden, selbst wenn dieser Halbleiterchip an der Montageplatte in dem Zustand montiert ist, bei dem die Rückseite des Halbleitersubstrates der Montageplatte gegenüberliegt.
  • Es ist daher möglich, ein Halbleiterbauteil zu realisieren, bei dem dieser Halbleiterchip als ein Zwischenträger verwendet wird, und das LSI-Modul wird an der vorderseitigen Oberfläche des Halbleitersubstrates montiert, und somit kann eine Kommunikation mittels eines Lichtsignals erzielt werden, wobei die Montageplatte auf der Seite von einer Oberfläche hiervon angeordnet ist, wohingegen das lichtemittierende Ele ment oder das lichtempfangende Element und das LSI-Modul auf der Seite der anderen Oberfläche hiervon angeordnet sind. Darüber hinaus kann der photoelektrische Signale transformierende IC-Treiberchip zusätzlich zu dem lichtemittierenden Element oder dem lichtempfangenden Element in dem Halbleitersubstrat (der vorderen Oberfläche bzw. der Vorderseite) gebildet werden, und zwar nicht als ein Chip, der von dem Halbleitersubstrat getrennt ist. Daher kann die Größe des Halbleiterbauteils reduziert werden.
  • Zusätzlich hängt bei dem herkömmlichen Halbleiterbauteil, das den Zwischenträger aufweist, die Positionsgenauigkeit des Chips mit dem lichtemittierenden Element oder dem lichtempfangenden Element in Bezug auf die Montageplatte nicht nur von der Montagegenauigkeit des Chips, der das lichtemittierende Element oder das lichtempfangende Element aufweist, in Bezug auf den Zwischenträger ab, sondern auch von der Montagegenauigkeit des Zwischenträgers in Bezug auf die Montageplatte. Es war daher unmöglich, die Positionsgenauigkeit bzw. Positioniergenauigkeit des Chips, der das lichtemittierende Element oder lichtempfangende Element aufweist, in Bezug auf die Montageplatte zu verbessern.
  • In gleicher Weise gibt es ein signalverarbeitendes Halbleiterbauteil, bei dem ein Chip, der ein lichtemittierendes Element oder ein lichtempfangendes Element aufweist, an einer Oberfläche eines Substrates montiert ist, das ein Durchgangsloch aufweist, wobei Licht zwischen dem lichtemittierenden Element oder dem lichtempfangenden Element und der Oberfläche auf der anderen Seite des Substrates übertragen wird, und zwar durch das Durchgangsloch hindurch. In diesem Fall kann Licht manchmal nicht hervorragend durch das Durchgangsloch hindurch gehen, und ein Lichtsignal kann nicht verarbeitet werden, wenn die Montagegenauigkeit des Chips, der das lichtemittierende Element oder das lichtempfangende Element aufweist, in Bezug auf das Substrat niedrig ist, das das Durchgangsloch aufweist.
  • Gemäß der vorliegenden Erfindung kann aufgrund der Tatsache, dass das lichtemittierende Element oder das lichtempfangende Element direkt in dem Halbleitersubstrat gebildet werden können, die Positionsgenauigkeit des lichtemittierenden Elementes oder des lichtempfangenden Elementes in Bezug auf das Halbleitersubstrat verbessert werden. Wenn daher dieser Halbleiterchip an der Montageplatte montiert wird, kann die Positionsgenauigkeit des lichtemittierenden Elementes oder des lichtempfangenden Elements in Bezug auf die Montageplatte verbessert werden.
  • Zusätzlich hierzu wird erfindungsgemäß ein Halbleiterchip erzeugt, der dadurch gekennzeichnet ist, dass ein Durchgangsloch und ein lichtemittierendes Element oder ein lichtempfangendes Element in einem einzelnen Chip gebildet sind. Daher wird die Montagegenauigkeit des Chips kein Problem, im Gegensatz zu einem Fall, bei dem ein Chip, der ein lichtemittierendes Element oder ein lichtempfangendes Element aufweist, an einem Substrat montiert ist, das ein Durchgangsloch aufweist. D.h. es ist gemäß dem vorliegenden Herstellungsverfahren möglich, einen Halbleiterchip zu erzeugen, der dazu in der Lage ist, ein Lichtsignal hervorragend durch ein Durchgangsloch hindurch zu übertragen, das in dem Halbleitersubstrat gebildet ist.
  • Wenn drei oder mehr Halbleiterchips, von denen jeder ein lichtemittierendes Element oder ein lichtempfangendes Element und kein Durchgangsloch aufweist, zusammen gestapelt wurden, war es unmöglich, ein Lichtsignal direkt zwischen zwei Halbleiterchips zu übertragen, die nicht benachbart zueinander waren.
  • Im Gegensatz hierzu kann der durch die Erfindung erzeugte Halbleiterchip ein Lichtsignal durch das Durchgangsloch hindurch übertragen, und selbst wenn drei oder mehr Halbleiterchips, von denen jeder erfindungsgemäß erzeugt ist, zusammen gestapelt werden, kann ein Lichtsignal direkt zwischen den zwei nicht zueinander benachbarten Halbleiterchips übertragen werden.
  • Das vorliegende Verfahren zum Herstellen eines Halbleiterchips kann ferner einen Schritt beinhalten, ein Element zu bilden, das einen Lichtpfad zwischen dem lichtemittierenden Element oder dem lichtempfangenden Element und der Rückseite des Halbleitersubstrates einrichtet, und zwar durch das Durchgangsloch hindurch, das neben dem lichtemittierenden Element oder dem lichtempfangenden Element angeordnet ist.
  • Selbst wenn daher Licht, das von dem lichtemittierenden Element emittiert ist, nicht direkt zu der Rückseite des Halbleitersubstrates durch das Durchgangsloch hindurchgeführt wird, kann der Lichtpfad zwischen dem lichtemittierenden Element und der Rückseite des Halbleitersubstrates durch das Durchgangsloch hindurch mittels des Elementes eingerichtet werden, das den Lichtpfad einrichtet. Selbst wenn Licht, das von der Rückseite des Halbleitersubstrates durch das Durch gangsloch hindurchgeführt wird, nicht direkt von dem lichtempfangenden Element empfangen wird, kann gleichermaßen der Lichtpfad zwischen der Rückseite des Halbleitersubstrates und dem lichtempfangenden Element durch das Durchgangsloch hindurch mittels des Elementes eingerichtet werden, das den Lichtpfad einrichtet.
  • Ein Verfahren zum Herstellen eines Halbleiterchips gemäß einem sechsten Aspekt der vorliegenden Erfindung beinhaltet einen Schritt, in einem Halbleitersubstrat mit einer Vorderseite und einer Rückseite einen vorderseitigen konkaven Abschnitt zu bilden, wobei an der Vorderseite ein lichtemittierendes Element oder ein lichtempfangendes Element gebildet ist, wobei der vorderseitige konkave Abschnitt in der Vorderseite gebildet ist und eine vorbestimmte Tiefe aufweist, die kleiner ist als eine Dicke des Halbleitersubstrates; einen Schritt des Bildens eines Dummy-Stopfens zum Zuführen eines Füllmittels ("filler") in den vorderseitigen konkaven Abschnitt und zum Einbetten eines aus dem Füllmittel hergestellten Dummy-Stopfens in dem vorderseitigen konkaven Abschnitt; einen Verdünnungsschritt, und zwar nach dem Schritt des Bildens des Dummy-Stopfens, bei dem ein Teil der Rückseite des Halbleitersubstrates entfernt und das Halbleitersubstrat dünner gemacht wird, so dass die Dicke des Halbleitersubstrates kleiner wird als die Tiefe des vorderseitigen konkaven Abschnittes, so dass der vorderseitige konkave Abschnitt als ein Durchgangsloch ausgebildet wird, das das Halbleitersubstrat durchdringt; und einen Schritt des Entfernens des Dummy-Stopfens, und zwar nach dem Verdünnungsschritt, wobei der in dem Durchgangsloch vorgesehene Dummy-Stopfen entfernt wird.
  • Gemäß der vorliegenden Erfindung kann aufgrund der Tatsache, dass der Dummy-Stopfen in dem vorderseitigen konkaven Abschnitt (Durchgangsloch) eingebettet ist, während des Durchführens des Verdünnungsschrittes verhindert werden, dass Schleifabfall bzw. -staub in das Durchgangsloch gerät, beispielsweise dann, wenn der Verdünnungsschritt dazu vorgesehen ist, die Rückseite des Halbleitersubstrates physikalisch zu schleifen.
  • Da der in dem Durchgangsloch eingebettete Dummy-Stopfen entfernt wird, nachdem das Durchgangsloch gemäß dem Verdünnungsschritt gebildet ist, kann andererseits Licht durch dieses Durchgangsloch hindurch gehen, selbst wenn das Füllmittel nicht transparent ist. Daher kann Licht zwischen dem lichtemittierenden Element oder dem lichtempfangenden Element, das an der Vorderseite des Halbleitersubstrates gebildet ist, und der rückseitigen Oberfläche des Halbleitersubstrates durch das Durchgangsloch hindurch übertragen werden.
  • Der gemäß dem Herstellungsverfahren erzeugte Halbleiterchip ermöglicht eine Größenreduzierung des Halbleiterbauteils unter Verwendung dieses Halbleiterchips als ein Zwischenträger. Da ein Lichtsignal durch das Durchgangsloch hindurch übertragen werden kann, wenn drei oder mehr Halbleiterchips, von denen jeder der gemäß dem Herstellungsverfahren erzeugte Halbleiterchip ist, zusammen gestapelt werden, kann zusätzlich hierzu das Lichtsignal direkt zwischen zwei Halbleiterchips übertragen werden, die nicht benachbart zueinander sind.
  • Zusätzlich hierzu wird aufgrund der Tatsache, dass das Durchgangsloch und das lichtemittierende Element oder das lichtempfangende Element an dem einzelnen Chip gebildet sind, die Montagegenauigkeit des Chips kein Problem, im Gegensatz zu einem Fall, bei dem ein Chip, der ein lichtemittierendes Element oder ein lichtempfangendes Element aufweist, an einem Substrat montiert ist, das ein Durchgangsloch aufweist. Es ist mit anderen Worten möglich, einen Halbleiterchip zu erzeugen, der dazu in der Lage ist, ein Lichtsignal auf hervorragende Art und Weise durch ein Durchgangsloch hindurch zu übertragen, das in dem Halbleitersubstrat gebildet ist, und zwar durch dieses Verfahren zum Herstellen eines Halbleiterchips.
  • Ein Halbleiterchip gemäß einem siebten Aspekt der vorliegenden Erfindung beinhaltet ein Halbleitersubstrat, das eine Vorderseite und eine Rückseite aufweist; ein lichtemittierendes Element oder ein lichtempfangendes Element, das an der Vorderseite des Halbleitersubstrates gebildet ist; und ein Element, das einen Lichtpfad zwischen dem lichtemittierenden Element oder dem lichtempfangenden Element und der rückseitigen Oberfläche des Halbleitersubstrates durch ein Durchgangsloch hindurch einrichtet, das das Halbleitersubstrat in Richtung seiner Dicke durchdringt, und zwar neben dem lichtemittierenden Element oder dem lichtempfangenden Element.
  • Dieser Halbleiterchip kann erzeugt werden durch Ausführen eines Schrittes, ein Element zu bilden, das einen Lichtpfad zwischen dem lichtemittierenden Element oder dem lichtempfangenden Element und der rückseitigen Oberfläche des Halbleitersubstrates durch das Durchgangsloch hindurch einrichtet, und zwar bei dem oben genannten Verfahren zum Herstellen eines Halbleiterchips.
  • Beispielsweise kann als das Element, das den Lichtpfad einrichtet, ein Element verwendet werden, das Licht, das von dem lichtemittierenden Element emittiert ist, in Richtung hin zu der rückseitigen Oberfläche des Halbleitersubstrates durch das Durchgangsloch hindurch reflektiert, oder ein Element, das Licht, das von der rückseitigen Oberfläche des Halbleitersubstrates durch das Durchgangsloch hindurch zu der vorderseitigen Oberfläche des Halbleitersubstrates geführt ist, in Richtung hin zu dem lichtempfangenden Element reflektiert, wie ein Prisma oder ein Spiegel.
    •
  • Die oben genannten Aufgaben, weitere Aufgaben, Merkmale und vorteilhafte Wirkungen der vorliegenden Erfindung ergeben sich aus der nachstehenden Beschreibung von angegebenen Ausführungsformen unter Bezugnahme auf die beigefügte Zeichnung.
  • KURZE BESCHREIBUNG DER ZEICHNUNG
  • 1 ist eine schematische Schnittansicht einer Struktur eines Halbleiterchips, der durch ein Herstellungsverfahren gemäß einer ersten Ausführungsform der vorliegenden Erfindung erzeugt ist;
  • 2A bis 2I sind schematische Schnittansichten zum Erläutern des Herstellungsverfahrens eines Halbleiterbauteils, das in 1 gezeigt ist;
  • 3 ist eine schematische Schnittansicht einer Struktur eines Halbleiterchips, der durch ein Herstellungsverfahren gemäß einer zweiten Ausführungsform der vorliegenden Erfindung erzeugt ist;
  • 4 ist eine schematische Schnittansicht einer Struktur eines Halbleiterchips, der durch ein Herstellungsverfahren gemäß einer dritten Ausführungsform der vorliegenden Erfindung erzeugt ist;
  • 5A bis 5J sind schematische Schnittansichten zum Erläutern des Herstellungsverfahrens eines Halbleiterbauteils, das in 4 gezeigt ist;
  • 6 ist eine schematische Schnittansicht einer Struktur eines Halbleiterchips, der durch ein Herstellungsverfahren gemäß einer vierten Ausführungsform der vorliegenden Erfindung erzeugt ist;
  • 7 ist eine schematische Schnittansicht einer Struktur eines Halbleiterbauteils, das eine Vielzahl von Halbleiterchips aufweist, von denen einer in 4 gezeigt ist;
  • 8 ist eine schematische Schnittansicht einer Struktur eines Halbleiterbauteils gemäß einer Ausführungsform der vorliegenden Erfindung;
  • 9A bis 9H sind schematische Schnittansichten zum Erläutern des Herstellungsverfahrens des Halbleiterbauteils, das in 8 gezeigt ist;
  • 10 ist eine schematische Schnittansicht einer Struktur eines Halbleiterchips gemäß einer Ausführungsform der vorliegenden Erfindung;
  • 11 ist eine schematische Schnittansicht eines Halbleiterbauteils, bei dem ein Halbleiterchip, der einen lichtemittierenden Abschnitt und einen lichtempfangenden Abschnitt aufweist, als ein Zwischenträger verwendet wird, und einer Struktur einer Montageplatte, an der das Halbleiterbauteil montiert ist;
  • 12A bis 12C sind schematische Schnittansichten zum Erläutern des Herstellungsverfahrens des Halbleiterchips, der in 10 gezeigt ist;
  • 13A bis 13H sind schematische Schnittansichten zum Erläutern eines herkömmlichen Verfahrens zum Herstellen eines Halbleiterchips, der eine Penetrationselektrode aufweist; und
  • 14 ist eine schematische Schnittansicht eines herkömmlichen Halbleiterbauteils, das ein Lichtsignal sendet und empfängt, und einer Struktur einer Montageplatte, an der das Halbleiterbauteil montiert ist.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • 1 ist eine schematische Schnittansicht einer Struktur eines Halbleiterchips, der durch ein Herstellungsverfahren gemäß einer ersten Ausführungsform der vorliegenden Erfindung erzeugt ist.
  • Dieser Halbleiterchip 1 weist ein Halbleitersubstrat 2 auf, das beispielsweise aus Silicium hergestellt ist. Ein funktionales Bauteil (ein aktives Element wie ein Transistor oder ein passives Element wie ein Widerstand oder ein Kondensator) 3, das eine Vielzahl von Elektroden aufweist, ist an einer Oberfläche (nachstehend als "Vorderseite" bzw. "vordere Oberfläche" bezeichnet) des Halbleitersubstrates 2 gebildet. Ein Durchgangsloch 4, das das Halbleitersubstrat 2 in Richtung seiner Dicke durchdringt, ist neben dem funktionalen Bauteil 3 ausgebildet.
  • Eine beispielsweise aus Siliciumoxid hergestellte harte Maske 6 ist an der Vorderseite des Halbleitersubstrates 2 gebildet. Die harte Maske 6 weist eine Öffnung 6a und ein Kontaktloch 6b auf. Die Öffnung 6a ist in einer Region gebildet, bei der die Öffnung 6a im Wesentlichen mit dem Durchgangsloch 4 übereinstimmt, und zwar wenn senkrecht auf die Vorderseite des Halbleitersubstrates 2 gesehen. Eine vorbestimmte Region (eine der Elektroden) des funktionalen Bauteils 3 erscheint im Inneren des Kontaktloches 6b. Die Breite der Öffnung 6b ist etwas kleiner als jene des Durchgangsloches 4. Auf der Seite der Vorderseite des Halbleitersubstrates 2 tritt die harte Maske 6 etwas gegenüber der Kante des Durchgangsloches 4 nach innen vor.
  • Als eine kontinuierliche Region einschließlich der Öffnung 6a und des Kontaktloches 6b, und zwar wenn senkrecht auf die Vorderseite des Halbleitersubstrates 2 gesehen, ist ein Verdrahtungselement 11 gebildet. Das Verdrahtungselement 11 erstreckt sich oberhalb der harten Maske 6, und zwar derart, dass die Öffnung 6a von oben begrenzt wird. Das Verdrahtungselement 11 ist mit dem funktionalen Bauteil 3 elektrisch verbunden, und zwar indem es das Kontaktloch 6b ausfüllt.
  • Ein vorderseitiger Schutzfilm 13, der aus Siliciumoxid oder Siliciumnitrid (Si3N4) gebildet ist, ist an der Oberfläche des Verdrahtungselementes 11 und an der Oberfläche der harten Maske 6 gebildet. Der vorderseitige Schutzfilm 13 weist eine Öffnung 13a auf, und zwar in einer vorbestimmten Region des Verdrahtungselementes 11. Die Öffnung 13a ist so gebildet, dass sie im Wesentlichen mit der Öffnung 6a der harten Maske 6 übereinstimmt, und zwar wenn senkrecht auf die Vorderseite des Halbleitersubstrates 2 gesehen. Ein Höcker bzw. Bump (Projektionselektrode) 12, der von der Oberfläche des vorderseitigen Schutzfilmes 13 vorsteht, ist mit dem Verdrahtungselement 11 über die Öffnung 13a verbunden.
  • Ein rückseitiger Schutzfilm 16, der eine Öffnung 16a aufweist und aus Siliciumoxid oder Siliciumnitrid hergestellt ist, ist an einer Oberfläche (nachstehend als "Rückseite" bzw. "hintere Oberfläche" bezeichnet) gegenüberliegend der Vorderseite des Halbleitersubstrates 2 gebildet. Die Öffnung 16a ist so ausgebildet, dass sie im Wesentlichen mit dem Durchgangsloch 4 übereinstimmt, und zwar wenn senkrecht auf die Vorderseite des Halbleitersubstrates 2 gesehen. Die innere Wandoberfläche des Durchgangsloches 4 und die innere Wandoberfläche der Öffnung 16a sind kontinuierlich bzw. ineinander übergehend ausgebildet.
  • Ein isolierender Film 5, der aus Siliciumoxid (SiO2) hergestellt ist, ist an der inneren Wandoberfläche des Durchgangsloches 4, an der inneren Wandoberfläche der Öffnung 6a und an der inneren Wandoberfläche der Öffnung 16a gebildet. Ein kontinuierlicher diffusionsverhindernder Film 7, der aus einem leitfähigen Material wie Titanwolfram (TiW), Tantalnitrid (TaN) oder Titannitrid (TiN) hergestellt ist, ist an dem isolierenden Film 5 und an der Oberfläche des Verdrahtungselementes 11 gebildet, die im Inneren der Öffnung 6a erscheint.
  • Die innere Region des diffusionsverhindernden Films 7 in dem Durchgangsloch 4 und in den Öffnungen 6a und 16a ist mit einer Penetrationselektrode 10 gefüllt, die beispielsweise aus Kupfer hergestellt ist. Demzufolge sind der isolierende Film 5 und der diffusionsverhindernde Film 7 zwischen der Penetrationselektrode 10 und dem Halbleitersubstrat 2 angeordnet. Die Penetrationselektrode 10 ist elektrisch gegenüber dem Halbleitersubstrat 2 mittels des isolierenden Films 5 isoliert. Der diffusionsverhindernde Film 7 ist aus einem Material hergestellt, mittels dessen verhindert werden kann, dass metallische Atome (Kupfer), die die Penetrationselektrode 10 bilden, in das Halbleitersubstrat 2 diffundieren.
  • Auf der Seite der Rückseite des Halbleitersubstrates 2 weisen die Penetrationselektrode 10, der diffusionsverhindernde Film 7 und der isolierende Film 5 jeweils eine freiliegende Stirnseite auf, die im Wesentlichen bündig mit der Oberfläche des rückseitigen Schutzfilmes 16 ausgerichtet sind. Die freiliegende Stirnseite der Penetrationselektrode 10 dient als eine rückseitige Verbindungsoberfläche 10a, die dazu verwendet wird, um elektrisch mit anderen Halbleiterchips oder mit Verdrahtungssubstraten verbunden zu werden.
  • Das funktionale Bauteil 3 ist elektrisch mit dem Höcker 12 verbunden, der an der Vorderseite des Halbleitersubstrates 2 angeordnet ist, und zwar über das Verdrahtungselement 11, und ist mit der rückseitigen Verbindungsoberfläche 10a, die an der Rückseite des Halbleitersubstrates 2 angeordnet ist, elektrisch verbunden über das Verdrahtungselement 11, über den diffusionsverhindernden Film 7 und über die Penetrationselektrode 10. Der Höcker 12 und die rückseitige Verbindungsoberfläche 10a sind elektrisch miteinander verbunden über das Verdrahtungselement 11, den diffusionsverhindernden Film 7 und die Penetrationselektrode 10.
  • Demgemäß kann eine elektrische Verbindung von der Vorderseite des Halbleiterchips 1 (d.h. der Vorderseite des Halbleitersubstrates 2) mit dem funktionalen Bauteil 3 über den Höcker 12 hergestellt werden. In gleicher Weise kann eine elektrische Verbindung von der Rückseite des Halbleiterchips 1 (d.h. der Rückseite des Halbleitersubstrates 2) mit dem funktionalen Bauteil 3 über die rückseitige Verbindungsoberfläche 10a hergestellt werden. Die Verdrahtungslänge zwischen der Vorderseite und der Rückseite des Halbleiterchips 1 ist durch die Penetrationselektrode 10 verkürzt, die das Halbleitersubstrat 2 durchdringt.
  • Da der diffusionsverhindernde Film 7 zwischen der Penetrationselektrode 10 und dem Halbleitersubstrat 2 angeordnet ist, wird zusätzlich verhindert, dass Kupferatome, die die Penetrationselektrode 10 bilden, in das Halbleitersubstrat 2 hinein diffundieren, so dass die Eigenschaften des Halbleiterchips 1 nicht verschlechtert werden.
  • Die 2A bis 2I sind schematische Schnittansichten zum Erläutern eines Verfahrens zum Herstellen des Halbleiterchips 1 der 1. Eine Vielzahl von Halbleiterchips 1 wird aus einem einzelnen Halbleiterwafer (nachstehend einfach als "Wafer" bezeichnet) W erzeugt. In den 2A bis 2I ist jedoch lediglich ein Teil eines Stückes gezeigt, das einem Halbleiterchip 1 in dem Wafer W entspricht. Der Wafer W der 2A bis 2I weist eine Vielzahl von Regionen auf, die jeweils dem fertiggestellten, in 1 gezeigten Halbleiterchip 1 entsprechen, und zwar eng aneinanderliegend in der Erstreckung der Ebene des Wafers W gebildet.
  • Eine harte Maske 6, die beispielsweise aus Siliciumoxid hergestellt ist und an einem vorbestimmten Teil hiervon eine Öffnung 6a aufweist, ist an einer Oberfläche (nachstehend als "vordere Oberfläche" oder "Vorderseite" bezeichnet) eines Halbleiterwafers W (nachstehend einfach als "Wafer" bezeichnet) gebildet, an dem das funktionale Bauteil gebildet ist. Die Öffnung 6a ist derart gebildet, dass in dem Wafer W eine Region neben dem funktionalen Bauteil 3 freiliegt.
  • Hiernach wird neben dem funktionalen Bauteil 3 durch die Öffnung 6a der harten Maske 6 hindurch ein vorderseitiger konkaver Abschnitt 9 gebildet, und zwar durch reaktives Ionenätzen (RIE). Der vorderseitige konkave Abschnitt 9 weist eine vorbestimmte Tiefe (beispielsweise 70 μm) auf, die kleiner ist als die Dicke des Wafers W (d.h. der Abschnitt durchdringt den Wafer W nicht). Als ein Ergebnis der Bildung des vorderseitigen konkaven Abschnittes 9 gemäß dem reaktiven Ionenätzen besitzt der vorderseitige konkave Abschnitt 9 eine etwas größere Breite bzw. Weite als die Breite bzw. Weite der Öffnung 6a. Daher steht die harte Maske 6 gegenüber der Kante des vorderseitigen konkaven Abschnittes 9 etwas nach innen vor.
  • Hiernach wird in der harten Maske 6 ein Kontaktloch 6b gebildet, mittels dessen eine der Elektroden des funktionalen Bauteils 3 freiliegt. Das Kontaktloch 6b kann durch Ätzen der harten Maske 6 gebildet werden, beispielsweise über einen (nicht gezeigten) Resistfilm, der in einer Region entsprechend dem Kontaktloch 6b eine Öffnung aufweist.
  • Hiernach wird auf der freiliegenden Oberfläche des Inneren der Öffnung 6a und des Inneren des vorderseitigen konkaven Abschnittes 9 ein aus Siliciumoxid hergestellter isolierender Film 5 gebildet, und zwar gemäß einem Verfahren der chemischen Dampfabscheidung (CVD-Verfahren). Der isolierende Film 5 kann an der freiliegenden Oberfläche des Inneren der Öffnung 6a und des Inneren des konkaven Abschnittes 9 beispielsweise gebildet werden, indem ein Resistfilm (nicht gezeigt) gebildet wird, der eine Öffnung aufweist, die die Öffnung 6a und den vorderseitigen konkaven Abschnitt 9 freilegt, durch Bilden eines isolierenden Films über die gesamte Oberfläche der Vorderseite des Wafers W in diesem Zustand, und durch Entfernen des Resistfilms. 2A zeigt diesen Zustand.
  • Hiernach wird das Innere des vorderseitigen konkaven Abschnittes 9 und das Innere der Öffnung 6a mit einem nichtmetallischen Material wie einem Polymer gefüllt, wodurch ein Dummy-Stopfen 8 gebildet wird (siehe 2B). Die freiliegende Oberfläche des Dummy-Stopfens 8 liegt gegenüber der Öffnung 6a und der Oberfläche der harten Maske 6 frei, die im Wesentlichen bündig zueinander ausgerichtet sind.
  • Hiernach wird in einer Region, die von dem Inneren des Kontaktloches 6b zu dem Dummy-Stopfen 8 reicht, ein Verdrahtungselement 11 gebildet. Um das Verdrahtungselement 11 zu bilden, wird zunächst metallisches Material auf die gesamte Oberfläche der Vorderseite des Wafers W aufgebracht, der dem vorstehenden Prozess unterzogen worden ist. Das metallische Material wird in das Kontaktloch 6b gefüllt und wird in Kontakt gebracht mit einer der Elektroden des funktionalen Bauteils 3, die im Inneren des Kontaktloches 6b freiliegt. Hiernach wird ein anderer Teil als eine kontinuierliche Region einschließlich der Öffnung 6a und des Kontaktloches 6b (d.h. einer Region entsprechend dem Verdrahtungselement 11 (siehe 1)) des metallischen Materials, wenn senkrecht auf die Vorderseite des Halbleitersubstrates 2 gesehen, durch eine Ätzoperation entfernt, die einen Resistfilm mit einem vorbestimmten Muster verwendet, um so das Verdrahtungselement 11 zu erhalten, das mit dem funktionalen Bauteil 3 elektrisch verbunden ist.
  • Ferner wird an der gesamten Oberfläche der Vorderseite des Wafers W, der dem vorstehenden Prozess unterzogen worden ist, d.h. auf der harten Maske 6 und dem Verdrahtungselement 11, ein vorderseitiger Schutzfilm 13 gebildet. In dem vorderseitigen Schutzfilm 13 wird dann in einer Region an der Öffnung 6a eine Öffnung 13a gebildet. Anschließend wird ein Höcker 12 durch die Öffnung 13a hindurch gebildet, der mit dem Verdrahtungselement 11 verbunden ist. 2C zeigt diesen Zustand.
  • Hiernach wird die Vorderseite des Wafers W (d.h. die Oberfläche, an der das funktionale Bauteil 3 gebildet ist) auf einem nicht gezeigten Träger festgelegt ("stuck"), wohingegen die Rückseite Wr des Wafers W (d.h. die der Vorderseite gegen überliegende Fläche) mechanisch geschliffen wird, wodurch der Wafer W dünner gemacht bzw. verdünnt wird. Im Ergebnis wird der Dummy-Stopfen 8 an der Rückseite Wr des Wafers W freigelegt, und der vorderseitige konkave Abschnitt 9 wird als das Durchgangsloch 4 ausgebildet, das den Wafer W in Richtung seiner Dicke durchdringt. 2D zeigt diesen Zustand.
  • An der Rückseite Wr des Wafers W liegt anschließend eine durch Schleifen beschädigte Schicht vor, die Schleifmarkierungen bzw. -marken oder Schäden aufweist, die beim Schleifen hervorgerufen werden. Um die durch Schleifen beschädigte Schicht zu entfernen, wird die Rückseite Wr des Wafers W einem Trockenätzen oder einem Nassätzen um etwa 5 μm ausgesetzt. Hierbei werden der Dummy-Stopfen 8 und der isolierende Film 5 kaum geätzt und stehen gegenüber der Rückseite Wr des Wafers W vor. 2E zeigt diesen Zustand.
  • Hiernach wird über der gesamten Oberfläche an der rückwärtigen Seite Wr des Wafers W, der dem vorstehenden Prozess unterzogen worden ist, ein rückseitiger Schutzfilm 16 gebildet, der aus Siliciumoxid oder Siliciumnitrid hergestellt ist. In diesem Zustand sind die Vorsprünge des Dummy-Stopfens 8 und des isolierenden Films 5, die gegenüber der Rückseite Wr des Wafers W vorstehen, mit dem rückseitigen Schutzfilm 16 bedeckt.
  • Hiernach wird die Rückseite Wr des Wafers W mechanisch geschliffen, so dass die Stirnseiten der Vorsprünge des Dummy-Stopfens 8 und des isolierenden Films 5 gegenüber dem rückseitigen Schutzfilm 16 freiliegen. Im Ergebnis wird in dem rückseitigen Schutzfilm 16 eine Öffnung 16a gebildet, die eine innere Wandoberfläche aufweist, die angrenzt bzw. unmittelbar übergeht in die innere Wandoberfläche des Durchgangsloches 4. Auf der Seite der Rückseite Wr des Wafers W wird erreicht, dass die Oberfläche des rückseitigen Schutzfilmes 16 im Wesentlichen bündig mit der freiliegenden Stirnseite des Dummy-Stopfens 8 und der freiliegenden Stirnseite des isolierenden Films 5 ausgerichtet ist, und zwar durch Schleifen der Rückseite Wr des Wafers W. 2F zeigt diesen Zustand.
  • Hiernach wird der im Inneren des Durchgangsloches 4 und den Öffnungen 6a und 16a vorhandene Dummy-Stopfen 8 entfernt, beispielsweise durch einen Ätzvorgang, der ein geeignetes Lösungsmittel verwendet. Als Ergebnis liegt das Verdrahtungselement 11 an dem Boden (auf der Seite des Höckers 12) der Öffnung 6a frei (siehe 2G).
  • Anschließend wird der diffusionsverhindernde Film 7 über der gesamten freiliegenden Oberfläche der Rückseite Wr des Wafers W, der dem vorstehenden Prozess unterzogen worden ist, gebildet, d.h. an der Oberfläche des rückseitigen Schutzfilmes 16, an der inneren Wandoberfläche (auf dem isolierenden Film 5) des Durchgangsloches 4 und der Öffnungen 6a und 16a, und an der gegenüber der Öffnung 6a freiliegenden Oberfläche des Verdrahtungselementes 11. 2H zeigt diesen Zustand.
  • Ferner wird auf dem diffusionsverhindernden Film 7 eine (nicht gezeigte) Keimschicht gebildet, die aus Kupfer hergestellt ist. Anschließend wird darauf ein Kupferfilm 14 gebildet, und zwar durch elektrolytisches Plattieren, wobei die Keimschicht als ein Keim ("seed") verwendet wird. Der Kupferfilm 14 wird gebildet, um die innere Region der Keimschicht im Inneren der Öffnungen 6a und 16a und des Durchgangsloches 4 hiermit zu füllen. Der Kupferfilm 14 wird auch an der Keimschicht (an dem diffusionsverhindernden Film 7) außerhalb der Öffnungen 6a und 16a und des Durchgangsloches 4 gebildet. 2I zeigt diesen Zustand.
  • Anschließend werden ein Teil des Kupferfilms 14, ein Teil der Keimschicht und ein Teil des diffusionsverhindernden Films 7, die außerhalb der Öffnungen 6a und 16a und des Durchgangsloches 4 liegen, entfernt, und zwar beispielsweise durch chemisch-mechanisches Polieren (CMP, Chemical Mechanical Polishing). Im Ergebnis wird die freiliegende Oberfläche (CMP-Oberfläche) des Kupferfilms 14 als die rückseitige Verbindungsoberfläche 10a ausgebildet, die im wesentlichen bündig mit der Oberfläche des rückseitigen Schutzfilmes 16 ausgerichtet ist. Der verbleibende Teil des Kupferfilms 14 dient als die Penetrationselektrode 10. Hiernach wird der Wafer W an vorbestimmten Positionen geschnitten, um Halbleiterchips 1 zu erzeugen, von denen einer in 1 gezeigt ist.
  • Beim Schritt des Schleifens der Rückseite Wr des Wafers W (siehe 2D) und bei dem Schritt des Entfernens der durch Schleifen beschädigten Schicht (siehe 2E) gemäß dem oben beschriebenen Verfahren zum Herstellen eines Halbleiterchips 1 ist in dem vorderseitigen konkaven Abschnitt 9 (dem Durchgangsloch 4) der aus einem nichtmetallischen Material wie einem Polymer hergestellte Dummy-Stopfen 8 angeordnet, es ist darin jedoch kein metallisches Material wie Kupfer angeordnet. Da bei diesen Schritten folglich niemals Metallatome in den Wafer W von dessen Rückseite Wr aus eindiffundieren können, lässt sich ein Halbleiterchip 1 erhalten, der ein Halbleiter substrat 2 mit einer geringeren metallischen Kontaminierung aufweist. Mit anderen Worten lässt sich gemäß diesem Herstellungsverfahren ein Halbleiterchip 1 erhalten, der eine Penetrationselektrode 10 aufweist, jedoch weniger metallische Kontamination besitzt und exzellente Eigenschaften zeigt.
  • Zusätzlich hierzu lässt sich der Wafer W extrem verdünnen bzw. dünner machen (beispielsweise auf eine Dicke von weniger als 50 μm), da keine Gefahr besteht, dass eine metallische Kontamination das funktionale Bauteil 3 beeinträchtigt.
  • Da das Verdrahtungselement 11 derart gebildet ist, dass es die freiliegende Oberfläche des Dummy-Stopfens 8 auf der Vorderseite des Wafers W bedeckt, kann zusätzlich hierzu die mit dem Verdrahtungselement 11 elektrisch verbundene Penetrationselektrode 10 gebildet werden, indem das Innere des Durchgangsloches 4, aus dem der Dummy-Stopfen entfernt worden ist, mit metallischem Material gefüllt wird. Da das Verdrahtungselement 11 elektrisch mit dem funktionalen Bauteil 3 verbunden ist, lässt sich gemäß diesem Verfahren die mit dem funktionalen Bauteil 3 elektrisch verbundene Penetrationselektrode 10 leicht herstellen.
  • 3 ist eine schematische Schnittansicht einer Struktur eines Halbleiterchips, der durch ein Herstellungsverfahren gemäß einer zweiten Ausführungsform der vorliegenden Erfindung erzeugt ist. In 3 haben Elemente, die Elementen in 1 entsprechen, das gleiche Bezugszeichen wie in 1, und deren Beschreibung ist vorliegend weggelassen.
  • Der hier gezeigte Halbleiterchip 31 weist ein Verbindungsmuster 32 auf, das in einer Region um das Durchgangsloch 4 herum an der Rückseite des Halbleitersubstrates 2 vorgesehen ist. Das Verbindungs- bzw. Anschlussmuster 32 ist einstückig mit der Penetrationselektrode 10 gebildet und ist aus der gleichen Art von Material wie die Penetrationselektrode 10 hergestellt, d.h. ist aus Kupfer hergestellt. Ein diffusionsverhindernder Film 7 ist zwischen dem Verbindungsmuster 32 und dem rückseitigen Schutzfilm 16 angeordnet.
  • Die Oberfläche des Verbindungsmusters 32 dient als eine rückseitige Verbindungsoberfläche 32a, um eine elektrische Verbindung des Halbleiterchips 31 nach außen zu erhalten. Ein Höcker eines weiteren Halbleiterchips oder ein Elektroden-Pad, das an einem Verdrahtungssubstrat gebildet ist, lässt sich an einer beliebigen Position an der rückseitigen Verbindungsoberfläche 32a anschließen. Bei einem Halbleiterbauteil, das den vorliegenden Halbleiterchip 31 und das Verdrahtungssubstrat aufweist, können die rückseitige Verbindungsoberfläche 32a und das Elektroden-Pad des Verdrahtungssubstrates beispielsweise mittels eines Bond-Drahtes miteinander verbunden werden.
  • Bei dem Verfahren zum Herstellen des Halbleiterchips 1 lässt sich das Verbindungsmuster 32 derart erhalten, dass zuerst der Kupferfilm 14 gebildet wird (siehe 2I), und dass der Kupferfilm 14, die Keimschicht und der diffusionsverhindernde Film 7 anschließend teilweise entfernt werden, wobei ein Ätzvorgang jedoch beispielsweise durch einen Resistfilm hindurch ausgeführt wird, um einen vorbestimmten Teil um das Durchgangsloch 4 herum stehen zu lassen, ohne also den Kupferfilm 14, die Keimschicht und den diffusionsverhindernden Film 7, die außerhalb der Öffnungen 6a und 16a und des Durchgangslochs 4 vorhanden sind, vollständig zu entfernen.
  • 4 ist eine schematische Schnittansicht einer Struktur eines Halbleiterchips, der durch ein Herstellungsverfahren gemäß einer dritten Ausführungsform der vorliegenden Erfindung hergestellt ist. In 4 ist jedem Element, das einem Element in 1 entspricht, das gleiche Bezugszeichen wie in 1 zugewiesen, und dessen Beschreibung wird hier weggelassen.
  • Im Inneren des Durchgangsloches 4 und der Öffnung 6a des Halbleiterchips 41 sind ein isolierender Film 42, der aus einem lichtempfindlichen Kunstharz hergestellt ist, ein diffusionsverhindernder Film 43 und eine Penetrationselektrode 45, die aus Kupfer hergestellt ist, vorgesehen. Der isolierende Film 42 ist an der gesamten Oberfläche der Innenwand des Durchgangsloches 4 und der Öffnung 6a vorgesehen. Die Penetrationselektrode 45 ist entlang der Mittenachse des Durchgangsloches 4 in einer inneren Region bzw. innerhalb des isolierenden Films 42 angeordnet. Der diffusionsverhindernde Film 43 ist zwischen dem isolierenden Film 42 und der Penetrationselektrode 45 sowie zwischen dem Verdrahtungselement 11 und der Penetrationselektrode 45 angeordnet.
  • Der isolierende Film 42 ist dicker als der isolierende Film 5 des Halbleiterchips 1 der 1. Die Penetrationselektrode 45 und das Halbleitersubstrat 2 sind durch den isolierenden Film 42 exzellent gegeneinander isoliert. Da der diffusionsverhindernde Film 43 zwischen der Penetrationselektrode 45 und dem Halbleitersubstrat 2 angeordnet ist, wird verhindert, dass die die Penetrationselektrode 45 bildenden Kupferatome in das Halbleitersubstrat 2 hinein diffundieren, so dass die Eigenschaften des Halbleiterchips 41 nicht verschlechtert werden.
  • Auf der Seite der rückseitigen Oberfläche des Halbleitersubstrates 2 besitzen die Penetrationselektrode 45, der diffusionsverhindernde Film 43 und der isolierende Film 42 jeweils eine freiliegende Stirnseite, die im Wesentlichen bündig ausgerichtet sind mit der Oberfläche des rückseitigen Schutzfilmes 16. Die freiliegende Stirnseite der Penetrationselektrode 45 dient als eine rückseitige Verbindungsoberfläche 45a, um eine elektrische Verbindung mit einem weiteren Halbleiterchip oder mit einem Verdrahtungssubstrat herzustellen.
  • Die 5A bis 5J sind schematische Schnittansichten zum Erläutern des Verfahrens zum Herstellen des Halbleiterchips 41 der 4. In den 5A bis 5J ist jedem Element, das einem Element der 2A bis 2I entspricht, das gleiche Bezugszeichen wie in den 2A bis 2I zugewiesen, und dessen Beschreibung wird hier weggelassen.
  • Der Prozess von dem ersten Schritt bis zu dem Schritt des Bildens des vorderseitigen konkaven Abschnittes 9 durch reaktives Ionenätzen wird auf die gleiche Weise durchgeführt wie bei dem Herstellungsverfahren des Halbleiterchips 1. Nach dem Schritt des Bildens des konkaven Abschnittes werden das Innere des vorderseitigen konkaven Abschnittes 9 und das Innere der Öffnung 6a mit einem lichtempfindlichen Kunstharz gefüllt, und zwar ohne Bilden des isolierenden Films 5 (siehe 2A), und ein aus diesem lichtempfindlichen Kunstharz hergestellter Dummy-Stopfen 48 wird gebildet (siehe 5A).
  • Das den Dummy-Stopfen 48 bildende lichtempfindliche Kunstharz hat so genannte positive lichtempfindliche Eigenschaften, dahingehend, dass es in einem vorbestimmten Lösungsmittel unlöslich ist und in diesem vorbestimmten Lösungsmittel lösbar wird, wenn es mit Licht bestrahlt wird. Die aus der Öffnung 6a freiliegende Oberfläche des Dummy-Stopfens 48 wird so ausgebildet, dass sie im Wesentlichen bündig liegt mit der Oberfläche der harten Maske 6.
  • Hiernach wird auf der Vorderseite des Wafers W ein Resistfilm 46 (in 5B durch eine Linie mit abwechselnd langen und zwei kurzen Strichen gezeigt) gebildet, der bei einer vorbestimmten Position eine Öffnung 46a aufweist. Demzufolge ist eine äußere Umfangsregion der freiliegenden Oberfläche des Dummy-Stopfens 48 mit dem Resistfilm 46 bedeckt, und eine innere Region der freiliegenden Oberfläche liegt im Inneren der Öffnung 46a frei.
  • Ein innerer zentraler Teil 48a des Dummy-Stopfens 48 entlang der Mittenachse des Durchgangsloches 4 wird Licht ausgesetzt bzw. belichtet, und zwar durch die Öffnung 46a des Resistfilmes 46 hindurch, und wird in einem vorbestimmten Lösungsmittel löslich, wohingegen der äußere Umfangsteil 48b, der nicht belichtet worden ist, in diesem Lösungsmittel unlöslich bleibt (siehe 5B).
  • Hiernach wird der Schritt des Bildens des Verdrahtungselementes 11, des vorderseitigen Schutzfilmes 13 und des Höckers auf die gleiche Art und Weise durchgeführt wie bei dem Herstellungsverfahren des Halbleiterchips 1. In dem freiliegenden zentralen Teil 48a des Dummy-Stopfens 48 kommt ein Teil, der bei der Öffnung 6a der harten Maske 6 erscheint, in Kontakt mit dem Verdrahtungselement 11. 5C zeigt diesen Zustand.
  • Anschließend wird die Vorderseite des Wafers W an einem nicht gezeigten Träger ("supporter") festgelegt, und die Rückseite Wr des Wafers W wird mechanisch geschliffen, wodurch der Wafer G dünner gemacht wird. Im Ergebnis wird der Dummy-Stopfen 48 an der Rückseite Wr des Wafers W freigelegt, und der vorderseitige konkave Abschnitt 9 wird als das Durchgangsloch 4 ausgebildet, das den Wafer W in Richtung seiner Dicke durchdringt. 5D zeigt diesen Zustand.
  • Hiernach wird die Rückseite Wr des Wafers W zum Entfernen der durch Schleifen beschädigten Schicht der hinteren Oberfläche Wr des Wafers W einem Trockenätzen oder einem Nassätzen ausgesetzt, und zwar um etwa 5 μm. Hierbei wird der Dummy-Stopfen 48 kaum geätzt und steht gegenüber der Rückseite Wr des Wafers W vor. 5E zeigt diesen Zustand.
  • Hiernach wird der Schritt des Bildens des rückseitigen Schutzfilmes 16 auf die gleiche Art und Weise durchgeführt wie bei dem Herstellungsverfahren des Halbleiterchips 1. Eine Öffnung 16a, die eine innere Wandoberfläche aufweist, die benachbart ist zu der bzw. unmittelbar übergeht in die innere Wandoberfläche des Durchgangsloches 4, ist in dem rückseitigen Schutzfilm 16 gebildet. 5F zeigt diesen Zustand.
  • Anschließend wird der belichtete bzw. freiliegende zentrale Teil 48a des Dummy-Stopfens 48 im Inneren des Durchgangsloches und der Öffnungen 6a und 16a entfernt, und zwar durch eine Ätzoperation, wobei das oben erwähnte vorbestimmte Lösungsmittel verwendet wird. Im Ergebnis liegt das Verdrahtungselement 11 an dem Boden (auf der Seite des Höckers 12) der Öffnung 6a frei. Der verbleibende Teil (d.h. der äußere Umfangsteil 48b) des Dummy-Stopfens 48 wird als der isolierende Film 42 ausgebildet. 5G zeigt diesen Zustand.
  • Anschließend wird der diffusionsverhindernde Film 43 über die gesamte freiliegende Oberfläche der Rückseite Wr des Wafers W gebildet, der dem vorstehenden Prozess unterzogen worden ist, d.h. auf der freiliegenden Oberfläche des rückseitigen Schutzfilmes 16, auf der freiliegenden Oberfläche des isolierenden Films 42 und auf der Oberfläche des Verdrahtungselementes 11, die gegenüber der Öffnung 6a freiliegt. 5H zeigt diesen Zustand.
  • Eine aus Kupfer hergestellte Keimschicht (nicht gezeigt) wird auf dem diffusionsverhindernden Film 43 gebildet. Anschließend wird hierauf durch elektrolytisches Plattieren der Kupferfilm 47 gebildet, und zwar unter Verwendung dieser Keimschicht als ein Keim. Der Kupferfilm 14 wird so gebildet, dass er die innere Region im Inneren der Öffnungen 6a und 16a und des Durchgangsloches 4, die von der Keimschicht umgeben ist, füllt. Der Kupferfilm 47 wird ferner auf der Keimschicht (dem diffusionsverhindernden Film 43) außerhalb der Öffnungen 6a und 16a und des Durchgangsloches 4 gebildet. 5I zeigt diesen Zustand.
  • Anschließend wird ein Teil des Kupferfilms 47, ein Teil der Keimschicht und ein Teil des diffusionsverhindernden Films 43, die außerhalb der Öffnungen 6a und 16a und des Durchgangsloches 4 vorhanden sind, entfernt, und zwar beispielsweise durch Rückätzen ("etchback"). Im Ergebnis dient die freiliegende Oberfläche (die Rückätzoberfläche) des Kupferfilms 47 als die rückseitige Verbindungsoberfläche 45a, die im Wesentlichen bündig ausgerichtet ist mit der Oberfläche des rückseitigen Schutzfilmes 16. Der verbleibende Teil des Kupferfilmes 47 dient als die Penetrationselektrode 45. Anschließend wird der Wafer W bei vorbestimmten Positionen in die Halbleiterchips 41 geschnitten, von denen einer in 4 gezeigt ist.
  • In gleicher Weise ist bei dem Herstellungsverfahren des Halbleiterchips 41 der Dummy-Stopfen 48, der aus lichtempfindlichem Kunstharz hergestellt ist, in dem vorderseitigen konkaven Abschnitt 9 (dem Durchgangsloch 4) vorgesehen, und metallisches Material wie Kupfer ist bei dem Schritt des Schleifens der Rückseite Wr des Wafers W (siehe 5D) und dem Schritt des Entfernens der aufgrund des Schleifens beschädigten Schicht (siehe 5E) nicht vorgesehen bzw. nicht vorhanden. Da folglich bei diesen Schritten Metallatome niemals in den Wafer W hinein diffundieren, lässt sich ein Halbleiterchip 41 erhalten, dessen Halbleitersubstrat 2 eine geringere metallische Kontamination erfahren hat.
  • Ein dicker isolierender Film 42 kann gebildet werden, indem der äußere Umfangsteil 48b, der bei dem Schritt des Belichtens des Dummy-Stopfens 48 dem Licht nicht ausgesetzt bzw. nicht belichtet wird (siehe 5B), dicker ausgebildet wird. Die Dicke des äußeren Umfangsteils 48B, der nicht belichtet wird, lässt sich durch die Größe der Öffnung 46a (siehe 5B) des Resistfilms 46 leicht steuern. Wenn der isolierende Film 5 gemäß dem CVD-Verfahren gebildet wird, und zwar auf die gleiche Weise wie bei dem Herstellungsverfahren des Halbleiterchips 1, kann der isolierende Film 5 möglicherweise nicht so dick gebildet werden, dass er die innere Wandoberfläche des Durchgangslochs 4 und die innere Wandoberfläche der Öffnung 6a vollständig abdeckt, und somit kann möglicherweise ein Isolationsfehler hervorgerufen werden. Im Gegensatz hierzu kann bei dem Herstellungsverfahren des Halbleiterchips 41 der isolierende Film 42, der dicker ist als der isolierende Film 5, der gemäß dem CVD-Verfahren hergestellt ist, leicht gebildet werden, so dass es möglich wird, den isolierenden Film 42 zu bilden, mittels dessen eine elektrische Isolierung zwischen der Penetrationselektrode 45 und dem Halbleitersubstrat 2 verlässlich eingerichtet wird.
  • Der Schritt, den Dummy-Stopfen 48 zu belichten, wird durchgeführt, indem der Resistfilm 46 separat gebildet wird, wie es in 5B gezeigt ist. Statt dessen kann dieser Belichtungsschritt, wie es in 5J gezeigt ist, derart ausgeführt werden, dass eine Projektion der harten Maske 6 nahe der Öffnung 6a als eine Maske verwendet wird, wobei die Öffnung 6a gebildet wird gemäß der Bildung des vorderseitigen konkaven Abschnittes 9 mit reaktivem Ionenätzen. Wie oben wird bei diesem Belichtungsschritt der äußere umfängliche Teil 48b, der eine Breite entsprechend einer Länge hat, um die die harte Maske 6 gegenüber der Kante des vorderseitigen konkaven Abschnittes 9 nach innen vorsteht, dem Licht nicht ausgesetzt bzw. nicht belichtet und verbleibt in einem vorbestimmten Lösungsmittel un löslich, wohingegen der innere zentrale Teil 48a belichtet und in dem vorbestimmten Lösungsmittel löslich wird.
  • 6 ist eine schematische Schnittansicht einer Struktur eines Halbleiterchips, der durch ein Herstellungsverfahren gemäß einer vierten Ausführungsform der vorliegenden Erfindung hergestellt ist. In 6 ist Elementen, die Elementen in 4 entsprechen, jeweils das gleiche Bezugszeichen wie in 4 gegeben, und deren Beschreibung wird nachstehend weggelassen.
  • Dieser Halbleiterchip 51 weist ein Verbindungsmuster 52 auf, das in einer Region um das Durchgangsloch 4 herum vorgesehen ist, und zwar an der Rückseite des Halbleitersubstrates 2. Das Verbindungsmuster 52 ist einstückig mit der Penetrationselektrode 45 ausgebildet und ist aus der gleichen Art von Material wie die Penetrationselektrode 45 hergestellt, d.h, ist aus Kupfer hergestellt. Der diffusionsverhindernde Film 43 ist zwischen dem Verbindungsmuster 52 und dem rückseitigen Schutzfilm 16 angeordnet.
  • Die Oberfläche des Verbindungsmusters 52 dient als eine rückseitige Verbindungsoberfläche 52a, um eine elektrische Verbindung des Halbleiterchips 51 nach außen zu erhalten. Ein Höcker eines weiteren Halbleiterchips, ein Elektroden-Pad, das an einem Verdrahtungssubstrat gebildet ist, ein Bond-Draht etc. können in beliebigen Positionen an der rückseitigen Verbindungsoberfläche 52a angeschlossen werden.
  • Bei dem Herstellungsverfahren des Halbleiterchips 51 lässt sich die rückseitige Verbindungsoberfläche 52a derart erhalten, dass zuerst der Kupferfilm 47 gebildet wird (siehe 5I), und dass dann der Kupferfilm 47, die Keimschicht und der diffusionsverhindernde Film 43 teilweise entfernt werden, wobei jedoch eine Ätzoperation beispielsweise über einen Resistfilm ausgeführt wird, so dass ein vorbestimmter Teil um das Durchgangsloch 4 herum belassen wird, ohne den Kupferfilm 47, die Keimschicht und den diffusionsverhindernden Film 43 vollständig zu entfernen, die außerhalb der Öffnungen 6a und 16a und des Durchgangsloches 4 vorhanden sind.
  • 7 ist eine schematische Schnittansicht einer Struktur eines Halbleiterbauteils, das mit einer Vielzahl von Halbleiterchips 41 versehen ist, von denen einer in 4 gezeigt ist. In 7 ist jedem Element, das einem Element in 4 entspricht, das gleiche Bezugszeichen zugewiesen wie in 4, und dessen Beschreibung wird nachstehend weggelassen.
  • Das Halbleiterbauteil 20 weist ein BGR-Gehäuse (Ball Grid Array Package) und eine Stapelstruktur aus mehreren Chips auf und beinhaltet ein Verdrahtungssubstrat (einen Zwischenträger bzw. "interposer") 21. Ein flaches Festkörperbauteil 19, wie ein Halbleiterchip oder ein Verdrahtungssubstrat, ist auf das Verdrahtungssubstrat 21 gestapelt. Eine Vielzahl von Halbleiterchips (bei dieser Ausführungsform drei Halbleiterchips) 41, von denen einer in 4 gezeigt ist, sind auf das Festkörperbauteil 19 gestapelt. Auf die Halbleiterchips 41 ist ein Halbleiterchip 15 gestapelt. Abgesehen davon, dass der Halbleiterchip 15 kein Durchgangsloch 4 (die Penetrationselektrode 45) aufweist, besitzt der Halbleiterchip die gleiche Struktur und die gleiche Größe wie der Halbleiterchip 41.
  • Das Verdrahtungssubstrat 21 ist aus einem isolierenden Material hergestellt und weist an seiner Oberfläche oder in seinem Inneren Drähte bzw. Verdrahtungen (nicht gezeigt) auf. Sowohl die Halbleiterchips 41 als auch die Halbleiterchips 15 sind gemäß dem so genannten "face down-Verfahren" kontaktiert, bei dem die Oberfläche (die Oberfläche, an der das funktionale Bauteil 3 gebildet ist) hin zu dem Festkörperbauteil 19 weist bzw. gerichtet ist.
  • Zwischen zwei benachbarten Halbleiterchips 41 oder zwischen dem Halbleiterchip 41 und dem Halbleiterchip 15 ist der Höcker 12 von einem der Halbleiterchips 41 und 15 mit der rückseitigen Verbindungsoberfläche 45a (siehe 4) des anderen Halbleiterchips 41 kontaktiert bzw. gebondet. Zwischen den Halbleiterchips 41 und 15 und zwischen dem Halbleiterchip 41 und dem Festkörperbauteil 19 ist ein Spalt gebildet. Dieser Spalt wird mit einem Zwischenschicht-Abdichtmaterial 24 abgedichtet, das aus Kunstharz hergestellt ist.
  • Eine metallische Kugel (z.B. eine Lötmittelkugel) 22 ist auf die andere Oberfläche des Verdrahtungssubstrates 21 gebondet bzw. kontaktiert (auf die Oberfläche gegenüber der Seite des Festkörperbauteils 19).
  • Das Festkörperbauteil 19 ist kleiner als das Verdrahtungssubstrat 21, und es ist auf den im Wesentlichen zentralen Teil des Verdrahtungssubstrates 21 gebondet, wenn senkrecht auf das Verdrahtungssubstrat 21 und auf das Festkörperbauteil 19 gesehen. Die Halbleiterchips 41 und 15 sind kleiner als das Festkörperbauteil 19 und sind auf den im Wesentlichen zentralen Teil des Festkörperbauteils 19 gebondet, wenn das Festkörper bauteil 19 und die Halbleiterchips 41 und 15 vertikal betrachtet werden wie bei einer Draufsicht. Die Halbleiterchips 41 und 15 haben im Wesentlichen die gleiche Größe und Form, wenn sie aus einer Richtung senkrecht hierzu betrachtet werden, und sind so angeordnet, dass sie nahezu exakt übereinander liegen.
  • Ein Elektroden-Pad (nicht gezeigt) ist in einer Region vorgesehen, der das Festkörperbauteil 19 nicht gegenüberliegt, und zwar an dem umfänglichen Teil der einen Oberfläche des Verdrahtungssubstrates 21. Dieses Elektroden-Pad wird neu bzw. umverdrahtet, und zwar im Inneren des Verdrahtungssubstrates 21 oder an dem Verdrahtungssubstrat 21, und ist elektrisch verbunden mit metallischen Kugeln 22, die an der anderen Oberfläche des Verdrahtungssubstrates 21 vorgesehen sind.
  • Ein Pad 19P zur externen Verbindung ist in einer Region des Festkörperbauteils 19 gebildet, der der Halbleiterchip 41 nicht gegenüberliegt, und zwar an dem äußeren umfänglichen Teil der einen Oberfläche des Festkörperbauteils 19 (d.h. der Oberfläche gegenüber dem Verdrahtungssubstrat 21). Das Elektroden-Pad des Verdrahtungssubstrates 21 und das Pad 19P zur externen Verbindung des Festkörperbauteils 19 sind elektrisch miteinander verbunden über den Bond-Draht 23.
  • Die Halbleiterchips 41 und 15, das Festkörperbauteil 19, der Bond-Draht 23 und die Oberfläche des Verdrahtungssubstrates 21 auf der Seite des Festkörperbauteils 19 sind mit einem abdichtenden Kunstharz (Gussharz) 25 abgedichtet bzw. versiegelt.
  • Das funktionale Bauteil 3 von jedem der Halbleiterchips 41 und 15 ist mit dem Festkörperbauteil 19 über die Penetrationselektrode 45 verbunden, und zwar mit einer kurzen Distanz dazwischen. Das Halbleiterbauteil 20 kann an einem anderen Verdrahtungssubstrat über die metallischen Kugeln 22 bzw. Metallhöcker 22 kontaktiert werden.
  • 8 ist eine schematische Schnittansicht einer Struktur eines Halbleiterbauteils gemäß einer Ausführungsform der vorliegenden Erfindung. In 8 ist Elementen, die jeweiligen Elementen in 1 entsprechen, das gleiche Bezugszeichen gegeben wie in 1, und deren Beschreibung ist nachstehend weggelassen.
  • Das Halbleiterbauteil 60 weist eine Vielzahl von Halbleiterchips 61 auf, die zusammen gestapelt sind, und weist beispielsweise ein BGA-Gehäuse auf, das ähnlich ist dem BGA-Gehäuse des Halbleiterbauteils 20 der 7. 8 zeigt lediglich zwei benachbarte Halbleiterchips 61.
  • Der Halbleiterchip 61 weist einen Höcker 62 auf, der den vorderseitigen Schutzfilm 13 durchdringt und der einstückig mit der Penetrationselektrode 10 ausgebildet ist, und zwar anstelle des Höckers 12 des Halbleiterchips 1 der 1. D.h. der Höcker 62 ist aus dem gleichen Material (Kupfer) hergestellt wie die Penetrationselektrode 10.
  • Die Breite des Höckers 62 ist kleiner als jene der Öffnung 6a der harten Maske 6. Ein Ende der Vorderseite der Penetrationselektrode 10 weist eine flache Oberfläche auf, die im Wesentlichen bündig ausgerichtet ist mit der Oberfläche der harten Maske 6. Ein Verdrahtungselement 11A ist an diese flache Oberfläche der Penetrationselektrode 10 gebondet. Das Verdrahtungselement 11A ist elektrisch mit dem funktionalen Bauteil 3 verbunden, und zwar über das Kontaktloch 6b der harten Maske 6.
  • Wenn das Ende der Penetrationselektrode 10 keine solche flache Oberfläche aufweist, und wenn die Breite des Höckers 62 nahezu gleich der Breite der Öffnung 6a ist, kommt das Verdrahtungselement 11A in Kontakt mit der Seitenfläche des Höckers 62, und die Kontaktfläche zwischen dem Verdrahtungselement 11A und dem Höcker 62 wird klein, was die Verbindungsverlässlichkeit verringert. Wenn andererseits das Verdrahtungselement 11A an die flache Oberfläche des Endes der Penetrationselektrode 10 gebondet ist, wie bei dem Halbleiterbauteil 60 der 8, wird die Kontaktfläche zwischen der Penetrationselektrode 10 und dem Verdrahtungselement 11A groß, und die elektrische Verbindungsverlässlichkeit kann erhöht werden.
  • Der diffusionsverhindernde Film 7 ist an der Oberfläche (dem Umfang) der Penetrationselektrode 10 (ohne die rückseitige Verbindungsoberfläche 10a) und des Höckers 62 gebildet. Der diffusionsverhindernde Film 7 ist nicht zwischen der Penetrationselektrode 10 und dem Höcker 62 angeordnet.
  • Der Höcker 62 ragt gegenüber der Oberfläche des vorderseitigen Schutzfilmes 13 hervor. Die rückseitige Verbindungsoberfläche 10a des einen Halbleiterchips 61 ist mit dem Höcker 62 eines weiteren Halbleiterchips 61 verbunden bzw. daran gebondet. Ein Spalt mit einer Größe, die nahezu gleich der Höhe des Vorsprungs des Höckers 62 gegenüber dem vorderseitigen Schutzfilm 13 ist, ist zwischen der vorderen Oberfläche von einem Halbleiterchip 61 und der Rückseite des weiteren Halbleiterchips 61 gebildet. Dieser Spalt ist mit einer Klebstoffschicht 63 gefüllt, die aus Kunstharz hergestellt ist. Die zwei Halbleiterchips 61 werden mittels der Klebstoffschicht 63 aneinander gebondet bzw. miteinander verklebt. Die Klebstoffschicht 63 kann beispielsweise aus Epoxy oder Acryl hergestellt sein.
  • Die 9A bis 9H sind schematische Schnittansichten zum Erläutern des Herstellungsverfahrens des Halbleiterbauteils 60 der 8. In den 9A bis 9H ist jedem Element, das einem Element in den 2A bis 2I entspricht, das gleiche Bezugszeichen zugewiesen wie in den 2A bis 2I, und dessen Beschreibung wird nachstehend weggelassen.
  • Eine Vielzahl von Wafern W1 und W2 mit einer Vielzahl von Regionen entsprechend den Halbleiterchips 61 werden bei dem Herstellungsverfahren des Halbleiterbauteils 60 verwendet.
  • Zunächst wird in Bezug auf den Wafer W1 der Prozess ausgehend von dem ersten Schritt bis hin zu dem Schritt des Bildens des Dummy-Stopfens 8 durchgeführt, und zwar auf die gleiche Art und Weise wie bei dem Herstellungsverfahren des Halbleiterchips 1 der 1 (siehe 2B). Hiernach wird ein Verdrahtungselement 11A, das mit dem funktionalen Bauteil 3 elektrisch verbunden ist, auf die gleiche Art und Weise gebildet wie das Verdrahtungselement 11 bei dem Herstellungsverfahren des Halbleiterchips 1. Es ist anzumerken, dass das Verdrahtungselement 11A so gebildet wird, dass es einen Teil (beispielsweise etwa ein Drittel) der freiliegenden Oberfläche des Dummy-Stopfens 8 abdeckt, die gegenüber der Öffnung 6a der harten Maske 6 freiliegt.
  • Hiernach wird auf der gesamten Oberfläche der Vorderseite des Wafers W1, der den vorstehenden Schritten unterzogen worden ist, der vorderseitige Schutzfilm 13 gebildet, und in einer vorbestimmten Region des vorderseitigen Schutzfilmes 13 wird die Öffnung 13a gebildet. Die Öffnung 13a wird derart gebildet, dass ein Teil des Dummy-Stopfens 8 freiliegt, der nicht in Kontakt steht mit dem Verdrahtungselement 11A. 9A zeigt diesen Zustand.
  • Hiernach wird ein Dummy-Höcker 65 gebildet, der über die Öffnung 13a mit dem Dummy-Stopfen 8 in Kontakt kommt (siehe 9B). Der Dummy-Höcker 65 ist hinsichtlich Größe und Form nahezu gleich dem Höcker 62 des Halbleiterchips 61 (siehe 8), und steht gegenüber der Oberfläche des vorderseitigen Schutzfilmes 13 vor. Der Dummy-Höcker 65 ist aus einem Material hergestellt, das sich durch eine Ätzoperation unter Verwendung eines geeigneten Lösungsmittels leicht entfernen lässt. Beispielsweise ist der Dummy-Höcker 65 aus dem gleichen Material hergestellt wie der Dummy-Stopfen 8. Das Material des Dummy-Höckers 65 kann jedoch ein anderes sein als jenes des Dummy-Stopfens 8.
  • Anschließend wird ein Wafer W2 vorbereitet, bei dem Regionen, die den fertiggestellten Halbleiterchips 61 entsprechen (siehe 8), eng bzw. nahe aneinanderliegend gebildet sind. Man veranlasst dann, dass die hintere Oberfläche bzw. Rückseite W2r des Wafers W2 der Vorderseite des Wafers W1 gegenüberliegt, und dass der Dummy-Höcker 65 des Wafers W1 in Kontakt gebracht wird mit der rückseitigen Verbindungsoberfläche 10a des Wafers W2. Die Position des Wafers W1 in Bezug auf jene des Wafers W2 wird eingestellt, beispielsweise indem man einen Infrarotlichtstrahl ausgehend von der Rückseite W1r des Wafers W1 durch den Wafer W1 laufen lässt und indem man das von dem Wafer W2 reflektierte Infrarotlicht überwacht, während man eine Ausrichtungsmarke ermittelt, die an dem Wafer W2 angeordnet ist.
  • Dieser Schritt kann in einem Zustand ausgeführt werden, bei dem die Vorderseite des Wafers W2 an einem Träger festgelegt ist. Ein Spalt mit einer Größe nahezu gleich der Höhe des Vorsprungs des Höckers 65 gegenüber dem vorderseitigen Schutzfilm 13 wird zwischen dem Wafer W1 und dem Wafer W2 gebildet.
  • Anschließend wird der Spalt zwischen dem Wafer W1 und W2 mit einem Klebstoff gefüllt, wobei die Klebstoffschicht 63 gebildet wird. Wenn für die Klebstoffschicht 63 ein Epoxy- oder Acrylharz verwendet wird, lässt sich die Klebstoffschicht 63 beispielsweise erhalten, indem man unausgehärtetes flüssiges Epoxy- oder Acrylharz in den Spalt dazwischen gießt und indem man das Epoxy- oder/und Acrylharz dann aushärten lässt. Die Klebstoffschicht 63 ist derart angeordnet, dass sie den Umfang des Dummy-Höckers 65 umgibt und den Dummy-Höcker 65 abbildet bzw. umhüllt. 9C zeigt diesen Zustand.
  • Hiernach wird die Rückseite W1r des Wafers W1 mechanisch geschliffen, wonach der Dummy-Stopfen 8 an der Rückseite W1r des Wafers W1 freiliegt, und der vorderseitige konkave Ab schnitt 9 wird als das Durchgangsloch 4 ausgebildet. 9D zeigt diesen Zustand.
  • Anschließend wird der Schritt des Bildens des rückseitigen Schutzfilmes 16 auf die gleiche Art und Weise durchgeführt wie bei dem Herstellungsverfahren der Halbleiterchips 1 und 41. Die Öffnung 16a, die eine innere Wandoberfläche aufweist, die angrenzt an die innere Wandoberfläche des Durchgangsloches 4, wird in dem rückseitigen Schutzfilm 16 gebildet. 9E zeigt diesen Zustand.
  • Hiernach werden der Dummy-Stopfen 8 und der Dummy-Höcker 65 entfernt, und zwar durch eine Ätzoperation unter Verwendung eines geeigneten Lösungsmittels. Im Ergebnis wird ein leerer Bereich 66 gebildet, in dem der Innenraum der Öffnung 16a, des Durchgangsloches 4 und der Öffnung 6a mit dem Raum in Verbindung steht, der durch die Klebstoffschicht 63 definiert ist. Aufgrund der Tatsache, dass das Verdrahtungselement 11A so geformt ist, dass es mit dem Dummy-Stopfen 8 in Kontakt ist, und aufgrund der Tatsache, dass der Dummy-Höcker 65 in Kontakt steht mit der rückseitigen Verbindungsoberfläche 10a des Wafers W2, werden das Verdrahtungselement 11A und die rückseitige Verbindungsoberfläche 10a des Wafers W2 in dem leeren Bereich 66 freigelegt, aus dem der Dummy-Stopfen 8 und der Dummy-Höcker 65 entfernt worden sind. 9F zeigt diesen Zustand.
  • Hiernach wird an der gesamten freiliegenden Oberfläche der Rückseite W1r des Wafers W1, der den vorstehenden Schritten unterzogen worden ist, d.h. an der Oberfläche des rückseitigen Schutzfilms 16 und an der inneren Wandoberfläche des leeren Bereiches 66 (der die rückseitige Verbindungsoberfläche 10a des Wafers W2 und die freiliegende Oberfläche des Verdrahtungselementes 11A beinhaltet) der diffusionsverhindernde Film 7 gebildet. 9G zeigt diesen Zustand.
  • Eine (nicht gezeigte) Keimschicht, die aus Kupfer hergestellt ist, wird dann an dem diffusionsverhindernden Film 7 gebildet, und darauf wird der Kupferfilm 14 gebildet, und zwar durch elektrolytisches Plattieren unter Verwendung dieser Keimschicht als ein Keim. Der Kupferfilm 14 wird derart gebildet, dass er die von der Keimschicht im Inneren des leeren Bereiches 66 umgebene innere Region mit dem Kupfer füllt. Der Kupferfilm 14 wird auch auf der Keimschicht (dem diffusionsverhindernden Film 7) außerhalb des leeren Bereiches 66 gebildet. 9H zeigt diesen Zustand.
  • Hiernach werden ein Teil des Kupferfilms 14, ein Teil der Keimschicht und ein Teil des diffusionsverhindernden Films 7, die außerhalb des leeren Bereiches 66 vorhanden sind, entfernt, und zwar beispielsweise durch Rückätzen. Im Ergebnis wird die freiliegende Oberfläche (Rückätzoberfläche) des Kupferfilms 14 als die rückseitige Verbindungsoberfläche 10a ausgebildet, die im Wesentlichen bündig ausgerichtet ist mit der Oberfläche des rückseitigen Schutzfilms 16. Ein Teil des Kupferfilms 14, der in der Öffnung 16a, in dem Durchgangsloch 4 und in der Öffnung 6a verbleibt, dient als die Penetrationselektrode 10, und ein Teil des Kupferfilms 14, der in der Öffnung 13a und in dem Raum verbleibt, der durch die Klebstoffschicht 63 abgeteilt ist, dient als der Höcker 62, der einstückig mit der Penetrationselektrode 10 ausgebildet ist.
  • Anschließend werden die Wafer W1 und W2 an vorbestimmten Positionen geschnitten, um das Halbleiterbauteil 60 zu erzeugen, bei dem die Halbleiterchips 61 übereinander bzw. zusammen gestapelt sind, wie es in 8 gezeigt ist.
  • Bei dem Herstellungsverfahren des Halbleiterbauteils 10 lassen sich die Bildung des Höckers 62 und der Penetrationselektrode 10, das Bonden bzw. Kontaktieren des Höckers 62 mit der rückseitigen Verbindungsoberfläche 10a des Wafers W2 und das Bonden bzw. Kontaktieren der Penetrationselektrode 10 mit dem Verdrahtungselement 11A gleichzeitig erzielen, indem metallisches Material in den leeren Bereich 66 zugeführt wird, der den auf dem Wafer W2 gestapelten Wafer W1 durchdringt.
  • Es besteht keine Notwendigkeit, den verdünnten bzw. dünner gemachten Wafer W1 (das Halbleitersubstrat 2) auf dem Wafer W2 (dem anderen Halbleitersubstrat 2) zu stapeln, da der Wafer W1 dünner gemacht wird, während er an dem Wafer W2 gestapelt ist.
  • Nach dem Bilden der Penetrationselektrode 10 des Wafers W1 kann ein weiterer Wafer mit der gleichen Struktur wie der Wafer W1 der 9B an der Rückseite W1r des Wafers W1 angeordnet werden, bevor die Wafer W1 und W2 geschnitten werden, und kann mit der Penetrationselektrode 10 und dem Höcker 62 versehen werden, und zwar auf die gleiche Art und Weise wie der Wafer W1. Hiernach werden die Wafer W1 und W2, und die anderen Wafer mit der gleichen Struktur wie der Wafer W1, geschnitten, was es ermöglicht, ein Halbleiterbauteil zu erzeugen, bei dem drei Halbleiterchips 61 übereinander bzw. zusammen gestapelt und elektrisch miteinander verbunden sind.
  • 10 ist eine schematische Schnittansicht einer Struktur eines Halbleiterchips gemäß einer Ausführungsform der vorliegenden Erfindung. In 10 ist jedem Element, das einem Element in 1 entspricht, das gleiche Bezugszeichen zugewiesen wie in 1, und dessen Beschreibung wird nachstehend weggelassen.
  • Der Halbleiterchip 71 weist ein Halbleitersubstrat 72 auf. Das Halbleitersubstrat 72 weist an seiner einen Oberfläche (nachstehend als die "Vorderseite" bezeichnet) ein funktionales Bauteil 73 auf. Das funktionale Bauteil 73 weist einen lichtemittierenden Abschnitt 73L auf. Eine harte Maske 6, die aus Siliciumoxid hergestellt ist, ist an der Oberfläche des Halbleitersubstrates 72 gebildet, und zwar so, dass das funktionale Bauteil 73 bedeckt wird.
  • Neben dem funktionalen Bauteil 73 ist ein Durchgangsloch 4 gebildet, das das Halbleitersubstrat 72 in Richtung seiner Dicke durchdringt. Eine Öffnung 6a ist in der harten Maske 6 ausgebildet, und zwar in einer Region, die im Wesentlichen mit dem Durchgangsloch 4 zusammenfällt, wenn senkrecht auf die Oberfläche des Halbleitersubstrates 72 gesehen. Ein isolierender Film 5, der aus Siliciumoxid hergestellt ist, ist an der inneren Wand des Durchgangsloches 4 und an der inneren Wand der Öffnung 6a gebildet. Das Innere des Durchgangsloches 4 und das Innere der Öffnung 6a sind mit transparentem Material (z.B. transparentem Kunstharz) gefüllt, wodurch ein Penetrationshohlleiter 74 gebildet wird. Das transparente Material kann Licht (einschließlich unsichtbares Licht wie Infrarotlicht als auch sichtbares Licht) übertragen, das von dem lichtemittierenden Abschnitt 73L emittiert ist.
  • Ein Oberflächenhohlleiter 75, der aus transparentem Material (z.B. transparentem Kunstharz) hergestellt ist, ist an der harten Maske 6 vorgesehen, und zwar von oberhalb des lichtemittierenden Abschnittes 73L hin zu dem Penetrationshohlleiter 74. Der Oberflächenhohlleiter 75 ist im Querschnitt, der in 10 gezeigt ist, wie ein Trapez geformt und weist geneigte Flanken auf, die mit dem Halbleitersubstrat 72 jeweils einen Winkel von 45° einnehmen, und zwar auf dem lichtemittierenden Abschnitt 73L und auf dem Durchgangsloch 4. An diesen geneigten Flanken ist Aluminium (A1) abgeschieden, wodurch Spiegel M1 und M2 gebildet werden.
  • Der Spiegel M1 nimmt eine Haltung ein, so dass er dazu in der Lage ist, einen Lichtstrahl zu reflektieren, der von dem lichtemittierenden Abschnitt 73L emittiert ist, und das reflektierte Licht in Richtung hin zu dem Spiegel M2 zu führen. Der Spiegel M2 nimmt eine Haltung bzw. Stellung ein, so dass er in der Lage ist, einen Lichtstrahl, der von dem Spiegel M1 einfällt, in Richtung hin zu der Rückseite (d.h. der Oberfläche gegenüber der Oberfläche, an der das funktionale Bauteil 73 gebildet ist) des Halbleitersubstrates 72 zu führen, und zwar durch das Durchgangsloch 4 hindurch.
  • Licht (ein Lichtsignal), das von dem lichtemittierenden Abschnitt 73L des funktionalen Bauteils 73 emittiert ist, wird durch die harte Maske 6 hindurch übertragen, geht dann durch den Oberflächenhohlleiter 75, wird dann von dem Spiegel M1 reflektiert, wird dann von dem Spiegel M2 reflektiert, geht dann ausgehend von dem Oberflächenhohlleiter 75 hin zu dem Penetrationshohlleiter 74, der in dem Durchgangsloch 4 vorgesehen ist, und kommt schließlich auf der Rückseite des Halb leitersubstrates 72 an (dieser Lichtpfad ist durch einen Pfeil L in 10 dargestellt).
  • Da der Halbleiterchip 71 ein Durchgangsloch 4 und den lichtemittierenden Abschnitt 73L aufweist, die beide an dem einzelnen Chip ausgebildet sind, wird niemals ein Problem einer Montagegenauigkeit hervorgerufen, im Gegensatz zu einem Fall, bei dem ein Chip mit einem lichtemittierenden Element an einem Substrat montiert wird, das ein Durchgangsloch aufweist. Mit anderen Worten kann bei diesem Halbleiterchip 71 das Lichtsignal ausgezeichnet durch das Durchgangsloch 4 hindurch gesendet werden.
  • Wenn drei oder mehr Halbleiterchips, die jeweils den lichtemittierenden Abschnitt 73L oder einen lichtempfangenden Abschnitt und kein Durchgangsloch 4 aufweisen, übereinander gestapelt wurden, war es unmöglich, ein Lichtsignal zwischen zwei Halbleiterchips, die nicht benachbart zueinander sind, direkt zu senden und zu empfangen. Im Gegensatz hierzu kann bei dem vorliegenden Halbleiterchip 71 ein Lichtsignal durch das Durchgangsloch 4 hindurch gesendet werden, und es ist somit möglich, drei oder mehr Halbleiterchips 71 übereinander zu stapeln und zwischen zwei Halbleiterchips 71, die nicht benachbart zueinander sind, direkt ein Lichtsignal zu senden und zu empfangen.
  • 11 ist eine schematische Schnittansicht eines Halbleiterbauteils, bei dem ein Halbleiterchip mit einem lichtemittierenden Abschnitt 73L und einem lichtempfangenden Abschnitt als ein Zwischenträger verwendet wird, und die eine Struktur einer Montageplatte zeigt, an der dieses Halbleiter bauteil montiert ist. In 11 ist jedem Element, das einem Element in 10 entspricht, das gleiche Bezugszeichen wie in 10 zugewiesen, und dessen Beschreibung ist nachstehend weggelassen.
  • Ein Halbleiterchip 71a des Halbleiterbauteils 80 weist das Halbleitersubstrat 72 auf. Das funktionale Bauteil 73 ist an einer Oberfläche (einer vorderen Oberfläche bzw. Vorderseite) des Halbleitersubstrates 72 gebildet. In einem peripheren Abschnitt des funktionalen Bauteils 73 sind ein lichtemittierender Abschnitt 73L und ein lichtempfangender Abschnitt 73D gebildet. Ein LSI-Modul 82, das gebildet ist durch Übereinanderstapeln einer Vielzahl von LSI-Chips 81, ist auf eine Region gebondet, bei der es sich um den mittleren Abschnitt des funktionalen Bauteils 73 handelt und bei der der lichtemittierende Abschnitt 73L und der lichtempfangende Abschnitt 73D nicht gebildet sind.
  • An einer Oberfläche (einer hinteren Oberfläche bzw. Rückseite) des Halbleitersubstrates 72, die dem funktionalen Bauteil 73 gegenüberliegt, sind metallische Kugeln 83 vorgesehen, die als ein Material zur Verbindung nach außen verwendet werden.
  • Das Halbleiterbauteil 80 ist an einer Oberfläche der Montageplatte 86 montiert, an deren Oberfläche ein optischer Hohlleiter 85 gebildet ist, wobei die metallischen Kugeln 83 zwischen dem Halbleiterbauteil 80 und der Montageplatte 86 angeordnet sind. Die Position des Halbleiterbauteils 80 in Bezug auf die Montageplatte 86 wird so eingestellt, dass der bzw. die Penetrationshohlleiter 74 (das Durchgangsloch) des Halbleiterchips 71A oberhalb eines vorbestimmten Teils des optischen Hohlleiters 85 angeordnet ist bzw. sind. Daher können der lichtemittierende Abschnitt 73L und der lichtempfangende Abschnitt 73D des Halbleiterchips 71A, der in dem Halbleiterbauteil 80 vorgesehen ist, ein Lichtsignal an die Montageplatte 86 senden bzw. von der Montageplatte 86 empfangen.
  • Der Halbleiterchip 71A weist den Penetrationshohlleiter 74 (Durchgangsloch) auf, wodurch es ermöglicht wird, das Halbleiterbauteil 80 zu realisieren, das dazu in der Lage ist, ein Lichtsignal an die Montageplatte 86 zu senden bzw. von dieser zu empfangen, die auf der Seite von einer Oberfläche des Halbleiterchips 71A vorgesehen ist, obgleich der lichtemittierende Abschnitt 73L, der lichtempfangende Abschnitt 73D und das LSI-Modul 82 auf der Seite der anderen Oberfläche des Halbleiterchips 71A vorgesehen sind.
  • 14 ist eine schematische Schnittansicht einer Struktur eines herkömmlichen Halbleiterbauteils, das ein Lichtsignal sendet und empfängt, und einer Struktur einer Montageplatte, an der dieses Halbleiterbauteil montiert ist. In 14 ist jedem Element, das einem Element der 11 entspricht, das gleiche Bezugszeichen wie in 11 zugewiesen, und dessen Beschreibung wird nachstehend weggelassen.
  • Das Halbleiterbauteil 121 weist einen Halbleiterchip 122 auf, an dessen einer Oberfläche (vordere Oberfläche bzw. Vorderseite) ein Draht 123 ausgebildet ist und der als ein Zwischenträger verwendet wird. Ein LSI-Modul 82 und eine Vielzahl von IC-Treiberchips 124 zur photoelektrischen Umwandlung sind seitlich nebeneinander parallel zu dem Halbleiterchip 122 angeordnet, und sind an die Vorderseite des Halbleiterchips 122 gebondet. Das LSI-Modul 82 und die IC-Treiberchips 124 zur photoelektrischen Umwandlung sind elektrisch miteinander verbunden über den Draht 123.
  • Ein lichtemittierender Chip 126, der mit einem lichtemittierenden Element 125L ausgestattet ist, und ein lichtempfangender Chip 127, der mit einem lichtempfangenden Element 125D ausgestattet ist, sind auf eine Oberfläche (Rückseite) des Halbleiterchips 122 gebondet, die dem Draht 123 gegenüberliegt. Der lichtemittierende Chip 126 und der lichtempfangende Chip 127 sind mit dem LSI-Modul 82 und den IC-Treiberchips 124 zur photoelektrischen Umwandlung über die Penetrationselektrode 128 elektrisch verbunden, die den Halbleiterchip 122 in Richtung seiner Dicke durchdringt, und mittels des Drahtes 123.
  • An der Rückseite des Halbleiterchips 122 sind metallische Kugeln 129 vorgesehen, die als ein Material zur Verbindung nach außen verwendet werden. Die Höhe des Vorsprungs der metallischen Kugel 129 gegenüber der Rückseite des Halbleiterchips 122 ist größer als die Höhe des Vorsprungs des lichtemittierenden Chips 126 als auch des lichtempfangenden Chips 127 gegenüber der Rückseite des Halbleiterchips 122.
  • Demzufolge ist es, da das Halbleiterbauteil 121 keinen Penetrationshohlleiter 74 (siehe 11) aufweist, erforderlich, den lichtemittierenden Chip 126 und den lichtempfangenden Chip 127 auf der Rückseite des Halbleiterchips 122 anzuordnen (d.h. auf der Seite der Oberfläche, die dem LSI-Modul 82 gegenüberliegt). Es war daher schwierig, die Größenreduktion des Halbleiterbauteils zu erzielen.
  • Wenn das Halbleiterbauteil 121 an der Montageplatte 86 montiert ist, hängt die Positionsgenauigkeit des lichtemittierenden Chips 126 und des lichtempfangenden Chips 127 in Bezug auf die Montageplatte 86 von der Montagegenauigkeit des lichtemittierenden Chips 126 und des lichtempfangenden Chips 127 in Bezug auf den Halbleiterchip 122 (Zwischenträger) ab und hängt von der Montagegenauigkeit des Halbleiterchips 122 in Bezug auf die Montageplatte 86 ab. Es war daher unmöglich, die Positionsgenauigkeit des lichtemittierenden Chips 126 und des lichtempfangenden Chips 127 in Bezug auf die Montageplatte 86 zu steigern.
  • Im Gegensatz hierzu können bei dem Halbleiterbauteil 80, wie es in 11 gezeigt ist, nicht nur der lichtemittierende Abschnitt 73L und der lichtempfangende Abschnitt 73D, sondern auch das Treiber-IC zur photoelektrischen Umwandlung in dem Halbleitersubstrat 72 selbst gebildet werden, und nicht als ein Chip, der getrennt von dem Halbleitersubstrat 72 vorgesehen ist. Da ein Lichtsignal zwischen der Seite der vorderen Oberfläche und der Seite der rückseitigen Oberfläche des Halbleiterchips 71A durch den Penetrationshohlleiter 74 (das Durchgangsloch) hindurch gesendet und empfangen werden kann, können der lichtemittierende Abschnitt 73L und der lichtempfangende Abschnitt 73D an der Vorderseite des Halbleiterchips 71A (des Halbleitersubstrates 72) gebildet werden. Daher kann das Halbleiterbauteil 80 eine kleinere Größe besitzen als das Halbleiterbauteil 121 (siehe 14), bei dem Chips an beiden Oberflächen des Halbleiterchips 122 (Zwischenträger) montiert sind, um ein Lichtsignal zur Kommunikation mit der Montageplatte 86 zu senden bzw. zu empfangen.
  • Zusätzlich hierzu kann bei dem Halbleiterchip 71A, der in dem Halbleiterbauteil 80 der 11 vorgesehen ist, die Positionsgenauigkeit des lichtemittierenden Abschnittes 73L und des lichtempfangenden Abschnittes 73D in Bezug auf das Halbleitersubstrat 72 verbessert werden, da der lichtemittierende Abschnitt 73L und der lichtempfangende Abschnitt 73D direkt an dem Halbleitersubstrat 72 gebildet werden können. Mit anderen Worten ist dann, wenn dieses Halbleiterbauteil 80 an der Montageplatte 86 montiert ist, die Positionsgenauigkeit des lichtemittierenden Abschnittes 73L und des lichtempfangenden Abschnittes 73D in Bezug auf die Montageplatte 86 hoch, und zwar weil deren Positionsgenauigkeit im Wesentlichen lediglich von der Montagegenauigkeit des Halbleiterbauteils 80 (des Halbleiterchips 71A) in Bezug auf die Montageplatte 86 abhängt. Daher kann ein Lichtsignal exzellent zwischen dem lichtemittierenden Abschnitt 73L und der Montageplatte 86 und zwischen dem lichtempfangenden Abschnitt 73D und der Montageplatte 86 gesendet bzw. empfangen werden.
  • Die 12A bis 12C sind schematische Schnittansichten zum Erläutern des Herstellungsverfahrens des Halbleiterchips 71 der 10. In den 12A bis 12C ist jedem Element, das einem Element in den 2A bis 2I entspricht, die gleiche Bezugsziffer zugewiesen wie in den 2A bis 2I, und deren Beschreibung wird nachstehend weggelassen.
  • Obgleich eine Vielzahl von Halbleiterchips 71 aus einem einzelnen Wafer W erzeugt wird, ist in den 12A bis 12C lediglich ein Teil eines Stückes entsprechend einem Halbleiterchip 71 in dem Wafer W gezeigt. Der Wafer W der 12A bis 12C weist eine Vielzahl von Regionen auf, die jeweils dem in 10 gezeigten fertiggestellten Halbleiterchip 71 entsprechen, und zwar gebildet eng aneinanderliegend in Richtung der Ebene des Wafers W.
  • Eine harte Maske, die aus Siliciumoxid hergestellt ist und die an ihrem vorbestimmten Teil eine Öffnung 6a aufweist, ist an einer Oberfläche (nachstehend als "vordere Oberfläche" bzw. "Vorderseite" bezeichnet) eines Wafers W gebildet, an dem das funktionale Bauteil 73 gebildet ist. Die Öffnung 6a ist so gebildet, dass eine Region neben dem funktionalen Bauteil 73 in dem Wafer W freiliegt.
  • Hiernach wird ein vorderseitiger konkaver Abschnitt 9 in einer Region neben dem funktionalen Bauteil 73 gebildet, und zwar durch reaktives Ionenätzen durch die Öffnung 6a der harten Maske 6 hindurch, und zwar auf die gleiche Art und Weise wie bei dem Herstellungsverfahren des Halbleiterchips 1. Der vorderseitige konkave Abschnitt 9 weist eine vorbestimmte Tiefe auf, die kleiner ist als die Dicke des Wafers W. Anschließend wird auf einer freiliegenden Oberfläche im Inneren der Öffnung 6a und des vorderseitigen konkaven Abschnittes 9 ein isolierender Film 5 gebildet, der aus Siliciumoxid hergestellt ist, und zwar gemäß einem CVD-Verfahren. 12A zeigt diesen Zustand.
  • Anschließend werden das Innere des vorderseitigen konkaven Abschnittes 9 und das Innere der Öffnung 6a mit einem transparenten Material (z.B. transparentem Kunstharz wie transparentem Polyimid, oder Glas) gefüllt, um einen Stopfen 78 zu bilden (siehe 12B). Die Oberfläche des Stopfens 78, die gegenüber der Öffnung 6a freiliegt, ist im Wesentlichen bündig ausgerichtet mit der Oberfläche der harten Maske 6.
  • Anschließend wird auf der harten Maske 6 und auf dem Stopfen 78 ein Oberflächenhohlleiter 75 festgelegt, der separat gebildet ist. Zu diesem Zeitpunkt ist der Spiegel M1 oberhalb des lichtemittierenden Abschnittes 73L angeordnet, und der Spiegel M2 ist oberhalb des vorderseitigen konkaven Abschnittes 9 angeordnet (siehe 12C).
  • Anschließend wird die vordere Oberfläche des Wafers W an einem Träger (nicht gezeigt) festgelegt, und die Rückseite Wr des Wafers W (d.h. die Seite gegenüberliegend dem funktionalen Bauteil 73) wird mechanisch geschliffen, wodurch der Wafer W dünner ausgebildet wird. Im Ergebnis liegt der Stopfen 78 an der Rückseite Wr des Wafers W frei, und der vorderseitige konkave Abschnitt 9 ist als das Durchgangsloch 4 ausgebildet, das den Wafer W in Richtung dessen Dicke durchdringt.
  • Anschließend wird der Wafer W an vorbestimmten Positionen geschnitten, um Halbleiterchips 71 zu erzeugen, von denen einer in 10 gezeigt ist.
  • Bei dem oben beschriebenen Herstellungsverfahren können das Innere des vorderseitigen konkaven Abschnittes 9 und das Innere der Öffnung 6a statt mit dem transparenten Material mit einem opaken nichtmetallischen Füllmaterial gefüllt werden, um einen Dummy-Stopfen zu bilden. Wenn dies erfolgt, kann der Dummy-Stopfen an der Rückseite Wr des Wafers W durch Schleifen freigelegt werden, wonach der Dummy-Stopfen anschließend entfernt werden kann. In diesem Fall ist es möglich, einen Halbleiterchip zu erhalten, bei dem das Innere des Durchgangsloches 4 nicht mit einem Füllmittel gefüllt ist. Selbst in diesem Fall kann ein Lichtsignal durch das Durchgangsloch 4 hindurch gesendet und empfangen werden.
  • Wenn die Rückseite Wr des Wafers W geschliffen wird, ist es zusätzlich so, dass Schleifabfall bzw. -staub niemals in das Durchgangsloch 4 gerät, und zwar deswegen, weil das Innere des vorderseitigen konkaven Abschnittes 9 (das Durchgangsloch 4) mit dem Füllmittel gefüllt ist.
  • Die vorliegende Erfindung wird gemäß der vorstehenden Ausführungsform ausgeführt, lässt sich jedoch auch gemäß anderen Ausführungsformen ausführen. Beispielsweise können als metallisches Material, das in das Innere der Öffnung 6a und in das Innere des Durchgangsloches 4 zuzuführen ist, Aluminium (Al), Wolfram (W), Chrom, Titan, Gold (Au), Indium (In) oder Zinn-basiertes (SN-basiertes) Lötmittel anstelle von Kupfer verwendet werden. D.h. die Penetrationselektrode 10 und das Verbindungsmuster 32 können aus Aluminium, aus Wolfram, aus Chrom, aus Titan, aus Gold, aus Indium oder aus Zinn-basiertem Lötmittel hergestellt sein.
  • Der Schritt (siehe 2I) des Füllens des Inneren der Öffnung 6a und des Inneren des Durchgangsloches 4 mit einem metallischen Material kann gemäß dem CVD-Verfahren durchgeführt werden, gemäß dem Sputter-Verfahren oder gemäß dem Verfahren zum Eintauchen in geschmolzenes Material ("molten-material dipping method"). In diesen Fällen kann der Schritt des Bildens einer Keimschicht weggelassen werden.
  • Ohne Begrenzung auf die Form eines BGR-Gehäuses kann das Halbleiterbauteil mit den Halbleiterchips 1, 31, 41, 51 und 61, die zusammen- bzw. übereinandergestapelt sind, eine andere Gehäuseform besitzen wie SOP ("Small Outline Package"), QFP ("Quad Flat Package") oder QFN ("Quad Flat Non-leaded Package").
  • Die Ausführungsformen der vorliegenden Erfindung sind im Detail oben beschrieben worden. Hierbei handelt es sich jedoch lediglich um konkrete Beispiele, die verwendet wurden, um die technischen Inhalte der vorliegenden Erfindung zu verdeutlichen. Daher sollte die vorliegende Erfindung nicht als beschränkt auf diese Beispiele verstanden werden. Der Grundgedanke und Schutzbereich der vorliegenden Erfindung ist lediglich durch den Schutzbereich der beiliegenden Ansprüche eingeschränkt.
  • Die vorliegende Anmeldung basiert auf der japanischen Patentanmeldung mit der Nummer 2004-241207, die am 20. August 2004 beim Japanischen Patentamt eingereicht wurde, wobei deren gesamter Inhalt vorliegend durch Bezugnahme enthalten sein soll.

Claims (11)

  1. Verfahren zum Herstellen eines Halbleiterchips, mit: einem Schritt, in einem Halbleitersubstrat, das eine Vorderseite und eine Rückseite aufweist, einen vorderseitigen konkaven Abschnitt zu bilden, wobei an der Vorderseite ein funktionales Bauteil gebildet ist, wobei der vorderseitige konkave Abschnitt in der Vorderseite gebildet ist und eine vorbestimmte Tiefe aufweist, die kleiner ist als eine Dicke des Halbleitersubstrates; einem Schritt des Bildens eines Dummy-Stopfens, bei dem nichtmetallisches Material in den vorderseitigen konkaven Abschnitt zugeführt und ein aus dem nichtmetallischen Material hergestellter Dummy-Stopfen in den vorderseitigen konkaven Abschnitt eingebettet wird; einem Dünnermachungsschritt, und zwar nach dem Schritt des Bildens des Dummy-Stopfens, wobei ein Teil der Rückseite des Halbleitersubstrates entfernt und das Halbleitersubstrat dünner gemacht wird, so dass die Dicke des Halbleitersubstrates kleiner wird als die Tiefe des vorderseitigen konkaven Abschnittes und so dass der vorderseitige konkave Abschnitt als ein Durchgangsloch ausgebildet wird, das das Halbleitersubstrat durchdringt; einem Schritt des Entfernens des Dummy-Stopfens, bei dem der in dem Durchgangsloch vorgesehene Dummy-Stopfen entfernt wird; und nach dem Schritt des Entfernens des Dummy-Stopfens, einem Schritt, bei dem metallisches Material in das Durchgangsloch zugeführt und eine Penetrationselektrode gebildet wird, die eine elektrische Verbindung zwischen einer Vorderseite und einer Rückseite des Halbleitersubstrates einrichtet und die elektrisch mit dem funktionalen Bauteil verbunden ist.
  2. Verfahren zum Herstellen eines Halbleiterchips gemäß Anspruch 1, mit dem weiteren Schritt, ein Verdrahtungselement zu bilden, das in Kontakt steht mit einer freiliegenden Oberfläche des Dummy-Stopfens an der Vorderseite des Halbleitersubstrates, und das elektrisch mit dem funktionalen Bauteil verbunden ist, wobei der Schritt des Bildens des Verdrahtungselementes nach dem Schritt des Bildens des Dummy-Stopfens und vor dem Schritt des Entfernens des Dummy-Stopfens durchgeführt wird.
  3. Verfahren zum Herstellen eines Halbleiterchips nach Anspruch 1, wobei der Schritt des Bildens des Dummy-Stopfens einen Schritt des Füllens mit einem lichtempfindlichen Kunstharz beinhaltet, bei dem das Innere des vorderseitigen konkaven Abschnittes mit einem lichtempfindlichen Kunstharz gefüllt wird, das nicht leitfähig ist, und zwar als das nichtmetallische Material, um den Dummy-Stopfen aus dem lichtempfindlichen Kunstharz zu bilden, und einen Belichtungsschritt aufweist, bei dem der Dummy-Stopfen belichtet bzw. Licht ausgesetzt wird, so dass ein vorbestimmter äußerer umfänglicher Teil des Dummy-Stopfens entlang einer gesamten inneren Wandoberfläche des vorderseitigen konkaven Abschnittes in einem vorbestimmten Ätzmedium unlöslich ist und so dass ein zentraler Teil des Dummy-Stopfens innerhalb des äußeren umfänglichen Teils in dem vorbestimmten Ätzmedium löslich ist, und wobei der Schritt des Entfernens des Dummy-Stopfens einen Entwicklungsschritt beinhaltet, bei dem der zentrale Teil des Dummy-Stopfens gemäß einem Ätzvorgang unter Verwendung des vorbestimmten Ätzmediums entfernt wird.
  4. Verfahren zum Herstellen eines Halbleiterbauteils, mit den Schritten: einem Halbleiterchip-Erzeugungsschritt zum Erzeugen einer Vielzahl von Halbleiterchips; und einem Stapelschritt, bei dem die Vielzahl von Halbleiterchips übereinandergestapelt werden, wobei der Schritt des Erzeugens der Halbleiterchips aufweist: – einen Schritt des Bildens eines vorderseitigen konkaven Abschnittes in einem Halbleitersubstrat, das eine Vorderseite und eine Rückseite aufweist, wobei ein funktionales Bauteil an der Vorderseite gebildet ist, wobei der vorderseitige konkave Abschnitt in der Vorderseite ausgebildet ist und eine vorbestimmte Tiefe aufweist, die kleiner ist als eine Dicke des Halbleitersubstrates; – einen Schritt des Bildens eines Dummy-Stopfens, bei dem in den vorderseitigen konkaven Abschnitt nichtmetallisches Material zugeführt und ein aus dem nichtmetallischen Material hergestellter Dummy-Stopfen in dem vorderseitigen konkaven Abschnitt eingebettet wird; – einen Dünnermachungsschritt, und zwar nach dem Schritt des Bildens des Dummy-Stopfens, bei dem ein Teil der Rückseite des Halbleitersubstrates entfernt und das Halbleitersubstrat dünner ausgebildet wird, so dass die Dicke des Halbleitersubstrates kleiner wird als die Tiefe des vorderseitigen konkaven Abschnittes und so dass der vorderseitige konkave Abschnitt als ein Durchgangsloch ausgebildet wird, das das Halbleitersubstrat durchdringt; – einen Schritt des Entfernens des Dummy-Stopfens, bei dem der in dem Durchgangsloch vorgesehene Dummy-Stopfen entfernt wird; und – nach dem Schritt des Entfernens des Dummy-Stopfens einen Schritt, bei dem metallisches Material in das Durchgangsloch hinein zugeführt und eine Penetrationselektrode gebildet wird, die eine elektrische Verbindung zwischen einer Vorderseite und einer Rückseite des Halbleitersubstrates einrichtet und die mit dem funktionalen Bauteil elektrisch verbunden ist.
  5. Verfahren zum Herstellen eines Halbleiterbauteils, mit den Schritten: einem Schritt zum Bilden eines vorderseitigen konkaven Abschnittes in einem ersten Halbleitersubstrat, das eine Vorderseite und eine Rückseite aufweist, wobei ein funktionales Bauteil an der Vorderseite gebildet ist, wobei der vorderseitige konkave Abschnitt in der Vorderseite gebildet ist und eine vorbestimmte Tiefe aufweist, die kleiner ist als eine Dicke des ersten Halbleitersubstrates; einem Schritt des Bildens eines Dummy-Stopfens, bei dem nichtmetallisches Material in den vorderseitigen konkaven Abschnitt zugeführt und ein aus dem nichtmetallischen Material hergestellter Dummy-Stopfen in den vorderseitigen konkaven Abschnitt eingebettet wird; einem Stapelschritt, bei dem das erste Halbleitersubstrat auf ein zweites Halbleitersubstrat gestapelt wird, wobei die Vorderseite des ersten Halbleitersubstrates, in dem der Dummy-Stopfen gebildet ist, einer Oberfläche des zweiten Halbleitersubstrates gegenüberliegt; einem Dünnermachungsschritt, bei dem ein Teil der Rückseite des ersten Halbleitersubstrates, das auf das zweite Halbleitersubstrat gestapelt ist, entfernt und das erste Halbleitersubstrat dünner ausgebildet wird, so dass die Dicke des ersten Halbleitersubstrates kleiner wird als die Tiefe des vorderseitigen konkaven Abschnittes und so dass der vorderseitige konkave Abschnitt als ein Durchgangsloch ausgebildet wird, das das erste Halbleitersubstrat durchdringt; einem Schritt des Entfernens des Dummy-Stopfens, und zwar nach dem Dünnermachungsschritt, bei dem der in dem Durchgangsloch vorgesehene Dummy-Stopfen entfernt wird; und einem Schritt des Zuführens eines metallischen Materials, und zwar nach dem Schritt des Entfernens des Dummy-Stopfens, wobei metallisches Material in das Durchgangsloch hinein zugeführt und eine Penetrationselektrode gebildet wird, die eine elektrische Verbindung zwischen einer Vorderseite und einer Rückseite des ersten Halbleitersubstrates einrichtet und die mit dem funktionalen Bauteil elektrisch verbunden ist.
  6. Verfahren zum Herstellen eines Halbleiterbauteils nach Anspruch 5, ferner vor dem Stapelschritt mit einem Schritt, bei dem ein Dummy-Höcker gebildet wird, der gegenüber der Vorderseite des ersten Halbleitersubstrates vorsteht und der mit dem Dummy-Stopfen in Kontakt kommt, wobei: das zweite Halbleitersubstrat ein Verdrahtungselement aufweist, das an der einen Oberfläche des zweiten Halbleitersubstrates vorgesehen ist; wobei der Stapelschritt beinhaltet: – einen Dummy-Höcker-Kontaktschritt, bei dem der Dummy-Höcker in Kontakt gebracht wird mit dem Verdrahtungselement des zweiten Halbleitersubstrates; und – einen Schritt des Anordnens von Abbildungs- bzw. Umhüllungsmaterial, und zwar derart, dass ein Umfang des Dummy-Höckers, der mit dem Verdrahtungselement des zweiten Halbleitersubstrates in Kontakt steht, bedeckt wird, wobei der Schritt des Entfernens des Dummy-Stopfens beinhaltet: – einen Schritt, den Dummy-Höcker zu entfernen, und wobei der Schritt des Zuführens von metallischem Material beinhaltet: – einen Schritt, metallisches Material in einen Raum zuzuführen, der mit dem Durchgangsloch in Verbindung steht und der durch das Umhüllungsmaterial definiert ist, wobei ein Höcker gebildet wird, der einstückig mit der Penetrationselektrode ausgebildet ist und der gegenüber der Vorderseite des ersten Halbleitersubstrates vorsteht.
  7. Verfahren zum Herstellen eines Halbleiterbauteils nach Anspruch 6, wobei das Verdrahtungselement eine Penetrationselektrode aufweist, die das zweite Halbleitersubstrat in Richtung seiner Dicke durchdringt, und wobei der Dummy-Höcker-Kontaktschritt einen Schritt beinhaltet, den Dummy-Höcker in Kontakt zu bringen mit der Penetrationselektrode, die das zweite Halbleitersubstrat durchdringt.
  8. Halbleiterbauteil, das einen ersten Halbleiterchip und einen zweiten Halbleiterchip aufweist, wobei der erste Halbleiterchip aufweist: – ein Halbleitersubstrat mit einer Vorderseite und einer Rückseite; – ein funktionales Bauteil, das an der Vorderseite des Halbleitersubstrates ausgebildet ist; – eine Penetrationselektrode, die mit dem funktionalen Bauteil elektrisch verbunden ist und in einem Durchgangsloch angeordnet ist, das das Halbleitersubstrat in Richtung seiner Dicke durchdringt, und zwar neben dem funktionalen Bauteil, wobei die Penetrationselektrode eine elektrische Verbindung zwischen einer Vorderseite und einer Rückseite des Halbleitersubstrates einrichtet; und – einen Höcker, der einstückig mit der Penetrationselektrode ausgebildet ist und gegenüber der Vorderseite des Halbleitersubstrates vorsteht, wobei der zweite Halbleiterchip ein Verdrahtungselement aufweist, das an einer Oberfläche des zweiten Halbleiterchips gebildet ist, die der Vorderseite des Halbleitersubstrates gegenüberliegt, wobei das Verdrahtungselement mit dem Höcker des ersten Halbleiterchips kontaktiert bzw. gebondet ist.
  9. Verfahren zum Herstellen eines Halbleiterchips, mit den Schritten: einem Schritt des Bildens eines vorderseitigen konkaven Abschnittes in einem Halbleitersubstrat, das eine Vorderseite und eine Rückseite aufweist, wobei ein lichtemittierendes Element oder ein lichtempfangendes Element an der Vorderseite gebildet ist, wobei der vorderseitige konkave Abschnitt in der Vorderseite gebildet ist und eine vorbestimmte Tiefe aufweist, die kleiner ist als eine Dicke des Halbleitersubstrates; einem Schritt des Bildens eines Stopfens, bei dem transparentes Material in den vorderseitigen konkaven Abschnitt zugeführt und ein Stopfen aus dem transparenten Material in dem vorderseitigen konkaven Abschnitt eingebettet wird; und einem Dünnermachungsschritt, und zwar nach dem Schritt des Bildens des Stopfens, wobei ein Teil der Rückseite des Halbleitersubstrates entfernt und das Halbleitersubstrat dünner ausgebildet wird, so dass die Dicke des Halbleitersubstrates kleiner wird als die Tiefe des vorderseitigen konkaven Abschnittes und so dass der vorderseitige konkave Abschnitt als ein Durchgangsloch ausgebildet wird, das das Halbleitersubstrat durchdringt.
  10. Verfahren zum Herstellen eines Halbleiterchips, wobei das Verfahren aufweist: einen Schritt des Bildens eines vorderseitigen konkaven Abschnittes in einem Halbleitersubstrat, das eine Vorderseite und eine Rückseite aufweist, wobei ein lichtemittierendes Element oder ein lichtempfangendes Element an der Vorderseite ausgebildet ist, wobei der vorderseitige konkave Abschnitt in der Vorderseite ausgebildet ist und eine vorbestimmte Tiefe aufweist, die kleiner ist als eine Dicke des Halbleitersubstrates; einen Schritt des Bildens eines Dummy-Stopfens, bei dem ein Füllmittel in den vorderseitigen konkaven Abschnitt zugeführt und ein aus dem Füllmittel hergestellter Dummy-Stopfen in dem vorderseitigen konkaven Abschnitt eingebettet wird; einen Dünnermachungsschritt, und zwar nach dem Schritt des Bildens des Dummy-Stopfens, bei dem ein Teil der Rückseite des Halbleitersubstrates entfernt und das Halbleitersubstrat dünner ausgebildet wird, so dass die Dicke des Halbleitersubstrates kleiner wird als die Tiefe des vorderseitigen konkaven Ab schnittes und so dass der vorderseitige konkave Abschnitt als ein Durchgangsloch ausgebildet wird, das das Halbleitersubstrat durchdringt; und einen Schritt des Entfernens des Dummy-Stopfens, und zwar nach dem Dünnermachungsschritt, wobei der in dem Durchgangsloch vorgesehene Dummy-Stopfen entfernt wird.
  11. Halbleiterchip mit: einem Halbleitersubstrat, das eine Vorderseite und eine Rückseite aufweist; einem lichtemittierenden Element oder einem lichtempfangenden Element, das an der Vorderseite des Halbleitersubstrates gebildet ist; und einem Element, das einen Lichtpfad zwischen dem lichtemittierenden Element oder dem lichtempfangenden Element und einer Rückseite des Halbleitersubstrates einrichtet, und zwar durch ein Durchgangsloch hindurch, das das Halbleitersubstrat in Richtung seiner Dicke durchdringt, und zwar neben dem lichtemittierenden Element oder dem lichtempfangenden Element.
DE102005040217.8A 2004-08-20 2005-08-19 Halbleiterchip-Herstellungsverfahren, Halbleiterbauteil-Herstellungsverfahren und Halbleiterbauteil Active DE102005040217B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004-241207 2004-08-20
JP2004241207A JP4365750B2 (ja) 2004-08-20 2004-08-20 半導体チップの製造方法、および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE102005040217A1 true DE102005040217A1 (de) 2006-03-02
DE102005040217B4 DE102005040217B4 (de) 2017-02-09

Family

ID=35745890

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005040217.8A Active DE102005040217B4 (de) 2004-08-20 2005-08-19 Halbleiterchip-Herstellungsverfahren, Halbleiterbauteil-Herstellungsverfahren und Halbleiterbauteil

Country Status (7)

Country Link
US (2) US7259454B2 (de)
JP (1) JP4365750B2 (de)
KR (1) KR101173698B1 (de)
CN (1) CN100461371C (de)
DE (1) DE102005040217B4 (de)
FR (1) FR2874456A1 (de)
TW (1) TWI364107B (de)

Families Citing this family (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4340517B2 (ja) * 2003-10-30 2009-10-07 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
TWI313914B (en) * 2005-01-31 2009-08-21 Sanyo Electric Co Semiconductor device and a method for manufacturing thereof
US8278738B2 (en) * 2005-02-17 2012-10-02 Sharp Kabushiki Kaisha Method of producing semiconductor device and semiconductor device
JP5048230B2 (ja) * 2005-03-30 2012-10-17 オンセミコンダクター・トレーディング・リミテッド 半導体装置およびその製造方法
JP4916444B2 (ja) * 2005-08-26 2012-04-11 株式会社日立製作所 半導体装置の製造方法
JP2007234881A (ja) * 2006-03-01 2007-09-13 Oki Electric Ind Co Ltd 半導体チップを積層した半導体装置及びその製造方法
CN101438482B (zh) 2006-03-06 2012-01-04 本田技研工业株式会社 电动机
KR100743648B1 (ko) * 2006-03-17 2007-07-27 주식회사 하이닉스반도체 웨이퍼 레벨 시스템 인 패키지의 제조방법
KR100884238B1 (ko) * 2006-05-22 2009-02-17 삼성전자주식회사 앵커형 결합 구조를 갖는 반도체 패키지 및 그 제조 방법
US7473577B2 (en) * 2006-08-11 2009-01-06 International Business Machines Corporation Integrated chip carrier with compliant interconnect
US8021981B2 (en) * 2006-08-30 2011-09-20 Micron Technology, Inc. Redistribution layers for microfeature workpieces, and associated systems and methods
TWI414580B (zh) 2006-10-31 2013-11-11 Sumitomo Bakelite Co 黏著帶及使用該黏著帶而成之半導體裝置
JP4897451B2 (ja) * 2006-12-04 2012-03-14 ルネサスエレクトロニクス株式会社 半導体装置
KR100875955B1 (ko) * 2007-01-25 2008-12-26 삼성전자주식회사 스택 패키지 및 그의 제조 방법
JP5355863B2 (ja) * 2007-04-17 2013-11-27 アプライド マテリアルズ インコーポレイテッド 三次元半導体デバイスの製造方法、基板生産物の製造方法、基板生産物、及び三次元半導体デバイス
JP4937842B2 (ja) * 2007-06-06 2012-05-23 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
DE102007039754A1 (de) * 2007-06-22 2008-12-24 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung von Substraten
JP2009010178A (ja) * 2007-06-28 2009-01-15 Disco Abrasive Syst Ltd ウェーハの加工方法
JP5302522B2 (ja) * 2007-07-02 2013-10-02 スパンション エルエルシー 半導体装置及びその製造方法
KR100906065B1 (ko) 2007-07-12 2009-07-03 주식회사 동부하이텍 반도체칩, 이의 제조 방법 및 이를 가지는 적층 패키지
TWI353667B (en) * 2007-07-13 2011-12-01 Xintec Inc Image sensor package and fabrication method thereo
WO2009023462A1 (en) * 2007-08-10 2009-02-19 Spansion Llc Semiconductor device and method for manufacturing thereof
US8205182B1 (en) * 2007-08-22 2012-06-19 Cadence Design Systems, Inc. Automatic synthesis of clock distribution networks
JP2009224492A (ja) * 2008-03-14 2009-10-01 Oki Semiconductor Co Ltd 半導体装置及びその製造方法
JP2009295676A (ja) * 2008-06-03 2009-12-17 Oki Semiconductor Co Ltd 半導体装置及びその製造方法
US8005326B2 (en) 2008-07-10 2011-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Optical clock signal distribution using through-silicon vias
US7678696B2 (en) * 2008-08-08 2010-03-16 International Business Machines Corporation Method of making through wafer vias
US8299566B2 (en) * 2008-08-08 2012-10-30 International Business Machines Corporation Through wafer vias and method of making same
US8035198B2 (en) * 2008-08-08 2011-10-11 International Business Machines Corporation Through wafer via and method of making same
US8384224B2 (en) 2008-08-08 2013-02-26 International Business Machines Corporation Through wafer vias and method of making same
US8138036B2 (en) 2008-08-08 2012-03-20 International Business Machines Corporation Through silicon via and method of fabricating same
US8350379B2 (en) * 2008-09-09 2013-01-08 Lsi Corporation Package with power and ground through via
WO2010032729A1 (ja) * 2008-09-18 2010-03-25 国立大学法人東京大学 半導体装置の製造方法
JP2010080897A (ja) * 2008-09-29 2010-04-08 Panasonic Corp 半導体装置及びその製造方法
US7935571B2 (en) * 2008-11-25 2011-05-03 Freescale Semiconductor, Inc. Through substrate vias for back-side interconnections on very thin semiconductor wafers
US7816945B2 (en) * 2009-01-22 2010-10-19 International Business Machines Corporation 3D chip-stack with fuse-type through silicon via
JP5330863B2 (ja) * 2009-03-04 2013-10-30 パナソニック株式会社 半導体装置の製造方法
JP5412506B2 (ja) * 2009-03-27 2014-02-12 パナソニック株式会社 半導体装置
JP2010251558A (ja) * 2009-04-16 2010-11-04 Toshiba Corp 固体撮像装置
JP5746167B2 (ja) * 2009-07-30 2015-07-08 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ システムインパッケージ
US20110046559A1 (en) * 2009-08-21 2011-02-24 Becton Dickinson France S.A.S. Syringe Assembly Having a Flexible or Slidable Flange
JP2011187771A (ja) * 2010-03-10 2011-09-22 Omron Corp 電極部の構造
FR2957717B1 (fr) * 2010-03-22 2012-05-04 St Microelectronics Sa Procede de formation d'une structure de type metal-isolant-metal tridimensionnelle
FR2958076B1 (fr) * 2010-03-24 2012-08-17 St Microelectronics Sa Procede de formation de vias electriques
KR101097628B1 (ko) * 2010-06-21 2011-12-22 삼성전기주식회사 인쇄회로기판 및 이의 제조방법
TWI422009B (zh) * 2010-07-08 2014-01-01 Nat Univ Tsing Hua 多晶片堆疊結構
TWI422001B (zh) * 2010-11-05 2014-01-01 Unimicron Technology Corp 半導體裝置及其製法
KR101697573B1 (ko) * 2010-11-29 2017-01-19 삼성전자 주식회사 반도체 장치, 그 제조 방법, 및 상기 반도체 장치를 포함하는 반도체 패키지
KR101732975B1 (ko) * 2010-12-03 2017-05-08 삼성전자주식회사 반도체 장치의 제조 방법
WO2012120659A1 (ja) * 2011-03-09 2012-09-13 国立大学法人東京大学 半導体装置の製造方法
CN102856246B (zh) * 2011-06-27 2014-10-29 中芯国际集成电路制造(北京)有限公司 制造半导体器件的方法和半导体器件
WO2013011864A1 (ja) * 2011-07-15 2013-01-24 株式会社村田製作所 薄膜デバイスおよび薄膜デバイスの製造方法
KR101828490B1 (ko) 2011-08-30 2018-02-12 삼성전자주식회사 관통전극을 갖는 반도체 소자 및 그 제조방법
US20150001570A1 (en) * 2011-09-02 2015-01-01 King Dragon International Inc. LED Package and Method of the Same
US9117941B2 (en) * 2011-09-02 2015-08-25 King Dragon International Inc. LED package and method of the same
US9570420B2 (en) 2011-09-29 2017-02-14 Broadcom Corporation Wireless communicating among vertically arranged integrated circuits (ICs) in a semiconductor package
US9318785B2 (en) 2011-09-29 2016-04-19 Broadcom Corporation Apparatus for reconfiguring an integrated waveguide
US8670638B2 (en) 2011-09-29 2014-03-11 Broadcom Corporation Signal distribution and radiation in a wireless enabled integrated circuit (IC) using a leaky waveguide
US9075105B2 (en) 2011-09-29 2015-07-07 Broadcom Corporation Passive probing of various locations in a wireless enabled integrated circuit (IC)
US8508029B2 (en) * 2011-09-29 2013-08-13 Broadcom Corporation Semiconductor package including an integrated waveguide
US20130119543A1 (en) * 2011-11-16 2013-05-16 Globalfoundries Singapore Pte. Ltd. Through silicon via for stacked wafer connections
US8522186B2 (en) 2011-12-16 2013-08-27 Industrial Technology Research Institute Method and apparatus of an integrated circuit
KR101918608B1 (ko) * 2012-02-28 2018-11-14 삼성전자 주식회사 반도체 패키지
CN103377995A (zh) * 2012-04-27 2013-10-30 南亚科技股份有限公司 半导体芯片、半导体封装结构以及其形成方法
TWI505421B (zh) * 2012-06-29 2015-10-21 Univ Nat Sun Yat Sen Quadrilateral planar pinless package structure and its circuit device
KR102021884B1 (ko) 2012-09-25 2019-09-18 삼성전자주식회사 후면 본딩 구조체를 갖는 반도체 소자
US8859425B2 (en) 2012-10-15 2014-10-14 Micron Technology, Inc. Devices, systems, and methods related to forming through-substrate vias with sacrificial plugs
US9764153B2 (en) 2013-03-14 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of forming same
KR101936405B1 (ko) * 2013-06-11 2019-04-03 에스케이하이닉스 주식회사 적층 반도체 패키지 및 이의 제조방법
JP5876893B2 (ja) * 2014-04-02 2016-03-02 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法
JP6499400B2 (ja) * 2014-04-04 2019-04-10 キヤノン株式会社 半導体装置の製造方法
KR102479946B1 (ko) * 2016-04-06 2022-12-22 해성디에스 주식회사 반도체 패키지 기판 및 그 제조방법
JP6779701B2 (ja) * 2016-08-05 2020-11-04 東京エレクトロン株式会社 基板処理装置、基板処理方法及び基板処理方法を実行させるプログラムが記録された記憶媒体
US11830865B2 (en) * 2021-10-26 2023-11-28 Nanya Technology Corporation Semiconductor device with redistribution structure and method for fabricating the same
US20230343839A1 (en) * 2022-04-26 2023-10-26 Samsung Electronics Co., Ltd. Via structure connecting front side structure of semiconductor device to bspdn, and method of manufacturing the same using sacrificial via structure

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5200631A (en) * 1991-08-06 1993-04-06 International Business Machines Corporation High speed optical interconnect
WO1998019337A1 (en) 1996-10-29 1998-05-07 Trusi Technologies, Llc Integrated circuits and methods for their fabrication
JP4011695B2 (ja) * 1996-12-02 2007-11-21 株式会社東芝 マルチチップ半導体装置用チップおよびその形成方法
JP4364358B2 (ja) * 1999-10-12 2009-11-18 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
JP2002009223A (ja) 2000-06-21 2002-01-11 Sony Corp 半導体チップ実装用配線基板、その製造方法及び半導体装置
JP2002118224A (ja) 2000-10-05 2002-04-19 Hitachi Ltd マルチチップモジュール
US6696765B2 (en) * 2001-11-19 2004-02-24 Hitachi, Ltd. Multi-chip module
JP3649111B2 (ja) * 2000-10-24 2005-05-18 株式会社村田製作所 高周波回路基板およびそれを用いた高周波モジュールおよびそれを用いた電子装置
JP2002270721A (ja) 2001-03-12 2002-09-20 Fujitsu Ltd 半導体装置及びその製造方法
US6642081B1 (en) * 2002-04-11 2003-11-04 Robert Patti Interlocking conductor method for bonding wafers to produce stacked integrated circuits
US7199050B2 (en) * 2004-08-24 2007-04-03 Micron Technology, Inc. Pass through via technology for use during the manufacture of a semiconductor device

Also Published As

Publication number Publication date
KR101173698B1 (ko) 2012-08-13
FR2874456A1 (fr) 2006-02-24
US7432196B2 (en) 2008-10-07
US7259454B2 (en) 2007-08-21
KR20060053177A (ko) 2006-05-19
TW200620623A (en) 2006-06-16
CN1738027A (zh) 2006-02-22
TWI364107B (en) 2012-05-11
US20060038300A1 (en) 2006-02-23
DE102005040217B4 (de) 2017-02-09
CN100461371C (zh) 2009-02-11
US20060267206A1 (en) 2006-11-30
JP4365750B2 (ja) 2009-11-18
JP2006060067A (ja) 2006-03-02

Similar Documents

Publication Publication Date Title
DE102005040217A1 (de) Halbleiterchip-Herstellungsverfahren, Halbleiterchip, Halbleiterbauteil-Herstellungsverfahren und Halbleiterbauteil
DE102019105763B4 (de) Integriertes photonisches package undverfahren zu dessen herstellung
DE102019117283B4 (de) Optischer Transceiver und Herstellungsverfahren dafür
DE102016100270B4 (de) Bondstrukturen und verfahren zu ihrer herstellung
DE102014118969B4 (de) Verfahren zum Herstellen einer 3DIC Dichtungsring-Struktur
DE102011056178B4 (de) Rückseitenbelichtungssensor mit einer Bonding-Flächenstruktur und Herstellungsverfahren für denselben
DE102019130567A1 (de) Package mit brücken-die zum verbinden und verfahren zu dessen herstellung
DE102019115275A1 (de) Halbleiter-Interconnect-Struktur und Verfahren
DE102009035437B4 (de) Halbleiterbauelement mit einem Verspannungspuffermaterial, das über einem Metallisierungssystem mit kleinem ε gebildet ist
DE102019117763B4 (de) Seitenwandschutz für metallkontakthügel
DE102011055736B4 (de) Halbleitervorrichtung mit einer Bonding-Fläche und einer Abschirmungsstruktur und Verfahren zur Herstellung derselben
DE102017117810A1 (de) Umverteilungsschichten in halbleiter-packages und verfahren zu deren herstellung
DE102006056066A1 (de) Halbleiterbauelement mit Justiermarkierungsschicht und Herstellungsverfahren
DE112010002705T5 (de) Multi-Chip-Baugruppe und Verfahren zur Bereitstellung von Chip-Chip-Zwischenverbindungen in demselben Gebiet der Erfindung
DE102016101604A1 (de) Optoelektronisches Gerät mit einer eingebauten Ausrichtungsstruktur für optische Fasern
DE112008001588T5 (de) Bildaufnahmevorrichtungen mit sich durch die substrate davon erstreckenden Kontaktzapfen und Bildaufnahmevorrichtung-Herstellungsverfahren
DE102020117547A1 (de) Packages mit abwechselnd gestapelten dicken rdls und dünnen rdls
DE102020130996A1 (de) Halbleiter-package und verfahren zu dessen herstellung
DE102017122831B4 (de) Gehäusestrukturen und Ausbildungsverfahren
DE102017124815B4 (de) Photonisches Package und Verfahren zu dessen Bildung
DE102020120097A1 (de) Halbleitervorrichtunge und herstellungsverfahren
WO2010083922A1 (de) Halbleiterbauelement mit durchkontaktierung und verfahren zu dessen herstellung
DE102023103380A1 (de) Halbleiter-packages mit gemischten bondarten und deren ausbildungsverfahren
DE102022108287A1 (de) Packagestruktur mit photonic package und interposer mit wellenleiter
DE102018106508B4 (de) Hybrid-interconnect-bauelement und verfahren

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8127 New person/name/address of the applicant

Owner name: KABUSHIKI KAISHA TOSHIBA, TOKIO/TOKYO, JP

Owner name: ROHM CO. LTD., KYOTO, KYOTO, JP

Owner name: RENESAS ELECTRONICS CORP., KAWASAKI-SHI, KANAG, JP

R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R081 Change of applicant/patentee

Owner name: ROHM CO. LTD., JP

Free format text: FORMER OWNERS: KABUSHIKI KAISHA TOSHIBA, TOKIO/TOKYO, JP; RENESAS ELECTRONICS CORP., KAWASAKI-SHI, KANAGAWA, JP; ROHM CO. LTD., KYOTO, JP

Owner name: KABUSHIKI KAISHA TOSHIBA, JP

Free format text: FORMER OWNERS: KABUSHIKI KAISHA TOSHIBA, TOKIO/TOKYO, JP; RENESAS ELECTRONICS CORP., KAWASAKI-SHI, KANAGAWA, JP; ROHM CO. LTD., KYOTO, JP

Owner name: RENESAS ELECTRONICS CORPORATION, JP

Free format text: FORMER OWNERS: KABUSHIKI KAISHA TOSHIBA, TOKIO/TOKYO, JP; RENESAS ELECTRONICS CORP., KAWASAKI-SHI, KANAGAWA, JP; ROHM CO. LTD., KYOTO, JP

Owner name: TOSHIBA MEMORY CORPORATION, JP

Free format text: FORMER OWNERS: KABUSHIKI KAISHA TOSHIBA, TOKIO/TOKYO, JP; RENESAS ELECTRONICS CORP., KAWASAKI-SHI, KANAGAWA, JP; ROHM CO. LTD., KYOTO, JP

Owner name: KIOXIA CORPORATION, JP

Free format text: FORMER OWNERS: KABUSHIKI KAISHA TOSHIBA, TOKIO/TOKYO, JP; RENESAS ELECTRONICS CORP., KAWASAKI-SHI, KANAGAWA, JP; ROHM CO. LTD., KYOTO, JP

Owner name: ROHM CO. LTD., KYOTO-SHI, JP

Free format text: FORMER OWNERS: KABUSHIKI KAISHA TOSHIBA, TOKIO/TOKYO, JP; RENESAS ELECTRONICS CORP., KAWASAKI-SHI, KANAGAWA, JP; ROHM CO. LTD., KYOTO-SHI, KYOTO, JP

Owner name: KABUSHIKI KAISHA TOSHIBA, JP

Free format text: FORMER OWNERS: KABUSHIKI KAISHA TOSHIBA, TOKIO/TOKYO, JP; RENESAS ELECTRONICS CORP., KAWASAKI-SHI, KANAGAWA, JP; ROHM CO. LTD., KYOTO-SHI, KYOTO, JP

Owner name: RENESAS ELECTRONICS CORPORATION, JP

Free format text: FORMER OWNERS: KABUSHIKI KAISHA TOSHIBA, TOKIO/TOKYO, JP; RENESAS ELECTRONICS CORP., KAWASAKI-SHI, KANAGAWA, JP; ROHM CO. LTD., KYOTO-SHI, KYOTO, JP

R082 Change of representative

Representative=s name: WITTE, WELLER & PARTNER PATENTANWAELTE MBB, DE

R018 Grant decision by examination section/examining division
R020 Patent grant now final
R081 Change of applicant/patentee

Owner name: RENESAS ELECTRONICS CORPORATION, JP

Free format text: FORMER OWNERS: KABUSHIKI KAISHA TOSHIBA, TOKIO/TOKYO, JP; RENESAS ELECTRONICS CORPORATION, TOKIO/TOKYO, JP; ROHM CO. LTD., KYOTO, JP

Owner name: ROHM CO. LTD., JP

Free format text: FORMER OWNERS: KABUSHIKI KAISHA TOSHIBA, TOKIO/TOKYO, JP; RENESAS ELECTRONICS CORPORATION, TOKIO/TOKYO, JP; ROHM CO. LTD., KYOTO, JP

Owner name: TOSHIBA MEMORY CORPORATION, JP

Free format text: FORMER OWNERS: KABUSHIKI KAISHA TOSHIBA, TOKIO/TOKYO, JP; RENESAS ELECTRONICS CORPORATION, TOKIO/TOKYO, JP; ROHM CO. LTD., KYOTO, JP

Owner name: KIOXIA CORPORATION, JP

Free format text: FORMER OWNERS: KABUSHIKI KAISHA TOSHIBA, TOKIO/TOKYO, JP; RENESAS ELECTRONICS CORPORATION, TOKIO/TOKYO, JP; ROHM CO. LTD., KYOTO, JP

R082 Change of representative

Representative=s name: WITTE, WELLER & PARTNER PATENTANWAELTE MBB, DE

R081 Change of applicant/patentee

Owner name: RENESAS ELECTRONICS CORPORATION, JP

Free format text: FORMER OWNERS: RENESAS ELECTRONICS CORPORATION, TOKIO/TOKYO, JP; ROHM CO. LTD., KYOTO, JP; TOSHIBA MEMORY CORPORATION, TOKYO, JP

Owner name: ROHM CO. LTD., JP

Free format text: FORMER OWNERS: RENESAS ELECTRONICS CORPORATION, TOKIO/TOKYO, JP; ROHM CO. LTD., KYOTO, JP; TOSHIBA MEMORY CORPORATION, TOKYO, JP

Owner name: KIOXIA CORPORATION, JP

Free format text: FORMER OWNERS: RENESAS ELECTRONICS CORPORATION, TOKIO/TOKYO, JP; ROHM CO. LTD., KYOTO, JP; TOSHIBA MEMORY CORPORATION, TOKYO, JP

R082 Change of representative

Representative=s name: WITTE, WELLER & PARTNER PATENTANWAELTE MBB, DE

R081 Change of applicant/patentee

Owner name: ROHM CO. LTD., JP

Free format text: FORMER OWNERS: KIOXIA CORPORATION, TOKYO, JP; ROHM CO. LTD., KYOTO, JP; TOSHIBA MEMORY CORPORATION, TOKYO, JP

Owner name: RENESAS ELECTRONICS CORPORATION, JP

Free format text: FORMER OWNERS: KIOXIA CORPORATION, TOKYO, JP; ROHM CO. LTD., KYOTO, JP; TOSHIBA MEMORY CORPORATION, TOKYO, JP

Owner name: KIOXIA CORPORATION, JP

Free format text: FORMER OWNERS: KIOXIA CORPORATION, TOKYO, JP; ROHM CO. LTD., KYOTO, JP; TOSHIBA MEMORY CORPORATION, TOKYO, JP

R082 Change of representative

Representative=s name: WITTE, WELLER & PARTNER PATENTANWAELTE MBB, DE

R081 Change of applicant/patentee

Owner name: ROHM CO. LTD., JP

Free format text: FORMER OWNERS: KIOXIA CORPORATION, TOKYO, JP; RENESAS ELECTRONICS CORPORATION, TOKIO/TOKYO, JP; ROHM CO. LTD., KYOTO, JP

Owner name: RENESAS ELECTRONICS CORPORATION, JP

Free format text: FORMER OWNERS: KIOXIA CORPORATION, TOKYO, JP; RENESAS ELECTRONICS CORPORATION, TOKIO/TOKYO, JP; ROHM CO. LTD., KYOTO, JP