DE102005047106B4 - Leistungshalbleitermodul und Verfahren zur Herstellung - Google Patents

Leistungshalbleitermodul und Verfahren zur Herstellung Download PDF

Info

Publication number
DE102005047106B4
DE102005047106B4 DE102005047106A DE102005047106A DE102005047106B4 DE 102005047106 B4 DE102005047106 B4 DE 102005047106B4 DE 102005047106 A DE102005047106 A DE 102005047106A DE 102005047106 A DE102005047106 A DE 102005047106A DE 102005047106 B4 DE102005047106 B4 DE 102005047106B4
Authority
DE
Germany
Prior art keywords
circuit board
power semiconductor
semiconductor module
module according
electrically conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102005047106A
Other languages
English (en)
Other versions
DE102005047106A1 (de
Inventor
Friedrich Dr. Kröner
Anton Dr. Mauder
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102005047106A priority Critical patent/DE102005047106B4/de
Priority to US11/536,384 priority patent/US7916493B2/en
Publication of DE102005047106A1 publication Critical patent/DE102005047106A1/de
Application granted granted Critical
Publication of DE102005047106B4 publication Critical patent/DE102005047106B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3733—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon having a heterogeneous or anisotropic structure, e.g. powder or fibres in a matrix, wire mesh, porous structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01038—Strontium [Sr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01044—Ruthenium [Ru]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0106—Neodymium [Nd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit

Abstract

Leistungshalbleitermodul mit einem bonddrahtlos angeschlossenen steuerbaren Halbleiterchip (50), einer ersten Leiterplatte (1), einer zweiten Leiterplatte (2), sowie mit einem oder mehreren passiven Bauelementen (13, 18), wobei
– ein erster Lastanschluss (51) des Halbleiterchips (50) mit einer Leiterschicht (3) fest verbunden ist,
– die erste Leiterplatte (1) zumindest abschnittweise zwischen der zweiten Leiterplatte (2) und der Leiterschicht (3) angeordnet ist und eine Leiterbahnstruktur (12, 13, 14, 15) aufweist, sowie eine Öffnung (19), in der der Halbleiterchip (50) angeordnet ist,
– die zweite Leiterplatte (2) eine Leiterbahnstruktur (21, 22, 23, 24) aufweist, wobei
– in der ersten Leiterplatte (1) eine elektrisch leitende Verbindung (13) ausgebildet ist, die sich zwischen zwei einander gegenüberliegenden Seiten der ersten Leiterplatte (1) erstreckt und die die Leiterbahnstruktur (22) der zweiten Leiterplatte (2) elektrisch leitend mit der Leiterschicht (3) verbindet, und
– das eine passive Bauelement (13, 18) oder jedes der mehreren passiven...

Description

  • Die Erfindung betrifft ein Leistungshalbleitermodul mit einem Halbleiterchip und dessen Verschaltung.
  • Leistungshalbleitermodule weisen einen oder mehrere Halbleiterchips auf, die mit Anschlüssen des Moduls und/oder miteinander verschaltet werden müssen.
  • Hierzu werden die Halbleiterchips üblicherweise mit einer Seite auf einem Träger montiert und auf der anderen Seite mittels Bonddrähten mit anderen Halbleiterchips oder mit Außenanschlüssen des Moduls elektrisch verbunden.
  • Durch die fortschreitende Miniaturisierung der Halbleiterchips steigt die Stromdichte in den Halbleiterchips bei gleichbleibender Chipfläche an, was eine ausreichende Entwärmung der Halbleiterchips erschwert. Insbesondere die mit Bonddrähten kontaktierte Seite eines Halbleiterchips leistet keinen signifikanten Beitrag zur Wärmeabfuhr aus dem Chip.
  • Darüber hinaus wirken derartige Bonddrähte als Induktivität, die zusammen mit der Sperrschichtkapazität eines als Leistungsschalter ausgebildeten Halbleiterchips einen Schwingkreis bilden. Die Resonanzfrequenz eines solchen Schwingkreises liegt bei einem typischen Leistungsschalter mit einer Fläche von 1 cm2 im Bereich von etwa 100 MHz.
  • Kommt es in dem Leistungsschalter zu einem zu einem Abriss des Laststromes, so kann werden hierdurch wegen dessen starker zeitlicher Veränderung unerwünschte Schwingungen angeregt.
  • Üblicherweise sind solche Leistungsschalter bei einem Leistungshalbleitermodul auf einem DCB-Substrat (DCB = Direct Copper Bonding) montiert, das aus einer mit Kupfer beschichteten Aluminiumoxid-Keramik besteht. Die Kupferbeschichtung eines solchen DCB-Substrates bildet zusammen mit dem Leitungswiderstand der zum Anschluss des Leistungsschalters verwendeten Bonddrähte einen parasitären Tiefpass, der jedoch erst bei Frequenzen ab etwa 1 THz eine zur Unterdrückung der o. g. Resonanzfrequenz ausreichende Sperrwirkung entfaltet.
  • Ein weiteres Problem tritt bei Leistungshalbleitermodulen mit mehreren ansteuerbaren Halbleiterchips auf, beispielsweise wenn deren Laststrecken parallel geschaltet sind und die Halbleiterchips synchron von außen angesteuert werden sollen. Hierzu ist für jeden der ansteuerbaren Halbleiterchips ein Vorwiderstand erforderlich, der dem Steuereingang des jeweiligen Halbleiterchips vorgeschaltet und in der Regel in dem betreffenden Halbleiterchip integriert ist.
  • Zusammen mit den Eingangskapazitäten der Halbleiterchips bilden diese Vorwiderstände Tiefpässe, wodurch Übergabeschwingungen des die Halbeiterchips durchfließenden Laststroms unterdrückt werden.
  • Bei dieser Art der Beschaltung sind jedoch die Steueranschlüsse der Halbleiterchips nicht mehr unmittelbar an eine außerhalb der Halbleiterchips angeordneten Ansteuerelektronik angeschlossen, was zu Verzögerungen bei der Ansteuerung der Halbleiterchips zur Folge hat.
  • Dies wiederum erfordert einen erhöhten Schaltungsaufwand bei der Ansteuerelektronik, insbesondere, wenn hohe Schaltgeschwindigkeiten erforderlich sind.
  • So kann es vor allem beim Abschalten der Halbleiterchips infolge parasitärer Kapazitäten dazu kommen, dass die maximal über den Laststrecken der Halbleiterchips zulässige Spannung überschritten wird.
  • Derartige Situationen lassen sich durch kurzzeitiges Wiedereinschalten der betreffenden Halbleiterchips vermeiden, was im Ergebnis zu einem weicheren Abschaltverhalten der Halbleiterchips führt. Allerdings ist es erforderlich, dass das kurzzeitige Wiedereinschalten sehr schnell erfolgt, weshalb die Halbleiterchips entsprechend schnell ansteuerbar sein müssen. Die maximale Schaltfrequenz ist jedoch durch die in den Halbleiterchips integrierten Widerstände und durch die Eingangskapazitäten der Halbleiterchips begrenzt.
  • Aus der DE 691 15 799 T2 ist eine Mehrschichtstruktur mit keramischen Distanzstücken bekannt. Die keramischen Distanzstücke weisen Aperturen zur Aufnahme von Halbleiterstapeln auf. Die in den Aperturen angeordneten Halbleiterstapel werden auf einer Seite mittels einer leitenden Folie, auf der anderen Seite mittels metallischer Elektroden kontaktiert.
  • Die DE 196 17 055 C1 betrifft ein Halbleiterleistungsmodul in Mehrschichtbauweise. Dieses Modul umfasst ein beidseitig kupferkaschiertes Substrat, auf dem ein mit Öffnungen versehenes Prepreg angeordnet ist. In die Öffnungen sind Leistungshalbleiterbauelemente eingesetzt, welche mittels eines Kupferleiters kontaktiert werden, der sich über das Prepreg, dessen Öffnungen sowie die Halbleiterbauelemente erstreckt.
  • Die DD 242 308 A1 zeigt einen Multichiphybridbaustein mit mehreren parallel zueinander angeordneten Leiterplatten, die durch Distanzplatinen voneinander beabstandet sind. In Aussparungen der Distanzplatinen sind mit Bonddrähten kontaktierte Halbleiterchips angeordnet.
  • Aus der DE 100 37 819 A1 ist ein Schaltungsträger bekannt, der eine Isolatorebene umfasst, auf der aufeinander gegenüberliegenden Seiten metallische Ebenen angeordnet sind, welche mittels Durchkontaktierungen elektrisch leitend miteinander verbunden sind. Die metallischen Ebenen können mit Vertiefungen versehen sein.
  • Aus der DE 102 48 683 A1 ist ein Schaltungsmodul mit integrierten passiven Bauelementen bekannt. Die passiven Bauelemente sind zusammen mit aktiven Bauelementen zwischen zwei Montageplatten des Schaltungsmoduls angeordnet.
  • Die Aufgabe der vorliegenden Erfindung besteht darin, ein Leistungshalbleitermodul mit einem oder mehreren steuerbaren Halbleiterchips bereitzustellen, bei dem die in den Halbleiterchips anfallende Verlustwärme zuverlässig abgeführt wird und bei dem die Halbleiterchips mit hoher Geschwindigkeit ansteuerbar sind.
  • Diese Aufgabe wird durch ein Leistungshalbleitermodul gemäß Patentanspruch 1 sowie durch ein Verfahren zur Herstellung eines solchen Leistungshalbleitermoduls gemäß Patentanspruch 26 gelöst. Bevorzugte Ausführungsformen der Erfindung sind Gegenstand von Unteransprüchen.
  • Das erfindungsgemäße Leistungshalbleitermodul weist einen bonddrahtlos angeschlossenen steuerbaren Halbleiterchip, sowie eine erste Leiterplatte und eine zweite Leiterplatte mit jeweils einer Leiterbahnstruktur auf. Darüber hinaus ist in der ersten Leiterplatte eine Öffnung vorgesehen, in der der Halbleiterchip angeordnet ist.
  • Des Weiteren umfasst das Leistungshalbleitermodul ein oder mehrere passive Bauelemente, von denen jedes auf der ersten Leiterplatte oder auf der zweiten Leiterplatte angeordnet sein kann. Solche passiven Bauelemente, insbesondere Widerstände und Kondensatoren, können als Pasten mittels Siebdrucktechniken auf einfache Weise auf den Leiterplatten hergestellt und in deren Leiterbahnstruktur integriert werden.
  • Ein erster Lastanschluss des Halbleiterchips ist mit einer Leiterschicht fest verbunden. Die erste Leiterplatte ist zumindest abschnittweise zwischen der zweiten Leiterplatte und der Leiterschicht angeordnet. In der ersten Leiterplatte ist eine elektrisch leitende Verbindung ausgebildet, die sich zwischen zwei einander gegenüberliegenden Seiten der ersten Leiterplatte erstreckt und die die Leiterbahnstruktur der zweiten Leiterplatte elektrisch leitend mit der Leiterschicht verbindet.
  • Platziert man auf der der zweiten Leiterplatte abgewandten Seite eine beispielsweise auf einer isolierenden Trägerplatte angeordnete, gegebenenfalls strukturierte Leiterschicht, so entsteht ein sandwichartiger Aufbau, bei dem die erste Leiterplatte mit dem in deren Öffnung eingelegten Halbleiterchip zwischen der zweiten Leiterplatte und der Leiterschicht angeordnet ist.
  • Auf diese Weise kann der Halbleiterchip auf zwei einander gegenüberliegenden Seiten einerseits mit der Leiterschicht und andererseits mit der zweiten Leiterplatte elektrisch und/oder mechanisch verbunden werden. Außerdem kann die in dem Halbleiterchip anfallende Verlustwärme sowohl an die zweite Leiterplatte als auch an die Leiterschicht abgegeben werden.
  • Ein weiterer Vorteil der Verschaltung des Halbleiterchips mittels einer ersten und einer zweiten Leiterplatte besteht darin, dass auf diesen Leiterplatten noch ein oder mehrere passive Bauelemente angeordnet werden können. Dies ermöglicht eine einfache und individuelle Anpassung des Leistungshalbleitermoduls an die jeweiligen Anforderungen.
  • Insbesondere der dem Steuereingang des Halbleiterchips vorgeschaltete Vorwiderstand kann auf einer der beiden Leiterplatten angeordnet werden, anstatt ihn in den Halbleiterchip zu integrieren.
  • Indem der Halbleiterchip in einer Öffnung der ersten Leiterplatte angeordnet ist, weist das Leistungshalbleitermodul einen sehr kompakten Aufbau auf. Vor allem ein dem Steuereingang des dem Halbleiterbauelement des Halbleiterchips vorgeschalteter Vorwiderstand oder ein Eingangsfilter am Steuereingang können räumlich sehr nah am Halbleiterchip angeordnet werden, so dass keine signifikanten Störinduktivitäten entstehen und das Halbleiterbauelement unempfindlich gegenüber äußeren Störfeldern bleibt.
  • Selbstverständlich können in dem Leistungshalbleitermodul noch weitere Halbleiterchips in der beschriebenen Weise in Öffnungen der ersten oder zweiten Leiterplatte angeordnet und mittels der beiden Leiterplatten untereinander sowie mit auf den beiden Leiterplatten angeordneten Bauelementen verschaltet werden.
  • Neben elektrischen Widerständen können als passive Bauelemente insbesondere Kondensatoren auf einer oder beiden der Leiterplatten realisiert werden.
  • Solche Widerstände oder Kondensatoren sind vorzugsweise als gedruckte Bauelemente ausgeführt, die aus einer Paste hergestellt sind, welche z. B. mittels eines Siebdruckverfahrens auf die betreffende Leiterplatte aufgebracht wird.
  • Ein weiterer Vorteil eines solchen Leistungshalbleitermoduls, der sich aus der Verwendung der Leiterplatten zur Herstellung der elektrisch leitenden Verbindungen ergibt, besteht darin, dass auf Bonddrahtverbindungen, insbesondere auf Bonddrahtverbindungen zum elektrischen Anschluss des Halbleiterchips, verzichtet werden kann.
  • Außerdem vereinfacht sich die Montage des Leistungshalbleitermoduls, da die Leiterplatten und die darauf angeordneten passiven und optional auch aktiven Bauelemente vormontiert werden können. Die derart vorbereiteten Leiterplatten können anschließend zusammen mit dem Halbleiterchip montiert werden. Insbesondere ist es möglich, sämtliche zwischen dem Halbeiterchip und den Leiterplatten sowie sämtliche zwischen den beiden Leiterplatten erforderlichen Lötverbindungen in einem Lötschritt auszuführen. Das aufwändige Herstellen von Bonddrahtverbindungen kann somit entfallen.
  • Die Erfindung wird nachfolgend unter Bezugnahme auf Figuren näher erläutert. Es zeigen:
  • 1 einen Querschnitt durch einen Abschnitt eines erfindungsgemäßen Leistungshalbleitermoduls, bei dem eine erste Leiterplatte, in die ein Halbleiterchip eingelegt ist, zwischen einer zweiten Leiterplatte und einer Leiterschicht angeordnet ist, und bei dem auf der ersten Leiterplatte ein Widerstand und ein Kondensator angeordnet sind,
  • 2 eine Hybridfaser aus einer mit Metall ummantelten Kohlefaser zur Herstellung der Leiterplatten gemäß 1,
  • 3 einen Querschnitt durch einen Grundkörper, der aus einer Vielzahl von Hybridfasern gemäß 2 gebildet ist, und
  • 4 mehrere Schritte eines Verfahrens zur Herstellung der ersten Leiterplatte, des Kondensators und des Widerstandes gemäß 1.
  • In den Figuren bezeichnen – sofern nicht anders angegeben – gleiche Bezugszeichen gleiche Teile mit gleicher Bedeutung.
  • 1 zeigt einen Abschnitt eines erfindungsgemäßen Leistungshalbleitermoduls im Querschnitt.
  • Das Leistungshalbleitermodul umfasst eine erste Leiterplatte 1, die zwischen einer zweiten Leiterplatte 2 und einer Leiterschicht 3 angeordnet ist. Die Leiterschicht 3 kann wie dargestellt strukturiert oder unstrukturiert ausgebildet sein.
  • Die erste Leiterplatte 1 besteht aus voneinander beabstandeten, elektrisch leitenden Abschnitten 11, 12, 13, 14, 15, welche mechanisch durch Abschnitte 31, 32, 33 eines Dielektrikum miteinander verbunden sind.
  • Entsprechend besteht die zweite Leiterplatte 2 aus voneinander beabstandeten, elektrisch leitenden Abschnitten 21, 22, 23, 24 welche durch Abschnitte 41, 42, 43 eines Dielektrikums mechanisch miteinander verbunden sind.
  • In der ersten Leiterplatte 1 ist eine Öffnung 19 vorgesehen, in der ein Halbleiterchip 50 mit einem ersten Lastanschluss 51, einem zweiten Lastanschluss 52, sowie einem Steueranschluss 53 angeordnet ist. Der erste Lastanschluss 51 ist mittels einer Lötschicht 61 mit der Leiterschicht 3 verbunden. Die Leiterplatte 1 weist in etwa die Dicke des Halbleiterchips 50, d. h. bevorzugt 50 µm bis 350 µm, auf.
  • Der Halbleiterchip 50 kann beispielsweise als MOSFET oder IGBT, ausgebildet sein, bei dem der erste Lastanschluss 51 den Drain- bzw. Kollektoranschluss, der zweite Lastanschluss 52 den Source- bzw. Emitteranschluss und der Steueranschluss 53 den Gateanschluss darstellen.
  • Dem ersten Lastanschluss 51 gegenüberliegend sind der zweite Lastanschluss 52 und der Steueranschluss 53 angeordnet und mittels Lötschichten oder eutektischen Bondverbindungen 66 bzw. 67 mit leitenden Abschnitten 21 bzw. 22 der zweiten Leiterplatte 2 verbunden. Der Halbleiterchip 50 wird also von seinen einander gegenüberliegenden Hauptflächen über die zweite Leiterplatte 2 einerseits und die Leiterschicht 3 andererseits gekühlt.
  • Eine weitere Verbesserung der Wärmeabfuhr ergibt sich dadurch, dass die Leiterschicht 3 auf eine isolierende Trägerplatte 4 aufgebracht ist, die wiederum mit einer weiteren Leiterschicht 5 in thermischem Kontakt steht.
  • Die Leiterschicht 5 kann direkt mit einem nicht dargestellten Kühlkörper verbunden werden, der die im Leistungshalbleitermodul anfallende Verlustwärme an ein Kühlmedium – im einfachsten Fall Luft – abgibt. Alternativ können eine oder meh rere Leistungshalbleitermodule nach 1 beispielsweise mittels einer Lötverbindung auf einer Bodenplatte befestigt werden, welche ihrerseits mit einem Kühlkörper oder einer Kühlfläche in gutem thermischen Kontakt steht. Durch die Integration auf eine Bodenplatte kann die Integrationsdichte bei Leistungshalbleitermodulen erhöht und/oder die Fertigbarkeit verbessert werden.
  • Die isolierende Trägerplatte 4 ist vorzugsweise aus Keramik, beispielsweise aus Alumiumoxid, gebildet. Die Leiterschicht 3 kann beispielsweise aus einer Dickschicht-Silberpaste oder galvanisch als Kupferschicht auf die isolierende Trägerplatte 4 aufgebracht sein.
  • Besonders bevorzugt bilden die isolierende Trägerplatte 4, die Leiterschicht 3 und die Leiterschicht 5 ein DCB-Substrat (DCB = Direct Copper Bonding), bei dem die Leiterschicht 3 und die Leiterschicht 5 Kupfer oder eine Kupferlegierung enthalten oder daraus gebildet und auf die aus Aluminiumoxid bestehende, isolierende Trägerplatte 4 gebondet sind. Alternativ dazu kann auch nur die Leiterschicht 3 auf die isolierende Trägerplatte 4 gebondet sein.
  • Die Leiterschicht 5 kann strukturiert oder unstrukturiert sein und abweichend von der vorliegenden Darstellung auch dieselbe Dicke aufweisen wie die Leiterschicht 3.
  • Bei dem Dielektrikum 31, 32, 33 der ersten Leiterplatte 1 und dem Dielektrikum der Abschnitte 41, 42, 43 der zweiten Leiterplatte 2 handelt es sich bevorzugt um Glas, ein glashaltiges Gewebe, eine Kunststoffpressmasse oder ein Imid. Glas bzw. glashaltige Gewebe besitzen gegenüber einer Kunststoffpressmasse jedoch zwei Vorteile. Zum Einen weisen sie einen geringeren thermischen Ausdehnungskoeffizienten, zum Anderen eine bessere Wärmeleitfähigkeit auf als Kunststoff. Bevorzugt umfasst das Dielektrikum die Stoffe Siliziumdioxid (SiO2), Aluminiumoxid (Al2O3) und Zinkoxid (ZnO).
  • Die elektrisch leitenden Abschnitte 11, 12, 13, 14 und 15 und die dielektrischen Abschnitte 31, 32, 33 der ersten Leiterplatte 1 erstrecken sich in vertikaler Richtung durchgehend von der ersten Seite 16 der ersten Leiterplatte 1 bis zu deren zweiter Seite 17. Entsprechend erstrecken sich die elektrisch leitenden Abschnitte 21, 22 und 22 und die dielektrischen Abschnitte 41, 42, 43 der zweiten Leiterplatte 2 in vertikaler Richtung durchgehend von der ersten Seite 26 der zweiten Leiterplatte 2 bis zu deren zweiter Seite 27.
  • Die elektrisch leitenden Abschnitte 11, 12, 13, 14, 15, 21, 22, 23 und 24 übernehmen somit eine Doppelfunktion sowohl als Leiterbahn, als auch als Durchkontaktierungen, da die elektrisch leitenden Abschnitte 11, 12, 13, 14, 15, 21, 22, 23 und 24 von einander gegenüberliegenden Seiten der betreffenden Leiterplatte 1 bzw. 2 zugänglich sind.
  • Bei der vorliegenden Anordnung ist die Funktion einer Durchkontaktierung insbesondere bei dem elektrisch leitenden Abschnitt 14 der ersten Leiterplatte 1 gut zu erkennen. Der Abschnitt 14 ist einerseits mittels einer Lötschicht 64 mit der Leiterschicht 3 und andererseits mittels einer Lötschicht 68 mit dem elektrisch leitenden Abschnitt 23 der zweiten Leiterplatte 2 verbunden.
  • Mittels derart aufgebauter Leiterplatten 1, 2 können ein oder mehrere Halbleiterchips untereinander verschaltet und nach außen hin kontaktiert werden.
  • Erfindungsgemäß ist auf zumindest einer der beiden Leiterplatten 1, 2 wenigstens ein passives Bauelement vorgesehen.
  • Bei dem vorliegenden Ausführungsbeispiel ist dies zunächst eine Widerstandsschicht 18, die auf die erste Leiterplatte 1 aufgebracht ist. Die Widerstandsschicht 18 ist bevorzugt als Paste ausgebildet, die mittels eines Siebdruckverfahrens auf die erste Leiterplatte 1 aufgedruckt und danach gesintert wird.
  • Als Material für die Paste zur Herstellung einer solchen Widerstandsschicht 18 eignen sich zur Herstellung niederohmiger Widerstandsschichten 18 insbesondere Legierungen, die auf Edelmetallen wie Ag, Au, Cu, Pd, Pt basieren, zur Herstellung hochohmiger Widerstandsschichten 18 beispielsweise Rutheniumdotiertes Glas oder so genannte Cermet-Materialien (Wolfram-, Titan-, Tantal- oder Niobcarbid), die mit Nickel als Bindemittel und Leiter gesintert sind.
  • Es können auch verschiedene Materialien für unterschiedliche Widerstandsschichten 18 auf einer Leiterplatte 1 verwendet werden, um verschiedene Widerstandswerte bzw. niederohmige Anschlussflächen z. B. für Kondensatoren zu realisieren.
  • Des Weiteren bildet ein Abschnitt 18a dieser Widerstandsschicht 18 zusammen mit dem elektrisch leitenden Abschnitt 13 der Leiterplatte 1 einen Kondensator 6.
  • Zwischen dem Abschnitt 13 und dem Abschnitt 18a befindet sich eine Dielektrikumsschicht 39, die vor dem Aufdrucken der Widerstandsschicht 18 ebenfalls auf erste Leiterplatte 1 oberhalb des elektrisch leitenden Abschnitts 13 aufgedruckt und danach gesintert wurde.
  • Zur Herstellung der Dielektrikumsschicht 13 eignet sich wegen ihrer hohen Dielektrizitätskonstante bevorzugt Pasten mit Barium-Titant oder mit Barium-Strontium-Titant (BST).
  • Die Pasten weisen bevorzugt einen keramischen Grundstoff, beispielsweise Titandioxid (TiO2), auf, der optional mit Zusätzen wie Bariumoxid (BaO) und/oder Lanthanoxid (La2O3) und/oder Neodymoxid (Nd2O5) versehen sein kann, wodurch sich auch Kondensatoren mit hervorragenden Temperatur- und/oder Hochfrequenzeigenschaften herstellen lassen. Derart herge stellte Kondensatoren 6 eignen sich hervorragend für die Verwendung in Ansteuerschaltungen zur Ansteuerung des Halbleiterchips 50.
  • Mit derart aufgedruckten Widerständen und Kondensatoren lassen sich auf einfache Weise Hoch- und/oder Tiefpassfilter realisieren. Solche Widerstände, Kondensatoren sowie andere Bauelemente können nicht nur auf der ersten Seite 16 der ersten Leiterplatte 1, sondern prinzipiell auch auf der zweiten Seite 17 der ersten Leiterplatte 1 sowie auf der ersten Seite 26 und/oder zweiten Seite 27 der zweiten Leiterplatte 2 angeordnet sein.
  • Mit einer entsprechend 1 gewählten Anordnung können der elektrische Widerstand und die Induktivität der Bonddrähte eines Leistungshalbleitermoduls gemäß dem Stand der Technik, welche zum Anschluss zumindest eines der Lastanschlüsse des Halbleiterchips verwendet werden, durch den elektrischen Widerstand der Widerstandsschicht 18 bzw. die Induktivität des elektrisch leitenden Abschnitts 21 der zweiten Leiterplatte 2 ersetzt werden.
  • Außerdem kann die Kapazität eines solchen Leistungshalbleitermoduls gemäß dem Stand der Technik, welche durch die Kapazität des DCB-Substrates gebildet ist, bei dem erfindungsgemäßen Leistungshalbleitermodul durch die Kapazität des Kondensators 6 gemäß 1 ersetzt bzw. durch elektrische Parallelschaltung des Kondensators 6 drastisch vergrößert werden.
  • Im Ergebnis lässt sich durch ein entsprechend 1 aufgebautes Leistungshalbleitermodul anstelle der eingangs erwähnten Resonanzfrequenz von ca. 100 MHz eine Resonanzfrequenz von etwa 1 GHz erreichen, während gleichzeitig die Filterfrequenz des erwähnten Tiefpasses bei einer Frequenz von ca. 300 MHz liegt, so dass die eingangs erwähnten Abschaltschwingun gen ausreichend unterdrückt werden und zugleich ein weiches Abschalten des Leistungsschalters gewährleistet ist.
  • Ein weiterer Vorteil einer Anordnung gemäß 1 beseteht darin, dass die Überwachungsschaltungen zur Spannungsbegrenzung ("Snubber"-Schaltungen) direkt am Leistungsschalter angreifen können und nicht durch Zuleitungsinduktivitäten entkoppelt sind. Solche „Snubber"-Schaltungen bestehen üblicherweise aus Kondensatoren und Widerständen, optional mit zusätzlichen Dioden.
  • Gemäß einer bevorzugten Ausführungsform der Erfindung können die elektrisch leitenden Abschnitte 11, 12, 13, 14, 15 der ersten Leiterplatte 1, die elektrisch leitenden Abschnitte 21, 22, 23, 24 der zweiten Leiterplatte 2, die Leiterschicht 3 und der Kühlkörper 5 unabhängig voneinander aus miteinander versinterten Hybridfasern gebildet sein.
  • 2a zeigt eine solche Hybridfaser 80 in perspektivischer Ansicht. Die Hybridfaser 80 umfasst eine Kohlefaser 82, die mit einer Ummantelung 81 aus einem Metall, vorzugsweise Kupfer oder einer Kupferlegierung, versehen ist. Die Hybridfaser 80 weist einen Durchmesser d1 von vorzugsweise 7 µm bis 18 µm, die Kohlefaser 82 einen Durchmesser d2 von vorzugsweise 5 µm bis 15 µm, besonders bevorzugt 10 µm, auf. Die Darstellung der Hybridfaser 80 ist – sowohl in 2a wie auch in den nachfolgenden 2b und 3a bis 3c nicht maßstabsgetreu.
  • Durch die Metall-Ummantelung 81 ist die Hybridfaser 80 elektrisch gut leitend. Zugleich weist die Hybridfaser 80 einen linearen thermischen Ausdehnungskoeffizienten auf, der infolge der Kohlefaser 82 wesentlich geringer ist als der lineare thermische Ausdehnungskoeffizient des Metalls der Ummantelung 81.
  • Durch die besondere Materialkombination sind sowohl die elektrische als auch die Wärmeleitfähigkeit solcher Hybridfa sern 80 ausgezeichnet. Somit eignen sich derartige Hybridfasern 80 hervorragend zur Herstellung erfindungsgemäßer Leistungshalbleitermodule.
  • 2b zeigt einen Horizontalschnitt durch eine Hybridfaser 80 gemäß 1 in einer Ebene E, wobei die Hybridfaser 80 abweichend von der Darstellung in 1 gestreckt ist. Die Länge l der Hybridfaser 1 beträgt vorzugsweise wenigstens 1 mm, besonders bevorzugt wenigstens 1 cm bis mehrere Zentimeter.
  • 3a zeigt einen Querschnitt durch einen Sinterkörper 90, mit einer ersten Seite 91 und einer zweiten Seite 92, der aus einer Vielzahl solcher Hybridfasern 80 gebildet ist, die plattenartig angeordnet und miteinander versintert sind.
  • Beispielsweise können die elektrisch leitenden Abschnitte 11, 12, 13, 14, 15 der ersten Leiterplatte 1, die elektrisch leitenden Abschnitte 21, 22, 23, 24 der zweiten Leiterplatte 2, die Leiterschicht 3 und der Kühlkörper 5 unabhängig voneinander aus einer solchen Schicht hergestellt sein.
  • Zur Herstellung des Sinterkörpers 90 werden die Hybridfasern 80 bei hohem Druck von bevorzugt 20 MPa bis 50 MPa aneinander gepresst und bei einer hohen Temperatur von vorzugsweise 750°C bis 950°C aneinander gepresst, so dass sich an den Kontaktstellen benachbarter Hybridfasern 80 Sinterverbindungen zwischen deren Metall-Ummantelungen entstehen. Infolge der großen Gesamt-Metalloberfläche der Hybridfasern 80 weist der Sinterkörper 90 eine hervorragende elektrische Leitfähigkeit auf.
  • Wird zur Herstellung des Sinterkörpers 90 eine geeignete Negativform verwendet, so kann der Sinterkörper 90 in nahezu beliebigen, insbesondere auch von einer plattenartigen Form abweichenden Formen hergestellt werden.
  • Weiterhin ist der thermische Ausdehnungskoeffizient des Sinterkörpers 90 wegen der in den Hybridfasern 80 enthaltenen Kohlefasern wesentlich geringer als der thermische Ausdehnungskoeffizient des Metalls der die Kohlefasern umhüllenden Metall-Ummantelung.
  • Je nach Art der für die Hybridfasern 80 verwendeten Kohlefasern lässt sich – im Falle einer Metall-Ummantelung der Kohlefasern aus Kupfer – für den Sinterkörper 90 ein linearer thermischer Ausdehnungskoeffizient zwischen etwa 4,0·10–6/K und 16,8·10–6/K einstellen. Der lineare thermische Ausdehnungskoeffizient von Silizium als typischem Halbleitermaterial zur Herstellung eines Halbleiterchips liegt mit etwa 7,0·10–6/K zwischen diesen Werten. Auch die thermischen Ausdehnungskoeffizienten anderer zur Herstellung von Halbleiterchips verwendeten Halbleitermaterialen wie z. B. Germanium, Galliumarsenid, Silizium-Germanium, liegt in dem genannten Wertebereich.
  • Der lineare thermische Ausdehnungskoeffizient des Sinterkörpers 90 hängt vor allem vom Verhältnis des Volumens der Metallummantelung der Hybridfaser 80 zum Volumen der Hybridfaser 80 ab. Dabei ist der lineare thermische Ausdehnungskoeffizient umso größer, je höher der Volumenanteil der Metallummantelung ist.
  • Das bedeutet, dass sich durch einen geeigneten Aufbau der Hybridfasern 80 exakt der lineare thermische Ausdehnungskoeffizient eines auf dem Sinterkörper 90 zu befestigenden Halbleiterchips erreichen lässt.
  • Für einen Halbleiterchip, der beispielsweise aus Silizium gebildet ist, werden vorzugsweise Hybridfasern 80 mit Metallummantelung aus Kupfer verwendet, bei denen der Kupfer-Volumen-Anteil 45% bis 65% des Volumens der Hybridfasern 80 beträgt. Damit lassen sich je nach Art der verwendeten Kohlefasern thermische Leitfähigkeiten von etwa 1,2 W·cm–1·K–1 bis 4,0 W·cm–1·K–1 erreichen.
  • Im Vergleich dazu weist Silizium eine thermische Leitfähigkeit von etwa 1,25 W·cm–1·K–1 auf. Das bedeutet, dass sich mit geeignet aufgebauten Hybridfasern 80 Sinterkörper 90 herstellen lassen, die sowohl dieselbe thermische Leitfähigkeit als auch denselben thermischen Ausdehnungskoeffizienten wie Silizium besitzen.
  • Abhängig von der Länge l und dem Durchmesser d1 der Hybridfasern 80 weist der Sinterkörper 90 eine mehr oder weniger stark ausgeprägte Oberflächenrauigkeit auf. Um diese Oberflächenrauigkeit zu beseitigen, kann die Oberflächenrauigkeit des Sinterkörpers 90 zumindest an den Stellen, die zur Montage eines Halbleiterchips vorgesehen sind, mittels eines Schleifverfahrens verringert werden.
  • 3b zeigt den Sinterkörper 90 gemäß 3a nach dem Beschleifen von dessen einander gegenüberliegenden Seiten 91, 92.
  • Da die Hybridfasern 80 durch das Beschleifen der Oberfläche 91, 92 im oberflächennahen Bereich aufgebrochen werden und somit ein Großteil der Kohlefasern der oberflächennahen Hybridfasern 80 frei liegt, ist es vorteilhaft, die beschliffenen Oberflächen 91, 92 mit Metallschichten 93, 94 zu versiegeln, wie dies in 3c gezeigt ist. Je nach weiterer Verwendung des Sinterkörpers 90 eignen sich zur Versiegelung verschiedener Metalle oder Legierungen.
  • Für die Herstellung einer Lötverbindung zwischen einem Sinterkörper 90 und einem Lötpartner, beispielsweise einem Halbleiterchip, kann in dem Oberflächenbereich des Sinterkörpers 90, mit dem der Lötpartner verlötet werden soll, auf einen Schleifvorgang und/oder eine nachfolgende Metallisierung 93, 94 verzichtet werden, da das verwendete Lot die Unebenheiten der Oberflächen 91, 92 ausgleicht. Entsprechendes gilt, wenn anstelle eines Lotes ein elektrisch leitender Kleber verwendet wird.
  • Dennoch kann auf die Oberflächen 91, 92 eine Metallisierung 93, 94 aufgebracht werden, um deren Lötbarkeit zu erhöhen und die Oberflächen 91, 92 zu versiegeln.
  • Wie bereits oben erläutert, kann der Sinterkörper 90 je nach späterer Verwendung in einer vorgegebenen Form hergestellt werden, wenn hierzu eine geeignet geformte Negativform verwendet wird.
  • Darüber hinaus ist es auch möglich, die Form des Sinterkörpers 90 nach dem Sintervorgang zu verändern, insbesondere mechanisch zu bearbeiten. Hierzu eignen sich insbesondere Stanzen, Bohren, Fräsen, Schleifen, Polieren, Prägen, Biegen oder Laserschneiden. Diese Bearbeitungsverfahren können nach dem Sintervorgang in jeder Herstellungsphase des Sinterkörpers 90, insbesondere bei den Sinterkörpern 90 gemäß den 3a, 3b, 3c, erfolgen. Die metallischen Beschichtungen 93, 94 können vor oder vorzugsweise nach Abschluss der mechanischen Bearbeitung des Sinterkörpers 90 hergestellt werden.
  • Außerdem können vor oder vorzugsweise nach der mechanischen Bearbeitung auf den Sinterkörper 90 als zumindest abschnittweise eine oder mehrere Schichten aus Nickel-Phosphor (NiP), Nickel (Ni), Silber (Ag), Gold (Au) oder Zinn (Sn) oder eine Legierung mit wenigstens einem dieser Materialien aufgebracht werden, um die Lötbarkeit zu erhöhen. Solche Schichten können als Kontaktwerkstoff für eutektische Bondverfahren oder Diffusionslötverfahren dienen.
  • Die nachfolgenden 4a bis 4h zeigen die Herstellung einer aus derartigen Sinterfasern gebildeten Leiterplatte am Beispiel der Leiterplatte 1 gemäß 1.
  • Wie aus 4a ersichtlich ist, kann ein Sinterkörper 90 dadurch hergestellt werden, dass eine Vielzahl nicht dargestellter und nur symbolisch bezeichneter Hybridfasern 80 aus z. B. Kupferummantelten Kohlefasern in einer Form 95 aus Formteilen 95a, 95b aneinander gepresst und bei Temperaturen zwischen vorzugsweise 750°C und 950°C miteinander versintert werden.
  • Es entsteht ein elektrisch leitender Sinterkörper 90, der durch eine geeignete Ausgestaltung der Form 95 Vertiefungen 71, 72, 73, 74 aufweist, was im Ergebnis aus 4b nach dem Öffnen der Form 95 ersichtlich ist. 4c zeigt nochmals den aus der Form entnommenen Sinterkörper 90 mit seinen Vertiefungen 71, 72, 73, 74, die sich ausgehend von der ersten Seite 16 des Sinterkörpers 90 in Richtung der der ersten Seite 16 gegenüberliegenden zweiten Seite 17 erstrecken. Die Vertiefungen 71, 72, 73, 74 sind vorzugsweise so ausgeführt, dass sie von der zweiten Seite 17 beabstandet sind.
  • Anschließend wird in die Vertiefungen 72, 73, 74, nicht jedoch in die Vertiefung 71 ein Dielektrikum 31, 32, 33 eingefüllt, beispielsweise hineingepresst oder hineingedruckt, und anschließend eingebrannt, was im Ergebnis in 4d dargestellt ist.
  • Danach wird die Anordnung gemäß 4d ausgehend von der zweiten Seite 17 zurückgeschliffen, so dass der Sinterkörper 90 in elektrisch leitende und voneinander beabstandete und elektrisch voneinander isolierte Abschnitte 11, 12, 13, 14, 15 zerfällt, was in 4e gezeigt ist.
  • Die Abschnitte 12, 13, 14, 15 bleiben jedoch durch das Dielektrikum 31, 32, 33 miteinander stabil verbunden. Der Abschnitt 11 bleibt mit den Abschnitten 12, 13, 14, 15 durch einen in der gezeigten Schnittansicht nicht gezeigten Dielektrikumsabschnitt fest verbunden.
  • Da in die Vertiefung 71 gemäß 4d kein Dielektrikum eingefüllt wurde, entsteht nach dem Zurückschleifen eine Öffnung 19, in der später der Halbleiterchip 50 gemäß 1 platziert werden kann.
  • Die elektrisch leitenden Abschnitte 11, 12, 13, 14, 15 und die aus dem Dielektrikum gebildeten Abschnitte 31, 32, 33 bilden die mit demselben Bezugszeichen versehen Abschnitte der Leiterplatte 1 gemäß 1.
  • Optional kann die erste Seite 17 des Sinterkörpers 90 nach dem Einfüllen des Dielektrikums 31, 32, 33 noch plan geschliffen werden. Das Beschleifen der ersten und zweiten Seite 16, 17 wird dabei derart ausgeführt, dass eine vorgegebene Dicke d3 der herzustellenden Leiterplatte 1 erreicht wird. Die Dicke d3 ist vorgegeben und richtet sich nach der Geometrie der Anordnung gemäß 1.
  • 4f zeigt die Anordnung gemäß 4e, auf die zur Herstellung der Dielektrikumsschicht 39 gemäß 1 – wie oben bereits im Detail erläutert – auf die erste Seite 16 oberhalb des elektrisch leitenden Abschnitts 13 eine Paste mit vorzugsweise hoher Dielektrizitätskonstante aufgedruckt wurde.
  • Wie 4g im Ergebnis zeigt, wird danach auf die erste Seite 16 gemäß 4f eine Widerstandsschicht 18 aufgedruckt, die den elektrisch leitenden Abschnitt 12 kontaktiert. Des Weiteren erstreckt sich ein Abschnitt 18a der Widerstandsschicht 18 bis über die Dielektrikumsschicht 39 und bildet zusammen mit dem elektrisch leitenden Abschnitt 13 einen Kondensator 6.
  • Das Aufdrucken der Dielektrikumsschicht 39 und/oder der Widerstandsschicht 18 erfolgt vorzugsweise nach dem Planarisieren der ersten Seite 16, kann jedoch sowohl vor als auch nach dem Zurückschleifen der zweiten Seite 17 erfolgen.
  • Anschließend werden die elektrisch leitenden Abschnitte 11, 12, 13, 14, 15 auf der zweiten Seite 17 noch mit einem Lot 60, 62, 63, 64, 65 versehen. Dies kann auf einfache Weise durch Benetzen der zweiten Seite 17 mit flüssigem Lot, beispielsweise mit Zinn oder mit einem zinnhaltigen Lot, erfolgen, da ein solches nur an den elektrisch leitenden Abschnitten 11, 12, 13, 14, 15, nicht jedoch an den Abschnitten 31, 32, 33 des Dielektrikums anhaftet.
  • Selbstverständlich kann eine derart hergestellte Leiterplatte 1 auch auf beiden Seiten 16, 17, z. B. durch Eintauchen in flüssiges Lot, mit Lot versehen werden.
  • Die fertiggestellte Leiterplatte 1 mit den Lotabschnitten 60, 62, 63, 64, 65 ist in 4h gezeigt.
  • Alternativ zu Lot können auch Schichten für eutektische Bondverfahren auf die Oberfläche aufgebracht werden, insbesondere Legierungen auf der Basis von Silber-(Ag-) und/oder Gold-(Au-)haltigen Schichten.
  • Des weiteren kann der Sinterkörper zur Herstellung einer Leiterplatte anstelle aus den beschriebenen, miteinander versinterten Hybridfasern auch aus einem versinterten Gemenge aus Kohlefasern und einem Metall, vorzugsweise Kupfer oder einem kupferhaltigen Metall hergestellt werden. Für die Abmessungen der hierbei verwendeten Kohlefasern und den bevorzugten Volumenanteil des Metalls am Gesamtvolumen aus den Kohlefasern und dem Metall, sowie für die Sintertemperaturen und den Sinterdruck gelten dieselben Werte wie für die Herstellung des Sinterkörpers aus den beschriebenen Hybridfasern.

Claims (31)

  1. Leistungshalbleitermodul mit einem bonddrahtlos angeschlossenen steuerbaren Halbleiterchip (50), einer ersten Leiterplatte (1), einer zweiten Leiterplatte (2), sowie mit einem oder mehreren passiven Bauelementen (13, 18), wobei – ein erster Lastanschluss (51) des Halbleiterchips (50) mit einer Leiterschicht (3) fest verbunden ist, – die erste Leiterplatte (1) zumindest abschnittweise zwischen der zweiten Leiterplatte (2) und der Leiterschicht (3) angeordnet ist und eine Leiterbahnstruktur (12, 13, 14, 15) aufweist, sowie eine Öffnung (19), in der der Halbleiterchip (50) angeordnet ist, – die zweite Leiterplatte (2) eine Leiterbahnstruktur (21, 22, 23, 24) aufweist, wobei – in der ersten Leiterplatte (1) eine elektrisch leitende Verbindung (13) ausgebildet ist, die sich zwischen zwei einander gegenüberliegenden Seiten der ersten Leiterplatte (1) erstreckt und die die Leiterbahnstruktur (22) der zweiten Leiterplatte (2) elektrisch leitend mit der Leiterschicht (3) verbindet, und – das eine passive Bauelement (13, 18) oder jedes der mehreren passiven Bauelemente entweder auf der ersten Leiterplatte (1) oder auf der zweiten Leiterplatte (2) angeordnet ist.
  2. Leistungshalbleitermodul nach Anspruch 1, bei dem die Leiterbahnstruktur (12, 13, 14, 15) der ersten Leiterplatte (1) wenigstens einen Abschnitt (12, 13, 14, 15) aufweist, der einstückig ausgebildet ist und der sich durchgehend zwischen zwei einander gegenüberliegenden Seiten (16, 17) der ersten Leiterplatte (1) erstreckt.
  3. Leistungshalbleitermodul nach Anspruch 1 oder 2, bei dem die Leiterbahnstruktur (21, 22, 23, 24) der zweiten Leiterplatte (2) wenigstens einen Abschnitt (21, 22, 23, 24) aufweist, der einstückig ausgebildet ist und der sich durchgehend zwischen zwei einander gegenüberliegenden Seiten der zweiten Leiterplatte (2) erstreckt.
  4. Leistungshalbleitermodul nach einem der vorangehenden Ansprüche mit einem auf der ersten Leiterplatte (1) oder auf der zweiten Leiterplatte (2) angeordneten elektrischen Widerstand (18)
  5. Leistungshalbleitermodul nach Anspruch 4, bei dem der elektrische Widerstand (18) als gedrucktes Bauelement ausgebildet ist.
  6. Leistungshalbleitermodul nach einem der vorangehenden Ansprüche, bei dem ein Kondensatorabschnitt (12) der Leiterbahnstruktur der ersten Leiterplatte (1) oder ein Kondensatorabschnitt der Leiterbahnstruktur der zweiten Leiterplatte zusammen mit einer elektrisch leitenden Schicht, die aus einer elektrisch leitenden Paste (18) gebildet ist, einen gedruckten Kondensator (13, 18) bildet.
  7. Leistungshalbleitermodul nach Anspruch 6, bei dem zwischen dem Kondensatorabschnitt (12) und der elektrisch leitenden Paste (18) eine Barium-Titanat-Schicht (39) angeordnet ist.
  8. Leistungshalbleitermodul nach Anspruch 7, bei dem der Barium-Titanat-Schicht (39) Bariumoxid (BaO) und/oder Lanthanoxid (La2O3) und/oder Neodymoxid (Nd2O5) beigemischt ist.
  9. Leistungshalbleitermodul nach einem der vorangehenden Ansprüche, bei dem auf der ersten Leiterplatte (1) oder auf der zweiten Leiterplatte (2) ein elektrischer Widerstand (13) und ein Kondensator (13, 18) aufgedruckt und zu einem Tiefpass oder zu einem Hochpass verschaltet sind.
  10. Leistungshalbleitermodul nach einem der vorangehenden Ansprüche, bei dem ein zweiter Lastanschluss (52) des Halbleiterchips (50) mit der Leiterbahnstruktur (21, 22, 23, 24) der zweiten Leiterplatte (2) fest verbunden ist.
  11. Leistungshalbleitermodul nach Anspruch 10, bei dem der erste Lastanschluss (51) und der zweite Lastanschluss (52) auf einander gegenüberliegenden Seiten des Halbleiterchips (50) angeordnet sind.
  12. Leistungshalbleitermodul nach einem der vorangehenden Ansprüche, bei dem der Halbleiterchip (50) zumindest abschnittweise zwischen der zweiten Leiterplatte (2) und der Leiterschicht (3) angeordnet ist.
  13. Leistungshalbleitermodul nach einem der vorangehenden Ansprüche, bei dem die Leiterschicht (3) auf einer isolierenden Trägerplatte (4) angeordnet ist.
  14. Leistungshalbleitermodul nach Anspruch 13, bei dem die isolierende Trägerplatte (4) Aluminiumoxid (Al2O3) aufweist oder daraus gebildet ist.
  15. Leistungshalbleitermodul nach Anspruch 13 oder 14, bei dem die Leiterschicht (3) aus miteinander versinterten Hybridfasern (80) besteht, welche aus Kohlefasern (82) gebildet sind, die von einer Metallisierung (81) umhüllt sind.
  16. Leistungshalbleitermodul nach Anspruch 15, bei dem die Metallisierung (81) Kupfer oder eine Kupferlegierung aufweist oder daraus gebildet ist.
  17. Leistungshalbleitermodul nach Anspruch 15 oder 16, bei dem die elektrisch isolierende Trägerplatte (4) und die Lei terschicht (3) mittels einer Spinell-Verbindung verbunden sind.
  18. Leistungshalbleitermodul nach einem der vorangehenden Ansprüche, bei dem die Leiterschicht (3) aus Silber, Kupfer oder einer Legierung mit zumindest einem dieser Materialien gebildet ist.
  19. Leistungshalbleitermodul nach einem der vorangehenden Ansprüche, bei dem die erste Leiterplatte (1) und/oder die zweite Leiterplatte (2) aus jeweils einem elektrisch leitenden Grundkörper (90) gebildet sind.
  20. Leistungshalbleitermodul nach Anspruch 19, bei dem zumindest ein elektrisch leitender Grundkörper (90) aus Kohlefasern (82) besteht, die von einer Schicht aus einem Metall (81) umhüllt sind oder die mit einem Pulver oder einem Granulat aus einem Metall vermischt und zusammen mit dem Metall gesintert sind.
  21. Leistungshalbleitermodul nach Anspruch 20, bei dem das Metall Kupfer oder eine Kupferlegierung enthält oder daraus gebildet ist.
  22. Leistungshalbleitermodul nach einem der Ansprüche 19 bis 21, bei dem die erste Leiterplatte (1) und/oder die zweite Leiterplatte (2) aus dem elektrisch leitenden Grundkörper (90) gebildete Abschnitte (11, 12, 13, 14, 21, 22, 23, 24) aufweisen, die durch ein Dielektrikum (31, 32, 33, 34, 41, 42, 43) elektrisch voneinander isoliert sind.
  23. Leistungshalbleitermodul nach Anspruch 22, bei dem das Dielektrikum (31, 32, 33, 41, 42, 43) Glas, ein Glasgewebe oder eine Kunststoffpressmasse ist.
  24. Leistungshalbleitermodul nach einem der vorangehenden Ansprüche, bei dem die erste Leiterplatte (1) und/oder die zweite Leiterplatte (2) eine Dicke von 50 µm bis 350 µm aufweisen.
  25. Leistungshalbleitermodul nach einem der vorangehenden Ansprüche, das bonddrahtlos ausgebildet ist.
  26. Verfahren zur Herstellung eines Leistungshalbleitermoduls gemäß einem der vorangehenden Ansprüche mit folgenden Schritten: (a) Herstellen einer ersten Leiterplatte (1) mit folgenden Teilschritten: – Bereitstellen eines flächigen, elektrisch leitenden ersten Grundkörpers (90), der eine erste Seite (16) mit einer ersten Vertiefung (71) und wenigstens einer weiteren Vertiefung (72, 73, 74) aufweist, – Einfüllen eines Dielektrikums (31, 32, 33) in die wenigstens eine weitere Vertiefung (72, 73, 74), – Zurückschleifen des Grundkörpers (90) ausgehend von einer der ersten Seite (16) gegenüberliegenden zweiten Seite (17) wenigstens so weit, dass aus der ersten Vertiefung (71) eine zwischen der ersten Seite (16) und der zweiten Seite (17) durchgehende Öffnung entsteht und dass sich das Dielektrikum (31, 32, 33) von der ersten Seite (16) bis zu der zweiten Seite (17) erstreckt und der Grundkörper (90) in wenigstens zwei voneinander beabstandete Abschnitte (11, 12, 13, 14, 15) aufgeteilt wird, die durch das Dielektrikum (31, 32, 33) miteinander verbunden sind, und (b) Positionieren eines Halbleiterchips (50) in der Öffnung (19).
  27. Verfahren nach Anspruch 26, mit folgenden Schritten: (a) Herstellen einer zweiten Leiterplatte (2) mit folgenden Teilschritten: – Bereitstellen eines flächigen, elektrisch leitenden zweiten Grundkörpers, der eine erste Seite (26) mit wenigstens einer Vertiefung aufweist, – Einfüllen eines Dielektrikums (41, 42, 43) in die wenigstens eine Vertiefung, – Zurückschleifen des zweiten Grundkörpers ausgehend von einer der ersten Seite (26) gegenüberliegenden zweiten Seite (27) wenigstens so weit, dass sich das Dielektrikum (41, 42, 43) von der ersten Seite (26) bis zu der zweiten Seite (27) erstreckt und der Grundkörper in wenigstens zwei voneinander beabstandete Abschnitte (21, 22, 23, 24) aufgeteilt wird, die durch das Dielektrikum (41, 42, 43) miteinander verbunden sind, (b) Positionieren der zweiten Leiterplatte (2) auf der ersten Seite (16) der ersten Leiterplatte (1), und (c) Bonddrahtfreies elektrisches und/oder mechanisches Verbinden des Halbleiterchips (50) mit zumindest einem Abschnitt (21, 22) der zweiten Leiterplatte (2).
  28. Verfahren nach Anspruch 26 oder 27, bei dem das Dielektrikum (31, 32, 33, 41, 42, 43) aus Glas, einem Glasgewebe, einer Pressmasse oder einem Imid gebildet ist.
  29. Verfahren nach einem der Ansprüche 26 bis 28, bei dem der Grundkörper (90) aus Kohlefasern (82) besteht, die von einer Schicht aus einem Metall (81) umhüllt sind oder die mit einem Pulver oder einem Granulat aus einem Metall vermischt und zusammen mit dem Metall gesintert sind.
  30. Verfahren nach Anspruch 29, bei dem das Metall Kupfer oder eine Kupferlegierung aufweist oder daraus gebildet ist.
  31. Verfahren nach Anspruch 29 oder 30, bei dem die wenigstens eine Vertiefung (72, 73, 74), in die das Dielektrikum (31, 32, 33) eingefüllt wird, bei der Herstellung des Grundkörpers (90) dadurch erzeugt wird, dass die Hybridfasern (80) in einer Negativform (95) gepresst und versintert werden.
DE102005047106A 2005-09-30 2005-09-30 Leistungshalbleitermodul und Verfahren zur Herstellung Expired - Fee Related DE102005047106B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102005047106A DE102005047106B4 (de) 2005-09-30 2005-09-30 Leistungshalbleitermodul und Verfahren zur Herstellung
US11/536,384 US7916493B2 (en) 2005-09-30 2006-09-28 Power semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005047106A DE102005047106B4 (de) 2005-09-30 2005-09-30 Leistungshalbleitermodul und Verfahren zur Herstellung

Publications (2)

Publication Number Publication Date
DE102005047106A1 DE102005047106A1 (de) 2007-04-19
DE102005047106B4 true DE102005047106B4 (de) 2009-07-23

Family

ID=37896228

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005047106A Expired - Fee Related DE102005047106B4 (de) 2005-09-30 2005-09-30 Leistungshalbleitermodul und Verfahren zur Herstellung

Country Status (2)

Country Link
US (1) US7916493B2 (de)
DE (1) DE102005047106B4 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9536851B2 (en) 2014-09-05 2017-01-03 Infineon Technologies Ag Preform structure for soldering a semiconductor chip arrangement, a method for forming a preform structure for a semiconductor chip arrangement, and a method for soldering a semiconductor chip arrangement
DE102017203832B3 (de) * 2017-03-08 2018-05-03 Vega Grieshaber Kg Gehäuse für einen Hochfrequenzchip
DE102022120293A1 (de) 2022-08-11 2024-02-22 Rolls-Royce Deutschland Ltd & Co Kg Verfahren zur Herstellung einer Leiterplattenanordnung

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7687895B2 (en) * 2007-04-30 2010-03-30 Infineon Technologies Ag Workpiece with semiconductor chips and molding, semiconductor device and method for producing a workpiece with semiconductors chips
DE102007020656B4 (de) 2007-04-30 2009-05-07 Infineon Technologies Ag Werkstück mit Halbleiterchips, Halbleiterbauteil und Verfahren zur Herstellung eines Werkstücks mit Halbleiterchips
US20090115052A1 (en) * 2007-05-25 2009-05-07 Astralux, Inc. Hybrid silicon/non-silicon electronic device with heat spreader
DE102007031490B4 (de) 2007-07-06 2017-11-16 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleitermoduls
US8102045B2 (en) * 2007-08-08 2012-01-24 Infineon Technologies Ag Integrated circuit with galvanically bonded heat sink
US20090161318A1 (en) * 2007-12-19 2009-06-25 Dialogic Corporation Thermal management systems and methods
US8507320B2 (en) * 2008-03-18 2013-08-13 Infineon Technologies Ag Electronic device including a carrier and a semiconductor chip attached to the carrier and manufacturing thereof
US7767495B2 (en) 2008-08-25 2010-08-03 Infineon Technologies Ag Method for the fabrication of semiconductor devices including attaching chips to each other with a dielectric material
US8293586B2 (en) * 2008-09-25 2012-10-23 Infineon Technologies Ag Method of manufacturing an electronic system
DE102009000883B4 (de) * 2009-02-16 2010-11-04 Semikron Elektronik Gmbh & Co. Kg Substrat zur Aufnahme mindestens eines Bauelements und Verfahren zur Herstellung eines Substrats
EP2270855A1 (de) * 2009-06-29 2011-01-05 ABB Research Ltd. Elektrisches Modul
DE202009009087U1 (de) * 2009-07-01 2010-12-09 Aizo Ag Deutschland Eingebetteter Sandwich-Hybridschaltkreis
US8673689B2 (en) * 2011-01-28 2014-03-18 Marvell World Trade Ltd. Single layer BGA substrate process
JP2013115083A (ja) * 2011-11-25 2013-06-10 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
US8786111B2 (en) 2012-05-14 2014-07-22 Infineon Technologies Ag Semiconductor packages and methods of formation thereof
DE102012106045A1 (de) 2012-07-05 2014-01-23 Karlsruher Institut für Technologie Bewegungs- und Lageerkennungssensor umfassend einen Halbleiter-Chip
CN103068154A (zh) * 2012-12-19 2013-04-24 浙江远大电子开发有限公司 铝基电路板及其制造方法
AT514085B1 (de) * 2013-06-11 2014-10-15 Austria Tech & System Tech Leistungsmodul
EP3439028A1 (de) * 2017-08-03 2019-02-06 Siemens Aktiengesellschaft Leistungsmodul mit mindestens einem leistungshalbleiter
JP7100980B2 (ja) 2018-01-22 2022-07-14 ローム株式会社 Ｌｅｄパッケージ

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DD242308A1 (de) * 1985-11-08 1987-01-21 Werk Fernsehelektronik Veb Multichiphybridbaustein
DE3538933A1 (de) * 1985-11-02 1987-05-14 Bbc Brown Boveri & Cie Leistungshalbleitermodul
DE69115799T2 (de) * 1990-08-28 1996-07-11 Ibm Herstellung von Halbleiterpackungen
DE19617055C1 (de) * 1996-04-29 1997-06-26 Semikron Elektronik Gmbh Halbleiterleistungsmodul hoher Packungsdichte in Mehrschichtbauweise
DE10037819A1 (de) * 2000-08-03 2002-02-14 Bosch Gmbh Robert Verfahren zur Herstellung von Schaltungsträgern
DE10248683A1 (de) * 2002-10-18 2004-04-29 Robert Bosch Gmbh Passive Bauelemente zur Integration in ein Schaltungsmodul

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02148789A (ja) 1988-03-11 1990-06-07 Internatl Business Mach Corp <Ibm> 電子回路基板
WO1995025346A1 (de) 1994-03-16 1995-09-21 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Elektrische verbindungen in hochdichter rasteranordnung
KR100398714B1 (ko) * 1994-09-20 2003-11-14 가부시끼가이샤 히다치 세이사꾸쇼 반도체장치및그의실장구조체
DE19640192A1 (de) 1996-09-30 1998-04-02 Bosch Gmbh Robert Verfahren zur Flip-Chip-Montage
EP0942392A3 (de) * 1998-03-13 2000-10-18 Kabushiki Kaisha Toshiba Chipkarte
JP3424742B2 (ja) * 1998-11-11 2003-07-07 株式会社村田製作所 正の抵抗温度特性を有する積層型半導体セラミック電子部品
US6329603B1 (en) * 1999-04-07 2001-12-11 International Business Machines Corporation Low CTE power and ground planes
DE10019483A1 (de) 2000-04-19 2001-10-31 Infineon Technologies Ag Halbleiterbauelement mit mehreren Halbleiterchips
JP3796099B2 (ja) * 2000-05-12 2006-07-12 新光電気工業株式会社 半導体装置用インターポーザー、その製造方法および半導体装置
DE10159020C1 (de) 2001-11-30 2003-03-20 Semikron Elektronik Gmbh Schaltungsanordnung und Verfahren zur Überwachung von Leistungshalbleiterbauelementen
DE10249854B4 (de) 2002-10-25 2005-06-16 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Leistungshalbleiter-Baugruppe
DE10249855B4 (de) 2002-10-25 2005-12-15 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Werkstoff zum Zuführen von Strom auf Halbleiter-Bauelemente und Verfahren zum Herstellen eines solchen
US7444727B2 (en) * 2006-03-10 2008-11-04 Motorola, Inc. Method for forming multi-layer embedded capacitors on a printed circuit board
JP2008135627A (ja) * 2006-11-29 2008-06-12 Nec Electronics Corp 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3538933A1 (de) * 1985-11-02 1987-05-14 Bbc Brown Boveri & Cie Leistungshalbleitermodul
DD242308A1 (de) * 1985-11-08 1987-01-21 Werk Fernsehelektronik Veb Multichiphybridbaustein
DE69115799T2 (de) * 1990-08-28 1996-07-11 Ibm Herstellung von Halbleiterpackungen
DE19617055C1 (de) * 1996-04-29 1997-06-26 Semikron Elektronik Gmbh Halbleiterleistungsmodul hoher Packungsdichte in Mehrschichtbauweise
DE10037819A1 (de) * 2000-08-03 2002-02-14 Bosch Gmbh Robert Verfahren zur Herstellung von Schaltungsträgern
DE10248683A1 (de) * 2002-10-18 2004-04-29 Robert Bosch Gmbh Passive Bauelemente zur Integration in ein Schaltungsmodul

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9536851B2 (en) 2014-09-05 2017-01-03 Infineon Technologies Ag Preform structure for soldering a semiconductor chip arrangement, a method for forming a preform structure for a semiconductor chip arrangement, and a method for soldering a semiconductor chip arrangement
DE102017203832B3 (de) * 2017-03-08 2018-05-03 Vega Grieshaber Kg Gehäuse für einen Hochfrequenzchip
US10365145B2 (en) 2017-03-08 2019-07-30 Vega Grieshaber Kg Housing for a high-frequency chip
DE102022120293A1 (de) 2022-08-11 2024-02-22 Rolls-Royce Deutschland Ltd & Co Kg Verfahren zur Herstellung einer Leiterplattenanordnung

Also Published As

Publication number Publication date
US7916493B2 (en) 2011-03-29
DE102005047106A1 (de) 2007-04-19
US20070076390A1 (en) 2007-04-05

Similar Documents

Publication Publication Date Title
DE102005047106B4 (de) Leistungshalbleitermodul und Verfahren zur Herstellung
DE102005008491B4 (de) Leistungs-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102010044709B4 (de) Leistungshalbleitermodul mit Metallsinterverbindungen sowie Herstellungsverfahren
DE10306643B4 (de) Anordnung in Druckkontaktierung mit einem Leistungshalbleitermodul
DE10102621B4 (de) Leistungsmodul
WO2009132922A2 (de) Substrat-schaltungsmodul mit bauteilen in mehreren kontaktierungsebenen
DE102005036116A1 (de) Leistungshalbleitermodul
DE102015208348B3 (de) Leistungsmodul sowie Verfahren zum Herstellen eines Leistungsmoduls
DE102004021054B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
EP3437112B1 (de) Kondensatoranordnung
DE102004018477B4 (de) Halbleitermodul
WO2009016039A1 (de) Elektronischer baustein mit zumindest einem bauelement, insbesondere einem halbleiterbauelement, und verfahren zu dessen herstellung
DE102014010373A1 (de) Elektronisches Modul für ein Kraftfahrzeug
DE102016214607B4 (de) Elektronisches Modul und Verfahren zu seiner Herstellung
DE102014209690B4 (de) Kommutierungszelle
EP2875514B1 (de) Elektrisches bauelement umfassend ein anschlusselement mit einem kunststoffkörper
EP2382654A1 (de) Hochtemperaturbeständige lötmittelfreie bauelementstruktur und verfahren zum elektrischen kontaktieren
DE10035170B4 (de) Keramikkörper mit Temperiervorrichtung, Verfahren zum Herstellen und Verwendung des Keramikkörpers
EP3384527B1 (de) Elektronisches leistungsmodul
WO2019063533A1 (de) Bauelement und verfahren zu dessen herstellung
DE102016125657B4 (de) Verfahren zur herstellung einer elektronikbaugruppe und elektronikbaugruppe
EP2964004A2 (de) Elektronische bauteilanordnung
DE10217214B4 (de) Kühlanordnung für eine Schaltungsanordnung
DE202015001441U1 (de) Leistungshalbleitermodul mit kombinierten Dickfilm- und Metallsinterschichten
DE10121969C1 (de) Schaltungsanordnung in Druckkontaktierung und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee