DE102006023609A1 - Programmable resistive memory cell for use in e.g. flash RAM, has programmable layer surrounded by insulating layer, where resistance of programmable layer and temperature dependence of resistance are adjusted by metal oxides - Google Patents

Programmable resistive memory cell for use in e.g. flash RAM, has programmable layer surrounded by insulating layer, where resistance of programmable layer and temperature dependence of resistance are adjusted by metal oxides Download PDF

Info

Publication number
DE102006023609A1
DE102006023609A1 DE102006023609A DE102006023609A DE102006023609A1 DE 102006023609 A1 DE102006023609 A1 DE 102006023609A1 DE 102006023609 A DE102006023609 A DE 102006023609A DE 102006023609 A DE102006023609 A DE 102006023609A DE 102006023609 A1 DE102006023609 A1 DE 102006023609A1
Authority
DE
Germany
Prior art keywords
layer
transition metal
programmable
memory cell
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102006023609A
Other languages
German (de)
Inventor
Klaus Ufert
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102006023609A priority Critical patent/DE102006023609A1/en
Publication of DE102006023609A1 publication Critical patent/DE102006023609A1/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/026—Formation of the switching material, e.g. layer deposition by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of the switching material, e.g. post-treatment, doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/066—Patterning of the switching material by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Abstract

The memory cell has a programmable resistance layer (11) surrounded by an insulating layer. The programmable resistance layer is provided with transition metal oxides, which are formed by transition metals such as chromium. One of the transition metal oxides is oxidized in a highest oxidation degree. An initial electrical resistance of the programmable resistance layer at an ambient temperature and the temperature dependence of the resistance of the programmable resistance layer are adjusted by the transition metal oxides. An independent claim is also included for a method for manufacturing a resistive memory cell.

Description

Die Erfindung betrifft eine programmierbare resistive Speicherzelle mit einer programmierbaren Widerstandsschicht, sowie ein Verfahren zur Herstellung einer resistiven Speicherzelle mit einer programmierbaren Widerstandsschicht.The The invention relates to a programmable resistive memory cell with a programmable resistive layer, as well as a process for producing a resistive memory cell with a programmable Resistance layer.

Herkömmliche elektronische Datenspeicher, wie beispielsweise der Dynamic Random Access Memory (DRAM) oder das Flash-RAM, stoßen zunehmend an Grenzen, wenn sie modernen Anforderungen gerecht werden sollen. Herkömmliche Konzepte zur elektronischen Datenspeicherung, wie sie auch beim DRAM oder Flash-RAM zum Einsatz kommen, speichern Informationseinheiten in Kondensatoren, wobei ein geladener bzw. ungeladener Zustand eines Kondensators etwa die beiden logischen Zustände „1" oder „0" darstellen kann.conventional Electronic data storage, such as the Dynamic Random Access Memory (DRAM) or Flash RAM are increasingly reaching their limits when They should meet modern requirements. conventional Concepts for electronic data storage, as with the DRAM or flash RAM are used to store information units in capacitors, wherein a charged or uncharged state of a capacitor can represent about the two logic states "1" or "0".

Im Falle des DRAM sind die Kondensatoren extrem klein ausgeführt, um eine hohe Informationsdichte und Integration zu erreichen und erfordern daher ein ständiges Auffrischen des gespeicherten Informationsinhalts. Dies erfordert neben zusätzlichen Speicher-Controllern zur Auffrischung auch einen erheblichen Energiebedarf. Das Flash-RAM behält zwar den in ihm gespeicherten Informationsgehalt auch ohne Zufuhr von Energie, jedoch benötigen die einzelnen Flash-RAM-Speicherzellen eine hohe Spannung zum Schreiben einer Information und die Anzahl der möglichen Schaltzyklen ist begrenzt. Moderne elektronische Datenspeicher müssen daher in der Lage sein, eine hohe Informationsdichte, eine kurze Zugriffszeit und eine Nichtflüchtigkeit zu vereinen. Die Nichtflüchtigkeit bezeichnet hier die Eigenschaft eines elektronischen Datenspeichers, dass dieser den Informationsgehalt auch ohne Energiezufuhr von außen eine längere Zeit zuverlässig abspeichern kann.in the In the case of the DRAM, the capacitors are made extremely small to to achieve and require a high density of information and integration therefore a permanent one Refresh the stored information content. This requires in addition to additional memory controllers for refreshment also a considerable energy requirement. The flash RAM keeps though the information content stored in it even without supply of Energy, however, need the individual flash RAM memory cells have a high voltage for writing information and the number of possible switching cycles is limited. Modern electronic data storage systems must therefore be able to a high information density, a short access time and a non-volatility to unite. The non-volatility here denotes the property of an electronic data store that this the information content even without external energy input longer Time reliable can save.

Die Anforderungen hinsichtlich der Integrationsdichte und der Nichtflüchtigkeit werden vor allem bei portablen Anwendungen deutlich, da dort sowohl der verfügbare Platz beschränkt ist als auch die als Stromversorgung dienenden Batterien nur eine beschränkte Energie und Spannung bereitstellen können. Um die Nichtflüchtigkeit mit einer kurzen Zugriffszeit und einer hohen Integration zu verbinden, wird in Wissenschaft und Industrie intensiv an Alternativen für den DRAM oder den Flash-RAM gearbeitet. Unter Anderem stellen dabei die so genannten resistiven elektronischen Speicher ein vielversprechendes Konzept dar.The Requirements for integration density and non-volatility are particularly evident in portable applications, since there both the available Limited space is as well as serving as a power supply batteries only one limited Can provide energy and voltage. To the non-volatility with a short access time and a high integration will be in science and industry intensively on alternatives for the DRAM or the flash RAM worked. Among other things, make the so-called resistive electronic memory is a promising concept.

Neben beispielsweise Festkörperelektrolyten, Phasenübergangszellen und anderen speziellen Materialien kann auch in Übergangsmetalloxidschichten ein entsprechender hoch- und niederohmiger elektrischer Zustand zuverlässig und stabil einer derartigen Oxidschicht aufgeprägt werden. Einem niederohmigen Zustand kann so beispielsweise ein logischer Zustand „1", und einem hochohmigen Zustand ein logischer Zustand „0" zugeordnet werden. Derartige Schichten erlauben des Weiteren auch eine Differenzierung mehrerer resistiver Zustände, sodass in einer Zelle auch mehrere zuverlässig unterscheidbare logische Zustände abgespeichert werden können, was auch als Multibitfähigkeit bezeichnet wird.Next for example, solid-state electrolytes, Phase transition cells and other special materials can also be used in transition metal oxide layers a corresponding high and low impedance electrical state reliable and stably impressed on such an oxide layer. A low impedance State can thus, for example, a logic state "1", and a high-impedance State are assigned a logical state "0." Such Layers also allow a differentiation of several resistive states, so in a cell also several reliably distinguishable logical conditions can be saved what also as a multi-capability referred to as.

Die Informationsspeicherung in einer Übergangsmetalloxid-(ÜMO)-schicht basiert auf dem Prinzip, dass in einem ÜMO durch lokale Erwärmung ein niederohmiges Filament gebildet werden kann. Die lokale Erwärmung wird durch einen Strom durch das initial hochohmige ÜMO erzeugt. Das Filament schließt dadurch das ansonsten hochohmige ÜMO kurz und verändert dadurch den effektiven elektrischen Widerstand wesentlich. Durch Anlegen einer Spannung kann ein hinreichend geringer Messstrom zur Bestimmung des resistiven und damit logischen Zustands einer ÜMO-Speicherzelle bestimmt werden. Ein bestehendes Filament kann durch einen hinreichend hohen Strom wieder unterbrochen werden und die ÜMO-Speicherzelle kehrt damit in einen hochohmigen Zustand zurück. Dieser Prozess ist reversibel und ist auch bereits für technisch relevante Wiederholraten im Bereich von 106 demonstriert worden. Eine ÜMO-Speicherzelle wird dabei in der Regel aus einer unteren Elektrode, einer oberen Elektrode und einer dünnen dazwischen angeordneten ÜMO-Schicht gebildet. Die minimale Größe einer derartigen ÜMO-Speicherzelle ist dabei hauptsächlich durch lithographische Beschränkungen hinsichtlich der Strukturierung der Elektroden gegeben.The information storage in a transition metal oxide (TMO) layer is based on the principle that a low-resistance filament can be formed in a TMO by local heating. The local heating is generated by a current through the initially high-resistance ÜMO. The filament thereby short-circuits the otherwise high-resistance ÜMO and thereby substantially changes the effective electrical resistance. By applying a voltage, a sufficiently low measuring current can be determined to determine the resistive and therefore logical state of a ÜMO memory cell. An existing filament can be interrupted again by a sufficiently high current and the ÜMO memory cell thus returns to a high-impedance state. This process is reversible and has already been demonstrated for technically relevant repetition rates in the range of 10 6 . A ÜMO memory cell is usually formed from a lower electrode, an upper electrode and a thin ÜMO layer arranged therebetween. The minimum size of such a ÜMO memory cell is given mainly by lithographic limitations with regard to the structuring of the electrodes.

Ein einzelnes Filament, das den elektrischen Widerstand einer ÜMO-Speicherzelle wesentlich absenkt, ist dabei oft viel kleiner im Querschnitt als die Kontaktfläche der Elektroden, die durch moderne Lithografie- und Strukturierungsverfahren hergestellt werden. Es bilden sich während des Programmierens einer ÜMO-Speicherzelle zunächst mehrere Filamente aus, bis dass ein erstes Filament die obere und die untere Elektrode kurzschließt. Damit endet auch die weitere Ausbildung der übrigen Filamente, die ab dem Kurzschluss durch das erste zusammenhängende Filament nicht weiter wachsen. Ist ein erstes zusammenhängendes Filament einmal ausgebildet, so kann dieses Filament durch einen entsprechenden Löschstrom wieder unterbrochen werden. Die so resultierende Unterbrechung des Filaments führt die ÜMO-Speicherzelle wieder in einen hochohmigen Zustand zurück.One single filament, the electrical resistance of a ÜMO memory cell significantly lower, is often much smaller in cross-section than the contact surface the electrodes produced by modern lithography and structuring techniques getting produced. They form during programming of a TMO memory cell first several filaments out until a first filament is the top and the lower electrode shorts. This completes the further training of the other filaments, starting from the Short circuit through the first continuous filament not further to grow. Is a first continuous filament once formed, so this filament can by a corresponding extinguishing current be interrupted again. The resulting interruption of the Filaments leads the TMO memory cell back to a high-impedance state.

Ein erneutes Programmieren der ÜMO-Speicherzelle in einen niederohmigen Zustand kann sich daher auf eine Veränderung des Widerstands in jenem Bereich des initial ausgebildeten Filaments beschränken, und erfordert daher wesentlich weniger Energie und Zeit als ein erstes Überführen der ÜMO-Speicherzelle von einem initialen hochohmigen Zustand in einen niederohmigen Zustand. Das erste Ausbilden von Filamenten erfordert in der Regel, abhängig von der Defektkonzentration, eine wesentlich höhere Programmierspannungen als das Hin- und Herschalten einer ÜMO-Speicherzelle während des regulären Betriebs. Ein erstes Programmieren mit einer hohen Spannung ist jedoch zunächst in der Regel notwendig.Reprogramming the ÜMO memory cell into a low-resistance state can therefore be based on a change in the resistance in that region of the initially formed filament Therefore, it requires much less energy and time than a first transfer of the UM memory cell from an initial high-impedance state to a low-impedance state. The first formation of filaments usually requires, depending on the defect concentration, a significantly higher programming voltages than switching a TMO memory cell back and forth during normal operation. A first programming with a high voltage, however, is usually necessary in the first place.

Die hohen initialen Programmierspannungen stehen jedoch im Konflikt mit der Integration von ÜMO-Speicherzellen. Umso kleiner ÜMO-Speicherzellen strukturiert werden, umso niedriger ist auch die Durchbruchspannung der verwendeten Isolatoren und der ÜMO-Schicht. Das Anlegen einer höheren Spannung im Bereich der Durchbruchsspannung verändert die Speicherzelle nachteilig und kann nach nur wenigen Schaltzyklen zu deren Ausfall führen.The however, high initial programming voltages are in conflict with the integration of UMM memory cells. The smaller ÜMO memory cells be structured, the lower the breakdown voltage the insulators used and the ÜMO layer. The creation of a higher voltage in the area of the breakdown voltage, the memory cell changes adversely and can lead to their failure after only a few switching cycles.

Herkömmliche ÜMO-Speicherzellen nutzen zur Senkung des initialen Widerstands und damit auch zur Senkung der erforderlichen initialen Programmierspannung ein Oxidationsdefizit der ÜMO-Schicht aus. Dabei wird das verwendete Übergangsmetalloxid mit weniger Sauerstoff als stöchiometrisch möglich ausgebildet. Hierdurch wird sowohl der initiale elektrische Widerstand bei Raumtemperatur als auch dessen Temperaturabhängigkeit gesenkt bzw. abgeflacht. Eine Charakterisierung der Temperaturabhängigkeit eines Widerstandes ρ(T) kann allgemein mit einer Aktivierungsenergie E durch ρ(T) = ρ0 exp{–E/(kT)} (1)angegeben werden, wobei k die Boltzmann-Konstante darstellt und näherungsweise 1,38 × 10–23 J/K beträgt, und wobei nach (1) der Widerstand ρ(T) für steigende Temperaturen T abfällt.Conventional UM memory cells use an oxidation deficit of the TMO layer to reduce the initial resistance and thus also to reduce the required initial programming voltage. In this case, the transition metal oxide used is formed with less oxygen than stoichiometrically possible. As a result, both the initial electrical resistance at room temperature and its temperature dependence are lowered or flattened. A characterization of the temperature dependence of a resistance ρ (T) can generally with an activation energy E by ρ (T) = ρ 0 exp {-E / (kT)} (1) where k represents the Boltzmann constant and is approximately 1.38 × 10 -23 J / K, and where, according to (1), the resistance ρ (T) decreases for increasing temperatures T.

Eine Erniedrigung der Temperaturabhängigkeit des Widerstandes führt dazu, dass die ÜMO-Schicht mit einer niedrigeren Spannung programmiert werden kann, und somit die erforderliche Programmierspannung auch während der Erwärmung abgesenkt werden kann. Bei der Ausbildung von sauerstoffdefizitären Übergangsmetalloxiden treten jedoch sowohl bei der Herstellung als auch beim regulären Betrieb Probleme auf. So ist die kontrollierte und wohl definierte sauerstoffdefizitäre Abscheidung von Übergangsmetalloxiden schwierig und nicht in befriedigender Weise reproduzierbar möglich. Ferner kann in die fertig strukturierte ÜMO-Speicherzelle Sauerstoff ein- bzw. aus der Zelle herausdiffundieren, und die elektrischen Eigenschaften der fertigen ÜMO-Speicherzelle können sich so a posteriori, insbesondere während nachfolgender Fertigungsschritte, die Teil eines sog. back-end of line (BEOL) sein können, oder auch während des Betriebs verändern.A Lowering the temperature dependence of resistance to that the ÜMO layer can be programmed with a lower voltage, and thus lowered the required programming voltage even during heating can be. In the formation of oxygen-deficient transition metal oxides However, both occur in the production as well as in regular operation Problems on. Such is the controlled and well-defined oxygen deficient deposition of transition metal oxides difficult and not reproducibly possible in a satisfactory manner. Further can oxygenate the finished structured OMO storage cell diffuse in and out of the cell, and the electrical Properties of the finished ÜMO storage cell can so a posteriori, especially during subsequent manufacturing steps, which may be part of a so-called back-end of line (BEOL), or even while change the operation.

Es ist daher Aufgabe der vorliegenden Erfindung, eine verbesserte programmierbare resistive Speicherzelle mit einer programmierbaren Widerstandsschicht bereitzustellen. Es ist ferner Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung einer programmierbaren resistiven Speicherzelle mit einer programmierbaren Widerstandsschicht bereitzustellen. Diese Aufgabe wird durch die programmierbare resistive Speicherzelle gemäß Anspruch 1 und dem Verfahren zur Herstellung einer programmierbaren resistiven Speicherzelle gemäß Anspruch 14 gelöst. Weitere vorteilhafte Ausgestaltungen der Erfindung sind in den abhängigen Ansprüchen angegeben.It It is therefore an object of the present invention to provide an improved programmable resistive memory cell with a programmable resistance layer provide. It is a further object of the present invention a method of making a programmable resistive To provide memory cell with a programmable resistance layer. This task is accomplished by the programmable resistive memory cell according to claim 1 and the method of making a programmable resistive Memory cell according to claim 14 solved. Further advantageous embodiments of the invention are specified in the dependent claims.

Gemäß einem ersten Aspekt der vorliegenden Erfindung ist eine programmierbare resistive Speicherzelle mit einer ersten Elektrode, einer programmierbaren Widerstandsschicht und mit einer zweiten Elektrode vorgesehen. Die programmierbaren Widerstandsschicht enthält dabei ein erstes Übergangsmetalloxid und ein zweites Übergangsmetalloxid.According to one The first aspect of the present invention is a programmable one resistive memory cell having a first electrode, a programmable Resistor layer and provided with a second electrode. The Programmable resistance layer contains a first transition metal oxide and a second transition metal oxide.

Gemäß einem zweiten Aspekt der vorliegenden Erfindung ist ein Verfahren zur Herstellung einer resistiven Speicherzelle vorgesehen, das die folgenden Schritte umfasst: Ausbilden einer ersten Elektrode, Ausbilden einer programmierbaren Widerstandsschicht und Ausbilden einer zweiten Elektrode, wobei die programmierbare Widerstandsschicht ein erstes Übergangsmetalloxid und ein zweites Übergangsmetalloxid enthält.According to one second aspect of the present invention is a method for Provided a resistive memory cell, the following Steps comprises: forming a first electrode, forming a programmable resistance layer and forming a second An electrode, wherein the programmable resistance layer is a first transition metal oxide and a second transition metal oxide contains.

Durch das erfindungsgemäße Vorsehen zweier Übergangsmetalloxide kann sowohl der initiale Widerstand der programmierbaren Widerstandsschicht bei Raumtemperatur als auch die Temperaturabhängigkeit des Widerstands der programmierbaren Widerstandsschicht eingestellt werden. Durch die Mischung eines ersten Übergangsmetalloxids mit einem höheren elektrischen initialen Widerstand bei Raumtemperatur und mit einer steileren Temperaturabhängigkeit mit einem zweiten Übergangsmetalloxid mit einem niedrigeren initialen elektrischen Widerstand bei Raumtemperatur und einer flacheren Temperaturabhängigkeit kann eine programmierbare Widerstandsschicht mit einem dazwischen liegenden initialen elektrischen Widerstand bei Raumtemperatur und einer dazwischen liegenden Temperaturabhängigkeit des Widerstandes ausgebildet werden. Damit werden die erforderlichen Spannungen und Ströme zur Programmierung der programmierbare Widerstandsschicht in vorteilhafter Weise gesenkt, und der Energiebedarf einer Speichereinrichtung oder Logikschaltung mit erfindungsgemäßen programmierbaren resistiven Speicherzellen wesentlich reduziert.By providing two transition metal oxides according to the invention, both the initial resistance of the programmable resistance layer at room temperature and the temperature dependence of the resistance of the programmable resistance layer can be set. By mixing a first transition metal oxide with a higher electrical initial resistance at room temperature and a steeper temperature dependence with a second transition metal oxide having a lower initial electrical resistance at room temperature and a flatter temperature dependence, a programmable resistive layer having an intermediate initial electrical resistance at room temperature and a second intermediate temperature dependence of the resistance can be formed. This advantageously reduces the required voltages and currents for programming the programmable resistance layer, and substantially reduces the energy requirement of a memory device or logic circuit having programmable resistive memory cells according to the invention reduced.

Gemäß einer Ausführungsform der vorliegenden Erfindung wird das erste und das zweite Übergangsmetalloxid von einem Übergangsmetall gebildet. Damit kann in vorteilhafter Weise die erfindungsgemäße programmierbare resistive Speicherzelle unter minimalem Materialaufwand und möglichst einfach realisiert werden.According to one embodiment of the present invention, the first and the second transition metal oxide formed by a transition metal. Thus, the inventive programmable Resistive memory cell with minimal use of materials and possible easy to be realized.

Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung wird das erste Übergansmetalloxid von einem ersten Übergangsmetall und das zweite Übergangsmetalloxid von einem zweiten Übergangsmetall gebildet. Somit kann in vorteilhafter Weise der initiale Widerstand der programmierbaren Widerstandsschicht bei Raumtemperatur und die Temperaturabhängigkeit des Widerstands der programmierbaren Widerstandsschicht in einem möglichst großen Bereich unter Rückgriff auf die Palette der Übergangsmetalle eingestellt werden.According to one another embodiment the present invention, the first transition metal oxide of a first transition metal and the second transition metal oxide from a second transition metal educated. Thus, advantageously, the initial resistance the programmable resistance layer at room temperature and the temperature dependence of the resistance of the programmable resistor layer in one preferably huge Area under recourse on the range of transition metals be set.

Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung ist wenigstens eines der Übergangsmetalloxide höchsten Oxidationsgrad oxidiert. Die erfindungsgemäße resistive Speicherzelle kann daher ohne aufwändige Liner- und Diffusionsbarrieren ausgeführt werden, da ein Einbau von Sauerstoff in das Mischoxid reduziert ist, bzw. nicht stattfindet, und die Eigenschaften der programmierbaren Widerstandsschicht nicht beeinflusst werden. Dies vereinfacht nicht nur die Herstellung, sondern ermöglicht auch in vorteilhafter Weise eine weitere Miniaturisierung und eine höhere Integration der resistiven Speicherzellen. Ferner wird auch das Verfahren zur Herstellung der erfindungsgemäßen resistiven Speicherzelle vereinfacht und ermöglicht in wohldefinierter und vorteilhafter Weise eine reproduzierbare Durchführung des Herstellungsverfahrens. Insbesondere bleibt die erfindungsgemäße resistive Speicherzelle auch während nachfolgender Fertigungsschritte, die Teil eines sog. back-end of line (BEOL) sein können, und auch während des Betriebs stabil und zuverlässig.According to one another embodiment The present invention is at least one of the transition metal oxides highest Oxidation degree oxidized. The resistive memory cell according to the invention can therefore without elaborate Liner and diffusion barriers are carried out as an installation of Oxygen is reduced or not taking place in the mixed oxide and the properties of the programmable resistor layer not to be influenced. This not only simplifies the production, but allows also advantageously a further miniaturization and a higher Integration of the resistive memory cells. Furthermore, the Process for producing the resistive memory cell according to the invention simplified and made possible in a well-defined and advantageous manner a reproducible implementation of Manufacturing process. In particular, the resistive invention remains Memory cell even while Subsequent manufacturing steps, which are part of a so-called back-end of line (BEOL), and also while stable and reliable.

Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung wird wenigstens eines der Übergangsmetalloxide mit einem der Übergangsmetalle Niob, Titan, Nickel, Zirkon, Chrom, Kobalt, Mangan, Vanadium, Tantal oder Eisen gebildet. Die genannten Übergangsmetalle erlauben in vorteilhafter Weise das Ausbilden von stabilen Übergangsmetalloxidschichten, die sich auch in etablierte Herstellungsprozesse, wie etwa in den CMOS-Prozess, integrieren lassen. Durch Mischung von Oxiden zweier oben genannter Übergangsmetalle lassen sich ferner in vorteilhafter Weise für die programmierbare Widerstandsschicht günstige initiale Widerstände bei Raumtemperatur und deren Temperaturabhängigkeiten einstellen. Die Widerstandsschicht kann ferner Nickeloxid und Kobaltoxid enthalten, wobei einerseits eine zuverlässige und stabile programmierbare Widerstandsschicht gebildet werden kann und andererseits sowohl der initiale elektrische Widerstand als auch deren Temperaturabhängigkeit in einem Bereich eingestellt werden kann, so dass die zur Programmierung erforderlichen Spannungen unterhalb der Durchbruchsspannungen der verwendeten Isolatoren und der programmierbaren Widerstandsschicht liegen. Ferner kann die programmierbare Widerstandsschicht wenigstens eines der Metalle Strontium, Blei, Praseodym, Wolfram oder Calcium enthalten. Diese Metalle dienen zur Dotierung und tragen in vorteilhafter Weise zur präzisen Einstellung der elektrischen Parameter der programmierbaren Widerstandsschicht bei. Ferner können die oben genannten Metalle mit etablierten und reproduzierbaren Verfahren in die programmierbare Widerstandsschicht eingebracht werden.According to one another embodiment The present invention provides at least one of the transition metal oxides with one of the transition metals Niobium, titanium, nickel, zirconium, chromium, cobalt, manganese, vanadium, tantalum or iron formed. The transition metals mentioned allow in advantageously, forming stable transition metal oxide layers, which are also used in established manufacturing processes, such as in the CMOS process, integrate. By mixing oxides of two above called transition metals can also be advantageously for the programmable resistor layer favorable initial resistances at room temperature and their temperature dependencies. The Resistance layer may further contain nickel oxide and cobalt oxide, where on the one hand a reliable and stable programmable resistance layer can be formed and on the other hand, both the initial electrical resistance and their temperature dependence can be set in one area, so that the programming required voltages below the breakdown voltages of used insulators and the programmable resistor layer lie. Furthermore, the programmable resistance layer can be at least one of the metals strontium, lead, praseodymium, tungsten or calcium. These metals are used for doping and wear in an advantageous manner for precise Adjustment of the electrical parameters of the programmable resistor layer at. Furthermore, can the above metals with established and reproducible Method introduced into the programmable resistance layer become.

Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung ist der initiale elektrische Widerstand der programmierbaren Widerstandsschicht kleiner als der initiale elektrische Widerstand einer hochohmigen Übergangsmetalloxidschicht, wie beispielsweise einer Nickeloxidschicht, Hafniumoxidschicht oder Zirkoniumoxid, insbesondere kleiner als 109 Ωcm.According to a further embodiment of the present invention, the initial electrical resistance of the programmable resistance layer is less than the initial electrical resistance of a high-resistance transition metal oxide layer, such as a nickel oxide, hafnium oxide or zirconium oxide, in particular less than 10 9 Ωcm.

Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung verläuft die Temperaturabhängigkeit des elektrischen Widerstands der programmierbaren Widerstandsschicht flacher als die Temperaturabhängigkeit des elektrischen Widerstandes einer Nickeloxidschicht, insbesondere mit einer Aktivierungsenergie, die kleiner ist als 0.7 eV.According to one another embodiment of the present invention the temperature dependence the electrical resistance of the programmable resistor layer flatter than the temperature dependence the electrical resistance of a nickel oxide layer, in particular with an activation energy less than 0.7 eV.

Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung enthält die untere und/oder die obere Elektrode wenigstens eines der Metalle Wolfram, Platin, Titan oder Palladium. Die oben genannte Metalle, allgemein hochtemperaturschmelzende Metalle, bilden in vorteilhafter Weise die Elektroden, da die in der programmierbaren Widerstandsschicht und in deren Umgebung lokal auftretenden hohen Temperaturen die Elektroden bzw. das Elektrodenmaterial nicht wesentlich verändern.According to one another embodiment of the present invention the lower and / or the upper electrode of at least one of the metals tungsten, Platinum, titanium or palladium. The above metals, in general high-temperature melting metals, form in an advantageous manner the electrodes, as in the programmable resistor layer and in their environment locally occurring high temperatures the Do not change electrodes or the electrode material significantly.

Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung ist die programmierbare Widerstandsschicht von einer Isolierschicht umgeben. Somit können einzelne resistive Speicherzellen auch dicht nebeneinander angeordnet sein, ohne dass eine Wechselwirkung benachbarter Speicherzellen die Zu verlässigkeit der Speicherung von logischen Zuständen verringert.According to one another embodiment The present invention is the programmable resistance layer surrounded by an insulating layer. Thus, individual resistive memory cells also be placed close to each other without any interaction neighboring memory cells to the reliability of the storage of logical states reduced.

Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung ist zwischen der unteren Elektrode und der programmierbaren Widerstandsschicht ein Kontakt angeordnet, wobei der Kontakt von einer isolierenden Kontaktformschicht umgeben ist und wobei der Kontakt eine Kontaktfläche zu der programmierbaren Widerstandsschicht gegenüber der Fläche der unteren Elektrode verringert. Der Kontakt kann ferner auch nach unten verjüngend ausgeführt sein. Somit kann während der Herstellung die Größe des Kontakts durch definiertes Zurücksetzen – beispielsweise durch Polieren – eingestellt und verringert werden. Der Kontakt verringert die effektive Fläche gegenüber der Elektrode und trägt damit zur Reduzierung der Bildung von unerwünschten weiteren Filamenten bei, während die Ausbildung wenigstens eines leitenden Filaments zur Speicherung eines resistiven Zustandes weiterhin gewährleistet bleibt.According to another embodiment of the present invention is between the lower electrode and the programmable resistor a contact is disposed, wherein the contact is surrounded by an insulating contact-forming layer and wherein the contact reduces a contact area to the programmable resistance layer with respect to the surface of the lower electrode. The contact can also be carried out tapering down. Thus, during manufacture, the size of the contact can be adjusted and reduced by defined resetting, for example by polishing. The contact reduces the effective area from the electrode and thereby helps to reduce the formation of unwanted additional filaments while still maintaining the formation of at least one conductive filament to store a resistive state.

Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung erfolgt das Ausbilden der programmierbaren Widerstandsschicht durch ein reaktives Sputtern eines Elementtargets. Ferner können während des reaktiven Co-Sputterns wenigstens zwei Übergangsmetalle in einer sauerstoffhaltigen Prozessatmosphäre zerstäubt werden, wobei der Sauerstoffpartialdruck der sauerstoffhaltigen Prozessatmosphäre wenigstens gesättigt ist, so dass die Übergangsmetalle in ihrem jeweils höchsten Oxidationsgrad oxidieren. Ferner kann das Ausbilden der programmierbaren Widerstandsschicht durch ein HF-Sputtern von entsprechenden Oxidtargets erfolgen. Die Prozessatmosphäre muss hierbei keinen Sauerstoff enthalten.According to one another embodiment In accordance with the present invention, the formation of the programmable Resistive layer by reactive sputtering of an elemental target. Furthermore, can while of reactive co-sputtering, at least two transition metals are atomized in an oxygen-containing process atmosphere, wherein the oxygen partial pressure of the oxygen-containing process atmosphere at least saturated is, so the transition metals in their highest Oxidize the degree of oxidation. Furthermore, the formation of the programmable Resistive layer by RF sputtering of corresponding oxide targets respectively. The process atmosphere does not have to contain oxygen.

Damit ist ein stöchiometrisch ausgeglichenes Ausbilden der beiden Übergangsmetalloxide gewährleistet, und lokale Sauerstoff- und Oxidationsdefizite treten nicht auf. Damit ist die ausgebildete programmierbare Widerstandsschicht sowohl hinsichtlich ihres initialen Widerstandes als auch hinsichtlich ihres temperaturabhängigen Widerstandes einstellbar und ferner durch eine gesättigte Oxidation der Übergangsmetalle stabil. Aufwändige Diffusionsschutzbarrieren und andere Verkapselungen können somit entfallen. Die Prozessatmosphäre kann ferner ein inertes Gas, z.B. Argon, enthalten.In order to is a stoichiometric ensures balanced formation of the two transition metal oxides, and local oxygen and oxidation deficiencies do not occur. Thus, the formed programmable resistive layer is both in terms of their initial resistance as well as in terms of their temperature-dependent Resistant adjustable and further by a saturated oxidation the transition metals stable. elaborate Diffusion protection barriers and other encapsulations can thus omitted. The process atmosphere In addition, an inert gas, e.g. Argon, included.

Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung umfasst das Ausbilden der unteren Elektrode die Schritte: Ätzen eines Grabens in einem Substrat, Auffüllen des Grabens mit einem leitenden Material und Polieren des leitenden Materials. Ist das Substrat isolierend, so können mehrere untere Elektroden oder auch Leitungsbahnen zur Kontaktierung mehrerer Kontakte nebeneinander strukturiert werden, wobei diese voneinander elektrisch isoliert sind.According to one another embodiment The present invention includes forming the lower electrode the steps: etching a trench in a substrate, filling the trench with a conductive Material and polishing of the conductive material. Is the substrate insulating, so can several lower electrodes or also conductor tracks for contacting several contacts are structured next to each other, these are electrically isolated from each other.

Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung kann das Ausbilden der unteren Elektrode ferner folgende Schritte umfassen: Ausbilden einer Kontaktformschicht, Ausbilden eines Grabens in der Kontaktformschicht, Ausfüllen des Grabens in der Kontaktformschicht mit einem leitenden Material, und Polieren der Kontaktformschicht und des leitenden Materials in dem Graben. Der Graben kann dabei nach unten verjüngend in der Kontaktformschicht ausgebildet sein. Das Polieren des leitenden Materials in dem Graben und der Kontaktformschicht kann somit zur Verkleinerung einer oberen Fläche des Kontakts erfolgen. Die effektive Kontaktfläche kann somit nicht nur eingestellt werden und durch einen separaten Schritt eines Polierens verändert werden, sondern kann auch sublithografisch erfolgen, d.h. die Kontaktfläche kann gegenüber eventuell bestehender lithografischer Beschränkungen weiter verkleinert werden.According to one another embodiment According to the present invention, the formation of the lower electrode further comprising the steps of: forming a contact molding layer; Forming a trench in the contact forming layer, filling in the trench in the contact forming layer with a conductive material, and polishing the contact forming layer and the conductive material in the trench. The trench can taper downwards in the contact forming layer be educated. The polishing of the conductive material in the trench and the contact forming layer can thus be used to reduce an upper area of the contact. The effective contact surface can thus not only be adjusted be changed and by a separate step of polishing, but can also be done sublithographically, i. the contact surface can possibly over existing lithographic restrictions further reduced become.

Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung erfolgt das Polieren durch einen chemisch-mechanischen Vorgang. Chemisch-mechanische Poliervorgänge (CMP) sind bereits etablierter Teil reproduzierbarer Herstellungsprozesse und weisen einen konstanten und gut beherrschbaren Materialabtrag auf und können ferner auch zu wohl definierten Zeitpunkten gestoppt werden und ermöglichen damit auch wohl definierte Schichtdicken.According to one another embodiment In the present invention, the polishing is carried out by a chemical-mechanical Process. Chemical-mechanical polishing processes (CMP) are already established Part of reproducible manufacturing processes and have a constant and well manageable material removal and can also be well defined Time points are stopped and thus also allow well-defined layer thicknesses.

Bevorzugte Ausführungsformen der vorliegenden Erfindung werden nachfolgend anhand der beigefügten Zeichnungen näher erläutert. Es zeigen:preferred embodiments The present invention will now be described with reference to the accompanying drawings explained in more detail. It demonstrate:

1A und 1B schematisch herkömmliche programmierbare resistive Speicherzellen; 1A and 1B schematically conventional programmable resistive memory cells;

2A bis 2C schematisch den Verlauf eines temperaturabhängigen Widerstandes; 2A to 2C schematically the course of a temperature-dependent resistance;

3A bis 3C schematisch eine programmierbare resistive Speicherzelle in verschiedenen Stadien während der Herstellung gemäß einer ersten Ausführungsform der vorliegenden Erfindung; 3A to 3C schematically a programmable resistive memory cell at various stages during manufacture according to a first embodiment of the present invention;

4A bis 4H schematisch eine programmierbare resistive Speicherzelle in verschiedenen Stadien während der Herstellung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung; und 4A to 4H schematically a programmable resistive memory cell at various stages during manufacture according to a second embodiment of the present invention; and

5A und 5B schematisch eine programmierbare resisitive Speicherzelle als Teil einer integrierten Schaltung gemäß einer dritten Ausführungsform der vorliegenden Erfindung. 5A and 5B schematically a programmable resistive memory cell as part of an integrated circuit according to a third embodiment of the present invention.

1A zeigt schematisch eine programmierbare resistive Speicherzelle mit einer unteren Elektrode 10, einer programmierbaren Widerstandsschicht 11 und einer oberen Elektrode 12. Durch Anlegen elektrischer Signale an die untere Elektrode 10 und obere Elektrode 12 kann ein Strom durch die programmierbare Widerstandsschicht 11 fließen, der die programmierbare Widerstandsschicht 11 lokal aufheizt, wodurch sich der elektrische Widerstand lokal ändern kann. Eine endliche lokale Stromdichte in der programmierbaren Widerstandsschicht 11 führt zu einer lokalen Aufheizung und somit insgesamt zu dem Ausbilden eines leitenden Bereiches 13, wie in 1B gezeigt. Sobald ein Filament 13 einen Kurzschluss zwischen der unteren Elektrode 10 und der oberen Elektrode 12 bildet, nimmt die programmierbare resistive Speicherzelle einen niederohmigen Zustand ein. 1A schematically shows a programmable resistive memory cell with a lower electrode 10 , a programmable resistor layer 11 and an upper electrode 12 , By applying electrical signals to the lower electrode 10 and upper electrode 12 can a stream through the pro programmable resistance layer 11 flow, which is the programmable resistance layer 11 locally heats up, which can change the electrical resistance locally. A finite local current density in the programmable resistive layer 11 leads to a local heating and thus overall to the formation of a conductive region 13 , as in 1B shown. Once a filament 13 a short circuit between the lower electrode 10 and the upper electrode 12 forms, the programmable resistive memory cell assumes a low-impedance state.

2A zeigt schematisch den Verlauf des temperaturabhängigen Widerstandes einer Nickeloxidschicht. Dabei ist der Widerstand ρ gegen die Temperatur T aufgetragen. Wie ersichtlich, beispielsweise in einem Temperaturbereich von Raumtemperatur T1 bis zu einem T2 von etwa 300°C, fällt der temperaturabhängige Widerstand im Wesentlichen linear von 108 bis 109 Ωcm auf 105 bis 106 Ωcm ab. Initial weist daher eine defektarme stöchiometrische Nickeloxidschicht bei Raumtemperatur einen elektrischen Widerstand von etwa 109 Ωcm auf. Damit ist zur Leitung eines elektrischen Stroms und zur lokalen Aufheizung durch die programmierbare Widerstandsschicht eine hohe Spannung erforderlich. In defektarmen stöchiometrischen Schichten erreicht man mit dieser Spannung die Durchbruchs spannung der programmierbaren Widerstandsschicht. Ein Anlegen einer derart hohen Spannung zur initialen Erzeugung von leitenden Filamenten in der programmierbaren Widerstandsschicht kann daher zu einer Zerstörung oder zumindest zu einer nachteiligen Veränderung der programmierbaren Speicherzelle oder zu einer Reduzierung der Anzahl möglicher Schaltzyklen führen. 2A shows schematically the course of the temperature-dependent resistance of a nickel oxide layer. The resistance ρ is plotted against the temperature T. As can be seen, for example, in a temperature range from room temperature T 1 to a T 2 of about 300 ° C, the temperature-dependent resistance drops substantially linearly from 10 8 to 10 9 Ωcm to 10 5 to 10 6 Ωcm. Initially, therefore, has a low-defect stoichiometric nickel oxide at room temperature an electrical resistance of about 10 9 Ωcm. Thus, a high voltage is required for conducting an electric current and for local heating by the programmable resistance layer. In low-defect stoichiometric layers, the breakdown voltage of the programmable resistance layer is reached with this voltage. Therefore, applying such a high voltage to the initial generation of conductive filaments in the programmable resistive layer may result in destruction or at least adverse change in the programmable memory cell or in a reduction in the number of possible switching cycles.

2B zeigt schematisch den Verlauf des temperaturabhängigen Widerstandes einer Nickeloxidschicht mit unterschiedlichem Sauerstoffdefizit: als durchgezogene Linie den Verlauf einer NiO1-x-Schicht, und als gepunktete Linie den Verlauf einer NiO1-x'-Schicht. Dabei liegt x oft in einem Bereich von 0,15 bis 0,65 und führt in diesem Bereich zu einer wesentlichen Änderung des Widerstands in einem Bereich von 3 bis 4 Größenordnungen. Um einen wohl definierten initialen elektrischen Widerstand und einen wohl definierten temperaturabhängigen Widerstandsverlauf einer NiO1-x-Schicht zu erreichen, muss die betreffende Schicht aus NiO1-x mit einer Präzision von ±3% vom Sollwert abgeschieden werden und dieses stöchiometrische Sauerstoffdefizit muss auch zuverlässig in der Nickeloxidschicht erhalten bleiben. Sowohl die zuverlässige und reproduzierbare Abscheidung von einer Nickeloxidschicht mit einem Defizit von x mit einer Genauigkeit von ±3% ist schwierig und kann in einem fertigen Element nur durch aufwändige Diffusionsbarrieren aufrechterhalten werden. 2 B shows schematically the course of the temperature-dependent resistance of a nickel oxide layer with different oxygen deficiency: as a solid line the course of a NiO 1-x layer, and as a dotted line the course of a NiO 1-x ' layer. In this case, x often lies in a range of 0.15 to 0.65 and leads in this range to a significant change in the resistance in a range of 3 to 4 orders of magnitude. In order to achieve a well-defined initial electrical resistance and a well-defined temperature-dependent resistance curve of a NiO 1-x layer, the relevant layer of NiO 1-x must be deposited with a precision of ± 3% of the target value and this stoichiometric oxygen deficit must also be reliable retained in the nickel oxide layer. Both the reliable and reproducible deposition of a nickel oxide layer with a deficiency of x with an accuracy of ± 3% is difficult and can be maintained in a finished element only by elaborate diffusion barriers.

2C zeigt schematisch den Verlauf des temperaturabhängigen Widerstandes einer Mischung zweier Übergangsmetalloxide, wie hier gezeigt, Kobaltoxid und Nickeloxid. Dabei erfolgt die Mischung der beiden Übergangsmetalloxide ÜMO1 und ÜMO2 in einem Mischungsverhältnis Mv = ÜMO1/(ÜMO1 + ÜMO2), (2)wobei ÜMO1 und ÜMO1 den atomaren Anteil des ersten bzw. des zweiten Übergangsmetalloxids bezeichnen. Das Verhältnis Mv stellt sowohl den initialen elektrischen Widerstand bei Raumtemperatur als auch den Verlauf der Temperaturabhängigkeit des elektrischen Widerstandes der Mischoxidschicht ein. In vorteilhafter Weise kann das Mischungsverhältnis Mv während der Abscheidung zuverlässig und reproduzierbar, beispielsweise während eines Sputterns durch die entsprechenden Zerstäubungsraten, eingestellt werden, und dieses Verhältnis Mischungsverhältnis Mv bleibt auch ohne aufwändige Diffusionsbarrieren oder andere Maßnahmen in der programmierbaren Widerstandsschicht stabil erhalten. Durch die Verwendung von entsprechenden Übergangsmetalloxiden kann sowohl der initiale elektrische Widerstand als auch die Temperaturabhängigkeit des Widerstandes der programmierbaren Widerstandsschicht in einem großen Bereich eingestellt werden. Vorteilhafte Widerstände lassen sich beispielsweise durch eine Mischung von Kobaltoxid und Nickeloxid in einem Mischungsverhältnis Mv von 0,1 bis 0.15, bzw. maximal 0,25, erreichen, wobei durch ein Mischungsverhältnis Mv in einem Bereich von 0...0,5 der Widerstand um ca. 6 Größenordnungen variiert werden kann. 2C shows schematically the course of the temperature-dependent resistance of a mixture of two transition metal oxides, as shown here, cobalt oxide and nickel oxide. In this case, the mixture of the two transition metal oxides ÜMO 1 and ÜMO 2 takes place in a mixing ratio M v = ÜMO 1 / (UEMO 1 + ÜMO 2 (2) where ÜMO 1 and ÜMO 1 denote the atomic portion of the first and second transition metal oxides, respectively. The ratio M v sets both the initial electrical resistance at room temperature and the course of the temperature dependence of the electrical resistance of the mixed oxide layer. Advantageously, the mixing ratio M v can be set reliably and reproducibly during the deposition, for example during sputtering by the corresponding sputtering rates, and this ratio mixing ratio M v is stably maintained even without elaborate diffusion barriers or other measures in the programmable resistance layer. By using appropriate transition metal oxides, both the initial electrical resistance and the temperature dependence of the resistance of the programmable resistive layer can be adjusted within a wide range. Advantageous resistances can be achieved, for example, by a mixture of cobalt oxide and nickel oxide in a mixing ratio M v of 0.1 to 0.15, or a maximum of 0.25, wherein a mixing ratio M v in a range from 0 to 0.5 the resistance can be varied by about 6 orders of magnitude.

Die 3A bis 3C zeigen schematisch eine resistive Speicherzelle in verschiedenen Stadien während der Herstellung gemäß einer ersten Ausführungsform der vorliegenden Erfindung. Wie in 3A gezeigt, wird zunächst eine untere Elektrode 10 bereitgestellt. Auf die Elektrode 10 wird, wie in 3B gezeigt, eine programmierbare Widerstandsschicht 11, beispielsweise durch reaktives Co-Sputtern, ausgebildet. Während des Sputterns kann eine DC-, MF- oder RF-Plasmaanregung erfolgen. Dabei kommen wenigstens zwei Übergangsmetalle, ein erstes Übergangsmetall 101 und ein zweites Übergangsmetall 102 zum Einsatz. Die Prozessatmosphäre während des Ausbildens der programmierbaren Widerstandsschicht 11 enthält dabei Sauerstoff 100 zur Bildung der entsprechenden Oxide 110, 120. Wie gezeigt, enthält die Prozessatmosphäre wenigstens so viel Sauerstoff 100, so dass die zerstäubten Übergangsmetalle 101 und 102 in ihrem jeweils höchsten Oxidationsgrad oxidieren können, und so, in Abhängigkeit der jeweiligen Zerstäubungsrate, ein stabiles und voll oxidiertes erstes Übergangsmetalloxid 110 und ein zweites Übergangsmetalloxid 120 in der programmierbaren Widerstandsschicht 11 bilden. Mögliche Oxide stellen beispielsweise Nickeloxid, Titandioxid, Nioboxid, Hafniumoxid, Zirkoniumoxid, Chromoxid, Tantaloxid, Vanadiumoxid, Eisenoxid oder Kobaltoxid dar. Dabei sind beispielsweise Nickeloxid, Hafniumoxid und Zirkoniumoxid relativ hochohmig und beispielsweise Chromoxid, Kobaltoxid, Tantaloxid, oder Vanadiumoxid relativ niederohmig. Die verwendeten Übergangsmetalloxide weisen dabei unterschiedliche Widerstände auf, sodass sich ein gewünschter Wert des initialen Widerstandes und eine Temperaturabhängigkeit des Widerstands durch entsprechende Mischung der beiden Übergangsmetalloxide einstellt. Es können jedoch auch zwei unterschiedliche Oxide eines Übergangsmetalls zur Einstellung der gewünschten Werte verwendet werden, so beispielsweise Fe2O3 mit FeO und/oder Fe3O4.The 3A to 3C show schematically a resistive memory cell at various stages during manufacture according to a first embodiment of the present invention. As in 3A First, a lower electrode is shown 10 provided. On the electrode 10 will, as in 3B shown a programmable resistor layer 11 formed by, for example, reactive co-sputtering. During sputtering, DC, MF or RF plasma excitation can occur. At least two transition metals, a first transition metal 101 and a second transition metal 102 for use. The process atmosphere during the formation of the programmable resistance layer 11 contains oxygen 100 to form the corresponding oxides 110 . 120 , As shown, the process atmosphere contains at least as much oxygen 100 so that the atomized transition metals 101 and 102 oxidize in their highest degree of oxidation, and so, depending on the respective sputtering rate, a stable and fully oxidized first transition metal oxide 110 and a second transition metal oxide 120 in the programmable resistance layer 11 form. Possible oxides are, for example, nickel oxide, titanium dioxide, niobium oxide, hafnium oxide, zirconium oxide, chromium oxide, tantalum oxide, vanadium oxide, iron oxide or cobalt oxide. In this case, for example, nickel oxide, hafnium oxide and zirconium oxide have a relatively high resistance and, for example, chromium oxide, cobalt oxide, tantalum oxide or vanadium oxide has a relatively low resistance. The transition metal oxides used in this case have different resistances, so that a desired value of the initial resistance and a temperature dependence of the resistance is established by appropriate mixing of the two transition metal oxides. However, two different oxides of a transition metal can also be used to set the desired values, for example Fe 2 O 3 with FeO and / or Fe 3 O 4 .

Wie in 3C gezeigt, wird auf die programmierbare Widerstandsschicht 11 eine obere Elektrode 12 abgeschieden. Elektrische Signale an den Elektroden 10, 12 können dann zur Ausbildung von leitenden Filamenten in der programmierbaren Widerstandsschicht 11 und zum Abfragen des resistiven Zustandes der programmierbaren Widerstandsschicht 11 angelegt werden. Geeignete Materialien für die untere Elektrode 10 und die o bere Elektrode 12 sind beispielsweise Wolfram, Platin, Palladium oder Titan.As in 3C shown is on the programmable resistor layer 11 an upper electrode 12 deposited. Electrical signals at the electrodes 10 . 12 can then be used to form conductive filaments in the programmable resistor layer 11 and for interrogating the resistive state of the programmable resistor layer 11 be created. Suitable materials for the lower electrode 10 and the ready electrode 12 For example, tungsten, platinum, palladium or titanium.

Die 4A bis 4H zeigen eine resistive Speicherzelle in verschiedenen Stadien während der Herstellung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung. Zunächst wird, wie in 4A gezeigt, ein Substrat 40 bereitgestellt. Wie in 4B gezeigt wird auf dem Substrat 40 ein Graben 400 ausgebildet. Das Substrat 40 kann z.B. ein Silizium-Substrat oder andere bereits strukturierte Elemente – wie in der Halbleiterfertigung üblich – enthalten. Der Graben 400 in dem Substrat 40 dient zur Bildung einer unteren Elektrode 41, wie in 4C gezeigt. Die Oberfläche der unteren Elektrode 41 und des Substrats 40 können zur Bereitstellung einer planaren Oberfläche für die folgenden Prozessschritte poliert werden.The 4A to 4H show a resistive memory cell at various stages during manufacture according to a second embodiment of the present invention. First, as in 4A shown a substrate 40 provided. As in 4B is shown on the substrate 40 a ditch 400 educated. The substrate 40 For example, a silicon substrate or other already structured elements - as usual in semiconductor manufacturing - included. The ditch 400 in the substrate 40 serves to form a lower electrode 41 , as in 4C shown. The surface of the lower electrode 41 and the substrate 40 can be polished to provide a planar surface for the following process steps.

Wie in 4D gezeigt, wird auf das Substrat 40 und die untere Elektrode 41 eine Kontaktformschicht 420 und ein Kontakt 430 ausgebildet. Die Kontaktformschicht 420 kann dabei durch ein CVD-Verfahren beispielsweise aus SiO2 oder Si3N4 abgeschieden werden. In vorteilhafter Weise weist dabei der Kontakt 430 eine nach unten verjüngende Form auf. Ferner kann die Öffnung in der Kontaktformschicht 420 sublithografisch erfolgen, so dass eine Kontaktfläche von dem Kontakt 430 zur unteren Elektrode 41 möglichst klein, im Wesentlichen jedoch klein gegenüber herkömmlichen Lithografieverfahren, ausgebildet werden kann. Ausgehend von der in 4D gezeigten Kontaktformschicht 420 und dem Kontakt 430 kann die Kontaktformschicht 420 und der Kontakt 430 poliert und damit in der Höhe reduziert werden. Durch die sich nach unten verjüngende Ausführung des Kontakts 430 wird eine Oberfläche des Kontakts 43 durch das Polieren reduziert, wie in 4E gezeigt. Ist die gewünschte Oberfläche des Kontakts 43 bzw. die gewünschte Höhe des Kontakts 43 und der Kontaktformschicht 42 erreicht, so wird eine mittlere Isolierschicht 44 mit einem Graben strukturiert. Auf dem Kontakt 43 wird der Graben mit einer programmierbaren Widerstandsschicht 45 ausgefüllt. Daraufhin kann erneut ein Polieren erfolgen.As in 4D shown is on the substrate 40 and the lower electrode 41 a contact forming layer 420 and a contact 430 educated. The contact forming layer 420 can be deposited by a CVD method, for example, SiO 2 or Si 3 N 4 . Advantageously, in this case, the contact 430 a downwardly tapering shape. Furthermore, the opening in the contact forming layer 420 sublithographically, leaving a contact surface of the contact 430 to the lower electrode 41 as small as possible, but essentially small compared to conventional lithography process, can be formed. Starting from the in 4D shown contact forming layer 420 and the contact 430 may be the contact molding layer 420 and the contact 430 polished and thus reduced in height. By the downwardly tapering execution of the contact 430 becomes a surface of the contact 43 reduced by polishing, as in 4E shown. Is the desired surface of the contact 43 or the desired height of the contact 43 and the contact molding layer 42 achieved, so is a middle insulating layer 44 structured with a ditch. On the contact 43 becomes the trench with a programmable resistance layer 45 filled. Then it can be polished again.

Auf die programmierbare Widerstandsschicht 45 wird eine obere Elektrode 46 ausgebildet, wie in 4F gezeigt. Zur Passivierung und zum Schutz der programmierbaren resistiven Speicherzelle kann, wie in 4G gezeigt, eine obere Isolierschicht 47 aufgebracht werden. Gemäß dieser Ausführungsform der vorliegenden Erfindung reduziert der Steckerkontakt bestehend aus der unteren Elektrode 41 und dem Kontakt 43 die effektive Kontaktfläche zwischen dem Kontakt 43 und der programmierbaren Widerstandsschicht 45, und schränkt somit den Bereich, in dem sich ein leitendes Filament 48 bilden kann, stark ein, wie in 4H gezeigt.On the programmable resistor layer 45 becomes an upper electrode 46 trained as in 4F shown. For passivation and protection of the programmable resistive memory cell may, as in 4G shown an upper insulating layer 47 be applied. According to this embodiment of the present invention, the male contact reduces consisting of the lower electrode 41 and the contact 43 the effective contact area between the contact 43 and the programmable resistor layer 45 , and thus limits the area in which a conductive filament 48 can form, strong, as in 4H shown.

Hinsichtlich der Herstellung und der Materialien der Elektroden bzw. Kontakte 41, 43, 46 und der Widerstandsschicht 45 kommen die in Verbindung mit den 3A bis 3C beschriebenen Methoden bzw. Materialien zum Einsatz.With regard to the production and the materials of the electrodes or contacts 41 . 43 . 46 and the resistance layer 45 come in contact with the 3A to 3C described methods or materials are used.

Die 5A und 5B zeigen schematisch eine programmierbare resisitive Speicherzelle als Teil einer integrierten Schaltung gemäß einer dritten Ausführungsform der vorliegenden Erfindung. Wie in 5A gezeigt, sind zunächst dotierte Bereiche 51 in einem Substrat 50 vorgesehen. Dabei ist ein dotierter Bereich 51 über ein Via 53 mit einer Bitline 55 verbunden. Wordlines 52 umfassen eine Gate-Elektrode und steuern somit die Leitung zwischen dotierten Bereichen 51. Dotierte Bereiche 51 können auch mit Vias 54 an untere Elektroden 56 gekoppelt werden. Zwischen den unteren Elektroden 56 und einer oberen Elektrode 58 ist eine programmierbare Widerstandsschicht 57, in der durch elektrische Signale Filamente ausgebildet und durchbrochen werden können, angeordnet. Die obere Elektrode 58 wird über ein Via 59 mit weiteren Komponenten der integrierten Schaltung verbunden.The 5A and 5B schematically show a programmable resistive memory cell as part of an integrated circuit according to a third embodiment of the present invention. As in 5A shown are initially doped areas 51 in a substrate 50 intended. It is a doped area 51 over a via 53 with a bitline 55 connected. Word Lines 52 comprise a gate electrode and thus control the conduction between doped regions 51 , Doped areas 51 can also with vias 54 to lower electrodes 56 be coupled. Between the lower electrodes 56 and an upper electrode 58 is a programmable resistance layer 57 in which filaments can be formed and broken through electrical signals. The upper electrode 58 is via a via 59 connected to other components of the integrated circuit.

Durch Aktivieren der entsprechenden Bitleitung 55 und der entsprechenden Wordline 52 kann ein elektrisches Signal zwischen dem Via 59, der oberen Elektrode 58, der programmierbaren Widerstandsschicht 57, der unteren Elektrode 56, dem Via 54, zweier benachbarter dotierter Bereiche 51 – gekoppelt vermittels der entsprechenden Wordline 52, dem Via 53 und der Bitline 55 zur Programmierung bzw. zum Auslesen eines resisitiven Zustandes eines Bereiches der vierten programmierbaren Widerstandsschicht 58 angelegt werden.By activating the corresponding bit line 55 and the corresponding wordline 52 can be an electrical signal between the via 59 , the upper electrode 58 , the programmable resistance layer 57 , the lower electrode 56 , the Via 54 , two adjacent doped areas 51 - Coupled by means of the corresponding Wordline 52 , the Via 53 and the bitline 55 for programming or for reading a resitive state of a Area of the fourth programmable resistance layer 58 be created.

In 5B sind als Schaltbild zwei resistive Speicherzellen 73 gezeigt. Die resisitiven Speicherzellen 73 sind über Auswahltransistoren 72 an einer gemeinsamen Bitline 70 angeschlossen. Durch entsprechendes Aktivieren der Auswahltransistoren 72 mit den Wordlines 71 kann ein elektrisches Signal zwischen der Bitline 70, über einen freigeschalteten Auswahltransistor 72, ein resistives Speicherzelle 73 und der Elektrode 74 angelegt werden. Dieses elektrische Signal kann zur Führung eines Stromes durch das entsprechende resistive Speicherzelle 73 zur Programmierung oder zum Auslesen des resistiven Zustandes des resistiven Speicherzelle 73 erfolgen. Ein integrierter Speicherbaustein enthält dann eine Vielzahl von resisitiven Speicherzellen 73, die jeweils einen Auswahltransistor 72 zugeordnet sind, und eine entsprechende, oft zueinander senkrecht angeordneter Schar von Bitlines 70 und Schar von Wordlines 71.In 5B are a circuit diagram of two resistive memory cells 73 shown. The resisitive memory cells 73 are via selection transistors 72 on a common bitline 70 connected. By activating the selection transistors accordingly 72 with the wordlines 71 can be an electrical signal between the bitline 70 , via an enabled selection transistor 72 , a resistive memory cell 73 and the electrode 74 be created. This electrical signal may be used to carry a current through the corresponding resistive memory cell 73 for programming or reading out the resistive state of the resistive memory cell 73 respectively. An integrated memory module then contains a multiplicity of sensitive memory cells 73 each having a selection transistor 72 are assigned, and a corresponding, often mutually perpendicular array of bitlines 70 and a crowd of Wordlines 71 ,

0Hinsichtlich der Herstellung und der Materialien der Elektroden bzw. Kontakte 56, 58 und der Widerstandsschicht 57 kommen die in Verbindung mit den 3A bis 3C beschriebenen Methoden bzw. Materialien zum Einsatz.0 Regarding the production and materials of the electrodes or contacts 56 . 58 and the resistance layer 57 come in contact with the 3A to 3C described methods or materials are used.

1010
untere Elektrodelower electrode
1111
programmierbare Widerstandsschichtprogrammable resistance layer
1212
obere Elektrodeupper electrode
1313
leitender Bereichsenior Area
100100
Sauerstoffoxygen
101101
erstes Übergangsmetallfirst transition metal
102102
zweites Übergangsmetallsecond transition metal
110110
erstes Übergangsmetalloxidfirst transition metal oxide
120120
zweites Übergangsmetalloxidsecond transition metal oxide
4040
Substratsubstratum
4141
untere Elektrodelower electrode
4242
KontaktformschichtContact form layer
4343
KontaktContact
4444
mittlere Isolierschichtmiddle insulating
4545
programmierbare Widerstandsschichtprogrammable resistance layer
4646
obere Elektrodeupper electrode
4747
obere Isolierschichtupper insulating
4848
leitender Bereichsenior Area
400400
Grabendig
420420
KontaktformschichtContact form layer
430430
KontaktContact
5050
Substratsubstratum
5151
dotierter Bereichdoped Area
5252
WordlineWord Line
5353
ViaVia
5454
ViaVia
5555
Bitlinebitline
5656
untere Elektrodelower electrode
5757
programmierbare Widerstandsschichtprogrammable resistance layer
5858
obere Elektrodeupper electrode
5959
ViaVia
7070
Bitlinebitline
7171
WordlineWord Line
7272
Auswahltransistorselection transistor
7373
resistive Speicherzelleresistive memory cell
7474
Elektrode 74 electrode 74

Claims (29)

Programmierbare resistive Speicherzelle mit – einer unteren Elektrode (10, 41, 56); – einer programmierbaren Widerstandsschicht (11, 44, 57); und mit – einer oberen Elektrode (12, 46, 58), wobei die programmierbare Widerstandsschicht (11, 44, 57) ein erstes Übergangsmetalloxid (110) und ein zweites Übergangsmetalloxid (120) enthält.Programmable resistive memory cell with - a lower electrode ( 10 . 41 . 56 ); A programmable resistive layer ( 11 . 44 . 57 ); and with - an upper electrode ( 12 . 46 . 58 ), wherein the programmable resistive layer ( 11 . 44 . 57 ) a first transition metal oxide ( 110 ) and a second transition metal oxide ( 120 ) contains. Speicherzelle nach Anspruch 1, wobei ein einzelnes Übergangsmetall das erste Übergangsmetalloxid (110) und das zweite Übergangsmetalloxid (120) bildet.A memory cell according to claim 1, wherein a single transition metal comprises the first transition metal oxide ( 110 ) and the second transition metal oxide ( 120 ). Speicherzelle nach Anspruch 1, wobei ein erstes Übergangsmetall (101) das erste Übergangsmetalloxid (110) bildet und ein zweites Übergangsmetall (102) das zweite Übergangsmetalloxid (120) bildet.A memory cell according to claim 1, wherein a first transition metal ( 101 ) the first transition metal oxide ( 110 ) and a second transition metal ( 102 ) the second transition metal oxide ( 120 ). Speicherzelle nach einem der Ansprüche 1 bis 3, wobei wenigstens eines der Übergangsmetalloxide (110, 120) im höchsten Oxidationsgrad oxidiert ist.A memory cell according to any one of claims 1 to 3, wherein at least one of the transition metal oxides ( 110 . 120 ) is oxidized in the highest degree of oxidation. Speicherzelle nach einem der Ansprüche 1 bis 4, wobei die programmierbare Widerstandsschicht wenigstens eines der Übergangsmetalle Niob, Titan, Nickel, Zirkonium, Chrom, Kobalt, Mangan, Vanadium, Tantal, Hafnium oder Eisen enthält.Memory cell according to one of claims 1 to 4, wherein the programmable resistance layer is at least one of the transition metals Niobium, titanium, nickel, zirconium, chromium, cobalt, manganese, vanadium, Contains tantalum, hafnium or iron. Speicherzelle nach Anspruch 5, wobei die programmierbare Widerstandsschicht (11, 44, 57) Nickeloxid und Kobaltoxid enthält.A memory cell according to claim 5, wherein the programmable resistive layer (16) 11 . 44 . 57 ) Contains nickel oxide and cobalt oxide. Speicherzelle nach einem der Ansprüche 1 bis 6, wobei die programmierbare Widerstandsschicht (11, 44, 57) wenigstens eines der Metalle Strontium, Blei, Praseodym, Wolfram, oder Calcium enthält.Memory cell according to one of claims 1 to 6, wherein the programmable resistance layer ( 11 . 44 . 57 ) contains at least one of the metals strontium, lead, praseodymium, tungsten, or calcium. Speicherzelle nach einem der Ansprüche 1 bis 7, wobei ein initialer elektrischer Widerstand der programmierbaren Widerstandsschicht (11, 44, 57) kleiner ist als der initiale elektrische Widerstand einer Nickeloxidschicht, und vorzugsweise kleiner ist als 109 Ωcm.Memory cell according to one of claims 1 to 7, wherein an initial electrical resistance of the programmable resistance layer ( 11 . 44 . 57 ) is smaller than the initial electrical resistance of a nickel oxide layer, and preferably less than 10 9 Ωcm. Speicherzelle nach einem der Ansprüche 1 bis 8, wobei der temperaturabhängige elektrische Widerstand der programmierbaren Widerstandsschicht (11, 44, 57) flacher verläuft als der temperaturabhängige elektrische Widerstand einer Nickeloxidschicht, vorzugsweise mit einer Aktivierungsenergie, die kleiner ist als 0.7 eV.Memory cell according to one of claims 1 to 8, wherein the temperature-dependent electrical resistance of the programmable resistance layer ( 11 . 44 . 57 ) is flatter than the temperature-dependent electrical resistance of a nickel oxide layer, preferably with an activation energy less than 0.7 eV. Speicherzelle nach einem der Ansprüche 1 bis 9, wobei die untere Elektrode (10, 41, 56) und/oder die obere Elektrode (12, 46, 58) wenigstens eines der Metalle Wolfram, Platin, Titan oder Palladium enthalten/enthält.Memory cell according to one of claims 1 to 9, wherein the lower electrode ( 10 . 41 . 56 ) and / or the upper electrode ( 12 . 46 . 58 ) Contains / contains at least one of the metals tungsten, platinum, titanium or palladium. Speicherzelle nach einem der Ansprüche 1 bis 10, wobei die programmierbare Widerstandsschicht (11, 44, 57) von einer Isolierschicht umgeben ist.Memory cell according to one of claims 1 to 10, wherein the programmable resistance layer ( 11 . 44 . 57 ) is surrounded by an insulating layer. Speicherzelle nach einem der Ansprüche 1 bis 11, wobei zwischen der unteren Elektrode (10, 41, 56) und der programmierbaren Widerstandsschicht (11, 44, 57) ein Kontakt (43, 430) angeordnet ist, wobei der Kontakt (43, 430) von einer isolierenden Kontaktformschicht (42, 420) umgeben ist, und wobei der Kontakt (43, 430) eine Kontaktfläche zu der pro grammierbaren Widerstandsschicht (11, 44, 57) gegenüber der Fläche der unteren Elektrode (10, 41, 56) verringert.Memory cell according to one of claims 1 to 11, wherein between the lower electrode ( 10 . 41 . 56 ) and the programmable resistance layer ( 11 . 44 . 57 ) a contact ( 43 . 430 ), the contact ( 43 . 430 ) of an insulating contact forming layer ( 42 . 420 ) and the contact ( 43 . 430 ) a contact surface to the per programmable resistance layer ( 11 . 44 . 57 ) with respect to the surface of the lower electrode ( 10 . 41 . 56 ) decreased. Speicherzelle nach Anspruch 12, wobei der Kontakt (43, 430) nach unten verjüngend ausgeführt ist.A memory cell according to claim 12, wherein the contact ( 43 . 430 ) is tapered downwards. Verfahren zur Herstellung einer resistiven Speicherzelle, umfassend die Schritte: – Ausbilden einer unteren Elektrode (10, 41, 56); – Ausbilden einer programmierbaren Widerstandsschicht (11, 44, 57); – Ausbilden einer oberen Elektrode (12, 46, 58), wobei die programmierbare Widerstandsschicht (11, 44, 57) ein erstes Übergangsmetalloxid (110) und ein zweites Übergangsmetalloxid (120) enthält.Method for producing a resistive memory cell, comprising the steps: - forming a lower electrode ( 10 . 41 . 56 ); Forming a programmable resistive layer ( 11 . 44 . 57 ); Forming an upper electrode ( 12 . 46 . 58 ), wherein the programmable resistive layer ( 11 . 44 . 57 ) a first transition metal oxide ( 110 ) and a second transition metal oxide ( 120 ) contains. Verfahren nach Anspruch 14, wobei das erste Übergangsmetalloxid (110) und das zweite Übergangsmetalloxid (120) von einem Übergangsmetall gebildet werden.The method of claim 14, wherein the first transition metal oxide ( 110 ) and the second transition metal oxide ( 120 ) are formed by a transition metal. Verfahren nach Anspruch 14, wobei das erste Übergangsmetalloxid (110) von einem ersten Übergansmetall (101) und das zweite Übergangsmetalloxid (120) von einem zweiten Übergangsmetall (102) gebildet wird.The method of claim 14, wherein the first transition metal oxide ( 110 ) from a first transition metal ( 101 ) and the second transition metal oxide ( 120 ) of a second transition metal ( 102 ) is formed. Verfahren nach einem der Ansprüche 14 bis 16, wobei wenigstens eines der Übergangsmetalloxide (110, 120) im jeweils höchsten Oxidationsgrad oxidiert wird.Process according to any one of claims 14 to 16, wherein at least one of the transition metal oxides ( 110 . 120 ) is oxidized in the highest degree of oxidation. Verfahren nach einem der Ansprüche 14 bis 17, wobei das Ausbilden der programmierbaren Widerstandsschicht (11, 44, 57) durch ein reaktives Sputtern erfolgt.The method of any of claims 14 to 17, wherein forming the programmable resistive layer (16) 11 . 44 . 57 ) by a reactive sputtering. Verfahren nach Anspruch 16, wobei wenigstens zwei Übergangsmetalle (101, 102) in einer sauerstoffhaltigen Prozessatmosphäre zerstäubt werden, und wobei der Sauerstoff-Partialdruck (100) der sauerstoffhaltigen Prozessatmosphäre wenigstens gesättigt ist, sodass die Übergangsmetalle (101, 102) in ihrem jeweils höchsten Oxidationsgrad oxidiert werden.Process according to claim 16, wherein at least two transition metals ( 101 . 102 ) are atomized in an oxygen-containing process atmosphere, and wherein the oxygen partial pressure ( 100 ) of the oxygen-containing process atmosphere is at least saturated, so that the transition metals ( 101 . 102 ) are oxidized in their highest degree of oxidation. Verfahren nach Anspruch 19, wobei die Prozessatmosphäre ein inertes Gas enthält, vorzugsweise Argon.The method of claim 19, wherein the process atmosphere is an inert Contains gas, preferably argon. Verfahren nach einem der Ansprüche 14 bis 17, wobei das Ausbilden der programmierbaren Widerstandsschicht (11, 44, 57) durch ein Sputtern von wenigstens zwei Übergangsmetalloxid-Targets erfolgt.The method of any of claims 14 to 17, wherein forming the programmable resistive layer (16) 11 . 44 . 57 ) by sputtering at least two transition metal oxide targets. Verfahren nach Anspruch 21, wobei eine Prozessatmosphäre ein inertes Gas enthält, vorzugsweise Argon.The method of claim 21, wherein a process atmosphere is an inert Contains gas, preferably argon. Verfahren nach einem der Ansprüche 14 bis 22, wobei ein initialer elektrischer Widerstand der programmierbaren Widerstandsschicht (11, 44, 57) durch ein Anteilsverhältnis von dem ersten Übergangsmetalloxid (110) zu dem zweiten Übergangsmetalloxid (120) festgelegt wird, und wobei der initiale elektrische Widerstand der programmierbaren Widerstandsschicht (11, 44, 57) kleiner ist als der initiale elektrische Widerstand einer Nickeloxidschicht, und vorzugsweise kleiner ist als 109 Ωcm.Method according to one of claims 14 to 22, wherein an initial electrical resistance of the programmable resistor layer ( 11 . 44 . 57 ) by a proportion of the first transition metal oxide ( 110 ) to the second transition metal oxide ( 120 ), and wherein the initial electrical resistance of the programmable resistor layer ( 11 . 44 . 57 ) is smaller than the initial electrical resistance of a nickel oxide layer, and preferably less than 10 9 Ωcm. Verfahren nach einem der Ansprüche 14 bis 23, wobei ein temperaturabhängiger elektrischer Widerstand der programmierbaren Widerstandsschicht (11, 44, 57) durch ein Anteilsverhältnis von dem ersten Übergangsmetalloxid (110) zu dem zwei ten Übergangsmetalloxid (120) festgelegt wird, und wobei der temperaturabhängige elektrische Widerstand der programmierbaren Widerstandsschicht (11, 44, 57) flacher verläuft als der temperaturabhängige elektrische Widerstand einer Nickeloxidschicht, vorzugsweise mit einer Aktivierungsenergie, die kleiner ist als 0.7eV.Method according to one of claims 14 to 23, wherein a temperature-dependent electrical resistance of the programmable resistance layer ( 11 . 44 . 57 ) by a proportion of the first transition metal oxide ( 110 ) to the second transition metal oxide ( 120 ), and wherein the temperature-dependent electrical resistance of the programmable resistance layer ( 11 . 44 . 57 ) is flatter than the temperature-dependent electrical resistance of a nickel oxide layer, preferably with an activation energy that is less than 0.7eV. Verfahren nach einem der Ansprüche 14 bis 24, wobei das Ausbilden der unteren Elektrode (10, 41, 56) die Schritte umfasst: – Ätzen eines Grabens (400) in einem Substrat (40); – Auffüllen des Grabens (400) mit einem leitenden Material; und – Polieren des leitenden Materials.A method according to any one of claims 14 to 24, wherein forming the lower electrode ( 10 . 41 . 56 ) comprises the steps of: - etching a trench ( 400 ) in a substrate ( 40 ); - filling the trench ( 400 ) with a conductive material; and - polishing the conductive material. Verfahren nach Anspruch 25, wobei zusätzlich umfassend die Schritte: – Ausbilden einer Kontaktformschicht (420); – Ausbilden eines Grabens in der Kontaktformschicht (420); – Ausfüllen des Grabens in der Kontaktformschicht (420) mit leitendem Material; und – Polieren der Kontaktformschicht (42, 420) und des leitenden Materials in dem Graben, sodass ein Kontakt (43), umgeben von der Kontaktformschicht (42), auf der unteren Elektrode (41) ausgebildet wird.The method of claim 25, further comprising the steps of: forming a contact molding layer; 420 ); Forming a trench in the contact forming layer ( 420 ); Filling in the trench in the contact forming layer ( 420 ) with conductive material; and polishing the contact-forming layer ( 42 . 420 ) and the conductive material in the trench so that a contact ( 43 ) surrounded by the contact-forming layer ( 42 ), on the lower electrode ( 41 ) is formed. Verfahren nach Anspruch 26 wobei der Graben nach unten verjüngend in der Kontaktformschicht (42, 420) ausgebildet wird.The method of claim 26 wherein the trench tapers downwardly in the contact forming layer (16). 42 . 420 ) is formed. Verfahren nach Anspruch 27, wobei das Polieren des leitenden Materials in dem Graben und der Kontaktformschicht (42, 420) zur Verkleinerung einer oberen Fläche des Kontakts (43, 430) erfolgt.The method of claim 27, wherein polishing the conductive material in the trench and the contact forming layer (16). 42 . 420 ) for reducing an upper surface of the contact ( 43 . 430 ) he follows. Verfahren nach einem der Ansprüche 26 bis 28, wobei das Polieren durch ein chemisch-mechanischen Vorgang erfolgt.A method according to any one of claims 26 to 28, wherein the polishing done by a chemical-mechanical process.
DE102006023609A 2006-05-19 2006-05-19 Programmable resistive memory cell for use in e.g. flash RAM, has programmable layer surrounded by insulating layer, where resistance of programmable layer and temperature dependence of resistance are adjusted by metal oxides Ceased DE102006023609A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102006023609A DE102006023609A1 (en) 2006-05-19 2006-05-19 Programmable resistive memory cell for use in e.g. flash RAM, has programmable layer surrounded by insulating layer, where resistance of programmable layer and temperature dependence of resistance are adjusted by metal oxides

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006023609A DE102006023609A1 (en) 2006-05-19 2006-05-19 Programmable resistive memory cell for use in e.g. flash RAM, has programmable layer surrounded by insulating layer, where resistance of programmable layer and temperature dependence of resistance are adjusted by metal oxides

Publications (1)

Publication Number Publication Date
DE102006023609A1 true DE102006023609A1 (en) 2007-11-22

Family

ID=38608028

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006023609A Ceased DE102006023609A1 (en) 2006-05-19 2006-05-19 Programmable resistive memory cell for use in e.g. flash RAM, has programmable layer surrounded by insulating layer, where resistance of programmable layer and temperature dependence of resistance are adjusted by metal oxides

Country Status (1)

Country Link
DE (1) DE102006023609A1 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007036246A1 (en) * 2007-07-24 2009-02-05 Qimonda Ag Enlarged switching cycle resistive memory element
DE102007058456A1 (en) * 2007-12-05 2009-06-10 Qimonda Ag Method for manufacturing integrated circuit, involves forming insulation layer with multiple contact elements, where another insulation layer is formed on former insulation layer
DE102008008144A1 (en) * 2008-02-08 2009-08-20 Qimonda Ag Integrated circuit for use in e.g. flash memory of electronic apparatus, has resistive storage element coupled with buried-gate-selector transistor, where information is accumulated on base of specific resistance of storage element
DE102008050762A1 (en) 2008-10-08 2010-05-12 Ihp Gmbh - Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik Shifting sequence electronic component for data storage and electronic switching element of integrated circuit, has dielectric layer between semiconducting or metallically conductive layers
US7741630B2 (en) 2008-02-08 2010-06-22 Qimonda Ag Resistive memory element and method of fabrication

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030209746A1 (en) * 2002-05-07 2003-11-13 Hideki Horii Integrated circuit memory devices having memory cells therein that utilize phase-change materials to support non-volatile data retention and methods of forming same
US20050226062A1 (en) * 2003-03-20 2005-10-13 Sony Corporation Memory element and storage device using this
US20060027893A1 (en) * 2004-07-09 2006-02-09 International Business Machines Corporation Field-enhanced programmable resistance memory cell
US20060054950A1 (en) * 2004-09-10 2006-03-16 In-Gyu Baek Non-volatile memory cells employing a transition metal oxide layer as a data storage material layer and methods of manufacturing the same
US20060091476A1 (en) * 2004-10-29 2006-05-04 Cay-Uwe Pinnow Sub-lithographic structures, devices including such structures, and methods for producing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030209746A1 (en) * 2002-05-07 2003-11-13 Hideki Horii Integrated circuit memory devices having memory cells therein that utilize phase-change materials to support non-volatile data retention and methods of forming same
US20050226062A1 (en) * 2003-03-20 2005-10-13 Sony Corporation Memory element and storage device using this
US20060027893A1 (en) * 2004-07-09 2006-02-09 International Business Machines Corporation Field-enhanced programmable resistance memory cell
US20060054950A1 (en) * 2004-09-10 2006-03-16 In-Gyu Baek Non-volatile memory cells employing a transition metal oxide layer as a data storage material layer and methods of manufacturing the same
US20060091476A1 (en) * 2004-10-29 2006-05-04 Cay-Uwe Pinnow Sub-lithographic structures, devices including such structures, and methods for producing the same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007036246A1 (en) * 2007-07-24 2009-02-05 Qimonda Ag Enlarged switching cycle resistive memory element
US7881092B2 (en) 2007-07-24 2011-02-01 Rising Silicon, Inc. Increased switching cycle resistive memory element
DE102007036246B4 (en) * 2007-07-24 2011-03-03 Qimonda Ag A method of manufacturing an integrated circuit with a resistive memory element, an integrated circuit, use in a method of storing information, and a memory module
DE102007058456A1 (en) * 2007-12-05 2009-06-10 Qimonda Ag Method for manufacturing integrated circuit, involves forming insulation layer with multiple contact elements, where another insulation layer is formed on former insulation layer
DE102008008144A1 (en) * 2008-02-08 2009-08-20 Qimonda Ag Integrated circuit for use in e.g. flash memory of electronic apparatus, has resistive storage element coupled with buried-gate-selector transistor, where information is accumulated on base of specific resistance of storage element
US7741630B2 (en) 2008-02-08 2010-06-22 Qimonda Ag Resistive memory element and method of fabrication
DE102008050762A1 (en) 2008-10-08 2010-05-12 Ihp Gmbh - Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik Shifting sequence electronic component for data storage and electronic switching element of integrated circuit, has dielectric layer between semiconducting or metallically conductive layers

Similar Documents

Publication Publication Date Title
DE602005001924T2 (en) A method of manufacturing a non-volatile memory device of electrical resistance material
DE102005005938B4 (en) Resistive memory element with shortened erase time, method of manufacture and memory cell arrangement
US8772106B2 (en) Graded metal oxide resistance based semiconductor memory device
DE102008033129B4 (en) Integrated circuit, method for operating an integrated circuit, and memory module
DE102007036246B4 (en) A method of manufacturing an integrated circuit with a resistive memory element, an integrated circuit, use in a method of storing information, and a memory module
US9966139B2 (en) Resistive random access memory device
US8957399B2 (en) Nonvolatile memory element and nonvolatile memory device
CN102185101B (en) Memory component and memory device
DE102018125815A1 (en) Resistive random access memory device
CN102132408A (en) Storage element and storage device
EP2365554A2 (en) Bipolar memory cells, memory devices including the same and methods of manufacturing and operating the same
DE102004018715B3 (en) Memory cell for storing information, memory circuit and method for producing a memory cell
DE102008026432A1 (en) Integrated circuit for use in e.g. magnetoresistive RAM module, has set of resistance change memory elements, and set of memory element selection devices that are floating-body-selection devices such as FETs or thyristors
KR20170137562A (en) method of fabricating switching device and resistive random access memory
WO2006034946A1 (en) Resistively switching semiconductor memory
DE102006023609A1 (en) Programmable resistive memory cell for use in e.g. flash RAM, has programmable layer surrounded by insulating layer, where resistance of programmable layer and temperature dependence of resistance are adjusted by metal oxides
DE102007037245A1 (en) Integrated circuit, resistance change memory device, memory module and method for producing an integrated circuit
DE102007001222A1 (en) Solid electrolyte memory device
DE102006023608B4 (en) Programmable resistive memory cell with a programmable resistive layer and method of manufacture
DE102004037450A1 (en) Switching or amplifier component, in particular transistor
DE102006053434A1 (en) Adjustable resistor i.e. potentiometer, for electrical circuit arrangement, has input and output connections, and current path that is activated/deactivated such that total resistance between connections is set based on resistance value
DE102006010531A1 (en) Memory device e.g. phase change memory device, has memory cells with switching devices connected with current unloading connections for switching currents from current supply line through active material
DE102004060712A1 (en) Data storage device
DE102007036047A1 (en) Integrated circuit, resistance change memory device, memory module and method for producing an integrated circuit
DE102006011461B4 (en) Electrical structure with a solid electrolyte layer, programmable structure, memory with a memory cell and method for producing the electrical structure

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8131 Rejection