DE102006028962A1 - Integrierte Halbleiterschaltung, Halbleitersystem und Herstellungsverfahren - Google Patents
Integrierte Halbleiterschaltung, Halbleitersystem und Herstellungsverfahren Download PDFInfo
- Publication number
- DE102006028962A1 DE102006028962A1 DE102006028962A DE102006028962A DE102006028962A1 DE 102006028962 A1 DE102006028962 A1 DE 102006028962A1 DE 102006028962 A DE102006028962 A DE 102006028962A DE 102006028962 A DE102006028962 A DE 102006028962A DE 102006028962 A1 DE102006028962 A1 DE 102006028962A1
- Authority
- DE
- Germany
- Prior art keywords
- conductive layer
- power
- semiconductor
- layer
- further characterized
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5286—Arrangements of power or ground buses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
- H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip
Abstract
Die Erfindung bezieht sich auf eine integrierte Halbleiterschaltung mit einem Halbleitersubstrat (SUB), mehreren elektrischen Schaltungen (41) und Leistungskontaktstellen (VCC_P, GND_P) auf dem Halbleitersubstrat, einer Isolationsschicht (I1) auf dem Halbleitersubstrat, einer auf die Isolationsschicht gestapelten ersten leitfähigen Schicht (M1), die über einen ersten Durchkontakt (V1) mit einer ersten der Leistungskontaktstellen verbunden ist, und einer getrennt von der leitfähigen Schicht auf die Isolationsschicht gestapelten zweiten leitfähigen Schicht (M2), die über einen zweiten Durchkontakt (V2) mit einer zweiten der Leistungskontaktstellen (GND_P) verbunden ist, sowie auf ein zugehöriges Herstellungsverfahren und ein damit ausgerüstetes Halbleitersystem. DOLLAR A Erfindungsgemäß ist auf die erste und die zweite leitfähige Schicht eine Leistungsbereitstellungseinheit (P) gestapelt, die dafür eingerichtet ist, wenigstens einer der Leistungskontaktstellen Leistung bereitzustellen. DOLLAR A Verwendung z. B. für Notebooks und Mobiltelefone.
Description
- Die Erfindung bezieht sich auf eine integrierte Halbleiterschaltung nach dem Oberbegriff des Anspruchs 1, auf ein Verfahren zur Herstellung einer derartigen integrierten Halbleiterschaltung und auf ein damit ausgerüstetes Halbleitersystem.
- Herkömmliche integrierte Halbleiterschaltungen sind immer kleiner geworden, und sie wurden immer höher integriert. Dabei können integrierte Halbleiterschaltungen, die unterschiedliche Funktionen beinhalten, in ein einziges Halbleitersystem integriert werden. Beispielsweise beinhalten in Mobiltelefonen benutzte Halbleitersysteme integrierte Schaltungen mit Hochfrequenz (RF) hoher Leistung, die eine hohe Spannung von z.B. etwa 3 V benötigen, sowie integrierte Speicher- und/oder Logikschaltungen, die eine niedrige Spannung von z.B. 1,2 V benötigen.
- Die
1 und2 veranschaulichen herkömmliche Halbleitersysteme100 ,200 . Das in1 gezeigte herkömmliche Halbleitersystem100 beinhaltet eine Mehrzahl von integrierten Schaltungen S_IC1 bis S_IC3, die verschiedene Funktionen ausführen, und eine Leistungsversorgung PS, die Spannung an die integrierten Schaltungen S_IC1 bis S_IC3 anlegt. Die Leistungsversorgung PS kann eine selbsterzeugende Leistungsversorgung sein. Das in2 gezeigte herkömmliche Halbleitersystem200 beinhaltet eine Mehrzahl von integrierten Schaltungen S_IC1 bis S_IC3, die unterschiedliche Funktionen ausführen, eine Leistungsversorgung B, die Spannung an die integrierten Schaltungen S_IC1 bis S_IC3 legt, und eine Ladeeinheit C, die der Leistungsversorgung B elektrische Ladung zuführt. Die Leistungsversorgung B, die keine selbsterzeugende Leistungsversorgung ist, kann elektrische Ladung von einer externen Quelle über die Ladeeinheit C empfangen und Spannung an die integrierten Schaltungen S_IC1 bis S_IC3 anlegen. - Wie in den
1 und2 illustriert, empfangen in den herkömmlichen Halbleitersystemen100 ,200 die integrierten Schaltungen S_IC1, S_IC2, S_IC3 Spannung von der gemeinsam genutzten Leistungsversorgung PS bzw. B. Dabei können bei den herkömmlichen Systemen100 ,200 folgende Schwierigkeiten auftreten. - Herkömmlicherweise belegen die Leistungsversorgungen PS, B viel Platz innerhalb der Halbleitersysteme
100 ,200 , was es schwierig macht, noch mehr integrierte Schaltungen in den Halbleitersystemen100 ,200 hinzuzufügen, ohne deren Abmessung zu erhöhen. Entsprechend ist es auch schwierig, die Halbleitersysteme100 ,200 herunterzuskalieren. Da die integrierten Schaltungen S_IC1, S_IC2, S_IC3 eng nebeneinander angeordnet sein können, kann sich zudem die Temperatur innerhalb der herkömmlichen Halbleitersysteme100 ,200 erhöhen. - Wie oben erläutert, teilen sich die integrierten Schaltungen S_IC1, S_IC2, S_IC3 in den herkömmlichen Halbleitersystemen
100 ,200 die Leistungsversorgung PS, B. Dementsprechend kann eine der integrierten Schaltungen, die am meisten Leistung verbraucht, beispielsweise eine Zentralprozessoreinheit (CPU), die Lebensdauer der betreffenden Leistungsversorgung PS, B begrenzen. Beispielsweise verbraucht in Notebooks oder Mobiltelefonen eine CPU oder eine Sendeempfängereinheit typischerweise am meisten Leistung. In den herkömmlichen Halbleitersystemen100 ,200 , wie sie in den1 und2 gezeigt sind, stellt die Leistungsversorgung PS, B die Leistung für alle integrierten Schaltungen S_IC1, S_IC2, S_IC3 bereit, so dass alle integrierten Schaltungen S_IC1, S_IC2, S_IC3 im Wesentlichen gleichzeitig ihre Leistung verlieren, wenn die Leistungsversorgung PS, B erschöpft ist. - Da außerdem die Leistungsversorgung durch integrierte Schaltungen gemeinsam genutzt wird, die eventuell merkliches Rauschen verursachen, und/oder von integrierten Schaltungen gemeinsam genutzt wird, die gegen Rauschen anfällig sein können, kann die Gesamtleistungsfähigkeit eines Halbleitersystems durch einen integrierten Schaltkreis begrenzt sein, der die schlechtesten Rauscheigenschaften hat.
- Der Erfindung liegt als technisches Problem die Bereitstellung einer integrierten Halbleiterschaltung der eingangs genannten Art sowie eines zugehörigen Herstellungsverfahrens und eines damit ausgerüsteten Halbleitersystems zugrunde, mit denen sich die oben erwähnten Schwierigkeiten des Standes der Technik reduzieren oder vermeiden lassen und die insbesondere eine vorteilhafte Leistungsversorgung und geringe Abmessungen ermöglichen.
- Die Erfindung löst dieses Problem durch die Bereitstellung einer integrierten Halbleiterschaltung mit den Merkmalen des Anspruchs 1 oder 7, eines Herstellungsverfahrens mit den Merkmalen des Anspruchs 12 und eines Halbleitersystems mit den Merkmalen des Anspruchs 15 oder 21. Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
- Die Erfindung stellt eine integrierte Halbleiterschaltung bereit, die eine zugewiesene Leistungsversorgung umfasst. Ein erfindungsgemäßes Halbleitersystem beinhaltet eine Mehrzahl integrierter Halbleiterschaltungen, von denen jede eine zugewiesene Leistungsversorgung umfasst.
- Vorteilhafte, nachfolgend beschriebene Ausführungsformen der Erfindung sowie die zu deren besserem Verständnis oben erläuterten herkömmlichen Ausführungsbeispiele sind in den Zeichnungen dargestellt, in denen zeigen:
-
1 eine schematische Blockdarstellung eines ersten herkömmlichen Halbleitersystems, -
2 eine schematische Blockdarstellung eines zweiten herkömmlichen Halbleitersystems, -
3 eine schematische Blockdarstellung eines erfindungsgemäßen Halbleitersystems, -
4A bis4C Querschnitte zur Veranschaulichung eines Verfahrens zur Herstellung einer integrierten Halbleiterschaltung gemäß der Erfindung, -
5 eine schematische Blockdarstellung eines weiteren erfindungsgemäßen Halbleitersystems, -
6A bis6C Querschnitte zur Veranschaulichung eines weiteren Verfahrens zur Herstellung einer integrierten Halbleiterschaltung gemäß der Erfindung und -
7 eine schematische Blockdarstellung einer erfindungsgemäßen integrierten Halbleiterschaltung. - Ein in
3 dargestelltes, erfindungsgemäßes Halbleitersystem300 beinhaltet eine Mehrzahl von integrierten Halbleiterschaltungen S_IC1A, S_IC2A, S_IC3A. Letztere können von gleichartiger oder identischer Struktur sein. Beispielhaft wird nachfolgend die Struktur und Betriebsweise der integrierten Halbleiterschaltung S_IC1A beschrieben, siehe hierzu auch die4A bis4C . - Wie daraus ersichtlich, beinhaltet die integrierte Halbleiterschaltung S_IC1A ein Halbleitersubstrat SUB sowie eine Mehrzahl elektrischer Schaltungen
41 und Leistungskontaktstellen VCC_P, GND_P, die auf einer Oberfläche des Halbleitersubstrats SUB vorgesehen bzw. angebracht sind. Des weiteren ist eine Isolationsschicht I1 auf das Halbleitersubstrat SUB gestapelt, und eine Batteriestruktur B1 ist auf der Isolationsschicht I1 gestapelt und legt Spannung an die Leistungskontaktstellen VCC_P, GND_P über Durchkontakte V1, V2 an. Das Halbleitersubstrat SUB und die Isolationsschicht I1 sind gemeinsam mit dem Bezugszeichen S1 bezeichnet. Die Batteriestruktur B1 kann eine Solarenergiebatterie sein und/oder ein Material beinhalten, das selbst eine Spannung erzeugen kann. - In einer Ausführungsform der Erfindung beinhaltet die integrierte Halbleiterschaltung S_IC1A eigens eine Leistungsbereitstellungseinheit, z.B. einen Spannungsgenerator, die Leistung für die integrierte Halbleiterschaltung S_IC1A bereitstellt.
- Da in einer exemplarischen Ausführungsform der Erfindung die integrierten Halbleiterschaltungen S_IC1A, S_IC2A, S_IC3A keinen gemeinsamen Spannungsgenerator benutzen, kann die Lebensdauer jedes Spannungsgenerators je nach Nutzung der jeweiligen integrierten Halb leiterschaltung variieren. Dementsprechend werden Gesamtrauscheigenschaften des Halbleitersystems
300 gemäß der Erfindung nicht durch die Rauscheigenschaften der jeweiligen integrierten Halbleiterschaltung beeinflusst. - Da Spannungsgeneratoreinheiten für jede integrierte Halbleiterschaltung in einem Halbleitersystem gemäß der Erfindung vorgesehen sein können, kann zudem die Abmessung des Halbleitersystems
300 reduziert werden, und/oder es können mehr Halbleiterchips in das Halbleitersystem300 integriert werden. Die Struktur und Betriebsweise der integrierten Halbleiterschaltung S_IC1A gemäß einer beispielhaften Ausführungsform der Erfindung wird weiter unter Bezugnahme auf die4A bis4C erläutert. - Die
4A bis4C veranschaulichen ein Verfahren zur Herstellung der integrierten Halbleiterschaltung S_IC1A von3 gemäß einer beispielhaften Ausführungsform der Erfindung. Wie aus den3 und4A bis4C ersichtlich, beinhaltet die integrierte Halbleiterschaltung S_IC1A das Halbleitersubstrat SUB, wobei auf einer Oberfläche desselben die elektrischen Schaltungen41 und die Leistungskontaktstellen VCC_P, GND_P vorgesehen sind, die Isolationsschicht I1, die auf das Halbleitersubstrat SUB gestapelt ist, eine erste leitfähige Schicht M1, die über einen Durchkontakt V1 mit einer ersten Leistungskontaktstelle VCC_P verbunden und auf der Isolationsschicht I1 gestapelt ist, eine zweite leitfähige Schicht M2, die über einen Durchkontakt V2 mit einer zweiten Leitungskontaktstelle GND_P verbunden und auf der Isolationsschicht I1 gestapelt und von der ersten leitfähigen Schicht M1 getrennt ist, sowie eine Leistungserzeugungsschicht P, die auf die erste und die zweite leitfähige Schicht M1, M2 gestapelt ist und Spannung erzeugt. - Gemäß einer beispielhaften Ausführungsform der Erfindung werden die elektrischen Schaltungen
41 und die Leistungskontaktstellen VCC_P, GND_P auf dem Halbleitersubstrat SUB ausgebildet bzw. angebracht. Die elektrischen Schaltungen41 können Logikschaltungen sein, die Funktionen der integrierten Halbleiterschaltung S_IC1A implementieren. Die erste Leistungskontaktstelle VCC_P kann eine Leistungsversorgungskontaktstelle sein, und die zweite Leistungskontaktstelle GND_P kann an ein Massepotential angeschlossen sein. - Die Isolationsschicht I1 wird über den elektrischen Schaltungen
41 und den Leistungskontaktstellen VCC_P, GND_P gebildet, siehe4A . Die über den Durchkontakt V1 mit der ersten Leistungskontaktstelle VCC_P verbundene erste leitfähige Schicht M1 wird auf der Isolationsschicht I1 gebildet, siehe4B . Die erste leitfähige Schicht M1 und der mit ihr verbundene Durchkontakt V1 können eine erste integrierte Verdrahtungsstruktur bilden. Zur Erzeugung des Durchkontakts V1 und der ersten leitfähigen Schicht M1 auf der Isolationsschicht I1 und damit der ersten integrierten Verdrahtungsstruktur kann irgendein hierfür geeignetes herkömmliches Verfahren benutzt werden, wie dem Fachmann geläufig, was folglich keiner näheren Erläuterung bedarf. - Die zweite leitfähige Schicht M2, die mit der zweiten Leistungskontaktstelle GND_P verbunden ist, die ihrerseits über den Durchkontakt V2 an Masse angeschlossen ist, wird getrennt von der ersten leitfähigen Schicht M1 auf der Isolationsschicht I1 gebildet, siehe
4B . Die zweite leitfähige Schicht M2 und der mit ihr verbundene Durchkontakt V2 können eine zweite integrierte Verdrahtung bilden. Die Herstellung des Durchkontakts V2 und der zweiten leitfähigen Schicht M2 auf der Isolationsschicht I1 zur Bildung der zweiten integrierten Verdrahtung kann durch irgendein geeignetes herkömmliches Verfahren erfolgen, wie dem Fachmann geläufig, und bedarf daher hier keiner näheren Erläuterung. - Die erste leitfähige Schicht M1 und die zweite leitfähige Schicht M2 können aus leitfähigen metallischen Materialien oder äquivalenten Materialien bestehen.
- Gemäß einer beispielhaften Ausführungsform der Erfindung ist eine spannungserzeugende, ein- oder mehrlagige Leistungserzeugungsschicht P auf der ersten und zweiten leitfähigen Schicht M1, M2 gebildet, die ein Material beinhalten kann, das eigenspannungserzeugend ist, siehe
4C . Beispielsweise kann die Leistungserzeugungsschicht P eine Solarzelle sein. - Die Leistungserzeugungsschicht P erzeugt selbst eine Spannung und legt diese über die erste leitfähige Schicht M1 und den Durchkontakt V1 an die erste Leistungskontaktstelle VCC_P an. Die daran angelegte Spannung kann dazu verwendet werden, die elektrischen Schaltungen
41 der integrierten Halbleiterschaltung S_IC1A zu betreiben. Die Leistungserzeugungsschicht P kann zusammen mit der ersten und zweiten leitfähigen Schicht M1, M2 eine Batterie B1 bilden, wie in der beispielhaften Ausführungsform der Erfindung gemäß3 veranschaulicht. - Gemäß einer beispielhaften Ausführungsform der Erfindung weist die integrierte Halbleiterschaltung S_IC1A die oben erläuterte Struktur auf und ermöglicht eine variable Lebensdauer der Leistungserzeugungsschicht P abhängig von Funktionen der integrierten Halbleiterschaltung S_IC1A.
-
5 veranschaulicht ein weiteres erfindungsgemäßes Halbleitersystem500 mit einer Mehrzahl von integrierten Halbleiterschaltungen S_IC1B, S_IC2B, S_IC3B und einem elektrischen Ladungsgenerator C, der den integrierten Halbleiterschaltungen S_IC1B, S_IC2B, S_IC3B über eine leitfähige Signalleitung EC elektrische Ladung zuführen kann. Die leitfähige Signalleitung EC kann eine strukturierte Leiterplatte (PCB) sein, die auf einer nicht gezeigten Hauptplatine strukturiert sein kann, wobei darauf die integrierten Halbleiterschaltungen S_IC1B, S_IC2B, S_IC3B vorgesehen sein können. Alternativ kann eine äquivalente leitfähige Übertragungsleitung benutzt werden. - Im Unterschied zu den integrierten Halbleiterschaltungen S_IC1A, S_IC2A, S_IC3A des Ausführungsbeispiels von
3 empfangen die integrierten Halbleiterschaltungen S_IC1B, S_IC2B, S_IC3B des Ausführungsbeispiels von5 elektrische Ladung von einem externen elektrischen Ladungsgenerator C. Gemäß einer beispielhaften Ausführungsform der Erfindung empfangen die integrierten Halbleiterschaltungen S_IC1B, S_IC2B, S_IC3B elektrische Ladung und speichern diese und erzeugen Spannung. Der elektrische Ladungsgenerator C kann irgendein Bauelement sein, das selbst elektrische Ladung generiert oder elektrische Ladung von einer externen Quelle empfängt und die elektrische Ladung den Leistungskontaktstellen der integrierten Halbleiterschaltung, z.B. S_IC1B, zuführt. Eine Ladeeinheit zum Aufladen mobiler Geräte, beispielsweise von Mobiltelefonen, ist ein solches Beispiel eines elektrischen Ladungsgenerators. - Da die integrierten Halbleiterschaltungen S_IC1B, S_IC2B, S_IC3B gemäß einer beispielhaften Ausführungsform der Erfindung von gleichartiger oder identischer Struktur sein können, wird beispielhaft und stellvertretend die Struktur und Betriebsweise der integrierten Halbleiterschaltung S_IC1B nachfolgend näher erläutert.
- Gemäß
5 und den6A bis6C beinhaltet die integrierte Halbleiterschaltung S_IC1B ein Halbleitersubstrat SUB mit auf einer Oberfläche desselben vorgesehenen elektrischen Schaltungen61 und Leistungskontaktstellen VCC_P, GND_P, eine erste Isolationsschicht I1, die auf dem Halbleitersubstrat SUB gestapelt ist, und einen Kondensator CAP1, der auf der ersten Isolationsschicht I1 gestapelt ist. Der Kondensator CAP1 speichert von einer externen Quelle zugeführte elektrische Ladung und legt Spannung an die Leistungskontaktstellen VCC_P, GND_P über Durchkontakte V1, V2, V3 an. Das Halbleitersubstrat SUB und die erste Isolationsschicht I1 sind gemeinsam mit dem Bezugszeichen S1 bezeichnet. - In der integrierten Halbleiterschaltung S_IC1B gemäß einer beispielhaften Ausführungsform der Erfindung ist eine Leistungsbereitstellungseinheit, z.B. ein Spannungsgenerator, auf einem Halbleiterchip vorgesehen, wobei die Leistungsbereitstellungseinheit von einer externen Quelle zugeführte elektrische Ladung empfangen und speichern kann und eine Spannung für die integrierte Halbleiterschaltung S_IC1B erzeugen bzw. anlegen kann. Ein Spannungsgenerator gemäß einer beispielhaften Ausführungsform der Erfindung kann ein Kondensator oder eine Kohlenstoffnanoröhre sein.
- Da sich in einer beispielhaften Ausführungsform der Erfindung, wie in
5 gezeigt, die integrierten Halbleiterschaltungen S_IC1B, S_IC2B, S_IC3B keinen Spannungsgenerator teilen, kann die Lebensdauer jedes Spannungsgenerators gemäß der Nutzung der jeweiligen integrierten Halbleiterschaltung variieren. Dementsprechend werden die Gesamtrauscheigenschaften des Halbleitersystems500 nicht durch die Rauscheigenschaften der jeweiligen integrierten Halbleiterschaltung innerhalb des Halbleitersystems500 beeinflusst. - Da die Spannungsgeneratoren jeweils in der integrierten Halbleiterschaltung enthalten bzw. angeordnet sind, kann zudem die Abmessung des Halbleitersystems
500 reduziert sein, und/oder es können mehr Halbleiterschaltungen in das Halbleitersystem500 integriert sein. Die Struktur und Betriebsweise der integrierten Halbleiterschaltung S_IC1B gemäß einer beispielhaften Ausführungsform der Erfindung wird unter Bezugnahme auf die5 und6A bis6C nachfolgend weitergehend erläutert. - Die
6A bis6C veranschaulichen ein Verfahren zur Herstellung der integrierten Halbleiterschaltung S_IC1B von5 gemäß einer beispielhaften Ausführungsform der Erfindung, wobei die integrierte Halbleiterschaltung S_IC1B das Halbleitersubstrat SUB mit den elektrischen Schaltungen61 und den Leistungskontaktstellen VCC_P, GND_P auf einer Oberfläche desselben, die erste Isolationsschicht I1 gestapelt auf dem Halbleitesubstrat SUB, die erste leitfähige Schicht M1, die über den Durchkontakt V1 mit einer ersten Leistungskontaktstelle VCC_P verbunden und auf der ersten Isolationsschicht I1 gestapelt ist, die zweite leitfähige Schicht M2, die über den Durchkontakt V2 mit einer zweiten Leistungskontaktstelle GND_P verbunden und auf der ersten Isolationsschicht I1 getrennt von der ersten leitfähigen Schicht M1 gestapelt ist, eine zweite Isolationsschicht I2, die auf der ersten leitfähigen Schicht M1 und der zweiten leitfähigen Schicht M2 gestapelt ist, und eine dritte leitfähige Schicht M3 aufweist, die über den Durchkontakt V3 mit der ersten leitfähigen Schicht M1 verbunden und auf der zweiten leitfähigen Schicht M2 gestapelt ist. - Gemäß einer beispielhaften Ausführungsform der Erfindung sind die elektrischen Schaltungen
61 und die Leistungskontaktstellen VCC_P, GND_P auf dem Halbleitersubstrat SUB gebildet. Die elektrischen Schaltungen61 können Logikschaltungen sein, die Funktionen der integrierten Halbleiterschaltung S_IC1B implementieren. Die erste Leistungskontaktstelle VCC_P kann eine Leistungsversorgungskontaktstelle sein, und die zweite Leistungskontaktstelle GND_P kann mit einem Massepotential verbunden sein. - Die erste Isolationsschicht I1 wird auf den elektrischen Schaltungen
61 und den Leistungskontaktstellen VCC_P, GND_P gebildet, siehe6A . Die mit der ersten Leistungskontaktstelle VCC_P über den Durchkontakt V1 verbundene erste leitfähige Schicht M1 wird auf der ersten Isolationsschicht I1 gebildet, siehe6B . Die erste leitfähige Schicht M1 und der damit verbundene Durchkontakt V1 können eine erste integrierte Verdrahtungsstruktur bilden. Die Bildung des Durchkontakts V1 und der ersten leitfähigen Schicht M1 auf der ersten Isolationsschicht I1 zwecks Erzeugung der ersten integrierten Verdrahtungsstruktur kann durch irgendein herkömmliches Verfahren erfolgen, wie es dem Fachmann geläufig ist, so dass dies hier keiner näheren Erläuterung bedarf. - Die zweite leitfähige Schicht M2, die mit der zweiten Leistungskontaktstelle GND_P über den Durchkontakt V2 verbunden und von der ersten leitfähigen Schicht M1 getrennt ist, wird auf der ersten Isolationsschicht I1 gebildet, wie in
6B gezeigt. Die zweite leitfähige Schicht M2 und der mit ihr verbundene Durchkontakt V2 können eine zweite integrierte Verdrahtungsstruktur bilden. Die Bildung des Durchkontakts V2 und der zweiten leitfähigen Schicht M2 auf der ersten Isolationsschicht I1 zwecks Erzeugung der zweiten integrierten Verdrahtung kann durch irgendein herkömmliches Verfahren erfolgen, wie es dem Fachmann geläufig ist, so dass dies hier keiner näheren Erläuterung bedarf. - Die erste leitfähige Schicht M1 und die zweite leitfähige Schicht M2 können aus leitfähigen metallischen Materialien oder äquivalenten Materialien gebildet werden. Das Verfahren zur Herstellung der integrierten Halbleiterschaltung S_IC1B gemäß einer beispielhaften Ausführungsform der Erfindung, wie in den
6A und6B gezeigt, kann ähnlich oder identisch zum Verfahren der Herstellung der integrierten Halbleiterschaltung S_IC1A sein, wie es in den4A und4B dargestellt ist. Gemäß einer beispielhaften Ausführungsform der Erfindung wird die zweite Isolationsschicht I2 auf der ersten und zweiten leitfähigen Schicht M1, M2 gebildet, wie in6C gezeigt. Die dritte leitfähige Schicht M3, die mit der ersten leitfähigen Schicht M1 über den Durchkontakt V3 verbunden ist, wird auf der zweiten Isolationsschicht I2 gebildet. Die dritte leitfähige Schicht M3 und der mit ihr verbundene Durchkontakt V3 können eine dritte integrierte Verdrahtungsstruktur bilden. Die Bildung des Durchkontakts V3 und der dritten leitfähigen Schicht M3 auf der zweiten leitfähigen Schicht I2 zwecks Erzeugung der dritten integrierten Verdrahtungsstruktur kann durch irgendein herkömmliches Verfahren erfolgen, wie es dem Fachmann geläufig ist, so dass dies hier keiner weiteren Erläuterung bedarf. Die dritte leitfähige Schicht M3 kann aus einem leitfähigen metallischen Material oder einem äquivalenten Material bestehen. - Gemäß einer beispielhaften Ausführungsform der Erfindung können die erste bis dritte leitfähige Schicht M1, M2, M3 und die zweite Isolationsschicht I2 zusammen den Kondensator CAP1 gemäß
5 bilden. Dementsprechend können die erste bis dritte leitfähige Schicht M1, M2, M3 und die zweite Isolationsschicht I2 ähnlich oder identisch zur Struktur des Kondensators CAP1 mit einem Isolationsmaterial zwischen zwei aufladbaren Platten strukturiert sein. - Der Kondensator CAP1 kann elektrische Ladung von einem elektrischen Ladungsgenerator C empfangen und speichern und eine Spannung erzeugen. Er kann die Spannung an die erste Leistungskontaktstelle VCC_P über die erste leitfähige Schicht M1 und den Durchkontakt V1 anlegen. Eine an die erste Leistungskontaktstelle VCC_P angelegte Spannung kann zum Betreiben der elektrischen Schaltungen
61 benutzt werden. - Die integrierte Halbleiterschaltung S_IC1B mit einer erfindungsgemäßen Struktur kann eine Zeitspanne steuern, während der Spannung erzeugt wird, indem die Menge an im Kondensator CAP1 gespeicherter elektrischer Ladung abhängig von einer Funktion der betreffenden integrierten Halbleiterschaltung eingestellt wird.
-
7 veranschaulicht eine weitere erfindungsgemäße integrierte Halbleiterschaltung700 . In beispielhaften Ausführungsformen der Erfindung, wie sie in den3 und5 gezeigt sind, sind die integrierten Halbleiterschaltungen S_IC1A, S_IC2A, S_IC3A bzw. S_IC1B, S_IC2B, S_IC3B mit Batterien B1, B2, B3 und/oder Kondensatoren CAP1, CAP2, CAP3 als Spannungsgeneratoren vorgesehen. Der Umfang der Erfindung ist jedoch nicht auf die integrierten Halbleiterschaltungen gemäß den3 und5 beschränkt. Mit anderen Worten kann die Erfindung auch durch die integrierte Halbleiterschaltung700 von7 realisiert sein, bei der ein Spannungsgenerator PG auf einer Mehrzahl von Halbleiterchips S1, S2, S3, S4 gestapelt ist. Der Spannungsgenerator PB bildet so die jeweilige Batterie B1, B2, B3 im Ausführungsbeispiel gemäß3 bzw. den jeweiligen Kondensator CAP1, CAP2, CAP3 im Ausführungsbeispiel der5 aus ähnlichem oder identischem Material und mit ähnlichen oder identischen Funktionen. Abgesehen von den Ausführungsbeispielen der4 ,5 und7 umfasst die Erfindung auch Ausführungsformen, bei denen durch geeignete Modifikationen eine Mehrzahl von Halbleiterchips auf einem Speichermodul montiert ist. - Wie oben erläutert, kann erfindungsgemäß auf jeder Halbleiterschaltung ein unabhängiger Spannungsgenerator gestapelt sein, um eine entsprechende integrierte Halbleiterschaltung bzw. ein Halbleitersystem mit einer oder mehreren solchen integrierten Halbleiterschaltungen bereitzustellen. Die Erfindung umfasst außerdem ein Verfahren zur Herstellung einer derartigen integrierten Halbleiterschaltung. Die Lebensdauer des Spannungsgenerators kann abhängig von der Nutzung der jeweiligen Halbleiterschaltung variieren, und die Abmessung des Halbleitersystems kann vergleichsweise gering gehalten werden.
Claims (23)
- Integrierte Halbleiterschaltung mit – einem Halbleitersubstrat (SUB), – einer Mehrzahl von elektrischen Schaltungen (
41 ) und einer Mehrzahl von Leistungskontaktstellen (VCC_P, GND_P) auf dem Halbleitersubstrat, – einer Isolationsschicht (I1) auf dem Halbleitersubstrat, – einer ersten leitfähigen Schicht (M1), die auf die Isolationsschicht gestapelt und über einen ersten Durchkontakt (V1) mit einer ersten der Leistungskontaktstellen (VCC_P) verbunden ist, und – einer zweiten leitfähigen Schicht (M2), die separat von der ersten leitfähigen Schicht auf die Isolationsschicht gestapelt und über einen zweiten Durchkontakt (V2) mit einer zweiten der Leistungskontaktstellen (GND_P) verbunden ist, gekennzeichnet durch – eine Leistungsbereitstellungseinheit (P), die über der ersten und der zweiten leitfähigen Schicht (M1, M2) gestapelt und dafür eingerichtet ist, wenigstens einer der Leitungskontaktstellen (VCC_P, GND_P) Leistung bereitzustellen. - Integrierte Halbleiterschaltung nach Anspruch 1, weiter dadurch gekennzeichnet, dass die erste leitfähige Schicht und der erste Durchkontakt eine erste integrierte Verdrahtungsstruktur bilden und/oder die zweite leitfähige Schicht und der zweite Durchkontakt eine zweite integrierte Verdrahtungsstruktur bilden.
- Integrierte Halbleiterschaltung nach Anspruch 1 oder 2, weiter dadurch gekennzeichnet, dass die Leistungsbereitstellungseinheit ein spannungserzeugendes Material beinhaltet.
- Integrierte Halbleiterschaltung nach einem der Ansprüche 1 bis 3, weiter dadurch gekennzeichnet, dass die erste Leistungskontaktstelle eine Leistungsversorgungskontaktstelle ist und/oder die zweite Leistungskontaktstelle mit einem Massepotential verbunden ist.
- Integrierte Halbleiterschaltung nach einem der Ansprüche 1 bis 4, weiter dadurch gekennzeichnet, dass die Leistungsbereitstellungseinheit als eine Batterie ausgebildet ist.
- Integrierte Halbleiterschaltung nach Anspruch 5, weiter dadurch gekennzeichnet, dass die Batterie eine Solarzelle ist.
- Integrierte Halbleiterschaltung mit – einem Halbleitersubstrat (SUB), – einer Mehrzahl elektrischer Schaltungen (
41 ) und einer Mehrzahl von Leistungskontaktstellen (VCC_P, GND_P) auf dem Halbleitersubstrat, – einer auf das Halbleitesubstrat gestapelten Isolationsschicht (I1), – einer ersten leitfähigen Schicht (M1), die auf die Isolationsschicht gestapelt und über einen ersten Durchkontakt (V1) mit einer ersten der Leistungskontaktstellen (VCC_P) verbunden ist, und – einer zweiten leitfähigen Schicht (M2), die separat von der ersten leitfähigen Schicht auf die Isolationsschicht gestapelt und über einen zweiten Durchkontakt (V2) mit einer zweiten der Leistungskontaktstellen (GND_P) verbunden ist, gekennzeichnet durch – eine auf die erste und zweite leitfähige Schicht (M1, M2) gestapelte zweite Isolationsschicht (I2) und – eine dritte leitfähige Schicht (M3), die auf die zweite Isolationsschicht gestapelt und über einen dritten Durchkontakt (V3) mit der ersten leitfähigen Schicht verbunden ist. - Integrierte Halbleiterschaltung nach Anspruch 7, weiter dadurch gekennzeichnet, dass die erste leitfähige Schicht und der erste Durchkontakt eine erste integrierte Verdrahtungsstruktur bilden und/oder die zweite leitfähige Schicht und der zweite Durchkontakt eine zweite integrierte Verdrahtungsstruktur bilden und/oder die dritte leitfähige Schicht und der dritte Durchkontakt eine dritte integrierte Verdrahtungsstruktur bilden.
- Integrierte Halbleiterschaltung nach Anspruch 7 oder 8, weiter dadurch gekennzeichnet, dass die erste leitfähige Schicht und/oder die zweite leitfähige Schicht zusammen mit der dritten leitfähigen Schicht und der zweiten Isolationsschicht einen Kondensator (CAP1) bilden.
- Integrierte Halbleiterschaltung nach einem der Ansprüche 7 bis 9, weiter dadurch gekennzeichnet, dass die erste Leistungskontaktstelle eine Leistungsversorgungskontaktstelle ist und/oder die zweite Leistungskontaktstelle mit einem Massepotential verbunden ist.
- Integrierte Halbleiterschaltung nach Anspruch 9 oder 10, weiter dadurch gekennzeichnet, dass der Kondensator von einer externen Quelle zugeführte elektrische Ladung speichert und Spannung an wenigstens eine der Leistungskontaktstellen anlegt.
- Verfahren zur Herstellung einer integrierten Halbleiterschaltung, bei dem – eine Mehrzahl elektrischer Schaltungen (
41 ) und eine Mehrzahl von Leistungskontaktstellen (VCC_P, GND_P) auf einem Halbleitersubstrat (SUB) gebildet oder angebracht werden, – eine Isolationsschicht (I1) auf dem Halbleitersubstrat gebildet wird, – auf der Isolationsschicht eine erste leitfähige Schicht (M1) gebildet wird, die über einen ersten Durchkontakt (V1) mit einer ersten der Leitungskontaktstellen (VCC_P) verbunden wird, und – auf der Isolationsschicht eine zweite leitfähige Schicht (M2) getrennt von der ersten leitfähigen Schicht gebildet wird, wobei die zweite leitfähige Schicht über einen zweiten Durchkontakt (V2) mit einer zweiten der Leistungskontaktstellen (GND_P) verbunden wird, dadurch gekennzeichnet, dass – auf der ersten leitfähigen Schicht (M1) und der zweiten leitfähigen Schicht (M2) eine Leistungsbereitstellungseinheit (P, CAP1) gebildet wird. - Verfahren nach Anspruch 12, weiter dadurch gekennzeichnet, dass zur Bildung der Leistungsbereitstellungseinheit eine Schicht aus einem spannungserzeugenden Material gebildet wird.
- Verfahren nach Anspruch 12 oder 13, weiter dadurch gekennzeichnet, dass zur Bildung der Leistungsbereitstellungseinheit eine zweite Isolationsschicht (I2) auf der ersten und der zweiten leitfähigen Schicht (M1, M2) gebildet wird und auf der zweiten Isolationsschicht eine dritte leitfähige Schicht (M3) derart gebildet wird, dass die zweite leitfähige Schicht, die dritte leit fähige Schicht und die zweite Isolationsschicht einen Kondensator (CAP1) bilden.
- Halbleitersystem mit – wenigstens einem Halbleitersubstrat (SUB), – einer Mehrzahl elektrischer Schaltungen (
41 ) und einer Mehrzahl von Leistungskontaktstellen (VCC_P, GND_P) auf dem jeweiligen Halbleitersubstrat, – einer Isolationsschicht (I1) auf dem jeweiligen Halbleitersubstrat mit den mehreren elektrischen Schaltungen und den mehreren Leistungskontaktstellen und – wenigstens einer leitfähigen Schicht (M1, M2) auf der Isolationsschicht, gekennzeichnet durch – eine Leistungsbereitstellungseinheit (P), die auf der wenigstens einen leitfähigen Schicht (M1, M2) angeordnet und dafür eingerichtet ist, wenigstens einer der Leistungskontaktstellen (VCC_P, GND_P) Leistung bereitzustellen. - Halbleitersystem nach Anspruch 15, weiter dadurch gekennzeichnet, dass die Leistungsbereitstellungseinheit als Batterie ausgebildet ist.
- Halbeitersystem nach Anspruch 16, weiter dadurch gekennzeichnet, dass die Batterie eine Solarzelle ist.
- Halbleitersystem nach Anspruch 15, weiter dadurch gekennzeichnet, dass die Leistungsbereitstellungseinheit ein Kondensator ist.
- Halbleitersystem nach Anspruch 18, weiter dadurch gekennzeichnet, dass der Kondensator wenigstens eine leitfähige Schicht auf der Isolationsschicht als eine untere Elektrode, eine auf der unteren Elektrode angeordnete dielektrische Schicht und eine auf der dielektrischen Schicht angeordnete obere Elektrode umfasst.
- Halbleitersystem nach Anspruch 18 oder 19, weiter dadurch gekennzeichnet, dass der Kondensator dafür eingerichtet ist, von einer externen Quelle zugeführte elektrische Ladung zu speichern und mit der gespeicherten elektrischen Ladung die wenigstens eine der Leistungskontaktstellen zu versorgen.
- Halbleitersystem, gekennzeichnet durch eine Mehrzahl von integrierten Halbleiterschaltungen gemäß einem der Ansprüche 1 bis 11, die jeweils eine Leistungsbereitstellungseinheit beinhalten, die eine vorgebbare Spannung über einen Durchkontakt an eine zugehörige Leistungskontaktstelle abgibt.
- Halbleitersystem nach Anspruch 21, weiter dadurch gekennzeichnet, dass die Leistungsbereitstellungseinheit der jeweiligen integrierten Halbleiterschaltung einen Kondensator und/oder eine Kohlenstoffnanoröhre beinhaltet, um von einer externen Quelle zugeführte elektrische Ladung zu speichern und damit die Spannung über den Durchkontakt an die zugehörige Leistungskontaktstelle anzulegen.
- Halbleitersystem nach Anspruch 21 oder 22, weiter gekennzeichnet durch einen elektrischen Ladungsgenerator, der die Leistungsbereitstellungseinheit mit elektrischer Ladung versorgt.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050052739A KR100618903B1 (ko) | 2005-06-18 | 2005-06-18 | 독립된 전원 장치를 구비하는 반도체 집적 회로와 반도체집적 회로를 구비하는 반도체 시스템 및 반도체 집적 회로형성 방법 |
KR10-2005-0052739 | 2005-06-18 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102006028962A1 true DE102006028962A1 (de) | 2007-02-08 |
Family
ID=37572598
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102006028962A Ceased DE102006028962A1 (de) | 2005-06-18 | 2006-06-16 | Integrierte Halbleiterschaltung, Halbleitersystem und Herstellungsverfahren |
Country Status (5)
Country | Link |
---|---|
US (2) | US7675158B2 (de) |
JP (1) | JP2006352136A (de) |
KR (1) | KR100618903B1 (de) |
DE (1) | DE102006028962A1 (de) |
TW (1) | TWI328279B (de) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9379265B2 (en) | 2008-09-29 | 2016-06-28 | Sol Chip Ltd. | Integrated circuit combination of a target integrated circuit, photovoltaic cells and light sensitive diodes connected to enable a self-sufficient light detector device |
US8921967B2 (en) * | 2008-09-29 | 2014-12-30 | Sol Chip Ltd. | Integrated circuit combination of a target integrated circuit and a plurality of photovoltaic cells connected thereto using the top conductive layer |
US8952473B2 (en) | 2008-09-29 | 2015-02-10 | Sol Chip Ltd. | Integrated circuit combination of a target integrated circuit and a plurality of cells connected thereto using the top conductive layer |
KR101855294B1 (ko) * | 2010-06-10 | 2018-05-08 | 삼성전자주식회사 | 반도체 패키지 |
US8569861B2 (en) | 2010-12-22 | 2013-10-29 | Analog Devices, Inc. | Vertically integrated systems |
US9230940B2 (en) | 2013-09-13 | 2016-01-05 | Globalfoundries Inc. | Three-dimensional chip stack for self-powered integrated circuit |
US10557881B2 (en) | 2015-03-27 | 2020-02-11 | Analog Devices Global | Electrical overstress reporting |
US9871373B2 (en) | 2015-03-27 | 2018-01-16 | Analog Devices Global | Electrical overstress recording and/or harvesting |
US10365322B2 (en) | 2016-04-19 | 2019-07-30 | Analog Devices Global | Wear-out monitor device |
US10338132B2 (en) | 2016-04-19 | 2019-07-02 | Analog Devices Global | Wear-out monitor device |
US11024525B2 (en) | 2017-06-12 | 2021-06-01 | Analog Devices International Unlimited Company | Diffusion temperature shock monitor |
US10730743B2 (en) | 2017-11-06 | 2020-08-04 | Analog Devices Global Unlimited Company | Gas sensor packages |
US11569212B2 (en) | 2017-11-09 | 2023-01-31 | International Frontier Technology Laboratory, Inc. | Semiconductor device power management system |
US11587839B2 (en) | 2019-06-27 | 2023-02-21 | Analog Devices, Inc. | Device with chemical reaction chamber |
Family Cites Families (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS584968A (ja) * | 1981-06-30 | 1983-01-12 | Fujitsu Ltd | 半導体記憶装置 |
JPS5839061U (ja) * | 1981-09-09 | 1983-03-14 | 株式会社日立製作所 | 半導体集積回路 |
JPS6153758A (ja) * | 1984-08-23 | 1986-03-17 | Matsushita Electric Ind Co Ltd | 電子回路 |
US5043533A (en) * | 1989-05-08 | 1991-08-27 | Honeywell Inc. | Chip package capacitor cover |
JPH03283459A (ja) * | 1990-03-30 | 1991-12-13 | Hitachi Ltd | 半導体集積回路装置 |
US5787174A (en) * | 1992-06-17 | 1998-07-28 | Micron Technology, Inc. | Remote identification of integrated circuit |
US7149095B2 (en) * | 1996-12-13 | 2006-12-12 | Tessera, Inc. | Stacked microelectronic assemblies |
US6329213B1 (en) * | 1997-05-01 | 2001-12-11 | Micron Technology, Inc. | Methods for forming integrated circuits within substrates |
AU9451098A (en) * | 1997-10-14 | 1999-05-03 | Patterning Technologies Limited | Method of forming an electronic device |
US6137671A (en) | 1998-01-29 | 2000-10-24 | Energenius, Inc. | Embedded energy storage device |
JP2001051292A (ja) * | 1998-06-12 | 2001-02-23 | Semiconductor Energy Lab Co Ltd | 半導体装置および半導体表示装置 |
TW419810B (en) * | 1998-06-18 | 2001-01-21 | Hitachi Ltd | Semiconductor device |
US6181008B1 (en) | 1998-11-12 | 2001-01-30 | Sarnoff Corporation | Integrated circuit power supply |
SG93278A1 (en) * | 1998-12-21 | 2002-12-17 | Mou Shiung Lin | Top layers of metal for high performance ics |
US6376909B1 (en) | 1999-09-02 | 2002-04-23 | Micron Technology, Inc. | Mixed-mode stacked integrated circuit with power supply circuit part of the stack |
JP4068781B2 (ja) * | 2000-02-28 | 2008-03-26 | 株式会社ルネサステクノロジ | 半導体集積回路装置および半導体集積回路装置の製造方法 |
US6396137B1 (en) * | 2000-03-15 | 2002-05-28 | Kevin Mark Klughart | Integrated voltage/current/power regulator/switch system and method |
JP3727220B2 (ja) | 2000-04-03 | 2005-12-14 | Necエレクトロニクス株式会社 | 半導体装置 |
US6650000B2 (en) | 2001-01-16 | 2003-11-18 | International Business Machines Corporation | Apparatus and method for forming a battery in an integrated circuit |
TW534522U (en) | 2001-03-01 | 2003-05-21 | Ying-Wen Bai | Microcomputer device with power supply by solar energy cell |
KR20030003942A (ko) | 2001-07-04 | 2003-01-14 | 엘지전자 주식회사 | 온칩 파워시스템의 이중화된 전원공급장치 |
JP2003115540A (ja) | 2001-10-04 | 2003-04-18 | Fujitsu Ltd | 半導体集積回路および半導体集積回路の製造方法 |
US7342169B2 (en) * | 2001-10-05 | 2008-03-11 | Nextreme Thermal Solutions | Phonon-blocking, electron-transmitting low-dimensional structures |
US6635970B2 (en) * | 2002-02-06 | 2003-10-21 | International Business Machines Corporation | Power distribution design method for stacked flip-chip packages |
JP2004055873A (ja) * | 2002-07-22 | 2004-02-19 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置およびその設計方法 |
WO2005005930A1 (en) | 2003-07-09 | 2005-01-20 | Koninklijke Philips Electronics N.V. | Integrated senor |
KR100535181B1 (ko) * | 2003-11-18 | 2005-12-09 | 삼성전자주식회사 | 디커플링 커패시터를 갖는 반도체 칩 패키지와 그 제조 방법 |
JP2006303377A (ja) * | 2005-04-25 | 2006-11-02 | Renesas Technology Corp | 半導体装置 |
CN101916763B (zh) * | 2005-09-30 | 2012-11-14 | 株式会社半导体能源研究所 | 半导体器件的制造方法 |
-
2005
- 2005-06-18 KR KR1020050052739A patent/KR100618903B1/ko not_active IP Right Cessation
-
2006
- 2006-06-07 US US11/447,943 patent/US7675158B2/en not_active Expired - Fee Related
- 2006-06-13 TW TW095120919A patent/TWI328279B/zh not_active IP Right Cessation
- 2006-06-15 JP JP2006166126A patent/JP2006352136A/ja active Pending
- 2006-06-16 DE DE102006028962A patent/DE102006028962A1/de not_active Ceased
-
2010
- 2010-01-19 US US12/656,134 patent/US8093075B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR100618903B1 (ko) | 2006-09-01 |
US20060284302A1 (en) | 2006-12-21 |
US7675158B2 (en) | 2010-03-09 |
US8093075B2 (en) | 2012-01-10 |
TWI328279B (en) | 2010-08-01 |
US20100123216A1 (en) | 2010-05-20 |
TW200701436A (en) | 2007-01-01 |
JP2006352136A (ja) | 2006-12-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102006028962A1 (de) | Integrierte Halbleiterschaltung, Halbleitersystem und Herstellungsverfahren | |
EP0666595B1 (de) | Verfahren zur Herstellung einer kubisch integrierten Schaltungsanordnung | |
DE10036725C2 (de) | Verfahren zur Herstellung einer porösen Isolierschicht mit niedriger Dielektrizitätskonstante auf einem Halbleitersubstrat | |
EP0740347B1 (de) | Halbleiter-Speichervorrichtung unter Verwendung eines ferroelektrischen Dielektrikums und Verfahren zur Herstellung | |
DE112010002919B4 (de) | Modulare dreidimensionale Kondensatormatrix | |
DE4318660C2 (de) | Halbleitereinrichtung und Herstellungsverfahren dafür | |
DE102013109131B4 (de) | Halbleitervorrichtung mit linienförmigem Graben zum Definieren eines aktiven Bereichs sowie Verfahren zur Herstellung derselben | |
DE19860829B4 (de) | Verfahren zur Herstellung eines Halbleiterbausteins | |
DE102010003452B4 (de) | Verfahren zur Herstellung eines Halbleiterbauelements mit einem Kondensator, der in der Kontaktebene ausgebildet ist | |
DE102007036246A1 (de) | Vergrößertes Schaltzyklus-resistives Speicherelement | |
DE112017006496T5 (de) | Skalierbare eingebettete siliziumbrücken-via-säulen in lithographisch definierten vias und verfahren zum herstellen derselben | |
EP0740348A1 (de) | Halbleiter-Speichervorrichtung unter Verwendung eines ferroelektrischen Dielektrikums und Verfahren zur Herstellung | |
DE112005002373T5 (de) | Geteilter Dünnschichtkondensator für mehrere Spannungen | |
DE4135826A1 (de) | Halbleitereinrichtung und verfahren zur herstellung derselben | |
EP0573838B1 (de) | Mehrchipmodul | |
DE102008000893A1 (de) | DRAM-Zelle mit magnetischem Kondensator | |
DE102008048845A1 (de) | Eine Struktur zur gemeinschaftlichen Nutzung intern erzeugter Spannungen durch Chips bei Mehrchipgehäusen | |
DE19740950A1 (de) | Halbleiterspeicher und Verfahren zum Herstellen desselben | |
DE60204239T2 (de) | Elektroden, verfahren und vorrichtung für eine speicherstruktur | |
DE102009035926B4 (de) | Kompakte Speicherarrays | |
EP0578856A1 (de) | Mikro-Kondensator | |
DE19929308C1 (de) | Verfahren zur Herstellung einer ferroelektrischen Speicheranordnung | |
WO2018220058A1 (de) | Leiterplatte mit stromversorgung, elektrisches bauelement mit leiterplatte und verfahren zur herstellung einer leiterplatte | |
DE19815136B4 (de) | Integrierte Halbleiterschaltung mit einem Kondensator und einem Sicherungselement und Herstellungsverfahren | |
DE10058782B4 (de) | Verfahren zum Herstellen einer Kondensatoranordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8131 | Rejection |