DE102006034772B4 - Verfahren zum Herstellen einer Halbleiter - Vorrichtung mit einem Grabengate - Google Patents

Verfahren zum Herstellen einer Halbleiter - Vorrichtung mit einem Grabengate Download PDF

Info

Publication number
DE102006034772B4
DE102006034772B4 DE102006034772A DE102006034772A DE102006034772B4 DE 102006034772 B4 DE102006034772 B4 DE 102006034772B4 DE 102006034772 A DE102006034772 A DE 102006034772A DE 102006034772 A DE102006034772 A DE 102006034772A DE 102006034772 B4 DE102006034772 B4 DE 102006034772B4
Authority
DE
Germany
Prior art keywords
trench
semiconductor device
gate
producing
trench gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102006034772A
Other languages
English (en)
Other versions
DE102006034772A1 (de
Inventor
Jeng-Ping Lin
Pei-Ing Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of DE102006034772A1 publication Critical patent/DE102006034772A1/de
Application granted granted Critical
Publication of DE102006034772B4 publication Critical patent/DE102006034772B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate

Abstract

Verfahren zum Herstellen einer Halbleiter-Vorrichtung mit einem Grabengate (122a), umfassend: Bereitstellen eines Halbleiter-Substrats (100, 200), das darauf eine Graben-Ätz-Maske aufweist; Ätzen des Halbleiter-Substrats (100, 200), um einen ersten Graben (112) zu schaffen, der eine erste Tiefe (d1) aufweist, indem die Graben-Ätz-Maske als eine Abschirmung benutzt wird; Bilden eines dotierten Bereichs (116a, 116b), der den ersten Graben (112) des Halbleiter-Substrats (100, 200) umgibt; Ätzen des dotierten Bereichs (116a, 116b) und des Halbleiter-Substrats (100, 200) unterhalb des ersten Grabens (112), um einen zweiten Graben (118) zu schaffen, der eine zweite Tiefe (d2) aufweist, die größer ist, als die erste Tiefe (d1), wobei der zweite Graben (118) eine Seitenwand und einen Boden aufweist; gleichzeitiges Schaffen einer Gateisolierschicht (120b) auf der Seitenwand und dem Boden des zweiten Grabens (118), so dass der Teil (120b) der Gateisolierschicht auf der Seitenwand des zweiten Grabens (118), wo dieser an den dotierten Bereich...

Description

  • Gebiet der Erfindung
  • Die Erfindung betrifft ein Verfahren zum Herstellen von Halbleiter-Vorrichtungen, insbesondere eines Metalloxid-Halbleiter-Transistors (MOS-Transistor), der ein Grabengate aufweist.
  • Die Entwicklung von Halbleiter-Vorrichtungen, wie zum Beispiel MOS-Transistoren schreitet voran, um hohe Leistung, hohe Integration und hohe Arbeitsgeschwindigkeit zu erreichen. Mit zunehmender Integration muß die Größe von MOS-Transistoren auf einem Halbleiter-Substrat herabgesetzt werden. Eine höhere Integration von MOS-Transistoren kann zum Beispiel durch die Reduzierung der Gatelänge (Gatterlänge) und/oder des Source/Drain-Bereichs (nachfolgend auch Quell/Ableitungs-Bereich genannt) erreicht werden. Das kann jedoch zum Kurzkanaleffekt (short channel effect) führen und die Leistung einer Halbleitervorrichtung wie zum Beispiel einem MOS-Transistor, erheblich beeinträchtigen. Die US 6 150 693 A offenbart einen MOS-Transistor, der einen V-förmigen Graben und eine Gateoxidschicht (nachfolgend auch Gatteroxidschicht genannt) aufweist, die auf der Seitenwand des V-förmigen Grabens gebildet ist. Das Gate (im nachfolgenden auch Gatter genannt) füllt den V-förmigen Graben. Die US 2005/0001252 A1 offenbart eine Halbleitervorrichtung, einen MOS-Transistor, der ein Grabengatter aufweist, um das Problem des Kurzkanaleffekts zu verringern.
  • Die Kanallänge einer Halbleitervorrichtung, die ein Grabengatter aufweist, ist normalerweise bedingt durch die Ätztiefe des Grabens für ein Gatter, und die Ionen-Implantierungstiefe des Quell/Ableitungs-Bereichs. Der Graben für ein Gatter wird herkömmlicherweise durch Ein-Schritt-Ätzen des Halbleiter-Substrats geschaffen. Dies kann zu einer erheblichen Differenz der Grabentiefe zwischen dem Zentrum und dem Rand eines Halbleiter-Rohlings führen, folglich sind die Kanallängen des MOS-Transistors im Zentrum und am Rand des Halbleiter-Rohlings bzw. Halbleiter-Wavers nicht einheitlich. Genauer gesagt, ist in einem herkömmlichen Verfahren die Prozesseinheitlichkeit schwer steuerbar, und besteht im Stand der Technik ein Problem mit der Veränderung der Kanallängen.
  • Die US 5 424 231 A offenbart einen VDMOS-Transistor mit einem reduzierten Drain/Source-Widerstand ohne eine entsprechende Abnahme der Durchschlagspannung und ein Herstellungsverfahren davon. Ein solcher VDMOS-Transistor wird durch allmähliches Erhöhen der Dotierungsdichte der implantierten Bereiche des Transistors erzeugt, bei gleichzeitiger Erhöhung der jeweiligen Dicken der Gate-Oxid-Schichten, die den implantierten Bereichen entlang des Stromflusswegs entsprechen.
  • Kurze Zusammenfassung der Erfindung
  • Daher besteht ein Bedarf für ein Herstellungsverfahren für eine Halbleiter-Vorrichtung, die ein Grabengatter aufweist, um den Prozess leicht zu steuern und eine Halbleiter-Vorrichtung mit verbesserter Leistung bereitzustellen. Die Erfindung stellt ein Herstellungsverfahren für eine Halbleiter-Vorrichtung, die ein Grabengatter aufweist, bereit, das in der Lage ist, die Kanallänge einfach zu steuern und die Kanallängenabweichung zu verringern. Die mit dem erfindungsgemäßen Verfahren hergestellte Halbleiter-Vorrichtung weist ein Grabengatter auf, das geeignet ist, die Kapazität zwischen dem Gatter und der Ableitung (Cgd) und/oder dem gatterinduzierten Ableitungsleckage (gate-induced drain leakage) zu reduzieren.
  • Eine Ausführungsform eines Herstellungsverfahrens für eine Halbleiter-Vorrichtung, die ein Grabengatter aufweist, umfasst die Schritte gemäß dem Anspruch 1. Eine detaillierte Beschreibung wird in den folgenden Ausführungsformen unter Bezugnahme auf die begleitende Zeichnung gegeben.
  • Kurze Beschreibung der Zeichnungen
  • Die Erfindung kann durch das Lesen der folgenden detaillierten Beschreibung und den Beispielen unter Bezugnahme auf die begleitende Zeichnung besser verstanden werden, wobei:
  • Die 1 bis 12 zeigen Querschnitte eines beispielhaften Prozessablaufes der Herstellung einer Halbleiter-Vorrichtung mit einem Grabengatter; und
  • die 13 bis 16 sind Querschnitte eines anderen beispielhaften Prozessablaufes der Herstellung einer Halbleiter-Vorrichtung mit einem Grabengatter.
  • Detaillierte Beschreibung der Erfindung
  • In dieser Beschreibung bezeichnen Ausdrücke wie „dem Substrat aufliegend”, „über der Schicht” oder „auf dem Film bzw. Belag” einfach ein relatives Positionsverhältnis bezüglich der Oberfläche einer Basisschicht, ungeachtet der Existenz von Zwischenschichten. Folglich können diese Ausdrücke nicht nur den direkten Kontakt der Schichten bezeichnen, sondern auch einen kontaktlosen Zustand von einer oder mehreren geschichteten Schichten. Die 1 bis 12 sind Querschnitte eines beispielhaften Prozessablaufs der Herstellung einer Halbleiter-Vorrichtung, die ein Grabengatter aufweist.
  • Wie in 1 gezeigt ist, ist ein Halbleiter-Substrat 100 mit einer Vielzahl von Isolierelementen bereitgestellt, wie zum Beispiel flache Grabenisolierung (STI) 102, um einen aktiven Bereich AA zu definieren. Das Halbleiter-Substrat 100 weist darauf eine Padoxid-Schicht 104 und eine Silizium-Nitrid-Schicht 106 auf. Das Halbleiter-Substrat 100 kann folgendes umfassen: Silizium, Gallium-Arsenid, Gallium-Nitrid, verspanntes Silizium, Silizium-Germanium, Silizium-Carbid, Carbid, Diamant, eine Epitaxieschicht und/oder andere Materialien; bevorzugt wird ein Silizium-Substrat.
  • Bezugnehmend auf 2 und 3, wird durch Fotolithografie eine fotoresistente Schablone 108 auf der Silizium-Nitrid-Schicht 106 geschaffen, die eine Öffnung 110 aufweist. Die Öffnung 110 ist abgestimmt mit der Position, an der in dem aktiven Bereich AA der Graben für ein Gatter geschaffen werden soll. Unter Verwendung der fotoresistenten Schablone 108 als eine Ätz-Maske, werden die Padoxid-Schicht 104 und die Silizium-Nitrid-Schicht 106 durch die Öffnung 110 der fotoresistenten Schablone 108 geätzt, um eine Graben-Ätz-Maske HM zu schaffen, gefolgt vom Entfernen der fotoresistenten Schablone 108. Das Halbleiter-Substrat 100 wird geätzt, um einen ersten Graben 112 zu schaffen, der eine erste Tiefe d1 aufweist, wobei die Graben-Ätz-Maske HM als ein Schild benutzt wird. Bevorzugterweise beträgt die erste Tiefe d1 zwischen 100 nm und 200 nm, oder besser ca. 150 nm. Das Halbleiter-Substrat wird zum Beispiel durch Reaktiv-Ionen-Ätzen (RIE) geätzt, wobei ein Ätzgas benutzt wird, das Cl2, HBr, O2, CF4 oder SF6 enthält.
  • Dann wird, wie in 4a gezeigt, eine dotierte Isolierschicht 114, die eine Dicke von ca. 5 nm bis 30 nm aufweist, gleichförmig auf der Seitenwand und dem Boden des ersten Grabens 112 geschaffen, um einen dotierten Bereich als einen selbstausgerichteten Quell/Ableitungs-Bereich zu bilden. Die dotierte Isolierschicht 114 umfasst Fremdstoffe (Dotiersubstanzen) vom n-Typ oder p-Typ. Die dotierte Isolierschicht ist zum Beispiel Phosphorsilikat-Glas (PSG), Arsensilikat-Glas (ASG) oder Borsilikat-Glas (BSG). Außerdem kann die dotierte Isolierschicht 114 durch plasmagestützte chemische Gasphasenabscheidung (PECVD), chemische Niederdruckgasphasenabscheidung (LPCVD) oder chemische Atomschichtgasphasenabscheidung (ALCVD) geschaffen werden.
  • Mit jetzigem Verweis auf 5 und 6, werden die Fremdstoffe aus der dotierten Isolierschicht 114 heraus diffundiert und in das Halbleiter-Substrat 100 neben der dotierten Isolierschicht 114 hinein getrieben, um so einen dotierten Bereich 116 durch Rapid-Thermal-Processing (RTP) bei 300°C bis 1000°C, zu schaffen, bevorzugterweise bei 300°C bis 500°C. Die Diffusionstiefe des dotierten Bereichs 116 beträgt ca. 10 nm bis 60 nm, bevorzugterweise ca. 10 nm bis 50 nm, oder noch besser 30 nm. Bei der Schaffung des dotierten Bereichs 116 im Halbleiter-Substrat 100, die zuvor beschrieben wurde, handelt es sich um das sogenannte Solid-Phase-Doping bzw. Festphasendotierung (SPD). Als nächstes wird die dotierte Isolierschicht 114 durch Trockenätzen entfernt, wobei ein Ätzgas verwendet wird, das Fluorwasserstoffgas umfasst, oder durch Nassätzen, wobei ein Ätzmittel verwendet wird, das Flusssäure umfasst, bis der dotierte Bereich 116 freigelegt ist.
  • Bezugnehmend auf 4 und 6 wird eine andere beispielhafte Ausführungsform des Herstellens einer Halbleiter-Vorrichtung veranschaulicht. Darin wird Gas-Phasen-Dotierung (GPD) durchgeführt und Fremdstoffe 113 in Gasphase werden in das Halbleiter-Substrat 100 eingeführt, um einen dotierten Bereich 116 zu schaffen, wie in 6 gezeigt ist. Gas-Phasen-Dotierung kann durch Flüssig-Phasen-Dotierung (LPD) ersetzt werden, um Fremdstoffe in Flüssigphase in das Halbleiter-Substrat 100 einzuführen.
  • Wie in 7 gezeigt ist, ist der dotierte Bereich 116 und das Halbleiter-Substrat 100 unterhalb des ersten Grabens 112 anisotrop geätzt, um einen zweiten Graben 118 zu schaffen, der eine zweite Tiefe d2 aufweist, wobei die Graben-Ätz-Maske HM als ein Schild benutzt wird. Die Ätztiefe ist in diesem Schritt kleiner als 60 nm, bevorzugterweise 30 nm bis 60 nm, oder besser 30 nm bis 50 nm. Sozusagen haben die erste Tiefe d1 und die zweite Tiefe d2 einen Tiefenunterschied von weniger als 60 nm, bevorzugterweise 30 nm bis 60 nm, oder besser 30 nm bis 50 nm. Nach diesem Schritt des Ätzens bleiben dotierte Bereiche 116a, 116b, die auch als Lightly-Doped-Drains bzw. leichtdotierte Ableitungen (LDD) bezeichnet werden, auf der Seitenwand des zweiten Grabens 118 und ein ausgesparter Kanal wird zwischen dem dotierten Bereich 116a und dem dotierten Bereich 116b, erzeugt. Verglichen mit dem verwandten Stand der Technik, wird die Länge des ausgesparten Kanals hauptsächlich durch den Schritt der Bildung des zweiten Grabens 118 mittels Ätzen des dotierten Bereichs 116 und des Halbleiter-Substrats 100 bestimmt. Daher können die Kanallängen von Metalloxid-Halbleiter-(MOS)-Transistoren leicht gesteuert werden. Die Kanallängen von MOS-Transistoren werden im Zentrum und am Rand gleichförmiger. Gemäß einiger Ausführungsformen der Erfindung kann das Gleichförmigkeitsproblem gelöst werden; die Kanallänge kann leicht gesteuert und angepasst werden.
  • Die Kanallänge wird hauptsächlich durch die Bildung des zweiten Grabens 118 bestimmt, der mit Reaktiv-Ionen-Ätzen (RIE) geätzt wird, wobei ein Ätzgas verwendet wird, das Cl2, HBr, O2, CF4 oder SF6 umfasst. Da die Ätztiefe des zweiten Grabens 118 geringer ist als 60 nm, können die Ätzbedingungen und die Ätzdauer leicht, ohne große Veränderung gesteuert werden.
  • Dann wird durch thermische Oxidation bei einer Temperatur von ca. 80 nm bis 110 nm, wie in 8 gezeigt, eine Gatterisolierschicht 120 auf der Seitenwand und dem Boden des zweiten Grabens 118 geschaffen, die eine Gatterisolierschicht 120a und eine Gatterisolierschicht 120b umfasst. Die Gatterisolierschicht 120b auf der Seitenwand des zweiten Grabens 118 ist dicker als die Gatterisolierschicht 120a am Boden des zweiten Grabens 118, weil die Oxidationsrate der dotierten Bereiche 116a und 116b höher ist, als die des Halbleiter-Substrats 100 am Boden des zweiten Grabens 118. Die Dicke der Gatterisolierschicht 120b und der Gatterisolierschicht 120a beträgt zum Beispiel 5 nm bis 15 nm bzw. 2 nm bis 6 nm.
  • Da die Gatterisolierschicht 120b relativ dicker ist als die Gatterisolierschicht 120a, kann die Kapazität zwischen dem Gatter und der Ableitung (Cgd) verringert werden und eine gatterinduzierte Ableitungsleckage kann verringert werden. Als nächstes wird, bezugnehmend auf 9, die Graben-Ätz-Maske HM, durch Nassätzen, indem ein Ätzmittel benutzt wird, das heiße Phosphorsäure oder Flusssäure umfasst, oder durch Trockenätzen entfernt. Ein Teil der flachen Grabenisolation 102 kann in diesem Ätzschritt von der oberen Fläche mitentfernt werden.
  • Wie in 10 gezeigt, wird dann eine leitfähige Schicht 122, wie zum Beispiel eine dotierte Polysiliziumschicht, deckend (blanket) abgeschieden, durch plasmagestützte chemische Gasphasenabscheidung (PECVD), chemische Niederdruckgasphasenabscheidung (LPCVD) oder Hochdruck-Dampfabscheidung im Plasma (HDPCVD), die den zweiten Graben 118 ausfüllt. Alternativ kann eine leitfähige Schicht, die Aluminium, Kupfer, Wolfram oder eine Legierung daraus umfasst, dazu verwendet werden, die Polysilizium-Schicht zu ersetzen.
  • Wie in 11 gezeigt, wird die leitfähige Schicht 122 dann abgegrenzt (engl. defined), um ein Grabengatter 122a im zweiten Graben 118 zu schaffen. Zum Beispiel wird eine fotoresistente Schablone (nicht gezeigt) auf der leitfähigen Schicht 122 unter Verwendung von Fotolithographie geschaffen, dem ein selektives Ätzen der leitfähigen Schicht 122 folgt, wobei die fotoresistente Schablone als eine Ätz-Maske verwendet wird, um das Grabengatter 122a zu bilden.
  • Als nächstes werden, nach der Bildung des Grabengatters 122a, bezugnehmend auf 12, die leicht dotierten Bereiche 116a, 116b und das Halbleiter-Substrat 100 zwischen den dotierten Bereichen 116a, 116b und der flachen Grabenisolation 102, wahlweise mit n-Typ-Ionen, wie z. B. P oder As, oder p-Typ-Ionen, wie z. B. B, in einer selbstausgerichteten Art und Weise dotiert, um selbstausgerichtete Quell/Ableitungs-Bereiche 124 und 126 zu bilden, sowie zeitgleich, einen vertieften Kanal (recessed channel) 130. Das heißt, daß es nicht notwendig ist, eine Ionendotierungsmaske aus fotoresistentem Material, durch Fotolithografie anzuwenden, um selbstausgerichtete Quell/Ableitungs-Bereiche 124, 126 zu schaffen, daher wird dieser Schritt selbstausgerichtete Ionendotierung genannt.
  • In einigen Ausführungsformen der Erfindung werden, nach der Bildung des Grabengatters 122a, die Fremdstoffe der dotierten Bereiche 116a, 116b thermisch diffundiert, um ein selbstausgerichteter Quell/Ableitungs-Bereich zu sein. In diesem Schritt kann die Länge des ausgesparten Kanals 130 etwas verändert werden. Die Kanallänge des Metalloxid-Halbleiter-(MOS)-Transistors jedoch wird noch immer leicht gesteuert.
  • Wie in 12 gezeigt, kann in einigen Ausführungsformen des Metalloxid-Halbleiters (MOS), die Halbleiter-Vorrichtung, die ein Grabengatter aufweist, ein Halbleiter-Substrat 100 umfassen, das einen zweiten Graben 118 und eine Isolierschicht 120 auf der Seitenwand und dem Boden des zweiten Grabens 118 aufweist, wie z. B. thermisches Oxid. Die Gatterisolierschicht 120b auf der Seitenwand des zweiten Grabens 118 ist dicker als die Gatterisolierschicht 120b auf dem Boden des zweiten Grabens 118. Die Halbleiter-Vorrichtung umfasst des Weiteren Quell/Ableitungs-Bereiche 124 und 126, die im Halbleiter-Substrat 100 neben der Seitenwand des zweiten Grabens 118 geschaffen wurden, einen ausgesparten Kanal 130 im Halbleiter-Substrat 100 unterhalb des zweiten Grabens 118 und ein Grabengatter 122a, das im zweiten Graben 118 geschaffen wurde.
  • Die 13 und 16 sind Querschnitte eines anderen beispielhaften Prozessablaufs der Herstellung einer Halbleiter-Vorrichtung, die ein Grabengatter aufweist.
  • Wie in 13 gezeigt, wird ein Halbleiter-Substrat 200 bereitgestellt, das einen Grabenkondensatorteil 208 aufweist, der eine obere Elektrode/eine dielektrische Schicht/eine untere Elektrode umfasst. Der Grabenkondensatorteil 208 umfasst des Weiteren eine Oxidmanschette 216, einen verdeckten Streifen 222 und eine leitfähige Schicht 218. Eine Padoxid- 202 und eine Siliziumschicht 204 sind auf dem Halbleiter-Substrat 200 geschaffen. Ein Zwischenstück bzw. Abstandhalter 226, der Silizium-Nitrid, Silizium-Oxinitrid oder Oxid umfasst, wird auf der Silizium-Nitrid-Schicht 204 geschaffen. Das Zwischenstück wird geschaffen durch Abscheiden einer Zwischenmaterialschicht auf einer einseitig vorstehenden Isolierschicht 220 und der Silizium-Nitrid-Schicht 204, gefolgt vom Zurückätzen der Zwischenmaterialschicht, um das selbstausgerichtete Zwischenstück 226 zu schaffen, das geeignet ist, die Position des Grabengatters auf der Silizium-Nitrid-Schicht 204 und der Seitenwand der einseitig vorstehenden Isolierschicht 220 zu definieren.
  • Als nächstes wird das Halbleiter-Substrat 200 geätzt, um einen ersten Graben 228 zu schaffen, der eine erste Tiefe d1 von ca. 100 nm bis 300 nm aufweist, bevorzugterweise 200 nm, wobei das Zwischenstück 226, die Silizium-Nitrid-Schicht 204 und die einseitige Isolierschicht 220 als Graben-Ätz-Masken verwendet werden. Das Halbleiter-Substrat 200 wird bevorzugterweise durch Reaktiv-Ionen-Ätzen (RIE) geätzt, wobei ein Ätzgas verwendet wird, das Cl2, HBr, O2, CF4 oder SF6 umfasst.
  • Dann wird, wie in 14 gezeigt, eine dotierte Isolierschicht 230, die eine Dicke von ungefähr 5 nm bis 30 nm aufweist, in gleicher Art auf der Seitenwand und dem Boden des ersten Grabens 228 geschaffen, um einen dotierten Bereich zu einem selbstausgerichteten Quell/Ableitungs-Bereich zu machen. Die dotierte Isolierschicht 230 umfasst Fremdstoffe (Dotiersubstanz) vom n-Typ oder p-Typ. Die dotierte Isolierschicht 230 ist zum Beispiel Phosphorsilikat-Glas (PSG), Arsensilikat-Glas (ASG) oder Borsilikat-Glas (BSG). Außerdem kann die dotierte Isolierschicht 230 geschaffen werden durch plasmagestützte chemische Gasphasenabscheidung (PECVD), chemische Niederdruckgasphasenabscheidung (LPCVD) oder chemische Atomschichtgasphasenabscheidung (ALCVD). Die Fremdstoffe der dotierten Isolierschicht 230 werden heraus diffundiert und in das Halbleiter-Substrat 200 neben der dotierten Isolierschicht 230 hineingetrieben, um einen dotierten Bereich 232 durch Rapid-Thermal-Processing (RTP) bei 700°C bis 1100°C zu schaffen. Die Diffusionstiefe des dotierten Bereichs 116 beträgt ungefähr 10 nm bis 60 nm, bevorzugterweise ungefähr 10 nm bis 50 nm, oder besser 30 nm. Bei der Schaffung des dotierten Bereichs 116 im Halbleiter-Substrat 100, wie oben beschrieben, handelt es sich um das sogenannte Solid-Phase-Doping bzw. Festphasendotierung (SPD).
  • Als nächstes wird die dotierte Isolierschicht 230 durch Trockenätzen entfernt, wobei ein ätzendes Gas verwendet wird, das Fluorwasserstoffgas umfasst, oder durch Nassätzen, wobei ein Ätzmittel benutzt wird, das Flusssäure umfasst, bis der dotierte Bereich 232 freigelegt ist, wie in 15 gezeigt. Der dotierte Bereich 232 und das Halbleiter-Substrat 200 unterhalb des ersten Grabens 228 werden anisotrop durch den ersten Graben 228 geätzt, um einen zweiten Graben 234 zu schaffen, der eine zweite Tiefe d2 aufweist, wobei das Zwischenstück 226, die Silizium-Nitrid-Schicht 204 und die Padoxid-Schicht 202 als Ätz-Masken verwendet werden. Die Ätztiefe in diesem Schritt ist geringer als 60 nm, bevorzugterweise 30 nm bis 60 nm, oder besser 30 nm bis 50 nm. Das bedeutet, daß die erste Tiefe d1 und die zweite Tiefe d2 einen Tiefenunterschied von weniger als 60 nm aufweisen, bevorzugterweise 30 nm bis 60 nm, oder besser 30 nm bis 50 nm.
  • Es wird eine Gatterisolierschicht 236 auf der Seitenwand und dem Boden des zweiten Grabens 234 durch thermische Oxidation bei einer Temperatur von ungefähr 800°C bis 1100°C geschaffen, die die Gatterisolierschicht 236a und die Gatterisolierschicht 236b umfasst. Die Gatterisolierschicht 236b auf der Seitenwand des zweiten Grabens 234 ist dicker als die Gatterisolierschicht 236a auf dem Boden des zweiten Grabens 234, da die Oxidationsrate der dotierten Bereiche 236a und 236b höher ist als die des Halbleiter-Substrats 200 auf dem Boden des zweiten Grabens 234. Das Zwischenstück 226, die Silizium-Nitrid-Schicht 204 und die Padoxid-Schicht 202 werden dann geätzt durch Nassätzen oder Trockenätzen, um die obere Fläche des Halbleiter-Substrats 200 freizulegen.
  • Eine leitfähige Schicht, wie z. B. eine Polysilizium-Schicht, wird dann flächendeckend (blanket) abgeschieden, durch plasmagestützte chemische Gasphasenabscheidung (PECVD), chemische Niederdruckgasphasenabscheidung (LPCVD) oder Hochdruck-Dampfabscheidung im Plasma (HDPCVD), die in den zweiten Graben 234 gefüllt wird. Alternativ kann eine leitfähige Schicht Aluminium, Kupfer, Wolfram oder eine Legierung daraus, umfassen.
  • Die leitfähige Schicht ist dann festgelegt, um ein Grabengatter 238 im zweiten Graben 234 zu schaffen. Zum Beispiel wird eine fotoresistente Schablone (nicht gezeigt) auf der leitfähigen Schicht gebildet, wobei Fotolithografie verwendet wird, gefolgt vom selektiven Ätzen der leitfähigen Schicht, wobei die fotoresistente Schablone als eine Ätz-Maske benutzt wird, um das Grabengatter 238 zu schaffen.
  • Nach der Bildung des Grabengatters 238 werden der leicht dotierte Bereich 232 und das Halbleiter-Substrat 200 zwischen dem dotierten Bereich 232 und dem Grabenkondensatorteil 208 in selbstausgerichteter Art und Weise wahlweise dotiert mit Ionen vom n-Typ, wie z. B. P oder As, oder mit Ionen vom p-Typ, wie z. B. B, um die selbstausgerichteten Quell/Ableitungs-Bereiche 240 und 242 zu schaffen, und ein ausgesparter Kanal 250 wird zwischen den Quell/Ableitungs-Bereichen 240 und 242 erzeugt.

Claims (17)

  1. Verfahren zum Herstellen einer Halbleiter-Vorrichtung mit einem Grabengate (122a), umfassend: Bereitstellen eines Halbleiter-Substrats (100, 200), das darauf eine Graben-Ätz-Maske aufweist; Ätzen des Halbleiter-Substrats (100, 200), um einen ersten Graben (112) zu schaffen, der eine erste Tiefe (d1) aufweist, indem die Graben-Ätz-Maske als eine Abschirmung benutzt wird; Bilden eines dotierten Bereichs (116a, 116b), der den ersten Graben (112) des Halbleiter-Substrats (100, 200) umgibt; Ätzen des dotierten Bereichs (116a, 116b) und des Halbleiter-Substrats (100, 200) unterhalb des ersten Grabens (112), um einen zweiten Graben (118) zu schaffen, der eine zweite Tiefe (d2) aufweist, die größer ist, als die erste Tiefe (d1), wobei der zweite Graben (118) eine Seitenwand und einen Boden aufweist; gleichzeitiges Schaffen einer Gateisolierschicht (120b) auf der Seitenwand und dem Boden des zweiten Grabens (118), so dass der Teil (120b) der Gateisolierschicht auf der Seitenwand des zweiten Grabens (118), wo dieser an den dotierten Bereich (116a, 116b) angrenzt, dicker ist als die Gateisolierschicht (120a) am Boden des zweiten Grabens (118); und Schaffen eines Grabengates (122a) in dem zweiten Graben (118).
  2. Verfahren zum Herstellen einer Halbleiter-Vorrichtung, die ein Grabengate (122a) aufweist, gemäß Anspruch 1, wobei das Schaffen der Graben-Ätz-Maske des Weiteren folgendes umfasst: Schaffen einer Padoxid-Schicht (104) und einer Silizium-Nitrid-Schicht (106) auf dem Halbleiter-Substrat (100, 200); Schaffen einer fotoresistenten Schablone, die eine Öffnung (110) auf der Silizium-Nitrid-Schicht (106) aufweist, durch Fotolithografie; Ätzen der Silizium-Nitrid-Schicht (106) und der Padoxid-Schicht (104) durch die Öffnung (110), wobei die fotoresistente Schablone als eine Maske benutzt wird, um die Graben-Ätz-Maske zu schaffen; und Entfernen der fotoresistenten Schablone.
  3. Verfahren zum Herstellen einer Halbleiter-Vorrichtung, die ein Grabengate (122a) aufweist, gemäß Anspruch 1, wobei das Schaffen des dotierten Bereichs (116a, 116b) des Weiteren folgendes umfasst: konformes Schaffen einer dotierten isolierenden Schicht (114) auf einer Seitenwand und einem Boden des ersten Grabens (112); Implantierung von Fremdstoffen in das Halbleiter-Substrat (100, 200) neben der dotierten isolierenden Schicht (114) durch thermische Diffusion; und Entfernen der dotierten isolierenden Schicht (114).
  4. Verfahren zum Herstellen einer Halbleiter-Vorrichtung, die ein Grabengate (122a) aufweist, gemäß Anspruch 3, wobei die dotierte isolierende Schicht (114) Phosphorsilikat-Glas (PSG), Arsensilikat-Glas (ASG) oder Borsilikat-Glas (BSG) umfasst, und die dotierte isolierende Schicht (114) durch ein Ätzmittel, das Flusssäure umfasst, oder ein ätzendes Gas, das Fluorwasserstoffgas umfasst, entfernt wird.
  5. Verfahren zum Herstellen einer Halbleiter-Vorrichtung, die ein Grabengate (122a) aufweist, gemäß Anspruch 3, wobei die thermische Diffusion durch Rapid-Thermal-Processing (RTP) bei 300°C bis 500°C durchgeführt wird.
  6. Verfahren zum Herstellen einer Halbleiter-Vorrichtung, die ein Grabengate (122a) aufweist, gemäß Anspruch 1, wobei der dotierte Bereich durch Gas-Phasen-Dotierung (GPD) oder Flüssig-Phasen-Dotierung (LPD) geschaffen wird.
  7. Verfahren zum Herstellen einer Halbleiter-Vorrichtung, die ein Grabengate (122a) aufweist, gemäß Anspruch 1, wobei die erste Tiefe und die zweite Tiefe einen Tiefenunterschied von 30 nm bis 50 nm aufweisen.
  8. Verfahren zum Herstellen einer Halbleiter-Vorrichtung, die ein Grabengate (122a) aufweist, gemäß Anspruch 1, wobei der dotierte Bereich eine Tiefe von 10 nm bis 50 nm aufweist.
  9. Verfahren zum Herstellen einer Halbleiter-Vorrichtung, die ein Grabengate (122a) aufweist, gemäß Anspruch 1, wobei die Gateisolierschicht (120b) durch thermische Oxidation geschaffen wird.
  10. Verfahren zum Herstellen einer Halbleiter-Vorrichtung, die ein Grabengate (122a) aufweist, gemäß Anspruch 1, das des Weiteren das Implementieren von Ionen in den dotierten Bereich umfasst, um Source/Drainbereiche nach der Schaffung des Grabengates (122a) zu schaffen.
  11. Verfahren zum Herstellen einer Halbleiter-Vorrichtung, die ein Grabengate (122a) aufweist, gemäß Anspruch 1, das des Weiteren nach Bildung des Grabengates eine thermische Diffusion von Fremdstoffen des dotierten Bereichs umfasst, um Source/Drainbereiche zu schaffen.
  12. Verfahren zum Herstellen einer Halbleiter-Vorrichtung, die ein Grabengate (122a) aufweist, gemäß Anspruch 1, das des Weiteren ein Isolierelement im Halbleiter-Substrat (100, 200) umfasst, um einen aktiven Bereich zu definieren und wobei das Grabengate (122a) in dem aktiven Bereich geschaffen wird.
  13. Verfahren zum Herstellen einer Halbleiter-Vorrichtung, die ein Grabengate (122a) aufweist, gemäß Anspruch 1, das des Weiteren einen Grabenkondensator im Halbleiter-Substrat (100, 200) umfasst.
  14. Verfahren zum Herstellen einer Halbleiter-Vorrichtung, die ein Grabengate (122a) aufweist, gemäß Anspruch 1, wobei die Graben-Ätz-Maske ein selbstausgerichtetes Zwischenstück umfasst.
  15. Verfahren zum Herstellen einer Halbleiter-Vorrichtung, die ein Grabengate (122a) aufweist, gemäß Anspruch 14, wobei das Zwischenstück Silzium-Nitrid, Silizium-Oxinitrid oder Siliziumoxid umfasst.
  16. Verfahren zum Herstellen einer Halbleiter-Vorrichtung, die ein Grabengate (122a) aufweist, gemäß Anspruch 1, das des Weiteren das Entfernen der Graben-Ätz-Maske umfasst.
  17. Verfahren zum Herstellen einer Halbleiter-Vorrichtung, die ein Grabengate (122a) aufweist, gemäß Anspruch 1, wobei die erste Tiefe des ersten Grabens zwischen 100 nm und 300 nm liegt.
DE102006034772A 2005-12-19 2006-07-27 Verfahren zum Herstellen einer Halbleiter - Vorrichtung mit einem Grabengate Active DE102006034772B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW94145039 2005-12-19
TW094145039A TWI309066B (en) 2005-12-19 2005-12-19 Semiconductor device having a trench gate the fabricating method of the same

Publications (2)

Publication Number Publication Date
DE102006034772A1 DE102006034772A1 (de) 2007-07-05
DE102006034772B4 true DE102006034772B4 (de) 2012-11-15

Family

ID=38135911

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006034772A Active DE102006034772B4 (de) 2005-12-19 2006-07-27 Verfahren zum Herstellen einer Halbleiter - Vorrichtung mit einem Grabengate

Country Status (3)

Country Link
US (2) US7541244B2 (de)
DE (1) DE102006034772B4 (de)
TW (1) TWI309066B (de)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI302355B (en) * 2006-04-20 2008-10-21 Promos Technologies Inc Method of fabricating a recess channel array transistor
TWI323498B (en) * 2006-04-20 2010-04-11 Nanya Technology Corp Recessed gate mos transistor device and method of making the same
JP2008135458A (ja) * 2006-11-27 2008-06-12 Elpida Memory Inc 半導体装置及びその製造方法
KR100840789B1 (ko) * 2007-02-05 2008-06-23 삼성전자주식회사 리세스 트랜지스터 및 그 제조 방법
US8110890B2 (en) 2007-06-05 2012-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating semiconductor device isolation structure
US20090098701A1 (en) * 2007-10-15 2009-04-16 Jurgen Faul Method of manufacturing an integrated circuit
TWI355069B (en) * 2007-11-06 2011-12-21 Nanya Technology Corp Dram device
US7998808B2 (en) * 2008-03-21 2011-08-16 International Rectifier Corporation Semiconductor device fabrication using spacers
US7781830B2 (en) * 2008-07-16 2010-08-24 Promos Technologies Inc. Recessed channel transistor and method for preparing the same
US9190495B2 (en) * 2008-09-22 2015-11-17 Samsung Electronics Co., Ltd. Recessed channel array transistors, and semiconductor devices including a recessed channel array transistor
KR20100033918A (ko) * 2008-09-22 2010-03-31 삼성전자주식회사 리세스 채널 트랜지스터 및 그 형성 방법, 이를 포함하는 반도체 소자 및 그 제조 방법
US8691649B2 (en) * 2008-09-22 2014-04-08 Samsung Electronics Co., Ltd. Methods of forming recessed channel array transistors and methods of manufacturing semiconductor devices
KR101619826B1 (ko) 2010-06-07 2016-05-24 삼성전자주식회사 리세스 채널 트랜지스터 및 그 형성 방법, 이를 포함하는 반도체 소자 및 그 제조 방법
JP5588671B2 (ja) 2008-12-25 2014-09-10 ローム株式会社 半導体装置の製造方法
JP5588670B2 (ja) 2008-12-25 2014-09-10 ローム株式会社 半導体装置
KR101544509B1 (ko) * 2009-02-03 2015-08-13 삼성전자주식회사 트랜지스터를 갖는 반도체소자의 제조방법
US20100193879A1 (en) * 2009-02-05 2010-08-05 Ming-Han Liao Isolation Region Implant and Structure
US8133664B2 (en) * 2009-03-03 2012-03-13 Micron Technology, Inc. Methods of forming patterns
KR20100106017A (ko) * 2009-03-23 2010-10-01 삼성전자주식회사 리세스 채널 트랜지스터 및 이의 제조 방법
KR101079202B1 (ko) * 2009-04-09 2011-11-03 주식회사 하이닉스반도체 리세스게이트를 구비하는 반도체 장치 및 그 제조방법
CN104617145B (zh) * 2009-04-13 2019-11-19 罗姆股份有限公司 半导体装置
KR101095686B1 (ko) * 2009-07-24 2011-12-20 주식회사 하이닉스반도체 반도체 기억 소자 및 그 제조방법
JP2011134910A (ja) 2009-12-24 2011-07-07 Rohm Co Ltd ＳｉＣ電界効果トランジスタ
US8629020B2 (en) 2010-10-25 2014-01-14 Electronics & Telecommunications Research Institute Semiconductor device and method of fabricating the same
KR101374322B1 (ko) * 2010-10-25 2014-03-17 한국전자통신연구원 반도체 소자 및 그 제조 방법
JP2013135029A (ja) * 2011-12-26 2013-07-08 Elpida Memory Inc 半導体装置の製造方法
US9093420B2 (en) 2012-04-18 2015-07-28 Rf Micro Devices, Inc. Methods for fabricating high voltage field effect transistor finger terminations
CN103426916B (zh) * 2012-05-14 2018-12-04 恩智浦美国有限公司 功率mosfet结构及方法
US9123784B2 (en) * 2012-08-21 2015-09-01 Nanya Technology Corporation Memory process and memory structure made thereby
US9147632B2 (en) 2012-08-24 2015-09-29 Rf Micro Devices, Inc. Semiconductor device having improved heat dissipation
US9917080B2 (en) * 2012-08-24 2018-03-13 Qorvo US. Inc. Semiconductor device with electrical overstress (EOS) protection
KR101987995B1 (ko) * 2012-08-31 2019-06-11 에스케이하이닉스 주식회사 매립 게이트형 반도체 소자, 그 반도체 소자를 갖는 모듈 및 시스템 그리고 그 반도체 소자 제조 방법
US9536803B2 (en) 2014-09-05 2017-01-03 Qorvo Us, Inc. Integrated power module with improved isolation and thermal conductivity
US10615158B2 (en) 2015-02-04 2020-04-07 Qorvo Us, Inc. Transition frequency multiplier semiconductor device
US10062684B2 (en) 2015-02-04 2018-08-28 Qorvo Us, Inc. Transition frequency multiplier semiconductor device
WO2019025911A1 (ja) * 2017-08-04 2019-02-07 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
CN110707087B (zh) * 2018-09-07 2022-02-22 联华电子股份有限公司 动态随机存取存储器和闪存存储器的制作方法及其结构
CN112582264A (zh) * 2019-09-27 2021-03-30 深圳市卓朗微电子有限公司 氮离子布植硅氧层使之形成低闸极电容沟渠式功率晶体管的改善方法
CN115631997A (zh) * 2022-12-21 2023-01-20 泰科天润半导体科技（北京）有限公司 提高耐压的横向沟槽型碳化硅mosfet的制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5183775A (en) * 1990-01-23 1993-02-02 Applied Materials, Inc. Method for forming capacitor in trench of semiconductor wafer by implantation of trench surfaces with oxygen
US5424231A (en) * 1994-08-09 1995-06-13 United Microelectronics Corp. Method for manufacturing a VDMOS transistor
US6188104B1 (en) * 1997-03-27 2001-02-13 Samsung Electronics Co., Ltd Trench DMOS device having an amorphous silicon and polysilicon gate
US6852597B2 (en) * 2001-10-10 2005-02-08 Electronics And Telecommunications Research Institute Method for fabricating power semiconductor device having trench gate structure
US20050173744A1 (en) * 2004-02-11 2005-08-11 Dong-Hyun Kim Recessed-type field effect transistor with reduced body effect
US6929998B2 (en) * 2003-04-23 2005-08-16 Nanya Technology Corporation Method for forming bottle-shaped trench

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998012741A1 (en) * 1996-09-18 1998-03-26 Advanced Micro Devices, Inc. Short channel non-self aligned vmos field effect transistor
KR100282452B1 (ko) * 1999-03-18 2001-02-15 김영환 반도체 소자 및 그의 제조 방법
GB0022149D0 (en) * 2000-09-09 2000-10-25 Zetex Plc Implantation method
US7183600B2 (en) * 2003-06-03 2007-02-27 Samsung Electronics Co., Ltd. Semiconductor device with trench gate type transistor and method of manufacturing the same
US7382019B2 (en) * 2005-04-26 2008-06-03 Fairchild Semiconductor Corporation Trench gate FETs with reduced gate to drain charge

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5183775A (en) * 1990-01-23 1993-02-02 Applied Materials, Inc. Method for forming capacitor in trench of semiconductor wafer by implantation of trench surfaces with oxygen
US5424231A (en) * 1994-08-09 1995-06-13 United Microelectronics Corp. Method for manufacturing a VDMOS transistor
US6188104B1 (en) * 1997-03-27 2001-02-13 Samsung Electronics Co., Ltd Trench DMOS device having an amorphous silicon and polysilicon gate
US6852597B2 (en) * 2001-10-10 2005-02-08 Electronics And Telecommunications Research Institute Method for fabricating power semiconductor device having trench gate structure
US6929998B2 (en) * 2003-04-23 2005-08-16 Nanya Technology Corporation Method for forming bottle-shaped trench
US20050173744A1 (en) * 2004-02-11 2005-08-11 Dong-Hyun Kim Recessed-type field effect transistor with reduced body effect

Also Published As

Publication number Publication date
US7541244B2 (en) 2009-06-02
DE102006034772A1 (de) 2007-07-05
US7622770B2 (en) 2009-11-24
US20080135907A1 (en) 2008-06-12
US20070138545A1 (en) 2007-06-21
TWI309066B (en) 2009-04-21
TW200725743A (en) 2007-07-01

Similar Documents

Publication Publication Date Title
DE102006034772B4 (de) Verfahren zum Herstellen einer Halbleiter - Vorrichtung mit einem Grabengate
DE102006045581B4 (de) Halbleiterbauelement mit einem Trench-Gate und Verfahren zu seiner Fertigung
DE102009055392B4 (de) Halbleiterbauelement und Verfahren zur Herstellung des Halbleiterbauelements
DE102008046400B4 (de) Verfahren zur Herstellung eines CMOS-Bauelements mit MOS-Transistoren mit abgesenkten Drain- und Sourcebereichen und einem Si/Ge-Material in den Drain- und Sourcebereichen des PMOS-Transistors
DE112005002630B4 (de) Verfahren zum Ausbilden eines Halbleiterbauelements mit einer vollständig silizidierten Gateelektrode (FUSI) sowie integrierter Schaltungschip
DE102011090163B4 (de) Halbleiterbauelement mit Austauschgateelektrodenstrukturen und selbstjustierten Kontaktelementen, die durch eine späte Kontaktfüllung hergestellt sind und Herstellungsverfahren dafür
DE102010063781B4 (de) Unterschiedliche Schwellwertspannungseinstellung in PMOS-Transistoren durch unterschiedliche Herstellung eines Kanalhalbleitermaterials
DE10255849B4 (de) Verbesserte Drain/Source-Erweiterungsstruktur eines Feldeffekttransistors mit dotierten Seitenwandabstandselementen mit hoher Permittivität und Verfahren zu deren Herstellung
DE102010001403B4 (de) Austauschgateverfahren auf der Grundlage eines Umkehrabstandhalters, der vor der Abscheidung des Austrittsarbeitsmetalls aufgebracht wird
DE102010001406B4 (de) Austausch-Gate-Verfahren auf der Grundlage eines früh aufgebrachten Austrittsarbeitsmetalls
DE69736460T2 (de) Verfahren zur Herstellung von gerichtet abgeschiedenem Silizid über Transistorelektroden
DE10246718A1 (de) Feldeffekttransistor mit lokaler Source-/Drainisolation sowie zugehöriges Herstellungsverfahren
DE10355575B4 (de) Verfahren zur Herstellung von Seitenwandabstandselementen für ein Schaltungselement durch Erhöhen einer Ätzselektivität
DE10234392B4 (de) Halbleiterbauelement mit Gate-Elektrodenstruktur und Herstellungsverfahren hierfür
DE102008030864A1 (de) Doppelgate- und Tri-Gatetransistor, die auf einem Vollsubstrat aufgebaut sind und Verfahren zur Herstellung des Transistors
DE102009031155A1 (de) Gleichmäßige Metallgatestapel mit großem ε durch Einstellen einer Schwellwertspannung für komplexe Transistoren durch Diffundieren einer Metallsorte vor der Gatestrukturierung
DE102010001404B4 (de) Einstellung von Transistoreigenschaften auf der Grundlage einer späten Wannenimplantation
DE102012205662B4 (de) MOS-Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102008059648B4 (de) Gateelektrodenstruktur mit großem ε, die nach der Transistorherstellung unter Anwendung eines Abstandshalters gebildet wird
DE10351006B4 (de) Verfahren zur Herstellung eines Transistors mit erhöhten Drain- und Source-Gebieten, wobei eine reduzierte Anzahl von Prozessschritten erforderlich ist
DE102009039521A1 (de) Verbesserte Füllbedingungen in einem Austauschgateverfahren unter Anwendung einer zugverspannten Deckschicht
DE102008063432B4 (de) Verfahren zum Einstellen der Verformung, die in einem Transistorkanal eines FET hervorgerufen wird, durch für die Schwellwerteinstellung vorgesehenes Halbleitermaterial
DE102007041206B4 (de) Halbleiterbauelement und Verfahren zum selbstjustierten Entfernen eines high-k Gatedielektrikums über einem STI-Gebiet
DE102008011813B4 (de) Halbleiterbauelement mit einem Metallgatestapel mit reduzierter Höhe und Verfahren zur Herstellung des Bauelements
DE102006025364B4 (de) Verfahren zum Vergrößern des Transistordurchlassstromes durch Vertiefen eines Isolationsgrabens

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20130216

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021824200

Ipc: H10B0012000000