DE102007002377B4 - Integrierte Schaltungsvorrichtung - Google Patents

Integrierte Schaltungsvorrichtung Download PDF

Info

Publication number
DE102007002377B4
DE102007002377B4 DE102007002377A DE102007002377A DE102007002377B4 DE 102007002377 B4 DE102007002377 B4 DE 102007002377B4 DE 102007002377 A DE102007002377 A DE 102007002377A DE 102007002377 A DE102007002377 A DE 102007002377A DE 102007002377 B4 DE102007002377 B4 DE 102007002377B4
Authority
DE
Germany
Prior art keywords
voltage
transistor
gate
integrated circuit
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102007002377A
Other languages
English (en)
Other versions
DE102007002377A1 (de
Inventor
Michael Wendt
Lenz Thoma
Bernhard Wicht
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Deutschland GmbH
Original Assignee
Texas Instruments Deutschland GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Deutschland GmbH filed Critical Texas Instruments Deutschland GmbH
Priority to DE102007002377A priority Critical patent/DE102007002377B4/de
Priority to US11/752,296 priority patent/US7724046B2/en
Publication of DE102007002377A1 publication Critical patent/DE102007002377A1/de
Application granted granted Critical
Publication of DE102007002377B4 publication Critical patent/DE102007002377B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors

Abstract

Integrierte Schaltungsvorrichtung zum Schalten von elektrischen Lasten, die ein induktives Bauelement aufweisen können, in einer Kraftfahrzeuganwendung, umfassend zumindest einen Schalter, der eine Leistungsstufe mit einem MOS-Leistungstransistor und einen Treiberkreis zum Ansteuern des Gates des MOS-Leistungstransistors umfasst, wobei der Schalter so konfiguriert werden kann, dass er entweder in einer versorgungsseitigen Konfiguration oder in einer masseseitigen Konfiguration verwendet werden kann, wobei an den MOS-Leistungstransistor eine Zenerdiode zum Schutz angeschlossen ist, die als Basis-Emitter-Diode eines npn-Transistors ausgestaltet ist, wobei dieser npn-Transistor keinen Kurzschluss zwischen Kollektor und Emitter aufweist und der Kollektor mit einer Spannung gekoppelt ist, die höher ist als die des Substrats der integrierten Schaltungsvorrichtung.

Description

  • Die vorliegende Erfindung betrifft allgemein eine integrierte Schaltungsvorrichtung. Die Erfindung betrifft eine integrierte Schaltungsvorrichtung mit einer Schaltstufe, die zur Verwendung entweder als versorgungsseitiger Treiber (”high side driver”) oder als masseseitiger Treiber (”low side driver”) zur Steuerung elektrischer Bauelemente in Fahrzeugen konfiguriert werden kann.
  • Immer dann, wenn elektrische oder elektromechanische Vorrichtungen wie Ventile, Motoren, Heizungen oder Lampen ein- oder ausgeschaltet werden müssen, werden ein Treiber und ein Schalter benötigt, um ein digitales Signal (z. B. ein Ausgangssignal eines Mikrocontrollers) in einen durch die Last fließenden Strom umzuwandeln. Zwei weit verbreitete Möglichkeiten werden angewendet, der wie in 2 gezeigte versorgungsseitige Treiber und der wie in 1 gezeigte masseseitige Treiber (beide werden später ausführlich erläutert). Beide Möglichkeiten verwenden dieselben Bauelemente, unterscheiden sich jedoch darin, wie sie geschützt sind, und benötigen unterschiedliche Versorgungsspannungen. Manchmal werden beide Treiber in einer Anwendung benötigt wie in H-Brücken-Motortreibern, der in 3 als schematisches Schaltbild gezeigt ist, aber häufig wird nur eine Treiberart benötigt. Welcher Treiber bevorzugt wird, hängt von der Anwendung und von individuellen Bauartstrategien ab. Normalerweise entscheidet der Kunde, welche Option verwendet wird. Diese Entscheidung führt jedoch zu einigen Nachteilen. Sobald eine Art Treiber bestellt wird, legt sich der Kunde entweder auf einen versorgungsseitigen oder einen masseseitiger Treiber fest. Wenn sich in dem Projekt Änderungen ergeben, die zu einer Änderung der Entscheidung führen würden, verliert der Kunde viel Geld durch die Neubestellung von Treibern der anderen Art. Ebenso muss eine neue Bestellung aufgegeben werden, wenn der Kunde ein ähnliches Projekt hat, in dem jedoch andere Treiber verwendet werden, und die Bauart muss geändert werden. Der Hersteller muss die beiden unterschiedlichen Treiber bereitstellen, was zu einem doppelten Entwicklungsaufwand, zu einer doppelten Herstellung und doppelten Bevorratungskosten führt. Wenn es jedoch möglich wäre, ein Produkt bereitzustellen, das sowohl als versorgungsseitiger als auch als masseseitiger Treiber funktioniert, könnten diese doppelten Kosten verringert werden, was zu einem kostengünstigeren Produkt führt. Der Kunde hätte den Vorteil, dass er dieses Produkt günstiger erhielte und dieses viel flexibler einsetzen könnte, was zu Flexibilität und zusätzlichen Kostenreduzierungen führen würde.
  • Aus der US 6,348,820 B1 , US 5,757,213 und der US 5,828,247 sind Treiberstufen bekannt, die sich als versorgungsseitige oder masseseitige Treiber konfigurieren lassen. Allerdings weisen diese bekannten Treiberstufen bezüglich ihrer Schutzschaltungen massive Nachteile auf.
  • Das Ziel der vorliegenden Erfindung besteht in der Bereitstellung eines integrierten konfigurierbaren versorgungsseitigen/masseseitigen Treibers, der entweder als versorgungsseitiger Treiber oder als masseseitiger Treiber verwendet werden kann. Die externe Verdrahtung der Last bestimmt, welche Option verwendet wird. Dieser konfigurierbare Treiber soll als integrierte Schaltung (Chip) implementiert werden. Über versorgungsseitige und masseseitige Treiber weiß man, dass beide einen speziellen Schutz benötigen, um eine Zerstörung während des Betriebs zu verhindern, und auch einen Schutz vor falscher Bedienung. Dies schließt den Schutz vor elektrostatischen Entladungen (ESD) sowie Kurzschlüssen ein. Somit wird ein Schutz, der in beiden Fällen funktioniert, implementiert. Es wird ein neuer Schutz implementiert, der ein schnelleres Sperren des Transistors ermöglicht. Deshalb muss es möglich sein, an bestimmten Knoten mit Spannungen unterhalb der Substratspannung zu arbeiten. Der Chip ist in der Lage, Lasten mit einem hochinduktiven Bauelement zu steuern. Dieser Chip ist für Kraftfahrzeuganwendungen gedacht und somit ist er in der Lage, innerhalb der für diese Anwendungen normalen Betriebsbereiche zu arbeiten. Alle Teile sind modular implementiert. Die für den Chip angewendete Prozesstechnologie ist ein BCD-Prozess, der bipolare, CMOS und MOS Bauelemente mit erweitertem Drain bereitstellt. Einige der Knoten fallen während dem normalen Betrieb auf Spannungen unterhalb der Substratspannung ab. Der konfigurierbare Treiber darf durch diese Bedingungen nicht zerstört werden oder andere elektronische Bauelemente beeinträchtigen.
  • In Kraftfahrzeuganwendungen treten hohe Spannungen und hohe Ströme auf, die zu Problemen mit der elektromagnetischen Kompatibilität (EMC) führen, da Nebensignaleffekte zwischen Bauelementen deren Funktion beeinträchtigen können. Zur Verringerung dieser Effekte werden die Spannungs- und Stromsteilheiten gesteuert. Ebenso bedarf der Schutz vor elektrostatischen Entladungen (ESD) besonderer Erfordernisse.
  • Die Bauelemente müssen jedoch auf Grund des so genannten Lastabwurfs (engl. ”load dump”) sogar noch höhere Spannungen als die vorher erwähnten aushalten. Ein Lastabwurf tritt auf, wenn die Batterie plötzlich abgeklemmt wird, während der Drehstromgenerator Strom erzeugt. In diesem Fall liegt die Spitzenspannung zwischen 25 V und 125 V und kann zwischen 200 ms und 400 ms andauern. Es ist schwierig, Vorrichtungen zu bauen, die 125 V aushalten können, und diese erfordern eine große Fläche auf dem Die, was jeweils zu erhöhten Kosten führt. Um dies zu verhindern wird in den meisten Autos ein externer Schutz verwendet, der die Spannung in dem Fall eines Lastabwurfs auf 40 V begrenzt. Die meisten elektronischen Bauelemente arbeiten mit viel kürzeren Schaltzeiten. Ventile, Motoren und andere Bauelemente werden innerhalb weniger μ s ein- und ausgeschaltet. Somit wird die Lastabwurf-Spannung als eine Gleichspannung angesehen, mit der sicherheitsrelevante und andere Automobilsysteme noch immer funktionieren müssen.
  • In einem Auto haben einige der Lasten ein hochinduktives Bauelement. Die langen Kabel von der Batterie zu der Last sowie elektrische Ventile und Motoren stellen eine gewisse Induktivität dar.
  • Wenn Lasten mit einem induktiven Bauelement schnell ausgeschaltet werden, gibt es über diese Bauelemente hohe Spannungsabfälle, die ein oder mehrere Bauelemente zerstören könnten. Deshalb muss ein spezieller Schutz bereitgestellt werden. Induktive Lasten können ebenfalls zu negativen Spannungen an Anschlüssen führen. Negative Spannungen über einer bestimmten Amplitude müssen vermieden werden. Diese führen zu Substratströmen, zu Überschreitungen von Nennspannungen von Bauelementen, zu zusätzlichen Verlusten oder zu Latch-up-Effekten. Die genaue zulässige Amplitude derartiger negativer Spannungen hängt von mehreren Kriterien ab, wie zum Beispiel der Verbindung des Anschlusses mit einer n-Wanne und der Durchbruchspannung der Vorrichtung.
  • Um elektrische Lasten zu schalten sind zahlreiche mögliche Bauteile wie Thyristoren, Feldeffekttransistoren (FET) oder bipolare Transistoren (BJT) verfügbar. Im Vergleich zu BJTs bieten FETs den Vorteil, dass die Steuerung auf Grund des isolierten Gates keinen konstanten Strom benötigt, und sie haben höhere Schaltfrequenzen als BJTs. Der normale MOSFET-Transistor hat jedoch einen Kanalwiderstand und niedrige Durchbruchspannungen, was bei Hochspannungsanwendungen einen Nachteil darstellt. Das Überschreiten der Durchbruchspannung führt zu einem thermischen Durchbruch des Bauteils und zu dessen Zerstörung. Kraftfahrzeuganwendungen werden durch eine Batterie gespeist, und es können während dem Betrieb hohe Spannungen auftreten. Deshalb verursacht ein höherer Kanalwiderstand hohe Verluste während dem normalen Betrieb und muss daher vermieden werden.
  • Um die Durchbruchspannung zu verbessern, wurden einige spezielle MOS-Bauteile wie DMOS, IGBT oder CoolMOS entwickelt, die einen speziellen Driftbereich aufweisen, um einen größeren Raumladungsbereich zu gewähren und somit eine höhere Durchbruchspannung aufzuweisen.
  • In der Praxis hat der DMOS-Transistor bewiesen, dass er die Vorteile einer hohen Durchbruchspannung und einem niedrigen Kanalwiderstand vereint. Der DMOS-Transistor ist ein Hochspannungsbauteil mit einem doppelt diffundierten Kanalbereich und einem erweiterten Driftbereich mit einer n-dotierten epitaktischen Schicht auf einem p-dotierten Substrat.
  • Die n-Wanne des DMOS-Transistors und das p-dotierte Substrat bilden einen pn-Übergang. Um zu vermeiden, dass dem Substrat Ströme zugeführt werden, darf diese Diode nicht in Durchlassrichtung vorgespannt werden. Deshalb darf die an dem Drain-Kontakt angelegte Spannung nicht niedriger als die negative Schwellspannung dieser Diode sein, die ungefähr 0,7 V beträgt. Man beachte, dass die Source- und die Gate-Spannung negativ werden dürfen, ohne einen Stromfluss in das Substrat zu verursachen, vorausgesetzt die Drain-Spannung ist positiv oder Null. Die Source-Spannung darf jedoch nicht unbegrenzt negativ sein, da der pn-Übergang zwischen Source und Drain letztendlich durchbricht.
  • Der erweiterte Driftbereich erlaubt einen großen Verarmungsbereich und somit eine hohe Durchbruchspannung. Diese Durchbruchspannung ist durch den Lawinendurchbruch begrenzt. Mit diesen Transistoren können Maximalspannungen von mehreren 100 V erreicht werden. Zum Schalten von hohen Spannungen und hohen Strömen ist der Widerstand im durchgeschalteten Zustand ein wichtiger Parameter des DMOS-Transistors. Für eine gegebene Maximalspannungsanforderung kann durch Änderung der Dicke der epitaktischen Schicht, durch Dotierung (Nd) und Substratdotierung (Nsub) ein optimaler Widerstand im durchgeschalteten Zustand gewählt werden. Zur Erreichung eines äußerst niedrigen Widerstands im durchgeschalteten Zustand wird eine sehr große Transistorbreite benötigt. Um dies zu erreichen, muss das Verhältnis W/L vergrößert werden, z. B. durch Parallelschaltung vieler Transistoren. Dies könnte jedoch zu einem Problem werden. Wenn einige Transistoren auf Grund schlechter Verbindungen mehr Strom als andere leiten, könnten sie sich auf einen Pegel erwärmen, bei dem diese einzelnen Transistoren durch thermischen Durchbruch zerstört werden. Mit steigender Temperatur nimmt jedoch der Strom in einem FET ab, was zu einem geringeren Temperaturanstieg führt. Ein kleinerer Strom mit derselben Spannung stellt einen höheren Widerstand dar. Somit fließt der Strom auch zu den schlechter verbundenen Transistoren. Auf diese Art ist es möglich, viele Transistoren parallel zu schalten, ohne die maximal zulässige Stromdichte einzelner Transistoren zu überschreiten. Dadurch kann ein Widerstand im durchgeschalteten Zustand von unter 1 erreicht werden. Ein weiterer Vorteil von DMOS-Transistoren besteht darin, dass sie mit einer hohen Frequenz schalten können (typischerweise zwischen 20 MHz und 50 MHz). Somit ermöglicht der DMOS-Transistor ein schnelles Schalten mit minimalen Leistungsverlusten.
  • Zusammenfassend stellt der DMOS-Transistor einen schnellen Schalter bereit, der hohe Spannungen aushalten kann und nahezu ohne Leistungsverluste schaltet.
  • Auf Grund des 40 V Lastabwurf-Zustands wurde ein DMOS-Transistor mit einer maximalen Drain-Source-Spannung von 50 V gewählt. Da ein Schalten ohne Leistungsverluste innerhalb des DMOS-Transistors erreicht werden sollte, muss der Widerstand im durchgeschalteten Zustand äußerst niedrig sein. Deshalb wurde die Breite des DMOS-Transistors im Vergleich zu der Kanallänge groß gewählt. Es wurden viele derartige DMOS-Transistoren parallel angebracht. Auf diese Weise wurde zum Beispiel ein Widerstand im durchgeschalteten Zustand von 350 mΩ erreicht.
  • Versorgungsseitige und masseseitige Treiber
  • Um elektrische Lasten wie Lampen, Ventile oder Motoren zu steuern, muss der Strom durch diese Last ein- und ausgeschaltet werden. Auf Grund der hohen Durchbruchspannung, schneller Schaltzeiten und dem niedrigen Kanalwiderstand ist der DMOS-Transistor in Kraftfahrzeug-ASICs der bevorzugte Schalttransistor. Für eine Reihenschaltung einer Last und eines Transistors gibt es zwei Konstellationen. Diese werden versorgungsseitiger Treiber (HSD, engl. ”High-Side Driver”) und masseseitiger Treiber (LSD, engl. ”Low-Side Driver”) genannt. In den folgenden Abschnitten werden beide Treiber vorgestellt. Ihre elektrischen Kenndaten und beide Schaltkreiskonfigurationen werden untersucht. Des Weiteren werden die Probleme der Treiber aufgezeigt.
  • Masseseitiger Treiber (LSD)
  • Der masseseitige Treiber besteht aus drei Teilen. Erstens die Last, die auf einer Seite mit der Versorgungsspannung verbunden ist (für Kraftfahrzeuganwendungen die Batteriespannung VBAT). Zweitens der Schalttransistor, der zwischen die Last und die Massespannung GND geschaltet ist. Drittens ein Treiberkreis, der ein logisches Eingangssignal, z. B. von einem Mikrocontroller, in einen entsprechenden Spannungspegel umwandelt, um das Gate des Transistors zu steuern.
  • In 1 ist ein typischer masseseitiger Treiber mit einem DMOS-Transistor als Schalttransistor und einer Last, die als Reihenschaltung eines Widerstands und einer Induktivität gebildet wird, gezeigt. Diese Last ist eine typische Last, da in Kraftfahrzeuganwendungen nur einige wenige reine Wirklasten existieren. Auf Grund der langen Kabel oder auf Grund der Lastarten wie Motoren und Ventile haben Lasten normalerweise auch induktive Bauelemente. Wenn die Logikeingabe Null ist, ist das Gate des DMOS-Transistors mit GND verbunden und der Transistor ist gesperrt (VGS = 0). Es fließt kein Strom durch den Transistor, und somit fließt jetzt Strom durch die Last, und diese ist ausgeschaltet. Wenn das logische Eingangssignal hoch ist, wandelt der Treiberkreis dieses hohe Signal in eine Gate-Spannung um, die den Transistor durchschaltet. Jetzt fließt Strom, und die Last wird eingeschaltet. Um einen korrekten Betrieb der Last sicherzustellen, muss nahezu die gesamte Batteriespannung über diese angelegt werden. Deshalb wird ein minimaler Spannungsabfall über den Transistor benötigt. Dies ist der Grund dafür, dass der niedrige RDSon des DMOS-Transistors so wichtig ist.
  • Ein DMOS-Transistor hat sehr schnelle Schaltzeiten, und doch kann die Last nicht unmittelbar eingeschaltet werden, wenn eine induktive Last angelegt wird. Gemäß V = L·dl/dt fällt die gesamte Batteriespannung zu Beginn des Schaltens über die Induktivität und nicht über den Widerstand ab. Erst nach einer kurzen Zeitspanne, die sowohl von der Induktivität L als auch von dem Widerstand R abhängt, fließt ein konstanter Strom, und die gesamte Spannung fällt über den Widerstand ab (wenn der Abfall über den Transistor vernachlässigt wird, d. h. R >> RDSon).
  • Wenn die Gate-Spannung über die Schwellspannung VTh steigt, fließt Strom, der langsam zunimmt. Wie benötigt, ist der Spannungsabfall über den Transistor vernachlässigbar. Somit ist die Drain-Spannung nahezu gleich dem Massepegel (0 V). Um den Transistor zu sperren, muss die Gate-Spannung abgeschaltet werden, was innerhalb von Mikrosekunden geschehen kann. Dann wird jedoch auch der Strom plötzlich abgeschaltet, und es gibt über die induktive Last einen Spannungsabfall.
  • Die in der Induktivität gespeicherte Energie lässt IDS zunächst weiter fließen, so dass R·I ≈ VBAT. Da der Strom zum Beispiel von 1 A auf Null abgeschaltet wird, ergibt die Stromänderung dl ≈ –1 A. Mit dt ≈ 10 μs steigt die Drain-Spannung theoretisch auf 500 V. Die Drain-Spannung steigt sofort über die maximal zulässige Drain-Source-Spannung, wenn der LSD abgeschaltet wird. Dieses Verhalten muss vermieden werden.
  • Die Ursache für all dies ist die hohe Induktivität. In Anwendungen können induktive Lasten von mehreren mH auftreten. Der Schaltkreis muss unter einer Vielzahl von Betriebsbedingungen arbeiten. Die Implementierung eines LSD erfordert folglich zusätzliche Bauelemente zum Schutz des Schaltkreises. Dieser Schutz sollte jedoch hohe Drain-Spannungen zulassen, vorausgesetzt die maximalen Nennspannungen des LDMOS-Transistors werden nicht überschritten.
  • Um den Transistor schneller zu sperren, muss die Drain-Spannung möglichst hoch sein.
  • Versorgungsseitiger Treiber (HSD)
  • Der versorgungsseitige Treiber (HSD) besteht aus denselben drei grundsätzlichen Teilen wie der LSD. Auch für diese Konfiguration wird der DMOS-Transistor als n-Kanal-Bauteil verwendet. Die Verwendung eines PMOS-Transistors würde die Größe des Transistors für dieselben Spannungen und Ströme um mindestens den Faktor 2,5 erhöhen. Außerdem sind gleiche Schaltzeiten des LSD und des HSD erwünscht. Somit wird der gleiche Transistor verwendet. Für den HSD ist der Drain des Schalttransistors mit der Versorgungsspannung verbunden, und die Last ist zwischen die Source und GND geschaltet, wie in 2 gezeigt. Der Treiberkreis ist mit dem Gate verbunden und wandelt das digitale Einschaltsignal in eine entsprechende Gate-Spannung um.
  • Wenn VGS ≥ VTh ist, schaltet der Transistor durch und durch die Last fließt ein Strom. Da ein NMOS-Transistor verwendet wird, wird ein niedriger RDSon erreicht, wenn die angelegte Gate-Spannung zumindest um eine Schwellspannung höher als die Versorgungsspannung ist.
  • Um als Schalter verwendet zu werden, muss der Transistor gesättigt sein. Wenn der Transistor durchgeschaltet ist, gibt es über diesen nahezu keinen Spannungsabfall. Somit ist der Source-Anschluss nahezu auf Versorgungsspannungspegel. Damit der Transistor durchgeschaltet bleibt, muss VGS zumindest um eine Schwellspannung über der Versorgungsspannung bleiben. Dies kann erreicht werden, indem der Treiberkreis mit einer Spannung versorgt wird, die höher als die Versorgungsspannung des restlichen Schaltkreises ist. Diese höhere Spannung kann z. B. durch eine Ladungspumpe erzeugt werden. Das Sperren des versorgungsseitigen Transistors stellt in diesem Fall ein Problem dar.
  • Wenn der Transistor gesperrt wird, gibt es einen Spannungsabfall über die Induktivität. Das Source-Potential wird negativ, da der Spannungsabfall über die Induktivität negativ ist. Auf Grund des schnellen Schaltens kann diese Spannung über die Induktivität hoch genug sein, um den Transistor zu zerstören. Der HSD hat jedoch einen Selbstschutzmechanismus: Wenn VG Null ist und VS negativ wird, steigt die Gate-Source-Spannung schließlich über die Schwellspannung VTh. Der Transistor schaltet wieder durch, und die in der Induktivität gespeicherte Energie wird durch den Drain-Strom verringert, ohne dass der Transistor zerstört wird.
  • In Abhängigkeit von dem Treiberkreis kann es passieren, dass der Gate-Knoten nach dem Sperren ungeerdet ist. Dann wird das Gate auf Grund der kapazitiven Kopplung zwischen Source und Gate auch negativ. Der Transistor bleibt an einem Arbeitspunkt, an dem der Strom langsam auf Null verringert wird. Aber wie wird der Arbeitspunkt bestimmt, und wie weit fallen Source und Gate unter GND? Um diese Frage zu beantworten, muss das, was geschieht, grundsätzlich verstanden werden. Zwar wird der Strom langsam verringert, aber die Gate- und Source-Spannungen werden immer negativer. Während dieser Zeit wird VGS niedriger, da der Strom niedriger wird und der Transistor nicht einen solch hohen Strom bereitstellen muss. Direkt nach dem Sperren (dieser Zeitpunkt wird t1 genannt) beträgt die Gate-Spannung noch immer Null und die Source-Spannung fällt auf negative Spannungen ab. Dies wird die anfängliche Gate-Source-Spannung genannt, aber da das Gate noch immer auf Null ist, ist es gleich Vs(t1).
  • Es ist wichtig für das Schaltverhalten, wie weit die Gate- und besonders die Source-Spannung auf negative Spannungen abfallen. Um sicherzustellen, dass der Transistor einwandfrei gesperrt wird, wird ein Widerstand mit hohem Widerstandswert (zum Beispiel RGS = 500 kΩ) zwischen Gate und Source eingefügt. Das Abfallen von Gate und Source auf negative Spannungen verursacht jedoch einen kapazitiven Strom über die Gate-Drain-Kapazität.
  • Auf Grund der Knotenregel müssen dieser Strom und der Strom durch den Gate-Source-Widerstand gleich sein, da alle anderen Ströme in den Gate-Knoten vernachlässigbar sind (der mit dem Gate verbundene Treiberkreis ist so ausgelegt, dass er den Gate-Knoten ungeerdet lässt und somit keinen Strom leitet).
  • Wenn diese Energie abgegeben wird, sinkt der Strom auf Null und der Transistor wird gesperrt. Während dieser Zeit t verursacht die Induktivität einen Spannungsabfall. Da der Strom abgeschaltet ist, führt dies zu einem negativen Spannungsabfall über die Induktivität. Somit ist die Source-Spannung ebenfalls negativ. Während dem Sperren ist auch der gesamte Strom abgeschaltet. Die Batteriespannung und die negative Spannung an dem Source-Knoten beeinflussen auch die Zeit, die benötigt wird, um den DMOS-Transistor komplett zu sperren. Je größer diese negative Spannung ist, desto schneller kann der Transistor gesperrt werden.
  • Da die Batteriespannung, die Induktivität und der Widerstand der Last nicht beeinflusst werden können, ist VSneg der einzige Parameter, der für die Minimierung der für das Sperren benötigten Zeit angewendet werden kann.
  • Zu der Zeit, zu der der Transistor letztendlich sperrt, ist die Gate-Source-Spannung VGS gleich der Schwellspannung. Somit ist VSneg = VGneg – VTh. Die Ausgangsimpedanz des Treiberkreises kann vernachlässigt werden. Bei guter Konzipierung fließt nur ein Verluststrom von dem Gate zu dem Treiberkreis. Somit ist die Ausgangsimpedanz viel höher als der Gate-Source-Widerstand. Da beide parallel geschaltet sind, ist nur RGS wichtig.
  • Die Parameter des DMOS-Transistors können nicht beeinflusst werden. Aber RGS ist eine freie Aufbauvariable und kann in Abhängigkeit von den Lasten, für die der Schaltkreis ausgelegt ist, angepasst werden. Wenn man die Werte der Last kennt, könnte RGS so gewählt werden, dass die maximalen Nennspannungen des DMOS-Transistors nicht überschritten werden und kein weiterer Schutz für den Transistor benötigt wird. Dies würde jedoch nur für eine bestimmte Last funktionieren, und Schwankungen der Batteriespannung wären ebenfalls ein Problem, wenn keine zusätzlichen Maßnahmen zum Schutz des Schaltkreises ergriffen werden.
  • Mit dem Mechanismus des Transistors, der sich selbst durchschaltet, wenn die Source-Spannung abfällt, gibt es einen Selbstschutz gegen eine Zerstörung durch das bloße Abschalten des Stroms. Dies ist ein großer Unterschied zu dem LSD. Die kritischen maximalen Nennspannungen wie die maximale Gate-Source-Spannung und die maximale Drain-Source-Spannung könnten jedoch überschritten werden. Erstere liegt für den verwendeten DMOS-Transistor zum Beispiel bei 12 V. Die Gate-Source-Spannung fällt von dem berechneten Vs(t1) von 1,995 V auf VGS = VTh ab. Somit stellt diese Beschränkung kein Problem dar. Die maximal zulässige Drain-Source-Spannung beträgt in diesem Beispiel 50 V. Da die Source-Spannung auf VSneg ≈ VGneg – VTh abfällt, ist die Drain-Source-Spannung gleich VDS = VBAT – VSneg. Mit den Werten aus diesem Beispiel beträgt dies 55,27 V für VBAT = 14 V und L =5 mH. Wenn ein LastAbwurf auftritt, kann VBAT bis auf 40 V ansteigen. VGneg oder VSneg ändern sich nur unwesentlich, aber die maximale VDS liegt über 80 V. In beiden Fällen würde der DMOS-Transistor zerstört werden.
  • Um dies zu vermeiden, müssen zusätzliche Maßnahmen zum Schutz des Transistors ergriffen werden. Dies kann erreicht werden, indem die kritischen Spannungen auf unter die für den DMOS-Transistor maximal zulässigen Spannungen begrenzt werden.
  • Der HSD und der LSD wurden erläutert. Wenn sie auch aus denselben Grundkomponenten bestehen, so ist doch die Art ihrer Funktion unterschiedlich. Für den HSD muss der Treiberkreis mit einer Spannung versorgt werden, die höher ist als die Batteriespannung, was in einem Auto schwierig ist, und es wird zum Beispiel eine Ladungspumpe benötigt. Bis zu einem gewissen Punkt schützt sich der HSD selbst, aber um sicher zu sein, wird auch hier ein Schutz benötigt. Ein großer Nachteil im Vergleich zu dem LSD besteht darin, dass die Source und das Gate auf Spannungen unterhalb des Substratpegels fallen.
  • Da sich der DMOS-Transistor in einer mit Drain verbundenen n-Wanne befindet, ist dies kein Problem, vorausgesetzt der Drain ist mit einer positiven Spannung verbunden. Auf diese Weise werden die negative Source und das negative Gate von dem restlichen Schaltkreis isoliert. Da das Gate auch negativ sein kann, ist es wichtig, dass es nicht direkt mit irgendeiner Art von n-Wanne verbunden ist. Dies muss während der Gestaltung des HSD berücksichtigt werden. Warum wird der HSD trotz seiner Nachteile eigentlich benötigt? In Kraftfahrzeuganwendungen werden HSDs schon lange eingesetzt. In einem Auto ist normalerweise die gesamte Karosserie Masse. Deshalb ist ein Kurzschluss mit Masse sehr viel wahrscheinlicher als einer mit der Batterie. Bei einem LSD würde die Last angeschaltet werden. Es ist jedoch selbstverständlich, dass Lasten wie die Ventile des Bremssystems und noch nicht einmal die Scheinwerfer in diesem Fall eingeschaltet werden sollten. Für den HSD stellt ein Kurzschluss mit GND kein Problem dar. Die Last wird an beiden Anschlüssen mit GND verbunden und folglich ausgeschaltet. Die gesamte Batteriespannung fällt über den DMOS-Transistor des HSD ab. Dieser Transistor kann die Spannung aushalten, und so lange keine Gate-Spannung angelegt wird, fließt kein Strom. Wenn jedoch der Transistor durchgeschaltet und die Last kurzgeschlossen ist, würden zu hohe Ströme durch den Transistor fließen. Die Ströme sind in diesem Fall viel höher als während dem normalen Betrieb, da die Batteriespannung über den Kanalwiderstand RDSon des DMOS-Transistors abfällt, der auf äußerst niedrige Werte ausgelegt ist. Der DMOS-Transistor ist normalerweise nicht für die Leitung dieser Ströme dimensioniert. Deshalb wird für diesen Fall ein zusätzlicher Schutz benötigt.
  • Einen weiteren Grund für die Verwendung eines HSD stellen einige bestimmte Anwendungen dar, in denen dieser benötigt wird, um sowohl einen LSD als auch einen HSD zu haben. Eine gebräuchliche Kraftfahrzeuganwendung ist ein Motor, der durch eine H-Brücken-Konfiguration gesteuert wird, wie in 3 gezeigt ist. Derartige Konfigurationen werden zum Beispiel für Automatikgetriebe, für Kupplungen, für das Einstellen von Spiegeln, für das Öffnen und Schließen von Fenstern oder für Sitzsteuerungen verwendet. Es ist möglich, den Motor in zwei verschiedenen Richtungen laufen zu lassen. Wenn der HSD rechts oben und der LSD links unten geöffnet sind, fließt Strom von rechts nach links durch den Motor. Wenn die anderen beiden Treiber aktiv sind, läuft der Motor in umgekehrter Richtung.
  • Deshalb wird eine Vorrichtung benötigt, die eine Schaltstufe aufweist, die entweder mit einer masseseitigen Konfiguration oder einer versorgungsseitigen Konfiguration bereitgestellt werden kann.
  • Die vorliegende Erfindung wurde unter Berücksichtigung des oben Erwähnten entwickelt. Folglich stellt die vorliegende Erfindung eine integrierte Schaltungsvorrichtung zum Schalten von elektrischen Lasten, die ein induktives Bauelement aufweisen können, in einer Kraftfahrzeuganwendung bereit, umfassend zumindest einen Schalter, der eine Leistungsstufe mit einem MOS-Leistungstransistor und einen Treiberkreis zum Ansteuern des Gates des MOS-Leistungstransistors umfasst, wobei die Schaltstufe so konfiguriert werden kann, dass sie entweder in einer versorgungsseitigen Konfiguration oder in einer masseseitigen Konfiguration verwendet werden kann. Dies bedeutet, dass der Schaltkreis nicht geändert oder rekonfiguriert werden muss, wenn sich die Betriebsbedingungen ändern und an Stelle einer masseseitigen Konfiguration eine versorgungsseitige Konfiguration benötigt wird oder umgekehrt.
  • Vorzugsweise umfasst die Vorrichtung eine Mehrzahl von gleichen Schaltern, die jeweils unabhängig von allen anderen Schaltern konfiguriert werden können. Wenn der MOS-Leistungstransistor in SPERR-Zustand ist und eine versorgungsseitige Konfiguration hat, sollte es seiner Source idealerweise gestattet sein, einen Spannungspegel anzunehmen, der ausreichend unter dem Substratpegel liegt. Hierdurch wird eine schnelle Sperrzeit sichergestellt. Ebenso sollte das Gate des MOS-Leistungstransistors, wenn er in SPERR-Zustand ist und eine versorgungsseitige Konfiguration hat, vorzugsweise von dem Treiberkreis entkoppelt sein, und der Schaltkreis sollte vorzugsweise mit einem Drain-Gate-Spannungsbegrenzer, der an den MOS-Leistungstransistor angeschlossen ist, versehen sein. Der Drain-Gate-Begrenzer kann durch eine Mehrzahl von in Sperrrichtung vorgespannten, in Reihe geschalteten Basis-Emitter-Übergängen mit integrierten npn-Strukturen gebildet werden.
  • Vorzugsweise enthält die Vorrichtung zusätzlich einen Gate-Source-Spannungsbegrenzer, der an dem MOS-Leistungstransistor angeschlossen ist.
  • Der Treiberkreis sollte in einer versorgungsseitigen Konfiguration mit einer Versorgungsspannung verbunden sein, deren Pegel über einer Batterieversorgungsspannung liegt, an die der MOS-Leistungstransistor angeschlossen ist. Dies kann erreicht werden, indem eine Ladungspumpe eingesetzt wird, die dem Treiberkreis die Versorgungsspannung bereitstellt.
  • Vorzugsweise ist der MOS-Leistungstransistor ein lateraler, doppelt diffundierter MOS-Transistor (”Lateral Double Diffused MOS Transistor”), der idealerweise n-dotiert sein sollte.
  • Weitere Vorteile und Merkmale ergeben sich aus der untenstehenden Beschreibung einer bevorzugten Ausführungsform und aus den beigefügten Zeichnungen. Es zeigen:
  • 1 ein Schaltbild eines masseseitigen Treibers;
  • 2 ein Schaltbild eines versorgungsseitigen Treibers;
  • 3 ein schematisches Schaltbild einer H-Brücken-Konfiguration mit HSD und LSD;
  • 4 ein Blockdiagramm einer integrierten Schaltungsvorrichtung gemäß der Erfindung;
  • 5 eine entsprechende Schaltung für eine Last, die durch die integrierte Schaltungsvorrichtung gemäß der Erfindung angesteuert werden soll;
  • 6 ein Schaltbild eines Gate-Drain-Spannungsbegrenzers zur Verwendung mit der integrierten Schaltungsvorrichtung gemäß der Erfindung;
  • 7 ein Schaltbild eines Gate-Drain-Spannungsbegrenzers mit zusätzlichem Gate-Source-Schutz zur Verwendung mit der integrierten Schaltungsvorrichtung gemäß der Erfindung;
  • 8 ein Schaltbild eines Gate-Drain-Spannungsbegrenzers mit zusätzlichem Gate-Masse-Begrenzer zur Verwendung mit der integrierten Schaltungsvorrichtung gemäß der Erfindung;
  • 9 ein Schaltbild der Eingangsstufe des Treiberkreises in der integrierten Schaltungsvorrichtung gemäß der Erfindung;
  • 10 ein Schaltbild einer Halteschatung des Treiberkreises in der integrierten Schaltungsvorrichtung gemäß der Erfindung;
  • 11 ein Schaltbild eines Vorspannungskreises des Treiberkreises in der integrierten Schaltungsvorrichtung gemäß der Erfindung;
  • 12A–C Schaltbilder verschiedener Stromsenkenoptionen für die integrierte Schaltungsvorrichtung gemäß der Erfindung;
  • 13 ein Schaltbild der Ausgangsstufe des Treiberkreises in der integrierten Schaltungsvorrichtung gemäß der Erfindung;
  • 14 ein Schaltbild des kompletten Treiberkreises in der integrierten Schaltungsvorrichtung gemäß der Erfindung;
  • 15 ein Schaltbild der Überstromschutzschaltung in der integrierten Schaltungsvorrichtung gemäß der Erfindung;
  • 16 ein Schaltbild des Mess- und Referenzschaltkreises in der integrierten Schaltungsvorrichtung gemäß der Erfindung;
  • 17 ein Schaltbild des digitalen Steuerkreises in der integrierten Schaltungsvorrichtung gemäß der Erfindung; und
  • 18 ein schematisches Diagramm der digitalen Steuersignale für der integrierten Schaltungsvorrichtung gemäß der Erfindung.
  • Ein vollständiger HS/LS-Treiber besteht aus mehreren unterschiedlichen Komponenten wie einem Schutz für den Transistor, Diagnosefunktionen zur Detektion von offenen Lasten, Kurzschlüssen oder Übertemperaturzuständen und einem Treiberkreis, der eine genaue Gate-Spannung zur Steuerung des Transistors bereitstellt.
  • Es werden, wie in dem Blockdiagramm gemäß 4 gezeigt, die folgenden Module implementiert:
    • • LDMOS-Leistungstransistor
    • • Schutz für versorgungsseitige und masseseitige Anwendung
    • • Treiberkreis
    • • Überstromdetektion
    • • Steuerlogik
  • Wie oben beschrieben, wird der Schutz benötigt, um die Zerstörung des LDMOS-Transistors zu verhindern, falls die Last ein induktives Bauelement aufweist. In 4 ist dies als eine Zener-Diode zwischen Drain und Gate und zwischen Gate und Source gezeigt. Der Treiberkreis ist auch unverzichtbar für die Funktion des Chips. Er wandelt ein digitales Signal bzw. ein Steuersignal in eine genaue Gate-Spannung um, die in der Lage ist, den Leistungstransistor durchzuschalten oder zu sperren. Dieses digitale Signal wird durch ein logisches Eingangssignal und ein Fehlerdetektionssignal gebildet. Die Steuerlogik ist in dem durch den Ladungspumpenkreis gespeisten Treiberkreis integriert und mit GND verbunden. Für den LSD wird der Treiberkreis mit einer kleineren Spannung gespeist, da die maximale Gate-Source-Spannung von 12 V nicht überschritten werden darf. Um dies zu erreichen muss detektiert werden, ob der DMOS-Transistor als HSD oder als LSD verwendet wird. Dementsprechend muss die Versorgungsspannung des Treiberkreises von der Ladungspumpenspannung auf eine andere Versorgungsspannung umgeschaltet werden. Je nach Anwendung ist der DMOS-Transistor so ausgelegt, dass er nur in einem bestimmten Strombereich funktionieren kann. Wenn der maximal spezifizierte Strom überschritten wird, wird der Transistor zerstört. Deshalb wird eine Überstromdetektion (rechts in 4) benötigt, um den Transistor zu sperren, bevor der maximale Strom erreicht wird. Im Falle einer Fehlfunktion erzeugt diese ein logisches Steuersignal, das zu dem Treiberkreis rückgekoppelt wird, um den DMOS-Transistor zu sperren (nähere Einzelheiten sind untenstehend erläutert).
  • Die Last und ihre Wirkung auf den versorgungsseitigen/masseseitigen Treiber
  • Für den konfigurierbaren HS/LS-Treiber bestimmt die Art, in der die externe Last angeschlossen ist, ob es sich um einen HSD oder einen LSD handelt. Aber dies beeinflusst auch das Schaltverhalten des gesamten Schaltkreises. Die Last für Kraftfahrzeuganwendungen weist normalerweise eine Widerstandskomponente und ein induktives Bauelement auf. Je nach Art der Last kann das Verhältnis zwischen Widerstandslast und induktiver Last variieren. Für die folgenden Simulationen ist die Last als eine Reihenschaltung eines Widerstands und einer Induktivität dargestellt (siehe 5). Bei einigen Anwendungen kann es passieren, dass der induktive Teil viel kleiner als der Widerstandsteil ist. In diesem Fall wird so gut wie keine Energie in der Spule gespeichert, und es stellt kein Problem dar, den durch die Last fließenden Strom abzuschalten. Es treten keine Spannungsspitzen auf, und der DMOS-Transistor kann unverzüglich gesperrt werden, ohne das Risiko dessen Zerstörung einzugehen. Dieser Fall tritt nur bei speziellen Lasten auf und stellt kein Problem dar. Somit liegt der Fokus auf Lasten, die aus Induktivitäten mit mehreren mH und einer Widerstandslast bestehen.
  • Der Widerstandsteil bestimmt den Strom, der durch die Last und selbstverständlich auch durch den Leistungstransistor fließt. Der Widerstand des Transistors sollte im Vergleich zu dem Lastwiderstand äußerst klein sein, da die Energie nicht in dem Schaltwiderstand sondern in der Last selbst abgegeben werden soll.
  • Aufbau eines Schutzes für einen konfigurierbaren HS/LS-Treiber Die bevorzugte Methode besteht in der Verwendung eines Gate-Drain-Schutzes mit einer zusätzlichen, in Sperrrichtung vorgespannten Diode. Das Ziel besteht darin, im Falle eines Ausschaltens zu verhindern, dass die maximalen Nennspannungen überschritten werden. Es ist jedoch erwünscht, diese maximalen Spannungen fast zu erreichen, um den Leistungstransistor so schnell wie möglich sperren zu können.
  • Zener-Dioden für konfigurierbare HS/LS-Treiber
  • In typischen Technologien sind unterschiedliche Zener-Dioden mit verschiedenen Durchbruchspannungen, zum Beispiel 5,8 V und 11,6 V verfügbar. Diese werden unter Verwendung von NPN-Transistoren und durch Kurzschließen entweder des Kollektors und des Emitters oder der Basis und des Kollektors gebildet. Eine Gate-Drain-Begrenzung mit diesen Zener-Dioden würde perfekt für einen LSD funktionieren. Wenn der konfigurierbare Treiber jedoch als HSD verwendet wird, haben diese Dioden einen Nachteil. In einem HSD ist es erwünscht, negative Spannungen an Source und Gate zu erreichen. Wenn die Dioden mit kurzgeschlossenen Kollektoren und Basen verwendet werden, ist der n-Tank des Kollektors des NPN-Transistors mit dem negativen Gate-Knoten verbunden, was zu einem Stromfluss in das Substrat führt, da die Substratdiode in Durchlassrichtung vorgespannt wird. Obwohl der in das Substrat fließende Strom viel kleiner ist als in dem Fall, wenn der Leistungstransistor Strom zuführt, könnten parasitäre NPN-Transistoren durchgeschaltet werden, und es könnte ein Einklinken (Latch-up) auftreten. Selbstverständlich könnten Schutzringe verwendet werden, um jegliche Auswirkungen auf andere Teile des Schaltkreises zu vermeiden. Dies führt jedoch zu einer Zunahme der benötigten Die-Größe. Noch schlimmer ist jedoch, dass ein normaler Betrieb der Zener-Diode nicht möglich ist, da die Substratdiode in Durchlassrichtung vorgespannt wird, bevor die Durchbruchspannung erreicht wird.
  • Der Drain ist dann mit der Batteriespannung verbunden, die Source mit der Last. Wenn der Transistor gesperrt wird, wird die Source-Spannung negativ und das Gate wird über kapazitive Kopplung ebenfalls negativ. Wenn das Gate unter ≈ 0,7 V fällt, wird die Substratdiode der Zener-Diode in Durchlassrichtung vorgespannt und begrenzt die Gate-Spannung auf VG = VSUB – VBE ≈ 0,7 V. Über diese Spannung hinaus würde der Strom nicht durch die Zener-Diode selbst sondern durch die Substratdiode fließen und somit nicht zu dem gewünschten Spannungsabfall über die Zener-Diode führen. Ebenso ist für die Zener-Dioden mit kurzgeschlossenem Kollektor und Emitter kein normaler Betrieb in der HS-Konfiguration möglich, obwohl der Kollektor der Diode hier nicht mit dem Gate verbunden ist. Wenn aber die Gate-Spannung zu weit in negative Bereiche abfällt, wird wiederum die Substratdiode in Durchlassrichtung vorgespannt.
  • Auf Grund der verfügbaren Zehner-Dioden werden mehrere in Reihe geschaltete Dioden benötigt, um eine hohe Begrenzungsspannung in dem Bereich zwischen 40–50 V zu erreichen. Wenn der HSD ausgeschaltet wird, werden Source und Gate wiederum negativ. Aber nun wird die Gate-Spannung auf VG = VSUB – VBV – VBE begrenzt. Dies ist besser als die Begrenzung mit Zener-Dioden mit kurzgeschlossenen Kollektoren und Basen. Bei Verwendung einer Zener-Diode mit einer Durchbruchspannung von 11,6 V könnte das Gate auf –12,3 V abfallen. Für eine normale Batteriespannung von 14 V (wenn kein Lastabwurf auftritt) ergäbe dies eine Begrenzungsspannung von 26,3 V. Die gewünschte Drain-Gate-Begrenzungsspannung von –40 bis –50 V wird jedoch nicht erreicht.
  • Derart niedrige Begrenzungsspannungen würden zwar die Zerstörung des Bauteils verhindern, aber es ist kein schnelles Sperren möglich. Des Weiteren ändern sich die Schaltzeiten je nach dem, ob der konfigurierbare HS/LS-Treiber eine HS- oder eine LS-Konfiguration aufweist, und je nach der Versorgungsspannung in der HS-Konfiguration. Um schnelle und konstante Schaltzeiten zu erreichen und parasitäre NPN-Transistoraktivitäten zu vermeiden, wird eine Begrenzung benötigt, die jegliche Substratströme vermeidet und eine Begrenzung bereitstellt, die sich auf die Drain-Spannung bezieht.
  • Deshalb können keine gewöhnlichen Zener-Dioden verwendet werden, aber diese können modifiziert werden. Die Dioden mit kurzgeschlossenem Kollektor und Basis verwenden lediglich den Basis-Emitter-Durchbruch, um die Begrenzungsspannung bereitzustellen, während die n-Wanne des Kollektors nicht so wichtig ist. Da dies die Wanne ist, die die Substratdiode bildet, liegt die Lösung darin, lediglich die Basis-Emitter-Diode zu verwenden und sicherzustellen, dass die Kollektor-Substrat-Diode niemals in Durchlassrichtung vorgespannt wird. Auf diese Art wurden Zener-Dioden hergestellt. In diesen Dioden wurde der Kurzschluss zwischen Kollektor und Emitter beseitigt. Nun ist die Zener-Diode ein Bauteil mit drei Anschlüssen, und eigentlich ist sie ohne diesen Kurzschluss wiederum ein npn-Transistor. Lediglich die Basis-Emitter-Diode dieses Transistors wird jedoch in Sperrrichtung vorgespannt verwendet. Der Kollektor ist mit einer Spannung verbunden, die höher ist als die des Substrats, um sicherzustellen, dass die Substratdiode auf keinen Fall in Durchlassrichtung vorgespannt wird.
  • Da weder die Dimensionen noch die Dotierprofile der Zener-Dioden verändert wurden, ist die Durchbruchspannung der neuen Diode exakt gleich wie bei der alten Diode. Folglich sind Dioden mit einer Durchbruchspannung von zum Beispiel VBV = 5.8 V und VBV = 11,6 V verfügbar.
  • Die maximalen Nennspannungen der Technologie erlauben jedoch nicht die Verbindung des Kollektors mit jeder beliebigen Hochspannung. Am einfachsten wäre es, diesen mit der Drain-Spannung zu verbinden. Mit der verwendeten Technologie ist die thermale Kollektor-Basis-Durchbruchspannung jedoch mit 46 V für die 11,6 V Dioden spezifiziert und sogar noch niedriger für die 5,8 V Dioden. In einem HSD ist der Drain mit der Batteriespannung verbunden. Im Falle eines Lastabwurfs beträgt die Batteriespannung 40 V. Beim Ausschalten ist es gewünscht, dass eine hohe Drain-Source-Spannung zugelassen wird, um den Transistor so schnell wie möglich zu sperren. 46 V liegt nahe an der Lastabwurf-Spannung, und es wäre zu riskant, den Kollektor der Zener-Dioden mit dem Drain zu verbinden, da die Zener-Dioden sonst zerstört werden könnten. Der Schutz des LDMOS-Transistors sollte stabiler sein als der LDMOS-Transistor selbst.
  • Deshalb muss der Kollektor mit einer positiven Spannung verbunden werden, und die maximale Kollektor-Basis-Spannung darf nicht überschritten werden. Die Kollektorspannung darf jedoch das Begrenzungsverhalten nicht beeinflussen. Aber die Auswirkung der Kollektorspannung auf das Verhalten der Zener-Diode ist vernachlässigbar, da die Durchbruchspannung VBV = (∊ (NA + ND)/2qNAND)E2 cnt ist, wobei Ecnt das kritische elektrische Feld darstellt, in dem die den Verarmungsbereich durchquerenden Träger genügend Energie aufnehmen, um neue Elektron-Loch-Paare durch Kollisionen mit Siliziumatomen herzustellen. Der Wert dieses kritischen Feldes hängt von der Dotierungsdichte ab. Folglich hat die Kollektorspannung keine Auswirkung auf VBV, und lediglich der fließende Strom wird durch die Kollektorspannung leicht beeinflusst. Der Diodenstrom der Zener-Diode ist der Basisstrom in dem verwendeten npn-Transistor. Der Kollektorstrom wird lediglich durch den Early-Effekt beeinflusst. Der Basisstrom ist IB = IC/β und somit ist die Auswirkung der Kollektorspannung auf den Basisstrom äußerst klein.
  • Spannungsbegrenzung für konfigurierbare HS/LS-Treiber
  • Um die Zerstörung des LDMOS-Transistors zu vermeiden, wird zwischen dem Gate und dem Drain ein Begrenzer benötigt. Die Begrenzungsspannung sollte so hoch wie möglich sein, um ein schnelles Sperren des Transistors zu ermöglichen, aber sie darf die maximalen Nennspannungen des LDMOS-Transistors nicht überschreiten. Die Begrenzungsspannung muss so ausgelegt sein, dass die folgende Gleichung erfüllt ist: VDSmax ≥ VGS + VBV + Vf
  • Folglich sollte die Begrenzungsspannung VBV niedriger als die maximale Drain-Source-Spannung minus die Gate-Source-Spannung an dem Arbeitspunkt sein. Sie muss jedoch höher als 40 V sein, da ein normaler Betrieb während eines Lastabwurfs gewährleistet sein muss. Andererseits sollte die maximale Drain-Source-Spannung von 50 V niemals erreicht werden.
  • Deshalb sollte die Begrenzungsspannung zwischen 40 V und 50 V liegen. Da zum Beispiel 5,8 V und 11,6 V Zener-Dioden verfügbar sind, müssen mehrere dieser Dioden in Reihe geschaltet verwendet werden. 6 zeigt den für den Chip verwendeten Gate-Drain-Spannungsbegrenzer. Für die Zener-Dioden werden die wie in dem vorhergehenden Abschnitt vorgestellten, modifizierten Versionen der Dioden verwendet, die einen zusätzlichen Anschluss für die Verbindung des Kollektors haben.
  • Drei 11,6 V Zener-Dioden (als MV gekennzeichnet) sind in Reihe mit einer 5,8 V Zener-Diode (als LV gekennzeichnet) geschaltet. Außerdem werden ebenfalls drei mit D gekennzeichnete PN-Übergangsdioden angebracht. Die VHigh-Anschlüsse von LV1 und MV1 sind mit dem Minusanschluss von LV1 verbunden, um die Zener-Dioden in Fällen von negativen Spannungen an dem Gate zu isolieren. Die maximal mögliche Kollektor-Basis-Spannung beträgt in LV1 5,8 V und in MV1 17,4 V, also wird die maximal zulässige Kollektor-Basis-Spannung nicht überschritten. Die VHigh-Anschlüsse von MV2 und MV3 sind mit den Knoten zwischen LV1 und MV1 verbunden. Somit beträgt die maximal mögliche Kollektor-Basis-Spannung für MV3 34,8 V. Der Knoten zwischen LV1 und MV1 fällt bei einem Ausschalten auf VBAT – 2×Vf – VZ, LV 1 ab. Wenn die Batteriespannung 14 V beträgt, kann dieser Knoten auf 6,8 V abfallen und bleibt somit, wie entsprechend dem vorhergehenden Abschnitt erforderlich, über 0 V.
  • Der Vorteil bei der Verwendung von drei PN-Übergangsdioden liegt darin, dass diese einen negativen Temperaturkoeffizienten haben. Deshalb können sie das Temperaturverhalten der Zener-Dioden einigermaßen ausgleichen und helfen bei der Erreichung einer Begrenzungsspannung, die die maximalen Nenngrößen bei keiner Temperatur überschreiten. Außerdem fließt im Falle einer Begrenzung Strom durch diese Dioden, und eine Spannung von circa 0,7 V fällt über jede dieser Dioden ab. Dadurch kann die Begrenzungsspannung genauer eingestellt werden als mit lediglich 5,8 V oder 11,6 V Zener-Dioden. D1 ist kurzgeschlossen und kann als Ersatzteil verwendet werden, um die Begrenzungsspannung oder den Temperaturkoeffizienten einzustellen. Dies kann durch eine Metalländerung erreicht werden, da D1 in der Anordnung so kurzgeschlossen ist, dass der Kurzschluss durch Entfernen eines kleinen Teils der obersten Metallschicht beseitigt werden kann.
  • Ebenso ist D2 auf gleiche Weise verbunden, so dass diese nach der Bearbeitung kurzgeschlossen werden kann. Somit kann die Begrenzungsspannung um +/–0,7 V angepasst werden.
  • Mit der verwendeten Konfiguration beträgt die Begrenzungsspannung bei Zimmertemperatur Vclamp = 3 × 11,6 V + 5,8 V + 2 × 0,7 V = 42 V
  • Somit liegt die Begrenzungsspannung innerhalb des spezifizierten Bereichs von 40–50 V.
  • Im Falle eines Lastabwurfs kann eine Batteriespannung von 40 V angenommen werden. Deshalb muss die Ladungspumpenspannung höher als die Batteriespannung sein. In den Simulationen war die Ladungspumpenspannung 10 V höher als die Batteriespannung, in diesem Fall 50 V, Jetzt ist der Drain des DMOS-Transistors mit 40 V verbunden, und somit können der Gate- und der Source-Knoten nicht so weit in die negativen Bereiche abfallen, bevor die Begrenzungsspannung erreicht ist.
  • Wenn an dem Eingang des Treiberkreises ein hohes digitales Signal angelegt wird, wird das Gate geladen. Da der Treiberkreis nun mit VCP = 50 V gespeist wird, und das Gate auf nahezu 50 V geladen ist. Mit einer Gate-Spannung, die um mehr als die Schwellspannung höher als die Source ist, schaltet der Transistor durch, und die Source-Spannung beträgt dann 38,97 V ≈ VBAT, Wenn das Eingangssignal niedrig ist, beträgt die Gate-Spannung 0 V. Jetzt beginnen die Source und das Gate damit, in negative Bereiche abzufallen, bis die Gate-Drain-Begrenzungsspannung erreicht ist, Das Gate erreicht seinen negativsten Punkt bei –6,47 V, was eine maximale Begrenzungsspannung von 46,47 V ergibt, die mit der Begrenzungsspannung für den HSD mit VBAT = 14 V vergleichbar. ist. Der negativste Wert der Source-Spannung liegt bei –8,634 V. Somit beträgt die maximale Drain-Source-Spannung 48,63 V, und die Durchbruchspannung von 50 V wird nicht erreicht.
  • Die vorgestellte Gate-Drain-Begrenzung ist ein wirksamer Schutz für den HSD. Die maximale Drain-Source-Spannung wird nicht überschritten. Ebenso muss der Transistor eventuell vor einem Gate-Source-Durchbruch geschützt werden. Während dem normalen Betrieb wird die maximale Gate-Source-Spannung von 12 V niemals erreicht.
  • Aber im Falle einer elektrostatischen Entladung (ESD) kann ein Gate-Source-Begrenzer den LDMOS-Transistor schützen. Eine Begrenzerstruktur mit einer zusätzlichen 11,6 V Zener-Diode zwischen dem Gate und der Source ist in 7 gezeigt.
  • Der Gate-Drain-Begrenzer kann ebenfalls für den LSD verwendet werden. Wenn kein Strom durch den LSD fließt, ist die Drain-Spannung gleich der Versorgungsspannung. Wenn der Transistor durch ein digitales Eingangssignal durchgeschaltet wird, ist der Drain-Knoten nahezu gleich Masse, da der Abfall über den DMOS-Transistor vernachlässigbar ist. Der Treiberkreis wird mit 10 V gespeist, und somit kann das Gate auf 9,84 V geladen werden. Wenn das Eingangssignal wieder niedrig ist, wird der Transistor gesperrt. Jetzt verursacht die Induktivität einen Spannungsabfall, was zu hohen Spannungen an dem Drain führt.
  • Mit dem vorgeschlagenen Begrenzer wird die maximale Drain-Source-Spannung noch immer nicht überschritten, weder bei dem HSD noch bei dem LSD.
  • Mit einer Gate-Drain-Begrenzung ist die Source-Spannung lediglich von der Drain-Spannung und der verwendeten Begrenzung abhängig, nicht jedoch von der Substratspannung. Folglich können sehr große negative Spannungen auftreten. Eine Alternative besteht in der Beschränkung der maximalen negativen Source-Spannung in Beziehung zu der Substratspannung. Für den HSD beträgt der theoretische Grenzwert für die negative Spannung für einen Gate-Drain-Begrenzer an der Source VBAT – VDSmax (–36 V für VBAT = 14 V oder –10 V für VBAT = 40 V).
  • Eine weitere Möglichkeit zur Begrenzung der Spannung ist in 8 gezeigt. Das Gate ist unter Verwendung einer Zener-Diode und einer pn-Übergangsdiode auf Masse begrenzt. In diesem Fall werden eine Niederspannungs- und eine Mittelspannungs-Zener-Diode in Reihe geschaltet. Die pn-Übergangsdiode muss in den Begrenzungspfad eingefügt werden, um einen normalen Betrieb zu gewährleisten. Andernfalls würden die Zener-Dioden in Durchlassrichtung vorgespannt, wenn das Gate geladen wird, und die Gate-Spannung könnte niemals die Schwellspannung des LDMOS-Transistors erreichen, um den Transistor durchzuschalten. Mit der in 8 gezeigten Konfiguration kann das Gate nicht unter – (VLV 2- VMV 4- VDio,D4) = –18,1 V fallen. Die Gate-Drain-Begrenzung wird jedoch noch immer benötigt. Wenn ein Lastabwurf auftritt, beträgt die Batteriespannung 40 V, wenn das Gate auf –18,1 V abfällt, beträgt die Gate-Drain-Spannung 58,1 V und überschreitet die maximale Drain-Gate-Spannung. Da die Source um 2–3 V niedriger als das Gate ist, würde auch die maximale Drain-Source-Spannung überschritten werden.
  • Bauartbeschränkungen und Dimensionierung des DMOS-Transistors
  • Um einen niedrigen RDSon zu erreichen, muss das Verhältnis zwischen Kanalbreite W und Kanallänge L vergrößert werden. Da die Länge durch die Technologieparameter vorgegeben ist, kann lediglich die Breite beeinflusst werden. Diese Breite kann nicht unendlich vergrößert werden, da die Stromverteilung über die gesamte Breite nicht gleich wäre. Eine andere Möglichkeit zur Erreichung einer großen Breite besteht darin, den Transistor mit mehreren Fingern zu bauen. Die Source-Wanne ist ein selbstabgleichender Prozess, der durch das Fenster in dem Gate-Poly gesteuert wird. Da sich dieses Poly auf beiden Seiten der Source befindet, kann Strom in beide Richtungen fließen. Die Drain-Kontakte befinden sich auf der gegenüberliegenden Seite des Polys.
  • Deshalb werden zwei parallel geschaltete Transistoren gebildet, und das Verhältnis W/L wird verdoppelt. Somit bilden LDMOS-Transistoren auf Grund ihres Aufbaus einen Doppeltransistor.
  • Zur Erzeugung eines konfigurierbaren HS/LS-Treibers müssen Drain und Source von außen zugänglich sein. Deshalb müssen sie mit externen Anschlüssen des Chips verbunden sein. Die DMOS-Transistoren stellen ein Problem beim Schutz anderer Teile des Schaltkreises dar, wenn der Drain mit einer negativen Spannung verbunden ist. Zur Vermeidung jeglicher Probleme werden drei Schutzringe um den LDMOS-Transistor angeordnet, und zwar einer mit Masse verbunden und die anderen beiden mit der Batteriespannung verbunden. Um das Verhalten zu verbessern, werden Substratkontakte zwischen den Schutzringen angebracht.
  • Eine hoch dotierte vergrabene Schicht, die mit tiefen N-Wannen in Kontakt ist, wird unter dem LDMOS-Transistor angebracht, um parasitäre Widerstände und Latch-up-Effekte zu verringern.
  • Der Treiberkreis lädt und entlädt das Gate. Nach dem Schalten stellt der Treiberkreis keinen Strom bereit, wodurch der Gate-Knoten ungeerdet bleibt. Wenn das Gate über kapazitive Kopplung geladen wird, könnte der Transistor durchgeschaltet werden. Zur Vermeidung einer solchen unerwünschten Durchschaltung wird ein Widerstand zwischen Gate und Source geschaltet, damit sämtliche Ladungen in dem Gate zu der Source fließen können und somit das Gate entladen. Während dem normalen Betrieb sollte der Gate-Strom eines MOS-Transistors jedoch Null sein.
  • Wenn das Gate und die Source auf hohe negative Werte abfallen, ermöglichen diese Spannungen schnelle Schaltzeiten für den HSD. Auf Grund der modifizierten Zener-Dioden und des Treiberkreises treten durch die negativen Spannungen keine Schwierigkeiten auf.
  • Der Treiberkreis
  • Der Treiberkreis hat die Aufgabe, eine gültige Gate-Spannung bereitzustellen, um den konfigurierbaren HS/LS Treiber korrekt zu steuern. Für einen HSD muss die Gate-Spannung höher als die Batteriespannung sein, um den LDMOS-Transistor durchzuschalten. Für einen LSD muss die maximale Gate-Spannung gerade hoch genug über dem Massepegel liegen, um den LDMOS-Transistor durchzuschalten, so dass durch diesen genug Strom fließen kann. Die Versorgungsspannung bestimmt, ob der Ausgang des Treiberkreises eine Spannung bereitstellt, die über der Batteriespannung liegt, oder lediglich eine Spannung, die einige Volt über Masse liegt. Dies kann entweder chipintern oder -extern bereitgestellt werden. Von jetzt an wird die Versorgungsspannung des Treiberkreises VCP genannt, um den Unterschied zur Batteriespannung, die den restlichen Schaltkreis speist, klarzustellen.
  • Für den Treiberkreis gibt es mehrere Realisierungen. Eine dieser Realisierungen ist nachstehend ausführlicher erläutert. Der Treiberkreis wird durch mehrere Bauelemente gebildet. Das erste ist die Eingangsstufe. Deren Grundaufbau ist in 9 gezeigt. Sie besteht aus drei in Reihe geschalteten Wechselrichtern, die mit 5 V gespeist werden. Ein digitales Steuersignal mit 5 V bildet das Eingangssignal. Da diese Eingangsstufe größere Lasten als digitale Schaltkreise betreiben muss, ist das Verhältnis W/L des ersten Wechselrichters minimal, aber das Verhältnis der folgenden Wechselrichter ist größer, um einen höheren Laststrom bereitzustellen. Auf diese Art kann eine kapazitive Last, die größer als die Kapazität der Wechselrichter ist, ohne Probleme geladen werden. Die gezeigte Eingangsstufe erzeugt ein differenzielles Ausgangssignal, das für die Steuerung einer Halteschaltung verwendet werden kann.
  • Der zweite Teil des Treiberkreises ist eine Halteschaltung (in 10 gezeigt). Sie wird durch die Ausgangssignale der Eingangsstufe gesteuert und durch VCP gespeist. Die Gates der Transistoren L1 und L2 bilden die Eingänge. Die über kreuz gekoppelten Transistoren Q1 und Q2 stellen die eigentliche Halteschaltung dar. Wie vorher erwähnt, haben LDMOS-Transistoren ein nicht ideales Verhalten in Bezug auf deren Ausgangs- und Übertragungskennlinien. Sie sind auch größer als herkömmliche CMOS-Transistoren, woraus sich eine höhere Kapazität ergibt. Um ein schnelles und genaues Halten zu ermöglichen, werden für Q1 und Q2 CMOS-Transistoren mit einer maximalen Drain-Source-Spannung von 8 V verwendet. Da VCP in dem HSD über 50 V liegen kann, würde die maximale Drain-Source-Spannung des CMOS-Transistors überschritten werden. Q3 und Q4 werden zum Schutz von Q1 und Q2 verwendet. Für Q3 und Q4 werden asymmetrische PMOS-Transistoren mit erweitertem Drain und einer maximalen Drain-Source-Spannung von 60 V verwendet. Sie sind mit einer Spannung VBIAS vorgespannt, die kleiner sein sollte als VBIASmax = VCP – (8 V + VSGQ3/4).
  • Für den Chip liegt die Vorspannung 7 V unter VCP, Folglich überschreitet die Drain-Source-Spannung von Q1 und Q2 niemals 7 V, und diese Transistoren werden sicher betrieben. Die Zener-Dioden zwischen den Gates und den Sourcen von Q3 und Q4 verhindern einen Durchbruch auf Grund von zu hohen Spannungen. Da die Knoten N1 und N2 niemals mehr als 7 V unter VCP fallen, fällt die restliche Versorgungsspannung entweder über die Transistoren L1 und L2 oder Q3 und Q4 ab, je nach dem Zustand des Schaltkreises. Deshalb müssen die maximalen Drain-Source-Spannungen dieser Transistoren über 50 V liegen. Wie bereits erwähnt, stellt dies für Q3 und Q4 kein Problem dar. Für L1 und L2 werden 50 V-LDMOS-Transistoren verwendet, so dass alle Transistoren in dieser Halteschaltung in dem sicheren Betriebsbereich arbeiten können.
  • Wenn die Spannung an dem Gate von L1 auf einem hohen Logikpegel ist, wird L1 durchgeschaltet und leitet einen Strom, der die Spannung an Knoten N1 abfallen lässt. Dies führt dazu, dass Q2 durchgeschaltet wird, und die Spannung an Knoten N2 steigt auf nahezu VCP. Folglich wird Q1 gesperrt, wodurch sichergestellt wird, dass die Spannung an N1 auf VBIAS + VGSQ3 abfällt. Wenn die Spannung an dem Gate von L1 niedrig ist, ist die Gate-Spannung von L2 hoch und die Halteschaltung arbeitet analog. Ein anderer Teil des Treiberkreises stellt den Strom zur Ladung bzw. Entladung des Gates und die Vorspannungen bereit.
  • Dieser Strom ist für die Steilheit der Gate-Spannung verantwortlich. Wenn die Steigung zu steil ist, sperrt oder schaltet der LDMOS-Transistor sehr schnell durch, und es wird elektromagnetische Strahlung in einem Frequenzbereich erzeugt, die andere elektronische Teile in dem Auto beeinflussen könnte. Zweitens beeinflusst dieser Strom auch den durch den Begrenzer fließenden Strom. Auf Grund parasitärer Widerstände in dem Begrenzer ändert ein zu hoher Strom die Begrenzungsspannung. Auf Grund dieser beiden Gründe sollte der das Gate ladende oder entladende Strom durch einen Referenzstrom steuerbar sein.
  • In 11 ist der verwendete Vorspannungskreis gezeigt. Für den Chip ist IREF extern angeschlossen. Die Transistoren L1, L2 und L3 sind 50 V-LDMOS-Transistoren. Zur Verbesserung der Genauigkeit und der Anpassung sind alle anderen Transistoren 8 V-CMOS-Transistoren. Der Referenzstrom wird einem durch die Transistoren L1 und L2 bzw. Q1 und Q2 gebildeten, kaskadierten Stromspiegel zugeführt. Da in L2 der gleiche Strom wie der Referenzstrom fließen sollte, sind L2 und Q2 gleich dimensioniert wie L1 und Q1. Q4 und Q5 werden verwendet, um den Referenzstrom erneut zu spiegeln. Der aus Q5 fließende Strom kann in anderen Teilen des Schaltkreises verwendet werden.
  • Die kaskadierte Konfiguration wird verwendet, um die Leistungsfähigkeit des Spiegels zu verbessern. Es ist jedoch auch nötig, Q2 zu schützen. Da der Treiberkreis mit VCP gespeist wird, würde die maximale Drain-Source-Spannung von Q2 überschritten werden, wenn die Versorgungsspannungen höher als ≈ 8–9 V wären. Mit L2 ist die Drain-Spannung von Q2 nicht höher als ungefähr die Drain-Spannung von Q1, angenommen, die Gate-Source-Spannung von Q1 ist gleich der von Q2.
  • Die Vorspannung VBIAS für die Halteschaltung wird durch die Transistoren Q3, Q6 und L3 und eine Zener-Diode erzeugt. Der durch die Zener-Diode fließende Strom wird durch einen Kaskodenstromspiegel von Q1, Q3, L1 und L3 gesteuert. Da dieser Strom nicht sehr groß sein muss, ist das Verhältnis W/L von Q3 bzw. L3 viel kleiner als das von Q1 bzw. L1. Da die Zener-Diode umgekehrt eingebaut ist, verursacht der Strom einen konstanten Spannungsabfall der spezifizierten Zener-Spannung. Um die Vorspannung zu erhöhen, wird Q6 in Diodenkonfiguration hinzugefügt, und somit beträgt die Vorspannung VBIAS = VCP – Vf – VZ.
  • Mit den verwendeten Elementen liegt die Vorspannung um 6,99 V unter der Versorgungsspannung.
  • Des Weiteren wird die Gate-Spannung der LDMOS-Transistoren als zweite Vorspannung VBIAS2 verwendet, die in der Ausgangsstufe des Treiberkreises verwendet wird.
  • Die Ausgangsstufe stellt einen weiteren wichtigen Teil des Treiberkreises dar. Ihr Ausgang ist mit dem Gate des LDMOS-Transistors verbunden. Wie bereits vorher erwähnt, kann das Gate des LDMOS-Transistors in einem HSD negativ sein. Dann darf aber keine n-Wanne mit diesem Gate verbunden sein. Somit würde eine normale Gegentaktstufe ein Problem verursachen. Die Ausgangsstufe des Chips verwendet eine andere Gegentaktstufe. Um jedoch genaue Ströme zu erhalten, werden die Stromquellen aus 8 V-CMOS-Transistoren gebildet. Um diese vor einem Überschreiten ihrer Nennspannungen zu schützen, werden ein 66 V-PMOS-Transistor mit erweitertem Drain und ein 50 V-LDMOS-Transistor als Schalttransistoren verwendet. Der Drain des PMOS-Transistors mit erweitertem Drain ist somit mit dem Ausgang verbunden. Da der Drain in diesem Transistor durch eine n-Wanne mit einem höheren Potential isoliert ist, werden keine Substratdioden in Durchlassrichtung vorgespannt, wenn der Ausgang der Stufe mit einer negativen Spannung verbunden ist. Der Drain des LDMOS-Transistors ist jedoch ebenfalls mit dem Ausgang verbunden. Der Drain eines LDMOS-Transistors ist eine n-Wanne, die nicht von dem Substrat isoliert ist. Somit wird die Diode zwischen dieser n-Wanne und dem Substrat in Durchlassrichtung vorgespannt, wenn der Drain mit negativen Spannungen verbunden ist, was zu den oben genannten Nachteilen führt. Dieser Fall ist in 12A gezeigt. Um dies zu vermeiden, kann eine Diode zwischen den Ausgang und den LDMOS-Transistor, wie in 12B gezeigt, eingefügt werden. Hier kann kein Strom von dem Substrat über die Drain-Wanne des LDMOS-Transistors zu dem Ausgang fließen. Wenn die Gate-Spannung positiv ist, wird die Diode in Durchlassrichtung vorgespannt und die Gegentaktstufe kann normal arbeiten. In dem Chip wird ein LDMOS-Transistor als Diode verwendet, wie in 12C gezeigt. Source und Gate sind kurzgeschlossen, und somit schaltet der Transistor nicht durch. Wenn die Source-Spannung ≈ 0,7 V höher als die Drain-Spannung ist, wird der pn-Übergang zwischen der p-Wanne und der n-Wanne des LDMOS-Transistors in Durchlassrichtung vorgespannt.
  • Die vollständige Struktur der Ausgangsstufe ist in 14 gezeigt. Die Transistoren Q1 und Q5 stellen die in dem Vorspannungskreis genannten Stromspiegeltransistoren dar, die für die Spiegelung des Referenzstroms in die Ausgangsstufe verwendet werden. Die 66 V-PMOS-Transistoren mit erweitertem Drain D1 und D2 werden verwendet, um den Referenzstrom entweder in den rechten oder linken Strompfad zu schalten, abhängig von dem differenziellen Ausgangssignal der Halteschaltung. Q2 und Q3 sind 8 V-CMOS-Transistoren, die zur Spiegelung des Referenzstroms und somit zur Entladung des Gates verwendet werden. Der LDMOS-Transistor L1 schützt Q3 und wird mit der in dem Vorspannungskreis erzeugten Spannung VBIAS2 vorgespannt.
  • Mit einer entsprechenden Dimensionierung kann das Gate mit dem Referenzstrom auf nahezu VCP geladen werden. Um dies zu erreichen, muss das Verhältnis W/L von D2 und Q5 groß genug sein, damit die Drain-Source-Spannung beider Transistoren im Vergleich zu VCP klein ist.
  • Eine zusätzliche Voraussetzung der Ausgangsstufe ist es, dass das Gate ungeerdet bleibt, nachdem es entladen wurde. Dies ist erforderlich, da die Gate-Spannung für den HSD in der Lage sein sollte, auf negative Werte zu fallen. Wenn die Ausgangsspannung auf Massespannung gehalten wird, ist dies nicht möglich, und der HSD kann nicht schnell ausgeschaltet werden. Ein ungeerdeter Ausgang wird nur benötigt, wenn das Gate negativ wird. Der in 13 gezeigte Schaltkreis entlädt das Gate solange es positiv ist, da der durch Q2 und Q3 gebildete Stromspiegel Strom von dem Gate zieht. Wenn die Gate-Spannung jedoch Null ist, beträgt die Drain-Source-Spannung Null, und Q3 ist an einem Arbeitspunkt, an dem VGS ≥ VTh ist, aber kein Strom außer dem Verluststrom fließt. Da der Verluststrom vernachlässigbar ist, fließt kein Strom, um das Gate auf Masse zu halten. Wenn das Gate negativ ist, ist Q3 nicht in der Lage, Strom zu leiten. Außerdem ist die durch L2 gebildete Diode in Sperrrichtung vorgespannt und hält das Gate in einem ungeerdeten Zustand.
  • In 14 ist der vollständige Treiberkreis gezeigt, der mit den oben genannten Stufen aufgebaut ist.
  • Es ist wichtig, die für die Spiegelung des Referenzstroms verwendeten Transistoren so zu dimensionieren, dass sie für alle Versorgungsspannungen zwischen 4 V und 56 V funktionieren. Besonders für die Leitung von 1 mA müssen diese Transistoren breit genug sein. Andernfalls würden sie einen großen Drain-Source-Spannungsabfall verursachen, und es ist dann nicht möglich, die Ausgangsspannung auf nahezu VCP zu laden. Außerdem könnten die Stromspiegel bei einer Versorgungsspannung von 4 V nicht an dem richtigen Arbeitspunkt sein, da die Summe der benötigten Drain-Source-Spannungen größer wäre als die Versorgungsspannung. Somit wären die Transistoren nicht gesättigt, was zu einer unerwünschten Abhängigkeit des gespiegelten Stroms von der Drain-Source-Spannung führt.
  • Die für die Ladung bzw. Entladung des Gates benötigte Zeit hängt von dem Referenzstrom ab. Mit höheren Strömen wird das Gate schneller geladen. Somit kann die Steilheit effektiv über den Referenzstrom gesteuert werden. In Tabelle 1 sind die verschiedenen Steilheiten für die simulierten Referenzströme aufgelistet, wodurch gezeigt wird, dass es leicht möglich ist, die Steilheit der Ausgangsspannung anzupassen. Wie erwartet ist die Steilheit proportional zu dem Referenzstrom. Tabelle 1
    IREF Steilheit des Ausgangssignals
    1 mA 19,06 V/μs
    500 μA 11,28 V/μs
    150 μA 3,47 V/μs
    50 μA 1,01 V/μs
    15 μA 0,33 V/μs
  • Überstromdetektion und Steuerlogik
  • Wie bereits vorher erwähnt, wird der maximale Strom im Grunde durch die Batteriespannung und den Widerstandsteil der Last bestimmt. Wenn die Last jedoch kurzgeschlossen ist oder einen zu kleinen Widerstandsteil aufweist, treten Ströme auf, die den LDMOS-Transistor zerstören. Um zu vermeiden, dass der Chip auf Grund falscher Bedienung zerstört wird, wurde ein Schutz vor diesen Fällen implementiert. Ein Grundprinzip dieses Schutzes ist in 15 gezeigt und wird nachstehend erläutert, wenngleich auch andere Prinzipien möglich sind.
  • Hier sind die verschiedenen Bauelemente gezeigt. Ein Messschaltkreis gibt ein Signal aus, das proportional zu dem durch den LDMOS-Transistor fließenden Strom ist. Ein Referenzkreis erzeugt ein Referenzsignal. Diese beiden Signale sind mit einem Komparator verbunden. Wenn das Messsignal den Pegel des Referenzsignals erreicht, erzeugt der Komparator ein hohes digitales Signal, das an einen digitalen Steuerkreis rückgekoppelt wird. In diesem Steuerkreis werden das Signal des Komparators und das Eingangssignal verarbeitet. Nur wenn das Komparatorsignal niedrig und das Eingangssignal hoch ist, erzeugt er ein hohes digitales Signal, das mit dem Treiberkreis verbunden ist. Dann schaltet der Treiberkreis den LDMOS-Transistor durch.
  • Überstrommessung und Referenzkreis
  • Die erste Komponente ist der Stromabtastkreis. Seine Aufgabe ist es, eine Spannung zu erzeugen, die proportional zu dem durch den LDMOS-Transistor fließenden Strom ist. Die Grundschaltung ist in 16 gezeigt. Zur Erzeugung dieses Signals werden zwei LDMOS-Transistoren neben dem LDMOS-Transistor, der den Hauptstrom leitet, angebracht.
  • Die Gates dieser Transistoren sind mit dem Gate des LDMOS-Leistungstransistors verbunden. Der Strom durch die LDMOS-Messtransistoren muss viel kleiner sein, um zusätzliche Verluste und eine Änderung des zu messenden Stroms zu vermeiden. Deshalb ist das Verhältnis W/L dieser Transistoren um den Faktor 500 kleiner.
  • Für die versorgungsseitige Konfiguration ist die Source eines Messtransistors mit der Source des eigentlichen LDMOS-Transistors verbunden. Zwischen den Drains des Messtransistors und des LDMOS-Transistors befindet sich ein Messwiderstand. Der Strom durch den Messtransistor, der proportional zu dem Hauptstrom ist, verursacht einen Spannungsabfall über den Messwiderstand, der proportional zu dem Strom ist. Das System ist ausgelegt für die Erzeugung einer Meßspannung Vsense,HS ≈ 100 mV.
  • Für die masseseitige Konfiguration ist der Drain des anderen Messtransistors mit dem Drain des LDMOS-Leistungstransistors verbunden. Zwischen den beiden Quellen ist ein Messwiderstand zur Erzeugung einer Messspannung Vsense,LS ≈ 100 mV.
  • Zusätzlich werden zwei Referenzspannungen Vref,HS und Vref,LS erzeugt, indem ein Referenzstrom über einen Referenzwiderstand geleitet wird. Durch Änderung des Stroms oder des Widerstands kann der Referenzspannungspegel geändert werden. Diese Referenzspannungen werden verwendet, um festzustellen, ob der Strom durch den Haupttransistor zu hoch ist. Zur Erreichung eines genauen Verhaltens müssen die Transistoren und die Widerstände zusammenpassen. Da die Kanallänge L des LDMOS-Transistors vorgegeben ist, kann die Anpassung der Transistoren nicht durch das Verhältnis W/L beeinflusst werden. Deshalb müssen die Messtransistoren direkt neben dem LDMOS-Leistungstransistor angebracht werden, um Abweichungen der Parameter auf Grund von lokalen Prozessschwankungen zu vermeiden. Für die Widerstände kann eine gute Anpassung durch die Art ihrer Bauweise erreicht werden. Das bevorzugte Verfahren besteht in der Verwendung kleinerer, standardisierter Widerstände, die entsprechend den benötigten Widerstandswerten angeschlossen werden. Für eine gute Anpassung werden die kleinen Widerstände des Mess- und des Referenzwiderstands abwechselnd nebeneinander angebracht. Auf diese Weise beeinflussen Prozessschwankungen beide Widerstände auf dieselbe Art.
  • Komparatoren für die Überstromdetektion
  • Die Messspannung und die Referenzspannung werden als Eingangssignale eines Komparators verwendet. Dieser schaltet seinen Ausgang auf eine hohe Spannung, sobald die Eingangsspannung über die Spannung des Referenzeingangssignals ansteigt.
  • Zwei unterschiedliche Komparatoren werden benötigt, einer, der nahe an der Batteriespannung vergleichen kann, und ein anderer, der nahe an Masse vergleicht. Beide sollten Ausgangsspannungen von entweder 0 V oder 5 V erzeugen, so dass das Ausgangssignal als Rückkopplung für einen digitalen Schaltkreis, der 5 V-Logik verwendet, benutzt werden kann.
  • Steuerlogik
  • Die Steuerlogik erzeugt das digitale Signal, das als Eingangssignal für den Treiberkreis verwendet wird. Das Ausgangssignal sollte gleich dem Eingangssignal der Steuerlogik sein, außer wenn der Strom durch den LDMOS-Transistor zu hoch ist. Dann wird der Transistor gesperrt. Der leichteste Weg besteht darin, das von den Komparatoren erzeugte Überstromsignal und das Eingangssignal über eine UND-Schaltung mit einem negierten Eingang zu verbinden. Dann ist das Ausgangssignal hoch, wenn das Überstromsignal niedrig und das Eingangssignal hoch ist. Im Falle eines Überstroms (z. B. auf Grund eines Kurzschlusses) wäre das Ausgangssignal der Logik jedoch niedrig und der Transistor wird gesperrt. Somit gibt es keinen Überstrom mehr, und das Überstromsignal ist wieder niedrig. Wenn das Eingangssignal noch immer hoch ist, schaltet der Transistor wieder durch. Da es wahrscheinlich ist, dass der Kurzschluss noch immer besteht, ist der Strom durch den LDMOS-Transistor wiederum zu hoch, was zu einer Oszillation auf Grund der Rückkopplung des Überstromsignals führt.
  • Um dies zu vermeiden, wird eine etwas verbesserte Steuerlogik benötigt. Es ist gewünscht, dass der LDMOS-Transistor nach Auftritt eines Überstroms gesperrt bleibt, bis das Eingangssignal wieder eingeschaltet wurde. Somit gibt es die Möglichkeit, die Ursache des Überstroms zu beseitigen.
  • Deshalb wird ein D-Flip-Flop verwendet. Sein Eingang ist über eine Abschnürzelle (”tie-off cell”) mit einer logischen Eins verbunden. Er hat einen negierten Freigabe- und einen Löscheingang. Der vernachlässigte Freigabeeingang ist direkt mit dem Eingangssignal verbunden. Das negierte Löschsignal wird unter Verwendung eines mit UND verknüpften, negierten Überstromsignals und eines POR-Signals erzeugt. POR steht für Rücksetzen beim Einschalten (auf Englisch: ”power-on reset”). Diese Zelle erzeugt nur dann eine logische Eins, wenn die volle Versorgungsspannung mit ihrem Eingang verbunden ist. Sie wird benötigt, um einen fehlerhaften Betrieb zu vermeiden, wenn die Versorgungsspannungen zu Beginn heraufgefahren werden. Der Ausgang des Flip-Flops ist mit dem Eingangssignal über eine UND-Schaltung verbunden, die das Ausgangssignal des digitalen Steuerkreises erzeugt. Der Steuerkreis ist in 17 gezeigt.
  • 18 zeigt die Signale des Steuerkreises. Nach dem ersten hohen Eingangssignal wird das Flip-Flop auf ein hohes Ausgangssignal gesetzt. Von da an folgt das Ausgangssignal des Steuerkreises dem Eingangssignal mit einer kurzen Verzögerung. Wenn der Komparator jedoch ein hohes Überstromsignal erzeugt, wird das Flip-Flop zurückgesetzt, sein Ausgangssignal ist niedrig und das Ausgangssignal des gesamten Steuerkreises ist niedrig. Somit würde der LDMOS-Transistor gesperrt werden. Das Ausgangssignal kann nicht wieder hoch werden bis das Eingangssignal aus- und wieder eingeschaltet wird. Deshalb können keine Oszillationen auftreten.
  • Konfigurationen des konfigurierbaren HS/LS-Treibers für den Chip
  • Es sind verschiedene Versionen des HS/LS-Treibers möglich. Die erste Version umfasst lediglich einen Gate-Drain-Begrenzer. Dies sollte für den Schutz des DMOS-Transistors ausreichen. Für ein späteres Produkt muss der Treiber jedoch vor elektrostatischen Entladungen geschützt werden. Deshalb umfasst die zweite Version zusätzlich eine Gate-Source-Begrenzung. Die dritte Version umfasst einen Gate-Source-Begrenzer, einen Gate-Drain-Begrenzer und einen zusätzlichen Begrenzer. Durch die Verwendung eines Gate-Masse-Begrenzers wird der negativste Wert des Gates und der Source auf weniger als 20 V begrenzt.

Claims (10)

  1. Integrierte Schaltungsvorrichtung zum Schalten von elektrischen Lasten, die ein induktives Bauelement aufweisen können, in einer Kraftfahrzeuganwendung, umfassend zumindest einen Schalter, der eine Leistungsstufe mit einem MOS-Leistungstransistor und einen Treiberkreis zum Ansteuern des Gates des MOS-Leistungstransistors umfasst, wobei der Schalter so konfiguriert werden kann, dass er entweder in einer versorgungsseitigen Konfiguration oder in einer masseseitigen Konfiguration verwendet werden kann, wobei an den MOS-Leistungstransistor eine Zenerdiode zum Schutz angeschlossen ist, die als Basis-Emitter-Diode eines npn-Transistors ausgestaltet ist, wobei dieser npn-Transistor keinen Kurzschluss zwischen Kollektor und Emitter aufweist und der Kollektor mit einer Spannung gekoppelt ist, die höher ist als die des Substrats der integrierten Schaltungsvorrichtung.
  2. Integrierte Schaltungsvorrichtung gemäß Anspruch 1, und umfassend eine Mehrzahl von gleichen Schaltern, die jeweils unabhängig von allen anderen Schaltern konfiguriert werden können.
  3. Integrierte Schaltungsvorrichtung gemäß Anspruch 2, bei der das Gate des MOS-Leistungstransistors, wenn dieser in einem SPERR-Zustand ist und eine versorgungsseitige Konfiguration hat, von dem Treiberkreis entkoppelt wird, und eine Drain-Gate-Spannung an dem MOS-Leistungstransistor angeschlossen ist.
  4. Integrierte Schaltungsvorrichtung gemäß Anspruch 3, bei der die Drain-Gate-Spannung durch eine Mehrzahl von in Sperrrichtung vorgespannten, in Reihe geschalteten Basis-Emitter-Übergängen mit integrierten npn-Strukturen gebildet wird.
  5. Integrierte Schaltungsvorrichtung gemäß Anspruch 3 oder Anspruch 4, und zusätzlich enthaltend einen Gate-Source-Spannungsbegrenzer, der an dem MOS-Leistungstransistor angeschlossen ist.
  6. Integrierte Schaltungsvorrichtung gemäß einem der Ansprüche 1 bis 5, bei der der Treiberkreis in einer versorgungsseitigen Konfiguration mit einer Versorgungsspannung verbunden ist, deren Pegel über einer Batterieversorgungsspannung liegt, an die der MOS-Leistungstransistor angeschlossen ist.
  7. Integrierte Schaltungsvorrichtung gemäß Anspruch 6, und umfassend eine Ladungspumpe, die dem Treiberkreis die Versorgungsspannung bereitstellt.
  8. Integrierte Schaltungsvorrichtung gemäß Anspruch 1 oder Anspruch 2, bei der der Treiberkreis in einer masseseitigen Konfiguration mit einer Versorgungsspannung verbunden ist, deren Pegel zwischen Masse und einer Batteriespannung liegt.
  9. Integrierte Schaltungsvorrichtung gemäß einem der Ansprüche 1 bis 8, bei der der MOS-Leistungstransistor ein lateraler, doppelt diffundierter MOS-Transistor (”Lateral Double Diffused MOS Transistor”) ist.
  10. Integrierte Schaltungsvorrichtung gemäß Anspruch 9, bei der der MOS-Leistungstransistor p-dotiert ist.
DE102007002377A 2006-05-22 2007-01-16 Integrierte Schaltungsvorrichtung Expired - Fee Related DE102007002377B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102007002377A DE102007002377B4 (de) 2006-05-22 2007-01-16 Integrierte Schaltungsvorrichtung
US11/752,296 US7724046B2 (en) 2006-05-22 2007-05-22 High side/low side driver device for switching electrical loads

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102006024002.2 2006-05-22
DE102006024002 2006-05-22
DE102007002377A DE102007002377B4 (de) 2006-05-22 2007-01-16 Integrierte Schaltungsvorrichtung

Publications (2)

Publication Number Publication Date
DE102007002377A1 DE102007002377A1 (de) 2007-11-29
DE102007002377B4 true DE102007002377B4 (de) 2011-12-01

Family

ID=38622376

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007002377A Expired - Fee Related DE102007002377B4 (de) 2006-05-22 2007-01-16 Integrierte Schaltungsvorrichtung

Country Status (2)

Country Link
US (1) US7724046B2 (de)
DE (1) DE102007002377B4 (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7564292B2 (en) * 2007-09-28 2009-07-21 Alpha & Omega Semiconductor, Inc. Device and method for limiting Di/Dt caused by a switching FET of an inductive switching circuit
US20110043293A1 (en) * 2009-08-19 2011-02-24 Gerhard Knoblinger DeMOS VCO
US20110043294A1 (en) * 2009-08-19 2011-02-24 Gerhard Knoblinger DeMOS DCO
DE102009046615A1 (de) * 2009-11-11 2011-05-19 Zf Friedrichshafen Ag Leistungsschalteranordnung für einen Wechselrichter
US8817439B2 (en) * 2009-12-07 2014-08-26 International Rectifier Corporation Power delivery circuit having protection switch for reverse battery condition
US9754745B2 (en) 2010-11-01 2017-09-05 Raritan Americas, Inc. Methods and apparatus for improved relay control
DE102012207759A1 (de) * 2012-05-09 2013-11-14 Robert Bosch Gmbh Lastansteuerschaltung für mindestens eine induktive Last in einem Fahrzeug
US8901627B2 (en) * 2012-11-16 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Jog design in integrated circuits
EP2747285A1 (de) * 2012-12-19 2014-06-25 Nxp B.V. Stromüberwachungsschaltungen und Verfahren und Transistoranordnung
US9130562B2 (en) * 2013-03-13 2015-09-08 Alpha And Omega Semiconductor Incorporated Active ESD protection circuit
JP6368196B2 (ja) * 2014-08-28 2018-08-01 ローム株式会社 降圧ｄｃ／ｄｃコンバータおよびそのコントロールｉｃ、オフィス用通信機器、電動自転車
US9401612B2 (en) * 2014-09-16 2016-07-26 Navitas Semiconductor Inc. Pulsed level shift and inverter circuits for GaN devices
US9571093B2 (en) 2014-09-16 2017-02-14 Navitas Semiconductor, Inc. Half bridge driver circuits
US9513647B2 (en) * 2015-03-30 2016-12-06 Analog Devices Global DC linear voltage regulator comprising a switchable circuit for leakage current suppression
US9831852B2 (en) 2015-08-31 2017-11-28 Texas Instruments Incorporated Methods and apparatus for a configurable high-side NMOS gate control with improved gate to source voltage regulation
CN206946908U (zh) * 2017-06-28 2018-01-30 罗伯特·博世有限公司 高侧栅极驱动器
CN207039558U (zh) * 2017-06-28 2018-02-23 罗伯特·博世有限公司 预驱动器
CN111404529B (zh) * 2020-04-03 2023-04-25 电子科技大学 一种耗尽型GaN功率器件的分段直接栅驱动电路
US20230299762A1 (en) * 2022-03-15 2023-09-21 Faraday Technology Corporation Level shifter and electronic device
US11967355B2 (en) * 2022-06-20 2024-04-23 Micron Technology, Inc. Systems for reducing inconsistencies across current mirror

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5757213A (en) * 1996-08-16 1998-05-26 Delco Electronics Corp. Multi-configurable output driver
US5828247A (en) * 1996-12-09 1998-10-27 Delco Electronics Corporation Externally multi-configurable output driver
DE19838109A1 (de) * 1998-08-21 2000-02-24 Siemens Ag Ansteuerschaltung für induktive Lasten
DE10119225A1 (de) * 2000-04-20 2001-12-06 Denso Corp Ansteuerungsvorrichtung für eine elektrische Last und Verfahren zu dessen Verwendung
US6348820B1 (en) * 2000-07-17 2002-02-19 Motorola, Inc. High-side, low-side configurable driver
DE10243571A1 (de) * 2002-09-19 2004-04-01 Infineon Technologies Ag Schaltungsanordnung zum Kurzschlussabschalten eines MOSFET-Schalters
EP1686690A2 (de) * 2005-01-31 2006-08-02 Delphi Technologies, Inc. Konfigurierbarer High/Low-Side-Treiber mit Low-Side-Fet-Vortreiber

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2324664B (en) * 1997-04-23 2001-06-27 Int Rectifier Corp Resistor in series with bootstrap diode for monolithic gate device
JP4115882B2 (ja) * 2003-05-14 2008-07-09 株式会社ルネサステクノロジ 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5757213A (en) * 1996-08-16 1998-05-26 Delco Electronics Corp. Multi-configurable output driver
US5828247A (en) * 1996-12-09 1998-10-27 Delco Electronics Corporation Externally multi-configurable output driver
DE19838109A1 (de) * 1998-08-21 2000-02-24 Siemens Ag Ansteuerschaltung für induktive Lasten
DE10119225A1 (de) * 2000-04-20 2001-12-06 Denso Corp Ansteuerungsvorrichtung für eine elektrische Last und Verfahren zu dessen Verwendung
US6348820B1 (en) * 2000-07-17 2002-02-19 Motorola, Inc. High-side, low-side configurable driver
DE10243571A1 (de) * 2002-09-19 2004-04-01 Infineon Technologies Ag Schaltungsanordnung zum Kurzschlussabschalten eines MOSFET-Schalters
EP1686690A2 (de) * 2005-01-31 2006-08-02 Delphi Technologies, Inc. Konfigurierbarer High/Low-Side-Treiber mit Low-Side-Fet-Vortreiber

Also Published As

Publication number Publication date
DE102007002377A1 (de) 2007-11-29
US20070290738A1 (en) 2007-12-20
US7724046B2 (en) 2010-05-25

Similar Documents

Publication Publication Date Title
DE102007002377B4 (de) Integrierte Schaltungsvorrichtung
DE102013218670B4 (de) Verpolungsschutz für High-Side-Schalter in n-Substrat
DE102005039371B4 (de) Halbleitervorrichtung
DE19530664C2 (de) Leistungs-MOSFET mit Überlastungsschutzschaltung
DE10061371B4 (de) Schaltungsanordnung mit einer steuerbaren Strombegrenzungsschaltung zur Ansteuerung einer Last
DE10046668B4 (de) Elektrische Lastansteuerungsschaltung mit Schutzeinrichtung
DE102007046418B4 (de) Halbleitervorrichtung, die einem zu ladenden Element einen Ladestrom zuführt
DE102010030064A1 (de) Schutzschaltung
DE102012200276B4 (de) System und verfahren zum verhindern bipolarer parasitärer aktivierung in einer halbleiterschaltung
WO2005078798A2 (de) Schaltungsanordnung und verfahren zum schutz einer integrierten halbleiterschaltung
DE3838962C2 (de)
DE112017003368T5 (de) Treiberschaltung und leistungsmodul mit derselben
DE102014217374A1 (de) Halbleitervorrichtung
WO2009127670A1 (de) Programmierbarer antifuse-transistor und verfahren zum programmieren desselben
DE102017124748A1 (de) Konfigurierbare klemmschaltung
DE102014102714A1 (de) Integrierte Schaltung mit ESD-Schutzstruktur und Photonenquelle
DE4334513C1 (de) CMOS-Schaltung mit erhöhter Spannungsfestigkeit
EP0582125B1 (de) Ansteuerschaltung für einen Leistungs-MOSFET mit sourceseitiger Last
DE102006060075A1 (de) Eingangsspannungsmessschaltung
DE4305038C2 (de) MOSFET mit Temperaturschutz
DE102012207068B4 (de) Übertragungsgatter
DE10301693B4 (de) MOSFET-Schaltung mit reduzierten Ausgangsspannungs-Schwingungen bei einem Abschaltvorgang
EP0637874B1 (de) MOS-Schaltstufe
DE10207134A1 (de) Spannungserhöhungsschaltkreis für eine negative Spannung
DE102016213200B4 (de) Schaltungsanordnung zum Ansteuern einer induktiven Last

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20120302

R082 Change of representative

Representative=s name: ZELLER, ANDREAS, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee