DE102007046085A1 - Nanoröhrenverstärkte Lötkappe, Verfahren zur Montage und Chip-Pakete und Systeme, die diese enthalten - Google Patents

Nanoröhrenverstärkte Lötkappe, Verfahren zur Montage und Chip-Pakete und Systeme, die diese enthalten Download PDF

Info

Publication number
DE102007046085A1
DE102007046085A1 DE102007046085A DE102007046085A DE102007046085A1 DE 102007046085 A1 DE102007046085 A1 DE 102007046085A1 DE 102007046085 A DE102007046085 A DE 102007046085A DE 102007046085 A DE102007046085 A DE 102007046085A DE 102007046085 A1 DE102007046085 A1 DE 102007046085A1
Authority
DE
Germany
Prior art keywords
solder
cnt
bonding pad
cap
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102007046085A
Other languages
English (en)
Other versions
DE102007046085B4 (de
Inventor
Chi-won Tsukuba Hwang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE102007046085A1 publication Critical patent/DE102007046085A1/de
Application granted granted Critical
Publication of DE102007046085B4 publication Critical patent/DE102007046085B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49877Carbon, e.g. fullerenes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/742Apparatus for manufacturing bump connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05567Disposition the external layer being at least partially embedded in the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05573Single external layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/11001Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/113Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11332Manufacturing methods by local deposition of the material of the bump connector in solid form using a powder
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/118Post-treatment of the bump connector
    • H01L2224/1182Applying permanent coating, e.g. in-situ coating
    • H01L2224/11822Applying permanent coating, e.g. in-situ coating by dipping, e.g. in a solder bath
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/118Post-treatment of the bump connector
    • H01L2224/11848Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849Reflowing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354Coating
    • H01L2224/13599Material
    • H01L2224/136Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13601Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13609Indium [In] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81191Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81193Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01018Argon [Ar]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01022Titanium [Ti]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01049Indium [In]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01068Erbium [Er]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • H01L2924/143Digital devices
    • H01L2924/1433Application-specific integrated circuit [ASIC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19042Component type being an inductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12007Component of composite having metal continuous phase interengaged with nonmetal continuous phase

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

Auf einem Substrat eines Pakets einer integrierten Schaltung wird ein Kohlenstoff-Nanoröhren-Lot gebildet. Das Kohlenstoff-Nanoröhren-Lot zeigt eine hohe Wärme- und eine hohe elektrische Leitfähigkeit. Das Kohlenstoff-Nanoröhren-Lot wird als Lötmikrokappe auf einem Metallbondhügel zur Verbindung zwiwendet.

Description

  • TECHNISCHES GEBIET
  • Ausführungsformen betreffen allgemein die Herstellung integrierter Schaltungen. Genauer betreffen Ausführungsformen Lötkappenmaterialien in Verbindung mit mikroelektronischen Bausteinen.
  • ALLGEMEINER STAND DER TECHNIK
  • Lote sind ein wichtiger Teil einer geschlossenen integrierten Schaltung (IC). Ein IC-Chip wird häufig zu einem mikroelektronischen Baustein wie etwa einem Prozessor gefertigt. Die Lote vervollständigen die Kopplungen zwischen dem IC-Chip und der Außenwelt.
  • Die zunehmenden Ansprüche an einen IC, bei hohen Geschwindigkeiten zu arbeiten und nicht zu überhitzen, stellen Probleme für die Lote dar. Die zunehmenden Wärmebeanspruchungen in einem IC-Paket verursachen Wärmebelastungen zwischen den Loten und den Substraten, an die die Lote gebunden sind.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Um die Weise darzustellen, auf die die Ausführungsformen erhalten werden, wird unter Bezugnahme auf bestimmte Ausführungsformen, die in den beigelegten Zeichnungen veranschaulicht sind, eine genauere Beschreibung der oben kurz beschriebenen Ausführungsformen gegeben werden. Mit dem Verständnis, daß diese Zeichnungen nur typische Ausführungsformen darstellen, die nicht notwendigerweise maßstabsgetreu gezeichnet sind, und daher nicht als ihren Umfang beschränkend angesehen werden sollen, werden die Ausführungsformen durch die Verwendung der beiliegenden Zeichnungen mit zusätzlicher Genauigkeit und mit zusätzlichen Einzelheiten beschrieben und erklärt werden, wobei
  • 1 eine Prozeßdarstellung während der Bildung von kohlenstoffnanoröhrenimprägnierten Lotteilchen gemäß einer Ausführungsform ist;
  • 2 ein Querschnittaufriß eines Pakets, das eine auf einem Metall-Bump angeordnete Mikrolötkappe beinhaltet, gemäß einer Ausführungsform ist;
  • 2 ein Querschnittaufriß eines auf einem Metall-Bump angeordneten gemäß einer Ausführungsform ist;
  • 3 ein Querschnittaufriß eines auf einem Metall-Bump angeordneten gemäß einer Ausführungsform ist;
  • 4A ein Querschnittaufriß der Anfertigung eines Kohlenstoff-Nanoröhren-Lotteilchens zum Bonden gemäß einer Ausführungsform ist;
  • 4B ein Querschnittaufriß der Anfertigung des in 4A dargestellten Kohlenstoff-Nanoröhren-Lotteilchens nach einer weiteren Verarbeitung gemäß einer Ausführungsform ist;
  • 4C ein Querschnittaufriß der Anfertigung des in 4B dargestellten Kohlenstoff-Nanoröhren-Lotteilchens nach einer weiteren Verarbeitung gemäß einer Ausführungsform ist;
  • 4D ein Querschnittaufriß der Anfertigung des in 4C dargestellten Kohlenstoff-Nanoröhren-Lotteilchens nach einer weiteren Verarbeitung gemäß einer Ausführungsform ist;
  • 5A ein Querschnittaufriß des Thermokompressionsbondens eines Kohlenstoff-Nanoröhren-Lotteilchens gemäß einer Ausführungsform ist;
  • 5B ein Querschnittaufriß des Thermokompressionsbondens des in 5A dargestellten Kohlenstoff-Nanoröhren-Lotteilchens nach einer weiteren Verarbeitung gemäß einer Ausführungsform ist;
  • 5C ein Querschnittaufriß des in 5B dargestellten Kohlenstoff-Nanoröhren-Lotteilchens nach dem Thermokompressionsbonden ist;
  • 6(a) eine Computerbilddarstellung einer Mikrophotographie (Photomikrograph) ist, die auf einem Metall-Bump angeordnete Kohlenstoff-Nanoröhren-Lotteilchen gemäß einer Ausführungsform zeigt;
  • 6(b) eine Computerbild-Querschnittaufrißdarstellung einer Mikrophotographie ist, die ein auf einem Metall-Bump angeordnetes Kohlenstoff-Nanoröhren-Lotteilchen gemäß einer Ausführungsform zeigt;
  • 7A ein Querschnittaufriß eines Kohlenstoff-Nanoröhren-Lotteilchens nach dem Thermokompressionsbonden gemäß einer Ausführungsform ist;
  • 7B ein Querschnittaufriß des in 7A dargestellten Aufbaus nach einem Lötkappenrückfluß gemäß einer Ausführungsform ist;
  • 8(a) eine Computerbilddarstellung eines Mikrophotographie ist, die auf einem Metall-Bump angeordnete rückgeflossene Kohlenstoff-Nanoröhren-Lotteilchen gemäß einer Ausführungsform zeigt;
  • 8(b) eine Computerbild-Querschnittaufrißdarstellung einer Mikrophotographie ist, die auf einem Metall-Bump angeordnete rückgeflossene Kohlenstoff-Nanoröhren-Lotteilchen gemäß einer Ausführungsform zeigt;
  • 9A ein Querschnittaufriß eines Aufbaus nach dem Lötkappenrückfluß gemäß einer Ausführungsform ist;
  • 9B eine Computerbild-Querschnittaufrißdarstellung einer Mikrophotographie ist, die eine Lötkappe-auf-Lötkappe-Gestaltung von auf Metall-Bumpn angeordneten Kohlenstoff-Nanoröhren-Lotteilchen gemäß einer Ausführungsform zeigt;
  • 10 ein Querschnittaufriß eines Chippakets ist, der eine Lötkappe-auf-Lötkappe-Gestaltung von auf Metall-Bumpn angeordneten Kohlenstoff-Nanoröhren-Lotteilchen gemäß einer Ausführungsform zeigt;
  • 11A ein Querschnittaufriß eines Aufbaus nach dem Lötkappenrückfluß gemäß einer Ausführungsform ist;
  • 11B eine Computerbild-Querschnittaufrißdarstellung einer Mikrophotographie ist, die eine Lötkappe-auf-Bondinsel-Gestaltung von auf einem Metall-Bump angeordneten Kohlenstoff-Nanoröhren-Lotteilchen gemäß einer Ausführungsform zeigt;
  • 12 ein Querschnittaufriß eines Chippakets ist, der eine Lötkappe-auf-Bondinsel-Gestaltung von auf einem Metall-Bump angeordneten Kohlenstoff-Nanoröhren-Lotteilchen gemäß einer Ausführungsform zeigt;
  • 13 eine Prozeßablaufdarstellung der Bildung einer Kohlenstoff-Nanoröhren-Lötkappe gemäß einer Ausführungsform ist;
  • 14 ein Schnittaufriß ist, der ein Rechensystem gemäß einer Ausführungsform darstellt; und
  • 15 eine schematische Darstellung eines Rechensystems gemäß einer Ausführungsform ist.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Ausführungsformen in dieser Offenbarung betreffen eine Kohlenstoff-Nanoröhrenlöt ((Carbon Nanotupe Solder) (CNT-S))kappe, die mit einem IC-Substrat gekoppelt ist. Eine Weise zur Verbesserung der elektrischen Leitfähigkeit und der Wärmeleitfähigkeit ist, die elektrische Leitfähigkeit und die Wärmeleitfähigkeit in den Lot-Bumps, die zum Anschluß eines IC-Pakets verwendet werden, zu verbessern. Das Bonden eines CNT-S-Teilchens erfolgt bei einer Temperatur, die sich der homologen Temperatur nähert.
  • Die folgende Beschreibung enthält Ausdrücke wie „obere", „untere", „erste", „zweite" usw., die nur zu Beschreibungszwecken verwendet werden und nicht als beschränkend aufgefaßt werden sollen. Die hierin beschriebenen Ausführungsformen einer Vorrichtung oder eines Gegenstands können in einer Anzahl von Positionen und Ausrichtungen hergestellt, verwendet, oder versandt werden.
  • Nun wird auf die Zeichnungen Bezug genommen werden, in denen gleiche Strukturen mit den gleichen angefügten Bezugsbezeichnungen versehen werden. Um die Aufbauten von verschiedenen Ausführungsformen am deutlichsten zu zeigen, sind die hierin beinhalteten Zeichnungen schematische Darstellungen von integrierten Schaltungsstrukturen. Daher kann das tatsächliche Aussehen der hergestellten Strukturen zum Beispiel in einer Mikrophotographie anders erscheinen, obwohl es nach wie vor die wesentlichen Strukturen der veranschaulichten Ausführungsformen enthält. Überdies zeigen die Zeichnungen nur die Strukturen, die zum Verständnis der veranschaulichten Ausführungsformen nötig sind. Zusätzliche Aufbauten, die in der Technik bekannt sind, wurden nicht aufgenommen, um die Klarheit der Zeichnungen zu bewahren.
  • 1 ist eine Prozeßdarstellung 100 während der Bildung von kohlenstoffnanoröhrenimprägnierten Lotteilchen gemäß einer Ausführungsform. Ein CNT-Speicher 110 enthält eine Ansammlung von CNT-Fasern 112, die mit Lot gemischt werden sollen. Ein Lottiegel 114 enthält geschmolzenes Lot 116. An einer Gas-Flüssigkeits-Öffnung 118 wird ein Zerstäubungsgas eingebracht, das verursacht, daß das geschmolzene Lot zu Teilchen in einem Größenbereich von etwa 5 Nanometern (nm) bis etwa 15 nm zerstäubt wird. In einer Ausführungsform beträgt eine durchschnittliche Teilchengröße, die während der Zerstäubung des geschmolzenen Lots 116 gebildet wird, etwa 6 nm. In einer Ausführungsform, und um eine vorzeitige Verfestigung des geschmolzenen Lots 116, das zerstäubt wird, zu verhindern, wird das Zerstäubungsgas vorerhitzt. In einer Ausführungsform nimmt ein Spulenwärmeaustauscher die Vorerhitzung des Zerstäubungsgases durch einen vorwärmenden Wärmeaustausch mit dem geschmolzenen Lot 116 vor, so daß sich das Zerstäubungsgas praktisch bei der gleichen Temperatur wie das geschmolzene Lot 116 befindet, wenn es die Gas-Flüssigkeits-Öffnung 118 verläßt. Das Zerstäubungsgas kann ein nichtreaktives Gas wie etwa Argon (Ar) oder ein anderes nichtreaktives Gas sein.
  • Nach dem Zerstäuben des geschmolzenen Lots 116 an der Gas-Flüssigkeits-Öffnung 118 werden die CNT-Fasern 112 in einem fallenden Gemisch 120 in das zerstäubte Lot eingespritzt. In einer Ausführungsform liegt die Temperatur der CNT-Fasern 112 geringfügig unter jener des zerstäubten Lots, so daß die CNT-Fasern 112 eine kühlende und verfestigende Wirkung auf das fallende Lot aufweisen. Das fallende Gemisch 120 ist in einer Kammer 122 enthalten und sammelt sich zu mehreren CNT-S-Teilchen 124. Die CNT-Fasern weisen gemäß einer Ausführungsform eine Längsabmessung von etwa 2 bis 8 nm auf.
  • In einer Ausführungsform ist das Lot 116 ein kupferbasiertes Lot wie etwa reines Kupfer, Kupfer-Zinn, Kupfer-Zinn-Blei, Kupfer-Zinn-Silber, Kupfer-Zinn-Wismut, Kupfer-Zinn-Indium und andere.
  • In einer Ausführungsform ist das Lot 116 ein nickelbasiertes Lot wie etwa reines Nickel, Nickel-Zinn, Nickel-Zinn-Blei, Nickel-Zinn-Silber, Nickel-Zinn-Wismut, Nickel-Zinn-Indium und andere. In einer Ausführungsform ist das Lot 116 eine Nickel-Titan-Formgedächtnislegierung wie etwa das von Johnson-Matthey, Wayne, Pennsylvania, hergestellte NITINOL®.
  • In einer Ausführungsform ist das Lot 116 ein zinnbasiertes Lot wie etwa reines Zinn, Zinn-Nickel, Zinn-Blei, Zinn-Indium, Zinn-Blei-Nickel, Zinn-Nickel-Silber, und andere. In einer Ausführungsform handelt es sich beim Lot 116 nach Gewichtprozenten ungefähr um Sn-10In-0,6Cu. In dieser Darstellung beinhaltet das Lot 116 etwa 10 Prozent Indium, etwa 0,6 Prozent Kupfer, und als Rest Zinn. Auf Basis der bestimmten erhaltenen Ausgangsmaterialien und ihrer chemischen Reinheiten können andere Verunreinigungen vorhanden sein.
  • In einer Ausführungsform ist das Lot 116 ein indiumbasiertes Lot wie etwa reines Indium, Indium-Zinn, Indium-Blei, Indium-Blei-Nickel, Indium-Nickel-Silber, und andere.
  • 2 ist ein Querschnittaufriß eines Pakets 200 (package), das eine auf einem Metall-Bump 212 angeordnete Mikrolötkappe 210 gemäß einer Ausführungsform beinhaltet. Eine Bondinsel 214 trägt den Metall-Bump 212. Ein Substrat 216 trägt den Metall-Bump 212. Die Bondinsel 214 ist durch eine Lötmaske 218 freigelegt. In einer Ausführungsform beinhaltet die Bondinsel 214 eine Hauchgalvanisierungsschicht (flash layer) 220 wie etwa eine Goldhauchgalvanisierungsschicht (gold flash layer) auf einer Kupferbondinsel.
  • In einer Ausführungsform ist das Substrat 216 ein IC-Chip. In einer Ausführungsform ist das Substrat 216 ein Montagesubstrat wie etwa zur Montage eines Flip-Chip-IC-Chips. In einer Ausführungsform ist das Substrat 216 eine Platine wie etwa eine Hauptplatine.
  • In einer Ausführungsform kann die Größe des Metall-Bumps 212 durch die Größe der Bondinsel 214 bestimmt werden. In einer Ausführungsform weist die Bondinsel 214 etwa 106 Mikrometer (μm) auf. Abhängig von der Anwendung können andere Abmessungen gewählt werden. Zum Beispiel kann die Beabstandung 220 zwischen den Mitten von Bondinseln 214 weniger als etwa 100 μm betragen. In einer Ausführungsform beträgt die Beabstandung 220 zwischen den Mitten von Bondinseln 214 etwa 90 μm.
  • In einer Ausführungsform wird die Lötkappe 210 von einer nanopartikularen Lötpaste, wovon 100 % die 20-nm-Aussiebung bestehen, erlangt, und beinhaltet die Matrix eine Paste wie etwa ein Flußmittel und einen flüchtigen Bestandteil. Nach dem Rückfluß zeigt die Mikrolötkappe 210 eine durchschnittliche Körnchengröße von etwa 20 μm.
  • 3 ist ein Querschnittaufriß eines Pakets 300, das eine auf einem Metall-Bump 312 angeordnete Kohlenstoff-Nanoröhren-Lötkappe 310 beinhaltet, gemäß einer Ausführungsform. Eine Bondinsel 314 trägt den Metall-Bump 312. Ein Substrat 316 trägt den Metall-Bump 312. Die Bondinsel 314 ist durch eine Lötmaske 318 freigelegt. In der Lötkappe 310 ist ein Netzwerk 322 von Kohlenstoff-Nanoröhren zerstreut. In einer Ausführungsform ist das Netzwerk 322 der Kohlenstoff-Nanoröhren im Lot der Lötkappe 310 in einem Bereich von etwa 1 bis etwa 99 Volumenprozent der Lötkappe 310 vorhanden. In einer Ausführungsform ist das Netzwerk 322 der Kohlenstoff-Nanoröhren im Lot der Lötkappe 310 in einem Bereich von etwa 10 bis etwa 70 Volumenprozent der Lötkappe 310 vorhanden. In einer Ausführungsform ist das Netzwerk 322 der Kohlenstoff-Nanoröhren im Lot der Lötkappe 310 in einem Bereich von etwa 20 bis etwa 50 Volumenprozent vorhanden. In einer Ausführungsform ist das Netzwerk 322 der Kohlenstoff-Nanoröhren im Lot der Lötkappe 310 in einem Bereich von etwa 30 bis etwa 40 Volumenprozent vorhanden.
  • In einer Ausführungsform beinhaltet die Bondinsel 314 eine Hauchgalvanisierungsschicht 320 wie etwa eine Goldhauchgalvanisierungsschicht auf einer Kupferbondinsel. In einer Ausführungsform ist das Substrat 316 ein IC-Chip. In einer Ausführungsform ist das Substrat 316 ein Montagesubstrat wie etwa zur Montage eines Flip-Chip-IC-Chips. In einer Ausführungsform ist das Substrat 316 eine Platine wie etwa eine Hauptplatine.
  • In einer Ausführungsform kann die Größe des Metall-Bumps 312 durch die Größe der Bondinsel 314 bestimmt werden. In einer Ausführungsform weist die Bondinsel 314 etwa 106 μm auf. Abhängig von der Anwendung können andere Abmessungen gewählt werden. Zum Beispiel kann die Beabstandung 320 zwischen den Mitten von Bondinseln 314 weniger als etwa 100 μm betragen. In einer Ausführungsform beträgt die Beabstandung 320 zwischen den Mitten von Bondinseln 314 etwa 90 μm.
  • 4A ist ein Querschnittaufriß eines Verfahrens 400 zur Anfertigung eines Kohlenstoff-Nanoröhren-Lotteilchens zum Bonden gemäß einer Ausführungsform. Ein starres Substrat 424 hat eine Schicht von CNT-S-Teilchen 410 nach einer beliebigen der in dieser Offenbarung dargelegten Ausführungsformen erhalten. In einer Ausführungsform bilden die CNT-S-Teilchen 410 eine monomolekulare Schicht über dem starren Substrat 424, so daß eine monomolekulare Schicht zu einem Metall-Bump übertragen werden kann. Entsprechend wird die monomolekulare Schicht von CNT-S-Teilchen 412 eine Mikro-CNT-S-Kappe bilden, die zur Teilchengröße der CNT-S-Teilchen 412 proportional ist.
  • 4B ist ein Querschnittaufriß des Verfahrens zur Anfertigung des in 4A dargestellten Kohlenstoff-Nanoröhren-Lotteilchens nach einer weiteren Verarbeitung gemäß einer Ausführungsform. Das Verfahren 401 veranschaulicht, daß ein biegsamer Bogen 426 zu den CNT-S-Teilchen 410 gebracht wird. Der biegsame Bogen 426 weist einen Klebstoff 428 auf.
  • 4C ist ein Querschnittaufriß der Anfertigung des in 4B dargestellten Kohlenstoff-Nanoröhren-Lotteilchens nach einer weiteren Verarbeitung. Das Verfahren 402 veranschaulicht, daß der biegsame Bogen 426 gegen die CNT-S-Teilchen 410 gepreßt wird. Folglich wird durch den Klebstoff 428, der die CNT-S-Teilchen 410 von der Fläche des starren Substrats 424 aufnimmt, eine Übertragung der CNT-S-Teilchen 410 erreicht.
  • 4D ist ein Querschnittaufriß der Anfertigung des in 4C dargestellten Kohlenstoff-Nanoröhren-Lotteilchens nach einer weiteren Verarbeitung. Das Verfahren 403 veranschaulicht, daß der biegsame Bogen 426 vom starren Substrat 424 weggezogen wird, wobei die CNT-S-Teilchen 410 an den Klebstoff 428 und an den biegsamen Bogen 426 angeheftet sind.
  • 5A ist ein Querschnittaufriß des Thermokompressionsbondens eines Kohlenstoff-Nanoröhren-Lotteilchens gemäß einer Ausführungsform. Eine Bondinsel 514 trägt einen Metall-Bump 512. Ein Substrat 516 trägt die Bondinsel 514. Die Bondinsel 514 ist durch eine Lötmaske 518 freigelegt.
  • Ein biegsamer Bogen 526 und ein Klebstoff 528 halten eine Schicht von CNT-S-Teilchen 510, die ein Netzwerk von in den CNT-S-Teilchen 510 zerstreuten Kohlenstoff-Nanoröhren beinhalten. Im Prozeß 500 ist veranschaulicht, daß ein dargestellter Thermokompressionskopf 530 dicht an den Metall-Bump 512 gebracht wird, wobei sich die CNT-S-Teilchen 510 dem Metall-Bump 512 nähern.
  • 5B ist ein Querschnittaufriß des Thermokompressionsbondens des in 5A dargestellten Kohlenstoff-Nanoröhrenmetallteilchens nach einer weiteren Verarbeitung gemäß einer Ausführungsform. Im Prozeß 501 ist ferner veranschaulicht, daß der Thermokompressionskopf 530 die CNT-S-Teilchen 510 gegen den Metall-Bump 512 preßt. In einer Ausführungsform wird die Temperatur der CNT-S-Teilchen 510 so gesteuert, daß sie deren Schmelzpunkt nicht übersteigt. Da insbesondere die Kompression eine Erhitzung erzeugen kann, und auch der Wärmefluß etwa durch eine darin enthaltene elektrische Spule aus dem Thermokompressionskopf 530 ausgetrieben wird, berücksichtigt die Temperatursteuerung beide Erhitzungswirkungen. In einer Ausführungsform liegt die Temperatur der CNT-S-Teilchen 510 nicht über etwa 99 Prozent der homologen Temperatur, bei der es sich um die durch die Solidustemperatur geteilte erreichte Temperatur (in der Absolutskala) handelt. Mit anderen Worten wird die Solidustemperatur, bei der es sich um die Temperatur handelt, bei der ein fester Zustand beim Standardatmosphäredruck zu einer Flüssigkeit wird, nicht erreicht. In einer Ausführungsform liegt die Temperatur der CNT-S-Teilchen 510 nicht über etwa 99,9 Prozent der homologen Temperatur.
  • 5C ist ein Querschnittaufriß des in 5B dargestellten Kohlenstoff-Nanoröhren-Lotteilchens nach dem Thermokompressionsbonden. Im Prozeß 502 ist ferner veranschaulicht, daß mit dem Rückzug des Thermokompressionskopfs 530 von den CNT-S-Teilchen einige dieser CNT-S-Teilchen 511 am Metall-Bump 512 angeordnet verbleiben, und einige der CNT-S-Teilchen 510 am Klebstoff 528 angeordnet bleiben.
  • 6A ist eine Computerbilddarstellung einer Mikrophotographie 600, die auf einem Metall-Bump 612 angeordnete Kohlenstoff-Nanoröhren-Lotteilchen 611 gemäß einer Ausführungsform zeigt. Die CNT-S-Teilchen 611 wurden an den Metall-Bump 612 thermokompressionsgebondet.
  • 6B ist eine Computerbilddarstellung einer Mikrophotographie 601, die ein auf einem Metall-Bump 612 angeordnetes Kohlenstoff-Nanoröhren-Lotteilchen 611 gemäß einer Ausführungsform zeigt. Das Computerbild von 6B ist stärker als das Computerbild von 6A vergrößert. Das CNT-S-Teilchen 611 zeigt eine Thermokompressionsbondlinie 632 zwischen dem CNT-S-Teilchen 611 und dem Metall-Bump 612.
  • 7A ist ein Querschnittaufriß eines Kohlenstoff-Nanoröhren-Lotteilchens nach dem Thermokompressionsbonden gemäß einer Ausführungsform. Es ist ein Paket 700 veranschaulicht, wobei einige CNT-S-Teilchen 711 an einen Metall-Bump 712 thermokompressionsgebondet bleiben. Eine Bondinsel 714 trägt den Metall-Bump 712. Ein Substrat 716 trägt die Bondinsel 714. Die Bondinsel 714 ist durch eine Lötmaske 718 freigelegt.
  • 7B ist ein Querschnittaufriß des in 7A dargestellten Aufbaus nach dem Lötkappenrückfluß gemäß einer Ausführungsform. Das Paket 701 ist nach dem Rückfluß von CNT-S-Teilchen in eine CNT-S-Mikrokappe 710 veranschaulicht.
  • 8A ist eine Computerbilddarstellung einer Mikrophotographie 800, die auf einem Metall-Bump angeordnete rückgeflossene Kohlenstoff-Nanoröhren-Lotteilchen gemäß einer Ausführungsform zeigt. Rückgeflossene CNT-S-Teilchen haben eine CNT-S-Mikrokappe 810 gebildet, die an einem Metall-Bump 812 angeordnet und an diesen gebunden ist.
  • 8B ist eine Computerbild-Querschnittaufrißdarstellung einer Mikrophotographie 801, die auf einem Metall-Bump angeordnete rückgeflossene Kohlenstoff-Nanoröhren-Lotteilchen gemäß einer Ausführungsform zeigt. Der Querschnitt zeigt die CNT-S-Mikrokappe 810, den Metall-Bump 812, und das Eindringen eines Teils des Metall-Bumps 812 auf eine Bondinsel 814.
  • 9A ist ein Querschnittaufriß eines Pakets 900 nach dem Lötkappenrückfluß gemäß einer Ausführungsform. In einer ersten Struktur 908 ist eine erste CNT-S-Mikrokappe 910 auf einem ersten Metall-Bump 912 angeordnet. Eine erste Bondinsel 914 trägt den ersten Metall-Bump 912. Ein erstes Substrat 916 trägt die erste Bondinsel 914. Die erste Bondinsel 914 ist durch eine erste Lötmaske 918 freigelegt. In einer Ausführungsform ist das erste Substrat 916 ein IC-Chip. In einer Ausführungsform ist das erste Substrat 916 ein Montagesubstrat wie etwa zur Montage eines Flip-Chip-IC-Chips. In einer Ausführungsform ist das erste Substrat 916 eine Platine wie etwa eine Hauptplatine.
  • In einer zweiten Struktur 906 ist eine zweite CNT-S-Mikrokappe 950 auf einem zweiten Metall-Bump 952 angeordnet. Eine zweite Bondinsel 954 trägt den zweiten Metall-Bump 952. Ein zweites Substrat 956 trägt die zweite Bondinsel 954. Die zweite Bondinsel 954 ist durch eine zweite Lötmaske 958 freigelegt. In einer Ausführungsform ist das zweite Substrat 956 ein IC-Chip. In einer Ausführungsform ist das zweite Substrat 956 ein Montagesubstrat wie etwa zur Montage eines Flip-Chip-IC-Chips. In einer Ausführungsform ist das zweite Substrat 956 eine Platine wie etwa eine Hauptplatine.
  • Es ist dargestellt, daß das Paket 900 so zusammengeführt ist, daß sich der erste Metall-Bump 912 und der zweite Metall-Bump 952 in einem direkten Kontakt mit der ersten Lötkappe 910 befinden sollen. In der gleichen Weise sollen sich der erste Metall-Bump 912 und der zweite Metall-Bump 952 in einem direkten Kontakt mit der zweiten Lötkappe 950 befinden. Dies liegt daran, daß sich die erste Lötkappe 910 und die zweite Lötkappe 950 vereinen sollen und eine fortlaufende rückgeflossene CNT-S-Mikrokappe bilden sollen.
  • Die Verarbeitung der erste Lötkappe 910 und der zweiten Lötkappe 950 kann so erfolgen, daß die Lötkappenmaterialien auf eine niedrige Temperatur erhitzt werden, bei der die Lötkappenmaterialien rückzufließen beginnen.
  • 9B ist eine Computerbild-Querschnittaufrißdarstellung einer Mikrophotographie 901, die eine Lötkappe-auf-Lötkappe-Gestaltung von auf Metall-Bumpn angeordneten Kohlenstoff-Nanoröhren-Lotteilchen gemäß einer Ausführungsform zeigt. Nach dem Zusammenführen der Strukturen 908 und 906 (9A), und nach dem Rückfließenlassen der beiden CNT-S-Mikrokappen 910 und 950, ergibt sich eine Struktur, die eine Gestaltung ist, bei der die erste CNT-S-Mikrokappe 910 auf der zweiten CNT-S-Mikrokappe 950 angeordnet und damit verschmolzen ist. Die verbundenen CNT-S-Mikrokappen 910 und 950 erscheinen in 9B als eine Bondlinie 960.
  • 10 ist ein Querschnittaufriß eines Chippakets 1000, die eine Lötkappe-auf-Lötkappe-Gestaltung von auf Metall-Bumpn angeordneten Kohlenstoff-Nanoröhren-Lotteilchen gemäß einer Ausführungsform zeigt.
  • In einer ersten Struktur 1008 ist eine erste CNT-S-Mikrokappe 1010 auf einem ersten Metall-Bump 1012 angeordnet. Eine erste Bondinsel 1014 trägt den ersten Metall-Bump 1012. Ein erstes Substrat 1016 trägt die erste Bondinsel 1014. In einer Ausführungsform ist das erste Substrat 1016 ein Montagesubstrat wie etwa zur Montage eines Flip-Chip-IC-Chips.
  • In einer zweiten Struktur 1006 ist eine zweite CNT-S-Mikrokappe 1050 auf einem zweiten Metall-Bump 1052 angeordnet. Eine zweite Bondinsel 1054 trägt den zweiten Metall-Bump 1052. Ein zweites Substrat 1056 trägt die zweite Bondinsel 1054. In einer Ausführungsform ist das zweite Substrat 1056 ein IC-Chip, der am ersten Substrat 1016 flip-chip-montiert ist.
  • 11A ist ein Querschnittaufriß eines Pakets 1100 nach dem Lötkappenrückfluß gemäß einer Ausführungsform. In einer ersten Struktur 1108 ist eine erste Bondinsel 1114 auf einem ersten Substrat 1116 angeordnet. Die erste Bondinsel 1114 ist durch eine erste Lötmaske 1118 freigelegt. In einer Ausführungsform ist das erste Substrat 1116 ein IC-Chip. In einer Ausführungsform ist das erste Substrat 1116 ein Montagesubstrat wie etwa zur Montage eines Flip-Chip-IC-Chips. In einer Ausführungsform ist das erste Substrat 1116 eine Platine wie etwa eine Hauptplatine.
  • In einer zweiten Struktur 1106 ist eine zweite CNT-S-Mikrokappe 1150 auf einem zweiten Metall-Bump 1152 angeordnet. Eine zweite Bondinsel 1154 trägt den zweiten Metall-Bump 1152. Ein zweites Substrat 1156 trägt die zweite Bondinsel 1154. Die zweite Bondinsel 1154 ist durch eine zweite Lötmaske 1158 freigelegt. In einer Ausführungsform ist das zweite Substrat 1156 ein IC-Chip. In einer Ausführungsform ist das zweite Substrat 1156 ein Montagesubstrat wie etwa zur Montage eines Flip-Chip-IC-Chips. In einer Ausführungsform ist das zweite Substrat 1156 eine Platine wie etwa eine Hauptplatine.
  • Es ist dargestellt, daß das Paket 1100 so zusammengeführt ist, daß sich die erste Bondinsel 1114 und der zweite Metall-Bump 1152 in einem direkten Kontakt mit der zweiten Lötkappe 1150 befinden sollen. Dies liegt daran, daß sich die erste Bondinsel 1114 und die zweite Lötkappe 1150 vereinen sollen und eine fortlaufende rückgeflossene CNT-S-Mikrokappe bilden sollen.
  • Die Verarbeitung der zweiten Lötkappe 1150 kann so erfolgen, daß die Lötkappenmaterialien auf eine niedrige Temperatur erhitzt werden, bei der die Lötkappenmaterialien rückzufließen beginnen.
  • 11B ist eine Computerbild-Querschnittaufrißdarstellung einer Mikrophotographie 1101, die eine Lötkappe-auf-Lötkappe-Gestaltung von auf einem Metall-Bump angeordneten Kohlenstoff-Nanoröhren-Lotteilchen gemäß einer Ausführungsform zeigt. Nach dem Zusammenführen der Strukturen 1108 und 1106 (11A), und nach dem Rückfließenlassen der zweiten CNT-S-Mikrokappe 1150, ergibt sich ein Aufbau, der eine Gestaltung ist, bei der die erste Bondinsel 1114 auf der zweiten CNT-S-Mikrokappe 1150, und auch auf der zweiten Bondinsel 1154, angeordnet und damit verschmolzen ist.
  • 12 ist ein Querschnittaufriß eines Chippakets 1200, der eine Lötkappe-1250-auf-Bondinsel-1254-Gestaltung von auf einem Metall-Bump 1252 angeordneten Kohlenstoff-Nanoröhren-Lotteilchen gemäß einer Ausführungsform zeigt.
  • In einer ersten Struktur 1208 trägt ein erstes Substrat 1216 eine erste Bondinsel 1214. In einer Ausführungsform ist das erste Substrat 1216 ein Montagesubstrat wie etwa zur Montage eines Flip-Chip-IC-Chips.
  • Eine zweite CNT-S-Mikrokappe 1250 ist auf einem Metall-Bump 1252 angeordnet. Eine zweite Bondinsel 1254 trägt den zweiten Metall-Bump 1252. Ein zweites Substrat 1256 trägt die zweite Bondinsel 1254. In einer Ausführungsform ist das zweite Substrat 1256 ein IC-Chip, der am zweiten Substrat 1256 flip-chip-montiert ist.
  • 13 ist eine Prozeßablaufdarstellung 1300 der Bildung einer Kohlenstoff-Nanoröhren-Lötkappe gemäß einer Ausführungsform.
  • Bei 1308 beinhaltet der Prozeß das Mischen von CNT-Fasern mit einem zerstäubten Lot, um ein CNT-S-Teilchen zu bilden.
  • Bei 1310 beinhaltet der Prozeß das Bilden mehrerer CNT-S-Teilchen auf einem starren Substrat.
  • Bei 1312 beinhaltet der Prozeß das Bilden einer monomokelularen Schicht von CNT-S-Teilchen auf einem starren Substrat.
  • Bei 1314 beinhaltet der Prozeß das Anheften der CNT-S-Verbundteilchen an einen Klebstoff, der durch ein Übertragungssubstrat gestützt wird.
  • Bei 1320 beinhaltet der Prozeß ein Thermokompressionsübertragungsbonden der CNT-S-Verbundteilchen von einem Übertragungssubstrat an einen Metall-Bump. In einer Ausführungsform beginnt und endet der Prozeß bei 1320.
  • Bei 1322 beinhaltet der Prozeß das Thermokompressionsübertragungsbonden bei einer Temperatur, die unter der homologen Temperatur des CNT-S liegt. In einer Ausführungsform beginnt der Prozeß bei 1320 und endet er bei 1322.
  • Bei 1330 beinhaltet der Prozeß das Rückfließenlassen des CNT-S auf dem Metall-Bump, um eine CNT-S-Mikrokappe zu bilden. In einer Ausführungsform beginnt der Prozeß bei 1320 und endet er bei 1330.
  • Bei 1340 beinhaltet der Prozeß das Bonden der rückgeflossenen CNT-S-Mikrokappe an eines aus einem zweiten Metall-Bump und einer Bondinsel. In einer Ausführungsform beginnt der Prozeß bei 1308 und endet er bei 1340. In einer Ausführungsform beginnt der Prozeß bei 1310 und endet er bei 1340. In einer Ausführungsform beginnt der Prozeß bei 1320 und endet er bei 1340. In einer Ausführungsform beginnt und endet der Prozeß bei 1340.
  • 14 ist ein Schnittaufriß, der ein Rechensystem 1400 gemäß einer Ausführungsform darstellt. Eine oder mehrere der vorhergehenden Ausführungsformen der CNT-S-Mikrokappen können in einem Rechensystem wie etwa einem Rechensystem 1400 von 14 verwendet werden. Nachstehend kann jede beliebige CNT-S-Mikrokappen- Ausführungsform allein oder in Kombination mit jeder beliebigen anderen Ausführungsform als (eine) Ausführungsformgestaltung(en) bezeichnet werden.
  • Das Rechensystem 1400 beinhaltet zumindest einen IC-Prozessor, der in einem Paket 1410 eingekapselt ist, ein Datenspeichersystem 1412, zumindest eine Eingabeeinrichtung wie etwa eine Tastatur 1414, und zumindest eine Ausgabeeinrichtung wie etwa zum Beispiel einen Bildschirm 1416. Das Rechensystem 1400 beinhaltet einen Prozessor, der Datensignale verarbeitet, und kann zum Beispiel einen Mikroprozessor beinhalten, der von der Intel Corporation erhältlich ist. Zusätzlich zur Tastatur 1414 kann das Rechensystem 1400 eine andere Benutzereingabeeinrichtung wie etwa zum Beispiel eine Maus 1418 beinhalten.
  • Zum Zwecke dieser Offenbarung kann ein Rechensystem 1400, das Bestandteile nach dem beanspruchten Gegenstand enthält, jedes beliebige System beinhalten, das ein mikroelektronisches Bausteinsystem benutzt, welches zum Beispiel zumindest eine der CNT-S-Mikrokappen-Ausführungsformen beinhalten kann, die mit einem Datenspeicher wie etwa einem dynamischen Direktzugriffsspeicher (DRAN), einem Polymerspeicher, einem Flash-Speicher, und einem Phasenänderungsspeicher gekoppelt ist. In dieser Ausführungsform ist die Ausführungsform (sind die Ausführungsformen), indem sie mit einem Prozessor gekoppelt ist/sind, mit jeder beliebigen Kombination dieser Funktionalitäten gekoppelt. In einer Ausführungsform ist/sind jedoch (eine) in dieser Offenbarung bekanntgemachte Ausführungsformgestaltung(en) mit jeder beliebigen dieser Funktionalitäten gekoppelt. Für eine beispielhafte Ausführungsform beinhaltet der Datenspeicher einen eingebetteten DRAM-Cache auf einem Chip. Zusätzlich ist/sind die Ausführungsformgestaltung(en), die mit dem Prozessor (nicht abgebildet) gekoppelt ist/sind, in einer Ausführungsform Teil des Systems mit (einer) Ausführungformgestaltung(en), die mit dem Datenspeicher des DRAN-Cache gekoppelt ist/sind. Zusätzlich ist/sind (eine) Ausführungsformgestaltung(en) in einer Ausführungsform mit dem Datenspeichersystem 1412 gekoppelt.
  • In einer Ausführungsform kann das Rechensystem 1400 auch einen Chip beinhalten, der einen digitalen Signalprozessor (DSP), eine Mikrosteuerung, eine anwendungsspezifische integrierte Schaltung (ASIC), oder einen Mikroprozessor enthält. In dieser Ausführungsform ist/sind die Ausführungsformgestaltung(en), indem sie mit einem Prozessor gekoppelt ist/sind, mit jeder beliebigen Kombination dieser Funktionalitäten gekoppelt. Für eine beispielhafte Ausführungsform ist ein DSP (nicht abgebildet) Teil eines Chipsatzes, der einen unabhängigen Prozessor und den DSP als gesonderte Teile des Chipsatzes auf einer Platine 1420 beinhalten kann. In dieser Ausführungsform ist/sind (eine) Ausführungsformgestaltung(en) mit dem DSP gekoppelt, und kann/können (eine) gesonderte Ausführungsformgestaltung(en) vorhanden sein, die mit dem Prozessor im Paket 1410 gekoppelt ist/sind. Zusätzlich ist/sind in einer Ausführungsform (eine) Ausführungsformgestaltung(en) mit einen DSP gekoppelt, der auf der gleichen Platine 1420 wie das Paket 1410 montiert ist. Man kann nun verstehen, daß die Ausführungsformgestaltung(en) wie unter Bezugnahme auf das Rechensystem 1400 bekanntgemacht in Kombination mit (einer) wie durch die verschiedenen Ausführungsformen der CNT-S-Mikrokappen in dieser Offenbarung bekanntgemachten Ausführungsformgestaltung(en) und ihren Entsprechungen kombiniert sein kann/können.
  • 15 ist eine schematische Darstellung eines Rechensystems gemäß einer Ausführungsform. Das wie dargestellte elektronische System 1500 kann das in 14 dargestellte Rechensystem 1400 einschließlich einer CNT-S-Mikrokappenausführungsform enthalten, doch ist das elektronische System allgemeiner dargestellt. Das elektronische System 1500 enthält zumindest einen elektronischen Aufbau 1510 wie etwa ein in 9A, 10, 11A, und 12 veranschaulichtes IC-Paket. In einer Ausführungsform ist das elektronische System 1500 ein Computersystem, das einen Systembus 1520 beinhaltet, um die verschiedenen Bestandteile des elektronischen Systems 1500 zu koppeln. Der Systembus 1520 ist ein einzelner Bus oder jede beliebige Kombination von Bussen nach verschiedenen Ausführungsformen. Das elektronische System 1500 beinhaltet eine Spannungsquelle 1530, die der integrierten Schaltung 1510 Leistung bereitstellt. In einigen Ausführungsformen liefert die Spannungsquelle 1530 Strom durch den Systembus 1520 zur integrierten Schaltung 1510.
  • Die integrierte Schaltung 1510 ist elektrisch mit dem Systembus 1520 gekoppelt und beinhaltet jede beliebige Schaltung oder Kombination von Schaltungen gemäß einer Ausführungsform. In einer Ausführungsform beinhaltet die integrierte Schaltung 1510 einen Prozessor 1512, der von jeder beliebigen Art sein kann. Wie hierin verwendet, bedeutet der Prozessor 1512 jede beliebige Art von Schaltung wie etwa, jedoch ohne Beschränkung darauf, einen Mikroprozessor, eine Mikrosteuerung, einen Grafikprozessor, einen digitalen Signalprozessor oder einen anderen Prozessor. Andere Arten von Schaltungen, die in der integrierten Schaltung 1510 beinhaltet sein können, sind ein maßgeschneiderter Prozessor oder ein ASIC, wie etwa eine Kommunikationsschaltung 1514 zur Verwendung in drahtlosen Geräten wie etwa Mobiltelefonen, Pagern, tragbaren Computer, Funksprechgeräten, und ähnlichen elektronischen Systemen. In einer Ausführungsform beinhaltet die integrierte Schaltung 1510 einen auf dem Chip ausgeführten Speicher 1516 wie etwa einen SRAM. In einer Ausführungsform beinhaltet die integrierte Schaltung 1510 einen auf dem Chip ausgeführten Speicher 1516 wie etwa einen eDRAM.
  • In einer Ausführungsform beinhaltet das elektronische System 1500 auch einen externen Speicher 1540, der wiederum ein oder mehr Speicherelemente beinhalten kann, die für die bestimmte Anwendung geeignet sind, wie etwa einen Hauptspeicher 1542 in der Form eines RAM, ein oder mehrere Festplatten 1544, und/oder ein oder mehr Laufwerke, die austauschbare Medien 1546 wie etwa Disketten, Compact Disks (CDs), digitale Videodisks (DVDs), Flash-Speicher-Sticks und andere in der Technik bekannte austauschbare Medien verarbeiten.
  • In einer Ausführungsform beinhaltet das elektronische System 1500 auch eine Anzeigeeinrichtung 1550 und eine Tonausgabe 1560. In einer Ausführungsform beinhaltet das elektronische System 1500 eine Steuerung 1570 wie etwa eine Tastatur, eine Maus, eine Rollkugel, eine Spielsteuerung, ein Mikrophon, eine Stimmerkennungseinrichtung, oder jede beliebige andere Vorrichtung, die Informationen in das elektronische System 1500 eingibt.
  • Wie hierin gezeigt, kann die integrierte Schaltung 1510 in einer Anzahl von unterschiedlichen Ausführungsformen einschließlich eines elektronischen Pakets, eines elektronischen Systems, eines Computersystems, eines oder mehrerer Verfahren zur Herstellung einer integrierten Schaltung, und eines oder mehrerer Verfahren zur Herstellung eines elektronischen Aufbaus, beinhaltend die integrierte Schaltung und die Ausführungsformen von geschäumtem Lot, wie sie hierin in den verschiedenen Ausführungsformen und ihren in der Technik anerkannten Entsprechungen bekanntgemacht sind, ausgeführt werden. Die Elemente, Materialien, Geometrien, Abmessungen, und die Abfolge der Tätigkeiten können alle so abgewandelt werden, daß sie sich für die bestimmten Verpackungsanforderungen eignen.
  • Es läßt sich nun verstehen, daß die in dieser Offenbarung bekanntgemachten CNT-S-Mikrokappenausführungsformen auf andere Geräte und Vorrichtungen als einen herkömmlichen Computer angewendet werden können. Zum Beispiel kann ein Chip mit (einer) Ausführungsformgestaltung(en) verpackt werden und in einem tragbaren Gerät wie etwa einer drahtlosen Kommunikationseinrichtung oder eines Handgeräts wie etwa einem Personal Data Assistant und dergleichen angeordnet werden. Ein anderes Beispiel ist ein Chip, der mit (einer) Ausführungsformgestaltung(en) verpackt werden kann und in einem Fahrzeug wie etwa einem Automobil, einer Lokomotive, einem Wasserfahrzeug, einem Flugzeug oder einem Raumfahrzeug angeordnet werden kann.
  • Die „Zusammenfassung" ist bereitgestellt, um 37 CFR § 1.72(b) zu entsprechen, wo eine Zusammenfassung verlangt wird, die dem Leser ermöglichen wird, die Natur und den Hauptinhalt der technischen Offenbarung rasch festzustellen. Sie wird mit dem Verständnis vorgelegt, daß sie nicht dazu verwendet werden wird, den Umfang oder die Bedeutung der Ansprüche auszulegen oder zu beschränken.
  • In der vorhergehenden „Ausführlichen Beschreibung" sind verschiedenste Merkmale in einer einzelnen Ausführungsform zusammengruppiert, um die Offenbarung zu rationalisieren. Dieses Verfahren der Offenbarung soll nicht so ausgelegt werden, als ob es die Absicht widerspiegeln würde, daß die beanspruchten Ausführungsformen der Erfindung mehr Merkmale benötigen, als ausdrücklich in jedem Anspruch angeführt sind. Wie die folgenden Ansprüche widerspiegeln, liegt der erfinderische Gegenstand vielmehr in weniger als allen Merkmalen einer einzelnen offenbarten Ausführungsform. Daher werden die folgenden Ansprüche hiermit in die „Ausführliche Beschreibung" aufgenommen, wobei jeder Anspruch als eine gesonderte bevorzugte Ausführungsform alleine steht.
  • Fachleute werden leicht verstehen, daß verschiedenste andere Veränderungen an den Einzelheiten, am Material, und an den Anordnungen der Teile und Verfahrensschritte, die beschrieben und veranschaulicht wurden, um die Natur dieser Erfindung zu erklären, vorgenommen werden können, ohne von den Grundsätzen und vom Schutzbereich der Erfindung, wie diese in den angefügten Ansprüchen ausgedrückt sind, abzuweichen.

Claims (21)

  1. Gegenstand, umfassend: eine Lötkappe, die auf einem Löt-Bump angeordnet ist, wobei die Lötkappe ein Netzwerk von darin zerstreuten Kohlenstoff-Nanoröhren beinhaltet; und eine Bondinsel, die unter dem Löt-Bump und in Kontakt damit angeordnet ist.
  2. Gegenstand nach Anspruch 1, wobei das Netzwerk von Kohlenstoff-Nanoröhren in der Lötkappe in einem Bereich von etwa 1 bis etwa 99 Volumenprozent vorhanden ist.
  3. Gegenstand nach Anspruch 1, wobei das Netzwerk von Kohlenstoff-Nanoröhren in der Lötkappe in einem Bereich von etwa 20 bis etwa 50 Volumenprozent vorhanden ist, wobei die Lötkappe eine erste Lötkappe ist, wobei die Bondinsel eine erste Bondinsel für eines aus einem ersten mikroelektronischen Baustein, einem ersten Montagesubstrat, und einer ersten Platine ist, wobei der Gegenstand ferner Folgendes beinhaltet: eine zweite Bondinsel, die mit der ersten Lötkappe gekoppelt ist, wobei die zweite Bondinsel einstückig mit einem aus einem zweiten mikroelektronischen Baustein, einem zweiten Montagesubstrat, und einer zweiten Platine ausgeführt ist, wobei die zweite Bondinsel in einem direkten Kontakt mit einer zweiten Lötkappe steht, und wobei die zweite Lötkappe in einem direkten Kontakt mit der ersten Lötkappe steht.
  4. Gegenstand nach Anspruch 1, wobei die Bondinsel eine Bondinsel für eines aus einem mikroelektronischen Baustein, einem Montagesubstrat, und einer Platine ist.
  5. Gegenstand nach Anspruch 1, wobei die Bondinsel eine erste Bondinsel für eines aus einem ersten mikroelektronischen Baustein, einem ersten Montagesubstrat, und einer ersten Platine ist, wobei der Gegenstand ferner Folgendes beinhaltet: eine zweite Bondinsel, die mit der Lötkappe gekoppelt ist, wobei die zweite Bondinsel einstückig mit einem aus einem zweiten mikroelektronischen Baustein, einem zweiten Montagesubstrat, und einer zweiten Platine ausgeführt ist.
  6. Gegenstand nach Anspruch 1, wobei die Bondinsel eine erste Bondinsel für eines aus einem ersten mikroelektronischen Baustein, einem ersten Montagesubstrat, und einer ersten Platine ist, wobei der Gegenstand ferner Folgendes beinhaltet: eine zweite Bondinsel, die mit der Lötkappe gekoppelt ist, wobei die zweite Bondinsel einstückig mit einem aus einem zweiten mikroelektronischen Baustein, einem zweiten Montagesubstrat, und einer zweiten Platine ausgeführt ist, und wobei die zweite Bondinsel in einem direkten Kontakt mit der Lötkappe steht.
  7. Gegenstand nach Anspruch 1, wobei die Lötkappe eine erste Lötkappe ist, wobei die Bondinsel eine erste Bondinsel für eines aus einem ersten mikroelektronischen Baustein, einem ersten Montagesubstrat, und einer ersten Platine ist, wobei der Gegenstand ferner Folgendes beinhaltet: eine zweite Bondinsel, die mit der ersten Lötkappe gekoppelt ist, wobei die zweite Bondinsel einstückig mit einem aus einem zweiten mikroelektronischen Baustein, einem zweiten Montagesubstrat, und einer zweiten Platine ausgeführt ist, wobei die zweite Bondinsel in einem direkten Kontakt mit einer zweiten Lötkappe steht, und wobei die zweite Lötkappe in einem direkten Kontakt mit der ersten Lötkappe steht.
  8. Prozeß, umfassend: Thermokompressionsübertragungsbonden eines Kohlenstoff-Nanoröhren-Lot(CNT-S)-Verbundteilchens von einem Übertragungssubstrat an einen Löt-Bump.
  9. Prozeß nach Anspruch 8, ferner umfassend das Rückfließenlassen des CNT-S auf dem Löt-Bump.
  10. Prozeß nach Anspruch 8, ferner beinhaltend: Rückfließenlassen des CNT-S auf dem Löt-Bump, um einen rückgeflossenen CNT-S-und-Löt-Bump zu erzielen; und Bonden des rückgeflossenen CNT-S-und-Löt-Bumps an eine Bondinsel.
  11. Prozeß nach Anspruch 8, ferner umfassend: Rückfließenlassen des CNT-S auf dem Löt-Bump, um einen rückgeflossenen ersten CNT-S-und-Löt-Bump zu erzielen; und Bonden des rückgeflossenen ersten CNT-S-und-Löt-Bumps an einen zweiten Löt-Bump.
  12. Prozeß nach Anspruch 8, wobei das Thermokompressionsübertragungsbonden unter der homologen Temperatur des CNT-S ausgeführt wird.
  13. Prozeß nach Anspruch 8, wobei dem Thermokompressionsübertragungsbonden ein Anheften der CNT-S-Verbundteilchen an einem Klebstoff vorausgeht.
  14. Prozeß nach Anspruch 8, wobei dem Thermokompressionsübertragungsbonden Folgendes vorausgeht: Bilden mehrerer CNT-S-Teilchen auf einem starren Substrat; Anheften der CNT-S-Verbundteilchen an einer Klebstoffschicht; und Anordnen der Klebstoffschicht am Übertragungssubstrat.
  15. Prozeß nach Anspruch 8, wobei dem Thermokompressionsübertragungsbonden Folgendes vorausgeht: Bilden einer monomolekularen Schicht von CNT-S-Teilchen auf einem starren Substrat; Anheften der CNT-S-Verbundteilchen an einer Klebstoffschicht; und Anordnen der Klebstoffschicht am Übertragungssubstrat.
  16. Prozeß nach Anspruch 8, wobei dem Thermokompressionsübertragungsbonden ein Mischen von CNT-Fasern mit einem Lot, um das CNT-S-Teilchen zu bilden, vorausgeht.
  17. Rechensystem, umfassend: einen Chip, und mit dem Chip gekoppelt; eine Lötkappe, die auf einem Löt-Bump angeordnet ist, wobei die Lötkappe ein Netzwerk von darin zerstreuten Kohlenstoff-Nanoröhren beinhaltet; eine Bondinsel, die unter dem Löt-Bump und in Kontakt damit angeordnet ist; und einen dynamischen Direktzugriffsspeicher, der durch das geschäumte Lot mit dem Chip gekoppelt ist.
  18. Rechensystem nach Anspruch 17, wobei die Bondinsel eine erste Bondinsel für eines aus einem ersten mikroelektronischen Baustein, einem ersten Montagesubstrat, und einer ersten Platine ist, wobei das Rechensystem ferner Folgendes beinhaltet: eine zweite Bondinsel, die mit der Lötkappe gekoppelt ist, wobei die zweite Bondinsel einstückig mit einem aus einem zweiten mikroelektronischen Baustein, einem zweiten Montagesubstrat, und einer zweiten Platine ausgeführt ist.
  19. Rechensystem nach Anspruch 17, wobei die Bondinsel eine erste Bondinsel für eines aus einem ersten mikroelektronischen Baustein, einem ersten Montagesubstrat, und einer ersten Platine ist, wobei das Rechensystem ferner Folgendes beinhaltet: eine zweite Bondinsel, die mit der Lötkappe gekoppelt ist, wobei die zweite Bondinsel einstückig mit einem aus einem zweiten mikroelektronischen Baustein, einem zweiten Montagesubstrat, und einer zweiten Platine ausgeführt ist, und wobei die zweite Bondinsel in einem direkten Kontakt mit der Lötkappe steht.
  20. Rechensystem nach Anspruch 17, wobei das Rechensystem in einem aus einem Computer, einer drahtlosen Kommunikationsvorrichtung, einem Handgerät, einem Automobil, einer Lokomotive, einem Flugzeug, einem Wasserfahrzeug, und einem Raumfahrzeug angeordnet ist.
  21. Rechensystem nach Anspruch 17, wobei der mikroelektronische Chip aus einer Datenspeichervorrichtung, einem digitalen Signalprozessor, einer Mikrosteuerung, einer anwendungsspezifischen integrierten Schaltung und einem Mikroprozessor gewählt ist.
DE102007046085A 2006-09-29 2007-09-26 Nanoröhrenverstärkte Lötkappe, Prozess zur Herstellung derselben und Rechenystem, die diese enthält Expired - Fee Related DE102007046085B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/537,544 US7600667B2 (en) 2006-09-29 2006-09-29 Method of assembling carbon nanotube reinforced solder caps
US11/537,544 2006-09-29

Publications (2)

Publication Number Publication Date
DE102007046085A1 true DE102007046085A1 (de) 2008-05-21
DE102007046085B4 DE102007046085B4 (de) 2012-02-02

Family

ID=39260139

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007046085A Expired - Fee Related DE102007046085B4 (de) 2006-09-29 2007-09-26 Nanoröhrenverstärkte Lötkappe, Prozess zur Herstellung derselben und Rechenystem, die diese enthält

Country Status (4)

Country Link
US (2) US7600667B2 (de)
CN (1) CN101276796B (de)
DE (1) DE102007046085B4 (de)
TW (1) TWI382500B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008063401A1 (de) * 2008-12-31 2010-07-08 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement mit einem kosteneffizienten Chipgehäuse, das auf der Grundlage von Metallsäuren angeschlossen ist

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070145097A1 (en) * 2005-12-20 2007-06-28 Intel Corporation Carbon nanotubes solder composite for high performance interconnect
US20080169555A1 (en) * 2007-01-16 2008-07-17 Ati Technologies Ulc Anchor structure for an integrated circuit
JP4361572B2 (ja) * 2007-02-28 2009-11-11 株式会社新川 ボンディング装置及び方法
US20090029152A1 (en) * 2007-07-25 2009-01-29 Analog Devices, Inc. Wafer Bonding Using Nanoparticle Material
US8243391B2 (en) * 2008-09-26 2012-08-14 Hitachi Global Storage Technologies, Netherlands B.V. Slider and suspension composite fiber solder joints
TWI387067B (zh) * 2009-03-17 2013-02-21 Chipmos Technologies Inc 無基板晶片封裝及其製造方法
DE102009054427B4 (de) * 2009-11-25 2014-02-13 Kme Germany Ag & Co. Kg Verfahren zum Aufbringen von Gemengen aus Kohlenstoff und Metallpartikeln auf ein Substrat, nach dem Verfahren erhältliches Substrat und dessen Verwendung
CN101894773B (zh) * 2009-11-30 2011-10-26 上海上大瑞沪微系统集成技术有限公司 碳纳米管凸点的制备方法
JP5375708B2 (ja) * 2010-03-29 2013-12-25 パナソニック株式会社 半導体装置の製造方法
CN101817127A (zh) * 2010-05-10 2010-09-01 哈尔滨工业大学 碳纳米管强化Sn-58Bi无铅钎料及其制备方法
CN101857189B (zh) * 2010-05-31 2013-03-20 哈尔滨工业大学 碳纳米管与金属连接的方法
US8859310B2 (en) * 2010-06-14 2014-10-14 Versatilis Llc Methods of fabricating optoelectronic devices using semiconductor-particle monolayers and devices made thereby
KR101709959B1 (ko) * 2010-11-17 2017-02-27 삼성전자주식회사 범프 구조물, 이를 갖는 반도체 패키지 및 반도체 패키지의 제조 방법
CN102152018A (zh) * 2011-02-25 2011-08-17 徐州师范大学 碳纳米管增强无铅焊料及其制备方法
US8618647B2 (en) * 2011-08-01 2013-12-31 Tessera, Inc. Packaged microelectronic elements having blind vias for heat dissipation
CN102593710A (zh) * 2012-03-21 2012-07-18 中国工程物理研究院应用电子学研究所 半导体激光器的封装方法
JP6659247B2 (ja) * 2015-06-16 2020-03-04 デクセリアルズ株式会社 接続体、接続体の製造方法、検査方法
CN105261695B (zh) * 2015-11-06 2018-12-14 天津三安光电有限公司 一种用于iii-v族化合物器件的键合结构
DE102016103585B4 (de) * 2016-02-29 2022-01-13 Infineon Technologies Ag Verfahren zum Herstellen eines Package mit lötbarem elektrischen Kontakt
CN108652410B (zh) * 2017-03-31 2021-07-20 佛山市顺德区美的电热电器制造有限公司 锅具

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4209893A (en) * 1978-10-24 1980-07-01 The Bendix Corporation Solder pack and method of manufacture thereof
US4412642A (en) * 1982-03-15 1983-11-01 Western Electric Co., Inc. Cast solder leads for leadless semiconductor circuits
US4712721A (en) * 1986-03-17 1987-12-15 Raychem Corp. Solder delivery systems
JPS63304636A (ja) * 1987-06-05 1988-12-12 Hitachi Ltd はんだキヤリア及びその製法並びにこれを用いた半導体装置の実装方法
US5075965A (en) * 1990-11-05 1991-12-31 International Business Machines Low temperature controlled collapse chip attach process
US5428249A (en) * 1992-07-15 1995-06-27 Canon Kabushiki Kaisha Photovoltaic device with improved collector electrode
US5739053A (en) * 1992-10-27 1998-04-14 Matsushita Electric Industrial Co., Ltd. Process for bonding a semiconductor to a circuit substrate including a solder bump transferring step
US5323947A (en) * 1993-05-03 1994-06-28 Motorola, Inc. Method and apparatus for use in forming pre-positioned solder bumps on a pad arrangement
TW250620B (en) * 1994-05-31 1995-07-01 At & T Corp Method for interconnecting an electronic device using a transferable soldercarrying medium
US5861323A (en) * 1994-06-06 1999-01-19 Microfab Technologies, Inc. Process for manufacturing metal ball electrodes for a semiconductor device
US5497938A (en) * 1994-09-01 1996-03-12 Intel Corporation Tape with solder forms and methods for transferring solder to chip assemblies
DE19524739A1 (de) * 1994-11-17 1996-05-23 Fraunhofer Ges Forschung Kernmetall-Lothöcker für die Flip-Chip-Technik
US6344234B1 (en) * 1995-06-07 2002-02-05 International Business Machines Corportion Method for forming reflowed solder ball with low melting point metal cap
US5687901A (en) * 1995-11-14 1997-11-18 Nippon Steel Corporation Process and apparatus for forming ball bumps
US5806753A (en) * 1995-12-22 1998-09-15 International Business Machines Corporation Application of low temperature metallurgical paste to form a bond structure to attach an electronic component to a carrier
US6063701A (en) * 1996-09-14 2000-05-16 Ricoh Company, Ltd. Conductive particle transferring method
US6336262B1 (en) * 1996-10-31 2002-01-08 International Business Machines Corporation Process of forming a capacitor with multi-level interconnection technology
US20020106832A1 (en) * 1996-11-26 2002-08-08 Gregory B. Hotchkiss Method and apparatus for attaching solder members to a substrate
JPH10189666A (ja) * 1996-12-27 1998-07-21 Sumitomo Metal Mining Co Ltd 半田ボール搭載用キャリアフィルム及びその製造方法ならびに半田ボール搭載方法
TW453137B (en) * 1997-08-25 2001-09-01 Showa Denko Kk Electrode structure of silicon semiconductor device and the manufacturing method of silicon device using it
US6013713A (en) * 1997-11-06 2000-01-11 International Business Machines Corporation Electrode modification using an unzippable polymer paste
US6204094B1 (en) * 1998-02-04 2001-03-20 Texas Instruments Incorporated Method and apparatus for populating an adhesive sheet with particles
SG111958A1 (en) * 1998-03-18 2005-06-29 Hitachi Cable Semiconductor device
US6251765B1 (en) * 1998-07-10 2001-06-26 Ball Semiconductor, Inc. Manufacturing metal dip solder bumps for semiconductor devices
US6168976B1 (en) * 1999-01-06 2001-01-02 Intel Corporation Socketable BGA package
US6426564B1 (en) * 1999-02-24 2002-07-30 Micron Technology, Inc. Recessed tape and method for forming a BGA assembly
JP4598240B2 (ja) * 1999-06-24 2010-12-15 アスリートFa株式会社 ボール搭載装置及びボール搭載方法
US6812125B1 (en) * 2000-07-07 2004-11-02 National Semiconductor Corporation Substrate for semiconductor packaging
DE10127351A1 (de) * 2001-06-06 2002-12-19 Infineon Technologies Ag Elektronischer Chip und elektronische Chip-Anordnung
JP3981817B2 (ja) * 2001-08-08 2007-09-26 セイコーエプソン株式会社 半導体装置の製造方法
CN1337295A (zh) * 2001-08-11 2002-02-27 无锡威孚吉大新材料应用开发有限公司 一种新型纳米金属焊料及其制备方法
US6550666B2 (en) * 2001-08-21 2003-04-22 Advanpack Solutions Pte Ltd Method for forming a flip chip on leadframe semiconductor package
US20040084206A1 (en) * 2002-11-06 2004-05-06 I-Chung Tung Fine pad pitch organic circuit board for flip chip joints and board to board solder joints and method
US7059512B2 (en) * 2002-11-06 2006-06-13 Ricoh Company, Ltd. Solder alloy material layer composition, electroconductive and adhesive composition, flux material layer composition, solder ball transferring sheet, bump and bump forming process, and semiconductor device
JP2004362801A (ja) * 2003-06-02 2004-12-24 Aisan Ind Co Ltd 粉末組成物、粉末組成物の製造方法及び製造装置
US6864571B2 (en) * 2003-07-07 2005-03-08 Gelcore Llc Electronic devices and methods for making same using nanotube regions to assist in thermal heat-sinking
JP4089531B2 (ja) * 2003-07-09 2008-05-28 富士通株式会社 半導体装置の製造方法
US7078821B2 (en) * 2003-08-27 2006-07-18 Texas Instruments Incorporated Ball film for integrated circuit fabrication and testing
US7032807B2 (en) * 2003-12-23 2006-04-25 Texas Instruments Incorporated Solder contact reworking using a flux plate and squeegee
US7180174B2 (en) * 2003-12-30 2007-02-20 Intel Corporation Nanotube modified solder thermal intermediate structure, systems, and methods
TWI231518B (en) * 2004-01-08 2005-04-21 Univ Tsinghua Field emission carbon nanotube electrode and method making the same
JP4006409B2 (ja) * 2004-03-17 2007-11-14 新光電気工業株式会社 配線基板の製造方法
JP4119866B2 (ja) * 2004-05-12 2008-07-16 富士通株式会社 半導体装置
US20050285116A1 (en) * 2004-06-29 2005-12-29 Yongqian Wang Electronic assembly with carbon nanotube contact formations or interconnections
TWI323901B (en) * 2004-11-26 2010-04-21 Hon Hai Prec Ind Co Ltd Anisotropic conductive material
US7268077B2 (en) 2005-12-02 2007-09-11 Intel Corporation Carbon nanotube reinforced metallic layer
US20070145097A1 (en) * 2005-12-20 2007-06-28 Intel Corporation Carbon nanotubes solder composite for high performance interconnect
KR20060032185A (ko) * 2006-03-27 2006-04-14 오태성 탄소나노튜브 강화 복합솔더와 이를 이용한 실장방법
US7453154B2 (en) * 2006-03-29 2008-11-18 Delphi Technologies, Inc. Carbon nanotube via interconnect
IN2014MN02452A (de) * 2012-05-11 2015-07-10 Adeka Corp

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008063401A1 (de) * 2008-12-31 2010-07-08 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement mit einem kosteneffizienten Chipgehäuse, das auf der Grundlage von Metallsäuren angeschlossen ist

Also Published As

Publication number Publication date
CN101276796B (zh) 2011-05-04
TW200832631A (en) 2008-08-01
DE102007046085B4 (de) 2012-02-02
US20080078813A1 (en) 2008-04-03
US20100084764A1 (en) 2010-04-08
CN101276796A (zh) 2008-10-01
TWI382500B (zh) 2013-01-11
US7600667B2 (en) 2009-10-13
US8391016B2 (en) 2013-03-05

Similar Documents

Publication Publication Date Title
DE102007046085B4 (de) Nanoröhrenverstärkte Lötkappe, Prozess zur Herstellung derselben und Rechenystem, die diese enthält
DE112006001177B4 (de) Thermisches Schnittstellenmaterial, Verfahren und System
DE60114851T2 (de) Hoch zuverlässige nicht leitfähige klebstoffe für lötlose flip-chip-bondings und flip-chip-bondverfahren damit
DE69737328T2 (de) Niedertemperaturverfahren und zusammensetzungen zur herstellung elektischer leiter
DE112004001150T5 (de) Mehrschichtiges thermisches Polymerlothybrid-Grenzflächenmaterial für einen integrierten Wärmeverteiler und Verfahren zum Herstellen desselben
DE102008017569A1 (de) Verfahren zur Herstellung eines organischen Substrats mit eingebetteten Aktivchips
EP3186032B1 (de) Verfahren zur herstellung einer lötverbindung
DE112011101556T5 (de) Gemischtlegierungslötmittelpaste
EP1266975A1 (de) Bleifreies Lötmittel
EP1883962B1 (de) Ubm-pad, lötkontakt und verfahren zur herstellung einer lötverbindung
DE102012111654B4 (de) Verfahren zur Herstellung eines elektronischen Bauelements
DE102014106714A1 (de) Bolzenkontakthügel und Packungsstruktur desselben sowie Verfahren zur Herstellung derselben
WO2011009597A1 (de) Bleifreie hochtemperaturverbindung
KR20080010378A (ko) 은피복 볼 및 그 제조 방법
DE112016005168T5 (de) Durchkontaktierte package-on-package-zwischenverbindungen
DE112012002736T5 (de) In situ gebaute kontaktstift-rasterfelder für kernlose substrate und verfahren zu deren herstellung
DE112006001732T5 (de) Bleifreies Halbleitergehäuse
DE10314876B4 (de) Verfahren zum mehrstufigen Herstellen von Diffusionslötverbindungen und seine Verwendung für Leistungsbauteile mit Halbleiterchips
DE10011368A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
TW201127541A (en) Manufacturing method for lead-free solder material mixed with metal micro-particles
DE102014019169A1 (de) Gehäuse mit einem Substrat mit eingebetteter Metallspur überlappt von Verbindungsstelle
DE3740773A1 (de) Verfahren zum herstellen elektrisch leitender verbindungen
DE102014116030A1 (de) Verfahren zur Herstellung einer Verbindung und Anordnung für eine Chipzusammenstellung mit Direktverbindung
DE102021124877A1 (de) Lotmaterial, schichtstruktur, chipgehäuse, verfahren zum herstellen einer schichtstruktur und verfahren zum herstellen eines chipgehäuses
DE102018128879A1 (de) Duale Lötmethoden für Ultrahochdichte Erste-Ebene-Zwischenverbindungen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20120503

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee