DE102007049481A1 - Halbleiterbauelement und Verfahren zur Herstellung des Halbleiterbauelements - Google Patents

Halbleiterbauelement und Verfahren zur Herstellung des Halbleiterbauelements Download PDF

Info

Publication number
DE102007049481A1
DE102007049481A1 DE102007049481A DE102007049481A DE102007049481A1 DE 102007049481 A1 DE102007049481 A1 DE 102007049481A1 DE 102007049481 A DE102007049481 A DE 102007049481A DE 102007049481 A DE102007049481 A DE 102007049481A DE 102007049481 A1 DE102007049481 A1 DE 102007049481A1
Authority
DE
Germany
Prior art keywords
semiconductor device
circuit boards
welding
printed circuit
main part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102007049481A
Other languages
English (en)
Other versions
DE102007049481B4 (de
Inventor
Toshiyuki Yokomae
Katsumichi Ueyanagi
Eiji Mochizuki
Yoshinari Ikeda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Device Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Device Technology Co Ltd filed Critical Fuji Electric Device Technology Co Ltd
Publication of DE102007049481A1 publication Critical patent/DE102007049481A1/de
Application granted granted Critical
Publication of DE102007049481B4 publication Critical patent/DE102007049481B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/37111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73219—Layer and TAB connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8322—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/83224—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0106—Neodymium [Nd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Abstract

Eine elektrische Verbindung im Inneren eines Halbleiterbauelementes (10) ist durch Leiterrahmen (23-27) hergestellt, die aus mehreren Leiterplatten ausgebildet sind. Die Leiterplatten sind dreidimensional so angeordnet, dass ihre jeweiligen Verschweißungsstellen (23a, 23b, 23c, 24a, 24b, 24c, 25a, 25b, 26a, 26b, 27a, 27b) zu einer beim Laserschweißen verwendeten Laserlichtquelle hin freiliegen. Das Laserschweißen wird dann durch Aufstrahlen eines Laserstrahls durchgeführt. Gemäß dem Halbleiterbauelement (10) und dem Verfahren zur Herstellung des Halbleiterbauelementes (10), die zuvor beschrieben wurden, kann ein Verschweißen ohne Weiteres zuverlässig durchgeführt werden. Beim Halbleiterbauelement (10) und dem Verfahren zur Herstellung des Halbleiterbauelementes (10) kann auf diese Weise die Produktivität verbessert werden. Außerdem verfügen die Leiterrahmen, da sie eine Kühlwirkung haben, über die Fähigkeit einer Wärmeverteilungseinrichtung (19a, 19b, 19c, 19d, 19e, 19f). Daher ist es möglich, ein Halbleiterbauelement (10) und ein Verfahren zur Herstellung des Halbleiterbauelementes (10) mit großer Produktivität bereitzustellen.

Description

  • Die Erfindung betrifft ein Halbleiterbauelement und ein Verfahren zur Herstellung des Halbleiterbauelementes, und insbesondere ein unter Verwendung eines Laserschweißverfahrens gefertigtes Halbleiterbauelement und ein Verfahren zur Herstellung des Halbleiterbauelementes.
  • Als Leistungsumrichter, beispielsweise als industrieller Umrichter, wurde ein Halbleiterbauelement verwendet, das ein Halbleiterelement wie beispielsweise einen IGBT (Bipolar-Transistor mit isolierter Gate-Elektrode) enthält (siehe beispielsweise JP-A-2005-116702 ).
  • 16 ist ein schematischer Querschnitt eines Hauptteils solch eines Halbleiterbauelementes.
  • Bei einem Halbleiterbauelement 100 ist eine Cu-(Kupfer)-Basis 102 mit der Unterseite eines Isoliersubstrates 101 mittels eines Lotes 103 verbunden, und ein Kunstharzgehäuse 105, das ein IGBT-Element 104 einkapselt, ist mit der Cu-(Kupfer)-Basis 102 entlang deren Oberkante 102a verbunden.
  • Ein Emitteranschluss 106 und ein Kollektoranschluss 107, die als externe Verbindungsanschlüsse dienen, sind an der Innenwand des Kunstharzgehäuses 105 vorgesehen und sind mit einem Schaltungsmuster 110, das mittels des DCB-(Direct Copper Bonding)-Verfahrens auf dem Isoliersubstrat 101 ausgebildet ist, mittels mehrerer Aluminiumdrähte 108 bzw. 109 elektrisch verbunden.
  • Obgleich dies in der Zeichnung nicht dargestellt ist, ist die Oberflächenelektrode des IGBT-Elementes 104 durch Aluminium-(Al)-Abscheidung ausgebildet. Da jedoch eine Au-Plattierungsbearbeitung auf die oberste Fläche angewendet wird, wird eine Lötverbindung ermöglicht. Eine Wärmeverteileinrichtung 111 ist mit der Oberflächenelektrode, die auf der Oberseite des IGBT-Elementes 104 positioniert ist, mittels Lot 112 verbunden. Mit anderen Worten ist die Wärmeverteileinrichtung 111 mit einer Emitterelektrode verbunden, die auf der Oberfläche des IGBT-Elementes 104 ausgebildet ist. Die einen Enden von Aluminiumdrähten 113 sind an der Oberseite der Wärmeverteileinrichtung 111 mittels Ronden verbunden und deren andere Enden sind mit dem auf dem Isoliersubstrat 101 ausgebildeten Schaltungsmuster 110 verbunden. Ein Emitterstrom fließt auf diese Weise von der Wärmeverteileinrichtung 111 über die Aluminiumdrähte 113 in das Schaltungsmuster 110.
  • Eine Kollektorelektrode ist auf der Unterseite des IGBT-Elementes 104 ausgebildet und ist mit dem Schaltungsmuster 110 auf dem Isoliersubstrat 101 mittels eines Lotes 114 verbunden. Obgleich dies nicht in der Zeichnung dargestellt ist, ist eine Gate-Elektrode ebenfalls auf der Oberfläche des IGBT- Elementes 104 ausgebildet, und ein Aluminiumdraht 115a, der die Gate-Elektrode mit dem Schaltungsmuster 110 verbindet, ist mit der Gate-Elektrode mittels Ronden verbunden. Weiter erstreckt sich ein Aluminiumdraht 115b von einem Abschnitt aus, der dem Schaltungsmuster 110 entspricht, das mit der Gate-Elektrode elektrisch verbunden ist, und sein vorderes Ende ist mit einem nicht dargestellten Gate-Anschluss verbunden, der auf der Innenwand des Kunstharzgehäuses 105 vorgesehen ist.
  • Außerdem ist, um das IGBT-Element 104 und weitere Elemente im Inneren des Kunstharzgehäuses 105 gegen Nässe, Feuchtigkeit, Staub, etc. zu schützen, das Innere des Kunstharzgehäuses 105 mit Gel 116 eingekapselt.
  • Wie beschrieben wurde, wird das Ronden unter Verwendung der Drähte durchgeführt, um elektrische Verbindungen zwischen jeweiligen Abschnitten in der Halbleiterbauelement 100 zu bewerkstelligen, welches das IGBT-Element 104 und dergleichen beinhaltet.
  • Beim in 16 dargestellten Halbleiterbauelement 100 ist es, da der Emitterstrom und der Kollektorstrom hohe Stromstärke aufweisen, erforderlich, die Anzahl der Aluminiumdrähte 108, 109 und 113 für die gleichzeitig fließenden Ströme hoher Stromstärke zu vergrößern. Da jedoch einzelne Drähte, einer nach dem anderen, verschweißt werden müssen, tritt das Problem auf, dass der Herstellungsprozess eine zu lange Zeit beansprucht.
  • Außerdem wurden in den letzten Jahren, um eine Verringerung der Größe und eine größere Packungsdichte zu erzielen, jeweilige ein Halbleiterbauelement bildende Elemente in einem Halbleiterbauelement in komplizierter Weise angeordnet. Außerdem besteht, da die Anzahl von Drähten mit einer Zunahme des Leistungsvermögens des Halbleiterbauelementes zunimmt, das weitere Problem, dass beträchtliche Zeit und Arbeit erforderlich sind, bis das Ronden aller Drähte abgeschlossen ist.
  • Die Erfindung erfolgte in Anbetracht des zuvor Beschriebenen, und daher ist es eine Aufgabe der Erfindung, ein Halbleiterbauelement und ein Verfahren zur Herstellung des Halbleiterbauelementes bereitzustellen, mit dem eine hohe Produktivität unter Verwendung eines einfachen und zuverlässigen Schweißverfahrens erzielt wird.
  • Die zuvor beschriebene Aufgabe wird mit einem Halbleiterbauelement gemäß Anspruch 1 und einem Verfahren zur Herstellung des Halbleiterbauelementes gemäß Anspruch 18 gelöst. Vorteilhafte Weiterbildungen sind Gegenstand der Unteransprüche.
  • Bei dem beanspruchten Halbleiterbauelement, das mindestens ein Halbleiterelement beinhaltet, wird eine elektrische Verbindung im Inneren des Halbleiterbauelementes mittels mehrerer Leiterplatten hergestellt. Diese mehreren Leiterplatten sind dreidimensional so angeordnet, dass jeweilige Verschweißungsstellen, die an den mehreren Leiterplatten vorgesehen sind, zu der beim Laserschweißen verwendeten Laserlichtquelle hin freiliegen.
  • Bei dem beanspruchten Verfahren zur Herstellung des Halbleiterbauelementes, das mindestens ein Halbleiterelement beinhaltet, wird eine elektrische Verbindung im Inneren des Halbleiterbauelementes mittels Laserschweißen mehrerer Leiterplatten hergestellt. Mehrere Leiterplatten werden dreidimensional so angeordnet, dass die jeweiligen an den mehreren Leiterplatten vorgesehenen Verschweißungsstellen zu der beim Laserschweißen verwendeten Laserlichtquelle hin freiliegen, und ein Laserstrahl auf die jeweiligen Verschweißungsstellen aufgestrahlt wird.
  • Mit dem beanspruchten Halbleiterbauelement und dem beanspruchten Verfahren zur Herstellung des Halbleiterbauelementes ist es möglich, ein Halbleiterbauelement und ein Verfahren zur Herstellung eines Halbleiterbauelementes großer Produktivität zu erzielen, bei dem und mittels dem das Verschweißen ohne Weiteres zuverlässig durchgeführt werden kann.
  • Ausführungsbeispiele der Erfindung werden nachfolgend anhand der beiliegenden Zeichnungen näher erläutert; es zeigen:
  • 1A und 1B schematische Ansichten des Hauptteils eines Halbleiterbauelementes, wobei 1A eine schematische Draufsicht des Hauptteils ist, und 1B ein schematischer Querschnitt des Hauptteils ist;
  • 2A und 2B schematische Ansichten des Hauptteils, die verwendet werden, um einen Ablauf zur Fertigung einer Leistungszelle zu beschreiben, wobei 2A eine schematische Draufsicht auf den Hauptteil einer Leistungszelle ist und 2B eine schematische Querschnittansicht des Hauptteils der Leistungszelle ist;
  • 3 eine schematische Draufsicht des Hauptteils, die verwendet wird, um einen Schritt eines Montierens von Leistungszellen auf einer Cu-Basis zu beschreiben;
  • 4A und 4B sind schematische Ansichten eines Hauptteils, die verwendet werden, um die Struktur eines Kunstharzgehäuses zu beschreiben, wobei 4A eine schematische Draufsicht des Hauptteils und 4B eine schematische Querschnittansicht des Hauptteils ist;
  • 5A und 5B schematische Ansichten des Hauptteils des Halbleiterbauelementes sind, wobei 5A eine schematische Draufsicht des Hauptteils des Halbleiterbauelementes und 5B eine schematische Querschnittansicht des Hauptteils ist, die verwendet wird, um einen verschweißten Zustand von Leiterstiften und Anschlüssen zu beschreiben;
  • 6A und 6B schematische Ansichten des Hauptteils, die verwendet werden, um eine erste Modifikation der Leiterrahmenstruktur zu beschreiben, wobei 6A eine schematische Seitenansicht des Hauptteils des Leiterrahmens ist und 6B eine schematische dreidimensionale Ansicht des Hauptteils ist;
  • 7A und 7B schematische Ansichten des Hauptteils, die verwendet werden, um eine zweite Modifikation der Leiterrahmenstruktur zu beschreiben, wobei 7A eine schematische Seitenansicht des Hauptteils des Leiterrahmens ist und 7B eine schematische dreidimensionale Ansicht des Hauptteils ist;
  • 8A und 8B schematische Ansichten des Hauptteils, die verwendet werden, um eine dritte Modifikation der Leiterrahmenstruktur zu beschreiben, wobei 8A eine schematische Seitenansicht des Hauptteils des Leiterrahmens ist und 8B eine schematische dreidimensionale Ansicht des Hauptteils ist;
  • 9A und 9B schematische Ansichten des Hauptteils, die verwendet werden, um eine vierte Modifikation der Leiterrahmenstruktur zu beschreiben, wobei 9A eine schematische Seitenansicht des Hauptteils des Leiterrahmens ist und 9B eine schematische dreidimensionale Ansicht des Hauptteils ist;
  • 10A und 10B schematische Ansichten des Hauptteils, die verwendet werden, um eine fünfte Modifikation der Leiterrahmenstruktur zu beschreiben, wobei 10A eine schematische Seitenansicht des Hauptteils des Leiterrahmens ist und 10B eine schematische dreidimensionale Ansicht des Hauptteils ist;
  • 11A und 11B schematische Ansichten des Hauptteils, die verwendet werden, um eine sechste Modifikation der Leiterrahmenstruktur zu beschreiben, wobei 11A eine schematische Seitenansicht des Hauptteils des Leiterrahmens ist und 11B eine schematische dreidimensionale Ansicht des Hauptteils ist;
  • 12A und 12B schematische Ansichten des Hauptteils des Halbleiterbauelementes sind, wobei 12A eine schematische Draufsicht des Hauptteils des Halbleiterbauelementes und 12B eine schematische Querschnittansicht des Hauptteils ist, die verwendet wird, um einen verschweißten Zustand von Leiterstiften und Anschlüssen zu beschreiben;
  • 13A und 13B schematische Ansichten des Hauptteils einer Leiterstifteinheit, wobei 13A eine schematische Draufsicht des Hauptteils ist und 13B eine Querschnittansicht des Hauptteils ist;
  • 14A und 14C schematische Ansichten des Hauptteils einer Metall-Anschlusstafeleinheit, wobei 14A und 14B eine schematische Draufsicht des Hauptteils bzw. einen Querschnitt des Hauptteils der Metall-Anschlusstafeleinheit darstellen, und 14C eine schematische Draufsicht des Hauptteils zeigt, die verwendet wird, um einen Zustand zu beschreiben, bei dem die Metall-Anschlusstafeleinheit mit einem IGBT-Element verbunden ist;
  • 15 eine schematische Ansicht, die zur Beschreibung der Beziehung zwischen dem Öffnungswinkel eines Laserstrahls und dem Winkel der geneigten Struktur des Leiterrahmens verwendet wird; und
  • 16 ein schematischer Querschnitt des Hauptteils eines Halbleiterbauelementes.
  • Nachfolgend wird eine Ausführungsform der Erfindung mit Bezug auf die Zeichnungen beschrieben. Bei dieser Ausführungsform wird ein Dreiphasen-Umrichter, der IGBT-Elemente und FWD-(Freilaufdioden)-Elemente beinhaltet, als Beispiel eines Halbleiterbauelementes beschrieben.
  • 1A und 1B sind schematische Ansichten des Hauptteils des Halbleiterbauelementes. 1A ist eine schematische Draufsicht des Hauptteils, und 1B ist eine schematische Querschnittansicht des Hauptteils. Dabei entspricht 1B der Position des Querschnittes entlang Linie A-A' in 1A. In diesen Zeichnungen wurden zur externen Herausführung dienende Leiterstifte für die Elektroden, die verwendet werden, um das Halbleiterelement zu steuern und die an einem Kunstharzgehäuse 28 vorgesehen sind, weggelassen. Die Leiterstifte werden später noch beschrieben.
  • Dieses Halbleiterbauelement 10 weist eine (in 1A nicht dargestellte) Cu-Folie 12, die mit einer Cu-Basis 11 verlötet ist, und ein Isoliersubstrat 13 auf, das mit der Cu-Folie 12 mittels des DCB-Verfahrens verbunden ist. Eine Cu-Folie 14a, die ebenfalls mittels des DCB-Verfahrens verbunden ist, ist auf dem Isoliersubstrat 13 ausgebildet. IGBT-Elemente 15 und FWD-Elemente 16 sind auf der Cu-Folie 14a mittels Lötverbindungen 17 montiert. Die Cu-Folie 14a sorgt für elektrische Verbindungen mit der Kollektorelektrode eines jeden IGBT-Elementes 15 und mit jedem FWD-Element 16 auf Seiten der Kathode. Eine Wärmeverteileinrichtung 19a ist mit den IGBT-Elementen 15 und den FWD-Elementen 16 mittels Lötverbindungen 18 verbunden. Die Wärmeverteileinrichtung 19a gewährleistet elektrische Verbindungen mit der Emitterelektrode eines jeden IGBT-Elementes 15 und mit jedem FWD-Element 16 auf Seiten der Anode. Anschlüsse 20 (die in 1B nicht dargestellt sind) sind auf dem Isoliersubstrat 13 ausgebildet, und für ein externes Herausführen dienende Leiterstifte (nicht dargestellt) für die Elektrode, die das entsprechende IGBT-Element 15 steuern, sind mittels Laserschweißen an den Oberflächen der Anschlüsse 20 befestigt.
  • Aluminiumdrähte 21 sind mittels Ronden an den Anschlüssen 20 befestigt, an denen die Leiterstifte mittels Laserschweißen angebracht sind. Elektrodenanschlüsse 22 zum Steuern eines jeweiligen IGBT-Elements 15 und die Anschlüsse 20 sind durch die Aluminiumdrähte 21 miteinander elektrisch verbunden.
  • Ein aus einer Leiterplatte gebildeter Leiterrahmen 23 ist als Verbindung angeordnet, die eine Dreiphasen-Umrichterschaltung und eine Gleichstromversorgung verbindet (positive Elektrode). Das eine Ende des Leiterrahmens 23, das nach außen herausgeführt ist, dient als positiver Eingangsanschluss bzw. positiver Stromversorgungsanschluss (P). Teile 23a, 23b und 23c des Leiterrahmens 23 sind Verschweißungsstellen und sind mittels Laserschweißen an den Oberseiten der Cu-Folien 14a, 14b bzw. 14c angebracht. Weiter ist ein Leiterrahmen 24 unter (untere Schicht) dem Leiterrahmen 23 als eine Verbindung angeordnet, welche die Dreiphasen-Umrichterschaltung und die Gleichstromversorgung verbindet (negative Elektrode). Der Leiterrahmen 24 ist so angeordnet, dass er zum Leiterrahmen 23 für die P-Stromschiene parallel ist. Das eine Ende des Leiterrahmens 24, das nach außen herausgeführt ist, dient als negativer Eingangsanschluss bzw. negativer Stromversorgungsanschluss (N). Teile 24a, 24b und 24c des Leiterrahmens 24 sind Verschweißungsstellen und sind mittels Laserschweißen mit den Oberseiten der Wärmeverteileinrichtungen 19d, 19e bzw. 19f verschweißt.
  • In ähnlicher Weise werden Leiterrahmen als Verbindung verwendet, die als Wechselstromausgangsleiter dienen. Beispielsweise ist die Verschweißungsstelle 25a eines U-Phasen-Leiterrahmens 25 mittels Laserschweißen an der Oberseite der Cu-Folie 14d angebracht, und seine Verschweißungsstelle 25b ist mittels Laserschweißen an der Oberseite der Wärmeverteileinrichtung 19a angebracht. Die Verschweißungsstelle 26a eines V-Phasen-Leiterrahmens 26 ist mittels Laserschweißen an der Oberseite der Cu-Folie 14e angebracht, und seine Verschweißungsstelle 26b ist mittels Laserschweißen an der Oberseite der Wärmeverteileinrichtung 19b angebracht. Die Verschweißungsstelle 27a eines W-Phasen-Leiterrahmens 27 ist mittels Laserschweißen an der Oberseite der Cu-Folie 14f angebracht, und seine Verschweißungsstelle 27b ist mittels Laserschweißen an der Oberseite der Wärmeverteileinrichtung 19c angebracht.
  • Die Leiterrahmen 23 bis 27 und nicht dargestellte Leiterstifte sind integral mit dem Kunstharzgehäuse 28 vorgeformt, und die Verschweißungsstellen werden durch Platzieren des Kunstharzgehäuses 28 auf der Cu-Basis 11 positioniert. Die Verschweißungsstellen werden dann nacheinander beim Laserverschweißungsschritt verschweißt.
  • Die Leiterrahmen 23 bis 27 sind beispielsweise aus Cu hergestellt, und ihre Dicke beträgt 0,3 bis 1,5 mm. Ihre Breite beträgt 2 bis 50 mm. Was die Struktur angeht, so sind sie so aufgebaut, dass sie planare Gestalt haben, wobei Teile der Leiterrahmen 23, 25, 26 und 27 geneigt sind, so dass sie dreidimensional angeordnet sind.
  • Wie beschrieben, beinhaltet das Halbleiterbauteil 10 mindestens ein Halbleiterelement (IGBT-Element 15 oder FWD-Element 16), und elektrische Verbindungen im Inneren des Halbleiterbauelementes 10 sind mittels mehrerer Leiterplatten hergestellt. Falls ein Laserschweißen durchgeführt wird, sind die mehreren Leiterplatten dreidimensional derart angeordnet, dass die Verschweißungsstellen 23a, 23b, 23c, 24a, 24b, 24c, 25a, 25b, 26a, 26b, 27a und 27b der Leiterrahmen 23 bis 27, die aus den mehreren Leiterplatten gebildet sind, zur Laserlichtquelle hin freiliegen. Mit anderen Worten sind die Verschweißungsstellen 23a, 23b, 23c, 24a, 24b, 24c, 25a, 25b, 26a, 26b, 27a und 27b so angeordnet, dass sie nicht durch irgendeine andere Leiterplatte abgedeckt sind.
  • Mindestens eine der mehreren Leiterplatten ist ein Ausgangsleiter des Halbleiterbauelementes 10 und ist mittels Laserschweißen mit der Elektrode des Halbleiterelementes und/oder dem Schaltungsmuster des Substrates verbunden, auf dem das Halbleiterelement montiert ist. Weiter ist mindestens eine der mehreren Leiterplatten ein Eingangsleiter des Halbleiterbauelementes 10 und ist mittels Laserschweißen mit der Elektrode des Halbleiterelementes und/oder dem Schaltungsmuster des Substrates verbunden, auf dem das Halbleiterelement montiert ist. Die auf der Oberseite des Halbleiterelementes angeordnete Elektrode ist eine Wärmeverteileinrichtung, die mit der Elektrodenschicht des Halbleiterelementes verbunden ist.
  • Gemäß der zuvor beschriebenen Struktur können, da die jeweiligen Verschweißungsstellen 23a, 23b, 23c, 24a, 24b, 24c, 25a, 25b, 26a, 26b, 27a und 27b, die auf den Leiterrahmen 23 bis 27 vorgesehen sind, zur Laserlichtquelle hin freiliegen, wenn der Laserverschweißungsschritt durchgeführt wird, die Laserverschweißungsschritte für die jeweiligen Verschweißungsstellen als ein einziger Schritt ununterbrochen durchgeführt werden. Insbesondere kann, da ein Schritt, wie beispielsweise der Schritt des Anordnens einer weiteren Leiterplatte, nicht in der Mitte des Laserverschweißungsschrittes durchgeführt wird, das Verschweißen ohne Weiteres zuverlässig durchgeführt wird, was es wiederum ermöglicht, ein Halbleiterbauelement mit großer Produktivität herzustellen.
  • Gemäß der dreidimensionalen Anordnung der Leiterrahmen 23 bis 27, wie zuvor beschrieben, kann, da keine Notwendigkeit besteht, ein Schaltungsmuster zu erzeugen, das mittels Drahtbonden verbunden ist, wie dies beim Stand der Technik der Fall war, die Größe eines Moduls verringert werden.
  • Da die Leiterrahmen 23 bis 27 über die Fähigkeiten einer Wärmeverteileinrichtung verfügen, ist es möglich, die Wärme, die in Verbindung mit einer Leistungsvergrößerung des Halbleiterbauelementes erzeugt wird, über die Leiterrahmen zu verteilen.
  • Außerdem heben sich, da der Leiterrahmen 23 für die P-Stromschiene und der Leiterrahmen 24 für eine N-Stromschiene parallel zueinander angeordnet sind, durch die Ströme induzierte Magnetfelder gegeneinander auf und, die Induktivität wird verringert. Als Ergebnis kann, da kein großer Spannungsstoß auftritt, eine Fehlfunktion der Schaltung verhindert werden, wodurch wiederum Beschädigungen des Halbleiterbauelementes verhindert werden können.
  • Nachfolgend wird der Ablauf der Fertigung des zuvor beschriebenen Halbleiterbauelementes 10 beschrieben. 2A bis 5B sind Ansichten des Hauptteils, die zur Beschreibung des Ablaufs der Herstellung des Halbleiterbauelementes 10 verwendet werden.
  • 2A und 2B sind schematische Ansichten des Hauptteils, die zur Beschreibung eines Ablaufs zur Herstellung einer Leistungszelle verwendet werden. 2A ist eine schematische Draufsicht des Hauptteils der Leistungszelle und 2B ist ein schematischer Querschnitt des Hauptteils der Leistungszelle. Dabei entspricht 2B der Position des Querschnitts entlang Linie A-A' in 2A.
  • Eine Cu-Folie 12 und eine Cu-Folie 14, die zu einem Schaltungsmuster wird, werden mit dem Isoliersubstrat 13 spezieller Größe mittels des DCB-Verfahrens verbunden.
  • Anschließend werden zwei IGBT-Elemente 15 und zwei FWD-Elemente 16 an der Cu-Folie 14 mittels der Lötverbindungen 17 angelötet. Die Wärmeverteileinrichtung 19a wird an die IGBT-Elemente und die FWD-Elemente 16 mittels der Lötverbindungen 18 angelötet. In diesem Zustand wird die Cu-Folie 14 mit den Kollektorelektroden der IGBT-Elemente 15 und den FWD-Elementen auf Seiten der Kathode elektrisch verbunden. Auch wird die Wärmeverteileinrichtung 19a mit den Emitter-Elektroden der IGBT-Elemente 15 und mit den FWD-Elementen 16 auf Seiten der Anode elektrisch verbunden.
  • Anschließend werden die auf dem Isoliersubstrat 13 vorgeformten Anschlüsse 20 und die auf den IGBT-Elementen 15 ausgebildeten Steuerelektrodenanschlüsse 22 aneinander durch Ronden unter Verwendung der Aluminiumdrähte 21 befestigt. Dieses Ronden wird beispielsweise mittels des Ultraschall-Verbindungsverfahrens durchgeführt. Wie bei der Cu-Folie 14 können die Anschlüsse mittels des DCB-Verfahrens vorgeformt sein.
  • Leistungszellen 30, die jeweils zwei IGBT-Elemente 15 und zwei FWD-Elemente 16 aufweisen, sind somit fertiggestellt.
  • 3 ist eine schematische Draufsicht des Hauptteils, die zur Beschreibung des Schrittes des Montierens der Leistungszellen auf der Cu-Basis verwendet wird.
  • Sechs Leistungszellen 30, die zuvor beschrieben wurden, werden auf der Cu-Basis 11 durch Löten montiert. In diesem Stadium ist das Halbleiterbauelement 10, das keine Leiterrahmen enthält, fertiggestellt.
  • Die Struktur des mit Leiterrahmen versehenen Kunstharzgehäuses, in welches das zuvor beschriebene keine Leiterrahmen enthaltende Halbleiterbauelement 10 eingesetzt wird, wird nachfolgend beschrieben.
  • 4A und 4B sind schematische Ansichten des Hauptteils, die zur Beschreibung der Struktur des Kunstharzgehäuses verwendet werden. 4A ist eine schematische Draufsicht des Hauptteils und 4B ist eine schematische Querschnittansicht des Hauptteils. Dabei entspricht 4B der Position des Querschnittes entlang Linie A-A' in 4A.
  • Wie in diesen Zeichnungen dargestellt, werden die zuvor beschriebenen Leiterrahmen 23 bis 27 integral in die zugehörigen Seitenflächen des Kunstharzgehäuses 28 eingegossen, so dass die Position eines jeden Leiterrahmens festgelegt wird. Insbesondere werden Teile der Leiterrahmen 23 und 24 an den Seitenwänden 28a des Kunstharzgehäuses 28 mittels Kunstharz fixiert, so dass sie parallel zueinander sind.
  • In ähnlicher Weise werden Teile von Leiterstiften 29, die aus Leiterplatten ausgebildet sind, integral in die Oberseite des Kunstharzgehäuses 28 eingegossen, so dass die Position eines jeden von ihnen fixiert ist. Die Leiterstifte 29 werden mittels Laserschweißen mit den in 1A dargestellten Anschlüssen 20 verschweißt. Mit anderen Worten sind die Leiterstifte 29 mit den Anschlüssen 20 elektrisch verbunden, die mit den Steuerelektrodenanschlüssen 22 der IGBT-Elemente 15 mittels der Aluminiumdrähte 21 elektrisch verbunden sind. Die Leiterstifte 29 sind beispielsweise aus Cu hergestellt und weisen eine Dicke von 0,3 bis 1,5 mm und eine Breite von 1 bis 5 mm auf. Im Übrigen kann, statt Cu, auch Messing oder Phosphorbronze für die Leiterstifte 29 verwendet werden.
  • Auf diese Weise ist das Kunstharzgehäuse 28 mit den Leiterrahmen 23 bis 27 und den Leiterstiften 29 einstückig, wobei dabei die dreidimensionale Anordnung der Leiterrahmen 23 bis 27 und der Leiterstifte 29 beibehalten wird, wodurch diese Elemente fixiert werden. Mit anderen Worten besteht, da die Positionen der jeweiligen Verschweißungsstellen 23a, 23b, 23c, 24a, 24b, 24c, 25a, 25b, 26a, 26b, 27a, 27b und 29a, die an den Leiterrahmen 23 bis 27 und den Leiterstiften 29 vorgesehen sind, vorab durch das Kunstharzgehäuse 28 festgelegt sind, keine Notwendigkeit, dass die Leiterrahmen 23 bis 27 und die Leiterstifte 29 beim Verschweißen mittels Aufspanneinrichtungen festgehalten werden.
  • Außerdem weisen Teile der fixierten Leiterrahmen 23, 25, 26 und 27 und der Leiterstifte 29, abgesehen von den Verschweißungsstellen, eine geneigte Struktur auf (die Leiterstifte 29 werden später noch beschrieben). Die jeweiligen Verschweißungsstellen 23a, 23b, 23c, 24a, 24b, 24c, 25a, 25b, 26a, 26b, 27a, 27b und 29a der Leiterrahmen 23 bis 27 und Leiterstifte 29 werden so verarbeitet, dass sie parallel zum Isoliersubstrat 13 sind (diese Richtung ist als horizontale Richtung definiert). Bei dieser Ausführungsform sind, um die Leiterrahmen 23 bis 27 und die Leiterstifte 29 dreidimensional anzuordnen, von der horizontalen Richtung hochstehende Teile so ausgebildet, dass sie nicht vertikal von der horizontalen Richtung ansteigen, sondern sind statt dessen so ausgebildet, dass sie eine geneigte Struktur aufweisen. Der Neigungswinkel der geneigten Struktur wird später noch beschrieben.
  • Somit wird, dadurch dass die jeweiligen Verschweißungsstellen 23a, 23b, 23c, 24a, 24b, 24c, 25a, 25b, 26a, 26b, 27a, 27b und 29a der Leiterrahmen 23 bis 27 und der Leiterstifte 29 in Kontakt mit anzuschweißenden Teilen gebracht werden, durch die Federwirkung der Leiterrahmen 23, 25, 26 und 27 eine spezifische Last auf die anzuschweißenden Teile ausgeübt. Als Ergebnis kann bei der Durchführung des Verschweißens das Verschweißen zuverlässig durchgeführt werden, ohne Gefahr, dass die Verschweißungsstellen 23a, 23b, 23c, 24a, 24b, 24c, 25a, 25b, 26a, 26b, 27a, 27b und 29a und die anzuschweißenden Teile voneinander weg bewegt werden.
  • Auch kann gemäß der geneigten Struktur wie zuvor beschrieben verhindert werden, dass Teile der Leiterrahmen 23 bis 27 und der Leiterstifte 29, abgesehen von den Verschweißungsstellen, von einem Laserstrahl, der bei der Durchführung des Verschweißens verwendet wird, bestrahlt werden.
  • Die Leiterrahmen 23 bis 27 und die Leiterstifte 29 können einem Ni-(Nickel)-Plattieren ihrer Oberflächen unterzogen werden, bevor sie in Kunstharz eingegossen werden. Demgemäß kann die Absorptionseffizienz eines Laserstrahls an den Verschweißungsstellen vergrößert werden. Alternativ kann gegebenenfalls eine Au-(Gold)-Plattierung oder eine Si-(Zinn)-Plattierung angewendet werden.
  • 5A und 5B sind schematische Ansichten des Hauptteils des Halbleiterbauelementes sind. 5A ist eine schematische Draufsicht des Hauptteils des Halbleiterbauelementes und 5B ist eine schematische Querschnittansicht des Hauptteils, die verwendet wird, um einen verschweißten Zustand von Leiterstiften und Anschlüssen zu beschreiben. Dabei ist 5B ein vergrößerter Querschnitt einer einzigen Leistungszelle 30, und die Leiterrahmen und das Kunstharzgehäuse sind in der Zeichnung weggelassen. Auch entspricht 5B der Position des Querschnitts entlang Linie A-A' in 5A.
  • Um die Peripherie des Halbleiterbauelementes 10 in das Kunstharzgehäuse 28 einzugießen, wird das Kunstharzgehäuse, an dem Teile der Leiterrahmen 23 bis 27 und die Leiterstifte 29 mittels Kunstharz befestigt sind, durch Einsetzen in das in 3 dargestellte Halbleiterbauelement 10 so angeordnet, dass das Halbleiterbauelement 10 von oben her verdeckt wird. Die Verschweißungsstellen 23a, 23b, 23c, 24a, 24b, 24c, 25a, 25b, 26a, 26b, 27a, 27b und 29a werden dann in Kontakt mit den anzuschweißenden Teilen gebracht. In diesem Stadium sind die jeweiligen Verschweißungsstellen, die an den Leiterrahmen 23 bis 27 und dem Leiterstift 29 vorgesehen sind, dreidimensional angeordnet, so dass sie zu der beim Laserschweißen verwendeten Laserlichtquelle hin freiliegen. Weiter weisen die Leiterrahmen 23, 25, 26 und 27 die zuvor beschriebene geneigte Struktur auf. In ähnlicher Weise weisen die Leiterstifte 29 ebenfalls die geneigte Struktur auf.
  • Die Verschweißungsstellen und die anzuschweißenden Teile werden durch Ronden aneinander befestigt, wobei dabei ein Laserstrahl von einem Laser (beispielsweise einem Nd3+YAG-Laser) beispielsweise bei drei Punkten auf alle Verschweißungsstellen 23a, 23b, 23c, 24a, 24b, 24c, 25a, 25b, 26a, 26b, 27a, 27b und 29a aufgestrahlt wird. Dabei weisen die Leiterrahmen 23, 25, 26 und 27 und die Leiterstifte 29 aufgrund der geneigten Struktur eine Federwirkung auf. Daher wird eine spezifische Last auf die Verschweißungsstellen 23a, 23b, 23c, 24a, 24b, 24c, 25a, 25b, 26a, 26b, 27a, 27b und 29a aufgebracht. Somit ist es, sogar wenn die Temperatur der Leiterrahmen 23, 25, 26 und 27 und der Leiterstifte 29 ansteigt und eine geringe Verformung oder dergleichen aufgrund der Bestrahlung mit einem Laserstrahl auftritt, möglich, das Verschweißen zuverlässig durchzuführen, ohne dass sich während des Verschweißens die Verschweißungsstellen und die anzuschweißenden Teile voneinander weg bewegen.
  • Wenn das Ronden abgeschlossen ist, wird das Innere des Kunstharzgehäuses 28 mit Gel oder einem Epoxidharz angefüllt, und das Kunstharzgehäuse 28 wird mit einem (nicht dargestellten) Deckel luftdicht verschlossen.
  • Das Halbleiterbauelement 10 wird mittels der zuvor beschriebenen Schritte fertiggestellt.
  • Gemäß dem zuvor beschriebenen Verfahren zur Herstellung des Halbleiterbauelementes wird, da alle Verschweißungsstellen 23a, 23b, 23c, 24a, 24b, 24c, 25a, 25b, 26a, 26b, 27a, 27b und 29a beim Durchführen des Bondens zu der beim Laserschweißen verwendeten Laserlichtquelle hin freiliegen, das Verschweißen ohne Weiteres zuverlässig durchgeführt, wodurch wiederum ein Halbleiterbauelement und ein Verfahren zur seiner Herstellung mit hoher Produktivität erzielt werden. Insbesondere kann, da alle Verschweißungsstellen 23a, 23b, 23c, 24a, 24b, 24c, 25a, 25b, 26a, 26b, 27a, 27b und 29a bei Betrachtung von der Oberseite des Halbleiterbauelementes 10 her, freiliegen, ein Laserstrahl auf diese ununterbrochen aufgestrahlt werden. Somit ist es möglich, das Verschweißen in einem einzigen Schritt abzuschließen. Als Ergebnis kann der Bearbeitungsprozess beschleunigt werden. Konkreter gesagt kann im Vergleich zu einem Fall, bei dem Drähte als Verbindungen verwendet werden, bei Durchführung des Verschweißens unter Verwendung der Leiterrahmen die für das Borden benötigte Zeit auf 1/30 verkürzt werden.
  • Im Übrigen kann, falls die Dicke der in 1 dargestellten Lötverbindungen 17 und 18 variiert oder die Cu-Basis 11 einer geringfügigen Verformung unterliegt, bedingt durch einen durch Aufstrahlen eines Laserstrahls während des Verschweißens hervorgerufenen Temperaturanstieg, die Höhe von der Cu-Basis 11 zu den Flächen der Wärmeverteileinrichtungen 19a, 19b, 19c, 19d, 19e und 19f möglicherweise variieren.
  • In einem derartigen Fall ist ein vollständiges Ausüben der Federwirkung, lediglich durch die geneigte Struktur der Leiterrahmen 23, 25, 26 und 27 wie zuvor beschrieben, nicht möglich, und möglicherweise können sich die Verschweißungsstellen und die anzuschweißenden Teile beim Durchführen des Verschweißens voneinander weg bewegen. Umgekehrt wird die von den Verschweißungsstellen auf die anzuschweißenden Teile ausgeübte Last möglicherweise extrem groß, was demzufolge Beschädigungen der Elemente oder dergleichen verursacht.
  • Somit ist es für ein zuverlässigeres Ausführen des Verschweißens, abgesehen von der geneigten Struktur, erforderlich, dass der Leiterrahmen eine solche Struktur aufweist, dass seine Steifigkeit lokal reduziert wird.
  • Nachfolgend wird die Struktur beschrieben, mit der die Steifigkeit des Leiterrahmens lokal verringert werden kann.
  • 6A und 6B sind schematische Ansichten des Hauptteils, die verwendet werden, um eine erste Modifikation der Leiterrahmenstruktur zu beschreiben. 6A ist eine schematische Seitenansicht des Hauptteils des Leiterrahmens und 6B ist eine schematische dreidimensionale Ansicht des Hauptteils.
  • Wie in diesen Zeichnungen dargestellt, ist, um die Dicke eines Leiterrahmens 40 in einem Teil zu verringern, ein konkaver Abschnitt 40a oder 40b zumindest in der Oberseite oder der Unterseite des Leiterrahmens 40 vorgesehen. Mit einer derartigen Konfiguration ist es möglich, die Steifigkeit des Leiterrahmens 40 lokal zu verringern.
  • 7A und 7B sind schematische Ansichten des Hauptteils, die verwendet werden, um eine zweite Modifikation der Leiterrahmenstruktur zu beschreiben. 7A ist eine schematische Seitenansicht des Hauptteils des Leiterrahmens und 7B ist eine schematische dreidimensionale Ansicht des Hauptteils.
  • Wie in diesen Zeichnungen dargestellt, ist mindestens ein Schlitz 41a vorgesehen, der durch einen Teil eines Leiterrahmens 41 hindurch verläuft. Mit dieser Konfiguration ist es möglich, die Steifigkeit des Leiterrahmens 41 lokal zu verringern.
  • 8A und 8B sind schematische Ansichten des Hauptteils, die verwendet werden, um eine dritte Modifikation der Leiterrahmenstruktur zu beschreiben. 8A ist eine schematische Seitenansicht des Hauptteils des Leiterrahmens und 8B ist eine schematische dreidimensionale Ansicht des Hauptteils.
  • Wie in diesen Zeichnungen dargestellt, ist mindestens eine Vertiefung 42a in einem Teil eines Leiterrahmens 42 vorgesehen. Die Vertiefung 42a ist zumindest in der Oberseite oder der Unterseite des Leiterrahmens 42 ausgebildet. Mit dieser Konfiguration ist es möglich, die Steifigkeit des Leiterrahmens 42 lokal zu verringern.
  • 9A und 9B sind schematische Ansichten des Hauptteils, die verwendet werden, um eine vierte Modifikation der Leiterrahmenstruktur zu beschreiben. 9A ist eine schematische Seitenansicht des Hauptteils des Leiterrahmens und 9B ist eine schematische dreidimensionale Ansicht des Hauptteils.
  • Wie in diesen Zeichnungen dargestellt, ist ein U-förmiger Einschnürungsabschnitt 43a in einem Teil der Seitenfläche eines Leiterrahmens 43 vorgesehen. Mit dieser Konfiguration ist es möglich, die Steifigkeit des Leiterrahmens 43 lokal zu verringern.
  • 10A und 10B sind schematische Ansichten des Hauptteils, die verwendet werden, um eine fünfte Modifikation der Leiterrahmenstruktur zu beschreiben. 10A ist eine schematische Seitenansicht des Hauptteils des Leiterrahmens und 10B ist eine schematische dreidimensionale Ansicht des Hauptteils.
  • Wie in diesen Zeichnungen dargestellt, ist mindestens ein U-förmiger Einschnürungsabschnitt 43a in einem Teil der Seitenfläche eines Leiterrahmens 43 vorgesehen. Insbesondere ist es, falls die Einschnürungsabschnitte 43a in beiden Seitenflächen des Leiterrahmens 43 vorgesehen sind, dadurch, dass die Phasen der zugeordneten Positionen in beiden Seitenflächen zueinander verschoben sind, anstatt dass die Einschnürungsabschnitte 43a in beiden Seitenflächen gegenüberliegend vorgesehen sind, nicht nur möglich, die Elastizität zu vergrößern, sondern es ist auch möglich, die Steifigkeit des Leiterrahmens 43 lokal zu verringern.
  • 11A und 11B sind schematische Ansichten des Hauptteils, die verwendet werden, um eine sechste Modifikation der Leiterrahmenstruktur zu beschreiben: 11A ist eine schematische Seitenansicht des Hauptteils des Leiterrahmens und 11B ist eine schematische dreidimensionale Ansicht des Hauptteils.
  • Wie in diesen Zeichnungen dargestellt, ist mindestens ein rechteckiger Einschnürungsabschnitt 44a in einem Teil der Seitenfläche eines Leiterrahmens 44 vorgesehen. Mit dieser Konfiguration ist es möglich, die Steifigkeit des Leiterrahmens 44 lokal zu verringern.
  • Gemäß der Strukturen der Leiterrahmen, die zuvor beschrieben wurden, ist es, sogar wenn beispielsweise die Dicke der Lötverbindungen 17 und 18 variiert oder die Cu-Basis 11, aufgrund eines Temperaturanstiegs während des Schweißens, einer geringfügigen Verformung unterliegt, da die Steifigkeit der Leiterrahmen lokal verringert werden kann, möglich, das Verschweißen zuverlässiger durchzuführen.
  • Auch ist es gemäß den Strukturen der Leiterrahmen wie zuvor beschrieben, dadurch dass ein Abschnitt vorgesehen ist, der die Steifigkeit des Leiterrahmens verringert, möglich, die Adhäsion zwischen dem einkapselnden Kunstharz und den Leiterrahmen, bei einem Einkapseln des Inneren des Halbleiterbauelementes 10 mittels Einfüllen von Kunstharz, zu vergrößern.
  • Nachfolgend wird ein Halbleiterbauelement beschrieben, bei dem die Anordnung der Leiterstifte modifiziert ist.
  • 12A und 12B sind schematische Ansichten des Hauptteils des Halbleiterbauelementes. 12A ist eine schematische Draufsicht des Hauptteils des Halbleiterbauelementes, und 12B ist eine schematische Querschnittansicht des Hauptteils, die verwendet wird, um einen verschweißten Zustand von Leiterstiften und Anschlüssen zu beschreiben. Dabei ist 12B ein vergrößerter Querschnitt einer einzigen Leistungszelle, und die Leiterrahmen und das Kunstharzgehäuse sind in der Zeichnung weggelassen. Auch entspricht 12B der Position des Querschnitts entlang Linie A-A' in 12A. Ähnliche Bauelemente sind in 1A und 1B sowie 5A und 5B mit gleichen Bezugszeichen bezeichnet, und eine detaillierte Beschreibung von diesen entfällt hier.
  • Bei diesem Halbleiterbauelement 50 sind Metall-Anschlusstafeln 15b an (nicht dargestellten) Steuerelektrodenanschlüssen angebracht, die an jeweiligen IGBT-Elementen 15 angebracht sind, und zwar mittels einer Lötverbindung 15a, die an einer (nicht dargestellten) Ni-Schicht auf den Oberflächen der Steuerelektrodenanschlüsse angebracht sind. Die Metall-Anschlusstafeln 15b sind beispielsweise aus Cu hergestellt.
  • Die in das Kunstharzgehäuse 28 eingegossenen Leiterstifte 29 werden in direkten Kontakt mit den auf dem IGBT-Element 15 vorgesehenen Metall-Anschlusstafeln 15b gebracht, und Verschweißungsstellen 29a der Leiterstifte 29 werden auf den Metall-Anschlusstafeln 15b durch Aufstrahlen eines Laserstrahls verschweißt.
  • Gemäß dem Halbleiterbauelement 50 und der Anordnung der Leiterstifte 29, wie zuvor beschrieben, kann der Schritt des Ausbildens der Anschlüsse auf dem Isoliersubstrat 13 und der Schritt des Befestigens der Drähte mittels Ronden entfallen, wodurch wiederum die Arbeitseffizienz verbessert wird. Außerdem ist es, da die Leiterstifte 29 direkt auf den Metall-Anschlusstafeln 15b, die auf dem IGBT-Element 15 vorgesehen sind, verschweißt werden können, möglich, die Notwendigkeit für das Vorhandensein einer Zone zu beseitigen, bei der die Anschlüsse 20 wie in 1 dargestellt ausgebildet sind. Die Größe des Halbleiterbauelement 50 kann dadurch verringert werden.
  • Im Übrigen kann, da eine große Anzahl von Leiterstiften 29 verwendet wird, ein Fall vorliegen, bei dem die Arbeitseffizienz beeinträchtigt wird, und zwar bedingt durch den Zeit- und Arbeitsaufwand zum Einkapseln der Leiterstifte 29 in das Kunstharzgehäuse 28, wie zuvor mit Bezug auf 4B beschrieben. Daher wird eine Leiterstifteinheit vorgeschlagen, bei der mehrere Leiterstifte vorab in Kunstharz eingegossen werden.
  • 13A und 13B sind schematische Ansichten des Hauptteils einer Leiterstifteinheit. 13A ist eine schematische Draufsicht des Hauptteils und 13B ist eine Querschnittansicht des Hauptteils. Dabei entspricht 13B der Position des Querschnitts entlang Linie A-A' in 13A.
  • Wie in diesen Zeichnungen dargestellt, sind die mehreren Leiterstifte 29 fixiert, da sie in Kunstharz 28b integral eingegossen sind. Eine Leiterstifteinheit 60, die in das Kunstharz 28b eingegossen ist, wird dann in einer vorbestimmten Position in das Kunstharzgehäuse 28 eingesetzt, und wird durch Vergießen am Kunstharzgehäuse 28 befestigt.
  • Gemäß der Leiterstifteinheit 60 wie zuvor beschrieben, kann der Zeit- und Arbeitsaufwand für das direkte Eingießen der Leiterstifte 29 in das Kunstharzgehäuse 28 verringert werden, wodurch wiederum die Arbeitseffizienz verbessert werden kann.
  • Auch wird, im Hinblick auf die Metall-Anschlusstafeln 15b, an denen die Leiterstifte 29 direkt angebracht werden, eine große Anzahl von diesen verwendet. Daher erfordert es Zeit und Mühe, wenn die Metall-Anschlusstafeln 15b einzeln an den IGBT-Elementen 15 angebracht werden, und die Arbeitseffizienz wird beeinträchtigt. Um diesen Nachteil zu beseitigen, wird eine Metall-Anschlusstafeleinheit ausgebildet, bei der vorab mehrere Metall-Anschlusstafeln 15b in ein Isoliermaterial eingegossen wurden.
  • 14A und 14B sind schematische Ansichten des Hauptteils der Metall-Anschlusstafeleinheit. 14A zeigt eine schematische Draufsicht des Hauptteils und einen Querschnitt des Hauptteils der Metall-Anschlusstafeleinheit und 14B zeigt eine schematische Draufsicht des Hauptteils, die verwendet wird, um einen Zustand zu beschreiben, bei dem die Metall-Anschlusstafeleinheit mit einem IGBT-Element verbunden ist; Wie in diesen Zeichnungen dargestellt, sind die mehreren Metall-Anschlusstafeln 15b fixiert, da sie in ein Isoliermaterial (hier das Kunstharz 28c) integral eingegossen sind. Eine auf diese Weise eingegossene Metall-Anschlusstafeleinheit 70 wird dadurch angebracht, dass, dass sie an den (nicht dargestellten) auf dem IGBT-Element 15 ausgebildeten Steuerelektrodenanschlüssen angelötet wird.
  • Gemäß der zuvor beschriebenen Metall-Anschlusstafeleinheit 70 kann, da der Zeit- und Arbeitsaufwand, um die Metall-Anschlusstafeln 15b einzeln an den IGBT-Elementen 15 durch Löten zu verbinden, verringert wird, die Arbeitseffizienz verbessert werden.
  • Zum Schluss wird die Beziehung zwischen dem Winkel der geneigten Struktur des Leiterrahmens und dem Öffnungswinkel eines beim Verschweißen verwendeten Laserstrahls beschrieben.
  • 15 ist eine schematische Ansicht, die zur Beschreibung der Beziehung zwischen dem Öffnungswinkel eines Laserstrahls und dem Winkel der geneigten Struktur des Leiterrahmens verwendet wird.
  • Wie in der Zeichnung dargestellt, bewirkt der Neigungswinkel Y eines Leiterrahmens 45, dass der Leiterrahmen 45 unter einem Winkel geneigt ist, der größer als der Öffnungswinkel X eines aufzustrahlenden Laserstrahls ist. Mit anderen Worten weist ein Teil des Leiterrahmens 45, abgesehen von der Verschweißungsstelle 45b, eine solche Struktur auf, dass eine Bestrahlung durch einen Laserstrahl verhindert wird. Daher wird ein von einer Lasereinheit 81 ausgesendeter Laserstrahl 80 nicht auf die geneigte Fläche 45a des Leiterrahmens 45 aufgestrahlt. Somit ist es möglich, eine Verformung des Leiterrahmens 45 während des Verschweißens zu verhindern, die durch ein Schmelzen und eine thermische Ausdehnung der geneigten Fläche 45a bedingt ist.
  • Wie zuvor beschrieben, ist der Leiterrahmen 45 geneigt, so dass, wenn ein Laserstrahl auf die Verschweißungsstelle 45b des aus einer Leiterplatte ausgebildeten Leiterrahmens 45 aufgestrahlt wird, dieser Teil nicht durch den Laserstrahl bestrahlt wird, sondern lediglich die Verschweißungsstelle 45b. Dasselbe gilt für die zuvor beschriebenen Leiterstifte 29.
  • Die Struktur des Leiterrahmens der Erfindung wurde beispielhaft unter Verwendung des Dreiphasen-Umrichters beschrieben. Es versteht sich jedoch, dass das mit den Leiterrahmen der Erfindung versehene Halbleiterbauelement nicht speziell auf den Dreiphasen-Umrichter eingeschränkt ist. Die Erfindung kann ohne Weiteres auf weitere aus einem Halbleiterbauelement ausgebildete Leistungsumrichter oder dergleichen angewendet werden.

Claims (20)

  1. Halbleiterbauelement (10), das mindestens ein Halbleiterelement (15, 16) beinhaltet, wobei: eine elektrische Verbindung im Inneren des Halbleiterbauelementes (10) durch mehrere Leiterplatten hergestellt ist; und die mehreren Leiterplatten dreidimensional so angeordnet sind, dass jeweilige Verschweißungsstellen (23a, 23b, 23c, 24a, 24b, 24c, 25a, 25b, 26a, 26b, 27a, 27b), die an den mehreren Leiterplatten vorgesehen sind, zu einer beim Laserschweißen verwendeten Laserlichtquelle (81) hin freiliegen.
  2. Halbleiterbauelement (10) nach Anspruch 1, bei dem mindestens eine der mehreren Leiterplatten ein Ausgangsleiter des Halbleiterbauelementes (10) ist und mit einer Elektrode des Halbleiterelementes (15, 16) und/oder einem Schaltungsmuster eines Substrates (13) durch Laserschweißen verbunden ist, auf dem das Halbleiterelement (15, 16) montiert ist.
  3. Halbleiterbauelement (10) nach Anspruch 1 oder 2, bei dem mindestens eine der mehreren Leiterplatten ein Eingangsleiter des Halbleiterbauelementes (10) ist und mit einer Elektrode des Halbleiterelementes (15, 16) und/oder einem Schaltungsmuster eines Substrates (13) durch Laserschweißen verbunden ist, auf dem das Halbleiterelement (15, 16) montiert ist.
  4. Halbleiterbauelement (10) nach Anspruch 2, bei dem die Elektrode des Halbleiterelementes (15, 16) eine Wärmeverteileinrichtung (19a, 19b, 19c, 19d, 19e, 19f) ist, die mit einer Elektrodenschicht des Halbleiterelementes (15, 16) verbunden ist.
  5. Halbleiterbauelement (10) nach Anspruch 1, bei dem mindestens eine der mehreren Leiterplatten ein Leiterstift (29) ist, der mit einem Steueranschluss (22) des Halbleiterelementes (15, 16) verbunden ist und durch Laserschweißen mit einem Schaltungsmuster eines Substrates (13) verbunden ist, auf dem das Halbleiterelement (15, 16) montiert ist, wobei das Schaltungsmuster elektrisch mit dem Steueranschluss (22) verbunden ist.
  6. Halbleiterbauelement (10) nach einem der vorhergehenden Ansprüche, bei dem das Halbleiterbauelement (10) in Kunstharz eingekapselt ist.
  7. Halbleiterbauelement (10) nach Anspruch 6, bei dem wenigstens ein jeweiliger Teil der Leiterplatten durch das Kunstharz befestigt ist.
  8. Halbleiterbauelement (10) nach Anspruch 1, bei dem wenigstens ein Teil wenigstens einer der Leiterplatten, der nicht die Verschweißungsstelle (23a, 23b, 23c, 24a, 24b, 24c, 25a, 25b, 26a, 26b, 27a, 27b) ist, eine geneigte Struktur bildet.
  9. Halbleiterbauelement (10) nach einem der vorhergehenden Ansprüche, bei dem wenigstens eine der Leiterplatten so geneigt ist, dass, wenn ein Laserstrahl (80) auf die Verschweißungsstelle (23a, 23b, 23c, 24a, 24b, 24c, 25a, 25b, 26a, 26b, 27a, 27b) der Leiterplatte gerichtet wird, nicht ein anderer Teil der Leiterplatte als die Verschweißungsstelle (23a, 23b, 23c, 24a, 24b, 24c, 25a, 25b, 26a, 26b, 27a, 27b) mit dem Laserstrahl (80) bestrahlt wird.
  10. Halbleiterbauelement (10) nach einem der vorhergehenden Ansprüche, bei dem ein konkaver Abschnitt (40a, 40b) in der Oberseite und/oder der Unterseite wenigstens einer der Leiterplatten ausgebildet ist und für eine unterschiedliche Dicke der Leiterplatte sorgt.
  11. Halbleiterbauelement (10) nach einem der vorhergehenden Ansprüche, bei dem mindestens ein Schlitz (41a) in wenigstens einer der Leiterplatten ausgebildet ist.
  12. Halbleiterbauelement (10) nach einem der vorhergehenden Ansprüche, bei dem mindestens eine Vertiefung (42a) in der Oberseite und/oder der Unterseite wenigstens einer der Leiterplatten ausgebildet ist.
  13. Halbleiterbauelement (10) nach einem der vorhergehenden Ansprüche, bei dem mindestens ein U-förmiger Einschnürungsabschnitt (43a) in wenigstens einer Seitenfläche wenigstens einer der Leiterplatten ausgebildet ist.
  14. Halbleiterbauelement (10) nach einem der vorhergehenden Ansprüche, bei dem mindestens ein rechteckiger Einschnürungsabschnitt (44a) in wenigstens einer Seitenfläche wenigstens einer der Leiterplatten ausgebildet ist.
  15. Halbleiterbauelement (10) nach Anspruch 5, bei dem mehrere Leiterstifte (29) vorgesehen sind und mittels Kunstharz integral befestigt sind, so dass eine Leiterstifteinheit (60) gebildet wird.
  16. Halbleiterbauelement (10) nach Anspruch 5, bei dem eine Metall-Anschlusstafel (15b) auf dem Steueranschluss (22) des Halbleiterelementes (15, 16) ausgebildet ist, und der Leiterstift (29) durch Laserschweißen an der Metall-Anschlusstafel (15b) angebracht ist.
  17. Halbleiterbauelement (10) nach Anspruch 16, bei dem mehrere Metall-Anschlusstafeln (15b) vorgesehen sind und unter Verwendung eines Isoliermaterials integral befestigt sind, so dass eine Metall-Anschlusstafeleinheit (70) gebildet wird.
  18. Verfahren zur Herstellung eines Halbleiterbauelementes (10), das mindestens ein Halbleiterelement (15, 16) beinhaltet, bei dem eine elektrischen Verbindung im Inneren des Halbleiterbauelementes (10) mittels Laserschweißen mehrerer Leiterplatten hergestellt wird, umfassend: dreidimensionales Anordnen der mehreren Leiterplatten, so dass jeweilige Ver schweißungsstellen (23a, 23b, 23c, 24a, 24b, 24c, 25a, 25b, 26a, 26b, 27a, 27b), die an den mehreren Leiterplatten vorgesehen sind, zu einer beim Laserschweißen verwendeten Laserlichtquelle (81) hin freiliegen; und Bestrahlen der jeweiligen Verschweißungsstellen (23a, 23b, 23c, 24a, 24b, 24c, 25a, 25b, 26a, 26b, 27a, 27b) mit einem Laserstrahl (80).
  19. Verfahren nach Anspruch 18, bei dem das dreidimensionale Anordnen der mehreren Leiterplatten umfasst: Eingießen wenigstens eines jeweiligen Teils der Leiterplatten in Kunstharz in ein Kunstharzgehäuse; und Platzieren des Kunstharzgehäuses auf einem Substrat (13), auf dem das Halbleiterelement (15, 16) montiert ist.
  20. Verfahren nach Anspruch 19, bei dem das Eingießen in Kunstharz umfasst: mehrere Leiterstifte (29), die mit Steueranschlüssen (22) des Halbleiterelementes (15, 16) elektrisch verbunden sind, werden mittels des Kunstharzes integral befestigt, um eine Leiterstifteinheit (60) zu bilden; und der verbleibende Teil der mehreren Leiterplatten, abgesehen von denen, die als Leiterstifte (29) dienen, und jede Leiterstifteinheit (60) werden in das Kunstharzgehäuse eingegossen.
DE102007049481.7A 2006-10-16 2007-10-16 Verfahren zur Herstellung eines Leistungshalbleiterbauelementes Active DE102007049481B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006/281694 2006-10-16
JP2006281694A JP5076440B2 (ja) 2006-10-16 2006-10-16 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE102007049481A1 true DE102007049481A1 (de) 2008-04-17
DE102007049481B4 DE102007049481B4 (de) 2021-04-01

Family

ID=39185225

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007049481.7A Active DE102007049481B4 (de) 2006-10-16 2007-10-16 Verfahren zur Herstellung eines Leistungshalbleiterbauelementes

Country Status (3)

Country Link
US (1) US7705443B2 (de)
JP (1) JP5076440B2 (de)
DE (1) DE102007049481B4 (de)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012025294A1 (de) * 2010-08-25 2012-03-01 Robert Bosch Gmbh Verfahren zur herstellung einer elektrischen schaltung und elektrischen schaltung
EP2916349A4 (de) * 2012-11-05 2016-08-31 Nsk Ltd Halbleitermodul
DE102019112979A1 (de) * 2019-05-16 2020-11-19 Infineon Technologies Ag Clip mit Verriegelungsausnehmung
EP3792961A4 (de) * 2018-05-08 2021-04-07 Mitsubishi Electric Corporation Verdrahtungselement und damit versehenes halbleitermodul
DE102014212519B4 (de) 2013-08-27 2022-01-13 Mitsubishi Electric Corporation Halbleitervorrichtung
DE102012222879B4 (de) 2012-01-18 2023-05-04 Mitsubishi Electric Corporation Leistungshalbleitermodul und Verfahren zu seiner Herstellung
DE112013007243B4 (de) 2013-07-16 2023-10-05 Mitsubishi Electric Corporation Halbleitervorrichtung
DE112018002403B4 (de) 2017-05-11 2024-05-02 Mitsubishi Electric Corporation Leistungsmodul, elektroenergie-umwandlungseinrichtung, sowie verfahren zum herstellen eines leistungsmoduls

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011066282A (ja) * 2009-09-18 2011-03-31 Tokai Rika Co Ltd 発熱デバイス装置
JP5529494B2 (ja) * 2009-10-26 2014-06-25 株式会社三井ハイテック リードフレーム
JP2011193566A (ja) * 2010-03-12 2011-09-29 Nissin Kogyo Co Ltd 電子基板の電気接続構造
JP5585352B2 (ja) * 2010-09-29 2014-09-10 富士通セミコンダクター株式会社 リードフレーム、半導体装置及びその製造方法
EP2662893B1 (de) 2011-01-07 2020-09-23 Fuji Electric Co., Ltd. Halbleiterbauelement und herstellungsverfahren dafür
JP2012212713A (ja) * 2011-03-30 2012-11-01 Toshiba Corp 半導体装置の実装構造
JP6043049B2 (ja) * 2011-03-30 2016-12-14 株式会社東芝 半導体装置の実装構造及び半導体装置の実装方法
US9076782B2 (en) * 2011-08-10 2015-07-07 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing same
KR101890752B1 (ko) * 2012-11-01 2018-08-22 삼성전자 주식회사 균일한 병렬 스위치 특성을 갖는 파워모듈용 기판 및 이를 포함하는 파워모듈
KR102034717B1 (ko) 2013-02-07 2019-10-21 삼성전자주식회사 파워모듈용 기판, 파워모듈용 터미널 및 이들을 포함하는 파워모듈
KR101728264B1 (ko) 2013-02-26 2017-04-18 미쓰비시덴키 가부시키가이샤 전력용 반도체 장치
JP6171586B2 (ja) * 2013-06-04 2017-08-02 富士電機株式会社 半導体装置
JP6354415B2 (ja) 2013-08-14 2018-07-11 富士電機株式会社 レーザ溶接機とそれを用いたレーザ溶接方法
CN105122446B (zh) 2013-09-30 2019-07-19 富士电机株式会社 半导体装置、半导体装置的组装方法、半导体装置用部件以及单位模块
JP2015119072A (ja) 2013-12-19 2015-06-25 富士電機株式会社 レーザ溶接方法、レーザ溶接治具、半導体装置
JP2016099127A (ja) 2014-11-18 2016-05-30 富士電機株式会社 パワー半導体モジュールの製造方法及びその中間組立ユニット
JP6634778B2 (ja) * 2015-11-06 2020-01-22 富士電機株式会社 半導体装置及びその製造方法
JP6350765B2 (ja) 2016-01-15 2018-07-04 富士電機株式会社 半導体装置
US10137789B2 (en) 2016-07-20 2018-11-27 Ford Global Technologies, Llc Signal pin arrangement for multi-device power module
US10340811B2 (en) 2016-11-28 2019-07-02 Ford Global Technologies, Llc Inverter switching devices with gate coils to enhance common source inductance
JP6786416B2 (ja) 2017-02-20 2020-11-18 株式会社東芝 半導体装置
JP6891621B2 (ja) * 2017-04-27 2021-06-18 富士電機株式会社 半導体装置及び半導体装置の製造方法
CN109727938A (zh) * 2017-10-31 2019-05-07 苏州固锝电子股份有限公司 整流桥式半导体器件
CN110164858B (zh) * 2018-02-16 2023-05-05 株式会社电装 半导体器件
JP6999807B2 (ja) * 2018-06-06 2022-01-19 三菱電機株式会社 半導体装置及び電力変換装置
JP7031521B2 (ja) * 2018-07-19 2022-03-08 株式会社デンソー 電力変換装置
DE102018214059A1 (de) * 2018-08-21 2020-02-27 Robert Bosch Gmbh Gehäuserahmen für ein Steuergerät, welcher zur elektrischen Außenkontaktierung eines Schaltungsträgers des Steuergeräts geeignet ist
WO2020208677A1 (ja) * 2019-04-08 2020-10-15 新電元工業株式会社 半導体装置
WO2021019682A1 (ja) * 2019-07-30 2021-02-04 東芝三菱電機産業システム株式会社 素子モジュール
WO2021029150A1 (ja) * 2019-08-13 2021-02-18 富士電機株式会社 半導体装置
DE112021002452T5 (de) 2020-10-14 2023-02-09 Rohm Co., Ltd. Halbleitermodul
DE212021000235U1 (de) * 2020-10-14 2022-05-19 Rohm Co., Ltd. Halbleitermodul
CN116825768B (zh) 2020-10-14 2024-02-23 罗姆股份有限公司 半导体模块
DE212021000239U1 (de) 2020-10-14 2022-06-07 Rohm Co., Ltd. Halbleitermodul

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04162641A (ja) * 1990-10-26 1992-06-08 Nec Corp レーザボンディング法
DE4130160A1 (de) * 1991-09-11 1993-03-25 Export Contor Aussenhandel Elektronische schaltung
US6826827B1 (en) * 1994-12-29 2004-12-07 Tessera, Inc. Forming conductive posts by selective removal of conductive material
JP3421747B2 (ja) * 1995-02-15 2003-06-30 セイコーエプソン株式会社 圧電発振器及び電圧制御発振器
JP3466329B2 (ja) * 1995-06-16 2003-11-10 三菱電機株式会社 半導体パワーモジュール
JP2936062B2 (ja) * 1996-11-11 1999-08-23 富士通株式会社 半導体装置の製造方法
US5879965A (en) * 1997-06-19 1999-03-09 Micron Technology, Inc. Plastic lead frames for semiconductor devices, packages including same, and methods of fabrication
US6054765A (en) * 1998-04-27 2000-04-25 Delco Electronics Corporation Parallel dual switch module
DE50013161D1 (de) * 1999-03-17 2006-08-24 Eupec Gmbh & Co Kg Leistungshalbleitermodul
JP3269815B2 (ja) * 1999-12-13 2002-04-02 富士通株式会社 半導体装置及びその製造方法
US6507264B1 (en) * 2000-08-28 2003-01-14 Littelfuse, Inc. Integral fuse for use in semiconductor packages
JP4540884B2 (ja) * 2001-06-19 2010-09-08 三菱電機株式会社 半導体装置
US7227240B2 (en) * 2002-09-10 2007-06-05 Semiconductor Components Industries, L.L.C. Semiconductor device with wire bond inductor and method
US6841858B2 (en) * 2002-09-27 2005-01-11 St Assembly Test Services Pte Ltd. Leadframe for die stacking applications and related die stacking concepts
JP2004128265A (ja) * 2002-10-03 2004-04-22 Toyota Industries Corp 半導体モジュールおよび板状リード
JP4007143B2 (ja) * 2002-10-09 2007-11-14 日産自動車株式会社 電子部品、電子部品の製造方法及び製造装置
JP4244760B2 (ja) 2003-07-29 2009-03-25 富士電機デバイステクノロジー株式会社 半導体装置
JP2005116702A (ja) 2003-10-06 2005-04-28 Fuji Electric Holdings Co Ltd パワー半導体モジュール
US7230321B2 (en) * 2003-10-13 2007-06-12 Mccain Joseph Integrated circuit package with laminated power cell having coplanar electrode
US7759775B2 (en) * 2004-07-20 2010-07-20 Alpha And Omega Semiconductor Incorporated High current semiconductor power device SOIC package
JP4453498B2 (ja) * 2004-09-22 2010-04-21 富士電機システムズ株式会社 パワー半導体モジュールおよびその製造方法
JP4581885B2 (ja) * 2005-07-22 2010-11-17 株式会社デンソー 半導体装置
US7511371B2 (en) * 2005-11-01 2009-03-31 Sandisk Corporation Multiple die integrated circuit package

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012025294A1 (de) * 2010-08-25 2012-03-01 Robert Bosch Gmbh Verfahren zur herstellung einer elektrischen schaltung und elektrischen schaltung
DE102012222879B4 (de) 2012-01-18 2023-05-04 Mitsubishi Electric Corporation Leistungshalbleitermodul und Verfahren zu seiner Herstellung
EP2916349A4 (de) * 2012-11-05 2016-08-31 Nsk Ltd Halbleitermodul
DE112013007243B4 (de) 2013-07-16 2023-10-05 Mitsubishi Electric Corporation Halbleitervorrichtung
DE102014212519B4 (de) 2013-08-27 2022-01-13 Mitsubishi Electric Corporation Halbleitervorrichtung
DE112018002403B4 (de) 2017-05-11 2024-05-02 Mitsubishi Electric Corporation Leistungsmodul, elektroenergie-umwandlungseinrichtung, sowie verfahren zum herstellen eines leistungsmoduls
EP3792961A4 (de) * 2018-05-08 2021-04-07 Mitsubishi Electric Corporation Verdrahtungselement und damit versehenes halbleitermodul
US11476224B2 (en) 2018-05-08 2022-10-18 Mitsubishi Electric Corporation Wiring member and semiconductor module including same
DE102019112979A1 (de) * 2019-05-16 2020-11-19 Infineon Technologies Ag Clip mit Verriegelungsausnehmung
US11728309B2 (en) 2019-05-16 2023-08-15 Infineon Technologies Ag Clip having locking recess for connecting an electronic component with a carrier in a package

Also Published As

Publication number Publication date
DE102007049481B4 (de) 2021-04-01
JP2008098585A (ja) 2008-04-24
US7705443B2 (en) 2010-04-27
US20080150102A1 (en) 2008-06-26
JP5076440B2 (ja) 2012-11-21

Similar Documents

Publication Publication Date Title
DE102007049481B4 (de) Verfahren zur Herstellung eines Leistungshalbleiterbauelementes
DE19601372B4 (de) Halbleitermodul
DE112012007339B3 (de) Halbleitermodul und Verfahren zur Herstellung des Halbleitermoduls
DE102009005650B4 (de) Elektronikmodul und Verfahren zur Herstellung eines Elektronikmoduls
DE112009000447B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102007006447B4 (de) Elektronisches Modul und Verfahren zur Herstellung des elektronischen Moduls
DE69635440T2 (de) Halbleiteranordnung mit einem Schaltungssubstrat und einem Gehäuse
DE102013103085B4 (de) Mehrfachchip-Leistungshalbleiterbauteil
DE102008051965B4 (de) Bauelement mit mehreren Halbleiterchips
DE102008025705B4 (de) Leistungshalbleitervorrichtung
DE102008060300B4 (de) Halbleitervorrichtung
DE102014111829B4 (de) Ein Halbleitermodul und ein Verfahren zu dessen Fabrikation durch erweiterte Einbettungstechnologien
DE102011003205B4 (de) Halbleitervorrichtungsmodul
DE102014116383A1 (de) Halbleitergehäuse umfassend ein transistor-chip-modul und ein treiber-chip-modul sowie verfahren zu dessen herstellung
DE112006003036T5 (de) Halbleiterchipgehäuse mit einem Leitungsrahmen und einem Clip sowie Verfahren zur Herstellung
AT514085A4 (de) Leistungsmodul
AT504250A2 (de) Halbleiterchip-packung und verfahren zur herstellung derselben
DE102009033321A1 (de) Leistungshalbleitervorrichtung
DE102017210589B4 (de) Halbleitervorrichtung
DE112018001741T5 (de) Halbleiteranordnung Verfahren zu dessen Herstellung undLeistungswandlervorrichtung
DE112017007415T5 (de) Halbleiterbauelement, Verfahren zur Herstellung desselben und Leistungswandlervorrichtung
DE102016000264B4 (de) Halbleiterchipgehäuse, das sich lateral erstreckende Anschlüsse umfasst, und Verfahren zur Herstellung desselben
DE3406528A1 (de) Leistungshalbleitermodul
DE102013219959B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE112016005807T5 (de) Halbleitereinheit und Verfahren zur Herstellung derselben

Legal Events

Date Code Title Description
8127 New person/name/address of the applicant

Owner name: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

R082 Change of representative

Representative=s name: MERH-IP MATIAS ERNY REICHL HOFFMANN, 80336 MUENCHE

Representative=s name: MERH-IP MATIAS ERNY REICHL HOFFMANN, DE

R012 Request for examination validly filed

Effective date: 20140613

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final