DE102007054519A1

DE102007054519A1 - Elektronische Schaltung und zeitlich fortlaufend arbeitender Delta-Sigma-Modulator

Info

Publication number: DE102007054519A1
Application number: DE102007054519A
Authority: DE
Inventors: Seung-Tak Suwon Ryu
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2006-11-07
Filing date: 2007-11-06
Publication date: 2008-05-29
Also published as: FR2928506A1; KR100804645B1; US20080055141A1; US7567193B2; CN101179275A

Abstract

Eine elektronische Schaltung umfasst einen Digital-Analog-Wandler (31) und einen aktiven Integrierer (11). Der Digital-Analog-Wandler (31) wandelt eine digitale Ausgabe der elektronischen Schaltung in ein analoges Signal und koppelt das analoge Signal zurück. Der aktive Integrierer (11) umfasst einen Operationsverstärker (111) mit einem ersten Eingangsanschluss, der ein aus einem Eingangssignal und dem rückgekoppelten analogen Signal summiertes Signal empfängt, und einen zweiten Eingangsanschluss, welcher eine Referenzspannung empfängt. Der Analog-Digital-Wandler (31) umfasst einen Kopplungskondensator (Cc), erste Schalter (SD1, SD2), wenigstens eine Stromquelle (32, 33), zweite Schalter (Sc1, Sc2) und einen dritten Schalter (Sc3).

Description

Die vorliegende Erfindung betrifft eine elektronische Schaltung und einen zeitlich fortlaufend arbeitenden Delta-Sigma-Modulator und speziell eine elektronische Schaltung mit einer Digital-Analog-Wandlung-Rückkopplungsschleife und insbesondere einen zeitlich fortlaufend arbeitenden Delta-Sigma-Modulator (continuous time delta-sigma modulator – CTDSM) mit einer Digital-Analog-Wandlung-Rückkopplungsschleife und eine elektronische Schaltung, welche den CTDSM enthält.
Ein Delta-Sigma-Modulator (DSM) liefert eine hochgenaue Modulation mit geringem Rauschen und findet weit verbreitete Verwendung in High-End-Audiosystemen, Kommunikationssystemen und Präzisionsmessgeräten.
1 ist ein Blockdiagramm zur Darstellung der Architektur eines allgemeinen DSM.
Bezugnehmend auf 1 umfasst der CTDSM 10 einen Integrierer 11, einen Quantisierer 12 und einen Rückkopplungs-Digital-Analog-Wandler (DAC) 13. Ein Eingangssignal V_IN kann ein unsymmetrisches Signal sein oder das Eingangssignal V_IN kann ein differentielles Signal sein. Ein Eingangswiderstand R_IN kann in der Eingangsstufe enthalten sein. Die Architektur des CTDSM kann entsprechend einer Ordnung des CTDSM oder der Art des Eingangssignals V_IN modifiziert sein.
Ein zeitlich diskret arbeitender Delta-Sigma-Modulator (DTDSM) (nicht gezeigt) weist eine zu dem CTDSM 10 vergleichbare Architektur auf und der DTDSM wird weitläufig zusammen mit dem CTDSM 10 verwendet. Ein Integrierer (nicht gezeigt) des DTDSM empfängt einen diskreten Eingangspuls während der Integrierer 11 des CTDSM 10 ein analoges Eingangssignal empfängt, das sich fortlaufend in Abhängigkeit von der Zeit verändert.
Der CTDSM 10 integriert das analoge Eingangssignal und somit kann der CTDSM 10 weniger strenge Anforderungen aufweisen als der DTDSM, beispielsweise eine Einschwingzeit, während der sich eine Ausgabe eines Operationsverstärkers 111 in dem Integrierer 11 einschwingt. Zusätzlich ist bei dem CTDSM 10 möglicherweise kein Anti-Aliasing-Filter erforderlich, er kann mit einer niedrigeren Ordnung implementiert werden, und er kann einen geringeren Leistungsverbrauch als der DTDSM aufweisen.
Der Integrierer 11 integriert eine Summe eines Eingangsstromes I_IN und eines analog umgewandelten Rückkopplungssignals I_F. Der Eingangsstrom I_IN entspricht dem Eingangssignal V_IN, das durch den Eingangswiderstand R_IN geteilt wurde. Die Antwortcharakteristik des CTDSM 10 ist proportional zu der Linearität des Integrierers 11. Der Integrierer 11 ist beispielsweise eine aktive RC-Konfiguration, welche den Operationsverstärker 111 und einen Kondensator C_I verwendet.
Der Quantisierer 12 quantisiert eine Ausgabe des Integrierers 11 und stellt die quantisierte Ausgabe als eine digitale Ausgabe Q bereit. Der Rückkopplung-DAC 13 empfängt die digitale Ausgabe Q und wandelt die digitale Ausgabe Q in das analoge Rückkopplungssignal I_F um.
Das analog umgewandelte Rückkopplungssignal I_F wird in einem Summierknoten N_SUM mit dem Eingangsstrom I_IN summiert und das summierte Signal wird an den Integrierer 11 gelegt.
Der Rückkopplung-DAC 13 kann mit unterschiedlichen Konfigurationen implementiert sein und die grundlegende Aufgabe des Rückkopplung-DAC 13 besteht darin, den analogen Rückkopplungsstrom I_F entsprechend der digitalen Ausgabe Q des Quantisierers 12 an dem Summierknoten N_SUM bereitzustellen. Der Rückkopplung-DAC 13 kann mit einem Strom-DAC (I-DAC) oder mit einem Schaltkompensator-DAC (SC-DAC) implementiert sein. Der I-DAC umfasst Stromquellen und liefert einen analogen Strom, indem er Ausgaben der Stromquellen kombiniert. Der SC-DAC umfasst Stromquellen, Schalter sowie einen Kondensator und steuert den analogen Strom durch Liefern von Ladungen oder durch Aufnehmen von Ladungen bei jedem Takt.
2A ist ein Blockdiagramm zur Darstellung des Eingangsteils des CTDSM in 1, bei dem der Rückkopplung-DAC 13 in 1 mit einem I-DAC 13a implementiert ist. Der Eingangsteil umfasst den Eingangswiderstand R_IN, den Integrierer 11 und den Rückkopplung-DAC 13. Der Rückkopplung-DAC 13 in 1 ist in 2A mit dem I-DAC 13a implementiert.
Bezugnehmend auf 2A umfasst der I-DAC 13a eine erste und eine zweite Stromquelle 21 bzw. 22. Die erste Stromquelle 21 und die zweite Stromquelle 22 sind jeweils über einen ersten Schalter S1 bzw. einen zweiten Schalter S2 mit dem Summierknoten N_SUM verbunden oder von diesem getrennt in Abhängigkeit von der digitalen Ausgabe Q des Quantisierers 12. Der I-DAC 13a liefert während eines Zyklus oder einem hal ben Zyklus der digitalen Ausgabe Q den Rückkopplungsstrom I_F entsprechend der digitalen Ausgabe Q zu dem Summierknoten N_SUM.
2B ist ein Blockdiagramm zur Darstellung des Eingangsteils des CTDSM in 1, bei dem der Rückkopplung-DAC 13 in 1 mit dem SC-DAC 13b implementiert ist.
Bezugnehmend auf 2B sind ein erster Ladeschalter S_C1, ein zweiter Ladeschalter S_C2 und ein dritter Ladeschalter S_C3 sowie ein erster und ein zweiter Entladeschalter S_D1 bzw. S_D2 mit einem ersten und einem zweiten Anschluss eines geschalteten Kondensators C_S verbunden. Der erste und der zweite Ladeschalter S_C1 bzw. S_C2 verbinden eine erste und eine zweite Spannungsquelle 23, 24 mit dem geschalteten Kondensator C_S und der dritte Ladeschalter S_C3 verbindet den geschalteten Kondensator C_S mit dem Summierknoten N_SUM. Der erste und der zweite Entladeschalter S_D1, S_D2 werden in Abhängigkeit von einem ersten Steuersignal Φ1 eingeschaltet. Der erste Ladeschalter S_C1 oder der zweite Ladeschalter S_C2 und der dritte Ladeschalter S_C3 werden in Abhängigkeit von einem zweiten Steuersignal Φ2 in Abhängigkeit von der digitalen Ausgabe Q eingeschaltet und die erste Spannungsquelle 23 oder die zweite Spannungsquelle 24 ist mit dem Summierknoten N_SUM durch den geschalteten Kondensator C_S verbunden. Wenn die erste Spannungsquelle 23 oder die zweite Spannungsquelle 24 in Abhängigkeit von dem zweiten Steuersignal Φ2 mit dem geschalteten Kondensator C_S verbunden ist, wird der geschaltete Kondensator C_S schnell aufgeladen. Daher tritt während der anfänglichen Ladeoperation ein impulsartiger Strom auf.
Die Gesamtmenge an Ladungen, die zu dem Integrierungskondensator C_I geliefert wird, ist in den beiden Fällen gemäß 2A und 2B dieselbe, da in beiden Fällen eine Ladungsmenge entsprechend der digitalen Ausgabe Q geliefert wird.
2C ist ein Graph zur Darstellung von Stromänderungen in Abhängigkeit von der Zeit in dem I-DAC in 2A und in dem SC-DAC in 2B. Bezugnehmend auf 2C ist der Strom des I-DAC relativ klein und konstant, während der Strom des SC-DAC anfänglich seinen Spitzenwert erreicht und anschließend abfällt, um seinen Endwert zu erreichen, der sogar noch kleiner ist.
Da der Strom des DAC 13 (I-DAC 13a oder SC-DAC 13b) an den Integrierer 11 angelegt wird, steht der Strom des DAC in engem Zusammenhang mit der Stromtreibefähigkeit des Operationsverstärkers 111, der in dem Integrierer 11 enthalten ist. Im Falle des I-DAC wird ein relativ kleiner, konstanter Strom geliefert und somit kann der Operationsverstärker eine relativ geringe Stromtreibefähigkeit aufweisen und verbraucht in einer realen Implementierung eine geringe Leistungsmenge. Im Falle des SC-DAC wird jedoch anfänglich ein großer Strom geliefert und somit kann der Operationsverstärker eine große Stromtreibefähigkeit aufweisen und verbraucht in einer reellen Implementierung eine große Leistungsmenge.
Rauschen, z. B. in Form von Schwankungen (Jitter), kann in einem Taktsignal zum Steuern der Schalter auftreten. Im Falle des I-DAC 13a wird im letzten Teil des Zyklus der digitalen Ausgabe ein konstanter Strom geliefert und somit werden proportional zu der Schwankung positive Ladungen geliefert, welche einen rauschbedingten Fehler vergrößern. Andererseits wird im Falle des SC-DAC 13b im letzten Teil des Zyklus der digitalen Ausgabe ein sehr kleiner Strom geliefert, so dass der Fehler trotz der Schwankung unbeachtlich sein kann.
Wenn – wie oben beschrieben – der Rückkopplung-DAC 13 mit dem herkömmlichen I-DAC 13a oder dem SC-DAC 13b implementiert ist, reagiert der CTDSM 10 im Falle einer Verwendung des I-DAC 13a zur Verringerung der Leistungsaufnahme empfindlich auf Schwankungen oder der CTDSM verbraucht viel Leistung im Falle einer Verwendung des SC-DAC 13b, welcher robust gegenüber Schwankungen ist.
Um diese Probleme zu lösen, wurde eine Architektur vorgeschlagen, welche den SC-DAC verwendet und einen Widerstand zwischen dem geschalteten Kondensator und dem Summierknoten einfügt. Die vorgeschlagene Architektur beschränkt jedoch nicht nur das anfängliche Anwachsen, sondern auch das letztendliche Abnehmen des Stromes, so dass der CTDSM gegenüber Schwankungen empfindlich wird.
Der Erfindung liegt das technische Problem zugrunde, eine elektronische Schaltung und einen zeitlich fortlaufend arbeitenden Delta-Sigma-Modulator anzugeben, die gegenüber Schwankungen robust sind und die Anforderungen an die Stromtreibefähigkeit reduzieren.
Die Erfindung löst das Problem mittels einer elektronischen Schaltung mit den Merkmalen des Patentanspruchs 1 oder des Patentanspruchs 2 und mittels eines zeitlich fortlaufend arbeitenden Delta-Sigma-Modulators mit den Merkmalen des Patentanspruchs 10.
Vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben, deren Wortlaut hiermit in die Beschreibung aufgenommen wird, um unnötige Textwiederholungen zu vermeiden.
Einige beispielhafte Ausgestaltungen der vorliegenden Erfindung schaffen eine selbstabschaltende Stromquelle und einen Strom-Digital-Analog-Wandler (I-DAC), welcher die selbstabschaltende Stromquelle verwendet.
Beispielhafte Ausgestaltungen der vorliegenden Erfindung schaffen einen zeitlich fortlaufend arbeitenden Delta-Sigma-Modulator (CTDSM), der einen selbstabschaltenden I-DAC aufweist.
Einige beispielhafte Ausgestaltungen der vorliegenden Erfindung schaffen eine elektronische Schaltung, die einen selbstabschaltenden I-DAC in einer Rückkopplungsschleife enthält.
In beispielhaften Ausgestaltungen der vorliegenden Erfindung umfasst eine elektronische Schaltung einen DAC und einen aktiven Integrierer. Der DAC wandelt eine digitale Ausgabe in ein analoges Signal und koppelt das analoge Signal zurück. Der aktive Integrierer enthält einen Operationsverstärker mit einem ersten Eingangsanschluss, der ein summiertes Signal aus einem Eingangssignal und dem analogen Rückkopplungssignal empfängt, und mit einem zweiten Eingangsanschluss, der eine Referenzspannung empfängt. Der DAC enthält einen Kopplungskondensator, erste Schalter, wenigstens eine Stromquelle, zweite Schalter und einen dritten Schalter. Die ersten Schalter verbinden einen ersten bzw. einen zweiten Anschluss des Kopplungskondensators mit der Referenzspannung in Abhängigkeit von einem ersten Steuersignal. Die wenigstens eine Stromquelle erzeugt einen Strom, der konstant ist, wenn eine Spannungsdifferenz von zwei Anschlüssen der Stromquelle größer als ein Referenzwert ist. Der Strom nimmt ab, wenn die Spannungsdifferenz der beiden Anschlüsse kleiner als der Referenzwert ist. Die zweiten Schalter verbinden selektiv den zweiten Anschluss des Kopplungskondensators mit der Stromquelle in Abhängigkeit von einem zweiten Steuersignal und der digitalen Ausgabe. Das zweite Steuersignal besitzt eine nicht überlappende aktive Periode bezogen auf das erste Steuersignal. Der dritte Schalter verbindet den ersten Anschluss des Kopplungskondensators mit dem ersten Eingangsanschluss des Operationsverstärkers in Abhängigkeit von dem zweiten Steuersignal.
Beispielhafte Ausgestaltungen der vorliegenden Erfindung schaffen eine elektronische Schaltung, die einen Kopplungskondensator, erste Schalter, wenigstens eine Stromquelle, zweite Schalter, einen Operationsverstärker und einen dritten Schalter umfasst. Die ersten Schalter verbinden einen ersten bzw. einen zweiten Anschluss des Kopplungskondensators mit einer Referenzspannung in Abhängigkeit von dem ersten Steuersignal. Die wenigstens eine Stromquelle erzeugt einen Strom, der konstant ist, wenn eine Spannungsdifferenz der beiden Anschlüsse der Stromquelle größer ist als ein Referenzwert, und der Strom nimmt ab, wenn die Spannungsdifferenz der beiden Anschlüsse kleiner als der Referenz ist. Die zweiten Schalter verbinden selektiv den zweiten Anschluss des Kopplungskondensators mit der Stromquelle in Abhängigkeit von einem zweiten Steuersignal und der digitalen Ausgabe und das zweite Steuersignal weist eine nicht überlappende aktive Periode bezogen auf das erste Steuersignal auf. Der Operationsverstärker hat einen ersten und zweiten Eingangsanschluss und der zweite Eingangsanschluss ist mit der Referenzspannung gekoppelt. Der dritte Schalter verbindet den ersten Anschluss des Kopplungskondensators mit dem ersten Eingangsanschluss des Operationsverstärkers in Abhängigkeit von dem zweiten Steuersignal.
Gemäß beispielhafter Ausgestaltungen der vorliegenden Erfindung umfasst ein CTDSM einen aktiven Integrierer, einen Quantisierer und einen Digital-Analog-Wandler (DAC). Der aktive Integrierer umfasst einen Operationsverstärker mit einem ersten Eingangsanschluss, der ein summiertes Signal aus einem Eingangssignal und einem analogen Rückkopplungssignal empfängt, und mit einem zweiten Eingangsanschluss, der eine Referenzspannung empfängt. Der Quantisierer erzeugt eine digitale Ausgabe basierend auf einer Ausgabe des aktiven Integrierers. Der DAC wandelt die digitale Ausgabe in das analoge Rückkopplungssignal. Der DAC umfasst einen Kopplungskondensator, erste Schalter, wenigstens eine Stromquelle, zweite Schalter und einen dritten Schalter.
Die ersten Schalter verbinden den ersten bzw. den zweiten Anschluss des Kopplungskondensators mit der Referenzspannung in Abhängigkeit von einem ersten Steuersignal. Die wenigstens eine Stromquelle erzeugt einen Strom, der konstant ist, wenn eine Spannungsdifferenz zwischen zwei Anschlüssen der Stromquelle größer ist als ein Referenzwert, und einen Strom, der abnimmt, wenn die Spannungsdifferenz der beiden Anschlüsse kleiner ist als der Referenzwert. Die zweiten Schalter verbinden selektiv den zweiten Anschluss des Kopplungskondensators mit der Stromquelle in Abhängigkeit von einem zweiten Steuersignal und der digitalen Ausgabe und das zweite Steuersignal weist eine nicht überlappende aktive Periode bezogen auf das erste Steuersignal auf. Der dritte Schalter verbindet einen ersten Anschluss des Kopplungskondensators mit dem ersten Eingangsanschluss des Operationsverstärkers in Abhängigkeit von dem zweiten Steuersignal.
Auf diese Weise können der CTDSM und die elektronische Schaltung, welche den CTDSM enthält, einen verringerten Leistungsverbrauch aufweisen.
Vorteilhafte Ausgestaltungen der Erfindung, die nachfolgend detailliert beschrieben sind, sowie zur Erleichterung des Verständnisses der Erfindung erläuterte Ausgestaltungen des Standes der Technik sind in den Zeichnungen dargestellt. Es zeigt/zeigen:
1 ein Blockschaltbild zur Darstellung der Architektur eines allgemeinen DSM;
2A und 2B Blockschaltbilder zur Darstellung eines I-DAC bzw. eines SC-DAC zur Verwendung in dem Eingangsteil des CTDSM gemäß 1;
2C einen Graph zur Darstellung von Stromänderungen in Abhängigkeit von der Zeit in dem I-DAC gemäß 2A und in dem SC-DAC gemäß 2B;
3 ein Schaltungsdiagramm zur Darstellung eines Eingangsteils eines CTDSM, der einen selbstabschaltenden I-DAC gemäß einer beispielhaften Ausgestaltung der vorliegenden Erfindung enthält;
4A einen Graph zur Darstellung einer Stromcharakteristik des selbstabschaltenden I-DAC gemäß 3;
4B einen Graph zur Darstellung von Spannungen des Summierknotens und des ersten Knotens des CTDSM gemäß 3; und
5 ein Schaltungsdiagramm zur Darstellung eines Eingangsteils eines CTDSM, der einen selbstabschaltenden I-DAC aufweist, gemäß einer beispielhaften Ausgestaltung der vorliegenden Erfindung.
3 ist ein Schaltungsdiagramm zur Darstellung eines Eingangsteils eines zeitlich fortlaufend arbeitenden Delta-Sigma-Modulators (CTDSM), der einen selbstabschaltenden Strom-Digital-Analog-Wandler (I-DAC) gemäß einer beispielhaften Ausgestaltung der vorliegenden Erfindung aufweist.
Bezugnehmend auf 3 kann der selbstabschaltende I-DAC 31 Teil einer Rückkopplungsschleife des CTDSM sein (nicht gezeigt) und liefert ein Rückkopplungsstromsignal I_F zu einem Summierknoten N_SUM gemäß einer digitalen Ausgabe Q. Ein Eingangsstrom I_IN entsprechend einem Eingangssignal V_IN, der durch einen Eingangswiderstand R_IN fließt, wird mit dem Rückkopplungssignal I_F in dem Summierknoten N_SUM summiert und der summierte Strom wird in einem Integrierungskondensator C_I integriert. Ein aktiver Integrierer 11 kann den Integrierungskondensator C_I und einen Operationsverstärker 111 enthalten, so dass ein Eingangsanschluss des Operationsverstärkers 111 direkt oder virtuell mit einer Referenzspannung verbunden ist.
Beispielsweise kann der selbstabschaltende I-DAC 31 zur Vereinfachung der Betrachtung als ein Ein-Bit-DAC angesehen werden. Der selbstabschaltende I-DAC 31 kann eine erste und eine zweite Strom quelle 32, 33, einen ersten und einen zweiten Entladeschalter S_D1, S_D2, einen ersten, einen zweiten und einen dritten Ladeschalter S_C1, S_C2, S_C3 und einen Kopplungskondensator C_C enthalten.
Der Abschalte-I-DAC 31 kann derart ausgebildet sein, dass der Kopplungskondensator C_C zwischen die erste und die zweite Stromquelle 32, 33 einerseits und den Summierknoten N_SUM andererseits eingesetzt ist. Obwohl der selbstabschaltende I-DAC 31 ähnlich dem SC-DAC in 2B erscheint, arbeitet der selbstabschaltende I-DAC 31 anders als der SC-DAC in 2B. Während der in 2B dargestellte geschaltete Kondensator C_S des SC-DAC als ein äquivalenter Widerstand arbeitet, indem er basierend auf einem schnellen Umschalten Ladungen liefert, arbeitet der Kopplungskondensator C_C in 3 derart, dass Spannungen eines ersten Knotens N1 und eines zweiten Knotens N2 voneinander verschieden sind.
Die digitale Ausgabe Q des CTDSM kann ein Ein-Bit- oder ein Multi-Bit-Digitalsignal sein. Die erste Stromquelle 32 und die zweite Stromquelle 33 erzeugen einen ersten Strom I1 bzw. einen zweiten Strom I2 entsprechend Logikwerten „Null" und „Eins" der Bits der digitalen Ausgabe Q. Der erste und der zweite Strom I1, I2 können denselben Betrag aufweisen, jedoch mit unterschiedlichen Vorzeichen. Die erste Stromquelle 32 und die zweite Stromquelle 33 erzeugen den ersten Strom I1 bzw. den zweiten Strom I2, welche konstant sind, wenn Spannungsdifferenzen zwischen zwei Anschlüssen der ersten und der zweiten Stromquelle 32, 33 größer sind als ein Referenzwert. Die erste Stromquelle 32 und die zweite Stromquelle 33 erzeugen den ersten Strom I1 bzw. den zweiten Strom I2, welche abnehmen, wenn die Spannungsdifferenzen zwischen den beiden Anschlüssen der ersten und der zweiten Stromquelle 32, 33 kleiner sind als der Referenzwert. Durch Steuern einer Zeitdauer, wenn die Spannungsdifferenz der beiden Anschlüsse der ersten und der zweiten Stromquelle 32, 33 den Referenzwert erreicht, können die erste Stromquelle 32 und die zweite Stromquelle 33 sehr robust in ihrer Unanfälligkeit gegenüber Schwankungen sein.
Der erste und der zweite Ladeschalter S_C1, S_C2 verbinden die erste Stromquelle 32 bzw. die zweite Stromquelle 33 mit dem Kopplungskondensator C_C in dem ersten Knoten N1 und der dritte Ladeschalter S_C3 verbindet den Kopplungskondensator C_C mit dem Summierknoten N_SUM in dem zweiten Knoten N2.
Der erste und der zweite Entladeschalter S_D1, S_D2 werden eingeschaltet in Abhängigkeit von einem ersten Steuersignal Φ1, welches eine erste Phase aufweist, und somit haben die beiden Anschlüsse des Kopplungskondensators C_C, das heißt der erste Knoten N1 und der zweite Knoten N2 dieselbe Referenzspannung, um zu bewirken, dass alle Ladungen in dem Kopplungskondensator C_C entladen werden. Zu diesem Zeitpunkt wird der dritte Ladeschalter S_C3 in Abhängigkeit von einem zweiten Steuersignal Φ2 ausgeschaltet und somit ist der Kopplungskondensator C_C elektrisch von dem Summierknoten N_SUM und der ersten sowie der zweiten Stromquelle 32, 33 getrennt. Der Summierknoten N_SUM ist mit einem negativen Eingangsanschluss des Operationsverstärkers 111 verbunden, welcher in dem aktiven Integrierer 11 enthalten ist. Ein positiver Eingangsanschluss des Operationsverstärkers 111 ist mit der Referenzspannung verbunden, so dass sich der Summierknoten N_SUM auch auf der Referenzspannung befindet.
Nachdem die Spannungen der beiden Anschlüsse des Kopplungskondensators C_C zu der Referenzspannung wurden, wird der erste Ladeschalter S_C1 oder der zweite Ladeschalter S_C2 eingeschaltet oder geschlossen und der dritte Ladeschalter S_C3 wird eingeschaltet oder geschlossen in Abhängigkeit von einem zweiten Steuersignal Φ2, welches eine zweite Phase aufweist, wodurch bewirkt wird, dass die erste Stromquelle 32 oder die zweite Stromquelle 33 durch den Kopplungs kondensator C_C mit dem Summierknoten N_SUM verbunden ist. Zu diesem Zeitpunkt werden der erste und der zweite Entladeschalter S_D1, S_D2 in Abhängigkeit von dem ersten Steuersignal Φ1 ausgeschaltet oder geöffnet.
Wenn das zweite Steuersignal Φ2 aktiviert ist, fließt der erste Strom I1 oder der zweite Strom I2 durch den ersten Knoten N1 und somit erhöht oder verringert sich die Spannung des ersten Knotens N1 schrittweise entsprechend dem Vorzeichen des fließenden Stromes. Die Spannung des zweiten Knotens N2 oder des Summierknotens N_SUM wird jedoch auf der Referenzspannung gehalten, da der zweite Knoten N2 oder der Summierknoten N_SUM virtuell mit der Referenzspannung verbunden ist. Wenn die Spannungsdifferenz der beiden Anschlüsse der ersten Stromquelle 32 oder der zweiten Stromquelle 33 kleiner ist als der Referenzwert, nimmt der erste Strom I1 oder der zweite Strom I2 ab. Wenn daher die Spannungsdifferenzen der ersten Stromquelle 32 und der zweiten Stromquelle 33 hinreichend lange, bevor das zweite Steuersignal Φ2 deaktiviert wird, so eingestellt werden, dass sie kleiner als ein Referenzwert sind, kann der selbstabschaltende I-DAC 31 die Fehler aufgrund von Schwankungen in dem Fall minimieren, dass das zweite Steuersignal Φ2 starke Schwankungen aufweist.
Unmittelbar nachdem das zweite Steuersignal Φ2 angelegt wird, weisen die beiden Anschlüsse des Kopplungskondensators C_C die Referenzspannung auf. In diesem Fall wird der erste Strom I1 oder der zweite Strom I2 unter Zwang von dem ersten Knoten N1 an den Kopplungskondensator C_C angelegt und somit fließt ein Rückkopplungsstrom I_F entsprechend dem ersten Strom I1 oder dem zweiten Strom I2 von dem Summierknoten N_SUM zu dem Kopplungskondensator C_C.
Der selbstabschaltende I-DAC 31 erzeugt den Rückkopplungsstrom I_F mit demselben Betrag oder derselben Stärke wie der erste Strom I1 oder der zweite Strom I2 und liefert den erzeugten Rückkopplungsstrom I_F zu dem Summierknoten N_SUM. Der selbstabschaltende I-DAC 31 kann anfänglich den Rückkopplungsstrom I_F mit einem konstanten Betrag liefern und schaltet den Rückkopplungsstrom I_F selbständig ab, bevor das zweite Steuersignal Φ2 deaktiviert wird.
4A ist ein Graph zur Darstellung einer Stromcharakteristik des selbstabschaltenden I-DAC gemäß 3 und 4B ist ein Graph zur Darstellung von Spannungen des Summierknotens und des ersten Knotens in der Schaltung gemäß 3.
Der erste Strom I1 und der zweite Strom I2, die durch die erste Stromquelle 32 bzw. durch die zweite Stromquelle 33 geliefert werden, haben unterschiedliche Vorzeichen, jedoch haben der erste Strom I1 und der zweite Strom I2 im Wesentlichen dieselben Eigenschaften. Deshalb wird nachfolgend nur der erste Strom I1 beschrieben und auf wiederholte Beschreibungen des zweiten Stroms I2 wird verzichtet.
Bezugnehmend auf 4A sind relative Wellenformen des zweiten Steuersignals Φ2 und des ersten Stroms I1 dargestellt. Das zweite Steuersignal Φ2 wird von einer Referenzzeit t0 bis zu einer Endzeit t1 aktiviert. Der erste Strom I1 wird während eines ersten Intervalls von der Referenzzeit t1 bis zu einer Abschaltezeit tc auf einem konstanten Wert gehalten und nimmt während eines zweiten Intervalls von der Abschaltezeit tc bis zu der Endzeit t1 ab.
Der selbstabschaltende I-DAC 31 in 3 ist derart ausgebildet, dass der Kopplungskondensator C_C zusätzlich mit umfasst ist, verglichen mit dem herkömmlichen I-DAC gemäß 2, und der Rückkopplungsstrom I_F hat dieselbe Wellenform wie der erste Strom I1 von der ersten Stromquelle 32 oder der zweiten Stromquelle 33. Dies bedeutet, dass der Rückkopplungsstrom I_F anfänglich einen konstanten Betrag aufweist und schnell abnimmt, bevor der Zyklus des zweiten Steuersignals Φ2 endet.
Im Betrieb des selbstabschaltenden I-DAC 31 ist die Gesamtmenge der gelieferten Ladungen von großer Bedeutung. Das Liefern von Ladungen wird just im Moment der Aktivierung des zweiten Steuersignals Φ2 ausgelöst und somit werden die Schwankungen zum Startzeitpunkt des zweiten Steuersignals Φ2 trivial. Bei der herkömmlichen Technik können die Schwankungen zum Endzeitpunkt des zweiten Steuersignals Φ2 gemäß 2C beispielsweise die gelieferte Ladungsmenge verändern und somit eine große Auswirkung auf den Betrieb des I-DAC haben. Wenn dagegen der selbstabschaltende I-DAC in 3 gemäß einer beispielhaften Ausgestaltung der vorliegenden Erfindung verwendet wird, ist der Betrag des Rückkopplungsstroms I_F sehr klein oder im Wesentlichen Null und die Schwankungen haben nur wenig Auswirkung auf den Betrieb des selbstabschaltenden I-DAC. Des Weiteren wird der Rückkopplungsstrom I_F zu dem Operationsverstärker 111 geliefert, der in dem aktiven Integrierer 11 enthalten ist. Daher benötigt der Operationsverstärker 111 keine große Stromtreibefähigkeit.
Wenn der Betrag des Rückkopplungsstroms I_F im Wesentlichen Null wird, bevor das zweite Steuersignal Φ2 durch Steuern der Abschaltezeit tc deaktiviert wird, haben die Schwankungen keine Auswirkungen auf den Betrieb.
Bezugnehmend auf 4B werden die beiden Anschlüsse des Kopplungskondensators C_C genau in dem Zeitpunkt der Referenzzeit t0 mit der Referenzspannung verbunden und der erste Knoten N1 weist zu der Referenzzeit t1 die Referenzspannung V_R auf. Der Summierknoten N_SUM oder der zweite Knoten N2 ist mit dem negativen Eingangsanschluss des Operationsverstärkers 111 verbunden und der positive Eingangsanschluss weist die Referenzspannung V_R auf. Aus diesem Grund weist der Summierknoten N_SUM oder der zweite Knoten N2 die Referenzspannung V_R auf. Nach der Referenzzeit t1 wird die Spannung V_SUM des Summierknotens N_SUM auf der Referenzspannung V_R gehalten, während eine Spannung V_N1 des ersten Knotens N1 schrittweise abnimmt. Die Spannung V_N1 des ersten Knotens N1 nimmt weiter ab und ist zum Abschaltzeitpunkt tc niedriger als ein Referenzwert. Wenn der Betrag des ersten Stroms I1 nach der Abschaltzeit tc abnimmt, sinkt die Spannung V_N1 des ersten Knotens N1 langsamer als zuvor und nähert sich dem Wert Null.
Obwohl dies in 4B nicht dargestellt ist, nimmt die Spannung V_N1 des ersten Knotens N1 schrittweise zu, wenn der erste Strom das umgekehrte Vorzeichen aufweist.
5 ist ein Schaltungsdiagramm zur Darstellung eines Eingangsteils eines zeitlich fortlaufend arbeitenden Delta-Sigma-Modulators (CTDSM), der einen selbstabschaltenden I-DAC gemäß einer beispielhaften Ausgestaltung der vorliegenden Erfindung aufweist.
Bezugnehmend auf 5 bildet ein selbstabschaltender I-DAC 35 eine Rückkopplungsschleife des CTDSM (nicht dargestellt), genau wie der selbstabschaltende I-DAC 31 eine Rückkopplungsschleife in der Schaltung gemäß 3 bildet. Der selbstabschaltende I-DAC 35 liefert den Rückkopplungsstrom I_F zu dem Summierknoten N_SUM gemäß der digitalen Ausgabe Q des CTDSM. Der Eingangsstrom I_IN wird mit dem Rückkopplungsstrom I_F in dem Summierknoten N_SUM summiert und der summierte Strom wird in dem Integrierungskondensator C₁ integriert.
Beispielsweise kann der selbstabschaltende I-DAC 35 zur Vereinfachung der Erläuterung als ein Ein-Bit-DAC angesehen werden. Der selbstabschaltende I-DAC 35 kann eine erste Stromquelle 32 und eine zweite Stromquelle 33, einen ersten Entladeschalter S_D1 und einen zwei ten Entladeschalter S_D2, einen ersten, einen zweiten und einen dritten Ladeschalter S_C1, S_C2 und S_C3 sowie einen Kopplungskondensator C_C umfassen. Die erste Stromquelle 32 und die zweite Stromquelle 33 umfassen einen ersten Transistor MN bzw. einen zweiten Transistor MP. Wenn ein Drain-Strom I_D1 und I_D2 des ersten Transistors MN bzw. des zweiten Transistors MP einem ersten Strom I1 bzw. einem zweiten Strom I2 entspricht, entspricht der erste Strom I1 und der zweite Strom I2 einer logischen „Null" bzw. einer logischen „Eins" der digitalen Ausgabe Q. Der erste Transistor MN kann ein n-Typ-Metalloxidhalbleiter(NMOS)-Transistor sein und der zweite Transistor MP kann ein p-Typ-Metalloxidhalbleiter(PMOS)-Transistor sein. Der erste Transistor MN und der zweite Transistor MP sind mit Gate-Source-Spannungen V_NB bzw. V_PB vorgespannt, welche ausreichen, um den ersten Transistor MN und den zweiten Transistor MP einzuschalten. Die hohe Leistungsversorgungsspannung VDD ist höher als die Referenzspannung und die niedrige Leistungsversorgungsspannung VSS ist niedriger als die Referenzspannung.
Wie unter Bezugnahme auf 3 beschrieben, werden der erste Entladeschalter S_D1 und der zweite Entladeschalter S_D2 in Abhängigkeit von einem ersten Steuersignal Φ1 eingeschaltet, das eine erste Phase aufweist, und somit haben zwei Anschlüsse des Kopplungskondensators C_C, das heißt der erste Knoten N1 und der zweite Knoten N2 dieselbe Referenzspannung, wodurch bewirkt ist, dass alle auf den Kopplungskondensator C_C geladenen Ladungen entladen werden. Der Summierknoten N_SUM weist die Referenzspannung auf. Die Referenzspannung hat einen Betrag, der zum Betreiben eines MOS-Transistors, das heißt des ersten Transistors MN oder des zweiten Transistors MP in einem Sättigungsmodus ausreicht. Zu diesem Zeitpunkt wird der dritte Ladeschalter S_C3 in Abhängigkeit von einem zweiten Steuersignal Φ2 ausgeschaltet oder geöffnet und somit ist der Kopplungskondensator C_C elekt risch von dem Summierknoten N_SUM und der ersten Stromquelle 32 sowie der zweiten Stromquelle 33 getrennt.
Nachdem die Spannungen an den beiden Anschlüssen des Kopplungskondensators C_C zu der Referenzspannung wurden, wird der erste Ladeschalter S_C1 oder der zweite Ladeschalter S_C2 eingeschaltet und der dritte Ladeschalter S_C3 wird eingeschaltet in Abhängigkeit von einem zweiten Steuersignal Φ2, das eine zweite Phase aufweist, um zu bewirken, dass die erste Stromquelle 32 oder die zweite Stromquelle 33 durch den Kopplungskondensator C_C mit dem Summierknoten N_SUM verbunden ist. Zu diesem Zeitpunkt werden der erste Entladeschalter S_D1 und der zweite Entladeschalter S_D2 in Abhängigkeit von dem ersten Steuersignal Φ1 ausgeschaltet.
Wenn die digitale Ausgabe Q einer logischen „Null" entspricht, ist der erste Transistor MN durch den ersten Ladeschalter S_C1 mit dem Kopplungskondensator C_C verbunden. Die Vorspannung V_NB liegt an dem Gate-Anschluss des ersten Transistors MN an und somit ist der erste Transistor MN eingeschaltet. Ein Drain-Anschluss des ersten Transistors MN ist mit dem ersten Knoten N1 verbunden, welcher die Referenzspannung aufweist, und somit ist eine Spannung des Drain-Anschlusses des ersten Transistors MN ausreichend, um den ersten Transistor MN in einem Sättigungsmodus zu betreiben. Auf diese Weise wird der Drainstrom I_D1 an dem Drain-Anschluss des ersten Transistors MN erzeugt und ein Betrag des Drain-Stroms I_D1 wird durch die Vorspannung V_NB bestimmt. Die Spannung des ersten Knotens N1 nimmt ausgehend von der Referenzspannung linear ab. Wenn die Spannung des ersten Knotens N1 unter einen Referenzwert abfällt oder wenn die Drain-Source-Spannung des ersten Transistors MN unter den Referenzwert abfällt, arbeitet der erste Transistor MN in einem Triodenmodus und somit beginnt der Drainstrom I_D1 abzunehmen. Da die Spannung des ersten Knotens N1 weiterhin abfällt, nähert sich der Drainstrom I_D1 im We sentlichen dem Wert Null. Auf diese Weise schaltet der selbstabschaltende I-DAC 35 den Rückkopplungsstrom I_F selbsttätig ab.
Wenn die digitale Ausgabe Q einer logischen „Eins" entspricht, ist der zweite Transistor MP durch den zweiten Ladeschalter S_C2 mit dem Kopplungskondensator C_C verbunden. Die Vorspannung V_PB liegt an dem Gate-Anschluss des zweiten Transistors MP an und somit ist der zweite Transistor MP eingeschaltet. Ein Drain-Anschluss des zweiten Transistors MP ist mit dem ersten Knoten N1 verbunden, welcher die Referenzspannung aufweist, und somit ist eine Spannung des Drain-Anschluss des zweiten Transistors MP ausreichend, um den zweiten Transistor MP in einem Sättigungsmodus zu betreiben. Auf diese Weise wird der Drainstrom I_D2 an dem Drain-Anschluss des zweiten Transistors MP erzeugt und ein Betrag des Drainstroms I_D2 wird durch die Vorspannung V_PB bestimmt. Die Spannung des ersten Knotens N1 nimmt ausgehend von der Referenzspannung linear zu. Wenn die Source-Drain-Spannung des zweiten Transistors MP unter einen Referenzwert fällt, arbeitet der zweite Transistor MP in einem Triodenmodus und somit beginnt der Drainstrom I_D2 abzunehmen und wird abgeschaltet.
Die Drainströme I_D1 und I_D2 des ersten Transistors MN bzw. des zweiten Transistors MP laden oder entladen den Kopplungskondensator C_C. Der Rückkopplungsstrom I_F, der denselben Betrag wie der Drain-Strom aufweist, wird basierend auf dem Gesetz der Ladungserhaltung von dem Summierknoten N_SUM zu dem Kopplungskondensator C_C erzeugt.
Obwohl ein Ein-Bit-DAC unter Bezugnahme auf die 3 und 5 als Beispiel angenommen wurde, sind beispielhafte Ausgestaltungen der vorliegenden Erfindung auch auf einen Multi-Bit-DAC anwendbar, wenn ein Multi-Bit-Quantisierer verwendet wird. Zusätzlich sind beispielhafte Ausgestaltungen der vorliegenden Erfindung auch anwendbar, wenn die Eingangs- und Ausgangssignale differentielle Signale sind oder wenn es sich um unsymmetrische Signale handelt. Darüber hinaus sind beispielhafte Ausgestaltungen der vorliegenden Erfindung auch anwendbar, wenn die Stromquellen unter Verwendung von bipolaren Transistoren mit Wannenvorspannung implementiert sind.
Beispielhafte Ausgestaltungen der vorliegenden Erfindung sind auf elektronische Schaltungen anwendbar, die einen DAC aufweisen, der eine digitale Ausgabe in ein analoges Signal umwandelt und das analoge Signal rückkoppelt. Insbesondere sind beispielhafte Ausgestaltungen der vorliegenden Erfindung anwendbar auf elektronische Schaltungen, die das analoge Signal zu der Eingangsstufe eines aktiven Filters liefern unter Verwendung eines Operationsverstärkers. Beispielhafte Ausgestaltungen der vorliegenden Erfindung sind anwendbar auf elektronische Schaltungen, die einen DAC und einen Operationsverstärker aufweisen und die ein analoges Signal empfangen, welches aus einem digitalen Signal umgewandelt wurde, indem der Operationsverstärker verwendet wurde, sowie auf elektronische Schaltungen, die eine selbstabschaltende Stromquelle benötigen.
Wenn beispielhafte Ausgestaltungen der vorliegenden Erfindung unter Verwendung gegenwärtiger Halbleiterfertigungstechniken implementiert werden, kann sich die Abschaltzeit der Stromquellen in Abhängigkeit von Größenschwankungen der Stromquelle oder des Kopplungskondensators ändern, die durch prozessbedingte Fehler hervorgerufen sind, so dass sich die von dem DAC gelieferte Ladungsmenge ändert. Im Allgemeinen umfassen DACs, die eine hohe Präzision oder Filter aufweisen, Selbstkalibrierungsschaltungen oder Selbstabstimmschaltungen zum Kompensieren von Fehlern, die während des Herstellungsprozesses erzeugt wurden. Beispielhafte Ausgestaltungen der vorliegenden Erfindung können weiterhin Selbstkalibrierungsschaltungen oder Selbstabstimmschaltungen zum Kompensieren von Fehlern aufweisen, die während des Herstellungsprozesses erzeugt wurden.
Wie oben beschrieben, sind der selbstabschaltende I-DAC sowie die elektronische Schaltung, welche den selbstabschaltenden I-DAC in der Rückkopplungsschleife aufweist, gemäß beispielhafter Ausgestaltungen der vorliegenden Erfindung robust gegenüber Schwankungen und reduzieren die Anforderungen an die Stromtreibefähigkeit. Auf diese Weise können der selbstabschaltende I-DAC und die elektronische Schaltung, welche den selbstabschaltenden I-DAC in der Rückkopplungsschleife aufweist, eine Gesamtdesignlast und Leistungsaufnahme reduzieren.

Claims

Elektronische Schaltung, aufweisend: – einen aktiven Integrierer (11), der einen Operationsverstärker (111) umfasst, wobei der Operationsverstärker einen ersten Eingangsanschluss aufweist, der ein aus einem Eingangssignal (V_in) und einem analogen Rückkopplungssignal (I_F) summiertes Signal empfängt, und einen zweiten Eingangsanschluss aufweist, der eine Referenzspannung empfängt; und – einen Digital-Analog-Wandler (31), der eine digitale Ausgabe (Q) der elektronischen Schaltung in ein analoges Signal wandelt und das analoge Rückkopplungssignal bereitstellt, wobei der Digital-Analog-Wandler aufweist: – einen Kopplungskondensator (C_C); – erste Schalter (S_D1, S_D2), die einen ersten bzw. einen zweiten Anschluss des Kopplungskondensators in Abhängigkeit von einem ersten Steuersignal (Φ1) mit der Referenzspannung verbinden; – wenigstens eine Stromquelle (32, 33), die einen Strom erzeugt, wobei der Strom konstant ist, wenn eine Spannungsdifferenz zwischen beiden Anschlüssen der Stromquelle größer ist als ein Referenzwert, und wobei der Strom abnimmt, wenn die Spannungsdifferenz zwischen den beiden Anschlüssen kleiner ist als der Referenzwert; – zweite Schalter (S_C1, S_C2), die selektiv in Abhängigkeit von einem zweiten Steuersignal (Φ2) und der digitalen Ausgabe den zweiten Anschluss des Kopplungskondensators mit der Stromquelle verbinden, wobei das zweite Steuersignal eine nicht überlappende aktive Periode bezogen auf das erste Steuersignal aufweist; und – einen dritten Schalter (S_C3), der den ersten Anschluss des Kopplungskondensators mit dem ersten Eingangsanschluss des Operationsverstärkers in Abhängigkeit von dem zweiten Steuersignal verbindet.
Elektronische Schaltung, aufweisend: – einen Kopplungskondensator (C_C); – erste Schalter (S_D1, S_D2), die einen ersten bzw. einen zweiten Anschluss des Kopplungskondensators mit einer Referenzspannung in Abhängigkeit von einem ersten Steuersignal (Φ1) verbinden; – wenigstens eine Stromquelle (32, 33), die einen Strom erzeugt, wobei der Strom konstant ist, wenn eine Spannungsdifferenz zwischen beiden Anschlüssen der Stromquelle größer ist als ein Referenzwert, und wobei der Strom abnimmt, wenn die Spannungsdifferenz zwischen den beiden Anschlüssen kleiner ist als der Referenzwert; – zweite Schalter (S_C1, S_C2), die selektiv in Abhängigkeit von einem zweiten Steuersignal (Φ2) und einer digitalen Ausgabe der elektronischen Schaltung den zweiten Anschluss des Kopplungskondensators mit der Stromquelle verbinden, wobei das zweite Steuersignal eine nicht überlappende aktive Periode bezogen auf das erste Steuersignal aufweist; und – einen Operationsverstärker (111) mit einem ersten und einem zweiten Eingangsanschluss, wobei der zweite Eingangsanschluss mit der Referenzspannung gekoppelt ist; und – einen dritten Schalter (S_C3), der in Abhängigkeit von dem zweiten Steuersignal den ersten Anschluss des Kopplungskondensators mit dem ersten Eingangsanschluss des Operationsverstärkers verbindet.
Elektronische Schaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Stromquelle den Strom derart erzeugt, dass ein erster Zeitpunkt, an dem die Spannungsdifferenz kleiner als der Referenzwert ist, früher ist als ein zweiter Zeitpunkt, an dem das zweite Steuersignal deaktiviert wird.
Elektronische Schaltung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Stromquelle einen MOS-Transistor aufweist, der mit einer Gate-Source-Spannung vorgespannt ist, die gleich oder größer als eine Schwellspannung ist, und dass der Strom basierend auf einem Drainstrom des MOS-Transistors erzeugt wird.
Elektronische Schaltung nach Anspruch 4, dadurch gekennzeichnet, dass die Spannungsdifferenz einer Drain-Source-Spannung des MOS-Transistors entspricht.
Elektronische Schaltung nach einem der Ansprüche 1 bis 5, gekennzeichnet durch einen Eingangswiderstand, welcher das Eingangssignal und den ersten Eingangsanschluss des Operationsverstärkers verbindet.
Elektronische Schaltung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass das Eingangssignal und das analoge Rückkopplungssignal einem differentiellen Signal entsprechen.
Elektronische Schaltung nach einem der Ansprüche 1 bis 7, gekennzeichnet durch eine Selbstkalibrierungsschaltung, welche Fehler kompensiert, die durch eine Herstellungsprozess der Stromquelle verursacht sind.
Elektronische Schaltung nach einem der Ansprüche 1 bis 8, gekennzeichnet durch eine Selbstabstimmschaltung, die Fehler kompensiert, die durch eine Herstellungsprozess des Kopplungskondensators verursacht sind.
Zeitlich fortlaufend arbeitender Delta-Sigma-Modulator, aufweisend: – einen aktiven Integrierer (11), der einen Operationsverstärker (111) umfasst, wobei der Operationsverstärker einen ersten Eingangsanschluss aufweist, der ein aus einem Eingangssignal (V_in) und einem analogen Rückkopplungssignal (I_F) summiertes Signal empfängt, und einen zweiten Eingangsanschluss umfasst, der eine Referenzspannung empfängt; – einen Quantisierer (10), der eine digitale Ausgabe (Q) basierend auf einer Ausgabe des aktiven Integrierers erzeugt; und – einen Digital-Analog-Wandler (31) der die digitale Ausgabe in das analoge Rückkopplungssignal wandelt, wobei der Digital-Analog-Wandler aufweist: – einen Kopplungskondensator (CC); – erste Schalter (SD1, SD2), die einen ersten bzw. einen zweiten Anschluss des Kopplungskondensators in Abhängigkeit von einem ersten Steuersignal (Φ1) mit der Referenzspannung verbinden; – wenigstens eine Stromquelle (32, 33), die einen Strom erzeugt, wobei der Strom konstant ist, wenn eine Spannungsdifferenz zwischen beiden Anschlüssen der Stromquelle größer ist als ein Referenzwert, und wobei der Strom abnimmt, wenn die Spannungsdifferenz zwischen den beiden Anschlüssen kleiner ist als der Referenzwert; – zweite Schalter (SC1, SC2), die selektiv in Abhängigkeit von einem zweiten Steuersignal (Φ2) und der digitalen Ausgabe den zweiten Anschluss des Kopplungskondensators mit der Stromquelle verbinden, wobei das zweite Steuersignal eine nicht überlappende aktive Periode bezogen auf das erste Steuersignal aufweist; und – einen dritten Schalter (SC3), der den ersten Anschluss des Kopplungskondensators mit dem ersten Eingangsanschluss des Operationsverstärkers in Abhängigkeit von dem zweiten Steuersignal verbindet.
Zeitlich fortlaufend arbeitender Delta-Sigma-Modulator nach Anspruch 10, dadurch gekennzeichnet, dass die Stromquelle den Strom derart erzeugt, dass ein erster Zeitpunkt, an dem die Spannungsdifferenz kleiner als der Referenzwert ist, früher ist als ein zweiter Zeitpunkt, an dem das zweite Steuersignal deaktiviert wird.
Zeitlich fortlaufend arbeitender Delta-Sigma-Modulator nach Anspruch 10 oder 11, dadurch gekennzeichnet, dass die Stromquelle einen Metalloxidhalbleiter(MOS)-Transistor aufweist, der mit einer Gate-Source-Spannung vorgespannt ist, die gleich oder größer als eine Schwellspannung ist, und dass der Strom basierend auf einem Drainstrom des MOS-Transistors erzeugt wird.
Zeitlich fortlaufend arbeitender Delta-Sigma-Modulator nach Anspruch 12, dadurch gekennzeichnet, dass die Spannungsdifferenz einer Drain-Source-Spannung des MOS-Transistors entspricht.
Zeitlich fortlaufend arbeitender Delta-Sigma-Modulator nach einem der Ansprüche 10 bis 13, gekennzeichnet durch einen Eingangswiderstand, welcher das Eingangssignal und den ersten Eingangsanschluss des Operationsverstärkers verbindet.
Zeitlich fortlaufend arbeitender Delta-Sigma-Modulator nach einem der Ansprüche 10 bis 14, dadurch gekennzeichnet, dass das Eingangssignal und das analoge Rückkopplungssignal einem differentiellen Signal entsprechen.
Zeitlich fortlaufend arbeitender Delta-Sigma-Modulator nach einem der Ansprüche 10 bis 15, gekennzeichnet durch eine Selbstkalibrie rungsschaltung, welche Fehler kompensiert, die durch eine Herstellungsprozess der Stromquelle verursacht sind.
Zeitlich fortlaufend arbeitender Delta-Sigma-Modulator nach einem der Ansprüche 10 bis 16, gekennzeichnet durch eine Selbstabstimmschaltung, die Fehler kompensiert, die durch eine Herstellungsprozess des Kopplungskondensators verursacht sind.