DE102008005932A1 - Halbleiter-ESD-Bauelement und Verfahren zum Herstellen desselben - Google Patents

Halbleiter-ESD-Bauelement und Verfahren zum Herstellen desselben Download PDF

Info

Publication number
DE102008005932A1
DE102008005932A1 DE102008005932A DE102008005932A DE102008005932A1 DE 102008005932 A1 DE102008005932 A1 DE 102008005932A1 DE 102008005932 A DE102008005932 A DE 102008005932A DE 102008005932 A DE102008005932 A DE 102008005932A DE 102008005932 A1 DE102008005932 A1 DE 102008005932A1
Authority
DE
Germany
Prior art keywords
region
doped region
type
doped
esd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102008005932A
Other languages
English (en)
Other versions
DE102008005932B4 (de
Inventor
Cornelius Christian Russ
Kai Esmark
David Alvarez
Jens Schneider
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102008005932A1 publication Critical patent/DE102008005932A1/de
Application granted granted Critical
Publication of DE102008005932B4 publication Critical patent/DE102008005932B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/735—Lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7436—Lateral thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon

Abstract

Ein Halbleiterbauelement umfasst eine ESD-Bauelementregion, die innerhalb eines Halbleiterkörpers eines ersten Halbleitertyps angeordnet ist, eine Trennungsregion, die die ESD-Bauelementregion umgibt, eine erste dotierte Region eines zweiten Leitfähigkeitstyps, die an einer Oberfläche des Halbleiterkörpers innerhalb der ESD-Region angeordnet ist, und eine zweite dotierte Region des ersten Leitfähigkeitstyps, die zwischen dem Halbleiterkörper innerhalb der ESD-Region und zumindest einem Abschnitt der ersten dotierten Region angeordnet ist, wobei die Dotierungskonzentration der zweiten dotierten Region höher als der Halbleiterkörper ist. Eine dritte dotierte Region des zweiten Halbleitertyps ist an dem Halbleiterkörper angeordnet und eine vierte Region des ersten Leitfähigkeitstyps ist über der dritten dotierten Region angeordnet. Eine fünfte dotierte Region des zweiten Leitfähigkeitstyps ist an dem Halbleiterkörper angeordnet. Ein Auslösebauelement und ein SCR sind aus denselben gebildet.

Description

  • Diese Erfindung bezieht sich allgemein auf Halbleiterbauelemente und Verfahren, und insbesondere auf ein ESD-Schutzbauelement und ein Verfahren.
  • Wenn elektronische Komponenten zusammen mit den internen Strukturen in integrierten Schaltungen immer kleiner werden, wird es einfacher, elektronische Komponenten entweder vollständig zu zerstören oder anderweitig zu beeinträchtigen. Insbesondere sind viele integrierte Schaltungen höchst empfindlich für eine Beschädigung von der Entladung statischer Elektrizität. Im Allgemeinen ist eine elektrostatische Entladung (ESD, ESD = electrostatic discharge) die Übertragung einer elektrostatischen Ladung zwischen Körpern auf unterschiedlichen elektrostatischen Potentialen (Spannungen), bewirkt durch einen direkten Kontakt oder verursacht durch ein elektrostatisches Feld. Die Entladung statischer Elektrizität, oder ESD, ist ein entscheidendes Problem für die Elektronikindustrie geworden.
  • Bauelementeausfälle, die sich aus ESD-Ereignissen ergeben, sind nicht immer unmittelbar katastrophal oder offensichtlich. Häufig ist das Bauelement lediglich etwas geschwächt, aber ist weniger in der Lage, normalen Betriebsbelastungen standzuhalten, und kann somit zu einem Zuverlässigkeitsproblem führen. Deshalb sollten verschiedene ESD-Schutzschaltungen in dem Bauelement enthalten sein, um die verschiedenen Komponenten zu schützen.
  • Wenn ein ESD-Puls an einem Transistor auftritt, kann die extrem hohe Spannung des ESD-Pulses den Transistor durchbrechen und kann möglicherweise eine dauerhafte Beschädigung bewirken. Folglich müssen die Schaltungen, die den Eingang/Ausgang-Anschlussflächen einer integrierten Schaltung zugeordnet sind, vor ESD-Pulsen geschützt werden, so dass dieselben nicht beschädigt werden.
  • Integrierte Schaltungen und die Geometrie der Transistoren, die die integrierten Schaltungen bilden, werden weiterhin größenmäßig reduziert und die Transistoren werden näher aneinander angeordnet. Eine physische Größe eines Transistors begrenzt die Spannung, der der Transistor standhalten kann, ohne beschädigt zu werden. Somit sind Durchbruchspannungen von Transistoren gesenkt und Ströme, die zum Überhitzen von Komponenten in der Lage sind, werden häufiger durch die Spannungen und Ströme erreicht, die durch ein ESD-Ereignis verursacht werden. Zusätzlich haben jüngste Technologiefortschritte Bauelemente erzeugt, die bei Spannungspegeln ausfallen können, die niedriger als die Auslösespannungen bekannter ESD-Schutzschaltungen liegen. Deshalb besteht ein Bedarf nach kleinen, kompakten ESD-Schutzschaltungen mit niedrigeren Auslösespannungen.
  • Es ist die Aufgabe der vorliegenden Erfindung, ein Halbleiterbauelement, ein ESD-Schutzbauelement, ein Verfahren zum Betreiben eines Halbleiterbauelements und ein Verfahren zum Bilden eines Halbleiterbauelements mit verbesserten Charakteristika zu schaffen.
  • Diese Aufgabe wird durch ein Bauelement gemäß Anspruch 1, Anspruch 18, Anspruch 25, Anspruch 36 und Anspruch 41 und ein Verfahren gemäß Anspruch 22 und Anspruch 30 gelöst.
  • Bei einem Ausführungsbeispiel umfasst ein Halbleiterbauelement eine ESD-Bauelementregion, die innerhalb eines Halbleiterkörpers eines ersten Halbleitertyps angeordnet ist, eine Trennungsregion bzw. Isolationsregion, die die ESD-Bauelementregion umgibt, eine erste dotierte Region eines zweiten Leitfähigkeitstyps, die an einer Oberfläche des Halbleiterkörpers innerhalb der ESD-Region angeordnet ist, wobei der zweite Leitfähigkeitstyp sich von dem ersten Leitfähigkeitstyp unterscheidet. Ferner enthalten ist eine zweite dotierte Region des ersten Leitfähigkeitstyps, die zwischen dem Halbleiterkörper innerhalb der ESD-Region und zumindest einem Abschnitt der ersten dotierten Region angeordnet ist, wobei die zweite dotierte Region mit einer höheren Konzentration als der Halbleiterkörper dotiert ist. An dem Halbleiterkörper ist eine dritte dotierte Region des zweiten Halbleitertyps angeordnet und über der dritten dotierten Region ist eine vierte dotierte Region des ersten Leitfähigkeitstyps angeordnet, wobei die Kante der dritten dotierten Region sich einen ersten Abstand weg von der Kante der vierten dotierten Region befindet. Eine fünfte dotierte Region des zweiten Leitfähigkeitstyps ist an dem Halbleiterkörper in einem zweiten Abstand von der dritten dotierten Region angeordnet. Die erste, die zweite und die fünfte dotierte Region und der Halbleiterkörper innerhalb der ESD-Region bilden ein Auslösebauelement und die dritte, die vierte und die fünfte Region und der Halbleiterkörper innerhalb der ESD-Region bilden einen SCR.
  • Die Einzelheiten von einem oder mehreren Ausführungsbeispielen der Erfindung sind in den zugehörigen Zeichnungen und der Beschreibung unten dargelegt. Andere Merkmale, Aufgaben und Vorteile der Erfindung werden aus der Beschreibung und den Zeichnungen und aus den Ansprüchen ersichtlich.
  • Für ein vollständigeres Verständnis der vorliegenden Erfindung und der Vorteile derselben wird nun Bezug auf die folgenden Beschreibungen in Verbindung mit den zugehörigen Zeichnungen genommen.
  • Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:
  • 1a–1c Schaltungsdiagramme eines Ausführungsbeispiels der vorliegenden Erfindung;
  • 2 einen Querschnitt eines NPN-Transistors, der bei Ausführungsbeispielen der vorliegenden Erfindung verwendet wird;
  • 3a–3d Layoutansichten von Ausführungsbeispielen der vorliegenden Erfindung;
  • 4a–4c Querschnittsansichten der in 3a gezeigten Layoutansicht und ein Funktionsschema der in
  • 3a–3b gezeigten Layoutansichten;
  • 5a–5b Graphen, die die Charakteristik von Strom über Spannung eines Ausführungsbeispiels der vorliegenden Erfindung zeigen;
  • 6 einen Graphen, der das relative Dotierungsprofil eines Ausführungsbeispiels der vorliegenden Erfindung zeigt; und
  • 7a–7d Querschnittsansichten eines alternativen Ausführungsbeispiels der vorliegenden Erfindung.
  • Das Herstellen und Verwenden der gegenwärtigen bevorzugten Ausführungsbeispiele wird unten detailliert erörtert. Es ist jedoch zu beachten, dass die vorliegende Erfindung viele anwendbare erfindungsgemäße Konzepte liefert, die in einer breiten Vielfalt spezifischer Zusammenhänge ausgeführt sein können. Die erörterten spezifischen Ausführungsbeispiele sind lediglich veranschaulichend für spezifische Arten und Weisen, die Erfindung herzustellen und zu verwenden, und begrenzen den Schutzbereich der Erfindung nicht.
  • Die vorliegende Erfindung wird mit Bezug auf bevorzugte Ausführungsbeispiele in einem spezifischen Zusammenhang beschrieben, nämlich einer ESD-Struktur mit gesteuertem Siliziumgleichrichter (SCR = silicon controlled rectifier) mit einem NPN-Auslöser bzw. NPN-Trigger. Die Erfindung kann jedoch auch auf andere Halbleiterstrukturen angewandt werden.
  • 1a stellt ein bekanntes ESD-Schutzbauelement 100 dar. Diese Schaltung umfasst einen SCR 101, der eine p-Typ-Anode 110, eine n-Typ-Kathode 116, eine n-Typ-n-Basis-SCR-Region 112 und eine p-Typ-p-Basis-SCR-Region 114 umfasst. Die Anode 110 und ein Auslöseelement 104 sind mit einem Knoten 106, der geschützt werden soll, und einem Referenzknoten 108 gekoppelt, der typischerweise Masse ist. Das Auslöseelement 104 bewirkt, dass ein Auslösestrom It 109 immer dann fließt, wenn die Spannung an dem Knoten 106 eine bestimmte Schwelle überschreitet. Typische erforderliche Auslöseschwellen liegen zwischen 2 V und 20 V. Das Vorliegen eines Auslösestroms It 109 bewirkt, dass der SCR einen großen Strom IESD 107 leitet.
  • 1b ist eine Äquivalentschaltungsdarstellung des ESD-Schutzbauelements in einem nichtleitenden Zustand, wobei die Spannung an dem Knoten 106 geringer als die Schwelle des Auslösebauelements ist und der SCR keinen großen Strom IESD 107 leitet. In dem nichtleitenden Zustand kann der SCR als ein bipolares Latch 119 modelliert sein, das ein BJT-PNP-Bauelement 120 und ein BJT-NPN-Bauelement 122 umfasst. Das darstellende PNP-Bauelement ist aus der p-Typ-Anode 110 als dem Emitter, der n-Basis-Region 112 als der Basis und der p-Basis-Region 114 als dem Kollektor gebildet. Das darstellende NPN-Bauelement ist aus der n-Basis-Region 112 als dem Kollektor, der p-Basis-Region 114 als der Basis und der n-Typ-Kathode 116 als dem Emitter gebildet. Wenn der Auslösestrom It 109 ansprechend auf einen Spannungstransientenübergang an dem Knoten 106 in die Basis des darstellenden NPN 122 fließt, wird der Kollektor des darstellenden NPN 122 heruntergezogen, was den PNP 120 einschaltet, was die Basis des NPN 122 zu dem Potential an dem Knoten 106 heraufzieht, wodurch das bipolare Latch 119 latcht und bewirkt, dass ein großer Strom IESD 107 fließt. Es kann ein optionaler Widerstand 124 zu der Schaltung hinzugefügt sein, um den Auslösepegel durch ein Entnehmen eines Basisstroms von dem PNP 120 einzustellen, wodurch ein höherer Auslösestrom benötigt wird, um das bipolare Latch 119 zu aktivieren.
  • Unter Bezugnahme auf 1c kann, sobald der SCR 101 gelatcht ist, der SCR als eine vorwärts vorgespannte PIN-Diode modelliert sein, wobei die intrinsische Region 118 die n-Basis-Region 112 und die p-Basis-Region 114 in einem Lawinendurchbruch umfasst. Wenn der SCR 101 eingeschaltet ist, fließt IESD 107 weiterhin, selbst falls It 109 nicht mehr angelegt ist. Ein SCR, der in einem Submikrometerprozess gefertigt ist, leitet typischerweise 10 mA bis 100 mA pro μm Breite. Der SCR beendet eine Leitung, sobald IESP 107 unter einen Haltestrom fällt, typischerweise 1 μA bis 1 mA pro μm Breite.
  • 2 stellt einen Querschnitt des NPN-Auslöseelements 104 eines Ausführungsbeispiels der vorliegenden Erfindung dar. Das NPN-Auslöseelement 104 ist als ein lateraler NPN gefertigt, der einen n-Typ-Kollektor 202, einen n-Typ-Emitter 204, eine p-Typ-Basisregion 208 und eine p-Typ-Basiskontaktregion 206 umfasst. Das Bauelement umfasst ferner eine p-Typ-ESD-Region 203 zwischen der Kollektorregion 202 und der Basisregion 208 sowie Trennungsregionen 216.
  • Der n-Typ-Kollektor 202 und der n-Typ-Emitter 204 sind vorzugsweise aus einem n-Typ-Source/Drain-Implantat hergestellt. Typischerweise weisen der Kollektor 202 und der Emitter 204 die gleiche Dotierung auf, weil der Kollektor 202 und der Emitter 204 bei dem gleichen Maskierungs- und Verarbeitungsschritt implantiert werden können. Zum Beispiel können typischerweise Arsenionen mit einer Dosis von etwa 1 × 1014 cm 2 bis etwa 5 × 1015 cm–2 und einer Implantationsenergie zwischen etwa 10 keV und etwa 50 keV implantiert werden. Bei anderen Ausführungsbeispielen können andere Materialien implantiert werden, wie beispielsweise Phosphor oder Germanium. Die sich ergebende Dotierungskonzentration für den n-Typ-Kollektor 202 ist typischerweise größer als 1020 cm–3.
  • Die p-Typ-Basiskontaktregion 206 jedoch ist vorzugsweise aus einem p-Typ-Source/Drain-Implantat hergestellt. Zum Beispiel können Borionen mit einer Dosis von etwa 5×1013 cm2 bis etwa 5×1015 cm–2 und einer Implantationsenergie zwischen etwa 5 keV und etwa 50 keV implantiert werden. Bei anderen Ausführungsbeispielen können andere Materialien implantiert werden, wie beispielsweise BF2. Die endgültige Dotierungskonzentration für die p-Typ-Basiskontaktregion 206 ist typischerweise größer als 1020 cm–3.
  • Die p-Typ-ESD-Region ist durch ein Implantieren von beispielsweise Borionen mit einer Dosis von 1×1013 cm–2 bis etwa 5×1014 cm–2 und einer Implantationsenergie zwischen etwa 20 kV und etwa 80 kV gebildet. Bei anderen Ausführungsbeispielen können andere Materialien implantiert werden, wie beispielsweise BF2 oder In, das für steilere Profile ein geringeres Diffusionsvermögen aufweist. Die endgültige Dotierungskonzentration der p-Typ-ESD-Region liegt typischerweise zwischen 2×1018 cm–3 und 2×1019 cm–3.
  • Ein Abschnitt der oberen Oberfläche der Regionen des Kollektors 202, des Emitters 204 und des Basiskontakts 206 umfasst silizidbeschichtete Regionen 212, auf denen die Kontakte 214 gefertigt sind. In 2 befinden sich die silizidbeschichteten Regionen unterhalb der Kontakte, obwohl bei anderen Ausführungsbeispielen die silizidbeschichteten Regionen die gesamte Oberfläche der Regionen des Kollektors 202, des Emitters 204 und des Basiskontakts 206 überlagern können. Das Silizid, das über diesen Teilen dieser Regionen, die nicht unterhalb der Kontakte liegen, blockiert, ist erwünscht, weil dasselbe das Bauelement mit Bezug auf eine ESD-Leistungsfähigkeit robuster macht.
  • Bei einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung ist der Kollektor 202 mit einem Knoten 106, der geschützt werden soll, gekoppelt, ist die Basis 208 mit dem SCR 101 (1a) gekoppelt und ist der Emitter 204 mit dem Referenzknoten 108 gekoppelt. Das NPN-Auslöseelement 202 erzeugt einen Zurückschnapp-Auslösestrom It1 109 (Snapback-Auslösestrom), wenn die Kollektor-Basis-Übergangsspannung die Zurückschnapp-Auslösespannung (Vt1) überschreitet. Vt1 für NPN-Bauelemente liegen typischerweise zwischen 9 V und 15 V bei Submikrometerprozessen des Stands der Technik. Leider überschreitet dieser Bereich von Spannungen die erwünschte Auslösespannung bei den meisten ESD-Anwendungen. Durch ein Hinzufügen einer zusätzlichen Schicht einer p-Dotierung 203 zwischen zumindest einem Abschnitt des Kollektors 202 und der Basis 208 wird die VT1 für das Bauelement auf einen Bereich von 5 V bis 9 V verringert. Die Verringerung einer Durchbruchsspannung wird erzielt, weil die Verarmungsregion, die an dem Übergang des p-Typ-ESD-Implantats 203 und dem n-Typ-Kollektor 202 gebildet ist, dünner ist als eine Verarmungsregion, die zwischen der p-Mulde-Basis 208 und dem n-Typ-Kollektor 202 gebildet würde, falls das p-Typ-ESD-Implantat 203 nicht vorhanden wäre. Zusätzlich ist das elektrische Feld über die Verarmungsregion, wenn das ESD-Implantat 203 vorhanden ist, bei der gleichen angelegten Spannung höher als dann, wenn das ESD-Implantat 203 nicht vorhanden wäre.
  • 3a stellt eine Layoutansicht eines Ausführungsbeispiels der vorliegenden Erfindung dar. In der Figur sind das Auslöseelement 104 (1) und das SCR-Element 104 (1) in dem Layout kombiniert. Die n-Typ-Region 204 wirkt sowohl als der Emitter des NPN-Auslöseelements als auch als die Kathode des SCR-Bauelements, die p-Muldenregion 310 wirkt sowohl als die Basis des NPN-Auslöseelements als auch der p-Basis-Knoten des SCR, die n-Muldenregion 304 wirkt als der n-Basis-Knoten des SCR-Bauelements, eine p-Typ-Region 302, die innerhalb der n-Mulde 304 sitzt, wirkt als die p-Typ-Anode des SCR-Bauelements und die n-Typ-Region 202 wirkt als der Kollektor des NPN-Auslöseelements. Das p-Typ-ESD-Implantat 203 ist unter der n-Typ-Kollektorregion gefertigt. Das p-Typ-ESD-Implantat 203 erhöht die Dotierungskonzentration lokal und in der p-Mulde und unter der n-Typ-Kollektorregion. Ein optionaler p-Typ-Ring 306 umgibt das ESD-Bauelement und ist bei einem Massepotential vorgespannt, um bei einigen Ausführungsbeispielen eine Substratladung zu verhindern, oder ist bei anderen Ausführungsbeispielen schwebend bzw. floatend gelassen. Bei anderen Ausführungsbeispielen kann ferner die n-Mulde 304 durch einen Widerstand (124, 1b) mit einer Referenzspannung oder mit der Leistungsversorgung verbunden sein, um die Auslösespannung des ESD-Bauelements einzustellen. Dieser Widerstand ist vorzugsweise ein n-Mulde-Widerstand.
  • Die p-Typ-Anode 302 und der p-Typ-Ring 306 sind vorzugsweise aus einem p-Typ-Source/Drain-Implantat hergestellt, wie es hierin oben beschrieben ist. Alternativ können andere Formen von Dotierungsschemata für diese Regionen bei anderen Ausführungsbeispielen verwendet werden. Es ist ferner zu beachten, dass die Ausführungsbeispiele der Erfindung, die hierin beschrieben sind, auch mit einer umgekehrten Polarität gefertigt werden können, wie beispielsweise wenn ein PNP verwendet wird, um das SCR-Bauelement auszulösen, anstelle des NPN-Bauelements, wie es hierin beschrieben ist. Alternativ können Ausführungsbeispiele der vorliegenden Erfindung gefertigt werden, bei denen die n-Typ-Regionen durch p-Typ-Regionen ersetzt sind und p-Typ-Regionen durch n-Typ-Regionen ersetzt sind.
  • Bei einem ersten Ausführungsbeispiel der vorliegenden Erfindung ist der NPN-Auslöseelementkollektor 202 in enger Nähe zu der NPN-Emitter-/SCR-Kathodenregion 204 und in enger Nähe zu der SCR-Anodenregion 302 platziert. Der Abstand 312 von der Kante der Anode 302 zu der Kante der n-Muldenregion 304 liegt zwischen 50 nm und 1000 nm und beträgt typischerweise etwa 150 nm. Der Abstand 310 von der Kante der n-Muldenregion 304 zu der Kante der NPN-Emitter-/SCR-Kathodenregion 204 liegt zwischen 50 nm und 1000 nm und beträgt ebenfalls typischerweise etwa 150 nm. Der Abstand 314 von der Kante des n-Muldenelements 304 zu der p-Typ-Substratverbindung 306 beträgt typischerweise et wa 1 μm und der Abstand 318 von der Kante der NPN-Emitter-/SCR-Kathodenregion 204 zu der p-Typ-Substratverbindung beträgt ebenfalls typischerweise 1 μm. Der Zweck eines Platzierens der NPN-Emitter-/SCR-Kathodenregion 204 nahe an der p-Typ-Anodenregion 302 besteht darin, ein schnell auslösendes SCR-Bauelement zu erreichen.
  • 4a, die eine Querschnittsansicht der Layoutansicht in 3a an einer Linie 301a umfasst, zeigt den Querschnitt des NPN-Auslösebauelements 400. Bei dem ersten Ausführungsbeispiel der vorliegenden Erfindung ist die p-Mulde 208 typischerweise über einem p-Typ-Substrat 402 gefertigt. Bei alternativen Ausführungsbeispielen jedoch kann das Substrat ein SOI oder n-Typ sein. Bei einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung sind die implantierten Regionen 306, 202 und 204 silizidbeschichtet 406, um einen Kontaktwiderstand zu verringern, und Kontakte (nicht gezeigt) sind über den silizidbeschichteten Regionen gefertigt.
  • 4b, die eine Querschnittsansicht von 3a an einer Linie 301b umfasst, zeigt den Querschnitt des SCR-Bauelements 410. Der NPN-Emitter/die SCR-Kathode 204 und die Substratanbindungen 306 werden mit der NPN-Auslöseregion (101 in 1a) gemeinschaftlich verwendet und sind hierin oben erörtert. Eine n-Mulde 304, die als eine n-Typ-Basisregion für den PNP (120 in 1b) oder eine n-Typ-Basisregion des SCR fungiert, ist benachbart zu der p-Mulde 208 gefertigt und besteht typischerweise aus Phosphor mit einer Spitzenkonzentration von typischerweise etwa 1×1018 cm–3. Bei einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung ist die p-Typ-Anode 302 silizidbeschichtet und sind Kontakte (nicht gezeigt) vorgesehen, um das SCR-Bauelement mit der Schaltung zu koppeln, die geschützt werden soll.
  • 3b zeigt eine Layoutansicht eines alternativen Ausführungsbeispiels der vorliegenden Erfindung, bei dem N- Muldenregionen 304a durch eine n-Muldenregion 304b verbunden sind. Der Zweck eines Verbindens dieser Regionen besteht darin, die Einschaltcharakteristika beider Hälften des Bauelements 300 zu verbessern. Wie es zuvor während des Auslösens des SCR erörtert wurde, wird die n-Muldenregion 304a heruntergezogen (unter der Annahme von lediglich einer Hälfte des Bauelements). Dann „überträgt" die verbindende n-Mulde 304b dieses verringerte Potential an die andere SCR-Hälfte, um die Auslöseregion dort freizugeben. Bei einigen Ausführungsbeispielen sind diese n-Muldenregionen mit einem Versorgungspotential (nicht gezeigt) verbunden. Diese Widerstandsverbindung mit der Leistungsversorgung nimmt einen Strom weg von dem SCR während eines Auslösens, wodurch die Auslösespannung und Auslösezeit erhöht werden. Die Widerstandsverbindung kann deshalb verwendet werden, um die Auslösecharakteristika des ESD-Schutzbauelements 300 bei einigen Ausführungsbeispielen feinabzustimmen.
  • Bei dem alternativen Ausführungsbeispiel kann das dotierte p-ESD-Implantat 203a/203b/203c, das unter der n-Typ-Kollektorregion gefertigt ist, größenmäßig variieren. Bei einigen Ausführungsbeispielen deckt das ESD-Implantat lediglich einen Abschnitt der Kollektorregion 202 ab, wie es in der Region 203c gezeigt ist, bei einigen Ausführungsbeispielen ist das ESD-Implantat von der gleichen Größe wie die Kollektorregion 202, wie es in der Region 203b gezeigt ist, und bei anderen Ausführungsbeispielen ist die Maske für das ESD-Implantat breiter und länger als die Kollektorregion 202 gezogen, wie es in der Region 203a gezeigt ist. Durch ein Variieren der Größe der ESD-Implantate 203 können eine Übergangskapazität und ein Übergangsleckstrom für ein schnelleres und effizienteres Auslösen zu einem Kompromiss gebracht werden. Weil die p-Typ-ESD-Region 203 eine höhere Dotierungskonzentration als die niedriger dotierte p-Typ-Region direkt unter derselben aufweist, wird die Schnittstelle zwischen dem n+-Kollektor 202 und der P-Typ-ESD-Region 203 kapazitiver und zeigt einen höheren Übergangsleckstrom. Wenn die ESD-Region 203 gezogen ist, um größer als die Kollektorregion 202 zu sein, beispielsweise die Region 203c, und wenn das ESD-Implantat 203 flacher als eine Flachgrabenisolation (STI = shallow trench isolation) ist, ist die sich ergebende ESD-Region 203 von im Wesentlichen der gleichen Größe wie die Kollektorregion 202, weil das ESD-Implantat mit dem n+-Kollektorimplantat selbstausgerichtet wird.
  • 4c zeigt eine äquivalente funktionale schematische Darstellung des anderen Ausführungsbeispiels der vorliegenden Erfindung. Die SCR-Bauelemente von jeder Hälfte des ESD-Bauelements sind durch Bipolar-Latches dargestellt, die aus NPN-Bauelementen 122a und 122b und PNP-Bauelementen 120a und 120b gebildet sind. N-Muldenverbindungen mit dem Knoten, der geschützt werden soll, sind durch die gepunkteten Linien dargestellt. Das Auslösebauelement ist durch ein NPN-Bauelement 420 und die Zener-Diode 422 dargestellt, die zwischen der Basis und dem Kollektor des NPN 420 platziert ist. Das Zener-Diodensymbol 422 bedeutet, dass das Bauelement 420 bei einer bestimmten Spannung durchbricht. Es gibt jedoch keine getrennte Zener-Diode in der Schaltung. Ein Widerstand 424 stellt den Substratwiderstandswert von der p-Typ-Basis zu der SCR-Masse 108 dar. Der Knoten 106, der geschützt werden soll, ist mit der SCR-Anode und dem Kollektor des Auslöse-NPN 420 sowie dem n-Muldenwiderstand 124a/124b verbunden gezeigt.
  • 3c zeigt eine Layoutansicht eines zweiten alternativen Ausführungsbeispiels der vorliegenden Erfindung, das eine vollständig symmetrische Version des in 3a gezeigten Ausführungsbeispiels ist. Bei dem alternativen Ausführungsbeispiel ist eine zusätzliche Region eines NPN-Emitters/einer SCR-Kathode 204 über dem NPN-Kollektor 202, der SCR-Anode 302 und der SCR-n-Mulde-n-Basis-Region 304 platziert. Das Hinzufügen der zusätzlichen Region des NPN-Emitters/der SCR-Kathode 204 erzeugt ein effizienteres ESD-Bauelement durch ein Effizientermachen einer Auslösestrom injizierung, weil weniger Auslösestrom und ESD-Strom in das Substrat injiziert wird.
  • 3d zeigt eine Layoutansicht eines dritten alternativen Ausführungsbeispiels der vorliegenden Erfindung. Dieses Ausführungsbeispiel ist ähnlich dem in 3b gezeigten Ausführungsbeispiel, mit der Hinzufügung eines n-Muldenrings 304 um die aktiven Regionen des ESD-Bauelements 340 herum. Der geschlossene n-Muldenring 304 ermöglicht eine bessere Kopplung und ein effizienteres Substratpumpen. Während des Auslösens des SCR erhöht das p-Substrat oder die p-Mulde (d. h. Basisregion des NPN) das Potential desselben, weil der PNP einschaltet. Diese Potentialerhöhung wird auch „Pumpen" genannt. Je einheitlicher das Substrat gepumpt wird, desto schneller und einheitlicher schaltet das Schutzbauelement ein. Der n-Muldenring 304 erhöht den wirksamen Substratwiderstandswert für die bestmögliche Eingrenzung der injizierten Träger während eines Auslösens. Durch das Eingrenzen von Trägern löst das ESD-Bauelement schneller aus, weil mehr Ladung verfügbar ist, um den SCR auszulösen, und weniger Ladung in das Substrat verloren geht.
  • Ein Vorteil von einem oder mehreren Ausführungsbeispielen, die hierin oben beschrieben sind, umfasst eine niedrige Auslösespannung während eines ESD-Ereignisses. Bei verschiedenen Ausführungsbeispielen der vorliegenden Erfindung ist es möglich, Auslösespannungen von nur 5 V zu erreichen. Ein anderer Vorteil von einem oder mehreren der hierin beschriebenen Ausführungsbeispiele ist die niedrige Kapazität des SCR, während sich derselbe in dem nichtleitenden Zustand desselben befindet. Diese Struktur weist im Allgemeinen eine niedrigere Kapazität als andere ESD-Strukturen auf, weil das Bauelement sehr kompakt und flächenausnutzend ist. Ein weiterer Vorteil von einem oder mehreren hierin beschriebenen Ausführungsbeispielen ist die relativ kleine und kompakte Größe dieser ESD-Bauelemente. Erstens wird eine Layoutfläche bewahrt, weil zwischen dem Auslöseelement und dem SCR keine Führungsleitungen bzw. Routing-Leitungen erforderlich sind. Weil zweitens SCRs eine höhere Menge an Strom pro Einheitsfläche handhaben können, ist die gesamt benötigte Layoutfläche typischerweise kleiner als bei ESD-Schutzbauelementen, die MOS-Bauelemente entweder als die Auslöseschaltung oder als das ESD-Bauelement selbst verwenden.
  • Ein Leistungsfähigkeitsgraph 500 ist in 5a für ein Ausführungsbeispiel der vorliegenden Erfindung gezeigt. Die x-Achse stellt die Spannung an dem Knoten 106, der geschützt werden soll (1), dar und die y-Achse stellt den sich ergebenden Strom IESD 107 dar, der durch das ESD-Bauelement geleitet wird. Eine typische Auslösespannung 506 für ein Ausführungsbeispiel der vorliegenden Erfindung beträgt 6,4 V. Ein typischer maximaler Strom für IESD 107 beträgt 52 μA/μm, einen Übertragungsleitungspuls (TLP, TLP = Transmission Line Pulse) von 100 ns vorausgesetzt. Eine vergrößerte Ansicht 502 des Leistungsfähigkeitsgraphen ist in 5b gezeigt.
  • 6 zeigt eine Auftragung 600 einer relativen Dotierungskonzentration über einer Tiefe von der Oberfläche des Siliziums aus. Eine Linie 602 stellt die Konzentration der n+-Source/Drain-Implantate dar, die für die Anode und die Kathode verwendet werden, eine Linie 604 stellt die Dotierungskonzentration des p-Typ-ESD-Implantats unter dem NPN-Auslösebauelementkollektor dar, eine Linie 606 stellt die p-Muldendotierungskonzentration dar und eine Linie 608 stellt die n-Muldendotierungskonzentration dar. Bei diesen Ausführungsbeispielen werden die n-Mulden- und p-Muldenregionen typischerweise ausschließlich verwendet (d. h. nicht überlappend). Die Implantationsbedingungen für alle dotierten Regionen, wie es hierin beschrieben ist, bestimmen die tatsächlichen Dotierungskonzentrationen und das Verhältnis der zwei Konzentrationen bestimmt die Durchbruchsspannung.
  • Unter Bezugnahme auf 7a ist ein alternatives Ausführungsbeispiel der vorliegenden Erfindung gezeigt. Anstelle eines Aufweisens eines Lateral-NPN-Auslösebauelements, wie es hierin oben beschrieben ist, wird ein Vertikal-NPN-Bauelement verwendet und in einem Layout mit dem SCR zusammengeführt. Bei einem alternativen Ausführungsbeispiel der vorliegenden Erfindung ist eine n-Mulde 304 über dem Substrat 402 gebildet. Wie es bei anderen Ausführungsbeispielen der Fall war, ist eine p-Typ-Anode 714 über der n-Mulde gebildet. Bei diesem Ausführungsbeispiel jedoch ist eine n-Typ-Kathode 716 über einer p-Typ-ESD-Region 712 gebildet. Die Kathode 716, die p-Typ-ESD-Region 712 und die n-Mulde 304 bilden einen Vertikal-NPN-Transistor. Die obere Oberfläche der Anode 714 und der Kathode 716 sind silizidbeschichtet und Kontakte sind über die silizidbeschichteten Regionen platziert. Der Knoten 106, der geschützt werden soll, ist mit der Anode 714 gekoppelt und die Kathode 716 ist typischerweise mit Masse 108 oder einem Referenzknoten gekoppelt. Wenn die Spannung an dem Knoten, der geschützt werden soll, die Umkehrdurchbruchsspannung des NPN-Transistors überschreitet, die durch die Konzentrationspegel des p-ESD-Implantats und der n-Mulde bestimmt ist, wird das SCR-Bauelement ausgelöst und fließt ein Strom von dem Knoten 106, der geschützt werden soll, zu Masse 108.
  • 7b zeigt einen Querschnitt eines alternativen Ausführungsbeispiels des in 7a gezeigten Querschnitts. Bei diesem alternativen Ausführungsbeispiel ist eine n-Typ-Auslöseverbindung 704 zu der n-Mulde 304 hergestellt. Bei diesem Ausführungsbeispiel kann ein externer Auslösestrom verwendet werden, um das Bauelement auszulösen, falls nötig. Die n-Muldenverbindung 714 ist eine stark n+-dotierte Region und es wird eine n-Typ-Source/Drain-Diffusion verwendet. Die obere Oberfläche der n-Muldenverbindung ist typischerweise silizidbeschichtet und es ist ein Kontakt 710 über der silizidbeschichteten Region 406 platziert. Die Auslöseverbindung 704 ist mit einem Auslösebauelement gekoppelt und löst vorzugsweise bei einer Auslösespannung von weniger als der Durchbruchsspannung des NPN-Transistors aus, der durch die n-Mulde 204, die ESD-Region 712 und die Kathode 716 gebildet ist.
  • Bei einem Ausführungsbeispiel kann die Auslöseverbindung 704 beispielsweise mit einem NPN-Auslösebauelement verbunden sein, wie es in 7c gezeigt ist, um ein ESD-Schutzbauelement 730 zu bilden. Das NPN-Auslösebauelement 735, das auf der linken Seite von 7c gezeigt ist, ist dem NPN-Bauelement ähnlich, das in 2 gezeigt ist. Ein n+-Kollektor 202 überlagert eine p-Typ-ESD-Region 203. Die p-Typ-ESD-Region 203 in Reihe mit einer p-Mulde 208 bildet die Basis des Transistors. Ein n+-Emitter 204 ist mit Masse verbunden, während der Kollektor 202 über eine Metall- oder andere Verbindung mit der Auslöseverbindung 704 verbunden ist. Während eines ESD-Ereignisses ist der Diodenübergang 732, der zwischen der SCR-Anode 714 und der SCR-n-Basisregion 304 gebildet ist, vorwärts vorgespannt und befindet sich in Reihe mit dem Kollektor 202 des NPN-Auslösebauelements 735. Wenn die Spannung an dem Kollektor 202 des NPN-Auslösebauelements 735 die Zurückschnapp-Auslösespannung Vt1 überschreitet, leitet ein Strom ITRIG 737 und wird das SCR-Bauelement 702 ausgelöst, wie es hierin oben beschrieben ist.
  • Bei einem anderen Ausführungsbeispiel der vorliegenden Erfindung, das in 7d gezeigt ist, ist das SCR-Bauelement 700 von 7a mit einem NPN-Auslösebauelement 730 verschmolzen. Das NPN-Auslösebauelement, wie dasselbe durch das schematische Symbol in 7d dargestellt ist, weist einen n+-Kollektor 726 auf, der eine p-Typ-ESD-Schicht 728 überlagert. Die N+-Kollektorregion 726 ist ähnlich der Region 202, die in 7c gezeigt ist, und die p-Typ-ESD-Schicht 728 ist ähnlich der Region 203, die in 7c gezeigt ist. Der Emitter 724 des NPN-Auslösebauelements 730 verwendet die gleiche n+-Region wie die Kathode des SCR-Bauelements gemeinschaftlich. Die Basis des NPN-Auslösebauelements 730 ist aus der p-Typ-ESD-Region 728 unter dem Kollektor 726, der p-Muldenregion 208 und einer zusätzlichen p-Typ-ESD-Region 715 hergestellt, die mit der p-Basis-Region des SCR-Bauelements gemeinschaftlich verwendet wird.
  • Das SCR-Bauelement ist aus einer p+-Anode 722, einer n-Basis-Region 304, einer p-Basis-Region 715, die aus einer p-Typ-ESD-Region gebildet ist, und einer n+-Kathode 724 hergestellt. Die Schnittstelle zwischen der n-Mulde 304 und der p-Mulde 208 ist unterhalb der Regionen 715 und 724, die die Kathode des SCR und den Emitter des Auslöse-NPN bilden, sowie der p-Typ-ESD-Region positioniert, die die p-Basis-Region des SCR und einen Abschnitt der Basis des Auslöse-NPN bildet. Der Knoten 106, der geschützt werden soll, ist mit der SCR-Anode 722 und dem Auslöse-NPN-Kollektor 726 gekoppelt. Der NPN-Kollektor/die SCR-Kathode 724 ist mit Masse verbunden.
  • Während eines ESD-Ereignisses bricht das NPN-Auslösebauelement 730 durch und leitet den Auslösestrom ITRIG 109. Der Auslösestrom ITRIG 109 löst das Bipolar-Latch aus, das durch das NPN-Bauelement 732 und das PNP-Bauelement 734 inhärent in dem SCR dargestellt ist. Es wird dann ein großer Strom, IESD, geleitet, wie es hierin oben bei den anderen Ausführungsbeispielen beschrieben ist.
  • Während diese Erfindung mit Bezug auf darstellende Ausführungsbeispiele beschrieben wurde, soll diese Beschreibung nicht in einem einschränkenden Sinn aufgefasst werden. Verschiedene Modifikationen und Kombinationen der darstellenden Ausführungsbeispiele sowie anderer Ausführungsbeispiele der Erfindung werden Fachleuten auf dem Gebiet auf Bezugnahme auf die Beschreibung hin ersichtlich. Es ist deshalb beabsichtigt, dass die beigefügten Ansprüche jegliche derartigen Modifikationen oder Ausführungsbeispiele einschließen sollen.

Claims (46)

  1. Halbleiterbauelement, das folgende Merkmale aufweist: eine ESD-Bauelementregion, die innerhalb eines Halbleiterkörpers angeordnet ist, wobei der Halbleiterkörper von einem ersten Leitfähigkeitstyp ist; eine Trennungsregion, die die ESD-Bauelementregion umgibt; eine erste dotierte Region eines zweiten Leitfähigkeitstyps, die an einer Oberfläche des Halbleiterkörpers innerhalb der ESD-Bauelementregion angeordnet ist, wobei der zweite Leitfähigkeitstyp sich von dem ersten Leitfähigkeitstyp unterscheidet; eine zweite dotierte Region des ersten Leitfähigkeitstyps, die zwischen dem Halbleiterkörper innerhalb der ESD-Bauelementregion und zumindest einem Abschnitt der ersten dotierten Region angeordnet ist, wobei die zweite dotierte Region mit einer höheren Konzentration als der Halbleiterkörper dotiert ist; eine dritte dotierte Region des zweiten Halbleitertyps, die in dem Halbleiterkörper innerhalb der ESD-Bauelementregion angeordnet ist; eine vierte dotierte Region des ersten Leitfähigkeitstyps, die innerhalb der dritten dotierten Region angeordnet ist, wobei die Kante der dritten dotierten Region sich in einem ersten Abstand von der Kante der vierten dotierten Region befindet; und eine fünfte dotierte Region des zweiten Leitfähigkeitstyps, die in dem Halbleiterkörper innerhalb der ESD-Bauelementregion in einem zweiten Abstand von der dritten dotierten Region angeordnet ist, wobei die erste dotierte Region, die zweite dotierte Region, der Halbleiterkörper innerhalb der ESD-Bauelementregion und die fünfte dotierte Region ein Auslösebauelement bilden; und wobei die vierte dotierte Region, die dritte dotierte Region, der Halbleiterkörper innerhalb der ESD-Bauelementregion und die fünfte dotierte Region einen SCR bilden.
  2. Halbleiterbauelement gemäß Anspruch 1, das ferner eine sechste dotierte Region des ersten Leitfähigkeitstyps aufweist, die in dem Halbleiterkörper innerhalb der ESD-Bauelementregion in einem dritten Abstand von der dritten dotierten Region angeordnet ist.
  3. Halbleiterbauelement gemäß Anspruch 2, bei dem der erste Abstand zwischen 50 nm und 1000 nm liegt, der zweite Abstand zwischen 50 nm und 1000 nm liegt und der dritte Abstand etwa 1000 nm beträgt.
  4. Halbleiterbauelement gemäß einem der Ansprüche 1 bis 3, bei dem der erste Leitfähigkeitstyp ein p-Typ ist und der zweite Leitfähigkeitstyp ein n-Typ ist.
  5. Halbleiterbauelement gemäß Anspruch 4, bei dem die dritte dotierte Region eine n-Mulde aufweist und die fünfte dotierte Region eine stark dotierte Region ist.
  6. Halbleiterbauelement gemäß einem der Ansprüche 1 bis 3, bei dem der erste Leitfähigkeitstyp ein n-Typ ist und der zweite Leitfähigkeitstyp ein p-Typ ist.
  7. Halbleiterbauelement gemäß Anspruch 6, bei dem die dritte dotierte Region eine p-Mulde aufweist und die fünfte dotierte Region eine stark dotierte Region ist.
  8. Halbleiterbauelement gemäß einem der Ansprüche 1 bis 7, bei dem die dritte dotierte Region eine Mehrzahl von dritten dotierten Regionen aufweist und bei dem eine vierte dotierte Region des ersten Leitfähigkeitstyps an jeder der dritten dotierten Regionen angeordnet ist.
  9. Halbleiterbauelement gemäß Anspruch 8, bei dem eine sechste Region des zweiten Leitfähigkeitstyps zumindest zwei der dritten dotierten Regionen miteinander verbindet.
  10. Halbleiterbauelement gemäß Anspruch 9, bei dem die sechste Region die gleiche Dotierungskonzentration wie die dritten dotierten Regionen aufweist.
  11. Halbleiterbauelement gemäß einem der Ansprüche 8 bis 10, bei dem die fünfte dotierte Region eine Mehrzahl von fünften dotierten Regionen aufweist und bei dem die Mehrzahl von dritten dotierten Regionen und fünften dotierten Regionen symmetrisch um die erste dotierte Region herum angeordnet sind.
  12. Halbleiterbauelement gemäß Anspruch 11, wobei das Halbleiterbauelement ferner eine sechste dotierte Region des zweiten Leitfähigkeitstyps aufweist, die an der Oberfläche der aktiven Region angeordnet ist, wobei die sechste dotierte Region einen Ring um die erste, die dritte und die fünfte Region herum bildet, wobei die sechste Region die dritten dotierten Regionen berührt und wobei die sechste dotierte Region die gleiche Dotierungskonzentration wie die dritten dotierten Regionen aufweist.
  13. Halbleiterbauelement gemäß einem der Ansprüche 1 bis 12, bei dem die erste dotierte Region ein ESD-Schutzbauelement aufweist und bei dem die vierte dotierte Region mit einer Schaltung gekoppelt ist, die geschützt wird, wobei die erste dotierte Region mit der Schaltung gekoppelt ist, die geschützt wird, und die fünfte dotierte Region mit einem ersten Referenzpotential gekoppelt ist.
  14. Halbleiterbauelement gemäß Anspruch 13, bei dem die dritte dotierte Region mit einem zweiten Referenzpotential widerstandsgekoppelt ist.
  15. Halbleiterbauelement gemäß Anspruch 14, bei dem das erste Referenzpotential Masse ist, das zweite Referenzpotential bei einer Spannung liegt, die sich von Masse unterscheidet, der erste Leitfähigkeitstyp ein p-Typ ist und der zweite Leitfähigkeitstyp ein n-Typ ist.
  16. Halbleiterbauelement gemäß einem der Ansprüche 1 bis 15, bei dem die erste, die vierte und die fünfte dotierte Region ferner eine silizidbeschichtete Region an der oberen Oberfläche jeder Region aufweisen.
  17. Halbleiterbauelement gemäß einem der Ansprüche 1 bis 16, bei dem die dritte dotierte Region eine n-Mulde aufweist und die verbleibenden Abschnitte der ESD-Region in einer p-Mulde gebildet sind.
  18. ESD-Schutzbauelement, wobei das ESD-Schutzbauelement folgende Merkmale aufweist: eine SCR-Struktur, die eine p-Typ-Anodenregion, ein n-Typ-n-Basis-Region, die mit der Anodenregion gekoppelt ist, eine p-Typ-p-Basis-Region, die mit der n-Typ-n-Basis-Region gekoppelt ist, und eine n-Typ-Kathodenregion, die mit der p-Typ-p-Basis-Region gekoppelt ist, aufweist; und ein BJT-Auslöseelement, das einen n-Typ-Kollektor, eine p-Typ-ESD-Region, die mit der n-Typ-Kollektorregion gekoppelt ist, eine p-Typ-Basis-Region, die mit der SCR-p-Typ-p-Basis-Region gekoppelt ist, und wobei die Dotierungskonzentration der p-Typ-Basis-Regionen geringer als die Dotierungskonzentration der ESD-Region ist, und eine n-Typ-Kathodenregion, die mit der p-Typ-Basis gekoppelt ist, aufweist.
  19. ESD-Schutzbauelement gemäß Anspruch 18, bei dem: die SCR-p-Typ-Anodenregion eine p+-Region aufweist; die SCR-n-Typ-n-Basis-Region eine n-Mulde aufweist; die SCR-p-Typ-p-Basis-Region eine p-Mulde aufweist; die SCR-n-Typ-Kathodenregion eine n+-Region aufweist; der BJT-Auslöse-n-Typ-Kollektor eine n+-Region aufweist; und die BJT-Auslöse-p-Typ-Basis eine p-dotierte Region mit einer Konzentration aufweist, die größer als die p-Mulde ist, und der BJT-Auslöseemitter eine n+-Region aufweist.
  20. ESD-Schutzbauelement gemäß Anspruch 19, bei dem: die SCR-n-Typ-Kathodenregion und der BJT-Auslöseemitter die gleiche Region aufweisen, die SCR-p-Typ-p-Basis-Region und das Auslöse-BJT-p-Typ-Material die gleiche Region aufweisen.
  21. ESD-Schutzbauelement gemäß einem der Ansprüche 18 bis 20, bei dem die SCR-p-Typ-Anodenregion mit der Schaltung gekoppelt ist, die geschützt werden soll, und der BJT-Auslösekollektor mit der Schaltung gekoppelt ist, die geschützt werden soll.
  22. Verfahren zum Betreiben eines Halbleiterbauelements, wobei das Verfahren folgende Schritte aufweist: Bereitstellen eines Schutzbauelements an einem geschützten Knoten, wobei der geschützte Knoten mit einer Schaltungsanordnung in einem Halbleitersubstrat gekoppelt ist, wobei der geschützte Knoten mit einer Anode eines SCR-Bauelements gekoppelt ist; und Schützen der Schaltungsanordnung vor einer hohen Spannung; wobei, wenn die hohe Spannung einen Pegel erreicht, der größer als ein Betriebspegel ist, die Schutzschaltungsanordnung bewirkt, dass ein Strom von einem Auslösesensorbauelement zu einem Auslöseknoten in dem SCR-Bauelement fließt, wobei das Auslösebauelement ein BJT-Bauelement ist und wobei der Auslösepegel des BJT-Bauelements durch eine stark dotierte Region zwischen dem Kollektor des BJT und dem Emitter des BJT beeinflusst ist, wobei die stark dotierte Region den gleichen Leitfähigkeitstyp wie die Basis des BJT aufweist; und wobei, wenn der Strom von dem Auslösebauelement in den Auslöseknoten des SCR fließt, der SCR latcht, wobei bewirkt wird, dass ein hoher Strom von einer Anode des SCR-Bauelements zu der Kathode des SCR-Bauelements fließt.
  23. Verfahren gemäß Anspruch 22, bei dem der BJT einen NPN aufweist.
  24. Verfahren gemäß Anspruch 22 oder 23, bei dem das SCR-Bauelement und das Auslösebauelement das gleiche Halbleitersubstrat gemeinschaftlich verwenden, in enger Nähe positioniert sind und miteinander nicht durch eine Metallisierungsschicht gekoppelt sind.
  25. ESD-Schutzbauelement, wobei das ESD-Schutzbauelement folgende Merkmale aufweist: eine SCR-Struktur, die folgende Merkmale aufweist: eine p-Typ-Anodenregion, eine n-Typ-n-Basis-Region, die mit der Anodenregion gekoppelt ist, eine p-Typ-p-Basis-Region, die mit der n-Basis-Region gekoppelt ist, und eine n-Typ-Kathodenregion, die mit der p-Basis-Region gekoppelt ist, wobei die p-Basis-Region, die n-Basis-Region und die Kathodenregion eine Vertikal-NPN-Struktur bilden, und wobei die Anodenregion mit einer Schaltung gekoppelt ist, die geschützt werden soll.
  26. ESD-Schutzbauelement gemäß Anspruch 25, wobei das ESD-Schutzbauelement an einem Halbleitersubstrat gefertigt ist.
  27. ESD-Schutzbauelement gemäß Anspruch 25 oder 26, das ferner eine n-Basis-Verbindung aufweist, wobei die n-Basis-Verbindung mit der n-Basis-Region gekoppelt ist, wobei die n-Basis-Verbindung mit einem externen Auslösebauelement gekoppelt ist.
  28. ESD-Schutzbauelement gemäß Anspruch 27, das ferner eine NPN-Struktur aufweist, die einen n-Typ-Emitter, eine p-Typ-Basis und einen n-Typ-Kollektor aufweist, wobei der n-Typ-Kollektor mit der n-Basis-Verbindung gekoppelt ist, und wobei die p-Typ-Basis eine erste p-dotierte Region, die mit dem Emitter gekoppelt ist, und eine zweite p-dotierte Region aufweist, die mit der ersten p-dotierten Region gekoppelt ist und mit dem Kollektor gekoppelt ist, wobei die zweite p-dotierte Region eine höhere Dotierungskonzentration als die erste p-dotierte Region aufweist.
  29. ESD-Schutzbauelement gemäß Anspruch 28, bei dem der Kollektor mit der n-Basis-Verbindung durch eine Metallleitung gekoppelt ist.
  30. Verfahren zum Bilden eines Halbleiterbauelements, wobei das Verfahren folgende Schritte aufweist: Bilden einer Trennungsregion in einem Halbleiterkörper, wobei die Trennungsregion einen aktiven Bereich eines ersten Leitfähigkeitstyps definiert; Bilden einer ersten dotierten Region innerhalb des aktiven Bereichs, wobei die erste dotierte Region von einem zweiten Leitfähigkeitstyp entgegengesetzt zu dem ersten Leitfähigkeitstyp ist; Bilden einer zweiten dotierten Region an der Oberfläche der ersten dotierten Region, wobei die zweite dotierte Region von dem ersten Leitfähigkeitstyp ist; Bilden einer dritten dotierten Region an der Oberfläche der ersten dotierten Region, wobei die dritte dotierte Region von dem ersten Leitfähigkeitstyp ist und wobei die dritte dotierte Region eine höhere Dotierungskonzentration als der aktive Bereich aufweist; und Bilden einer vierten dotierten Region in der dritten dotierten Region, wobei die vierte dotierte Region von dem zweiten Leitfähigkeitstyp ist.
  31. Verfahren gemäß Anspruch 30, wobei das Verfahren ferner ein Bilden einer sechsten dotierten Region an dem Umfang der aktiven Region aufweist, wobei die sechste dotierte Region von dem ersten Leitfähigkeitstyp ist.
  32. Verfahren gemäß Anspruch 30 oder 31, wobei das Verfahren ferner ein Bilden einer fünften dotierten Region in der aktiven Region aufweist, wobei die fünfte dotierte Region von dem zweiten Leitfähigkeitstyp ist.
  33. Verfahren gemäß Anspruch 32, bei dem: die erste dotierte Region eine n-Mulde aufweist; die zweite dotierte Region ein p-Typ-Implantat aufweist; die dritte dotierte Region ein p-Typ-Material aufweist; die vierte dotierte Region ein n-Typ-Implantat aufweist; und die fünfte dotierte Region ein n-Typ-Implantat aufweist.
  34. Verfahren gemäß einem der Ansprüche 30 bis 33, wobei das Verfahren ferner ein Bilden einer Flachgrabenisolation über Abschnitten des aktiven Bereichs aufweist, die die zweite dotierte Region, die vierte dotierte Region und die fünfte dotierte Region nicht aufweisen.
  35. Verfahren gemäß einem der Ansprüche 30 bis 34, wobei das Verfahren ferner ein Bilden von Silizidregionen an der Oberfläche der zweiten dotierten Region, der vierten dotierten Region und der fünften dotierten Region aufweist.
  36. Halbleiterbauelement, das folgende Merkmale aufweist: einen Bipolartransistor, der folgende Merkmale aufweist: eine erste ESD-Bauelementregion, die innerhalb eines Halbleiterkörpers angeordnet ist, wobei der Halbleiterkörper von einem ersten Leitfähigkeitstyp ist, eine Trennungsregion, die die erste ESD-Bauelementregion umgibt, eine erste dotierte Region eines zweiten Leitfähigkeitstyps, die an einer Oberfläche des Halbleiterkörpers innerhalb der ersten ESD-Bauelementregion angeordnet ist, wobei der zweite Leitfähigkeitstyp sich von dem ersten Leitfähigkeitstyp unterscheidet, eine zweite dotierte Region des zweiten Leitfähigkeitstyps, die an der Oberfläche des Halbleiterkörpers innerhalb der ersten ESD-Bauelementregion angeordnet ist, und eine dritte dotierte Region des ersten Leitfähigkeitstyps, die zwischen dem Halbleiterkörper innerhalb der ersten ESD-Bauelementregion und zumindest einem Abschnitt der zweiten dotierten Region angeordnet ist; und ein SCR-Bauelement, das folgende Merkmale aufweist: eine zweite ESD-Bauelementregion, die innerhalb des Halbleiterkörpers angeordnet ist, eine Trennungsregion, die die zweite ESD-Bauelementregion umgibt, eine vierte dotierte Region des zweiten Halbleitertyps, die in dem Halbleiterkörper innerhalb der zweiten ESD-Bauelementregion angeordnet ist, eine fünfte dotierte Region des zweiten Leitfähigkeitstyps, die an einer Oberfläche der vierten dotierten Region innerhalb der zweiten ESD-Bauelementregion angeordnet ist, eine sechste dotierte Region des ersten Leitfähigkeitstyps, die zwischen der vierten dotierten Region innerhalb der zweiten ESD-Bauelementregion und der fünften dotierten Region angeordnet ist, wobei die sechste dotierte Region mit einer höheren Konzentration als der Halbleiterkörper dotiert ist, eine siebte dotierte Region des ersten Leitfähigkeitstyps, die an einer Oberfläche der vierten dotierten Region innerhalb der zweiten ESD-Bauelementregion angeordnet ist, und eine achte dotierte Region des zweiten Leitfähigkeitstyps, die an einer Oberfläche der vierten dotierten Region innerhalb der zweiten ESD-Bauelementregion angeordnet ist, wobei die achte dotierte Region in der zweiten ESD-Bauelementregion mit der ersten dotierten Region in der ersten ESD-Bauelementregion gekoppelt ist.
  37. Halbleiterbauelement gemäß Anspruch 36, bei dem die erste dotierte Region der ersten ESD-Bauelementregion mit einem Massepotential gekoppelt ist, die fünfte dotierte Region in der zweiten ESD-Bauelementregion mit einem Massepotential gekoppelt ist und die siebte dotierte Region in der zweiten ESD-Bauelementregion mit einem Knoten gekoppelt ist, der geschützt werden soll.
  38. Halbleiterbauelement gemäß Anspruch 36 oder 37, bei dem der erste Leitfähigkeitstyp ein p-Typ ist und der zweite Leitfähigkeitstyp ein n-Typ ist.
  39. Halbleiterbauelement gemäß Anspruch 38, bei dem die vierte dotierte Region eine n-Mulde aufweist.
  40. Halbleiterbauelement gemäß Anspruch 39, bei dem der Halbleiterkörper innerhalb der ersten ESD-Bauelementregion eine p-Mulde aufweist.
  41. Halbleiterbauelement, das folgende Merkmale aufweist: eine ESD-Bauelementregion, die innerhalb eines Halbleiterkörpers angeordnet ist, wobei der Halbleiterkörper von einem ersten Leitfähigkeitstyp ist; eine Trennungsregion, die die ESD-Bauelementregion umgibt; eine erste dotierte Region eines zweiten Leitfähigkeitstyps, die in dem Halbleiterkörper innerhalb der ESD-Bauelementregion angeordnet ist, wobei sich der zweite Leitfähigkeitstyp von dem ersten Leitfähig keitstyp unterscheidet und wobei die erste dotierte Region und der Halbleiterkörper innerhalb der ersten ESD-Bauelementregion eine Schnittstelle in einer Ebene bilden, die im Wesentlichen senkrecht zu der Oberfläche des Halbleiterkörpers ist; eine zweite dotierte Region des zweiten Leitfähigkeitstyps, die über der Schnittstelle zwischen der ersten dotierten Region und dem Halbleiterkörper angeordnet ist, wobei ein erster Abschnitt der zweiten dotierten Region einen Abschnitt der ersten dotierten Region überlagert und ein anderer Abschnitt der zweiten dotierten Region einen Abschnitt des Halbleiterkörpers innerhalb der ESD-Region überlagert; eine dritte dotierte Region des ersten Leitfähigkeitstyps, die über der Schnittstelle und unter zumindest einem Abschnitt der zweiten dotierten Region angeordnet ist, wobei die dritte dotierte Region mit einer höheren Konzentration als der Halbleiterkörper dotiert ist; eine vierte dotierte Region des zweiten Leitfähigkeitstyps, die über dem Halbleiterkörper innerhalb der ESD-Region angeordnet ist; eine fünfte dotierte Region des ersten Leitfähigkeitstyps, die zwischen dem Halbleiterkörper und zumindest einem Abschnitt der vierten dotierten Region angeordnet ist, wobei die fünfte dotierte Region mit einer höheren Konzentration als der Halbleiterkörper dotiert ist; und eine sechste dotierte Region des ersten Leitfähigkeitstyps, die in der ersten dotierten Region angeordnet ist, wobei die sechste dotierte Region mit einer höheren Konzentration als die erste dotierte Region dotiert ist, wobei die zweite, die dritte, die vierte und die fünfte dotierte Region und der Halbleiterkörper ein Auslösebauelement bilden und wobei die erste, die zweite, die dritte und die sechste dotierte Region ein SCR-Bauelement bilden.
  42. Halbleiterbauelement gemäß Anspruch 41, bei dem die zweite dotierte Region mit einem Referenzpotential gekoppelt ist und die vierte dotierte Region und die sechste dotierte Region mit einem Knoten gekoppelt ist, der geschützt werden soll.
  43. Halbleiterbauelement gemäß Anspruch 42, bei dem das Referenzpotential Masse ist.
  44. Halbleiterbauelement gemäß einem der Ansprüche 41 bis 43, bei dem der erste Leitfähigkeitstyp ein p-Typ ist und der zweite Leitfähigkeitstyp ein n-Typ ist.
  45. Halbleiterbauelement gemäß Anspruch 44, bei dem die erste dotierte Region eine n-Mulde aufweist.
  46. Halbleiterbauelement gemäß Anspruch 45, bei dem der Halbleiterkörper innerhalb der ESD-Bauelementregion benachbart zu und außerhalb von der ersten dotierten Region eine p-Mulde aufweist.
DE102008005932A 2007-01-26 2008-01-24 Halbleiter-ESD-Bauelement und Verfahren zum Betreiben desselben Active DE102008005932B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/698,674 2007-01-26
US11/698,674 US7732834B2 (en) 2007-01-26 2007-01-26 Semiconductor ESD device and method of making same

Publications (2)

Publication Number Publication Date
DE102008005932A1 true DE102008005932A1 (de) 2008-08-14
DE102008005932B4 DE102008005932B4 (de) 2011-02-24

Family

ID=39597764

Family Applications (2)

Application Number Title Priority Date Filing Date
DE102008005932A Active DE102008005932B4 (de) 2007-01-26 2008-01-24 Halbleiter-ESD-Bauelement und Verfahren zum Betreiben desselben
DE102008064703.9A Active DE102008064703B4 (de) 2007-01-26 2008-01-24 Halbleiter-ESD-Bauelement

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE102008064703.9A Active DE102008064703B4 (de) 2007-01-26 2008-01-24 Halbleiter-ESD-Bauelement

Country Status (2)

Country Link
US (2) US7732834B2 (de)
DE (2) DE102008005932B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014009032A1 (de) * 2014-06-16 2015-12-17 Elmos Semiconductor Aktiengesellschaft ESD Schutzstruktur für die Verwendung in integrierten CMOS Schaltkreisen
DE102009035953B4 (de) 2008-10-13 2019-04-25 Infineon Technologies Ag Einrichtung zum Schutz vor elektrostatischen Entladungen

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8022498B1 (en) * 2007-03-26 2011-09-20 Synopsys, Inc. Electrostatic discharge management apparatus, systems, and methods
US7910998B2 (en) * 2007-07-11 2011-03-22 United Microelectronics Corp. Silicon controlled rectifier device for electrostatic discharge protection
JP2010087195A (ja) * 2008-09-30 2010-04-15 Panasonic Corp 半導体装置
US8896064B2 (en) * 2010-10-18 2014-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. Electrostatic discharge protection circuit
US8598625B2 (en) * 2010-12-30 2013-12-03 Taiwan Semiconductor Manufacturing Company, Ltd. ESD protection device with tunable design windows
US9025296B2 (en) * 2011-01-06 2015-05-05 Littelfuse, Inc. Transient voltage suppressor
JP5820311B2 (ja) 2012-03-02 2015-11-24 ルネサスエレクトロニクス株式会社 半導体装置
US8692289B2 (en) * 2012-07-25 2014-04-08 Taiwan Semiconductor Manufacturing Company, Ltd. Fast turn on silicon controlled rectifiers for ESD protection
US9589904B2 (en) 2013-02-14 2017-03-07 Infineon Technologies Austria Ag Semiconductor device with bypass functionality and method thereof
TWI582986B (zh) 2015-05-08 2017-05-11 創意電子股份有限公司 矽控整流器
US9461032B1 (en) * 2015-11-05 2016-10-04 Texas Instruments Incorporated Bipolar ESD protection device with integrated negative strike diode
US9735291B1 (en) * 2016-03-10 2017-08-15 Macronix International Co., Ltd. Semiconductor device and Zener diode
KR20210034725A (ko) 2019-09-20 2021-03-31 삼성전자주식회사 반도체 장치
CN110896072B (zh) * 2019-11-19 2021-12-03 江南大学 一种具有复合结构的双向esd防护器件

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5274262A (en) 1989-05-17 1993-12-28 David Sarnoff Research Center, Inc. SCR protection structure and circuit with reduced trigger voltage
US5343053A (en) 1993-05-21 1994-08-30 David Sarnoff Research Center Inc. SCR electrostatic discharge protection for integrated circuits
US5374565A (en) 1993-10-22 1994-12-20 United Microelectronics Corporation Method for ESD protection improvement
US5982601A (en) * 1998-07-30 1999-11-09 Winbond Electronics Corp. Direct transient-triggered SCR for ESD protection
US6621126B2 (en) 2000-10-10 2003-09-16 Sarnoff Corporation Multifinger silicon controlled rectifier structure for electrostatic discharge protection
DE60130028T2 (de) 2000-11-06 2008-06-26 Sarnoff Corp. Schutzvorrichtung gegen elektrostatische Entladung mit gesteuertem Siliziumgleichrichter mit externem On-Chip-Triggern und kompakten inneren Abmessungen für schnelles Triggern
TW493265B (en) * 2001-08-16 2002-07-01 Winbond Electronics Corp ESD protection circuit with high trigger current
US6770918B2 (en) 2001-09-11 2004-08-03 Sarnoff Corporation Electrostatic discharge protection silicon controlled rectifier (ESD-SCR) for silicon germanium technologies
JP2004319696A (ja) * 2003-04-15 2004-11-11 Toshiba Corp 半導体装置
DE102004009981B4 (de) 2004-03-01 2005-12-29 Infineon Technologies Ag ESD-Schutzschaltkreis mit Kollektorstrom-gesteuerter Zündung für eine monolithisch integrierte Schaltung
KR100680467B1 (ko) * 2004-11-10 2007-02-08 매그나칩 반도체 유한회사 정전기 방전 보호 소자
US7285828B2 (en) * 2005-01-12 2007-10-23 Intersail Americas Inc. Electrostatic discharge protection device for digital circuits and for applications with input/output bipolar voltage much higher than the core circuit power supply
US7242561B2 (en) * 2005-01-12 2007-07-10 Silicon Integrated System Corp. ESD protection unit with ability to enhance trigger-on speed of low voltage triggered PNP
US7535057B2 (en) * 2005-05-24 2009-05-19 Robert Kuo-Chang Yang DMOS transistor with a poly-filled deep trench for improved performance
US20070023866A1 (en) * 2005-07-27 2007-02-01 International Business Machines Corporation Vertical silicon controlled rectifier electro-static discharge protection device in bi-cmos technology
US9165920B2 (en) * 2005-10-15 2015-10-20 Globalfoundries Singapore Pte. Ltd. Tunable protection system for integrated circuits
US7538997B2 (en) * 2006-05-31 2009-05-26 Alpha & Omega Semiconductor, Ltd. Circuit configurations to reduce snapback of a transient voltage suppressor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009035953B4 (de) 2008-10-13 2019-04-25 Infineon Technologies Ag Einrichtung zum Schutz vor elektrostatischen Entladungen
DE102014009032A1 (de) * 2014-06-16 2015-12-17 Elmos Semiconductor Aktiengesellschaft ESD Schutzstruktur für die Verwendung in integrierten CMOS Schaltkreisen
DE102014009032B4 (de) * 2014-06-16 2018-11-15 Elmos Semiconductor Aktiengesellschaft Laterale ESD Schutzdioden und integrierte Schaltkreise mit diesen sowie laterale Bipolartransistoren und laterale PN-Diode

Also Published As

Publication number Publication date
US7732834B2 (en) 2010-06-08
US20100208405A1 (en) 2010-08-19
US7985983B2 (en) 2011-07-26
DE102008064703B4 (de) 2018-05-09
DE102008005932B4 (de) 2011-02-24
US20080179624A1 (en) 2008-07-31

Similar Documents

Publication Publication Date Title
DE102008005932B4 (de) Halbleiter-ESD-Bauelement und Verfahren zum Betreiben desselben
DE102009013331B4 (de) Halbleiter-Bauelement
DE60130028T2 (de) Schutzvorrichtung gegen elektrostatische Entladung mit gesteuertem Siliziumgleichrichter mit externem On-Chip-Triggern und kompakten inneren Abmessungen für schnelles Triggern
DE102017111285B4 (de) Vorrichtung und verfahren für einen aktiv gesteuerten auslöse- und latch-löse-thyristor
DE102007063829B3 (de) ESD-Schutzanordnung mit Dioden-basierter Gate-Kopplung für verbesserte ESD-Eigenschaften und Verfahren zum Betreiben hierfür
DE102011054700B4 (de) Halbleiter-ESD-Bauelement und Verfahren
DE19518549C2 (de) MOS-Transistor getriggerte Schutzschaltung gegen elektrostatische Überspannungen von CMOS-Schaltungen
DE102010000531B4 (de) Halbleiterbauelement, elektronische Komponente und Verfahren zur Herstellung eines Halbleiterbauelements
DE3720156C2 (de)
DE10343681B4 (de) Halbleiterstruktur und deren Verwendung, insbesondere zum Begrenzen von Überspannungen
DE102007006853B4 (de) ESD-Schutzvorrichtung und elektrische Schaltung mit derselben
DE102011000328A1 (de) Bauelemente für elektrostatische Entladung
DE102008059846A1 (de) Drain-Erweiterter Feldeffekttransistor
DE102008036834B4 (de) Diodenbasiertes ESE-Konzept für Demos-Schutz
DE19654163B4 (de) Schutzvorrichtung für eine Halbleiterschaltung
DE2163596A1 (de) Spannungsgesteuerte CMOS-Gatterschutz-Diode und Verfahren zu deren Herstellung
DE102008034158B4 (de) Integrierte Schaltungen mit einer Halbleiteranordnung in Dünnfilm-SOI-Technologie und Verfahren zur Herstellung derselben
DE4017790A1 (de) Verborgene zenerdiode in einer konfigurierbaren integrierten schaltung
DE10228337A1 (de) Halbleitervorrichtung mit einer ESD-Schutzvorrichtung
DE102013103082A1 (de) Niederspannungs-ESD-Begrenzung unter Verwendung von Hochspannungsbauelementen
DE102004035745A1 (de) Integrierter Schaltkreis
DE102019108334A1 (de) ESD-Schutzbauelement und MOS-Transistor mit (zumindest) einem integrierten ESD-Schutzbauelement
DE102005056908B4 (de) Integrierte Schaltungsanordnung mit Shockleydiode oder Thyristor und Verfahren zum Herstellen
DE10148794A1 (de) Verfahren zum Herstellen eines MOS-Transistors und MOS-Transistor
DE10351014B4 (de) Diodenstruktur und integrale Leistungsschaltanordnung mit Low-Leakage-Diode

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8172 Supplementary division/partition in:

Ref document number: 102008064703

Country of ref document: DE

Kind code of ref document: P

Q171 Divided out to:

Ref document number: 102008064703

Country of ref document: DE

Kind code of ref document: P

AH Division in

Ref document number: 102008064703

Country of ref document: DE

Kind code of ref document: P

R020 Patent grant now final

Effective date: 20110619