DE102008030847B4 - Reduzierung der Kontamination von Halbleitersubstraten während der Aufbringung der Metallisierung durch Ausführen eines Abscheide/Ätzzyklus während der Barrierenabscheidung - Google Patents

Reduzierung der Kontamination von Halbleitersubstraten während der Aufbringung der Metallisierung durch Ausführen eines Abscheide/Ätzzyklus während der Barrierenabscheidung Download PDF

Info

Publication number
DE102008030847B4
DE102008030847B4 DE102008030847A DE102008030847A DE102008030847B4 DE 102008030847 B4 DE102008030847 B4 DE 102008030847B4 DE 102008030847 A DE102008030847 A DE 102008030847A DE 102008030847 A DE102008030847 A DE 102008030847A DE 102008030847 B4 DE102008030847 B4 DE 102008030847B4
Authority
DE
Germany
Prior art keywords
deposition
substrate
conductive barrier
layer
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102008030847A
Other languages
English (en)
Other versions
DE102008030847A1 (de
Inventor
Frank Koschinsky
Matthias Lehr
Holger Schuehrer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Dresden Module One LLC and Co KG
GlobalFoundries Inc
Original Assignee
AMD Fab 36 LLC and Co KG
Advanced Micro Devices Inc
AMD Fab 36 LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AMD Fab 36 LLC and Co KG, Advanced Micro Devices Inc, AMD Fab 36 LLC filed Critical AMD Fab 36 LLC and Co KG
Priority to DE102008030847A priority Critical patent/DE102008030847B4/de
Priority to US12/418,857 priority patent/US8039400B2/en
Publication of DE102008030847A1 publication Critical patent/DE102008030847A1/de
Application granted granted Critical
Publication of DE102008030847B4 publication Critical patent/DE102008030847B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76853Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865Selective removal of parts of the layer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P80/00Climate change mitigation technologies for sector-wide applications
    • Y02P80/30Reducing waste in manufacturing processes; Calculations of released waste quantities

Abstract

Verfahren mit:
Auswählen eines ersten Sollwertes und eines zweiten Sollwertes für eine Dicke einer leitenden Barrierenschicht (122a, 122b), die auf einem Substrat (100) zu bilden ist, wobei das Substrat (100) ein Abschrägungsgebiet (103) und ein zentrales Gebiet (104) mit einer Vielzahl von Chipgebieten (110) aufweist, wobei der erste Sollwert kleiner ist als der zweite Sollwert und dem Abschrägungsgebiet (103) zugeordnet ist und wobei der zweite Sollwert dem zentralen Gebiet (104) zugeordnet; und
Ausführen einer Prozesssequenz mit mindestens einem Abscheide/Ätzzyklus zum Abscheiden von Material der leitenden Barrierenschicht (122a, 122b) über dem Substrat (100) und zum nachfolgenden Entfernen von Material der leitenden Barrierenschicht (122a, 122b), um eine Dicke der leitenden Barrierenschicht (122a, 122b) gleich oder kleiner des ersten und des zweiten Sollwertes einzustellen;
wobei die Prozesssequenz mindestens zwei Abscheide/Ätzzyklen umfasst.

Description

  • Gebiet der vorliegenden Offenbarung
  • Im Allgemeinen betrifft die vorliegende Offenbarung die Herstellung integrierter Schaltungen und betrifft insbesondere Metallisierungsschichten und Kontaminationen, die während der Fertigungsprozesse hervorgerufen werden.
  • Beschreibung des Stands der Technik
  • Halbleiterbauelemente werden typischerweise auf im Wesentlichen scheibenförmigen Substraten aufgebaut, die aus einem geeigneten Material hergestellt sind. Die Mehrzahl der Halbleiterbauelemente mit sehr komplexen elektronischen Schaltungen wird gegenwärtig und in der absehbaren Zukunft auf der Grundlage von Silizium hergestellt, wodurch Siliziumsubstrate und siliziumenthaltende Substrate, etwa SOI(Silizium-auf-Isolator-)Substrate, geeignete Trägermaterialien zur Herstellung von Halbleiterbauelementen sind, etwa von Mikroprozessoren, SRAM's, ASIC's (anwendungsspezifische IC's) und dergleichen. Die einzelnen integrierten Schaltungen sind in Form eines Arrays angeordnet, wobei die meisten Fertigungsschritte, die sich auf 500 bis 1000 und mehr einzelne Prozessschritte in modernsten integrierten Schaltungen belaufen können, gleichzeitig für alle Chipbereiche auf dem Substrat ausgeführt werden, mit Ausnahme von Photolithographieprozessen, gewissen Messprozessen und dem Eindringen der einzelnen Bauelemente in ein Gehäuse nach dem Schneiden des Substrats. Somit zwingen ökonomische Bedingungen die Halbleiterhersteller dazu, die Substratabmessungen ständig zu vergrößern, um damit ebenfalls die für die Herstellung tatsächlicher Halbleiterbauelemente verfügbare Fläche zu erhöhen.
  • Zusätzlich zur Vergrößerung der Substratfläche ist es auch wichtig, die Ausnutzung der Substratfläche für eine vorgegebene Substratgröße zu optimieren, um damit möglichst viel an Substratfläche für Halbleiterbauelemente und/oder Teststrukturen, die für die Prozesssteuerung verwendbar sind, zu nutzen. In dem Versuch, die nutzbare Oberfläche für eine vorgegebene Substratgröße zu maximieren, werden die Randchipgebiete möglichst nahe am Substratrand angeordnet, wie dies mit den Substrathantierungsprozessen verträglich ist. Im Allgemeinen werden die meisten Fertigungsprozesse in einer automatisierten Weise durchgeführt, wobei die Substrathantierung von der Rückseite her des Substrats und/oder ein Substratrand folgt, der typischerweise eine Abschrägung zumindest an der Vorderseite des Substrats aufweist.
  • Auf Grund der ständigen Forderung nach einer Verringerung der Strukturgrößen von modernsten Halbleiterbauelementen sind Kupfer und Legierungen davon in Verbindung mit einem dielektrischen Material mit kleinem ε eine häufig eingesetzte Alternative bei der Herstellung sogenannter Metallisierungsschichten, die Metallleitungen und Kontaktdurchführungen aufweisen, die die einzelnen Schaltungselemente miteinander verbinden, um die erforderliche Funktion der integrierten Schaltung zu gewährleisten. Obwohl Kupfer einige Vorteile im Vergleich zu Aluminium aufweist, das das typische Metallisierungsmetall der letzten Jahrzehnte war, waren die Halbleiterhersteller etwas zögerlich bei der Einführung des Kupfers im Produktionsvorgang auf Grund der Eigenschaft des Kupfers, gut in Silizium und Siliziumdioxid zu diffundieren. Selbst in sehr geringen Mengen kann Kupfer deutlich die elektrischen Eigenschaften von Silizium und damit das Verhalten von Schaltungselementen, etwa von Transistoren und dergleichen beeinflussen. Es ist daher wichtig, das Kupfer in den Metallleitungen und Kontaktdurchführungen durch Verwenden geeigneter isolierender und leitender Barrierenschichten einzuschließen, um die Diffusion von Kupfer zu empfindlichen Bauteilgebieten möglichst zu unterdrücken. Ferner ist eine Kontamination von Prozessanlagen, etwa von Transportmitteln, Transportbehältern, Roboterarmen, Scheibenhalterungen und dergleichen möglichst einzuschränken, da selbst geringste Mengen an Kupfer, die auf der Rückseite eines Substrats abgeschieden werden, zu einer Diffusion des Kupfers zu empfindlichen Bauteilbereichen führen kann.
  • Die Problematik des Kupfers und anderer Bauteil- und Anlagenkontaminationen wird noch weiter verschärft, wenn dielektrische Materialien mit kleinem ε in Verbindung mit Kupfer eingesetzt werden, um Metallisierungsschichten zu bilden, da diese dielektrischen Materialien mit kleinem ε eine reduzierte mechanische Stabilität aufweisen. Da zumindest einige der Abscheideprozesse, die bei der Herstellung von Halbleitern angewendet werden, nicht in effizienter Weise auf den „aktiven” Substratbereich eingeschränkt werden können, kann sich auch ein Stapel aus Schichten oder Materialresten am Substratrandgebiet einschließlich der Abschrägung ausbilden, wodurch ein mechanisch instabiler Schichtstapel auf Grund der Prozessungleichmäßigkeiten an dem Substratrand und insbesondere an der Ab schrägung des Substrats erzeugt wird. Insbesondere Dielektrika mit kleinem ε, die durch CVD (chemische Dampfabscheidung) gebildet werden, neigen dazu, sich intensiver an dem Abschrägungsrandgebiet im Vergleich zu dem aktiven Substratgebiet anzulagern, wodurch eine größere Schichtdicke aufgebaut wird. Somit kann während der Herstellung von mehreren Metallisierungsschichten ein Schichtstapel an dem Abschrägungsgebiet gebildet werden, der Barrierenmaterial, Kupfer und Dielektrika enthält, wobei diese eine geringere Haftung aneinander aufweisen. Während der weiteren Herstellung und während Substrathantierungsprozessen kann sich Material, etwa Kupfer, Barrierenmaterial und/oder Dielektrikum ablösen und kann diese Prozesse deutlich beeinflussen, wodurch die Produktionsausbeute und die Anlagenintegrität negativ beeinflusst werden.
  • Beispielsweise wird bei der Herstellung einer kupferbasierten Metallisierungsschicht die sogenannte Einlege- oder Damaszener-Technik gegenwärtig als bevorzugtes Fertigungsverfahren eingesetzt, um Metallleitungen und Kontaktdurchführungen herzustellen. Dazu wird eine dielektrische Schicht, die typischerweise aus einem Dielektrikum mit kleinem ε aufgebaut ist, abgeschieden und strukturiert, so dass diese Gräben und Kontaktöffnungen gemäß den Entwurfserfordernissen erhält. Während des Strukturierungsprozesses werden Polymermaterialien, die zum Einstellen der Ätzeigenschaften verwendet werden, auf Substratbereichen unter höchst ungleichmäßigen Prozessbedingungen abgeschieden, etwa auf Substratrand, der Abschrägung und dem benachbarten Rückseitenbereich. Die Polymermaterialien, die Fluor enthalten, können zusätzlich zu modifizierten Hafteigenschaften für ein anderes Material beitragen, das in nachfolgenden Prozessen abgeschieden wird, wodurch die Tendenz zur Erzeugung von Materialablösungen weiter verstärkt wird. Daher wird in einigen Vorgehensweisen ein entsprechender nasschemischer Reinigungsprozess in dem Versuch ausgeführt, die Polymerreste zu entfernen. Danach wird eine leitende Barrierenschicht, die beispielsweise aus Tantal, Tantalnitrid, Titan, Titannitrid, und dergleichen aufgebaut ist, abgeschieden, wobei die Zusammensetzung der Barrierenschicht so ausgewählt ist, dass auch die Haftung des Kupfers an dem benachbarten Dielektrikum verbessert wird. Das Abscheiden der Barrierenschicht kann durch chemische Dampfabscheidung (CVD) oder physikalische Dampfabscheidung (PVD) bewerkstelligt werden, wobei die Abscheidung des Barrierenmaterials nicht effizient auf den aktiven Substratbereich gemäß den gegenwärtig etablierten Abscheideverfahren beschränkt werden kann. Folglich wird das Barrierenmaterial auch auf der Substratabschrägung und teilweise auf der Rückseite des Substrats aufgebracht, wodurch in Verbindung mit den Resten des dielektrischen Mate rials, die ggf. nicht durch vorhergehende Ätzprozesse zum Strukturieren der dielektrischen Schicht entfernt wurde, ein Schichtstapel mit reduzierter mechanischer Stabilität geschaffen wird, wobei Polymerreste, die nicht auf Grund der begrenzten Effizienz des vorhergehenden Nassreinigungsprozesses entfernt wurden, zusätzlich die mechanische Stabilität verringern. Danach wird gemäß einer standardmäßigen Damaszener-Prozessabfolge eine dünne Kupfersaatschicht durch physikalische Dampfabscheidung oder ähnliche geeignete Prozesse aufgebracht, um eine nachfolgende elektrochemische Abscheidung in Gang zu setzen und zu fördern, um die Gräben und Kontaktdurchführungen, die in dem dielektrischen Material ausgebildet sind, zu füllen.
  • Obwohl Reaktorbehälter für die elektrochemische Abscheidung, etwa Elektroplattierungsreaktoren oder Reaktoren für stromloses Plattieren, so gestaltet sind, dass im Wesentlichen kein Kupfer am Substratrand abgeschieden wird, kann die vorhergehende Saatschichtabscheidung dennoch zu einer merklichen Abscheidung unerwünschten Kupfers an dem Substratrandgebiet führen. Nach der elektrochemischen Abscheidung des Hauptanteils des Kupfers wird überschüssiges Material entfernt. Dies wird häufig durch chemisch-mechanisches Polieren (CMP) erreicht, wobei Materialstückchen, etwa tantalenthaltende Kupferstücke, auf Grund der geringeren Stabilität des Metallisierungsschichtstapels insbesondere an der Substratabdeckung „abblättern” können. Die tantalenthaltenden Materialstückchen und andere Materialstückchen die aus dielektrischem Material und/oder Metallmaterialien aufgebaut sind, können beispielsweise während des CMP-Prozesses freigesetzt werden, und können sich dann an ungewünschten Substratgebieten ablagern oder können den CMP-Prozess nachfolgender Substrate beeinflussen. Während der weiteren Bearbeitung des Substrats kann eine Kontamination, die hauptsächlich durch das Ablösen an dem Substratrand hervorgerufen wird, merklich zu Ausbeuteverlusten in einem sehr fortgeschritten Fertigungsgrad beitragen.
  • Da die Kontamination, die beispielsweise durch tantalbasierte Materialstückchen hervorgerufen wird, als wesentliche Kontaminationsquelle erkannt wurde, werden große Anstrengungen unternommen, um die Materialablösung am Substratrand und an der Abschrägung zu verringern, ohne im Wesentlichen das innere, d. h. das aktive, Substratgebiet zu beeinflussen. Dazu wurde Ätzmodule von den Halbleiteranlagenstellen entwickelt, die ausgebildet sind, selektiv ein Mittel, das im Wesentlichen aus Schwefelsäure und Wasserstoffperoxid aufgebaut ist, am Substratrand aufzubringen, um damit unerwünschtes Material von diesem Gebiet zu entfernen, was jedoch ebenfalls zu einem Ausbeuteverlust auf Grund des komplexen Ätzschemas führen kann. In anderen Fällen wird eine Abscheidemaske in Form eines Ringes während des Abscheidens des Barrierenmaterials vorgesehen, was als Hauptbeitrag im Hinblick auf die Ausbeuteverluste betrachtet wird. Der Abscheidering kann jedoch auch die Chipgebiete in der Nähe des Substratrands abschatten, wodurch die Steuerung der endgültigen Barrierendicke in diesen Substratbereichen reduziert wird, wodurch größere Prozessgrenzen für die Barrierendicke erforderlich sind. Somit kann zusätzlich zu einer größeren Produktvariabilität auch ein geringeres Leistungsverhalten auf Grund der im Allgemeinen größeren Barrierendicke hervorgerufen werden.
  • In der US 6 784 096 B2 wird ein Verfahren zur Abscheidung von Barriereschichten an Seitenwänden und Böden von Durchkontaktierungen in Halbleiterbauteilen beschrieben, wobei zwei Barriereschichten abgeschieden und teilweise geätzt werden.
  • Die EP 0 666 588 A2 offenbart ein CVD-Verfahren für Wafer mit einer Nachberabeitung zur Verringerung einer im Randbereich des Wafers während des CVD-Verfahrens entstehenden Verunreinigungslegierung.
  • Die US 6 121 111 A offenbart ein Verfahren zum Entfernen einer im Verlauf eines CMP-Verfahrens für Wafer entstehenden Wolframverunreinigung am Waferrand zum Freilegen von Justiermarkierungen.
  • Angesichts der zuvor beschriebenen Situation stellt die vorliegende Offenbarung Techniken zur Verbesserung der Barrierenabscheidung am Substratrand zur Verfügung, wobei eines oder mehrere der oben erkannten Probleme vermieden oder zumindest verringert werden.
  • Überblick über die Offenbarung
  • Im Allgemeinen betrifft die vorliegende Offenbarung Techniken, die eine deutliche Verringerung der Ausbeuteverluste während der Herstellung von Metallisierungsschichten von Halbleiterbauelementen ermöglichen, in denen effiziente leitende Barrierenmaterialien vorzusehen sind, beispielsweise in Verbindung mit aufwendigen dielektrischen Schichtstapeln, die in konventionellen Strategien zu erhöhten Ausbeuteverlusten oder einer reduzierten Gleichmäßigkeit der Produkteigenschaften führt, auf Grund von Materialablösungen und entsprechenden selektiven Abscheidetechniken. Zu diesem Zweck wird die Wahrscheinlichkeit für eine Materialablösung oder ein „Abblättern” während des Strukturierens der Metallisierungsschichten verringert, indem in geeigneter Weise eine Schichtdicke eines leitenden Barrierenmaterials im Randgebiet ohne Anwendung zusätzlicher externer Maskenelemente, etwa von Abscheideringen, reduziert wird, während auch komplexe selektive Ätzprozesse vermieden werden. Gemäß anschaulichen hierin offenbarten Aspekten wird ein „selektives” Materialabtragen oder eine räumlich selektiv reduzierte Schichtdicke des leitenden Barrierenmaterials auf der Grundlage einer Prozesssequenz erreicht, die mindestens einen Abscheideschritt zur Herstellung eines leitenden Barrierenmaterials gefolgt von einem Ätzprozess zum Entfernen eines Teils des leitenden Barrierenmaterials aufweist, wodurch ein erhöhter Materialabtrag an dem Abschrägungsgebiet erreicht wird, was somit zu einer gewünschten geringeren Menge an leitendem Barrierenmaterial führt, wodurch die Wahrscheinlichkeit des Erzeugens von Kontaminationsstoffen während der weiteren Bearbeitung des Bauelements verringert wird. Anschaulichen hierin offenbarten Aspekten wird ein entsprechender Abscheide/Ätzzyklus zumindest zwei mal ausgeführt, wodurch selektiv die Gesamtgleichmäßigkeit des leitenden Barrierenmaterials verbessert wird, wobei dennoch die Schichtdicke an dem Abschrägungsgebiet weiter verringert wird. Die verbesserte Gleichmäßigkeit der sich ergebenden leitenden Barrierenschicht ist die Basis zum Auswählen eines kleineren Sollwertes für das leitende Barrierenmaterial in dem zentralen Gebiet eines Substrats, wodurch das Bauteilleistungsverhalten auf Grund der erhöhten Leitfähigkeit von Metallleitungen und Kontaktdurchführungen, die in dem Metallisierungssystem des Halbleiterbauelements ausgebildet werden, verbessert wird, während zusätzlich ein geringerer Sollwert für das zentrale Gebiet ferner die gewünschte geringere Dicke an dem Abschrägungsgebiet zulässt, da im Allgemeinen eine geringere Menge an Barrierenmaterialien während der Abscheide/Ätzzyklen abgeschieden werden muss.
  • Ein hierin offenbartes Verfahren umfasst das Auswählen eines ersten Sollwertes und eines zweiten Sollwertes für eine Dicke einer leitenden Barrierenschicht, die auf einem Substrat zu bilden ist, wobei das Substrat ein Abschrägungsgebiet und ein zentrales Gebiet mit einer Vielzahl von Chipgebieten aufweist, wobei der erste Sollwert kleiner ist als der zweite Sollwert und dem Abschrägungsgebiet zugeordnet ist und wobei der zweite Sollwert dem zentralen Gebiet zugeordnet und das Ausführen einer Prozesssequenz mit mindestens einem Abscheide/Ätzzyklus zum Abscheiden von Material der leitenden Barrierenschicht über dem Substrat und zum nachfolgenden Entfernen von Material der leitenden Barrierenschicht, um eine Dicke der leitenden Barrierenschicht gleich oder kleiner des ersten und des zweiten Sollwertes einzustellen, wobei die Prozesssequenz mindestens zwei Abscheide/Ätzzyklen umfasst.
  • Kurze Beschreibung der Zeichnungen
  • Weitere Ausführungsformen der vorliegenden Offenbarung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
  • 1a schematisch eine Draufsicht eines Substrats mit einem zentralen Gebiet, das mehrere Chipgebiete enthält, und ein Abschrägungsgebiet aufweist;
  • 1b bis 1f schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Fertigungsphasen bei der Herstellung einer Metallisierungsschicht zeigen, wobei eine reduzierte Dicke eines leitenden Barrierenmaterials an dem Abschrägungsgebiet erhalten wird, in dem abwechselnd ein Abscheideschritt und ein Ätzschritt ausgeführt werden, um vorzugsweise Material an dem Abschrägungsgebiet gemäß anschaulicher Ausführungsformen abzutragen;
  • 1g und 1h schematisch die Dicke eines leitenden Barrierenmaterials über ein Substrat hinweg bzw. in der Nähe des Abschrägungsgebiets zeigen, die unter Anwendung mehrerer Abscheide/Ätzzyklen gemäß anschaulicher Ausführungsformen erreicht wird; und
  • 1i schematisch eine Querschnittsansicht einer Metallisierungsschicht eines Chipgebiets zeigt, das in der Nähe des Abschrägungsgebiets angeordnet ist, wobei eine reduzierte Dicke des Chipgebiets auf Grund der besseren Gesamtdickengleichmäßigkeit angewendet wird, die durch die gemäß weiterer anschaulicher Ausführungsformen bereitgestellten Abscheide/Ätzzyklen ermöglicht wird.
  • Detaillierte Beschreibung
  • Im Allgemeinen betrifft die vorliegende Offenbarung eine Technik, die eine verbesserte Produktionsausbeute und/oder eine größere Gleichmäßigkeit des Produktverhaltens ermöglicht, indem die Dicke eines leitenden Barrierenmaterials in dem Abschrägungsgebiet des Substrats während der Fertigungssequenz zur Herstellung aufwendiger Metallisierungssysteme von Halbleiterbauelementen deutlich reduziert wird. Wie zuvor erläutert ist, zeigen experimentelle Beobachtungen, dass signifikante Ausbeuteverluste mit der Anwesenheit eines leitenden Barrierenmaterials, etwa Tantal in den abgeschrägten Gebieten der Substrate verknüpft sind. Somit sind konventionelle Maßnahmen zum Reduzieren der Menge an Tantalmaterial in dem abgeschrägten Gebiet auf Konzepte ausgerichtet, in denen die Materialansammlung während des Abscheidens der Barrierenschicht an dem Abschrägungsgebiet unter Anwendung von Abscheidemasken reduziert wird, die jedoch zu einer geringeren Steuerbarkeit der Schichtdicke in den Chipgebieten führen können, die in der Nähe des abgeschrägten Gebiets angeordnet sind. Im Gegensatz zu diesen konventionellen Lösungen wurde von den Erfindern erkannt, dass eine nicht-maskierte Prozesssequenz eingesetzt werden kann, die eine effiziente Materialumverteilung in dem zentralen Gebiet bietet, wobei eine signifikante Materialverringerung selektiv an dem abgeschrägten Gebiet erreicht wird. Folglich sind entsprechende externe Maskenelemente sowie substratinterne Maskenschichten und dergleichen nicht erforderlich, wodurch die Gesamtprozesseffizienz ansteigt. Gleichzeitig kann eine verbesserte Materialgleichmäßigkeit und Stufenabdeckung in den eigentlichen Chipgebieten erreicht werden, wodurch die Anwendung eines kleineren Sollwertes für das leitende Barrierenmaterial möglich ist, was wiederum zu einem insgesamt besseren Bauteilleistungsverhalten führt, da beispielsweise für gegebene Entwurfsabmessungen entsprechende Metallgebiete, etwa Metallleitungen und Kontaktdurchführungen, die Menge des leitenden Barrierenmaterials, das eine deutlich geringere Leitfähigkeit im Vergleich zu Metallen, etwa Kupfer aufweist, verringert werden kann in den Metallstrukturelementen, wobei gleichzeitig der Anteil an gut leitendem Metall erhöht wird, wodurch insgesamt zu einer Bauteilleistungssteigerung beigetragen wird, ohne die Diffusionsblockiereigenschaften des leitenden Barrierenmaterials zu beeinträchtigen.
  • Ohne die vorliegende Offenbarung auf die folgende Erläuterung einschränken zu wollen, so wird dennoch angenommen, dass nach dem Abscheiden eines leitenden Barrierenmaterials ein nachfolgender Ätzprozess, etwa ein Sputter-Ätzprozess, in welchem in Prinzip Atome von dem zuvor abgeschiedenen Barrierenmaterial freigesetzt werden, in mehr oder minder ausgeprägten Maße flüchtig werden. Abhängig von den gesamten Prozessparametern während des Ätzschrittes, beispielsweise in Bezug auf die Temperatur und Druck, tritt ein gewisses Maß an erneuter Abscheidung auf, wobei in dem zentralen Gebiet des Substrats die Umverteilung des Materials zu einer verbesserten Stufenbedeckung und Dickengleichmäßigkeit führt. Am Rand des Substrats ist jedoch der Grad an Umverteilung verringert, da das Abschwächungsgebiet keinen „benachbarten” Bereich besitzt, in welchem ebenfalls zunehmend Material der leitenden Barrierenschicht in die Umgebung freigesetzt wird. Folglich ist die Wahrscheinlichkeit einer erneuten Abscheidung eines zuvor freigesetzten Atoms deutlich kleiner im Vergleich zum zentralen Gebiet, wodurch sich eine kontinuierlich abnehmende Schichtdicke am Abschrägungsgebiet ergibt. In einigen anschaulichen hierin offenbarten Ausführungsformen werden zwei oder mehr Abscheide/Ätzzyklen ausgeführt, wobei jeder Abscheideschritt für eine moderat dünne Schichtdicke sorgt, die in dem zentralen Gebiet während des nachfolgenden Ätzschrittes noch gleichmäßiger gemacht wird, während eine andauernde Verringerung der Schichtdicke im Abschrägungsgebiet erreicht wird.
  • Mit Bezug zu den begleitenden Zeichnungen werden nunmehr weitere anschauliche Ausführungsformen detaillierter beschrieben.
  • 1a zeigt schematisch ein Substrat 100 mit einer Vorderseite 101, auf der eine Vielzahl von Chipgebieten 110 ausgebildet sind, wovon jedes ein Halbleiterbauelement repräsentiert, in welchem Schaltungselemente, etwa Transistoren und dergleichen ausgebildet sind. Des weiteren umfasst das Substrat 100 eine Rückseite 102, die häufig in Kontakt ist mit jeglicher Art von Substrathaltern während des Transportes und der Bearbeitung des Substrats 100. Die Vorderseite 101 des Substrats 100 umfasst ein aktives oder zentrales Gebiet 104, d. h. das zentrale Gebiet 104 repräsentiert die Vielzahl der Chipgebiete 110, während ein Randgebiet oder ein Abschrägungsgebiet 103 für die Herstellung von Schaltungs elementen auf Grund der Prozessungleichmäßigkeit, der Substrathantierungserfordernisse und dergleichen nicht genutzt wird, wobei insbesondere Abscheideungleichmäßigkeiten innerhalb des abgeschrägten Gebiets 103 auftreten können, wie dies zuvor erläutert ist. Die Größe des Abschrägungsgebiets 103 und damit des zentralen Gebiets 104 hängt von der Steuerbarkeit der Prozesse, die bei der Herstellung von Schaltungselementen in und auf dem zentralen Gebiet 104 beteiligt sind, der Fähigkeit der Transportsysteme, die zum Halten und Transportieren des Substrats 100 zwischen aufeinanderfolgenden Prozessen verwendetet werden und dergleichen, ab. Im Hinblick auf eine maximale Flächenausnutzung des Substrats 100 wird die Größe des Abschrägungsgebiets 103 möglichst klein gehalten, um möglichst viel Substratfläche für die Chipgebiete 110 zu bewahren. Aktuell werden 200 mm, 300 mm typische Durchmesser der Substrate, die in modernen Halbleiterfertigungsstätten verwendet werden, wobei eine Breite D des Abschrägungsgebiets 103 im Bereich von ungefähr 1 bis 5 mm liegt. Somit wird gemäß anschaulicher hierin offenbarter Ausführungsformen der Prozess zur Herstellung eines leitenden Barrierenmaterials in den Chipgebieten 110 und dem Abschrägungsgebiet 103 so gesteuert, dass eine gewünschte Schichtdicke gemäß einem vordefinierten Sollwert in den Chipgebieten 110 mit verbesserter Gleichmäßigkeit über das gesamte zentrale Gebiet 104 hinweg erreicht wird, unabhängig davon, ob ein zentral liegender Chip oder ein Chipgebiet in der Nähe des Abschrägungsgebiets 103 betrachtet wird. Andererseits wird ein entsprechender Sollwert in dem Abschrägungsgebiet 103 auf einen moderat geringen Wert festgelegt, um die Wahrscheinlichkeit des Erzeugens von durch das Barrierenmaterial hervorgerufenen Kontaminationen während der weiteren Bearbeitung des Substrats 100 zu reduzieren.
  • 1b zeigt schematisch eine Querschnittsansicht des Substrats 100 gemäß einem spezifizierten Fertigungsstadium. Wie gezeigt, ist ein dielektrischer Schichtstapel 120, der ein oder mehrere unterschiedliche dielektrische Materialien aufweisen kann, etwa Siliziumdioxid, Siliziumnitrid, Siliziumkarbid, und dergleichen, möglicherweise in Verbindung mit dielektrischen Materialien mit kleinem ε und dergleichen, in und über dem zentralen Gebiet 104 gebildet, wobei der Schichtstapel 120 mit einem mehr oder weniger ausgeprägten Zustand in dem Abschrägungsgebiet 103 ausgebildet ist. Der Einfachheit halber ist das Abschrägungsgebiet 103 so gezeigt, dass es im Wesentlichen kein dielektrisches Material des Stapels 120 aufweist, während in anderen Fällen ein mehr oder minder ausgeprägter Anteil an dieleketrischem Material ebenfalls in dem Gebiet 103 vorhanden ist, wobei dies von der gesamten Prozessstrategie abhängt. Beispielsweise können räumlich selektive Ätzprozes se angewendet werden, um unerwünschtes dielektrisches Material von dem Abschrägungsgebiet 103 zu entfernen. Es sollte ferner beachtet werden, dass die Querschnittsansicht aus 1b nicht maßstabsgetreu ist, da typischerweise eine Dicke des Substrats 100 im Bereich von mehreren 100 μm liegt, während eine Dicke der dielektrischen Schicht 120 im Bereich von mehreren Mikrometern oder weniger liegt. In einigen anschaulichen Ausführungsformen repräsentiert die dielektrische Schicht oder der Schichtstapel 120 das dielektrische Material einer Metallisierungsschicht eines Halbleiterbauelements, das in jedem der Chipgebiete 110 (siehe 1a) zu bilden ist. Zu diesem Zweck werden gut etablierte Fertigungsverfahren eingesetzt, die das Abscheiden eines geeigneten dielektrischen Materials auf der Grundlage von CVD (chemische Dampfabscheidung), Aufschleudertechniken und dergleichen umfassen. Danach werden geeignete Ätzmasken gebildet, beispielsweise auf Grundlage gut etablierter Photolithographietechniken, um die Schicht 120 zu strukturieren, wie dies nachfolgend detaillierter beschrieben ist.
  • 1c zeigt schematisch das Substrat 100 in einem weiter fortgeschrittenen Herstellungsstadium. Wie gezeigt, wird das Substrat 100 einer Abscheideumgebung 121A ausgesetzt, die in einer anschaulichen Ausführungsform in Form eines physikalischen Dampfabscheiderezepts, einer Sputter-Abscheidung, in der typischerweise eine Plasmaumgebung eingesetzt wird, um einen Teilchenbeschuss in der Nähe eines Zielmaterials zu erzeugen, das zumindest eine Komponente aufweist, die auf freigelegten Oberflächenbereichen des Substrats abzuscheiden ist. Somit werden während des Teilchenbeschusses Atome aus dem Zielmaterial freigesetzt und repräsentieren flüchtige Komponenten in der Abscheideumgebung 121A, die schließlich mit freiliegenden Oberflächenbereichen des Substrats 100 in Kontakt kommen, um daran anzuhaften, wodurch zunehmend eine Schicht 122a gebildet wird. In einigen Fällen wird ein hohes Maß an Richtungstreue während der Abscheidung 121A erreicht, indem eine Vorspannung angelegt wird, in der ionisierte Zielmaterialatome in Richtung der Abscheideoberfläche zusammen mit nicht-ionisierten Teilchen gelenkt werden. Das Ausmaß an Richtungstreue sowie die Abscheiderate und die Materialzusammensetzung, die sich schließlich als die Schicht 122a ausbildet, können auf der Grundlage von Prozessparametern, etwa der Oberflächentemperatur, dem Druck, der Anwesenheit von Vorstufenmaterialien und dergleichen eingestellt werden. Beispielsweise wird in gut etablierten Abscheiderezepten Tantal, möglicherweise in Verbindung mit einem Stickstoffmaterial, abgeschieden, wodurch eine Tantalnitrid auf der Abscheideoberfläche gebildet wird. In diesem Fall kann das Stickstoffmaterial in Form eines Vorstufengases bereitgestellt wer den, das der Umgebung 121A hinzugefügt wird, während in anderen Fällen das Stickstoffmaterial in ein entsprechendes Zielmaterial eingebettet wird, von welchem die Stickstoffatome herausgeschlagen werden. Da Tantal und Tantalnitrid gut etablierte Barrierenmaterialien in Verbindung mit Kupfer repräsentieren, ist in einer anschaulichen Ausführungsform die Schicht 122a, die eine Teilschicht oder eine vorläufige Schicht eines leitenden Barrierenmaterials repräsentiert, aus Tantal aufgebaut, während in anderen Fällen die Schicht 122a aus Tantalnitrid aufgebaut ist. Es sollte jedoch beachtet werden, dass in anderen anschaulichen Ausführungsformen andere geeignete leitende Barrierenmaterialien abgeschieden werden, beispielsweise in Form von Titan, Titannitrid, Kobalt in Verbindung mit anderen Komponenten, etwa Wolfram und dergleichen. In einigen anschaulichen Ausführungsformen ist ein Sollwert für eine Dicke der Schicht 122a in dem Abschrägungsgebiet 103, in welchem eine eigentliche Abscheidung der Schicht 122a nicht gewünscht ist, klein, während ein entsprechender Sollwert für das zentrale Gebiet 104 im Hinblick auf das geforderte elektrische Leistungsverhalten entsprechender Metallstrukturelemente, die in der dielektrischen Schicht 120 zu bilden sind, ausgewählt wird. Beispielsweise wird in einer anschaulichen Ausführungsform der Abscheideprozess 121A so ausgeführt, dass eine Dicke 122T in dem zentralen Gebiet 104, die als eine mittlere Dicke auf Grund typischer Dickenschwankungen über das zentrale Gebiet 104 von ungefähr 5 bis 10% hinweg, größer ist als der vorgewählte Sollwert für das zentrale Gebiet 104.
  • 1d zeigt schematisch das Substrat 100 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, ist das Substrat 100 einer Ätzumgebung 123A ausgesetzt, die zum Entfernen von Material der Schicht 122a geeignet ist, vorzugsweise auf der Grundlage einer im Wesentlichen physikalischen Wechselwirkung mit der Schicht 122a. D. h., während des Ätzschrittes 123A, der in einer anschaulichen Ausführungsform in der gleichen Prozesskammer ausgeführt wird, wie sie auch zuvor zum Abscheideschritt 121a verwendet wird, wird ein mehr oder minder ausgeprägtes Beschießen der Schicht 122a eingerichtet, um zunehmend Atome aus der Schicht 122a herauszuschlagen. Ein entsprechender Mechanismus, in welchem der Materialabtrag durch Teilchenbeschuss ohne wesentliche chemische Wechselwirkung hervorgerufen wird, wird als Sputter-Ätzen bezeichnet und kann als ein ähnlicher Prozess betrachtet werden, wie er zum Anreichern einer Sputter-Abscheideumgebung mit der erforderlichen Abscheidesorte durch Herausschlagen der Sorte aus einem spezifizierten Zielmaterial verwendet wird. Während des Ätzschrittes 123A wird das „Zielmaterial” durch die anfänglich abgeschiedene Schicht 122a repräsentiert.
  • Durch geeignetes Auswählen von Prozessparametern, etwa der Temperatur, dem Druck, der Plasmaleistung zum Erzeugen des Teilchenbeschusses und dergleichen, was auf Grundlage gut etablierter Prozesstechniken erreicht werden kann, wir die tatsächliche Abtragungsrate eingestellt. Beispielsweise wird durch das Einrichten einer moderaten Substrattemperatur in Verbindung mit einem moderat hohen Prozessdruck das Material, das aus der Schicht 122a freigesetzt wird, in der Nähe des Substrats 100 gehalten oder wird ionisiert und wieder zur Oberfläche des Substrats 100 zurückgelenkt, wodurch ein gewisses Maß an Umverteilung des zuvor entfernten Materials erzeugt wird. Andererseits ist in dem Abschrägungsgebiet 103 und an einer Abschrägung 105 im Allgemeinen ein Vorhandensein von Material, das von der Schicht 122a entfernt wird, geringer, da ein entsprechendes Material nur von einer Seite zugeführt wird, während von dem Rand des Substrats 100 die entsprechende Anreicherung der Ätzumgebung 123A mit Material der Schicht 122a deutlich kleiner ist. Während des Ätzschrittes 121b kann somit ein moderat geringer Gesamtübertrag in dem zentralen Gebiet 104 stattfinden, wobei dennoch für eine gewünschte Umverteilung und damit eine bessere Dickengleichmäßigkeit in dem zentralen Gebiet 104 gesorgt ist, während die Dicke in dem Abschrägungsgebiet 103 effizient verringert wird. Somit wird in einigen anschaulichen Ausführungsformen der Ätzschritt 123A so ausgeführt, dass der gewünschte Sollwert in dem zentralen Gebiet 104 erreicht wird, während zusätzlich die Gesamtdickengleichmäßigkeit verbessert wird und während eine deutlich geringere Dicke in dem Abschrägungsgebiet 103 erreicht wird.
  • 1e zeigt schematisch das Substrat 100 gemäß weiterer anschaulicher Ausführungsformen. Wie gezeigt, unterliegt das Substrat 100 einem weiteren Abscheideschritt 121B, wodurch eine weitere Teilschicht 122b eines leitenden Barrierenmaterials gebildet wird. In einigen anschaulichen Ausführungsformen wird der Abscheideschritt 121B auf Grundlage im Wesentlichen der gleichen Prozessparameter ausgeführt, wie der Abscheideprozess 121a, wenn die gleiche Art an Material in der Teilschicht 122b vorzusehen ist. D. h., es wird ein gewünschtes leitendes Barrierenmaterial oder ein Teil davon, etwa Tantalnitrid, Tantal und dergleichen, in aufeinanderfolgenden Abscheideschritten aufgebracht, wovon jeder für eine gewünschte reduzierte Schichtdicke sorgt, wobei ein entsprechender zwischenliegender Ätzschritt für eine verbesserte Dickengleichmäßigkeit sorgt, wobei zusätzlich Material an dem Abschrägungsgebiet 103 mit erhöhter Abtragsrate abgetragen wird. In noch anderen anschaulichen Ausführungsformen wird der Abscheideprozess 121B auf Grundlage eines anderen Materials ausgeführt, beispielsweise wird ein Vorstufenmaterial zugeführt oder die Zufuhr wird unterbrochen, wobei dies von den Gesamterfordernissen abhängt. Wenn beispielsweise die Teilschicht 122a Tantalnitrid aufweist und die Schicht 122b auf Tantal aufgebaut ist, wird die Zufuhr von stickstoffenthaltendem Vorstufenmaterial während des Abscheideprozesses 121B unterbrochen.
  • 1f zeigt schematisch das Substrat 100 während eines weiteren Ätzprozesses 123b, der in einer anschaulichen Ausführungsform in der gleichen Prozesskammer wie der Abscheideschritt 121a ausgeführt wird. In ähnlicher Weise wie zuvor beschrieben ist, ist auch der Ätzprozess 123b so gestaltet, das Material von der zuvor abgeschiedenen Schicht 122b freigesetzt wird, wodurch ein gewünschtes Maß an Materialumverteilung in dem zentralen Gebiet 104 geschaffen wird, während eine erhöhte Abtragsrate in dem Abschrägungsgebiet 103 erreicht wird. Folglich wird auch wie in den zuvor ausgeführten Abscheide/Ätzzyklus mit den Schritten 121a, 121b auch in diesem Abscheide/Ätzzyklus mit den Prozessen 123a, 123b eine verbesserte Schichtgleichmäßigkeit in dem Gebiet 104 erreicht, während bevorzugt Material von dem Abschrägungsgebiet 103 abgetragen wird. In einer anschaulichen Ausführungsform werden die Abscheide/Ätzzyklen 121a, 121b und 123a, 123b so kombiniert, dass eine zunehmende Schichtdicke in dem zentralen Gebiet 104 erreicht wird, während die Dicke in dem Abschrägunggebiet 103 kontinuierlich verringert wird. In diesem Falle ist die Nettoabtragsrate, die durch die entsprechenden Ätzschritte 123A, 123b in dem zentralen Gebiet 104 erreicht wird, geringer als die Nettoabscheidungsrate, die durch die Abscheideschritte 121a, 121b erreicht wird. Im Gegensatz dazu ist die gesamte Abtragsrate in dem Abschrägungsgebiet 103 deutlich größer im Vergleich zur gesamten Abscheiderate, wodurch kontinuierlich die Gesamtschichtdicke verringert wird. In anderen anschaulichen Ausführungsformen werden die Prozessparameter während der Zyklen 121a, 121b und 123a, 123b so ausgewählt, dass nach dem Abscheiden der Schicht 122a in Verbindung mit dem Abtragungsprozess 123a und nach dem Abscheiden der Teilschicht 122b und dem Prozess 123b die Schichtdicke in dem zentralen Gebiet 104 kleiner ist im Vergleich zu der anfänglichen Schichtdicke 122t, was beispielsweise erreicht werden kann, indem die Schicht 122a mit einer größeren Dicke im Vergleich zum Sollwert vorgesehen wird und ein Teil davon entfernt wird und indem die Schicht 122b mit einer geeigneten Dicke so abgeschieden wird, dass der weitere Ätzprozess 123b insgesamt zu einer geringeren Dicke im Vergleich zur Anfangsdicke 122t führt, die der gewünschten Solldicke für das zentrale Gebiet 104 entspricht. Andererseits wird in dem Abschrägungsgebiet 103 eine effiziente Ver ringerung der anfänglich abgeschiedenen Schichtdicke 122a erreicht auf Grund des zuvor beschriebenen Mechanismus.
  • Es sollte beachtet werden, dass in anderen anschaulichen Ausführungsformen ein oder mehrere zusätzliche Abscheide/Ätzzyklen hinzugefügt werden, um die gesamte Dickengleichmäßigkeit in dem Zentralgebiet 104 weiter zu verbessern, während ein unerwünschtes Material in dem Abschrägungsgebiet 103 weiter verringert wird. In diesem Falle wird eine dritte Teilschicht (nicht gezeigt) abgeschieden, die die gleiche Materialzusammensetzung wie eine oder beide der zuvor abgeschiedenen Schichten 122a, 122b aufweisen kann oder die eine andere Materialzusammensetzung besitzt. Beispielsweise werden die Schichten 122a, 122b in Form eines Tantalnitridmaterials aufgebracht, wobei möglicherweise die endgültige Dicke, d. h. die Kombination der Teilschichten 122a, 122b kleiner ist im Vergleich zur Anfangsdicke 122t, während nachfolgend ein weiterer Abscheide/Ätzzyklus ein Tantalmaterial mit besserer Gleichmäßigkeit aufbringt, während dennoch die Menge an Tantal in dem Abschrägungsgebiet 103 verringert wird. In anderen Fällen wird eine erste Materialzusammensetzung auf der Grundlage des Zyklus 121a, 123a gebildet und anschließend wird eine andere Materialzusammensetzung auf der Grundlage des Zyklus 121b, 123b und eines weiteren Abscheide/Ätzzyklus aufgebracht. In noch anderen anschaulichen Ausführungsformen werden zwei oder mehr Abscheide/Ätzzyklen angewendet, um eine einzelne Materialzusammensetzung bereitzustellen, woraufhin ein oder mehrere weitere Abscheide/Ätzzyklen folgen können, um eine weitere Materialzusammensetzung abhängig von den gesamten Erfordernissen zu bilden. Es sollte beachtet werden, dass mehr als zwei unterschiedliche Materialzusammensetzungen ebenfalls auf Basis einer entsprechenden Sequenz aus Abscheide/Ätzzyklen vorgesehen werden kann.
  • 1g zeigt schematisch Dickenwerte eines leitenden Barrierenmaterials 122, das zumindest eine der Teilschichten 122a, 122b möglicherweise in Verbindung mit einer oder mehreren weiteren Teilschichten (nicht gezeigt) aufweist. Beispielsweise repräsentiert in 1g die Kurve A die Dickenwerte über das Substrat 100 hinweg nach dem Abscheideprozess 121a, um die Schicht 121a zu bilden. Wie gezeigt, wird in diesem Falle eine ausgeprägte Dickenvariation beobachtet, während auch eine moderat große Dicke des leitenden Barrierenmaterials an dem Substratrand, d. h. in dem Abschrägungsgebiet 103, vorhanden sein kann. Die Kurve B repräsentiert die Verteilung der Schichtdicke gemäß einem Abscheide/Ätzzyklus, etwa den Prozessen 121a, 123a, wodurch eine effiziente Materialumvertei lung erreicht wird, die schließlich zu einer deutlich geringeren Dicke an dem Abschrägungsgebiet 103 führt. Die Kurve C repräsentiert die Verteilung eines leitenden Barrierenmaterials 122 gemäß weiterer anschaulicher Ausführungsformen, in denen die zwei Abscheide/Ätzzyklen eingesetzt werden, wobei auch eine reduzierte endgültige Dicke in dem zentralen Gebiet 104 erreicht wird, während auch eine geringere Dicke in dem Abschrägungsgebiet 103 erreicht wird. Wie zuvor angegeben ist, kann auf Grund der besseren Gesamtdickengleichmäßigkeit ein kleinerer Sollwert für das zentrale Gebiet 104 gewählt werden, wodurch das Gesamtbauteilleistungsverhalten verbessert wird, ohne dass zu einer geringeren Produktionsausbeute beigetragen wird.
  • 1h zeigt schematisch die Dickenverteilungen der 1g mit höherer Auflösung im Hinblick auf das Abschrägungsgebiet 103.
  • Wie in den 1g und 1h gezeigt ist, kann ein Sollwert von weniger als 30 nm für die leitende Barrierenschicht 122 in dem zentralen Gebiet 104 angewendet werden, wodurch eine Dicke von ungefähr 22 nm und weniger in dem Abschrägungsgebiet 103 erreicht wird. Folglich kann die effektive Schichtdicke an der eigentlichen Abschrägung 105 weiter verringert werden, wodurch deutlich die Wahrscheinlichkeit zur Erzeugung von Kontaminationsstoffen während der weiteren Bearbeitung auf Grund einer Barrierenmaterialablösung und dergleichen verringert wird, wie dies zuvor erläutert ist. In einigen anschaulichen Ausführungsformen wird eine Solldicke von ungefähr 21 nm für das zentrale Gebiet 104 mit einer Variation von ungefähr 10% angewendet, während eine Dicke von 16 nm und weniger in dem Abschrägungsgebiet erreich wird.
  • 1i zeigt schematisch ein Halbleiterbauelement 150 das über dem Substrat 100 gebildet ist. Wie gezeigt, ist in dem zentralen Gebiet 104, beispielsweise in einem Chipgebiet, das in der Nähe des Abschrägungsgebiets 103 angeordnet ist, die Metallisierungsschicht 120 so strukturiert, dass diese einen Graben 124 in Verbindung mit einer Kontaktdurchführung 125 aufweist, die laterale Abmessungen entsprechend den gesamten Entwurfsregeln des Bauelements 150 aufweisen. Beispielsweise kann die Kontaktdurchführung 125 eine laterale Abmessung von einigen 100 nm oder deutlich weniger aufweisen, etwa 100 nm und weniger, wenn modernste Halbleiterbauelemente mit Schaltungselementen betrachtet werden, etwa Transistoren und dergleichen, die eine kritische Abmessung von 100 nm und weniger besitzen. In ähnlicher Weise kann der Graben 124 laterale Abmessungen aufweisen, die von einigen Mikrometern bis ungefähr 100 nm und weniger erreichen, wobei dies von der gesamten Bauteilkonfiguration abhängt. Ferner ist das leitende Barrierenmaterial 122 in dem Graben 124 und der Kontaktdurchführung 125 mit einer spezifischen Durchschnittsdicke 122d gebildet, die einem gewünschten Sollwert für das zentrale Gebiet 104 entspricht. Beispielsweise entspricht die Dicke 122d einem Sollwert von 30 nm und weniger, wie dies zuvor erläutert ist. In ähnlicher Weise ist eine Dicke der leitenden Barrierenschicht 122 in dem Abschrägungsgebiet 103 deutlich geringer, wie dies zuvor erläutert ist, während an der Abschrägung 105 eine noch weiter reduzierte Dicke erreicht wird. Die leitende Barrierenschicht 122 kann gemäß den Techniken hergestellt werden, wie sie zuvor beschrieben sind, d. h. die Schicht 122 wird von mindestens einem Abscheide/Ätzzyklus bereitgestellt, wobei in anderen anschaulichen Ausführungsformen zumindest zweit Abscheide/Ätzzyklen angewendet werden, um damit eine geringere Gesamtdicke 122d zu ermöglichen, die daher für eine größere Menge an Metall, etwa Kupfer, sorgt, was nachfolgend in den Graben 124 und die Kontaktdurchführung 125 eingefüllt wird.
  • Es gilt also: Die vorliegende Offenbarung stellt Techniken zur Herstellung eines leitenden Barrierenmaterials mit erhöhter Gleichmäßigkeit bereit, wobei zusätzlich die Menge an leitendem Barrierenmaterial in dem Abschrägungsgebiet verringert wird, wodurch die Wahrscheinlichkeit des Erzeugens von Kontaminationsstoffen in Form von Materialablösungen und dergleichen reduziert wird. Zu diesem Zweck wird ein Abscheide/Ätzzyklus eingesetzt und in anschaulichen Ausführungsformen werden zwei oder mehr Abscheide/Ätzzyklen angewendet, um die gesamte Gleichmäßigkeit in dem zentralen Gebiet zu erhöhen, wobei zunehmend die Menge an Material in den Abschrägungsgebiet während der Sequenz aus Abscheide/Ätzzyklen verringert wird.

Claims (9)

  1. Verfahren mit: Auswählen eines ersten Sollwertes und eines zweiten Sollwertes für eine Dicke einer leitenden Barrierenschicht (122a, 122b), die auf einem Substrat (100) zu bilden ist, wobei das Substrat (100) ein Abschrägungsgebiet (103) und ein zentrales Gebiet (104) mit einer Vielzahl von Chipgebieten (110) aufweist, wobei der erste Sollwert kleiner ist als der zweite Sollwert und dem Abschrägungsgebiet (103) zugeordnet ist und wobei der zweite Sollwert dem zentralen Gebiet (104) zugeordnet; und Ausführen einer Prozesssequenz mit mindestens einem Abscheide/Ätzzyklus zum Abscheiden von Material der leitenden Barrierenschicht (122a, 122b) über dem Substrat (100) und zum nachfolgenden Entfernen von Material der leitenden Barrierenschicht (122a, 122b), um eine Dicke der leitenden Barrierenschicht (122a, 122b) gleich oder kleiner des ersten und des zweiten Sollwertes einzustellen; wobei die Prozesssequenz mindestens zwei Abscheide/Ätzzyklen umfasst.
  2. Verfahren nach Anspruch 1, wobei Ausführen der Prozesssequenz umfasst: Abscheiden der leitenden Barrierenschicht (122a, 122b) durch physikalische Dampfabscheidung und Entfernen von Material der leitenden Barrierenschicht (122a, 122b) durch einen Sputter-Ätzprozess.
  3. Verfahren nach Anspruch 1, das ferner umfasst: Bilden eines kupferenthaltenden Metalls über der leitenden Barrierenschicht (122a, 122b).
  4. Verfahren nach Anspruch 1, wobei der erste Sollwert auf ungefähr 25 nm oder weniger und der zweite Sollwert auf ungefähr 30 nm oder weniger festgelegt werden.
  5. Verfahren nach Anspruch 4, wobei der erste Sollwert auf ungefähr 16 nm oder weniger und der zweite Sollwert auf ungefähr 22 nm oder weniger festgelegt werden.
  6. Verfahren nach Anspruch 1, wobei die leitende Barrierenschicht (122a, 122b) Tantal aufweist.
  7. Verfahren nach Anspruch 1, wobei Ausführen der Prozesssequenz umfasst: Ausführen eines ersten Abscheide/Ätzzyklus zur Bildung einer ersten Teilschicht der leitenden Barrierenschicht (122a) und Ausführen eines zweiten Abscheide/Ätzzyklus zur Bildung einer zweiten Teilschicht der leitenden Barrierenschicht (122b).
  8. Verfahren nach Anspruch 7, das ferner umfasst: Ausführen mindestens eines weiteren Abscheide/Ätzzyklus zur Bildung der ersten Teilschicht (122a).
  9. Verfahren nach Anspruch 7, das ferner umfasst: Ausführen mindestens eines weiteren Abscheide/Ätzzyklus zur Bildung der zweiten Teilschicht (122b).
DE102008030847A 2008-06-30 2008-06-30 Reduzierung der Kontamination von Halbleitersubstraten während der Aufbringung der Metallisierung durch Ausführen eines Abscheide/Ätzzyklus während der Barrierenabscheidung Expired - Fee Related DE102008030847B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102008030847A DE102008030847B4 (de) 2008-06-30 2008-06-30 Reduzierung der Kontamination von Halbleitersubstraten während der Aufbringung der Metallisierung durch Ausführen eines Abscheide/Ätzzyklus während der Barrierenabscheidung
US12/418,857 US8039400B2 (en) 2008-06-30 2009-04-06 Reducing contamination of semiconductor substrates during BEOL processing by performing a deposition/etch cycle during barrier deposition

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102008030847A DE102008030847B4 (de) 2008-06-30 2008-06-30 Reduzierung der Kontamination von Halbleitersubstraten während der Aufbringung der Metallisierung durch Ausführen eines Abscheide/Ätzzyklus während der Barrierenabscheidung

Publications (2)

Publication Number Publication Date
DE102008030847A1 DE102008030847A1 (de) 2010-02-04
DE102008030847B4 true DE102008030847B4 (de) 2010-07-29

Family

ID=41447969

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008030847A Expired - Fee Related DE102008030847B4 (de) 2008-06-30 2008-06-30 Reduzierung der Kontamination von Halbleitersubstraten während der Aufbringung der Metallisierung durch Ausführen eines Abscheide/Ätzzyklus während der Barrierenabscheidung

Country Status (2)

Country Link
US (1) US8039400B2 (de)
DE (1) DE102008030847B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015018960A (ja) * 2013-07-11 2015-01-29 三菱電機株式会社 半導体装置の製造方法
KR102295029B1 (ko) 2015-03-31 2021-08-27 삼성전자주식회사 반도체 소자의 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0666588A2 (de) * 1994-02-07 1995-08-09 Applied Materials, Inc. Metall-Gasphasenabscheidungsverfahren mit Entfernung, der durch die Gasphasenabscheidungsverfahren erzeugter Legierung nach der Abscheidung
US6121111A (en) * 1999-01-19 2000-09-19 Taiwan Semiconductor Manufacturing Company Method of removing tungsten near the wafer edge after CMP
US6784096B2 (en) * 2002-09-11 2004-08-31 Applied Materials, Inc. Methods and apparatus for forming barrier layers in high aspect ratio vias
EP1670051A1 (de) * 1997-12-19 2006-06-14 Sharp Kabushiki Kaisha Anordnung und Methode zur Entfernung von CVD Kupfer mit niedriger Temperatur

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5194398A (en) * 1989-06-28 1993-03-16 Mitsui Toatsu Chemicals, Inc. Semiconductor film and process for its production
US5510011A (en) * 1992-11-09 1996-04-23 Canon Kabushiki Kaisha Method for forming a functional deposited film by bias sputtering process at a relatively low substrate temperature
US6176983B1 (en) * 1997-09-03 2001-01-23 Vlsi Technology, Inc. Methods of forming a semiconductor device
WO1999027579A1 (en) * 1997-11-26 1999-06-03 Applied Materials, Inc. Damage-free sculptured coating deposition
DE102006030266A1 (de) * 2006-06-30 2008-01-03 Advanced Micro Devices, Inc., Sunnyvale Verringern der Kontamination von Halbleitersubstraten während der Metallisierungsbearbeitung durch Bereitstellen einer Schutzschicht am Substratrand

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0666588A2 (de) * 1994-02-07 1995-08-09 Applied Materials, Inc. Metall-Gasphasenabscheidungsverfahren mit Entfernung, der durch die Gasphasenabscheidungsverfahren erzeugter Legierung nach der Abscheidung
EP1670051A1 (de) * 1997-12-19 2006-06-14 Sharp Kabushiki Kaisha Anordnung und Methode zur Entfernung von CVD Kupfer mit niedriger Temperatur
US6121111A (en) * 1999-01-19 2000-09-19 Taiwan Semiconductor Manufacturing Company Method of removing tungsten near the wafer edge after CMP
US6784096B2 (en) * 2002-09-11 2004-08-31 Applied Materials, Inc. Methods and apparatus for forming barrier layers in high aspect ratio vias

Also Published As

Publication number Publication date
DE102008030847A1 (de) 2010-02-04
US20090325378A1 (en) 2009-12-31
US8039400B2 (en) 2011-10-18

Similar Documents

Publication Publication Date Title
DE102005035728B3 (de) Verfahren zum Reduzieren der Kontamination durch Entfernung eines Zwischenschichtdielektrikums von dem Substratrand
DE102008007001B4 (de) Vergrößern des Widerstandsverhaltens gegenüber Elektromigration in einer Verbindungsstruktur eines Halbleiterbauelements durch Bilden einer Legierung
DE102007004867B4 (de) Verfahren zum Erhöhen der Zuverlässigkeit von kupferbasierten Metallisierungsstrukturen in einem Mikrostrukturbauelement durch Anwenden von Aluminiumnitrid
DE102008021568B3 (de) Verfahren zum Reduzieren der Erosion einer Metalldeckschicht während einer Kontaktlochstrukturierung in Halbleiterbauelementen und Halbleiterbauelement mit einem schützenden Material zum Reduzieren der Erosion der Metalldeckschicht
DE102008049775B4 (de) Herstellungsverfahren einer Metalldeckschicht mit besserer Ätzwiderstandsfähigkeit für kupferbasierte Metallgebiete in Halbleiterbauelementen
DE102006030266A1 (de) Verringern der Kontamination von Halbleitersubstraten während der Metallisierungsbearbeitung durch Bereitstellen einer Schutzschicht am Substratrand
DE10326273B4 (de) Verfahren zur Reduzierung der Scheibenkontaminierung durch Entfernen von Metallisierungsunterlagenschichten am Scheibenrand
DE102005052052B4 (de) Ätzstoppschicht für Metallisierungsschicht mit verbesserter Haftung, Ätzselektivität und Dichtigkeit und Verfahren zur Herstellung eines dielektrischen Schichtstapels
DE102010064288B4 (de) Halbleiterbauelement mit Kontaktelementen mit silizidierten Seitenwandgebieten
DE102011002769B4 (de) Halbleiterbauelement und Verfahren zur Herstellung einer Hybridkontaktstruktur mit Kontakten mit kleinem Aspektverhältnis in einem Halbleiterbauelement
DE102008016427A1 (de) Drahtbonden auf reaktiven Metalloberflächen einer Metallisierung eines Halbleiterbauelements durch Vorsehen einer Schutzschicht
DE102006056598B4 (de) Verfahren zur Herstellung eines Transistorbauelements für eine integrierte Schaltung
DE102010002411B4 (de) Verfahren zur Herstellung von Kontaktbalken mit reduzierter Randzonenkapazität in einem Halbleiterbauelement
DE10261466A1 (de) Verfahren zur Herstellung einer leitenden Barrierenschicht mit verbesserten Haft- und Widerstandseigenschaften
DE102006051491A1 (de) Metallisierungsschichtstapel mit einer Aluminiumabschlussmetallschicht
DE102009015749B3 (de) Erhöhen der Haftung von dielektrischen Zwischenschichtmaterialien von Halbleiterbauelementen durch Unterdrücken der Silizidbildung am Substratrand
DE102005063089A1 (de) Verfahren zum Reduzieren der Kontaminierung durch Vorsehen einer Ätzstoppschicht am Substratrand
DE102009010844B4 (de) Bereitstellen eines verbesserten Elektromigrationsverhaltens und Verringern der Beeinträchtigung empfindlicher dielektrischer Materialien mit kleinem ε in Metallisierungssystemen von Halbleiterbauelementen
DE102005046976B4 (de) Verfahren zur Herstellung einer Wolframverbindungsstruktur mit verbesserter Seitenwandbedeckung der Barrierenschicht
DE102008026133B4 (de) Verfahren zum Verringern der Metallunregelmäßigkeiten in komplexen Metallisierungssystemen von Halbleiterbauelementen
DE102008030847B4 (de) Reduzierung der Kontamination von Halbleitersubstraten während der Aufbringung der Metallisierung durch Ausführen eines Abscheide/Ätzzyklus während der Barrierenabscheidung
DE10351005B4 (de) Barrierenschicht mit einer Titannitridbeschichtung für eine Kupfermetallisierungsschicht, die ein Dielektrikum mit kleinem ε aufweist
DE10214065B4 (de) Verfahren zur Herstellung eines verbesserten Metallsilizidbereichs in einem Silizium enthaltenden leitenden Gebiet in einer integrierten Schaltung
DE102008049720B4 (de) Verfahren zum Passivieren freigelegter Kupferoberflächen in einer Metallisierungsschicht eines Halbleiterbauelements
DE102009043740B4 (de) Rückseitenmetallisierung mit besserer Haftung in Hochleistungshalbleiterbauelementen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: AMD FAB 36 LIMITED LIABILITY COMPANY & CO. KG,, DE

Owner name: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIA, DE

Free format text: FORMER OWNER: AMD FAB 36 LIMITED LIABILITY CO, GLOBALFOUNDRIES INC., , KY

Effective date: 20110426

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNER: AMD FAB 36 LIMITED LIABILITY CO, GLOBALFOUNDRIES INC., , KY

Effective date: 20110426

Owner name: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIA, DE

Free format text: FORMER OWNERS: AMD FAB 36 LIMITED LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

Effective date: 20110426

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNERS: AMD FAB 36 LIMITED LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

Effective date: 20110426

R082 Change of representative

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUSSER,

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUS, DE

R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIA, DE

Free format text: FORMER OWNER: GLOBALFOUNDRIES DRESDEN MODULE , GLOBALFOUNDRIES INC., , KY

Effective date: 20120125

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNER: GLOBALFOUNDRIES DRESDEN MODULE , GLOBALFOUNDRIES INC., , KY

Effective date: 20120125

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNERS: GLOBALFOUNDRIES DRESDEN MODULE ONE LTD. LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

Effective date: 20120125

Owner name: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIA, DE

Free format text: FORMER OWNERS: GLOBALFOUNDRIES DRESDEN MODULE ONE LTD. LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

Effective date: 20120125

R082 Change of representative

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUS, DE

Effective date: 20120125

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE

Effective date: 20120125

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee