DE102008050003A1 - Parallel analog-to-digital converter, has input contacts connected with emitter terminals of respective transistors, and comparator circuit formed to impart negative and positive control current to respective emitter terminals - Google Patents

Parallel analog-to-digital converter, has input contacts connected with emitter terminals of respective transistors, and comparator circuit formed to impart negative and positive control current to respective emitter terminals Download PDF

Info

Publication number
DE102008050003A1
DE102008050003A1 DE102008050003A DE102008050003A DE102008050003A1 DE 102008050003 A1 DE102008050003 A1 DE 102008050003A1 DE 102008050003 A DE102008050003 A DE 102008050003A DE 102008050003 A DE102008050003 A DE 102008050003A DE 102008050003 A1 DE102008050003 A1 DE 102008050003A1
Authority
DE
Germany
Prior art keywords
transistor
digital converter
transistors
signal terminal
parallel analog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102008050003A
Other languages
German (de)
Other versions
DE102008050003B4 (en
Inventor
Hans Dr. Gustat
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IHP GmbH
Original Assignee
IHP GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IHP GmbH filed Critical IHP GmbH
Priority to DE200810050003 priority Critical patent/DE102008050003B4/en
Publication of DE102008050003A1 publication Critical patent/DE102008050003A1/en
Application granted granted Critical
Publication of DE102008050003B4 publication Critical patent/DE102008050003B4/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/0678Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components
    • H03M1/068Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS
    • H03M1/0682Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS using a differential network structure, i.e. symmetrical with respect to ground
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/34Analogue value compared with reference values
    • H03M1/36Analogue value compared with reference values simultaneously only, i.e. parallel type
    • H03M1/361Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type

Abstract

The converter has input contacts (DN, DP) connected with emitter terminals (405.1, 407.1) of transistors (405, 407) e.g. bipolar transistors or FETs, respectively. A temporally constant bias (Vbias) lies at base terminals (405.2, 407.2) of the respective transistors. A comparator circuit (401) is formed to impart negative and positive control current to the emitter terminals of the respective transistors. The emitter terminals are connected with a ground terminal by constant current sources (409, 411).

Description

Die vorliegende Erfindung betrifft einen parallelen Analog-Digital-Umsetzer (A/D-Umsetzer), umfassend eine Vielzahl von Komparatoren, die ausgebildet sind, eine an zwei Eingangskontakten abfallende differentielle Spannung mit einer jeweiligen Schwellenspannung zu vergleichen und ein jeweiliges, vom Vergleichsergebnis abhängiges, digitales Ausgangssignal zu erzeugen und einem Dekodierer des Analog-Digital-Umsetzers zuzuführen.The The present invention relates to a parallel analog-to-digital converter (A / D converter) comprising a plurality of comparators formed are a differential voltage dropping across two input contacts to compare with a respective threshold voltage and a respective, from the comparison result dependent, digital output signal to generate and supply to a decoder of the analog-to-digital converter.

Parallele A/D-Umsetzer der oben genannten Art werden üblicherweise mit differentiellen Signalen, insbesondere für Takt und Eingangssignal ausgeführt. Hierfür gibt es zwei Hauptgruppen von bekannten Lösungen:
Die erste Gruppe, beispielsweise im Dokument US 5,231,399 beschrieben, verwendet Widerstandsnetzwerke zur Aufteilung des Eingangssignals auf die Komparatoren. Eine solche Schaltung ist in 1 dargestellt. Insgesamt werden 2N – 1 Komparatoren benötigt, um eine Auflösung von N Bit zu erreichen. In dieser Variante können die Komparatoren zueinander identische Schaltungen sein. Auch die Widerstände RN sind recht genau gleich gefertigt, so dass die Differenz der jeweiligen Schaltschwellen der Komparatoren definiert ist durch DeltaV = RN·IN. Damit weist ein paralleler A/D-Umsetzer dieser Art ein lineares Verhalten auf. Dies ist vorteilhaft, weil der Dekodierungsaufwand, der zum Abbilden der Ausgangswerte der 2N – 1 Komparatoren auf das N-Bit große Ausgangswort notwendig ist, gering bleibt.
Parallel A / D converters of the above type are usually implemented with differential signals, in particular for clock and input signal. There are two main groups of known solutions for this:
The first group, for example in the document US 5,231,399 described, uses resistor networks to divide the input signal to the comparators. Such a circuit is in 1 shown. In total, 2 N -1 comparators are needed to achieve N-bit resolution. In this variant, the comparators may be mutually identical circuits. Also, the resistors R N are made exactly the same, so that the difference of the respective switching thresholds of the comparators is defined by DeltaV = R N · I N. Thus, a parallel A / D converter of this kind has a linear behavior. This is advantageous because the amount of decoding necessary to map the output values of the 2 N -1 comparators to the N-bit large output word remains low.

Die Verwendung von Widerstandsnetzwerken zur Quantifizierung des Eingangssignals bringt jedoch den großen Nachteil mit sich, dass die Widerstände zusammen mit ihren jeweiligen parasitären Kapazitäten ohmisch-kapazitive Tiefpässe bilden, die die maximale Bandbreite des Eingangssignals begrenzen. Damit ist die Signalverarbeitungsgeschwindigkeit (auch als Abtastrate bezeichnet) des A/D-Umsetzers ebenfalls begrenzt, nämlich auf einige Giga-Samples/Sekunde (GS/s), wie etwa 1,5 GS/s. Gerade aktuelle Anwendungen digitaler Signalverarbeitung für sehr schnelle Signale, z. B. in der Lichtleittechnik, erfordern jedoch eine extrem hohe Signalverarbeitungsgeschwindigkeit bei hoher Signalbandbreite, z. B. 56 GS/s bei 28 GHz.The Use of resistor networks to quantify the input signal However, it brings the big disadvantage that the resistors together with their respective parasitic capacities ohmic-capacitive Low passes form the maximum bandwidth of the input signal limit. This is the signal processing speed (also also referred to as the sampling rate) of the A / D converter, namely to a few giga-samples / second (GS / s), such as 1.5 GS / s. Especially current applications of digital signal processing for very fast signals, eg. B. in the light control technology, however, require an extremely high signal processing speed at high signal bandwidth, z. B. 56 GS / s at 28 GHz.

Die zweite bekannte Gruppe von parallelen A/D-Umsetzern stellt allen Komparatoren dasselbe Eingangssignal zur Verfügung. Das hat den Vorteil, dass keine ohmisch-kapazitiven Tiefpässe die Signalbandbreite begrenzen. Um das Eingangssignal quantifizieren zu können, müssen die Schaltschwellen der Komparatoren bei jeweils unterschiedlichen Spannungen liegen. Im Idealfall sind die Schaltschwellen jeweils um die gleiche Spannungsdifferenz DeltaV zueinander verschoben. Damit sich die Schaltschwelle eines Komparators um DeltaV gegenüber dem symmetrischen Nullpunkt verschiebt, muss dieser eine interne Asymmetrie am Eingang aufweisen. Bei üblichen Ausführungen der Eingangsschaltungen von Komparatoren werden diesbezüglich zwei Ansätze verfolgt.The second known group of parallel A / D converters represents all Comparators the same input signal available. The has the advantage that no ohmic-capacitive low passes limit the signal bandwidth. To quantify the input signal To be able to, the switching thresholds of the comparators must lie at different voltages. Ideally the switching thresholds in each case by the same voltage difference DeltaV shifted to each other. So that the switching threshold of a comparator shifts by DeltaV versus symmetric zero, this must have an internal asymmetry at the input. At usual Embodiments of the input circuits of comparators are pursued two approaches in this regard.

Bei dem ersten Ansatz werden die Eingangstransistoren verschieden groß ausgeführt. Durch unterschiedlich große Querschnittsflächen der Transistoren führen die Transistoren nur dann den betragsmäßig selben Strom, wenn die Differenz ihrer jeweiligen Steuerspannungen ungleich Null ist. Diese Differenz der Steuerspannungen ist dann die Schwellenspannung des Komparators.at In the first approach, the input transistors are made different sizes. By different sized cross-sectional areas the transistors only carry the transistors in the amount same current when the difference of their respective control voltages is not equal to zero. This difference of the control voltages is then the threshold voltage of the comparator.

Bei dem zweiten Ansatz wird ein zusätzlicher, jeweils pro Komparator unterschiedlich großer, Steuerstrom Ishift eingeprägt, wie in 2 angedeutet. Sinnvoll ist es, diesen Steuerstrom zur Schwellenverschiebung Ishift symmetrisch auf beide Seiten des Komparators anzuwenden.In the second approach, an additional, in each case comparatively large, control current I shift is impressed, as in 2 indicated. It makes sense to apply this control current to the threshold shift I shift symmetrically on both sides of the comparator.

In 3 ist eine bekannte Schaltung 301 für einen solchen Komparator mit verschobener Schaltschwelle dargestellt, bei der einem Vorverstärker 302 (auch als Differenzstufe bezeichnet) ein Flipflop 303 folgt. Am positiven Ausgang 304 und am negativen Ausgang 305 des Vorverstärkers werden jeweils betragsmäßig gleiche Steuerströme eingeprägt, die aber entgegengesetztes Vorzeichen haben. Somit haben die beiden Ausgänge 304 und 305 bei einer differentiellen Eingangsspannung von 0 Volt ein unterschiedliches elektrisches Potential. Insgesamt muss daher zum Erreichen des Nullpunkts des Vorverstärkers 302 eine differentielle Eingangsspannung anliegen, die einem Differenzstrom von 2·Ishift entspricht. Durch die Wahl von Ishift wird damit DeltaV festgelegt.In 3 is a known circuit 301 for such a comparator with shifted switching threshold, in which a preamplifier 302 (also referred to as differential stage) a flip-flop 303 follows. At the positive exit 304 and at the negative exit 305 of the preamplifier, the same amount of control currents are impressed in each case, but they have opposite signs. Thus, the two outputs 304 and 305 at a differential input voltage of 0 volts, a different electrical potential. Overall, therefore, to reach the zero point of the preamplifier 302 present a differential input voltage corresponding to a differential current of 2 · I shift . Selecting I shift sets DeltaV.

Der Nachteil dieser zweiten Gruppe von A/D-Umsetzern ist, dass sie bei der geforderten Verarbeitungsgeschwindigkeit nicht die geforderte Auflösung liefern können, nämlich nur eine Auflösung von ca. 3 Bit bei 40 GS/s und 4 Bit bei 28 GS/s, obgleich mindestens 8 Bit bei 56 GS/s wünschenswert sind.Of the Disadvantage of this second group of A / D-Umsetzern is that they at the required processing speed is not the required one Can provide resolution, namely only a resolution of about 3 bits at 40 GS / s and 4 bits at 28 GS / s, although at least 8 bits at 56 GS / s desirable are.

Darum ist es ein der Erfindung zugrunde liegendes technisches Problem, einen parallelen (A/D)-Umsetzer der eingangs genannten Art vorzuschlagen, der eine verbesserte Auflösung bei möglichst hoher Signalverarbeitungsgeschwindigkeit, insbesondere im Bereich über 10 GS/s, aufweist.Therefore, it is a technical problem underlying the invention, a parallel (A / D) circumference compositor of the type mentioned, which has an improved resolution at the highest possible signal processing speed, in particular in the range above 10 GS / s.

Das technische Problem wird gelöst für einen parallelen (A/D)-Umsetzer der eingangs genannten Art dadurch, dass bei einem jeweiligen Komparator ein erster der zwei Eingangskontakte über einen Eingangswiderstand mit einem ersten Signalanschluss eines ersten Transistors verbunden ist, und ein zweiter der zwei Eingangskontakte über einen Eingangswiderstand mit einem ersten Signalanschluss eines zweiten Transistors verbunden ist.The technical problem is solved for a parallel (A / D) converter of the type mentioned in that at a respective comparator, a first of the two input contacts an input resistor having a first signal terminal of a connected to the first transistor, and a second of the two input contacts an input resistor having a first signal terminal of a second transistor is connected.

Weiterhin liegt an einem jeweiligen Steueranschluss des ersten und des zweiten Transistors eine zeitlich konstante Vorspannung an.Farther is located at a respective control terminal of the first and the second Transistors to a constant time bias.

Schließlich ist der jeweilige Komparator des erfindungsgemäßen A/D-Umsetzers ausgebildet, am ersten Signalanschluss des ersten Transistors einen ersten Steuerstrom und am ersten Signalanschluss des zweiten Transistors einen zweiten Steuerstrom einzuprägen, wobei der erste und der zweite Steuerstrom einander entgegengesetzte Vorzeichen aufweisen.After all is the respective comparator of the invention A / D converter formed at the first signal terminal of the first Transistor, a first control current and the first signal terminal impress the second transistor on a second control current, wherein the first and second control currents are opposite to each other Have sign.

Der Erfindung liegt die Überlegung zugrunde, dass der Nachteil der bekannten Schaltung aus 3 sich wie folgt erklärt: Die Verschiebung der Schaltschwelle DeltaV ist bei der üblichen Ausführungsform einer Komparatoreingangschaltung 302 eine logarithmische Funktion der linearen asymmetrischen Skalierung des Steuerstroms Ishift oder der Transistorgröße A nach

Figure 00030001
mit:
Figure 00030002

Vth:
Temperaturspannung
k:
Boltzmannkonstante
q:
Elementarladung
T:
Temperatur in Kelvin
J:
Stromdichte
The invention is based on the consideration that the disadvantage of the known circuit 3 The shift of the switching threshold DeltaV is in the usual embodiment of a comparator input circuit 302 a logarithmic function of the linear asymmetric scaling of the control current I shift or the transistor size A after
Figure 00030001
With:
Figure 00030002
Vth :
thermal stress
k:
Boltzmann constant
q:
elementary charge
T:
Temperature in Kelvin
J:
current density

Damit verschiebt sich die Schaltschwelle nur bei vergleichsweise großen Änderungen des Stromes bzw. der Transistorfläche; z. B. bei Raumtemperatur (ca. T = 300 K) nur um ca. DeltaV = 27 mV, wenn der Strom (Ibias + Ishift)/Ibias sich bereits relativ um den Faktor e (ca. 2,7) verändert. Eine Vergrößerung der Transistorstromdichte J bzw. eine Vergrö ßerung der Transistorquerschnittsfläche A reduziert bekannter Weise die Schaltgeschwindigkeit eines Transistors.Thus, the switching threshold shifts only at comparatively large changes in the current or the transistor area; z. B. at room temperature (about T = 300 K) only by about DeltaV = 27 mV, when the current (I bias + I shift ) / I bias is already relatively changed by the factor e (about 2.7). An increase in the transistor current density J or an increase in the size of the transistor cross-sectional area A is known to reduce the switching speed of a transistor.

Da der nutzbare Strombereich durch die gewünschte maximale Geschwindigkeit vom Transistor vorgegeben ist, kann man nicht gleichzeitig maximale Geschwindigkeit und einen Eingangsspannungsbereich größer als ca. +/– 20 mV erreichen. Andererseits gibt es eine untere Grenze für die Auflösung des Komparators; besonders bei sehr hohen Geschwindigkeiten über 10 GS/s sind kaum weniger als etwa 4 mV Auflösungsgrenze zu erreichen, so dass ein Eingangsspannungsbereich von etwa +/– 20 mV nur etwa 10 Auflösungsstufen von 4 mV entspricht. Damit sind sehr schnelle A/D-Umsetzer mit Komparatoren, die eine Schaltung nach 3 aufweisen, auf Auflösungen von nur etwa 3 bis 4 Bit beschränkt, wobei die Auflösung desto mehr sinkt, je mehr die maximale Geschwindigkeit der Transistoren ausgeschöpft werden soll.Since the usable current range is predetermined by the desired maximum speed of the transistor, one can not simultaneously reach maximum speed and an input voltage range greater than approximately +/- 20 mV. On the other hand, there is a lower limit to the resolution of the comparator; especially at very high speeds above 10 GS / s, hardly less than about 4 mV resolution limit can be achieved, so that an input voltage range of about +/- 20 mV corresponds to only about 10 resolution levels of 4 mV. These are very fast A / D converters with comparators that provide a circuit after 3 limited to resolutions of only about 3 to 4 bits, the resolution decreases the more, the more the maximum speed of the transistors is to be exploited.

Die Erfindung hat demgegenüber den Vorteil, dass die Verschiebung der Schaltschwelle um DeltaV mit Hilfe eines Steuerstroms nun eine lineare statt eine logarithmische Funktion des Steuerstroms ist. Damit kann ein wesentlich größerer, nämlich unbegrenzter Auflösungsbereich erzielt werden, ohne dass die Transistoren außerhalb des optimalen Arbeitsbereiches arbeiten müssen. So können bei gleichzeitiger Ausnutzung der maximalen Transistorgeschwindigkeit auch parallele A/D-Umsetzer mit Auflösungen von z. B. 5–8 Bit oder sogar mehr aufgebaut werden.The In contrast, the invention has the advantage that the displacement the switching threshold around DeltaV with the help of a control current now one is linear instead of a logarithmic function of the control stream. This can be a much larger, namely unlimited resolution range can be achieved without that the transistors outside the optimal working range have to work. So can at the same time Exploit the maximum transistor speed also parallel A / D converter with resolutions of z. Eg 5-8 bits or even more.

Nachfolgend werden Ausführungsbeispiele der Erfindung beschrieben. Die zusätzlichen Merkmale der Ausführungsbeispiele können zur Bildung zusätzlicher Ausführungsformen mit einander kombiniert werden, soweit sie nicht als Alternativen zu einander beschrieben sind.Hereinafter, embodiments of the invention will be described. The additional features of the embodiments may be combined to form additional embodiments with each other as far as they are not described as alternatives to each other.

Selbstverständlich können die Transistoren des erfindungsgemäßen A/D-Umsetzers sowohl Bipolartransistoren als auch Feldeffekttransistoren sein. Beide Transistortypen bringen in der erfindungsgemäßen Verschaltung dieselben prinzipiellen Vorteile für den A/D-Umsetzer. Der erste Signalanschluss ist dann der Emitter- bzw. Sourceanschluss, der zweite Signalanschluss der Kollektor- bzw. Drainanschluss und der Steueranschluss der Basis- bzw. Gateanschluss.Of course can the transistors of the invention A / D converter both bipolar transistors and field effect transistors be. Both transistor types bring in the inventive Interconnection the same principal advantages for the A / D converter. The first signal terminal is then the emitter or source terminal, the second signal terminal of the collector or drain terminal and the control terminal is the base or gate terminal.

Die zeitlich konstanten Vorspannungen der beiden Transistoren weisen in einem Ausführungsbeispiel denselben Betrag auf. Dies ist sehr vorteilhaft, da bei gleichen Transistoren die Schwellenspannungen der jeweiligen Komparatoren unabhängig von dem Betrag der Vorspannung sind.The have time constant bias voltages of the two transistors in one embodiment, the same amount. This is very advantageous because the threshold voltages for the same transistors the respective comparators regardless of the amount of Preload are.

Bei weiteren Ausführungsformen des erfindungsgemäßen A/D-Umsetzers weisen der erste Steuerstrom und der zweite Steuerstrom denselben Betrag auf. Der Betrag der Schwellenspannung eines jeweiligen Komparators ist dann eine Funktion von nur zwei Variablen, nämlich des Steuerstroms und des Emitterwiderstands. Ein weiterer Vorteil liegt darin, dass die Stromquellen, die die Steuerströme bereitstellen, identisch aufgebaut sein können.at further embodiments of the invention A / D converter have the first control current and the second control current the same amount. The magnitude of the threshold voltage of a respective comparator is then a function of only two variables, viz the control current and the emitter resistance. Another advantage lies in the fact that the power sources that control the currents can be provided identically.

Sinnvollerweise sind die jeweiligen Komparatoren ausgebildet, jeweils Steuerströme unterschiedlichen Betrags einzuprägen, damit sie jeweils unterschiedliche Schaltschwel len aufweisen. Vorteilhafterweise unterscheiden sich die Steuerströme zweier benachbarter Komparatoren dabei jeweils um denselben Betrag, so dass der A/D-Umsetzer ein lineares Verhalten aufweist.Logically, the respective comparators are formed, respectively control currents different amount so that they each have different Schaltschwel len. Advantageously different the control currents of two adjacent comparators in each case by the same amount, so that the A / D converter a has linear behavior.

Bei einer Ausführungsform des erfindungsgemäßen A/D-Umsetzers sind die ersten Signalanschlüsse des ersten und zweiten Transistors über jeweils eine Konstantstromquelle mit einem Masseanschluss verbunden. Bei einer derartigen Schaltung für den Komparator mit verschiebbarer Schaltschwelle enthält der Vorverstärker eine doppelt ausgeführte Kaskodeschaltung statt einer Differenzstufe. Ein weiterer Vorteil der Erfindung ist daher, dass die Verwendung einer Kaskodeschaltung durch ihre an sich bekannte Wirkung einer Eliminierung des Millereffektes ermöglicht, dass der erfindungsgemäße A/D-Umsetzer eine wesentlich größere Bandbreite aufweist als ein bekannter A/D-Umsetzer, der eine Differenzstufe verwendet.at an embodiment of the invention A / D converter are the first signal connections of the first and second transistor via a respective constant current source connected to a ground connection. In such a circuit for the comparator with movable switching threshold the preamplifier a double cascode circuit instead of a differential level. Another advantage of the invention is therefore, that the use of a cascode circuit by their an known effect of elimination of the Miller effect allows that the inventive A / D converter a significant has greater bandwidth than a known one A / D converter using a differential stage.

In einer weiteren Ausführungsform des erfindungsgemäßen A/D-Umsetzers sind ein zweiter Signalanschluss des ersten Transistors und ein zweiter Signalanschluss des zweiten Transistors einem Zwischenspeichermittel zugeführt. Das Zwischenspeichermittel ist beispielsweise als D-Flipflop ausgeführt. Bekanntermaßen ist ein D-Flipflop ein taktflankengesteuertes Flipflop, dass bei aktiver Taktflanke den logischen Zustand des Eingangs speichert und seinen Wert in Folge auf einem üblicherweise mit Q bezeichneten Ausgang ausgibt. Liegt keine aktive Taktflanke an, erfolgt keine Übernahme des Eingangswertes.In a further embodiment of the invention A / D converter is a second signal terminal of the first transistor and a second signal terminal of the second transistor is a latching means fed. The buffering means is for example designed as a D flip-flop. As is known a D flip flop a clock edge triggered flip flop that when active Clock edge stores the logic state of the input and its Value in a row on a usually with Q designated Output outputs. If there is no active clock edge, no transfer takes place of the input value.

Bevorzugt umfassen die jeweiligen Komparatoren zwei Verstärker-Transistoren, wobei der erste Eingangskontakt mit einem Steueranschluss eines ersten Verstärker-Transistors verbunden ist und der zweite Eingangskontakt mit einem Steueranschluss eines zweiten Verstärker-Transistors verbunden ist; und ein erster Signalanschluss des ersten Verstärker-Transistors über einen Widerstand mit einem ersten Signalanschluss des ersten Transistors verbunden ist und ein erster Signalanschluss des zweiten Verstärker-Transistors über einen Widerstand mit einem ersten Signalanschluss des zweiten Transistors verbunden ist.Prefers the respective comparators comprise two amplifier transistors, wherein the first input contact with a control terminal of a first amplifier transistor is connected and the second input contact with a control terminal of a second amplifier transistor connected is; and a first signal terminal of the first amplifier transistor via a resistor having a first signal terminal of the first transistor is connected and a first signal terminal of the second amplifier transistor via a resistor having a first signal terminal of the second transistor connected is.

Dies hat den Vorteil, dass die Eingangsquelle auch bei der Parallelschaltung vieler Komparatoren nur gering belastet wird.This has the advantage that the input source also in parallel connection many comparators is only slightly loaded.

Weitere Vorteile der Erfindung werden bei der folgenden Beschreibung einiger Ausführungsbeispiele anhand der Figuren erläutert. Darin zeigenFurther Advantages of the invention will become apparent in the following description of some Embodiments explained with reference to the figures. Show in it

1 eine schematische Darstellung eines parallelen N-Bit A/D-Umsetzers mit einem Eingangswiderstandsnetzwerk gemäß dem Stand der Technik; 1 a schematic representation of a parallel N-bit A / D converter with an input resistor network according to the prior art;

2 eine schematische Darstellung eines parallelen N-Bit ND-Umsetzers mit Komparatoren, die eine unterschiedliche Schaltschwelle aufweisen, gemäß dem Stand der Technik; 2 a schematic representation of a parallel N-bit ND converter with comparators having a different switching threshold, according to the prior art;

3 eine im Stand der Technik bekannte Schaltung eines Komparators mit verschobener Schaltschwelle; 3 a known in the prior art circuit of a comparator with shifted switching threshold;

4 ein erstes Ausführungsbeispiel einer Schaltung eines Komparators mit verschobener Schaltschwelle des erfindungsgemäßen ND-Umsetzers; und 4 a first embodiment of a circuit of a comparator with shifted switching threshold of the LP converter according to the invention; and

5 eine zweites Ausführungsbeispiel einer Schaltung eines Komparators mit verschobener Schaltschwelle des erfindungsgemäßen A/D-Umsetzers. 5 a second embodiment of a circuit of a comparator with shifted switching threshold of the A / D converter according to the invention.

4 zeigt ein erstes Ausführungsbeispiel einer Schaltung eines Komparators mit verschobener Schaltschwelle des erfindungsgemäßen A/D-Umsetzers. 4 shows a first embodiment of a circuit of a comparator with shifted switching threshold of the A / D converter according to the invention.

Die Komparatorschaltung 401 weist drei Eingangskontakte DN, DP und CLK und zwei Ausgangskontakte QP und QN auf. Über den Eingangskontakten DN und DP fällt die differentielle Eingangsspannung ab. Über den Eingangskontakt CLK wird ein Taktsignal dem taktflankengesteuertem Flipflop 403 zugeführt. Die Ausgangskontakte QP und QN sind einem (in dieser Figur nicht dargestellten) Decoder zugeführt.The comparator circuit 401 has three input contacts DN, DP and CLK and two output contacts QP and QN. The differential input voltage drops via the input contacts DN and DP. Via the input contact CLK, a clock signal is the clock edge-controlled flip-flop 403 fed. The output contacts QP and QN are fed to a decoder (not shown in this figure).

Der Eingangskontakt DN ist über den Widerstand 414 mit dem Emitteranschluss 405.1 des Transistors 405 verbunden, und der Eingangskontakt DP über den Widerstand 410 mit dem Emitteranschluss 407.1 des Transistors 407 verbunden. Die Emitteranschlüsse 405.1 und 407.1 der Transistoren 405 und 407 sind weiterhin über zueinander identische Konstantstromquellen 409 und 411 an einem Masseanschluss 413 angeschlossen. An den Basisanschlüssen 405.2 und 407.2 der Transistoren liegt dieselbe konstante Vorspannung Vbias an. Die Kollektoranschlüsse 405.3 und 407.3 sind über je einen Widerstand RC an einer Versorgungsspannung VCC angeschlossen.The input contact DN is via the resistor 414 with the emitter terminal 405.1 of the transistor 405 connected, and the input contact DP via the resistor 410 with the emitter terminal 407.1 of the transistor 407 connected. The emitter connections 405.1 and 407.1 the transistors 405 and 407 are still on identical constant current sources 409 and 411 at a ground connection 413 connected. At the base connections 405.2 and 407.2 of the transistors is the same constant bias voltage V bias . The collector connections 405.3 and 407.3 are connected via a respective resistor R C to a supply voltage V CC .

In der bis hier beschriebenen Komparatorschaltung beträgt die Schaltschwelle DeltaV noch 0 V. Zur Verschiebung der Schaltschwelle werden in der Komparatorschaltung 401 der 4 zwei zusätzliche Stromquellen 417 und 415 eingesetzt. Die Stromquelle 417 ist über ihren ersten Anschluss 417.1 mit der Versorgungsspannung VCC verbunden und über ihren zweiten Anschluss 417.2 mit dem Emitteranschluss 405.1. Sie erzeugt einen in Richtung des Emitteranschlusses 405.1 positiven Steuerstrom Ishift. Die Stromquelle 415 ist über ihren ersten Anschluss 415.1 mit dem Emitteranschluss 407.1 verbunden und über ihren zweiten Anschluss 415.2 mit dem Masseanschluss 413. Sie erzeugt einen in Richtung des Emitteranschlusses 407.1 negativen Steuerstrom Ishift.In the comparator circuit described so far, the switching threshold DeltaV is still 0 V. In order to shift the switching threshold, in the comparator circuit 401 of the 4 two additional power sources 417 and 415 used. The power source 417 is about her first connection 417.1 connected to the supply voltage V CC and via its second terminal 417.2 with the emitter terminal 405.1 , It creates one in the direction of the emitter terminal 405.1 positive control current I shift . The power source 415 is about her first connection 415.1 with the emitter terminal 407.1 connected and via their second port 415.2 with the ground connection 413 , It creates one in the direction of the emitter terminal 407.1 negative control current I shift .

Die Verschiebung der Schaltschwelle um DeltaV ist aufgrund dieser Verschaltungsart eine lineare (und keine logarithmische) Funktion von Ishift: DeltaV = 2·RE·Ishift (2) The shifting of the switching threshold by DeltaV is a linear (and not logarithmic) function of I shift due to this type of connection: DeltaV = 2 · R e · I shift (2)

Damit kann für den erfindungsgemäßen A/D-Umsetzer ein wesentlich größerer, nämlich unbegrenzter Auflösungsbereich erzielt werden, ohne dass die Transistoren außerhalb des optimalen Arbeitsbereiches arbeiten müssen.In order to can for the A / D converter according to the invention a much larger, namely unlimited range of resolution be achieved without the transistors outside of the optimal working area.

Das verstärkte differentielle Eingangssignal wird über die Kollektoranschlüsse 405.3 und 407.3 einem Flipflop 403 zugeführt. Dieses Flipflop kann als D-Flipflop ausgeführt sein, welches bei aktiver Taktflanke den logischen Zustand des Eingangs D speichert und seinen Wert in Folge auf einem üblicherweise mit Q bezeichneten Ausgang ausgibt. Das nun digitalisierte Signal wird über die Ausgangskontakte QP und QN zur weiteren Verarbeitung einem Decoder zugeführt.The amplified differential input signal is via the collector terminals 405.3 and 407.3 a flip-flop 403 fed. This flip-flop can be designed as a D flip-flop, which stores the logical state of the input D when the clock edge is active and outputs its value in succession to an output, usually designated Q. The now digitized signal is fed via the output contacts QP and QN to a decoder for further processing.

Die oben beschriebene Schaltung 402 gehört zum Typus der Kaskodeschaltungen. Sie kann, da sie dieselbe Aufgabe erfüllt wie die Differenzstufe 302, nämlich die Verstärkung eines differentiellen Eingangssignals, auch als pseudodifferentielle Kaskodeschaltung bezeichnet werden. Die Verwendung der pseudodifferentiellen Kaskodeschaltung 402 bietet gegenüber der bekannten Differenzstufe 302 den Vorteil, dass sie den bekannten Millereffekt eliminiert und somit eine wesentlich größere Bandbreite aufweist als eine Differenzstufe 302.The circuit described above 402 belongs to the type of cascode circuits. It can, because it fulfills the same task as the differential stage 302 that is, the gain of a differential input signal, also referred to as a pseudo-differential cascode circuit. The use of the pseudo-differential cascode circuit 402 offers compared to the known differential stage 302 the advantage that it eliminates the known Millereffekt and thus has a much greater bandwidth than a differential stage 302 ,

Der gesamte Komparator 401 kann sogar eine Bandbreite größer als die Bandbreite der Eingangsstufe des Flipflops 403 erreichen, weil durch Wahl von RC/RE >> 1 eine Verstärkung des Vorverstärkers 402 >> 1 bei hoher Bandbreite des Vorverstärkers 402 sogar eine Verstärkung < 1 der Eingangsstufe des Flipflops 403 ausgleichen kann, so dass die effektive Bandbreite des Komparators bei gegebener Auflösungsgrenze wächst.The entire comparator 401 even a bandwidth greater than the bandwidth of the input stage of the flip-flop 403 because by selecting R C / R E >> 1, a gain of the preamplifier 402 >> 1 at high bandwidth of the preamplifier 402 even a gain <1 of the input stage of the flip-flop 403 so that the effective bandwidth of the comparator grows at a given resolution limit.

5 zeigt eine zweites Ausführungsbeispiel einer Schaltung eines Komparators mit verschobener Schaltschwelle des erfindungsgemäßen A/D-Umsetzers. 5 shows a second embodiment of a circuit of a comparator with shifted switching threshold of the A / D converter according to the invention.

Die Eingangskontakte DN und DP des Komparators 501 sind nun nicht direkt über einen niederohmigen Widerstand RE mit den Emitteranschlüssen 513.1 bzw. 515.1 verbunden, sondern zunächst mit den hochohmigen Basisanschlüssen 505.2 bzw. 507.2 der zusätzlichen Verstärker-Transistoren 505 und 507. Ihre Kollektoranschlüsse 505.3 und 507.3 sind jeweils direkt mit der Versorgungsspannung VCC verbunden.The input contacts DN and DP of the comparator 501 are now not directly via a low resistance R E with the emitter terminals 513.1 respectively. 515.1 but first with the high-impedance base terminals 505.2 respectively. 507.2 the additional amplifier transistors 505 and 507 , Your collector connections 505.3 and 507.3 are each directly connected to the supply voltage V CC .

Zur Verbesserung der Gleichtaktunterdrückung sind die Emitteranschlüsse 505.1 und 507.1 der Verstärker-Transistoren über zueinander identisch aufgebaute Stromquelle 509 und 511 mit einem Masseanschluss 519 verbunden.To improve the common mode rejection are the emitter terminals 505.1 and 507.1 the amplifier transistors via identical to each other constructed power source 509 and 511 with a ground connection 519 connected.

Die differentielle Ausgangsspannung an den Emitteranschlüssen 505.1 und 507.1 folgt in dieser Schaltungskonfiguration der differentiellen Eingangsspannung. Der Emitteranschluss 505.1 des Verstärker-Transistors 505 ist über den Widerstand 506 mit dem Emitteranschluss des Transistors 513.1 der Kaskodeschaltung verbunden und der Emitteranschluss 507.1 des Verstärker-Transistors 507 über den Widerstand 508 mit dem Emitteranschluss des Transistors 515.1 der Kaskodeschaltung verbunden.The differential output voltage at the emitter terminals 505.1 and 507.1 follows the differential input voltage in this circuit configuration. The emitter terminal 505.1 of the amplifier transistor 505 is about the resistance 506 with the emitter terminal of the transistor 513.1 the cascode circuit connected and the emitter terminal 507.1 of the amplifier transistor 507 about the resistance 508 with the emitter terminal of the transistor 515.1 connected to the cascode circuit.

Gegenüber der Schaltung aus 4 hat die vorliegende Schaltung noch den zusätzlichen Vorteil, dass die Eingangsquelle auch bei vielen parallel geschalteten Komparatoren aufgrund des hochohmigen Eingangs nur gering belastet wird.Opposite the circuit 4 the present circuit has the additional advantage that the input source is loaded only slightly with many comparators connected in parallel because of the high-impedance input.

ZITATE ENTHALTEN IN DER BESCHREIBUNGQUOTES INCLUDE IN THE DESCRIPTION

Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list The documents listed by the applicant have been automated generated and is solely for better information recorded by the reader. The list is not part of the German Patent or utility model application. The DPMA takes over no liability for any errors or omissions.

Zitierte PatentliteraturCited patent literature

  • - US 5231399 [0002] US 5231399 [0002]

Claims (9)

Paralleler Analog-Digital-Umsetzer, umfassend eine Vielzahl von Komparatoren, die ausgebildet sind, eine an zwei Eingangskontakten abfallende differentielle Spannung mit einer jeweiligen Schwellenspannung zu vergleichen und ein jeweiliges, vom Vergleichsergebnis abhängiges, digitales Ausgangssignal zu erzeugen und einem Dekodierer des Analog-Digital-Umsetzers zuzuführen, dadurch gekennzeichnet, – dass ein erster der zwei Eingangskontakte über einen Eingangswiderstand mit einem ersten Signalanschluss (405.1) eines ersten Transistors (405) verbunden ist und ein zweiter der zwei Eingangskontakte über einen Eingangswiderstand mit einem ersten Signalanschluss (407.1) eines zweiten Transistors (407) verbunden ist; – dass an einem jeweiligen Steueranschluss (405.2 und 407.2) des ersten und des zweiten Transistors eine zeitlich konstante Vorspannung anliegt; und – dass der jeweilige Komparator ausgebildet ist, am ersten Signalanschluss des ersten Transistors einen ersten Steuerstrom (417) und am ersten Signalanschluss des zweiten Transistors einen zweiten Steuerstrom (415) mit einander entgegengesetzten Vorzeichen einzuprägen.A parallel analog-to-digital converter comprising a plurality of comparators configured to compare a differential voltage dropping at two input contacts with a respective threshold voltage and generating a respective comparison result dependent digital output signal and a decoder of the analog-to-digital converter. Converter, characterized in that - a first of the two input contacts via an input resistor to a first signal terminal ( 405.1 ) of a first transistor ( 405 ) and a second of the two input contacts via an input resistor to a first signal terminal ( 407.1 ) of a second transistor ( 407 ) connected is; - that at a respective control terminal ( 405.2 and 407.2 ) of the first and the second transistor is applied a temporally constant bias voltage; and - that the respective comparator is formed, at the first signal terminal of the first transistor, a first control current ( 417 ) and at the first signal terminal of the second transistor, a second control current ( 415 ) with opposite signs. Paralleler Analog-Digital-Umsetzer nach Anspruch 1, bei dem die Transistoren Bipolartransistoren sind.Parallel analog-to-digital converter according to claim 1, in which the transistors are bipolar transistors. Paralleler Analog-Digital-Umsetzer nach Anspruch 1, bei dem die Transistoren Feldeffekttransistoren sind.Parallel analog-to-digital converter according to claim 1, in which the transistors are field effect transistors. Paralleler Analog-Digital-Umsetzer nach einem der vorhergehenden Ansprüche, bei dem die zeitlich konstanten Vorspannungen der beiden Transistoren denselben Betrag aufweisen.Parallel analog-digital converter to one of the previous claims, wherein the temporally constant Bias of the two transistors have the same amount. Paralleler Analog-Digital-Umsetzer nach einem der vorhergehenden Ansprüche, bei dem der erste Steuerstrom und der zweite Steuerstrom denselben Betrag aufweisen.Parallel analog-digital converter to one of the preceding claims, wherein the first control current and the second control current have the same amount. Paralleler Analog-Digital-Umsetzer nach einem der vorhergehenden Ansprüche, bei dem die jeweiligen Komparatoren ausgebildet sind, jeweils Steuerströme unterschiedlichen Betrags einzuprägen.Parallel analog-digital converter to one of the preceding claims, wherein the respective comparators are formed, each control currents different Amount to impress. Paralleler Analog-Digital-Umsetzer nach Anspruch 1, bei dem die ersten Signalanschlüsse des ersten und zweiten Transistors über jeweils eine Konstantstromquelle (409 und 411) mit einem Masseanschluss (413) verbunden sind.Parallel analog-to-digital converter according to claim 1, wherein the first signal terminals of the first and second transistors via a respective constant current source ( 409 and 411 ) with a ground connection ( 413 ) are connected. Paralleler Analog-Digital-Umsetzer nach einem der vorhergehenden Ansprüche, bei dem ein zweiter Signalanschluss (405.3) des ersten Transistors und ein zweiter Signalanschluss (407.3) des zweiten Transistors einem Zwischenspeichermittel (403) zugeführt sind.Parallel analog-to-digital converter according to one of the preceding claims, wherein a second signal terminal ( 405.3 ) of the first transistor and a second signal terminal ( 407.3 ) of the second transistor to a latching means ( 403 ) are supplied. Paralleler Analog-Digital-Umsetzer nach einem der vorhergehenden Ansprüche, bei dem die jeweiligen Komparatoren zwei Verstärker-Transistoren (505 und 507) umfassen, wobei – der erste Eingangskontakt mit einem Steueranschluss (505.2) eines ersten Verstärker-Transistors verbunden ist und der zweite Eingangskontakt mit einem Steueranschluss (507.2) eines zweiten Verstärker-Transistors verbunden ist; und – ein erster Signalanschluss (505.1) des ersten Verstärker-Transistors über einen Widerstand mit einem ersten Signalanschluss (513.1) des ersten Transistors (513) verbunden ist und ein erster Signalanschluss (507.1) des zweiten Verstärker-Transistors über einen Widerstand mit einem ersten Signalanschluss (515.1) des zweiten Transistors (515) verbunden ist.Parallel analog-to-digital converter according to one of the preceding claims, in which the respective comparators comprise two amplifier transistors ( 505 and 507 ), wherein - the first input contact with a control terminal ( 505.2 ) of a first amplifier transistor is connected and the second input contact with a control terminal ( 507.2 ) of a second amplifier transistor is connected; and - a first signal terminal ( 505.1 ) of the first amplifier transistor via a resistor with a first signal terminal ( 513.1 ) of the first transistor ( 513 ) and a first signal terminal ( 507.1 ) of the second amplifier transistor via a resistor with a first signal terminal ( 515.1 ) of the second transistor ( 515 ) connected is.
DE200810050003 2008-09-30 2008-09-30 Analog-to-digital converter Active DE102008050003B4 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE200810050003 DE102008050003B4 (en) 2008-09-30 2008-09-30 Analog-to-digital converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200810050003 DE102008050003B4 (en) 2008-09-30 2008-09-30 Analog-to-digital converter

Publications (2)

Publication Number Publication Date
DE102008050003A1 true DE102008050003A1 (en) 2010-04-08
DE102008050003B4 DE102008050003B4 (en) 2011-06-01

Family

ID=41795006

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200810050003 Active DE102008050003B4 (en) 2008-09-30 2008-09-30 Analog-to-digital converter

Country Status (1)

Country Link
DE (1) DE102008050003B4 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4446385A (en) * 1980-12-18 1984-05-01 International Business Machines Corporation Voltage comparator with a wide common mode input voltage range
US4760286A (en) * 1987-07-20 1988-07-26 Motorola, Inc. Comparator with input offset current elimination
US5231399A (en) 1991-09-27 1993-07-27 Trw Inc. Differential quantizer reference resistor ladder for use with an analog-to-digital converter
US6300804B1 (en) * 2000-02-09 2001-10-09 Teradyne, Inc. Differential comparator with dispersion reduction circuitry

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4446385A (en) * 1980-12-18 1984-05-01 International Business Machines Corporation Voltage comparator with a wide common mode input voltage range
US4760286A (en) * 1987-07-20 1988-07-26 Motorola, Inc. Comparator with input offset current elimination
US5231399A (en) 1991-09-27 1993-07-27 Trw Inc. Differential quantizer reference resistor ladder for use with an analog-to-digital converter
US6300804B1 (en) * 2000-02-09 2001-10-09 Teradyne, Inc. Differential comparator with dispersion reduction circuitry

Also Published As

Publication number Publication date
DE102008050003B4 (en) 2011-06-01

Similar Documents

Publication Publication Date Title
DE102009004564B4 (en) ADC with energy saving scanning
DE19946750A1 (en) Fully differential interpolating comparator bank in analog to digital converter
DE102018100248B4 (en) Amplifier circuits and methods for signal amplification
DE102016109878A1 (en) Hall sensor and measuring method and corresponding device
DE1901804B2 (en) STABILIZED DIFFERENTIAL AMPLIFIER
DE2060504A1 (en) Circuit arrangement that can be integrated in a monolithic manner for controlling one or more transistors connected as elements that maintain a constant current
DE19537203A1 (en) Sense amplifier
DE1474388C3 (en) Shift register storage stage with field effect transistors
DE102008050001B4 (en) Digital-to-analog converter
EP0729225A1 (en) Folding amplifier for an A/D converter
EP1624567B1 (en) Voltage comparator
DE102009002062B4 (en) Analog-to-digital converter with broadband input network
EP0515432A1 (en) Differential digital/analog converter
DE2402072A1 (en) CIRCUIT FOR CONTINUOUS CONVERSION OF SIGNALS INTO DIGITAL SIZES
DE102010013958A1 (en) Differential amplifier with a rail-to-rail input voltage range
EP0394507A1 (en) High speed sample and hold circuit arrangement
DE102008050003B4 (en) Analog-to-digital converter
DE1279735B (en) Stromverstaerkende sampling circuit for DC voltages
DE112018004286T5 (en) DAC WITH SWITCHED CAPACITIES USING BOOTSTRAPPED SWITCHES
EP3141878A2 (en) Device and method for operating passive infrared sensors
DE10060159A1 (en) Analog-digital converter and method for converting an analog signal into a digital signal
DE69923174T2 (en) Asynchronous decision A / D converter in current mode
DE2053888A1 (en) Circuit arrangement for converting bipolar input signals into unipolar signals
DE2255210A1 (en) DATA STORAGE CIRCUIT
DE102021106859A1 (en) COMPARATOR WITH CONFIGURABLE OPERATING MODES

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R020 Patent grant now final

Effective date: 20110902