DE10201781A1 - Hochfrequenz-Leistungsbauteil und Hochfrequenz-Leistungsmodul sowie Verfahren zur Herstellung derselben - Google Patents

Hochfrequenz-Leistungsbauteil und Hochfrequenz-Leistungsmodul sowie Verfahren zur Herstellung derselben

Info

Publication number
DE10201781A1
DE10201781A1 DE10201781A DE10201781A DE10201781A1 DE 10201781 A1 DE10201781 A1 DE 10201781A1 DE 10201781 A DE10201781 A DE 10201781A DE 10201781 A DE10201781 A DE 10201781A DE 10201781 A1 DE10201781 A1 DE 10201781A1
Authority
DE
Germany
Prior art keywords
frequency power
power component
power module
heat
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10201781A
Other languages
English (en)
Other versions
DE10201781B4 (de
Inventor
Horst Theus
Albert Auburger
Frank Klose
Rudolf Lehner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10201781A priority Critical patent/DE10201781B4/de
Priority to US10/347,539 priority patent/US6867492B2/en
Publication of DE10201781A1 publication Critical patent/DE10201781A1/de
Application granted granted Critical
Publication of DE10201781B4 publication Critical patent/DE10201781B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Abstract

Die Erfindung betrifft ein Hochfrequenz-Leistungsbauteil (1) und ein Hochfrequenz-Leistungsmodul sowie Verfahren zu deren Herstellung. Das Hochfrequenz-Leistungsbauteil (1) weist einen Halbleiterchip (2) auf, der für eine Flip-Chip-Montage geeignet ist. Der Halbleiterchip (2) weist eine verlustleistungserzeugende aktive Oberseite (3) auf. Diese aktive Oberseite ist mit einer elektrisch isolierenden Schicht (5) unter Freilassung von Kontaktflächen (7) abgedeckt, wobei auf deren Oberseite (10) eine wärmeableitende Metallschicht (11) angeordnet ist, die unmittelbar die Verlustwärme von aktiven Halbleiterstrukturen (6) ableitet.

Description

  • Die Erfindung betrifft ein Hochfrequenz-Leistungsbauteil und ein Hochfrequenz-Leistungsmodul sowie Verfahren zu deren Herstellung gemäß der Gattung der unabhängigen Ansprüche.
  • Hochfrequenz-Leistungsbauteile mit einem Halbleiterchip, der auf seiner aktiven Oberseite Hochfrequenz-Leistungsdioden, Hochfrequenz-Leistungsverstärker und integrierte Schaltungen zur Ansteuerung derselben aufweisen kann, weist Bonddrähte auf, die teilweise die Eingangsimpedanz und auch die Ausgangsimpedanz verändern und eine aktive Kühlung der aktiven Oberseite des Halbleiterchips nicht zulassen, so dass die Verlustleistung des Hochfrequenz-Leistungsbauteils über die passive Rückseite des Halbleiterchips abgeführt werden muß. Somit weisen derartige Hochfrequenz-Leistungsbauteile sowohl elektrische als auch thermische Nachteile auf.
  • Aufgabe der Erfindung ist es, die Nachteile von Hochfrequenz- Leistungsbauteilen und Hochfrequenz-Leistungsmodulen zu vermindern und ein Hochfrequenz-Leistungsbauteil sowie ein Hochfrequenz-Leistungsmodul und Verfahren zu deren Herstellung anzugeben, deren Eingangs- und Ausgangsimpedanzen nicht durch Verbindungstechniken dominiert werden und die eine intensivere thermische Kühlung der aktiven Oberseite des Halbleiterchips ermöglichen.
  • Diese Aufgabe wird mit dem Gegenstand der unabhängigen Ansprüche gelöst. Vorteilhafte Weiterbildungen ergeben sich aus den abhängigen Ansprüchen.
  • Erfindungsgemäß weist das Hochfrequenz-Leistungsbauteil einen Halbleiterchip mit einer verlustleistungserzeugenden aktiven Oberseite und mit einer passiven Rückseite für eine Flip- Chip-Montage auf. Die Oberseite des Halbleiterchips weist eine elektrisch isolierende Schicht auf. Diese elektrisch isolierende Schicht deckt die aktiven Halbleiterstrukturen ab. Jedoch bleiben Kontaktflächen mit Außenkontakten, die in einem definierten Rastermaß angeordnet sind, von der elektrisch isolierenden Schicht frei. Die Oberseite der isolierenden Schicht weist zusätzlich eine von den aktiven Halbleiterstrukturen elektrisch isolierte wärmeableitende Metallschicht auf.
  • Dieses Hochfrequenz-Leistungsbauteil hat den Vorteil, dass über die elektrisch isolierte, jedoch wärmeableitende Metallschicht die Verlustwärme erzeugenden Halbleiterstrukturen unmittelbar gekühlt werden können. Eine derartige Metallschicht von makroskopischer Größe auf den verlustwärmeerzeugenden aktiven Halbleiterstrukturen hat darüber hinaus den Vorteil, dass das Hochfrequenz-Leistungsbauteil mechanisch stabil auf einem Schaltungsträger montiert werden kann. Die mikroskopisch kleinen Außenkontakte auf den mikroskopisch kleinen Kontaktflächen des Halbleiterchips sind dabei nicht von der Metallschicht bedeckt und können ohne Schwankungen in der Eingangs- beziehungsweise Ausgangsimpedanz mit einem übergeordneten Schaltungsträger verbunden werden. In diesem Zusammenhang wird unter mikroskopisch klein eine Größenordnung verstanden, die nur unter einem Lichtmikroskop messbar ist, während unter makroskopisch groß Abmessungen verstanden werden, die mit bloßem Auge erkennbar und messbar sind.
  • Die makroskopisch große Metallschicht kann eine Beschichtung tragen, die dem Material der mikroskopisch kleinen Außenkontakte entspricht. Dieses hat den Vorteil, dass sowohl die makroskopisch große Metallschicht als auch die mikroskopisch kleinen Außenkontakte in einem Arbeitsschritt aufbringbar sind, und dass nicht nur für ein einzelnes Leistungsbauteil beziehungsweise für einen einzelnen Halbleiterchip sondern gleichzeitig für viele Halbleiterchips eines Halbleiterwafers.
  • Es ist folglich zur Aufbringung eines großflächigen beziehungsweise makroskopisch großen Wärmeleitungskontaktes auf den aktiven Halbleiterstrukturen kein zusätzlicher Herstellungsschritt erforderlich, sondern ein derartiger großflächiger beziehungsweise makroskopisch großer Wärmeleitungskontakt kann gleichzeitig mit den mikroskopisch kleinen Außenkontakten für eine Flip-Chip-Montage erzeugt werden. Während die mikroskopisch kleinen Außenkontakte als Lotbälle oder Lothöcker geformt sind, ist der großflächige Wärmeleitungskontakt aus einer Lotschicht gebildet. Eine derartige Lotschicht kann aus einem Silberlotmaterial gebildet sein. Durch den großflächigen Wärmeleitungskontakt auf der Metallschicht werden gleichzeitig die mikroskopisch kleinen Außenkontakte vor mechanischen Beschädigungen bei Transport und Montage des Hochfrequenz-Leistungsbauteils geschützt. Die Lagerungsfähigkeit eines derartigen Hochfrequenz-Leistungsbauteils wird somit verbessert.
  • Die verlustleistungserzeugenden aktiven Halbleiterstrukturen auf der aktiven Oberseite des Halbleiterchips können eine Vielzahl von parallel geschalteten Metalloxidfeldeffekttransistoren aufweisen. Dabei bildet ein gemeinsamer Gatekontakt aller Metalloxidfeldeffekttransistoren die Eingangselektrode des Hochfrequenz-Leistungsbauteils. Ein gemeinsamer Drainkontakt bildet analog die Ausgangselektrode des Hochfrequenz- Leistungsbauteils und die wärmeableitende Metallschicht deckt die gesamte Vielzahl der Metalloxidfeldeffekttransistoren ab. Aufgrund der Vielzahl von parallel geschalteten Metalloxidfeldeffekttransistoren wird einerseits eine hohe Leistungsdichte erreicht und andererseits durch die Parallelschaltung eine hohe Grenzfrequenz, zumal jeder Metalloxidfeldeffekt- Transistor für sich eine äußerst kurze Feldeffekttransistor- Kanallänge im Submikrometerbereich aufweist.
  • Ein weiterer Aspekt der Erfindung betrifft ein Hochfrequenz- Leistungsmodul mit einem Hochfrequenz-Leistungsbauteil, wie es oben beschrieben ist. Das Hochfrequenz-Leistungsbauteil des Hochfrequenz-Leistungsmoduls ist auf einer Kühlplatte angeordnet. Diese Kühlplatte dient als Schaltungs- oder Systemträger und weist einen Kühlsockel auf. Die Oberseitengröße des Kühlsockels ist der Größe der wärmeableitenden Metallschicht des Hochfrequenz-Leistungsbauteils angepasst. Der Kühlsockel auf der Kühlplatte ist von einer Isolationsschicht mit einer Leiterbahnebene umgeben. Die Leiterbahnebene weist Kontaktanschlußflächen in dem gleichen Rastermaß auf, wie die Kontaktflächen des Hochfrequenz-Leistungsbauteils. Das Hochfrequenz-Leistungsbauteil ist mit seinen Außenkontakten auf den Kontaktanschlußflächen der Leiterbahnebene angeordnet und mit seinem großflächigen Wärmeleitungskontakt mit der Oberseite des Kühlsockels verbunden.
  • Dieses Hochfrequenz-Leistungsmodul hat den Vorteil, dass seine aktive Halbleiterstruktur intensiv in dem Bereich gekühlt wird, in dem Verlustwärme entsteht. Darüber hinaus hat das Hochfrequenz-Leistungsmodul den Vorteil, dass Variationen in der Eingangsimpedanz und in der Ausgangsimpedanz minimiert sind, da keine Bonddrahtschleifen die Kontaktflächen des Halbleiterchips mit Kontaktanschlußflächen der Leiterbahnebene verbinden, sondern Flip-Chip-Kontakte, die geometrisch ein genau definiertes Rastermaß einhalten und keine induktiv wirkenden unterschiedlichen Drahtschleifen bilden. Vielmehr kann die Eingangsimpedanz und/oder die Ausgangsimpedanz des Hochfrequenz-Leistungsbauteils durch entsprechende passive oberflächenmontierte Bauelemente des Hochfrequenz-Leistungsmoduls dem jeweiligen Anwendungsfall angepasst werden. Eine derartige Impedanzanpassung hat den Vorteil, dass sie vorausberechenbar und definiert anwendbar ist.
  • Darüber hinaus kann das Hochfrequenz-Leistungsmodul passive gedruckte Bauelemente zur Impedanzanpassung am Eingang und/oder am Ausgang des Hochfrequenz-Leistungsbauteils aufweisen, wobei diese passiven gedruckten Bauelemente in der Leiterbahnebene angeordnet sind. Derartige gedruckte Bauelemente zur Impedanzanpassung werden dann eingesetzt, wenn geringe Änderungen in der Induktivität oder in der Kapazität erforderlich werden. Sind große Induktivitäts- oder Kapazitätswerte für die Impedanzanpassung erforderlich, so weist das Hochfrequenz-Leistungsmodul passive oberflächenmontierte Bauelemente auf.
  • Als Isolationsschicht mit Leiterbahnebene kann das Hochfrequenz-Leistungsmodul eine Leiterplatte aufweisen, die eine an den Kühlsockel der Kühlplatte angepasste Öffnung aufweist. Durch diese Öffnung ragt dann der Kühlsockel hindurch und ist mit der wärmeableitenden Metallschicht des Hochfrequenz- Leistungsbauteils wärmeleitend über den Wärmeleitungskontakt verbunden. Diese modulare Technik hat den Vorteil, dass relativ einfach eine Leiterbahnplatte separat von der Kühlplattenherstellung und der Kühlsockelaufbringung auf die Kühlplatte vorbereitet werden kann und erst in einer Endmontage beide Komponenten zusammengefügt werden, indem der Kühlsockel durch die vorgesehene und angepasste Öffnung in der Leiterplatte hindurchgeschoben wird. Dabei kann der Außenumfang des Kühlsockels derart gestaltet werden, dass er gleichzeitig eine Codierung zur ausgerichteten Anbringung der Leiterplatte aufweist.
  • Als Wärmeleitungskontakt kann das Hochfrequenz-Leistungsbauteil eine Lotschicht aufweisen, die in dem Hochfrequenz- Leistungsmodul zwischen wärmeableitender Metallschicht des Hochfrequenz-Leistungsbauteils und Kühlsockel der Kühlplatte angeordnet ist. Eine derartige Lotschicht hat den Vorteil, dass sie dem Material der Außenkontakte des Hochfrequenz- Leistungsbauteils entsprechen kann und somit sowohl der Wärmeleitungskontakt als auch die elektrisch leitenden Außenkontakte in einem Arbeitsschritt mit den weiteren Komponenten des Hochfrequenz-Leistungsmoduls verbunden werden können.
  • Anstelle der wärmeleitenden Lotschicht beziehungsweise des Wärmeleitungskontaktes kann das Hochfrequenz-Leistungsmodul zwischen der wärmeableitenden Metallschicht und dem Kühlsockel der Kühlplatte eine wärmeleitende Klebstoffschicht mit thermisch leitenden Partikeln aufweisen. Derartige Partikel können aus thermisch leitendem Aluminium, Kupfer, Silber, Gold, Siliziumoxid, Bornitrid, Aluminiumnitrid oder Mischungen derselben bestehen. Eine derartige wärmeleitende Klebstoffschicht hat den Vorteil, dass sie sich in ihrer Dicke der Größenordnung der Außenkontakte des Hochfrequenz- Leistungsbauteils in einem noch nicht vernetzten Zustand anpassen kann und erst nach Verbindung der Außenkontakte mit den Kontaktanschlußflächen der Leiterbahnebene zu einer stabilen Klebstoffverbindung vernetzt werden kann.
  • Ein Verfahren zur Herstellung von Hochfrequenz-Leistungsbauteilen kann folgende Verfahrensschritte aufweisen:
    Zunächst wird ein Halbleiterwafer mit einer Vielzahl von Hochfrequenz-Leistungsbauteilen die parallel geschaltete MOS- Feldeffekttransistoren aufweisen, bereitgestellt. Als nächstes wird dann die oberste Metallisierungslage auf der aktiven Oberseite des Halbleiterwafers in der Weise strukturiert, dass für jedes Hochfrequenz-Leistungsbauteil mikroskopisch kleine Kontaktflächen in einem vorgegebenen Rastermaß in Randbereichen jedes Hochfrequenz-Leistungsbauteils vorgesehen werden. Zusätzlich wird eine zentral angeordnete makroskopisch große Metallschicht unter Freilassung der Kontaktflächen und unter elektrischer Isolierung von der aktiven Oberseite des Halbleiterwafers im Zentrum von jedem Hochfrequenz- Leistungsbauteil angeordnet. Anschließend können elektrische Außenkontakte auf den Kontaktflächen und ein großflächiger Wärmeleitungskontakt auf der zentral angeordneten Metallschicht aufgebracht werden. Als letzter Schritt wird lediglich der Halbleiterwafer in eine Vielzahl von Hochfrequenz- Leistungsbauteilen aufgetrennt. Derartige Hochfrequenz- Leistungsbauteile können dann für die Fertigung entsprechender Hochfrequenz-Leistungsmodule gelagert werden.
  • Dieses Verfahren hat den Vorteil, dass in einem einzigen Schritt sowohl die elektrisch leitenden Außenkontakte des Hochfrequenz-Leistungsbauteils für eine Flip-Chip-Montage als auch ein makroskopischer Wärmeleitungskontakt für eine Vielzahl von Hochfrequenz-Leistungsbauteilen auf einem Wafer in einem Arbeitsschritt herstellbar wird. Auch die makroskopisch große Metallschicht, die in ihrer Größe dem Wärmeleitungskontakt entspricht, kann gleichzeitig mit den mikroskopisch kleinen Kontaktflächen auf dem gesamten Halbleiterwafer für eine Vielzahl von Hochfrequenz-Leistungsbauteilen hergestellt werden. Somit sind für die Herstellung des erfindungsgemäßen Hochfrequenz-Leistungsbauteils keine zusätzlichen Schritte erforderlich, um eine intensive Kühlung der aktiven Oberseite von Hochfrequenz-Leistungsbauteilen vorzubereiten und stabile Impedanzverhältnisse am Eingang und am Ausgang zu schaffen. Somit bleibt das Verfahren zur Herstellung von Hochfrequenz- Leistungsbauteilen preiswert und enthält keine zusätzlichen verfahrenstechnischen Risiken, so dass es einfach durch Änderung der Maskensätze für derartige Hochfrequenz-Leistungsbauteile realisiert werden kann.
  • Vor dem Aufbringen einer zentralen makroskopisch großen Metallschicht kann eine elektrisch isolierende Schicht von mindestens entsprechender Größe für jedes Hochfrequenz- Leistungsbauteil auf eine aktive Oberseite des Halbleiterwafers aufgebracht werden. Diese zusätzliche elektrisch isolierende Schicht ist dann nicht erforderlich, wenn die aktive Halbleiterstruktur und die zugehörigen Verfahrensschritte eine Passivierungsschicht unter Freilassung der Kontaktflächen auf dem Halbleiterwafer vorsehen. Eine derartige Passivierungsschicht, die gleichzeitig eine elektrisch isolierende Schicht darstellt, kann aus Siliziumdioxid oder Siliziumnitrid bestehen. Lediglich wenn die Dicke der Passivierungsschicht nicht ausreicht, um elektrische Überschläge zu vermeiden, wäre ein derartiges Aufbringen einer zusätzlich elektrisch isolierender Schicht von entsprechender Größe der zentralen makroskopischen Metallschicht erforderlich.
  • Der Halbleiterwafer kann in eine Vielzahl von Halbleiterchips und damit in eine Vielzahl von Hochfrequenz-Leistungsbauteilen bereits getrennt werden, wenn das Aufbringen der zentralen makroskopisch großen Metallschicht durchgeführt wurde. In diesem Fall muss anschließend jedes einzelne Leistungsbauteil mit entsprechenden Außenkontakten und einem entsprechenden Wärmeleitungskontakt versehen werden, wenn nicht geeignete elektrisch anisotrop-leitende Klebstoffschichten für die Verbindung zu einem Schaltungsträger beziehungsweise zu einer Leiterbahnebene vorgesehen sind. Im Falle des Einsatzes eines elektrisch anisotrop leitenden Klebstoffs, kann nämlich auf die Anbringung von Außenkontakten und die Anbringung eines Wärmeleitungskontaktes verzichtet werden, da die Eigenschaften des elektrisch anisotrop leitenden Klebstoffs eine selektive, voneinander isolierte Verbindung zwischen Kontaktflächen und Kontaktanschlußflächen auf einem Schaltungsträger sowie zwischen der zentralen wärmeableitenden Metallschicht und dem Kühlsockel des Systemträgers herstellen, wobei als Schaltungs- oder Systemträger in diesem Fall die Kühlplatte mit aufliegender Isolationsschicht und Leiterbahnebene wirkt.
  • Ein Verfahren zur Herstellung eines Hochfrequenz-Leistungsmoduls weist folgende Verfahrensschritte auf. Zunächst wird eine Kühlplatte aus Metall als Schaltungsträger oder Systemträger bereitgestellt. Anschließend wird auf diese Kühlplatte eine Maske aufgebracht, die Öffnungen für ein galvanisches Abscheiden von metallischen Kühlsockeln durch die Öffnung aufweist. Die Kühlplatte und die Maske können derart dimensioniert sein, dass gleichzeitig mehrere Kühlsockel für entsprechend viele Hochfrequenz-Leistungsmodule herstellt werden. Danach wird eine Isolationsschicht auf der Kühlplatte unter Freilassung des Kühlsockels beziehungsweise der Kühlsockel aufgebracht. Dieses Aufbringen einer Isolationsschicht kann durch Aufsprühen oder Aufschleudern erfolgen, wobei das Freilegen der Kühlsockel durch selektives Auflösen der Isolationsschicht im Bereich der Kühlsockel erfolgen kann. Anschließend wird eine Leiterbahnstruktur mit Leiterbahnen und vorzugsweise mit gedruckten passiven Bauelementen für eine Impedanzanpassung des Eingangs und/oder Ausgangs eines Hochfrequenz-Leistungsmoduls und/oder mit Kontaktanschlußflächen für die Montage eines Hochfrequenz-Leistungsbauteils in Flip- Chip-Technik auf der Isolationsschicht aufgebracht. Dieses Aufbringen einer Leiterbahnstruktur kann durch Aufbringen einer geschlossenen Metallschicht mit anschließender Strukturierung durch einen Photolack- und Ätzschritt erfolgen. Nachdem auf diese Weise ein Systemträger beziehungsweise ein Schaltungsträger in Form einer Kühlplatte mit Sockel und mit umgebender Leiterbahnebene entstanden ist, wird ein Hochfrequenz-Leistungsbauteil auf jedem Sockel in Flip-Chip-Technik unter Verbinden der Kontaktanschlußflächen mit Außenkontakten des Hochfrequenz-Leistungsbauteils bei gleichzeitigem Verbinden des Kühlsockels mit einer wärmeableitenden Metallschicht des Hochfrequenz-Leistungsbauteils über einen großflächigen Wärmeableitungskontakt aufgebracht. Danach werden Außenflachleiter an die Leiterbahnen der Leiterbahnstruktur des Hochfrequenz-Leistungsmoduls angebracht und abschließend werden die somit miteinander verbundenen Komponenten des Hochfrequenz-Leistungsmoduls in einer Kunststoffgehäusemasse oder unter einer vorgeformten Gehäusekappe verpackt.
  • Ein derartiges Verfahren hat den Vorteil, dass nicht nur die Außenkontakte des Hochfrequenz-Leistungsbauteils in Flip- Chip-Technik auf einem Schaltungsträger beziehungsweise einem Systemträger angebracht werden, sondern gleichzeitig ein großflächiger Wärmeleitungskontakt mit einem entsprechenden Kühlsockel wärmeleitend verbunden wird. Darüber hinaus ergibt sich mit diesem Verfahren die Möglichkeit, dass gleichzeitig auf einer großen metallischen Platte mehrere Kühlsockel galvanisch abgeschieden werden und somit gleichzeitig mehrere Hochfrequenz-Leistungsmodule mit einem kostengünstigen Parallelverfahren verwirklicht werden können.
  • Das Aufbringen der Maske zur Vorbereitung der galvanischen Abscheidung von Kühlsockeln auf einer Metallplatte kann mittels Photolacktechnik erfolgen. Diese Technik hat den Vorteil, dass die Kontur des Kühlsockels beliebig strukturiert werden kann, so dass ein Steckcode für das Aufbringen beispielsweise einer Leiterplatte mit einer entsprechend angepassten Öffnung vorgesehen werden kann.
  • Das Aufbringen einer Maske kann auch mittels Drucktechnik erfolgen, wobei Siebdrucktechnik oder Schablonendrucktechnik anwendbar sind. Bei der Drucktechnik wird lediglich die Fläche, die für das Abscheiden des Metall- oder Kühlsockels vorgesehen ist, nicht mit einer elektrisch passivierenden Schicht versehen, so dass eine Maske entsteht, die in einem galvanischen Bad das Aufwachsen von entsprechenden metallischen Kühlsockeln zulässt.
  • Ferner kann das Aufbringen einer Isolationsschicht und das Aufbringen einer Leiterbahnstruktur durch Bereitstellen und Aufbringen einer vorbereiteten Leiterplatte mit entsprechend großer Öffnung für den Kühlsockel erfolgen. Diese Verfahrensvariante hat den Vorteil, dass die Leiterplatte separat strukturiert werden kann und mittels einfachem Zusammenbau zu einem Systemträger oder Schaltungsträger mit der Kühlplatte und dem Kühlsockel verbunden werden kann.
  • Mittels einer Löttechnik kann gleichzeitig ein Verbinden elektrisch leitender Außenkontakte des Leistungsbauteils mit den Kontaktanschlußflächen der Leiterbahnstruktur und des Kühlsockels der Kühlplatte mit einer wärmeableitenden Metallschicht des Hochfrequenz-Leistungsbauteils über einen großflächigen Wärmeleitungskontakt erfolgen. Bei der Löttechnik ergibt sich der Vorteil, dass sowohl die Außenkontakte des Hochfrequenz-Leistungsbauteils als auch der Wärmeleitungskontakt gleichzeitig mit den entsprechend vorgesehenen Strukturen des Schaltungsträgers beziehungsweise Systemträgers verbunden werden kann, andererseits sind auch Kombinationen aus Löttechnik und Klebetechnik möglich, sowie ein Kleben mit einem elektrisch anisotrop wirkenden Klebstoff, der weder Außenkontakte noch einen Wärmeleitungskontakt erforderlich macht, sondern unmittelbar und selektiv die vorgesehenen Flächen des Hochfrequenz-Leistungsbauteils mit den vorgesehenen Flächen des Schaltungs- beziehungsweise Systemträgers aus Kühlplatte, Sockel und isolierter Leiterbahnstruktur ermöglicht.
  • Zusammenfassend ist festzustellen, dass mit der vorliegenden Erfindung eine kostengünstige Realisierung leistungsstarker Hochfrequenz-Leistungsbauteile und Hochfrequenz-Leistungsmodule mit Impedanzanpassung unter Verwendung der Flip-Chip- Technologie geschaffen wird. Diese kostengünstige Realisierung wird zum Beispiel in Basisstationen von Mobilfunkgeräten angewendet. Dabei wird der Einsatz der etablierten Drahtbondtechnologien, bei denen unterschiedliche Induktivitäten und Impedanzen durch die Montage von Bonddrähten entstehen, vermieden. Mit dem erfindungsgemäßen Hochfrequenz-Leistungsbauteil und dem erfindungsgemäßen Hochfrequenz-Leistungsmodul werden neue Wege in der Ausführung von Verstärkerchips beschritten, wobei im wesentlichen Hochfrequenz-Leistungsverstärker auf der Basis von MOS-Feldeffekttransistoren in Flip- Chip-Bauweise verwirklicht werden. Außerdem wird für die verbesserte Kühlung der aktiven Halbleiterstrukturen die Ausführung eines Wärmeleitungskontaktes als vergrößerte Kontaktfläche auf dem Halbleiterchip vorgesehen, wodurch eine intensive Kühlung ermöglicht wird. Darüber hinaus lässt das Erfindungskonzept zu, dass Impedanzanpassungen in Form von Induktivitäten und Kapazitäten sowohl als oberflächenmontierte Bauteile als auch als integrierte passive Strukturen auf der Leiterbahnebene durchführbar sind. Somit ergeben sich zusammenfassend für die vorliegende Erfindung folgende Vorteile:
    • - sehr kleine Bauteilgrößen ohne Drahtbonden,
    • - Realisierung definierter Induktivitäten und damit Vermeidung von unterschiedlichen Drahtbondschleifen mit unterschiedlicher induktiver Wirkung,
    • - Erhöhung der Zuverlässigkeit sowohl des Hochfrequenz-Leistungsbauteils als auch des Hochfrequenz- Leistungsmoduls,
    • - Wärmeabfuhr direkt von der aktiven Chipoberfläche durch die vergrößerte wärmeableitende Metallschicht auf dem Chip,
    • - kostengünstige Herstellungsmöglichkeiten,
    • - Integrationsmöglichkeit von passiven gedruckten oder oberflächenmontierten Strukturen zur Impedanzanpassung und zur Realisierung von Filtern mit entsprechenden Hochfrequenzfilter-Charakteristiken,
    • - kostengünstige Verpackung durch Ummantelung mit einer Kunststoffgehäusemasse oder durch Unterbringung unter einem Gehäusedeckel, wobei die Kunststoffverpackung durch Umspritzen oder Vergießen in einer Kunststoffmasse erfolgen kann, während die Unterbringung in einem Gehäusedeckel beispielsweise durch Bedecken mit einem Metalldeckel durchführbar ist.
  • Die Erfindung wird nun anhand von Ausführungsformen mit Bezug auf die beiliegenden Zeichnungen näher erläutert.
  • Fig. 1 zeigt einen schematischen Querschnitt durch ein Hochfrequenz-Leistungsbauteil einer ersten Ausführungsform der Erfindung,
  • Fig. 2 zeigt einen schematischen Querschnitt durch ein Hochfrequenz-Leistungsbauteil einer zweiten Ausführungsform der Erfindung,
  • Fig. 3 zeigt einen schematischen Querschnitt durch ein Hochfrequenz-Leistungsbauteil einer dritten Ausführungsform der Erfindung,
  • Fig. 4 zeigt einen schematischen Querschnitt durch ein Hochfrequenz-Leistungsmodul mit diskreten passiven Bauelementen,
  • Fig. 5 zeigt eine schematische Draufsicht auf ein Hochfrequenz-Leistungsmodul der Fig. 4,
  • Fig. 6 zeigt einen schematischen Querschnitt durch ein Hochfrequenz-Leistungsmodul mit einem gedruckten passiven Bauelement,
  • Fig. 7 zeigt eine schematische Draufsicht auf ein Hochfrequenz-Leistungsmodul der Fig. 6,
  • Fig. 8 bis 15 zeigen schematisch im Querschnitt Ergebnisse von Verfahrensschritten zur Herstellung mehrerer Hochfrequenz-Leistungsbauteile,
  • Fig. 16 bis 23 zeigen schematisch im Querschnitt Ergebnisse von Verfahrensschritten zur Herstellung mehrerer Hochfrequenz-Leistungsmodule.
  • Fig. 1 zeigt einen schematischen Querschnitt durch ein Hochfrequenz-Leistungsbauteil 1 einer ersten Ausführungsform der Erfindung.
  • Das Bezugszeichen 2 kennzeichnet einen Halbleiterchip mit einer aktiven Oberseite 3 und einer passiven Rückseite 4, wobei auf der aktiven Oberseite 3 aktive Halbleiterstrukturen 6 angeordnet sind, die im wesentlichen bei einem Hochfrequenz- Leistungsbauteil 1 aus Hochfrequenz-Leistungstransistoren und Hochfrequenz-Leistungsdioden bestehen. In der vorliegenden Ausführungsform weisen die verlustleistungserzeugenden aktiven Halbleiterstrukturen 6 auf der aktiven Oberseite 3 des Halbleiterchips 2 eine Vielzahl von parallel geschalteten Metalloxidfeldeffekttransistoren auf, deren gemeinsamer Gatekontakt 12 die Eingangselektrode 13 des Hochfrequenz-Leistungsbauteils 1 bildet und deren gemeinsamer Drainkontakt 14 die Ausgangselektrode 15 des Hochfrequenz-Leistungsbauteils 1 bildet.
  • Die verlustleistungserzeugenden aktiven Halbleiterstrukturen 6 auf der aktiven Oberseite 3 des Halbleiterchips 2 sind von einer elektrisch isolierenden Schicht 5 bedeckt. Die isolierende Schicht 5 lässt Kontaktflächen auf der aktiven Oberseite 3 des Halbleiterchips 2 frei, die über nicht gezeigte Leiterbahnen mit Elektroden der aktiven Halbleiterstrukturen 6 elektrisch verbunden sind. Auf der Oberseite 10 der isolierenden Schicht 5 ist zusätzlich zu den Kontaktflächen eine von den aktiven Halbleiterstrukturen 6 elektrisch isolierte wärmeleitende Metallschicht 11 angeordnet.
  • Während die Kontaktflächen mikroskopisch kleine Dimensionen aufweisen, das heißt Flächenmaße besitzen, die nur mit Hilfe eines Lichtmikroskopes messbar sind, ist die wärmeableitende Metallschicht 11 von makroskopischer Größe, das heißt mit bloßem Auge erkennbar und messbar. Mit Hilfe dieser elektrisch von der Oberseite 3 isolierten wärmeableitenden Metallschicht 11 unmittelbar auf den aktiven Halbleiterstrukturen und lediglich von diesen durch die dünne elektrisch isolierende Schicht 5 getrennt, kann die Verlustwärme des Hochfrequenz-Leistungsbauteils direkt und unmittelbar an die Umgebung oder an Kühlelemente und/oder Wärmesenken abgegeben werden.
  • Fig. 2 zeigt einen schematischen Querschnitt durch ein Hochfrequenz-Leistungsbauteil 1 einer zweiten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in Fig. 1 werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert.
  • Die zweite Ausführungsform unterscheidet sich von der ersten Ausführungsform dadurch, dass auf den Kontaktflächen 7 Außenkontakte 30 angeordnet sind und auf der wärmeableitenden Metallschicht 11 ein Wärmeleitungskontakt vorhanden ist. Dieser großflächige Wärmeleitungskontakt 33 im Verhältnis zu den mikroskopisch kleinen Außenkontakten 30 kann aus dem gleichen Material hergestellt werden wie die Außenkontakte 30, die in der zweiten Ausführungsform der Erfindung als Lotbälle 9 oder Lothöcker 8 ausgebildet sind. Die Lotbälle 9 oder Lothöcker 8 sind in dieser Ausführungsform nach Fig. 2 aus einer Silberlotlegierung aufgebaut. Aufgrund der Struktur und Anordnung der Außenkontakte und des Wärmeleitungskontaktes 33 kann das Hochfrequenz-Leistungsbauteil in Flip-Chip-Technik unmittelbar auf einen höheren Schaltungsträger oder Systemträger aufgebracht und mit diesem Schaltungsträger oder Systemträger elektrisch und wärmetechnisch verbunden werden.
  • Fig. 3 zeigt einen schematischen Querschnitt durch ein Hochfrequenz-Leistungsbauteil 1 einer dritten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert.
  • Die dritte Ausführungsform der Erfindung unterscheidet sich von den vorhergehenden Ausführungsformen der Erfindung dadurch, dass anstelle von diskreten Außenkontakten 30, wie in Fig. 2 gezeigt, und anstelle eines großflächigen Wärmeleitungskontaktes 33, wie in Fig. 2 gezeigt, eine Klebstoffschicht auf die aktive Oberseite des Halbleiterchips 2 aufgebracht ist. Die Besonderheit dieser Klebstoffschicht 24 ist es, dass sie eine Anisotropie in der elektrischen Leitung und der Wärmeleitung aufweist. Diese Anisotropie beruht auf elektrisch leitenden und wärmeleitenden Nanopartikeln, die innerhalb einer Kunststoffgrundmasse zu Partikelhaufen agglomerieren und somit bei einem Auftrag auf die aktive Oberseite des Halbleiterchips einerseits im Bereich der makroskopisch großen wärmeableitenden Metallschicht 11 mehrfache voneinander isolierte wärmeleitende Punkte bilden und auf den mikroskopisch kleinen Kontaktflächen 7 entsprechend von den Wärmeleitungspunkten isolierte elektrisch leitende Partikelagglomerationen bilden. In dieser Ausführungsform werden als Nanopartikel Gold-, Kupfer-, Silber- oder Aluminiumpartikel oder Mischungen derselben eingesetzt. Durch Einsatz einer thermoplastischen Kunststoffgrundmasse für den Klebstoff 24 kann dieses Hochfrequenz-Leistungsbauteil jederzeit durch Erwärmen auf einem Schaltungsträger montiert werden unter gleichzeitiger elektrischer Verbindung zwischen den Kontaktflächen 7 des Halbleiterchips und entsprechenden Kontaktanschlußflächen des Schaltungsträgers.
  • Fig. 4 zeigt einen schematischen Querschnitt durch ein Hochfrequenz-Leistungsmodul 16 mit diskreten passiven Bauelementen 25. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert.
  • Das Bezugszeichen 17 kennzeichnet eine Kühlplatte, die gleichzeitig als Schaltungsträger beziehungsweise Systemträger dient. Das Bezugszeichen 18 kennzeichnet einen Kühlsockel, der zentral auf der Kühlplatte 17 in dieser Ausführungsform der Erfindung angeordnet ist und in seiner Oberflächengröße der makroskopischen Größe der wärmeableitenden Metallschicht 11 des Hochfrequenz-Leistungsbauteils 1 angepasst ist. Das Bezugszeichen 19 kennzeichnet eine Isolationsschicht, die auf der Kühlplatte 17 angeordnet ist und den Kühlsockel 18 umgibt. Das Bezugszeichen 20 kennzeichnet eine Leiterbahnebene, die auf der Isolationsschicht 19 angeordnet ist und Kontaktflächen 21 aufweist, die in dieser Ausführungsform der Erfindung über Außenkontakte 30 mit den Kontaktflächen des Hochfrequenz-Leistungsbauteils 1 verbunden sind. Die Leiterbahnebene 20 weist darüber hinaus Kontaktanschlußflächen 21 auf, die mit Elektroden von passiven diskreten oberflächenmontierten Bauelementen 26 verbunden sind, welche der Impedanzanpassung der Eingangselektrode 13 des Hochfrequenz-Leistungsbauteils 1 dienen und/oder der Impedanzanpassung der Ausgangselektrode 15 des Hochfrequenz- Leistungsbauteils 1 dienen. In dieser Ausführungsform sind sowohl auf der Eingangsseite 36 als auch auf der Ausgangsseite 37 als diskreten Bauelemente 25 Spulen zur Impedanzanpassung montiert.
  • Eine intensive Kühlung der aktiven Oberseite 3 mit den aktiven Halbleiterstrukturen 6 erfolgt über die wärmeableitende Metallschicht 11 und eine Lotschicht 23 sowie den Kühlsockel 18 zu der Kühlplatte 17. Mit einem derart intensiv gekühlten Hochfrequenz-Leistungsmodul 16 kann eine erhöhte Verlustleistung für die empfindlichen parallel geschalteten MOS-Feldeffekttransistoren zugelassen werden.
  • Das Bezugszeichen 31 kennzeichnet Außenflachleiter, die über entsprechende Kontaktanschlußflächen der Leiterbahnstruktur 29 mit den Anschlusselektroden der diskreten Bauelemente 25 verbunden sind. Das Hochfrequenz-Leistungsmodul 16 kann in einer Kunststoffgehäusemasse 35 verpackt sein, aus der im Bodenbereich die Kühlplatte 17 herausragt, so dass die aktive Oberseite des Hochfrequenz-Leistungsbauteils 1 über die Kühlplatte und den Kühlsockel unmittelbar gekühlt werden kann.
  • Fig. 5 zeigt eine schematische Draufsicht auf ein Hochfrequenz-Leistungsmodul 16 der Fig. 4. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert.
  • Auf dem rechten und linken Randbereich des Hochfrequenz- Leistungsmoduls 16 sind in dieser Ausführungsform jeweils großflächige Flachleiter 31 angeordnet, die mit der Leiterbahnebene 20 verbunden sind. Die in Fig. 5 gezeigte Draufsicht zeigt das Hochfrequenz-Leistungsmodul 16 ohne eine Kunststoffgehäusemasse, wie sie in Fig. 4 mit dem Bezugszeichen 35 und einer gestrichelten Linie angedeutet ist. Auf der Eingangsseite 36 ist zur Impedanzanpassung des Eingangs eine Spule als diskretes Bauelement 25 angeordnet, die den Flachleiter 31 auf der Eingangsseite 36 mit der Eingangselektrode 13 des Hochfrequenz-Leistungsbauteils 1 verbindet. Das Hochfrequenz-Leistungsbauteil ist im Zentrum des Hochfrequenz- Leistungsmoduls angeordnet und weist auf seiner Ausgangsseite 3 Ausgangselektroden 15 auf, die jeweils über eine Ausgangsspule zur Impedanzanpassung mit dem Außenflachleiter 31 der Ausgangsseite 37 verbunden sind. Die Leiterbahnebene 20 ist mit ihrer Leiterbahnstruktur 29 von der in dieser Draufsicht nicht sichtbaren Kühlplatte über die Isolationsschicht 19 elektrisch isoliert.
  • Fig. 6 zeigt einen schematischen Querschnitt durch ein Hochfrequenz-Leistungsmodul 16 mit einem gedruckten passiven Bauelement 27 auf der Eingangsseite 36. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert.
  • Während auf der Eingangsseite 36 der Flachleiter 31 mit einem gedruckten passiven Bauelement 27 zur Impedanzanpassung des Eingangs des Hochfrequenz-Leistungsbauteils 1 verbunden ist, ist auf der Ausgangsseite 37 der Flachleiter 31 über diskrete oberflächenmontierte passive Bauelemente 26 mit dem Ausgang des Hochfrequenz-Leistungsbauteils 1 verbunden. Ferner unterscheidet sich die Ausführungsform der Fig. 6 von der Ausführungsform nach Fig. 5 dadurch, dass die Isolationsschicht 19 mit der Leiterbahnebene 20 eine Leiterplatte 28 bilden, die eine Öffnung 22 aufweist, durch die der Kühlsockel 18 der Kühlplatte 17 hindurchragt. Ein derartig aufgebautes Hochfrequenz-Leistungsmodul 16 hat den Vorteil, dass auf der Leiterplatte passive gedruckte elektronische Bauteile gefertigt werden können, die der Impedanzanpassung dienen. Erst nach Fertigstellung der Leiterplatte 28 kann diese auf der Kühlplatte 17 ausgerichtet werden, so dass die Öffnung 22 in der Leiterplatte 28 formschlüssig zu dem Kühlsockel 18 ausgerichtet werden kann. Dazu ist die Kontur der Öffnung 22 und die Kontur des Sockels 18 derart aufeinander abgestimmt, dass beim Zusammenbau die Leiterplatte 28 automatisch korrekt ausgerichtet wird. Auch bei dieser Ausführungsform nach Fig. 6 wird das Hochfrequenz-Leistungsbauteil 1 auf dem Schaltungsträger beziehungsweise Systemträger 40 mit Kühlplatte 17 in Flip-Chip-Montage aufgebracht.
  • Fig. 7 zeigt eine schematische Draufsicht auf ein Hochfrequenz-Leistungsmodul 16 der Fig. 6. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert.
  • Das gedruckte Bauelement 27 auf der Eingangsseite 36 besteht im wesentlichen aus einer spiralförmig geformten Leiterbahn 32, die als Induktivität zur Impedanzanpassung des Eingangs des Hochfrequenz-Leistungsmoduls 16 dient. Die Ausgangsseite 37 ist in gleicher Weise gestaltet wie in der Ausführungsform nach Fig. 4. Auch in dieser Draufsicht wurde die Kunststoffgehäusemasse, in die das Hochfrequenz-Leistungsmodul 16 verpackt ist, weggelassen, so dass die passive Rückseite 4 des Halbleiterchips 2 im Zentrum des Hochfrequenz-Leistungsmoduls 16 sichtbar wird.
  • Die Fig. 8 bis 15 zeigen schematisch im Querschnitt Ergebnisse von Verfahrensschritten zur Herstellung mehrerer Hochfrequenz-Leistungsbauteile 1. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert.
  • Fig. 8 zeigt einen schematischen Querschnitt eines Halbleiterwafers 34 für die parallele Herstellung mehrerer Hochfrequenz-Leistungsbauteile. Der Halbleiterwafer 34 weist eine Oberseite 3 und eine Rückseite 4 auf. Der Halbleiterwafer selbst ist aus einem monokristallinen Silicium und weist im Bereich seiner Oberseite 3 aktive Halbleiterstrukturen 6 auf, die im wesentlichen Hochfrequenz-Leistungstransistoren und Hochfrequenz-Leistungsdioden umfassen. Der Bereich für diese Halbleiterstrukturen 6 wird durch eine gestrichelte Linie parallel zur Oberseite 3 in dem gezeigten schematischen Querschnitt gekennzeichnet. Die quer zur Oberseite 3 und zur Rückseite 4 angeordneten gestrichelten Linien sollen die Grenzen für die einzelnen Hochfrequenz-Leistungsbauteile darstellen. Entlang dieser gestrichelten Linien kann der Wafer durch Sägen in Halbleiterchips getrennt werden. Die Dicke des Halbleiterwafers 34 liegt zwischen 350 und 750 Mikrometern. Die Dicke der aktiven Halbleiterstrukturen liegt im Bereich weniger Mikrometer. In dieser Ausführungsform der Erfindung bestehen die aktiven Halbleiterstrukturen aus einer Vielzahl von parallel geschalteten MOS-Feldeffekttransistoren. Die Gateelektroden dieser Feldeffekttransistoren sind zusammengefasst zu einer Eingangselektrode, während die Drainanschlüsse zu einer Ausgangselektrode zusammengefasst sind.
  • Fig. 9 zeigt einen schematischen Querschnitt eines Halbleiterwafers 34 mit passivierender und isolierender Schicht 5 auf der aktiven Oberseite des Halbleiterwafers 34. Diese passivierende und isolierende Schicht 5 soll die aktiven Halbleiterstrukturen 6 schützen und isolieren. Sie kann zunächst, wie in Fig. 9 gezeigt wird, als geschlossene Schutzschicht auf den Halbleiterwafer 34 aufgebracht werden.
  • Fig. 10 zeigt einen schematischen Querschnitt eines Halbleiterwafers 34 mit freigelegten Bereichen 42 für Kontaktflächen. Derartige Kontaktflächen sind im Gegensatz zu der hier gezeigten Darstellung der Fig. 10 mikroskopisch klein, das heißt sie können nur unter einem Lichtmikroskop erkannt und vermessen werden. Im Gegensatz dazu ist die verbliebene strukturierte elektrisch isolierende Schicht 5 von einer makroskopischen Größe, das heißt sie ist mit bloßem Auge erkennbar und messbar.
  • Fig. 11 zeigt einen schematischen Querschnitt eines Halbleiterwafers 34 mit einer geschlossenen Metallschicht 38, die einerseits die freigelegten Bereiche 42 für die Kontaktflächen auffüllt und andererseits die Oberfläche des Halbleiterwafers 34 geschlossen bedeckt. Diese Metallschicht kann Kupfer, Gold, Silber, Aluminium oder Legierungen derselben aufweisen. Sie dient zur gleichzeitigen Herstellung von Kontaktflächen 7 und einer wärmeableitenden Metallschicht auf der elektrisch isolierenden Schicht 5. Während die Kontaktflächen 7 mit den aktiven Halbleiterstrukturen 6 über Leiterbahnen in Verbindung stehen, ist die Metallschicht 11 elektrisch von den aktiven Halbleiterstrukturen 6 durch die elektrisch isolierende Schicht 5 elektrisch isoliert.
  • Fig. 12 zeigt einen schematischen Querschnitt eines Halbleiterwafers 34 mit einer strukturierten Photolackschicht 39 auf der geschlossenen Metallschicht 38. Die strukturierte Photolackschicht schützt die Bereiche der Kontaktflächen und der wärmeableitenden Metallschicht 11 vor einem Abätzen, das in dem nachfolgenden Schritt erfolgt. Nach dem Ätzen der freiliegenden Metallbereiche liegt bereits ein Halbleiterwafer 34 vor, der in einzelne Hochfrequenz-Leistungsbauteile entlang der gestrichelten Linie quer zu der Dicke des Halbleiterwafers getrennt werden kann.
  • Fig. 13 zeigt einen schematischen Querschnitt mehrerer Hochfrequenz-Leistungsbauteile 1 nach einem Strukturieren der geschlossenen Metallschicht 38 der Fig. 12 in metallische Kontaktflächen 7 und einer wärmeableitenden Metallschicht 11 für jedes Hochfrequenz-Leistungsbauteil 1 und nach Entfernen der strukturierten Photolackschicht 39 der Fig. 12, sowie nach Trennen des Halbleiterwafers 34 in mehrere Hochfrequenz- Leistungsbauteile 1. Das mit den Fig. 8 bis 13 dargestellte Herstellungsverfahren für mehrere Hochfrequenz-Leistungsbauteile 1 hat den Vorteil, dass es sich um ein paralleles Herstellungsverfahren handelt, bei dem gleichzeitig mehrere Hochfrequenz-Leistungsbauteile 1 herstellbar werden. Darüber hinaus ist es möglich mit nur einem Metallisierungsschritt gleichzeitig die mikroskopisch kleinen Kontaktflächen 7 als Außenkontakte 30 herzustellen mit einer großen wärmeableitenden Metallschicht 11, die als Wärmeleitungskontakt 33 dienen kann.
  • Fig. 14 zeigt einen schematischen Querschnitt durch einen Halbleiterwafer 34, der auf den Kontaktflächen 7 Außenkontakte 30 und auf der wärmeleitenden Metallschicht 11 einen Wärmeleitungskontakt 33 für jedes Hochfrequenz-Leistungsbauteil aufweist. Die in Form von mikroskopisch kleinen Lotbällen 9 oder Lothöckern 8 hergestellten Außenkontakte 30 und der Wärmeleitungskontakt 33 können gleichzeitig mit einem Schritt auf der gesamten Oberfläche des Halbleiterwafers 34 für mehrere Hochfrequenz-Leistungsbauteile verwirklicht werden und anschließend kann der Halbleiterwafer in einzelne Hochfrequenz-Leistungsbauteile getrennt werden.
  • Fig. 15 zeigt einen schematischen Querschnitt durch mehrere Hochfrequenz-Leistungsbauteile 1 nach Auftrennen des Halbleiterwafers 34 der Fig. 14 in einzelne Halbleiterchips 2. Das auf diese Weise hergestellte Hochfrequenz-Leistungsbauteil 1 der Fig. 15 entspricht dem Hochfrequenz-Leistungsbauteil 1 der zweiten Ausführungsform der Erfindung, das in Fig. 2 dargestellt ist. Das mit den Verfahrensschritten 8 bis 13 hergestellte Hochfrequenz-Leistungsbauteil 1 entspricht der ersten Ausführungsform der Erfindung, wie es in Fig. 1 dargestellt wird.
  • Bei der Herstellung von Hochfrequenz-Leistungsbauteilen der dritten Ausführungsform der Erfindung, wie es in Fig. 3 dargestellt ist, wird auf die Oberfläche des Halbleiterwafers 34 nach dem Strukturieren der Metallschicht 38 in Fig. 12 der gesamte Halbleiterwafer oder einzelne Hochfrequenz-Leistungsbauteile mit einem thermoplastischen Klebstoff, der einen hohen Füllgrad im Bereich von 60 bis 95 Gew.-% von elektrisch leitenden Nanopartikeln aufweist, beschichtet. Dieser Klebstoff mit seinen elektrisch leitenden Nanopartikeln hat die Eigenschaft, dass diese Nanopartikel zu kugelförmigen Agglomeraten innerhalb der thermoplastischen Kunststoffschicht agglomerieren und somit bei einem Auftrag des thermoplastischen Klebstoffs auf eine Oberfläche eine anisotrope elektrische Leitfähigkeit aufweisen, die dazu genutzt werden kann, dass der Klebstoff zur elektrischen Verbindung des Hochfrequenz- Leistungsbauteils 1 mit einem Schaltungsträger höherer Ordnung verbunden werden kann, ohne die Klebstoffschicht strukturieren zu müssen.
  • Die Fig. 16 bis 23 zeigen schematisch im Querschnitt Ergebnisse von Herstellungsschritten zur Herstellung mehrerer Hochfrequenz-Leistungsmodule 16. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert.
  • Fig. 16 zeigt einen schematischen Querschnitt durch einen Schaltungs- oder Systemträger 40 für die Herstellung mehrerer Hochfrequenz-Leistungsmodule. Ein Hochfrequenz-Leistungsmodul weist neben einem Hochfrequenz-Leistungsbauteil weitere passive Bauelemente auf, die im wesentlichen der Impedanzanpassung des Eingangs- beziehungsweise des Ausgangs des Hochfrequenz-Leistungsmoduls dienen. Zur Herstellung eines derartigen Hochfrequenz-Leistungsmoduls wird zunächst ein Schaltungsträger oder Systemträger 40 als Kühlplatte 17 aus Metall bereitgestellt. Dieses Metall kann eine Kupferlegierung oder eine nicht rostende Eisenlegierung aufweisen. Der Systemträger 40 kann derart dimensioniert sein, das er zur parallelen Herstellung mehrerer Hochfrequenz-Leistungsmodule dient. Zunächst wird auf den Systemträger 40 eine Maske aus einer strukturierten Passivierungsschicht 41 aufgebracht.
  • Fig. 17 zeigt einen schematischen Querschnitt durch den Systemträger 40 mit einer strukturierten Passivierungsschicht 41, die dazu dient, dass nur in den freiliegenden Bereichen des Systemträgers beziehungsweise der Kühlplatte 17 ein Metall galvanisch abgeschieden werden kann.
  • Fig. 18 zeigt einen schematischen Querschnitt durch einen Systemträger 40 nach Aufbringen mehrerer Kühlsockel 18 auf den Systemträger 40 für mehrere Hochfrequenz-Leistungsmodule. Diese Kühlsockel 18 werden durch galvanische Abscheidung in dieser Ausführungsform der Erfindung erzeugt, wobei in den Öffnungen 42 der strukturierten Passivierungsschicht 41, wie sie in Fig. 17 gezeigt wird, derartige Kühlsockel 18 galvanisch abgeschieden werden können. Die Passivierungsschicht rund um den Sockel 18 sorgt dafür, dass in diesen Bereichen kein Metall galvanisch aufwächst.
  • Fig. 19 zeigt einen schematischen Querschnitt durch einen Systemträger 40 nach Entfernen der strukturierten Passivierungsschicht 41, die in Fig. 17 gezeigt wird. Nach diesem Herstellungsschritt steht ein Systemträger 40 beziehungsweise ein Schaltungsträger in Form einer Kühlplatte 17 mit Kühlsockeln 18 zur Verfügung, auf den eine Isolationsschicht mit einer Leiterbahnebene abgeschieden werden kann. In dem vorliegenden Herstellungsverfahren wird jedoch separat von der Herstellung dieses Schaltungs- beziehungsweise Systemträgers 40 eine Leiterplatte präpariert, wobei die Leiterplatte Öffnungen aufweist, die der Größe der Kühlsockel 18 entsprechen. Die Kühlsockel 18 ihrerseits entsprechen wiederum in ihrer Größe der Größe des Wärmeleitungskontaktes eines Hochfrequenz-Leistungsbauteils beziehungsweise der Größe der wärmeableitenden Metallschicht dieses Hochfrequenz-Leistungsbauteils.
  • Fig. 20 zeigt einen Querschnitt durch eine entsprechende Leiterplatte 28, die eine Öffnung 22 aufweist, deren Außenkontur der Kontur des Kühlsockels angepaßt ist. Die Kontur kann derart strukturiert sein, dass für die Ausrichtung der Leiterplatte 28 auf dem Systemträger eine formschlüssige Codierung vorgesehen wird. Die Leiterplatte 28 weist eine Isolationsschicht 19 auf, auf der eine Leiterbahnebene 20 angeordnet ist. Diese Leiterbahnebene 20 weist neben Leiterbahnen auch gedruckte passive Bauelemente zur Anpassung der Impedanz des Hochfrequenz-Leistungsmoduls auf. Darüber hinaus weist die Leiterbahnebene 20 Kontaktanschlußflächen 21 auf, die in ihrer Größe und ihrer Anordnung den mikroskopisch kleinen Kontaktflächen des Halbleiterchips eines Hochfrequenz-Leistungsbauteils entsprechen. Eine derart vorbereitete Leiterplatte 28 mit mehreren Öffnungen 22 für mehrere Kühlkörper eines Systemträgers kann unmittelbar auf den Systemträger aufgesetzt werden. Bei diesem Aufsetzen können Klebstoffe eingesetzt werden, um die Leiterplatte 28 auf dem Systemträger zu fixieren.
  • Fig. 21 zeigt einen schematischen Querschnitt durch einen Systemträger 40 nach Aufbringen der Leiterplatte 28, die in Fig. 20 gezeigt wird. Eine derartige Struktur, wie sie Fig. 21 zeigt, kann auch durch Aufbringen einer Isolationsschicht auf der Kühlplatte 17 beziehungsweise auf dem Systemträger 40 unter Freilassung der Kühlsockel 18 realisiert werden. Danach wird eine Leiterbahnstruktur 29 mit gedruckten passiven Bauelementen für eine Impedanzanpassung des Eingangs und/oder Ausgangs eines Hochfrequenz-Leistungsmoduls und/oder mit Kontaktanschlußflächen 21 für die Montage eines Hochfrequenz- Leistungsbauteils in Flip-Chip-Technik auf die Leiterbahnebene 20 aufgebracht.
  • Fig. 22 zeigt einen schematischen Querschnitt durch einen Systemträger 40 nach Aufbringen von Hochfrequenz-Leistungsbauteilen 1 in Flip-Chip-Technik auf den Systemträger 40. Dabei wird einerseits der Wärmeleitungskontakt 33 mit dem Kühlsockel wärmeleitend verbunden, während gleichzeitig Außenkontakte 30 mit den Kontaktanschlußflächen 21 auf dem Systemträger 40 verbunden werden können. Anstelle der Technik, die mit Außenkontakten 30 und einem großflächigen Wärmeleitungskontakt 33 arbeitet, kann auch eine Klebstofftechnik verwendet werden, die mit einem thermoplastischen Klebstoff und elektrisch anisotrop leitenden Nanopartikeln arbeitet. Wird lediglich die wärmeleitende Verbindung zwischen wärmeableitender Schicht 11 und Kühlsockel 18 mit Hilfe eines gefüllten Klebstoffs wärmeleitend verbunden, so können die verwendeten Partikel auch wärmeleitende Partikel sein, die jedoch elektrisch isolierend wirken, wie beispielsweise Siliciumdioxidpartikel, Bornitridpartikel, Aluminiumnitridpartikel oder Mischungen derselben. Derartige Partikel haben den Vorteil, dass sie zwar thermisch eine Verbindung herstellen, jedoch elektrisch kleine Kurzschlüsse erzeugen.
  • Fig. 23 zeigt einen schematischen Querschnitt durch ein Hochfrequenz-Leistungsmodul 16 nach Aufbringen von passiven Bauelementen 25 auf der Leiterplatte 28. Zur Impedanzanpassung von Eingang und Ausgang des Hochfrequenz-Leistungsmoduls 16 werden vor oder nach dem Aufbringen des Hochfrequenz- Leistungsbauteils 1 auf dem Systemträger 40 in Form einer Kühlplatte 17 passive Bauelemente 25 in Form von diskreten Bauelementen 26 als oberflächenmontierte Bauelemente aufgebracht und schließlich Außenflachleiter 31 an die Leiterbahnebene 20 angeschlossen. Dazu kann die Leiterbahnebene mit gedruckten passiven Bauelementen ausgestattet sein, die ebenfalls der Impedanzanpassung dienen. Zum Abschluss können die Komponenten des Hochfrequenz-Leistungsmoduls 16 durch eine Kunststoffgehäusemasse 35 geschützt werden, indem eine Kunststoffgehäusemasse 35 aufgespritzt oder aufgepresst wird. Eine andere Möglichkeit, die Komponenten des Hochfrequenz-Leistungsbauteils vor mechanischer Belastung zu schützen, besteht darin, dass eine Gehäusekappe über die Komponenten des Hochfrequenz-Leistungsbauteils gestülpt wird. Bezugszeichenliste 1 Hochfrequenz-Leistungsbauteil
    2 Halbleiterchip
    3 aktive Oberseite
    4 passive Rückseite
    5 elektrisch isolierende Schicht
    6 aktive Halbleiterstrukturen
    7 Kontaktflächen
    8 Kontakthöcker
    9 Lotball
    10 Oberseite der isolierenden Schicht
    11 wärmeableitende Metallschicht
    12 gemeinsamer Gatekontakt
    13 Eingangselektrode
    14 gemeinsamer Drainkontakt
    15 Ausgangselektrode
    16 Hochfrequenz-Leistungsmodul
    17 Kühlplatte
    18 Kühlsockel
    19 Isolationsschicht
    20 Leiterbahnebene
    21 Kontaktanschlußflächen
    22 Öffnung in der Leiterplatte
    23 Lotschicht
    24 wärmeleitende Klebstoffschicht
    25 diskrete Bauelemente
    26 oberflächenmontierte Bauelemente
    27 gedruckte Bauelemente
    28 Leiterplatte
    29 Leiterbahnstruktur
    30 Außenkontakte
    31 Außenflachleiter
    32 Leiterbahn
    33 Wärmeleitungskontakt
    34 Halbleiterwafer
    35 Kunststoffgehäusemasse
    36 Eingangsseite
    37 Ausgangsseite
    38 geschlossene Metallschicht
    39 strukturierte Photolackschicht
    40 Schaltungs- oder Systemträger
    41 strukturierte Passivierungsschicht
    42 freigelegte Bereiche für Kontaktflächen
    43 Öffnungen in der Maske

Claims (18)

1. Hochfrequenz Leistungsbauteil mit einem Halbleiterchip (2) für eine Flip-Chip Montage, wobei der Halbleiterchip (2) eine verlustleistungserzeugende aktiven Oberseite (3) und eine passive Rückseite (4) aufweist und wobei die Oberseite (3) eine elektrisch isolierende Schicht (5) aufweist, welche aktive Halbleiterstrukturen (6) unter Freilassen von Kontaktflächen (7) mit Außenkontakten (30), die in einem definierten Rastermaß angeordnet sind, abdeckt und wobei die Oberseite (10) der isolierenden Schicht (5) zusätzlich eine von den aktiven Halbleiterstrukturen (6) elektrisch isolierte wärmeableitende Metallschicht (11) aufweist.
2. Hochfrequenz-Leistungsbauteil nach Anspruch 1, dadurch gekennzeichnet, dass die verlustleistungerzeugenden aktiven Halbleiterstrukturen (6) auf der aktiven Oberseite (3) des Halbleiterchips (2) eine Vielzahl von parallel geschalteten Metalloxidfeldeffekttransistoren aufweisen, deren gemeinsamer Gatekontakt (12) die Eingangselektrode (13) des Hochfrequenz-Leistungsbauteils (1) bildet und deren gemeinsamer Drainkontakt (14) die Ausgangselektrode (15) des Hochfrequenz-Leistungsbauteils (1) bildet und die wärmeleitende Metallschicht (11) die gesamte Vielzahl der Metalloxidfeldeffekttransistoren elektrisch isoliert abdeckt.
3. Hochfrequenz-Leistungsmodul mit einem Hochfrequenz Leistungsbauteil (1) nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, dass das Hochfrequenz-Leistungsbauteil (1) des Hochfrequenz- Leistungsmoduls (16) auf einer Kühlplatte (17) angeordnet ist, die einen Kühlsockel (18) und eine den Kühlsockel (18) umgebende Isolationsschicht (19) mit einer Leiterbahnebene (20) aufweist, wobei der Kühlsockel (18) in seiner Oberseitengröße der Größe der wärmeableitenden Metallschicht (11) des Hochfrequenz-Leistungsbauteils (1) angepaßt ist, das in Flip-Chip-Technik auf Kontaktanschlußflächen (21) der Leiterbahnebene (20) in dem gleichen Rastermaß wie die Kontaktflächen (7) des Hochfrequenz-Leistungsbauteils (1) angeordnet ist.
4. Hochfrequenz-Leistungsmodul nach Anspruch 3, dadurch gekennzeichnet, dass das Hochfrequenz-Leistungsmodul (16) als Isolationsschicht (19) mit Leiterbahnebene (20) eine Leiterplatte (28) aufweist, die eine an den Kühlsockel (18) der Kühlplatte (17) angepasste Öffnung aufweist, durch die der Kühlsockel (18) hindurchragt und mit der wärmeableitenden Metallschicht (11) des Hochfrequenz- Leistungsbauteils (1) wärmeleitend verbunden ist.
5. Hochfrequenz-Leistungsmodul nach Anspruch 3 oder Anspruch 4, dadurch gekennzeichnet, dass das Hochfrequenz Leistungsmodul (16) zwischen wärmeableitender Metallschicht (11) und Kühlsockel (18) eine wärmeleitende (23) Lotschicht als einen großflächigen Wärmeleitungskontakt 33 aufweist.
6. Hochfrequenz-Leistungsmodul nach Anspruch 3 oder Anspruch 4, dadurch gekennzeichnet, dass das Hochfrequenz-Leistungsmodul (16) zwischen der wärmeableitenden Metallschicht (11) und dem Kühlsockel (18) eine wärmeleitende Klebstoffschicht (24) mit thermisch leitenden Partikeln aufweist.
7. Hochfrequenz-Leistungsmodul nach Anspruch 6, dadurch gekennzeichnet, dass die thermisch leitenden Partikel Aluminium, Kupfer, Silber, Gold, Siliciumoxid, Bornitrid, Aluminiumnitrid oder Mischungen derselben aufweisen.
8. Hochfrequenz-Leistungsmodul nach einem der Ansprüche 3 bis 7, dadurch gekennzeichnet, dass das Hochfrequenz-Leistungsmodul (16) passive diskrete Bauelemente (25) zur Impedanzanpassung am Eingang und/oder am Ausgang des Hochfrequenz-Leistungsbauteils (1) aufweist.
9. Hochfrequenz-Leistungsmodul nach einem der Ansprüche 3 bis 8, dadurch gekennzeichnet, dass das Hochfrequenz-Leistungsmodul (16) passive oberflächenmontierte Bauelemente (26) zur Impedanzanpassung am Eingang und/oder am Ausgang des Hochfrequenz-Leistungsbauteils (1) aufweist.
10. Hochfrequenz-Leistungsmodul nach einem der Ansprüche 3 bis 9, dadurch gekennzeichnet, dass das Hochfrequenz-Leistungsmodul (16) passive gedruckte Bauelemente (27) zur Impedanzanpassung am Eingang und/oder am Ausgang des Hochfrequenz-Leistungsbauteils (1) aufweist.
11. Verfahren zur Herstellung von Hochfrequenz- Leistungsbauteilen, das folgende Verfahrensschritte aufweist:
- Bereitstellen eines Halbleiterwafers (34) mit einer Vielzahl von Hochfrequenz-Leistungsbauteilen (1), die ihrerseits eine Vielzahl von parallel geschalteten MOS-Feldeffekttransistoren aufweisen,
- Strukturieren der obersten Metallisierungslage auf der aktiven Oberseite des Halbleiterwafers (34) in der Weise, dass für jedes Hochfrequenz-Leistungsbauteil (1) mikroskopisch kleine Kontaktflächen (7) in einem vorgegebenen Rastermaß in Randbereichen jedes Hochfrequenz-Leistungsbauteils (1) vorgesehen werden und eine zentral angeordnete makroskopisch große Metallschicht (11) unter Freilassung der Kontaktflächen (7) und elektrisch von der aktiven Oberseite (3) isoliert angeordnet wird,
- Aufbringen eines großflächigen Wärmeleitungskontaktes(33) auf der zentral angeordneten Metallschicht (11),
- Trennen des Halbleiterwafers (2) in eine Vielzahl von Hochfrequenz-Leistungsbauteilen (1).
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass vor dem Aufbringen einer zentralen makroskopisch großen Metallschciht (11) eine elektrisch isolierende Schicht (5) von entsprechender Größe für jedes Hochfrequenz- Leistungsbauteil (1) mindestens auf eine aktive Oberseite (3) des Halbleiterwafers (34) aufgebracht wird.
13. Verfahren nach Anspruch 11 oder Anspruch 12, dadurch gekennzeichnet, dass nach dem Aufbringen der zentralen makroskopisch großen Metallschicht (11) oder nach dem Aufbringen von mikroskopisch kleinen Außenkontakten (30) der Halbleiterwafer (34) in eine Vielzahl von Halbleiterchips (2) bzw. Hochfrequenz-Leistungsbauteilen (1) getrennt wird.
14. Verfahren zur Herstellung eines Hochfrequenz- Leistungsmoduls (16), das folgende Verfahrensschritte aufweist:
- Bereitstellen eines Schaltungsträgers oder eines Systemträgers (40) in Form einer Kühlplatte (17) aus Metall,
- Aufbringen einer Maske und galvanisches Abscheiden eines metallischen Kühlsockels (18) durch eine Öffnung der Maske sowie Entfernen der Maske von der Kühlplatte (17),
- Aufbringen einer Isolationsschicht (19) auf der Kühlplatte (17) unter Freilassen des Kühlsockels (18),
- Aufbringen einer Leiterbahnstruktur (29) mit Leiterbahnen (32) und vorzugsweise mit gedruckten passiven Bauelementen (27) für eine Impedanzanpassung des Eingangs und/oder Ausgangs eines Hochfrequenz- Leistungsmoduls (1) und/oder mit Kontaktanschlußflächen (21) für die Montage eines Hochfrequenz- Leistungsbauteils (1) in Flip-Chip-Technik auf der Isolationsschicht (19) und,
- Aufbringen eines Hochfrequenz-Leistungsbauteils (1) in Flip-Chip-Technik unter Verbinden der Kontaktanschlußflächen (21) mit Außenkontakten (30) oder Kontaktflächen (7) des Hochfrequenz-Leistungsbauteils (1) bei gleichzeitigem Verbinden des Kühlsockels (18) mit einer wärmeableitenden Metallschicht (11) oder einem Wärmeleitungskontakt (33) des Hochfrequenz-Leistungsbauteils (1),
- Anbringen von Außenflachleitern (31) an die Leiterbahnen (32) der Leiterbahnstruktur (29) des Hochfrequenz-Leistungsmoduls (16),
- Verpacken der Komponenten des Hochfrequenz- Leistungsmoduls (16) in einer Kunststoffgehäusemasse (35) oder einer vorgeformten Gehäusekappe.
15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass das Aufbringen der Maske mittels Photolacktechnik erfolgt.
16. Verfahren nach Anspruch 14 oder Anspruch 15, dadurch gekennzeichnet, dass das Aufbringen einer Maske mittels Drucktechnik erfolgt.
17. Verfahren nach einem der Ansprüche 14 bis 16, dadurch gekennzeichnet, dass das Aufbringen einer Isolationsschicht (19) und das Aufbringen einer Leiterbahnstruktur (29) durch Bereitstellen und Aufbringen einer Leiterplatte (28) mit entsprechend großer Öffnung (22) für den Kühlsockel (18) erfolgt.
18. Verfahren nach einem der Ansprüche 14 bis 17, dadurch gekennzeichnet, dass das gleichzeitige Verbinden der elektrisch leitenden Außenkontakte (30) des Leistungsbauteils (1) mit den Kontaktanschlußflächen (21) der Leiterbahnstruktur (29) und des Kühlsockels (18) der Kühlplatte (17) mit einer wärmeableitenden Metallschicht (11) des Hochfrequenz- Leistungsbauteils (1) mittels Löttechnik über einen großflächigen Wärmeleitungskontakt (33) erfolgt.
DE10201781A 2002-01-17 2002-01-17 Hochfrequenz-Leistungsbauteil und Hochfrequenz-Leistungsmodul sowie Verfahren zur Herstellung derselben Expired - Fee Related DE10201781B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10201781A DE10201781B4 (de) 2002-01-17 2002-01-17 Hochfrequenz-Leistungsbauteil und Hochfrequenz-Leistungsmodul sowie Verfahren zur Herstellung derselben
US10/347,539 US6867492B2 (en) 2002-01-17 2003-01-17 Radio-frequency power component, radio-frequency power module, method for producing a radio-frequency power component, and method for producing a radio-frequency power module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10201781A DE10201781B4 (de) 2002-01-17 2002-01-17 Hochfrequenz-Leistungsbauteil und Hochfrequenz-Leistungsmodul sowie Verfahren zur Herstellung derselben

Publications (2)

Publication Number Publication Date
DE10201781A1 true DE10201781A1 (de) 2003-08-07
DE10201781B4 DE10201781B4 (de) 2007-06-06

Family

ID=7712467

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10201781A Expired - Fee Related DE10201781B4 (de) 2002-01-17 2002-01-17 Hochfrequenz-Leistungsbauteil und Hochfrequenz-Leistungsmodul sowie Verfahren zur Herstellung derselben

Country Status (2)

Country Link
US (1) US6867492B2 (de)
DE (1) DE10201781B4 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10340438A1 (de) * 2003-09-02 2005-04-14 Epcos Ag Sendemodul mit verbesserter Wärmeabführung
DE102004059884A1 (de) * 2004-12-10 2006-06-29 Forschungsverbund Berlin E.V. Verfahren zur Flip-Chip-Montage von Mikrochips und damit hergestellte elektronische Baugruppe
US20210391310A1 (en) * 2020-06-16 2021-12-16 Infineon Technologies Ag Batch Soldering of Different Elements in Power Module
US11605608B2 (en) 2019-11-11 2023-03-14 Infineon Technologies Austria Ag Preform diffusion soldering

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US20070176287A1 (en) * 1999-11-05 2007-08-02 Crowley Sean T Thin integrated circuit device packages for improved radio frequency performance
KR100369393B1 (ko) * 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
US6825559B2 (en) * 2003-01-02 2004-11-30 Cree, Inc. Group III nitride based flip-chip intergrated circuit and method for fabricating
JP2004260135A (ja) * 2003-02-06 2004-09-16 Sanyo Electric Co Ltd 半導体集積装置及びその製造方法
US7112472B2 (en) * 2003-06-25 2006-09-26 Intel Corporation Methods of fabricating a composite carbon nanotube thermal interface device
KR20050016087A (ko) * 2003-08-06 2005-02-21 로무 가부시키가이샤 반도체장치
US7075174B2 (en) * 2004-02-26 2006-07-11 Agere Systems Inc. Semiconductor packaging techniques for use with non-ceramic packages
DE102005054268B4 (de) * 2005-11-11 2012-04-26 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauteils mit mindestens einem Halbleiterchip
US7507603B1 (en) 2005-12-02 2009-03-24 Amkor Technology, Inc. Etch singulated semiconductor package
US9713258B2 (en) * 2006-04-27 2017-07-18 International Business Machines Corporation Integrated circuit chip packaging
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
US7983048B2 (en) * 2007-02-15 2011-07-19 Nec Corporation Structure for mounting semiconductor package
US7982297B1 (en) 2007-03-06 2011-07-19 Amkor Technology, Inc. Stackable semiconductor package having partially exposed semiconductor die and method of fabricating the same
US7977774B2 (en) 2007-07-10 2011-07-12 Amkor Technology, Inc. Fusion quad flat semiconductor package
US7687899B1 (en) 2007-08-07 2010-03-30 Amkor Technology, Inc. Dual laminate package structure with embedded elements
US8111521B2 (en) * 2007-08-08 2012-02-07 Intel Corporation Package-based filtering and matching solutions
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US8089159B1 (en) 2007-10-03 2012-01-03 Amkor Technology, Inc. Semiconductor package with increased I/O density and method of making the same
US7847386B1 (en) 2007-11-05 2010-12-07 Amkor Technology, Inc. Reduced size stacked semiconductor package and method of making the same
US7956453B1 (en) 2008-01-16 2011-06-07 Amkor Technology, Inc. Semiconductor package with patterning layer and method of making same
US7723852B1 (en) 2008-01-21 2010-05-25 Amkor Technology, Inc. Stacked semiconductor package and method of making same
US8067821B1 (en) 2008-04-10 2011-11-29 Amkor Technology, Inc. Flat semiconductor package with half package molding
US7768135B1 (en) 2008-04-17 2010-08-03 Amkor Technology, Inc. Semiconductor package with fast power-up cycle and method of making same
US9955582B2 (en) * 2008-04-23 2018-04-24 Skyworks Solutions, Inc. 3-D stacking of active devices over passive devices
US7808084B1 (en) 2008-05-06 2010-10-05 Amkor Technology, Inc. Semiconductor package with half-etched locking features
US8125064B1 (en) 2008-07-28 2012-02-28 Amkor Technology, Inc. Increased I/O semiconductor package and method of making same
US8184453B1 (en) 2008-07-31 2012-05-22 Amkor Technology, Inc. Increased capacity semiconductor package
US7847392B1 (en) 2008-09-30 2010-12-07 Amkor Technology, Inc. Semiconductor device including leadframe with increased I/O
US7989933B1 (en) 2008-10-06 2011-08-02 Amkor Technology, Inc. Increased I/O leadframe and semiconductor device including same
US8008758B1 (en) 2008-10-27 2011-08-30 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe
US8089145B1 (en) 2008-11-17 2012-01-03 Amkor Technology, Inc. Semiconductor device including increased capacity leadframe
US8072050B1 (en) 2008-11-18 2011-12-06 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including passive device
US7875963B1 (en) 2008-11-21 2011-01-25 Amkor Technology, Inc. Semiconductor device including leadframe having power bars and increased I/O
US7982298B1 (en) 2008-12-03 2011-07-19 Amkor Technology, Inc. Package in package semiconductor device
US8487420B1 (en) 2008-12-08 2013-07-16 Amkor Technology, Inc. Package in package semiconductor device with film over wire
US8680656B1 (en) 2009-01-05 2014-03-25 Amkor Technology, Inc. Leadframe structure for concentrated photovoltaic receiver package
US20170117214A1 (en) 2009-01-05 2017-04-27 Amkor Technology, Inc. Semiconductor device with through-mold via
US8058715B1 (en) 2009-01-09 2011-11-15 Amkor Technology, Inc. Package in package device for RF transceiver module
US8026589B1 (en) 2009-02-23 2011-09-27 Amkor Technology, Inc. Reduced profile stackable semiconductor package
US7960818B1 (en) 2009-03-04 2011-06-14 Amkor Technology, Inc. Conformal shield on punch QFN semiconductor package
US8575742B1 (en) 2009-04-06 2013-11-05 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including power bars
US8674485B1 (en) 2010-12-08 2014-03-18 Amkor Technology, Inc. Semiconductor device including leadframe with downsets
TWI557183B (zh) 2015-12-16 2016-11-11 財團法人工業技術研究院 矽氧烷組成物、以及包含其之光電裝置
US8648450B1 (en) 2011-01-27 2014-02-11 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands
DE102011083598B4 (de) * 2011-09-28 2015-04-30 Siemens Aktiengesellschaft Leistungsmodul und Herstellungsverfahren
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
US20130308274A1 (en) * 2012-05-21 2013-11-21 Triquint Semiconductor, Inc. Thermal spreader having graduated thermal expansion parameters
KR101486790B1 (ko) 2013-05-02 2015-01-28 앰코 테크놀로지 코리아 주식회사 강성보강부를 갖는 마이크로 리드프레임
KR101563911B1 (ko) 2013-10-24 2015-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지
DE102013226273B4 (de) * 2013-12-17 2018-10-31 Siemens Healthcare Gmbh Leistungsverstärkereinrichtung für eine Magnetresonanzeinrichtung und Magnetresonanzeinrichtung
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method
DE102015109788A1 (de) * 2015-06-18 2016-12-22 Osram Opto Semiconductors Gmbh Anordnung
US9939596B2 (en) * 2015-10-29 2018-04-10 Samsung Electronics Co., Ltd. Optical integrated circuit package
US10504813B2 (en) * 2016-09-30 2019-12-10 Astec International Limited Heat sink assemblies for surface mounted devices
JP6680258B2 (ja) * 2017-04-21 2020-04-15 日亜化学工業株式会社 光源装置
CN107396604B (zh) * 2017-08-04 2023-07-14 歌尔科技有限公司 一种提高智能设备接收灵敏度的方法、智能设备和系统
US20190287881A1 (en) * 2018-03-19 2019-09-19 Stmicroelectronics S.R.L. Semiconductor package with die stacked on surface mounted devices
US20210313293A1 (en) * 2020-04-03 2021-10-07 Cree, Inc. Rf amplifier devices and methods of manufacturing

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05166980A (ja) * 1991-12-11 1993-07-02 Fujitsu Ltd 半導体装置
US5616957A (en) * 1994-05-19 1997-04-01 Nec Corporation Plastic package type semiconductor device
US5933709A (en) * 1996-12-30 1999-08-03 Lg Semicon Co., Ltd Semiconductor package and method for fabricating same
JP2000031352A (ja) * 1998-07-13 2000-01-28 Nec Corp 半導体装置の接続構造
JP2000223629A (ja) * 1999-02-02 2000-08-11 Matsushita Electric Ind Co Ltd ベアｉｃの放熱構造
US6184580B1 (en) * 1999-09-10 2001-02-06 Siliconware Precision Industries Co., Ltd. Ball grid array package with conductive leads

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5382827A (en) * 1992-08-07 1995-01-17 Fujitsu Limited Functional substrates for packaging semiconductor chips
JP3196762B2 (ja) * 1999-04-20 2001-08-06 日本電気株式会社 半導体チップ冷却構造
US6169421B1 (en) * 1999-05-03 2001-01-02 Applied Micro Circuits Corporation Complementary metal-oxide semiconductor buffer
JP2001274278A (ja) * 2000-03-27 2001-10-05 Toshiba Corp マイクロ波半導体装置およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05166980A (ja) * 1991-12-11 1993-07-02 Fujitsu Ltd 半導体装置
US5616957A (en) * 1994-05-19 1997-04-01 Nec Corporation Plastic package type semiconductor device
US5933709A (en) * 1996-12-30 1999-08-03 Lg Semicon Co., Ltd Semiconductor package and method for fabricating same
JP2000031352A (ja) * 1998-07-13 2000-01-28 Nec Corp 半導体装置の接続構造
JP2000223629A (ja) * 1999-02-02 2000-08-11 Matsushita Electric Ind Co Ltd ベアｉｃの放熱構造
US6184580B1 (en) * 1999-09-10 2001-02-06 Siliconware Precision Industries Co., Ltd. Ball grid array package with conductive leads

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10340438A1 (de) * 2003-09-02 2005-04-14 Epcos Ag Sendemodul mit verbesserter Wärmeabführung
DE10340438B4 (de) * 2003-09-02 2005-08-04 Epcos Ag Sendemodul mit verbesserter Wärmeabführung
DE102004059884A1 (de) * 2004-12-10 2006-06-29 Forschungsverbund Berlin E.V. Verfahren zur Flip-Chip-Montage von Mikrochips und damit hergestellte elektronische Baugruppe
US11605608B2 (en) 2019-11-11 2023-03-14 Infineon Technologies Austria Ag Preform diffusion soldering
US20210391310A1 (en) * 2020-06-16 2021-12-16 Infineon Technologies Ag Batch Soldering of Different Elements in Power Module
US11798924B2 (en) * 2020-06-16 2023-10-24 Infineon Technologies Ag Batch soldering of different elements in power module

Also Published As

Publication number Publication date
DE10201781B4 (de) 2007-06-06
US20030155661A1 (en) 2003-08-21
US6867492B2 (en) 2005-03-15

Similar Documents

Publication Publication Date Title
DE10201781B4 (de) Hochfrequenz-Leistungsbauteil und Hochfrequenz-Leistungsmodul sowie Verfahren zur Herstellung derselben
DE10250538B4 (de) Elektronisches Bauteil als Multichipmodul und Verfahren zu dessen Herstellung
DE102009032995B4 (de) Gestapelte Halbleiterchips
DE102011002578B4 (de) Induktor und Herstellungsverfahren
DE102018130254A1 (de) Halbleiterpakete und -verfahren zur bildung derselben
DE19520700B4 (de) Halbleiterbausteinanordnung
DE102014102118A1 (de) Halbleiterbauelement
DE102015116152B4 (de) Elektronische Vorrichtung mit Kapselungsstruktur mit verbesserter elektrischer Zugänglichkeit und Verfahren zum Herstellen der elektronischen Vorrichtung
DE102009017853B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102020108851B4 (de) Die-zu-leiter-verbindung in der verkapselung eines gegossenen halbleitergehäuses und verfahren zu dessen herstellung
WO2006021191A1 (de) Halbleiterbauteil in flachleitertechnik mit einem halbleiterchip
DE112007000183T5 (de) Hochleistungsmodul mit offener Rahmenbaugruppe
DE112007003208T5 (de) Ein Halbleitergehäuse
DE102018103979B4 (de) Baugruppe mit einer Trägereinrichtung mit einem Chip und einer Komponente, die durch eine Öffnung montiert ist, und Verfahren zur Herstellung und zur Verwendung
DE102009035623B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung, Anordnung aus integrierten Leistungsgehäusen, integriertes Leistungshalbleitergehäuse und Verfahren zum Herstellen von Halbleitergehäusen
DE69535361T2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung und eine Halbleitervorrichtung
DE102016107792B4 (de) Packung und halbfertiges Produkt mit vertikaler Verbindung zwischen Träger und Klammer sowie Verfahren zum Herstellen einer Packung und einer Charge von Packungen
DE102015107109B4 (de) Elektronische Vorrichtung mit einem Metallsubstrat und einem in einem Laminat eingebetteten Halbleitermodul
DE10144462C1 (de) Elektronisches Bauteil mit wenigstens einem Halbleiterchip und Verfahren zu seiner Herstellung
DE102008032953A1 (de) Integrierte Schaltung, Schaltungssystem und Herstellungsverfahren
DE102020108846B4 (de) Chip-zu-chip-verbindung in der verkapselung eines vergossenen halbleitergehäuses und verfahren zu dessen herstellung
DE102021125094A1 (de) Halbleitergehäuse mit einem chip-träger mit einem pad-offset-merkmal
DE102007002807B4 (de) Chipanordnung
WO2003034495A2 (de) Verfahren zum verpacken von elektronischen baugruppen und mehrfachchipverpackung
EP2345076B1 (de) Oberflächenmontierbare vorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee