DE10223496A1

DE10223496A1 - Halbleiterbauelement

Info

Publication number: DE10223496A1
Application number: DE10223496A
Authority: DE
Inventors: Hiroshi Sakata; Toru Araki
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2001-06-27
Filing date: 2002-05-27
Publication date: 2003-01-23
Also published as: FR2826803A1; FR2827441A1; FR2826803B1; US7274223B2; KR100641860B1; US20030206040A1; US7132868B2; FR2827442A1; US20030206039A1; FR2827442B1; FR2827441B1; US20030001630A1; US6838914B2; KR20030001246A

Abstract

Da Bauelemente hinsichtlich ihrer Charakteristiken häufig voneinander verschieden sind, weisen auf den Bauelementen basierende Halbleiterchips Diskrepanzen in bezug auf ihr Betriebsverhalten auf. DOLLAR A Es wird ein Halbleiterbauelement angegeben, das ein Halbleiterschaltelement und eine Treibersteuerschaltung (1) zum Erzeugen von Eingangssignalen (A) und (B) und Treibersignalen (a) und (b) für die Steuerung der Operation des Halbleiterschaltelements hat und eine Charakteristik-Kompensationsschaltung (2) aufweist, um aus einem Charakteristik-Kompensationseingangssignal ein Kompensationssignal zu erzeugen, um dadurch Abweichungen der Übertragungsverzögerungsdauer der Treibersteuerschaltung (1) zu eliminieren.

Description

Die Erfindung betrifft eine Schaltungskonfiguration in einem Halbleiterbauelement und speziell eine Schaltung, die in einem Netzmodul oder Leistungsmodul vorgesehen ist, das Halbleiterschaltelemente vom Typ mit isolierter Steuerelektrode wie etwa IGBT hat, um elektrische Charakteristiken des Leistungsmoduls abzugleichen.
Fig. 13 zeigt ein Leistungsmodul für eine Wechselrichterschaltung. Wenn eine Treibersteuerschaltung Eingangssignale UPin, VPin, WPin, UNin, VNin und WNin empfängt, liefert sie an eine Gruppe von IGBT 1 bis IGBT 6 entsprechende Treibersignale UPout, VPout, WPout, UNout, VNout und WNout (in Fig. 13 sind nur UPout und UNout gezeigt). Das in Fig. 13 gezeigte Leistungsmodul weist eine einzige Treibersteuerschaltung auf, die zum Treiben von sechs IGBTs vorgesehen ist; es kann jedoch zwei oder mehr Treibersteuerschaltungen haben.
Rechts oben in der Zeichnung ist eine Gleichrichterschaltung vom Silizium-Brückentyp gezeigt, die das Leistungsmodul mit Gleichstromenergie versorgt. Da in einer Emitterschaltung des IGBT2 ein Widerstand Rs zur Stromdetektierung angeordnet ist, kann ein erheblicher Stromverlustwert erzeugt werden, und der Widerstand ist bevorzugt in der zweiten Emitterschaltung angeordnet.
Fig. 14 zeigt ein Impulsdiagramm, das Eingangs- und Ausgangsverläufe der Eingangssignale UPin und UNin zeigt. t1 ist eine Verzögerungsdauer ab der Umkehrung des Eingangssignals UPin vom Hochpegel zum Niedrigpegel bis zu der Umkehrung des Ausgangssignals UPout vom Niedrigpegel zum Hochpegel. Wie ein Ausgangsstrom Iup zeigt, wird der IGBT1 nach einer Verzögerungsdauer tonP eingeschaltet.
Die Verzögerungsdauer t1 des ersteren geht auf die Treibersteuerschaltung zurück, während die Verzögerungsdauer tonP des letzteren eine Ansprechzeit des IGBT ist. Insbesondere wird der IGBT1 nach einer Dauer tconP ab der Umkehrung des Eingangssignals UPin vom Hochpegel auf den Niedrigpegel eingeschaltet.
Die Verzögerungsdauer t2 ist eine Verzögerungsdauer ab der Umkehrung des Eingangssignals UPin vom Niedrigpegel auf den Hochpegel bis zu der Umkehrung des Ausgangssignals UPout vom Hochpegel auf den Niedrigpegel. Wie ein Ausgangsstrom Iup zeigt, wird der IGBT1 nach einer Verzögerungsdauer toffP ausgeschaltet. Insbesondere wird der IGBT1 nach einer Dauer tcoffP ab der Umkehrung des Eingangssignals UPin vom Niedrigpegel auf den Hochpegel ausgeschaltet.
Gleichermaßen wird der IGBT2 nach einer Dauer tcoffN(= 3t + toffN) ab der Umkehrung des Eingangssignals UNin vom Niedrigpegel auf den Hochpegel ausgeschaltet. Der IGBT2 wird nach einer Dauer tconN(= t4 + tonN) ab der Umkehrung des Eingangssignals UNin vom Hochpegel auf den Niedrigpegel eingeschaltet. Wie deutlich in Fig. 14 gezeigt ist, werden die Ausgangssignale UPout und UNout von ihren jeweiligen Eingangssignalen UPin und UNin invertiert.
Die Verzögerungsdauern t1 bis t4, tonP, toffP, toffN und tonN sind nicht gleichmäßig, sondern variieren in Abhängigkeit von der Treibersteuerschaltung und den IGBTs. Um ein gleichzeitiges Einschalten des IGBT1 und des IGBT2 zu verhindern, ist daher vorgesehen, die Ausschaltperiodendauer des IGBT2 länger als die Einschaltperiodendauer des IGBT1 vorzugeben.
Zu diesem Zweck muß die Hochpegeldauer des Eingangssignals UNin länger als die Niedrigpegeldauer des Eingangssignals UPin vorgegeben sein, wie die Zeichnung zeigt. Dies bewirkt, daß das Eingangssignal UNin eine Eingangsunterdrückungsperiode (Tdead) enthält, so daß ein höheres Niveau der Wechselrichtersteuerung nur unter großen Schwierigkeiten ermöglicht wird.
Fig. 15 zeigt eine Überstromschutzschaltung, die in der in Fig. 13 gezeigten Treibersteuerschaltung vorgesehen ist. Wenn der mit dem IGBT2 verbundene Detektierwiderstand Rs einen Strom Irs erhält, erzeugt er an dem einen Ende ein Potential VRs = Rs.Irs. Wenn das Potential VRs einen bestimmten Auslösepegel überschreitet, detektiert die Überstromschutzschaltung 3' die Erzeugung eines Kurzschlusses und übt ihre Kurzschlußschutzfunktion aus, indem sie die Treibersteuereinrichtung 4' abschaltet.
Die Wirkung des Detektierwiderstands ist jedoch kaum gleichmäßig, während der von der Überstromschutzschaltung 3' bestimmte Auslösepegel inkonstant ist. Das verschlechtert den Überstromschutz, so daß ein unzureichender Kurzschlußschutz erreicht wird.
Je größer ferner der Gradient der Stromänderung beim Anstieg oder Abfall eines Kollektorstroms jedes IGBT ist, um so mehr Rauschen kann erzeugt werden. Je kleiner der Gradient, um so höher können die Schaltverluste werden. Es gibt einen Kompromiß zwischen der Erzeugung von Rauschen und dem Anstieg der Schaltverluste. Zum Ausgleich muß jeder IGBT beim Stand der Technik seine spezifische Treibersteuerschaltung haben, um optimale Treiberbedingungen zu schaffen.
Die vorliegende Erfindung wurde entwickelt, um die vorstehenden Nachteile auszuräumen, und die Aufgabe der Erfindung ist die Angabe eines Halbleiterbauelements zum Abgleichen der elektrischen Charakteristiken von Einrichtungen, um so Diskrepanzen zwischen den Einrichtungen zu beseitigen und dadurch ein höheres Niveau der Wechselrichtersteuerung zu ermöglichen, ferner die Angabe eines Halbleiterbauelements zur Durchführung des Kurzschluß- und des Übertemperaturschutzes mit höherer Präzision sowie eines Halbleiterbauelements, das den Gradienten beim Anstieg und Abfall des Kollektorstroms einer Ausgangseinrichtung vorteilhaft bestimmen kann.
Gemäß der Erfindung wird ein Halbleiterbauelement entsprechend dem Anspruch 1 vorgesehen, das folgendes aufweist: ein Halbleiterschaltelement; eine Treibersteuereinrichtung zur Steuerung der Wirkung des Halbleiterschaltelements unter Anwendung eines Eingangssignals; und eine Charakteristik-Kompensationseinrichtung zur beliebigen Bestimmung der Übertragungsverzögerungsdauer der Treibersteuereinrichtung unter Verwendung eines Charakteristik-Kompensationseingangssignals, um Diskrepanzen in der Verzögerungsdauer des Halbleiterschaltelements zu beseitigen.
Gemäß Anspruch 2 der Erfindung wird ein Halbleiterbauelement vorgesehen, das folgendes aufweist: ein Halbleiterschaltelement; eine Stromdetektiereinrichtung zum Detektieren des über das Halbleiterschaltelement fließenden Stroms; eine Überstromschutzeinrichtung zur Aufhebung der Operation des Halbleiterschaltelements, wenn das Detektiersignal der Stromdetektiereinrichtung einen vorbestimmten Auslösewert überschreitet; und eine Charakteristik-Kompensationseinrichtung zur Modifikation des Auslösewerts.
Gemäß Anspruch 3 der Erfindung wird ein Halbleiterbauelement angegeben, das ein Halbleiterschaltelement und eine Treibersteuereinrichtung hat, um das Halbleiterschaltelement auf der Basis eines Eingangssignals zu steuern, und weist folgendes auf: eine Charakteristik-Kompensationseinrichtung zur Kompensation der Betriebscharakteristiken des Halbleiterschaltelements durch Auswahl und Verwendung von einer oder mehreren Treibereinrichtungen, die in der Treibersteuereinrichtung vorgesehen und hinsichtlich der Treibfähigkeit unterschiedlich angeordnet sind.
Die Erfindung wird nachstehend, auch hinsichtlich weiterer Merkmale und Vorteile, anhand der Beschreibung von Ausführungsbeispielen unter Bezugnahme auf die beiliegenden Zeichnungen näher erläutert. Diese zeigen in:
Fig. 1 ein Schaltbild einer Steuereinrichtung, wobei eine erste Ausführungsform der Erfindung gezeigt ist;
Fig. 2 ein Schaltbild, das die Einzelheiten der Anordnung in Fig. 1 zeigt;
Fig. 3 ein Zeitdiagramm der Signale der Anordnung in Fig. 1;
Fig. 4 ein Schaltbild einer Steuereinrichtung, wobei eine zweite Ausführungsform der Erfindung gezeigt ist;
Fig. 5 ein Schaltbild, das die Einzelheiten der Anordnung in Fig. 4 zeigt;
Fig. 6 ein Zeitdiagramm der Signale der Anordnung in Fig. 4;
Fig. 7 ein Schaltbild einer Steuereinrichtung, wobei eine dritte Ausführungsform der Erfindung gezeigt ist;
Fig. 8 ein Schaltbild, das die Einzelheiten der Anordnung in Fig. 7 zeigt;
Fig. 9 ein Zeitdiagramm der Signale der Anordnung in Fig. 7;
Fig. 10 ein Schaltbild einer Steuereinrichtung, wobei eine vierte Ausführungsform der Erfindung gezeigt ist;
Fig. 11 ein Schaltbild, das die Einzelheiten der Anordnung in Fig. 10 zeigt;
Fig. 12 ein Zeitdiagramm der Signale der Anordnung in Fig. 10;
Fig. 13 ein Schaltbild eines herkömmlichen Leistungsmoduls;
Fig. 14 ein Zeitdiagramm, das Eingangs- und Ausgangsvorgänge gemäß Fig. 13 zeigt; und
Fig. 15 ein Zeitdiagramm, das die Schutzfunktion gegenüber Kurzschlüssen zeigt.

Ausführungsform 1

Fig. 1 ist ein Schaltbild einer Steuereinrichtung, wobei die erste Ausführungsform der Erfindung gezeigt ist. Eine Treibersteuerschaltung 1 spricht auf die Eingangssignale UPin und UNin von Signaleingängen an und führt die Ausgangssignale UPout und UNout an die Steuerelektroden der IGBT1 und IGBT2 der U-Phase, die zwischen den Ausgängen P2 und N2 des Leistungsmoduls in Reihe geschaltet sind. Fig. 1 zeigt nur die U-Phase, enthält jedoch identische Schaltungen zum Treiben der IGBT3 und IGBT4 der V-Phase und der IGBT5 und IGBT6 der W-Phase.
Fig. 2 zeigt den detaillierten Schaltungsaufbau der Treibersteuerschaltung 1 und einer Charakteristik-Kompensationsschaltung 2. Die Treibersteuerschaltung 1 weist eine Logikschaltung 11 auf, um das Eingangssignal UPin in ein Logiksignal umzuwandeln, das von der Leitung L1 einer Verzögerungsverschachtelungsschaltung 12 empfangen wird.
Die Verzögerungsverschachtelungsschaltung 12 hat drei Kondensatoren C1, C2 und C3, die mit jeweiligen Schaltern S1, S2 und S3 zwischen der Leitung L1 und Erde verbunden sind. Der Leitung L1 wird ein Strom I1 zugeführt.
Die Leitung L1 ist über einen Inverter INV1 mit der Leitung L2 einer anderen Verzögerungsverschachtelungsschaltung 13 verbunden. Die Verzögerungsverschachtelungsschaltung 13 hat gleichermaßen drei Kondensatoren C4, C5 und C6, die mit entsprechenden Schaltern S4, S5 und S6 zwischen der Leitung L2 und Erde verbunden sind.
Der Leitung L2 wird ein Strom I2 zugeführt. Die Leitung L2 ist ferner über einen Inverter INV2 mit einer Treiberschaltung 14 verbunden. Die Treiberschaltung 14 führt dem IGBT1 ein Treibersignal UPout zu.
Die Kondensatoren C1, C2, C3, C4, C5 und C6 können entweder identische oder unterschiedliche Kapazitäten haben. Die Anzahl der gruppenweise vorgesehenen Kondensatoren ist nicht auf drei beschränkt.
Die Charakteristik-Kompensationsschaltung 2 weist eine Schreibschaltung 21 auf, um ein Charakteristik-Kompensationssignal in einen EPROM 22 zu schreiben, dessen Daten dann in einem Register 23 gespeichert werden. Das Register 23 erzeugt und liefert Speicherdaten d1 bis d6 als Treibersignale an die jeweiligen Schalter S1 bis S6. Das ermöglicht vorteilhafterweise das Ein- und Ausschalten der Schalter S1 bis S6 mit dem Charakteristik-Kompensationssignal.
Die Funktionsweise der in Fig. 2 gezeigten Treibersteuerschaltung 1 wird nachstehend unter Bezugnahme auf das Zeitdiagramm in Fig. 3 beschrieben. Das Eingangssignal UNin unterscheidet sich von dem in Fig. 14 gezeigten insofern, als es keine Eingangsaufhebungsperiode (Tdead) hat und mit dem Eingangssignal UPin, das invertiert ist, präzise synchronisiert ist.
t11 ist eine Verzögerungsdauer, beginnend mit der Invertierung des Eingangssignals UPin vom Hochpegel zum Niedrigpegel bis zu der Invertierung des Ausgangssignals UPout vom Niedrigpegel zum Hochpegel in der Treibersteuerschaltung 1. Wenn die Schalter S1 bis S3 ausgeschaltet bleiben, ist die Verzögerungsdauer in der Verzögerungsverschachtelungsschaltung 12 Null, und die Verzögerungsdauer t11 ist gleich der in Fig. 14 gezeigten Verzögerungsdauer t1.
t12 ist eine Verzögerungsdauer, beginnend mit der Invertierung des Eingangssignals UPin vom Niedrigpegel zum Hochpegel bis zu der Invertierung des Ausgangssignals UPout vom Hochpegel zum Niedrigpegel in der Treibersteuerschaltung 1. Wenn die Schalter S4 bis S6 ausgeschaltet bleiben, ist die Verzögerungsdauer in der Verzögerungsverschachtelungsschaltung 33 Null, und die Verzögerungsdauer t12 ist gleich der in Fig. 14 gezeigten Verzögerungsdauer t2.
Die in Fig. 2 gezeigte Treibersteuerschaltung 1 veranschaulicht eine Schaltung für das Eingangssignal UPin, tatsächlich weist sie jedoch andere identische Schaltungen (die die Verzögerungsverschachtelungsschaltungen und die Charakteristik-Kompensationsschaltung haben) für die Eingangssignale UNin, VPin, VNin, WPin bzw. WNin auf.
t13 bezeichnet daher eine Verzögerungsdauer ab der Invertierung des Eingangssignals UNin vom Niedrigpegel zum Hochpegel bis zu der Invertierung des Ausgangssignals UNout vom Hochpegel zum Niedrigpegel. t14 ist eine Verzögerungsdauer ab der Invertierung des Eingangssignals UNin vom Hochpegel zum Niedrigpegel bis zu der Invertierung des Ausgangssignals UNout vom Niedrigpegel zum Hochpegel. Diese Verzögerungsdauern können ebenso wie t11 und t12 beliebig bestimmt sein.
Da das Ausgangssignal UPout des IGBT1 nach der Verzögerungsdauer t11 ab der Invertierung des Eingangssignals UPin vom Hochpegel zum Niedrigpegel vom Niedrigpegel zum Hochpegel invertiert wird, wird der IGBT1 nach einer Periodendauer tonP (seiner Ansprechzeit) eingeschaltet. Dabei wird der IGBT1 nach einer Periodendauer tconP ab der Invertierung des Eingangssignals UPin vom Hochpegel zum Niedrigpegel eingeschaltet.
Da andererseits das Ausgangssignal UPout des IGBT1 nach der Verzögerungsdauer t12 ab der Invertierung des Eingangssignals UPin vom Niedrigpegel zum Hochpegel vom Hochpegel zum Niedrigpegel invertiert wird, wird der IGBT1 nach einer Periodendauer toffP (seiner Ansprechzeit) ausgeschaltet. Dabei wird der IGBT1 nach einer Periodendauer tcoffP ab der Invertierung des Eingangssignals UPin vom Niedrigpegel zum Hochpegel ausgeschaltet.
Da das Ausgangssignal UNout des IGBT2 nach der Verzögerungsdauer t13 ab der Invertierung des Eingangssignals UNin vom Niedrigpegel zum Hochpegel von dem Hochpegel zum Niedrigpegel invertiert wird, wird der IGBT2 gleichermaßen nach einer Periodendauer toffN (seiner Ansprechzeit) ausgeschaltet. Dabei wird der IGBT2 nach einer Periodendauer tcoffN ab der Invertierung des Eingangssignals UNin vom Niedrigpegel zum Hochpegel eingeschaltet.
Da das Ausgangssignal UNout des IGBT2 nach der Verzögerungsdauer t14 ab der Invertierung des Eingangssignals UNin vom Hochpegel zum Niedrigpegel von dem Niedrigpegel zum Hochpegel invertiert wird, wird der IGBT2 nach einer Periodendauer tonN (seiner Ansprechzeit) eingeschaltet. Dabei wird der IGBT2 nach einer Periodendauer tconN ab der Invertierung des Eingangssignals UNin vom Hochpegel zum Niedrigpegel ausgeschaltet.
Auch wenn die beiden Eingangssignale UPin und UNin miteinander synchronisiert sind, wie Fig. 3 zeigt, sind die Verzögerungsdauer und die Ansprechzeit jedes IGBT in der Treibersteuerschaltung 1 nicht gleich, und daher wird tconP ≠ tcoffN ausgebildet. Infolgedessen ist das Einschalten des IGBT1 mit dem Ausschalten des IGBT2 nicht taktgleich. Da ferner tcoffP ≠ tconN ausgebildet ist, ist das Ausschalten des IGBT1 mit dem Einschalten des IGBT2 nicht taktgleich.
Die Verzögerungsdauer t11 oder t13 kann jedoch durch das Charakteristik-Kompensationssignal eingestellt werden, das die Wirksamkeit der Schalter auswählt zwischen
dem Ausschalten sämtlicher Schalter,
dem Einschalten jedes einzelnen Schalters,
dem Einschalten von jeweils zwei der Schalter, und
dem Einschalten sämtlicher Schalter.
In praktischer Hinsicht kann bei tconP ∼ tcoffN gemäß Fig. 3 der IGBT1 zum Ausschaltzeitpunkt des IGBT2 eingeschaltet werden. Ebenso kann, wenn die Verzögerungsdauern t12 und t14 so eingestellt sind, daß tcoffP ∼ tconN vorliegt, der IGBT1 zum Einschaltzeitpunkt des IGBT2 ausgeschaltet werden.
Wenn tconP ∼ tcoffN und tcoffP ∼ tconN gegeben sind, können Diskrepanzen hinsichtlich der Verzögerungsdauer einschließlich der Ansprechzeit der Treibersteuerschaltung 1 und der IGBT in der Gesamtanordnung der Einrichtung eliminiert werden. Das erfordert nicht die Verwendung einer Eingangsaufhebungsperiode (Tdead), so daß ein höheres Niveau der Wechselrichtersteuerung ermöglicht wird.
Da die Verzögerungsdauer aufgrund einer Verschlechterung über die Zeit und einer Temperaturänderung geringfügig drifted, kann alternativ eine Eingangsaufhebungsperiode Tdead bevorzugt vorgesehen sein, um die Wirkung der Drift auszugleichen. In diesem Fall ist die Periode Tdead wesentlich kürzer im Vergleich mit derjenigen des Stands der Technik und stört den hochmodernen Vorgang der Wechselrichtersteuerung praktisch nicht.
Der EPROM 22 in der Charakteristik-Kompensationsschaltung 2 kann ein nichtflüchtiger Speicher oder ein Einmal-ROM sein. Die Charakteristik-Kompensationsschaltung 2 kann in Form einer integrierten Schaltung in der Treibersteuerschaltung 1 angeordnet sein.

Ausführungsform 2

Fig. 4 ist ein Schaltbild der Steuereinheit und zeigt die zweite Ausführungsform der Erfindung. Eine Treibersteuerschaltung 4 umfaßt eine Logikschaltung 41 zur Übertragung ihres Eingangssignals C als Logiksignal und eine Treiberschaltung 42, die so angeordnet ist, daß sie auf das Logiksignal anspricht und ein Treibersignal c abgibt.
Eine Überstromschutzschaltung 3 weist einen Komparator 31 auf, dessen nicht- invertierender Eingang eine Spannung Vs erhält, die an dem einen Ende des Detektierwiderstands Rs ausgebildet wird, der mit dem zweiten Emitter des IGBT2 verbunden ist. Die Referenzspannung Vref wird durch die Wirkung von vier in Reihe geschalteten Widerständen in drei Komponenten Vref1 bis Vref3 geteilt, die jeweils als unterschiedliche Auslösepegel durch den Betrieb von drei Schaltern S1 bis S3 mit dem invertierenden Eingang des Komparators 31 selektiv verbunden werden. Ein Ausgangssignal des Komparators 31 wird als Trennsignal an die Logikschaltung 41 übertragen.
Eine Charakteristik-Kompensationsschaltung 5 ist vorgesehen, um jeweils einen der Schalter S1 bis S3 zu betätigen, und ihre Schaltungskonfiguration ist mit derjenigen der Charakteristik-Kompensationsschaltung 2 von Fig. 2 identisch. Die Charakteristik-Kompensationsschaltung 5 weist ebenfalls einen EPROM auf, der ein nichtflüchtiger Speicher oder ein Einmal-ROM sein kann. Die Charakteristik-Kompensationsschaltung 5 kann in Form einer integrierten Schaltung in der Treibersteuerschaltung 4 implementiert sein.
Wie beschrieben, sind der Auslösepegel oder das Emitter-Nebenschlußverhältnis, das in dem Detektierwiderstand Rs vorbestimmt ist, und die Überstromschutzschaltung 3 zwischen verschiedenen Einheiten variabel. Dadurch wird der Überstromschutz verschlechtert, so daß ein unzureichender Schutz gegen Kurzschlüsse gegeben ist.
Die vorliegende Erfindung ermöglicht vorteilhafterweise die Wahl des Auslösepegels zwischen Vref1, Vref2 und Vref3 auf der Basis von tatsächlichen Messungen, wie Fig. 6 zeigt. Infolgedessen kann der Überstromschutz richtig durchgeführt werden. Die Anzahl der Auslösepegel, aus der das Optimum ausgewählt wird, ist nicht auf drei begrenzt.

Ausführungsform 3

Fig. 7 ist ein Blockschaltbild der Steuerung, das die dritte Ausführungsform der Erfindung zeigt. Fig. 8 zeigt Einzelheiten der Anordnung in Fig. 7. In den Fig. 7 und 8 sind gleiche Komponenten durchweg mit gleichen Bezugszeichen versehen. Eine Überstromschutzschaltung 7 ist mit der Anordnung der Überstromschutzschaltung 3 im wesentlichen identisch. Insbesondere erhält ihr Komparator 71 an seinem nicht- invertierenden Eingang ein Temperatursignal Vt von einer Temperaturfühlereinrichtung 8.
Wenn die Temperatur des IGBT1 im Betrieb ansteigt und das Temperatursignal Vt einen vorbestimmten Auslösepegel überschreitet, wird der Treibersteuerschaltung 4 das Trennsignal zugeführt, so daß das aus dem Eingangssignal D erzeugte Treibersignal d unterbrochen wird. Es gibt noch Variationen im Auslösepegel für den Übertemperaturschutz und die Messung durch die Temperaturfühlereinrichtung 8 in der Überstromschutzschaltung 7, so daß ein exakter Übertemperaturschutz nicht möglich ist.
Die vorliegende Ausführungsform ermöglicht vorteilhafterweise die Wahl des Auslösepegels aus Vref1, Vref2 und Vref3, wie Fig. 9 zeigt. Da der Auslösepegel aufgrund der tatsächlichen Messungen auf einen optimalen Wert gesteuert wird, kann der Übertemperaturschutz mit höherer Präzision durchgeführt werden.

Ausführungsform 4

Fig. 10 ist ein Blockbild der Steuerung, das die vierte Ausführungsform der Erfindung zeigt. Fig. 11 zeigt Einzelheiten der Anordnung in Fig. 10. Eine Treibersteuerschaltung 9 umfaßt eine Logikschaltung 91 zur Übertragung eines Eingangssignals E als Logiksignal und eine Treiberschaltung 92. Jeder von n-leitfähigen Feldeffekttransistoren bzw. FET T1, T3 und T4 ist mit seinem Drain mit dem Ausgang der Treibersteuerschaltung 9 verbunden. Ihre Steuerelektroden können durch den Betrieb entsprechender Schalter S1, S3 und S5 mit dem Ausgang der Logikschaltung 91 oder mit ihren eigenen Sources verbunden werden.
Ebenso ist jeder von p-leitfähigen FET T2, T4 und T6 mit seinem Drain mit dem Ausgang der Treibersteuerschaltung 9 verbunden. Ihre Steuerelektroden können durch den Betrieb entsprechender Schalter S2, S4 und S6 mit dem Ausgang der Logikschaltung 91 oder ihren eigenen Sources verbunden werden. Die Schalter S1 bis S6 werden durch jeweilige Signale d1 bis d6 betätigt, die von einem Register empfangen werden, das in einer Charakteristik-Kompensationsschaltung 10 vorgesehen ist.
In zeitlicher Abstimmung mit dem Abfall des Eingangssignals E wird einer der Transistoren T1, T3 und T3, die mit dem Ausgang der Logikschaltung 91 verbunden sind, angesteuert. Wenn das Eingangssignal E ansteigt, wird einer der Transistoren T2, T4 und T6, die mit dem Ausgang der Logikschaltung 91 verbunden sind, angesteuert. Die Summe der Ausgangsströme der angesteuerten Transistoren wird als Treibersignal e abgegeben.
Diese Operation ist in dem Zeitdiagramm von Fig. 12 verdeutlicht. Ein Treibersignal e1 ist eine Kombination der Ausgänge der beiden Transistoren T1 und T2. Ferner ist ein Treibersignal e2 eine Kombination der Ausgänge der beiden Transistoren T3 und T4.
Wie ersichtlich ist, ist die Kombination der beiden Transistoren T3 und T4 hinsichtlich der Treibkraft größer als die der Transistoren T1 und T2. Somit kann das Treibersignal e2 bei den Anstiegs- und Abfallflanken moderater als das Treibersignal e1 sein. Mit I1 und I2 sind Kollektorströme des IGBT2 bei den Treibersignalen e1 bzw. e2 bezeichnet.
Beim Stand der Technik muß die Treibkraft der Treibersteuerschaltung in Abhängigkeit von der Strombelastbarkeit jedes IGBT modifiziert werden. Die vorliegende Ausführungsform ermöglicht die vorteilhafte Auswahl des Treibers aus einer Gruppe von Transistoren, die unterschiedliche Treibkapazitäten haben, um einen optimalen Gradienten beim Anstieg oder Abfall des Kollektorstroms (Ausgangsstroms) des IGBT2 zu bestimmen.
Ferner weist die Charakteristik-Kompensationsschaltung 10 einen EPROM auf, der ein nichtflüchtiger Speicher oder ein Einmal-ROM sein und in Form einer integrierten Schaltung in der Treibersteuerschaltung 9 angeordnet sein kann.
Eine Gruppe der anzusteuernden Transistoren ist nicht auf T1 - T2, T3 - T4 und T5 - T6 beschränkt, sondern es kann sich um jedes Paar, wie etwa T1 - T4, oder jede Kombination, wie etwa (T1 + T3)-(T2 + T4) handeln.
Wie in Anspruch 2 angegeben, ist die Verzögerungsdauer der Halbleiterschaltelemente in der Treiberschaltung mit einer gewünschten Länge vorgegeben, um ihre Diskrepanzen zu beseitigen. Somit kann die Vorgabe einer Eingangsaufhebungsperiode (Tdead) überflüssig sein, und der Wechselrichtersteuerbetrieb kann mit höherer Präzision durchgeführt werden.
Wie in Anspruch 3 angegeben ist, kann der für die Beurteilung eines Überstroms genutzte Auslösepegel beliebig mit einer gewünschten Einstellung bestimmt werden, so daß ein höheres Maß an Schutz vor Kurzschlüssen möglich ist.
Wie in Anspruch 5 angegeben ist, weist die Treiberschaltung eine Vielzahl von Treibereinrichtungen auf, die hinsichtlich der Strombelastbarkeit verschieden sind, so daß die optimale Einrichtung unter den Treibereinrichtungen ausgewählt werden kann. Daher kann der Gradient beim Anstieg und Abfall des Kollektorstroms des Halbleiterschaltelements beliebig festgelegt werden.

Claims

1. Halbleiterbauelement,
gekennzeichnet durch:
ein Halbleiterschaltelement (IGBT1, IGBT2);
eine Treibersteuereinrichtung (1) zur Steuerung der Operation der Halbleiterschaltelemente auf der Basis eines Eingangssignals; und
eine Charakteristik-Kompensationseinrichtung (2), um die Übertragungsverzögerungsdauer der Treibersteuereinrichtung (1) auf der Basis eines Charakteristik-Kompensationseingangssignals beliebig so zu bestimmen, daß Diskrepanzen in bezug auf die Verzögerungsdauer des Halbleiterschaltelements beseitigt werden.

2. Halbleiterbauelement,
gekennzeichnet durch:
ein Halbleiterschaltelement (IGBT1, IGBT2), eine Stromdetektiereinrichtung (Rs) zum Detektieren des über das Halbleiterschaltelement fließenden Stroms;
eine Überstromschutzeinrichtung (3) zur Aufhebung der Operation des Halbleiterschaltelements, wenn das Detektiersignal von der Stromdetektiereinrichtung (3) einen vorbestimmten Auslösepegel überschreitet; und
eine Charakteristik-Kompensationseinrichtung (5) zum Ausgleichen des Auslösepegels.

3. Halbleiterbauelement, das ein Halbleiterschaltelement (IGBT1, IGBT2) und eine Treibersteuereinrichtung (9) zur Steuerung der Operation des Halbleiterschaltelements hat,
dadurch gekennzeichnet,
daß die Treibersteuereinrichtung (9) folgendes aufweist:
eine Vielzahl von Treibereinrichtungen (T1 ~ T6), die in der Treibersteuereinrichtung (9) vorgesehen sind und unterschiedliche Treiberkapazität haben;
Wähleinrichtungen (S1 ~ S6) zum Wählen von einer oder mehreren Treibereinrichtungen; und
eine Charakteristik-Kompensationseinrichtung (10) zum Ausgleichen der Betriebscharakteristiken des Halbleiterschaltelements durch die Wähleinrichtungen.

4. Halbleiterbauelement nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Charakteristik-Kompensationseinrichtung (2, 5, 10) mindestens einen von einem nichtflüchtigen Speicher oder einem Einmal-ROM aufweist.

5. Halbleiterbauelement nach Anspruch 4, dadurch gekennzeichnet, daß mindestens einer von einem nichtflüchtigen Speicher oder einem Einmal- ROM in Form einer integrierten Schaltung vorgesehen ist.