DE10223527A1

DE10223527A1 - Ein-Chip-Mikrocomputer mit Analog-Digital-Wandler

Info

Publication number: DE10223527A1
Application number: DE10223527A
Authority: DE
Inventors: Nobuya Uda
Original assignee: Renesas Design Corp; Mitsubishi Electric Corp
Current assignee: Renesas Design Corp; Mitsubishi Electric Corp
Priority date: 2001-06-27
Filing date: 2002-05-27
Publication date: 2003-01-16
Also published as: KR20030001247A; TW591508B; JP2003008438A; JP4726337B2; CN1393796A; CN1249603C; KR100445493B1; US6839014B2; US20030001763A1

Abstract

Eine Eingangsschaltungsanordnung eines Ein-Chip-Mikrocomputers (20) ist mit einer externen Schaltungsanordnung verbunden. Wird ein in der externen Schaltungsanordnung erzeugtes analoges Eingangssignal an einem analogen Eingangsanschluss der Eingangsschaltungsanordnung empfangen, dann wird ein A/D-Wandlungsstartanforderungssignal in einer A/D-Wandlungsstartanforderungserzeugungsschaltung (21) gebildet und zu einem A/D-Wandler gesendet (8). Der Betrieb des A/D-Wandlers wird in Abhängigkeit von dem A/D-Wandlungsstartanforderungssignal gestartet, das an dem analogen Eingangsanschluss empfangene analoge Eingangssignal wird in digitale Daten umgewandelt, und es wird von dem A/D-Wandler zu einer Zentraleinheit CPU des Ein-Chip-Mikrocomputers ein A/D-Wandlungsbeendigungssignal gesendet. Der Betrieb der Zentraleinheit wird in Abhängigkeit von dem A/D-Wandlungsbeendigungssignal gestartet und die digitalen Daten werden durch die Zentraleinheit ausgelesen. Daher werden der A/D-Wandler, die Zentraleinheit oder ein Taktgenerator zum Warten auf ein in der externen Schaltungsanordnung erzeugtes analoges Eingangssignal nicht betrieben, wobei der A/D-Wandler für eine A/D-Wandlung und die Zentraleinheit zum Auslesen der digitalen Daten betrieben wird. Eine elektrische Leistungsaufnahme des A/D-Wandlers, der Zentraleinheit oder des Taktgenerators kann somit vermindert werden.

Description

Die Erfindung betrifft einen Ein-Chip-Mikrocomputer mit einem Analog/Digital-Wandler (A/D-Wandler), in welchem eine große Anzahl von in einer externen Schaltung nacheinander erzeugter Analog-Signale an einer kleinen Anzahl von Anschlüssen empfangen und erkannt wird.
In Fällen, bei denen eine große Anzahl von analogen Signalen bzw. Analog-Signalen nacheinander in eine Vielzahl von Eingangsanschlüssen eines Ein-Chip-Mikrocomputers eingegeben wird, wird eine Tastenmatrixschaltung oder ein A/D-Wandler als eine Eingangsschaltung des Ein-Chip- Mikrocomputers verwendet. Im Falle der Tastenmatrix und wenn die Anzahl der Eingangsanschlüsse des Ein-Chip- Mikrocomputers gleich oder größer als zwei und gleich der Anzahl der Ausgangsanschlüsse des Ein-Chip-Mikrocomputers ist, kann eine große Anzahl von nacheinander dem Ein-Chip- Mikrocomputer zugeführten Analog-Signalen auf die effektivste Weise erkannt werden.
Fig. 9 zeigt eine Schaltungsdarstellung zur Veranschaulichung eines bekannten Ein-Chip-Mikrocomputers mit einer Tastenmatrixeingangsschaltung. In Fig. 9 bezeichnet 1 einen bekannten Ein-Chip-Mikrocomputer. P00 bis P03 bezeichnen eine Vielzahl von Eingangsanschlüssen des bekannten Ein-Chip-Mikrocomputers 1. Die Bezugszeichen P20 bis P23 bezeichnen eine Vielzahl von Ausgangsanschlüssen des bekannten Ein-Chip-Mikrocomputers 1. Die Bezugszeichen 2a bis 2d bezeichnen eine Vielzahl von Eingangssignalleitungen, die mit den Eingangsanschlüssen P00 bis P03 verbunden sind. Bezugszeichen 3a bis 3d bezeichnen eine Vielzahl von Ausgangssignalleitungen, die mit den Ausgangsanschlüssen P20 bis P23 verbunden sind. Bezugszeichen 4a bis 4p bezeichnen eine Vielzahl von Schalteinrichtungen, die jeweils eine Eingangssignalleitung mit einer Ausgangssignalleitung verbinden. Ein ausgeschalteter Zustand wird in einen eingeschalteten Zustand versetzt, wenn ein Benutzer eine Taste betätigt.
Fig. 10 zeigt Signalzeitverläufe zur Veranschaulichung eines Betriebs, der in dem bekannten Ein-Chip-Mikrocomputer 1 mit der Tastenmatrixeingangsschaltung durchgeführt wird.
Nachstehend wird die Wirkungsweise bzw. der Betrieb des bekannten Ein-Chip-Mikrocomputers 1 mit der Tastenmatrixeingangsschaltung unter Bezugnahme auf Fig. 10 beschrieben.
Gemäß der Darstellung in Fig. 10 wird jeder der Eingangsanschlüsse P00 bis P03 und der Ausgangsanschlüsse P20 bis P23 im Voraus durch den bekannten Ein-Chip- Mikrocomputer 1 auf einen hohen Pegel ("H") gelegt (pull up), und es werden sämtliche Schalteinrichtungen anfänglich in einen ausgeschalteten Zustand versetzt. Danach wird ein Signal mit niedrigem Pegel ("L"-Signal) zyklisch von dem bekannten Ein-Chip-Mikrocomputer 1 an jedem Ausgangsanschluss P20 bis P23 in zeitlich versetzter Reihenfolge (time sharing) ausgegeben. Im Falle des Einstellens einer speziellen Schalteinrichtung bzw. eines Schalters in einen eingeschalteten Zustand zur Eingabe eines analogen Signals in den bekannten Ein-Chip- Mikrocomputer 1 über diesen speziellen Schalter wird der H-Pegel eines speziellen, mit dem speziellen Schalter über eine spezielle Eingangssignalleitung verbundener Eingangsanschluss auf den L-Pegel vermindert, wenn das L-Pegelsignal an einen speziellen Ausgangsanschluss ausgegeben wird, der über eine spezielle Ausgangssignalleitung mit dem speziellen Schalter verbunden ist. In dem bekannten Ein-Chip-Mikrocomputer 1 wird daher bewertet, dass der spezielle Schalter zur Verbindung des speziellen Eingangsanschlusses mit dem speziellen Ausgangsanschluss in den eingeschalteten Zustand versetzt ist.
In dem in Fig. 10 gezeigten Beispiel wird der Schalter 4b während einer EIN-Zeitdauer des Schalters 4b in den eingeschalteten Zustand versetzt zur Eingabe eines analogen Signals in den bekannten Ein-Chip-Mikrocomputer 1 über den Schalter 4b. Wird innerhalb der EIN-Zeitdauer des Schalters 4b das L-Pegelsignal an dem Ausgangsanschluss P21 ausgegeben, dann wird der H-Pegel des Eingangsanschlusses P00 auf den L-Pegel vermindert, da die mit dem Ausgangsanschluss P21 verbundene Ausgangssignalleitung 3b mit der mit dem Eingangsanschluss P00 über den in den Einschaltzustand versetzten Schalter 4b verbundene Eingangssignalleitung 2a verbunden ist. In dem bekannten Ein-Chip-Mikrocomputer 1 wird somit bewertet, dass sich der Schalter 4b in seinem eingeschalteten Zustand befindet.
Da die Ausgabe des L-Pegelsignals an jeden der Ausgangsanschlüsse P20 bis P23 zyklisch unter der Steuerung des bekannten Ein-Chip-Mikrocomputers 1 durchgeführt wird, kann somit die Eingabe eines analogen Signals über einen in den Einschaltzustand versetzten Schalter in dem bekannten Ein-Chip-Mikrocomputer 1 entsprechend der Kombination des Ausgangsanschlusses erkannt werden, von dem das L-Pegelsignal ausgegeben wird, und dem Eingangsanschluss, an welchem das L-Pegelsignal gleichzeitig mit der Ausgabe des L-Pegelsignals empfangen wird. Da eine Vielzahl von Schaltern in der mit den Eingangsanschlüssen und Ausgangsanschlüssen des bekannten Ein-Chip-Mikrocomputers 1 verbundenen Tastenmatrixeingangsschaltung vorgesehen ist, kann eine große Anzahl von in den bekannten Ein-Chip- Mikrocomputer 1 einzugebende analoge Signal durch Anordnen einer kleinen Anzahl von Eingangs- und Ausgangsanschlüssen erkannt werden.
In dem bekannten Ein-Chip-Mikrocomputer 1 mit der Tastenmatrixeingangsschaltung gemäß Fig. 9 ist die Anzahl der Eingangsanschlüsse vier und die Anzahl der Ausgangsanschlüsse ist ebenfalls vier. Daher kann jedes von sechzehn analogen Signalen, das jeweils durch sechzehn Schalter eingegeben wird, in dem bekannten Ein-Chip- Mikrocomputer 1 erkannt werden.
In dem bekannten Ein-Chip-Mikrocomputer 1 mit der Tastenmatrixeingangsschaltung ist es zum Betreiben des bekannten Ein-Chip-Mikrocomputers 1 unter Verwendung von sechzehn Tasten entsprechend den sechzehn Schaltern erforderlich, acht Anschlüsse (vier Eingangsanschlüsse und vier Ausgangsanschlüsse) in dem bekannten Ein-Chip- Mikrocomputer 1 vorzusehen. In Fällen, in denen die Anzahl der dem bekannten Ein-Chip-Mikrocomputer 1 zugeordneten Anschlüsse klein ist, tritt der Fall auf, dass die Anzahl der in der Tastenmatrixeingangsschaltung angeordneten möglichen Schalter kleiner ist als die für den bekannten Ein-Chip-Mikrocomputer 1 erforderliche Anzahl. Im Ergebnis ist es somit unbequem, die Tastenmatrixeingangsschaltung für den bekannten Ein-Chip-Mikrocomputer zu verwenden.
Nachstehend wird ein Beispiel des Eingebens einer Vielzahl von analogen Signalen mittels eines in einem bekannten Ein- Chip-Mikrocomputer angeordneten A/D-Wandlers beschrieben.
Fig. 11 zeigt eine Schaltungsanordnung zur Darstellung eines bekannten Ein-Chip-Mikrocomputers mit einem A/D- Wandler, der mit einer externen Schaltungseinrichtung verbunden ist. In Fig. 11 bezeichnet Bezugszeichen 5 jeden einer Vielzahl von Widerständen, die in der externen, mit dem bekannten Ein-Chip-Mikrocomputer 1 verbundenen Schalteinrichtung angeordnet sind. Die Widerstände 5 weisen jeweils den gleichen Widerstandswert auf. Bezugszeichen 6a bis 6d bezeichnen in der externen Schaltungsanordnung vorgesehene Schalter. Ein Anschluss jedes Schalters ist mit einem auf den Wert Vss eingestellten Niedrigpegelanschluss verbunden. Jeder der Schalter 6a bis 6d wird in einen ausgeschalteten Zustand versetzt, wenn keine Schaltbetätigung des Schalters durch einen Benutzer erfolgt. In dem bekannten Ein-Chip-Mikrocomputer 1 bezeichnet Bezugszeichen 7 einen Analogeingangsanschluss, Bezugszeichen 8 einen A/D-Wandler, Bezugszeichen 9 eine Signalleitung eines A/D-Wandlungsstartanforderungssignals ADSTART, bezeichnen Bezugszeichen 10 einen Datenbus und Bezugszeichen 11 eine Signalleitung eines A/D- Wandlungsbeendigungssignals ADF. Der analoge Eingangsanschluss wird auf den H-Pegel (Vcc) eingestellt, wenn keiner der Schalter in den ausgeschalteten Zustand versetzt ist.
Nachstehend wird die Wirkungsweise (Betrieb) des bekannten Ein-Chip-Mikrocomputers 1 mit dem A/D-Wandler 8 beschrieben.
Vier Widerstände 5 sind zwischen dem Schalter 6a und dem analogen Eingangsanschluss 7 vorgesehen. Wird der Schalter 6a in einen eingeschalteten Zustand versetzt, dann wird ein Pegel des analogen Eingangsanschlusses 7 auf einen ersten Pegel eingestellt, der niedriger ist als der hohe Pegel bzw. H-Pegel Vcc. Zwei Widerstände 5 sind zwischen dem Schalter 6b und dem analogen Eingangsanschluss 7 vorgesehen. Wird der Schalter 6b in einen eingeschalteten Zustand versetzt, dann wird der Pegel des analogen Eingangsanschlusses 7 auf einen zweiten Pegel eingestellt, der niedriger als der erste Pegel ist. Ein Widerstand 5 ist zwischen dem Schalter 6c und dem analogen Eingangsanschluss 7 vorgesehen. Wird der Schalter 6c in den eingeschalteten Zustand versetzt, dann wird ein Pegel des analogen Eingangsanschlusses 7 auf einen dritten Pegel versetzt, der niedriger als der zweite Pegel ist. Zwischen dem Schalter 6d und dem analogen Eingangsanschluss 7 ist kein Widerstand vorgesehen. Wird daher der Schalter 6d in einen eingeschalteten Zustand versetzt, dann wird ein Pegel des analogen Eingangsanschlusses 7 auf einen vierten Pegel (oder einen Vss-Pegel) eingestellt, der niedriger als der dritte Pegel ist. Somit wird ein Pegel eines an dem analogen Eingangsanschluss 7 empfangenen analogen Eingangssignals in Abhängigkeit von der Auswahl der Schalter 6a bis 6d geändert. Der Pegel des an dem analogen Eingangsanschluss 7 empfangenen analogen Eingangssignals wird in einen digitalen Signalwert DV in dem A/D-Wandler 8 umgewandelt und es wird der in den eingeschalteten Zustand versetzte Schalter in dem bekannten Ein-Chip-Mikrocomputer 1 gemäß dem digitalen Wert DV erkannt.
In diesem Fall wird ein A/D- Wandlungsstartanforderungssignal ADSTART periodisch von einer Zentralverarbeitungseinheit (CPU) des bekannten Ein- Chip-Mikrocomputers 1 zu dem A/D-Wandler 8 über die Signalleitung 9 zur Einstellung des A/D-Wandlers 8 in einen Betriebszustand übertragen. Wird ein analoges Eingangssignal an dem analogen Eingangsanschluss 7 empfangen, dann wird das analoge Eingangssignal in einen digitalen Wert in dem A/D-Wandler 8 in Synchronisation mit einem A/D-Wandlungsstartanforderungssignal ADSTART umgewandelt. Wird danach der digitale Wert erhalten, dann wird ein A/D-Umwandlungsbeendigungssignal ADF von dem A/D- Wandler 8 zur Zentraleinheit CPU über die Signalleitung 11 ausgegeben, und es wird der digitale Wert DV, der in dem A/D-Wandler 8 erhalten wurde, durch die Zentralverarbeitungseinheit bzw. Zentraleinheit (CPU) über den Datenbus 10 ausgelesen.
In dem bekannten Ein-Chip-Mikrocomputer 1 mit dem A/D- Wandler hängt die Anzahl der Schalter, die möglich ist für eine Verbindung zu dem analogen Eingangsanschluss 7 unter der Bedingung, dass ein Einschalt- oder Ausschaltzustand jedes Schalters erkannt werden kann, von der Auflösung des A/D-Wandlers 8 ab. In Fällen, in denen beispielsweise der von dem A/D-Wandler 8 ausgegebene Digitalwert mittels 8- Bit-Daten angegeben ist, kann theoretisch jeder von 256 (d. h. 2⁸) Schaltern, über die 256 analoge Signale in den bekannten Ein-Chip-Mikrocomputer 1 eingegeben werden, erkannt werden.
Da in dem bekannten Ein-Chip-Mikrocomputer 1 mit dem A/D- Wandler 8 der A/D-Wandler 8 periodisch in den Betriebszustand in Abhängigkeit von dem A/D- Wandlungsanforderungssignal ADSTART eingestellt wird, unabhängig von dem Empfangen des analogen Eingangssignals, wird das Empfangen des analogen Eingangssignals oder der Schalter bezüglich des analogen Eingangssignals nicht erkannt, bis der von dem analogen Eingangssignal erhaltene Digitalwert zur Zentraleinheit übermittelt wurde. Der A/D- Wandler 8 erfordert somit ständig die Überwachung eines von dem analogen Eingangsanschluss 7 gesendeten Signals durch periodisches Empfangen des A/D-Wandlungsanforderungssignals ADSTART von der Zentraleinheit, und es ist erforderlich, ständig oder intermittierend den A/D-Wandler 8 in den Betriebszustand zu versetzen. Es tritt daher ein Problem auf, dass durch ständiges oder intermittierendes Einstellen des A/D-Wandlers 8 in den Betriebszustand elektrische Leistung aufgenommen wird.
Zum ständigen oder intermittierenden Einstellen des A/D- Wandlers 8 in den Betriebszustand ist es erforderlich, die Zentraleinheit ständig zu betreiben, von der das A/D- Wandlungsanforderungssignal ADSTART periodisch zu dem A/D- Wandler 8 gemäß einer Taktsignalausgabe von einem Taktgenerator gesendet wird. Es tritt daher ein weiteres Problem auf, dass eine elektrische Leistung aufgenommen wird durch ständiges Betreiben der Zentraleinheit und des Taktgenerators.
Im Falle der Anordnung einer Vielzahl von analogen Eingangsanschlüssen 7, die in dem bekannten Ein-Chip- Mikrocomputer 1 mit dem A/D-Wandler 8 vorgesehen sind wird eine Vielzahl von nacheinander an den analogen Eingangsanschlüssen 7 empfangenen analogen Eingangssignalen in dem A/D-Wandler 8 verarbeitet. In diesem Fall ist es für den bekannten Ein-Chip-Mikrocomputer 1 schwierig, einen analogen Eingangsanschluss 7, von dem ein analoges Eingangssignal gesendet wird, zu erkennen. Es ist im Einzelnen erforderlich, die A/D-Wandlung in dem A/D-Wandler durchzuführen und zyklisch die an den analogen Eingangsanschlüssen 7 empfangenen analogen Eingangssignale zu überwachen. Dies erfordert daher zumindest eine Bewertungszeit Tj zum Erkennen, dass ein analoges Eingangssignal an einem speziellen analogen Eingangsanschluss 7 empfangen wird.
Hierbei gilt: Tj = (die Anzahl der analogen Eingangsanschlüsse 7) × (A/D-Wandlungszeit + Zeit zum Erkennen eines Digitalwerts DV).
In Fällen, in denen eine Vielzahl von analogen Eingangsanschlüssen 7 in dem bekannten Ein-Chip- Mikrocomputer 1 vorgesehen ist, tritt daher das Problem auf, dass eine längere Zeitdauer erforderlich ist zum Erkennen eines an jedem analogen Eingangsanschluss empfangenen analogen Signals.
Der Erfindung liegt daher die Aufgabe zugrunde, einen Ein- Chip-Mikrocomputer mit einem Analog/Digital-Wandler derart auszugestalten, dass ein an einem analogen Eingangsanschluss oder an jedem einer Vielzahl von analogen Eingangsanschlüssen empfangenes analoges Eingangssignal korrekt und unmittelbar und bei einem gleichzeitigen niedrigen Verbrauch elektrischer Leistung erkannt werden kann.
Erfindungsgemäß wird diese Aufgabe mit einem Ein-Chip- Mikrocomputer gemäß den zugehörigen Patentansprüchen gelöst.
Insbesondere wird die Aufgabe gelöst durch einen Ein-Chip- Mikrocomputer mit einem analogen Eingangsanschluss zum Empfangen eines analogen Eingangssignals, einer A/D- Wandlungsstartanforderungserzeugungsschaltung zum Erzeugen eines A/D-Wandlungsstartanforderungssignals in Abhängigkeit von dem an dem analogen Eingangsanschluss empfangenen analogen Eingangssignal, und einem Analog/Digital-Wandler (A/D-Wandler) zum Starten einer Analog/Digital-Wandlung in Abhängigkeit von dem A/D-Wandlungsstartanforderungssignal, das in der A/D- Wandlungsstartanforderungserzeugungsschaltung erzeugt wurde, und zur Bildung digitaler Daten aus dem an dem analogen Eingangsanschluss empfangenen analogen Eingangssignal bei der Analog/Digital-Wandlung.
Entsprechend dem vorstehend beschriebenen Aufbau wird die A/D-Wandlungsstartanforderungserzeugungsschaltung unmittelbar betrieben zum lediglichen Ausgeben des A/D- Wandlungsstartanforderungssignals mit einem hohen Pegel in Abhängigkeit von einem an dem analogen Eingangsanschluss empfangenen analogen Eingangssignal. Der Betrieb des A/D- Wandlers wird unmittelbar in Abhängigkeit von dem von der A/D-Wandlungsstartanforderungserzeugungsschaltung gesendeten A/D-Wandlungsstartanforderungssignal gestartet. Somit kann das an dem analogen Eingangsanschluss empfangene analoge Eingangssignal korrekt und unmittelbar (sofort) erkannt werden.
Da kein Betrieb des A/D-Wandlers erforderlich ist zum Empfangen eines von einer Zentraleinheit CPU des Ein-Chip- Mikrocomputers zu dem A/D-Wandler gesendeten Signals zum Zwecke der Betriebssteuerung des A/D-Wandlers, ist es nicht erforderlich, den A/D-Wandler, die Zentraleinheit oder einen Taktgenerator zum Zwecke des Anweisens des A/D- Wandlers zum Warten auf das analoge Eingangssignal zu betreiben, wobei jedoch die Zentraleinheit lediglich betrieben wird zum Empfangen der digitalen Daten von dem A/D-Wandler. Die in dem A/D-Wandler, der A/D- Wandlungsstartanforderungserzeugungsschaltung, dem Taktgenerator und der Zentraleinheit des Ein-Chip- Mikrocomputers aufgenommene elektrische Leistung kann daher vermindert werden.
Vorzugsweise wird das A/D-Wandlungsstartanforderungssignal in Abhängigkeit von dem analogen Eingangssignal in der A/D- Wandlungsstartanforderungserzeugungsschaltung unter der Bedingung erzeugt, dass das analoge Eingangssignal einen signifikanten Pegel aufweist. Da der A/D-Wandler für das analoge Eingangssignal mit einem signifikanten Pegel nicht betrieben wird, kann die in dem A/D-Wandler, dem Taktgenerator und der Zentraleinheit des Ein-Chip- Mikrocomputers aufgenommene Leistung weiter vermindert werden.
Die vorstehende Aufgabe wird gemäß der Erfindung ferner gelöst durch die Bereitstellung eines Ein-Chip- Mikrocomputers mit einer Vielzahl von analogen Eingangsanschlüssen zum jeweiligen Empfangen eines analogen Eingangssignals, einer Vielzahl von A/D- Wandlungsstartanforderungserzeugungsschaltungen, die jeweils den analogen Eingangsanschlüssen entsprechen, zum jeweiligen Erzeugen eines A/D- Wandlungsstartanforderungssignals in Abhängigkeit von dem in dem betreffenden analogen Eingangsanschluss empfangenen analogen Eingangssignal, einer Analog- Eingangssignalauswählschaltung zum Ermitteln des Analog/Digital-Wandlungsstartanforderungssignals, das in einer bestimmten A/D- Wandlungsstartanforderungserzeugungsschaltung aus den A/D- Wandlungsstartanforderungserzeugungsschaltungen erzeugt wird zum Spezifizieren des analogen Eingangsanschlusses entsprechend der bestimmten A/D- Wandlungsstartanforderungserzeugungsschaltung, und Ausgeben des an dem speziellen analogen Eingangsanschluss empfangenen analogen Eingangssignals, und einem A/D-Wandler zum Starten einer A/D-Wandlung in Abhängigkeit von dem in der bestimmten A/D- Wandlungsstartanforderungserzeugungsschaltung erzeugten A/D-Wandlungsstartanforderungssignal und Bilden digitaler Daten aus dem von der Analog-Eingangssignalauswählschaltung bei der A/D-Wandlung ausgegebenen analogen Eingangssignal.
Wird gemäß dem vorstehenden Aufbau ein A/D- Wandlungsstartanforderungssignal in einer bestimmten A/D- Wandlungsstartanforderungserzeugungsschaltung in Abhängigkeit von einem an einem analogen Eingangsanschluss empfangenen analogen Eingangssignal entsprechend der bestimmten A/D- Wandlungsstartanforderungserzeugungsschaltung erzeugt, dann wird der der bestimmten A/D- Wandlungsstartanforderungserzeugungsschaltung entsprechende analoge Eingangsanschluss unmittelbar in der Analog- Eingangssignalauswählschaltung spezifiziert, und es wird das an dem analogen Eingangsanschluss entsprechend der bestimmten A/D- Wandlungsstartanforderungserzeugungsschaltung empfangene analoge Eingangssignal zu dem A/D-Wandler über die Analog- Eingangssignalauswählschaltung gesendet.
Somit kann das an jedem analogen Eingangsanschluss empfangene analoge Eingangssignal korrekt und unmittelbar bei gleichzeitig niedriger elektrischer Leistungsaufnahme erkannt werden.
Vorzugsweise umfassen ferner die A/D- Wandlungsstartanforderungserzeugungsschaltungen Prioritäten, wobei ein A/D-Wandlungsstartanforderungssignal lediglich in einer bestimmten A/D- Wandlungsstartanforderungserzeugungsschaltung mit einer höchsten Priorität aus zwei oder mehreren A/D- Wandlungsstartanforderungserzeugungsschaltungen entsprechend zweier oder mehrerer analoger Eingangsanschlüsse in Fällen, in denen zwei oder mehrere analoge Eingangssignale jeweils gleichzeitig bei den analogen Eingangsanschlüssen empfangen werden, erzeugt wird, und das in der bestimmten A/D- Wandlungsstartanforderungserzeugungsschaltung erzeugte A/D- Wandlungsstartanforderungssignal zu dem A/D-Wandler als das A/D-Wandlungsstartanforderungssignal gesendet wird, das in der bezeichneten A/D- Wandlungsstartanforderungserzeugungsschaltung erzeugt wurde.
Obwohl zwei oder mehrere analoge Eingangssignale gleichzeitig an jeweils zwei oder mehreren analogen Eingangsanschlüssen empfangen werden, wird ein A/D- Wandlungsstartanforderungssignal lediglich in einer bestimmten A/D- Wandlungsstartanforderungserzeugungsschaltung mit einer höchsten Priorität aus den beiden oder mehreren A/D- Wandlungsstartanforderungserzeugungsschaltungen entsprechend den zwei analogen Eingangsanschlüssen oder mehreren Anschlüssen erzeugt. Somit kann das an dem analogen Eingangsanschluss entsprechend der bestimmten A/D- Wandlungsstartanforderungserzeugungsschaltung empfangene analoge Eingangssignal in verlässlicher Weise in digitale Daten ohne fehlerhafte Erkennung des analogen Eingangsanschlusses umgewandelt werden. Vorzugsweise hindert die bestimmte A/D- Wandlungsstartanforderungserzeugungsschaltung die beiden A/D-Wandlungsstartanforderungserzeugungsschaltungen oder die mehreren Schaltungen, die nicht die bestimmte A/D- Wandlungsstartanforderungserzeugungsschaltung sind, an einer Erzeugung eines A/D- Wandlungsstartanforderungssignals.
Somit können an den analogen Eingangsanschlüssen entsprechend den A/D- Wandlungsstartanforderungserzeugungsschaltungen, die nicht die bestimmte A/D- Wandlungsstartanforderungserzeugungsschaltung sind, empfangene analoge Eingangssignale in verlässlicher Weise außer Betracht (d. h. unbeachtet) bleiben.
Vorzugsweise wird ein A/D-Wandlungsstartanforderungssignal lediglich in einer bestimmten A/D- Wandlungsstartanforderungserzeugungsschaltung aus zwei oder mehreren A/D- Wandlungsstartanforderungserzeugungsschaltungen in den Fällen erzeugt, in denen ein bestimmtes analoges Eingangssignal früher an dem analogen Eingangsanschluss entsprechend der bestimmten A/D- Wandlungsstartanforderungserzeugungsschaltung aus zwei analogen Eingangssignalen oder mehreren Signalen, die jeweils an zwei analogen Eingangsanschlüssen oder mehreren Anschlüssen entsprechend den zwei oder mehreren A/D- Wandlungsstartanforderungserzeugungsschaltungen empfangen wird, und das in der bestimmten A/D- Wandlungsstartanforderungserzeugungsschaltung erzeugte A/D- Wandlungsstartanforderungssignal wird dem A/D-Wandler als das A/D-Wandlungsstartanforderungssignal zugeführt, das in der betreffenden A/D- Wandlungsstartanforderungserzeugungsschaltung erzeugt wurde.
Obwohl zwei analoge Eingangssignale oder mehrere Signale an zwei oder mehreren analogen Eingangsanschlüssen jeweils empfangen wurden, wird ein A/D- Wandlungsstartanforderungssignal lediglich in einer bestimmten A/D- Wandlungsstartanforderungserzeugungsschaltung entsprechend dem analogen Eingangsanschluss erzeugt, bei dem ein bestimmtes analoges Eingangssignal am frühesten empfangen wird. Das an dem analogen Eingangsanschluss entsprechend der bestimmten A/D- Wandlungsstartanforderungserzeugungsschaltung empfangene bestimmte analoge Eingangssignal kann in verlässlicher Weise in digitale Daten ohne fehlerhafte Erkennung des analogen Eingangsanschlusses umgewandelt werden.
In diesem Fall hindert vorzugsweise die bestimmte A/D- Wandlungsstartanforderungserzeugungsschaltung die zwei A/D- Wandlungsstartanforderungserzeugungsschaltungen oder die mehreren Schaltungen, die nicht die bestimmte A/D- Wandlungsstartanforderungserzeugungsschaltung sind, an der Erzeugung eines A/D-Wandlungsstartanforderungssignals.
Daher können an den analogen Eingangsanschlüssen entsprechend den A/D- Wandlungsstartanforderungserzeugungsschaltungen, die nicht die bestimmte A/D- Wandlungsstartanforderungserzeugungsschaltung sind, empfangene analoge Eingangssignale in verlässlicher Weise außer Betracht bzw. unbeachtet bleiben.
Es wird ferner bevorzugt, dass das Senden des A/D- Wandlungsstartanforderungssignals von der bezeichneten A/D- Wandlungsstartanforderungserzeugungsschaltung zu dem A/D- Wandler durch die Analog-Eingangssignalauswählschaltung in den Fällen unterbrochen wird, in denen zwei oder mehrere A/D-Wandlungsstartanforderungssignale einschließlich des A/D-Wandlungsstartanforderungssignals, das in der bezeichneten A/D- Wandlungsstartanforderungserzeugungsschaltung erzeugt wurde, gleichzeitig in zwei A/D- Wandlungsstartanforderungserzeugungsschaltungen oder in mehreren Schaltungen einschließlich der bezeichneten A/D- Wandlungsstartanforderungserzeugungsschaltung erzeugt werden.
In Fällen, in denen zwei analoge Eingangssignale oder mehrere Signale jeweils gleichzeitig an zwei analogen Eingangsanschlüssen oder mehreren Anschlüssen empfangen werden, wird die A/D-Wandlung des an dem analogen Eingangsanschluss entsprechend der bezeichneten A/D- Wandlungsstartanforderungserzeugungsschaltung empfangene analoge Eingangssignal nicht durchgeführt. Somit kann das an dem analogen Eingangsanschluss entsprechend der bezeichneten A/D- Wandlungsstartanforderungserzeugungsschaltung empfangene analoge Eingangssignal in verlässlicher Weise in digitale Daten ohne fehlerhafte Erkennung des analogen Eingangsanschlusses umgewandelt werden.
Vorzugsweise werden ferner binäre Daten zur Angabe des analogen Eingangsanschlusses entsprechend der bezeichneten A/D-Wandlungsstartanforderungserzeugungsschaltung von der Analog-Eingangssignalauswählschaltung ausgegeben.
Somit kann der analoge Eingangsanschluss entsprechend der bezeichneten A/D- Wandlungsstartanforderungserzeugungsschaltung unmittelbar in dem Ein-Chip-Mikrocomputer erkannt werden. Obwohl ferner eine Vielzahl von analogen Eingangssignalen mit dem gleichen Pegel nacheinander jeweils an einer Vielzahl von analogen Eingangsanschlüssen eingegeben wird, kann der analoge Eingangsanschluss entsprechend der bezeichneten A/D-Wandlungsstartanforderungserzeugungsschaltung unmittelbar in dem Ein-Chip-Mikrocomputer erkannt werden.
Vorzugsweise umfasst ferner der Ein-Chip-Mikrocomputer ein Eingangsschaltungssteuerungsregister zum Sperren der Erzeugung des A/D-Wandlungsstartanforderungssignals in einer A/D-Wandlungsstartanforderungserzeugungsschaltung, die nicht die bezeichnete A/D- Wandlungsstartanforderungserzeugungsschaltung ist.
In Fällen, in denen ein Benutzer nicht wünscht, dass digitale Daten, die aus an einem analogen Eingangsanschluss empfangenen analogen Eingangssignalen erhalten werden, empfangen werden, kann die dem analogen Eingangsanschluss entsprechende A/D- Wandlungsstartanforderungserzeugungsschaltung daran gehindert werden, ein A/D-Wandlungsstartanforderungssignal zu erzeugen. Da der A/D-Wandler nicht für an dem analogen Eingangsanschluss empfangene analoge Eingangssignale betrieben wird, kann die elektrische Leistungsaufnahme in dem Ein-Chip-Mikrocomputer weiter vermindert werden.
In den Unteransprüchen sind vorteilhafte Ausgestaltungen der Erfindung angegeben. Die Erfindung wird nachstehend anhand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnung näher beschrieben. Es zeigen:
Fig. 1 eine Schaltungsdarstellung zur Veranschaulichung eines Ein-Chip-Mikrocomputers mit einem mit einem analogen Eingangsanschluss verbundenen A/D- Wandler gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung,
Fig. 2 eine Schaltungsdarstellung zur Veranschaulichung sowohl eines Ein-Chip-Mikrocomputers als auch einer externen Schaltungsanordnung, die mit einem analogen Eingangsanschluss des Ein-Chip-Mikrocomputers gemäß dem ersten Ausführungsbeispiel der vorliegenden Erfindung verbunden ist,
Fig. 3 eine Schaltungsdarstellung zur Veranschaulichung eines Ein-Chip-Mikrocomputers mit einem mit einer Vielzahl von analogen Eingangsanschlüssen verbundenen A/D-Wandler gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung,
Fig. 4 eine Schaltungsdarstellung zur Veranschaulichung eines Ein-Chip-Mikrocomputers mit einem mit einer Vielzahl von analogen Eingangsanschlüssen verbundenen A/D-Wandler gemäß einem dritten Ausführungsbeispiel der vorliegenden Erfindung,
Fig. 5 eine Schaltungsdarstellung zur Veranschaulichung eines Ein-Chip-Mikrocomputers mit einem mit einer Vielzahl von analogen Eingangsanschlüssen verbundenen A/D-Wandler gemäß einer ersten Abwandlung des dritten Ausführungsbeispiels der vorliegenden Erfindung,
Fig. 6 eine Schaltungsdarstellung zur Veranschaulichung eines Ein-Chip-Mikrocomputers mit einem mit einer Vielzahl von analogen Eingangsanschlüssen verbundenen A/D-Wandler gemäß einer zweiten Abwandlung des dritten Ausführungsbeispiels der vorliegenden Erfindung,
Fig. 7 eine Schaltungsdarstellung zur Veranschaulichung eines Ein-Chip-Mikrocomputers mit einem mit einer Vielzahl von analogen Eingangsanschlüssen verbundenen A/D-Wandler gemäß einem vierten Ausführungsbeispiel der vorliegenden Erfindung,
Fig. 8 eine Schaltungsdarstellung zur Veranschaulichung eines Ein-Chip-Mikrocomputers mit einem mit einer Vielzahl von analogen Eingangsanschlüssen verbundenen A/D-Wandler gemäß einem fünften Ausführungsbeispiel der vorliegenden Erfindung,
Fig. 9 eine Schaltungsdarstellung zur Veranschaulichung eines bekannten Ein-Chip-Mikrocomputers mit einer Tastenmatrixeingangsschaltung,
Fig. 10 eine Signalzeitverlaufsdarstellung zur Veranschaulichung des mittels des bekannten Ein-Chip- Mikrocomputers mit der Tastenmatrixeingangsschaltung durchgeführten Betriebs, und
Fig. 11 eine Schaltungsdarstellung zur Veranschaulichung eines bekannten Ein-Chip-Mikrocomputers mit einem mit einer externen Schaltungsanordnung verbundenen A/D-Wandler.

ERSTES AUSFÜHRUNGSBEISPIEL

Fig. 1 zeigt die Darstellung einer Schaltungsanordnung (Schaltungsdarstellung) und veranschaulicht einen Ein-Chip- Mikrocomputer mit einem mit einem analogen Eingangsanschluss verbundenen A/D-Wandler (Analog/Digital- Wandler) gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung.
In Fig. 1 bezeichnet Bezugszeichen 20 einen Ein-Chip- Mikrocomputer. Mit 7 ist ein analoger Eingangsanschluss bezeichnet zum Empfangen eines analogen Eingangssignals, das auf einen Pegel eingestellt wird, der niedriger ist als ein hoher Pegel (H-Pegel, H). Bezugszeichen 21 bezeichnet eine A/D-Wandlungsstartanforderungserzeugungsschaltung zum Bewerten, ob es sich bei dem an dem analogen Eingangsanschluss 7 empfangenen analogen Eingangssignal um ein signifikantes Signal mit einem signifikanten Pegel handelt oder nicht, und zum Erzeugen eines A/D- Wandlungsstartanforderungssignals in Abhängigkeit von der Bewertung, ob es sich bei dem analogen Eingangssignal um ein signifikantes Signal handelt. Mit 22 ist eine Signalleitung bezeichnet, über die das in der A/D- Wandlungsstartanforderungserzeugungsschaltung 21 erzeugte A/D-Wandlungsstartanforderungssignal übertragen wird. Bezugszeichen 8 bezeichnet einen A/D-Wandler zum Umwandeln des an dem analogen Eingangsanschluss 7 empfangenen analogen Eingangssignals in digitale Daten DD in Abhängigkeit von dem über die Signalleitung 22 übertragenen A/D-Wandlungsstartanforderungssignal. Bezugszeichen 11 bezeichnet eine Signalleitung, über die ein A/D- Wandlungsbeendigungssignal ADF von dem A/D-Wandler 8 zu einer (nicht gezeigten) Zentraleinheit (CPU) des Ein-Chip- Mikrocomputers 20 übertragen wird, wenn die in dem A/D- Wandler 8 durchgeführte A/D-Wandlung in Abhängigkeit von dem A/D-Wandlungsstartanforderungssignal beendet ist. Bezugszeichen 10 bezeichnet einen Datenbus, über den die in dem A/D-Wandler 8 gebildeten digitalen Daten zur Zentraleinheit in Abhängigkeit von dem Empfangen des A/D- Wandlungsbeendigungssignal ADF ausgelesen werden.
Fig. 2 bezeichnet eine Schaltungsdarstellung zur Veranschaulichung sowohl eines Ein-Chip-Mikrocomputers 20 als auch einer externen Schaltungsanordnung, die mit dem analogen Eingangsanschluss 7 des Ein-Chip-Mikrocomputers 20 gemäß dem ersten Ausführungsbeispiel der vorliegenden Erfindung verbunden ist.
In der Fig. 2 bezeichnet Bezugszeichen 5 jeden einer Vielzahl von Widerständen, und mit 6a und 6d sind Schalter (Schalteinrichtungen) bezeichnet. Die Widerstände 5 und die Schalter sind in der mit der Eingangsschaltung des Ein- Chip-Mikrocomputers verbundenen externen Schaltungsanordnung in gleicher Weise wie in der Darstellung von Fig. 11 angeordnet. Daher besteht die externe Schaltungsanordnung aus den Widerständen 5 und den Schaltern 6a bis 6d, und die Elemente werden auf den hohen Pegel (H-Pegel, Vcc) vor einer Schaltoperation (Schaltbetätigung) gelegt, und jeder der Schalter 6a bis 6d ist an Masse (Massepotential) gelegt, wobei ein Anschluss des jeweiligen Schalters auf den niedrigen Pegel (L-Pegel, Vss) eingestellt wird. Bei dieser Anordnung ist zur Vereinfachung der Darstellung der Pegel Vss auf 0 V voreingestellt.
In der A/D-Wandlungsstartanforderungserzeugungsschaltung 21 wird bewertet, ob ein analoges Eingangssignal mit einem Pegel, der gleich oder niedriger als ein vorbestimmter Schwellenwert von 0,6 × Vcc ist, ein signifikantes Signal mit einem signifikanten Pegel ist. Es wird ferner das analoge Eingangssignal in den weiteren Ausführungsbeispielen in gleicher Weise bewertet. Obwohl ein analoges Eingangssignal an dem analogen Eingangsanschluss 7 empfangen und zu dem A/D-Wandler 8 gesendet wird, wird der A/D-Wandler 8 nicht betrieben, bis der A/D-Wandler ein von der A/D- Wandlungsstartanforderungserzeugungsschaltung 21 erzeugtes A/D-Wandlungsstartanforderungssignal empfängt. Das A/D- Wandlungsbeendigungssignal ADF ist eine Marke (flag) zur Angabe der Beendigung des in dem A/D-Wandler 8 durchgeführten A/D-Wandlungsvorgangs. Wird das A/D- Wandlungsbeendigungssignal ADF von dem A/D-Wandler 8 zu der Zentraleinheit über die Signalleitung 11 übertragen, dann wird eine Verzweigungsoperation wie ein Interrupt in der Zentraleinheit des Ein-Chip-Mikrocomputers 20 durchgeführt zum Empfangen digitaler Daten von dem A/D-Wandler 8.
Nachstehend werden die Wirkungsweise bzw. der Betrieb des Ein-Chip-Mikrocomputers 20 im Einzelnen beschrieben.
Wird der Schalter 6a in den EIN-Zustand geschaltet bzw. versetzt, dann wird eine Eingangsspannung Vin eines analogen Eingangssignals an dem analogen Eingangsanschluss 7 gemäß der nachfolgenden Gleichung ausgedrückt.

Vin = Vcc × 4/6
≊ 0,66 × Vcc
In diesem Fall wird in der A/D- Wandlungsstartanforderungserzeugungsschaltung 21 bewertet, dass der Pegel des analogen Eingangssignals kein signifikanter Pegel ist, da die Eingangsspannung Vin höher als der vorbestimmte Schwellenwert (0,6 × Vcc) ist, der in der A/D-Wandlungsstartanforderungserzeugungsschaltung 21 voreingestellt ist, und es wird kein A/D- Wandlungsstartanforderungssignal in der A/D- Wandlungsstartanforderungserzeugungsschaltung 21 erzeugt. Der A/D-Wandler 8 wird daher ungeachtet des Eingebens des analogen Eingangssignals an den A/D-Wandler 8 nicht betrieben.
Wird ferner der Schalter 6b in einen eingeschalteten Zustand versetzt (EIN-Zustand), dann wird eine Eingangsspannung Vin eines analogen Eingangssignals an dem analogen Eingangsanschluss 7 gemäß der folgenden Gleichung ausgedrückt.

Vin = Vcc × 2/4 = 0,5 × Vcc
Da die Eingangsspannung Vin niedriger als der vorbestimmte Schwellenwert (0,6 × Vcc) ist, wird in diesem Fall in der A/D-Wandlungsstartanforderungserzeugungsschaltung 21 bewertet, dass das analoge Eingangssignal ein signifikantes Signal mit einem signifikanten Pegel ist, und es wird in der A/D-Wandlungsstartanforderungserzeugungsschaltung 21 ein A/D-Wandlungsstartanforderungssignal erzeugt und zu dem A/D-Wandler 8 über die Signalleitung 22 gesendet. Daher wird der Betrieb des A/D-Wandlers 8 gestartet zum Umwandeln des analogen Eingangssignals in digitale Daten. Ist die A/D-Wandlung des analogen Eingangssignals in digitale Daten vollendet, dann wird ein A/D-Wandlungsbeendigungssignal ADF von dem A/D-Wandler 8 zu der Zentraleinheit über die Signalleitung 11 übertragen, und es werden mittels des Datenbus 10 in Abhängigkeit vom Empfangen des A/D- Wandlungsbeendigungssignals ADF in der Zentraleinheit die digitalen Daten von dem A/D-Wandler 8 zur Zentraleinheit ausgelesen.
Wird jeder der Schalter 6c und 6d in den eingeschalteten Zustand versetzt, dann wird in gleicher Weise eine Eingangsspannung Vin des analogen Eingangssignals am analogen Eingangsanschluss 7 einen niedrigeren Pegel als der vorbestimmte Schwellenwert aufweisen. Es wird daher bewertet, dass es sich bei dem analogen Eingangssignal um ein signifikantes Signal mit einem signifikanten Pegel handelt, es wird ein A/D-Wandlungsstartanforderungssignal von der A/D-Wandlungsstartanforderungserzeugungsschaltung 21 zu dem A/D-Wandler 8 gesendet, es wird der Betrieb des A/D-Wandlers 8 gestartet zum Umwandeln des analogen Eingangssignals in digitale Daten, und es werden die digitalen Daten von dem A/D-Wandler 8 zur Zentraleinheit ausgelesen.
In diesem Falle hängt die Eingangsspannung Vin des analogen Eingangssignals am analogen Eingangsanschluss 7 von dem Schalten bezüglich des analogen Eingangssignals ab. Die digitalen Daten DD zur Angabe des Werts der Eingangsspannung Vin jedes der analogen Eingangssignale werden somit in der Zentraleinheit überprüft, und es wird in dem Ein-Chip-Mikrocomputer 20 erkannt, welcher der Schalter 6b bis 6d in den eingeschalteten Zustand versetzt wurde.
Bei diesem Ausführungsbeispiel wird bewertet, dass ein analoges Eingangssignal, das erhalten wird durch Einstellen des Schalters 6a in den eingeschalteten Zustand, ein nicht signifikantes Signal ist, und es werden keine digitalen Daten zur Zentraleinheit gesendet. Der Schalter 6a ist beispielsweise ein Schalter für eine schnelle Wiedergabe bei einer Audiowiedergabeeinrichtung. Bei dieser Einrichtung ist eine Anweisung für eine schnelle Wiedergabefunktion nicht verfügbar, wenn keine Wiedergabefunktion durchgeführt wird. Obwohl ein Benutzer den Schalter 6a für eine schnelle Wiedergabe betätigt, wenn keine Wiedergabefunktion durchgeführt wird, wird diese Schalterbetätigung in der Einrichtung nicht beachtet. Wird dem gegenüber die Einrichtung in die Wiedergabefunktion versetzt, dann wird der Betrieb der A/D- Wandlungsstartanforderungserzeugungsschaltung 21 gesperrt bzw. angehalten und es wird die Funktion des Ein-Chip- Mikrocomputers 20 in Übereinstimmung mit derjenigen des bekannten Ein-Chip-Mikrocomputers 1 gemäß Fig. 11 gebracht. Betätigt somit ein Benutzer den Schalter 6a während der Wiedergabefunktion, dann wird das analoge Eingangssignal bezüglich des Schalters 6a mittels des A/D-Wandlers 8 in digitale Daten umgewandelt und es wird die Schnellwiedergabefunktion gemäß den digitalen Daten durchgeführt.
Ferner wird gemäß dem vorliegenden Ausführungsbeispiel die externe Schaltungsanordnung bestehend aus den Widerständen 5 und den Schaltern 6a bis 6d auf den hohen Pegel (H-Pegel) vor der Schaltoperation (Betätigung) festgelegt, und jeder der Schalter 6a bis 6d ist direkt mit Masse verbunden. In Fällen, in denen der Pegel des analogen Eingangssignals an dem analogen Eingangsanschluss 7 gleich oder niedriger als der vorbestimmte Schwellenwert ist, wird daher bewertet, dass das analoge Eingangssignal ein signifikantes Eingangssignal ist. Es kann jedoch auch verwirklicht werden, dass die externe Schaltungsanordnung bestehend aus den Widerständen 5 und den Schaltern 6a bis 6d vor der Schaltoperation auf den niedrigen Pegel (L-Pegel) gesetzt ist. In diesem Fall wird die Verbindung eines Verbindungsanschlusses der externen Schaltungsanordnung mit der Vcc-Spannungsquelle geändert zu einer Verbindung mit der Vss-Spannungsquelle, es wird die Verbindung des Verbindungsanschlusses der externen Schaltungsanordnung mit der Vss-Spannungsquelle geändert zur Verbindung mit der Vcc-Spannungsquelle, und es wird bewertet, dass das analoge Eingangssignal an dem analogen Eingangsanschluss 7 ein signifikantes Signal in den Fällen ist, dass der Pegel des analogen Eingangssignals gleich oder höher als 0,4 × Vcc ist.
Gemäß der vorstehenden Beschreibung des ersten Ausführungsbeispiels wird keine A/D-Wandlung in der A/D- Wandlungsstartanforderungserzeugungsschaltung 21 durchgeführt, wobei jedoch ein A/D- Wandlungsstartanforderungssignal zur Bezeichnung einer Marke (flag) lediglich von der A/D- Wandlungsstartanforderungserzeugungsschaltung 21 in Abhängigkeit von einem an dem analogen Eingangsanschluss 7 empfangenen analogen Eingangssignal ausgegeben wird. Daher ist die elektrische Leistungsaufnahme der A/D- Wandlungsstartanforderungserzeugungsschaltung 21 sehr niedrig. Ferner wird der Betrieb des A/D-Wandlers 8 gestartet, wenn der A/D-Wandler 8 ein in der A/D- Wandlungsstartanforderungserzeugungsschaltung 21 erzeugtes A/D-Wandlungsstartanforderungssignal empfängt, und der Betrieb des A/D-Wandlers wird unmittelbar beendet, wenn digitale Daten aus dem analogen Eingangssignal gebildet wurden. Da es daher nicht erforderlich ist, dass der A/D- Wandler 8 ständig oder intermittierend in den Betriebszustand versetzt wird zu Zwecken des Wartens auf ein an dem analogen Eingangsanschluss 7 empfangenes analoges Eingangssignal wird eine elektrische Leistungsaufnahme des A/D-Wandlers 8 erheblich vermindert. Da es ferner nicht erforderlich ist, den A/D-Wandler 8 in den Betriebszustand zum Zwecke des Wartens auf ein analoges Eingangssignal zu versetzen, ist es nicht erforderlich, ein Steuerungssignal von der Zentraleinheit (CPU) des Ein-Chip- Mikrocomputers 20 zu dem A/D-Wandler 8 zu senden, um den A/D-Wandler ständig oder intermittierend in den Betriebszustand zu versetzen. Es ist daher nicht erforderlich, die Zentraleinheit oder den Taktgenerator (Takterzeugungseinrichtung, Taktgeber) für eine Steuerung des A/D-Wandlers 8 zu betreiben, und es wird die Zentraleinheit lediglich zum Empfangen der digitalen Daten vom A/D-Wandler 8 betrieben. Die von dem A/D-Wandler 8, der A/D-Wandlungsstartanforderungserzeugungsschaltung 21, dem Taktgenerator und der Zentraleinheit des Ein-Chip- Mikrocomputers 20 aufgenommene elektrische Leistung kann daher vermindert werden.
Da ferner kein A/D-Wandlungsstartanforderungssignal von der A/D-Wandlungsstartanforderungserzeugungsschaltung 21 zu dem A/D-Wandler 8 gesendet wird, wenn ein analoges Eingangssignal mit einem nicht signifikanten Pegel am analogen Eingangsanschluss 7 empfangen wird, wird der A/D- Wandler 8 für das analoge Eingangssignal mit dem nicht signifikanten Pegel nicht betrieben, und es ist nicht erforderlich, die Zentraleinheit zum Empfangen der digitalen Daten bezüglich des analogen Eingangssignals mit dem nicht signifikanten Pegel zu betreiben. Daher kann die elektrische Leistungsaufnahme in dem A/D-Wandler 8, dem Taktgenerator und der Zentraleinheit des Ein-Chip- Mikrocomputers 20 des weiteren vermindert werden.

ZWEITES AUSFÜHRUNGSBEISPIEL

Fig. 3 zeigt eine Schaltungsdarstellung zur Veranschaulichung eines Ein-Chip-Mikrocomputers mit einem mit einer Vielzahl von analogen Eingangsanschlüssen verbundenen A/D-Wandler gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung. Die wesentlichen Elemente, die gleich denjenigen von Fig. 1 sind, sind mit denselben Bezugszeichen wie in Fig. 1 bezeichnet und eine zusätzliche Beschreibung dieser wesentlichen Elemente ist nachstehend weggelassen.
In Fig. 3 bezeichnen die Bezugszeichen 7a bis 7c eine Vielzahl von analogen Eingangsanschlüssen zum jeweiligen Empfangen eines analogen Eingangssignals mit einem Pegel, der niedriger ist als der H-Pegel von der externen Schaltungsanordnung bestehend aus den Widerständen 5 und den Schaltern 6a bis 6d.
Bezugszeichen 21a bis 21c bezeichnen eine Vielzahl von A/D- Wandlungsstartanforderungserzeugungsschaltungen, die mit den analogen Eingangsanschlüssen 7a bis 7c jeweils verbunden sind zum jeweiligen Bewerten, ob ein an dem betreffenden analogen Eingangsanschluss 7a, 7b oder 7c empfangenes analoges Eingangssignal ein signifikantes Eingangssignal mit einem signifikanten Pegel ist oder nicht, und zum Erzeugen eines A/D- Wandlungsstartanforderungssignals, das auf den H-Pegel eingestellt ist, in Abhängigkeit von der Bewertung, dass das analoge Eingangssignal ein signifikantes Signal ist.
Bezugszeichen 22a bis 22c bezeichnen eine Vielzahl von Signalleitungen. Das in der A/D- Wandlungsstartanforderungserzeugungsschaltung 21a, 21b oder 21c erzeugte A/D-Wandlungsstartanforderungssignal wird mittels der Signalleitungen 22a, 22b oder 22c gesendet (übertragen). Bezugszeichen 23 bezeichnet eine logische Summenschaltung (ODER-Schaltung, OR-Schaltung) zut Ausgabe eines A/D-Wandlungsstartsignals zur Signalleitung 22 in den Fällen, in denen das A/D-Wandlungsstartanforderungssignal, das zumindest über eine der Signalleitungen 22a bis 22c gesendet wurde, empfangen wird.
Bezugszeichen 24 bezeichnet eine Analog- Eingangssignalauswählschaltung zum Erfassen eines A/D- Wandlungsstartanforderungssignals, das von der A/D- Wandlungsstartanforderungserzeugungsschaltung 21a, 21b oder 21c ausgegeben wurde, zum Bestimmen eines analogen Eingangsanschlusses 7a, 7b oder 7c entsprechend der A/D- Wandlungsstartanforderungserzeugungsschaltung 21a, 21b oder 21c, von der das erfasste A/D- Wandlungsstartanforderungssignal ausgegeben wurde, gemäß dem erfassten A/D-Wandlungsstartanforderungssignal zum Auswählen eines an dem spezifischen analogen Eingangsanschluss empfangenen analogen Eingangssignals und Ausgeben des ausgewählten analogen Eingangssignals zu dem A/D-Wandler 8.
Nachstehend wird die Wirkungsweise des Ein-Chip- Mikrocomputers 20 im Einzelnen beschrieben.
Wird kein analoges Eingangssignal mit einem Pegel gleich oder niedriger als der vorbestimmte Schwellenwert (0,6 × Vcc) über den analogen Eingangsanschluss 7a, 7b oder 7c zu der A/D-Wandlungsstartanforderungserzeugungsschaltung 21a, 21b oder 21c gesendet, dann wird kein auf dem H-Pegel liegendes A/D-Wandlungsstartanforderungssignal von der A/D- Wandlungsstartanforderungserzeugungsschaltung 21a, 21b oder 21c zu der OR-Schaltung 23 ausgegeben. In diesem Fall wird kein auf dem H-Pegel eingestelltes A/D- Wandlungsstartanforderungssignal von der OR-Schaltung 23 zu dem A/D-Wandler 8 ausgegeben. Der A/D-Wandler 8 wird daher nicht betrieben.
Wird im Gegensatz hierzu ein analoges Eingangssignal mit einem Pegel gleich oder niedriger als der vorbestimmte Schwellenwert (0,6 × Vcc) zu einer der A/D- Wandlungsstartanforderungserzeugungsschaltungen 21a, 21b und 21c über eine der analogen Eingangsanschlüsse 7a, 7b und 7c gesendet, dann wird unmittelbar ein auf dem H-Pegel eingestelltes A/D-Wandlungsstartanforderungssignal von der betreffenden A/D- Wandlungsstartanforderungserzeugungsschaltung 21a, 21b oder 21c, in der das analoge Eingangssignal empfangen wurde, zu der OR-Schaltung 23 ausgegeben. Daher wird ein A/D- Wandlungsstartsignal auf den H-Pegel eingestellt und unmittelbar von der OR-Schaltung 23 zu dem A/D-Wandler 8 ausgegeben. Ferner wird der betreffende analoge Eingangsanschluss 7a, 7b oder 7c entsprechend der betreffenden A/D- Wandlungsstartanforderungserzeugungsschaltung 21a, 21b oder 21c unmittelbar in der Analog- Eingangssignalauswählschaltung 24 bestimmt (spezifiziert), und das an dem betreffenden analogen Eingangsanschluss 7a, 7b oder 7c empfangene analoge Eingangssignal wird zu dem A/D-Wandler 8 über die Analog- Eingangssignalauswählschaltung 24 gesendet. In dem A/D- Wandler 8 wird das analoge Eingangssignal sofort in digitale Daten in Abhängigkeit von dem A/D- Wandlungsstartsignal von der OR-Schaltung 23 umgewandelt, wird der Betrieb des A/D-Wandlers 8 nach der Erzeugung der digitalen Daten beendet und werden die digitalen Daten zur Zentraleinheit in Abhängigkeit von dem Empfangen des A/D- Wandlungsbeendigungssignals ADF in gleicher Weise wie beim ersten Ausführungsbeispiel ausgelesen.
Nachstehend wird ein Beispiel beschrieben, bei dem ein analoges Eingangssignal mit einem signifikanten Pegel an dem analogen Eingangsanschluss 7a empfangen wird.
Wird ein analoges Eingangssignal mit einem signifikanten Pegel an dem analogen Eingangsanschluss 7a empfangen, dann wird das analoge Eingangssignal unmittelbar zu der A/D- Wandlungsstartanforderungserzeugungsschaltung 21a gesendet. Da das analoge Eingangssignal einen signifikanten Pegel aufweist, wird ein auf den H-Pegel eingestelltes A/D- Wandlungsstartanforderungssignal unmittelbar in der A/D- Wandlungsstartanforderungserzeugungsschaltung 21a erzeugt und über die Signalleitung 22a zu der OR-Schaltung 23 gesendet. In der OR-Schaltung 23 wird ein auf den H-Pegel eingestelltes A/D-Wandlungsstartsignal unmittelbar ausgegeben, da das auf den H-Pegel eingestelltes Signal empfangen wurde. In dem A/D-Wandler 8 wird über die Signalleitung 22 das A/D-Wandlungsstartsignal empfangen, das von der OR-Schaltung 23 ausgegeben wurde. Ferner wird das mittels der Signalleitung 22a gesendete A/D- Wandlungsstartanforderungssignal in der Analog- Eingangssignalauswählschaltung 24 unmittelbar erfasst, es wird der analoge Eingangsanschluss 7a entsprechend der A/D- Wandlungsstartanforderungserzeugungsschaltung 21a, in der das erfasste A/D-Wandlungsstartanforderungssignal erzeugt wurde unmittelbar in der Analog- Eingangssignalauswählschaltung 24 bestimmt und es wird das an dem analogen Eingangsanschluss 7a empfangene analoge Eingangssignal unmittelbar ausgewählt und über die Analog- Eingangssignalauswählschaltung 24 zu dem A/D-Wandler 8 gesendet.
In dem A/D-Wandler 8 wird das empfangene analoge Eingangssignal unmittelbar in digitale Daten in Abhängigkeit von dem A/D-Wandlungsstartanforderungssignal, das von der OR-Schaltung 23 gesendet wurde, umgewandelt. Nach der A/D-Wandlung wird ein A/D- Wandlungsbeendigungssignal ADF von dem A/D-Wandler 8 zur Zentraleinheit gesendet und die digitalen Daten werden von dem A/D-Wandler zur Zentraleinheit in Abhängigkeit von dem A/D-Wandlungsbeendigungssignal ADF ausgelesen.
Da die mit den Eingangsanschlüssen 7a bis 7c verbundene externe Schaltungsanordnung in dem vorliegenden Ausführungsbeispiel vor der Schaltoperation (Schaltbetätigung) auf einen H-Pegel festgelegt ist, wird das analoge Eingangssignal mit einem Pegel gleich oder kleiner als der vorbestimmte Schwellenwert (von beispielsweise 0,6 × Vcc) als ein signifikantes Signal bewertet. Es ist hierbei jedoch auch anwendbar, dass das analoge Eingangssignal einen Pegel gleich oder höher als ein vorbestimmter Schwellenwert (von beispielsweise 0,4 × Vcc) aufweist und als ein signifikantes durch Einstellen der externen Schaltungsanordnung auf den L-Pegel vor der Schaltoperation Signal bewertet wird.
Gemäß der vorstehenden Beschreibung des zweiten Ausführungsbeispiels wird bei dem Empfangen eines analogen Eingangssignals mit einem signifikanten Pegel an einem der analogen Eingangsanschlüsse 7a bis 7c der analoge Eingangsanschluss 7a, 7b oder 7c, bei dem das analoge Eingangssignal empfangen wurde, korrekt mittels der Analog- Eingangssignalauswählschaltung 24 bestimmt (spezifiziert), es wird das analoge Eingangssignal unmittelbar von dem spezifizierten analogen Eingangsanschluss zu dem A/D- Wandler 8 gesendet und es wird ein A/D-Wandlungsstartsignal unmittelbar zu dem A/D-Wandler 8 in Abhängigkeit von dem analogen Eingangssignal gesendet. Obwohl der Ein-Chip- Mikrocomputer 20 eine Vielzahl von Eingangsanschlüssen 7a bis 7c aufweist, die jeweils mit externen Schaltungsanordnungen verbunden sind, kann daher der analoge Eingangsanschluss, an dem ein analoges Eingangssignal mit einem signifikanten Pegel empfangen wurde, in korrekter Weise und unmittelbar bestimmt werden, und das analoge Eingangssignal kann in verlässlicher Weise in digitale Daten umgewandelt werden.
In gleicher Weise wie bei dem ersten Ausführungsbeispiel kann die elektrische Leistungsaufnahme in dem Ein-Chip- Mikrocomputer 20 vermindert werden.
Bei dem zweiten Ausführungsbeispiel wird beispielsweise der analoge Eingangsanschluss, bei dem ein analoges Eingangssignal mit einem signifikanten Pegel empfangen wird, in der Zentraleinheit des Ein-Chip-Mikrocomputers 20 gemäß den digitalen Daten zur Angabe eines Pegels des analogen Eingangssignals erkannt.

DRITTES AUSFÜHRUNGSBEISPIEL

In dem zweiten Ausführungsbeispiel wird eine Vielzahl von analogen Eingangssignalen mit signifikanten Pegeln nacheinander an den analogen Eingangsanschlüssen empfangen. Im Gegensatz dazu werden gemäß einem dritten Ausführungsbeispiel eine Vielzahl von analogen Eingangssignalen mit signifikanten Pegeln jeweils gleichzeitig an einer Vielzahl von analogen Eingangsanschlüssen empfangen.
Fig. 4 zeigt eine Schaltungsdarstellung zur Veranschaulichung eines Ein-Chip-Mikrocomputers mit einem mit einer Vielzahl von analogen Eingangsanschlüssen verbundenen A/D-Wandler gemäß einem dritten Ausführungsbeispiel der vorliegenden Erfindung. Die wesentlichen Elemente, die die gleichen sind wie diejenigen von Fig. 3 sind mit denselben Bezugszeichen wie die in Fig. 3 dargestellten Elemente bezeichnet, und eine zusätzliche Beschreibung dieser Elemente ist weggelassen.
In Fig. 4 bezeichnet Bezugszeichen 21d eine A/D- Wandlungsstartanforderungserzeugungsschaltung mit einer oberen Priorität zum Bewerten, ob ein an dem analogen Eingangsanschluss 7a empfangenes analoges Eingangssignal einen signifikanten Pegel aufweist oder nicht, zum Erzeugen eines A/D-Wandlungsstartanforderungssignals, das auf den H- Pegel eingestellt ist, in Abhängigkeit von dem analogen Eingangssignal, das mit einem signifikanten Pegel bewertet wurde, zum Ausgeben des A/D- Wandlungsstartanforderungssignals zu einem OR-Gatter 23, und Ausgeben des A/D-Wandlungsstartanforderungssignals zu anderen A/D-Wandlungsstartanforderungserzeugungsschaltungen als ein Signalerzeugungssperrsignal. Das Signalerzeugungssperrsignal gibt an, dass eine A/D- Wandlungsstartanforderungserzeugungsschaltung, die das Signalerzeugungssperrsignal empfängt, bezüglich der Erzeugung eines A/D-Wandlungsstartanforderungssignals gesperrt ist.
Bezugszeichen 21e bezeichnet eine A/D- Wandlungsstartanforderungserzeugungsschaltung mit einer mittleren Priorität zum Bewerten, ob ein an dem analogen Eingangsanschluss 7b empfangenes analoges Eingangssignal ein signifikantes Signal mit einem signifikanten Pegel ist oder nicht, zum Erzeugen eines A/D- Wandlungsstartanforderungssignals, das auf den H-Pegel eingestellt ist, in Abhängigkeit davon, dass das analoge Eingangssignal mit einem signifikanten Pegel in dem Fall bewertet wurde, dass kein Signalerzeugungssperrsignal von der A/D-Wandlungsstartanforderungserzeugungsschaltung 21d empfangen wurde, zum Ausgeben des A/D- Wandlungsstartanforderungssignals zu dem OR-Gatter 23, und zum Ausgeben des A/D-Wandlungsstartanforderungssignals zu dem A/D-Wandlungsstartanforderungserzeugungsschaltungen, die nicht die A/D- Wandlungsstartanforderungserzeugungsschaltung 21d sind, als ein Signalerzeugungssperrsignal.
Bezugszeichen 21f bezeichnet eine A/D- Wandlungsstartanforderungserzeugungsschaltung mit einer niedrigsten Priorität zum Bewerten, ob ein an dem analogen Eingangsanschluss 7c eingegebenes analoges Eingangssignal ein signifikantes Signal mit einem signifikanten Pegel ist oder nicht, und zum Erzeugen eines A/D- Wandlungsstartanforderungssignals, das auf den H-Pegel eingestellt ist, in Abhängigkeit von der Bewertung, dass das analoge Eingangssignal einen signifikanten Pegel aufweist, in den Fällen, in denen kein Signalerzeugungssperrsignal von den A/D- Wandlungsstartanforderungserzeugungsschaltungen 21d oder 21e empfangen wurde.
Nachstehend wird die Wirkungsweise des Ein-Chip- Mikrocomputers 20 im Einzelnen beschrieben.
In den Fällen, in denen analoge Eingangssignale mit signifikanten Pegeln gleichzeitig an den analogen Eingangsanschlüssen 7a und 7b (oder 7a und 7c) jeweils empfangen werden, werden die analogen Eingangssignale unmittelbar zu den A/D- Wandlungsstartanforderungserzeugungsschaltungen 21d und 21e (oder 21d und 21f) gesendet. Da das an der A/D- Wandlungsstartanforderungserzeugungsschaltung 21d empfangene analoge Eingangssignal einen signifikanten Pegel aufweist, wird ein auf den H-Pegel eingestelltes A/D- Wandlungsstartanforderungssignal unmittelbar in der A/D- Wandlungsstartanforderungserzeugungsschaltung 21d erzeugt und wird zu der OR-Schaltung 23 über die Signalleitung 22a übertragen, und es wird ein A/D-Wandlungsstartsignal unmittelbar von der OR-Schaltung 23 zu dem A/D-Wandler 8 übertragen. Ferner wird das A/D- Wandlungsstartanforderungssignal der A/D- Wandlungsstartanforderungserzeugungsschaltung 21 zu den A/D-Wandlungsstartanforderungserzeugungsschaltungen 21e und 21f als Signalerzeugungssperrsignal übertragen.
In der A/D-Wandlungsstartanforderungserzeugungsschaltung 21e (oder 21f), wird die Erzeugung eines A/D- Wandlungsstartanforderungserzeugungssignals gesperrt, da das Signalerzeugungssperrsignal von der A/D- Wandlungsstartanforderungserzeugungsschaltung 21d empfangen wurde, obwohl das analoge Eingangssignal mit einem signifikanten Pegel durch den analogen Eingangsanschluss 7b (oder 7c) empfangen wird. Es wird daher von der A/D- Wandlungsstartanforderungserzeugungsschaltung 21e (oder 21f) kein A/D-Wandlungsstartanforderungssignal zu der Signalleitung 22b (oder 22c) ausgegeben.
Ferner wird das über die Signalleitung 22a gesendete A/D- Wandlungsstartanforderungssignal unmittelbar in der Analog- Eingangssignalauswählschaltung 24 erfasst, wird der analoge Eingangsanschluss 7a entsprechend der A/D- Wandlungsstartanforderungserzeugungsschaltung 21d, in der das erfasste A/D-Wandlungsstartanforderungssignal erzeugt wird, unmittelbar in der Analog- Eingangssignalauswählschaltung 24 bestimmt, und wird das an dem analogen Eingangsanschluss 7a empfangene analoge Eingangssignal unmittelbar zu dem A/D-Wandler 8 über die Analog-Eingangssignalauswählschaltung 24 gesendet. Da in diesem Fall kein A/D-Wandlungsstartanforderungssignal über die Signalleitungen 22b oder 22c übertragen wurde, obwohl die analogen Eingangssignale mit signifikanten Pegeln gleichzeitig jeweils an den analogen Eingangsanschlüssen 7a und 7b (oder 7a und 7c) empfangen wurden, kann der analoge Eingangsanschluss 7a in korrekter Weise durch die Analog- Eingangssignalauswählschaltung 24 bestimmt (spezifiziert) werden.
In den Fällen, in denen analoge Eingangssignale mit signifikanten Pegeln gleichzeitig jeweils an den analogen Eingangsanschlüssen 7b und 7c empfangen werden, werden die analogen Eingangssignale unmittelbar zu den A/D- Wandlungsstartanforderungserzeugungsschaltungen 21e und 21f übertragen. Da das an der A/D- Wandlungsstartanforderungserzeugungsschaltung 21e empfangene analoge Eingangssignal einen signifikanten Pegel aufweist und da kein Signalerzeugungssperrsignal der A/D- Wandlungsstartanforderungserzeugungsschaltung 21d durch die A/D-Wandlungsstartanforderungserzeugungsschaltung 21e empfangen wurde, wird in der A/D- Wandlungsstartanforderungserzeugungsschaltung 21e unmittelbar ein auf den H-Pegel eingestelltes A/D- Wandlungsstartanforderungssignal erzeugt und wird zu der OR-Schaltung 23 mittels der Signalleitung 22a übertragen und es wird ein A/D-Wandlungsstartsignal unmittelbar von der OR-Schaltung 23 zu dem A/D-Wandler 8 übertragen. Ferner wird das A/D-Wandlungsstartanforderungssignal der A/D- Wandlungsstartanforderungserzeugungsschaltung 21e zu der A/D-Wandlungsstartanforderungserzeugungsschaltung 21f als ein Signalerzeugungssperrsignal gesendet.
In der A/D-Wandlungsstartanforderungserzeugungsschaltung 21f wird das Signalerzeugungssperrsignal von der A/D- Wandlungsstartanforderungserzeugungsschaltung 21e empfangen und es wird die Erzeugung eines A/D- Wandlungsstartanforderungssignals gesperrt, obwohl das analoge Eingangssignal mit einem signifikanten Pegel an dem analogen Eingangsanschluss 7c empfangen wird. Es wird daher kein A/D-Wandlungsstartanforderungssignal von der A/D- Wandlungsstartanforderungserzeugungsschaltung 21f zu der Signalleitung 22c ausgegeben.
Ferner wird das mittels der Signalleitung 22b übertragene A/D-Wandlungsstartanforderungssignal unmittelbar in der Analog-Eingangssignalauswählschaltung 24 erfasst, wird der analoge Eingangsanschluss 7b entsprechend der A/D- Wandlungsstartanforderungserzeugungsschaltung 21e, in der das erfasste A/D-Wandlungsstartanforderungssignal erzeugt wurde, unmittelbar in der Analog- Eingangssignalauswählschaltung 24 bestimmt, und es wird das an dem analogen Eingangsanschluss 7b empfangene analoge Eingangssignal unmittelbar über die Analog- Eingangssignalauswählschaltung 24 dem A/D-Wandler 8 zugeführt. Da in diesem Fall kein A/D- Wandlungsstartanforderungssignal über die Signalleitungen 22a oder 22c übertragen wurde, obwohl die analogen Eingangssignale mit signifikanten Pegeln gleichzeitig jeweils an den analogen Eingangsanschlüssen 7b und 7c empfangen wurden, kann der analoge Eingangsanschluss 7b in korrekter Weise in der Analog- Eingangssignalauswählschaltung 24 bestimmt werden.
In den Fällen, in denen analoge Eingangssignale mit signifikanten Pegeln gleichzeitig an den analogen Eingangsanschlüssen 7a, 7b und 7c jeweils empfangen werden, werden ferner die analogen Eingangssignale unmittelbar zu den A/D-Wandlungsstartanforderungserzeugungsschaltungen 21d, 21e und 21f gesendet. Da das an der A/D- Wandlungsstartanforderungserzeugungsschaltung 21d empfangene analoge Eingangssignal einen signifikanten Pegel aufweist, wird ein auf den H-Pegel gesetztes A/D- Wandlungsstartanforderungssignal unmittelbar in der A/D- Wandlungsstartanforderungserzeugungsschaltung 21d erzeugt und zur OR-Schaltung 23 über die Signalleitung 22 übertragen, und es wird ein A/D-Wandlungsstartsignal unmittelbar von der OR-Schaltung 23 zu dem A/D-Wandler 8 übertragen. Ferner wird das in der A/D- Wandlungsstartanforderungserzeugungsschaltung 21d erzeugte A/D-Wandlungsstartanforderungssignal zu den A/D- Wandlungsstartanforderungserzeugungsschaltungen 21e und 21f als ein Signalerzeugungssperrsignal übertragen.
In jeder der A/D- Wandlungsstartanforderungserzeugungsschaltungen 21e und 21f wird die Erzeugung eines A/D- Wandlungsstartanforderungssignals gesperrt, da das Signalerzeugungssperrsignal von der A/D- Wandlungsstartanforderungserzeugungsschaltung 21d empfangen wurde, obwohl über den analogen Eingangsanschluss 7b (oder 7c) ein analoges Eingangssignal mit einem signifikanten Pegel empfangen wurde. Es wird daher kein A/D- Wandlungsstartanforderungssignal von der A/D- Wandlungsstartanforderungserzeugungsschaltung 21e oder 21f zu der Signalleitung 22b oder 22c ausgegeben.
Das über die Signalleitung 22a übertragene A/D- Wandlungsstartanforderungssignal wird unmittelbar in der Analog-Eingangssignalauswählschaltung 24 erfasst, der analoge Eingangsanschluss 7a entsprechend der A/D- Wandlungsstartanforderungserzeugungsschaltung 21d, in der das erfasste A/D-Wandlungsstartanforderungssignal erzeugt wird, wird unmittelbar in der Analog- Eingangssignalauswählschaltung 24 bestimmt, und es wird das an dem analogen Eingangsanschluss 7a empfangene analoge Eingangssignal unmittelbar über die Analog- Eingangssignalauswählschaltung 24 zu dem A/D-Wandler 8 gesendet. Da in diesem Fall kein A/D- Wandlungsstartanforderungssignal über die Signalleitung 22b oder 22c übertragen wurde, obwohl die analogen Ausgangssignale mit signifikanten Pegeln gleichzeitig jeweils an den analogen Eingangsanschlüssen 7a, 7b und 7c empfangen wurden, kann der analoge Eingangsanschluss 7a in korrekter Weise in der Analog- Eingangssignalauswählschaltung 24 bestimmt werden.
Zusammengefasst weisen die A/D- Wandlungsstartanforderungserzeugungsschaltungen 21d, 21e und 21f Prioritäten auf, wobei das an dem analogen Eingangsanschluss 7a entsprechend der A/D- Wandlungsstartanforderungserzeugungsschaltung 21d empfangene analoge Eingangssignal mit einem signifikanten Pegel Priorität hat vor dem analogen Eingangssignal mit einem signifikanten Pegel, das an dem analogen Eingangsanschluss 7b entsprechend dem A/D- Wandlungsstartanforderungserzeugungsschaltung 21e empfangen wurde, und das an dem analogen Eingangsanschluss 7b entsprechend der A/D- Wandlungsstartanforderungserzeugungsschaltung 21e empfangene analoge Eingangssignal mit einem signifikanten Pegel hat Priorität gegenüber dem analogen Eingangssignal mit einem signifikanten Pegel, das an dem analogen Eingangsanschluss 7c entsprechend der A/D- Wandlungsstartanforderungserzeugungsschaltung 21f empfangen wurde. In Fällen, in denen eine Vielzahl von analogen Eingangssignalen mit signifikanten Pegeln an einer Vielzahl von analogen Eingangsanschlüssen entsprechend einer Vielzahl von bestimmten A/D- Wandlungsstartanforderungserzeugungsschaltungen empfangen werden, wird lediglich das analoge Eingangssignal, das an dem analogen Eingangsanschluss entsprechend der bestimmten A/D-Wandlungsstartanforderungserzeugungsschaltung mit der obersten Priorität empfangen wurde, in digitale Daten in dem A/D-Wandler 8 umgewandelt.
Gemäß der vorstehenden Beschreibung kann das analoge Eingangssignal, das an dem analogen Eingangsanschluss entsprechend der A/D- Wandlungsstartanforderungserzeugungsschaltung mit der höchsten Priorität empfangen wurde, korrekt und unmittelbar erkannt und in digitale Daten umgewandelt werden, obwohl eine Vielzahl von analogen Eingangssignalen mit signifikanten Pegeln gleichzeitig jeweils an der Vielzahl der analogen Eingangsanschlüsse empfangen wurde.
In gleicher Weise wie beim ersten Ausführungsbeispiel kann die elektrische Leistungsaufnahme des Ein-Chip- Mikrocomputers 20 vermindert werden.
Fig. 5 zeigt eine Schaltungsdarstellung zur Veranschaulichung eines Ein-Chip-Mikrocomputers mit einem mit einer Vielzahl von analogen Eingangsanschlüssen verbundenen A/D-Wandler gemäß einer ersten Abwandlung des dritten Ausführungsbeispiels der vorliegenden Erfindung. In einer ersten Abwandlung des dritten Ausführungsbeispiels wird eine Vielzahl von analogen Eingangssignalen mit signifikanten Pegeln nacheinander an den analogen Eingangsanschlüssen in gleicher Weise wie beim zweiten Ausführungsbeispiel empfangen.
Die wesentlichen Elemente, die gleich den in Fig. 3 gezeigten Elementen sind, werden mit denselben Bezugszeichen wie diejenigen in Fig. 3 bezeichnet, und eine weitere Beschreibung dieser Elemente ist weggelassen.
In Fig. 5 bezeichnen Bezugszeichen 21g bis 21i eine Vielzahl von A/D- Wandlungsstartanforderungserzeugungsschaltungen, die jeweils mit den analogen Eingangsanschlüssen 7a bis 7c verbunden sind zum jeweiligen Bewerten, ob ein an dem entsprechenden analogen Eingangsanschluss 7a, 7b oder 7c empfangenes analoges Eingangssignal ein signifikantes Signal mit einem signifikanten Pegel ist oder nicht, zum Erzeugen eines auf den H-Pegel eingestellten A/D- Wandlungsstartanforderungssignals in Abhängigkeit davon, dass das analoge Eingangssignal als ein signifikantes Signal bewertet wurde, in den Fällen, in denen kein Signalerzeugungssperrsignal von den anderen A/D- Wandlungsstartanforderungserzeugungsschaltungen erhalten wurde, zum Ausgeben des A/D- Wandlungsstartanforderungssignals zu der OR-Schaltung 23, und zum Ausgeben des A/D-Wandlungsstartanforderungssignals an die anderen A/D- Wandlungsstartanforderungserzeugungsschaltungen als ein Signalerzeugungssperrsignal.
Die Wirkungsweise des Ein-Chip-Mikrocomputers 20 wird nachstehend im Einzelnen beschrieben.
In den Fällen, in denen ein analoges Eingangssignal mit einem signifikanten Pegel als erstes bei dem analogen Eingangsanschluss 7a (oder 7b oder 7c) aus einer Vielzahl von analogen Eingangssignalen empfangen wurde, die an den analogen Eingangsanschlüssen 7a, 7b und 7c empfangen wurden, wird das analoge Eingangssignal unmittelbar zu der A/D-Wandlungsstartanforderungserzeugungsschaltung 21g (oder 21h oder 21i) gesendet. Da das analoge Eingangssignal einen signifikanten Pegel aufweist und da kein Signalerzeugungssperrsignal an der A/D- Wandlungsstartanforderungserzeugungsschaltung 21g (oder 21h oder 21i) empfangen wurde, wird ein auf den H-Pegel eingestelltes A/D-Wandlungsstartanforderungssignal unmittelbar in der A/D- Wandlungsstartanforderungserzeugungsschaltung 21g (oder 21h oder 21i) erzeugt. Das A/D-Wandlungsstartanforderungssignal wird zu der OR-Schaltung 23 über die Signalleitung 22a (oder 22b oder 22c) übertragen, und ein A/D- Wandlungsstartsignal wird unmittelbar von der OR-Schaltung 23 zu dem A/D-Wandler 8 gesendet. Das A/D- Wandlungsstartanforderungssignal der A/D- Wandlungsstartanforderungserzeugungsschaltung 21g (oder 21h oder 21i) wird als ein Signalerzeugungssperrsignal zu den anderen A/D-Wandlungsstartanforderungserzeugungsschaltungen 21h oder 21i (oder 21g und 21i, oder 21g und 21h) gesendet.
Obwohl ein analoges Eingangssignal mit einem signifikanten Pegel durch den entsprechenden analogen Eingangsanschluss nach dem Empfangen des frühesten analogen Eingangssignals in der A/D-Wandlungsstartanforderungserzeugungsschaltung 21g (oder 21h oder 21i) empfangen wurde, wird in diesem Fall in jeder der A/D- Wandlungsstartanforderungserzeugungsschaltungen 21h und 21i (oder 21g und 21i, oder 21g und 21h) kein A/D- Wandlungsstartanforderungssignal erzeugt, da das Signalerzeugungssperrsignal bereits von der A/D- Wandlungsstartanforderungserzeugungsschaltung 21g (oder 21h oder 21i) empfangen wurde.
Ferner wird das durch die Signalleitung 22a (oder 22b oder 22c) übertragene A/D-Umwandlungsstartanforderungssignal unmittelbar in der Analog-Eingangssignalauswählschaltung 24 erfasst, wird der analoge Eingangsanschluss 7a (oder 7b oder 7c) entsprechend der A/D- Wandlungsstartanforderungserzeugungsschaltung 21g (oder 21h oder 21i), in der das erfasste A/D- Wandlungsstartanforderungssignal erzeugt wurde, unmittelbar in der Analog-Eingangssignalauswählschaltung 24 bestimmt und es wird das an dem analogen Eingangsanschluss 7a (oder 7b oder 7c) empfangene analoge Eingangssignal unmittelbar mittels der Analog-Eingangssignalauswählschaltung 24 zu dem A/D-Wandler 8 gesendet. Da kein A/D- Wandlungsstartanforderungssignal durch die Signalleitungen 22b oder 22c (oder 22a oder 22c, oder 22a oder 22b) übertragen wurde, wird in diesem Fall der analoge Eingangsanschluss 7a (oder 7b oder 7c) ferner in der Analog-Eingangssignalauswählschaltung 24 in genauer Weise spezifiziert.
Obwohl somit eine Vielzahl von analogen Eingangssignalen mit signifikanten Pegeln nacheinander an der Vielzahl der analogen Eingangsanschlüsse 7a bis 7c empfangen wurden, wird das aus den empfangenen analogen Eingangssignalen am frühesten empfangene analoge Eingangssignal in digitale Daten in dem A/D-Wandler 8 umgewandelt.
Wurden die analogen Eingangssignale in digitale Daten in dem A/D-Wandler 8 umgewandelt, dann werden die digitalen Daten zur Zentraleinheit des Ein-Chip-Mikrocomputers 20 in der gleichen Weise wie beim ersten Ausführungsbeispiel gesendet, und es wird die Ausgabe des Signalerzeugungssperrsignals von der A/D- Wandlungsstartanforderungserzeugungsschaltung 21g (oder 21h oder 21i) zu den A/D- Wandlungsstartanforderungserzeugungsschaltungen 21h und 21i (oder 21g und 21i, oder 21g und 21h) beendet. Wird somit ein analoges Eingangssignal mit einem signifikanten Pegel in den A/D-Wandlungsstartanforderungserzeugungsschaltungen 21g, 21h oder 21i über die analogen Eingangsanschlüsse 7a, 7b oder 7c empfangen, dann kann das analoge Eingangssignal in dem A/D-Wandler 8 in digitale Daten umgewandelt werden.
Bei der ersten Abwandlung des dritten Ausführungsbeispiels kann das spezifische analoge Eingangssignal, das als erstes aus den analogen Eingangssignalen empfangen wurde, korrekt und unmittelbar erkannt und in digitale Daten umgewandelt werden, obwohl eine Vielzahl von analogen Eingangssignalen mit signifikanten Pegeln nacheinander an einer Vielzahl von analogen Eingangsanschlüssen jeweils empfangen wurde.
In der ersten Abwandlung des dritten Ausführungsbeispiels wird die Ausgabe des Signalerzeugungssperrsignals durch die A/D-Wandlungsstartanforderungserzeugungsschaltung 21g (oder 21h oder 21i) zu den anderen A/D- Wandlungsstartanforderungserzeugungsschaltungen 21h und 21i (oder 21g und 21i oder 21g und 21h) nach dem Senden der digitalen Daten von dem A/D-Wandler 8 zu der Zentraleinheit des Ein-Chip-Mikrocomputers 20 beendet. Es ist jedoch auch möglich, dass eine A/D- Wandlungsstartanforderungserzeugungsschaltung, die am frühesten ein analoges Eingangssignal mit einem signifikanten Pegel empfängt, die Ausgabe des Signalerzeugungssperrsignals zu den anderen A/D- Wandlungsstartanforderungserzeugungsschaltungen aufrecht erhält. Nach dem frühesten Empfangen des analogen Eingangssignals an der A/D- Wandlungsstartanforderungserzeugungsschaltung 21g (oder 21h oder 21i) wird in diesem Fall kein analoges Eingangssignal, das an dem analogen Eingangsanschluss 7b oder 7c (oder 7a oder 7c, oder 7a oder 7b) empfangen wurde, in digitale Daten umgewandelt. Es ist ferner möglich, dass eine A/D- Wandlungsstartanforderungserzeugungsschaltung, die am frühesten ein analoges Eingangssignal mit einem signifikanten Pegel empfängt, die Ausgabe des Signalerzeugungssperrsignals zu den anderen A/D- Wandlungsstartanforderungserzeugungsschaltungen während einer vorbestimmten Zeitdauer aufrecht erhält.
Fig. 6 zeigt eine Schaltungsdarstellung eines Ein-Chip- Mikrocomputers mit einem mit einer Vielzahl von analogen Eingangsanschlüssen verbundenen A/D-Wandler gemäß einer zweiten Abwandlung des dritten Ausführungsbeispiels der vorliegenden Erfindung. In der zweiten Abwandlung des dritten Ausführungsbeispiels wird eine Vielzahl von analogen Eingangssignalen mit signifikanten Pegeln gleichzeitig oder nacheinander an den analogen Eingangsanschlüssen empfangen.
Die wesentlichen Elemente, die die gleichen sind wie diejenigen gemäß der Darstellung in Fig. 3, sind mittels derselben Bezugszeichen wie in der Darstellung von Fig. 3 bezeichnet, und eine zusätzliche Beschreibung dieser wesentlichen Elemente ist weggelassen.
In Fig. 6 bezeichnet Bezugszeichen 24 eine Analog- Eingangssignalauswählschaltung zur Erfassung eines A/D- Wandlungsstartanforderungssignals, das von jeder der A/D- Wandlungsstartanforderungserzeugungsschaltungen 21a, 21b und 21c ausgegeben wird zum Ausgeben eines auf den L-Pegel eingestellten A/D-Wandlungsstartunterbrechungssignals in den Fällen, in denen zwei A/D- Wandlungsstartanforderungssignale oder mehrere Signale gleichzeitig erfasst werden, zum Spezifizieren des analogen Eingangsanschlusses 7a, 7b oder 7c entsprechend der A/D- Wandlungsstartanforderungserzeugungsschaltung 21a, 21b oder 21c, von der das erfasste A/D- Wandlungsstartanforderungssignal ausgegeben wurde, in den Fällen, in denen lediglich ein A/D- Wandlungsstartanforderungssignal erfasst wurde, zum Ausgeben eines auf den H-Pegel gesetzten A/D- Wandlungsstartfreigabesignals in Fällen, in denen lediglich ein A/D-Wandlungsstartanforderungssignal erfasst wurde, und zum Ausgeben eines an dem spezifizierten analogen Eingangsanschluss empfangenen analogen Eingangssignals zu dem A/D-Wandler 8.
Bezugszeichen 26 bezeichnet eine logische Multiplizierschaltung (AND-Schaltung) zum Ausgeben eines A/D-Wandlungsstartsignals zu dem A/D-Wandler 8 über die Signalleitung 22 in den Fällen, in denen sowohl ein von der OR-Schaltung 23 auf dem H-Pegel liegendes A/D- Wandlungsanforderungssignal als auch ein von der Analog- Eingangssignalauswählschaltung 24a ausgegebenes A/D- Wandlungsstartfreigabesignal empfangen wird.
Bezugszeichen 25 bezeichnet eine Signalleitung, mittels der das A/D-Wandlungsstartunterbrechungssignal oder das A/D- Wandlungsstartfreigabesignal von der Analog- Eingangssignalauswählschaltung 24a zu der AND-Schaltung 26 gesendet wird.
Die Wirkungsweise des Ein-Chip-Mikrocomputers 20 wird nachstehend im Einzelnen beschrieben.
In Fällen, in denen eine Vielzahl von analogen Eingangssignalen, die gleichzeitig an zwei oder mehreren der analogen Eingangsanschlüsse 7a bis 7c empfangen wurden, jeweils in zwei der A/D- Wandlungsstartanforderungserzeugungsschaltungen 21a, 21b oder 21c oder mehreren Schaltungen eingegeben werden, wird jeweils eine Vielzahl auf den H-Pegel liegender A/D- Wandlungsstartanforderungssignale von den beiden der A/D- Wandlungsstartanforderungserzeugungsschaltungen 21a, 21b und 21c oder mehrerer Schaltungen ausgegeben und in die OR- Schaltung 23 eingegeben. Daher wird ein A/D- Wandlungsanforderungssignal, das auf den H-Pegel eingestellt ist, von der OR-Schaltung 23 zu der AND- Schaltung 26 gesendet.
Ferner werden die von den beiden der A/D- Wandlungsstartanforderungserzeugungsschaltungen 21a, 21b oder 21c ausgegebenen A/D-Wandlungsstartanforderungssignale in der Analog-Eingangssignalauswählschaltung 24a erfasst. Da die Anzahl der erfassten A/D- Wandlungsstartanforderungssignale größer ist als eins, wird ein auf den L-Pegel eingestelltes A/D- Wandlungsstartunterbrechungssignal von der Analog- Eingangssignalauswählschaltung 24 zu der AND-Schaltung 26 über die Signalleitung 25 gesendet zur Verhinderung, dass die AND-Schaltung 26 ein auf dem H-Pegel liegendes A/D- Wandlungsstartsignal ausgibt. Daher wird kein A/D- Wandlungsstartsignal von der AND-Schaltung 26 zu dem A/D- Wandler 8 gesendet. Im Ergebnis wird der A/D-Wandler 8 nicht betrieben. Somit werden die an den beiden der analogen Eingangsanschlüsse 7a bis 7c oder den mehreren Anschlüsse empfangenen analogen Eingangssignale nicht verwertet.
In Fällen, in denen ein an einem analogen Eingangsanschluss 7a, 7b oder 7c empfangenes analoges Eingangssignal einer der A/D-Wandlungsstartanforderungserzeugungsschaltungen 21a, 21b oder 21c zugeführt wird, wird ein auf dem H-Pegel liegendes A/D-Wandlungsstartanforderungssignal durch die A/D-Wandlungsstartanforderungserzeugungsschaltung 21a, 21b oder 21c ausgegeben und wird der OR-Schaltung 23 zugeführt. Somit wird ein auf den H-Pegel eingestelltes A/D- Wandlungsanforderungssignal von der OR-Schaltung 23 zu der AND-Schaltung 26 gesendet. In der Analog- Eingangssignalauswählschaltung 24a wird ferner das von der A/D-Wandlungsstartanforderungserzeugungsschaltung 21a, 21b oder 21c ausgegebene A/D-Wandlungsstartanforderungssignal erfasst. Da lediglich ein A/D- Wandlungsstartanforderungssignal in der Analog- Eingangssignalauswählschaltung 24a erfasst wird, wird ein auf den H-Pegel eingestelltes A/D- Wandlungsstartfreigabesignal von der Analog- Eingangssignalauswählschaltung 24a zu der AND-Schaltung 26 über die Signalleitung 25 übertragen, wobei der AND- Schaltung 26 die Ausgabe eines auf den H-Pegel eingestellten A/D-Wandlungsstartsignals erlaubt wird. Daher wird das auf den H-Pegel eingestellte A/D- Wandlungsstartsignal von der AND-Schaltung 26 zu dem A/D- Wandler 8 übertragen.
Der analoge Eingangsanschluss 7a, 7b oder 7c entsprechend der A/D-Wandlungsstartanforderungserzeugungsschaltung 21a, 21b oder 21c, in der das erfasste A/D- Wandlungsstartanforderungssignal erzeugt wird, wird unmittelbar in der Analog-Eingangssignalauswählschaltung 24a in gleicher Weise wie bei dem zweiten Ausführungsbeispiel bestimmt, und das an dem analogen Eingangsanschluss 7a, 7b oder 7c empfangene analoge Eingangssignal wird dem A/D-Wandler 8 über die Analog- Eingangssignalauswählschaltung 24a zugeführt.
Der Betrieb des A/D-Wandlers 8 wird somit gestartet und das analoge Eingangssignal wird in digitale Daten in gleicher Weise wie beim zweiten Ausführungsbeispiel umgewandelt.
Gemäß der vorstehenden Beschreibung der zweiten Abwandlung des dritten Ausführungsbeispiels wird der A/D-Wandler 8 in den Fällen nicht betrieben, bei denen eine Vielzahl von analogen Eingangssignalen gleichzeitig an den zwei der analogen Eingangsanschlüsse 7a bis 7c oder den mehreren Anschlüssen empfangen werden, und es wird der Betrieb des A/D-Wandlers 8 in den Fällen gestartet, in denen lediglich ein analoges Eingangssignal an dem analogen Eingangsanschluss 7a, 7b oder 7c empfangen wird. Somit wird eine fehlerhafte Auswahl eines analogen Eingangssignals aus einer Vielzahl von analogen Eingangssignalen verhindert und es kann die A/D-Wandlung lediglich für das korrekt erkannte analoge Eingangssignal durchgeführt werden.

VIERTES AUSFÜHRUNGSBEISPIEL

In dem zweiten Ausführungsbeispiel wird eine Information bezüglich eines analogen Eingangsanschlusses, an welchem ein in digitale Daten in dem A/D-Wandler 8 umgewandeltes analoges Eingangssignal empfangen wird, nicht zu der Zentraleinheit (CPU) des Ein-Chip-Mikrocomputers gesendet. Daher wird der analoge Eingangsanschluss in der Zentraleinheit entsprechend den digitalen Daten zur Angabe eines spezifischen Pegels des analogen Eingangssignals erkannt. In Fällen, in denen jedoch eine Vielzahl von auf denselben Pegel eingestellten analogen Eingangssignalen nacheinander an den analogen Eingangsanschlüssen 7a bis 7c empfangen wird, ist es unmöglich, einen analogen Eingangsanschluss in der Zentraleinheit zu erkennen, an dem ein analoges Eingangssignal gegenwärtig empfangen wird. In dem vierten vorliegenden Ausführungsbeispiel wird in der Zentraleinheit des Ein-Chip-Mikrocomputers 20 ein analoger Eingangsanschluss, bei dem ein analoges Eingangssignal gegenwärtig empfangen wird erkannt, obwohl eine Vielzahl von analogen Eingangsanschlüssen mit demselben Pegel nacheinander an den analogen Eingangsanschlüssen 7a bis 7c empfangen wird.
Fig. 7 zeigt eine Schaltungsdarstellung eines Ein-Chip- Mikrocomputers mit einem mit einer Vielzahl von analogen Eingangsanschlüssen verbundenen A/D-Wandler gemäß dem vierten Ausführungsbeispiel der vorliegenden Erfindung. Die wesentlichen Elemente, die gleich denjenigen gemäß Fig. 3 sind, werden mit denselben Bezugszeichen wie diejenigen von Fig. 3 bezeichnet, und eine weitere Beschreibung dieser Elemente ist weggelassen.
In Fig. 7 bezeichnet Bezugszeichen 24b eine Analog- Eingangssignalauswählschaltung zum Erfassen eines von einer A/D-Wandlungsstartanforderungserzeugungsschaltung 21a, 21b oder 21c ausgegebenen und auf dem H-Pegel liegenden A/D- Wandlungsstartanforderungssignals, zum Spezifizieren des analogen Eingangsanschlusses 7a, 7b oder 7c entsprechend den A/D-Wandlungsstartanforderungserzeugungsschaltung 21a, 21b oder 21c, von der das erfasste A/D- Wandlungsstartanforderungssignal ausgegeben wird, gemäß dem erfassten A/D-Wandlungsstartanforderungssignal, zum Ausgeben eines an den spezifizierten analogen Eingangsanschluss empfangenen analogen Eingangssignals zu dem A/D-Wandler 8 und zum Ausgeben binärer Daten zur Angabe des spezifizierten analogen Eingangsanschlusses 7a, 7b oder 7c zur Zentraleinheit des Ein-Chip-Mikrocomputers 20.
Bezugszeichen 28 bezeichnet einen Datenbus, mittels dessen die binären Daten zur Angabe des spezifizierten analogen Eingangsanschlusses 7a, 7b oder 7c von der Analog- Eingangssignalauswählschaltung 24b zur Zentraleinheit des Ein-Chip-Mikrocomputers übertragen werden.
Nachstehend wird die Wirkensweise des Ein-Chip- Mikrocomputers 20 im Einzelnen beschrieben.
In gleicher Weise wie beim zweiten Ausführungsbeispiel wird ein analoger Eingangsanschluss 7a, 7b oder 7c entsprechend einer A/D-Wandlungsstartanforderungserzeugungsschaltung 21a, 21b oder 21c, in der ein mittels der Analog- Eingangssignalauswählschaltung 24b erfasstes A/D- Wandlungsstartanforderungssignal erzeugt wird, in der Analog-Eingangssignalauswählschaltung 24b bestimmt und es wird ein an dem spezifizierten analogen Eingangsanschluss 7a, 7b oder 7c empfangenes analoges Eingangssignal mit einem signifikanten Pegel zu dem A/D-Wandler 8 über die Analog-Eingangssignalauswählschaltung 24b gesendet. Ferner werden binäre Daten zur Angabe des spezifizierten analogen Eingangsanschlusses 7a, 7b oder 7c von der Analog- Eingangssignalauswählschaltung 24b zu der Zentraleinheit des Ein-Chip-Mikrocomputers 20 über den Datenbus 28 gesendet.
Gemäß der vorstehenden Beschreibung kann in dem vierten Ausführungsbeispiel der analoge Eingangsanschluss entsprechend dem gegenwärtig empfangenen analogen Eingangssignal in der Zentraleinheit des Ein-Chip- Mikrocomputers 20 korrekt erkannt werden, da die Binärdaten zur Angabe eines analogen Eingangsanschlusses, bei welchem ein analoges Eingangssignal gegenwärtig empfangen wird, zu der Zentraleinheit des Ein-Chip-Mikrocomputers 20 über den Datenbus 28 übertragen werden, obwohl eine Vielzahl von analogen Eingangssignalen, die auf denselben Pegel eingestellt sind, in der externen Schaltungsanordnung erhalten werden und nacheinander an dem analogen Eingangsanschlüssen 7a bis 7c empfangen werden.
Obwohl der Ein-Chip-Mikrocomputer 20 eine Vielzahl von analogen Eingangsanschlüssen 7a bis 7c aufweist, die jeweils mit der externen Schaltungsanordnung verbunden sind, kann das an jedem analogen Eingangsanschluss empfangene analoge Eingangssignal in verlässlicher Weise in digitale Daten in gleicher Weise wie beim dritten Ausführungsbeispiel umgewandelt werden.
In gleicher Weise wie beim ersten Ausführungsbeispiel ist ferner die elektrische Leistungsaufnahme in dem Ein-Chip- Mikrocomputer 20 vermindert.

FÜNFTES AUSFÜHRUNGSBEISPIEL

In dem zweiten Ausführungsbeispiel wird ein an einem beliebigen analogen Eingangsanschluss empfangenes analoges Eingangssignal in digitale Daten umgewandelt. Es tritt jedoch auch der Fall auf, bei dem kein an einem speziellen analogen Eingangsanschluss empfangenes Eingangssignal erforderlich ist. In einem fünften Ausführungsbeispiel wird die A/D-Wandlung für ein beliebiges analoges Eingangssignal, das an einem im Voraus spezifizierten analogen Eingangsanschluss empfangen wird, nicht durchgeführt wird.
Fig. 8 zeigt eine Schaltungsdarstellung eines Ein-Chip- Mikrocomputers mit einem mit einer Vielzahl von analogen Eingangsanschlüssen verbundenen A/D-Wandler gemäß einem fünften Ausführungsbeispiel der vorliegenden Erfindung. Die wesentlichen Elemente, die gleich denen von Fig. 3 sind, sind mit denselben Bezugszeichen wie diejenigen von Fig. 3 bezeichnet, und es ist eine zusätzliche Beschreibung dieser wesentlichen Elemente weggelassen.
In Fig. 7 bezeichnen die Bezugszeichen 21j, 21k und 21l eine Vielzahl von jeweils mit den analogen Eingangsanschlüssen 7a bis 7c verbundene A/D- Wandlungsstartanforderungserzeugungsschaltungen zum jeweiligen Empfangen entweder eines auf den H-Pegel eingestellten Betriebsfreigabesignals oder eines auf den L- Pegel eingestelltes Betriebssperrsignal an einem Freigabeanschluss ENBL, zum jeweiligen Bewerten, ob ein an dem analogen Eingangsanschluss empfangenes analoges Eingangssignal ein signifikantes Signal mit einem signifikanten Pegel ist, unter der Bedingung, dass das Betriebsfreigabesignal empfangen wurde, und Erzeugen eines A/D-Wandlungsstartanforderungssignals, das auf den H-Pegel eingestellt ist, in Abhängigkeit von dem als ein signifikantes Signal bewerteten analogen Eingangssignal.
Bezugszeichen 27 bezeichnet ein Eingangsschaltungssteuerungsregister zum Senden entweder des Betriebsfreigabesignals oder des Betriebssperrsignals zu dem Freigabeanschluss ENBL von jeder der A/D- Wandlungsstartanforderungserzeugungsschaltungen 21j, 21k und 21l.
Bezugszeichen 29 bezeichnet einen Datenbus, mittels dessen Betriebseinstellungsbinärdaten BD von der Zentraleinheit des Ein-Chip-Mikrocomputers 20 zu dem Eingangsschaltungssteuerungsregister 27 gesendet werden, um das Eingangsschaltungssteuerungsregister 27 zu veranlassen, entweder das Betriebsfreigabesignal oder das Betriebssperrsignal für jede der A/D- Wandlungsstartanforderungserzeugungsschaltungen zu erzeugen.
Die Wirkungsweise des Ein-Chip-Mikrocomputers 20 wird nachstehend im Einzelnen beschrieben.
Im Voraus werden von der Zentraleinheit des Ein-Chip- Mikrocomputers 20 Betriebseinstellungsbinärdaten BD zu dem Eingangsschaltungssteuerungsregister 27 gesendet. Die Betriebseinstellungsbinärdaten BD bezeichnen das Sperren eines Betriebs einer A/D- Wandlungsstartanforderungserzeugungsschaltung oder das Sperren des Betriebs einer Vielzahl von A/D- Wandlungsstartanforderungserzeugungsschaltungen. In dem Eingangsschaltungssteuerungsregister 27 wird entweder ein auf den H-Pegel eingestelltes Betriebsfreigabesignal oder ein auf den L-Pegel eingestelltes Betriebssperrsignal in Abhängigkeit von den Betriebseinstellungsbinärdaten BD für jede A/D-Wandlungsstartanforderungserzeugungsschaltung gebildet. Danach wird entweder das Betriebsfreigabesignal oder das Betriebssperrsignal zu dem Freigabeanschluss ENBL jeder A/D-Wandlungsstartanforderungserzeugungsschaltung gesendet. Daher wird der Betrieb jeder A/D- Wandlungsstartanforderungserzeugungsschaltung 21j, 21k oder 21l gesperrt, in der das Betriebssperrsignal empfangen wird.
In Fällen, in denen ein analoges Eingangssignal mit einem signifikanten Pegel an einem analogen Eingangsanschluss 7a, 7b oder 7c entsprechend einer A/D- Wandlungsstartanforderungserzeugungsschaltung 21j, 21k oder 21l, die das Betriebssperrsignal empfängt, empfangen wird, dann wird kein A/D-Wandlungsstartanforderungssignal in der A/D-Wandlungsstartanforderungserzeugungsschaltung 21j, 21k oder 21l gebildet. Der A/D-Wandler 8 wird daher zur A/D- Wandlung des analogen Eingangssignals nicht betrieben.
In Fällen, in denen ein analoges Eingangssignal mit einem signifikanten Pegel an einem analogen Eingangsanschluss 7a, 7b oder 7c entsprechend einer A/D- Wandlungsstartanforderungserzeugungsschaltung 21j, 21k oder 21l, die das Betriebsfreigabe empfängt, empfangen wird, wird demgegenüber ein A/D-Wandlungsstartanforderungssignal in der A/D-Wandlungsstartanforderungserzeugungsschaltung 21j, 21k oder 21l gebildet. In gleicher Weise wie bei dem zweiten Ausführungsbeispiel wird daher der Betrieb des A/D- Wandlers 8 gestartet und das analoge Eingangssignal wird in digitale Daten umgewandelt.
Gemäß der vorstehenden Beschreibung des fünften Ausführungsbeispiels wird in Fällen, in denen kein an einem analogen Eingangsanschluss empfangenes analoges Eingangssignal gewünscht wird, im Voraus der Betrieb der A/D-Wandlungsstartanforderungserzeugungsschaltung entsprechend einem unerwünschten analogen Eingangssignal gesperrt. Da der A/D-Wandler 8 für ein beliebiges analoges Eingangssignal, das an dem unerwünschten analogen Eingangsanschluss empfangen wird, nicht betrieben wird, kann eine elektrische Leistungsaufnahme des A/D-Wandlers 8 im Vergleich zu dem Fall vermindert werden, dass digitale Daten, die aus einem analogen Eingangssignal des unerwünschten analogen Eingangsanschlusses erhalten werden, in der Zentraleinheit des Ein-Chip-Mikrocomputers 20 verworfen werden.
Somit ist eine Eingangsschaltungsanordnung eines Ein-Chip- Mikrocomputers mit einer externen Schaltungsanordnung verbunden. Wird ein in der externen Schaltungsanordnung erzeugtes analoges Eingangssignal an einem analogen Eingangsanschluss der Eingangsschaltungsanordnung empfangen, dann wird ein A/D- Wandlungsstartanforderungssignal in einer A/D- Wandlungsstartanforderungserzeugungsschaltung gebildet und zu einem A/D-Wandler gesendet. Der Betrieb des A/D-Wandlers wird in Abhängigkeit von dem A/D- Wandlungsstartanforderungssignal gestartet, das an dem analogen Eingangsanschluss empfangene analoge Eingangssignal wird in digitale Daten umgewandelt, und es wird von dem A/D-Wandler zu einer Zentraleinheit (CPU) des Ein-Chip-Mikrocomputers ein A/D-Wandlungsbeendigungssignal gesendet. Der Betrieb der Zentraleinheit wird in Abhängigkeit von dem A/D-Wandlungsbeendigungssignal gestartet und es werden die digitalen Daten durch die Zentraleinheit ausgelesen. Daher werden der A/D-Wandler, die Zentraleinheit oder ein Taktgenerator zum Warten auf ein in der externen Schaltungsanordnung erzeugtes analoges Eingangssignal nicht betrieben, wobei der A/D-Wandler für eine A/D-Wandlung betrieben wird, und die Zentraleinheit betrieben wird zum Auslesen der digitalen Daten. Eine elektrische Leistungsaufnahme des A/D-Wandlers, der Zentraleinheit oder des Taktgenerators kann somit vermindert werden.

Claims

1. Ein-Chip-Mikrocomputer, mit:
einem analogen Eingangsanschluss (7) zum Empfangen eines analogen Eingangssignals,
einer A/D- Wandlungsstartanforderungserzeugungsschaltung (21) zum Erzeugen eines A/D-Wandlungsstartanforderungssignals in Abhängigkeit von dem an dem analogen Eingangsanschluss (7) empfangenen analogen Eingangssignal, und
einem A/D-Wandler (8) zum Starten einer A/D-Wandlung in Abhängigkeit von dem mittels der A/D- Wandlungsstartanforderungserzeugungsschaltung (21) erzeugten A/D-Wandlungsstartanforderungssignals, und zum Bilden digitaler Daten aus dem an dem analogen Eingangsanschluss (7) empfangenen analogen Eingangssignal bei der A/D-Wandlung.

2. Ein-Chip-Mikrocomputer nach Anspruch 1, wobei das A/D- Wandlungsstartanforderungssignal in der A/D- Wandlungsstartanforderungssignalerzeugungsschaltung (21) in Abhängigkeit von dem analogen Eingangssignal unter der Bedingung erzeugt wird, dass das analoge Eingangssignal einen signifikanten Pegel aufweist.

3. Ein-Chip-Mikrocomputer, mit:
einer Vielzahl von analogen Eingangsanschlüssen (7) zum jeweiligen Empfangen eines analogen Eingangssignals,
einer Vielzahl von A/D- Wandlungsstartanforderungserzeugungsschaltungen (21) entsprechend jeweiliger analoger Eingangsanschlüsse (7) zum jeweiligen Erzeugen eines A/D- Wandlungsstartanforderungssignals in Abhängigkeit von dem an dem entsprechenden analogen Eingangsanschluss (7) empfangenen analogen Eingangssignal
einer Analog-Eingangssignalauswählschaltung (24) zum Erfassen des in einer bezeichneten A/D- Wandlungsstartanforderungserzeugungsschaltung (21) aus den A/D-Wandlungsstartanforderungserzeugungsschaltungen (21) erzeugten A/D-Wandlungsstartanforderungssignals in den Fällen, dass das analoge Eingangssignal an einem analogen Eingangsanschluss (7) entsprechend der bezeichneten A/D- Wandlungsstartanforderungserzeugungsschaltung (21) empfangen wird, zum Spezifizieren des analogen Eingangsanschlusses (7) entsprechend der bezeichneten A/D- Wandlungsstartanforderungserzeugungsschaltung (21), und Ausgeben des an dem spezifizierten analogen Eingangsanschluss (7) empfangenen analogen Eingangssignals, und
einem A/D-Wandler (8) zum Starten einer A/D-Wandlung in Abhängigkeit von dem in der bezeichneten A/D- Wandlungsstartanforderungserzeugungsschaltung (21) erzeugten A/D-Wandlungsstartanforderungssignal, und Bilden digitaler Daten aus dem von der Analog- Eingangssignalauswählschaltung (24) ausgegebenen analogen Eingangssignal bei der A/D-Wandlung.

4. Ein-Chip-Mikrocomputer nach Anspruch 3, wobei das A/D- Wandlungsstartanforderungssignal in der bezeichneten A/D- Wandlungsstartanforderungserzeugungsschaltung (21) in Abhängigkeit von dem an dem betreffenden analogen Eingangsanschluss (7) empfangenen analogen Eingangssignal unter der Bedingung erzeugt wird, dass das analoge Eingangssignal einen signifikanten Pegel aufweist.

5. Ein-Chip-Mikrocomputer nach Anspruch 3, wobei die A/D- Wandlungsstartanforderungserzeugungsschaltungen (21) Prioritäten aufweisen, ein A/D- Wandlungsstartanforderungssignal lediglich in einer bestimmten A/D- Wandlungsstartanforderungserzeugungsschaltung (21) mit einer höchsten Priorität aus zwei oder mehreren A/D- Wandlungsstartanforderungserzeugungsschaltungen (21) entsprechend zwei oder mehrerer analoger Eingangsanschlüsse (7) in den Fällen erzeugt wird, in denen zwei oder mehrere analoge Eingangssignale jeweils gleichzeitig an den analogen Eingangsanschlüssen (7) empfangen werden, und das in der bestimmten A/D- Wandlungsstartanforderungserzeugungsschaltung (21) erzeugte A/D-Wandlungsstartanforderungssignal zu dem A/D-Wandler (8) als das in der bezeichneten A/D- Wandlungsstartanforderungserzeugungsschaltung (21) erzeugte A/D-Wandlungsstartanforderungssignal gesendet wird.

6. Ein-Chip-Mikrocomputer nach Anspruch 5, wobei die bezeichnete A/D- Wandlungsstartanforderungserzeugungsschaltung (21) die zwei oder mehreren A/D- Wandlungsstartanforderungserzeugungsschaltungen (21), die nicht die bestimmte A/D- Wandlungsstartanforderungserzeugungsschaltung (21) sind, daran hindert, ein A/D-Wandlungsstartanforderungssignal zu erzeugen.

7. Ein-Chip-Mikrocomputer nach Anspruch 3, wobei das A/D- Wandlungsstartanforderungssignal lediglich in den Fällen in einer bestimmten A/D- Wandlungsstartanforderungserzeugungsschaltung (21) aus den zwei oder mehreren A/D- Wandlungsstartanforderungserzeugungsschaltungen (21) gebildet wird, wenn ein bestimmtes analoges Eingangssignal am frühesten an dem analogen Eingangsanschluss (7) entsprechend der bestimmten A/D- Wandlungsstartanforderungserzeugungsschaltung (21) aus zwei oder mehreren analogen Eingangssignalen empfangen wird, die jeweils an zwei oder mehreren analogen Eingangsanschlüssen (7) entsprechend den zwei oder mehreren A/D- Wandlungsstartanforderungserzeugungsschaltungen (21) empfangen werden, und es wird das in der bestimmten A/D- Wandlungsstartanforderungserzeugungsschaltung (21) erzeugte A/D-Wandlungsstartanforderungssignal zu dem A/D-Wandler (8) als das in der bezeichneten A/D- Wandlungsstartanforderungserzeugungsschaltung (21) erzeugte A/D-Wandlungsstartanforderungssignal gesendet.

8. Ein-Chip-Mikrocomputer nach Anspruch 7, wobei die bestimmte A/D-Wandlungsstartanforderungserzeugungsschaltung (21) die zwei oder mehreren A/D- Wandlungsstartanforderungserzeugungsschaltungen (21), die nicht die bestimmte A/D- Wandlungsstartanforderungserzeugungsschaltung (21) sind, daran hindert, A/D-Wandlungsstartanforderungssignale zu erzeugen.

9. Ein-Chip-Mikrocomputer nach Anspruch 3, wobei das Senden des A/D-Wandlungsstartanforderungssignals von der bezeichneten A/D- Wandlungsstartanforderungserzeugungsschaltung (21) zu dem A/D-Wandler (8) mittels der Analog- Eingangssignalauswählschaltung (24) in den Fällen unterbrochen wird, in denen zwei oder mehrere A/D- Wandlungsstartanforderungssignale einschließlich des in der bezeichneten A/D- Wandlungsstartanforderungserzeugungsschaltung (21) erzeugten A/D-Wandlungsstartanforderungssignals gleichzeitig in zwei oder mehreren A/D- Wandlungsstartanforderungserzeugungsschaltungen (21) einschließlich der bezeichneten A/D- Wandlungsstartanforderungserzeugungsschaltung (21) erzeugt wird.

10. Ein-Chip-Mikrocomputer nach Anspruch 3, wobei binäre Daten zur Angabe des analogen Eingangsanschlusses (7) entsprechend der bezeichneten A/D- Wandlungsstartanforderungserzeugungsschaltung (21) von der Analog-Eingangssignalauswählschaltung (24) ausgegeben werden.

11. Ein-Chip-Mikrocomputer nach Anspruch 3, ferner mit:
einem Eingangsschaltungssteuerungsregister zum Sperren der Erzeugung eines A/D-Wandlungsstartanforderungssignals in einer A/D-Wandlungsstartanforderungserzeugungsschaltung (21), die nicht die bezeichnete A/D- Wandlungsstartanforderungserzeugungsschaltung (21) ist.