DE10228719B4 - Vorrichtung und System zur Einstellung der DRAM-Auffrisch-Zeitsteuerung - Google Patents
Vorrichtung und System zur Einstellung der DRAM-Auffrisch-Zeitsteuerung Download PDFInfo
- Publication number
- DE10228719B4 DE10228719B4 DE10228719.8A DE10228719A DE10228719B4 DE 10228719 B4 DE10228719 B4 DE 10228719B4 DE 10228719 A DE10228719 A DE 10228719A DE 10228719 B4 DE10228719 B4 DE 10228719B4
- Authority
- DE
- Germany
- Prior art keywords
- dram array
- temperature
- refresh
- dram
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
Abstract
Description
- ALLGEMEINER STAND DER TECHNIK
- Die vorliegende Erfindung betrifft eine Speichereinheit und ein System zum Auffrischen der Inhalte eines Arrays von dynamischem Direktzugriffsspeicher (DRAM) und insbesondere eine Speichereinheit und ein System zur Verwendung einer Temperatur des DRAM-Arrays zur Einstellung einer Auffrischrate, mit der die Inhalte des DRAM-Arrays aktualisiert werden.
- Eine übliche Form von Direktzugriffsspeicher (RAM) ist dynamischer Direktzugriffsspeicher (DRAM). Mit Bezug auf die in
1 gezeigte Ersatzschaltung verwenden DRAMs eine als CMOS (complementary metal-oxide-semiconductor) bezeichnete Halbleitertechnologie zur Implementierung eines Speicherarrays10 mit einer Vielzahl von Speicherzellen12 , wobei jede Zelle12 aus einem einzigen Transistor14 und einem einzigen Kondensator16 besteht. Durch Aktivieren einer bestimmten Bitleitung und Wortleitung kann auf eine gegebene Zelle12 des DRAM-Arrays10 zugegriffen werden. Da die Zellen12 des DRAM-Arrays in einem Gitter angeordnet sind, wird für jede Kombination von Wortleitung und Bitleitung nur auf eine Zelle12 zugegriffen. - Um zum Beispiel ein Datenbit in die Zelle (0, 1) zu schreiben, wird die Wortleitung 0 durch Anlegen einer entsprechenden Spannung an diese Leitung, wie zum Beispiel eines logischen High-Pegels (zum Beispiel 3,3 V, 5 V, 15 V usw.) oder eines logischen Low-Pegels (wie zum Beispiel 0 V) aktiviert. Die entsprechende Spannung auf der Wortleitung 0 schaltet jeden der mit dieser Leitung verbundenen Transistoren
14 ein, einschließlich des Transistors14 der Zelle (0, 1). Dann kann eine Spannung auf die Bitleitung 1 gelegt werden, die den Kondensator16 der Zelle (0, 1) auf einen gewünschten Pegel auflädt, z. B. einen logischen High-Pegel oder einen logischen Low-Pegel, entsprechend dem Datenbit. Die Spannung kann mittels eines geeignet verbundenen Datenbusses auf die Bitleitung 1 (und/oder beliebige der anderen Bitleitungen) gelegt werden. Wenn die Spannung auf der Wortleitung 0 entfernt wird, wird der Transistor14 der Zelle (0, 1) in Ausschaltrichtung vorgespannt und die Ladung auf dem Kondensator16 der Zelle (0, 1) gespeichert. - Das Lesen eines Datenbit aus einer bestimmten Zelle
12 , wie zum Beispiel der Zelle (0, 1), erfolgt im wesentlichen ähnlich wie das Schreiben eines Datenbit, mit der Ausnahme, daß die Spannung auf der Bitleitung 1 nicht durch den Datenbus sondern durch den Kondensator16 der Zelle12 auferlegt wird. In der Regel wird nicht eine einzige Zelle12 beschrieben oder gelesen, sondern statt dessen ein gesamtes Wort (Reihe von Datenbit) in das DRAM-Array10 geschrieben oder aus dem DRAM-Array10 gelesen, indem die entsprechende Spannung an eine bestimmte Wortleitung angelegt und auf jeder der Bitleitungen 0, 1, 2 usw. eine Spannung entweder auferlegt oder gemessen wird. - Nachdem Datenbit (z. B. Spannungen) auf den Kondensatoren
16 des DRAM-Arrays10 gespeichert wurden, sind die Daten nicht permanent. Tatsächlich bestehen verschiedene Leckwege in der Umgebung der Kondensatoren16 , und wenn das Datenelement nicht gelesen werden kann, können dadurch die gespeicherten Spannungen verfälscht werden. Um einen Verlust von in dem DRAM-Array10 gespeicherten Daten zu vermeiden, werden die Daten periodisch aufgefrischt. Insbesondere dient ein externer Leseverstärker zum Lesen der in dem DRAM-Array10 gespeicherten Daten und zum Neuschreiben (d. h. Auffrischen) der Daten auf die Kondensatoren16 . In der Regel werden die einer bestimmten Wortleitung zugeordneten Daten (d. h. ein Datenwort) alle 7,8 Mikrosekunden (z. B. für 256-Mbit-DRAM-Arrays) oder alle 15,6 Mikrosekunden (z. B. für 64-Mbit-DRAM-Arrays) aufgefrischt. Die Auffrischrate für ein bestimmtes DRAM-Array10 wird vom Hersteller bestimmt und basiert auf einer Hochtemperaturbedingung im ungünstigsten Fall. - Der Auffrischprozeß kann auf zwei Weisen implementiert werden, nämlich entweder intern (Selbstauffrischung) oder extern (CBR- oder Nur-Ras-Auffrischung). Der interne Auffrischprozeß erfordert, daß der DRAM selbst die Auffrisch-Zeitsteuerung einstellt. Der externe Auffrischprozeß erfordert einen externen Chip (Chipsatz), der einen Auffrischbefehl ausgibt. Der DRAM empfängt den Auffrischbefehl von dem externen Chip durch einen eigenen Anschluß.
- Leider wirkt sich der Auffrischprozeß nachteilig auf die Gesamtsystemleistung aus. Zu den nachteiligen Effekten gehören: (i) eine Zunahme des Stromverbrauchs des DRAM-Arrays
10 und etwaiger an dem Auffrischprozeß beteiligter externer Schaltkreise und (ii) eine Abnahme der Gesamtsystembandbreite. Bezüglich ersterem entnehmen die externen Leseverstärker und andere zugeordnete Schaltkreise (z. B. Zeilendecodierer, Spaltendecodierer usw.), die an dem Auffrischprozeß beteiligt sind, und natürlich auch das DRAM-Array10 selbst Strom, um die Daten erneut in das DRAM-Array10 zu schreiben. Bei bestimmten Anwendungen, wie zum Beispiel in der Automobilindustrie, ist eine Energieeffizienz erwünscht und Zunahmen des Stromverbrauchs aufgrund von Auffrischzyklen des DRAM-Arrays10 können problematisch sein. Bezüglich letzterem haben die Auffrischzyklen des DRAM-Arrays10 Priorität gegenüber routinemäßigen Lese- und Schreibzyklen, und die Rate, mit der das DRAM-Array10 aufgefrischt wird, wirkt sich daher entsprechend auf die Bandbreite (z. B. Datendurchlaß) des Gesamtsystems aus, in dem das DRAM-Array10 verwendet wird. Folglich wird in der Technik eine neue Vorrichtung, ein neues System und/oder ein neues Verfahren zum Auffrischen der Daten eines DRAM-Arrays benötigt, dergestalt, daß der Stromverbrauch verringert und die Systembandbreite vergrößert wird. - Aus der
US 4 716 551 A ist eine Speicherschaltung mit einer Steuereinheit bekannt, die mit einem Temperatursensor verbunden ist, um auf der Grundlage des Temperatursignals die Auffrischrate des Speichers anzupassen. Dazu wird die Außentemperatur der Speichereinheit bestimmt. - KURZE DARSTELLUNG DER ERFINDUNG
- Aufgabe der der Erfindung ist es, eine optimale Auffrischrate einzustellen und damit den Stromverbrauch weiter zu reduzieren.
- Diese Aufgabe wird mit einer Speichereinheit gemäß Anspruch 1 und einem System gemäß Anspruch 3 gelöst. Bevorzugte Weiterbildungen sind in den abhängigen Ansprüchen angegeben.
- Gemäß der Erfindung umfaßt eine Speichereinheit folgendes: mindestens ein DRAM-Array und mindestens einen Temperatursensor in thermischer Verbindung mit dem DRAM-Array, betreibbar, um ein die Temperatur des DRAM-Arrays anzeigendes Signal zu erzeugen.
- Das DRAM-Array wird mit einer Rate aufgefrischt, die als Reaktion auf das Signal schwankt. Zum Beispiel kann die Rate, mit der das DRAM-Array aufgefrischt wird, mit abnehmender Temperatur des DRAM-Arrays abnehmen. Außerdem kann die Rate, mit der das DRAM-Array aufgefrischt wird, mit zunehmender Temperatur des DRAM-Arrays zunehmen.
- Ein System mit der Speichereinheit enthält weiterhin eine Auffrischeinheit, die betreibbar ist, um das DRAM-Array mit einer Rate aufzufrischen, die sich als Reaktion auf das Signal ändert. Vorzugsweise enthält die Auffrischeinheit eine Auffrisch-Zeitsteuerungseinheit, die betreibbar ist, um als Reaktion auf das Signal die Rate festzulegen, mit der das DRAM-Array aufgefrischt wird. Es wird bevorzugt, daß die Auffrisch-Zeitsteuerungseinheit betreibbar ist, um die Rate, mit der das DRAM-Array aufgefrischt wird, zu verringern, wenn das Signal anzeigt, daß die Temperatur des DRAM-Arrays abnimmt. Außerdem wird bevorzugt, daß die Auffrisch-Zeitsteuerungseinheit betreibbar ist, um die Rate, mit der das DRAM-Array aufgefrischt wird, zu vergrößern, wenn das Signal anzeigt, daß die Temperatur des DRAM-Arrays zunimmt.
- Das DRAM-Array und der mindestens eine Temperatursensor können in einem Halbleiterbaustein angeordnet sein, wobei der Baustein mindestens einen Verbindungsanschluß enthält, der betreibbar ist, um das Signal externen Schaltkreisen zuzuführen.
- Das DRAM-Array, der mindestens eine Temperatursensor und die Auffrischeinheit können in einen Halbleiterbaustein integriert sein.
- KURZE BESCHREIBUNG DER ZEICHNUNGEN
-
1 ist ein DRAM-Array im Stand der Technik; -
2 ist ein Graph der Beziehung zwischen einer Temperatur des DRAM-Arrays und einer wünschenswerten Auffrischrate des DRAM-Arrays; -
3 ist ein Blockschaltbild einer DRAM-Vorrichtung gemäß einem oder mehreren Aspekten der vorliegenden Erfindung; und -
4A –4C sind Strukturansichten alternativer DRAM-Konfigurationen gemäß der vorliegenden Erfindung; und -
5 ist ein Blockschaltbild, das zusätzliche Einzelheiten bestimmter Komponenten von3 zeigt. - AUSFÜHRLICHE BESCHREIBUNG
- Mit Bezug auf
2 wurde festgestellt, daß die von DRAM-Array-Herstellern festgelegte Auffrischrate verändert werden kann, wenn die Temperatur des DRAM-Arrays kleiner als ein Wert für den ungünstigsten Fall ist. Wenn zum Beispiel die Temperatur des DRAM-Arrays relativ hoch ist, kann eine entsprechend hohe Auffrischrate R1 erforderlich sein, um die Integrität der in dem DRAM-Array gespeicherten Daten sicherzustellen. Die relativ hohe Auffrischrate R1 führt leider zu einer entsprechend hohen Stromaufnahme und einer niedrigen Systembandbreite. Wenn die Temperatur des DRAM-Arrays dagegen relativ niedrig ist, wurde festgestellt, daß eine entsprechend niedrigere Auffrischrate R2 verwendet werden kann, um die Integrität der in dem DRAM-Array gespeicherten Daten sicherzustellen. Vorteilhafterweise führt die relativ niedrigere Auffrischrate R2 zu einer niedrigeren Stromaufnahme und höheren Gesamtsystembandbreite. Obwohl die Beziehung zwischen der Temperatur und der Auffrischrate des DRAM-Arrays in2 als lineare Funktion dargestellt ist, ist zu beachten, daß die Beziehung möglicherweise nicht linear ist und abhängig von der spezifischen Implementierung des DRAM-Arrays unterschiedlich sein kann. Es wird jedoch angenommen, daß die Gesamtbeziehung zwischen der Temperatur und der Auffrischrate für DRAM-Arrays eine positive Steigung aufweist. Gemäß einem oder mehreren Aspekten der vorliegenden Erfindung wird diese Beziehung ausgenutzt, um den Stromverbrauch des DRAM-Arrays (und etwaiger zugeordneter Schaltkreise) zu reduzieren und die Gesamtsystembreite zu verbessern. -
3 ist ein Blockschaltbild eines Systems100 zum Speichern von Daten in einem DRAM-Array. Das System100 enthält eine Speichereinheit102 und eine Auffrischeinheit104 . Die Speichereinheit102 enthält vorzugsweise mindestens einen Temperatursensor110 und mindestens ein DRAM-Array112 . Das DRAM-Array112 kann im wesentlichen ähnlich wie in1 und/oder gemäß beliebigen der bekannten Technologien konfiguriert werden. Vorzugsweise kommuniziert der Temperatursensor110 thermisch mit dem DRAM-Array112 (schematisch mittels der Linie114 dargestellt) und ist betreibbar, um auf der Leitung116 ein Signal zu erzeugen, das die Temperatur des DRAM-Arrays112 anzeigt. Als Beispiel kann das DRAM-Array112 auf einem Halbleiterchip implementiert werden, und der Temperatursensor110 kann thermisch an denselben Halbleiterchip oder an ein Zwischenglied angekoppelt sein, das thermisch mit dem Halbleiterchip kommuniziert. - Die Auffrischeinheit
104 enthält vorzugsweise einen Temperaturprozessor120 , eine Auffrisch-Zeitsteuerungseinheit122 und eine Decodierer-/Verstärkereinheit124 . Die Auffrischeinheit104 ist vorzugsweise betreibbar, um das DRAM-Array112 (mittels der Verbindung130 ) mit einer Rate aufzufrischen, die sich als Reaktion auf das Signal auf der Leitung116 ändert. Genauer gesagt wird das DRAM-Array112 vorzugsweise mit einer Rate aufgefrischt, die abnimmt, wenn die Temperatur des DRAM-Arrays112 abnimmt, und/oder mit einer Rate, die zunimmt, wenn die Temperatur des DRAM-Arrays zunimmt. Der Temperaturprozessor120 ist vorzugsweise betreibbar, um einen Pegel des Signals auf der Leitung116 zu erkennen und (mittels der Leitung121 ) der Auffrisch-Zeitsteuerungseinheit122 eine Anzeige der Temperatur des DRAM-Arrays112 zuzuführen. Die Auffrisch-Zeitsteuerungseinheit122 ist vorzugsweise betreibbar, um die Rate, mit der das DRAM-Array112 aufgefrischt wird, als Reaktion auf die Temperaturanzeige aus dem Temperaturprozeß120 festzulegen. Die Zeilen-/Spaltendecodierer und Leseverstärker124 sind vorzugsweise betreibbar, um die Auffrischfunktion an dem DRAM-Array112 gemäß bekannten Techniken in durch die Auffrisch-Zeitsteuerungseinheit122 vorgeschriebenen Intervallen durchzuführen. - Gemäß mindestens einem Aspekt der vorliegenden Erfindung sind der Temperatursensor
110 und das DRAM-Array112 vorzugsweise in einem Halbleiterbaustein angeordnet, wobei der Baustein mindestens einen Verbindungsanschluß117 enthält, der betreibbar ist, um das Signal auf der Leitung116 externen Schaltkreisen, wie zum Beispiel Auffrischeinheit104 , zuzuführen. Gemäß einem weiteren Aspekt der vorliegenden Erfindung sind das DRAM-Array112 , der Temperatursensor110 und die Auffrischeinheit104 dergestalt in denselben Halbleiterbaustein integriert, daß keine externen Schaltkreise erforderlich sind, um die Auffrischfunktion durchzuführen. Gemäß einem weiteren Aspekt der vorliegenden Erfindung Wird die Auffrischeinheit104 mittels eines oder mehrerer Halbleiterbausteine implementiert, um so einen Chipsatz zu bilden, wobei der Baustein den Temperatursensor110 und das DRAM-Array112 enthält. - Es wird nun auf
4A –4C Bezug genommen, in denen Strukturansichten alternativer Konfigurationen des DRAM-Arrays112 und des Temperatursensors110 gezeigt sind. In4A ist das DRAM-Array112 auf einem Zwischenglied180 , wie zum Beispiel einem Substrat, einem Kühlkörper usw., angeordnet. Der Temperatursensor110 ist mit der DRAM-Array-Struktur112 integriert, zum Beispiel durch Implementieren des Temperatursensors110 in das Halbleitermaterial des DRAM-Arrays112 . Wie in4B gezeigt, wird eine alternative Strukturkonfiguration in Betracht gezogen, bei der das DRAM-Array112 und der Temperatursensor110 auf dem Zwischenglied180 angeordnet sind, wobei das Zwischenglied180 erwünschte Wärmeleitfähigkeitseigenschaften aufweist. Tatsächlich wird bei dieser Konfiguration bevorzugt, daß das Zwischenglied180 einen niedrigen Wärmewiderstand zwischen dem DRAM-Array112 und dem Temperatursensor110 aufweist, so daß eine genaue Messung der Temperatur des DRAM-Arrays112 erzielt werden kann. Die in4C gezeigte Strukturkonfiguration zeigt, daß der Temperatursensor110 an die Halbleitervorrichtung112 angekoppelt werden kann, wie zum Beispiel durch Bonden an das Halbleitermaterial des DRAM-Arrays112 . - Mit Bezug auf
5 enthält der Temperatursensor110 vorzugsweise mindestens eine Diode140 mit einem Spannungsabfall in Vorwärtsrichtung, der sich als Funktion der Temperatur des DRAM-Arrays112 ändert. Das Signal auf der Leitung116 entspricht vorzugsweise dem Spannungsabfall in Vorwärtsrichtung der Diode140 . Als Beispiel kann die Auffrischeinheit104 eine wirksam an die Diode140 angekoppelte Stromquelle150 enthalten, so daß die Diode140 in Vorwärtsrichtung vorgespannt wird. Die Auffrischeinheit104 kann außerdem einen wirksam über die Diode140 geschalteten Spannungssensor152 enthalten, so daß der Spannungsabfall in Vorwärtsrichtung über der Diode140 gemessen werden kann. Der Spannungssensor152 erzeugt vorzugsweise auf der Leitung121 einen Wert, der die Temperatur des DRAM-Arrays112 gegenüber dem Spannungsabfall in Vorwärtsrichtung der Diode140 anzeigt. - Obwohl vorzugsweise eine Diode
140 verwendet wird, können verschiedene andere Temperaturmeßvorrichtungen und -techniken verwendet werden, wie zum Beispiel Verwendung eines oder mehrerer Thermoelemente, Thermistoren usw. - Ein Verfahren zum Auffrischen der Inhalte eines DRAM-Arrays kann mit geeigneter Hardware durchgeführt werden, wie zum Beispiel die in
3 –5 dargestellte, und/oder unter Verwendung eines manuellen oder automatischen Prozesses. Ein automatischer Prozeß kann unter Verwendung beliebiger der bekannten Prozessoren implementiert werden, die betreibbar sind, um Befehle eines Softwareprogramms auszuführen. In jedem Fall entsprechen die Schritte und/oder Aktionen des Verfahrens vorzugsweise den oben mindestens mit Bezug auf Teile der in3 –5 gezeigten Hardware beschriebenen Funktionen.
Claims (6)
- Speichereinheit (
102 ), umfassend mindestens ein Array (112 ) von dynamischem Direktzugriffsspeicher (DRAM), und mindestens einen Temperatursensor (110 ), der mit dem DRAM-Array (112 ) integriert ausgeführt ist, um eine thermische Verbindung mit dem DRAM-Array (112 ) herzustellen, und der betreibbar ist, ein die Temperatur des DRAM-Arrays (112 ) anzeigendes Signal zu erzeugen, wobei mindestens ein Verbindungsanschluss (117 ) vorgesehen ist, der mit externen Schaltkreisen verbunden ist, um das die Temperatur des DRAM-Arrays (112 ) anzeigende Signal den externen Schaltkreisen zuzuführen, und wobei das DRAM-Array (112 ) mit einer Rate aufgefrischt wird, die abnimmt, wenn anhand des Signals festgestellt wird, dass die Temperatur des DRAM-Arrays (112 ) abnimmt oder die zunimmt, wenn anhand des Signals festgestellt wird, dass die Temperatur des DRAM-Arrays (112 ) zunimmt. - Speichereinheit (
102 ) nach Anspruch 1, wobei die externen Schaltkreise eine externe Auffrischeinheit umfassen. - System (
100 ) zum Speichern von Daten mit einer Speichereinheit (102 ) nach Anspruch 1, und einer Auffrischeinheit (104 ) als externen Schaltkreis, die mit dem Temperatursensor (110 ) über eine Leitung (116 ) und mit dem DRAM-Arrays (112 ) über eine Verbindung (130 ) verbunden und so betrieben werden kann, dass das DRAM-Array (112 ) über die Verbindung (130 ) mit einer Rate aufgefrischt wird, die sich als Reaktion auf das Temperatursignal ändert. - System (
100 ) nach Anspruch 3, wobei die Auffrischeinheit (104 ) einen Temperaturprozessor (120 ) und eine Auffrisch-Zeitsteuerungseinheit (122 ) umfasst. - System (
100 ) nach Anspruch 4, wobei der Temperaturprozessor (120 ) so betrieben werden kann, dass der Pegel des die Temperatur des DRAM-Arrays (112 ) anzeigenden Signals auf der Leitung (116 ) erkannt und der Auffrisch-Zeitsteuerungseinheit (122 ) eine Anzeige der Temperatur des DRAM-Arrays (112 ) zugeführt wird, und wobei die Auffrisch-Zeitsteuerungseinheit so betrieben werden kann, dass die Rate, mit der das DRAM-Array (112 ) aufgefrischt wird, als Reaktion auf die Temperaturanzeige festgelegt wird. - System (
100 ) nach einem der Ansprüche 3 bis 5, wobei das DRAM-Array (112 ), der Temperatursensor (110 ) und die Auffrischeinheit (104 ) dergestalt in denselben Halbleiterbaustein integriert sind, so dass keine externen Schaltkreise erforderlich sind, um die Auffrischfunktion durchzuführen.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/900626 | 2001-07-06 | ||
US09/900,626 US6438057B1 (en) | 2001-07-06 | 2001-07-06 | DRAM refresh timing adjustment device, system and method |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10228719A1 DE10228719A1 (de) | 2003-01-23 |
DE10228719B4 true DE10228719B4 (de) | 2014-02-06 |
Family
ID=25412818
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10228719.8A Expired - Lifetime DE10228719B4 (de) | 2001-07-06 | 2002-06-27 | Vorrichtung und System zur Einstellung der DRAM-Auffrisch-Zeitsteuerung |
Country Status (4)
Country | Link |
---|---|
US (1) | US6438057B1 (de) |
KR (1) | KR20030011257A (de) |
DE (1) | DE10228719B4 (de) |
TW (1) | TWM339757U (de) |
Families Citing this family (83)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6513103B1 (en) * | 1997-10-10 | 2003-01-28 | Rambus Inc. | Method and apparatus for adjusting the performance of a synchronous memory system |
US6449203B1 (en) | 2001-03-08 | 2002-09-10 | Micron Technology, Inc. | Refresh controller and address remapping circuit and method for dual mode full/reduced density DRAMs |
US6557072B2 (en) * | 2001-05-10 | 2003-04-29 | Palm, Inc. | Predictive temperature compensation for memory devices systems and method |
US6751159B2 (en) * | 2001-10-26 | 2004-06-15 | Micron Technology, Inc. | Memory device operable in either a high-power, full-page size mode or a low-power, reduced-page size mode |
US6838331B2 (en) * | 2002-04-09 | 2005-01-04 | Micron Technology, Inc. | Method and system for dynamically operating memory in a power-saving error correction mode |
US6751143B2 (en) * | 2002-04-11 | 2004-06-15 | Micron Technology, Inc. | Method and system for low power refresh of dynamic random access memories |
US7140768B2 (en) * | 2002-07-15 | 2006-11-28 | Cold Chain Technologies, Inc. | System and method of monitoring temperature |
US6778457B1 (en) * | 2003-02-19 | 2004-08-17 | Freescale Semiconductor, Inc. | Variable refresh control for a memory |
US6781908B1 (en) * | 2003-02-19 | 2004-08-24 | Freescale Semiconductor, Inc. | Memory having variable refresh control and method therefor |
US6940773B2 (en) * | 2003-04-02 | 2005-09-06 | Infineon Technologies Ag | Method and system for manufacturing DRAMs with reduced self-refresh current requirements |
DE10317364B4 (de) * | 2003-04-15 | 2005-04-21 | Infineon Technologies Ag | Integrierter dynamischer Speicher mit Steuerungsschaltung zur Steuerung eines Refresh-Betriebs von Speicherzellen |
AU2003235106A1 (en) * | 2003-04-23 | 2004-11-19 | Fujitsu Limited | Semiconductor memory |
KR100546347B1 (ko) * | 2003-07-23 | 2006-01-26 | 삼성전자주식회사 | 온도 검출 회로 및 온도 검출 방법 |
US20050036380A1 (en) * | 2003-08-14 | 2005-02-17 | Yuan-Mou Su | Method and system of adjusting DRAM refresh interval |
EP1530217A2 (de) * | 2003-11-05 | 2005-05-11 | Fujitsu Limited | Integrierte Halbleiterschaltung mit Temperaturdetektor |
DE102004005667B4 (de) * | 2004-02-05 | 2006-02-09 | Infineon Technologies Ag | Integrierter Halbleiterspeicher mit temperaturabhängiger Spannungserzeugung und Verfahren zum Betrieb |
US7116600B2 (en) * | 2004-02-19 | 2006-10-03 | Micron Technology, Inc. | Memory device having terminals for transferring multiple types of data |
US7158422B2 (en) * | 2004-02-27 | 2007-01-02 | Micron Technology, Inc. | System and method for communicating information to a memory device using a reconfigured device pin |
KR20050118952A (ko) * | 2004-06-15 | 2005-12-20 | 삼성전자주식회사 | 히스테리리스 특성을 갖는 온도 감지 회로 |
US8122187B2 (en) * | 2004-07-02 | 2012-02-21 | Qualcomm Incorporated | Refreshing dynamic volatile memory |
US7484140B2 (en) * | 2004-07-07 | 2009-01-27 | Freescale Semiconductor, Inc. | Memory having variable refresh control and method therefor |
KR100610011B1 (ko) * | 2004-07-29 | 2006-08-09 | 삼성전자주식회사 | 셀프 리프레쉬 주기 제어회로 |
US7035157B2 (en) * | 2004-08-27 | 2006-04-25 | Elite Semiconductor Memory Technology, Inc. | Temperature-dependent DRAM self-refresh circuit |
US7417918B1 (en) * | 2004-09-29 | 2008-08-26 | Xilinx, Inc. | Method and apparatus for configuring the operating speed of a programmable logic device through a self-timed reference circuit |
US7310704B1 (en) * | 2004-11-02 | 2007-12-18 | Symantec Operating Corporation | System and method for performing online backup and restore of volume configuration information |
US7206244B2 (en) * | 2004-12-01 | 2007-04-17 | Freescale Semiconductor, Inc. | Temperature based DRAM refresh |
KR100611505B1 (ko) * | 2004-12-17 | 2006-08-11 | 삼성전자주식회사 | 동적 온도 모니터링이 가능한 메모리 모듈 및 메모리모듈의 동작 방법 |
US7548477B2 (en) * | 2005-05-23 | 2009-06-16 | Infineon Technologies Flash Gmbh & Co. Kg | Method and apparatus for adapting circuit components of a memory module to changing operating conditions |
US8090897B2 (en) | 2006-07-31 | 2012-01-03 | Google Inc. | System and method for simulating an aspect of a memory circuit |
US8359187B2 (en) | 2005-06-24 | 2013-01-22 | Google Inc. | Simulating a different number of memory circuit devices |
US8060774B2 (en) | 2005-06-24 | 2011-11-15 | Google Inc. | Memory systems and memory modules |
US7609567B2 (en) | 2005-06-24 | 2009-10-27 | Metaram, Inc. | System and method for simulating an aspect of a memory circuit |
US8111566B1 (en) | 2007-11-16 | 2012-02-07 | Google, Inc. | Optimal channel design for memory devices for providing a high-speed memory interface |
US9171585B2 (en) | 2005-06-24 | 2015-10-27 | Google Inc. | Configurable memory circuit system and method |
US8077535B2 (en) | 2006-07-31 | 2011-12-13 | Google Inc. | Memory refresh apparatus and method |
US8397013B1 (en) | 2006-10-05 | 2013-03-12 | Google Inc. | Hybrid memory module |
US7386656B2 (en) | 2006-07-31 | 2008-06-10 | Metaram, Inc. | Interface circuit system and method for performing power management operations in conjunction with only a portion of a memory circuit |
WO2007002324A2 (en) | 2005-06-24 | 2007-01-04 | Metaram, Inc. | An integrated memory core and memory interface circuit |
US8081474B1 (en) | 2007-12-18 | 2011-12-20 | Google Inc. | Embossed heat spreader |
US8796830B1 (en) | 2006-09-01 | 2014-08-05 | Google Inc. | Stackable low-profile lead frame package |
US10013371B2 (en) | 2005-06-24 | 2018-07-03 | Google Llc | Configurable memory circuit system and method |
US7392338B2 (en) | 2006-07-31 | 2008-06-24 | Metaram, Inc. | Interface circuit system and method for autonomously performing power management operations in conjunction with a plurality of memory circuits |
US9542352B2 (en) | 2006-02-09 | 2017-01-10 | Google Inc. | System and method for reducing command scheduling constraints of memory circuits |
US8041881B2 (en) | 2006-07-31 | 2011-10-18 | Google Inc. | Memory device with emulated characteristics |
US8244971B2 (en) | 2006-07-31 | 2012-08-14 | Google Inc. | Memory circuit system and method |
US8438328B2 (en) | 2008-02-21 | 2013-05-07 | Google Inc. | Emulation of abstracted DIMMs using abstracted DRAMs |
US8055833B2 (en) | 2006-10-05 | 2011-11-08 | Google Inc. | System and method for increasing capacity, performance, and flexibility of flash storage |
US8130560B1 (en) | 2006-11-13 | 2012-03-06 | Google Inc. | Multi-rank partial width memory modules |
US8327104B2 (en) | 2006-07-31 | 2012-12-04 | Google Inc. | Adjusting the timing of signals associated with a memory system |
US20080028136A1 (en) * | 2006-07-31 | 2008-01-31 | Schakel Keith R | Method and apparatus for refresh management of memory modules |
US8335894B1 (en) | 2008-07-25 | 2012-12-18 | Google Inc. | Configurable memory system with interface circuit |
US9507739B2 (en) | 2005-06-24 | 2016-11-29 | Google Inc. | Configurable memory circuit system and method |
US8089795B2 (en) | 2006-02-09 | 2012-01-03 | Google Inc. | Memory module with memory stack and interface with enhanced capabilities |
US8386722B1 (en) | 2008-06-23 | 2013-02-26 | Google Inc. | Stacked DIMM memory interface |
US20080082763A1 (en) | 2006-10-02 | 2008-04-03 | Metaram, Inc. | Apparatus and method for power management of memory circuits by a system or component thereof |
GB2444663B (en) | 2005-09-02 | 2011-12-07 | Metaram Inc | Methods and apparatus of stacking drams |
US7451053B2 (en) * | 2005-09-29 | 2008-11-11 | Hynix Semiconductor Inc. | On die thermal sensor of semiconductor memory device and method thereof |
US9632929B2 (en) | 2006-02-09 | 2017-04-25 | Google Inc. | Translating an address associated with a command communicated between a system and memory circuits |
DE102006061753B4 (de) * | 2006-04-03 | 2016-12-01 | Hynix Semiconductor Inc. | Halbleiterspeichereinheit mit Temperaturfühleinrichtung und deren Betrieb |
KR100816690B1 (ko) * | 2006-04-13 | 2008-03-27 | 주식회사 하이닉스반도체 | 온도 감지장치를 구비하는 반도체메모리소자 |
US7383149B1 (en) * | 2006-04-19 | 2008-06-03 | Darryl Walker | Semiconductor device having variable parameter selection based on temperature and test method |
US7535786B1 (en) | 2006-04-19 | 2009-05-19 | Darryl Walker | Semiconductor device having variable parameter selection based on temperature and test method |
DE102006021527B3 (de) * | 2006-05-09 | 2007-09-13 | Infineon Technologies Ag | Integrierter Halbleiterspeicher und Verfahren zum Betreiben eines integrierten Halbleiterspeichers |
US7512029B2 (en) * | 2006-06-09 | 2009-03-31 | Micron Technology, Inc. | Method and apparatus for managing behavior of memory devices |
KR100810612B1 (ko) | 2006-06-16 | 2008-03-06 | 삼성전자주식회사 | 반도체 메모리 장치 및 이 장치의 리플레시 동작 시 추가기능 수행 방법 |
US7724589B2 (en) | 2006-07-31 | 2010-05-25 | Google Inc. | System and method for delaying a signal communicated from a system to at least one of a plurality of memory circuits |
US9262326B2 (en) * | 2006-08-14 | 2016-02-16 | Qualcomm Incorporated | Method and apparatus to enable the cooperative signaling of a shared bus interrupt in a multi-rank memory subsystem |
US8042022B2 (en) * | 2007-03-08 | 2011-10-18 | Micron Technology, Inc. | Method, system, and apparatus for distributed decoding during prolonged refresh |
KR100855578B1 (ko) * | 2007-04-30 | 2008-09-01 | 삼성전자주식회사 | 반도체 메모리 소자의 리프레시 주기 제어회로 및 리프레시주기 제어방법 |
US8209479B2 (en) | 2007-07-18 | 2012-06-26 | Google Inc. | Memory circuit system and method |
US8080874B1 (en) | 2007-09-14 | 2011-12-20 | Google Inc. | Providing additional space between an integrated circuit and a circuit board for positioning a component therebetween |
US7768857B2 (en) * | 2007-12-03 | 2010-08-03 | Qimonda Ag | Method of refreshing data in a storage location based on heat dissipation level and system thereof |
EP2441007A1 (de) | 2009-06-09 | 2012-04-18 | Google, Inc. | Programmierung von dimm-abschlusswiderstandswerten |
KR101796116B1 (ko) | 2010-10-20 | 2017-11-10 | 삼성전자 주식회사 | 반도체 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 그 동작방법 |
US9224449B2 (en) | 2013-03-11 | 2015-12-29 | Nvidia Corporation | Variable dynamic memory refresh |
KR102098248B1 (ko) * | 2013-06-03 | 2020-04-07 | 삼성전자 주식회사 | 온도에 따라 완화된 타이밍 요건으로 사용되는 메모리 장치 및 이를 이용하는 메모리 콘트롤러 |
US10193377B2 (en) * | 2013-10-30 | 2019-01-29 | Samsung Electronics Co., Ltd. | Semiconductor energy harvest and storage system for charging an energy storage device and powering a controller and multi-sensor memory module |
US9810585B2 (en) | 2014-03-28 | 2017-11-07 | Darryl G. Walker | Semiconductor device having a temperature circuit that provides a plurality of temperature operating ranges |
US20160054374A1 (en) | 2014-08-20 | 2016-02-25 | Darryl G. Walker | Semiconductor device including temperature ranges having temperature thresholds and method of determining therefor |
US10141058B1 (en) | 2015-02-17 | 2018-11-27 | Darryl G. Walker | Multi-chip non-volatile semiconductor memory package including heater and sensor elements |
US10332580B2 (en) * | 2017-10-12 | 2019-06-25 | Nanya Technology Corporation | DRAM and method for determining binary logic using a test voltage level |
US10332579B2 (en) | 2017-11-30 | 2019-06-25 | Nanya Technology Corporation | DRAM and method for operating the same |
US10978136B2 (en) | 2019-07-18 | 2021-04-13 | Apple Inc. | Dynamic refresh rate control |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4716551A (en) * | 1983-09-14 | 1987-12-29 | Nec Corporation | Semiconductor memory device with variable self-refresh cycle |
US5784328A (en) * | 1996-12-23 | 1998-07-21 | Lsi Logic Corporation | Memory system including an on-chip temperature sensor for regulating the refresh rate of a DRAM array |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5278796A (en) * | 1991-04-12 | 1994-01-11 | Micron Technology, Inc. | Temperature-dependent DRAM refresh circuit |
JP2833349B2 (ja) * | 1992-06-11 | 1998-12-09 | 日本電気株式会社 | ダイナミックメモリ制御方式 |
JPH07176185A (ja) * | 1993-12-20 | 1995-07-14 | Canon Inc | リフレッシュ制御装置 |
KR0129197B1 (ko) * | 1994-04-21 | 1998-10-01 | 문정환 | 메모리셀어레이의 리플레쉬 제어회로 |
US5873053A (en) * | 1997-04-08 | 1999-02-16 | International Business Machines Corporation | On-chip thermometry for control of chip operating temperature |
DE10002374C2 (de) * | 2000-01-20 | 2002-10-17 | Infineon Technologies Ag | Halbleiter-Speicheranordnung mit Auffrischungslogikschaltung sowie Verfahren zum Auffrischen des Speicherinhaltes einer Halbleiter-Speicheranordnung |
-
2001
- 2001-07-06 US US09/900,626 patent/US6438057B1/en not_active Expired - Lifetime
-
2002
- 2002-06-27 DE DE10228719.8A patent/DE10228719B4/de not_active Expired - Lifetime
- 2002-07-04 TW TW096219970U patent/TWM339757U/zh not_active IP Right Cessation
- 2002-07-05 KR KR1020020038786A patent/KR20030011257A/ko not_active Application Discontinuation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4716551A (en) * | 1983-09-14 | 1987-12-29 | Nec Corporation | Semiconductor memory device with variable self-refresh cycle |
US5784328A (en) * | 1996-12-23 | 1998-07-21 | Lsi Logic Corporation | Memory system including an on-chip temperature sensor for regulating the refresh rate of a DRAM array |
Also Published As
Publication number | Publication date |
---|---|
US6438057B1 (en) | 2002-08-20 |
DE10228719A1 (de) | 2003-01-23 |
TWM339757U (en) | 2008-09-01 |
KR20030011257A (ko) | 2003-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10228719B4 (de) | Vorrichtung und System zur Einstellung der DRAM-Auffrisch-Zeitsteuerung | |
DE102007038615B4 (de) | Speicher mit Speicherbänken und Modusregistern, sowie Verfahren zum Betreiben eines solchen Speichers | |
DE102007012177B4 (de) | Speichervorrichtung, System mit einer Speichervorrichtung sowie Verfahren zum Bestimmen einer Temperatur einer Speichervorrichtung | |
DE10337855B4 (de) | Schaltung und Verfahren zur Auswertung und Steuerung einer Auffrischungsrate von Speicherzellen eines dynamischen Speichers | |
DE19815887C2 (de) | Halbleiterspeichereinrichtung mit einem Normalbetriebsmodus und einem Eigenauffrischungsmodus und einem reduzierten Stromverbrauch und stabilen Betrieb in einem Datenhaltezustand | |
US10074422B1 (en) | 2T1C ferro-electric random access memory cell | |
DE602004002300T2 (de) | Selektive bankauffrischung | |
DE4317887A1 (de) | Dynamische Speichervorrichtung für wahlfreien Zugriff mit Selbst-Refresh-Funktion | |
DE3639169A1 (de) | Halbleiterspeichervorrichtung | |
DE102004053316A1 (de) | Verfahren zur Ein- und Ausgabe von Betriebsparametern eines integrierten Halbleiterspeichers | |
DE19613667A1 (de) | Halbleiterspeichereinrichtung mit steuerbarer Fähigkeit zum Liefern einer internen Spannung | |
DE10206367C2 (de) | Integrierter dynamischer Speicher mit Steuerungsschaltung zur Steuerung eines Refresh-Betriebs von Speicherzellen sowie Verfahren zum Betrieb eines solchen Speichers | |
DE69934637T2 (de) | Ferroelektrischer Speicher und seine Testverfahren | |
DE102006018921A1 (de) | Integrierter Halbleiterspeicher mit Auffrischung von Speicherzellen | |
DE19860799B4 (de) | Ferroelektrische Speichervorrichtung | |
DE19904542A1 (de) | Schaltbare Multi Bit Halbleiterspeichervorrichtung | |
EP1119004B1 (de) | Halbleiter-Speicheranordnung mit Auffrischungslogikschaltung sowie Verfahren zum Auffrischen des Speicherinhaltes einer Halbleiter-Speicheranordnung | |
DE102006023173B4 (de) | Integrierter Halbleiterspeicher mit Takterzeugung und Verfahren zum Betreiben eines integrierten Halbleiterspeichers | |
DE10332601B4 (de) | Schaltung und Verfahren zur Steuerung eines Zugriffs auf einen integrierten Speicher | |
DE10329370B3 (de) | Schaltung und Verfahren zum Auffrischen von Speicherzellen eines dynamischen Speichers | |
DE4235951A1 (de) | Halbleiterspeichereinrichtung und Betriebsverfahren dafür | |
DE102004022326B4 (de) | Verfahren zum Testen eines integrierten Halbleiterspeichers | |
DE60315340T2 (de) | 2t2c signal margin test unter verwendung eines definierten ladungsaustauschs zwischen komplementären bitleitungen | |
DE10326088B4 (de) | Autoeinstellung einer Selbstauffrischfrequenz | |
DE4224058A1 (de) | Halbleiterspeichereinrichtung mit beschraenkter potentialamplitude der bitleitungen und betriebsverfahren dafuer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8127 | New person/name/address of the applicant |
Owner name: QIMONDA AG, 81739 MUENCHEN, DE |
|
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final | ||
R082 | Change of representative | ||
R020 | Patent grant now final |
Effective date: 20141107 |
|
R081 | Change of applicant/patentee |
Owner name: INFINEON TECHNOLOGIES AG, DE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE |
|
R081 | Change of applicant/patentee |
Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE |
|
R082 | Change of representative |
Representative=s name: RICHARDT PATENTANWAELTE PARTG MBB, DE |
|
R071 | Expiry of right |