DE10235986A1 - Nichtflüchtige Speichervorrichtung mit einer schwebenden Trap-Speicherzelle und Verfahren zur Herstellung derselben - Google Patents

Nichtflüchtige Speichervorrichtung mit einer schwebenden Trap-Speicherzelle und Verfahren zur Herstellung derselben

Info

Publication number
DE10235986A1
DE10235986A1 DE10235986A DE10235986A DE10235986A1 DE 10235986 A1 DE10235986 A1 DE 10235986A1 DE 10235986 A DE10235986 A DE 10235986A DE 10235986 A DE10235986 A DE 10235986A DE 10235986 A1 DE10235986 A1 DE 10235986A1
Authority
DE
Germany
Prior art keywords
layer
zone
conductive layer
resistance
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10235986A
Other languages
English (en)
Other versions
DE10235986B4 (de
Inventor
Chang-Hyun Lee
Jung-Dal Choi
Wang-Chul Shin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE10235986A1 publication Critical patent/DE10235986A1/de
Application granted granted Critical
Publication of DE10235986B4 publication Critical patent/DE10235986B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/49—Simultaneous manufacture of periphery and memory cells comprising different types of peripheral transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass

Abstract

Eine nichtflüchtige Speichervorrichtung enthält eine Zellenzone mit einem Speichergatemuster mit einer Ladungsspeicherschicht und enthält eine periphere Zone mit einem Hochspannungsgatemuster, einem Niedrigspannungsgatemuster und einem Widerstandsmuster. Um die zuvor erläuterte Speichervorrichtung herzustellen, wird in einem Substrat eine Vorrichtungsisolierschicht ausgebildet. Es werden Gateisolierschichten mit unterschiedlicher Dicke in der Niedrigspannungs- und Hochspannungszone der peripheren Zone jeweils ausgebildet. Ferner wird eine erste leitende Schicht über im wesentlichen der gesamten Oberfläche einer Gateisolierschicht in der peripheren Zone ausgebildet. Eine Dreifachschicht, die eine Tunnelisolierschicht, eine Ladungsspeicherschicht und eine blockierende Isolierschicht enthält, und eine zweite leitende Schicht werden aufeinanderfolgend über im wesentlichen der gesamten Oberfläche des Substrats ausgebildet, welches die erste leitende Schicht enthält.

Description

    In Beziehung stehende Anmeldung
  • Diese Anmeldung basiert auf der Priorität der koreanischen Patentanmeldung Nr. 2001-47944, eingereicht am 9. August 2001, deren Inhalt hier unter Bezugnahme vollständig mit einbezogen wird.
    • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft allgemein eine nichtflüchtige Halbleiterspeichervorrichtung und ein Verfahren zur Herstellung derselben. Spezifischer betrifft die Erfindung eine Halbleiterspeichervorrichtung mit einer schwebenden Trap-Speicherzelle und ein Verfahren zur Herstellung derselben.
  • Hintergrund der Erfindung
  • Eine nichtflüchtige Speichervorrichtung, wie z. B. eine Flash-Speichervorrichtung, hält fortwährend Daten bis zu deren Löschung. Daher benötigt die nichtflüchtige Speichervorrichtung, im Gegensatz zu einer flüchtigen Speichervorrichtung, wie einem normalen DRAM, keine die Wiederauffrischung vornehmende Schaltungsanordnung und kann einen Verbrauch an Energie einsparen.
  • Jedoch benötigt die nichtflüchtige Speichervorrichtung eine hohe Spannung, um Daten einzuschreiben/zu löschen und einen Extraspeicher zum Halten der Daten. Dies kompliziert die Struktur und die Herstellungsprozesse. Beispielsweise kann eine nicht- flüchtige Speichervorrichtung zusätzlich eine Ladestufe benötigen, um in zuverlässiger Weise Daten aufzubewahren und auch einen Spannungsabfallwiderstand, um Spannungsbereiche mit hoher und niedriger Spannung von einer einzelnen Stromversorgungsquelle her anzutreiben.
  • Basierend auf einer Struktur werden Speicherzellen des Typs einer nichtflüchtigen Speichervorrichtung in eine schwebende Gate-Speicherzelle und eine schwebende Trap-Speicherzelle klassifiziert. Bei der schwebenden Trap-Speicherzelle kann eine Programmierung dadurch ausgeführt werden, indem eine Ladung in einem Trap (Falle) gespeichert wird, die in einer nichtleitenden Ladespeicherschicht zwischen einer Gateelektrode und einem Halbleitersubstrat ausgebildet ist. Zur Ausbildung eines schwebenden Traps werden eine Tunnelisolierschicht und eine blockierende Isolierschicht auf/unter einer Siliziumnitridschicht ausgebildet, die als eine Ladungsspeicherschicht wirkt.
  • Fig. 1 zeigt eine Querschnittsansicht, die eine typische SONOS-(Siliziumoxidnitridoxid-Halbleiter)-Struktur der schwebenden Trap-Speichervorrichtung veranschaulicht. Eine Speicherzelle besitzt ein Gatemuster und Fremdstoffdiffusionsschichten. Ein Gatemuster wird dadurch ausgebildet, indem sequenziell eine Tunnelisolierschicht 20, eine Ladungsspeicherschicht 22, eine blockierende Isolierschicht 24 und eine Gateelektrode 27 auf einer aktiven Zone eines Halbleitersubstrats 10 aufgestapelt bzw. aufgeschichtet werden. Eine Fremdstoffdiffusionsschicht 28 wird in einer aktiven Zone auf beiden Seiten des Gatemusters ausgebildet. In typischer Weise ist die Tunnelisolierschicht aus thermischem Oxid hergestellt und die Ladungsspeicherschicht 22 ist aus Siliziumnitrid hergestellt.
  • Bei einer nichtflüchtigen Halbleiterspeichervorrichtung mit einem schwebenden Gate besitzt eine Gateisolierschicht einer Speicherzelle in herkömmlicher Weise die gleiche Dicke wie eine Gateisolierschicht zum Ausbilden eines Transistors eines Niedrigspannungsbereiches in einer peripheren Schaltungszone. Jedoch weicht eine Tunnelisolierschicht der schwebenden Trap-Speicherzelle in herkömmlicher Weise davon ab, und zwar hinsichtlich einer geeigneten Dicke gegenüber einer Gateisolierschicht, um einen Transistor eines Niedrigspannungsbereiches in einer peripheren Schaltungszone herzustellen. Daher ist der Prozeß für die Herstellung einer nichtflüchtigen Halbleitervorrichtung mit einer schwebenden Trap-Speicherzelle komplexer als der Prozeß zur Herstellung einer nichtflüchtigen Halbleiterspeichervorrichtung mit einer schwebenden Gate-Speicherzelle.
  • Zusammenfassung der Erfindung
  • Die vorliegende Erfindung zielt darauf ab, die Komplexität des Prozesses zur Herstellung einer nichtflüchtigen Halbleiterspeichervorrichtung mit einer schwebenden Trap-Speicherzelle zu verringern.
  • Die vorliegende Erfindung schafft daher eine nichtflüchtige Halbleiterspeichervorrichtung mit einer schwebenden Trap-Speicherzelle, bei der eine Prozeßvereinfachung erreicht wird und die Zuverlässigkeit erhöht wird, und ein Verfahren zur Herstellung derselben.
  • Ferner schafft die vorliegende Erfindung eine nichtflüchtige Halbleiterspeichervorrichtung mit einem verbesserten Wirkungsgrad bei der Übertragung eines Treibersignals, und auch ein Verfahren zur Herstellung derselben.
  • Gemäß einem Aspekt der vorliegenden Erfindung umfaßt eine nichtflüchtige Halbleiterspeichervorrichtung ein Zellengatemuster einer Zellenarrayzone, ein Hochspannungsgatemuster einer peripheren Hochspannungszone und ein Niedrigspannungsgatemuster einer peripheren Niedrigspannungszone an einem Halbleitersubstrat. Das Hochspannungsgatemuster besitzt eine Gateisolierschicht für eine hohe Spannung, eine erste leitende Schicht, eine Dreifachschicht und eine zweite leitende Schicht. Das Zellengatemuster umfaßt lediglich die Dreifachschicht und die zweite leitende Schicht. Die Dreifachschicht enthält eine Tunnelisolierschicht, eine Ladungsspeicherschicht und eine blockierende Isolierschicht. Das Niedrigspannungsgatemuster umfaßt eine Gateisolierschicht für eine niedrige Spannung, die erste leitende Schicht, die Dreifachschicht und die zweite leitende Schicht.
  • Die nichtflüchtige Speichervorrichtung umfaßt ferner ein Zeilentypwiderstandsmuster in einer Widerstandszone. Das Widerstandsmuster umfaßt wenigstens die erste leitende Schicht, die auf einer isolierenden Schicht ausgebildet ist, um eine elektrische Isolation gegenüber dem Substrat zu erreichen. Die erste leitende Schicht ist aus einem dotierungsgesteuerten Polysilizium gebildet, die als eine Widerstandsschicht wirkt. Die isolierende Schicht besteht aus einer Grabenvorrichtungsisolierschicht oder einer isolierenden Schicht für eine hohe Spannung. Das Widerstandsmuster enthält eine Kontaktzone mit einer Gateisolierschicht für eine hohe Spannung und die erste leitende Schicht und eine Leitungszone, die die Gateisolierschicht für eine hohe Spannung enthält, ferner die erste leitende Schicht, die Dreifachschicht und die zweite leitende Schicht enthält. Ein über dem Widerstandsmuster ausgebildeter Kontakt ist elektrisch nicht mit der zweiten leitenden Schicht in der Kontaktzone verbunden. Das Zellengatemuster, das Hochspannungsgatemuster und das Niedrigspannungsgatemuster umfassen einen isolierenden Abstandshalter an ihren Seitenwänden.
  • Die zweite leitende Schicht besteht aus einer Dualschicht mit einer unteren Schicht aus Polysilizium und mit einer oberen Schicht aus Metallsilizid.
  • Eine Zone von jedem Gatemuster und dem Widerstandsmuster kann einen Kontakt zur Ankopplung an eine obere Schaltung aufweisen. Das heißt, ein Kontaktstöpsel kann über einem Teil des Musters ausgebildet sein. Wenn die zweite leitende Schicht und die Dreifachschicht in einem Teil der Kontaktzone beseitigt werden, und zwar in den jeweiligen Niedrigspannungs- und Hochspannungsgatemustern, wird ein stumpf gestoßener Kontakt gebildet, um fortlaufend die erste und die zweite leitende Schicht in der Kontaktzone zu verbinden. Wenn die zweite leitende Schicht und die Dreifachschicht in wenigstens der Kontaktzone des Widerstandsmusters entfernt werden und ein Kontaktstopfen gebildet wird, wird lediglich die erste leitende Schicht des Zeilenwiderstandsmusters als eine Widerstandsschicht verwendet.
  • Ferner liegt die oberste Oberflächenebene der Dreifachschicht niedriger als die oberste Oberflächenebene der Grabentypvorrichtungsisolierschicht, die an dem Substrat in dem Zellengatemuster ausgebildet ist. Eine Bodenflächenebene der Dreifachschicht liegt höher als eine obere Oberflächenebene der Grabenvorrichtungsisolierschicht in den peripheren Hochspannungs- und Niedrigspannungsvorrichtungszonen. Eine oberste Oberflächenebene der unteren leitenden Schicht des Gatemusters liegt niedriger als eine oberste Oberflächenebene der Vorrichtungsisolierschicht in einer Zone, in der das Gatemuster für eine Speicherkomponente, das Hochspannungsgatemuster und das Niedrigspannungsgatemuster ausgebildet sind.
  • Gemäß einer anderen Ausführungsform der vorliegenden Erfindung ist eine nicht- flüchtige Speichervorrichtung ähnlich der nichtflüchtigen Speichervorrichtung der ersten Ausführungsform ausgebildet. Jedoch ist eine Dreifachschicht nicht ausgebildet und es ist ein einfacher Kontakt anstelle des stumpf gestoßenen Kontaktes ausgebildet. Spezifischer gesagt, besitzt das Hochspannungsgatemuster eine Gateisolierschicht für eine hohe Spannung, eine erste leitende Schicht und eine leitende Schicht mit niedrigem Widerstand. Ein Zellengatemuster umfaßt eine Dreifachschicht, eine zweite leitende Schicht und eine leitende Schicht mit niedrigem Widerstand (hoch leitende Schicht), wobei die Dreifachschicht eine Tunnelisolierschicht, eine Ladungsspeicherschicht und eine blockierende Isolierschicht enthält. Ein Niedrigspannungsgatemuster umfaßt eine Gateisolierschicht für eine niedrige Spannung, die erste leitende Schicht und die leitende Schicht mit dem niedrigen Widerstand (hoch leitende Schicht). Die leitende Schicht mit dem niedrigen Widerstand besteht aus einer einzelnen Metall enthaltenden Schicht oder aus einer Dualschicht mit einer unteren Schicht aus Polysilizium und mit einer oberen Schicht aus Metall.
  • Bei dieser nichtflüchtigen Halbleiterspeichervorrichtung ist ein Zeilenwiderstandsmuster ausgebildet. Das Widerstandsmuster dieser Ausführungsform ist identisch mit demjenigen der ersten Ausführungsform. Jedes Gatemuster und Widerstandsmuster kann einen Kontakt aufweisen, der eine Kopplung mit einer oberen Schaltung bewirkt.
  • Jedoch besitzt bei einer Schichtstruktur des Widerstandsmusters eine kontaktbildende Zone eine Widerstandsschicht, die von dem Substrat durch eine Isolierschicht getrennt ist. Die Widerstandsschicht besteht aus einer ersten leitenden Schicht. Wenn die hoch leitende Schicht aus einer Dualschicht mit einer unteren Schicht aus Polysilizium und einer oberen Schicht aus Metallsilizid besteht, kann die Widerstandsschicht aus einer Kombinationsschicht aus der ersten leitenden Schicht und der Polysiliziumschicht der hoch leitenden Schicht gebildet sein. Die Zeilenzone oder Leitungszone des Widerstandsmusters besitzt, ausgenommen die Kontaktzone, die gleiche Struktur wie die Kontaktzone oder eine Struktur, bei der die Dreifachschicht, die zweite leitende Schicht und die leitende Schicht mit dem niedrigen Widerstand sequentiell auf der Widerstandsschicht aufgestapelt sind.
  • Ferner liegt eine oberste Oberflächenebene der Dreifachschicht niedriger als eine oberste Oberflächenebene der Grabenvorrichtungsisolierschicht, die an dem Substrat in der Zellenarrayzone ausgebildet ist. Eine oberste Oberflächenebene der ersten leitenden Schicht liegt höher als eine oberste Oberflächenebene der Grabenvorrichtungsisolierschicht in den peripheren Hochspannungs- und Niedrigspannungszonen. In der Zellenarrayzone liegt eine oberste Oberflächenebene der Grabenvorrichtungsisolierschicht, die an dem Substrat ausgebildet ist, höher als eine oberste Oberflächenebene der zweiten leitenden Schicht und sie liegt niedriger als eine oberste Oberflächenebene der Polysiliziumschicht der hoch leitenden Schicht. In den peripheren Hochspannungs- und Niedrigspannungszonen liegt eine oberste Oberflächenebene der Grabenvorrichtungsisolierschicht höher als eine oberste Oberflächenebene der ersten leitenden Schicht und liegt niedriger als eine oberste Oberflächenebene der Polysiliziumschicht.
  • Bei dieser Ausführungsform ist die Tunnelisolierschicht der Dreifachschicht in herkömmlicher Weise aus einem dünnen thermischen Siliziumoxid gebildet. Die Ladungsspeicherschicht und die blockierende Isolierschicht derselben sind in herkömmlicher Weise aus Siliziumnitrid und Siliziumoxid hergestellt, und zwar jeweils mit Hilfe einer CVD-Technik. Die Gatemuster besitzen einen isolierenden Abstandshalter, der in typischer Weise aus Siliziumnitrid hergestellt ist und an deren Seitenwänden vorgesehen ist.
  • Gemäß einem noch anderen Aspekt der vorliegenden Erfindung umfaßt ein Verfahren zur Herstellung einer nichtflüchtigen Halbleiterspeichervorrichtung das Ausbilden einer Vorrichtungsisolierschicht in einem Substrat, Ausbilden einer Niedrigspannungsgateisolierschicht in wenigstens einer peripheren Niedrigspannungszone des Substrats, und Ausbilden einer Hochspannungsgateisolierschicht in wenigstens einer peripheren Hochspannungszone des Substrats, Stapeln einer ersten leitenden Schicht auf dem Substrat, Ausführen eines Mustergestaltungsprozesses, um die erste leitende Schicht in einer Zellenarrayzone zu beseitigen und um das Substrat freizulegen, und nach folgendes Ausbilden einer Dreifachschicht und einer zweiten leitenden Schicht üher im wesentlichen der gesamten Oberfläche des freigelegten Substrats in der Zellenarrayzone. Die Dreifachschicht enthält eine Tunnelisolierschicht, eine Ladungsspeicherschicht und eine blockierende Isolierschicht.
  • In der Zellenarrayzone können die Tunnelisolierschicht, die periphere Niedrigspannungsgateisolierschicht und die periphere Hochspannungsgateisolierschicht unterschiedlich ausgebildet sein. Die Struktur des Gatemusters kann sich von derjenigen der peripheren Hochspannungs- und Niedrigspannungsgatemuster unterscheiden.
  • Die vorliegende Erfindung kann in Fällen angewendet werden, bei denen eine Isolierschicht der Vorrichtung zuerst ausgebildet wird, als auch in Fällen angewendet werden, bei denen eine Schicht des Gatemusters ausgebildet wird und dann eine Grabenisolierschicht der Vorrichtung ausgebildet wird. Ferner kann die vorliegende Erfindung in Fällen angewendet werden, bei denen periphere Niedrigspannungs- und Hochspannungsgatemuster mit einer darin ausgebildeten Isolierschicht über einem stumpf gestoßenen Kontakt ausgebildet werden, als auch in Fällen, bei denen ein einfacher Kontakt mit der obersten Schicht verbunden wird und ohne Isolierschicht ausgebildet wird. Die vorliegende Erfindung kann in Fällen angewendet werden, bei denen eine Widerstandsschicht aus einem Widerstandsmuster über einer Isolierschicht der Vorrichtung ausgebildet wird, als auch in Fällen, bei denen die Widerstandsschicht derselben über einer Isolierschicht ausgebildet wird, wie beispielsweise einer Hochspannungsgateisolierschicht.
    • Kurze Beschreibung der Zeichnungen
  • Fig. 1 zeigt eine Querschnittsansicht einer herkömmlichen Struktur einer schwebenden Trap-Einheitskomponente;
  • Fig. 2 bis Fig. 8 sind Querschnittsansichten eines Beispiels, bei dem eine Isolierschicht der Vorrichtung ausgebildet wird und dann ein Gatemuster mit einem stumpf gestoßenen Kontakt in einem peripheren Teil ausgebildet wird, in Einklang mit der vorliegenden Erfindung;
  • Fig. 9 bis Fig. 11 zeigen Querschnittsansichten entlang einem Gatemuster und einem Widerstandsmuster unter einem Zustand gemäß Fig. 8;
  • Fig. 12 bis Fig. 17 zeigen Verarbeitungsquerschnittsansichten einer zweiten Ausführungsform der vorliegenden Erfindung;
  • Fig. 18 bis Fig. 20 zeigen Querschnittsansichten, von denen jede entlang der Muster von Fig. 17 verläuft;
  • Fig. 21 bis Fig. 25 zeigen Verarbeitungsquerschnittsansichten einer dritten Ausführungsform nach der vorliegenden Erfindung;
  • Fig. 26 bis Fig. 32 zeigen Verarbeitungsquerschnittsansichten einer vierten Ausführungsform nach der vorliegenden Erfindung;
  • Fig. 33 bis Fig. 37 sind Verarbeitungsquerschnittsansichten einer fünften Ausführungsform nach der vorliegenden Erfindung;
  • Fig. 38 bis Fig. 44 sind Verarbeitungsquerschnittsansichten einer sechsten Ausführungsform nach der vorliegenden Erfindung;
  • Fig. 45 zeigt eine Querschnittsansicht entlang einem Widerstandsmuster, welches in Fig. 44 gezeigt ist;
  • Fig. 46 bis Fig. 53 zeigen Verarbeitungsquerschnittsansichten einer siebten Ausführungsform nach der vorliegenden Erfindung;
  • Fig. 54 bis Fig. 58 zeigen Verarbeitungsquerschnittsansichten einer achten Ausführungsform nach der vorliegenden Erfindung;
  • Fig. 59 bis Fig. 62 veranschaulichen Verarbeitungsquerschnittsansichten einer neunten Ausführungsform nach der vorliegenden Erfindung.
    • Beschreibung der bevorzugten Ausführungsform
  • In der folgenden detaillierten Beschreibung der bevorzugten Ausführungsformen wird auf die beigefügten Zeichnungen Bezug genommen, die einen Teil derselben bilden und in welchen anhand von veranschaulichenden spezifischen Ausführungsformen gezeigt ist, auf welche Weise die Erfindung praktiziert werden kann. Diese Ausführungsformen sind ausreichend detailliert beschrieben, um Fachleute zu befähigen, die Erfindung in der Praxis zu realisieren, und es sei darauf hingewiesen, daß andere Ausführungsformen verwendet werden können, und daß Prozeßänderungen, elektrische oder mechanische Änderungen vorgenommen werden können, ohne dabei den Rahmen der vorliegenden Erfindung zu verlassen.
    • Ausführungsform 1
  • Gemäß Fig. 2 wird auf einem Siliziumsubstrat 10 eine Vorrichtungsisolation hergestellt. Vier Links-Nach-Rechts-Zonen repräsentieren eine Widerstandszone, eine perihere Hochspannungszone, eine periphere Niedrigspannungszone und eine Zellenarrayzone in dieser Reihenfolge. Diese Zonenaufteilung ist identisch in allen Zeichnungen. Obwohl die Grabenisolierschicht 11 der Vorrichtung in Fig. 2 veranschaulicht ist, kann auch eine Isolierschicht vom Typ LOCOS bei der Vorrichtung ausgebildet sein. Im Falle einer seichten Grabenisoliertechnik (STI), die verwendet wird, ist eine oberste Oberfläche einer Vorrichtungsisolierschicht identisch mit oder liegt höher als das Substrat 10, und zwar in einer Aufrißdarstellung. Alternativ kann die Vorrichtungsisolierschicht auf einer gesamten Oberfläche der Widerstandszone ausgebildet werden. In diesem Fall wird das Widerstandsmuster auf der Vorrichtungsisolierschicht ausgebildet.
  • Gemäß Fig. 3 wird eine dicke Gateisolierschicht 13 zur Bildung einer Hochspannungsvorrichtung auf einem Substrat 10 ausgebildet, auf dem die Vorrichtungsisolierschicht 11 ausgebildet ist. Durch Mustergestaltung der Gateisolierschicht 13 werden die dicken Gateisolierschichten in der peripheren Niedrigspannungszone und in der Zellenarrayzone entfernt und es wird das Substrat 10 freigelegt. Ein Ätzmaskenmuster, welches bei der Mustergestaltung verwendet wird, wird entfernt und es wird eine thermische Oxidation dafür angewendet, um eine dünne Gateisolierschicht 15 auf einer Oberfläche des freigelegten Substrats 10 auszubilden. Die dicke Gateisolierschicht 13 verbleibt weiter in der Widerstandszone.
  • Gemäß Fig. 3 und Fig. 4 wird eine erste Polysiliziumschicht 17 auf der gesamten Oberfläche eines Substrats ausgebildet, wo die dicke Gateisolierschicht 13 und die dünne Gateisolierschicht 15 ausgebildet sind. Eine Dotierungskonzentration der ersten Polysiliziumschicht 17 wird so gesteuert, um einen an späterer Stelle ausgebildeten Widerstand aufzunehmen. In Verbindung mit dem Mustergestaltungsprozeß wird ein Ätzmaskenmuster (nicht gezeigt) auf der ersten Polysiliziumschicht 17 ausgebildet, um die Zellenarrayzone freizulegen. Es wird dann ein Ätzprozeß durchgeführt, um die erste Polysiliziumschicht 17 und die dünne Gateisolierschicht 15 zu beseitigen. Das Maskenmuster wird ebenfalls entfernt.
  • Gemäß Fig. 5 wird die thermische Oxidation an der Zellenarrayzone durchgeführt. Unter Anwendung einer chemischen Dampfniederschlagstechnik (CVD) werden eine Siliziumnitridschicht und eine Siliziumoxidschicht aufeinanderfolgend aufeinander gestapelt, um eine ONO-(Oxid-Nitrid-Oxid)-Dreifachschicht auf einem Substrat in der Zellenarrayzone und auf der ersten Polysiliziumschicht in den anderen Zonen auszubilden. Es wird eine zweite Polysiliziumschicht 21 auf der ONO-Dreifachschicht 21 hergestellt. Es wird eine Metallschicht auf der zweiten Polysiliziumschicht ausgebildet und wird dann einer Temperung bzw. Glühen unterworfen, um die Metallsilizidschicht zu bilden. Alternativ wird die Metallsilizidschicht 23 unter Verwendung einer CVD-Technik ausgebildet.
  • Gemäß Fig. 6 werden Gatemuster 301, 401 und 501 in jeder Substratzone durch Mustergestaltung hergestellt. Als ein Ergebnis des bereits durchgeführten Prozesses kann die Struktur des Gatemusters in jeder Zone unterschiedlich sein. Das heißt, ein Gatemuster 301 der Zellenarrayzone umfaßt eine Dreifachschicht 19a, eine zweite Polysiliziumschicht 21a und eine Metallsilizidschicht 23a; ein Niedrigspannungsgatemuster 401 der peripheren Zone der Vorrichtung umfaßt eine Gateisolierschicht 15b, eine erste Polysiliziumschicht 17b, eine Dreifachschicht 19b, eine zweite Polysiliziumschicht 21b und eine Metallsilizidschicht 23b; und ein Hochspannungsgatemuster 501 der peripheren Vorrichtungszone umfaßt eine Gateisolierschicht 13c, eine erste Polysiliziumschicht 17c, eine Dreifachschicht 19c, eine zweite Polysiliziumschicht 21c und eine Metallsilizidschicht 23c. Die Gateisolierschichten 15b und 13c sind in der Dicke unterschiedlich. Ein Widerstandsmuster 601 der Widerstandszone besitzt die gleiche Struktur wie das Hochspannungsgatemuster 501. Nachfolgend der Ausbildung der Gatemuster 301, 401 und 501 und des Widerstandsmusters 601 wird ein isolierender Abstandshalter 33 an einer Seitenwand der jeweiligen Muster ausgebildet, und zwar durch Stapeln und anisotropes Ätzen einer Abstandshalterisolierschicht.
  • Gemäß Fig. 6 und Fig. 7 werden die Muster 401, 501 und 601 teilweise geätzt. In einer Kontaktzone 61 des Widerstandsmusters 601 werden eine Dreifachschicht 19c, eine zweite Polysiliziumschicht 21c und eine Metallsilizidschicht 23c entfernt, um eine erste Polysiliziumschicht 17d freizulegen. Alternativ können alle Zonen (das heißt die Kontaktzone 61 und eine Leitungszone 63) des Widerstandsmusters 601, die Dreifachschicht 19c, die zweite Polysiliziumschicht 21c und die Metallsilizidschicht 23c geätzt werden. In den Teil-Kontaktzonen 51 und 41 der Niedrigspannungs- und Hochspannungsgatemuster 501 und 401 werden die Dreifachschichten 19b und 19c, die zweiten Polysiliziumschichten 21b und 21c und die Metallsilizidschichten 23b und 23c beseitigt, um die ersten Polysiliziumschichten 17b und 17c freizulegen.
  • Gemäß Fig. 6 und Fig. 8 wird eine isolierende Zwischenschicht 351 auf einem Substrat gestapelt, welches das teilweise geätzte Gatemuster und das Widerstandsmuster enthält. Die isolierende Zwischenschicht 351 wird in ein Muster gebracht, um ein Kontaktloch zu bilden. In der Kontaktzone 61 wird innerhalb der Widerstandszone die erste Polysiliziumschicht 17d zu einer Bodenfläche des Kontaktloches hin freigelegt. In der Kontaktzone 41 und 51 des peripheren Gatemusters werden die ersten Polysiliziumschichten 17b und 17 und die Metallsilizidschichten 23b und 23c teilweise freigelegt. Es wird die CVD-Technik dazu verwendet, um das Kontaktloch mit Wolfram zu füllen. Obwohl dies in den Figuren nicht gezeigt ist, wird in herkömmlicher Weise ein dünnes Barrieremetall auf einer gesamten Oberfläche des Substrats aufgestapelt, bevor Wolfram gestapelt wird. Es wird die Wolframschicht, ausgenommen die Pfropfen 37a, 37b, 37c und 37d, welche die Kontaktlöcher füllen, von dem Substrat beseitigt, und zwar mit Hilfe einer Wolfram-CMP-Technik, um eine Kontaktstopfenisolation zu erreichen. Bei den nachfolgenden Schritten wird eine obere Schaltung dadurch hergestellt, indem eine leitende Schicht aufgestapelt und in ein Muster gebracht wird.
  • Fig. 9 bis Fig. 11 zeigen Querschnittsansichten entlang einer Gatemusterebene und einer Widerstandsmusterebene bei dem Zustand von Fig. 8, wobei jede der Schichten, die das Gatemuster darstellt, nach der Ausbildung einer seichten Grabenisolierschicht hergestellt wird.
  • Gemäß Fig. 9 ist ein Widerstandsmuster von einem Substrat 10 mit Hilfe einer dicken Gateisolierschicht 13d isoliert, welches auf dem Substrat 10 ausgebildet wird. Wenn eine erste Polysiliziumschicht 17d als eine Widerstandsschicht wirkt, kann der Widerstandswert des Widerstandes proportional zu einem Abstand von einem Kontaktstopfen 37d eingestellt werden. In einer Kontaktzone 61 werden eine Dreifachschicht 19d, eine zweite Polysiliziumschicht 21d und eine Metallsilizidschicht 23d entfernt, so daß eine Kontaktpfropfen 37d direkt die Widerstandsschicht kontaktieren kann. In einer Leitungszone 63 verbleiben die zweite Polysiliziumschicht 21d und die Metallsilizidschicht 23d, sie werden jedoch gegenüber der ersten Polysiliziumschicht 17d durch die Dreifachschicht 19d isoliert und werden von dem Kontaktpfropfen 37d getrennt. Aus diesem Grund wird der Widerstand nicht beeinflußt.
  • Fig. 10 zeigt eine Querschnittsansicht entlang dem Gatemuster in der peripheren Niedrigspannungszone. Eine obere Oberfläche einer dünnen Gateisolierschicht 15b kann niedriger liegen als die oberen Oberflächen der Vorrichtungsisolierschichten 11 in einer Aufrißdarstellung. Andererseits liegen die anderen Schichten 17b, 19b, 21b und 23b, die das Gatemuster bilden, höher als die oberen Oberflächen der Vorrichtungsisolierschichten 11, und zwar hinsichtlich der Ebene, und verlaufen horizontal. Ausgenommen einer Dickendifferenz zwischen den Gateisolierschichten, ist ein Querschnitt der peripheren Hochspannungszone identisch mit demjenigen der peripheren Niedrigspannungszone.
  • Gemäß Fig. 11 kann eine aktive Zone in der Zellenarrayzone, eine ONO-Dreifachschicht 19a, niedriger liegen als eine obere Oberfläche einer Vorrichtungsisolierschicht 11 im Aufriß. Andererseits liegen eine obere Oberfläche einer zweiten Polysiliziumschicht 21a und eine Metallsilizidschicht 23a, die ein Gatemuster bilden, höher als die obere Oberfläche der Vorrichtungsisolierschicht, und zwar im Aufriß gesehen, und erstrecken sich horizontal.
    • Ausführungsform 2
  • Die zweite Ausführungsform ist ein Beispiel, bei dem eine Struktur, die ein Gatemuster bildet, teilweise ausgebildet wird und dann eine Grabenisolierschicht der Vorrichtung hergestellt wird.
  • Gemäß Fig. 12 wird eine dicke Gateisolierschicht 13 zur Herstellung einer Hochspannungsvorrichtung auf einem Substrat 10 ausgebildet. Durch die Mustergestaltung der Gateisolierschicht 13 wird eine dicke Gateisolierschicht in einer peripheren Niedrigspannungszone und in einer Zellenarrayzone beseitigt und es wird das Substrat freigelegt. Es wird ein Ätzmaskenmuster (nicht gezeigt), welches bei diesem Musterformungsvorgang verwendet wird, beseitigt und es wird dann die Vorrichtung einer thermischen Oxidation unterworfen, um eine dünne Gateisolierschicht 15 auf einer Oberfläche des freigelegten Substrats 10 auszubilden. Bei dieser Ausführungsform oder auch bei anderen kann die Ausbildungsreihenfolge dieser Gateisolierschichten 13 und 15 auch geändert werden.
  • Gemäß Fig. 12 und Fig. 13 wird eine erste Polysiliziumschicht 17 über der gesamten Oberfläche des Substrats 10 ausgebildet, dort wo die dicke Gateisolierschicht 13 und die dünne Gateisolierschicht 15 ausgebildet wurden. Eine Dotierungskonzentration der ersten Polysiliziumschicht 17 wird gesteuert, um einen bestimmten Wert eines an späterer Stelle gebildeten Widerstandes gerecht zu werden. Zum Zwecke der Mustergestaltung wird ein Ätzmaskenmuster (nicht gezeigt) auf der ersten Polysiliziumschicht 17 ausgebildet, um die Zellenarrayzone freizulegen. Es wird dann ein Ätzprozeß durchgeführt, um die erste Polysiliziumschicht 17 und die dünne Gateisolierschicht 15 zu beseitigen.
  • Gemäß Fig. 14 wird eine ONO-Dreifachschicht 19 auf dem freigelegten Substrat 10 der Zellenarrayzone und auf den ersten Polysiliziumschichten der anderen Zonen ausgebildet. Auch wird eine zweite Polysiliziumschicht 21 auf der Dreifachschicht 19 hergestellt.
  • Gemäß Fig. 15 wird eine Vorrichtungsisolierschicht 111 auf dem Substrat ausgebildet, wo die zweite Polysiliziumschicht 21 ausgebildet ist. Die Vorrichtungsisolierschicht 111 wird unter Verwendung einer selbstausrichtenden Seichtgrabenisoliertechnik (SASTI) ausgebildet, die den Fachleuten auf dem vorliegenden Gebiet gut bekannt ist. Ein Maskenmuster 113 zum Ätzen eines Grabens wird auf dem Substrat ausgebildet, wo die zweite Polysiliziumschicht 21 gebildet ist. Das Maskenmuster 113 ist aus Siliziumnitrid hergestellt. Die Schichten 21, 19, 17, 13 und 15 und das Substrat 10 werden geätzt, um einen Graben in dem Substrat 10 zu bilden. Der Graben wird mit einem Isoliermaterial, wie beispielsweise CVD-Oxid, gefüllt und es wird ein CMP-Prozeß durchgeführt, um das Maskenmuster 113 freizulegen. Bei einem nachfolgenden Prozeß wird das Maskenmuster 113 isotrop geätzt, um zu bewirken, daß die Vorrichtungsisolierschicht 111 verbleibt. Ferner kann eine Grabeninnenwand getempert werden oder es kann eine Siliziumnitridauskleidung während der Ausbildung der Vorrichtungsisolierschicht ausgebildet werden.
  • Gemäß Fig. 16 werden eine dritte Polysiliziumschicht und eine Metallsilizidschicht aufeinanderfolgend über im wesentlichen der gesamten Oberfläche des Substrat ausgebildet. Das Substrat wird dann einer Musterformung unterzogen, um die Gatemuster 302, 402 und 502 und ein Widerstandsmuster 602 in jeder Zone zu bilden. Ein isolierender Abstandshalter 33 wird an einer Seitenwand von jedem Muster ausgebildet. Es wird eine ungeschützte Vorrichtungsisolierschicht 111 geätzt, so dass eine Höhe der obere Oberfläche abgesenkt wird, so dass sie ähnlich der Oberfläche des Substrats 10 liegt.
  • Gemäß Fig. 17 werden Prozeßschritte, die identisch mit denjenigen der Ausführungsform 1 in Fig. 7 und in Fig. 8 sind, durchgeführt. Das heißt, es werden die Muster teilweise geätzt, es wird eine isolierende Zwischenschicht 352 aufgebracht bzw. aufgestapelt und es werden Kontaktpfropfen 37a, 37b, 37c und 37d gebildet. Auch werden eine Dreifachschicht und deren obere Schichten in einer Kontaktzone 61 eines Widerstandsmusters beseitigt und werden teilweise in den Kontaktzonen 41 und 51 des Hochspannungs- und Niedrigspannungsgatemusters in der peripheren Vorrichtungszone entfernt.
  • Demzufolge gelangt, wie in Fig. 17 dargestellt ist, ein Kontaktpfropfen 37d lediglich mit einer ersten Polysiliziumschicht in Kontakt, die als eine Widerstandsschicht verwendet wird, und zwar in der Kontaktzone des Widerstandsmusters. Es wird eine SONOS-Flash-Vorrichtungsstruktur gebildet, in welcher stumpf gestoßene Kontakte 37c und 37b an den Hochspannungs- und Niedrigspannungsgatemustern ausgebildet sind.
  • Fig. 18 bis Fig. 20 zeigen Querschnittsansichten entlang den Ebenen der Muster 602, 402 und 302, die in Fig. 17 herausgegriffen dargestellt sind.
  • In Fig. 18 wird, verglichen mit Fig. 19 der ersten Ausführungsform, eine dritte Polysiliziumschicht 31d zwischen einer zweiten Polysiliziumschicht 21d und einer Metallsilizidschicht 23d ausgebildet. Da im wesentlichen eine Widerstandsschicht eines Widerstandsmusters aus einer ersten Polysiliziumschicht 17d gebildet ist, existiert kein Widerstandsunterschied zwischen der ersten und der zweiten Ausführungsform.
  • Gemäß Fig. 19 und Fig. 20 liegen, verglichen mit Fig. 10 und Fig. 11 der ersten Ausführungsform, die oberen Oberflächen der zweiten Polysiliziumschichten 21a und 21b, die vor der Ausbildung einer Vorrichtungsisolierschicht 111 ausgebildet wurden, niedriger als die Vorrichtungsisolierschicht, und zwar im Aufriß gesehen. Die unteren leitenden Schichten einer zweiten leitenden Schicht sind aus Polysilizium gebildet. Daher besitzt unter der Annahme, daß die zweite und die dritte Polysiliziumschicht 21a und 31a als eine einzige Polysiliziumschicht betrachtet werden, eine Zellenarrayzone, die in Fig. 20 gezeigt ist, die gleiche Struktur wie diejenige der ersten Ausführungsform (siehe Fig. 11).
    • Ausführungsform 3
  • Bei dieser Ausführungsform existiert, verglichen mit der ersten und mit der zweiten Ausführungsform, keine Dreifachschicht, die als eine Isolierschicht wirkt, zwischen den leitenden Schichten in den Strukturen der Hochspannungs- und Niedrigspannungsgatemuster in der peripheren Vorrichtungszone. Daher braucht ein Kontakt, der an ein Gatemuster der an späterer Stelle gebildeten peripheren Vorrichtung gekoppelt wird, nicht aus einem stumpf gestoßenen Kontakt (butting contact) bestehen.
  • Die gleichen Schritte wie bei Fig. 2 bis Fig. 4 der ersten Ausführungsform werden auch hierbei durchgeführt. Dann wird gemäß Fig. 21 eine ONO-Dreifachschicht 19 auf einem freigelegten Substrat 10 einer Zellenarrayzone ausgebildet und es werden die ersten Polysiliziumschichten der anderen Zonen gebildet. Es wird eine zweite Polysiliziumschicht 21 auf der ONO-Dreifachschicht 19 gebildet. Es wird dann ein Ätzmaskenmuster 115 ausgebildet, um eine Widerstandszone von der Zellenarrayzone zu trennen.
  • Gemäß Fig. 22 werden die zweite Polysiliziumschicht 21 und die dritte Dreifachschicht 19 mit Hilfe eines Ätzvorganges entfernt. Es wird dann das Ätzmaskenmuster 115 entfernt. Es wird eine Metallsilizidschicht 23 über im wesentlichen der gesamten Oberfläche des Substrats 10 aufgebracht. Demzufolge ist eine Metallsilizidschicht an einer ersten Polysiliziumschicht bei den an späterer Stelle gebildeten peripheren Hochspannungs- und Niedrigspannungsvorrichtungen angeordnet.
  • Gemäß Fig. 23 wird im wesentlichen die gesamte Oberfläche des Substrats 10 mustermäßig behandelt, um die Gatemuster 303, 403 und 503 auszubilden und um ein Widerstandsmuster 603 in den jeweiligen Zonen herzustellen. In einer nicht als Muster gestalteten Zone wird das Substrat 10 freigelegt. Es wird ein isolierender Abstandshalter 33 an den Seitenwänden der Gatemuster 303, 403 und 503 und an den Seitenwänden des Widerstandsmusters 603 ausgebildet.
  • Gemäß Fig. 23 und Fig. 24 wird ein Fotoresistmuster (nicht gezeigt) ausgebildet, um eine Kontaktzone 61 eines Widerstandsmusters freizulegen. Ein Ätzprozeß wird dann zu dem Zweck durchgeführt, um aufeinanderfolgend eine Metallsilizidschicht 23d, eine zweite Polysiliziumschicht 21d und eine Dreifachschicht 19d zu entfernen. Ein isolierender Abstandshalter 33, der an einer Seitenwand eines Widerstandsmusters der Kontaktzone 61 ausgebildet ist, wird ebenfalls geätzt, um eine obere Oberfläche desselben abzusenken. Obwohl dies in den Zeichnungen nicht gezeigt ist, können alle Zonen eines Widerstandsmusters, inklusive einer Leitungszone 63, geätzt werden.
  • Gemäß Fig. 23 und Fig. 25 wird eine isolierende Zwischenschicht 353 über dem Gatemuster und dem Widerstandsmuster ausgebildet. Auch wird auf herkömmliche Weise ein Planierungsschritt hinsichtlich der isolierenden Zwischenschicht 353 durchgeführt. Die isolierende Zwischenschicht 353 wird in ein Muster gebracht, um die Metallsilizidschichten 23a, 23b, 23c und 23d in einem Teil von jedem Gatemuster freizulegen. Es wird ein Kontaktloch in einer Kontaktzone des Widerstandsmusters ausgebildet, um eine erste Polysiliziumschicht freizulegen. Es wird eine leitende Schicht aus Wolfram oder ähnlichem Material darüber gestapelt oder aufgebracht, um das Kontaktloch zu füllen. Es wird dann ein CMP-Prozeß durchgeführt, um die isolierende Zwischenschicht 353 freizulegen. Es werden Kontaktpfropfen 37a, 37b, 37c und 37d in dem Kontaktloch ausgebildet.
  • Bei einem nachfolgenden Prozeß kann durch Aufstapeln und Mustergestalten einer leitenden Schicht auf der isolierenden Zwischenschicht, wo der Kontaktpfropfen gebildet ist, eine obere Zwischenverbindung hergestellt werden.
    • Ausführungsform 4
  • Diese Ausführungsform ist ähnlich der Ausführungsform 3, wobei jedoch die Schritte gemäß der Ausbildung eines Widerstandsmusters auf einer Isolierschicht der Vorrichtung beschrieben werden.
  • Gemäß Fig. 26 wird eine Vorrichtungsisolierschicht 11 auf einem Substrat 10 ausgebildet. Obwohl die Vorrichtungsisolierschicht 11 aus einer Graben-Vorrichtungsisolierschicht bei dieser Ausführungsform besteht, kann sie auch aus einer LOCOS-Vorrichtungsisolierschicht bestehen. In diesem Fall wird eine Graben-Vorrichtungsisolierschicht 11d im wesentlichen über der gesamten Widerstandszone ausgebildet.
  • Gemäß Fig. 27 werden Gateisolierschichten 13 und 15, von denen jede eine festgelegte Dicke besitzt, in jeder Zone des Substrats 10 ausgebildet, wo die Vorrichtungsisolierschicht 11 gebildet ist. Das heißt, die dicke Gateisolierschicht 13 wird in einer peripheren Hochspannungszone gebildet und eine dünne Gateisolierschicht 15 wird in einer peripheren Niedrigspannungszone ausgebildet. Eine Gateisolierschicht wird in einer Widerstandszone gebildet, wo die Vorrichtungsisolierschicht 11d ausgebildet ist.
  • Gemäß Fig. 28 wird eine erste Polysiliziumschicht 17 auf einem Substrat 10 gebildet, wo die Gateisolierschicht 13 und 15 ausgebildet ist. Ein Mustergestaltungsprozeß wird dann zu dem Zweck durchgeführt, um die erste Polysiliziumschicht 17 und die Gateisolierschicht 15 in einer Zellenarrayzone zu beseitigen. Es wird dann die Ätzmaske, die bei diesem Mustergestaltungsprozeß verwendet wird, beseitigt. Es werden dann über der gesamten Oberfläche des Substrats 10 eine ONO-Dreifachschicht 19 und eine zweite Polysiliziumschicht 21 ausgebildet. Ein Fotoresistmuster 115 wird hergestellt, um die zweite Polysiliziumschicht in der Zellenarrayzone zu bedecken.
  • Gemäß Fig. 28 und Fig. 29 wird die zweite Polysiliziumschicht 21 geätzt. Ein Fotoresistmuster, welches als Ätzmaske verwendet wurde, wird dann entfernt. Es wird eine Metallsilizidschicht 23 über im wesentlichen der gesamten Oberfläche des Substrats aufgebracht. Demzufolge wird bei den an späterer Stelle gebildeten peripheren Hochspannungs- und Niedrigspannungsgatemustern eine Metallsilizidschicht an einer ersten Polysiliziumschicht angeordnet.
  • Gemäß Fig. 30 bis Fig. 32 werden die gleichen Prozeßschritte wie bei Fig. 23 bis Fig. 25 der dritten Ausführungsform durchgeführt. Jedoch muß bei dem Schritt der Ausbildung eines Widerstandsmusters 604 ein Überätzen verhindert werden, da die Vorrichtungsisolierschicht 11d, die aus keiner dicken Gateisolierschicht besteht, unter der ersten Polysiliziumschicht 17d gebildet ist.
    • Ausführungsform 5
  • Obwohl diese Ausführungsform ähnlich ist der Ausführungsform 3, sind Unterschiede zwischen diesen vorhanden, und zwar dahingehend, daß eine Dreifachschicht und eine zweite Polysiliziumschicht übereinander gestapelt sind und in einer Widerstandszone beseitigt sind und eine Metallsilizidschicht in allen Zonen eines Widerstandsmusters entfernt werden muß, da die Dreifachschicht in dem Widerstandsmuster nicht vorhanden ist.
  • Es werden die gleichen Prozeßschritte, wie sie in Verbindung mit Fig. 2 bis Fig. 4 der Ausführungsform 1 beschrieben wurden, durchgeführt. Dann wird gemäß Fig. 33 eine ONO-Dreifachschicht 19 auf einem Substrat 10 einer Zellenarrayzone ausgebildet und auch auf den ersten Polysiliziumschichten 17 der anderen Zonen, und zwar mit Hilfe einer thermischen Oxidation und mit Hilfe der CVD-Technik. Es wird eine zweite Polysiliziumschicht 21 auf der ONO-Dreifachschicht 19 ausgebildet. Es wird dann ein Ätzmaskenmuster 117 über dem Substrat ausgebildet, um die Zellenarrayzone zu überdecken.
  • Gemäß Fig. 34 werden die zweite Polysiliziumschicht 21 und die Dreifachschicht 19 mit Hilfe eines Ätzvorganges beseitigt. Es wird dann das Ätzmaskenmuster 117 entfernt. Ferner wird eine Metallsilizidschicht 28 über im wesentlichen der gesamten Oberfläche des Substrats aufgebracht, so daß die Metallsilizidschicht 23 an der ersten Polysiliziumschicht 17 in der Widerstandszone und in den peripheren Hochspannungs- und Niedrigspannungszonen angeordnet wird.
  • Gemäß Fig. 35 wird die gesamte Oberfläche des Substrats in ein Muster geformt, um dabei Gatemuster 305, 405 und 505 zu bilden und um ein Widerstandsmuster 605 in den jeweiligen Zonen auszubilden. Es wird ein isolierender Abstandshalter 33 an den Seitenwänden der Gatemuster 305, 405 und 505 und an einer Seitenwand des Widerstandsmusters 605 ausgebildet.
  • Gemäß Fig. 35 und Fig. 36 wird ein Fotoresistmuster (nicht gezeigt) hergestellt, um eine Gesamtzone freizulegen, wo das Widerstandsmuster 605 ausgebildet ist. Eine freigelegte Metallsilizidschicht 23d wird geätzt, um eine erste Polysiliziumschicht 17d in einer Kontaktzone 61 freizulegen und auch eine Leitungszone 63 des Widerstandsmusters. Es wird dann das Fotoresistmuster (nicht gezeigt) entfernt.
  • Gemäß Fig. 37 wird eine isolierende Zwischenschicht 355 über im wesentlichen der gesamten Oberfläche des Substrats aufgebracht. Die isolierende Zwischenschicht 355 wird in ein Muster gebracht, um ein Kontaktloch auszubilden, wobei eine Kontaktzone freigelegt wird, die einen Teil von jedem Gatemuster oder dem Widerstandsmuster bildet. Eine leitende Schicht wird dann zum Füllen des Kontaktloches aufgestapelt. Es wird ein CMP-Prozeß durchgeführt, um die obere Oberfläche der isolierenden Zwischenschicht 355 freizulegen. Das heißt, lediglich die Kontaktpfropfen 37a, 37b, 37c und 37d, die aus einem Leitermaterial hergestellt sind, verbleiben. Alternativ kann ohne den CMP-Prozeß die leitende Schicht in ein Muster gebracht werden, um eine obere Anschlußverbindung auszubilden, die an einem Kontaktpfropfen gekoppelt ist.
    • Ausführungsform 6
  • Obwohl diese Ausführungsform ähnlich ist der Ausführungsform 4, bestehen Unterschiede zwischen diesen dahingehend, daß eine Dreifachschicht und eine zweite Polysiliziumschicht aufgestapelt sind und in einer Widerstandszone beseitigt werden, und daß eine Metallsilizidschicht in allen Zonen eines Widerstandsmusters beseitigt werden muß, da die Dreifachschicht in dem Widerstandsmuster nicht vorhanden ist.
  • Gemäß Fig. 38 wird eine Vorrichtungsisolierschicht 38 an einem Substrat 10 hergestellt. Obwohl die Vorrichtungsisolierschicht 38 aus einer Grabenisolierschicht der Vorrichtung besteht, kann sie auch aus einer LOCOS-Isolierschicht der Vorrichtung bestehen. In diesem Fall wird die Grabenisolierschicht 11d der Vorrichtung über der gesamten Widerstandszone ausgebildet.
  • Gemäß Fig. 39 werden Gateisolierschichten 13 und 15, von denen jede eine erforderliche Dicke besitzt, in jeder Zone eines Substrats ausgebildet, wo die Vorrichtungsisolierschicht 11 gebildet ist. Das heißt, eine dicke Gateisolierschicht 13 wird in einer peripheren Hochspannungsvorrichtungszone ausgebildet und es wird eine dünne Gateisolierschicht 15 in einer peripheren Niedrigspannungsvorrichtungszone ausgebildet. Die Gateisolierschicht wird nicht in der Widerstandszone gebildet, wo die Vorrichtungsisolierschicht 11d ausgebildet ist.
  • Gemäß Fig. 39 und Fig. 40 wird eine erste Polysiliziumschicht 17 auf dem Substrat 10 gebildet, wo die Vorrichtungsisolierschicht 11 und die Gateisolierschichten 13 und 15 ausgebildet sind. Es wird ein Mustergestaltungsprozeß durchgeführt, um eine erste Polysiliziumschicht 17 und eine Gateisolierschicht 15 in einer Zellenarrayzone zu beseitigen. Die bei dem Mustergestaltungsprozeß verwendete Ätzmaske wird dann entfernt.
  • Gemäß Fig. 41 werden eine ONO-Dreifachschicht 19 und eine zweite Polysiliziumschicht 21 auf dem Substrat 10 von Fig. 40 aufgestapelt. Es wird ein Ätzmaskenmuster (nicht gezeigt) gebildet, so daß es die Zellenarrayzone bedeckt. Es wird dann ein Ätzprozeß durchgeführt, um die zweite Polysiliziumschicht 21 und die Dreifachschicht 19 auf dem Substrat an Stellen zu beseitigen, die verschieden sind von der Zellenarrayzone. Es wird dann das Ätzmaskenmuster beseitigt. Es wird eine Metallsilizidschicht 23 über im wesentlichen der gesamten Oberfläche des Substrats aufgebracht, so daß die Metallsilizidschicht 23 an der ersten Polysiliziumschicht 17 in der peripheren Hochspannungs- und Niedrigspannungsvorrichtungszone angeordnet wird.
  • Es sei darauf hingewiesen, daß gemäß Fig. 42 bis Fig. 44 die Prozeßschritte ähnliche den Prozeßschritten der Fig. 35 bis 37 der Ausführungsform 5 durchgeführt werden, und zwar in Verbindung mit dem Substrat 10 von Fig. 41. Da jedoch keine Gateisolierschicht existiert, wenn ein Widerstandsmuster 606 in der Widerstandszone ausgebildet wird, wird diese auch nicht in ein Muster gebracht. In bevorzugter Weise wird ein Uberätzen der Vorrichtungsisolierschicht 11d während der Ausbildung des Widerstandsmusters unterdrückt.
  • Fig. 45 zeigt eine Querschnittsansicht entlang der Ebene des Widerstandsmusters 606 von Fig. 44. Bei dem Widerstandsmuster 606 ist lediglich eine erste Polysiliziumschicht 17d sowohl in der Kontaktzone als auch der Leitungszone 61 bzw. 63 ausgebildet, wo ein Kontaktpfropfen 37d ausgebildet ist.
    • Ausführungsform 7
  • Diese Ausführungsform beschreibt ein Beispiel zur Herstellung einer nichtflüchtigen Halbleitervorrichtung ohne eine Dreifachschicht und einen stumpf gestoßenen Kontakt in den Gatemustern der peripheren Hochspannungs- und Niedrigspannungsvorrichtungen in einer selbstausrichtenden Weise.
  • Gemäß Fig. 46 ist eine dicke Gateisolierschicht 13 zur Bildung eines Hochspannungstransistors und eine dünne Gateisolierschicht 15 zur Bildung eines Niedrigspannungstransistors auf einem Substrat 10 ausgebildet.
  • Gemäß Fig. 46 und Fig. 47 wird eine erste Polysiliziumschicht 17 über im wesentlichen die gesamte Oberfläche des Substrats 10 ausgebildet, wo die dicke Gateisolierschicht 13 und die dünne Gateisolierschicht 15 ausgebildet sind. Für einen Mustergestaltungsprozeß wird ein Ätzmaskenmuster (nicht gezeigt) auf der ersten Polysiliziumschicht 17 gebildet, um eine Zellenarrayzone freizulegen. Ein Ätzprozeß wird dann zu dem Zweck durchgeführt, um die erste Polysiliziumschicht 17 und die dünne Gateisolierschicht 15 zu beseitigen.
  • Gemäß Fig. 48 wird eine ONO-Dreifachschicht 19 auf einem Substrat der Zellenarrayzone und eine erste Polysiliziumschicht 17 auf den anderen Zonen ausgebildet. Auf der ONO-Dreifachschicht 19 wird eine zweite Polysiliziumschicht 21 hergestellt.
  • Gemäß Fig. 49 wird ein Ätzmaskenmuster 115, welches die Zellenarrayzone und die Widerstandszone bedeckt, auf einem Substrat 10 ausgebildet, wo die zweite Polysiliziumschicht 21 gebildet ist. Es wird dann ein Ätzprozeß durchgeführt, um die zweite Polysiliziumschicht 21 und die ONO-Dreifachschicht 19 in der peripheren Hochspannungs- und Niedrigspannungsvorrichtungszone zu entfernen.
  • Gemäß Fig. 50 wird dann das Ätzmaskenmuster 115 beseitigt. Eine Grabenätzmaske 113 wird hergestellt und es wird eine Grabenisolierschicht 111 der Vorrichtung ausgebildet. Es wird dann eine isotrope Ätztechnik dazu verwendet, um die Grabenätzmaske 113 zu entfernen.
  • Gemäß Fig. 51 werden eine dritte Polysiliziumschicht und eine Metallsilizidschicht über der Grabenisolierschicht 111 der Vorrichtung ausgebildet. Das Substrat 10 wird in ein Muster gebracht, um die Gatemuster 307, 407 und 507 zu bilden und um ein Widerstandsmuster 607 in den jeweiligen Zonen zu bilden. An den Seitenwänden von all den Mustern 307, 407, 507 und 607 werden isolierende Abstandshalter 33 ausgebildet.
  • Gemäß Fig. 51 und Fig. 52 wird ein Ätzmaskenmuster (nicht gezeigt), welches die Kontaktzone des Widerstandsmusters 607 freilegt, über dem Substrat 10 ausgebildet, wo die Gatemuster 307, 407 und 507 und das Widerstandsmuster 607 gebildet sind. Es werden eine Metallsilizidschicht 23d, eine dritte Polysiliziumschicht 21d, eine dritte Polysiliziumschicht 31d, eine zweite Polysiliziumschicht 21d und eine Dreifachschicht 19d aufeinanderfolgend geätzt, um die erste Polysiliziumschicht 17d freizulegen.
  • Gemäß Fig. 53 wird eine isolierende Zwischenschicht 357 über im wesentlichen der gesamten Oberfläche des Substrats 10 von Fig. 52 ausgebildet. Die isolierende Zwischenschicht 357 wird in ein Muster gebracht, um ein Kontaktloch zu bilden, wobei ein Teil der Gatemuster 307, 407 und 507 und der Kontaktzone 61 des Widerstandsmusters 607 freigelegt wird. Es wird eine leitende Schicht aufgebracht, um ein Kontaktloch zu Füllen. Es wird dabei eine CMP-Technik verwendet, um die leitende Schicht mit Ausnahme der Kontaktpfropfen 37a, 37b, 37c und 37d zu beseitigen.
  • Bei einem nachfolgenden Prozeß kann eine obere Verbindung über eine Zwischenisolierschicht gebildet werden, wo der Kontaktpfropfen ausgebildet ist.
    • Ausführungsform 8
  • Obwohl diese Ausführungsform ähnlich der Ausführungsform 7 ist, gibt es Unterschiede zwischen diesen, und zwar dahingehend, daß ein Ätzmaskenmuster lediglich eine Zellenarrayzone während des Schrittes der Beseitigung einer zweiten Polysiliziumschicht und einer Dreifachschicht bedeckt, so daß die Dreifachschicht nicht zwischen den Widerstandsmusterschichten einer Widerstandszone vorhanden ist.
  • Es werden die gleichen Prozeßschritte, wie sie in Verbindung mit Fig. 46 bis Fig. 48 der Ausführungsform 7 beschrieben wurden, durchgeführt.
  • Gemäß Fig. 54 wird ein Ätzmaskenmuster 115 über die Gesamtheit der Zellenarrayzone von Fig. 48 ausgebildet. Es werden eine zweite Polysiliziumschicht 21 und eine Dreifachschicht 19 geätzt. In allen Zonen, ausgenommen der Zellenarrayzone, wird eine erste Polysiliziumschicht 17 auf den Gateisolierschichten 13 und 15 aufgebracht.
  • Gemäß Fig. 54 und Fig. 55 wird nachfolgend auf die Beseitigung des Ätzmaskenmusters 115 ein Grabenätzmaskenmuster 115 über dem Substrat 10 ausgebildet. Auch wird eine Grabenisolierschicht 111 der Vorrichtung ausgebildet.
  • Gemäß Fig. 56 wird eine Feuchtätztechnik dazu verwendet, um das Ätzmaskenmuster 115 zu beseitigen. Es werden ferner eine dritte Polysiliziumschicht und eine Metallsilizidschicht auf der Grabenisolierschicht 111 der Vorrichtung übereinandergestapelt angeordnet. Ein Mustergestaltungsprozeß wird dann zur Ausbildung von Gatemustern 308, 408 und 508 und eines Widerstandsmusters 608 in der peripheren Hochspannungs- und Niedrigspannungsvorrichtungszone und einer Widerstandszone durchgeführt.
  • Gemäß Fig. 56 und Fig. 57 wird ein isolierender Abstandshalter 33 an jeder Musterseitenwand ausgebildet. Es wird eine Ätzmaske (nicht gezeigt) über dem Substrat dort ausgebildet, wo ein Muster gebildet wurde, wobei ein Kontakt 61 und Leitungszonen 63 des Widerstandsmusters 608 freigelegt werden und wobei die Metallsilizidschicht 23d entfernt wird, welche die oberste Schicht des Widerstandsmusters 608 bildet, in dem Widerstandsmuster 608 verbleiben eine dritte Polysiliziumschicht 31d und eine erste Polysiliziumschicht 17d als eine Widerstandsschicht, die von dem Substrat 10 durch eine dicke Gateisolierschicht 13d isoliert ist.
  • Gemäß Fig. 58 wird eine isolierende Zwischenschicht 358 über im wesentlichen der gesamten Oberfläche des Substrats 10 von Fig. 57 ausgebildet. Die isolierende Zwischenschicht 358 wird in ein Muster gebracht, um ein Kontaktloch zu bilden, wobei die Gatemusterteile 31, 41 und 51 und eine Kontaktzone 61 eines Widerstandsmusters freigelegt werden. Es wird eine leitende Schicht aufgetragen und es wird eine CMP-Technik dazu verwendet, um die Kontaktpfropfen 37a, 37b, 37c und 37d zu bilden.
    • Ausführungsform 9
  • Obwohl diese Ausführungsform ähnlich der Ausführungsform 8 ist, sind Unterschiede zwischen diesen vorhanden, und zwar dahingehend, daß bei einem Schritt der Ausbildung der Grabenisolierschicht der Vorrichtung eine Vorrichtungsisolierschicht ausgebildet wird und dann ein Widerstandsmuster aus lediglich einer dritten Polysiliziumschicht gebildet wird.
  • Es werden die gleichen Prozeßschritte, wie sie in Verbindung mit Fig. 46 bis Fig. 48 der Ausführungsform 7 beschrieben wurden, durchgeführt. Danach wird der gleiche Prozeßschritt, wie er in Verbindung mit Fig. 54 der Ausführungsform 8 beschrieben wurde, durchgeführt.
  • Gemäß Fig. 59 wird eine Grabenätzmaske 113 über einem Substrat 10 ausgebilriet. Nach einer Reihe von Ätzprozessen wird eine isolierende Schicht mit Hilfe einer CVD-Technik aufgebracht und wird mit Hilfe einer CMP-Technik planiert, um eine Grabenisolierschicht 111 der Vorrichtung herzustellen. In einer Widerstandszone wird eine breite Grabenisolierschicht 111d der Vorrichtung hergestellt, um die Schichten 13 und 15 zu entfernen.
  • Gemäß Fig. 60 wird eine dritte Polysiliziumschicht und eine Metallsilizidschicht über die gesamte obere Fläche des Substrats ausgebildet, wobei die Grabenisolierschicht 111 der Vorrichtung hergestellt wird. Bei einem Mustergestaltungsprozeß werden die Gatemuster 309, 409 und 509 und ein Widerstandsmuster 609 gebildet. Das Widerstandsmuster 609 wird auf einer Isolierschicht 111d der Vorrichtung gebildet und besteht aus einer dritten Polysiliziumschicht 31d und einer Metallsilizidschicht 23d. Auch wird ein isolierendes Schichtmuster 33 an einer Musterseitenwand ausgebildet.
  • Gemäß Fig. 60 und Fig. 61 wird ein Ätzmaskenmuster (nicht gezeigt) ausgebildet, um einen Kontakt und die Leitungszonen 61 und 63 des Widerstandsmusters 609 freizulegen. Es wird ein Ätzprozeß angewendet, um die Metallsilizidschicht 23d des Widerstandsmusters 609 zu beseitigen.
  • Gemäß Fig. 62 wird eine isolierende Zwischenschicht 359 auf der gesamten Oberfläche des Substrats 10 in dem Zustand von Fig. 61 ausgebildet. Die isolierende Zwischenschicht 359 wird in ein Muster gebracht, um ein Kontaktloch zu bilden, welches die Gatemusterteile 31, 41 und 51 und die Kontaktzone 61 eines Widerstandsmusters freilegt. Es wird eine leitende Schicht aufgebracht und wird dann mit Hilfe einer CMP- Technik planiert, um dabei Kontaktpfropfen 37a, 37b, 37c und 37d auszubilden.
  • Nach der Ausbildung einer ONO-Dreifachschicht in der Zellenarrayzone wird gemäß der vorliegenden Erfindung eine zweite Polysiliziumschicht direkt aufgestapelt bzw. aufgetragen, um eine Beschädigung bei einem nachfolgenden Prozeß minimal zu halten. Es werden daher die Schichten, die die Dreifachschicht bilden, als eine Tunnelisolierschicht, eine Ladungsspeicherschicht und eine blockierende Isolierschicht mit einer hohen Zuverlässigkeit verwendet. Ferner wird in einer Widerstandszone eine Polysiliziumschicht der ONO-Schicht als Widerstandsschicht verwendet, um die Prozeßschritte zu vereinfachen.

Claims (48)

1. Nichtflüchtige Halbleiterspeichervorrichtung, mit:
einem Zellengatemuster in einer Zellenarrayzone, einem Hochspannungsgatemuster in einer peripheren Hochspannungszone und einem Niedrigspannungsgatemuster in einer peripheren Niedrigspannungszone auf einem Halbleitersubstrat,
bei der das Hochspannungsgatemuster eine Hochspannungsgateisolierschicht, eine erste leitende Schicht, eine Dreifachschicht und eine zweite leitende Schicht umfasst,
wobei die Dreifachschicht eine Tunnelisolierschicht, eine Ladungsspeicherschicht und eine blockierende Isolierschicht umfasst,
wobei das Zellengatemuster die Dreifachschicht und die zweite leitende Schicht enthält, und
wobei das Niedrigspannungsgatemuster eine Niedrigspannungsgateisolierschicht, die erste leitende Schicht, die Dreifachschicht und die zweite leitende Schicht enthält.
2. Vorrichtung nach Anspruch 1, ferner mit einem Widerstandsmuster in einer Widerstandszone, bei der das Widerstandsmuster wenigstens die erste leitende Schicht enthält, die auf einer isolierenden Schicht ausgebildet ist, um eine elektrische Isolation gegenüber dem Substrat zu erzielen.
3. Vorrichtung nach Anspruch 2, bei der die isolierende Schicht aus einer Grabenisolierschicht der Vorrichtung oder einer Hochspannungsgateisolierschicht besteht.
4. Vorrichtung nach Anspruch 2, ferner mit einem Kontaktpfropfen, der über dem Widerstandsmuster ausgebildet ist,
wobei das Widerstandsmuster eine Kontaktzone aufweist, welche die Hochspannungsgateisolierschicht und die erste leitende Schicht und eine Leitungszone (line region) enthält, welche die Hochspannungsgateisolierschicht, die erste leitende Schicht, die Dreifachschicht und die zweite leitende Schicht umfaßt, und
wobei der Kontaktpfropfen von der zweiten leitenden Schicht in der Kontaktzone isoliert ist.
5. Vorrichtung nach Anspruch 1, bei der das Zellengatemuster, das Hochspannungsgatemuster und das Niedrigspannungsgatemuster einen isolierenden Abstandshalter an ihren Seitenwänden aufweisen.
6. Vorrichtung nach Anspruch 1, bei der die zweite leitende Schicht aus einer Dualschicht besteht, die eine untere Schicht aus Polysilizium und eine obere Schicht aus Metallsilizid aufweist.
7. Vorrichtung nach Anspruch 1, ferner mit einem stumpfgestoßenen Kontakt (butting contact), der fortwährend mit der ersten und der zweiten leitenden Schicht in den jeweiligen Niedrigspannung- und Hochspannungsgatemustern verbunden ist.
8. Vorrichtung nach Anspruch 1,
bei der eine Höhe (elevation) der oberen Oberfläche der Dreifachschicht geringer ist als die Höhe (elevation) einer oberen Oberfläche einer Grabenisolierschicht der Vorrichtung, die an dem Substrat an einer Zellenarrayzone ausgebildet ist, und
bei der eine Bodenflächenhöhe (elevation) der Dreifachschicht höher ist als die Höhe (elevation) einer oberen Oberfläche der Grabenisolierschicht der Vorrichtung in den peripheren Hochspannungs- und Niedrigspannungszonen.
9. Vorrichtung nach Anspruch 1, bei der die zweite leitende Schicht eine untere leitende Schicht und eine obere leitende Schicht aufweist.
10. Vorrichtung nach Anspruch 9,
bei der die untere leitende Schicht aus einer Polysiliziumschicht besteht und
bei der die obere leitende Schicht aus einer Dualschicht besteht, die eine untere Schicht aus Polysilizium und eine obere Schicht aus Metallsilizid aufweist.
11. Vorrichtung nach Anspruch 9, bei der die Höhe einer oberen Oberfläche der unteren leitenden Schicht niedriger liegt als die Höhe einer oberen Oberfläche einer Isolierschicht der Vorrichtung in einer Zellenarrayzone und in den peripheren Hochspannungs- und Niedrigspannungszonen.
12. Nichtflüchtige Speichervorrichtung mit einem Zellengatemuster einer Zellenarrayzone, einem Hochspannungsgatemuster, einer peripheren Hochspannungszone und einem Niedrigspannungsgatemuster einer peripheren Niedrigspannungszone auf einem Halbleitersubstrat,
bei der das Hochspannungsgatemuster eine Hochspannungsgateisolierschicht, eine erste leitende Schicht und eine leitende Schicht mit niedrigem Widerstand enthält,
wobei das Zellengatemuster für eine Speicherkomponente eine Dreifachschicht, eine zweite leitende Schicht und eine leitende Schicht mit niedrigem Widerstand (hoch leitende Schicht) enthält, wobei die Dreifachschicht eine Tunnelisolierschicht, eine Ladungsspeicherschicht und eine blockierende Isolierschicht enthält, und
wobei das Niedrigspannungsgatemuster eine Niedrigspannungsgateisolierschicht, die erste leitende Schicht und die leitende Schicht mit dem niedrigen Widerstand (hoch leitende Schicht) enthält.
13. Vorrichtung nach Anspruch 12, ferner mit einer Widerstandszone und einem Widerstandsmuster und in der Widerstandszone, bei der das Widerstandsmuster wenigstens die erste leitende Schicht enthält, die auf einer isolierenden Schicht ausgebildet ist, um eine elektrische Isolation gegenüber dem Substrat vorzusehen.
14. Vorrichtung nach Anspruch 13, bei der die isolierende Schicht aus einer Grabenisolierschicht der Vorrichtung oder einer Hochspannungsgateisolierschicht besteht.
15. Vorrichtung nach Anspruch 13, ferner mit einem Kontaktpfropfen, der über dem Widerstandsmuster ausgebildet ist,
wobei das Widerstandsmuster eine Kontaktzone enthält, die eine Gateisolierschicht und die erste leitende Schicht umfaßt, und eine Leitungszone enthält, welche die Gateisolierschicht, die erste leitende Schicht, die Dreifachschicht, die zweite leitende Schicht und die leitende Schicht mit dem niedrigen Widerstand enthält, und
bei der der Kontaktpfropfen gegenüber der zweiten leitenden Schicht und der leitenden Schicht mit dem niedrigen Widerstand in der Kontaktzone isoliert ist.
16. Vorrichtung nach Anspruch 12, ferner mit einem isolierenden Abstandshalter, der an den Seitenwänden des Zellengatemusters, des Hochspannungsgatemusters und des Niedrigspannungsgatemusters ausgebildet ist.
17. Vorrichtung nach Anspruch 12,
bei der eine Höhe der obersten Fläche der Dreifachschicht niedriger liegt als eine Höhe der obersten Fläche der Grabenisolierschicht der Vorrichtung, die an dem Substrat in der Zellenarrayzone ausgebildet ist, und
bei der die Höhe einer obersten Oberfläche der ersten leitenden Schicht höher liegt als eine Höhe einer obersten Oberfläche der Grabenisolierschicht der Vorrichtung in den peripheren Hochspannungs- und Niedrigspannungsgatemusterzonen.
18. Vorrichtung nach Anspruch 19, ferner mit einem Kontakt, der an der leitenden Schicht mit dem niedrigen Widerstand in einer Teilzone von jedem Muster gemäß dem Zellengatemuster, dem Hochspannungsgatemuster und dem Niedrigspannungsgatemuster ausgebildet ist.
19. Vorrichtung nach Anspruch 12, bei der die leitende Schicht mit dem niedrigen Widerstand eine Metallsilizidschicht als oberste Schicht enthält.
20. Vorrichtung nach Anspruch 19, bei der die leitende Schicht mit dem niedrigen Widerstand eine untere Schicht aus Polysilizium und eine obere Schicht aus Metallsilizid enthält.
21. Vorrichtung nach Anspruch 20,
bei der in der Zellenarrayzone die Höhe einer obersten Oberfläche der Grabenisolierschicht der Vorrichtung, die über dem Substrat ausgebildet ist, größer ist als die Höhe einer obersten Oberfläche der zweiten leitenden Schicht und kleiner ist als die Höhe einer obersten Oberfläche der Polysiliziumschicht der hoch leitenden Schicht, und
bei der bei den Hochspannungs- und Niedrigspannungsgatemusterzonen eine oberste Oberfläche der Grabenisolierschicht der Vorrichtung höher liegt als die Höhe einer obersten Oberfläche der ersten leitenden Schicht, und kleiner ist als die Höhe einer obersten Oberfläche der Polysiliziumschicht der hoch leitenden Schicht.
22. Vorrichtung nach Anspruch 20, ferner mit einem Widerstandsmuster in einer Widerstandszone, bei der das Widerstandsmuster wenigstens die erste leitende Schicht und die Polysiliziumschicht der hoch leitenden Schicht enthält, wobei die erste leitende Schicht auf einer Isolierschicht ausgebildet ist.
23. Vorrichtung nach Anspruch 22, bei der die Isolierschicht aus einer Grabenisolierschicht der Vorrichtung oder Hochspannungsgateisolierschicht besteht.
24. Vorrichtung nach Anspruch 22, bei der das Widerstandsmuster die Hochspannungsgateisolierschicht, die erste leitende Schicht und die Polysiliziumschicht der hoch leitenden Schicht umfaßt.
25. Vorrichtung nach Anspruch 22,
bei der in der Zellenarrayzone die Höhe einer obersten Fläche der Grabenisolierschicht der Vorrichtung, die auf dem Substrat ausgebildet ist, größer ist als die Höhe einer obersten Oberfläche der zweiten leitenden Schicht und kleiner ist als die Höhe einer obersten Oberfläche der Polysiliziumschicht der hoch leitenden Schicht, und
bei der bei den peripheren Hochspannungs- und Niedrigspannungszonen die Höhe einer obersten Oberfläche der Grabenisolierschicht der Vorrichtung größer ist als die Höhe einer obersten Oberfläche der ersten leitenden Schicht und kleiner ist als die Höhe einer obersten Oberfläche der Polysiliziumschicht der hoch leitenden Schicht.
26. Nichtflüchtige Speichervorrichtung mit einem Zellengatemuster einer Zellenarrayzone, einem Hochspannungsgatemuster, einer peripheren Hochspannungszone und einem Niedrigspannungsgatemuster und einem Leitungswiderstandsmuster einer peripheren Niedrigspannungszone,
bei der das Hochspannungsgatemuster eine Hochspannungsgateisolierschicht, eine leitende Schicht, eine Dreifachschicht, eine Polysiliziumschicht und eine Metallsilizidschicht enthält, wobei die Dreifachschicht eine Tunnelisolierschicht, eine Ladungsspeicherschicht und eine blockierende Isolierschicht enthält,
bei der das Zellengatemuster für eine Speicherkomponente die Dreifachschicht, die Polysiliziumschicht und die Metallsilizidschicht enthält,
das Niedrigspannungsgatemuster eine Niedrigspannungsgateisolierschicht, die leitende Schicht, die Dreifachschicht, die Polysiliziumschicht und die Metallsilizidschicht enthält,
das Widerstandsmuster eine Leitungszone und eine Kontaktzone aufweist, wobei die Leitungszone eine Hochspannungsgateisolierschicht, die leitende Schicht, die Dreifachschicht, die Polysiliziumschicht und die Metallsilizidschicht enthält, und
bei der die Kontaktzone die Hochspannungsgateisolierschicht und die leitende Schicht enthält,
in der Zellenarrayzone die Höhe einer obersten Oberfläche der Dreifachschicht kleiner ist als die Höhe einer obersten Oberfläche einer Grabenisolierschicht der Vorrichtung, die über dem Substrat ausgebildet ist, und
bei der in den peripheren Hochspannungs- und Niedrigspannungszonen die Höhe einer Bodenfläche der Dreifachschicht kleiner ist als die Höhe einer obersten Oberfläche der Grabenisolierschicht der Vorrichtung,
wobei die Vorrichtung folgendes aufweist:
einen isolierenden Abstandshalter, der an den Seitenwänden des Zellengatemusters, des Hochspannungsgatemusters, des Niedrigspannungsgatemusters und des Widerstandsmusters ausgebildet ist;
einen stumpf gestoßenen Kontakt (butting contact), der fortwährend mit der leitenden Schicht, der Polysiliziumschicht und der Metallsilizidschicht in der Kontaktzone des jeweiligen Niedrigspannungs-Gatemusters und des Hochspannungs-Gatemusters verbunden ist,
einem ersten Kontaktpfropfen, der an der Metallsilizidschicht des Zellengatemusters ausgebildet ist; und
einem zweiten Kontaktpfropfen, der an der leitenden Schicht der Kontaktzone des Widerstandsmusters ausgebildet ist, wobei die Metallsilizidschicht und die Polysiliziumschicht der Leitungszonen von dem Kontaktpfropfen isoliert sind.
27. Nichtflüchtige Speichervorrichtung mit einem Zellengatemuster in einer Zellenarrayzone, einem Hochspannungsgatemuster, einer peripheren Hochspannungszone und einem Niedrigspannungsgatemuster in einem Leitungswiderstandsmuster in einer peripheren Niedrigspannungszone,
bei der das Hochspannungsgatemuster eine Hochspannungsgateisolierschicht, eine erste leitende Schicht, eine Dreifachschicht, eine Polysiliziumschicht, eine Metallsilizidschicht enthält, wobei die Dreifachschicht eine Tunnelisolierschicht, eine Ladungsspeicherschicht und eine blockierende Isolierschicht enthält,
bei der das Zellengatemuster die Dreifachschicht, eine zweite leitende Schicht, die Polysiliziumschicht und die Metallsilizidschicht enthält,
das Niedrigspannungsgatemuster eine Niedrigspannungsgateisolierschicht, eine leitende Schicht, die Dreifachschicht, die Polysiliziumschicht und die Metallsilizidschicht enthält,
wobei das Widerstandsmuster eine Leitungszone (line region) und eine Kontaktzone umfaßt,
wobei die Leitungszone die Hochspannungsgateisolierschicht, die erste leitende Schicht, die Dreifachschicht, die zweite leitende Schicht, die Polysiliziumschicht und die Metallsilizidschicht enthält, und
wobei die Kontaktzone die Hochspannungsgateisolierschicht und die erste leitende Schicht enthält,
bei der in der Zellengatemusterzone die Höhe einer obersten Oberfläche der Dreifachschicht kleiner ist als die Höhe einer obersten Oberfläche einer Grabenisolierschicht der Vorrichtung, die über dem Substrat ausgebildet ist, und
bei der bei den Hochspannungs- und Niedrigspannungsgatemusterzonen die Höhe einer obersten Oberfläche der Grabenisolierschicht größer ist als die Höhe einer obersten Oberfläche der zweiten leitenden Schicht und kleiner ist als die Höhe einer obersten Oberfläche der Polysiliziumschicht,
welche Vorrichtung ferner folgendes aufweist:
einen isolierenden Abstandshalter, der an den Seitenwänden des Gatemusters für eine Speicherkomponente, dem Hochspannungsgatemuster, dem Niedrigspannungsgatemuster und dem Widerstandsmuster ausgebildet ist;
einen ersten stumpf gestoßenen Kontaktpfropfen, der fortlaufend mit der ersten leitenden Schicht, der zweiten leitenden Schicht, der Metallsilizidschicht und der Polysiliziumschicht verbunden ist, indem die Metallsilizidschicht, die Polysiliziumschicht, die zweite leitende Schicht und die Dreifachschicht in einem Teil der Kontaktzone in den jeweiligen Niedrigspannungs- und Hochspannungsgatemustern entfernt wurde;
einen zweiten Kontaktpfropfen, der mit der Metallsilizidschicht des Zellengatemusters verbunden ist, und
einen anderen Kontaktpfropfen, der in der Kontaktzone des Widerstandsmusters ausgebildet ist, wobei der andere Kontaktpfropfen nicht in Kontakt mit der Metallsilizidschicht, der Polysiliziumschicht und der zweiten leitenden Schicht steht.
28. Verfahren zur Herstellung einer nichtflüchtigen Halbleiterspeichervorrichtung, bei dem:
a) eine Vorrichtungsisolierschicht in einem Substrat ausgebildet wird;
b) eine Niedrigspannungsgateisolierschicht in wenigstens einer peripheren Niedrigspannungszone des Substrats ausgebildet wird, und eine Hochspannungsgateisolierschicht in wenigstens einer peripheren Hochspannungszone des Substrats ausgebildet wird;
c) eine erste leitende Schicht über im wesentlichen der gesamten Oberfläche des Substrats aufgebracht wird;
d) die erste leitende Schicht in einer Zellenarrayzone beseitigt wird, um das Substrat freizulegen; und
e) aufeinanderfolgend eine Dreifachschicht und eine zweite leitende Schicht über im wesentlichen der gesamten Oberfläche des freigelegten Substrats in der Zellenarrayzone ausgebildet wird, wobei die Dreifachschicht eine Tunnelisolierschicht, eine Ladungsspeicherschicht und eine blockierende Isolierschicht enthält.
29. Verfahren zur Herstellung einer nichtflüchtigen Halbleiterspeichervorrichtung, bei dem:
a) eine Isolierschicht der Vorrichtung in einem Substrat ausgebildet wird;
b) eine Niedrigspannungsgateisolierschicht in wenigstens einer peripheren Niedrigspannungszone des Substrats ausgebildet wird und eine Hochspannungsgateisolierschicht in wenigstens einer peripheren Hochspannungszone des Substrats ausgebildet wird;
c) eine erste leitende Schicht über im wesentlichen der gesamten Oberfläche des Substrats aufgetragen wird;
d) die erste leitende Schicht in der Zellenarrayzone beseitigt wird, um das Substrat freizulegen;
e) aufeinanderfolgend eine Dreifachschicht und eine zweite leitende Schicht auf der gesamten Oberfläche des freigelegten Substrats in der Zellenarrayzone ausgebildet wird, wobei die Dreifachschicht eine Tunnelisolierschicht, eine Ladungsspeicherschicht und eine blockierende Isolierschicht enthält;
f) das Substrat einer Musterformung unterworfen wird, wo die zweite leitende Schicht ausgebildet ist, so daß dadurch ein Zellengatemuster in der Zellenarrayzone gebildet wird und Hochspannungs-Niedrigspannungs- Gatemuster in den peripheren Hochspannungszonen bzw. Niedrigspannungszonen ausgebildet werden;
g) die zweite leitende Schicht und die Dreifachschicht der jeweiligen Hochspannungs- und Niedrigspannungsgatemuster beseitigt werden, um eine Anschlußzone zu bilden, in der die erste Polysiliziumschicht frei liegt;
h) eine isolierende Zwischenschicht über im wesentlichen der gesamten Oberfläche des Substrats ausgebildet und in ein Muster gebracht wird, um Kontaktlöcher auszubilden, die ein Anschlußkontaktloch enthalten, welches sich über der Anschlußzone erstreckt; und
i) ein Kontaktpfropfen ausgebildet wird, der das Kontaktloch füllt.
30. Verfahren nach Anspruch 29,
bei dem bei dem Schritt (b) die Gateisolierschicht für eine hohe Spannung in einer Widerstandszone ausgebildet wird,
bei dem bei dem Schritt (f) ein Widerstandsmuster in der Widerstandszone ausgebildet wird,
bei dem bei dem Schritt (g) die zweite leitende Schicht und die Dreifachschicht in der Kontaktzone des Widerstandsmusters beseitigt werden, und
bei dem bei dem Schritt (h) die Kontaktlöcher innerhalb der Kontaktzone in dem Widerstandsmuster ausgebildet werden, so daß sie nicht mit einer leitenden Schicht mit niedrigem Widerstand verbunden sind.
31. Verfahren nach Anspruch 29, bei dem ferner ein isolierender Abstandshalter an den Seitenwänden der Muster ausgebildet wird.
32. Verfahren nach Anspruch 29, bei dem die zweite leitende Schicht dadurch ausgebildet wird, indem aufeinanderfolgend eine leitende Schicht aus Silizium und eine andere leitende Schicht aus Metall übereinandergestapelt werden.
33. Verfahren nach Anspruch 32,
bei dem bei dem Schritt (a) eine Grabenisolierschicht der Vorrichtung in der Widerstandszone ausgebildet wird;
bei dem bei dem Schritt (f) ein Widerstandsmuster in der Widerstandszone ausgebildet wird,
bei dem bei dem Schritt (g) die leitende Schicht aus Metall in allen Zonen des leitenden Musters beseitigt wird, und
bei dem bei dem Schritt (h) ein Kontaktloch ausgebildet wird, um die Polysiliziumschicht des Widerstandsmusters freizulegen.
34. Verfahren zur Herstellung einer nichtflüchtigen Halbleiterspeichervorrichtung, bei dem:
a) eine Niedrigspannungsgateisolierschicht in wenigstens einer peripheren Niedrigspannungszone eines Substrats ausgebildet wird und eine Hochspannungsgateisolierschicht in wenigstens einer peripheren Hochspannungszone des Substrats ausgebildet wird;
b) eine erste leitende Schicht auf der gesamten Oberfläche des Substrats aufgetragen wird;
c) die erste leitende Schicht in einer Zellenarrayzone beseitigt wird, um das Substrat freizulegen;
d) aufeinanderfolgend eine Dreifachschicht und eine zweite leitende Schicht auf der gesamten Oberfläche des freigelegten Substrats in der Zellenarrayzone ausgebildet werden, wobei die Dreifachschicht eine Tunnelisolierschicht, eine Ladungsspeicherschicht und eine blockierende Isolierschicht enthält;
e) eine Grabenisolierschicht der Vorrichtung auf einem Substrat ausgebildet wird, wo die zweite leitende Schicht ausgebildet ist;
f) eine leitende Schicht mit niedrigem Widerstand auf einem Substrat ausgebildet wird, wo die Isolierschicht der Vorrichtung ausgebildet ist;
g) ein Substrat dort in ein Muster gebracht wird, wo die leitende Schicht mit dem niedrigen Widerstand gebildet ist, wobei ein Zellengatemuster in der Zellenarrayzone ausgebildet wird und die Hochspannungs- und Niedrigspannungsgatemuster in den peripheren Hochspannungszonen bzw. peripheren Niedrigspannungszonen ausgebildet werden;
h) die leitende Schicht mit dem niedrigen Widerstand, die zweite leitende Schicht und die Dreifachschicht der jeweiligen Hochspannungs- und Niedrigspannungsgatemuster beseitigt werden, um eine Anschlußzone bzw. stumpf gestoßene Zone zu bilden, an der die erste Polysiliziumschicht freigelegt ist;
i) eine isolierende Zwischenschicht auf der gesamten Oberfläche des Substrats ausgebildet und in ein Muster gebracht wird, um Kontaktlöcher zu bilden, die ein stumpf gestoßenes Kontaktloch enthalten, welches sich über der Anschlußzone (butting region) erstreckt; und
j) ein Kontaktpfropfen ausgebildet wird, der das Kontaktloch füllt.
35. Verfahren nach Anspruch 34,
bei dem bei dem Schritt (a) die Gateisolierschicht in einer Widerstandszone ausgebildet wird;
bei dem bei dem Schritt (g) ein Widerstandsmuster in der Widerstandszone ausgebildet wird,
bei dem bei dem Schritt (h) die leitende Schicht mit dem niedrigen Widerstand, die zweite leitende Schicht und die Dreifachschicht in der Kontaktzone des Widerstandsmusters beseitigt werden, und
bei dem Schritt (i) ein Kontaktloch ausgebildet ist, so daß es sich über lediglich der Kontaktzone des Widerstandsmusters erstreckt.
36. Verfahren nach Anspruch 34, bei dem ferner ein isolierender Abstandshalter an jeder der Seitenwände der Muster bei dem Schritt (g) ausgebildet wird.
37. Verfahren nach Anspruch 34, bei dem die leitende Schicht mit dem niedrigen Widerstand dadurch ausgebildet wird, indem eine leitende Schicht aus Silizium und eine andere leitende Schicht aus Metall aufeinanderfolgend aufgestapelt werden.
38. Verfahren nach Anspruch 37,
bei dem bei dem Schritt (e) eine Grabenisolierschicht der Vorrichtung in der Widerstandszone ausgebildet wird;
bei dem bei dem Schritt (f) ein Widerstandsmuster in der Widerstandszone ausgebildet wird,
bei dem bei dem Schritt (g) die leitende Schicht aus Metall in allen Zonen des leitenden Musters beseitigt wird, und
bei dem bei dem Schritt (h) ein Kontaktloch derart ausgebildet wird, daß dort die Polysiliziumschicht des Widerstandsmusters freigelegt ist.
39. Verfahren zur Herstellung einer nichtflüchtigen Halbleiterspeichervorrichtung, bei dem:
a) eine Vorrichtungsisolierschicht in einem Substrat ausgebildet wird;
b) eine Niedrigspannungsgateisolierschicht in wenigstens einer peripheren Niedrigspannungszone des Substrats ausgebildet wird und eine Hochspannungsgateisolierschicht in wenigstens einer peripheren Hochspannungszone des Substrats ausgebildet wird;
c) eine erste leitende Schicht auf der gesamten Oberfläche des Substrats aufgetragen wird;
d) die erste leitende Schicht in der Zellenarrayzone beseitigt wird, um das Substrat freizulegen;
e) aufeinanderfolgend eine Dreifachschicht und eine zweite leitende Schicht über im wesentlichen der gesamten Oberfläche des freigelegten Substrats in der Zellenarrayzone ausgebildet werden, wobei die Dreifachschicht eine Tunnelisolierschicht, eine Ladungsspeicherschicht und eine blockierende Isolierschicht enthält;
f) ein Substrat dort in ein Muster gebracht wird, wo die zweite leitende Schicht ausgebildet ist, wobei die zweite leitende Schicht und die Dreifachschicht in einer Beseitigungszone beseitigt werden, die die peripheren Niedrigspannungs- und Hochspannungszonen enthält;
g) eine leitende Schicht mit niedrigem Widerstand auf der gesamten Oberfläche des Substrats ausgebildet wird; und
h) das Substrat dort in ein Muster gebracht wird, wo die zweite leitende Schicht ausgebildet ist, wobei ein Zellengatemuster in der Zellenarrayzone ausgebildet wird und Hochspannungs- und Niedrigspannungsgatemuster in der peripheren Hochspannungszone bzw. peripheren Niedrigspannungszone ausgebildet werden.
40. Verfahren nach Anspruch 39, bei dem ferner:
a) eine isolierende Zwischenschicht über im wesentlichen der gesamten Oberfläche des Substrats ausgebildet wird und in ein Muster gebracht wird, um Kontaktlöcher auszubilden, die Kontaktlöcher enthalten, an denen die leitende Schicht mit dem niedrigen Widerstand freigelegt ist; und
b) ein Kontaktpfropfen ausgebildet wird, der das Kontaktloch füllt.
41. Verfahren nach Anspruch 40,
bei dem bei dem Schritt (a) eine Vorrichtungsisolierschicht in einer Widerstandszone ausgebildet wird,
bei dem bei dem Schritt (h) ein Widerstandsmuster in der Widerstandszone ausgebildet wird,
bei dem die leitende Schicht mit dem niedrigen Widerstand, die zweite leitende Schicht und die Dreifachschicht in der Kontaktzone des Widerstandsmusters vor der Ausbildung der isolierenden Zwischenschicht beseitigt werden, und
bei dem bei dem Schritt (i) ein Kontaktloch so ausgebildet wird, daß es sich über lediglich der Kontaktzone des Widerstandsmusters in der Widerstandszone erstreckt.
42. Verfahren nach Anspruch 40,
bei dem die das Beseitigen bzw. Entfernen betreffende Zone eine Widerstandszone enthält,
bei dem Schritt (h) ein Widerstandsmuster in der Widerstandszone ausgebildet wird,
die leitende Schicht mit dem niedrigen Widerstand in allen Zonen des Widerstandsmusters vor der Ausbildung der isolierenden Zwischenschicht beseitigt wird, und
bei dem bei dem Schritt (i) ein Kontaktloch in der Widerstandszone so ausgebildet wird, daß die erste leitende Schicht dort freigelegt wird.
43. Verfahren zur Herstellung einer nichtflüchtigen Halbleiterspeichervorrichtung, bei dem:
a) eine Niedrigspannungsgateisolierschicht in wenigstens einer peripheren Niedrigspannungszone des Substrats ausgebildet wird und eine Hochspannungsgateisolierschicht in wenigstens einer peripheren Hochspannungszone des Substrats ausgebildet wird;
b) eine erste leitende Schicht auf der gesamten Oberfläche des Substrats aufgebracht wird;
c) die erste leitende Schicht in der Zellenarrayzone beseitigt wird, um das Substrat freizulegen;
d) aufeinanderfolgend eine Dreifachschicht und eine zweite leitende Schicht über im wesentlichen der gesamten Oberfläche des freigelegten Substrats in der Zellenarrayzone ausgebildet werden, wobei die Dreifachschicht eine Tunnelisolierschicht, eine Ladungsspeicherschicht und eine blockierende Isolierschicht enthält;
e) das Substrat dort in ein Muster gebracht wird, wo die zweite leitende Schicht ausgebildet ist, wobei die zweite leitende Schicht und die Dreifachschicht in einer Beseitigungszone beseitigt bzw. entfernt werden, welche die peripheren Niedrigspannungs- und Hochspannungszonen enthält;
f) eine Grabenisolierschicht der Vorrichtung in einem Substrat ausgebildet wird, welches dem Schritt (e) unterzogen wird;
g) eine leitende Schicht mit niedrigem Widerstand über im wesentlichen der gesamten Oberfläche des Substrats, dort wo die Vorrichtungsisolierschicht ausgebildet ist, hergestellt wird;
h) das Substrat dort in ein Muster gebracht wird, wo die leitende Schicht mit dem niedrigen Widerstand ausgebildet ist, wobei ein Zellengatemuster in der Zellenarrayzone gebildet wird und Hochspannungs- und Niedrigspannungsgatemuster in der peripheren Hochspannungszone bzw. der peripheren Niedrigspannungszone ausgebildet werden,
i) eine isolierende Zwischenschicht auf der gesamten Oberfläche des Substrats ausgebildet und in ein Muster gebracht wird, um Kontaktlöcher auszubilden, welche Kontaktlöcher enthalten, durch die die leitende Schicht mit dem niedrigen Widerstand freigelegt wird; und
j) ein Kontaktpfropfen ausgebildet wird, welcher das Kontaktloch füllt.
44. Verfahren nach Anspruch 43,
bei dem bei dem Schritt (a) die Gateisolierschicht in einer Widerstandszone ausgebildet wird,
bei dem bei dem Schritt (h) ein Widerstandsmuster in der Widerstandszone ausgebildet wird,
die leitende Schicht mit dem niedrigen Widerstand, die zweite leitende Schicht und die Dreifachschicht in der Kontaktzone des Widerstandsmusters vor der Ausbildung der isolierenden Zwischenschicht entfernt werden, und
bei dem bei dem Schritt (i) lediglich ein Kontaktloch, welches über die Kontaktzone des Widerstandsmusters reicht, in der Widerstandszone ausgebildet wird.
45. Verfahren nach Anspruch 44, bei dem ferner ein isolierender Abstandshalter an den Seitenwänden der Muster bei dem Schritt (h) ausgebildet wird.
46. Verfahren nach Anspruch 44, bei dem die leitende Schicht mit dem niedrigen Widerstand dadurch ausgebildet wird, indem aufeinanderfolgend eine leitende Schicht aus Silizium und eine andere leitende Schicht aus Metall übereinandergestapelt werden.
47. Verfahren nach Anspruch 46,
bei dem bei dem Schritt (f) eine Vorrichtungsisolierschicht in einer Widerstandszone ausgebildet wird,
bei dem bei dem Schritt (h) ein Widerstandsmuster, welches die leitende Schicht mit dem niedrigen Widerstand enthält, in der Widerstandszone ausgebildet wird,
eine Metall enthaltende leitende Schicht in allen Zonen des Widerstandsmusters vor der Ausbildung der isolierenden Zwischenschicht beseitigt wird, und
bei dem bei dem Schritt (i) ein Kontaktloch in der Widerstandszone ausgebildet wird, um dort das Polysilizium freizulegen.
18. Verfahren nach Anspruch 44,
bei dem die Beseitigungszone eine Widerstandszone enthält,
bei dem bei dem Schritt (h) ein Widerstandsmuster in der Widerstandszone ausgebildet wird,
die leitende Schicht mit dem niedrigen Widerstand in allen Zonen des Widerstandsmusters vor der Ausbildung der isolierenden Zwischenschicht entfernt wird, und
bei dem bei dem Schritt (i) ein Kontaktloch in der Widerstandszone ausgebildet wird, um die erste leitende Schicht freizulegen.
DE10235986A 2001-08-09 2002-08-06 Nichtflüchtige Speichervorrichtung mit einer schwebenden Trap-Speicherzelle und Verfahren zur Herstellung derselben Expired - Fee Related DE10235986B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2001-47944 2001-08-09
KR10-2001-0047944A KR100399350B1 (ko) 2001-08-09 2001-08-09 부유 트랩형 소자를 가지는 비휘발성 반도체 메모리 장치및 그 제조방법

Publications (2)

Publication Number Publication Date
DE10235986A1 true DE10235986A1 (de) 2003-03-06
DE10235986B4 DE10235986B4 (de) 2010-11-25

Family

ID=19713023

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10235986A Expired - Fee Related DE10235986B4 (de) 2001-08-09 2002-08-06 Nichtflüchtige Speichervorrichtung mit einer schwebenden Trap-Speicherzelle und Verfahren zur Herstellung derselben

Country Status (4)

Country Link
US (2) US6781193B2 (de)
JP (1) JP2003142656A (de)
KR (1) KR100399350B1 (de)
DE (1) DE10235986B4 (de)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6925007B2 (en) 2001-10-31 2005-08-02 Sandisk Corporation Multi-state non-volatile integrated circuit memory systems that employ dielectric storage elements
US6897522B2 (en) 2001-10-31 2005-05-24 Sandisk Corporation Multi-state non-volatile integrated circuit memory systems that employ dielectric storage elements
KR100456700B1 (ko) * 2002-10-09 2004-11-10 삼성전자주식회사 저항 패턴을 가지는 반도체 장치 및 그 제조방법
KR100442885B1 (ko) * 2002-11-01 2004-08-02 삼성전자주식회사 반도체 소자의 다중 두께 게이트 유전층 제조 방법
KR100504691B1 (ko) * 2003-01-10 2005-08-03 삼성전자주식회사 전하저장절연막을 가지는 비휘발성 메모리 소자 및 그제조방법
US7648881B2 (en) * 2003-01-10 2010-01-19 Samsung Electronics Co., Ltd. Non-volatile memory devices with charge storage insulators and methods of fabricating such devices
JP2005026380A (ja) * 2003-06-30 2005-01-27 Toshiba Corp 不揮発性メモリを含む半導体装置及びその製造方法
DE10333549B3 (de) * 2003-07-23 2005-01-13 Infineon Technologies Ag Charge-Trapping-Speicherzelle
KR100578131B1 (ko) * 2003-10-28 2006-05-10 삼성전자주식회사 비휘발성 기억 소자 및 그 형성 방법
US20050251617A1 (en) * 2004-05-07 2005-11-10 Sinclair Alan W Hybrid non-volatile memory system
JP4130634B2 (ja) * 2004-01-20 2008-08-06 松下電器産業株式会社 半導体装置
JP2006108310A (ja) * 2004-10-04 2006-04-20 Toshiba Corp 不揮発性半導体記憶装置とその製造方法
JP4242822B2 (ja) * 2004-10-22 2009-03-25 パナソニック株式会社 半導体装置の製造方法
KR100682908B1 (ko) 2004-12-21 2007-02-15 삼성전자주식회사 두개의 저항체를 지닌 비휘발성 메모리 소자
KR100684899B1 (ko) * 2005-05-18 2007-02-20 삼성전자주식회사 비휘발성 기억 장치
JP4316540B2 (ja) * 2005-06-24 2009-08-19 株式会社東芝 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の製造方法
JP4991134B2 (ja) * 2005-09-15 2012-08-01 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR100719219B1 (ko) * 2005-09-20 2007-05-16 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
KR100741857B1 (ko) * 2006-05-03 2007-07-24 삼성전자주식회사 계면 저항을 줄일 수 있는 게이트 콘택 구조체를 구비하는반도체 장치 및 그 제조 방법
KR100761373B1 (ko) * 2006-09-08 2007-09-27 주식회사 하이닉스반도체 플래시 메모리 소자 제조방법
KR100830576B1 (ko) * 2006-09-29 2008-05-22 삼성전자주식회사 반도체 장치 및 그 형성 방법
KR100762260B1 (ko) * 2006-10-20 2007-10-01 삼성전자주식회사 비휘발성 메모리 장치 및 그 형성 방법
KR100811442B1 (ko) * 2007-02-09 2008-03-07 주식회사 하이닉스반도체 반도체 소자 및 그의 제조 방법
US7880303B2 (en) * 2007-02-13 2011-02-01 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked contact with low aspect ratio
US7776696B2 (en) * 2007-04-30 2010-08-17 Spansion Llc Method to obtain multiple gate thicknesses using in-situ gate etch mask approach
KR101360134B1 (ko) * 2007-07-23 2014-02-10 삼성전자주식회사 반도체 장치의 제조 방법
JP2009218494A (ja) * 2008-03-12 2009-09-24 Toshiba Corp 不揮発性半導体メモリ
JP2009267107A (ja) * 2008-04-25 2009-11-12 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
JP5269484B2 (ja) * 2008-05-29 2013-08-21 株式会社東芝 半導体記憶装置
KR20100046888A (ko) * 2008-10-28 2010-05-07 삼성전자주식회사 반도체 소자의 게이트 전극 형성 방법
US8329545B1 (en) * 2008-12-30 2012-12-11 Micron Technology, Inc. Method of fabricating a charge trap NAND flash memory
JP4994437B2 (ja) * 2009-11-18 2012-08-08 ルネサスエレクトロニクス株式会社 半導体集積回路装置及びその製造方法
JP5520102B2 (ja) * 2010-03-26 2014-06-11 旭化成エレクトロニクス株式会社 半導体装置の製造方法
JP2012043856A (ja) * 2010-08-16 2012-03-01 Toshiba Corp 半導体装置およびその製造方法
KR20120081288A (ko) * 2011-01-11 2012-07-19 삼성전자주식회사 저항소자를 구비하는 집적회로 소자 및 이의 제조방법
JP2013080861A (ja) * 2011-10-05 2013-05-02 Toshiba Corp 半導体装置
JP2012156520A (ja) * 2012-03-12 2012-08-16 Renesas Electronics Corp 半導体装置およびその製造方法
US10269822B2 (en) * 2015-12-29 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method to fabricate uniform tunneling dielectric of embedded flash memory cell
CN108962904B (zh) * 2017-05-26 2020-07-14 华邦电子股份有限公司 半导体存储元件的制造方法
CN114023754B (zh) * 2022-01-10 2022-03-29 广州粤芯半导体技术有限公司 非易失性闪存存储器及其擦除方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5974677A (ja) * 1982-10-22 1984-04-27 Ricoh Co Ltd 半導体装置及びその製造方法
KR0138312B1 (ko) * 1994-05-13 1998-04-28 김광호 비휘발성 반도체 메모리장치의 제조방법
JPH08306889A (ja) * 1995-05-08 1996-11-22 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP3424427B2 (ja) * 1995-07-27 2003-07-07 ソニー株式会社 不揮発性半導体メモリ装置
KR0183877B1 (ko) * 1996-06-07 1999-03-20 김광호 불휘발성 메모리 장치 및 그 제조방법
KR100199382B1 (ko) * 1996-06-27 1999-06-15 김영환 플래쉬 메모리 소자의 제조방법
US5861347A (en) * 1997-07-03 1999-01-19 Motorola Inc. Method for forming a high voltage gate dielectric for use in integrated circuit
JP3586072B2 (ja) * 1997-07-10 2004-11-10 株式会社東芝 不揮発性半導体記憶装置
JPH1187537A (ja) * 1997-09-02 1999-03-30 Toshiba Corp 不揮発性半導体記憶装置の製造方法
US6023085A (en) * 1997-12-18 2000-02-08 Advanced Micro Devices, Inc. Core cell structure and corresponding process for NAND-type high performance flash memory device
JPH11265987A (ja) * 1998-01-16 1999-09-28 Oki Electric Ind Co Ltd 不揮発性メモリ及びその製造方法
KR100275735B1 (ko) * 1998-07-11 2000-12-15 윤종용 노아형 플래쉬 메모리장치의 제조방법
US6197639B1 (en) * 1998-07-13 2001-03-06 Samsung Electronics Co., Ltd. Method for manufacturing NOR-type flash memory device
EP2034518A3 (de) * 1998-07-22 2009-06-03 STMicroelectronics S.r.l. Elektronische Bauelemente, die HV-Transistoren und LV-Transistoren mit salizidierten Übergängen umfassen
US6087211A (en) * 1998-08-12 2000-07-11 National Semiconductor Corporation Method for forming a semiconductor device having non-volatile memory cells, High-voltage transistors, and low-voltage, deep sub-micron transistors
US6074915A (en) * 1998-08-17 2000-06-13 Taiwan Semiconductor Manufacturing Company Method of making embedded flash memory with salicide and sac structure
KR100275741B1 (ko) * 1998-08-31 2000-12-15 윤종용 비휘발성 기억소자의 제조방법
US6362049B1 (en) * 1998-12-04 2002-03-26 Advanced Micro Devices, Inc. High yield performance semiconductor process flow for NAND flash memory products
EP1014441B1 (de) * 1998-12-22 2009-08-05 STMicroelectronics S.r.l. Herstellungsverfahren von EEPROM mit Peripherie
US6180456B1 (en) * 1999-02-17 2001-01-30 International Business Machines Corporation Triple polysilicon embedded NVRAM cell and method thereof
JP3895069B2 (ja) * 1999-02-22 2007-03-22 株式会社東芝 半導体装置とその製造方法
US6165846A (en) * 1999-03-02 2000-12-26 Zilog, Inc. Method of eliminating gate leakage in nitrogen annealed oxides
KR100343137B1 (ko) * 1999-04-07 2002-07-05 윤종용 불휘발성 메모리 장치 및 그 제조방법
US6130168A (en) * 1999-07-08 2000-10-10 Taiwan Semiconductor Manufacturing Company Using ONO as hard mask to reduce STI oxide loss on low voltage device in flash or EPROM process
US6204159B1 (en) * 1999-07-09 2001-03-20 Advanced Micro Devices, Inc. Method of forming select gate to improve reliability and performance for NAND type flash memory devices
JP3587100B2 (ja) * 1999-09-17 2004-11-10 セイコーエプソン株式会社 不揮発性メモリトランジスタを含む半導体装置の製造方法
JP2001102553A (ja) * 1999-09-29 2001-04-13 Sony Corp 半導体装置、その駆動方法および製造方法
US6468865B1 (en) * 2000-11-28 2002-10-22 Advanced Micro Devices, Inc. Method of simultaneous formation of bitline isolation and periphery oxide
US6436768B1 (en) * 2001-06-27 2002-08-20 Advanced Micro Devices, Inc. Source drain implant during ONO formation for improved isolation of SONOS devices

Also Published As

Publication number Publication date
US20030030097A1 (en) 2003-02-13
KR20030013762A (ko) 2003-02-15
US6781193B2 (en) 2004-08-24
US20040023451A1 (en) 2004-02-05
JP2003142656A (ja) 2003-05-16
KR100399350B1 (ko) 2003-09-26
DE10235986B4 (de) 2010-11-25
US7084030B2 (en) 2006-08-01

Similar Documents

Publication Publication Date Title
DE10235986A1 (de) Nichtflüchtige Speichervorrichtung mit einer schwebenden Trap-Speicherzelle und Verfahren zur Herstellung derselben
DE4220497B4 (de) Halbleiterspeicherbauelement und Verfahren zu dessen Herstellung
DE10107125B4 (de) Verfahren zum Ausbilden von Kontaktlöchern in einer integrierten Schaltungsvorrichtung durch selektives Ätzen einer Isolationsschicht, um die zu einem Halbleiterbereich benachbarte selbstausrichtende Kontaktfläche zu vergrößern, und dadurch ausgebildeter Kontakt in einer integrierten Schaltungsvorrichtung
DE10045019B4 (de) Verfahren zur Herstellung einer nichtflüchtigen Halbleiterspeichervorrichtung
DE4028488C2 (de) Verfahren zur Herstellung einer Halbleiterspeichervorrichtung
DE4332074C2 (de) Halbleiterspeichereinrichtung und Verfahren zu ihrer Herstellung
DE4016686C2 (de) Verfahren zum Herstellen eines Halbleiterspeichers
DE4127967C2 (de) MOS-Transistor mit Gate-Drain-Elektrodenüberlapp und Verfahren zu seiner Herstellung
DE19750918B4 (de) Halbleitereinrichtung mit Bitleitung und Kondensatorelektrode und zugehöriges Herstellungsverfahren
EP1179849A2 (de) Speicherzelle und Herstellungsverfahren
DE3834241A1 (de) Halbleitereinrichtung
DE4142961A1 (de) Dram-speicheranordnung
DE4038114C2 (de) Verfahren zum Herstellen eines Halbleiterspeichers
DE10206149C1 (de) Verfahren zur Herstellung von Kontakten
DE102004030806B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE4213945A1 (de) Speicherkondensator und verfahren zu dessen herstellung
DE4007582C2 (de) Verfahren zum Herstellen von mindestens zwei Kontakten in einem Halbleiterbauelement
DE4316503A1 (de) Verfahren zur Herstellung einer beerdigten Bitleiteranordnung von Speicherzellen
DE19718721A1 (de) DRAM-Zellenanordnung und Verfahren zu deren Herstellung
DE2921010A1 (de) Verfahren zur herstellung von sowie strukturen fuer vlsi-schaltungen mit hoher dichte
DE4444686A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE19907070A1 (de) Halbleitervorrichtung und zugehöriges Herstellungsverfahren
DE10246682A1 (de) Halbleiter-Vorrichtung
DE10223748B4 (de) Verfahren zum Ausbilden einer integrierten Speicherschaltungsanordnung
DE102005001904A1 (de) Halbleiterspeicher, Halbleiterbauteil und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R020 Patent grant now final

Effective date: 20110225

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20110301