DE10238029A1

DE10238029A1 - Phase locked loop (PLL) for electric and optical transceiver circuits, contg. several voltage controlled oscillators (VCO), each generating output frequency of PLL in different frequency ranges

Info

Publication number: DE10238029A1
Application number: DE10238029A
Authority: DE
Inventors: Christoph Sandner; Nicola Da Dalt
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2002-08-20
Filing date: 2002-08-20
Publication date: 2004-03-04

Abstract

The PLL (10) has several VCOs (12,14) for generating output frequency in different frequency ranges. Between two VCOs and loop filter (16) is incorporated at least one driver circuit (18,20) for limiting capacitive load affecting loop filter.Typically at least one driver circuit is located in front of input of each VCO. The driver circuit may contain a driver circuit stage assembly and source follower and fed back operational amplifier. One VCO may include a varactor and inductance as oscillating element. Independent claims are included for PLL application in an electric and optical transceiver circuit.

Description

Die Erfindung betrifft einen Phasenregelkreis gemäß Anspruch 1.The invention relates to a phase locked loop according to claim 1.

Phasenregelkreise, auch als Phasenregelschleifen oder „Phased Locked Loops" (PLL) bezeichnet, sind Schaltungen, die zur Frequenz- und Phasensynchronisation von zwei oder mehr Schwingungen dienen. Phasenregelkreise werden in verschiedensten elektronischen Systemen unter anderem zum Erzeugen von Taktfrequenzen eingesetzt. Beispiele für derartige Einsatzgebiete sind Mobilfunksysteme, digitale Übertragungssysteme oder ähnliche Systeme, in denen lokal eine Taktfrequenz benötigt wird, die synchron und phasengenau zu einer vorgegebenen Frequenz bzw. Schwingung ist. Viele Anwendungen erfordern jedoch PLLs, die auf verschiedene Ausgangsfrequenzen einstellbar bzw. programmierbar sind, um beispielsweise verschiedene Spezifikationen und Standards zu erfüllen. Ein derartiges Einsatzgebiet ist beispielsweise ein Mobilfunkendgerät, das in verschiedenen Mobilfunkstandards mit unterschiedlichen Frequenzbereichen einsetzbar sein soll.Phase locked loops, also as phase locked loops or "Phased Locked Loops "(PLL) are circuits that are used for frequency and phase synchronization of two or more vibrations. Phase locked loops are used in a wide variety of electronic systems used, among other things, to generate clock frequencies. Examples for such Areas of application are mobile radio systems, digital transmission systems or the like Systems in which a clock frequency is needed that is synchronous and is in phase with a predetermined frequency or vibration. However, many applications require PLLs that operate at different output frequencies are adjustable or programmable, for example, different To meet specifications and standards. Such an area of application is, for example, a mobile radio terminal that is available in various mobile radio standards should be usable with different frequency ranges.

Die Hauptbestandteile einer Phasenregelschleife bzw. eines Phasenregelkreises sind ein Oszillator, der in der Regel spannungsgesteuert ist und daher auch als „Voltage Controlled Oscillator" (VCO) bezeichnet wird, eine Phasenvergleichsschaltung bzw. ein Phasendetektor und ein Regler.The main components of a phase locked loop or a phase-locked loop are an oscillator, which is usually is voltage-controlled and therefore also as a "voltage controlled oscillator" (VCO) is referred to as a phase comparison circuit or a phase detector and a regulator.

In 6 ist das Blockschaltbild eines aus dem Stand der Technik bekannten Phasenregelkreises mit einer Ladungspumpe dargestellt. Ein Eingangssignal 60 mit einer Eingangsfrequenz, auf das ein Ausgangssignal 64 synchronisiert werden soll, wird einem Phasendetektor 50 zugeführt, der es mit einem Vergleichssignal 62 mit einer Vergleichsfrequenz vergleicht, das aus dem Ausgangssignal 64 gewonnen wurde. Abhängig vom Ver gleichsergebnis gibt der Phasendetektor 50 ein Up- oder Down-Signal 66 bzw. 68 an eine Ladungspumpe 52 ab. Die Ladungspumpe 52 erzeugt daraus einen Strom 70 in Abhängigkeit von den zugeführten Signalen 66 bzw. 68, welcher die Phasendifferenz zwischen der Eingangsfrequenz des Eingangssignals 60 und der Vergleichsfrequenz des Vergleichssignals 62 wiedergibt. Der Strom 70 wird von einem Schleifenfilter 54 in eine Spannung 72 gewandelt, die zur Ansteuerung eines spannungsgesteuerten Oszillators 56 dient. Der spannungsgesteuerte Oszillator 56 erzeugt das Ausgangssignal 64 mit einer Ausgangsfrequenz in Abhängigkeit von der zugeführten Spannung 72. Das Ausgangssignal 64 wird einem Frequenzteiler 58 zugeführt, der aus ihm das Vergleichssignal 62 erzeugt, dessen Vergleichsfrequenz entsprechend dem Teilerverhältnis des Frequenzteilers 58 niedriger oder höher als die Ausgangsfrequenz des Ausgangssignals 64 ist. Die Rückkopplung über den Frequenzteiler 58 bewirkt im Wesentlichen die Regelung des Phasenregelkreises, so dass sich das Ausgangssignal 64 so lange ändert, bis es takt- und phasensynchron zum Eingangssignal 60 ist.In 6 the block diagram of a phase-locked loop known from the prior art with a charge pump is shown. An input signal 60 with an input frequency to which an output signal 64 is to be synchronized, a phase detector 50 fed it with a comparison signal 62 with a comparison frequency that compares from the output signal 64 was won. Depending on the comparison result, the phase detector gives 50 an up or down signal 66 respectively. 68 to a charge pump 52 from. The charge pump 52 generates a current from it 70 depending on the signals supplied 66 respectively. 68 , which is the phase difference between the input frequency of the input signal 60 and the comparison frequency of the comparison signal 62 reproduces. The current 70 is from a loop filter 54 into a tension 72 converted to control a voltage controlled oscillator 56 serves. The voltage controlled oscillator 56 generates the output signal 64 with an output frequency depending on the voltage supplied 72 , The output signal 64 becomes a frequency divider 58 fed from it the comparison signal 62 generates its comparison frequency according to the divider ratio of the frequency divider 58 lower or higher than the output frequency of the output signal 64 is. The feedback via the frequency divider 58 essentially controls the phase-locked loop, so that the output signal 64 changes until it is clock and phase synchronized with the input signal 60 is.

Um geringe Synchronisationsschwankungen und hohe Ausgangsfrequenzen insbesondere im Gigahertz-Bereich erreichen zu können, werden bei derartigen Phasenregelkreisen Oszillatoren verwendet, die als oszillierende Elemente Induktivitäten in Kombination mit Varaktoren aufweisen. Derartige Oszillatoren werden auch als LC-VCOs bezeichnet, mit LC als Abkürzung für die Kombination einer Induktivität L und einer Kapazität C eines Varaktors bzw. einer Varaktordiode. Für die serielle Datenübertragung der Schnittstellenspezifikation SxI-5 des Optical Internetworking Forum (OIF) ist beispielsweise eine Datenrate von 40 Gbps vorgesehen, die eine sehr hohe Taktfrequenz erfordert. Für diese Anwendung ist daher ein LC-VCO aufgrund seiner hohen mögliche Ausgangsfrequenz prinzipiell geeignet. Ein Nachteil von LC-VCOs ist jedoch deren schmaler Frequenzbereich von etwa 5 bis 10%, über den sie abstimmbar sind und der häu fig nicht ausreicht, um die in vielen Anwendungen erforderlichen Frequenzbereiche von oftmals mehr als etwa 40% abzudecken wie bei der Schnittstellenspezifikation SxI-5 des OIF.To small synchronization fluctuations and achieve high output frequencies, especially in the gigahertz range to be able oscillators are used in such phase locked loops, which as oscillating elements inductors in combination with varactors exhibit. Such oscillators are also referred to as LC VCOs with LC as an abbreviation for the Combination of an inductance L and a capacity C of a varactor or a varactor diode. For serial data transmission the SxI-5 interface specification of Optical Internetworking Forum (OIF), for example, a data rate of 40 Gbps is provided, which requires a very high clock frequency. For this application is therefore a LC-VCO due to its high possible Output frequency suitable in principle. A disadvantage of LC VCOs is, however, their narrow frequency range of about 5 to 10%, over the they are tunable and often is not sufficient to cover the frequency ranges required in many applications Often to cover more than about 40% as in the interface specification SxI-5 of the OIF.

Um einen großen Ausgangsfrequenzbereich bei einer PLL zu erreichen, kann beispielsweise ein Ringoszillator eingesetzt werden. Allerdings kann dieser nicht die Anforderung an eine hohe Ausgangsfrequenz und/oder geringe Phasenschwankungen erfüllen. Daher ist es in der Regel nicht zu vermeiden, einen LC-VCO oder alternativ einen Oszillator mit hoher Güte und damit entsprechend schmalem Frequenzbereich einzusetzen.Around a large output frequency range To achieve a PLL, for example, a ring oscillator can be used become. However, this cannot meet the requirement for high Output frequency and / or small phase fluctuations meet. Therefore It is usually unavoidable to use an LC VCO or alternatively a high quality oscillator and thus to use a correspondingly narrow frequency range.

Für verschiedene Ausgangsfrequenzbereiche können auch zwei oder mehr verschiedene Phasenregelkreise eingesetzt werden. Insbesondere bei einer Implementierung als Halbleiterchip erfordert diese Lösung jedoch eine hohe Chipfläche. Ferner ist hierbei der Stromverbrauch aufgrund der vielen PLLs hoch.For Different output frequency ranges can also have two or more different ones Phase locked loops are used. Especially with an implementation however, as a semiconductor chip, this solution requires a large chip area. Further the power consumption is high due to the many PLLs.

Schließlich kann auch ein Ausgangsfrequenzteiler eingesetzt werden, welcher das Ausgangssignal einer Phasenregelschleife entsprechend den gewünschten Ausgangsfrequenzen teilt. Auch hier tritt jedoch das Problem auf, dass der Oszillator der Phasenregelschleife einen großen Frequenzbereich abdecken muss.Finally, an output frequency divider can also be used be used, which is the output signal of a phase locked loop according to the desired Split output frequencies. But here too the problem arises that the phase locked loop oscillator has a wide frequency range must cover.

Bei einem LC-VCO kann ferner ein programmierbarer Varaktor eingesetzt werden, der nicht vom Schleifenfilter, sondern von einem digitalen Signal angesteuert wird. Allerdings ist auch bei dieser Lösung der Stromverbrauch hoch, zudem wird die Signalqualität des Ausgangssignals des Phasenregelkreises verringert. Außerdem ist der änderbare Frequenzbereich auf etwa 20 bis 30% der Nominalfrequenz begrenzt, was für viele Anwendungen immer noch nicht ausreicht.In the case of an LC VCO, a can also programmable varactor can be used, which is not from the loop filter, but is controlled by a digital signal. Indeed is also with this solution the power consumption is high, and the signal quality of the output signal of the phase locked loop is reduced. It is also changeable Frequency range limited to approximately 20 to 30% of the nominal frequency, what kind of many applications are still not enough.

Aufgabe der vorliegenden Erfindung ist es daher, einen Phasenregelkreis vorzuschlagen, welcher mit geringem schaltungstechnischen Aufwand mindestens zwei unterschiedliche Frequenzbereiche abdecken kann.Object of the present invention it is therefore to propose a phase locked loop, which with low circuit complexity, at least two different ones Can cover frequency ranges.

Diese Aufgabe wird durch einen Phasenregelkreis mit den Merkmalen nach Anspruch 1 gelöst. Bevorzugte Ausgestaltungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.This task is accomplished through a phase locked loop solved with the features of claim 1. Preferred configurations the invention result from the dependent claims.

Ein wesentlicher Gedanke der Erfindung besteht darin, eine Vielzahl von Oszillatoren in einem Phasenregelkreis einzusetzen. Hierbei kann jeder Oszillator für einen bestimmten Frequenzbereich ausgebildet, insbesondere optimiert sein. Je nach erforderlicher Ausgangsfrequenz des Phasenregelkreises wird ein entsprechend ausgebildeter, insbesondere optimierter Oszillator eingesetzt. Mit dem erfindungsgemäßen Phasenregelkreis werden im Wesentlichen die eingangs erläuterten Nachteile vermieden. Insbesondere kann ein großer Frequenzbereich abgedeckt werden, bei gleichzeitig geringen Phasenschwankungen der Ausgangsfrequenz des Phasenregelkreises. Durch die Erfindung ist es auch möglich, Oszillatoren mit einer hohen Güte, aber einem schmalen abstimmbaren Frequenzbereich einzusetzen und trotzdem einen Phasenregelkreis zu erhalten, dessen Ausgangssignale) einen grossen Frequenzbereich abdecken kann bzw. können.An essential idea of the invention consists of a large number of oscillators in a phase locked loop use. Each oscillator can be designed for a specific frequency range, in particular, be optimized. Depending on the required output frequency the phase-locked loop becomes a correspondingly trained one, in particular optimized oscillator used. With the phase locked loop according to the invention the disadvantages explained at the outset are essentially avoided. In particular, a large one Frequency range are covered, with small phase fluctuations at the same time the output frequency of the phase locked loop. By the invention is it also possible High quality oscillators, but use a narrow tunable frequency range and to still get a phase locked loop whose output signals) can or can cover a large frequency range.

Um die kapazitive Last, welche auf den Ausgang des Schleifenfilters wirkt, aufgrund der Vielzahl von eingesetzten Oszillatoren zu verringern, ist in einer bevorzugten Ausführungsform des erfindungsgemäßen Phasenregelkreises zwischen dem Schleifenfilter und mindestens zwei Oszillatoren mindestens eine Puffer- oder Treiberschaltung geschaltet. Dies ist insbesondere dann vorteilhaft, wenn als Oszillatoren LC-VCOs, welche in der Regel hoch-kapazitive Eingänge besitzen, verwendet werden. Die mindestens eine Treiberschaltung kann derart ausgebildet sein, dass ihre Eingangskapazität an die Treiberstärke des Schleifenfilterausgangs angepasst ist.To the capacitive load that is on the output of the loop filter acts due to the large number of reducing oscillators used is in a preferred embodiment of the phase locked loop according to the invention at least one between the loop filter and at least two oscillators Buffer or driver circuit switched. This is particularly so then advantageous if as oscillators LC-VCOs, which are usually high-capacitance inputs own, be used. The at least one driver circuit can be designed such that their input capacity to the drive strength of the loop filter output is adjusted.

Insbesondere ist vor den Eingang jedes Oszillators mindestens eine Treiberschaltung geschaltet. Hierbei sind also mindestens so viele Treiberschaltungen wie Oszillatoren vorgesehen.In particular, is in front of the entrance each oscillator switched at least one driver circuit. in this connection are at least as many driver circuits as oscillators intended.

Denkbar ist es auch, dass die mindestens eine Treiberschaltung einen Treiberschaltungsbaum umfasst. Ein derartiger Treiberschaltungsbaum könnte mehrere Stufen umfassen, wobei eine erste Stufe eine Treiberschaltung, eine der ersten Stufe nachgeschaltete zweite Stufe zwei Treiberschaltungen und so fort aufweist, bis in der letzten Stufe des Treiberschaltungsbaums so viele Treiberschaltungen vorgesehen sind, wie Oszillatoren vorhanden sind. Der Vorteil eines Treiberschaltungsbaums besteht darin, dass die einzelnen Treiberschaltungen nur geringe Lasten treiben müssen und daher entsprechend geringen schaltungstechnischen Aufwand erfordern.It is also conceivable that the at least one Driver circuit includes a driver circuit tree. Such one Driver circuit tree could comprise several stages, a first stage being a driver circuit, a second stage downstream of the first stage has two driver circuits and so on until the last stage of the driver circuit tree as many driver circuits are provided as there are oscillators are. The advantage of a driver circuit tree is that the individual driver circuits only have to drive small loads and therefore require correspondingly low circuit complexity.

In einer bevorzugten Ausführungsform umfasst die mindestens eine Treiberschaltung einen Sourcefolger. Ein Sourcefolger weist eine hohe Eingangsimpedanz auf. Allerdings wird eine Eingangsspannung des Sourcefolgers um die Schwellspannung des im Sourcefolger eingesetzten Transistor verringert. Dies ist dann von Bedeutung, wenn dem Sourcefolger spannungsgesteuerte Oszillatoren nachgeschaltet sind. Spannungsgesteuerte Oszillatoren weisen einen bestimmten Eingangsspannungsbereich zum Abstimmen auf. Je nach eingesetzten spannungsgesteuerten Oszillator kann daher die von einem Sourcefolger erzeugte Ausgangsspannung zu gering zum vollen Aussteuern des Abstimmbereichs des Oszillators sein. Jedoch kann beispielsweise ein LC-VCO aufgrund seines begrenzten Eingangsspannungsbereichs problemlos mit einem Sourcefolger als vorgeschaltete Treiberschaltung verwendet werden.In a preferred embodiment the at least one driver circuit comprises a source follower. A source follower has a high input impedance. Indeed becomes an input voltage of the source follower around the threshold voltage of the transistor used in the source follower is reduced. This is of importance if voltage-controlled oscillators are connected downstream of the source follower are. Voltage controlled oscillators have a certain input voltage range to vote on. Depending on the voltage controlled oscillator used can therefore the output voltage generated by a source follower too low to fully control the tuning range of the oscillator his. However, for example, an LC-VCO may be limited due to its limited size Input voltage range with a source follower as upstream driver circuit can be used.

Werden spannungsgesteuerte Oszillatoren mit einem Eingangsspannungsbereich eingesetzt, der größer als die von einem Sourcefolger gelieferte Ausgangsspannung ist, können als Treiberschaltungen rückgekoppelte Operationsverstärker eingesetzt werden. Ein rückgekoppelter Operationsverstärker als Treiberschaltung ist zwar schaltungstechnisch aufwändiger als ein Sourcefolger als Treiberschaltung, weist jedoch in der Regel einen größeren Ausgangsspannungsbereich auf und kann daher spannungsgesteuerte Oszillatoren ansteuern, die einen entsprechend großen Eingangsspannungsbereich zur Aussteuerung erfordern.Are voltage controlled oscillators with an input voltage range that is larger than the output voltage supplied by a source follower can be as Driver circuits fed back operational amplifiers be used. A feedback Operational amplifier as Driver circuit is more complex than circuitry a source follower as the driver circuit, however, usually has a larger output voltage range and can therefore control voltage controlled oscillators that a correspondingly large one Require input voltage range for modulation.

Wie bereits erwähnt, sind in einer bevorzugten Ausführungsform der Erfindung die mindestens zwei Oszillatoren spannungsgesteuerte Oszillatoren. Insbesondere weist ein spannungsgesteuerter Oszillator mindestens einen Varaktor und mindestens eine Induktivität als oszillierendes Element auf. Wie eingangs erläutert kann ein derartiger Oszillator eine sehr hohe Ausgangsfrequenz bei gleichzeitig geringen Phasenschwankungen erzeugen.As mentioned earlier, are in a preferred embodiment the invention, the at least two oscillators voltage-controlled Oscillators. In particular, a voltage controlled oscillator at least one varactor and at least one inductor as an oscillating one Element on. As explained at the beginning such an oscillator can have a very high output frequency generate small phase fluctuations at the same time.

Vorzugsweise ist ein Eingang des spannungsgesteuerten Oszillators mit dem mindestens einen Varaktor verschaltet. Hierdurch wird der Oszillator direkt durch eine am Eingang anliegende Spannung gesteuert, ohne dass diese Spannung durch weitere Schaltungskomponenten beeinflusst, insbesondere verringert wird. Hierdurch kann eine sehr genaue Steuerung des Oszillators durch die Eingangsspannung erzielt werden.An input of the voltage-controlled oscillator with the at least one varactor connected. As a result, the oscillator is directly connected to an am Input applied voltage controlled without this voltage influenced by other circuit components, in particular reduced becomes. This enables very precise control of the oscillator can be achieved by the input voltage.

Um den Stromverbrauch durch den erfindungsgemäßen Phasenregelkreis zu verringern, kann jeder der mindestens zwei Oszillatoren abschaltbar und/oder in einen stromsparenden Betrieb schaltbar sein. Konkret können die Oszillatoren des Phasenregelkreises, deren Ausgangsfrequenz nicht benutzt wird, abgeschaltet oder in den stromsparenden Betrieb geschaltet werden, wodurch sich der Stromverbrauch des Phasenregelkreises entsprechend verringert.To the power consumption by the phase locked loop according to the invention to reduce, each of the at least two oscillators can be switched off and / or be switchable into a power-saving operation. Concrete can the oscillators of the phase locked loop, their output frequency is not used, switched off or in power-saving mode are switched, which reduces the current consumption of the phase-locked loop reduced accordingly.

Die von den mindestens zwei Oszillatoren erzeugten Ausgangsfrequenzen können entweder an verschiedenen Anschlüssen des Phasenregelkreises zur Verfügung gestellt werden oder aber in einer bevorzugten Ausführungsform der Erfindung mittels eines Multiplexers auf einen gemeinsamen Ausgangsanschluss des Phasenregelkreises geschaltet werden. Hierzu ist der Multiplexer eingangsseitig mit den Ausgängen der Oszillatoren verschaltet. Der Multiplexer kann beispielsweise von einem Prozessor angesteuert werden, welcher bestimmt, welche Ausgangsfrequenz benötigt wird. Der Prozessor kann dann auch steuern, welche der Oszillatoren abgeschaltet oder in den stromsparenden Betrieb geschaltet werden soll.That of the at least two oscillators generated output frequencies can either on different connections of the phase locked loop is available be made or in a preferred embodiment the invention by means of a multiplexer on a common output connection of the phase locked loop can be switched. This is the multiplexer on the input side with the outputs of the oscillators connected. The multiplexer can, for example controlled by a processor that determines which Output frequency required becomes. The processor can then also control which of the oscillators switched off or switched to energy-saving operation should.

Grundsätzlich kann der Phasenregelkreis in Eintakt- oder Differenz-Schaltungstechnik ausgeführt sein.Basically, the phase locked loop be implemented in single-ended or differential circuit technology.

Vorzugsweise ist der erfindungsgemäße Phasenregelkreis gemäß der OIF SxI-5 Schnittstellenspezifikation ausgebildet. Hierzu ist in einer besonders bevorzugten Ausführungsform des erfindungsgemäßen Phasenregelkreises ein erster Oszillator für eine Mittenfrequenz von ca. 2,488 GHz und zweiter Oszillator für eine Mittenfrequenz von ca. 3,11 GHz ausgebildet.The phase locked loop according to the invention is preferably according to the OIF SxI-5 interface specification trained. This is in one particularly preferred embodiment of the phase locked loop according to the invention a first oscillator for a center frequency of approximately 2.488 GHz and second oscillator for a center frequency of approximately 3.11 GHz.

Schließlich kann der erfindungsgemäße Phasenregelkreis bevorzugt in einer Transceiverschaltung in einem elektrischen Netzwerk oder in einer Transceiverschaltung in einem optischen Netzwerk eingesetzt werden.Finally, the phase locked loop according to the invention preferably in a transceiver circuit in an electrical network or used in a transceiver circuit in an optical network become.

Weitere Vorteile, Merkmale und Anwendungsmöglichkeiten der vorliegenden Erfindung ergeben sich aus der nachfolgenden Beschreibung in Verbindung mit den in den Zeichnungen dargestellten Ausführungsbeispielen.Further advantages, features and possible applications of the present invention result from the following description in connection with the embodiments shown in the drawings.

Die Erfindung wird im Folgenden anhand der in den Zeichnungen dargestellten Ausführungsbeispiele näher beschrieben. In den Zeichnungen zeigt:The invention is explained below of the embodiments shown in the drawings. In the drawings:

1 ein erstes Ausführungsbeispiel des erfindungsgemäßen Phasenregelkreises; 1 a first embodiment of the phase locked loop according to the invention;

2 ein zweites Ausführungsbeispiel des erfindungsgemäßen Phasenregelkreises; 2 a second embodiment of the phase locked loop according to the invention;

3 ein drittes Ausführungsbeispiel des erfindungsgemäßen Phasenregelkreises; 3 a third embodiment of the phase locked loop according to the invention;

4 ein Ausführungsbeispiel eines spannungsgesteuerten Oszillators mit einer Induktivität und Varaktoren gemäß der Erfindung; 4 an embodiment of a voltage controlled oscillator with an inductor and varactors according to the invention;

5A ein erstes Ausführungsbeispiel einer Treiberschaltung zum Einsatz im erfindungsgemäßen Phasenregelkreis; 5A a first embodiment of a driver circuit for use in the phase locked loop according to the invention;

5B ein zweites Ausführungsbeispiel einer Treiberschaltung zum Einsatz im erfindungsgemäßen Phasenregelkreis; und 5B a second embodiment of a driver circuit for use in the phase locked loop according to the invention; and

6 einen Phasenregelkreis nach dem Stand der Technik. 6 a phase locked loop according to the prior art.

Im Folgenden werden zum Teil gleiche, funktional gleiche und/oder gleich wirkende Elemente und/oder Signale mit denselben Bezugszeichen bezeichnet. Zur Beschreibung von 6 wird auf die Beschreibungseinleitung verwiesen.In the following, the same, functionally identical and / or elements and / or signals having the same function are designated with the same reference symbols. To describe 6 reference is made to the introduction to the description.

Der in 1 dargestellte Phasenregelkreis 10 deckt zwei Frequenzbänder ab, beispielsweise 2,488 GHz und 3,11 GHz gemäß der Schnittstellenspezifikation SxI-5 der OIF. Zum Umschalten der Ausgangsfrequenz kann entweder die Eingangsfrequenz des Phasenregelkreises 10 oder ein Teilerverhältnis in einem Frequenzteiler 40 geändert werden gemäß der bekannten Formel fout = N*fin (fout, fin: Ausgangs-, Eingangsfrequenz, N: Teilerverhältnis).The in 1 phase locked loop shown 10 covers two frequency bands, for example 2.488 GHz and 3.11 GHz according to the interface specification SxI-5 of the OIF. To switch the output frequency either the input frequency of the phase locked loop 10 or a divider ratio in a frequency divider 40 are changed according to the well-known formula fout = N * fin (fout, fin: output, input frequency, N: division ratio).

Beim Phasenregelkreis 10 wird ein Eingangssignal 42 mit der Eingangsfrequenz fin einem Phasendetektor 36 zugeführt. Der Phasendetektor 36 vergleicht die Eingangsfrequenz fin des zugeführten Eingangssignals 42 mit einer Vergleichsfrequenz frd eines Vergleichssignals 44, das vom Frequenzteiler 40 erzeugt wird. Entsprechend dem Vergleichsergebnis erzeugt der Phasendetektor 36 ein Up- oder ein Down-Signal 66 bzw. 68, die einer Ladungspumpe 38 zugeführt werden. Wie bereits zu 6 ausgeführt, erzeugt die Ladungspumpe 38 entsprechend den zugeführten Signalen einen Strom 70, welcher einem Schleifenfilter 16 zugeführt wird. Das Schleifenfilter 16 filtert einen vorgegebenen Frequenzbereich aus dem Frequenzbereich, welchen der zugeführte Strom 70 umfasst. Ferner erzeugt es eine Spannung 72, welche dem aus dem zugeführten Strom 70 gefilterten Frequenzbereich entspricht.With the phase locked loop 10 becomes an input signal 42 with the input frequency fin a phase detector 36 fed. The phase detector 36 compares the input frequency fin of the input signal 42 with a comparison frequency frd of a comparison signal 44 that from the frequency divider 40 is produced. The phase detector generates according to the comparison result 36 an up or a down signal 66 respectively. 68 that of a charge pump 38 are fed. As already mentioned 6 executed, generates the charge pump 38 a current according to the supplied signals 70 which is a loop filter 16 is fed. The loop filter 16 filters a given frequency range from the frequency range which the supplied current 70 includes. It also creates tension 72 which corresponds to the from the supplied current 70 filtered frequency range corresponds.

Die Spannung 72 wird parallel einer ersten und einer zweiten Treiberschaltung 18 bzw. 20 zugeführt. Die beiden Treiberschaltungen 18 und 20 weisen eine hohe Eingangsimpedanz und eine geringe Eingangskapazität auf, so dass der Ausgang des Schleifenfilters 16 durch die beiden Treiberschaltungen 18 und 20 nur wenig belastet wird. Ansonsten könnte durch die kapazitive Belastung der Oszillatoren 12, 14 in der Übertragungsfunktion des Phasenregelkreises eine Polstelle hervorgerufen werden, welche den Phasenregelkreis instabil macht, falls die Polstelle zu niedrig ist (bei zu großer kapazitiver Last). In diesem Fall müsste sonst die Bandbreite des Phasenregelkreises reduziert werden, was sich jedoch negativ auf die Jittereigenschaften auswirkt. Die beiden Treiberschaltungen 18 und 20 sind jeweils einem ersten bzw. zweiten spannungsgesteuerten Oszillator 12 bzw. 14 vorgeschaltet.The voltage 72 becomes parallel to a first and a second driver circuit 18 or 20 supplied. The two driver circuits 18 and 20 have a high input impedance and a low input capacitance, so that the output of the loop filter 16 through the two driver circuits 18 and 20 is little burdened. Otherwise, the capacitive loading of the oscillators 12 . 14 in the transfer function of the phase-locked loop, a pole point is caused, which makes the phase-locked loop unstable if the pole point is too low (with too large a capacitive load). In this case, the bandwidth of the phase-locked loop would otherwise have to be reduced, but this has a negative effect on the jitter properties. The two driver circuits 18 and 20 are a first and a second voltage-controlled oscillator 12 respectively. 14 upstream.

Der erste spannungsgesteuerte Oszillator 12 ist für einen ersten Frequenzbereich um eine Mittenfrequenz von beispielsweise 2,488 GHz und der zweite spannungsgesteuerte Oszillator 14 für einen zweiten Frequenzbereich um eine Mittenfrequenz von beispielsweise 3,11 GHz ausgebildet. Die parallel geschalteten bzw. parallel und gleichzeitig betreibbaren spannungsgesteuerten Oszillatoren 12 und 14 sind also für verschiedene Frequenzbereiche ausgebildet, insbesondere optimiert. Unter Optimierung wird hier insbesondere verstanden, dass die beiden Oszillatoren 12 und 14 unterschiedliche Mitten- oder Freilauffrequenzen aufweisen. Die Frequenzbereiche, über welche die beiden Oszillatoren 12 und 14 abstimmbar sind, können sich hierbei überlappen oder auch derart weit auseinander liegen, dass keinerlei Überlappung auftritt. Insbesondere sind die beiden Oszillatoren 12 und 14 LC-VCOs wie beispielhaft in 4 dargestellt.The first voltage controlled oscillator 12 is for a first frequency range around a center frequency of, for example, 2.488 GHz and the second voltage-controlled oscillator 14 for a second frequency range around a center frequency of 3.11 GHz, for example. The voltage-controlled oscillators which are connected in parallel or can be operated in parallel 12 and 14 are therefore designed, in particular optimized, for different frequency ranges. Optimization here means in particular that the two oscillators 12 and 14 have different center or freewheel frequencies. The frequency ranges over which the two oscillators 12 and 14 can be tuned, can overlap or be so far apart that no overlap occurs. In particular, the two oscillators 12 and 14 LC VCOs as exemplified in 4 shown.

Die von den beiden Oszillatoren 12 und 14 erzeugten Ausgangssignale mit unterschiedlichen Ausgangsfrequenzen werden einem Multiplexer 34 zugeführt. Der Multiplexer 34 schaltet eines der zugeführten Ausgangssignale als Ausgangssignal 46 mit einer Ausgangsfrequenz fout auf einen Ausgang des Phasenregelkreises 10. Das Ausgangssignal 46 mit der Ausgangsfrequenz fout wird ferner auf den Eingang des Frequenzteilers 40 geführt, der ein Teilerverhältnis N:1 besitzt. N ist hierbei der Teilergrad oder Teilerfaktor. Der Frequenzteiler 40 teilt die Ausgangsfrequenz fout des zugeführten Ausgangssignals 46 auf die bereits erwähnte Vergleichsfrequenz frd = fout/N, bildet also das Vergleichssignal 44, das einem Eingang des Phasendetektors 36 zum Vergleichen mit dem Eingangssignal 46 zugeführt wird. Entsprechend der gewünschten Ausgangsfrequenz fout des Ausgangssignals 46 wird der Multiplexer 34 derart program miert, dass das Ausgangssignal des ersten oder zweiten Oszillators 12 bzw. 14 als Ausgangssignal 46 verwendet wird, je nachdem welcher der Oszillatoren 12 und 14 für den Frequenzbereich ausgebildet, insbesondere optimiert ist, in welchem sich die gewünschte Ausgangsfrequenz fout befindet.That of the two oscillators 12 and 14 generated output signals with different output frequencies are a multiplexer 34 fed. The multiplexer 34 switches one of the supplied output signals as an output signal 46 with an output frequency fout on an output of the phase locked loop 10 , The output signal 46 with the output frequency fout is also applied to the input of the frequency divider 40 led, which has a division ratio N: 1. N is the degree of division or factor of division. The frequency divider 40 divides the output frequency fout of the supplied output signal 46 to the comparison frequency frd = fout / N already mentioned, thus forms the comparison signal 44 which is an input of the phase detector 36 for comparison with the input signal 46 is fed. According to the desired output frequency fout of the output signal 46 becomes the multiplexer 34 programmed such that the output signal of the first or second oscillator 12 or 14 as the output signal 46 is used depending on which of the oscillators 12 and 14 is designed, in particular optimized, for the frequency range in which the desired output frequency fout is located.

Mit den in der 1 gezeigten Punkten über der ersten Treiberschaltung 12 und dem ersten Oszillator 14 ist angedeutet, dass die PLL 10 weitere Treiberschaltungen und Oszillatoren aufweisen kann, je nachdem wie gross der von dem Phasenregelkreis 10 abgedeckte Frequenzbereich sein soll und welchen Abstimmbereich die einzelnen eingesetzten Oszillatoren 12 und 14 besitzen. Für ein Quad-Band Mobilfunkendgerät beispielsweise, das in vier unterschiedlichen Frequenzbereichen bei z.B. 0,85, 0,9, 1,8 und 1,9 GHz arbeiten soll, wie beispielsweise in Mobilfunksystemen gemäß dem GSM, DCS 1800 und PCS 1900-Standard, kann ein Phasenregelkreis mit drei Oszillatoren eingesetzt werden. Die Oszillatoren sind jeweils für eine Mittenfrequenz von 0,85, 0,9, 1,8 bzw. 1,9 GHz und den jeweils erforderlichen abstimmbaren Frequenzbereich optimiert.With the in the 1 points shown above the first driver circuit 12 and the first oscillator 14 indicates that the PLL 10 can have further driver circuits and oscillators, depending on the size of that of the phase-locked loop 10 should be covered frequency range and which tuning range the individual oscillators used 12 and 14 have. For a quad-band mobile terminal, for example, which is to work in four different frequency ranges, for example 0.85, 0.9, 1.8 and 1.9 GHz, such as in mobile radio systems according to the GSM, DCS 1800 and PCS 1900 standard, a phase locked loop with three oscillators can be used. The oscillators are each optimized for a center frequency of 0.85, 0.9, 1.8 or 1.9 GHz and the required tunable frequency range.

2 zeigt im Wesentlichen den Phasenregelkreis von 1 mit Frequenzbereichs-Übertragungsfunktionen 48 und 49. Die Übertragungsfunktion G(s) 48 entspricht der Übertragungsfunktion, welche insbesondere durch die Ladungspumpe 38 und das Schleifenfilter 16 von 1 gebildet wird. Als Ausgangssigna1 erzeugt die Funktion G(s) eine Spannung Vif zum Ansteuern der Oszillatoren 12 und 14. Die Übertragungsfunktion F(s) 49 entspricht im Wesentlichen der Übertragungsfunktion des Frequenzteilers 40 von 1. Ein Addierer 47 entspricht im Wesentlichen dem Phasendetektor 36 von 1. Mit den Übertragungsfunktionen G(s) und F(s) ergeben sich für den Phasenregelkreis von 2 folgende Berechnungsformeln:
Vif = (fin + frd)*G(s) und frd = fout*F(s), damit Vif = (fin + fout*F(s))*G(s). 2 essentially shows the phase locked loop of 1 with frequency domain transfer functions 48 and 49 , The transfer function G (s) 48 corresponds to the transfer function, which in particular by the charge pump 38 and the loop filter 16 of 1 is formed. The function G (s) generates a voltage Vif as the output signal for driving the oscillators 12 and 14 , The transfer function F (s) 49 corresponds essentially to the transfer function of the frequency divider 40 of 1 , An adder 47 corresponds essentially to the phase detector 36 of 1 , With the transfer functions G (s) and F (s) for the phase locked loop result from 2 following calculation formulas:
Vif = (fin + frd) * G (s) and frd = fout * F (s), so Vif = (fin + fout * F (s)) * G (s).

3 zeigt einen Ausschnitt aus einem erfindungsgemäßen Phasenregelkreis, wie er beispielsweise in 1 und 2 dargestellt ist, mit dem Unterschied, dass die Ausgangssignale der beiden Oszillatoren 12 und 14 nicht einem Multiplexer zugeführt werden, sondern direkt als Ausgangssignale des Phasenregelkreises auf entsprechende Anschlüsse geführt sind. Bei einem derartigen Phasenregelkreis können also verschiedene Ausgangsfrequenzen parallel abgegriffen werden. Dies bietet sich insbesondere dann an, wenn der Phasenregelkreis in einer Schaltung bzw, einem System eingesetzt wird, bei dem es erforderlich ist, dass mehrere unterschiedliche Ausgangsfrequenzen gleichzeitig zur Verfügung stehen sollen. 3 shows a section of a phase-locked loop according to the invention, such as that shown in 1 and 2 is shown, with the difference that the output signals of the two oscillators 12 and 14 are not fed to a multiplexer, but are led directly to corresponding connections as output signals of the phase-locked loop. With such a phase locked loop, different output frequencies can be tapped in parallel. This is particularly useful when the phase-locked loop is used in a circuit or system in which it is necessary for several different output frequencies to be available at the same time.

Bei einem Einsatz der in den 1 bis 3 dargestellten Phasenregelkreise in einem System, das in einem optischen Netzwerk eingesetzt wird, kann der Phasenregelkreis gemäß der SxI-5 Schnittstellenspezifikation der OIF ausgebildet sein. Insbesondere kann der erste Oszillator 12 für eine Mittenfrequenz von 2,488 GHz und der zweite Oszillator 14 für eine Mittenfrequenz von 3,11 GHz ausgebildet sein. An dieser Stelle sei noch erwähnt, dass beide Oszillatoren 12 und 14 der Phasenregelkreise von 1 bis 3 abschaltbar sind, um Strom zu sparen. Hierzu weisen die Oszillatoren 12 und 14 (nicht dargestellte) Steuereingänge auf, die beispielsweise von einem (nicht dargestellten) Prozessor zum An- und Abschalten der Oszillatoren 12 und 14 angesteuert werden können.When using the in the 1 to 3 phase locked loops shown in a system that is used in an optical network, the phase locked loop can be designed according to the SxI-5 interface specification of the OIF. In particular, the first oscillator 12 for a center frequency of 2.488 GHz and the second oscillator 14 be designed for a center frequency of 3.11 GHz. At this point it should be mentioned that both oscillators 12 and 14 the phase locked loops of 1 to 3 can be switched off to save electricity. For this purpose, the oscillators 12 and 14 Control inputs (not shown), for example by a processor (not shown) for switching the oscillators on and off 12 and 14 can be controlled.

In 4 ist ein LC-VCO 32 mit einem Eingang 30 und einem nicht invertierten Ausgang 27 sowie einem invertierten Ausgang 29 dargestellt. Der Oszillator 32 besitzt ferner einen Steuereingang 31 zum Einstellen eines Bias-Stromes.In 4 is an LC-VCO 32 with an entrance 30 and a non-inverted output 27 and an inverted output 29 shown. The oscillator 32 also has a control input 31 for setting a bias current.

Der Eingang 30 führt direkt auf zwei Varaktoren bzw. Varaktordioden 26, die mittels zweier p-Kanal-MOSFETs parallel schalt bar sind. Die Gates der beiden p-Kanal-MOSFETs sind über eine Induktivität 28 miteinander verschaltet. Die Bulk- oder Substratanschlüsse der beiden p-Kanal-MOSFETs liegen auf einer Versorgungsspannung VDD des LC-VCOs 32. Die Induktivität 28 wirkt zusammen mit den beiden Varaktoren 26 als schwingungsfähiges Element des dargestellten Oszillators 32. Über eine Schaltung 35 mit zwei p-Kanal-MOSFETs werden die beiden Ausgänge 27 und 29 des Oszillators 32 angesteuert. Zum Einstellen des Bias-Stromes durch den Oszillator 32 ist eine Bias-Schaltung 33, umfassend zwei p-Kanal-MOSFETs vorgesehen. Die Bias-Schaltung 33 ist an einer Seite mit der Versorgungsspannung VDD und an der anderen Seite mit der Ausgangsschaltung 35 verbunden. Die Ausgangsschaltung 35 ist wiederum mit den Varaktoren 26 und der Induktivität 28 verbunden.The entrance 30 leads directly to two varactors or varactor diodes 26 which can be switched in parallel by means of two p-channel MOSFETs. The gates of the two p-channel MOSFETs are via an inductor 28 interconnected. The bulk or substrate connections of the two p-channel MOSFETs are at a supply voltage VDD of the LC-VCO 32 , The inductance 28 works together with the two varactors 26 as an oscillatory element of the oscillator shown 32 , Via a circuit 35 with two p-channel MOSFETs, the two outputs 27 and 29 of the oscillator 32 driven. For setting the bias current through the oscillator 32 is a bias circuit 33 , comprising two p-channel MOSFETs provided. The bias circuit 33 is on one side with the supply voltage VDD and on the other side with the output circuit 35 connected. The output circuit 35 is again with the varactors 26 and inductance 28 connected.

5A zeigt eine Treiberschaltung 22, die einen n-Kanal-MOSFET 21 und eine Stromquelle 23 umfasst. Ein Eingang 17 der Treiberschaltung 22 ist mit dem Gate des MOSFETs 21 verbunden. Der Sourceanschluss des MOSFETs 21 ist mit einer Versorgungsspannung der Treiberschaltung 22 verbunden. An den Drainanschluss des MOSFETs 21 ist die Stromquelle 23 geschaltet, die mit ihrem anderen Anschluss mit einem Bezugspotential der Treiberschaltung 22 verbunden ist. Am Schaltungsknoten zwischen der Stromquelle 23 und dem Drainanschluss des MOSFETs 21 befindet sich ein Ausgang 19 der Treiberschaltung 22. Dadurch, dass eine am Eingang 17 anliegende Spannung um die Schwellenspannung des MOSFETs 21 gemindert wird, eignet sich die Treiberschaltung 22 insbesondere für den in 4 dargestellten Oszillator 32 mit Varaktoren 26. Dieser Oszillator erfordert einen begrenzten Eingangsspannungsbereich, um voll ausgesteuert werden zu können. Allerdings weist diese Treiberschaltung 22 eine sehr hohe Eingangsimpedanz aufgrund des Gates des MOS-FETs 21 auf, wodurch so gut wie kein Strom in die Treiberschaltung 22 über den Eingang 17 fließt. 5A shows a driver circuit 22 which is an n-channel MOSFET 21 and a power source 23 includes. An entrance 17 the driver circuit 22 is with the gate of the MOSFET 21 connected. The source terminal of the MOSFET 21 is with a supply voltage of the driver circuit 22 connected. To the drain of the MOSFET 21 is the power source 23 switched that with its other connection with a reference potential of the driver circuit 22 connected is. At the circuit node between the power source 23 and the drain of the MOSFET 21 there is an exit 19 the driver circuit 22 , By having one at the entrance 17 applied voltage around the threshold voltage of the MOSFET 21 is reduced, the driver circuit is suitable 22 especially for the in 4 shown oscillator 32 with varactors 26 , This oscillator requires a limited input voltage range in order to be fully modulated. However, this driver circuit shows 22 a very high input impedance due to the gate of the MOS-FET 21 on, causing virtually no current in the driver circuit 22 over the entrance 17 flows.

Wird dagegen ein Oszillator eingesetzt, der einen größeren Eingangsspannungsbereich als der in 4 dargestellte Oszillator 32 aufweist, kann als Treiberschaltung die in 5B dargestellte Schaltung 24 eingesetzt werden. Diese Treiberschaltung 24 ist schaltungstechnisch aufwändiger als die in 5A dargestellte Treiberschaltung 22, da sie einen Operationsverstärker 25 umfasst, dessen Ausgang auf den invertierenden Eingang rückgekoppelt ist. Der nicht-invertierende Eingang des Operationsverstärkers 25 bildet einen Eingang 17 der Treiberschaltung 24. Der Ausgang des Operationsverstärkers 25 bildet einen Ausgang 19 der Treiberschaltung 24. Wie erwähnt, eignet sich die in 5B dargestellte Treiberschaltung 24 insbesondere für Oszillatoren mit einem großen Eingangsspannungsbereich, da eine am Eingang 17 anliegende Eingangsspannung nicht durch den Operationsverstärker 25 verringert wird.However, if an oscillator is used that has a larger input voltage range than that in 4 shown oscillator 32 has, the driver circuit in 5B circuit shown 24 be used. This driver circuit 24 is more complex than the in 5A shown driver circuit 22 as they have an operational amplifier 25 comprises, the output of which is fed back to the inverting input. The non-inverting input of the operational amplifier 25 forms an entrance 17 the driver circuit 24 , The output of the operational amplifier 25 forms an exit 19 the driver circuit 24 , As mentioned, the in 5B shown driver circuit 24 especially for oscillators with a large input voltage range, because one at the input 17 applied input voltage not through the operational amplifier 25 is reduced.

Claims

Phase locked loop ( 10 ) with at least two oscillators ( 12 . 14 ), each for generating an output frequency of the phase locked loop ( 1 ) are designed in different frequency ranges.

Phase locked loop according to claim 1, characterized in that between a loop filter ( 16 ) and the at least two oscillators ( 12 . 14 ) at least one driver circuit ( 18 . 20 ) is switched, the driver circuit ( 18 . 20 ) to limit the loop filter ( 16 ) acting capacitive load.

Phase locked loop according to claim 2, characterized in that before the input of each oscillator ( 12 . 14 ) at least one driver circuit ( 18 . 20 ) is switched.

Phase locked loop according to claim 2 or 3, characterized in that that the at least one driver circuit has a driver circuit tree includes.

Phase locked loop according to one of Claims 2 to 4, characterized in that at least one driver circuit has a source follower ( 22 ) includes.

Phase locked loop according to one of Claims 2 to 5, characterized in that at least one driver circuit has a feedback operational amplifier ( 24 ) includes.

Phase locked loop according to one of the preceding claims, characterized in that the at least two oscillators ( 12 . 14 ) voltage controlled oscillators ( 32 ) are.

Phase locked loop according to claim 7, characterized in that a voltage controlled oscillator ( 32 ) at least one varactor ( 26 ) and at least one inductor ( 28 ) as an oscillating element.

Phase locked loop according to claim 8, characterized in that an input ( 30 ) of the voltage controlled oscillator ( 32 ) with the at least one varactor ( 26 ) is connected.

Phase locked loop according to one of the preceding claims, characterized in that each of the at least two oscillators ( 12 . 14 ) can be switched off and / or switched to a power-saving operation.

Phase locked loop according to one of the preceding claims, characterized by a multiplexer ( 34 ) on the input side with the outputs of the oscillators ( 12 . 14 ) is connected and the output frequency of one of the oscillators ( 12 . 14 ) issues.

Phase locked loop according to one of the preceding claims, characterized characterized that he is in single-ended or differential circuit technology accomplished is.

Phase locked loop according to one of the preceding claims, characterized characterized that he is in accordance with the OIF SxI-5 interface specification is formed.

Phase locked loop according to one of the previous existing claims, characterized in that a first oscillator ( 12 ) for a center frequency of approx.2.488 GHz and a second oscillator ( 14 ) is designed for a center frequency of approximately 3.11 GHz.

Use of a phase locked loop according to one of the preceding Expectations in a transceiver circuit in an electrical network.

Use of a phase locked loop according to one of claims 1-14 in a transceiver circuit in an optical network.