DE10250621A1 - Verfahren zum Erzeugen verkapselter Chips - Google Patents

Verfahren zum Erzeugen verkapselter Chips Download PDF

Info

Publication number
DE10250621A1
DE10250621A1 DE10250621A DE10250621A DE10250621A1 DE 10250621 A1 DE10250621 A1 DE 10250621A1 DE 10250621 A DE10250621 A DE 10250621A DE 10250621 A DE10250621 A DE 10250621A DE 10250621 A1 DE10250621 A1 DE 10250621A1
Authority
DE
Germany
Prior art keywords
chips
wafer
contacts
encapsulated
injection molding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10250621A
Other languages
English (en)
Other versions
DE10250621B4 (de
Inventor
Karl-Friedrich Dipl.-Ing. Becker
Tanja Dipl.-Ing. Braun
Mathias Dipl.-Ing. Koch
Andreas Dipl.-Ing. Ostmann
Lars Dipl.-Ing. Böttcher
Erik Dipl.-Phys. Jung
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV filed Critical Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority to DE10250621A priority Critical patent/DE10250621B4/de
Priority to US10/698,074 priority patent/US7011989B2/en
Publication of DE10250621A1 publication Critical patent/DE10250621A1/de
Application granted granted Critical
Publication of DE10250621B4 publication Critical patent/DE10250621B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip

Abstract

Ein Verfahren zum Erzeugen verkapselter Chips umfaßt ein Vorbereiten eines Wafers mit Kontakten, die von einer Oberfläche des Wafers vorstehen. Der Wafer wird auf einem Zerteilungssubstrat angeordnet und in eine Mehrzahl von beabstandeten Chips auf dem Zerteilungssubstrat vereinzelt. Die Kontakte werden mit einer Schutzanordnung bedeckt, wobei daraufhin ein Spritzgießen durchgeführt wird, um ein Verkapselungsmaterial in die Kontakte und die Gräben einzubringen. Daraufhin wird die Schutzanordnung entfernt, so daß die Kontakte freiliegend sind.

Description

  • Die vorliegende Erfindung bezieht sich auf das Verkapseln von Halbleiterstrukturen und insbesondere auf das Erzeugen von verkapselten Chips.
  • Bekannterweise werden zur Verkapselung auf einer Waferebene Verfahren eingesetzt, um verdrahtete integrierte Schaltungen mechanisch zu stabilisieren, die aktiven Strukturen zu schützen und den einfachen Aufbau von hohen Kontakthöckern (Bumps) zu erreichen. Mit der zunehmenden Integrationsdichte und Kompaktheit der Halbleiterstrukturen wird bei einer marktüblichen Umsetzung auf eine Verkapselung von einzelnen integrierten Schaltungen auf einer Waferebene mit einer Fan-In-Umverdrahtung (Umverdrahtung durch Hineinfächern) im Bereich von Kontaktmittenabständen abgezielt, die größer als 400 μm sind.
  • 1 zeigt schematisch Abbildungen, die ein Verfahren darstellen, bei dem ein Wafer 10 mit darauf angeordneten Chips zunächst verkapselt wird und der verkapselte Wafer 10 daraufhin entlang von Trennlinien 12 zum Erzeugen vereinzelter Chips 14 durchtrennt wird. Wie es zu erkennen ist, weist der dabei erhaltene Chip 14 eine Verkapselungsschicht 16 lediglich auf einer oberen Hauptoberfläche auf.
  • 2a-c zeigen schematische Darstellungen eines bekannten Chips 18 mit einem Chip-Size-Package. Unter Bezugnahme auf 2a weist der Chip 18 auf einer Hauptoberfläche eine Passivierungsschicht 20 auf, auf der eine Fan-In-Umverdrahtungsstruktur 22 aus Kupfer gebildet ist. Die Umverdrahtungsstruktur 22 ist mit jeweiligen Anschlußflächen 26 aus Aluminium verbunden, die an Kanten 24 des Chips 18 angeordnet sind.
  • Die Umverdrahtungsstruktur 22 weist ferner von der Hauptoberfläche des Chips vorstehende Post-Strukturen (Pfahl-Strukturen) 28 auf, die auf einer oberen Oberfläche mit Löthöckern 30 mit einem BGA-Muster (BGA = Ball-Grid-Array = Kugel-Gitter-Array) oder einem LGA-Muster (LGA = Land-Grid-Array = Anschlußflächen-Gitter-Array) versehen sind. Die Post-Strukturen 28 sind in einer Abdeckschicht 32 aus einem Dichtungsmaterial, z.B. einem Polymer- oder EPOXY-Material, angeordnet, um dieselben zu schützen und mechanisch zu stabilisieren. 2b zeigt eine Draufsicht auf den Chip 18 vor einem Verkapseln desselben, bei der die Abdeckschicht 32 noch nicht gebildet ist. Ferner zeigt 2c eine Draufsicht auf den verkaspselten Chip 18, bei der die sich durch die Abdeckschicht 32 erstreckenden Post-Strukturen 28 in einer regelmäßgen Gitteranordnung zu erkennen sind.
  • Nachteilig an den bekannten Verfahren und Methoden ist, daß keine Möglichkeit zum Aufbau eines Systems in Package in miniaturisierter Ausführung gegeben ist. Es ist im Stand der Technik ferner nicht vorgesehen, unterschiedliche Chips auf Waferebene zu montieren und danach zu verkapseln.
  • Die im Stand der Technik verwendete Fan-In-Umverdrahtung, bei der nach außen führende Kontakte so angeordnet werden, daß sie innerhalb eines Chip-Footprints angeordnet sind, kann ferner bei hohen Kontaktzahlen lediglich eine sehr geringe Entspannung bzw. Vergrößerung des Kontaktmittenabstands erbringen. Damit eignet sich die Fan-In-Verdrahtung nur bedingt für die bei zukünftigen Integrationsdichten auftretenden Anforderungen.
  • Ferner ist es bei einer Weiterentwicklung der Chiptechnologie und einer daraus resultierenden Verkleinerung der benötigten Chipfläche, d.h. bei einem sogenannten Die-Shrink, erforderlich, die Anordnung der Kontaktflächen zu verändern, wodurch Anwender eines solchen Bauteils Leiterplatten-Layouts und Bestückungsprozesse an die jeweiligen Bauteile anpassen müssen. Dies ist mit zusätzlichen Kosten verbunden und verhindert ferner eine schnelle Markteinführung.
  • Im Stand der Technik werden verschiedene Verkapselungsverfahren verwendet. Zur Verkapselung eines Wafers ist es beispielsweise aus der US 6,245,595 B1 bekannt, einen Wafer in einer unteren Spritzgießform anzuordnen, wobei auf dem Wafer ein Film koplanar aufgebracht wird, um ein Abdichten des Spritzgußraums zu ermöglichen. Nachdem der Film in einen direkten Kontakt mit auf dem Wafer angeordneten Löthöckern gebracht ist, wird ein oberes Spritzgießteil auf den Film gedrückt. Daraufhin wird ein Verkapselungsmaterial in den gebildeten Hohlraum unter Druckausübung eingespritzt, so daß sich zwischen dem Wafer und der Folie eine Verkapselungsschicht bildet, wobei die Löthöcker, die in direktem Kontakt mit der Folie sind, auf den oberen Abschnitten derselben im wesentlichen frei von dem Verkapselungsmaterial sind. Nach dem Erzeugen der Verkapselungsschicht wird die Folie entfernt, woraufhin der Wafer mit der darauf aufgebrachten Verkapselungsschicht vereinzelt wird, um abgetrennte Chips zu erzeugen.
  • Dieses Verfahren weist den Nachteil auf, daß bei dem Erzeugen einer Verkapselungsschicht auf dem gesamten Wafer und einem darauffolgenden Vereinzeln des Wafers mit der Verkapselungsschicht die vereinzelten Chipeinheiten eine Fläche aufweisen, die der Fläche des Chips entspricht. Folglich ist bei einem derartigen Verfahren keine Umverdrahtung über die Fläche des Halbleiter-Chips hinaus möglich. Ferner weist das Verfahren den Nachteil auf, daß eine Verkapselungsschicht lediglich auf der Hauptoberfläche der Chips angeordnet ist, wobei die nach dem Vereinzeln entstehenden seitlichen Oberflächen nicht verkapselt sind und daher einen verringerten mechanischen Schutz aufweisen.
  • Ferner ist aus der EP 1 035 572 A2 ein Verfahren bekannt, bei dem ein Harzmaterial in einer Pulver- oder Partikelform auf einer Oberfläche eines Wafers mit Höckern aufgebracht wird. Der Wafer wird in einem Hohlraum einer Gußform plaziert und daraufhin erhitzt, um das Harzmaterial zum Schmelzen zu bringen. Daraufhin wird eine obere Gußform gegen eine auf den Höckern aufgebrachte Folie gedrückt, wodurch sich zwischen der Folie und dem Wafer eine Harzschicht ausbildet.
  • Dieses Verfahren weist neben den bereits oben beschriebenen Nachteilen eines Verkapseln des gesamten Wafers den Nachteil einer aufwendigen Prozeßfolge auf, bei der zuerst Material aufgebracht und daraufhin einem Schmelzvorgang unterzogen wird, wobei ferner eine mechanische Betätigung während des Formens erforderlich ist. Daher ergibt sich für das Verfahren hohe Produktionskosten und eine geringe Produktionsrate.
  • Ein weiteres Verfahren zum Erzeugen von Verkapselungsschichten ist in der US 6,338,980 B1 beschrieben. Dabei wird vor einem Harzabdichtungsprozeß ein Vereinzeln eines Wafers in Halbleiterbauelemente durchgeführt. Nach dem Durchführen des Vereinzelungsprozesses werden die vereinzelten Chips auf einem Basisglied angeordnet und daraufhin einem Harzabdichtungsprozeß unterzogen, wobei die Halbleiterbauelemente auf einen Basisträger aufgebracht und befestigt werden. Daraufhin wird ein Harzdruckformprozeß durchgeführt, um eine Harzschicht auf der Oberfläche der Halbleiterbauelemente und eine Harzschicht zwischen den Bauelementen zu erzeugen.
  • Bei dem obigen Verfahren, bei dem die Chips vor dem Verkapseln vereinzelt werden und daraufhin zum Verkapseln auf einem Basisträger angeordnet werden, sind jedoch zusätzliche Verfahrensschritte und Vorrichtungen, beispielsweise ein Chip-Träger oder Chuck zum Befestigen der Chips und Transportieren derselben zu dem Basisträger erforderlich. Dadurch erhöht sich der Aufwand bei der Herstellung derselben, so daß sich die Produktionskosten erhöhen. Ferner ist auch die Verwendung eines Harzdruckprozesses für manche Anwendungen nachteilig.
  • Ein weiterer Nachteil des Stands der Technik besteht darin, daß die Integration von funktionalen Strukturen auf der Verkapselungsebene nicht vorgesehen ist. Im Stand der Technik wird beispielsweise die Gestaltung von erhabenen Kontaktflächen oder die Schaffung von geometrischen Strukturen zur Montageunterstützung, z.B. V-Nuten, nur durch zusätzliche Materialbearbeitung bzw. durch zusätzliche Prozeßschritte zu erreichen.
  • Die Aufgabe der vorliegenden Erfindung besteht darin, ein Verfahren zu schaffen, das ein kostengünstiges Verkapseln von Chips mit gleichzeitiger hoher Produktionsrate ermöglicht.
  • Diese Aufgabe wird durch ein Verfahren gemäß Anspruch 1 und ein Verfahren gemäß Anspruch 19 gelöst.
  • Die vorliegende Erfindung basiert auf der Erkenntnis, daß ein verbessertes Umverdrahten dadurch erreicht werden kann, daß ein Wafer vor dem Verkapseln vereinzelt wird und die vereinzelten Chips daraufhin einem Spritzgießen unterzogen werden. Erfindungsgemäß wird der Wafer dabei auf einem Zerteilungssubstrat angeordnet, so daß die Chips sowohl nach dem Vereinzeln als auch während des Spritzgießens auf dem Zerteilungssubstrat angeordnet bleiben. Bei dem erfindungsgemäßen Verfahren wird durch das Vereinzeln der Chips vor dem Verkapseln ermöglicht, daß die Gräben zwischen den Chips mit Verkapselungsmaterial gefüllt werden. Dadurch kann erreicht werden, daß eine Fläche der nach dem Verkapseln gebildeten Chipeinheit, die den Chip sowie eine seitlich angeordnete Verkapselungsmasse umfaßt, größer als eine Fläche des Chips selbst ist, so daß für die verkapselte Chipeinheit eine verglichen mit dem Chip erhöhte Fläche zur Verfügung steht. Die Erweiterung der vorhandenen Fläche ermöglicht eine Umverdrahtung gemoldeter bzw. verkapselter integrierter Schaltungen zur Erreichung größerer Kontaktmittenabstände. Die Umverdrahtung erfolgt dabei auf eine kostengünstige Weise, da die zusätzliche Fläche durch das billige Verkapselungsmaterial geliefert wird.
  • Die auf der Verkapselungsmasse erzeugte Umverdrahtung kann beispielsweise eine strukturierte dünn ausgebildete Kontaktfläche sein, die mittels bekannter Verfahren zum Erzeugen von leitfähigen Schichten auf der Verkapselungsmasse aufgebracht wird. Die Umverdrahtungsstruktur kann sich ferner über Bereiche des vereinzelten Chips erstrecken.
  • Bei dem erfindungsgemäßen Verfahren wird ferner eine vereinfachte Handhabung mit einer hohen Produktionsrate erreicht, da das zeitaufwendige Anordnen und Transportieren von vereinzelten Chips dadurch vermieden wird, daß der Wafer nach dem Vereinzeln und während des Spritzgießens auf dem Zerteilungssubstrat angeordnet bleibt.
  • Durch die Verwendung eines Spritzgießverfahrens weist das Verkapselungsverfahren reduzierte Herstellungskosten bei gleichzeitiger Gewährleistung einer hohen Produktionsrate auf. Das Spritzgießverfahren erfordert zur Durchführung lediglich das Anordnen der Chips in einem Spritzgießformteil und ein darauffolgendes Einbringen des Verkapselungsmaterials. Dadurch weist es einen hohen Automatisierungsgrad auf und eignet sich insbesondere für Verfahren, bei denen eine hohe Produktionsrate gefordert wird. Ferner ermöglicht das Spritzgießen ein gleichzeitiges Formen von Funktionsstrukturen des verkapselten Chips, so daß diese auf eine einfache und kostengünstige Weise erzeugbar sind.
  • Bei einem Ausführungsbeispiel, bei dem das Zerteilungssubstrat aus einem verformbaren Material, wie beispielsweise einer verformbaren Folie, gebildet ist, wird ferner die Beabstandung der Chips voneinander nach dem Vereinzeln erhöht, indem das elastische Zerteilungssubstrat einer mechanischen Bearbeitung zur Vergrößerung der Fläche, beispielsweise einem Auseinanderziehen des Zerteilungssubstrats, unterzogen wird.
  • Durch das mechanische Bearbeiten erhöht sich die Fläche des Zerteilungssubstrats, auf dem die Chips angeordnet sind, so daß die Chips auf dem Zerteilungssubstrat über einen größeren Zwischenraum voneinander beabstandet sind. Dadurch kann auf eine einfache Weise die Fläche einer Chipeinheit nach dem Verkapseln erhöht und auf einen vorbestimmten Wert eingestellt werden.
  • Vorzugsweise wird die Beabstandung gleichmäßig in alle Richtungen erhöht. Jedoch kann durch ein selektives mechanisches Bearbeiten, d.h. beispielsweise ein Auseinanderziehen des Zerteilungssubstrats lediglich entlang vorbestimmter Richtungen, ein selektives Erhöhen der Chipabstände in den jeweiligen Richtungen erreicht werden, so daß nicht nur die Fläche einer verkapselten Chipeinheit sondern auch die jeweilige Breite und Länge einstellbar ist. Dies ist insbesondere vorteilhaft, wenn eine zusätzliche Fläche für eine Fan-Out-Verdrahtung lediglich für Kontakte entlang bestimmter Kanten des Chips erforderlich ist.
  • Die verkapselten Chipeinheiten können durch ein Durchtrennen entlang der verkapselten Gräben nach dem Verkapseln vereinzelt werden, wobei dies vorzugsweise mit einer dünnen Schnittbreite erfolgt, um einen Flächenverlust gering zu halten. Dadurch kann eine nach dem Durchtrennen der verkapselten Gräben gebildete vereinzelte Chipeinheit sowohl den auf dem Halbleitersubstrat angeordneten Chip als auch eine seitlich an dem Chip angeordnete Verkapselungsmasse umfassen, die die zusätzliche Fläche zur Umverdrahtung liefert.
  • Die nach dem Vereinzeln gebildeten Chipeinheiten ermöglichen somit eine Fan-Out-Umverdrahtung, bei der die Kontakte auf die durch die Verkapselungsmasse zusätzlich zur Verfügung gestellte Fläche entspannt werden können.
  • Gemäß einem Ausführungsbeispiel der vorliegenden Erfindung ist es vorgesehen, bei dem Spritzgießen funktionale Strukturen und/oder Mikrostrukturen in dem Verkapselungsmaterial zu erzeugen. Derartige funktionale Strukturen können beispielsweise eine Ausnehmung, eine V-Nut, einen Vorsatz oder einen Höcker umfassen. Die funktionalen Strukturen können zum Anordnen eines Lichtleiters als Justiermarkierungen oder zur Montageunterstützung vorgesehen sein.
  • Ferner kann bei dem Spritzgießen ein Durchgangsleiter in der Verkapselungsmasse, die in die Gräben eingebracht wird, erzeugt werden, beispielsweise indem eine elektrisch leitfähige Struktur, wie beispielsweise ein elektrisch leitfähiger Stift, vor dem Einbringen des Verkapselungsmaterials in einem zwischen den Chips gebildeten Graben angeordnet wird.
  • Durch das Einbringen von Durchkontaktierungen bzw. Durchgangsleiter lassen sich 3D-Aufbauten realisieren, die eine platzsparende Lösung zum Aufbau von mehrkomponentigen Systemen erlaubt. Der Durchgangsleiter kann beispielsweise verwendet werden, um eine integrierte Durchkontaktierung bei einer Erzeugung eines stapelbaren Systems zu ermöglichen. Das Erzeugen der funktionalen Strukturen während des Spritzgießens ermöglicht eine noch weitere Vereinfachung einer Herstellung von verkapselten Chips, bei denen derartige Strukturen benötigt werden. Beispielsweise wird bei einem Ausführungsbeispiel durch eingebrachte. Mikrostrukturen in der Verkapselungsebene die Montage von mechanischen oder optischen Funktionseinheiten erleichtert. Beispielsweise kann eine optimierte Lichtleitfaserjustage durch direkte Realisierung einer V-Nut im Verkapselungsprozess bzw. die geometrische Ausformung von Kontakthöckern, die durch Metallisierung und Strukturierung einer Umverdrahtungslage zur Kontaktierung des Bauteils genutzt werden können.
  • Gemäß der Erfindung ist unter einem Spritzgießen bzw. Spritz-Preß-Prozeß ein dynamisches Einbringen oder Einspritzen von Material in einen Hohlraum zu verstehen, der die vereinzelten Chips umfaßt, was beispielsweise mittels eines Überdrucks erfolgen kann. Der Hohlraum ist beispielsweise zwischen der Schutzanordnung, die eine Oberfläche der vorstehenden Kontakte bedeckt, und einer Spritzgießform gebildet, in der die auf dem Zerteilungssubstrat angeordneten Chips eingebracht werden. Das Material zur Verkapselung wird bei dem Spritzgießverfahren vorzugsweise in einer flüssigen Form in den Hohlraum eingespritzt, wobei die Temperatur des Verkapselungsmaterials gegenüber einer Umgebungstemperatur erhöht ist.
  • Bei einem Ausführungsbeispiel kann die Schutzanordnung eine Folie sein, die sich über die gesamten Chips erstreckt. Durch die Folie ist es möglich, sowohl eine Abdichtung des Hohlraums als auch eine Bedeckung der Kontakte zum Freihalten derselben zu liefern. Bei einem Ausführungsbeispiel kann die Spritzgießform eine Gegenstruktur aufweisen, die auf der Folie aufgebracht wird. Die Gegenstruktur kann auch selbst die Schutzanordnung sein, wobei dieselbe eine integrierte Dichtfläche zum Bedecken der Kontakte aufweisen kann. Die Gegenstruktur kann unter ständiger Druckausübung gegen die vorstehenden Kontakte gedrückt werden, so daß dieselben dicht mit der Schutzanordnung abgeschlossen sind.
  • Bei einem Ausführungsbeispiel kann der Schutzkontakt ferner durch ein Beschichten der Oberfläche der Kontakte mit einem Material erfolgen, das sich nach dem Durchführen des Spritzgießens von den Kontakten ohne Zerstörung der Chipeinheit ablösen läßt. Dazu kann der Wafer mit der Waferoberfläche in eine Flüssigkeit eingetaucht werden, die das ablösbare Material aufweist, so daß sich nach einem Trocknen oder Aushärten auf der Oberfläche der Kontakte eine Schicht aus dem ablösbaren Material bildet.
  • Das Spritzgießen wird vorzugsweise derart durchgeführt, daß die Oberfläche des Verkapselungsmaterials plan mit der Oberfläche der vorstehenden Kontakte ist. Dies ermöglicht, daß bei einem nachfolgenden Umverdrahten ein Planarisieren der Oberfläche nicht erforderlich ist, so daß die Umverdrahtungsstruktur als eine dünne Schicht direkt auf dem Verkapselungsmaterial und der Oberfläche der Kontakte aufgebracht werden kann. Ferner wird ein Stapeln mehrerer verkapselter Chips übereinander durch das Erzeugen einer planaren Oberfläche erleichtert.
  • Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend bezugnehmend auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:
  • 1 schematische Darstellungen eines bekannten Verkapselungsverfahrens;
  • 2a schematische Darstellungen einer bekannten Chip- bis 2c Anordnung mit einer Umverdrahtungsstruktur;
  • 3a schematische Draufsichten auf einen Wafer zur bis 3c Darstellung einer Wafervereinzelung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
  • 4a schematische Querschnittsansichten, die verschie- bis 4f dene Phasen bei einer Verkapselung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung zeigen;
  • 5 schematische Querschnittsansichten von verkapsel- bis 7 ten Chips, die gemäß Ausführungsbeispielen der vorliegenden Erfindung hergestellt sind;
  • 8 schematische Querschnittsansichten verkapselter bis 10 Chips gemäß Ausführungsbeispielen der vorliegenden Erfindung;
  • 11 Querschnittsansichten gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
  • 12a Querschnittsansichten eines verkapselten Chips, bis 12d die verschiedene Phasen bei einer Erzeugung von Durchführungskontakten gemäß einem Ausführungsbeispiel der vorliegenden Erfindung zeigen; und
  • 13 eine Querschnittsansicht eines Stapels aus verkapselten Chips gemäß einem Ausführungsbeispiel der vorliegenden Erfindung.
  • Im folgenden wird unter Bezugnahme auf die 3a – c und die 4a – f ein erstes Ausführungsbeispiel einer einstufigen Verkapselung auf Waferebene gemäß der vorliegenden Erfindung erklärt, die es erlaubt, auch auf Waferebene aufgebaute hybride Systeme, die unterschiedliche Chiptypen, mechanische Funktionseinheiten, MEMS oder MOEMS umfassen können, zu verarbeiten. Die 3a – c zeigen verschiedene Phasen während eines Vereinzeln eines Wafers 100, und die 4a – f zeigen verschiedene Phasen während eines Verkapselns mittels eines Spritzgießens zeigen. In den verschiedenen Figuren der folgenden Ausführungsbeispiele sind gleichartige Elemente jeweils mit gleichartigen Bezugszeichen versehen.
  • 3a zeigt einen Wafer 100, der vorbereitet wurde, so daß derselbe eine Mehrzahl von Chips 102 umfaßt. Die Chips 102 umfassen Funktionseinheiten, wie beispielsweise integrierte Schaltungen, Sensoren bzw. Sensorstrukturen, mechanische oder optische funktionale Einheiten, wie beispielsweise MEMS (MEMS = mikroelektromechanische Strukturen) oder MOEMS (MOEMS = mikro-optisch-elektro-mechanische Strukturen), die beispielsweise an einer Oberfläche 100a angeordnet sind. Bei einem Ausführungsbeispiel wird ein dreidimensionaler Stapel vorbereitet, bei dem zwei oder mehr Chips übereinander gestapelt sind. Dazu kann zusätzlich zu dem Wafer 100 ein weiterer Wafer vorbereitet werden, der bei spielsweise eine Mehrzahl von Chips mit Funktionseinheiten aufweist, die den jeweiligen Chips des Wafers 100 zugeordnet sind. Der Stapel kann dabei entsprechend zu der im folgenden für einen einzelnen Wafer beschriebenen Weise verkapselt werden.
  • Mit anderen Worten gesagt, wird ein mikroelektronisches Bauteil aus einer Funktionseinheit bzw. durch Kombination von zwei oder mehreren Funktionseinheiten auf Waferebene hergestellt, wobei die montierten Funktionseinheiten ein „System" ergeben. Durch die Verwendung von dünnen Funktionseinheiten und einer Umverdrahtungstechnologie kann dieses System typischerweise im Dickenbereich eines Wafers liegen.
  • Der Wafer weist vorzugsweise ein Halbleitermaterial, wie beispielsweise Silizium oder GaAs, auf und kann jede beliebige Form oder jeden Durchmesser umfassen. Bei einem Ausführungsbeispiel umfaßt der Wafer einen gedünnten Wafer, wobei derselbe einen Durchmesser aufweisen kann, der geringer als 100 μm ist.
  • Auf dem Wafer 100 sind Kontakte 104 angeordnet, die von der Waferfläche 100a hervorstehen. Die Kontakte 104 sind mit jeweiligen elektrischen Anschlüssen der auf dem Chip 102 angeordneten Funktionseinheit verbunden, beispielsweise über seitlich an den Chip herangeführten Anschlußflächen.
  • Die Kontakte 104 können beispielsweise einen Kontakthöcker umfassen, der aus Kupfer oder einem Lothöcker gebildet sein kann. Beispielsweise kann zur Bildung der Kontakte 104 Kontakte nach außen auf Waferebene mit einer lötfähigen Metallisierung und mit einem Kontakthöcker aus Cu oder einem Lothöcker, beispielsweise aus eutektischem PbSn oder SnAg, versehen werden. Die lötfähige Metallisierung kann beispielsweise in einem stromlosen (electroless) Ni-Prozeß erzeugt werden. Eine typischer Wert einer Höhe der Kontakte über die Waferoberfläche 100a liegt in einem Bereich von 50 bis 200 μm, beispielsweise bei 100 μm.
  • In einem nächsten Schritt wird der Wafer auf ein Zerteilungssubstrat aufgebracht. Das Zerteilungssubstrat ermöglicht, daß bei einem darauffolgenden Vereinzeln des Wafers in die Chips die abgetrennten Chips bei dem nachfolgenden Verkapseln der Chips in einem Muster gehalten werden, bei der dieselben voneinander beabstandet sind.
  • Der Wafer kann beispielsweise mit einem reversiblen Kleber auf dem Zerteilungssubstrat 106 befestigt werden. Dies ermöglicht ein Ablösen des Zerteilungssubstrats nach einer Verkapselung, wenn das Verbleiben des Zerteilungssubstrats auf den Chips nicht gewünscht ist. Vorzugsweise ist das Zerteilungssubstrat aus einem verformbaren oder elastischen Material gebildet und weist beispielsweise eine verformbare Folie, z.B. aus Kunststoff, auf.
  • Nachdem der Wafer 100 auf dem Zerteilungssubstrat 106 befestigt ist, wird der Wafer 100 in die einzelnen Chips 102 vereinzelt, so daß die abgetrennten Chips über die bei dem Vereinzeln gebildeten Vereinzelungsgräben 108 einander gegenüberliegen, wie es in 3b gezeigt ist. Das Vereinzeln kann beispielsweise durch ein Sägen des Wafers entlang vorbestimmter Trennlinien erfolgen, wobei der Sägevorgang lediglich den Wafer 100 durchtrennt, so daß das Zerteilungssubstrat nicht vollständig durchtrennt wird. Ferner kann das Vereinzeln auch ein Ätzen des Wafers entlang der vorbestimmten Trennlinien umfassen. Die Beabstandung der Chips über die Trenngräben kann auf einen vorbestimmten Wert eingestellt werden, beispielsweise durch die Auswahl der Dicke eines Sägeblatts oder einer geeigneten Struktur einer Ätzmaske.
  • Die Anordnung der abgetrennten Chips wird nach dem Vereinzeln von dem Zerteilungssubstrat 106 gehalten, wobei die selben, wie oben erwähnt, über die Trenngräben voneinander beabstandet sind.
  • Wie es in 3c dargestellt ist, können bei einem besonders bevorzugten Ausführungsbeispiel die bei dem Vereinzeln gebildeten Vereinzelungsgräben 108 durch ein Vergrößern der Fläche des Zerteilungssubstrats die gebildeten Gräben vergrößert werden, so daß die Chips weiter voneinander beabstandet sind, verglichen mit dem Abstand, der sich nach dem Vereinzeln ergibt. Dies kann beispielsweise durch Verwendung einer verformbaren Folie als Zerteilungssubstrat 106 und ein Auseinanderziehen bzw. Recken derselben erfolgen.
  • Folglich weist der Umfang und der Durchmesser der Gesamtheit der vereinzelten Chips nach dem Vergrößern der Trennabstände einen größeren Wert verglichen mit dem Umfang bzw. Durchmesser des ursprünglichen Wafers auf. Dies ist insbesondere bei einem darauffolgenden Anordnen der Chips in einer Spritzgießform zu berücksichtigen, da die Anordnung der Chips mit vergrößerten Trennabständen eine Dimensionierung der Spritzgießform erfordern kann, die sich von derjenigen unterscheidet, die sich bei bekannten Spritzgußformen für jeweilige Wafer ergibt.
  • Ferner kann bei einem Ausführungsbeispiel ein Vergrößern der Trennabstände der Chips durch ein Erwärmen des Zerteilungssubstrats erreicht werden, wobei zusätzlich das Zerteilungssubstrat, wie oben beschrieben, gestreckt werden kann.
  • Vorzugsweise erfolgt das Auseinanderziehen bzw. Recken des Zerteilungssubstrats mit dem aufgespannten Wafer 100 gleichmäßig in alle Raumrichtungen, so daß zwischen den abgetrennten Chips gleichgroße Zwischenräume entstehen. Alternativ kann auch ein selektives Strecken des Zerteilungssubstrats in vorbestimmte Richtungen erfolgen.
  • Durch das Recken der Trägerfolie des gesägten und aufgespannten Wafers ist es möglich, die Kontakte der eingebetteten Chips auf die Fläche außerhalb der Chipfläche nach der Verkapselung umzuverdrahten. Dies kann beispielsweise eine Kompensation der Flächenreduktion nach einem Die-Shrink und damit die Beibehaltung des bisherigen Kontakt-Layouts ermöglichen. Ferner können als weitere Möglichkeit feinste Kontaktmittenabstände durch Umverdrahtung auf Flächen innerhalb und. außerhalb des Chipfootprints entspannt werden und so die Verwendung preiswerteren Substratmaterials zu ermöglichen bzw. überhaupt erst zu gestatten.
  • Der Wafer wird nach dem Vereinzeln in eine Spritzgießform bzw. Moldform eingelegt, wobei der Wafer auf dem Zerteilungssubstrat angeordnet bleibt. Die Spritzgießform ist vorzugsweise so geschaffen, daß eine plane Probe mit einer Verkapselungsschicht versehen werden kann. Ferner kann diese auch das Freistellen der Kontakte ermöglichen, wie es nachfolgend genauer beschrieben wird. Ferner können in der oberen Hälfte der Spritzgießform Strukturen eingebracht sein, die durch den Verkapselungsvorgang auf die Waferoberfläche übertragen werden und die Montage von Mikrosystemen ermöglichen oder vereinfachen, wie es weiter unten unter Bezugnahme auf die 9- 11b näher erläutert wird.
  • Bei einem Ausführungsbeispiel kann es ferner vorgesehen sein, daß das Zerteilungssubstrat mit dem vereinzelten Wafer in die Spritzgießform eingebracht wird, woraufhin das Vergrößern der Trennabstände zwischen den Chips in der Spritzgießform durchgeführt wird. Beispielsweise kann das Zerteilungssubstrat in der Spritzgießform angeordnet und daraufhin durch ein gleichmäßiges Ziehen an Kanten desselben gestreckt werden, wobei das gestreckte Zerteilungssubstrat zum Beibehalten der gestreckten Form anschließend, beispielsweise durch Anbringen an Abschnitten der Spritzgießform, fixiert wird.
  • Zum Freihalten der Kontakte 104 wird die Anordnung aus Chips 102 mit einer Schutzanordnung bedeckt, so daß bei einem darauffolgenden Einbringen von Verkapselungsmaterial die Oberflächen der Kontakte 104 nicht in Berührung mit dem Verkapselungsmaterial kommen. Die Schutzanordnung kann beispielsweise eine Folie aus einem ablösbaren Material sein, die über die Kontakte 102 gelegt wird. Ferner kann die Schutzanordnung durch einen Abschnitt der Spritzgießform gebildet sein, der in eine Berührung mit dem Kontakt 102 gebracht wird. Der Abschnitt, der in Berührung mit den Kontakten gebracht wird, kann ferner eine integrierte Dichtfläche aufweisen, so daß durch das Drücken des Abschnitts der Spritzgießform, der beispielsweise eine obere Formhälfte sein kann, gegen einen Hauptabschnitt ein Abdichten des Spritzgießhohlraums und gleichzeitig ein Bedekken der Kontakte 104 erreicht wird. Ferner kann die Schutzanordnung zum Abdecken der Kontakte eine Schicht aus einem ablösbaren Material umfassen, die auf den Oberflächen der Kontakte gebildet ist. Dies kann beispielsweise durch ein Eintauchen des Wafers in eine Flüssigkeit erreicht werden, die ein ablösbares Material aufweist, so daß nach einem Trocknen oder Aushärten die Schicht aus dem ablösbaren Material auf den Oberflächen der Kontakte gebildet ist.
  • 4a zeigt eine schematische Ansicht des in die Chips 102 vereinzelten Wafers 100, vor dem Aufbringen der Schutzanordnung 110.
  • Nachdem der vereinzelte Wafer mit dem Zerteilungssubstrat in der Spritzgießform angeordnet ist, wird die Spritzgießform geschlossen, um einen abgedichteten Hohlraum zu erhalten. Der Hohlraum wird bei diesem Ausführungsbeispiel durch die Schutzanordnung und die Spritzgießform begrenzt. Zum Abdichten des Hohlraums kann ein oberer Abschnitt oder eine Abdeckung der Spritzgießform auf die Schutzanordnung gedrückt werden, wobei die Schutzanordnung zwischen dem oberen Abschnitt und einem Hauptabschnitt der Spritzgießform angeordnet ist.
  • 4b zeigt die Anordnung von 4a, nachdem die Schutzanordnung 110 die Kontakte 104 bedeckt. Wie es zu erkennen ist, sind die Chips 102 auf dem Zerteilungssubstrat 106 angeordnet und über Gräben 108 voneinander beabstandet.
  • Bei einem Ausführungsbeispiel ist ferner ein Anlegen von Vakuum vorgesehen, um ein verbessertes Formfüllverhalten zu erreichen.
  • Bei dem Spritzgießen werden der Bereich der Gräben und der Bereich zwischen den Kontakten 104 durch das Einbringen von Verkapselungsmaterial 112 in den Spritzgießhohlraum mit demselben gefüllt. Gemäß 4c, das die Anordnung von 4b während einer ersten Phase des Spritzgießens zeigt, wird bei dem gezeigten Ausführungsbeispiel das Verkapselungsmaterial seitlich in den zwischen der Schutzanordnung 110 Zerteilungssubstrat 106 gebildeten Hohlraum eingespritzt. Dadurch werden die Gräben 108 als auch Bereiche 108a zwischen den Kontakten 104 von der Seite her mit dem Verkapselungsmaterial 112 gefüllt.
  • 4d zeigt die Anordnung von 4c zu einem späteren Zeitpunkt des Spritzgießprozesses, bei dem ein Graben durch das seitliche Einspritzen bereits vollständig mit dem Verkapselungsmaterial 112 gefüllt ist und ein weiterer Graben 108 mit dem Verkapselungsmaterial aufgefüllt wird.
  • Nachdem bei dem Spritzgießen der gesamte Zwischenraum zwischen der Schutzanordnung 110 und die Gräben 108 mit dem Verkapselungsmaterial gefüllt ist, wird die Schutzanordnung 110 entfernt, so daß die Kontakte 104 auf der Oberfläche 104a, die während des Spritzgießens in Berührung mit der Schutzanordnung 110 ist, freigelegt sind. Dazu wird die Spritzgießform geöffnet und der Wafer entfernt. 4e zeigt die Anordnung von 4d bei dem Entfernen der Schutzanordnung 110. Das Entfernen kann beispielsweise derart erfolgen, daß die Schutzanordnung 110 sukzessive, d.h. beispielsweise durch ein Abziehen von der durch die Verkapselungsmasse 112 und den Höckern gebildete Oberfläche, entfernt wird. Vorzugsweise wird die Schutzanordnung 110 auf eine mechanische Weise entfernt, wobei jedoch auch eine chemische Entfernung, beispielsweise durch ein Ätzen oder Auflösen der Schutzanordnung 110 vorgesehen sein kann.
  • Die mit dem Verfahren erreichbare direkte Verkapselung von in der Verkapselungsform fixierten Funktionseinheiten bzw. aus Funktionseinheiten aufgebauten System ohne zusätzliche Schaltungsträger ermöglicht einen Schutz der internen Kontaktierung und möglicher vorhandener zusätzlicher Funktionseinheiten hinsichtlich einer mechanischen und chemischen Belastung. Ferner werden auch die Lötkontakte mechanisch stabilisiert, so daß dieselben eine erhöhte Zuverlässigkeit aufweisen.
  • Nachdem die Schutzanordnung 110 entfernt ist, ist die Oberfläche des Verkapselungsmaterials 112 im wesentlichen planar mit der Oberfläche 104a der Kontakte 104, wodurch ein Aufbringen von Kontakten, beispielsweise von Umverdrahtungskontakten bei einem nachfolgenden Umverdrahten, ohne zusätzliche Planarisierschritte möglich ist. Bei einem Ausführungsbeispiel wird die verkapselte Anordnung von Chips mit Umverdrahtungsstrukturen versehen und die freiligende Oberseite 104a der Kontakte 104 auf der Waferebene ankontaktiert. Dies kann beispielsweise durch ein Drucken, ganzflächiges Metallisieren oder Laserstrukturieren erfolgen.
  • Bei einem Ausführungsbeispiel wird auf der Umverdrahtungsstruktur ein Umverdrahtungskontakt aufgebracht, der von der Umverdrahtungsstruktur vorsteht. Der Bereich zwischen den Umverdrahtungskontakten kann mit einem elektrisch isolierenden Material ausgefüllt werden, um eine mechanische Stabilisierung und Isolierung zu erreichen. Dies kann vorzugsweise auch mittels eines Spritzgießens erfolgen, wodurch das Bereitstellen von zusätzlichen Vorrichtungen entfällt.
  • Nach dem Verkapseln und dem Entfernen der Schutzanordnung 110 bilden die Chips 102 zusammen mit dem Verkapselungsmaterial 112 eine mechanisch verbundene Einheit. Zur Erzeugung von einzelnen Chipeinheiten können die Chips durch ein Durchtrennen, z.B. mittels Sägen, der Verkapselungsmasse 112 entlang der Gräben 108 vereinzelt werden, wie es unter Bezugnahme auf 4f gezeigt ist. Ferner können die vereinzelten Chipeinheiten von dem Zerteilungssubstrat 106 abgelöst werden.
  • Alternativ können die Chips auch ohne ein Entfernen des derart Zerteilungssubstrats 106 vereinzelt werden. Dazu wird zusätzlich zu der Verkapselungsmasse 112 das Zerteilungssubstrat 106 entlang der Gräben durchtrennt.
  • 5 zeigt einen durch den oben beschriebenen Wafer-Spritzqußprozeß erzeugten Baustein zur Substratmontage. Der Baustein bzw. die verkapselte Chipeinheit weist nach dem Verkapseln an seitlichen Oberflächen 102b und 102c des Chips 102 einen Verkapselungsmasse-Abschnitt 112a und an einer Hauptoberfläche 102a einen Verkapselungsmasse-Abschnitt 112b auf, so daß der Chip 102 eine erhöhte mechanische Stabilität und Schutzwirkung gegenüber einem Chip aufweist, der keine seitliche Verkapselung aufweist. Ein wesentlicher Vorteil des beschriebenen Verfahrens besteht ferner darin, daß durch die seitlichen Verkapselungs-Abschnitte 112a eine nach dem Verkapseln gebildete Chipeinheit eine größere Fläche als diejenige des Chips 102 für sich genommen aufweist. Dies ermöglicht beispielsweise, daß bei einer zunehmenden Verkleinerung der Chips, d. h. einem Die-Shrink, eine Kompensation einer durch die Chip-Miniaturisierung bedingten Flächenreduktion des Chips durchgeführt werden kann. Dadurch können bisherige Kontaktlayouts beibehalten werden, wodurch beispielsweise eine Anpassung von Halte- oder Trägervorrichtungen an die verkleinerten Abmessungen der Chips nicht erforderlich ist. Dadurch ist es möglich, eine Chipflächenreduktion mit geringem Aufwand, d.h. beispielsweise ohne eine Anpassung von Equipment, durchzuführen, wodurch die Kosten gering gehalten werden. Ferner wird durch das Liefern einer vergrößerten Oberfläche bei bestimmten Anwendungen überhaupt erst ermöglicht, ein Befestigen der vereinzelten Chipeinheit durchzuführen. Oftmals erfordern bestimmte Halte- oder Handhabungsvorrichtungen eine minimale Größe der Chips, die nicht unterschritten werden kann, so daß durch das erfindungsgemäße Verkapseln in diesen Fällen erst eine Handhabung von miniaturisierten Chips erreicht wird.
  • Durch das beschriebene Verfahren ist es ferner möglich, feinste Kontaktmittenabstände durch eine Umverdrahtung auf Flächen innerhalb eines Chip-Footprints, d. h. durch eine Fan-In-Umverdrahtung, und außerhalb des Chip-Footprints, d. h. durch eine Fan-Out-Umverdrahtung, auf größere Kontaktmittenabstände zu entspannen. Dies ermöglicht die Verwendung eines preiswerteren Substratmaterials, da die vergrößerte Oberfläche durch ein billiges Verkapselungsmaterial, und nicht durch das teure Halbleitermaterial, geliefert wird.
  • Im folgenden werden unter Bezugnahme auf die 6 – 13 weitere Ausführungsbeispiele der vorliegenden Erfindung erklärt.
  • Gemäß 6 wird bei einem Ausführungsbeispiel eine direkte elektrische Kontaktierung der Kontakte 104 mittels Kontaktstrukturen 116 durchgeführt, die jeweils den Kontakten 104 zugeordnet sind. Die Kontaktstruktur 116 kann beispielsweise eine Anordnung von Höckern sein, die auf einem Anschlußsubstrat angeordnet sind, und in eine Berührung mit den zugeordneten Kontakten 104 gebracht werden. Beispielsweise wird dazu eine Flip-Chip-Technik eingesetzt.
  • 7 zeigt ein Ausführungsbeispiel, bei dem eine Fan-Out-Umverdrahtung durchgeführt wird. Bei diesem Ausführungsbeispiel wird auf einer Oberfläche 114a der Chipeinheit 114 eine Umverdrahtungsstruktur 116a aufgebracht, so daß dieselbe einen elektrischen Kontakt mit einem oder mehreren der Höckern 104 aufweist. Die Umverdrahtungsstruktur 116a kann beispielsweise durch eine strukturierte Umverdrahtungslage gebildet sein, die mittels bekannter Strukturierungsprozesse gebildet ist. Daraufhin werden auf die Umverdrahtungsstruktur 116a ein Umverdrahtungskontakt 118a, der beispielsweise ein Kontakthöcker aus Metall sein kann, aufgebracht. Zur Ermöglichung der Fan-Out-Umverdrahtung erstreckt sich die Umverdrahtungsstruktur 116a auf der Oberfläche der seitlichen Verkapselungsmasse-Abschnitte 112a, so daß der Umverdrahtungskontakt 118a außerhalb der Chipfläche angeordnet werden kann. Vorzugsweise erfolgt die Umverdrahtung der verkapselten Chips nach dem Entfernen der Schutzanordnung 110 und vor dem Vereinzeln der zu einer Einheit verbundenen verkapselten Chips. Dadurch kann das Umverdrahten für die gesamten Chips parallel erfolgen, d.h. die Umverdrahtungsstruktur 116a und die Umverdrahtungskontakte 118a sind für alle aus einem Wafer gebildeten Chips gleichzeitig erzeugbar.
  • Im folgenden werden unter Bezugnahme auf die 8 – 10, 11a und 11b weitere Ausführungsbeispiele der vorliegenden Erfindung erklärt.
  • 8 zeigt ein Ausführungsbeispiel, bei dem der Chip 102 eine weitere Funktionseinheit 120 aufweist, die auf einer Oberfläche 102a des Chips 102 befestigt ist. Bei diesem Ausführungsbeispiel wird der Wafer 100 so vorbereitet, daß die Funktionseinheiten 120 über den jeweils zugeordneten Chipbereichen befestigt sind. Bei diesem Ausführungsbeispiel wird folglich anstelle eines Wafers mit einer Funktionseinheit eine Kombination von mehreren Funktionseinheiten auf einer Waferebene zur Erzeugung eines mikroelektronischen Bauteils verkapselt.
  • Wie es in 8 ferner zu erkennen ist, wird eine Umverdrahtung durchgeführt, bei der die Funktionseinheit 120 über eine Anschlußfläche 122, die sich teilweise auf dem Chip 102 und der Funktionseinheit 120 erstreckt, verbunden ist. Mittels einer Umverdrahtungsstruktur 116b und einem Umverdrahtungskontakt 118b wird der Kontakt 104 auf einen Bereich außerhalb des Chips umverdrahtet.
  • Unter Bezugnahme auf die 9, 10, 11a und 11b werden im folgenden weitere Ausführungsbeispiele erläutert, bei denen während des Spritzgießens funktionale Elemente oder Mikrostrukturen gebildet werden. Funktionale Strukturen, wie beispielsweise vorstehende Kontaktflächen oder geometrische Strukturen zur Montageunterstützung, sind bei vielen Anwendungen von verkapselten Chips erforderlich, wobei eine Integration derartiger der funktionalen Strukturen auf der Verkapselungsebene im Stand der Technik nicht vorgesehen ist. Die Gestaltung derartiger funktionaler Strukturen wird Bekannterweise lediglich durch eine zusätzliche Materialbearbeitung bzw. durch zusätzliche Prozeßschritte, wie beispielsweise ein mechanisches Bearbeiten oder ein Ätzen mit einer aufgebrachten Maske, erreicht.
  • 9 zeigt ein Ausführungsbeispiel der vorliegenden Erfindung, bei dem der seitliche Verkapselungsmasse-Abschnitt 112a durch das Spritzgießen derart geformt wird, daß auf der Hauptoberfläche 114a der Chipeinheit ein hökkerförmiger Vorsatz 124 gebildet ist, der von einer Oberfläche des Verkapselungsmaterials vorsteht. Auf dem Höcker 124 ist bei diesem Ausführungsbeispiel eine elektrisch leitfähigen Schicht 126a gebildet. Die elektrisch leitfähige Schicht 126a ist ferner mit dem Kontakt 104, beispielsweise über eine Umverdrahtungsstruktur 116c, elektrisch verbunden, wodurch der Höcker 124 eine elektrischen Verbindung für den Chip durch ein Verbinden mit einem zugeordneten Anschluß liefern kann. Dadurch kann eine Umverdrahtung auf eine einfache und preisgünstige Weise erreicht werden, da bei dem Umverdrahtungskontakt ein teureres Metall lediglich zum Bilden der dünnen elektrisch leitfähigen Schicht 126a erforderlich ist, wobei derselbe ansonsten aus dem kostengünstigen Verkapselungsmaterial und ferner ohne zusätzliche Schritte gebildet ist.
  • Das Bilden der funktionellen Elemente wird derart erreicht, daß die Spritzgießform eine Form aufweist, die entsprechend zu den funktionellen Elementen ausgebildet ist. Ferner kann das Formen der funktionellen Elemente auch durch ein Einbringen von entsprechend geformten Elementen in den Spritzgießhohlraum erfolgen, so daß lediglich geringe Anpassungen bekannter Spritzgießformen erforderlich sind.
  • 10 zeigt ein weiteres Ausführungsbeispiel, bei dem in dem seitlichen Verkapselungsmasse-Abschnitt 112a eine Ausnehmung 128 gebildet wird.
  • Die in 10 gezeigte Ausnehmung wird derart gebildet, daß nach dem Trennen der verkapselten Chips eine seitlich angeordnete treppenförmige Kante entsteht. Ferner kann die Ausnehmung 128, wie es in 10 gezeigt ist, mit einer leitfähigen Schicht 128 überzogen werden, wodurch diese als ein Anschlußbereich für einen Umverdrahtungskontakt dienen kann, so daß beispielsweise ein Umverdrahtungskontakt in einer genau vorbestimmten Position aufgebracht werden kann. Die leitfähige Schicht 126b weist einen Kontakt mit einer auf der Hauptoberfläche 114a der Chipeinheit angeordneten Umverdrahtungsstruktur 116d auf, so daß über die leitfähige Schicht 128 ein elektrischer Anschluß für den Chip 102 geliefert wird. Die durch den Spritzgießprozeß erzeugte Ausnehmung 128 kann ferner beispielsweise eine Justagehilfe darstellen, um beispielsweise bei einem Stapeln von Chipeinheiten eine Justierung zu erleichtern. Ferner kann die Ausnehmung auch zur Unterstützung einer Montage von weiteren Chipeinheiten dienen.
  • Unter Bezugnahme auf die 11a und 11b wird im folgenden ein Ausführungsbeispiel beschrieben, bei dem durch das Spritzgießen ein Funktions-Element zum Justieren und Anordnen einer Lichtleitfaser erzeugt wird. Gemäß 11b umfaßt das Funktions-Element eine V-Nut 130, die in dem Verkapselungsmaterial 112 gebildeten Verkapselungsmasse-Abschnitt 112b durch das Spritzgießen gebildet wird und sich ferner in den seitlichen Verkapselungsmasse-Abschnitt 112a erstreckt.
  • Die V-Nut ermöglicht beispielsweise, daß eine Lichtleitfaser 132 in derselben angeordnet werden kann, vorzugsweise ohne daß sich die Lichtleitfaser 132 über die Hauptoberfläche der Chipeinheit erstreckt. 11b zeigt einen Querschnitt durch die verkapselte Chipeinheit quer zu der Lichtleitfaser 132, während 11a einen Querschnitt durch das verkapselte Chipelement entlang der Lichtleitfaser 132 zeigt. Ferner wird bei diesem Ausführungsbeispiel in dem Verkapselungsmasse-Abschnitt 112b ein Einkoppelelement gebildet, um eine Kopplung von Licht, das über die Lichtleitfaser 132 übertragen wird, mit einem auf dem Chip 102 angeordneten Funktionselement 134 zu ermöglichen. Das Einkoppelelement ist beispielsweise ein bezüglich des Lichteinfallachse schräg angeordneter Spiegel, wobei der Spiegel durch das Spritzgießen erzeugt werden kann und daraufhin mit einer reflektierenden Schicht versehen werden kann. Entsprechend zu den oben beschriebenen Ausführungsbeispielen, ist bei diesem Ausführungsbeispiel ferner eine Umverdrahtung mittels einer Umverdrahtungsstruktur 116e und einem auf derselben angeordneten Umverdrahtungskontakt 118c vorgesehen.
  • Ein weiteres Ausführungsbeispiel der vorliegenden Erfindung wird im folgenden unter Bezugnahme auf die 12a – 12d erklärt. Bei diesem Ausführungsbeispiel wird in dem Verkapselungsmaterial ein Durchführungskontakt erzeugt, der sich von der Hauptoberfläche 114a des Chipelements 114 zu einer gegenüberliegenden Hauptoberfläche 114b des verkapselten Chipelements 114 erstreckt. Gemäß 12a wird dazu in dem Verkapselungsmaterial 112 eine Ausnehmung 136 erzeugt, die sich von der Hauptoberfläche 114a zu der Hauptoberfläche 114b erstreckt. Das Erzeugen der Ausnehmung 136 kann nach dem Spritzgießen erfolgen, beispielsweise mittels einer mechanischen Materialentfernung oder einer chemischen Entfernung. Alternativ kann die Ausnehmung 136 durch das Spritzgießen erzeugt werden, indem in der Spritzgießform geeignete Formelemente zum Freihalten angeordnet sind.
  • In einem darauffolgenden Schritt wird die Ausnehmung 136 mit einem leitfähigen Material gefüllt, so daß ein Durchgangsleiter 138 erzeugt ist, wie es in 12b dargestellt ist. Der Durchgangsleiter 138 weist dabei einen elektrischen Kontakt mit einer Umverdrahtungsstruktur 140 auf, die auf der Oberfläche 114a gebildet ist. Dadurch kann eine Umverdrahtung erreicht werden, wobei der Durchgangsleiter 138 einen Anschluß auf beiden Hauptoberflächen der Chipeinheit, d.h. auf der Hauptoberfläche 114a als auch auf der Hauptoberfläche 114b, ermöglicht.
  • Nach dem Erzeugen des Durchgangsleiters 138 wird ein Anschlußkontakt 142 auf dem Durchgangsleiter 128 und/oder der Umverdrahtungsstruktur 140 aufgebracht. Der Anschlußkontakt 142 kann beispielsweise ein Höcker sein, wie es in 12c gezeigt ist.
  • Alternativ zu dem oben beschriebenen Verfahren kann die Durchkontaktierung auch beispielsweise durch ein Umgießen bzw. Umspritzen von Stiften oder Drähten beim Spritzgießen erfolgen.
  • Die Durchkontaktierungen ermöglichen den Aufbau eines stapelbaren Systems aus mehreren Ebenen bzw. Lagen von verkapselten Bausteinen, so daß durch die Durchkontaktierungen ein elektrischer Kontakt von einer Ebene von Bausteinen zu der nächsten Ebene von Bausteinen ermöglicht wird.
  • Nach dem Erzeugen der Umverdrahtungsstruktur 140 auf der Oberfläche 114a wird gemäß 12d auf einer der Oberfläche 114a gegenüberliegenden Oberfläche 114b des verkapsel ten Chips eine weitere Umverdrahtungsstruktur 140a gebildet, die sich auf der verkapselten Masse, über den Durchgangsleiter 138 und teilweise auf der Oberfläche des Chips erstreckt. Die zusätzliche Umverdrahtungsstruktur 140a ermöglicht beispielsweise, daß bei einem Stapeln der verkapselten Chips eine elektrische Verbindung, beispielsweise mittels eines Kontakthöckers, zwischen gestapelten Chips erzeugbar ist.
  • 13 zeigt ein Ausführungsbeispiel eines Chip-Stapels aus mehreren übereinander gestapelten Chipeinheiten. Gemäß 13 wird eine erste verkapselte Chipeinheit 144 und eine zweite verkapselte Chipeinheit 146 gemäß den beschriebenen Verfahren erzeugt, wobei jede der Chipeinheiten 144 und 146 einen Durchgangsleiter 138a bzw. 138b aufweist, wie es unter Bezugnahme auf die 12a-c erklärt wurde. Daraufhin werden die jeweiligen Chipeinheiten übereinander gestapelt, so daß die Durchgangsleiter 138a und 138b über einen zwischen den Durchgangsleitern angeordneten Anschlußkontakt 142 elektrisch miteinander verbunden sind. Das Aufeinanderstapeln der verkapselten Chips bzw. Bausteine kann in dem Zustand erfolgen, bei dem die jeweiligen Chips über das Verkapselungsmaterial nach dem Spritzgießen zu einer Einheit verbunden sind. Bei diesem Ausführungsbeispiel werden die gestapelten Chips 144 und 146 nach einem Stapeln der mechanisch zu einer Einheit verbundenen Chips vereinzelt.

Claims (20)

  1. Verfahren zum Erzeugen verkapselter Chips mit folgenden Schritten: Vorbereiten eines Wafers (100) mit Kontakten (104), die von einer Oberfläche (100a) des Wafers (100) vorstehen; Anordnen des Wafers (100) auf einem Zerteilungssubstrat (106); Vereinzeln des Wafers (100), um eine Mehrzahl von über Gräben (108) voneinander beabstandete Chips (102) auf dem Zerteilungssubstrat (106) zu erzeugen; Durchführen eines Spritzgießens, um zwischen die Kontakte (104) und in die Gräben (108) ein Verkapselungsmaterial (112) einzubringen, wodurch die auf dem Zerteilungssubstrat angeordneten Chips (102) verkapselt werden; und Erzeugen einer Umverdrahtungsstruktur (116; 116a; 116b; 116c; 116d; 116e; 140) aus elektrisch leitfähigem Material auf einem durch das Verkapselungsmaterial (112) gebildeten Abschnitt (112a, 112b).
  2. Verfahren gemäß Anspruch 1, das ferner vor dem Durchführen des Spritzgießens ein Bedecken der Kontakte (104) mit einer Schutzanordnung (110) und nach dem Durchführen des Spritzgießens ein Entfernen der Schutzanordnung (110), so daß die Kontakte (104) freiliegend sind, umfaßt.
  3. Verfahren gemäß Anspruch 2, bei dem der Schritt des Spritzgießens folgende Schritte umfaßt: Anordnen der Mehrzahl von Chips (102) auf dem Zerteilungssubstrat (106) in einer Spritzgießform, so daß durch die Schutzanordnung (110) und die Spritzgießform ein Hohlraum gebildet ist; und Einspritzen von Verkapselungsmaterial (112) in den durch die Schutzanordnung (110) und die Spritzgießform gebildeten Hohlraum, so daß der Hohlraum mit dem Verkapselungsmaterial (112) gefüllt wird.
  4. Verfahren gemäß Anspruch 3, bei dem der Hohlraum vor dem Durchführen des Spritzgießens ein Vakuum aufweist.
  5. Verfahren gemäß einem der Ansprüche 1 bis 4, bei dem das Spritzgießen derart durchgeführt wird, daß eine Oberfläche des Verkapselungsmaterials (112) nach dem Spritzgießen eben mit einer Oberfläche (104a) der Kontakte (104) ist.
  6. Verfahren gemäß einem der Ansprüche 2 bis 5, das ferner den Schritt eines Drückens der Schutzanordnung (110) auf die Kontakte (104) umfaßt.
  7. Verfahren gemäß einem der Ansprüche 2 bis 6, bei dem die Schutzanordnung (110) eine Folie, eine auf die Kontakte (104) aufgebrachte ablösbare Schicht oder einen Abschnitt der Spritzgießform umfaßt.
  8. Verfahren gemäß einem der Ansprüche 1 bis 7, bei dem der Schritt des Vereinzelns ferner ein Vergrößern eines Abstands zwischen den Chips (102) auf dem Zerteilungssubstrat (106) mittels einer Bearbeitung des Zerteilungssubstrats (106) zum Vergrößern einer Oberfläche des Zerteilungssubstrats (106) aufweist.
  9. Verfahren gemäß Anspruch 8, bei dem der Schritt des Vergrößerns des Abstands zwischen den Chips (102) ein Strecken des Zerteilungssubstrats (106) umfaßt.
  10. Verfahren gemäß einem der Ansprüche 1 bis 9, das ferner den Schritt eines Erzeugens eines von der Umverdrahtungsstruktur (116; 116a-e; 140) vorstehenden Umverdrahtungskontakts (118a-c; 124, 126a; 142) aufweist.
  11. Verfahren gemäß einem der Ansprüche 1 bis 10, bei dem bei dem Schritt des Spritzgießens funktionale Strukturen (124; 128; 130) gebildet werden.
  12. Verfahren gemäß Anspruch 11, bei dem die funktionale Struktur aus der Gruppe ausgewählt ist, die eine Ausnehmung (128), eine V-Nut (130) und einen Vorsprung (124) umfaßt.
  13. Verfahren gemäß Anspruch 12, bei dem bei dem Schritt des Spritzgießens ein Vorsprung (124) gebildet wird, wobei das Verfahren ferner den Schritt eines Aufbringens einer elektrisch leitfähigen Schicht (126a) auf den Vorsatz (124) zum Bilden eines elektrischen Kontakts umfaßt.
  14. Verfahren gemäß Anspruch 11 oder 12, bei dem die funktionale Struktur eine Justiermarkierung, eine Struktur zur Montageunterstützung oder eine Struktur (130) zum Anordnen eines Lichtleiters (132) umfaßt.
  15. Verfahren gemäß einem der Ansprüche 1 bis 14, das ferner den Schritt eines Erzeugens eines Durchführungskontakts (138; 138a; 138b) in dem Verkapselungsmaterial (112) aufweist.
  16. Verfahren gemäß Anspruch 15, bei dem der Schritt des Erzeugens eines Durchführungskontakts (138) den Schritt eines Anordnens eines elektrisch leitfähigen Stifts in den Gräben (108) aufweist, so daß bei dem Schritt des Spritzgießens der Stift von dem Verkapselungsmaterial (112) ausgekleidet wird.
  17. Verfahren gemäß einem der Ansprüche 1 bis 16, bei dem zusätzlich zu der einen Umverdrahtungsstruktur (116; 116a; 116b; 116c; 116d; 116e; 140) eine weitere Umverdrahtungsstruktur auf einer zweiten Oberfläche des Wafers (100) vorgesehen ist, die der Oberfläche, auf der die Kontakte gebildet sind, gegenüberliegt.
  18. Verfahren gemäß einem der Ansprüche 1 bis 17, bei dem vor dem Verkapseln auf der Oberfläche (100a) des Wafers (100) Funktionseinheiten (120; 134) montiert werden.
  19. Verfahren zum Erzeugen eines Stapels aus verkapselten Chips mit folgenden Schritten Erzeugen erster verkapselter Chips (144) gemäß einem der Ansprüche 1 bis 18; Erzeugen zweiter verkapselter Chips (146) gemäß einem der Ansprüche 1 bis 18; und Anordnen der ersten verkapselten Chips (144) über den zweiten verkapselten Chips (146), so daß ein Stapel von verkapselten Chips gebildet ist.
  20. Verfahren gemäß Anspruch 19, das ferner folgende Schritte aufweist: Erzeugen eines ersten Durchgangsleiters (138a) in einem das Verkapselungsmaterial (112) aufweisenden Abschnitt der ersten verkapselten Chips (144); Erzeugen eines zweiten Durchgangsleiters (138b) in einem das Verkapselungsmaterial (112) aufweisenden Abschnitt der zweiten verkapselten Chips (146); und Anordnen eines Anschlußkontaktes (142) zwischen dem ersten Durchgangsleiter (138a) und dem zweiten Durchgangsleiter (138b), wodurch dieselben elektrisch verbunden sind.
DE10250621A 2002-10-30 2002-10-30 Verfahren zum Erzeugen verkapselter Chips und zum Erzeugen eines Stapels aus den verkapselten Chips Expired - Fee Related DE10250621B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10250621A DE10250621B4 (de) 2002-10-30 2002-10-30 Verfahren zum Erzeugen verkapselter Chips und zum Erzeugen eines Stapels aus den verkapselten Chips
US10/698,074 US7011989B2 (en) 2002-10-30 2003-10-30 Method for producing encapsulated chips

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10250621A DE10250621B4 (de) 2002-10-30 2002-10-30 Verfahren zum Erzeugen verkapselter Chips und zum Erzeugen eines Stapels aus den verkapselten Chips

Publications (2)

Publication Number Publication Date
DE10250621A1 true DE10250621A1 (de) 2004-05-19
DE10250621B4 DE10250621B4 (de) 2004-09-02

Family

ID=32114980

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10250621A Expired - Fee Related DE10250621B4 (de) 2002-10-30 2002-10-30 Verfahren zum Erzeugen verkapselter Chips und zum Erzeugen eines Stapels aus den verkapselten Chips

Country Status (2)

Country Link
US (1) US7011989B2 (de)
DE (1) DE10250621B4 (de)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1684341A2 (de) 2005-01-21 2006-07-26 Robert Bosch Gmbh Elektrische Schaltung und Verfahren zur Herstellung einer elektrischen Schaltung
WO2007137742A1 (de) * 2006-06-01 2007-12-06 Hahn-Schickard Gesellschaft Für Angewandte Forschung E.V. Verfahren zum herstellen einer elektronischen baueinheit, zugehörige baueinheit und baugruppe mit mindestens einer solchen baueinheit
DE102006025671A1 (de) * 2006-06-01 2007-12-13 Infineon Technologies Ag Verfahren zur Herstellung von dünnen integrierten Halbleitereinrichtungen
DE102005036646B4 (de) * 2004-07-27 2008-04-10 Samsung Electronics Co., Ltd., Suwon Halbleiterchip und Herstellungsverfahren
EP1903606A3 (de) * 2006-09-20 2008-05-14 Irvine Sensors Corp. Stalpelbare Schicht mit einem Chip mit integrierter Schaltung und mit einer Struktur mit einer hohen Dichte an Durchkontaktierungen
US7768113B2 (en) 2005-05-26 2010-08-03 Volkan Ozguz Stackable tier structure comprising prefabricated high density feedthrough
WO2010102996A1 (fr) * 2009-03-10 2010-09-16 3D Plus Procede de positionnement des puces lors de la fabrication d'une plaque reconstituee
WO2012038127A1 (de) * 2010-09-21 2012-03-29 Robert Bosch Gmbh Multifunktionssensor als pop-mwlp
US8217504B2 (en) 2007-03-12 2012-07-10 Intel Mobile Communications GmbH Article and panel comprising semiconductor chips, casting mold and methods of producing the same

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7548430B1 (en) 2002-05-01 2009-06-16 Amkor Technology, Inc. Buildup dielectric and metallization process and semiconductor package
US9691635B1 (en) 2002-05-01 2017-06-27 Amkor Technology, Inc. Buildup dielectric layer having metallization pattern semiconductor package fabrication method
SG137651A1 (en) * 2003-03-14 2007-12-28 Micron Technology Inc Microelectronic devices and methods for packaging microelectronic devices
US6936929B1 (en) * 2003-03-17 2005-08-30 National Semiconductor Corporation Multichip packages with exposed dice
US10811277B2 (en) 2004-03-23 2020-10-20 Amkor Technology, Inc. Encapsulated semiconductor package
US11081370B2 (en) 2004-03-23 2021-08-03 Amkor Technology Singapore Holding Pte. Ltd. Methods of manufacturing an encapsulated semiconductor device
JP2006351565A (ja) * 2005-06-13 2006-12-28 Shinko Electric Ind Co Ltd 積層型半導体パッケージ
US20070069389A1 (en) * 2005-09-15 2007-03-29 Alexander Wollanke Stackable device, device stack and method for fabricating the same
US7517725B2 (en) * 2005-11-28 2009-04-14 Xci, Inc. System and method for separating and packaging integrated circuits
DE102005057400A1 (de) * 2005-11-30 2006-12-14 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauteils mit Kunststoffmasse
FR2894070B1 (fr) * 2005-11-30 2008-04-11 3D Plus Sa Sa Module electronique 3d
DE102006001429A1 (de) * 2006-01-10 2007-03-22 Infineon Technologies Ag Nutzen und Halbleiterbauteil aus einer Verbundplatte mit Halbleiterchips und Kunststoffgehäusemasse sowie Verfahren zur Herstellung desselben
US7910385B2 (en) 2006-05-12 2011-03-22 Micron Technology, Inc. Method of fabricating microelectronic devices
US7902638B2 (en) * 2007-05-04 2011-03-08 Stats Chippac, Ltd. Semiconductor die with through-hole via on saw streets and through-hole via in active area of die
US8237259B2 (en) * 2007-06-13 2012-08-07 Infineon Technologies Ag Embedded chip package
US7781877B2 (en) * 2007-08-07 2010-08-24 Micron Technology, Inc. Packaged integrated circuit devices with through-body conductive vias, and methods of making same
TWI364801B (en) * 2007-12-20 2012-05-21 Chipmos Technologies Inc Dice rearrangement package structure using layout process to form a compliant configuration
TWI345276B (en) * 2007-12-20 2011-07-11 Chipmos Technologies Inc Dice rearrangement package structure using layout process to form a compliant configuration
US7968378B2 (en) * 2008-02-06 2011-06-28 Infineon Technologies Ag Electronic device
US20110192445A1 (en) * 2008-03-13 2011-08-11 Florian Solzbacher High precision, high speed solar cell arrangement to a concentrator lens array and methods of making the same
CN102047403A (zh) * 2008-06-02 2011-05-04 Nxp股份有限公司 电子器件及电子器件的制造方法
US9093448B2 (en) 2008-11-25 2015-07-28 Lord Corporation Methods for protecting a die surface with photocurable materials
EP2359395B1 (de) * 2008-11-25 2013-08-14 Lord Corporation Verfahren zum schutz einer chipoberfläche mit lichtaushärtbaren materialien
US8325047B2 (en) * 2009-04-08 2012-12-04 Sabic Innovative Plastics Ip B.V. Encapsulated RFID tags and methods of making same
EP2330618A1 (de) * 2009-12-04 2011-06-08 STMicroelectronics (Grenoble 2) SAS Wiederhergestellte Wafereinheit
DE102009058764A1 (de) * 2009-12-15 2011-06-16 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung einer elektronischen Baugruppe und elektronische Baugruppe
TWI421956B (zh) * 2010-07-13 2014-01-01 矽品精密工業股份有限公司 晶片尺寸封裝件及其製法
US8630479B2 (en) * 2011-01-07 2014-01-14 Kla-Tencor Corporation Methods and systems for improved localized feature quantification in surface metrology tools
TW201243930A (en) * 2011-04-21 2012-11-01 Lingsen Precision Ind Ltd Wafer dicing method
US10388584B2 (en) * 2011-09-06 2019-08-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming Fo-WLCSP with recessed interconnect area in peripheral region of semiconductor die
US8513098B2 (en) 2011-10-06 2013-08-20 Stats Chippac, Ltd. Semiconductor device and method of forming reconstituted wafer with larger carrier to achieve more eWLB packages per wafer with encapsulant deposited under temperature and pressure
US8524577B2 (en) * 2011-10-06 2013-09-03 Stats Chippac, Ltd. Semiconductor device and method of forming reconstituted wafer with larger carrier to achieve more eWLB packages per wafer with encapsulant deposited under temperature and pressure
US8824161B2 (en) 2012-06-15 2014-09-02 Medtronic, Inc. Integrated circuit packaging for implantable medical devices
US11213690B2 (en) * 2012-06-15 2022-01-04 Medtronic, Inc. Wafer level packages of high voltage units for implantable medical devices
NL2011512C2 (en) 2013-09-26 2015-03-30 Besi Netherlands B V Method for moulding and surface processing electronic components and electronic component produced with this method.
EP3125284A1 (de) * 2015-07-27 2017-02-01 Nexperia B.V. Verfahren zur herstellung einer vielzahl von halbleiterbauelementen
KR20170027391A (ko) * 2015-09-02 2017-03-10 에스케이하이닉스 주식회사 복수의 칩들이 내장된 반도체 패키지 및 그의 제조방법
ES2904782T3 (es) * 2017-04-21 2022-04-06 Assa Abloy Ab Carcasa para dispositivo de identificación
DE102020206769B3 (de) * 2020-05-29 2021-06-10 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein Mikroelektronische anordnung und verfahren zur herstellung derselben
US20220139751A1 (en) * 2020-10-30 2022-05-05 Advanced Semiconductor Engineering, Inc. Method for manufacturing semiconductor package structure and clamp apparatus

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3579056A (en) * 1967-10-21 1971-05-18 Philips Corp Semiconductor circuit having active devices embedded in flexible sheet
WO1999010926A1 (de) * 1997-08-22 1999-03-04 Siemens S.A. Verfahren zur herstellung von elektrisch leitenden querverbindungen zwischen zwei verdrahtungslagen auf einem substrat
DE10043172A1 (de) * 1999-09-02 2001-05-31 Matsushita Electric Ind Co Ltd Halbleiter-Baustein und Verfahren zur Herstellung desselben
US6312972B1 (en) * 1999-08-09 2001-11-06 International Business Machines Corporation Pre-bond encapsulation of area array terminated chip and wafer scale packages
US6329220B1 (en) * 1999-11-23 2001-12-11 Micron Technology, Inc. Packages for semiconductor die
US6338980B1 (en) * 1999-08-13 2002-01-15 Citizen Watch Co., Ltd. Method for manufacturing chip-scale package and manufacturing IC chip
WO2002013256A1 (en) * 2000-08-08 2002-02-14 Telefonaktiebolaget Lm Ericsson (Publ) Method of securing solder balls and any components fixed to one and the same side of a substrate
US6376278B1 (en) * 1999-04-01 2002-04-23 Oki Electric Industry Co., Ltd. Methods for making a plurality of flip chip packages with a wafer scale resin sealing step
US6441500B1 (en) * 1999-09-13 2002-08-27 Sharp Kabushiki Kaisha Semiconductor device having resin members provided separately corresponding to externally connecting electrodes
DE10158307A1 (de) * 2001-11-28 2003-02-20 Infineon Technologies Ag Verfahren zum Anschließen von Schaltungseinheiten auf Wafer-Skale-Ebene durch Dehnen einer Folie
DE10137184A1 (de) * 2001-07-31 2003-02-27 Infineon Technologies Ag Elektronisches Bauteil mit einem Kunststoffgehäuse und Verfahren zu seiner Herstellung

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG92685A1 (en) 1999-03-10 2002-11-19 Towa Corp Method of coating semiconductor wafer with resin and mold used therefor
US6245595B1 (en) 1999-07-22 2001-06-12 National Semiconductor Corporation Techniques for wafer level molding of underfill encapsulant
JP3502036B2 (ja) * 2000-11-08 2004-03-02 シャープ株式会社 半導体素子の製造方法および半導体素子
JP2003007917A (ja) * 2001-06-19 2003-01-10 Sanyo Electric Co Ltd 回路装置の製造方法
JP2003273279A (ja) * 2002-03-18 2003-09-26 Mitsubishi Electric Corp 半導体装置およびその製造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3579056A (en) * 1967-10-21 1971-05-18 Philips Corp Semiconductor circuit having active devices embedded in flexible sheet
WO1999010926A1 (de) * 1997-08-22 1999-03-04 Siemens S.A. Verfahren zur herstellung von elektrisch leitenden querverbindungen zwischen zwei verdrahtungslagen auf einem substrat
US6376278B1 (en) * 1999-04-01 2002-04-23 Oki Electric Industry Co., Ltd. Methods for making a plurality of flip chip packages with a wafer scale resin sealing step
US6312972B1 (en) * 1999-08-09 2001-11-06 International Business Machines Corporation Pre-bond encapsulation of area array terminated chip and wafer scale packages
US6338980B1 (en) * 1999-08-13 2002-01-15 Citizen Watch Co., Ltd. Method for manufacturing chip-scale package and manufacturing IC chip
DE10043172A1 (de) * 1999-09-02 2001-05-31 Matsushita Electric Ind Co Ltd Halbleiter-Baustein und Verfahren zur Herstellung desselben
US6441500B1 (en) * 1999-09-13 2002-08-27 Sharp Kabushiki Kaisha Semiconductor device having resin members provided separately corresponding to externally connecting electrodes
US6329220B1 (en) * 1999-11-23 2001-12-11 Micron Technology, Inc. Packages for semiconductor die
WO2002013256A1 (en) * 2000-08-08 2002-02-14 Telefonaktiebolaget Lm Ericsson (Publ) Method of securing solder balls and any components fixed to one and the same side of a substrate
DE10137184A1 (de) * 2001-07-31 2003-02-27 Infineon Technologies Ag Elektronisches Bauteil mit einem Kunststoffgehäuse und Verfahren zu seiner Herstellung
DE10158307A1 (de) * 2001-11-28 2003-02-20 Infineon Technologies Ag Verfahren zum Anschließen von Schaltungseinheiten auf Wafer-Skale-Ebene durch Dehnen einer Folie

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005036646B4 (de) * 2004-07-27 2008-04-10 Samsung Electronics Co., Ltd., Suwon Halbleiterchip und Herstellungsverfahren
EP1684341A3 (de) * 2005-01-21 2007-01-10 Robert Bosch Gmbh Elektrische Schaltung und Verfahren zur Herstellung einer elektrischen Schaltung
EP1684341A2 (de) 2005-01-21 2006-07-26 Robert Bosch Gmbh Elektrische Schaltung und Verfahren zur Herstellung einer elektrischen Schaltung
US7919844B2 (en) 2005-05-26 2011-04-05 Aprolase Development Co., Llc Tier structure with tier frame having a feedthrough structure
US7768113B2 (en) 2005-05-26 2010-08-03 Volkan Ozguz Stackable tier structure comprising prefabricated high density feedthrough
WO2007137742A1 (de) * 2006-06-01 2007-12-06 Hahn-Schickard Gesellschaft Für Angewandte Forschung E.V. Verfahren zum herstellen einer elektronischen baueinheit, zugehörige baueinheit und baugruppe mit mindestens einer solchen baueinheit
DE102006025671A1 (de) * 2006-06-01 2007-12-13 Infineon Technologies Ag Verfahren zur Herstellung von dünnen integrierten Halbleitereinrichtungen
DE102006025671B4 (de) * 2006-06-01 2011-12-15 Infineon Technologies Ag Verfahren zur Herstellung von dünnen integrierten Halbleitereinrichtungen
EP1903606A3 (de) * 2006-09-20 2008-05-14 Irvine Sensors Corp. Stalpelbare Schicht mit einem Chip mit integrierter Schaltung und mit einer Struktur mit einer hohen Dichte an Durchkontaktierungen
US8217504B2 (en) 2007-03-12 2012-07-10 Intel Mobile Communications GmbH Article and panel comprising semiconductor chips, casting mold and methods of producing the same
US9362144B2 (en) 2007-03-12 2016-06-07 Intel Deutschland Gmbh Article and panel comprising semiconductor chips, casting mold and methods of producing the same
FR2943176A1 (fr) * 2009-03-10 2010-09-17 3D Plus Procede de positionnement des puces lors de la fabrication d'une plaque reconstituee
WO2010102996A1 (fr) * 2009-03-10 2010-09-16 3D Plus Procede de positionnement des puces lors de la fabrication d'une plaque reconstituee
US8546190B2 (en) 2009-03-10 2013-10-01 3D Plus Method for positioning chips during the production of a reconstituted wafer
WO2012038127A1 (de) * 2010-09-21 2012-03-29 Robert Bosch Gmbh Multifunktionssensor als pop-mwlp
CN103098201A (zh) * 2010-09-21 2013-05-08 罗伯特·博世有限公司 作为POP-mWLP的多功能传感器
US8987921B2 (en) 2010-09-21 2015-03-24 Robert Bosch Gmbh Multifunction sensor as PoP microwave PCB
CN103098201B (zh) * 2010-09-21 2015-10-14 罗伯特·博世有限公司 作为POP-mWLP的多功能传感器

Also Published As

Publication number Publication date
US7011989B2 (en) 2006-03-14
DE10250621B4 (de) 2004-09-02
US20040110323A1 (en) 2004-06-10

Similar Documents

Publication Publication Date Title
DE10250621B4 (de) Verfahren zum Erzeugen verkapselter Chips und zum Erzeugen eines Stapels aus den verkapselten Chips
DE102017117815B4 (de) Struktur eines Halbleitergehäuses und Herstellungsverfahren
DE102014019445B4 (de) Mikroelektromechanische Systeme und Verfahren zu ihrer Herstellung
DE102012025818B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102011001405B4 (de) Halbleiter-Kapselung und Stapel von Halbleiterkapselungen sowie Verfahren zur Herstellung einer Halbleiter-Kapselung
DE102014115653B4 (de) Verfahren zum herstellen elektronischer komponenten mit elektrisch leitfähigem rahmen auf einem substrat zum aufnehmen von elektronischen chips
DE102008039388B4 (de) Gestapelte Halbleiterchips und Herstellungsverfahren
EP1412978B1 (de) Elektronisches bauteil mit einem kunststoffgehäuse und verfahren zu seiner herstellung
DE102011000836B4 (de) Bauelement mit einem eingekapselten Halbleiterchip und Herstellungsverfahren
DE102008038175B4 (de) Halbleiteranordnung und Verfahren zur Herstellung von Halbleiteranordnungen
DE102018106761A1 (de) Halbleiter-package mit routing bei zweiseitigem metall
EP1419534A2 (de) Verfahren zum kontaktieren und gehäusen von integrierten schaltungen
DE102019121201A1 (de) Integrierte fan-out-packages und verfahren zum bilden derselben
DE102009042920B4 (de) Verfahren zur Herstellung eines Halbleiter-Bauelements und Verfahren zur Herstellung mehrerer Halbleiter-Bauelemente
DE102008063633A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE102013103140A1 (de) Integrierte 3-D-Schaltungen und Verfahren zu deren Bildung
DE102014117594A1 (de) Halbleiter-Package und Verfahren zu seiner Herstellung
DE102009007708A1 (de) Elektronikeinrichtung
DE102020124229A1 (de) Halbleitervorrichtung und verfahren
DE102011001306B4 (de) Verfahren zur Herstellung von Halbleiter-Kapselungen
DE10239318A1 (de) Umverdrahten von Kontaktstellen für integrierte Schaltungschips
DE102017215797A1 (de) Verfahren zur Herstellung von gehäusten Halbleitervorrichtungen
DE102017102534B4 (de) Umverteilungsschichten in Halbleiter-Packages und Verfahren zu deren Herstellung
DE102019127791B4 (de) Package mit separaten Substratabschnitten und Verfahren zum Herstellen eines Packages
DE102013112636A1 (de) Integrierte schaltung, halbleiternacktchipanordnung und verfahren zum herstellen einer integrierten schaltung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee