DE10258511A1 - Integrierte Schaltung sowie zugehörige gehäuste integrierte Schaltung - Google Patents

Integrierte Schaltung sowie zugehörige gehäuste integrierte Schaltung Download PDF

Info

Publication number
DE10258511A1
DE10258511A1 DE10258511A DE10258511A DE10258511A1 DE 10258511 A1 DE10258511 A1 DE 10258511A1 DE 10258511 A DE10258511 A DE 10258511A DE 10258511 A DE10258511 A DE 10258511A DE 10258511 A1 DE10258511 A1 DE 10258511A1
Authority
DE
Germany
Prior art keywords
marking
integrated circuit
test
self
integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10258511A
Other languages
English (en)
Inventor
Thomas Dr. Zettler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10258511A priority Critical patent/DE10258511A1/de
Priority to TW092134940A priority patent/TWI256122B/zh
Priority to PCT/DE2003/004224 priority patent/WO2004055534A1/de
Priority to DE50303142T priority patent/DE50303142D1/de
Priority to CN200380106080.9A priority patent/CN100516914C/zh
Priority to AU2003296540A priority patent/AU2003296540A1/en
Priority to EP03813081A priority patent/EP1570280B1/de
Priority to JP2004559621A priority patent/JP4368805B2/ja
Publication of DE10258511A1 publication Critical patent/DE10258511A1/de
Priority to US11/150,625 priority patent/US7233161B2/en
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H01L2223/5444—Marks applied to semiconductor devices or parts containing identification or tracking information for electrical read out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Abstract

Die Erfindung betrifft eine integrierte Schaltung (IC) sowie eine zugehörige gehäuste integrierte Schaltung mit einer zu testenden integrierten Funktionsschaltung (1) und einer Testschnittstelle (TI) zum Verbinden der Funktionsschaltung (1) mit einer Testvorrichtung (3A), die einen Funktionstest zur Ermittlung eines Testergebnisses durchführt, wobei eine integrierte Selbstmarkierungsvorrichtung (2) eine Markierung in Abhängigkeit vom Testergebnis selbsttätig erzeugt. Auf diese Weise erhält man eine wesentliche Kostenreduzierung bei einem Test von integrierten Halbleiterschaltungen.

Description

  • Die vorliegende Erfindung bezieht sich auf eine integrierte Schaltung sowie eine zugehörige gehäuste integrierte Schaltung und insbesondere auf eine integrierte Schaltung mit verbesserter Testbarkeit.
  • Für die Qualitätssicherung bei der Fertigung von integrierten Halbleiterschaltungen sowie von gehäusten bzw. montierten integrierten Schaltungen ist ein wichtiger Testschritt die Bestimmung funktionierender noch unvereinzelter Chips auf einem Halbleiterwafer sowie der endgültige Test der fertig in einem Gehäuse verpackten Halbleiterbausteine. Die Testkosten für diese integrierten Halbleiterschaltungen bzw. Chips sowie für die endmontierten gehäusten integrierten Schaltungen machen einen wesentlichen Anteil der Gesamtkosten in der Halbleiterfertigung aus.
  • Hierbei verursacht insbesondere die stetig steigende Integrationsdichte von integrierten Halbleiterschaltungen eine Reihe von Problemen bei der Realisierung eines kostengünstigen, schnellen und zuverlässigen Produktionstests. Dies liegt einerseits daran, dass die Anzahl der internen Bauelemente einer integrierten Halbleiterschaltung deutlich schneller ansteigt als die Anzahl der an einem Gehäuse vorhandenen Anschlusspins. Dies führt zu einem Problem insbesondere der Beobachtbarkeit. Weiterhin steigen die typischen Systemfrequenzen, so dass ein Test unter Betriebsbedingungen immer kostenintensivere Hochleistungstester erfordert. Ebenso steigt häufig die Taktfrequenz nicht in gleichem Maße wie z.B. eine Anzahl von Speicherzellen eines im System integrierten Speichers. Dies bedeutet bei gleichen Test-Algorithmen eine absolut steigende Testzeit und damit steigende Testkosten pro Produkt.
  • Ebenso stellt die Konsistente Übertragung der Testergebnisse in derzeit unterschiedlichen Standards eine logistische Herausforderung dar, insbesondere bei der Nutzung von verschiedenen Subkontraktoren für z.B. eine getrennte Wafer-Fertigung und Montage.
  • Eine Reduktion von Testzeit und Test- sowie Logistik-Kosten kann also am effektivsten durch einen kombinierten Ansatz unter Einbeziehung von Schaltungs-Design, Testkonzept, Tester und Montage-Aufbau und Logistik erreicht werden.
  • Ein derartiges verbessertes Testverfahren ist beispielsweise aus der Druckschrift EP 1 178 323 bekannt, wobei zu testende integrierte Schaltungen jeweils integrierte Selbsttesteinheiten (sogenannte BISTs) aufweisen und das Durchführen des Selbsttests zu einem früheren Zeitpunkt durchgeführt wird als das Auslesen der Testergebnisse des Selbsttests.
  • 1 zeigt eine vereinfachte Draufsicht eines Halbleiterwafers W mit einer Vielzahl von darauf ausgebildeten integrierten Halbleiterschaltungen IC gemäß diesen herkömmlichen Verfahren. Bereits auf Waferebene werden hierbei alle integrierten Schaltungen IC auf einem Halbleiterwafer W mit einer Spannungsversorgung versorgt, so dass die in der Vielzahl von integrierten Schaltungen IC ausgebildeten Selbsttesteinheiten bereits zu diesem Zeitpunkt einen Selbsttest zeitgleich durchführen können. Auf diese Weise muss lediglich die erhaltene Testinformation bzw. das Testergebnis beispielsweise mittels einzelner Kontaktierung ausgelesen werden, wobei defekte integrierte Schaltungen IC anschließend unter Verwendung dieser Testergebnisse bei einer Funktionsstörung in üblicher Weise markiert werden.
  • Ein übliches Markierverfahren ist hierbei das sogenannte "Inken", wobei funktionsgestörte integrierte Schaltungen mit einem Tintenpunkt versehen werden, der anschließend als Aus wahlkriterium von nachgeschalteten Montageeinheiten zu einem Verwerfen entsprechend markierter Bausteine führt.
  • Nachteilig ist hierbei jedoch, dass insbesondere bei Verwendung von sogenannten Selbsttesteinheiten (BIST, Built In Self Test) die Testergebnisse in einem Speicher gespeichert werden müssen. Dies kann einerseits in flüchtigen elektrisch auslesbaren Speichern oder in nicht-flüchtigen elektrisch auslesbaren Speichern erfolgen, wobei die flüchtigen Speicher eine andauernde Stromversorgung benötigen, andererseits nichtflüchtige Speicher erhöhte Herstellungskosten verursachen und zusätzliche gegenüber einer Standardversorgungsspannung erhöhte Spannungen benötigen.
  • Daher hat sich der ausschließliche Einsatz von BIST-Verfahren bzw. Selbsttestverfahren insbesondere beim Wafertest trotz des potentiell hohen Kostenvorteils immer noch nicht im breiten Umfang durchgesetzt, da nach dem Selbsttest jede integrierte Halbleiterschaltung bzw. jeder Chip IC erneut mit einem Tester kontaktiert und das Ergebnis anschließend ausgewertet werden muss. Da jedoch diese Handling- und Kontaktierzeiten einen hohen Anteil an der Testzeit und damit an den Testkosten haben, reduzieren sich die Vorteile dieser Selbsttest-Verfahren (BIST-Verfahren) erheblich.
  • Der Erfindung liegt daher die Aufgabe zugrunde, eine integrierte Schaltung sowie eine zugehörige gehäuste integrierte Schaltung zu schaffen, die eine Testbarkeit weiter verbessert und insbesondere die Testkosten verringert.
  • Erfindungsgemäß wird diese Aufgabe hinsichtlich der integrierten Schaltung durch die Merkmale des Patentanspruchs 1 und hinsichtlich der gehäusten integrierten Schaltung durch die Merkmale der Patentansprüche 12 und 16 gelöst.
  • Insbesondere durch Verwendung einer integrierten Selbstmarkierungsvorrichtung zum Erzeugen einer Markierung in Abhän gigkeit von einem von einer Testvorrichtung ermittelten Testergebniss, kann eine üblicherweise von einer externen Markiervorrichtung aufgebrachte Markierung erstmalig selbsttätig von der integrierten Schaltung erzeugt werden.
  • Vorzugsweise besitzt die integrierte Selbstmarkierungsvorrichtung ein Markierelement zur Realisierung der Markierung und eine Markierelement-Aktivierungseinheit zum Aktivieren des Markierelementes, wodurch man einerseits eine sehr einfache Realisierung der Markierung erhält und andererseits bereits existierende Systeme zum Erkennen der Markierungen weiter verwenden kann.
  • Vorzugsweise stellt die Markierung eine nicht-flüchtige Markierung dar, wobei das Markierelement ein optisches Markierelement zur Realisierung einer optisch auslesbaren Markierung, ein magnetisches Markierelement zur Realisierung einer magnetisch auslesbaren Markierung und/oder ein elektrisches Markierelement zur Realisierung einer elektrisch auslesbaren Markierung darstellt. In den ersten beiden Fällen können die Markierungen berührungslos, d.h. ohne Kontaktierung erfasst werden, wodurch sich ein wesentlicher Zeitvorteil ergibt.
  • Vorzugsweise besitzt die Testvorrichtung eine integrierte Selbsttesteinheit, wodurch die Testzeit insbesondere in Verbindung mit den eingangs genannten Testverfahren wesentlich verringert werden kann. In gleicher Weise kann jedoch auch zusätzlich oder alternativ eine externe Testeinheit als Testvorrichtung verwendet werden, wodurch sich komplexere Testergebnisse auswerten lassen.
  • Ferner kann die integrierte Selbstmarkierungsvorrichtung eine Vielzahl von Teil-Selbstmarkierungsvorrichtungen zum Erzeugen von Teil-Markierungen in Abhängigkeit von Teil-Testergebnissen der integrierten Funktionsschaltung aufweisen, wodurch sich eine sogar Klassifizierung der getesteten integrierten Schaltungen realisieren lässt.
  • Ferner kann die integrierte Schaltung nicht-flüchtige Speicherelemente zum Zwischenspeichern der Testergebnisse aufweisen, wodurch sogenannte mehrstufige Tests, wie z.B. ein Wafertest und ein anschließender Produkttest unterschiedlich konfigurierbar sind.
  • Hinsichtlich der gehäusten integrierten Schaltung ist die integrierte Schaltung vorzugsweise in einem Gehäuse gepackt, das zumindest im Bereich der Selbstmarkierungsvorrichtung ein Material aufweist, welches das Auslesen der Markierung der integrierten Schaltung ermöglicht. Auf diese Weise können nicht nur auf Waferebene sondern auch auf Produktebene Markierungen für eine montierte integrierte Schaltung selbsttätig und unter Verwendung derselben Selbstmarkierungsvorrichtung erzeugt werden.
  • Das Gehäuse ist hierbei beispielsweise optisch transparent oder weist im. Bereich der Selbstmarkierungsvorrichtung ein Sichtfenster auf.
  • Alternativ oder zusätzlich kann die gehäuste integrierte Schaltung jedoch auch eine im Gehäuse ausgebildete Gehäuse-Selbstmarkierungsvorrichtung zum Erzeugen einer getrennten Gehäuse-Markierung in Abhängigkeit von einem Testergebnis aufweisen, wobei die Gehäuse-Selbstmarkierungsvorrichtung wiederum einen gleichen Aufbau aufweist wie die integrierte Selbstmarkierungsvorrichtung der integrierten Schaltung. Auf diese Weise können Gehäusetests weiter verbessert werden.
  • In den weiteren Unteransprüchen sind weitere vorteilhafte Ausgestaltungen der Erfindung gekennzeichnet.
  • Die Erfindung wird nachstehend an Hand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnung näher beschrieben.
  • Es zeigen:
  • 1 eine vereinfachte Draufsicht eines Halbleiterwafers mit integrierten Schaltungen zur Veranschaulichung eines herkömmlichen Testverfahrens;
  • 2 eine vereinfachte Blockdarstellung einer integrierten Schaltung mit Selbstmarkierungsvorrichtung gemäß einem ersten Ausführungsbeispiel;
  • 3 eine vereinfachte Blockdarstellung einer integrierten Schaltung mit Selbstmarkierungsvorrichtung gemäß einem zweiten Ausführungsbeispiel;
  • 4A bis 4C eine vereinfachte Draufsicht bzw. vereinfachte Schnittansichten einer temperatursensitiven Selbstmarkierungsvorrichtung;
  • 5A und 5B eine vereinfachte Draufsicht und eine vereinfachte Schnittansicht einer feldsensitiven Selbstmarkierungsvorrichtung; und
  • 6 eine vereinfachte Draufsicht einer gehäusten integrierten Schaltung.
  • 2 zeigt eine vereinfachte Blockdarstellung einer integrierten Schaltung gemäß einem ersten Ausführungsbeispiel, wie sie beispielsweise auf einem Halbleiterwafer W gemäß 1 gemeinsam mit weiteren integrierten Schaltungen IC vorliegen kann. Sie kann jedoch in gleicher Weise auch bereits als vereinzelter Halbleiterbaustein bzw. integrierte Schaltung IC vorliegen, wie dies beispielsweise nach einem Sägen der Fall ist.
  • Gemäß 2 weist die integrierte Schaltung IC eine zu testende integrierte Funktionsschaltung 1 sowie eine Testschnittstelle TI zum Verbinden der Funktionsschaltung 1 mit einer Testvorrichtung auf, die zumindest aus einer integrierten Selbsttesteinheit 3A (BIST, Built In Self Test) besteht, wie sie üblicherweise zum Durchführen eines Selbsttests in integrierten Schaltungen ausgebildet wird. Über eine externe Testschnittstelle ETI kann beispielsweise diese Selbsttesteinheit 3A angesteuert oder mit zusätzlichen Daten während eines Selbsttestvorgangs versorgt werden. Die Testschnittstelle TI überträgt hierbei von der Testvorrichtung zu sendende Stimulus-Daten sowie von der Funktionsschaltung gesendete Antwort-Daten.
  • Die Testvorrichtung in Form der Selbsttesteinheit 3A führt demzufolge einen Funktionstest der integrierten Funktionsschaltung 1 zur Ermittlung eines Testergebnisses durch, wobei die Funktionsschaltung beispielsweise eine Haupt-Logikschaltung darstellt und das Testergebnis ein einfaches "pass/fail"-Ergebnis ist.
  • Darüber hinaus besitzt die integrierte Schaltung IC gemäß 2 nunmehr eine sogenannte integrierte Selbstmarkierungsvorrichtung 2 (SMV), die eine Markierung in Abhängigkeit vom ermittelten Testergebnis der Testvorrichtung bzw. der Selbsttesteinheit 3A erzeugt.
  • Optional kann das ermittelte Testergebnis über eine zusätzliche strichliert dargestellte Schnittstelle TO (Testoutput) auch nach außen gegeben werden, wodurch eine zusätzliche elektrische Auswertung des Testergebnisses möglich ist.
  • Aufgrund der integrierten Selbstmarkierungsvorrichtung 2, die in Abhängigkeit vom Testergebnis eine Markierung vorzugsweise an der Oberfläche der integrierten Halbleiterschaltung erzeugt, entfällt somit die Notwendigkeit einer erneuten Kontaktierung nach dem Durchführen des Selbsttests, um die Testergebnisse auszulesen, auszuwerten und in Abhängigkeit von den ermittelten Testergebnissen sowie der gerade kontaktierten Halbleiterschaltung eine Markierung vorzunehmen.
  • Insbesondere bei dem eingangs erwähnten Testverfahren, wobei eine Vielzahl von integrierten Schaltungen IC bereits auf Waferebene einen Selbsttest gleichzeitig durchführen, erhält man eine weitere Parallelisierung durch die zeitgleiche Ausbildung von Markierungen für die einzelnen integrierten Schaltungen IC. Sowohl die Testzeit als auch die Testkosten lassen sich dadurch wesentlich verringern.
  • 3 zeigt eine vereinfachte Blockdarstellung einer integrierten Schaltung gemäß einem zweiten Ausführungsbeispiel, wobei gleiche Bezugszeichen gleiche oder entsprechende Elemente bezeichnen und auf eine wiederholte Beschreibung nachfolgend verzichtet wird.
  • Gemäß 3 lässt sich die vorstehende Erfindung auch auf externe Testverfahren ausweiten, wobei die Testvorrichtung nunmehr nicht länger eine integrierte Selbsttesteinheit 3A, sondern lediglich einen externen Tester 3B aufweist, der wiederum über die Testschnittstelle TI mit der zu testenden Funktionsschaltung 1 in Verbindung steht. Die Testschnittstelle TI überträgt hierbei wiederum von der Testvorrichtung zu sendende Stimulus-Daten sowie von der Funktionsschaltung gesendete Antwort-Daten.
  • Wiederum wird von der externen Testeinheit 3B auf der Grundlage dieser Stimulus- und Antwort-Daten ein Testergebnis ermittelt und über eine Testergebnisschnittstelle der integrierten Schaltung und insbesondere der darin integrierten Selbstmarkierungsvorrichtung 2 zugeführt. Wiederum erzeugt die integrierte Selbstmarkierungsvorrichtung 2 in Abhängigkeit von diesem Testergebnis eine Markierung an der integrierten Schaltung IC.
  • Gemäß diesem zweiten Ausführungsbeispiel wird der tatsächlichen Entwicklung Rechnung getragen, bei der trotz Zunahme des BIST- bzw. Selbsttestanteils bei verwendeten Testverfahren immer noch integrierte Halbleiterschaltungen IC sinnvollerweise mit externen Testeinheiten 3B und zugehörigen externen Testverfahren geprüft werden.
  • Gemäß einem nicht dargestellten dritten Ausführungsbeispiel ist darüber hinaus eine Kombination der in 2 dargestellten internen Selbsttesteinheit 3A mit der in 3 dargestellten externen Testeinheit 3B möglich und sinnvoll, wobei Teile der Funktionsschaltung 1 bzw. der integrierten Schaltung IC von einer externen Testeinheit 3B und andere Teile der integrierten Schaltung IC von einer integrierten Selbsttesteinheit 3A geprüft werden.
  • Insbesondere bei Verwendung von Selbsttesteinheiten 3A bietet sich jedoch die Anwendung des eingangs beschriebenen Paralleltestkonzepts gemäß 1 an.
  • 4A bis 4C zeigen eine vereinfachte Draufsicht sowie vereinfachte Schnittansichten einer temperatursensitiven integrierten Selbstmarkierungsvorrichtung, wie sie beispielsweise in einer integrierten Schaltung IC gemäß 2 oder 3 ausgebildet werden kann.
  • 4A zeigt eine vereinfachte Draufsicht einer integrierten Selbstmarkierungsvorrichtung 2 gemäß einer ersten Ausführungsform, wie sie beispielsweise an der Oberfläche einer integrierten Schaltung IC bzw. in den obersten Schichten einer integrierten Schaltung IC ausgebildet werden kann.
  • Gemäß 4A besteht die integrierte Selbstmarkierungsvorrichtung 2 aus einem thermosensitiven Markierelement M zur Realisierung der eigentlichen Markierung sowie aus einer Markierelement-Aktivierungseinheit zum Aktivieren des Markierelementes M. Gemäß 9A handelt es sich bei der Markierelement-Aktivierungseinheit um eine sogenannte thermische Markierelement-Aktivierungseinheit, da das temperaturempfindliche Markierelement M mittels thermischer Energie bzw. aufgrund einer Temperaturänderung aktiviert wird.
  • Beispielsweise besitzt eine derartige thermische Markierelement-Aktivierungseinheit Anschlusselektroden 4, die über eine elektrisch leitende Leiterbahn bzw. eine Widerstandsstruktur R miteinander in Verbindung stehen.
  • 4B zeigt eine vereinfachte Schnittansicht entlang eines Schnitts A-B von 4A, wobei gleiche Bezugszeichen gleiche oder entsprechende Elemente bezeichnen und auf eine wiederholte Beschreibung nachfolgend verzichtet wird.
  • Gemäß 4B ist die thermische Markierelement-Aktivierungseinheit im Wesentlichen als mäanderförmiger Leiterbahnbereich in einer obersten Leiterbahn- bzw. Metallisierungsebene einer integrierten Halbeiterschaltung IC ausgebildet und über eine letzte Isolations- bzw. Passivierungsschicht I vom Markierelement M getrennt bzw. beabstandet.
  • Im einfachsten Fall besteht demzufolge die thermische Markierelement-Aktivierungseinheit aus einer elektrisch leitenden Leiterbahn R, die sich in unmittelbarer Nähe zum Markierelement M befindet und durch Stromzufuhr erwärmt wird. Zum Anlegen des Testergebnisses an die Anschlusselektroden 4 wird beispielsweise für eine defekte integrierte Halbleiterschaltung IC ein hoher Strom in die Leiterbahn R eingeprägt, wodurch sich eine thermische Erwärmung in Abhängigkeit vom Widerstand der Leiterbahn bzw. des Widerstandselementes R ergibt. Überschreitet die Temperatur T im Bereich des Markierelementes M aufgrund dieser Erwärmung eine Übergangstemperatur Tü des Markierelementes, bei dem das Markierelement M von einem ersten Zustand in einen zweiten Zustand übergeht, so erzeugt diese Zustandsänderung im Markierelement M die gewünschte Markierung der integrierten Halbleiterschaltung IC.
  • 4C zeigt eine vereinfachte Schnittansicht entlang eines Schnitts A-B gemäß einer zweiten Ausführungsform der thermosensitiven Selbstmarkierungsvorrichtung 2, wobei gleiche Bezugszeichen gleiche oder entsprechende Elemente bezeichnen und auf eine wiederholte Beschreibung nachfolgend verzichtet wird.
  • Gemäß 4C kann demzufolge im Bereich der Markierelement-Aktivierungseinheit bzw. des Widerstandselementes R eine Passivierungsöffnung O (in 4A gestrichelt dargestellt) ausgebildet werden, wobei das Markierelement M unmittelbar oder mit einer sehr dünnen Isolationsschicht auf der Leiterbahn bzw. dem Widerstandselement R ausgebildet wird. Auf diese Weise erhält man eine erhöhte thermische Kopplung zwischen dem die Temperaturerhöhung verursachenden Widerstandselement R und dem Markierelement M.
  • Zum Ausbilden einer derartigen Öffnung können herkömmliche Ätzverfahren in Abhängigkeit von einer jeweils verwendeten Isolier- bzw. Passivierungsschicht I verwendet werden..
  • Zur Realisierung einer derartigen thermischen integrierten Selbstmarkierungsvorrichtung werden beispielsweise nach einem üblichen Herstellungsprozess beispielsweise zur Realisierung einer CMOS-Schaltung in der obersten Metallisierungsebene die Widerstandselemente R mit herkömmlichen Verfahren beispielsweise fotolithografisch strukturiert und abschließend ein Tropfen einer als Markierelement M geeigneten Substanz aufgebracht. Zur Auftragung des Markierelementes M können beispielsweise Tintenstrahldruckverfahren, chemische Abscheideverfahren (CVD, Chemical Vapor Deposition), Sputtern (PVD, Physical Vapor Deposition) usw. durchgeführt werden, wobei lediglich auf eine ausreichende thermische Kopplung an die Widerstandsstruktur R zu achten ist.
  • Als Substanz bzw. Material für das Markierelement M sind beispielsweise alle thermo-sensitiven Farbstoffe geeignet, welche einen Farbwechsel bei einer Übergangstemperatur Tü durchlaufen. Beispielsweise kann als Markierelement M ein Calkogenidfilm, wie er von Giacomel "Eraseable optical memory employing a marman effect phase-change erasing in a calkoge nide film" 1988, beschrieben ist. Eine derartige Schicht bzw. ein derartiges Material zeigt bei einer Übergangstemperatur Tü = 200°C einen Phasenübergang von einer schwachreflektiven Phase zu einer hochreflektiven kristallinen Phase. Dieser Wechsel kann optisch ausgewertet werden, wobei beispielsweise Laserdetektoren oder CCD-Kameras verwendet werden.
  • In gleicher Weise sind jedoch auch Flüssigkristalle (LC, Liquid Cristal) sowie weitere Substanzen als optische Markierelemente zur Realisierung einer optisch auslesbaren Markierung geeignet.
  • Bei diesen optischen Markierelementen können demzufolge einfache sogenannte "pass/fail"-Informationen unmittelbar angezeigt werden, weshalb die Selbstmarkierungsvorrichtung 2 die üblicherweise notwendigen "Ink-Prozess"-Arbeitsschritte und – Anlagen ersetzt. Die vom Markierelement M erzeugte Markierung kann hierbei von bereits vorhandenen Auswertesystemen ausgewertet werden und somit ohne zusätzliche Kosten in bereits existierende Herstellungsprozesse integriert werden.
  • Alternativ zum vorstehend beschriebenen optischen Markierelement zur Realisierung einer optisch auslesbaren Markierung können in gleicher Weise jedoch auch magnetische Markierelemente zur Realisierung einer magnetisch auslesbaren Markierung in Verbindung mit der thermischen Markierelement-Aktivierungseinheit gemäß 4A bis 4C verwendet werden.
  • Folglich wird an die Stelle eines optischen Markierelementes gemäß dieser Ausführungsform ein magnetisches Markierelement M entweder gemäß 4B durch eine Passivierungsschicht I beabstandet in der Nähe der Widerstandsstruktur R oder gemäß 4C unmittelbar bzw. über eine sehr dünne nicht dargestellte Isolationsschicht auf der Widerstandsstruktur R ausgebildet.
  • Derartige magnetische Markierelemente sind beispielsweise ferromagnetische Substanzen bzw. Materialien, die in vormagnetisierter Form auf die Isolierschicht I oder unmittelbar auf die Widerstandsstruktur R aufgebracht werden. Die magnetischen Markierelemente M nutzen hierbei die Eigenschaften von vormagnetisierten ferromagnetischen Substanzen aus, wobei durch Erhitzung über eine Übergangstemperatur Tü ihre statische Magnetisierung aufgehoben wird und sie paramagnetisch werden.
  • Geeignete Materialien für derartige magnetische Markierelemente M sind beispielsweise Nickel (Tü(Ni) = 649 K), Gadolinium (Tü(Gd) = 302 K) und verschiedene Legierungen.
  • Zum Auslesen der magnetischen Markierung wird im Gegensatz zum optischen Auslesen beispielsweise mittels Laser oder mittels einer CCD-Kamera mit nachfolgender Bildverarbeitung und Mustererkennung beispielsweise eine über dem Markierelement M schwebende Spule bzw. ein Feldsensor eingesetzt, wie er von Festplattenlaufwerken bekannt ist. Vorteilhaft ist hierbei wiederum das berührungslose Ausleseverfahren, welches schnell und materialschonend ist sowie die unsichtbarkeit der Markierung.
  • Ferner kann als magnetisches Material für das Markierelement M auch das aus MRAM-Speichern bekannte "giant-Magnetoresistance"-Material gewählt werden, wobei die Ansteuerung des Materials in gleicher Weise wie bei MRAM-Speichern erfolgt.
  • Ferner können als elektrische Markierelemente M beispielsweise Leiterbahn-Fuses, Dielektrikum-Antifuses usw. verwendet werden, wobei derartige elektrisch auslesbare Markierelemente den Nachteil einer Kontaktierung aufweisen.
  • 5A und 5B zeigen eine vereinfachte Draufsicht sowie eine vereinfachte Schnittansicht einer feldsensitiven integ rierten Selbstmarkierungsvorrichtung, wobei gleiche Bezugszeichen wiederum gleiche oder entsprechende Elemente wie in 4A bis 4C bezeichnen und auf eine wiederholte Beschreibung nachfolgend verzichtet wird.
  • Gemäß 5A und 5B ist eine E-feld aktivierte integrierte Selbstmarkierungsvorrichtung 2 dargestellt, wobei die Aktivierung des feldsensitiven Markierelementes M nunmehr nicht über eine Temperaturveränderung, sondern über eine Veränderung eines elektrischen Feldes herbeigeführt wird.
  • Gemäß 5A besteht demzufolge die Markierelement-Aktivierungseinheit aus einer ersten Elektrode E1 und einer davon beabstandeten zweiten Elektrode E2, die wiederum jeweils mit den Anschlusselektroden 4 verbunden sind. Bei Anliegen einer Spannung bzw. eines positiven Testergebnisses wird demzufolge in den beispielsweise kammförmig verschachtelten Elektroden E1 und E2 ein elektrisches Feld E erzeugt, welches im E-Feld aktivierbaren Markierelement M eine Veränderung hervorruft.
  • Gemäß 5B werden die Elektroden E1 und E2 wiederum in einer obersten Leiterbahnebene bzw. Metallisierungsebene ausgebildet, wobei sie beispielsweise die in 5A dargestellte Kamm-Struktur aufweisen. Wiederum kann das Markierelement M über eine Isolierschicht bzw. Passivierungsschicht I von der Markierelement-Aktivierungseinheit bzw. den Elektroden E1 und E2 getrennt bzw. beabstandet sein, wobei sie sich jedoch vorzugsweise unmittelbar auf den Elektroden E1 und E2 aufgebracht ist oder lediglich durch eine sehr dünne (nicht dargestellte) Isolationschicht getrennt wird.
  • Als Materialien für derartige E-Feld aktivierbare bzw. feldsensitive Markierelemente M können beispielsweise die aus Flüssigkristallanzeigen bekannten Flüssigkristalle (LC, Liquid Crystal) und dergleichen verwendet werden.
  • Als weitere E-feldsensitive Materialien können beispielsweise elektrophoretische Substanzen (electronic ink) verwendet werden, wie sie beispielsweise von Smith "Electrostatic discharge indicator" 1999 und Comiskey "Method of manufacturing of a discrete electronic device" 1999 beschrieben sind.
  • Obwohl beim eingangs genannten Testverfahren insbesondere während eines Selbsttestvorgangs eine Stromversorgung vorhanden ist, werden als Materialien für die Markierelemente M vorzugsweise Materialien verwendet, die eine nicht-flüchtige Markierung hinterlassen, d.h. nach dem Wechsel der optischen oder magnetischen oder elektrischen Eigenschaften auch bei fehlender Stromversorgung kein Rückgang in den Ursprungszustand erfolgt. Auf diese Weise können auch von einer Stromversorgung abgeschaltete integrierte Schaltungen ihre Markierungen irreversibel beibehalten.
  • Darüberhinaus kann auch eine Vielzahl von Teil-Selbstmarkierungsvorrichtungen zum Erzeugen von Teil-Markierungen in Abhängigkeit von Teil-Testergebnissen der integrierten Funktionsschaltung in der integrierten Schaltung IC ausgebildet sein. Genauer gesagt können eine Vielzahl der vorstehend beschriebenen Selbstmarkierungsvorrichtungen 2, wie sie in 4 und 5 dargestellt sind, vorzugsweise an der Oberfläche der integrierten Schaltung IC ausgebildet werden, wodurch man die Möglichkeit einer Klassifizierung erhält.
  • Genauer gesagt kann dadurch beispielsweise eine optische oder magnetische Anzeige von Baustein-Geschwindigkeitsklassen selbsttätig realisiert werden. In gleicher Weise können jedoch auch Speichergrößen oder Audio-Qualitätsklassen einer integrierten Schaltung optisch oder magnetisch angezeigt werden.
  • Ferner können zusätzlich zu den vorstehend beschriegenen (vorzugsweise nicht-flüchtigen) Markierelementen M elektrisch auslesbare nicht-flüchtige Speicher in Form von EEPROMs, FlashPROMs, magnetischen RAMs (MRAM), ferroelektrischen RAMs (FRAM), Calkogenidspeicherv (Ovonics) usw. verwendet werden, wodurch insbesondere bei Verwendung von Selbsttesteinheiten (BIST) die aus vorherigen Testläufen gewonnenen Testergebnisse zwischengespeichert werden können und so beispielsweise ein mehrstufiger Test wie zuerst ein Wafertest und anschließend ein Produkttest unterschiedlich konfigurierbar ist.
  • Wiederum kann hierbei jedem Test ein eigenes (Teil-) Markierelement M zugeordnet werden, welches erst im „richtigen" Testabschnitt aktiviert wird.
  • 6 zeigt eine vereinfachte Draufsicht einer gehäusten integrierten Schaltung, wobei gleiche Bezugszeichen gleiche oder entsprechende Elemente wie in 1 bis 5 bezeichnen und auf eine wiederholte Beschreibung nachfolgend verzichtet wird.
  • Ein weiterer Vorteil der vorliegenden Erfindung ergibt sich demzufolge auch für die Verwendung in einem Produkttest bzw. für den Einsatz in endmontierten Gehäusen.
  • Gemäß 6 ist die erfindungsgemäße integrierte Schaltung IC beispielsweise in einem Produktgehäuse 5 verpackt, welches eine Vielzahl von Anschlusspins 7 aufweist. Demzufolge kann die integrierte Selbstmarkierungsvorrichtung 2 auch für einen Produkttest bzw. Gehäusetest verwendet werden, wobei nach der Endmontage bzw. dem Verpacken im Gehäuse 5 wiederum ein externer und/oder Selbsttest durchgeführt wird.
  • Die interne Testschnittstelle TI bzw. externe Testschnittstelle ETI der integrierten Schaltung IC wird hierbei an speziell dafür vorgesehene Anschlusspins 7 des Produktgehäuses 5 angeschaltet, wodurch auch die endmontierte bzw. gehäuste integrierte Schaltung IC einem Funktionstest unterzogen werden kann.
  • Bei Verwendung von magnetischen Markierelementen bzw. elektrischen Markierelementen können hierbei sogar die üblichen Kunststoffmaterialien zum Ausbilden des Produktgehäuses 5 verwendet werden.
  • Sind jedoch optische Markierelemente in der Selbstmarkierungsvorrichtung 2 im Einsatz, so sollte das Gehäuse 5 zumindest im Bereich 6 der Selbstmarkierungsvorrichtung 2 ein Material aufweisen, welches das Auslesen der Markierung der integrierten Schaltung IC ermöglicht.
  • Beispielsweise werden demzufolge optisch transparente Kunststoffgehäuse verwendet oder ein Fenster 6 aus optisch transparentem Material im Gehäuse 5 im Bereich der Selbstmarkierungsvorrichtung 2 ausgebildet.
  • In gleicher Weise sollte bei Verwendung von magnetischen Markierelementen das Gehäuse 5 zumindest im Bereich 6 der Selbstmarkierungsvorrichtung 2 für derartige magnetische Felder durchlässig sein.
  • Gemäß einem nicht dargestellten weiteren Ausführungsbeispiel kann jedoch auch die gehäuste integrierte Schaltung eine der Selbstmarkierungsvorrichtung 2 der integrierten Schaltung IC vergleichbare Gehäuse-Selbstmarkierungsvorrichtung aufweisen, die vorzugsweise an einem Oberflächenbereich des Gehäuses 5 ausgebildet ist und zum Erzeugen einer Gehäuse-Markierung in Abhängigkeit von einem Testergebnis geeignet ist.
  • Der Aufbau dieser Gehäuse-Selbstmarkierungsvorrichtung entspricht hierbei im Wesentlichen dem Aufbau der vorstehend beschriebenen Selbstmarkierungsvorrichtung 2, weshalb auf eine wiederholte Beschreibung nachfolgend verzichtet wird.
  • Die Erfindung wurde vorstehend an Hand spezieller Materialien zur Realisierung der jeweiligen Markierelemente beschrieben. Sie ist jedoch nicht darauf beschränkt und umfasst in glei cher Weise alternative Materialien, die in gleicher Weise als Markierelemente geeignet sind.
  • In gleicher Weise bezieht sich die Erfindung nicht nur auf thermische und feldsensitive Selbstmarkierungsvorrichtungen, sondern entsprechende alternative Selbstmarkierungsvorrichtungen. Demzufolge ist die Erfindung nicht auf die beschriebenen temperaturempfindlichen und feldempfindlichen Materialien beschränkt sondern umfasst in gleicher Weise alternative Materialien, die in gleicher Weise als Markierelemente geeignet sind.
    • 1
    Funktionsschaltung
    2
    Selbstmarkierungsvorrichtung
    3A, 3B
    Testvorrichtung
    4
    Anschlusselektroden
    5
    Produktgehäuse
    6
    Fenster
    7
    Anschlusspins
    IC
    Integrierte Schaltung
    TI, ETI
    Testschnittstelle
    TO
    Testausgang
    W
    Halbleiterwafer
    M
    Markierelement
    R
    Widerstandsstruktur
    E1, E2
    Elektrodenstruktur
    0
    Passivierungsöffnung
    I
    Passivierungsschicht

Claims (17)

  1. Integrierte Schaltung mit einer zu testenden integrierten Funktionsschaltung (1) und einer Testschnittstelle (TI, ETI) zum Verbinden der Funktionsschaltung (1) mit einer Testvorrichtung (3A; 3B), die einen Funktionstest der Funktionsschaltung (1) zur Ermittlung eines Testergebnisses durchführt, gekennzeichnet durch eine integrierte Selbstmarkierungsvorrichtung (2) zum Erzeugen einer Markierung in Abhängigkeit vom Testergebnis.
  2. Integrierte Schaltung nach Patentanspruch 1, dadurch gekennzeichnet, dass die integrierte Selbstmarkierungsvorrichtung (2) ein Markierelement (M) zur Realisierung der Markierung und eine Markierelement-Aktivierungseinheit (4, R; E1, E2) zum Aktivieren des Markierelementes (M) aufweist.
  3. Integrierte Schaltung nach Patentanspruch 1 oder 2, dadurch gekennzeichnet, dass die Markierung eine nicht-flüchtige Markierung darstellt.
  4. Integrierte Schaltung nach einem der Patentansprüche 2 oder 3, dadurch gekennzeichnet, dass das Markierelement (M) ein thermosensitives Markierelement aufweist und die Markierelement-Aktivierungseinheit eine Temperaturveränderung bewirkt.
  5. Integrierte Schaltung nach einem der Patentansprüche 2 oder 3, dadurch gekennzeichnet, dass das Markierelement (M) ein feldsensitives Markierelement aufweist und die Markierelement-Aktivierungseinheit eine Veränderung eines elektrischen Feldes (E) bewirkt.
  6. Integrierte Schaltung nach einem der Patentansprüche 2 bis 5, dadurch gekennzeichnet, dass das Markier element (M) ein optisches Markierelement zur Realisierung einer optisch auslesbaren Markierung darstellt.
  7. Integrierte Schaltung nach einem der Patentansprüche 2 bis 6, dadurch gekennzeichnet, dass das Markierelement (M) ein magnetisches Markierelement zur Realisierung einer magnetisch auslesbaren Markierung darstellt.
  8. Integrierte Schaltung nach einem der Patentansprüche 2 bis 7, dadurch gekennzeichnet , dass das Markierelement (M) ein elektrisches Markierelement zur Realisierung einer elektrisch auslesbaren Markierung darstellt.
  9. Integrierte Schaltung nach einem der Patentansprüche 1 bis 8, dadurch gekennzeichnet, dass die Testvorrichtung eine externe Testeinheit (3B) und/oder eine integrierte Selbsttesteinheit (3A) aufweist.
  10. Integrierte Schaltung nach einem der Patentansprüche 1 bis 9, dadurch gekennzeichnet, dass die integrierte Selbstmarkierungsvorrichtung (2) eine Vielzahl von Teil-Selbstmarkierungsvorrichtungen zum Erzeugen von Teil-Markierungen in Abhängigkeit von Teil-Testergebnissen der integrierten Funktionsschaltung (1) aufweist.
  11. Integrierte Schaltung nach einem der Patentansprüche 1 bis 10, gekennzeichnet durch nicht-flüchtige Speicherelemente zum Zwischenspeichern der Testergebnisse.
  12. Gehäuste integrierte Schaltung mit einer integrierten Schaltung (IC) nach einem der Patentansprüche 1 bis 11, die in einem Gehäuse (5) gepackt ist, dadurch gekennzeichnet, dass das Gehäuse (5) zumindest in einem Bereich (6) der Selbstmarkierungsvorrichtung (2) ein Material aufweist, welches das Auslesen der Markierung der integrierten Schaltung (IC) zulässt.
  13. Gehäuste integrierte Schaltung nach Patentanspruch 12, dadurch gekennzeichnet, dass das Gehäuse (5) zumindest im Bereich (6) der Selbstmarkierungsvorrichtung (2) für optische Strahlen transparent ist.
  14. Gehäuste integrierte Schaltung nach einem der Patentansprüche 12 oder 13, dadurch gekennzeichnet, dass das Gehäuse (5) zumindest im Bereich (6) der Selbstmarkierungsvorrichtung (2) für magnetische Felder durchlässig ist.
  15. Gehäuste integrierte Schaltung nach einem der Patentansprüche 12 bis 14, dadurch gekennzeichnet, dass die Testschnittstelle (TI, ETI) der integrierten Schaltung (IC) über Anschlusspins (7) des Gehäuses (5) ansteuerbar ist.
  16. Gehäuste integrierte Schaltung mit einer zu testenden integrierten Schaltung (IC) und einer Testschnittstelle (7) zum Verbinden der integrierten Schaltung (IC) mit einer Testvorrichtung, die einen Funktionstest der integrierten Schaltung (IC) zur Ermittlung eines Testergebnisses durchführt, gekennzeichnet durch eine im Gehäuse (5) ausgebildete Gehäuse-Selbstmarkierungsvorrichtung zum Erzeugen einer Gehäuse-Markierung in Abhängigkeit vom Testergebnis.
  17. Gehäuste integrierte Schaltung nach Patentanspruch 16, dadurch gekennzeichnet, dass die Gehäuse-Selbstmarkierungsvorrichtung einen Aufbau aufweist wie die integrierte Selbstmarkierungsvorrichtung (2) gemäß einem der Patentansprüche 2 bis 11.
DE10258511A 2002-12-14 2002-12-14 Integrierte Schaltung sowie zugehörige gehäuste integrierte Schaltung Withdrawn DE10258511A1 (de)

Priority Applications (9)

Application Number Priority Date Filing Date Title
DE10258511A DE10258511A1 (de) 2002-12-14 2002-12-14 Integrierte Schaltung sowie zugehörige gehäuste integrierte Schaltung
TW092134940A TWI256122B (en) 2002-12-14 2003-12-10 Integrated circuit and associated packaged integrated circuit
PCT/DE2003/004224 WO2004055534A1 (de) 2002-12-14 2003-12-13 Selbstmarkierungsvorrichtung für integrierte schaltung sowie zugehörige gehäuste integrierte schaltung
DE50303142T DE50303142D1 (de) 2002-12-14 2003-12-13 Selbstmarkierungsvorrichtung für integrierte schaltung sowie zugehörige gehäuste integrierte schaltung
CN200380106080.9A CN100516914C (zh) 2002-12-14 2003-12-13 集成电路及相应封装集成电路
AU2003296540A AU2003296540A1 (en) 2002-12-14 2003-12-13 Self-marking device for an integrated circuit, and associated housed integrated circuit
EP03813081A EP1570280B1 (de) 2002-12-14 2003-12-13 Selbstmarkierungsvorrichtung für integrierte schaltung sowie zugehörige gehäuste integrierte schaltung
JP2004559621A JP4368805B2 (ja) 2002-12-14 2003-12-13 集積回路およびこの集積回路に対応する集積回路パッケージ
US11/150,625 US7233161B2 (en) 2002-12-14 2005-06-10 Integrated circuit and associated packaged integrated circuit having an integrated marking apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10258511A DE10258511A1 (de) 2002-12-14 2002-12-14 Integrierte Schaltung sowie zugehörige gehäuste integrierte Schaltung

Publications (1)

Publication Number Publication Date
DE10258511A1 true DE10258511A1 (de) 2004-07-08

Family

ID=32477643

Family Applications (2)

Application Number Title Priority Date Filing Date
DE10258511A Withdrawn DE10258511A1 (de) 2002-12-14 2002-12-14 Integrierte Schaltung sowie zugehörige gehäuste integrierte Schaltung
DE50303142T Expired - Lifetime DE50303142D1 (de) 2002-12-14 2003-12-13 Selbstmarkierungsvorrichtung für integrierte schaltung sowie zugehörige gehäuste integrierte schaltung

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE50303142T Expired - Lifetime DE50303142D1 (de) 2002-12-14 2003-12-13 Selbstmarkierungsvorrichtung für integrierte schaltung sowie zugehörige gehäuste integrierte schaltung

Country Status (8)

Country Link
US (1) US7233161B2 (de)
EP (1) EP1570280B1 (de)
JP (1) JP4368805B2 (de)
CN (1) CN100516914C (de)
AU (1) AU2003296540A1 (de)
DE (2) DE10258511A1 (de)
TW (1) TWI256122B (de)
WO (1) WO2004055534A1 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0329516D0 (en) * 2003-12-19 2004-01-28 Univ Kent Canterbury Integrated circuit with debug support interface
JP2008523607A (ja) * 2004-12-13 2008-07-03 東京エレクトロン株式会社 識別コードを有する半導体チップ、その製造方法及び半導体チップの管理システム
US7403027B2 (en) * 2006-10-30 2008-07-22 Intel Corporation Apparatuses and methods for outputting signals during self-heat burn-in modes of operation
US7573393B2 (en) * 2007-02-08 2009-08-11 Allegro Microsystems, Inc. Integrated fault output/fault response delay circuit
US7924045B2 (en) * 2008-07-11 2011-04-12 International Business Machines Corporation Apparatus, system, and method for error detection in a stand alone power supply
FR2973560A1 (fr) * 2011-04-01 2012-10-05 St Microelectronics Rousset Tri de puces d'une plaquette de circuits électroniques
US10522472B2 (en) 2016-09-08 2019-12-31 Asml Netherlands B.V. Secure chips with serial numbers
CN109964277B (zh) * 2016-10-20 2023-08-11 德州仪器公司 用于检测及移除有缺陷集成电路封装的方法及设备
US10418324B2 (en) 2016-10-27 2019-09-17 Asml Netherlands B.V. Fabricating unique chips using a charged particle multi-beamlet lithography system
CN109406922B (zh) * 2017-08-15 2020-09-22 昆山维信诺科技有限公司 电子产品及其测试方法和装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19723262A1 (de) * 1996-10-22 1998-04-30 Mitsubishi Electric Corp Halbleiterschaltungsvorrichtung, die eine sicherungsprogrammierbare Bestanden/Durchgefallen- Identifizierungsschaltung aufweist, und Bestanden/Durchgefallen-Bestimmungsverfahren für dieselbe
US6211689B1 (en) * 1998-01-14 2001-04-03 Nec Corporation Method for testing semiconductor device and semiconductor device with transistor circuit for marking
US20010020935A1 (en) * 1998-09-11 2001-09-13 Alexander Gelbman Smart electronic label employing electronic ink
DE10037794A1 (de) * 2000-08-03 2002-02-21 Infineon Technologies Ag Verfahren und Vorrichtung zum Testen einer integrierten Schaltung, zu testende integrierte Schaltung, und Wafer mit einer Vielzahl von zu testenden integrierten Schaltungen
DE10108924A1 (de) * 2001-02-23 2002-09-05 Infineon Technologies Ag Wafer-Test- und Markierverfahren für Halbleiterbausteine mit Schmelzstrukturen

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3623603A (en) * 1967-08-31 1971-11-30 Western Electric Co Magnetic identification and separation of small parts
JPS6164137A (ja) 1984-09-05 1986-04-02 Sharp Corp 半導体装置
DE3526485A1 (de) * 1985-07-24 1987-02-05 Heinz Krug Schaltungsanordnung zum pruefen integrierter schaltungseinheiten
JPS63102332A (ja) 1986-10-20 1988-05-07 Matsushita Electronics Corp 半導体装置の検査方法
CA1303901C (en) * 1988-06-24 1992-06-23 Normand Nadeau Low profile inker
JPH04139850A (ja) * 1990-10-01 1992-05-13 Matsushita Electric Ind Co Ltd 半導体集積回路装置及びその検査方法
US5424651A (en) * 1992-03-27 1995-06-13 Green; Robert S. Fixture for burn-in testing of semiconductor wafers, and a semiconductor wafer
JP2839411B2 (ja) 1992-05-15 1998-12-16 三菱電機株式会社 不良ｉｃの検査装置
JPH0653292A (ja) 1992-07-31 1994-02-25 Sony Corp 半導体装置及びその検査方法
US5673028A (en) * 1993-01-07 1997-09-30 Levy; Henry A. Electronic component failure indicator
US5570035A (en) * 1995-01-31 1996-10-29 The United States Of America As Represented By The Secretary Of The Army Built-in self test indicator for an integrated circuit package
DE19528733C1 (de) * 1995-08-04 1997-01-02 Siemens Ag Integrierte Schaltung
US6040773A (en) * 1995-10-11 2000-03-21 Motorola, Inc. Radio frequency identification tag arranged for magnetically storing tag state information
JPH1126650A (ja) 1997-06-30 1999-01-29 Mitsumi Electric Co Ltd 樹脂封止型パッケージ
WO1999026195A1 (fr) * 1997-11-14 1999-05-27 Toppan Printing Co., Ltd. Module ci composite et carte ci composite
JP2001127236A (ja) 1999-10-28 2001-05-11 Mitsumi Electric Co Ltd Ｉｃパッケージ
US6421794B1 (en) * 2000-03-09 2002-07-16 John T. Chen Method and apparatus for diagnosing memory using self-testing circuits
DE10037866A1 (de) 2000-08-01 2002-03-07 Voith Turbo Kg Flanschmitnehmer für ein Kardangelenk und Gelenkwelle
US6466007B1 (en) * 2000-08-14 2002-10-15 Teradyne, Inc. Test system for smart card and indentification devices and the like
US6969006B1 (en) * 2000-09-15 2005-11-29 Ultracard, Inc. Rotable portable card having a data storage device, apparatus and method for using same
JP2002329731A (ja) 2001-04-27 2002-11-15 Hitachi Ltd 半導体装置の製造方法
US6788091B1 (en) * 2001-11-05 2004-09-07 Lsi Logic Corporation Method and apparatus for automatic marking of integrated circuits in wafer scale testing

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19723262A1 (de) * 1996-10-22 1998-04-30 Mitsubishi Electric Corp Halbleiterschaltungsvorrichtung, die eine sicherungsprogrammierbare Bestanden/Durchgefallen- Identifizierungsschaltung aufweist, und Bestanden/Durchgefallen-Bestimmungsverfahren für dieselbe
US6211689B1 (en) * 1998-01-14 2001-04-03 Nec Corporation Method for testing semiconductor device and semiconductor device with transistor circuit for marking
US20010020935A1 (en) * 1998-09-11 2001-09-13 Alexander Gelbman Smart electronic label employing electronic ink
DE10037794A1 (de) * 2000-08-03 2002-02-21 Infineon Technologies Ag Verfahren und Vorrichtung zum Testen einer integrierten Schaltung, zu testende integrierte Schaltung, und Wafer mit einer Vielzahl von zu testenden integrierten Schaltungen
DE10108924A1 (de) * 2001-02-23 2002-09-05 Infineon Technologies Ag Wafer-Test- und Markierverfahren für Halbleiterbausteine mit Schmelzstrukturen

Non-Patent Citations (7)

* Cited by examiner, † Cited by third party
Title
JP 05326653 A, Patent Abstracts of Japan *
JP 06053292 A, Patent Abstracts of Japan *
JP 11026650 A, Patent Abstracts of Japan *
JP 2001127236 A, Patent Abstracts of Japan *
JP 2002329731 A, Patent Abstracts of Japan *
JP 61064137 A, Patent Abstracts of Japan *
JP 63102332 A, Patent Abstracts of Japan *

Also Published As

Publication number Publication date
AU2003296540A1 (en) 2004-07-09
EP1570280B1 (de) 2006-04-26
TWI256122B (en) 2006-06-01
JP2006510209A (ja) 2006-03-23
US7233161B2 (en) 2007-06-19
CN100516914C (zh) 2009-07-22
DE50303142D1 (de) 2006-06-01
TW200415772A (en) 2004-08-16
CN1726399A (zh) 2006-01-25
EP1570280A1 (de) 2005-09-07
JP4368805B2 (ja) 2009-11-18
WO2004055534A1 (de) 2004-07-01
US20050225348A1 (en) 2005-10-13

Similar Documents

Publication Publication Date Title
DE10011179B4 (de) Verfahren zur Ermittlung der Temperatur eines Halbleiter-Chips und Halbleiter-Chip mit Temperaturmessanordnung
DE60018875T2 (de) MRAM mit Leseverstärkern
DE3736882C2 (de) Verfahren zur Echtheitsprüfung eines Datenträgers mit integriertem Schaltkreis
DE102005047413B4 (de) Magnetoresistives Sensorelement und Verfaheren zum Durchführen eines On-Wafer-Funktionstests, sowie Verfahren zur Herstellung von Magnetfeldsensorelementen und Verfahren zur Herstellung von Magnetfeldsensorelementen mit On-Wafer-Funktionstest
US7233161B2 (en) Integrated circuit and associated packaged integrated circuit having an integrated marking apparatus
DE4226070C2 (de) Halbleiterspeichereinrichtung und Verfahren zum Bestimmen der Benutzung eines Ersatzspeicherzellenfeldes
DE19813706A1 (de) Integrierte Halbleiter-Schaltungsvorrichtung
JP3112955B2 (ja) 回路ダイス上で識別情報をエンコードするための回路
DE112004002678B4 (de) Elektrisch programmierbares 2-Transistoren-Sicherungselement mit einfacher Polysiliziumschicht und elektrisch programmierbare Transistor-Sicherungszelle
DE10016996C1 (de) Testanordnung zur Funktionsprüfung eines Halbleiterchips
DE19625904C2 (de) Schmelzsicherungssignaturschaltkreis für elektrische Schmelzsicherungen einer Halbleiterspeichervorrichtung
DE102006004247B4 (de) Konzept zum Testen einer integrierten Schaltungsanordnung
DE4312238C2 (de) Verfahren zum Befreien einer Halbleiterspeichervorrichtung von einem Kurzschluß
DE10200671A1 (de) Halbleitereinrichtung mit elektrischem Schmelzverbindungselement
DE2504076A1 (de) Anordnung und verfahren zur kontaktpruefung von halbleiterschaltungen
EP1136833B1 (de) Verfahren zur Durchführung eines Burn-in-Prozesses zum elektrischen Stressen eines Halbleiterspeichers
DE102004060645A1 (de) Weichreferenz-Vierleiter-Magnetspeichervorrichtung
DE102009006926B4 (de) Integrierte Schaltung, Verfahren zur Erfassung von Daten, Messsystem und Computerprogramm
DE10029835C1 (de) Integrierte Schaltung mit Testbetrieb und Testanordnung zum Testen einer integrierten Schaltung
DE602005003583T2 (de) Vorrichtung und verfahren zum testen von mindestens einer leitenden verbindung zur bildung einer elektrischen verbindung zwischen einem elektrischen bauteil und einer leiterplatte
DE2541003C3 (de) Festkörperschaltkreis
DE10217983A1 (de) Verfahren zur Einstellung von Richtungen der Eigenmagnetisierung in einer oder mehreren Schichtkomponenten
DE102004015269B4 (de) Integrierte Schaltung zur Ermittelung einer Spannung
DE102004015831B4 (de) Integrierte Schaltung und Verfahren
DE10246789B3 (de) Schaltungsanordnung und Verfahren zur Messung wenigstens einer Betriebskenngröße einer integrierten Schaltung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8139 Disposal/non-payment of the annual fee