DE10314812A1 - Magnetische Kleinbereichs-Speichervorrichtungen - Google Patents
Magnetische Kleinbereichs-SpeichervorrichtungenInfo
- Publication number
- DE10314812A1 DE10314812A1 DE10314812A DE10314812A DE10314812A1 DE 10314812 A1 DE10314812 A1 DE 10314812A1 DE 10314812 A DE10314812 A DE 10314812A DE 10314812 A DE10314812 A DE 10314812A DE 10314812 A1 DE10314812 A1 DE 10314812A1
- Authority
- DE
- Germany
- Prior art keywords
- write
- memory cells
- conductors
- layer
- magnetic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1653—Address circuits or decoders
- G11C11/1655—Bit-line or column circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1653—Address circuits or decoders
- G11C11/1657—Word-line or row circuits
Abstract
Die vorliegende Offenbarung bezieht sich auf eine Magnetspeichervorrichtung. Bei einem Ausführungsbeispiel weist die Magnetspeichervorrichtung eine Mehrzahl von Speicherzellen auf und eine Mehrzahl von Schreibleitern benachbart zu den Speicherzellen, aber elektrisch isoliert von den Speicherzellen, wobei zumindest zwei der Schreibleiter mit einem einzelnen gemeinschaftlich verwendeten Schalter verbunden sind, wobei die Schreibleiter konfiguriert sind, um einen Stromflußweg bereitzustellen, um dadurch Magnetfelder zu erzeugen, die verwendet werden, um den Zustand der Speicherzellen zu ändern.
Description
- Die vorliegende Offenbarung bezieht sich auf Speichervorrichtungen. Insbesondere bezeiht sich die Offenbarung auf magnetische Speichervorrichtungen, die relativ kleine Bereiche aufweisen.
- Ein magnetischer Speicher, wie z. B. ein magnetischer Direktzugriffsspeicher (MRAM = Magnetic Random Access Memory), ist eine nichtflüchtige halbleiterbasierte Speichertechnik, bei der magnetische und nicht elektrische Ladungen verwendet werden, um Datenbits zu speichern. Zusätzlich dazu, daß sie eine Nicht-Flüchtigkeit anbieten, sind magnetische Speichervorrichtungen sehr schnell und verbrauchen wenig Leistung.
- Ein Beispiel einer bekannten magnetischen Speichervorrichtung 100 ist in Fig. 1 dargestellt. Wie in dieser Figur gezeigt ist, weist die magnetische Speichervorrichtung 100 eine Mehrzahl von Speicher-Zellen oder -Bits 102 auf, die in einem zweidimensionalen Array angeordnet sind. Eine relativ kleine Anzahl dieser Speicherzellen 102 wurde in Fig. 1 zu Erklärungszwecken dargestellt. Normalerweise weist die magnetische Speichervorrichtung 100 viel mehr solche Zellen 102 auf. Die Vorrichtung 100 kann z. B. ein 1024 × 1024-Array von Speicherzellen 102 aufweisen. Jede Speicherzelle 102 ist konfiguriert, um ein einzelnes Informationsbit zu speichern, d. h., einen logischen Wert "1" oder einen logischen Wert "0".
- Wie in Fig. 1 ferner dargestellt ist, weist eine Magnetspeichervorrichtung 100 ferner eine Mehrzahl von Spaltenleitern 104 und Zeilenleitern 106 auf, die elektrisch mit den Speicherzellen 102 gekoppelt sind. Genauer gesagt ist jede Speicherzelle 102 mit einem Spaltenleiter 104 und einem Zeilenleiter 106 an einem Kreuzungspunkt der Leiter verbunden. Zusätzlich dazu umfaßt die Magnetspeichervorrichtung 100 Spalten- und Zeilen-Steuerschaltungen 108 und 110, die das Schalten für die verschiedenen Spalten- und Zeilen-Leiter 104 bzw. 106 steuern.
- Fig. 2 liefert eine detailliert Ansicht einer einzelnen Speicherzelle 102 und deren Verbindung zu ihren zugeordneten Spalten- und Zeilen-Leiter 104 und 106. Wie aus Fig. 2 hervorgeht, weist jede Speicherzelle 102 typischerweise zwei Magnetschichten 200 und 202 auf, die durch eine dünne Isolierschicht 204 getrennt sind. Eine der Magnetschichten (z. B. die untere Magnetschicht 202) weist eine feste magnetische Orientierung auf, während die andere Magnetschicht (z. B. die obere Magnetschicht 200) eine "freie" magnetische Orientierung aufweist, die relativ einfach von einer Orientierung, in der sich dieselbe mit der Orientierung der festen Magnetschicht ausrichtet, zu einer Orientierung, in der dieselbe der Orientierung der festen Magnetschicht entgegengesetzt ist, umgeschaltet werden kann. Der erste Zustand (ausgerichtet) der Speicherzelle 102 wird der "parallele" Zustand genannt, und der zweite Zustand (entgegengesetzt) wird der "antiparallele" Zustand genannt.
- Die zwei unterschiedlichen Speicherzellenzustände können verwendet werden, um Daten aufgrund ihrer ungleichen Auswirkung auf den Widerstand der Speicherzelle 102 aufzuzeichnen. Genauer gesagt weist die Speicherzelle 102 einen relativ geringen Widerstand auf, wenn sich dieselbe in dem parallelen Zustand befindet, weist jedoch einen relativ hohen Widerstand auf, wenn sich dieselbe in dem antiparallelen Zustand befindet. Beispielsweise kann der parallele Zustand derart bezeichnet werden, daß er einen logischen Wert "1" darstellt, während der antiparallele Zustand bezeichnet werden kann, daß er einen logischen Wert "0" darstellt. Bei einem solchen Schema kann in die Magnetspeichervorrichtung 100 durch Ändern der magnetischen Orientierung der freien magnetischen Schicht 200 der ausgewählten Speicherzellen 102 geschrieben werden.
- Die Steuerschaltungen 108 und 110 werden verwendet, um die Auswahl einer gegebenen Speicherzelle 102 während des Lesens und Schreibens zu ermöglichen. Normalerweise umfassen diese Schaltungen 108, 110 eine Mehrzahl von Schaltern, z. B. Transistoren, die verwendet werden, um eine Spannung an die ausgewählten Leiter anzulegen oder einen Stromfluß durch dieselben zu liefern. Fig. 3 stellt eine Schaltanordnung 300 für eine Magnetspeichervorrichtung des Typs dar, der oben in Bezug auf Fig. 1 und 2 beschrieben wurde. Wie in Fig. 3 angezeigt wird, sind die Speicherzellen als Widerstände 302 dargestellt, die elektrisch mit Spaltenleitern 304 und Zeilenleitern 306 gekoppelt sind. An beiden Enden jedes Leiters 304, 306 ist ein Lese-/Schreib- Transistor 308 vorgesehen, der verwendet wird, um die verschiedenen Speicherzellen 302 während des Lesens und Schreibens auszuwählen.
- Um Daten in eine Speicherzelle 302 zu schreiben, wird ein Stromfluß durch den Spaltenleiter 304 und den Zeilenleiter 306 bereitgestellt, die einer bestimmten Speicherzelle zugeordnet sind. Wenn es z. B. erwünscht ist, in die obere linke Speicherzelle 302 zu schreiben, die in Fig. 3 dargestellt ist, wird ein Strom zu dem linken Spaltenleiter 304 und gleichzeitig zu dem obersten Zeilenleiter 306 geliefert. Beispielsweise wird der Stromfluß durch die Leiter durch Bereitstellen einer Schreibspannung, VWR, zu einem Ende von jedem der Leiter und durch Verbinden des gegenüberliegenden Endes jedes Leiters mit Masse über die Transistoren 308 ermöglicht. Die Magnetfelder, die durch den Fluß von Elektronen durch die Leiter 304 und 306 erzeugt werden, verursachen, daß sich die Orientierung der freien Schicht (z. B. Schicht 200 in Fig. 2) der Speicherzelle 302 verändert, um dadurch den Zustand der Zelle zu verändern.
- Bei einem Beispielleseschema wird den Leitern 304, 306, die jeder nichtausgewählten Speicherzelle 302 zugeordnet sind, eine Referenzspannung VA geliefert und gleichzeitig wird einer der Leiter, die einer ausgewählten Speicherzelle 302 zugeordnet sind, mit Masse verbunden, während dem anderen zugeordneten Leiter eine Lesespannung VA' geliefert wird, die eine Größe ähnlich der Referenzspannung VA aufweist. Bei dieser Konfiguration fließt Strom durch die ausgewählte Speicherzelle 302, und der Widerstand der Zelle kann dann bestimmt werden, um dadurch den logischen Wert zu bestimmen, der durch die Zelle gespeichert wird.
- Wie aus der obigen Erörterung hervorgeht, wird eine große Anzahl von Transistoren benötigt, um eine Speicherzellenselektivität in bekannten Magnetspeichervorrichtungen bereitzustellen. Genauer gesagt werden zwei Transistoren für jeden Spalten- und Zeilen-Leiter der Vorrichtung benötigt. Anders ausgedrückt werden 2n Transistoren für jeweils n Leiter in einer gegebenen Schicht der Magnetspeichervorrichtung benötigt. Dadurch, daß die Leiter bei bekannten Magnetspeichervorrichtungen elektrisch mit den Speicherzellen gekoppelt sind, muß die Spannung, die während des Schreibens zu den Leitern geliefert wird, relativ niedrig gehalten werden, um einen Spannungszusammenbruch der Speicherzellen zu verhindern. Die Spannung über eine Speicherzelle kann z. B. ungefähr 1 Volt nicht überschreiten. Um die Spannung über die Speicherzellen zu begrenzen, müssen die Transistoren relativ groß sein, z. B. 100 mal größer als es notwendig wäre, wenn der Transistor nur zum Lesen verwendet würde. Dementsprechend erfordern bekannte Magnetspeichervorrichtungen eine große Anzahl von relativ großen Transistoren. Eine Bereitstellung dieser Transistoren erhöht den Betrag, d. h. Bereich, von Halbleitermaterial (z. B. Silizium), das erforderlich ist, um die Magnetspeichervorrichtung herzustellen und erhöht die Herstellungskosten somit beträchtlich.
- Aus dem oben genannten geht hervor, daß es wünschenswert wäre, Magnetspeichervorrichtungen zu haben, die eine Steuerschaltungsanordnung umfassen, die weniger Bereich erfordert, um dadurch den Bereich zu reduzieren, der durch die Magnetspeichervorrichtungen benötigt wird.
- Es ist die Aufgabe der vorliegenden Erfindung, eine Magnetspeichervorrichtung und ein Verfahren zum Schreiben von Daten in eine Speicherzelle einer Magnetspeichervorrichtung mit verbesserten Charakteristika zu schaffen.
- Diese Aufgabe wird durch eine Magnetspeichervorrichtung gemäß Anspruch 1, 8 oder 12 und durch ein Verfahren zum Schreiben von Daten gemäß Anspruch 18 gelöst.
- Die vorliegende Offenbarung bezieht sich auf eine Magnetspeichervorrichtung. Bei einem Ausführungsbeispiel weist die Magnetspeichervorrichtung eine Mehrzahl von Speicherzellen und eine Mehrzahl von Schreibeleitern benachbart zu den Speicherzellen aber elektrisch isoliert von den Speicherzellen auf, wobei zumindest zwei der Schreibleiter mit einem einzelnen gemeinschaftlich verwendeten Schalter verbunden sind, wobei die Schreibleiter konfiguriert sind, um einen Weg zum Fließen von Strom bereitzustellen, um dadurch Magnetfelder zu erzeugen, die verwendet werden, um einen Zustand der Speicherzellen zu ändern.
- Die vorliegende Offenbarung bezieht sich ferner auf ein Verfahren zum Schreiben von Daten in eine Speicherzelle einer Magnetspeichervorrichtung. Bei einem Ausführungsbeispiel weist das Verfahren folgende Schritte auf: Liefern einer Schreibspannung zu einem ersten Ende eines Schreibleiters der Magnetspeichervorrichtung mit einem ersten Transistor, wobei der Schreibleiter elektrisch von der Speicherzelle isoliert ist, Verbinden eines zweiten Endes des Schreibleiters mit Masse mit einem zweiten Transistor, der mit zumindest einem anderen Schreibleiter der Magnetspeichervorrichtung verbunden ist, um einen ersten Strompfad und ein erstes Magnetfeld zu erzeugen, und Bereitstellen einer Schreibspannung zu einem separaten Leiter, der ebenfalls mit Masse verbunden ist, um einen zweiten Strompfad und ein zweites Magnetfeld zu erzeugen, wobei das erste und das zweite Feld zusammen einen Zustand der Speicherzelle ändern.
- Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:
- Fig. 1 eine schematische Draufsicht einer bekannten Magnetspeichervorrichtung;
- Fig. 2 eine Seitenansicht einer Speicherzelle der Magnetspeichervorrichtung aus Fig. 1;
- Fig. 3 eine elektrische schematische Darstellung einer Schaltanordnung für die Magnetspeichervorrichtung aus Fig. 1;
- Fig. 4 eine schematische perspektivische Ansicht einer ersten Magnetspeichervorrichtung;
- Fig. 5 eine Seitenansicht einer Speicherzelle der Magnetspeichervorrichtung aus Fig. 4;
- Fig. 6 eine elektrische schematische Darstellung einer Schaltanordnung der Magnetspeichervorrichtung, die in Fig. 4 gezeigt ist;
- Fig. 7 ein elektrisches Schema einer Kammleiteranordnung, die bei der Schaltanordnung aus Fig. 6 verwendet wird;
- Fig. 8 eine schematische perspektivische Ansicht einer zweiten Magnetspeichervorrichtung;
- Fig. 9 eine Seitenansicht einer Speicherzelle der Magnetspeichervorrichtung aus Fig. 8; und
- Fig. 10 eine elektrische schematische Darstellung einer Schaltanordnung der Magnetspeichervorrichtung, die in Fig. 8 gezeigt ist.
- Wie oben identifiziert wurde, umfassen bekannte Kreuzungspunktarray-Magnetspeichervorrichtungen üblicherweise relativ große Transistoren, die an jedem Ende jedes Leiters plaziert sind, der in dem Speicherzellenarray verwendet wird. Genauer gesagt werden typischerweise 2n Transistoren für jeweils n Spalten- und Reihen-Transistoren bereitgestellt. Diese Transistoren erfordern einen relativ großen Bereich und erhöhen damit die Größe und die Kosten der Vorrichtung übermäßig.
- Hierin sind Magnetspeichervorrichtungen mit reduziertem Bereich offenbart, in welchen eine oder mehrere zusätzliche elektrisch isolierte Schreibleiterschichten bereitgestellt sind. Mit der Bereitstellung dieser Schicht(en) können eine oder mehrere Leiterschichten als dedizierte Leseleiter (d. h. Bitleiter) verwendet werden, um die Anzahl von Schaltern (z. B. Transistoren) innerhalb der Lese-Schicht oder Schichten auf n Schalter für n Leiter zu reduzieren. Zusätzlich dazu kann die Größe der verbleibenden Schalter wesentlich reduziert werden (z. B. um einen Faktor von 100 oder mehr), da die Bitleiter nur zum Lesen verwendet werden.
- Ferner, dadurch daß die eine oder die mehreren Schreibleiterschichten nicht elektrisch mit den Speicherzellen der Magnetspeichervorrichtung gekoppelt sind, können größere Spannungen verwendet werden, und daher können kleinere Schalter zum Schalten für die Schreibleiterschicht(en) verwendet werden. Ferner können zwei oder mehr der Schreibleiter miteinander an einem Ende mit einem einzelnen gemeinschaftlich verwendeten Schreibschalter verbunden sein, wodurch die Anzahl von Schaltern für die Schreibleiter auf (n + 1) Schalter für n Schreibleiter reduziert wird. Obwohl der Einschluß von einer oder mehreren Leiterschichten inkrementell zu den Kosten der Magnetspeichervorrichtungen beiträgt, werden diese zusätzlichen Kosten bei weitem durch die Kosteinsparungen aufgewogen, die durch die reduzierte Schaltergröße bereitgestellt werden.
- Bezugnehmend nun auf die Zeichnungen, in denen gleiche Bezugszeichen entsprechende Teile in den unterschiedlichen Ansichten anzeigen, stellen Fig. 4 und 5 eine Magnetspeichervorrichtung 400 dar, die z. B. eine magnetische Direktzugriffsspeichervorrichtung (MRAM-Vorrichtung) aufweisen kann. Die Speichervorrichtung 400 ist üblicherweise als eine Halbleitervorrichtung gebildet, die ein Array aus Speicherzellen 402 umfaßt. Obwohl in Fig. 4 eine begrenzte Anzahl von Speicherzellen 402 gezeigt ist, wird darauf hingewiesen, daß nur wenige Zellen als eine Darstellung der Speicherzellen der Vorrichtung 400 gezeigt sind, um die Beschreibung der Vorrichtung zu erleichtern.
- Zusätzlich zu den Speicherzellen 402 umfaßt die Magnetspeichervorrichtung 400 eine Mehrzahl von Spalten- und Zeilen- Leitern 404 und 406. Wie nachfolgend detaillierter erörtert wird, werden die Spaltenleiter 404 nur zum Lesen verwendet, und können daher als "Bit"-Leitungen bezeichnet werden. Wie in Fig. 4 angezeigt ist, ist jede Speicherzelle 402 des Arrays elektrisch mit einem zugeordneten Spaltenleiter 404 und einem Zeilenleiter 406 an einem Kreuzungspunkt der Leiter gekoppelt. Wie in Fig. 5 gezeigt ist, weist jede Speicherzelle 402 z. B. eine erste und eine zweite Magnetschicht 408 und 410 auf, wobei eine derselben eine feste Magnetschicht ist und die andere derselben eine freie Magnetschicht ist. Beispielsweise kann die obere Magnetschicht 408 die freie Magnetschicht aufweisen, und die untere Magnetschicht 410 weist die feste Magnetschicht auf. Eine dünne Isolierschicht 412, die als eine Tunnelbarriere funktioniert, trennt die zwei Magnetschichten 408, 410. Bei dieser Anordnung verhält sich die Speicherzelle 402 als ein Magnettunnelübergang (MTJ = Magnetic Tunnel Junction). Obwohl eine MTJ-Anordnung hierin gezeigt und beschrieben ist, werden Durchschnittsfachleute auf dem Gebiet erkennen, daß andere Anordnungen möglich sind. Die Speicherzellen können z. B. Riesenmagnetwiderstandselemente (GMR-Elemente; GMR = Giant Magneto Resistive) aufweisen, falls erwünscht.
- Ferner ist in der Magnetspeichervorrichtung 400 eine Schicht aus Schreibleitern 414 umfaßt, die sich parallel zu den Spaltenleitern 404 erstrecken, aber von denselben getrennt sind, wie in den Figur angezeigt ist. Typischerweise sind die Schreibleiter 414 von den Spaltenleitern 404 durch eine dünne Isolationsschicht 416 getrennt, wie in Fig. 5 angezeigt ist. Wie nachfolgend detaillierter erörtert wird, werden die Schreibleiter 414 nur während des Schreibens verwendet.
- Fig. 6 stellt eine Schaltanordnung 600 für die Magnetspeichervorrichtung 400 dar, die in Fig. 4 gezeigt ist. Vier Speicherzellen sind schematisch in Fig. 6 durch Widerstände 602 dargestellt. Es wird darauf hingewiesen, daß diese Zellen 602 nur darstellend für die vielen Zellen sind, die die Magnetspeichervorrichtung 400 aufweist, wie die Speicherzellen 402 aus Fig. 4. Jede der Speicherzellen 602 ist elektrisch mit einem Spaltenleiter 404 und einem Zeilenleiter 406 gekoppelt, ist jedoch elektrisch von jedem Schreibleiter 414 isoliert.
- Wie ferner in Fig. 6 dargestellt ist, ist jeder der Zeilenleiter 406 mit einem Lese-/Schreib-Schalter versehen, z. B. mit dem Transistor 604, an jedem seiner Enden, wie bei bekannten Magnetspeichervorrichtungen, so daß diese Leiter sowohl zum Schreiben in als auch zum Lesen aus den Speicherzellen 602 verwendet werden können. Diese Transistoren 604 sowie die anderen nachfolgend Beschriebenen weisen einen Teil einer Steuerschaltung (nicht identifiziert) auf, mit der ein Schalten für die Leiter bereitgestellt werden kann. Obwohl "Transistoren" hierin ausführlich identifiziert wurden, werden Durchschnittsfachleute auf dem Gebiet erkennen, daß im wesentlichen jeder Schalter oder eine andere Komponente, die in der Lage ist ein Schalten bereitzustellen, verwendet werden könnte.
- Obwohl zwei Transistoren 604 für jeden Zeilenleiter 406 vorgesehen sind, ist nur ein einzelner Lesetransistor 606 für jeden Spaltenleiter 404 erforderlich, indem die Spaltenleiter (d. h. die Bitleitungen) nur zum Lesen verwendet werden. Bei dieser Anordnung liegen n Lesetransistoren 606 für n Spaltenleiter 404 vor. Zusätzlich zu der Reduzierung der Anzahl von Transistoren sind die Lesetransistoren 606 im wesentlichen kleiner als die Lese-/Schreib-Transistoren 604, z. B. um einen Faktor von 100, und benötigen daher viel weniger Bereich.
- Jeder Schreibleiter 414 ist mit einem Schreibtransistor 608 an einem Ende versehen, der verwendet wird, um den Leiter während des Schreibens auszuwählen oder die Auswahl aufzuheben. Dadurch, daß die Schreibleiter 414 elektrisch von den Speicherzellen 602 isoliert sind, besteht keine Gefahr des Spannungszusammenbruchs der Speicherzellen 602 während des Schreibens. Dementsprechend kann die Spannung, die entlang der Schreibleiter 414 bereitgestellt wird, größer sein als die, die normalerweise verwendet wird, um in bekannte Magnetspeichervorrichtungen zu schreiben. Es können z. B. Spannungen von ungefähr 1,0 Volt bis 5,0 Volt während des Schreibens zu den Schreibleitungen 414 geliefert werden. Diese Spannungserhöhung ermöglicht eine beträchtliche Reduzierung der Größe der Schreibtransistoren 608 sowie eine Zunahme der Länge der Schreibleiter 414. Die Schreibtransistoren 608 können z. B. ungefähr 80 mal die Größe der Lesetransistoren 606 aufweisen (im Vergleich zu 100 mal für Lese-/Schreib-Transistoren 604).
- Die Reduzierung von Anzahl und Größe der Transistoren, die oben erwähnt wurde, wird in eine wesentliche Reduzierung der Größe und daher der Kosten der Magnetspeichervorrichtung 400 übersetzt. Weitere Raumeinsparungen können durch Verbinden von jedem der Schreibleiter 414 mit einem einzelnen gemeinschaftlich verwendeten Schreibtransistor 610 an einem Ende erhalten werden. Diese Anordnung ist dadurch möglich, daß die Schreibleiter 414 nur als ein Pfad für Strom verwendet werden, der die elektrischen Felder erzeugt, die die Orientierung der freien Magnetschichten der Speicherzellen 602 ändert. Dementsprechend können die Transistoren 608 z. B. verwendet werden, um eine Schreibspannung VWR an den Schreibleiter 414 zu liefern, und der gemeinschaftlich verwendete Schreibtransistor 610 kann verwendet werden, um den Leiter sowie die anderen Schreibleiter mit Masse zu verbinden, um einen Weg bereitzustellen, entlang dem ein Strom fließen kann. Fig. 7 stellt ein Beispiel dieser Anordnung isoliert von der Magnetspeichervorrichtung dar. Wie in diesem Beispiel gezeigt ist, können die verschiedenen Leiter 414 in einer Kammanordnung angeordnet sein, in der jeder derselben seinen eigenen Transistor 608 an einem ersten Ende umfaßt, das mit einer ersten Schreibspannungsquelle 700 gekoppelt ist. Zusätzlich dazu kann jeder Leiter (z. B, eintausend oder mehr) ferner mit einem einzelnen gemeinschaftlich verwendeten Schreibtransistor 610 an einem zweiten Ende verbunden sein, das wiederum mit einer zweiten Schreibspannungsquelle 702 verbunden ist. Wie Durchschnittsfachleuten auf dem Gebiet bekannt ist, werden zwei Spannungsquellen verwendet, um ein Schreiben von beiden Zuständen der Speicherzellen zu ermöglichen (d. h., um Stromflüsse in beide Richtungen entlang der Leiter 414 zu ermöglichen). Bei der Anordnung aus Fig. 7 kann die Anzahl von Transistoren für die Schreibleiter 414 auf (n + 1) für n Schreibleiter reduziert werden, wodurch die Größe und die Kosten der Magnetspeichervorrichtung weiter reduziert werden.
- Bezugnehmend wiederum auf Fig. 6, um Daten in eine Speicherzelle 602 zu schreiben, wird Strom zu dem Schreibleiter 414 und dem Zeilenleiter 406 geliefert, die einer bestimmten Speicherzelle 602 zugeordnet sind. Wenn es z. B. erwünscht ist, in die obere linke Speicherzelle 602 zu schreiben, die in Fig. 6 dargestellt ist, wird ein Strom zu dem linken Schreibleiter 414 und dem obersten Zeilenleiter 406 gleichzeitig geliefert. Die Magnetfelder, die durch den Elektronenfluß durch die Leiter 414 und 406 erzeugt werden, verursachen, daß die Orientierung der freien Schicht (z. B. der Schicht 408 in Fig. 5) der Speicherzelle 602 dreht, um dadurch den Zustand der Zelle zu ändern.
- Die Speicherzellen 602 können auf eine Vielzahl von Weisen gelesen werden. Bei einem Beispiel wird dem Leseleiter 404 und dem Zeilenleiter 406, die jeder nichtausgewählten Speicherzelle 406 zugeordnet sind, eine Referenzspannung VA geliefert, und gleichzeitig wird einer der Leseleiter, der der ausgewählten Speicherzelle zugeordnet ist, mit Masse verbunden, während zu dem anderen zugeordneten Leiter eine Lesespannung VA' geliefert wird, die eine Größe ähnlich zu der Referenzspannung VA aufweist. Dieses Schalten ermöglicht, daß Strom durch die ausgewählte Speicherzelle 602 fließt, so daß der Widerstand und der durch die Zelle gespeicherte logische Wert bestimmt werden können. Dieser Widerstand kann beispielsweise unter Verwendung eines Transimpedanzverstärkers (nicht gezeigt) bestimmt werden.
- Die Fig. 8 und 9 stellen eine zweite Magnetspeichervorrichtung 800 dar. Fig. 8 stellt insbesondere ein Array von Speicherzellen 802 dar, während Fig. 9 eine einzelne Speicherzelle und ihre zugeordneten Leiter detailliert darstellt. Wie bei dem Ausführungsbeispiel, das in Fig. 4 gezeigt ist, obwohl in Fig. 8 eine begrenzte Anzahl von Speicherzellen dargestellt ist, wird darauf hingewiesen, daß nur wenige Speicherzellen repräsentativ für die vielen Speicherzellen der Vorrichtung 800 gezeigt sind, um eine Beschreibung der Vorrichtung zu erleichtern.
- Wie bei der Magnetspeichervorrichtung 400 umfaßt die Magnetspeichervorrichtung 800 eine Mehrzahl von Spalten- und Zeilen-Leitern 804 und 806. Bei der Magnetspeichervorrichtung 800 werden jedoch sowohl die Spaltenleiter 804 als auch die Zeilenleiter 806 nur zum Lesen verwendet. Wie in Fig. 9 angezeigt ist, weist jede Speicherzelle 802 z. B. eine erste und eine zweite Magnetschicht 808 und 810 auf, wobei eine derselben fest und eine derselben frei ist, wobei die Schichten durch eine dünne Isolationsschicht 812 getrennt sind.
- Die Magnetspeichervorrichtung 800 umfaßt wie die Vorrichtung 400 eine Schicht aus Schreibleitern 814, die, wie in Fig. 9 angezeigt ist, von den Spaltenleitern 804 durch eine dünne Isolationsschicht 816 getrennt sind. Im Gegensatz zu der Magnetspeichervorrichtung 400 umfaßt die Magnetspeichervorrichtung 800 jedoch eine zweite Schicht von Schreibleitern 818 die sich, wie in den Figur angezeigt ist, parallel zu den Zeilenleitern 806 und getrennt von denselben erstreckt. Diese Trennung kann beispielsweise durch eine dünne Isolationsschicht 820 bereitgestellt sein, wie in Fig. 9 gezeigt ist. Bei den meisten Ausführungsbeispielen, insbesondere jenen, in denen die Magnetschicht 808 die freie Magnetschicht ist, werden die Dicke des Zeilenleiters 806 und die Isolationsschicht dadurch sehr gering gehalten, daß sich die Magnetfelder einschließlich jener, die durch die Schreibleiter 818 während des Schreibens erzeugt werden, mit dem Quadrat der Entfernung von der Zelle verringern.
- Fig. 10 stellt eine Schaltanordnung 1000 für die Magnetspeichervorrichtung 800 dar. In dieser Figur sind vier Speicherzellen schematisch durch Widerstände 1002 dargestellt. Jede dieser Speicherzellen 1002 ist elektrisch mit einem Spaltenleiter 804 und einem Zeilenleiter 806 gekoppelt, die nur zum Lesen verwendet werden. Diese Leiter 804, 806 können als "Bit"- bzw. "Wort"-Leitungen bezeichnet werden. Wie in Fig. 10 gezeigt ist, sind die Schreibleitungen 814 und 818 elektrisch von den Speicherzellen 1002 isoliert.
- Wie in dem vorangehenden Ausführungsbeispiel Bezug nehmend auf die Fig. 4 bis 6 beschrieben wurde, erfordert jeder Spaltenleiter (d. h. Bitleitung) 804 nur einen einzelnen Lesetransistor 1004 derart, daß n Lesetransistoren 1004 für n Spaltenleiter vorhanden sind, und jeder Schreibleiter 814 ist an einem Ende mit seinem eigenen Schreibtransistor 1006 versehen und ist an dem anderen Ende mit einem einzelnen gemeinschaftlich verwendeten Schreibtransistor 1008 derart verbunden, daß (n + 1) Schreibtransistoren für n Schreibleiter vorliegen. Zusätzlich dazu, aufgrund der Bereitstellung der Schreibleiter 818, erfordert jeder Zeilenleiter (d. h. Wortleitung) 806 auf ähnliche Weise jedoch nur einen einzelnen Lesetransistor 1004, derart, daß n Lesetransistoren 1004 für n Zeilenleiter vorliegen, und jeder Schreibleiter 818 ist an einem Ende mit seinem eigenen Schreibtransistor 1006 versehen und ist an dem anderen Ende mit einem einzelnen gemeinschaftlich verwendeten Schreibtransistor 1008 derart verbunden, daß (n + 1) Schreibtransistoren für n Schreibleiter entlang der Zeilenrichtung vorliegen.
- Das Lesen und Schreiben kann auf ähnliche Weise wie bei der oben beschriebenen Magnetspeichervorrichtung 400 erreicht werden. Bei der Vorrichtung 800 der Fig. 8-10 kann ein Schreiben jedoch unter Verwendung der elektrisch isolierten Schreibleiter 814 und 818 erreicht werden, die zusammen die Magnetfelder erzeugen, die erforderlich sind, um den Zustand der Speicherzellen zu ändern, und das gesamte Lesen wird unter Verwendung der Leseleiter 804 und 806 erreicht.
- Aus dem Vorangehenden geht hervor, daß sogar noch größerer Raum und daher größere Kosteneinsparungen mit der in den Fig. 8-10 dargestellten Anordnung erhalten werden kann. Obwohl inkrementelle Kosten für die Hinzufügung einer weiteren Schicht von Leitern hinzugefügt werden, übertreffen die Einsparungen, die durch die reduzierten Steuerschaltungskomponenten geliefert werden, die Kosten bei weitem, die der Bereitstellung einer zusätzlichen Leiterschicht zugeordnet sind. Zusätzlich dazu verhindert die Anordnung, die in Fig. 8-10 gezeigt ist, den Stromausbreitungseffekt, bei dem Strom gemeinschaftlich mit nicht ausgewählten Speicherzellen während des Schreibens verwendet wird, dadurch, daß jeder der Schreibleiter 814, 818 elektrisch von den Speicherzellen isoliert ist.
Claims (19)
1. Magnetspeichervorrichtung (600), die folgende Merkmale
aufweist:
eine Mehrzahl von Speicherzellen (602); und
eine Mehrzahl von Schreibleitern (414) benachbart zu den Speicherzellen aber elektrisch von den Speicherzellen isoliert, wobei zumindest zwei der Schreibleiter mit einem einzelnen gemeinschaftlich verwendeten Schalter (610) verbunden sind, wobei die Schreibleiter konfiguriert sind, um einen Weg für einen Stromfluß bereitzustellen, um dadurch Magnetfelder zu erzeugen, die verwendet werden, um einen Zustand der Speicherzellen zu ändern.
eine Mehrzahl von Speicherzellen (602); und
eine Mehrzahl von Schreibleitern (414) benachbart zu den Speicherzellen aber elektrisch von den Speicherzellen isoliert, wobei zumindest zwei der Schreibleiter mit einem einzelnen gemeinschaftlich verwendeten Schalter (610) verbunden sind, wobei die Schreibleiter konfiguriert sind, um einen Weg für einen Stromfluß bereitzustellen, um dadurch Magnetfelder zu erzeugen, die verwendet werden, um einen Zustand der Speicherzellen zu ändern.
2. Speichervorrichtung gemäß Anspruch 1, bei der jede
Speicherzelle eine freie Magnetschicht und eine feste
Magnetschicht aufweist.
3. Speichervorrichtung gemäß Anspruch 1 oder 2, bei der
jeder Schreibleiter mit dem einzelnen gemeinschaftlich
verwendeten Schalter verbunden ist.
4. Speichervorrichtung gemäß Anspruch 3, bei der der
Schreibleiter mit seinem eigenen separaten Schalter
verbunden ist.
5. Speichervorrichtung gemäß Anspruch 4, bei der jeder
der Schalter einen Transistor aufweist.
6. Speichervorrichtung gemäß einem der Ansprüche 1 bis 5,
die ferner eine Schicht aus Leseleitern (406)
positioniert zwischen den Schreibleitern und den
Speicherzellen aufweist, wobei die Leseleiter elektrisch mit den
Speicherzellen gekoppelt sind und konfiguriert sind,
um einen Lesestrom zu den Speicherzellen zu liefern.
7. Speichervorrichtung gemäß einem der Ansprüche 1 bis 6,
die ferner eine zweite Schicht aus Schreibleitern
aufweist, die an einer gegenüberliegenden Seite der
Speicherzellen bereitgestellt ist, wobei die Schreibleiter
der zweiten Schicht elektrisch von den Speicherzellen
isoliert sind, wobei zumindest zwei der Schreibleiter
der zweiten Schicht mit einem zweiten einzelnen
gemeinschaftlich verwendeten Schalter verbunden sind,
wobei die Schreibleiter der zweiten Schicht
konfiguriert sind, um einen Weg für einen Stromfluß
bereitzustellen, um dadurch Magnetfelder zu erzeugen, die
verwendet werden, um einen Zustand der Speicherzellen zu
ändern.
8. Magnetspeichervorrichtung (600), die folgende Merkmale
aufweist:
eine Mehrzahl von Speicherzellen (602), die in einem zweidimensionalen Array angeordnet sind;
eine Mehrzahl von Lese-/Schreib-Leitern (406), die elektrisch mit den Speicherzellen an einer ersten Seite der Speicherzellen gekoppelt sind, wobei die Lese- /Schreib-Leiter konfiguriert sind, um Magnetfelder für die Speicherzellen während des Schreibens und einen Stromfluß zu den Speicherzellen während des Lesens zu liefern;
eine Mehrzahl von Leseleitern (404), die elektrisch mit den Speicherzellen an einer zweiten Seite der Speicherzellen gekoppelt sind, wobei die Leseleiter konfiguriert sind, um einen Stromfluß zu den Speicherzellen während des Lesens zu liefern; und
eine Mehrzahl von Schreibleitern (414) benachbart zu den Leseleitern und elektrisch von den Speicherzellen isoliert, wobei zumindest zwei der Schreibleiter mit einem einzelnen gemeinschaftlich verwendeten Transistor verbunden sind, wobei die Schreibleiter konfiguriert sind, um Magnetfelder für die Speicherzellen während des Schreibens zu erzeugen.
eine Mehrzahl von Speicherzellen (602), die in einem zweidimensionalen Array angeordnet sind;
eine Mehrzahl von Lese-/Schreib-Leitern (406), die elektrisch mit den Speicherzellen an einer ersten Seite der Speicherzellen gekoppelt sind, wobei die Lese- /Schreib-Leiter konfiguriert sind, um Magnetfelder für die Speicherzellen während des Schreibens und einen Stromfluß zu den Speicherzellen während des Lesens zu liefern;
eine Mehrzahl von Leseleitern (404), die elektrisch mit den Speicherzellen an einer zweiten Seite der Speicherzellen gekoppelt sind, wobei die Leseleiter konfiguriert sind, um einen Stromfluß zu den Speicherzellen während des Lesens zu liefern; und
eine Mehrzahl von Schreibleitern (414) benachbart zu den Leseleitern und elektrisch von den Speicherzellen isoliert, wobei zumindest zwei der Schreibleiter mit einem einzelnen gemeinschaftlich verwendeten Transistor verbunden sind, wobei die Schreibleiter konfiguriert sind, um Magnetfelder für die Speicherzellen während des Schreibens zu erzeugen.
9. Speichervorrichtung gemäß Anspruch 8, bei der jede
Speicherzelle eine freie Magnetschicht und eine feste
Magnetschicht aufweist.
10. Speichervorrichtung gemäß Anspruch 8 oder 9, bei der
jeder Schreibleiter mit dem einzelnen gemeinschaftlich
verwendeten Transistor verbunden ist.
11. Speichervorrichtung gemäß einem der Ansprüche 8 bis
10, bei der jeder Schreibleiter mit seinem eigenen
separaten Transistor verbunden ist.
12. Magnetspeichervorrichtung (1000), die folgende
Merkmale aufweist:
eine Mehrzahl von Speicherzellen (1002), die in einem zweidimensionalen Array angeordnet sind;
eine erste Schicht von Leseleitern (804), die elektrisch mit den Speicherzellen an einer ersten Seite der Speicherzellen verbunden sind, wobei die Leseleiter konfiguriert sind, um einen Lesestrom zu den Speicherzellen zu liefern;
eine erste Schicht von Schreibleitern (814) benachbart zu der ersten Schicht von Leseleitern und elektrisch isoliert von den Speicherzellen, wobei zumindest zwei der Schreibleiter mit einem ersten gemeinschaftlich verwendeten Transistor verbunden sind, wobei die Schreibleiter konfiguriert sind, um Magnetfelder für die Speicherzellen zu erzeugen;
eine zweite Schicht von Leseleitern (806), die elektrisch mit den Speicherzellen an einer Seite der Speicherzellen verbunden sind; und
eine zweite Schicht von Schreibleitern (818) benachbart zu der zweiten Schicht von Leseleitern und elektrisch isoliert von den Speicherzellen, wobei zumindest zwei der Schreibleiter der zweiten Schicht mit einem zweiten gemeinschaftlich verwendeten Transistor verbunden sind, wobei die Schreibleiter der zweiten Schicht konfiguriert sind, um Magnetfelder für die Speicherzellen zu erzeugen.
eine Mehrzahl von Speicherzellen (1002), die in einem zweidimensionalen Array angeordnet sind;
eine erste Schicht von Leseleitern (804), die elektrisch mit den Speicherzellen an einer ersten Seite der Speicherzellen verbunden sind, wobei die Leseleiter konfiguriert sind, um einen Lesestrom zu den Speicherzellen zu liefern;
eine erste Schicht von Schreibleitern (814) benachbart zu der ersten Schicht von Leseleitern und elektrisch isoliert von den Speicherzellen, wobei zumindest zwei der Schreibleiter mit einem ersten gemeinschaftlich verwendeten Transistor verbunden sind, wobei die Schreibleiter konfiguriert sind, um Magnetfelder für die Speicherzellen zu erzeugen;
eine zweite Schicht von Leseleitern (806), die elektrisch mit den Speicherzellen an einer Seite der Speicherzellen verbunden sind; und
eine zweite Schicht von Schreibleitern (818) benachbart zu der zweiten Schicht von Leseleitern und elektrisch isoliert von den Speicherzellen, wobei zumindest zwei der Schreibleiter der zweiten Schicht mit einem zweiten gemeinschaftlich verwendeten Transistor verbunden sind, wobei die Schreibleiter der zweiten Schicht konfiguriert sind, um Magnetfelder für die Speicherzellen zu erzeugen.
13. Speichervorrichtung (1000) gemäß Anspruch 12, bei der
jede Speicherzelle eine freie Magnetschicht und eine
feste Magnetschicht aufweist.
14. Speichervorrichtung (1000) gemäß Anspruch 12 oder 13,
bei der jeder Schreibleiter der ersten Schicht mit dem
ersten gemeinschaftlich verwendeten Transistor
verbunden ist und jeder Schreibleiter der zweiten Schicht
mit dem zweiten gemeinschaftlich verwendeten
Transistor verbunden ist.
15. Speichervorrichtung gemäß einem der Ansprüche 12 bis
14, bei der jeder Schreibleiter mit seinem eigenen
separaten Transistor verbunden ist.
16. Magnetspeichervorrichtung, die folgende Merkmale
aufweist:
eine Mehrzahl von Speicherzellen; und
eine Anzahl n von Schreibleitern, die benachbart zu den Speicherzellen positioniert aber elektrisch von den Speicherzellen isoliert sind, wobei die Anzahl n von Schreibleitern mit einer Anzahl von (n + 1) Schreibtransistoren derart verbunden ist, daß jeder Schreibleiter seinen eigenen separaten Leiter aufweist und ferner mit einem gemeinschaftlich verwendeten Transistor verbunden ist.
eine Mehrzahl von Speicherzellen; und
eine Anzahl n von Schreibleitern, die benachbart zu den Speicherzellen positioniert aber elektrisch von den Speicherzellen isoliert sind, wobei die Anzahl n von Schreibleitern mit einer Anzahl von (n + 1) Schreibtransistoren derart verbunden ist, daß jeder Schreibleiter seinen eigenen separaten Leiter aufweist und ferner mit einem gemeinschaftlich verwendeten Transistor verbunden ist.
17. Speichervorrichtung gemäß Anspruch 16, die ferner eine
Schicht von Leseleitern aufweist, die zwischen den
Schreibleitern und den Speicherzellen positioniert
ist, wobei jeder Leseleiter seinen eigenen
Lesetransistor aufweist.
18. Verfahren zum Schreiben von Daten in eine
Speicherzelle einer Magnetspeichervorrichtung, das folgende
Schritte aufweist:
Liefern einer Schreibspannung zu einem ersten Ende eines Schreibleiters der Magnetspeichervorrichtung mit einem ersten Transistor, wobei der Schreibleiter elektrisch von der Speicherzelle isoliert ist;
Verbinden eines zweiten Endes des Schreibleiters mit Masse mit einem zweiten Transistor, der mit zumindest einem anderen Schreibleiter der Magnetspeichervorrichtung verbunden ist, um einen ersten Stromweg und ein erstes Magnetfeld zu erzeugen; und
Liefern einer Schreibspannung zu einem separaten Leiter, der auch mit Masse verbunden ist, um einen zweiten Stromweg und ein zweites Magnetfeld zu erzeugen;
wobei das erste und das zweite Feld zusammen einen Zustand der Speicherzelle ändern.
Liefern einer Schreibspannung zu einem ersten Ende eines Schreibleiters der Magnetspeichervorrichtung mit einem ersten Transistor, wobei der Schreibleiter elektrisch von der Speicherzelle isoliert ist;
Verbinden eines zweiten Endes des Schreibleiters mit Masse mit einem zweiten Transistor, der mit zumindest einem anderen Schreibleiter der Magnetspeichervorrichtung verbunden ist, um einen ersten Stromweg und ein erstes Magnetfeld zu erzeugen; und
Liefern einer Schreibspannung zu einem separaten Leiter, der auch mit Masse verbunden ist, um einen zweiten Stromweg und ein zweites Magnetfeld zu erzeugen;
wobei das erste und das zweite Feld zusammen einen Zustand der Speicherzelle ändern.
19. Verfahren gemäß Anspruch 18, bei dem der Schritt des
Lieferns einer Schreibspannung zu einem separaten
Leiter das Bereitstellen eines ersten Endes eines
separaten Schreibleiters mit einem dritten Transistor, wobei
der Schreibleiter elektrisch von der Speicherzelle
isoliert ist, und das Verbinden des zweiten Endes des
separaten Schreibleiters mit Masse mit einem vierten
Transistor aufweist, der mit zumindest einem anderen
Schreibleiter der Magnetspeichervorrichtung verbunden
ist, um den zweiten Strompfad und das zweite
Magnetfeld zu erzeugen.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/147,597 US6781910B2 (en) | 2002-05-17 | 2002-05-17 | Small area magnetic memory devices |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10314812A1 true DE10314812A1 (de) | 2003-12-04 |
Family
ID=29419048
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10314812A Withdrawn DE10314812A1 (de) | 2002-05-17 | 2003-04-01 | Magnetische Kleinbereichs-Speichervorrichtungen |
Country Status (3)
Country | Link |
---|---|
US (1) | US6781910B2 (de) |
JP (1) | JP2004005965A (de) |
DE (1) | DE10314812A1 (de) |
Families Citing this family (79)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6991029B2 (en) * | 2003-06-06 | 2006-01-31 | Orfield Laboratories, Inc. | Architectural dynamic control: intelligent environmental control and feedback system for architectural settings including offices |
US6865105B1 (en) * | 2003-09-22 | 2005-03-08 | Hewlett-Packard Development Company, L.P. | Thermal-assisted switching array configuration for MRAM |
US7366009B2 (en) * | 2004-01-10 | 2008-04-29 | Honeywell International Inc. | Separate write and read access architecture for a magnetic tunnel junction |
WO2009037697A2 (en) | 2007-09-20 | 2009-03-26 | Densbits Technologies Ltd. | Improved systems and methods for determining logical values of coupled flash memory cells |
US8365040B2 (en) | 2007-09-20 | 2013-01-29 | Densbits Technologies Ltd. | Systems and methods for handling immediate data errors in flash memory |
US8694715B2 (en) | 2007-10-22 | 2014-04-08 | Densbits Technologies Ltd. | Methods for adaptively programming flash memory devices and flash memory systems incorporating same |
WO2009053961A2 (en) * | 2007-10-25 | 2009-04-30 | Densbits Technologies Ltd. | Systems and methods for multiple coding rates in flash devices |
US8751726B2 (en) | 2007-12-05 | 2014-06-10 | Densbits Technologies Ltd. | System and methods employing mock thresholds to generate actual reading thresholds in flash memory devices |
WO2009072103A2 (en) | 2007-12-05 | 2009-06-11 | Densbits Technologies Ltd. | Flash memory apparatus and methods using a plurality of decoding stages including optional use of concatenated bch codes and/or designation of 'first below' cells |
WO2009072105A2 (en) | 2007-12-05 | 2009-06-11 | Densbits Technologies Ltd. | A low power chien-search based bch/rs decoding system for flash memory, mobile communications devices and other applications |
WO2009074978A2 (en) | 2007-12-12 | 2009-06-18 | Densbits Technologies Ltd. | Systems and methods for error correction and decoding on multi-level physical media |
US8276051B2 (en) | 2007-12-12 | 2012-09-25 | Densbits Technologies Ltd. | Chien-search system employing a clock-gating scheme to save power for error correction decoder and other applications |
WO2009078006A2 (en) | 2007-12-18 | 2009-06-25 | Densbits Technologies Ltd. | Apparatus for coding at a plurality of rates in multi-level flash memory systems, and methods useful in conjunction therewith |
WO2009118720A2 (en) | 2008-03-25 | 2009-10-01 | Densbits Technologies Ltd. | Apparatus and methods for hardware-efficient unbiased rounding |
US8332725B2 (en) | 2008-08-20 | 2012-12-11 | Densbits Technologies Ltd. | Reprogramming non volatile memory portions |
US8458574B2 (en) | 2009-04-06 | 2013-06-04 | Densbits Technologies Ltd. | Compact chien-search based decoding apparatus and method |
US8819385B2 (en) | 2009-04-06 | 2014-08-26 | Densbits Technologies Ltd. | Device and method for managing a flash memory |
US8566510B2 (en) | 2009-05-12 | 2013-10-22 | Densbits Technologies Ltd. | Systems and method for flash memory management |
US9330767B1 (en) | 2009-08-26 | 2016-05-03 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Flash memory module and method for programming a page of flash memory cells |
US8305812B2 (en) | 2009-08-26 | 2012-11-06 | Densbits Technologies Ltd. | Flash memory module and method for programming a page of flash memory cells |
US8868821B2 (en) | 2009-08-26 | 2014-10-21 | Densbits Technologies Ltd. | Systems and methods for pre-equalization and code design for a flash memory |
US8995197B1 (en) | 2009-08-26 | 2015-03-31 | Densbits Technologies Ltd. | System and methods for dynamic erase and program control for flash memory device memories |
US8730729B2 (en) | 2009-10-15 | 2014-05-20 | Densbits Technologies Ltd. | Systems and methods for averaging error rates in non-volatile devices and storage systems |
US8724387B2 (en) | 2009-10-22 | 2014-05-13 | Densbits Technologies Ltd. | Method, system, and computer readable medium for reading and programming flash memory cells using multiple bias voltages |
US8626988B2 (en) | 2009-11-19 | 2014-01-07 | Densbits Technologies Ltd. | System and method for uncoded bit error rate equalization via interleaving |
US9037777B2 (en) | 2009-12-22 | 2015-05-19 | Densbits Technologies Ltd. | Device, system, and method for reducing program/read disturb in flash arrays |
US8607124B2 (en) | 2009-12-24 | 2013-12-10 | Densbits Technologies Ltd. | System and method for setting a flash memory cell read threshold |
US8341502B2 (en) | 2010-02-28 | 2012-12-25 | Densbits Technologies Ltd. | System and method for multi-dimensional decoding |
US8527840B2 (en) | 2010-04-06 | 2013-09-03 | Densbits Technologies Ltd. | System and method for restoring damaged data programmed on a flash device |
US9104610B2 (en) | 2010-04-06 | 2015-08-11 | Densbits Technologies Ltd. | Method, system and medium for analog encryption in a flash memory |
US8745317B2 (en) | 2010-04-07 | 2014-06-03 | Densbits Technologies Ltd. | System and method for storing information in a multi-level cell memory |
US9021177B2 (en) | 2010-04-29 | 2015-04-28 | Densbits Technologies Ltd. | System and method for allocating and using spare blocks in a flash memory |
US8621321B2 (en) | 2010-07-01 | 2013-12-31 | Densbits Technologies Ltd. | System and method for multi-dimensional encoding and decoding |
US8539311B2 (en) | 2010-07-01 | 2013-09-17 | Densbits Technologies Ltd. | System and method for data recovery in multi-level cell memories |
US8467249B2 (en) | 2010-07-06 | 2013-06-18 | Densbits Technologies Ltd. | Systems and methods for storing, retrieving, and adjusting read thresholds in flash memory storage system |
US8964464B2 (en) | 2010-08-24 | 2015-02-24 | Densbits Technologies Ltd. | System and method for accelerated sampling |
US8508995B2 (en) | 2010-09-15 | 2013-08-13 | Densbits Technologies Ltd. | System and method for adjusting read voltage thresholds in memories |
US9063878B2 (en) | 2010-11-03 | 2015-06-23 | Densbits Technologies Ltd. | Method, system and computer readable medium for copy back |
US8850100B2 (en) | 2010-12-07 | 2014-09-30 | Densbits Technologies Ltd. | Interleaving codeword portions between multiple planes and/or dies of a flash memory device |
US10079068B2 (en) | 2011-02-23 | 2018-09-18 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Devices and method for wear estimation based memory management |
US8693258B2 (en) | 2011-03-17 | 2014-04-08 | Densbits Technologies Ltd. | Obtaining soft information using a hard interface |
US8990665B1 (en) | 2011-04-06 | 2015-03-24 | Densbits Technologies Ltd. | System, method and computer program product for joint search of a read threshold and soft decoding |
US9501392B1 (en) | 2011-05-12 | 2016-11-22 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Management of a non-volatile memory module |
US9110785B1 (en) | 2011-05-12 | 2015-08-18 | Densbits Technologies Ltd. | Ordered merge of data sectors that belong to memory space portions |
US8996790B1 (en) | 2011-05-12 | 2015-03-31 | Densbits Technologies Ltd. | System and method for flash memory management |
US9372792B1 (en) | 2011-05-12 | 2016-06-21 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Advanced management of a non-volatile memory |
US9195592B1 (en) | 2011-05-12 | 2015-11-24 | Densbits Technologies Ltd. | Advanced management of a non-volatile memory |
US9396106B2 (en) | 2011-05-12 | 2016-07-19 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Advanced management of a non-volatile memory |
US8667211B2 (en) | 2011-06-01 | 2014-03-04 | Densbits Technologies Ltd. | System and method for managing a non-volatile memory |
US8588003B1 (en) | 2011-08-01 | 2013-11-19 | Densbits Technologies Ltd. | System, method and computer program product for programming and for recovering from a power failure |
US8553468B2 (en) | 2011-09-21 | 2013-10-08 | Densbits Technologies Ltd. | System and method for managing erase operations in a non-volatile memory |
US8996788B2 (en) | 2012-02-09 | 2015-03-31 | Densbits Technologies Ltd. | Configurable flash interface |
US8947941B2 (en) | 2012-02-09 | 2015-02-03 | Densbits Technologies Ltd. | State responsive operations relating to flash memory cells |
US20130258750A1 (en) * | 2012-03-30 | 2013-10-03 | International Business Machines Corporation | Dual-cell mtj structure with individual access and logical combination ability |
US8996793B1 (en) | 2012-04-24 | 2015-03-31 | Densbits Technologies Ltd. | System, method and computer readable medium for generating soft information |
US9196337B2 (en) | 2012-04-25 | 2015-11-24 | Qualcomm Incorporated | Low sensing current non-volatile flip-flop |
US8838937B1 (en) | 2012-05-23 | 2014-09-16 | Densbits Technologies Ltd. | Methods, systems and computer readable medium for writing and reading data |
US8879325B1 (en) | 2012-05-30 | 2014-11-04 | Densbits Technologies Ltd. | System, method and computer program product for processing read threshold information and for reading a flash memory module |
US9921954B1 (en) | 2012-08-27 | 2018-03-20 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Method and system for split flash memory management between host and storage controller |
US9368225B1 (en) | 2012-11-21 | 2016-06-14 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Determining read thresholds based upon read error direction statistics |
US9069659B1 (en) | 2013-01-03 | 2015-06-30 | Densbits Technologies Ltd. | Read threshold determination using reference read threshold |
US9136876B1 (en) | 2013-06-13 | 2015-09-15 | Densbits Technologies Ltd. | Size limited multi-dimensional decoding |
US9413491B1 (en) | 2013-10-08 | 2016-08-09 | Avago Technologies General Ip (Singapore) Pte. Ltd. | System and method for multiple dimension decoding and encoding a message |
US9348694B1 (en) | 2013-10-09 | 2016-05-24 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Detecting and managing bad columns |
US9786388B1 (en) | 2013-10-09 | 2017-10-10 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Detecting and managing bad columns |
US9397706B1 (en) | 2013-10-09 | 2016-07-19 | Avago Technologies General Ip (Singapore) Pte. Ltd. | System and method for irregular multiple dimension decoding and encoding |
US9536612B1 (en) | 2014-01-23 | 2017-01-03 | Avago Technologies General Ip (Singapore) Pte. Ltd | Digital signaling processing for three dimensional flash memory arrays |
US10120792B1 (en) | 2014-01-29 | 2018-11-06 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Programming an embedded flash storage device |
WO2015156805A1 (en) | 2014-04-10 | 2015-10-15 | Hewlett-Packard Development Company, L.P. | 1 -selector n-resistor memristive devices |
US9542262B1 (en) | 2014-05-29 | 2017-01-10 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Error correction |
US9892033B1 (en) | 2014-06-24 | 2018-02-13 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Management of memory units |
US9584159B1 (en) | 2014-07-03 | 2017-02-28 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Interleaved encoding |
US9972393B1 (en) | 2014-07-03 | 2018-05-15 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Accelerating programming of a flash memory module |
US9449702B1 (en) | 2014-07-08 | 2016-09-20 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Power management |
US9524211B1 (en) | 2014-11-18 | 2016-12-20 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Codeword management |
US10305515B1 (en) | 2015-02-02 | 2019-05-28 | Avago Technologies International Sales Pte. Limited | System and method for encoding using multiple linear feedback shift registers |
US10628255B1 (en) | 2015-06-11 | 2020-04-21 | Avago Technologies International Sales Pte. Limited | Multi-dimensional decoding |
US9851921B1 (en) | 2015-07-05 | 2017-12-26 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Flash memory chip processing |
US9954558B1 (en) | 2016-03-03 | 2018-04-24 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Fast decoding of data stored in a flash memory |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6097626A (en) * | 1999-07-28 | 2000-08-01 | Hewlett-Packard Company | MRAM device using magnetic field bias to suppress inadvertent switching of half-selected memory cells |
US6473336B2 (en) * | 1999-12-16 | 2002-10-29 | Kabushiki Kaisha Toshiba | Magnetic memory device |
US6215707B1 (en) * | 2000-04-10 | 2001-04-10 | Motorola Inc. | Charge conserving write method and system for an MRAM |
US6587370B2 (en) * | 2000-11-01 | 2003-07-01 | Canon Kabushiki Kaisha | Magnetic memory and information recording and reproducing method therefor |
JP4712204B2 (ja) * | 2001-03-05 | 2011-06-29 | ルネサスエレクトロニクス株式会社 | 記憶装置 |
US6490217B1 (en) * | 2001-05-23 | 2002-12-03 | International Business Machines Corporation | Select line architecture for magnetic random access memories |
US6678189B2 (en) * | 2002-02-25 | 2004-01-13 | Hewlett-Packard Development Company, L.P. | Method and system for performing equipotential sensing across a memory array to eliminate leakage currents |
-
2002
- 2002-05-17 US US10/147,597 patent/US6781910B2/en not_active Expired - Lifetime
-
2003
- 2003-04-01 DE DE10314812A patent/DE10314812A1/de not_active Withdrawn
- 2003-05-09 JP JP2003131176A patent/JP2004005965A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
JP2004005965A (ja) | 2004-01-08 |
US20030214838A1 (en) | 2003-11-20 |
US6781910B2 (en) | 2004-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10314812A1 (de) | Magnetische Kleinbereichs-Speichervorrichtungen | |
EP1184871B1 (de) | MRAM-Anordnung | |
DE102005046426B4 (de) | MRAM und Verfahren zu dessen Herstellung | |
DE112010003400B4 (de) | Speicherarchitektur und Verwendung eines magnetischen Racetrack-Speichers | |
DE60211531T2 (de) | Mram mit mittelpunktsreferenzgenerator | |
DE69927487T2 (de) | Verfahren zum Schreiben und Lesen von magnetoresistiven Speichern | |
DE10032271C2 (de) | MRAM-Anordnung | |
DE112005002818T5 (de) | Diodenarrayarchitektur zum Adressieren von Widerstandspeicherarrays im Nanomaßstab | |
DE112012004304B4 (de) | Magnetoresistiver Direktzugriffsspeicher mit Mehrbit-Spinmomenttransfer mit einem einzelnen Stapel von Magnettunnelübergängen | |
DE10249869A1 (de) | Magnetisches Dünnfilmspeichervorrichtung zum Durchführen eines Datenschreibvorgangs durch Anlegen eines Magnetfelds | |
DE102005046425A1 (de) | Array resistiver Speicherzellen und Verfahren zum Erfassen von Widerstandswerten solcher Zellen | |
EP1354321B1 (de) | Mram-anordnung | |
DE10303073A1 (de) | Magnetische Dünnfilmspeichervorrichtung mit einer Dummyzelle | |
DE60304209T2 (de) | Magnettunnelsperrschichtspeicherzellenarchitektur | |
DE102006008264A1 (de) | MRAM Zelle mit Domänenwandumschaltung und Feldauswahl | |
DE60307459T2 (de) | Mram-zelle und speicherarchitektur mit maximalem lesesignal und reduzierter elektromagnetischer interferenz | |
EP1340229B1 (de) | Integrierter speicher mit einer anordnung von nicht-flüchtigen speicherzellen und verfahren zur herstellung und zum betrieb des integrierten speichers | |
DE10034868C2 (de) | MRAM-Speicherzelle | |
DE19823826A1 (de) | MRAM-Speicher sowie Verfahren zum Lesen/Schreiben digitaler Information in einen derartigen Speicher | |
DE10037976C2 (de) | Anordnung zum verlustarmen Schreiben eines MRAMs | |
DE1186509B (de) | Magnetspeicher mit einem mit zueinander senkrechten Bohrungen versehenen Magnetkern | |
DE10056830C2 (de) | Integrierte magnetoresistive Halbleiterspeicheranordnung | |
EP1170750A1 (de) | Strom-Treiberanordnung für MRAM | |
DE10118196C2 (de) | Verfahren zum Betrieb einer MRAM-Halbleiterspeicheranordnung | |
DE10152034B4 (de) | Speicheranordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: HEWLETT-PACKARD DEVELOPMENT CO., L.P., HOUSTON, TE |
|
8130 | Withdrawal |