DE10336876A1 - Speicherzelle mit Nanokristallen oder Nanodots - Google Patents
Speicherzelle mit Nanokristallen oder Nanodots Download PDFInfo
- Publication number
- DE10336876A1 DE10336876A1 DE10336876A DE10336876A DE10336876A1 DE 10336876 A1 DE10336876 A1 DE 10336876A1 DE 10336876 A DE10336876 A DE 10336876A DE 10336876 A DE10336876 A DE 10336876A DE 10336876 A1 DE10336876 A1 DE 10336876A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- gate electrode
- memory cell
- electrically conductive
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000002159 nanocrystal Substances 0.000 title claims abstract description 25
- 239000000463 material Substances 0.000 title claims abstract description 22
- 238000003860 storage Methods 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 9
- 125000006850 spacer group Chemical group 0.000 claims description 50
- 239000004065 semiconductor Substances 0.000 claims description 17
- 238000002513 implantation Methods 0.000 claims description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 229920005591 polysilicon Polymers 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 239000002019 doping agent Substances 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 238000005468 ion implantation Methods 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 2
- 229910052785 arsenic Inorganic materials 0.000 claims description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 2
- 239000002800 charge carrier Substances 0.000 claims description 2
- 229910052733 gallium Inorganic materials 0.000 claims description 2
- 229910052738 indium Inorganic materials 0.000 claims description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 2
- 229910052718 tin Inorganic materials 0.000 claims description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 239000010937 tungsten Substances 0.000 claims description 2
- 239000000543 intermediate Substances 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 3
- 239000013067 intermediate product Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- YZYDPPZYDIRSJT-UHFFFAOYSA-K boron phosphate Chemical compound [B+3].[O-]P([O-])([O-])=O YZYDPPZYDIRSJT-UHFFFAOYSA-K 0.000 description 1
- 229910000149 boron phosphate Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 125000004433 nitrogen atom Chemical group N* 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000003716 rejuvenation Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
- H01L29/42332—Gate electrodes for transistors with a floating gate with the floating gate formed by two or more non connected parts, e.g. multi-particles flating gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Abstract
Die Speicherschicht (6) ist jeweils über einem Bereich vorhanden, in dem der Kanalbereich (3) an einen Source-/Drain-Bereich (2) anstößt, und über einem dazwischen vorhandenen mittleren Anteil des Kanalbereichs (3) unterbrochen. Die Speicherschicht (6) ist Material des Gate-Dielektrikums (4) und enthält durch Ionenimplantation eingebrachte Nanokristalle oder Nanodots aus Silizium oder Germanium. Die Gate-Elektrode (5) ist an den Flanken durch elektrisch leitfähige Spacer (7) verbreitert.
Description
- In der
US 5,877,523 ist eine Halbleiterspeicherzelle beschrieben, die für das Abspeichern mehrerer Bits geeignet ist. Bei dieser Zelle befinden sich zwei voneinander getrennte Floating-Gate-Elektroden an den Enden eines Kanalbereiches oberhalb zweier daran angrenzender LDD-Bereiche von Source und Drain. Zur Ansteuerung ist eine Control-Gate-Elektrode vorhanden. In den beiden Floating-Gate-Elektroden können getrennt Ladungen gespeichert werden, um so den betreffenden Programmierungszustand der Zelle zu ändern. In einem mittleren Anteil des Kanalbereichs befindet sich nur die Control-Gate-Elektrode über einer dielektrischen Schicht auf dem Halbleitermaterial. - In der
DE 100 36 911 C2 ist ein Verfahren zur Herstellung einer Multi-Bit-Speicherzelle beschrieben, die über getrennte Anteile einer Speicherschicht verfügt, die für Charge-Trapping vorgesehen sind und jeweils an den Grenzen zwischen Source bzw. Drain und dem Kanalbereich vorhanden sind. Bei diesem Verfahren werden ein Source-Bereich und ein Drain-Bereich durch Einbringen von Dotierstoff in einem Halbleiterkörper ausgebildet, über diesen Bereichen eine für das Speichern von Ladungsträgern vorgesehene Speicherschicht zwischen Begrenzungsschichten angeordnet, wobei die Speicherschicht insbesondere ein Nitrid und die Begrenzungsschichten jeweils Oxid sein können, und die Speicherschicht mit Ausnahme von Bereichen, die sich an der Grenze zwischen dem Kanalbereich und dem Source-Bereich bzw. an der Grenze zwischen dem Kanalbereich und dem Drain-Bereich befinden, entfernt. Über einem mittleren Anteil des Kanalbereiches ist daher die Speicherschicht unterbrochen. Diese Struktur wird hergestellt, indem eine Hilfsschicht hergestellt wird, die im Bereich der Speicherschicht eine Aussparung aufweist, und an den Flanken der Hilfsschicht Spacer hergestellt werden. Zwischen diesen Spacern werden dann die mittleren Anteile der Speicherschicht entfernt. Erst danach wird die Gate-Elektrode hergestellt und strukturiert. - In der
US 5,714,766 ist ein Speicherbauelement mit einer Transistorstruktur mit Source-/Drain-Bereichen, einem dazwischen angeordneten Kanal und einer Speicherschichtstruktur zwischen dem Kanal und einer Gate-Elektrode beschrieben, bei dem die Speicherschichtstruktur obere und untere Barriereschichten und dazwischen angeordnete Nanokristalle umfasst. Als Material für die Nanokristalle sind Silizium, Germanium, Silizium-Germanium, Siliziumcarbid, Galliumarsenid, Indiumarsenid und andere IV-, III-V- sowie II-VI-Halbleitermaterialien sowie daraus gebildete Verbindungshalbleiter angegeben. - In der Veröffentlichung von J. von Borany et al.: "Memory properties of Si+ implanted gate oxides: from MOS capacitors to nvSRAM" in Solid-State Electronics 46, 1729–1737 (2002) sind die Eigenschaften von Speicherbauelementen beschrieben, bei denen durch eine Si+-Implantation in das Gate-Oxid als Nanoclusters beschriebene Siliziumbereiche hergestellt wurden. Die Gate-Elektrode ist direkt auf einer derartigen Schicht aufgebracht.
- In der
US 6,335,554 B1 ist eine Speicherzelle mit einer Charge-Trapping-Schicht beschrieben, die über den Junctions zwischen LDD-Bereichen und dem Kanalbereich und an den Flanken der Gate-Elektrode vorhanden ist. Über der Charge-Trapping-Schicht sind jeweils spacerartig ausgebildete zweite Gate-Elektroden vorhanden, die über eine oberseitige leitfähige Schicht mit der ersten Gate-Elektrode verbunden sind. - Aufgabe der vorliegenden Erfindung ist es, eine Multibit-Speicherzelle anzugeben, die mit einer Fläche von 3 F2 pro Bit bei einer Groundrule von 90 nm auskommt und sich mit STI-Isolationen in einem Virtual-Ground-Array mit sublithographi schen, lokal begrenzten und bezüglich der Gate-Elektrode selbstjustierten Speicherbereichen herstellen lässt.
- Diese Aufgabe wird mit der Speicherzelle mit den Merkmalen des Anspruchs 1 bzw. mit dem Verfahren mit den Merkmalen des Anspruchs 10 gelöst. Ausgestaltungen ergeben sich aus den abhängigen Ansprüchen.
- Bei der Speicherzelle ist eine Speicherschicht, die Nanokristalle oder Nanodots enthält, jeweils über einem Bereich vorhanden, in dem der Kanalbereich an einen Source-/Drain-Bereich anstößt, und über einem dazwischen vorhandenen mittleren Anteil des Kanalbereichs unterbrochen. Die Speicherschicht ist planar und durch ein Material des Gate-Dielektrikums gebildet. Vorzugsweise handelt es sich dabei um eine Siliziumdioxidschicht, in der durch Ionenimplantation Nanokristalle aus Silizium oder Germanium hergestellt sind. Die Speicherschicht reicht dabei vorzugsweise ein geringes Stück unter die Gate-Elektrode, was dadurch erreicht ist, dass zur Verlängerung der Gate-Elektrode an sourceseitigen und drainseitigen Flanken der eigentlichen Gate-Elektrode elektrisch leitende Spacer angebracht sind, die elektrisch leitend mit der Gate-Elektrode verbunden sind. Die Spacer sind gleichzeitig dafür vorgesehen, bei der Implantation von Dotierstoff zur Ausbildung der Source-/Drain-Bereiche eine selbstjustierte Anordnung der kanalseitigen Grenzen dieser Source-/Drain-Bereiche in Bezug auf die Gate-Elektrode herzustellen. Diese so genannten Junctions befinden sich daher unterhalb der Speicherschicht und unterhalb der elektrisch leitfähigen Spacer, jedoch angrenzend an die eigentliche Gate-Elektrode.
- Die eigentliche Gate-Elektrode kann durch eine Schicht eines Wortleitungssteges gebildet sein, der insbesondere ein Stack aus einer oder mehreren leitfähigen Schichten und einer Hartmaskenschicht zur Strukturierung des Wortleitungssteges sein kann. Eine unterste Schicht, die die Gate-Elektrode bildet, kann z. B. Polysilizium sein. Darüber kann eine weitere Schicht, z. B. aus Wolframsilizid, zur Erniedrigung des Bahnwiderstandes der Wortleitungen vorhanden sein. Die sourceseitigen und drainseitigen Flanken der Gate-Elektrode können mit einem Überhang versehen sein, unter dem jeweils ein elektrisch leitfähiger Spacer angeordnet ist, so dass die Gate-Elektrode bzw. der Wortleitungssteg insgesamt senkrechte oder zumindest ebene Flanken aufweist. Der Überhang kann dadurch gebildet sein, dass die unterste Schicht sich zu dem Halbleiterkörper hin verjüngt oder dass die unterste Schicht schmaler ist als eine darüber vorhandene weitere Schicht, die den Überhang bildet.
- Bei dem Verfahren zur Herstellung einer solchen Speicherzelle wird auf dem Halbleitermaterial eine für das Gate-Dielektrikum vorgesehene Schicht aufgebracht. Darauf wird die Gate-Elektrode aufgebracht und strukturiert, wobei die Gate-Elektroden eines Speicherzellenfeldes vorzugsweise zu Wortleitungsstegen strukturiert werden. Durch eine Ionenimplantation werden dann seitlich der Gate-Elektrode Nanokristalle oder Nanodots hergestellt, wobei als Material hierfür Silizium und Germanium sowie speziell Siliziumoxinitrid (durch Implantation von Stickstoff herstellbar), Indium, Gallium, Zinn, Arsen und Wolfram in Frage kommen.
- Es folgt eine genauere Beschreibung von Beispielen der Speicherzellen und des Verfahrens anhand der
1 bis12 . - Die
1 zeigt in Aufsicht ein Schema der Anordnung der aktiven Bereiche. - Die
2 zeigt das Schema gemäß der1 mit der Anordnung der Wortleitungen. - Die
3 zeigt das Schema gemäß der2 mit der Anordnung der Transistorstrukturen und Bitleitungsanschlüsse. - Die
4 zeigt im Querschnitt ein Zwischenprodukt einer Speicherzellenanordnung nach dem Herstellen der elektrisch leitfähigen Spacer. - Die
5 zeigt im Querschnitt ein Zwischenprodukt einer Speicherzellenanordnung nach dem Herstellen der Source-/Drain-Bereiche. - Die
6 zeigt die Anordnung gemäß der5 nach dem Herstellen dielektrischer Isolations-Spacer. - Die
7 zeigt ein weiteres Zwischenprodukt im Querschnitt nach dem Herstellen der Source-/Drain-Kontakte. - Die
8 zeigt eine alternative Ausgestaltung zu dem Zwischenprodukt des Querschnitts der7 . - Die
9 zeigt einen Querschnitt eines Zwischenproduktes eines weiteren Ausführungsbeispiels vor der Strukturierung der elektrisch leitfähigen Spacer. - Die
10 zeigt das Ausführungsbeispiel der9 nach der Strukturierung der elektrisch leitfähigen Spacer. - Die
11 zeigt das Zwischenprodukt entsprechend der9 für ein weiteres Ausführungsbeispiel. - Die
12 zeigt das Zwischenprodukt entsprechend der10 für das Ausführungsbeispiel der11 . - Die
1 zeigt in der Aufsicht einen Halbleiterkörper, in dem aktive Gebiete AA (active areas) durch parallel im Abstand zueinander angeordnete streifenförmige Isolationsbereiche STI (shallow trench isolations) voneinander getrennt sind. In den aktiven Gebieten AA sind die Transistorstrukturen der Speicherzellen ausgebildet. Quer zu den Streifen der aktiven Gebiete AA verlaufen ebenfalls parallel im Abstand zueinander angeordnet die streifenförmigen Wortleitungen WL. - Die
2 zeigt die Anordnung der Wortleitungen WL relativ zu den aktiven Gebieten AA auf der Oberseite des Halbleiterkörpers. Die über die aktiven Gebiete AA führenden Anteile der Wortleitungen WL bilden gleichzeitig die Gate-Elektroden der Speicherzellentransistoren. - Die
3 zeigt das Schema gemäß der2 , wobei noch randseitige Spacer längs der Flanken der Wortleitungen WL eingezeichnet sind. In den Zwischenräumen zwischen diesen Spacern sind zwischen den Wortleitungen WL jeweils elektrisch leitende Querverbindungen LI (local interconnects) angebracht, auf denen die Bitleitungen BL, die längs der aktiven Gebiete AA über den Isolationsbereichen STI verlaufen, kontaktiert sind. Die Speicherzellen befinden sich jeweils in einem aktiven Gebiet AA, wobei der Kanalbereich unterhalb einer jeweiligen Wortleitung angeordnet ist und die Source-/Drain-Bereiche oberseitig durch beidseitig dieser Wortleitung WL angeordnete Querverbindungen LI angeschlossen sind. Die Ansteuerung einer Speicherzelle erfolgt daher jeweils über eine Wortleitung und zwei zueinander benachbarte Bitleitungen. Die Speicherzelle ist insbesondere für ein Speicherzellenfeld mit der Struktur gemäß der3 geeignet. - Es folgt eine Beschreibung der bevorzugten Ausführungsbeispiele der Speicherzelle anhand von Beispielen bevorzugter Herstellungsverfahren. Ein Halbleiterkörper oder Substrat wird mit einer für die Transistoren vorgesehenen dotierten Wanne versehen. Die in der
1 dargestellten Isolationsbereiche STI werden wie üblich durch Ausätzen parallel zueinander angeordneter Gräben, die anschließend mit dielektrischem Material gefüllt werden, hergestellt. Dazwischen bleiben die aktiven Gebiete AA aus Halbleitermaterial stehen. Es wird dann ganzflächig eine Schicht aus dem für das Gate-Dielektrikum vorgesehenen Material hergestellt. Das kann vor zugsweise dadurch geschehen, dass ein thermisches Gate-Oxid von zum Beispiel etwa 6 nm bis 30 nm Dicke hergestellt wird. In diesem Verfahrensschritt können auch Gate-Oxide für die Transistoren einer Ansteuerperipherie (z. B. CMOS) hergestellt werden. Die Gate-Elektroden werden auf dieser Schicht vorzugsweise als Teil eines jeweiligen Wortleitungssteges hergestellt. Der Wortleitungssteg wird vorzugsweise als Stack ausgebildet, der mindestens eine erste Wortleitungsschicht und eine zweite Wortleitungsschicht umfasst, die mit einer Hartmaskenschicht bedeckt sind. - Die
4 zeigt im Querschnitt die Anordnung aus dem Halbleiterkörper1 , dem Gate-Dielektrikum4 und der darauf angeordneten strukturierten Gate-Elektrode5 . Die Gate-Elektrode5 ist vorzugsweise ein Teil einer streifenförmig strukturierten, elektrisch leitfähigen ersten Wortleitungsschicht9 , die z. B. Polysilizium sein kann. Zur Verminderung des elektrischen Bahnwiderstandes kann eine zweite Wortleitungsschicht10 vorgesehen sein, die z. B. Wolframsilizid ist. Darauf befindet sich in dem dargestellten Beispiel bereits die Hartmaskenschicht11 , die z. B. Nitrid ist. Mittels einer Lackmaske und einer geeigneten Lithographie wird zunächst die Hartmaske streifenförmig strukturiert. Die strukturierte Hartmaskenschicht11 dient dann zur Strukturierung des gesamten Wortleitungssteges bis herunter auf die Schicht des Gate-Dielektrikums4 . - In der
4 ist ergänzend noch ein zweischichtiger Liner12 dargestellt, der z. B. eine dünne Nitridschicht und darauf eine dünne Oxidschicht umfasst. Dieser Liner12 erleichtert die gleichzeitige Herstellung von Transistoren der Ansteuerschaltung in der Peripherie eines Speicherzellenfeldes. Bei den Transistoren der Peripherie trennt dieser Liner12 die Gate-Elektröde5 von nachfolgend angebrachten elektrisch leitfähigen Spacern7 . Da diese elektrisch leitfähigen Spacer7 innerhalb des Speicherzellenfeldes bei jeder einzelnen Speicherzelle in elektrisch leitendem Kontakt zu der Gate- Elektrode5 aufgebracht werden sollen, wird der Liner12 innerhalb des Speicherzellenfeldes entfernt. Das kann vorzugsweise nasschemisch geschehen, zunächst teilweise unter Verwendung von HF zum Entfernen des Oxids, danach mit heißer Phosphorsäure, um das Nitrid des Liners12 vollständig zu entfernen. Im Bereich der Peripherie bildet der Liner12 jedoch eine Trennung zwischen den Gate-Elektroden und dem elektrisch leitfähigen Spacer, der somit selektiv zu dem Material des Liners12 z. B. in einem Trockenätzprozess mittels SF6 entfernt werden kann. Dabei wird das Speicherzellenfeld z. B. mit einem aufgebrachten Lack geschützt. - Nachdem der gegebenenfalls vorhandene Liner
12 im Bereich des Speicherzellenfeldes entfernt worden ist, wird ein Material zur Ausbildung von Nanokristallen oder Nanodots in der Schicht des Gate-Dielektrikums4 durch eine Ionenimplantation eingebracht. Dabei handelt es sich vorzugsweise um Silizium- oder Germanium-Atome. Nanodots können in einer Siliziumdioxidschicht auch durch Einbringen von Stickstoffatomen hergestellt werden, mit denen Bereiche von SiON gebildet werden. Da die Gate-Elektrode5 bzw. der Wortleitungssteg dabei als Maske dient, bleibt der Bereich unterhalb der Gate-Elektrode5 , eventuell abgesehen von den äußeren Randbereichen, von den Nanokristallen bzw. Nanodots frei. Im Fall von Siliziumatomen ist die Implantationsenergie zum Beispiel 6 keV und die Dosis zum Beispiel 5 × 1015 cm–2. Die Implantationsenergie von typisch 1 keV bis 20 keV wird an die Dicke des zuvor hergestellten Gate-Oxids geeignet angepasst. Die Position der Nanokristalle in der Schicht des Gate-Dielektrikums4 fällt in etwa mit dem Ort des Implantationsmaximums zusammen. Je nach der Wahl der Implantationsparameter können die Nanokristalle in der Schicht vorwiegend in einem mittleren Schichtanteil konzentriert sein, so dass näherungsweise eine dreilagige Schicht hergestellt wird, in der ein mittlerer Schichtanteil Nanokristalle enthält, der nach oben und unten von Schichtanteilen begrenzt wird, in denen fast keine Nanokristalle feststellbar sind. Statt dessen können eine näherungs weise homogene Verteilung der Nanokristalle über die gesamte implantierte Schicht sowie Zwischenstufen der beiden genannten Grenzfälle hergestellt werden. - Nach der Reinigung der Oberfläche wird konform eine für die Spacer vorgesehene Schicht, vorzugsweise aus Polysilizium, in einer Dicke von typisch etwa 30 nm abgeschieden. Diese Schicht wird anisotrop rückgeätzt, so dass die in der Figur im Querschnitt dargestellten Spacer
7 übrig bleiben. - Die
5 zeigt zwei nebeneinander angeordnete Speicherzellen eines Speicherzellenfeldes im Querschnitt, in dem auch die mögliche Ausdehnung der Speicherschicht6 erkennbar ist. Die Speicherschicht6 wird gebildet durch die implantierten Bereiche der für das Gate-Dielektrikum4 vorgesehenen Schicht. Die Nanokristalle oder Nanodots sind in den5 bis12 durch Punkte in der Speicherschicht6 angedeutet. An den Flanken der Wortleitungsstege8 befinden sich jetzt die elektrisch leitenden Spacer7 in elektrischem Kontakt zu den Gate-Elektroden5 . Mit einer Implantation von Dotierstoff, im Falle einer p-dotierten Wanne einer n+-Implantation, werden die Source-/Drain-Bereiche2 hergestellt. Die Implantate werden in der üblichen Weise ausgeheilt, um den Dotierstoff zu aktivieren. Wie in der5 erkennbar ist, reichen die Source-/Drain-Bereiche2 etwas unter die elektrisch leitfähigen Spacer7 , so dass der Übergang von dem Source-/Drain-Bereich2 zum Kanalbereich3 jeweils von den Nanokristallen oder Nanodots der Speicherschicht6 und einem jeweiligen elektrisch leitfähigen Spacer7 überdeckt wird. - Die
7 zeigt den Querschnitt gemäß der6 nach weiteren Verfahrensschritten, in denen eine Seitenwandoxidation zur Ausbildung einer dünnen Oxidschicht13 erfolgt und eine dielektrische Schicht, z. B. ein Nitrid, zur Herstellung der dielektrischen Spacer14 aufgebracht wird. Für die Transistoren der Ansteuerperipherie werden zur selbstjustierten Implantation der Source-/Drain-Bereiche breitere Spacer benö tigt, die im Bereich des Speicherzellenfeldes unter Verwendung zuvor aufgebrachter weiterer Liner15 leicht entfernt werden können. Zwischen den dielektrischen Spacern14 wird die Speicherschicht6 entfernt, so dass die Kontaktbereiche16 gebildet werden, in denen die Oberseiten der Source-/Drain-Bereiche freiliegen. Die Kontaktbereiche16 können nach oben mit Kontaktlochfüllungen17 elektrisch leitend kontaktiert und angeschlossen werden. Dazu wird ein leitfähiges Material, z. B. Polysilizium, eingefüllt. Die Kontaktlochfüllung17 dient auch als Querverbindung LI gemäß der Darstellung der3 . Die Strukturierung kann dadurch erfolgen, dass nach dem Einbringen und Planarisieren des elektrisch leitfähigen Materials der Kontaktlochfüllung17 die Kontaktlochfüllung17 auf die Bereiche der Querverbindungen LI rückgeätzt wird. Statt dessen ist es möglich, den Bereich zwischen den dielektrischen Spacern14 mit einem dielektrischen Material, z. B. Borphosphorsilikatglas (BPSG), zu füllen, darin Kontaktlöcher herzustellen und diese Kontaktlöcher mit dem elektrisch leitfähigen Material der Kontaktlochfüllung17 zu füllen. Dazu wird die übliche Maskentechnik verwendet. Es folgen weitere Schritte zur Herstellung eines Intermetalldielektrikums und einer Bitleitungsverdrahtungsebene samt Kontakten auf den Kontaktlochfüllungen17 , die wie an sich bekannt in Minimal-Pitch ausgeführt werden. Es schließen sich weitere Verfahrensschritte zur vollständigen Herstellung eines Speicherzellenfeldes an. - Die
8 zeigt den Querschnitt der7 für ein alternatives Ausführungsbeispiel, bei dem die Speicherschicht6 nach der Herstellung der elektrisch leitfähigen Spacer7 etwas abgetragen wird. Der Bereich der Nanokristalle oder Nanodots ist so jeweils auf einen schmaleren Bereich über den Grenzen zwischen den Source-/Drain-Bereichen und dem Kanalbereich eingeschränkt. - In den
9 bis12 sind Ausführungsbeispiele dargestellt, bei denen die elektrisch leitfähigen Spacer7 nicht außen am Rand einer senkrechten Flanke der Gate-Elektrode hergestellt werden, sondern unter einem Überhang der ersten Wortleitungsschicht oder der nachfolgenden Schichten angeordnet werden, so dass senkrechte oder zumindest weitgehend planare Flanken der Wortleitungsstege8 einschließlich der elektrisch leitfähigen Spacer7 ausgebildet sind. Die9 zeigt die Anordnung im Querschnitt nach dem Aufbringen einer für die elektrisch leitfähigen Spacer vorgesehenen und kantenkonform isotrop abgeschiedenen Schicht aus elektrisch leitfähigem Material, vorzugsweise einer Polysiliziumschicht19 . Der Stark des Wortleitungssteges8 wurde in diesem Ausführungsbeispiel zuvor modifiziert, indem die erste Wortleitungsschicht9 seitlich so rückgeätzt wurde, dass sich diese Schicht zum Halbleiterkörper1 hin verjüngt und somit im Querschnitt die überhängende Trapezform erscheint. An den Flanken der Wortleitungsstege8 sind so jeweils Überhänge18 vorhanden, unter denen die elektrisch leitfähigen Spacer angeordnet werden. Da die erste Wortleitungsschicht9 im unteren Bereich schmaler ausgebildet ist als der Rest der Wortleitungsstege8 , wird dementsprechend die Speicherschicht6 durch die Ionenimplantation auch teilweise unterhalb der Ränder des Wortleitungssteges ausgebildet, so dass die elektrisch leitfähigen Spacer auch bei diesem Ausführungsbeispiel die Speicherschicht teilweise überlappen. - Die
10 zeigt die Anordnung gemäß der9 , nachdem die Polysiliziumschicht19 anisotrop rückgeätzt wurde. Von der Polysiliziumschicht19 verbleiben nur die unter dem jeweiligen Überhang18 vorhandenen elektrisch leitfähigen Spacer7 . Die elektrisch leitfähigen Spacer7 bedecken die der jeweiligen Gate-Elektrode zugewandten randseitigen Anteile der Speicherschicht6 . Anschließend wird der Dotierstoff für die Source-/Drain-Bereiche2 eingebracht, der auch bei diesem Ausführungsbeispiel ein Stück weit unter die elektrisch leitfähigen Spacer7 gelangt, so dass die Grenze zwischen den Source-/Drain-Bereichen2 und den Kanalbereichen3 jeweils unterhalb der elektrisch leitfähigen Spacer7 angeordnet ist. - Die
11 zeigt den Querschnitt eines weiteren Ausführungsbeispiels, bei dem die erste Wortleitungsschicht9 seitlich gleichmäßig rückgeätzt wird, so dass beidseitig ein Überhang18 durch die zweite Wortleitungsschicht10 gebildet ist. Auch bei diesem Ausführungsbeispiel werden unter den Überhängen18 angeordnete elektrisch leitfähige Spacer7 hergestellt, die in der12 im Querschnitt dargestellt sind. Die Spacer können hergestellt werden, indem zunächst ganzflächig konform eine Schicht aus elektrisch leitfähigem Material, vorzugsweise eine Polysiliziumschicht19 , wie sie in der11 dargestellt ist, abgeschieden und zu den Spacern7 rückgeätzt wird. Eine Polysiliziumschicht19 lässt sich mittels Trockenätzung mit sehr hoher Selektivität zu dem Material der Speicherschicht6 , deren Grundmaterial vorzugsweise Oxid ist, entfernen. Statt dessen können die Spacer7 an den Flanken der ersten Wortleitungsschicht9 durch selektive Epitaxie hergestellt werden, wobei Polysilizium das bevorzugte Material ist. Die Anordnung der nachfolgend implantierten Source-/Drain-Bereiche2 entspricht dem Ausführungsbeispiel der10 . - Typische Spannungen zum Programmieren, Lesen und Löschen der Speicherzelle sind:
Source 3 V, Gate 6 V, Drain 0 V zum Programmieren;
Source 0 V, Gate 4 V, Drain 1,5 V zum Lesen;
Source 4 V, Gate –5 V, Drain 0 V zum Löschen. - Das zweite speicherbare Bit wird entsprechend durch gegensinnige Polung von Source und Drain programmiert, gelesen bzw. gelöscht.
- Die Speicherzelle und das Herstellungsverfahren haben die folgenden Vorteile: Es ist möglich, durch STI-Gräben begrenzte Speicherzellen eines Virtual-Ground-Arrays anzugeben, für die die aktiven Gebiete leicht lithographisch strukturierbar sind. Man erreicht einen engsten Zwischenraum zwischen den Wortleitungen und benötigt zur Herstellung nur ein allgemein übliches thermisches Gate-Oxid, ohne dass eine komplexe Struktur der Speicherschicht aufgebracht werden müsste. Für die Wortleitungen ist ein konventioneller Schichtaufbau, die STI-Gräben kreuzend, möglich. Die Speicherbereiche können sublithographisch lokal begrenzt und bezüglich der Gate-Elektrode selbstjustiert ausgebildet werden. Die Speicherschichten werden dazu erst nach der Strukturierung der Gate-Elektrode bzw. Wortleitungen selbstjustiert dazu hergestellt. Die Implantation der Nanokristalle bzw. Nanodots ermöglicht es, auf einfache Weise lokal fixierte und voneinander getrennte Speicherbereiche für Multibit-Speicherzellen herzustellen. Somit genügt eine Fläche von 3 F2 pro Bit bei einer Groundrule von 90 nm. Die Gate-Elektrode wird nach der Herstellung der Speicherschichten durch das Anbringen elektrisch leitfähiger Spacer selbstjustiert verbreitert. Die Speicherschicht endet selbstjustiert zur Gate-Kante und zu den Junctions zwischen den Source-/Drain-Bereichen und den Kanalbereichen. Die Verbreiterung der Gate-Elektrode erfolgt nur bei den Speicherzellen des Speicherzellenfeldes, nicht jedoch bei den Transistoren der Ansteuerperipherie. Damit ist auf einfache Weise eine Optimierung sowohl der Speichertransistoren als auch der Ansteuertransistoren möglich.
-
- 1
- Halbleiterkörper
- 2
- Source-/Drain-Bereich
- 3
- Kanalbereich
- 4
- Gate-Dielektrikum
- 5
- Gate-Elektrode
- 6
- Speicherschicht
- 7
- elektrisch leitender Spacer
- 8
- Wortleitungssteg
- 9
- erste Wortleitungsschicht
- 10
- zweite Wortleitungsschicht
- 11
- Hartmaskenschicht
- 12
- Liner
- 13
- Oxidschicht
- 14
- dielektrischer Spacer
- 15
- weiterer Liner
- 16
- Kontaktbereich
- 17
- Kontaktlochfüllung
- 18
- Überhang
- 19
- Polysiliziumschicht
- AA
- aktives Gebiet
- BL
- Bitleitung
- LI
- Querverbindung
- STI
- Isolationsbereich
- WL
- Wortleitung
Claims (11)
- Speicherzelle, bei der Source-/Drain-Bereiche (
2 ) an einer Oberseite eines Halbleiterkörpers (1 ) oder Substrates durch Einbringen von Dotierstoff ausgebildet sind, zwischen den Source-/Drain-Bereichen (2 ) ein Kanalbereich (3 ) vorgesehen ist, auf dem ein Gate-Dielektrikum (4 ) und eine Gate-Elektrode (5 ) angeordnet sind, und eine Speicherschicht (6 ) jeweils über einem Bereich vorhanden ist, in dem der Kanalbereich (3 ) an einen Source-/Drain-Bereich (2 ) anstößt, und über einem dazwischen vorhandenen mittleren Anteil des Kanalbereiches (3 ) unterbrochen ist, dadurch gekennzeichnet, dass die Speicherschicht (6 ) durch ein Material des Gate-Dielektrikums (4 ) planar gebildet ist und Nanokristalle oder Nanodots enthält. - Speicherzelle nach Anspruch 1, bei der die Speicherschicht (
6 ) aus einem gleichartigen Grundmaterial einlagig ausgebildet ist und das Material der Nanokristalle bzw. Nanodots durch eine Ionenimplantation eingebracht ist. - Speicherzelle nach Anspruch 1 oder 2, bei der das Material der Nanokristalle bzw. Nanodots zur Ausbildung von Haftstellen für Ladungsträger gewählt ist.
- Speicherzelle nach einem der Ansprüche 1 bis 3, bei der das Material der Nanokristalle bzw. Nanodots ein Material aus der Gruppe von Siliziumoxinitrid, Indium, Gallium, Zinn, Arsen und Wolfram ist.
- Speicherzelle nach einem der Ansprüche 1 bis 4, bei der die Gate-Elektrode (
5 ) sourceseitige und drainseitige Flanken besitzt, an denen elektrisch leitfähige Spacer (7 ) angeordnet und elektrisch leitend mit der Gate-Elektrode (5 ) verbunden sind, und zumindest ein Anteil der Speicherschicht (6 ) unterhalb der elektrisch leitfähigen Spacer (7 ) vorhanden ist. - Speicherzelle nach Anspruch 5, bei der die elektrische Verbindung zwischen den elektrisch leitfähigen Spacern (
7 ) und der Gate-Elektrode (5 ) durch zumindest Anteile der sourceseitigen beziehungsweise drainseitigen Flanke der Gate-Elektrode (5 ) gebildet ist. - Speicherzelle nach Anspruch 5 oder 6, bei der die Bereiche, in denen der Kanalbereich (
3 ) an einen Source-/Drain-Bereich (2 ) anstößt, jeweils unterhalb eines elektrisch leitfähigen Spacers (7 ) angeordnet sind. - Speicherzelle nach einem der Ansprüche 5 bis 7, bei der die elektrisch leitfähigen Spacer (
7 ) Polysilizium sind. - Speicherzelle nach einem der Ansprüche 5 bis 8, bei der die Gate-Elektrode (
5 ) in einem Wortleitungssteg (8 ) angeordnet ist, der mindestens zwei Wortleitungsschichten (9 ,10 ) umfasst, und die elektrisch leitfähigen Spacer (7 ) an den Flanken einer zuunterst angeordneten ersten Wortleitungsschicht (9 ) des Wortleitungssteges (8 ) angeordnet sind und mindestens von einer darauf angeordneten zweiten Wortleitungsschicht (10 ) des Wortleitungssteges (8 ) überragt werden. - Verfahren zur Herstellung einer Speicherzelle, bei dem auf einem Halbleiterkörper (
1 ) oder Substrat eine Speicherschicht (6 ) und ein Gate-Dielektrikum (4 ) sowie eine Gate-Elektrode (5 ) angeordnet werden und selbstjustiert zu der Gate-Elektrode (5 ) Source-/Drain-Bereiche (2 ) ausgebildet werden, dadurch gekennzeichnet, dass in einem ersten Schritt auf dem Halbleiterkörper (1 ) oder Substrat eine Schicht hergestellt wird, die ein für das Gate-Dielektrikum (4 ) vorgesehenes Material ist, in einem zweiten Schritt mindestens eine für eine Gate-Elektrode (5 ) vorgesehene Schicht und eine Hartmaskenschicht (11 ) aufgebracht und wie für die Gate-Elektrode (5 ) oder einen Wortleitungssteg (8 ) vorgesehen strukturiert werden, in einem dritten Schritt eine Implantation erfolgt, mit der seitlich der Gate-Elektrode (5 ) Nanokristalle oder Nanodots in der in dem ersten Schritt hergestellten Schicht ausgebildet werden, in einem vierten Schritt elektrisch leitfähige Spacer (7 ) an den Flanken der Gate-Elektrode (5 ) hergestellt werden, die mit der Gate-Elektrode (5 ) elektrisch leitend verbunden sind und einen Anteil der Nanokristalle bzw. Nanodots überdecken, in einem fünften Schritt eine Implantation von Dotierstoff selbstjustiert bezüglich der elektrisch leitfähigen Spacer (7 ) zur Ausbildung von Source-/Drain-Bereichen (2 ) erfolgt und in einem sechsten Schritt die die Nanokristalle bzw. Nanodots enthaltende Schicht über den Source-/Drain-Bereichen (2 ) zumindest in einem vorgesehenen Kontaktbereich (16 ) soweit entfernt wird, dass ein oberseitiger elektrischer Anschluss der Source-/Drain-Bereiche (2 ) aufgebracht werden kann. - Verfahren nach Anspruch 10, bei dem in dem zweiten Schritt die für die Gate-Elektrode (
5 ) vorgesehene Schicht oder eine für die Gate-Elektrode (5 ) oder einen Wortleitungssteg (8 ) vorgesehene Schichtfolge so strukturiert wird, dass ein Überhang (18 ) gebildet wird und in dem vierten Schritt die elektrisch leitfähigen Spacer (7 ) unterhalb dieses Überhangs (18 ) angeordnet werden.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10336876A DE10336876B4 (de) | 2003-08-11 | 2003-08-11 | Speicherzelle mit Nanokristallen oder Nanodots und Verfahren zu deren Herstellung |
CNB2004100566059A CN1324711C (zh) | 2003-08-11 | 2004-08-11 | 具纳米晶体或纳米点的存储单元及其制造方法 |
US10/916,013 US7119395B2 (en) | 2003-08-11 | 2004-08-11 | Memory cell with nanocrystals or nanodots |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10336876A DE10336876B4 (de) | 2003-08-11 | 2003-08-11 | Speicherzelle mit Nanokristallen oder Nanodots und Verfahren zu deren Herstellung |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10336876A1 true DE10336876A1 (de) | 2005-03-17 |
DE10336876B4 DE10336876B4 (de) | 2006-08-24 |
Family
ID=34201460
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10336876A Expired - Fee Related DE10336876B4 (de) | 2003-08-11 | 2003-08-11 | Speicherzelle mit Nanokristallen oder Nanodots und Verfahren zu deren Herstellung |
Country Status (3)
Country | Link |
---|---|
US (1) | US7119395B2 (de) |
CN (1) | CN1324711C (de) |
DE (1) | DE10336876B4 (de) |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100602119B1 (ko) * | 2004-08-16 | 2006-07-19 | 동부일렉트로닉스 주식회사 | 비휘발성 메모리 소자 및 그 제조 방법 |
DE102005002739B4 (de) * | 2005-01-20 | 2010-11-25 | Infineon Technologies Ag | Verfahren zum Herstellen eines Feldeffekttransistors, Tunnel-Feldeffekttransistor und integrierte Schaltungsanordnung mit mindestens einem Feldeffekttransistor |
US20070018278A1 (en) * | 2005-07-25 | 2007-01-25 | Michael Kund | Semiconductor memory device |
KR100690925B1 (ko) * | 2005-12-01 | 2007-03-09 | 삼성전자주식회사 | 나노 크리스탈 비휘발성 반도체 집적 회로 장치 및 그 제조방법 |
KR100649874B1 (ko) * | 2005-12-29 | 2006-11-27 | 동부일렉트로닉스 주식회사 | 에스오아이 웨이퍼를 이용한 트랜지스터 제조 방법 |
US7339230B2 (en) * | 2006-01-09 | 2008-03-04 | International Business Machines Corporation | Structure and method for making high density mosfet circuits with different height contact lines |
US7473593B2 (en) * | 2006-01-11 | 2009-01-06 | International Business Machines Corporation | Semiconductor transistors with expanded top portions of gates |
KR100735534B1 (ko) * | 2006-04-04 | 2007-07-04 | 삼성전자주식회사 | 나노 크리스탈 비휘발성 반도체 집적 회로 장치 및 그 제조방법 |
US7560769B2 (en) * | 2006-08-03 | 2009-07-14 | Micron Technology, Inc. | Non-volatile memory cell device and methods |
US7955935B2 (en) * | 2006-08-03 | 2011-06-07 | Micron Technology, Inc. | Non-volatile memory cell devices and methods |
DE102006040442B4 (de) * | 2006-08-29 | 2009-04-16 | Dr. Ing. H.C. F. Porsche Aktiengesellschaft | Buskommunikationsmanagement bei einem Kraftfahrzeug mit mehreren, über einen Bus verbundenen Steuergeräten |
CN100517655C (zh) * | 2006-12-08 | 2009-07-22 | 中芯国际集成电路制造(上海)有限公司 | Sonos快闪存储器及其制作方法 |
CN101281930B (zh) * | 2007-04-04 | 2011-09-28 | 江国庆 | 光信号移转元件 |
US7723186B2 (en) * | 2007-12-18 | 2010-05-25 | Sandisk Corporation | Method of forming memory with floating gates including self-aligned metal nanodots using a coupling layer |
US8193055B1 (en) | 2007-12-18 | 2012-06-05 | Sandisk Technologies Inc. | Method of forming memory with floating gates including self-aligned metal nanodots using a polymer solution |
FR2927732B1 (fr) * | 2008-02-19 | 2011-05-27 | Commissariat Energie Atomique | Procede d'ajustement de la tension de seuil d'un transistor par une couche de piegeage enterree |
US8440576B2 (en) * | 2008-04-25 | 2013-05-14 | Macronix International Co., Ltd. | Method for pitch reduction in integrated circuit fabrication |
US8383479B2 (en) * | 2009-07-21 | 2013-02-26 | Sandisk Technologies Inc. | Integrated nanostructure-based non-volatile memory fabrication |
US8536039B2 (en) * | 2010-03-25 | 2013-09-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Nano-crystal gate structure for non-volatile memory |
US20130294180A1 (en) | 2011-01-13 | 2013-11-07 | Ramot at Tel-Avlv University Ltd. | Charge storage organic memory system |
US9029936B2 (en) | 2012-07-02 | 2015-05-12 | Sandisk Technologies Inc. | Non-volatile memory structure containing nanodots and continuous metal layer charge traps and method of making thereof |
US8823075B2 (en) | 2012-11-30 | 2014-09-02 | Sandisk Technologies Inc. | Select gate formation for nanodot flat cell |
US8987802B2 (en) | 2013-02-28 | 2015-03-24 | Sandisk Technologies Inc. | Method for using nanoparticles to make uniform discrete floating gate layer |
US9331181B2 (en) | 2013-03-11 | 2016-05-03 | Sandisk Technologies Inc. | Nanodot enhanced hybrid floating gate for non-volatile memory devices |
US9177808B2 (en) | 2013-05-21 | 2015-11-03 | Sandisk Technologies Inc. | Memory device with control gate oxygen diffusion control and method of making thereof |
US8969153B2 (en) | 2013-07-01 | 2015-03-03 | Sandisk Technologies Inc. | NAND string containing self-aligned control gate sidewall cladding |
US9922881B2 (en) * | 2016-01-12 | 2018-03-20 | United Microelectronics Corp. | Method for fabricating semiconductor device structure and product thereof |
US10825681B2 (en) | 2016-08-13 | 2020-11-03 | Applied Materials, Inc. | 3D CTF integration using hybrid charge trap layer of sin and self aligned SiGe nanodot |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5877523A (en) * | 1996-12-02 | 1999-03-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-level split- gate flash memory cell |
US6054349A (en) * | 1997-06-12 | 2000-04-25 | Fujitsu Limited | Single-electron device including therein nanocrystals |
DE10144700A1 (de) * | 2000-09-12 | 2002-04-18 | Sony Corp | Nichtflüchtiger Halbleiterspeicher und dazugehöriges Verfahren zum Betreiben und zum Herstellen |
US20030042534A1 (en) * | 2001-08-30 | 2003-03-06 | Micron Technology, Inc. | Scalable flash/NV structures and devices with extended endurance |
DE10140758A1 (de) * | 2001-08-20 | 2003-04-24 | Infineon Technologies Ag | Speicherelement für eine Halbleiterspeichereinrichtung |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5091763A (en) * | 1990-12-19 | 1992-02-25 | Intel Corporation | Self-aligned overlap MOSFET and method of fabrication |
US5714766A (en) * | 1995-09-29 | 1998-02-03 | International Business Machines Corporation | Nano-structure memory device |
US5852306A (en) * | 1997-01-29 | 1998-12-22 | Micron Technology, Inc. | Flash memory with nanocrystalline silicon film floating gate |
JP3973819B2 (ja) * | 1999-03-08 | 2007-09-12 | 株式会社東芝 | 半導体記憶装置およびその製造方法 |
US6320784B1 (en) * | 2000-03-14 | 2001-11-20 | Motorola, Inc. | Memory cell and method for programming thereof |
US6512274B1 (en) * | 2000-06-22 | 2003-01-28 | Progressant Technologies, Inc. | CMOS-process compatible, tunable NDR (negative differential resistance) device and method of operating same |
DE10036911C2 (de) * | 2000-07-28 | 2002-06-06 | Infineon Technologies Ag | Verfahren zur Herstellung einer Multi-Bit-Speicherzelle |
US6531731B2 (en) * | 2001-06-15 | 2003-03-11 | Motorola, Inc. | Integration of two memory types on the same integrated circuit |
US6656792B2 (en) | 2001-10-19 | 2003-12-02 | Chartered Semiconductor Manufacturing Ltd | Nanocrystal flash memory device and manufacturing method therefor |
US7121474B2 (en) * | 2002-06-18 | 2006-10-17 | Intel Corporation | Electro-optical nanocrystal memory device |
US6960794B2 (en) * | 2002-12-31 | 2005-11-01 | Matrix Semiconductor, Inc. | Formation of thin channels for TFT devices to ensure low variability of threshold voltages |
US6841826B2 (en) * | 2003-01-15 | 2005-01-11 | International Business Machines Corporation | Low-GIDL MOSFET structure and method for fabrication |
US6706599B1 (en) * | 2003-03-20 | 2004-03-16 | Motorola, Inc. | Multi-bit non-volatile memory device and method therefor |
-
2003
- 2003-08-11 DE DE10336876A patent/DE10336876B4/de not_active Expired - Fee Related
-
2004
- 2004-08-11 US US10/916,013 patent/US7119395B2/en not_active Expired - Fee Related
- 2004-08-11 CN CNB2004100566059A patent/CN1324711C/zh not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5877523A (en) * | 1996-12-02 | 1999-03-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-level split- gate flash memory cell |
US6054349A (en) * | 1997-06-12 | 2000-04-25 | Fujitsu Limited | Single-electron device including therein nanocrystals |
DE10144700A1 (de) * | 2000-09-12 | 2002-04-18 | Sony Corp | Nichtflüchtiger Halbleiterspeicher und dazugehöriges Verfahren zum Betreiben und zum Herstellen |
DE10140758A1 (de) * | 2001-08-20 | 2003-04-24 | Infineon Technologies Ag | Speicherelement für eine Halbleiterspeichereinrichtung |
US20030042534A1 (en) * | 2001-08-30 | 2003-03-06 | Micron Technology, Inc. | Scalable flash/NV structures and devices with extended endurance |
Also Published As
Publication number | Publication date |
---|---|
US7119395B2 (en) | 2006-10-10 |
CN1324711C (zh) | 2007-07-04 |
CN1581492A (zh) | 2005-02-16 |
DE10336876B4 (de) | 2006-08-24 |
US20050067659A1 (en) | 2005-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10336876B4 (de) | Speicherzelle mit Nanokristallen oder Nanodots und Verfahren zu deren Herstellung | |
DE10129958B4 (de) | Speicherzellenanordnung und Herstellungsverfahren | |
DE69733630T2 (de) | EEPROM-und NVRAM-Niederspannungstransistoren und Verfahren zur Herstellung | |
DE10328577B4 (de) | Nichtflüchtige Speicherzelle und Herstellungsverfahren | |
DE3037431C2 (de) | ||
DE4404270C2 (de) | Halbleiterspeichervorrichtungen, die Information elektrisch schreiben und löschen können und Verfahren zur Herstellung derselben | |
DE102005012112B4 (de) | Verfahren zum Herstellen von ladungsfangenden Halbleiterspeicherbauelementen und ladungsfangendes Halbleiterspeicherbauelement | |
DE19747776C2 (de) | Flash-Halbleiterspeicher mit Stapelgate und Verfahren zu dessen Herstellung | |
EP1179849A2 (de) | Speicherzelle und Herstellungsverfahren | |
DE102004006505B4 (de) | Charge-Trapping-Speicherzelle und Herstellungsverfahren | |
DE10039441A1 (de) | Speicherzelle, Speicherzellenanordnung und Herstellungsverfahren | |
DE102005014507A1 (de) | Halbleiterspeicher mit Ladungseinfangspeicherzellen und Herstellungsverfahren dafür | |
DE10258194B4 (de) | Halbleiterspeicher mit Charge-trapping-Speicherzellen und Herstellungsverfahren | |
DE102006028954A1 (de) | Speichereinrichtung und Verfahren zur Herstellung einer Speichereinrichtung | |
DE102005026944A1 (de) | Kontaktschema für Speicheranordnung und Herstellungsverfahren hierfür | |
WO1998027594A1 (de) | Speicherzellenanordnung und verfahren zu deren herstellung | |
EP1623462B1 (de) | Bitleitungsstruktur sowie verfahren zu deren herstellung | |
DE102004060697A1 (de) | Halbleiterschaltungsanordung und Verfahren zum Herstellen einer Halbleiterschaltungsanordnung | |
EP1518277B1 (de) | Verfahren zur herstellung eines nrom-speicherzellenfeldes | |
WO2003096425A1 (de) | Flash-speicherzelle und herstellungsverfahren | |
EP1514304B1 (de) | Verfahren zur herstellung einer nrom-speicherzellenanordnung | |
DE10338021A1 (de) | Vertikaler NROM und Verfahren zu dessen Herstellung | |
DE102006026941B3 (de) | Speicherzellenfeld mit nichtflüchtigen Speicherzellen und Verfahren zu dessen Herstellung | |
EP1623459B1 (de) | Bitleitungsstruktur sowie verfahren zu deren herstellung | |
DE10324052B4 (de) | Verfahren zur Herstellung eines Halbleiterspeichers mit Charge-Trapping-Speicherzellen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: QIMONDA AG, 81739 MUENCHEN, DE |
|
R081 | Change of applicant/patentee |
Owner name: INFINEON TECHNOLOGIES AG, DE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE |
|
R081 | Change of applicant/patentee |
Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |