DE10358556A1 - Ausbildung selbstjustierender Kontakte unter Verwendung von Doppelten-SiN-Abstandschichten - Google Patents

Ausbildung selbstjustierender Kontakte unter Verwendung von Doppelten-SiN-Abstandschichten Download PDF

Info

Publication number
DE10358556A1
DE10358556A1 DE10358556A DE10358556A DE10358556A1 DE 10358556 A1 DE10358556 A1 DE 10358556A1 DE 10358556 A DE10358556 A DE 10358556A DE 10358556 A DE10358556 A DE 10358556A DE 10358556 A1 DE10358556 A1 DE 10358556A1
Authority
DE
Germany
Prior art keywords
spacer layers
substrate
oxide layer
layer
spacer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10358556A
Other languages
English (en)
Other versions
DE10358556B4 (de
Inventor
Rajeev Malik
Woo-Tag Kang
Mihel Seitz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE10358556A1 publication Critical patent/DE10358556A1/de
Application granted granted Critical
Publication of DE10358556B4 publication Critical patent/DE10358556B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers

Abstract

Ein Verfahren zum Herstellen eines selbstjustierenden Kontakts in einer integrierten Schaltung beinhaltet das Definieren von ersten Abstandsschichten über den Seitenwänden eines Paars von Wortleitungsstapeln. Eine Oxidschicht wird über den Oberseiten der Wortleitungsstapel, den ersten Abstandsschichten und einer Oberfläche des zwischen den ersten Abstandsschichten angeordneten Substrats abgeschieden. Die Oxidschicht wird von den ersten Abstandsschichten entfernt, wodurch eine verbleibende Oxidschicht ausgebildet wird, die die Oberfläche des zwischen den ersten Abstandsschichten angeordneten Substrats bedeckt. Zweite Abstandsschichten werden über den ersten Abstandsschichten ausgebildet und bedecken jeweilige Teile der verbleibenden Oxidschicht. Die verbleibende Oxidschicht wird entfernt, um dadurch unterschnittene Gebiete auszubilden. Die unterschnittenen Gebiete werden während der Ausbildung des Kontakts mit Kontaktmaterial im wesentlichen gefüllt.

Description

  • Die vorliegende Erfindung betrifft allgemein integrierte Schaltungen und insbesondere eine integrierte Schaltung mit einer verbesserten selbstjustierenden Kontaktstruktur und ein Verfahren zu ihrer Herstellung.
  • Integrierte Schaltungen (ICs) oder Chips erfordern Kontakte oder Kontaktgebiete, die aus einem elektrisch leitenden Material wie etwa einem Metall oder einer Legierung hergestellt werden. Über die Kontakte kann ein Strom zwischen einem der Teil der Schaltung, wie einem Drain- oder Sourcegebiet, und einem anderen Teil der Schaltung und/oder der Außenwelt fließen. Ein Kontakt weist wünschenswerterweise einen relativ geringen elektrischen Widerstand auf.
  • Der Wunsch des Verbrauchers nach kleinen, tragbaren und integrierten elektronischen Geräten zwingt die Designer, ständig zu versuchen, die Dichte der ICs zu vergrößern und ihre Größe zu reduzieren und auf einem einzelnen IC mehrere Funktionen zu integrieren. Dementsprechend trachten die Designer danach, die Größe der einzelnen Strukturelemente in einem IC zu reduzieren bzw. sie zu schrumpfen, einschließlich der Kontaktgebiete. Mit der Abnahme der Größe (d.h. der Fläche) eines Kontaktgebiets steigt jedoch unerwünschterweise sein spezifischer Widerstand.
  • Um Kontakte in derart dichten ICs auszubilden, wird anstelle von Masken- oder Fotolackprozessen ein Verfahren verwendet, das die Topographie des IC selbst ausnützt. Ein derartiges Verfahren wird als ein Verfahren zur Ausbildung selbstjustierender Kontakte bezeichnet. Bei dem Verfahren zur Ausbil dung selbstjustierender Kontakte werden Abstandsschichten, die aus einem isolierenden Material wie etwa Siliziumnitrid ausgebildet sind, auf den Seitenwänden eines Stapels einer Gateelektrode oder von Wortleitungen abgeschieden. Die Abstandsschichten isolieren die Gateelektrode gegenüber der leitenden Schicht, die danach zur Ausbildung eines Kontakts abgeschieden wird. Die Dicke dieser Abstandsschichten ist eine kritische Kenngröße. Eine Abstandsschicht mit einer Dicke, die geringer als erwünscht ist, isoliert möglicherweise die Gateelektrode nicht adäquat gegenüber dem Kontakt, wohingegen eine Abstandsschicht mit einer Dicke, die größer ist als erwünscht, die verfügbare Fläche für den Kontakt reduziert, wodurch der Widerstand des Kontakts unerwünschterweise zunimmt.
  • Die Dicke einer Abstandsschicht ist in der Regel am größten in der Nähe der Oberfläche des Siliziumwafers und am kleinsten in den oberen Ecken der Struktur der Gateelektrode (d.h. von der Oberfläche des Siliziumwafers am weitesten entfernt). Die Dicke der Abstandsschicht in den oberen Ecken der Struktur der Gateelektrode muss auf einem Minimum gehalten werden, um die Bildung eines Kurzschlusses der Gateelektrode zum Kontakt zu verhindern. Das Aufrechterhalten der Dicke der Abstandsschichten in den oberen Ecken der Gateelektrode führt jedoch zu einer Abstandsschicht, die in der Nähe der Oberfläche des Siliziumwafers dicker ist als erforderlich. Die vergrößerte Dicke in der Nähe der Siliziumoberfläche verbraucht Fläche, die ansonsten von dem Kontakt belegt werden könnte, und reduziert dadurch die für den Kontakt verfügbare Fläche. Somit wird der Widerstand des Kontakts unerwünschterweise vergrößert.
  • Was in der Technik benötigt wird, ist deshalb eine integrierte Schaltung mit Abstandsschichten mit einer gewünschten Dicke in der Nähe der oberen Ecke der Gateelektrode und mit einer reduzierten Dicke in der Nähe der Siliziumoberfläche und ein Verfahren zu seiner Herstellung.
  • Was außerdem in der Technik benötigt wird, ist ein integrierte Schaltung mit einer vergrößerten Kontaktfläche (und somit reduziertem Kontaktwiderstand) und dennoch mit einer ausreichenden Isolierung in den oberen Ecken der Gateelektrode und ein Verfahren zu ihrer Herstellung.
  • KURZE DARSTELLUNG DER ERFINDUNG
  • Die vorliegende Erfindung stellt ein Verfahren zum Herstellen eines selbstjustierenden Kontakts mit reduziertem Kontaktwiderstand in einer integrierten Schaltung bereit.
  • Die Erfindung umfasst in einer ihrer Formen ein Verfahren, bei dem erste Abstandsschichten über den Seitenwänden eines Paars von Wortleitungsstapeln definiert werden. Eine Oxidschicht wird über den Oberseiten der Wortleitungsstapel abgeschieden, wobei die ersten Abstandsschichten und eine Oberfläche des Substrats zwischen den ersten Abstandsschichten angeordnet sind. Die Oxidschicht wird von den ersten Abstandsschichten entfernt, wodurch eine verbleibende Oxidschicht entsteht, die die Oberfläche des zwischen den ersten Abstandsschichten angeordneten Substrats bedeckt. Zweite Abstandsschichten werden über den ersten Abstandsschichten ausgebildet und bedecken jeweilige Teile der verbleibenden Oxidschicht. Die verbleibende Oxidschicht wird entfernt, um dadurch unterschnittene Gebiete auszubilden. Die unterschnittenen Gebiete werden während der Ausbildung des Kontakts im wesentlichen mit Kontaktmaterial gefüllt.
  • Ein Vorteil der vorliegenden Erfindung besteht darin, dass die Kontaktfläche vergrößert und der Widerstand des Kontakts relativ zu herkömmlichen Kontakten verringert wird.
  • Die obenerwähnten und weitere Merkmale und Vorteile der vorliegenden Erfindung und die Art und Weise, wie sie erreicht werden, ergibt sich und lässt sich besser verstehen unter Bezugnahme auf die folgende Beschreibung einer Ausführungsform der Erfindung in Verbindung mit den beiliegenden Zeichnungen. Es zeigen:
  • 1 bis 10 Querschnittsansichten einer Ausführungsform einer integrierten Schaltung der vorliegenden Erfindung, wobei jede einen spezifischen Schritt bei einer Ausführungsform eines Verfahrens der vorliegenden Erfindung veranschaulicht.
  • Entsprechende Bezugszeichen bezeichnen in den verschiedenen Ansichten entsprechende Teile. Die hier dargelegten Exemplifizierungen veranschaulichen eine bevorzugte Ausführungsform der Erfindung in einer Form, und derartige Exemplifizierungen sollen nicht so ausgelegt werden, als würden sie den Schutzbereich auf irgendeine Weise beschränken.
  • AUSFÜHRLICHE BESCHREIBUNG DER ZEICHNUNGEN
  • Unter Bezugnahme auf die Zeichnungen und insbesondere auf 1 wird nunmehr eine teilweise hergestellte oder anfängliche Struktur einer Ausführungsform einer integrierten Schaltung der vorliegenden Erfindung gezeigt. Eine integrierte Schaltung (IC) 10, wie etwa eine Schaltung für ein DRAM (dynamischer Speicher mit direktem Zugriff) wird auf dem Substrat 12 ausgebildet und enthält Gate- oder Wortleitungsstapel 20, die unter Verwendung herkömmlicher Prozesse und Techniken hergestellt worden sind.
  • Das Ausführungsbeispiel des IC 10 enthält insbesondere Gate- oder Wortleitungsstapel 20 mit jeweiligen Polysiliziumschichten 22, die etwa durch chemische Dampfabscheidung bei niedrigem Druck (LPCVD) mit einer typischen Dicke zwischen etwa 200 und etwa 1500 Angström (A) auf einem Substrat 12 abgeschieden worden sind. Die Gatestapel 20 enthalten weiterhin eine Schicht einer Wortleitung 24, die in der Regel eine Schicht aus Wolframsilizid (WSi) oder Wolfram plus Wolframnitrid (W/Wn) ist, die auf der Polysiliziumschicht 22 etwa durch chemische Dampfabscheidung oder Sputtern abgeschieden wird und eine typische Dicke zwischen etwa 200 und etwa 1500 A aufweist. Eine Kappenschicht 26 wird über der Wortleitung 24 angeordnet, und es handelt sich bei ihr in der Regel um eine Schicht aus Siliziumnitrid (SiN), die beispielsweise durch LPCVD abgeschieden worden ist und eine typische Dicke zwischen etwa 1000 und 2500 A aufweist. So werden Gatestapel 20 ausgebildet, die jeweils eine jeweilige innere Seitenwand 20a enthalten.
  • In der vorausgegangenen Beschreibung des IC 10 sind nur die Strukturen des IC 10 ausführlich aufgeführt, die für eine weitere Beschreibung der vorliegenden Erfindung relevant und erforderlich sind, und sie soll deshalb keine weiteren Aspekte der Herstellung des IC 10 wie etwa die Herstellung des Kondensatorelements, die vor oder nach der Ausbildung der Gatestapel 20 erfolgen kann, einschließen.
  • Unter Bezugnahme auf 2 kann man nunmehr sehen, dass eine erste Isolierschicht, wie etwa eine Schicht aus Siliziumnitrid, derart abgeschieden und geätzt worden ist, dass erste Abstandsschichten 28 ausgebildet werden. Insbesondere wird die erste Isolier- oder Siliziumnitrid-Schicht beispielsweise über LPCVD bis auf eine typische Dicke zwischen etwa 100 und etwa 300 A abgeschieden. Diese Schicht wird dann geätzt, um das Material von überall außer von den inneren Seitenwänden 20a der Gatestapel 20 zu entfernen und dadurch erste Abstandsschichten 28 zu definieren, die auf den inneren Seitenwänden 20a der Gatestapel 20 angeordnet sind und sich vom Substrat 12 zur Oberseite der Gatestapel 20 erstrecken. Die ersten Abstandsschichten 28 bedecken jeweils einen entsprechenden Teil des Substrats 12, der gleich ihrer jeweiligen Dicke an der Oberfläche des Substrats 12 ist. Die ersten Abstandsschichten 28 bedecken jedoch nicht denjenigen Teil des Substrats 12, der zwischen den Gatestapeln 20 und in einer Entfernung von einem entsprechenden Gatestapel 20 angeordnet ist, der die Dicke der ersten Abstandsschichten 28 übersteigt. Mit anderen Worten bedecken die ersten Abstandsschichten 28 nur einen relativ kleinen Teil der zwischen den Gatestapeln 20 angeordneten Oberfläche des Substrats 12.
  • Es sei besonders angemerkt, dass entsprechende und im wesentlichen ähnliche Abstandsschichten außerdem über den äußeren Seitenwänden der Gatestapel 20 ausgebildet werden, obwohl dies nicht in den Figuren gezeigt ist.
  • Wie in 3 gezeigt, wird eine Oxidschicht 30 über und zwischen den Gatestrukturen 20 und über den ersten Abstandsschichten 28 abgeschieden. Die Oxidschicht 30 wird unter Verwendung einer Technik abgeschieden, wie etwa einer Technik zur Abscheidung eines Plasmas bei hoher Dichte (HDP), die eine ungleichförmige Abscheidung der Oxidschicht 30 erzeugt. Insbesondere wird die Oxidschicht 30 so abgeschieden, dass sie in dem über den ersten Abstandsschichten 28 liegenden Bereich dünner und so gut wie überall sonst dicker ist. Die Oxidschicht 30 weist eine typische Dicke zwischen etwa 200 und etwa 1000 A, bevorzugt zwischen 200 und etwa 600 A, auf. Wie in 4 gezeigt, wird die Oxidschicht 30, etwa durch eine chemische Ätzung mit Fluorwasserstoff zurückgeätzt, um restliches Oxid über den inneren Seitenwänden 20a der Gatestapel 20 und/oder von den ersten Abstandsschichten 28 zu entfernen. Es sei angemerkt, dass die Oxidschicht 30 nach dem Rückätzen auf und/oder über einem wesentlichen Teil der Kappenschicht 26 des Gatestapels 20 und dem zwischen den ersten Abstandsschichten 28 der Gatestapel 20 angeordneten Teil des Substrats 12 angeordnet bleibt, wenn auch mit einer etwas reduzierten Dicke.
  • Nach dem Rückätzen der Oxidschicht 30 wird eine zweite Isolierschicht 34, wie etwa Siliziumnitrid, über und zwischen den Gatestapeln 20 abgeschieden. Genauer gesagt und wie am besten in 5 gezeigt, wird die zweite Isolier- oder SiN-Schicht 34 beispielsweise durch LPCVD bis zu einer typischen Dicke zwischen etwa 100 und etwa 300 A abgeschieden. Die zweite SiN-Schicht 34 wird dann, wie am besten in 6 gezeigt, etwa über eine standardmäßige Nitridätzung von allen mit Ausnahme der ersten Abstandsschichten 28 der Gatestapel 20 entfernt, wodurch die zweiten Abstandsschichten 38 definiert werden, die über und/oder auf den ersten Abstandsschichten 28 angeordnet sind. Eine reaktive Innenätzung (RIE) wird dann durchgeführt, bei der Teile 30a und 30b der Oxidschicht 30, die "unter" den zweiten SiN-Abstandsschichten 38 liegen und zwischen den zweiten Abstandsschichten 38 und dem Substrat 12 angeordnet sind, ungestört zurücklässt, aber diejenigen Teile der zweiten SiN-Schicht 34 und der Oxidschicht 30 entfernt, die in dem Bereich zwischen den zweiten SiN-Abstandsschichten 38 auf dem Substrat 12 angeordnet waren. Im Interesse der Klarheit werden Teile 30a und 30b der Oxidschicht 30 im weiteren als Oxid-Abstandsschichten 30a und 30b bezeichnet.
  • Dann wird eine Linerschicht 42, wie etwa SiN, beispielsweise durch LPCVD über der bisher gezeigten und beschriebenen Struktur abgeschieden, wie in 7 gezeigt. Die SiN-Linerschicht 42 weist eine Dicke zwischen etwa 100 und etwa 300 Å auf. Über der SiN-Schicht 42 wird etwa durch chemische Dampfabscheidung eine Schicht aus mit Bor-/Phosphor dotiertem Silicatglas (BPSG) 44 abgeschieden, das eine Dicke zwischen etwa 2000 bis etwa 10000 Å aufweist, wie in 8 gezeigt. Zum Verdichten der BPSG-Schicht 44 wird eine Temperung durchgeführt und eine chemisch/mechanische Planarisierung vorgenommen, um die Oberfläche der BPSG-Schicht 44 zu planarisieren. Dann erfolgt die herkömmliche Bearbeitung, um den IC 10 für das Ätzen eines Kontakts vorzubereiten.
  • Danach wird eine Ätzung eines Bitleitungskontakts vorgenommen. Wie in 9 gezeigt, werden die SiN-Linerschicht 42 und die BPSG-Schicht 44 durch eine Ätzung für selbstjustierende Kontakte geätzt, d.h. eine gegenüber SiN selektive O-xidätzung. Nach der SiN-selektiven Ätzung wird eine kurze nasse Oxidätzung wie etwa eine chemische Ätzung mit Fluorwasserstoff durchgeführt, um sicherzustellen, dass die Oxid-Abstandsschichten 30a und 30b unter den zweiten SiN-Abstandsschichten 38 entfernt sind. Die Struktur des IC 10 nach dieser Nassätzung ist in 9 gezeigt.
  • Es sei insbesondere angemerkt, dass durch das Entfernen der Oxid-Abstandsschichten 30a und 30b unterschnittene Gebiete U1 und U2 zurückbleiben. Die unterschnittenen Gebiete U1 und U2 weisen eine Höhe H zwischen etwa 200 und etwa 1000 Å und bevorzugt zwischen 200 und etwa 600 Å auf. Somit sind die Böden der zweiten SiN-Abstandsschichten 38, d.h. diejenigen Teile davon, die sich in der Nähe des Substrats 12 befinden, um die gleiche Höhe von Substrat 12 beabstandet, d.h. um eine Entfernung von 200 bis etwa 1000 Å und bevorzugt zwischen 200 und etwa 600 Å, und zwar aufgrund der Tatsache, dass unterschnittene Gebiete durch das Entfernen der Oxidschicht 30 gebildet werden, die eine Dicke zwischen etwa 200 und etwa 1000 Å und bevorzugt zwischen 200 und etwa 600 Å aufweist. Analog weisen die unterschnittenen Gebiete eine Tiefe D zwischen etwa 100 und etwa 300 Å oder ungefähr genauso groß wie die Dicke der zweiten Abstandsschicht 38 auf.
  • Dann wird das Material des Bitleitungskontakts 46 abgeschieden, wie in 10 gezeigt. Insbesondere wird Bitleitungskontaktmaterial 46, wie etwa Polysilizium oder Wolfram, über chemische Dampfabscheidung (CVD) abgeschieden, so dass die relativ kleinen unterschnittenen Gebiete U1 und U2, d.h. die unterschnittenen Gebiete, die nach dem Entfernen der Oxid-Abstandsschichten 30a und 30b durch Nassätzen zurückbleiben, ausreichend mit dem Material des Bitleitungskontakts 46 gefüllt werden. Das Auffüllen der unterschnittenen Gebiete U1 und U2 trägt zu einer Reduzierung des gesamten Kontaktwiderstands des fertiggestellten, allgemein in 10 mit 100 bezeichneten, selbstjustierenden Kontakts bei.
  • Wenngleich die vorliegende Erfindung so beschrieben worden ist, dass sie ein bevorzugtes Design aufweist, kann die vorliegende Erfindung innerhalb des Gedankens und Umfangs dieser Offenbarung weiter modifiziert werden. Die vorliegende Anmeldung soll deshalb alle Abwandlungen, Verwendungen oder Adaptierungen der vorliegenden Erfindung unter Verwendung der hier offenbarten allgemeinen Prinzipien abdecken. Zudem soll die vorliegende Anmeldung alle derartigen Abweichungen von der vorliegenden Offenbarung abdecken, die innerhalb der bekannten oder üblichen Praxis in der Technik liegen, auf die sich die vorliegende Erfindung bezieht, und die in die Grenzen der beigefügten Ansprüche fallen.

Claims (24)

  1. Selbstjustierende Kontaktstruktur in einer integrierten Schaltung, wobei die integrierte Schaltung ein Substrat und mindestens einen darauf ausgebildeten Wortleitungsstapel aufweist, wobei der Wortleitungsstapel Seitenwände aufweist, wobei die selbstjustierende Kontaktstruktur umfasst: eine erste Abstandsschicht aus isolierendem Material, die auf den Seitenwänden angeordnet ist und über einem Teil des Substrats liegt; eine zweite Abstandsschicht aus isolierendem Material, die auf der ersten Abstandsschicht und über den Seitenwänden angeordnet ist, wobei die zweite Abstandsschicht um eine vorbestimmte Entfernung von dem Substrat beabstandet ist, wobei unterschnittene Gebiete durch die ersten und zweiten Abstandsschichten und das Substrat definiert werden; und Kontaktmaterial, das auf dem Substrat und den zweiten Abstandsschichten angeordnet ist, wobei das Kontaktmaterial die unterschnittenen Gebiete im wesentlichen vollständig füllt.
  2. Selbstjustierende Kontaktstruktur nach Anspruch 1, wobei die ersten und zweiten Abstandsschichten Siliziumnitrid umfassen.
  3. Selbstjustierende Kontaktstruktur nach Anspruch 1 oder 2, wobei die ersten und zweiten Abstandsschichten eine mittlere Dicke zwischen etwa 200 und etwa 1000 Angström aufweisen.
  4. Selbstjustierende Kontaktstruktur nach einem der Ansprüche 1 bis 3, wobei die ersten und zweiten Abstands schichten eine mittlere Dicke zwischen etwa 200 und etwa 600 Angström aufweisen.
  5. Selbstjustierende Kontaktstruktur nach einem der Ansprüche 1 bis 4, wobei das Kontaktmaterial Polysilizium umfasst.
  6. Selbstjustierende Kontaktstruktur nach einem der Ansprüche 1 bis 5, wobei die unterschnittenen Gebiete eine Höhe zwischen etwa 200 und etwa 1000 Angström aufweisen.
  7. Selbstjustierende Kontaktstruktur nach einem der Ansprüche 1 bis 6, wobei die unterschnittenen Gebiete eine Tiefe zwischen etwa 100 bis etwa 300 Angström aufweisen.
  8. Integrierte Schaltung mit einem Substrat, wobei die integrierte Schaltung umfasst: eine ersten und zweiten Wortleitungsstapel, die auf dem Substrat angeordnet sind, wobei die Wortleitungsstapel jeweilige Seitenwände aufweisen; eine erste Abstandsschicht aus isolierendem Material, die auf den Seitenwänden angeordnet ist und über einem Teil des Substrats liegt; eine zweite Abstandsschicht aus isolierendem Material, die auf der ersten Abstandsschicht und über den Seitenwänden angeordnet ist, wobei die zweite Abstandsschicht um eine vorbestimmte Entfernung von dem Substrat beabstandet ist, wobei unterschnittene Gebiete durch die ersten und zweiten Abstandsschichten und das Substrat definiert werden; und Kontaktmaterial, das auf dem Substrat und den zweiten Abstandsschichten angeordnet ist, wobei das Kontaktmaterial die unterschnittenen Gebiete im wesentlichen vollständig füllt.
  9. Selbstjustierende Kontaktstruktur nach Anspruch 8, wobei die ersten und zweiten Abstandsschichten Siliziumnitrid umfassen.
  10. Selbstjustierende Kontaktstruktur nach Anspruch 8 oder 9, wobei die ersten und zweiten Abstandsschichten eine mittlere Dicke zwischen etwa 200 und etwa 1000 Angström aufweisen.
  11. Selbstjustierende Kontaktstruktur nach einem der Ansprüche 8 bis 10, wobei die ersten und zweiten Abstandsschichten eine mittlere Dicke zwischen etwa 200 und etwa 600 Angström aufweisen.
  12. Selbstjustierende Kontaktstruktur nach einem der Ansprüche 8 bis 11, wobei das Kontaktmaterial Polysilizium umfasst.
  13. Selbstjustierende Kontaktstruktur nach einem der Ansprüche 8 bis 12, wobei die unterschnittenen Gebiete eine Höhe zwischen etwa 200 und etwa 1000 Angström aufweisen.
  14. Selbstjustierende Kontaktstruktur nach einem der Ansprüche 8 bis 13, wobei die unterschnittenen Gebiete eine Tiefe zwischen etwa 100 bis etwa 300 Angström aufweisen.
  15. Verfahren zum Herstellen eines selbstjustierenden Kontakts in einer integrierten Schaltung, wobei die integrierte Schaltung ein Substrat, mindestens ein auf dem Substrat angeordnetes Paar von Wortleitungsstapeln mit jeweiligen Oberseiten und Seitenwänden aufweist, wobei das Verfahren umfasst: Definieren erster Abstandsschichten über den Seitenwänden; Abscheiden einer Oxidschicht über der Oberseite der Wortleitungsstapel, den ersten Abstandsschichten und einer Oberfläche des zwischen den ersten Abstandsschichten angeordneten Substrat; Entfernen der Oxidschicht von den ersten Abstandsschichten, wodurch eine verbleibende Oxidschicht gebildet wird, die die Oberfläche des zwischen den ersten Abstandsschichten angeordneten Substrats ausbildet; Definieren zweiter Abstandsschichten über den ersten Abstandsschichten, wobei die zweiten Abstandsschichten jeweilige Teile der verbleibenden Oxidschicht bedecken; Entfernen der verbleibenden Oxidschicht, um dadurch unterschnittene Gebiete auszubilden; und Abscheiden von Kontaktmaterial auf die Oberfläche des zwischen den ersten Abstandsschichten angeordneten Substrats, so dass die unterschnittenen Gebiete mit dem Kontaktmaterial im wesentlichen gefüllt werden.
  16. Verfahren nach Anspruch 15, wobei der Schritt des Definierens der ersten Abstandsschichten umfasst: Abscheiden einer ersten Isolierschicht über dem Paar von Wortleitungsstapeln und eine Oberfläche des zwischen den Wortleitungsstapeln angeordneten Substrats; und Ätzen der ersten Isolierschicht, um die über den Seitenwänden angeordneten ersten Abstandsschichten zu definieren.
  17. Verfahren nach Anspruch 16, wobei die erste Isolierschicht eine Schicht aus Siliziumnitrid umfasst.
  18. Verfahren nach Anspruch 16 oder 17, wobei die erste Isolierschicht eine mittlere Dicke zwischen etwa 100 und etwa 300 Angström aufweist.
  19. Verfahren nach einem der Ansprüche 15 bis 18, wobei der Schritt des Abscheidens einer Oxidschicht das Abscheiden der Oxidschicht unter Verwendung eines Plasmas hoher Dichte umfasst, um dadurch die Oxidschicht ungleichförmig abzuscheiden und eine relativ dünne Schicht aus Oxid auf den Seitenwänden auszubilden.
  20. Verfahren nach einem der Ansprüche 15 bis 19, wobei die Oxidschicht eine mittlere Dicke zwischen etwa 200 und etwa 1000 Angström aufweist.
  21. Verfahren nach einem der Ansprüche 15 bis 20, wobei die Oxidschicht eine mittlere Dicke zwischen etwa 200 und etwa 600 Angström aufweist.
  22. Verfahren nach einem der Ansprüche 15 bis 21, wobei der Schritt des Entfernens der Oxidschicht eine Nassrückätzung unter Verwendung einer chemischen Ätzung mit Fluorwasserstoff umfasst.
  23. Verfahren nach einem der Ansprüche 15 bis 22, wobei der Schritt des Definierens der zweiten Abstandsschicht umfasst: Abscheiden einer zweiten Isolierschicht über der verbleibenden Oxidschicht und den ersten Abstandsschichten und Ätzen der zweiten Isolierschicht, um die zweiten Abstandsschichten zu definieren, wobei die zweiten Abstandsschichten über den ersten Abstandsschichten und über entsprechenden Stücken des Teils der verbleibenden Oxidschicht angeordnet sind, die auf der Oberfläche des Substrats zwischen den ersten Abstandsschichten angeordnet sind.
  24. Verfahren zum Reduzieren des Kontaktwiderstands in einem selbstjustierenden Kontakt einer integrierten Schaltung, wobei die integrierte Schaltung ein Substrat, mindestens ein auf dem Substrat angeordnetes Paar von Wortleitungsstapeln mit jeweiligen Seitenwänden aufweist, wobei das Verfahren umfasst: Definieren erster Abstandsschichten über den Seitenwänden; Abscheiden einer Oxidschicht über der Oberseite der Wortleitungsstapel, den ersten Abstandsschichten und einer Oberfläche des zwischen den ersten Abstandsschichten angeordneten Substrats; Entfernen der Oxidschicht von den ersten Abstandsschichten, wodurch eine verbleibende Oxidschicht gebildet wird, die die Oberfläche des zwischen den ersten Abstandsschichten angeordneten Substrats ausbildet; Definieren zweiter Abstandsschichten über den ersten Abstandsschichten, wobei die zweiten Abstandsschichten jeweilige Teile der verbleibenden Oxidschicht bedecken; Entfernen der verbleibenden Oxidschicht, um dadurch unterschnittene Gebiete auszubilden; und Abscheiden von Kontaktmaterial auf die Oberfläche des zwischen den ersten Abstandsschichten angeordneten Substrats, so dass die unterschnittenen Gebiete mit dem Kontaktmaterial im wesentlichen gefüllt werden.
DE10358556A 2002-12-17 2003-12-15 Ausbildung selbstjustierender Kontakte unter Verwendung von Doppelten-SiN-Abstandschichten Expired - Fee Related DE10358556B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/320867 2002-12-17
US10/320,867 US6724054B1 (en) 2002-12-17 2002-12-17 Self-aligned contact formation using double SiN spacers

Publications (2)

Publication Number Publication Date
DE10358556A1 true DE10358556A1 (de) 2004-08-05
DE10358556B4 DE10358556B4 (de) 2010-01-28

Family

ID=32069490

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10358556A Expired - Fee Related DE10358556B4 (de) 2002-12-17 2003-12-15 Ausbildung selbstjustierender Kontakte unter Verwendung von Doppelten-SiN-Abstandschichten

Country Status (2)

Country Link
US (1) US6724054B1 (de)
DE (1) DE10358556B4 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6455441B1 (en) * 2000-08-31 2002-09-24 Micron Technology, Inc. Sputtered insulating layer for wordline stacks
US7081398B2 (en) * 2001-10-12 2006-07-25 Micron Technology, Inc. Methods of forming a conductive line
US7118966B2 (en) * 2004-08-23 2006-10-10 Micron Technology, Inc. Methods of forming conductive lines
DE102007004884A1 (de) * 2007-01-31 2008-08-14 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer Metallschicht über einem strukturierten Dielektrikum durch stromlose Abscheidung unter Anwendung einer selektiv vorgesehenen Aktivierungsschicht
US8487397B2 (en) * 2011-04-25 2013-07-16 Nanya Technology Corporation Method for forming self-aligned contact
US8728927B1 (en) * 2012-12-10 2014-05-20 International Business Machines Corporation Borderless contacts for semiconductor transistors
US10505048B1 (en) 2018-08-30 2019-12-10 International Business Machines Corporation Self-aligned source/drain contact for vertical field effect transistor

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5925918A (en) 1997-07-30 1999-07-20 Micron, Technology, Inc. Gate stack with improved sidewall integrity
US5953614A (en) * 1997-10-09 1999-09-14 Lsi Logic Corporation Process for forming self-aligned metal silicide contacts for MOS structure using single silicide-forming step
US5923986A (en) * 1998-09-17 1999-07-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a wide upper top spacer to prevent salicide bridge
US6159835A (en) 1998-12-18 2000-12-12 Texas Instruments Incorporated Encapsulated low resistance gate structure and method for forming same
US6198144B1 (en) 1999-08-18 2001-03-06 Micron Technology, Inc. Passivation of sidewalls of a word line stack
US6194302B1 (en) * 1999-09-30 2001-02-27 Taiwan Semiconductor Manufacturing Company Integrated process flow to improve the electrical isolation within self aligned contact structure
US6235621B1 (en) 1999-11-22 2001-05-22 Vanguard International Semiconductor Corporation Method for forming a semiconductor device
US6281539B1 (en) 2000-03-31 2001-08-28 International Business Machines Corporation Structure and process for 6F2 DT cell having vertical MOSFET and large storage capacitance
US6284593B1 (en) 2000-11-03 2001-09-04 International Business Machines Corporation Method for shallow trench isolated, contacted well, vertical MOSFET DRAM
US6465294B1 (en) 2001-03-16 2002-10-15 Taiwan Semiconductor Manufacturing Company Self-aligned process for a stacked gate RF MOSFET device

Also Published As

Publication number Publication date
US6724054B1 (en) 2004-04-20
DE10358556B4 (de) 2010-01-28

Similar Documents

Publication Publication Date Title
DE10107125B4 (de) Verfahren zum Ausbilden von Kontaktlöchern in einer integrierten Schaltungsvorrichtung durch selektives Ätzen einer Isolationsschicht, um die zu einem Halbleiterbereich benachbarte selbstausrichtende Kontaktfläche zu vergrößern, und dadurch ausgebildeter Kontakt in einer integrierten Schaltungsvorrichtung
DE69534870T2 (de) Verfahren zur Herstellung eines flachen Grabens zur Isolierung von zwei nebeneinanderliegenden tiefen Gräben unter Verwendung eines Silizidierungsprozesses
DE19933480A1 (de) Zylindrischer Kondensator und Verfahren für dessen Herstellung
DE102004055463A1 (de) Elektronische Vorrichtung einschließlich Elektroden mit darauf befindlichen Isolier-Spacern und verwandte Verfahren
DE10247454A1 (de) Verfahren zur Herstellung von vertikalen/horizontalen MIMCaps
DE102010003452B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit einem Kondensator, der in der Kontaktebene ausgebildet ist
DE10237896A1 (de) Integrierte Abstandsschicht für die Gate-/Source-/Drain-Isolierung in einer vertikalen Arraystruktur
DE19930295A1 (de) Säulenförmiger Speicherknoten eines Kondensators und Verfahren zur Herstellung desselben
DE102010029525B4 (de) Halbleiterbauelement mit einem vergrabenen Kondensator, der in der Kontaktebene ausgebildet ist, und Verfahren zur Herstellung des Halbleiterbauelements
DE10162905B4 (de) Neuartiges Konsolidierungsverfahren für die Übergangskontaktätzung für DT-basierte DRAM-Bauelemente mit weniger als 150 NM
EP1364390A2 (de) Grabenkondensator und verfahren zu seiner herstellung
DE19822048A1 (de) Verfahren zum Ätzen von Tantaloxidschichten
DE10358556A1 (de) Ausbildung selbstjustierender Kontakte unter Verwendung von Doppelten-SiN-Abstandschichten
DE10255845B3 (de) Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist, insbesondere für eine Halbleiterspeicherzelle
DE10226603A1 (de) Verfahren zum Strukturieren einer Siliziumschicht sowie dessen Verwendung zur Herstellung einer integrierten Halbleiterschaltung
DE102010003560B4 (de) Halbleiterbauelement mit einem Kondensator in einem Metallisierungssystem, der durch ein Hartmaskenstrukturierungsschema hergestellt ist
DE10345162B4 (de) Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist, insbesondere für eine Halbleiterspeicherzelle
DE102004004584A1 (de) Halbleiterspeicherzelle sowie zugehöriges Herstellungsverfahren
DE10348200A1 (de) Halbleitervorrichtung mit einem Kondensator und Verfahren zur Herstellung desselben
DE10347458A1 (de) Seitenwand-Abstandshalterstruktur für einen Selbstausrichtkontakt und Verfahren zur Herstellung derselben
DE10228547C1 (de) Verfahren zur Herstellung eines vergrabenen Strap-Kontakts in einer Speicherzelle
WO2002101814A2 (de) Verfahren zur bildung von kontaktlöchern zu einer vielzahl von kontaktregionen von in einem substrat integrierten bauelementen
DE10338252B4 (de) Bitleitung einer Halbleitervorrichtung mit einer nippelförmigen Abdeckschicht und Verfahren zur Herstellung derselben
DE10324585A1 (de) Verfahren zum Ausbilden einer Kontaktstruktur für ein vertikales Gate und Vertikalgatekontaktstruktur
DE102005024944B3 (de) Kontaktstruktur für einen Stack-DRAM-Speicherkondensator

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8364 No opposition during term of opposition
R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R082 Change of representative
R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee