-
Technisches Gebiet
-
Diese
Erfindung betrifft die Halbleiterfertigungstechnologie und betrifft
dabei diverse Verfahren zum Steuern von Eigenschaften und Merkmalen einer
Gateisolationsschicht auf der Grundlage elektrischer Testdaten und
betrifft ein System zum Ausführen
der Verfahren.
-
HINTERGRUND DER ERFINDUNG
-
Es
gibt ein ständiges
Bestreben in der Halbleiterindustrie, die Arbeitsgeschwindigkeit
integrierter Schaltungsbauelemente, beispielsweise von Mikroprozessoren,
Speicherbauelementen, und dergleichen, zu erhöhen. Dieses Bestreben wird
durch die Nachfrage von Verbrauchern für Computer und elektronische
Geräte
bestärkt,
die bei ständig
größeren Geschwindigkeiten
betrieben werden. Diese Nachfrage für eine erhöhte Geschwindigkeit führte zu
einer ständigen
Reduzierung der Größe von Halbleiterbauelementen,
beispielsweise von Transistoren. D. h., die Größen vieler Komponenten eines
typischen Feldeffekttransistors (FET), beispielsweise die Gatelänge, die
Tiefe der PN-Übergänge, die
Gateisolationsdicke, und dergleichen werden verringert. Wenn beispielsweise
alle anderen Bedingungen gleich bleiben, führt eine kleinere Kanallänge des
Transistors oder eine dünne
Gateisolationsschicht zu einer höheren
Transistorarbeitsgeschwindigkeit. Daher gibt es ein ständiges Bestreben,
die Größe oder
die Maße der
Komponenten eines typischen Transistors zu verringern, um damit
die Gesamtgeschwindigkeit des Transistors sowie integrierter Schaltungsbauelemente,
die derartige Transistoren enthalten, zu erhöhen.
-
Speicherbauelemente,
etwa löschbare
programmierbare Nur-Lesespeicher (EPROM's), elektrisch löschbare programmierbare Nur-Lesespeicher (EEPROM's) oder sektorenweise
löschbare
programmierbare Nur-Lesespeicher (FEPROM's) sind, wie der Name bereits sagt,
löschbar.
Derartige löschbare
Speicherzellen werden in einer Vielzahl unterschiedlicher Geräte, beispielsweise
digitale Mobiltelefone, Digitalkameras, LAN-Knoten, Karten für Notebook-Computer,
etc. verwendet. Eine Speicherzelle funktioniert so, dass elektrische Ladung
(die einen „Ein”-Zustand
repräsentiert)
in einem elektrisch isolierten schwebenden Gate gespeichert wird,
das in einen Transistor integriert ist. Diese gespeicherte Ladung
beeinflusst das Verhalten des Transistors, wodurch eine Art ermöglicht wird,
das Speicherelement auszulesen. Die Schaltgeschwindigkeit einer
derartigen Speicherzelle zum Übergehen
von einem „Ein”-Zustand
in einen „Aus”-Zustand
ist teilweise durch die Geschwindigkeit der Ladungsabgabe von dem
schwebenden Gate (d. h. die Löschgeschwindigkeit)
begrenzt. Da höhere
Löschgeschwindigkeiten
höhere
Schaltgeschwindigkeiten ergeben, werden Anstrengungen unternommen,
um die Löschgeschwindigkeiten
derartiger Speichereinrichtungen zu erhöhen, sowie die Gleichförmigkeit
des Löschens zwischen
den Speicherzellen zu verbessern.
-
Eine
Flash-Speicherzelle besteht typischerweise aus einem Source-Gebiet,
einem Drain-Gebiet,
einer Tunneloxidschicht, einem schwebenden Gate, einer Isolierschicht
aus Oxid, einer Schicht aus Siliziumnitrid, einer weiteren Schicht
aus Oxid und einem Steuergate, das über dem schwebenden Gate in einer
gestapelten Gatestruktur angeordnet ist. Das schwebende Gate, das
typischerweise aus polykristallinem Silizium (d. h. „Polysilizium”) aufgebaut
ist, ist elektrisch von dem darunter liegenden Halbleitersubstrat
mittels einer dünnen
Gateisolationsschicht getrennt, die typischerweise aus Siliziumoxid
hergestellt ist. Da Ladung über
die Gateisolationsschicht mittels des quantenmechanischen Tunneleffekts übertragen
wird, wird diese Gateisolationsschicht häufig auch als eine „Tunneloxid”-Schicht
bezeichnet. Derartige Tunneloxidschichten sind typischerweise ungefähr 100 Angstrom
dick. Die Eigenschaften der Tunneloxidschicht müssen gut gesteuert werden,
um die Fähigkeit
sicherzustellen, durch den Tunneleffekt die Zelle zu lesen und zu
beschreiben, während
ein Datenverlust durch Ladungsträgereinfang
oder Ladungsträgerleckage
vermieden wird. Das Steuergate ist über dem schwebenden Gate angeordnet
und ist elektrisch von dem schwebenden Gate durch eine Speicherdielektrikumsschicht,
etwa einen Oxid-Nitrid-Oxid-(ONO)Stapel, elektrisch getrennt.
-
Das
Speichern von Ladung in dem schwebenden Gate programmiert eine Speicherzelle.
Dies wird über
das Einführen
heißer
Elektronen erreicht, indem eine hohe positive Spannung (ungefähr 12 Volt)
an das Steuergate und eine hohe Drain-Source-Vorspannung (ungefähr 45 Volt)
angelegt wird. Es wird ein Inversionsgebiet zwischen dem Source
und dem Drain durch die Steuergatespannung gebildet, und Elektronen
werden von dem Source zu dem Drain mittels der Drainvorspannung
beschleunigt. Ein gewisser Anteil dieser Elektro nen erreicht ausreichend
hohe Energien, um die Tunneloxidbarrierenhöhe zu durchdringen und um das
schwebende Gate zu erreichen. Das schwebende Gate wird daher durch
Sammeln und Speichern dieser Elektronen programmiert, um damit einen „Ein”-Zustand
zu repräsentieren.
-
Die
in dem schwebenden Gate eingefangene negative Ladung macht den Kanal
positiver und somit weniger leitfähig. Als Folge davon ist die Schwellwert-
bzw. Einsetzspannung für
eine geladene Zelle größer als
für eine
ungeladene Zelle. Folglich wird für eine vorgegebene, an das
Steuergate angelegte Spannung die nicht flüchtige Speicherzelle leiten,
wenn das schwebende Gate keine Ladung gespeichert hat, und wird
nicht leiten, wenn das schwebende Gate Ladung gespeichert hat. Daher
wird ein logisch tiefer Pegel oder hoher Pegel von der nicht flüchtigen
Speicherzelle bereitgestellt auf der Grundlage, ob die Zelle bei
einer vorgegebenen Schwellwertspannung leitet oder nicht.
-
Um
von dem schwebenden Gate Ladung abzuziehen, wird die nicht flüchtige Speicherzelle
mit ultraviolettem Licht bestrahlt. Das ultraviolette Licht verleiht
den gespeicherten Elektronen auf dem schwebenden Gate ausreichend
hohe Zusatzenergie, um die Barriere der Tunneloxidschicht zu durchlaufen.
Jedoch ist dies ein relativ zeitaufwendiger Vorgang. Um die zum
Vollenden dieses Prozesses erforderliche Zeit zu verringern, kann
die Temperatur nicht flüchtiger
Speicherarrays während
des Löschens
erhöht
werden, um die durch das ultraviolette erhaltene Energie weiter
zu erhöhen.
Die Anwendung erhöhter
Temperaturen führt
jedoch zu einem erhöhten
Auftreten von Brüchen
der relativ dünnen Scheiben,
auf denen die nicht flüchtigen
Speicherarrays hergestellt sind.
-
Flash-Speicherbauelement
sind eine Art eines EEPROM's
(elektrisch löschbare
programmierbare Nur-Lesespeicher). Der Begriff „Flash bzw. Blitz” bezeichnet
die Fähigkeit
des Speichers, in Blöcken gelöscht zu
werden. Wie in anderen nicht flüchtigen Speicherbauelementen
speichern Flash-Speicherbauelemente typischerweise elektrische Ladungen, die
Daten repräsentieren,
in Transistoren mit einem schwebenden Gate oder einem Ladungsträgereinfangdielektrikum.
Die gespeicherten Ladungen beeinflussen die Schwellwertspannung
der Transistoren. Beispielsweise führt in einem N-Kanaltransistor mit
schwebenden Gate eine Ansammlung von Elektronen in der schwebenden
Gateelektrode zu einer Erhöhung
der Schwellwertspannung des Transistors. Das Vorhandensein oder
das Fehlen der gespeicherten Ladung kann bestimmt werden, indem
ein Strom zwischen einem Sour ce-Gebiet und einem Drain-Gebiet des
Transistors fließt,
wenn geeignete Spannungen an das Steuergate, das Source und das
Drain angelegt werden.
-
Aus
dem vorhergehenden sollte verständlich sein,
dass das Herstellen einer Gateisolationsschicht und das Steuern
ihrer Eigenschaften ein sehr wichtiger Aspekt der Halbleiterherstellung
ist, etwa der Herstellung von Transistoren und Speicherbauelementen.
Es besteht daher ein Bedarf für
Verfahren und Systeme, die Herstellern bei der Herstellung von Gateisolationsschichten
mit den gewünschten
Qualitäten
und Eigenschaften helfen.
-
US 6 133 746 A offenbart
ein Verfahren zum Ermitteln der erforderlichen Dicke von Gateoxiden von
FETs mittels Durchbruchspannungstests.
US 6384 448 B1 beschreibt
den Einfluss der Gateoxiddicke auf die Eigenschaften von Speichern.
-
Die
vorliegende Erfindung richtet sich an ein Verfahren das einige oder
alle der zuvor genannten Probleme lösen oder zumindest reduzieren
kann.
-
ÜBERBLICK ÜBER DIE
ERFINDUNG
-
Die
vorliegende Erfindung löst
dieses Problem mit einem Verfahren gemäß Anspruch 1.
-
KURZE BESCHREIBUNG DER ZEICHNUNGEN
-
Die
Erfindung kann mit Bezugnahme auf die folgende Beschreibung im Zusammenhang
mit den begleitenden Zeichnungen verstanden werden, in denen gleiche
Bezugszeichen, gleiche Elemente bezeichnen, und in denen:
-
1 eine
Querschnittsansicht eines Teils einer anschaulichen konventionellen
Speicherzelle ist;
-
2 eine
Querschnittsansicht eines Teils eines konventionellen Transistors
ist; und
-
3 eine
schematische Ansicht einer anschaulichen Ausführungsform eines Systems ist,
das verwendet werden kann, um eine oder mehrere der diversen erfindungsgemäßen Verfahren,
wie sie hierin beschrieben sind, zu praktizieren.
-
ART BZW. ARTEN ZUM AUSFÜHREN DER
ERFINDUNG
-
Im
Folgenden sind anschauliche Ausführungsformen
der Erfindung beschrieben.
-
Die
vorliegende Erfindung wird nun mit Bezug zu den begleitenden Zeichnungen
beschrieben. Obwohl die diversen Strukturen und dotierten Gebiete
des Halbleiterbauelements in den Zeichnungen als sehr präzise, scharfe
Konfigurationen und Profile dargestellt sind, weiß der Fachmann,
dass in Wirklichkeit diese Gebiete und Strukturen nicht so präzise sind,
wie sie in den Zeichnungen angegeben sind. Des weiteren sind die
relativen Größen der
diversen Merkmale und Implantationsgebiete, die in den Zeichnungen
gezeigt sind, übertrieben
oder verkleinert im Vergleich zur Größe jener Merkmale oder Gebiete
auf hergestellten Bauelementen gezeigt. Dennoch sind die beigefügten Zeichnungen
eingeschlossen, um anschauliche Beispiele der vorliegenden Erfindung
zu beschreiben und zu erläutern.
-
Im
Allgemeinen stellt die vorliegende Erfindung auf diverse Verfahren
zum Steuern von Eigenschaften und Merkmalen einer Gateisolationsschicht auf
der Grundlage von elektrischen Testdaten und auf ein System zum
Ausführen
dieser Verfahren ab. Wie der Fachmann beim vollständigen Studium
der vorliegenden Anmeldung leicht erkennt, kann die vorliegende
Erfindung in Verbindung mit der Herstellung von Gateisolationsschichten
in einer Vielzahl unterschiedlicher Arten von Halbleiterbauelementen,
etwa Speicherbauelementen und Transistoren, angewendet werden. Daher
sollte die vorliegende Erfindung nicht als auf die speziellen offenbarten
Ausführungsformen
eingeschränkt
betrachtet werden, sofern derartige Einschränkungen nicht deutlich in den
angefügten
Patentansprüchen
ausgedrückt
sind. Nur zum Zwecke des Erläuterns
wird die vorliegende Erfindung im Zusammenhang mit der Herstellung
einer Gateisolationsschicht für
eine Speicherzelle dargelegt.
-
1 ist
eine Querschnittsansicht eines Teils einer anschaulichen Speicherzelle 10,
die in Verbindung mit einer anschaulichen Ausführungsform der vorliegenden
Erfindung verwendet werden kann. Wie darin gezeigt ist, ist die
Speicherzelle 10 über
einem halbleitenden Substrat 12 zwischen flachen Grabenisolationsgebieten 14,
die in dem Substrat 12 ausge bildet sind, hergestellt. Die
Speicherzelle 10 weist im Allgemeinen einen Schichtstapel 11 auf, der
aus mehreren Materialschichten aufgebaut ist. In einer speziellen
anschaulichen Ausführungsform weist
der Schichtstapel 11 eine Gateisolationsschicht 16,
die manchmal aus „Tunneloxidschicht” bezeichnet
wird, ein schwebendes Gate 18, eine Zwischenisolierschicht 20 (typischerweise
aus einer Schicht aus Oxid 20a, eine Schicht aus Nitrid 20b und
einer Schicht aus Oxid 20c aufgebaut) (ein sogenannter ONO-Stapel),
und ein Steuergate 22 auf. Die Zwischenisolierschicht 20 wird
manchmal auch als eine „Interpoly”-Isolierschicht
bezeichnet. Die Speicherzelle 10 umfasst ferner Seitenwandabstandshalter 24,
ein Sourcegebiet 26a, ein Draingebiet 26b und eine
Deckisolierschicht 30, die beispielsweise aus Siliziumnitrid
aufgebaut ist. Obwohl dies in 1 nicht gezeigt
ist, können
eine oder mehrere dielektrische Schichten (nicht gezeigt) über der
Deckisolierschicht 30 ausgebildet sein. Danach können mehrere
leitende Kontakte (nicht gezeigt) in der dielektrischen Schicht
bzw. Schichten gebildet werden, die eine elektrische Verbindung
zu diversen Komponenten der Speicherzelle 10 herstellen.
Weitere Strukturen können
ebenso vorgesehen sein, um die Herstellung der Speicherzelle 10 abzuschließen. Jedoch
sind derartige Strukturen in den Zeichnungen nicht dargestellt oder
hierin erläutert,
um die vorliegende Erfindung nicht unnötig zu verdunkeln.
-
Ein
typisches Speicherbauelement, beispielsweise ein Flash-Speicherprodukt,
kann Millionen der Speicherzellen 10 beinhalten, die in
Reihen und Spalten angeordnet sind. Lese/Schreib-Operationen können einzelnen
Speicherzellen 10 oder an einer Ansammlung aus Speicherzellen
ausgeführt
werden, indem auf die Zellen auf der Grundlage der Reihen- und Spaltenposition
der Zellen 10 zugegriffen wird. Derartige Zugriffstechniken
sind dem Fachmann gut bekannt und diese werden daher nicht weiter
detailliert hierin beschrieben.
-
Die
anschauliche Speicherzelle 10, die in 1 gezeigt
ist, kann mittels einer Vielzahl bekannter Techniken hergestellt
werden, und die diversen Komponenten können durch eine Reihe bekannter Verfahren
gebildet werden. Beispielsweise kann die Gateisolationsschicht 16 aus
einer thermisch gewachsenen Schicht aus Siliziumdioxid aufgebaut sein.
Das schwebende Gate 18 und das Steuergate 22 können aus
Polysilizium dotierter oder undotierter Form aufgebaut sein. Die
Seitenwandabstandshalter 24 können aus einer Vielzahl aus
Materialien, beispielsweise Siliziumdioxid, Siliziumnitrid, etc.
aufgebaut sein. Es sollte klar sein, dass weitere Schichten aus
Material auf einer typischen Speicherzelle gebildet werden können, obwohl
derartige Schichten in 1 nicht gezeigt sind. Beispielsweise kann
eine unten liegende antireflektierende Beschichtung (nicht gezeigt)
oder eine weitere Materialschicht (nicht gezeigt) über der
oberen Fläche 23 des
Steuergates 22 ausgebildet sein.
-
2 ist
eine Querschnittsansicht eines anschaulichen konventionellen Transistors 32.
Wie darin gezeigt ist, umfasst der Transistor 32 die Gateisolationsschicht 16,
eine Gateelektrode 33, Seitenwandabstandshalter 24 und
Source/Drain-Gebiete 34. Der Transistor ist in dem Substrat 12 zwischen Isolationsgebieten 14 gebildet.
-
Die
vorliegende Erfindung kann in Verbindung mit der Herstellung von
Gateisolationsschichten 16 für eine Vielzahl unterschiedlicher
Arten an Halbleiterbauelementen, etwa Speicherbauelementen, Transistoren,
Mikroprozessoren, anwendungsspezifische integrierte Schaltungen,
etc. eingesetzt werden. Die physikalischen Eigenschaften der Gateisolationsschicht 16,
etwa die Dicke, können
von der speziellen Anwendung abhängen.
Des weiteren kann die Gateisolationsschicht 16 aus einer
Vielzahl unterschiedlicher Materialien in Abhängigkeit der Anwendung aufgebaut
sein, beispielsweise Siliziumdioxid und Siliziumnitrid. Die Gateisolationsschicht 16 kann durch
eine Vielzahl von Prozessen hergestellt werden, etwa einen thermischen
Aufwachsprozess, einen Abscheideprozess, etc. Selbstverständlich können die
elektrischen und physikalischen Eigenschaften der Gateisolationsschichten 16 von
der Art des Produkts, das hergestellt wird und dessen beabsichtigte
Anwendung, variieren. Daher sollten die anschaulichen Ausführungsformen
der Gateisolationsschicht 16, wie sie hierin beschrieben
und erläutert ist,
sowie die Art, in der derartige Schichten hergestellt werden, nicht
als eine Einschränkung
der vorliegenden Erfindung betrachtet werden, sofern derartige Einschränkungen
nicht deutlich in den angefügten Patentansprüchen zum
Ausdruck kommen.
-
In
einem Aspekt richtet sich die vorliegende Erfindung an das Steuern
einer oder mehrerer Eigenschaften der isolierenden Schicht 16 auf
der Grundlage diverser elektrischer Testdaten. 3 ist
eine schematische Darstellung eines anschaulichen Systems 40,
das gemäß einer
Ausführungsform
der vorliegenden Erfindung verwendet werden kann. Wie darin gezeigt
ist, kann die elektrische Testanlage 42 verwendet werden,
um elektrische Testdaten 46 für ein oder mehrere Halbleiterbauelemente 44,
etwa Speicherbauelemente oder Transistoren, zu gewinnen und diese
elektrischen Testdaten werden verwendet, um eine oder mehrere Eigenschaften
oder Parameter der Gateisolationsschichten 16, die auf nachfol genden
Bauelementen zu bilden sind, zu steuern. Lediglich als Beispiel
sei angefügt,
dass das Halbleiterbauelement 44 in 3 so dargestellt
ist, dass es eine Vielzahl von Gatestapeln 11 aufweist, die
darüber
ausgebildet sind. Beispielsweise können, wie in 3 gezeigt
ist, die elektrischen Testdaten 46 einer Steuerung 48 zur
Verfügung
gestellt werden. Die Steuerung 48 kann wiederum einen oder
mehrere Parameter der Prozessanlagen 50, die zur Herstellung
der Gateisolationsschichten 16 auf nachfolgenden Bauelementen,
beispielsweise Transistoren, Speicherzellen, etc. eingesetzt werden,
bestimmen, steuern oder einstellen. In der in 3 dargestellten anschaulichen
Ausführungsform
sind die Prozessanlagen 50 anschaulich als ein Ofen 50a und
eine Abscheideanlage 50b gezeigt. Die Arten der Prozessanlagen 50,
die zu steuern sind, kann in Abhängigkeit der
speziellen Anwendung variieren und abhängen von beispielsweise der
gewünschten
Eigenschaft und/oder den Materialien der Gateisolationsschicht 16.
Die Prozessanlagen 15 können
Einzelanlagen oder Anlagen mit mehreren Prozesskammern sein.
-
Die
elektrische Testanlage 42 kann eine beliebige Art einer
Anlage sein, die in der Lage ist, den hierin beschriebenen elektrischen
Test auszuführen. Ferner
muss die elektrische Testanlage 42 nicht notwendigerweise
eine einzelne Anlage sein, da mehrere Komponenten der elektrischen
Testanlage 42 eingesetzt werden können, um den elektrischen Test
an dem Halbleiterbauelement 44 durchzuführen. Beispielsweise kann eine
derartige elektrische Testanlage 42 beispielsweise Vierpunktsonden
aufweisen.
-
Die
elektrische Testanlage 42 kann verwendet werden, um die
elektrischen Testdaten 46 hinsichtlich einer Vielzahl elektrischer
Eigenschaften des Halbleiterbauelements 44 zu sammeln.
Z. B. kann die elektrische Testanlage 42 eingesetzt werden,
um Daten hinsichtlich der Durchbruchspannung (BV), der Schwellwertspannung
(VT), der Ladungs-zu-Einriss-Eigenschaften (QDTR),
der Zustandsladung (Qs), der Grenzflächenladung
(QIT), der eingefangenen Ladung (QAT), der Oberflächenladung (QSS),
der Programmierzuykluszeit und/oder der Löschzykluszeit zu sammeln. In
einigen Fällen
können
mehrere der diversen elektrischen Eigenschaften, die zuvor genannt
sind, in eine oder mehrere Maßzahlen
kombiniert werden, beispielsweise eine Zuverlässigkeitsmaßzahl auf Scheibenebene, die
repräsentativ
ist für
die elektrischen Testdaten 46 für eine einzelne Scheibe oder
mehrere Scheiben. Ferner kann eine derartige Ansammlung elektrischer Testdaten 46 gemittelt
oder anderweitig statistisch manipuliert werden, bevor eine Steuerungsaktivität auf der
Grundlage der elektrischen Testdaten 46 ausgeübt wird.
Das elektrische Testen kann ausgeführt wer den, wenn die Scheiben
prozessiert werden, d. h. durch linieninterne Messungen, oder kann
am Ende der Fertigungslinie nach Abschluss der Herstellung durchgeführt werden.
Auf der Grundlage der elektrischen Testdaten 46 kann die
Steuerung 48 einen oder mehrerer Parameter einer Prozessoperation, die
in mindestens einer der Prozessanlagen 50 auszuführen ist,
die zur Herstellung von Isolationsschichten 16 auf nachfolgend
gebildeten Halbleiterbauelementen 44 verwendet wird, bestimmen,
steuern oder einstellen. Beispielsweise können derartige Prozessoperationen,
ohne einschränkend
zu sein, Abscheideprozesse (beispielsweise PECVD, CVD, LPCVD) oder
einen thermischen Wachstumsprozess mit einschließen. Die Parameter eines derartigen
Prozesses, die bestimmt, gesteuert oder eingestellt werden, enthalten,
ohne einschränkend
zu sein, die Temperatur, den Druck, die Dauer, die Prozessgaszusammensetzung
oder die Durchflussrate, die Prozessflüssigkeitszusammensetzung der
die Durchflussrate, Leistungspegel, etc.
-
Es
sei lediglich beispielhaft angefügt,
dass die elektrischen Testdaten 46 anzeigen können, dass die
Durchbruchspannung oder die Ladungs-zu-Einriss-Maßzahl unterhalb
akzeptabler Werte liegt. In dieser Situation kann die Steuerung 48 so
wirken, dass ein oder mehrere Parameter der Prozessoperationen,
die zur Herstellung von Gateisolationsschichten 16 auf
nachfolgenden Bauelementen auszuführen sind, gesteuert oder eingestellt
werden. Beispielsweise kann in einer derartigen Situation die Steuerung 48 so
wirken, dass die Dauer eines in dem Ofen 50a ausgeführten thermischen
Wachstumsprozesses, der zur Herstellung von Gateisolationsschichten 16 nach
nachfolgend gebildeten Bauelementen ausgeführt wird, vergrößert wird,
um damit die Dicke der Gateisolationsschicht 16 im Vergleich zu
vorhergehend hergestellten Gateisolationsschichten 16 zu
vergrößern. Andere
Prozessvariablen, die gesteuert werden können, enthalten, ohne einschränkend zu
sein, die Temperatur, die Prozessgasdurchflussraten, Drücke, etc.
Danach werden Prozessoperationen in den Prozessanlagen 50 ausgeführt, wobei
die bestimmten oder eingestellten Parameter verwendet werden, um
die Gateisolationsschichten 16 auf weiteren Halbleiterbauelementen
zu bilden.
-
Als
ein weiteres Beispiel sei angeführt,
dass, wenn die elektrischen Testdaten anzeigen, dass die Dauer des
Programmierzyklus für
ein Speicherbauelement oder eine Zelle zu lang ist oder zulässige Spezifizierungen überschreitet,
die Dicke der Gateisolationsschicht auf einem nachfolgend hergestellten Speicherbauelement
verringert werden kann, um damit die Programmierzykluszeit in den
nachfolgend hergestellten Bauelementen zu verringern.
-
Wenn
in ähnlicher
Weise die Dauer des Löschzyklus
für eine
Speicherzelle oder für
ein Speicherbauelement als zu lang erkannt wird, kann sodann die
Dicke der Gateisolationsschicht auf nachfolgend hergestellten Speicherbauelementen
reduziert werden, um damit die Löschzykluszeit
für die später hergestellten
Speicherzellen zu reduzieren. Die vorliegende Erfindung kann auch
in Situationen eingesetzt werden, in denen es wünschenswert ist, die Dicke
der Gateisolationsschicht zu erhöhen,
falls derartige Situationen auftreten. Auf der Grundlage der bestimmten
Zeitdauern für
den Programmierzyklus oder den Löschzyklus
können
diverse Einstellungen an den Prozessparametern durchgeführt werden,
die bei der Herstellung der Gateisolationsschichten auf nachfolgend
gebildeten Speicherzellen angewendet werden, um die gewünschten
Einstellungen in der Dicke der Gateisolationsschicht zu erreichen.
-
Durch
Ausführen
einer oder mehrerer Prozesseinstellungen auf der Grundlage der elektrischen
Testdaten 46 können
die Halbleiterbauelemente, beispielsweise Speicherbauelemente, Transistoren,
etc., so hergestellt werden, dass nach Beendigung des Herstellens
diese tendenziell die gewünschten
elektrischen Leistungseigenschaften aufweisen. Da ferner die Eigenschaften
der Gateisolationsschicht 16 auf der Grundlage elektrischer
Testdaten gesteuert werden, kann eine höhere Wahrscheinlichkeit, dass
fertiggestellte Bauelemente die Kriterien erfüllen, die für den Endabnehmer des Produkts wichtig
sind, d. h. kürzere
Löschzyklenzeiten,
erreicht werden.
-
In
der dargestellten Ausführungsform
ist die Steuerung 48 ein Computer, der mit Software programmiert
ist, um die hierin beschriebenen Funktionen einzurichten. Ferner
können
die für
die Steuerung 48 beschriebenen Funktionen durch eine oder mehrere
Steuerungen ausgeführt
werden, die über eine
Halbleiterfertigungsstätte
verteilt sind. Beispielsweise kann die Steuerung 48 eine
Steuerung sein, die auf Fabrikebene operiert, und die verwendet
wird, um Prozessoperationen in der gesamten Halbleiterfertigungsstätte oder
einem Teil davon zu steuern. Alternativ kann die Steuerung 48 ein
Computer mit geringem Rang sein, der lediglich Teile oder Zellen
der Fertigungsstätte
steuert. Des weiteren kann die Steuerung 48 ein Einzelgerät sein oder
es kann in einer oder mehreren der Prozessanlagen 50 installiert sein.
Wie jedoch der Fachmann erkennt, kann auch eine Hardwaresteuerung
(nicht gezeigt) verwendet werden, die gestaltet ist, die speziellen
Funktionen zu verwirklichen.
-
Ein
beispielhaftes Softwaresystem, das in der Lage ist, einige der Funktionen
der Steuerung 48 in der beschriebenen Weise auszuführen, ist
das Katalyst-System, das von KLA Tencor, Inc., angeboten wird. Das
Katalyst-System verwendet Technologien, die mit der computerintegrierten
Herstellungs-(CIM)Plattform von dem Institut für Halbleiteranlagen und Materialien
(SEMI) kompatibel sind, und beruht auf der Plattform für fortschrittliche
Prozesssteuerung (APC). CIM-Spezifikationen (SEMI E81-0699 – vorläufige Spezifizierung
für CIM-Plattform-Vergleichsarchitektur)
und APC (SEMI E93-0999 – vorläufige Spezifizie rung
für CIM-Plattform
und fortschrittliche Prozesssteuerungskomponenten) sind öffentlich
von SEMI erhältlich.
-
Die
vorliegende Erfindung richtet sich im Allgemeinen an diverse Verfahren
zum Steuern von Eigenschaften und Merkmalen einer Gateisolationsschicht
auf der Grundlage elektrischer Testdaten, und betrifft ein System
zum Ausführen
dieser Verfahren. In einer anschaulichen Ausführungsform umfasst das Verfahren
das Ausführen
mindestens eines elektrischen Tests an mindestens einem Halbleiterbauelement,
Bestimmen mindestens eines Parameters mindestens einer Prozessoperation,
die zur Herstellung mindestens einer Gateisolationsschicht in einem
nachfolgend hergestellten Halbleiterbauelement auszuführen ist,
auf der Grundlage elektrischer Testdaten, die von dem elektrischen
Test gewonnen werden, und Ausführen
mindestens einer Prozessoperation, die den bestimmten Parameter
enthält,
um die Gateisolationsschicht herzustellen. In einigen Ausführungsformen
ist das Halbleiterbauelement ein Speicherbauelement, etwa ein Flash-Speicherprodukt.
In anderen Ausführungsformen
ist das Halbleiterbauelement ein Transistor. Die Gateisolationsschicht
kann durch eine Vielzahl von Prozessen, etwa einen thermischen Wachstumsprozess
oder einen Abscheideprozess hergestellt werden.