DE112004001441B4 - Verfahren zur Herstellung Asymmetrischer Seitenwand-Abstandshalter eines Halbleiterbauelements - Google Patents

Verfahren zur Herstellung Asymmetrischer Seitenwand-Abstandshalter eines Halbleiterbauelements Download PDF

Info

Publication number
DE112004001441B4
DE112004001441B4 DE112004001441T DE112004001441T DE112004001441B4 DE 112004001441 B4 DE112004001441 B4 DE 112004001441B4 DE 112004001441 T DE112004001441 T DE 112004001441T DE 112004001441 T DE112004001441 T DE 112004001441T DE 112004001441 B4 DE112004001441 B4 DE 112004001441B4
Authority
DE
Germany
Prior art keywords
gate structure
sidewall layer
der
sidewall
item
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE112004001441T
Other languages
English (en)
Other versions
DE112004001441T5 (de
Inventor
Mark B. Austin Fuselier
Edward E. Austin Ehrichs
Doug S. Austin Ray
Chad Weintraub
James F. Austin Buller
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of DE112004001441T5 publication Critical patent/DE112004001441T5/de
Application granted granted Critical
Publication of DE112004001441B4 publication Critical patent/DE112004001441B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H01L21/823425—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures manufacturing common source or drain regions between a plurality of conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H01L29/6678—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates on sapphire substrates, e.g. SOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • H01L29/78657—SOS transistors

Abstract

Verfahren zur Herstellung eines Halbleiterbauelements mit:
Bilden einer ersten Gatestruktur (15; 45) mit einer ersten, in eine ersten Richtung weisenden Seite und einer zweiten, in eine zweite Richtung weisenden Seite, wobei die erste Seite und die zweite Seite parallel zueinander sind und wobei die erste Richtung entgegengesetzt zu der zweiten Richtung angeordnet ist;
Bilden einer Seitenwandschicht (10), die über der ersten Gatestruktur (15; 45) liegt, wobei die Seitenwandschicht (10) einen ersten Seitenwandschichtbereich (7; 47) über der ersten Seite und einen zweiten Seitenwandschichtbereich (3; 43) über der zweiten Seite aufweist; und
Beaufschlagen des ersten Seitenwandschichtbereichs (7; 47) mit einer Ionendosis, die von einem Ionenstrahl bereitgestellt wird, während der zweite Seitenwandschichtbereich nicht mit der Ionendosis beaufschlagt wird; und
Orientieren einer horizontalen Fläche der Gatestruktur derart, dass ein nicht senkrechter Einfallswinkel zwischen einer Richtung des Ionenstrahls und der horizontalen Fläche der Gatestruktur gebildet wird.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft im Allgemeinen einen Halbleiterfertigungsprozess und betrifft insbesondere ein Verfahren zur Herstellung von Abstandshaltern in einem Halbleiterfertigungsprozess.
  • HINTERGRUND DER ERFINDUNG
  • Asymmetrische Abstandshalter werden während der Halbleiterbauteilfertigung für diverse Funktionen eingesetzt. Wenn beispielsweise unterschiedliche Abstände für diverse Dotiererfordernisse von Source- und Drain-Bereichen in der Nähe einer Gatestruktur erforderlich sind, werden häufig asymmetrische Abstandshalter eingesetzt, um diesen Abstand einzuhalten.
  • In der US 6 344 396 B1 wird ein Verfahren zur Herstellung eines Halbleiterbauteils offenbart, in dem eine Gatestruktur mit Seitenwandabstandshaltern vor der bezüglich der Gateelektrode beidseitigen Beaufschlagung mit einer Ionendosis eine nur einseitige Beaufschlagung mit einer anderen Ionendosis erfährt, wobei insbesondere Seitenwandabstandshalter nur auf einer Seite der Gateelektrode die einseitige Beaufschlagung erfahren.
  • Eine häufig eingesetzte Technik zur Herstellung asymmetrischer Abstandshalter beruht auf der Verwendung mehrerer Gatestrukturseitenwandisolationsschichten und mehrere Implantation mit zahlreichen Photolackmaskierungs- und Ätzprozessen, um den gewünschten Abstand zu erzeugen. Dieses Verfahren ist zeitaufwendig und die vielen Maskierungs- und Ätzschritte tragen zu erhöhten Herstellungskosten bei.
  • Daher besteht ein Bedarf für ein Verfahren, in welchem diese Probleme beseitigt sind.
  • BESCHREIBUNG DER ZEICHNUNGEN
  • Anzumerken ist, dass zur einfacheren und klareren Darstellung Elemente in den Figuren nicht maßstabsgemäß gezeigt sind. Beispielsweise sind die Abmessungen einiger der Elemente im Verhältnis zu anderen Elementen der besseren Darstellung übertrieben gezeigt. Weitere Vorteile, Merkmale und Eigenschaften der vorliegenden Offenbarung, sowie Verfahren, Anwendung und Funktion von Strukturelementen und die Kombination von Teilen und Vorteile bei der Herstellung werden bei Betrachtung der folgenden Beschreibung und der Ansprüche mit Bezug zu den begleitenden Zeichnungen offenkundig, wobei diese einen Teil der Anmeldung bilden und wobei gleiche Bezugszeichen entsprechende Komponenten in den diversen Figuren bezeichnen, und wobei:
  • 1 bis 10 Halbleiterbauteilfertigungsprozessschritte im Querschnitt gemäß mindestens einer Ausführungsform der vorliegenden Erfindung darstellen.
  • BESTE ART BZW. ARTEN ZUM AUSFÜHREN DER ERFINDUNG
  • Die vorliegende Erfindung stellt ein Verfahren für die Herstellung asymmetrischer Abstandshalter bereit, das zur Integration in einem Fertigungsprozess von Halbleiterbauelementen in einer integrierten Schaltung geeignet ist, wobei das Verfahren die Schritte umfasst
    Bilden einer ersten Gatestruktur mit einer ersten, in eine ersten Richtung weisenden Seite und einer zweiten, in eine zweite Richtung weisenden Seite, wobei die erste Seite und die zweite Seite parallel zueinander sind und wobei die erste Richtung entgegengesetzt zu der zweiten Richtung angeordnet ist;
    Bilden einer Seitenwandschicht, die über der ersten Gatestruktur liegt, wobei die Seitenwandschicht einen ersten Seitenwandschichtbereich über der ersten Seite und einen zweiten Seitenwandschichtbereich über der zweiten Seite aufweist; und
    Beaufschlagen des ersten Seitenwandschichtbereichs mit einer Ionendosis, die von einem Ionenstrahl bereitgestellt wird, während der zweite Seitenwandschichtbereich nicht mit der Ionendosis beaufschlagt wird; und
    Orientieren einer horizontalen Fläche der Gatestruktur derart, dass ein nicht senkrechter Einfallswinkel zwischen einer Richtung eines Ionenstrahls und der horizontalen Fläche der Gatestruktur gebildet wird.
  • Weitere Ausführungsformen werden in den angehängten abhängigen Ansprüchen beansprucht.
  • 1 bis 8 zeigen im Querschnitt Prozesse zur Halbleiterbauteilfertigung gemäß Ausführungsformen der vorliegenden Erfindung. In der Fertigungsphase, die in 1 gezeigt ist, ist eine Gatestruktur 15 und eine Seitenwandschicht 10 über dem Substrat 12 ausgebildet. Die Gatstruktur 15 kann diverse Schichten und/oder Komponenten aufweisen, etwa eine Gateoxidschicht. Das Halbleitersubstrat 12 kann ein monokristallines Siliziumsubstrat sein. Alternativ kann das Substrat 12 auch ein Galliumarsenid-Substrat, ein Silizium-auf-Isolator-Substrat, ein Silizium-auf-Saphier-Substrat oder dergleichen sein. Die Gatestruktur 15 ist im Wesentlichen polykristallin oder weist amorphes Silizium mit einer Breite auf, die entsprechend der Anwendung und/oder den Prozessen variieren kann. Die Seitenwandschicht 10 kann einen Schichtstapel aufweisen, der Siliziumoxid, SiO2, eine Nitridschicht, etwa Siliziumnitrid oder SiON aufweisen kann, und kann durch Abscheideverfahren gebildet werden, die im Stand der Technik bekannt sind, beispielsweise PECVD, LPCVD und dergleichen. Die Dicke der Seitenwandschicht 10 liegt typischerweise in einem Bereich von 80 bis 250 Angstrom, kann jedoch in Abhängigkeit der Prozesstechnologie variieren. Während eines späteren Zeitpunkts des Fertigungsprozesses dienen Bereiche der Seitenwandschicht 10 als Seitenwandabstandselemente der Gatestruktur 15 während der Implantation für die Source/Drain-(S/D)Erweiterungen.
  • 2 zeigt im Querschnitt einen Bereich 100 des Halbleiterbauelements aus 1 im Anschluss an die Herstellung einer Strahlblockierstruktur 11, die eine Photolackstruktur 11 sein kann. Die Lage der Photolackstruktur 11 wird während der Entwurfsphase (vor der Herstellung) festgelegt, wenn festgelegt wird, welche Gatestrukturen asymmetrische Seitenwände erfordern. D. h., es wird bestimmt, welche Bauelemente vor einem Ionenbeschuss abgeschirmt werden sollen und die Lage der Photolackstrukturen, etwa der Photolackstruktur 11, werden entsprechend festgelegt. Wenn beispielsweise symmetrische Seitenwände gewünscht sind, können „abschirmende” Photolackstrukturen an jeder Seite der Gatestruktur 15 angeordnet werden, wie in 5 gezeigt ist. Alternativ können symmetrische Seitenwände geschaffen werden, indem eine Photolackmaske angewendet wird, die vollständig über der Gatestruktur 15 (nicht gezeigt) liegt, wie dies in der konventionellen Bearbeitung der Fall ist. Ferner besteht auch die Möglichkeit, keine Seite der Gatestruktur 15 abzuschirmen, woraus sich symmetrische dünne Seitenwände ergeben. Kombinationen der konventionellen Verfahren und des vorliegenden Verfahrens können ebenso bei Bedarf angewendet werden.
  • Nach dem Abscheiden und der Entwicklung der Photolackstruktur 11 wird der Bereich 100 einer Bestrahlung mittels Ionen 13 und 17 aus 2 ausgesetzt. Während der Bestrahlung ist ein Seitenwandbereich 3 der Seitenwandschicht 10 so orientiert, dass er einen nicht senkrechten Neigungswinkel zwischen der Bahn des Ionenstrahls 13 und einer Oberfläche des Seitenwandbereichs 3 oder zwischen dem Ionenstrahl 17 und einem Seitenwandbereich 7 bildet. In einer Ausführungsform besitzt der nicht senkrechte Neigungswinkel einen Einfallswinkel, der durch die Strahlrichtung des Ionenstrahls 13 und 17 und die Oberfläche des Seitenwandbereichs 3 oder des Seitenwandbereichs 7 gebildet ist, der in einem Bereich von 7 Grad bis 45 Grad liegt. Die Auswahl des nicht senkrechten Neigungswinkels beruht auf der Dicke der Seitenwandschicht (Schichtstapel 10) und der Höhe der Gatestrutkur 15 sowie auf der Höhe der Photolackstruktur 11. Es sollte beachtet werden, dass die Bestrahlung mittels des Ionenstrahls 13 und des Ionenstrahls 17 typischerweise unter Anwendung der gleichen Ionenstrahlanlage zu speziellen Zeiten stattfindet, d. h. der Ionenstrahl 13 besitzt identische Eigenschaften zu dem Ionenstrahl 17, da diese den gleichen Ionenstrahl darstellen, lediglich die Orientierung/der Neigungswinkel des Bereichs 100 ändert sich während der Ionenbestrahlung und/oder Implantation.
  • Der auf diese Weise zugeführte Ionenstrahl 13, 17 liegt im Bereich von 1012 bis 1015 cm–2. In einer Ausführungsform enthält der Ionenstrahl 13, 17 eine Gattung eines Elements mit einer Atomzahl, die größer als 9 ist, beispielsweise Germanium (Ge) oder Silizium (Si).
  • Wie in 2 zu erkennen ist, sorgt die Photolackstruktur 11 für eine Abschirmung des Ionenstrahls 13 am Seitenwandbereich 3, während der Seitenwandbereich 7, der die gegenüberliegende Seitenwand zu dem Seitenwandbereich 3 ist, keine entsprechende abschirmende Struktur in Bezug auf den Ionenstrahl 17 aufweist, und damit der „vollen Stärke” des Ionenstrahls 17 ausgesetzt ist. Dies erzeugt Strahlungsschäden an dem Seitenwandbereich 7. Diese Strahlenschäden modifizieren die Eigenschaften des Seitenwandbereichs 7 so, dass während des Ätzprozesses, der sich an den Ionenbeschuss anschließt, der Seitenwandbereich 7 mit einer höheren Abtragsrate geätzt wird als der abgeschirmte Seitenwandbereich 3, wie in 3 zu sehen ist.
  • 3 zeigt im Querschnitt den Bereich 100 des Halbleiterbauelements aus 2 nach dem Entfernen des Photolacks und nach der Herstellung der Source/Drain-Erweiterung. Typischerweise ist der Ätzprozess, der zum Bilden der Seitenwände 27 und 23 verwendet wird, ein anisotroper Trockenätzprozess mit einer Chemie aus C4/CHF3/Ar mit einem reaktiven Ionenätzprozess mit einer Leistung von mehr als 100 Watt, wobei eine Endpunkterkennungstechnik eingesetzt wird.
  • Auf Grund der zuvor genannten Strahlenschäden an dem Seitenwandbereich 7, wie dies zuvor erläutert ist, besitzt der resultierende Abstandshalter 27 eine geringere Dicke als der Abstandshalter 23, der von der Photolackstruktur 11 geschützt war. D. h., das Ergebnis sind asymmetrische Seitenwandabstandshalter 27 und 23. Eine Dicke für den dünneren Abstandshalter 27 beträgt typischerweise 20 bis 200 Angstrom und die Dicke für den dicken Abstandshalter 23 liegt typischerweise im Bereich von 60 bis 200 Angstrom. Nach der Herstellung der Seitenwandabstandshalter 23 und 27 ist der Bereich 100 vorbereitet, um eine Source/Drain-Erweiterungsimplantation zu erhalten, die Source/Drain-Erweiterungsgebiete 24 und 26 erzeugt.
  • Auf Grund der Differenz in der Dicke zwischen dem Abstandshalter 27 und dem Abstandshalter 23 liegt das Erweiterungsgebiet 24 auf der Sourceseite unter oder näher an der Gatestruktur 15 entsprechend einem Betrag, der größer ist als für das Erweiterungsgebiet 26 auf der Drainseite. Somit überlappt das Erweiterungsgebiet 26 auf der Drainseite mit dem Gate nicht in gleichem Ausmaße wie das Erweiterungsgebiet 24 auf der Sourceseite. Wenn ein Erweiterungsgebiet auf der Sourceseite nicht in ausreichender Weise mit dem Gate überlappt, dann wird die Steuerung der Kanalbarriere auf der Sourceseite beeinträchtigt, wodurch das Bauteilverhalten negativ beeinflusst wird. Die vorliegende Erfindung bietet den Vorteil, dass das Auftreten dieses unerwünschten Zustands vermieden wird. Ferner ermöglicht die Erfindung eine entkoppelte Optimierung der Abstandshalterdicken auf der Sourceseite und der Drainseite. Für Transistorarchitekturen unter 1 μm ist ein geringer Überlapp des Gates und des Drains erwünscht, um die „Miller”-Kapazität zwischen den Eingangs-(Gate)- und Ausgangs-(Drain)-Anschlüssen zu reduzieren. Jedoch ist eine ausreichende Überlappung des Gates und des Sources für die bestmögliche Transistorleitfähigkeit erforderlich. Gegenwärtig eingesetzte symmetrische Abstandshalter sind dahingehend beschränkt, dass die Auswahl des Überlappens für das Drain und das Source gemeinsam auf der Grundlage eines Kompromisses/einer Optimierung einer kleineren „Miller”-Kapazität und eines höheren Transistorstromes getroffen wird. Diese Erfindung ermöglicht die Realisierung/Optimierung dieser Parameter in unabhängiger Weise.
  • Das Verfahren bietet die Flexibilität hinsichtlich der Lage der Abstandshalterasymmetrie, wie in 4 zu erkennen ist. 4 zeigt im Querschnitt einen Bereich 200 eines Halbleiterbauelements, in welchem die Photolackstruktur und der nicht senkrechte Einfall des Ionenstrahls ausgeführt sind, und nachdem das Entfernen des Photolacks und ein Ätzprozess stattgefunden hat. In den in 4 gezeigten Beispiel ist eine Photolackstruktur 31 in einer anderen Position ausgebildet als die Photolackstruktur 11 aus den 1 bis 3, um die dargestellte Struktur zu erzeugen. Somit ist in 4 der dickere Abstandshalter 37 entgegengesetzt angeordnet, wie in 3 gezeigt ist. Da die Lackentfernung und das Ätzen bereits stattgefunden haben, ist die Photolackstruktur 31 als ein gestrichelt gezeichnetes Element in 4 gezeigt, um anzuzeigen, wo die Photolackstruktur 31 während des Ionenbeschusses angeordnet gewesen ist. D. h., der wesentliche Unterschied zwischen der in 3 gezeigten Ausführungsform und der in 4 gezeigten Ausführungsform besteht in der Position der Photolackstruktur 31.
  • In einer Ausführungsform ermöglicht das Verfahren die Herstellung symmetrischer sowie asymmetrischer Abstandshalter, wie in 5 gezeigt ist. 5 zeigt im Querschnitt einen Bereich 300 eines Halbleiterbauelements während einer Fertigungsphase gemäß der vorliegenden Erfindung. In 5 sind eine erste Gatestruktur 45 mit gegenüberliegenden Seitenwänden 43 und 47 und eine zweite Gatestruktur 46 mit gegenüberliegenden Seitenwänden 53 und 57 über einem Substrat 42 gebildet. Die entsprechenden gegenüberliegenden Seitenwände 43 und 47 der ersten Gatestruktur sind parallel zueinander, wie dies auch für die entsprechenden gegenüberliegenden Seitenwände 53 und 57 der zweiten Gatestruktur 46 der Fall ist. Nach der Herstellung der Gatestrukturen 45 und 46 wird ein Schichtstapel 40, der über den Gatestrukturen 45 und 46 und ihren entsprechenden Seitenwänden liegt, gebildet.
  • Wie zuvor erläutert ist, wird die Anordnung der Photolackstrukturen während der Entwurfsphase (vor der Fertigung) festgelegt, wenn bestimmt wird, welche Gatestrukturen asymmetrische Seitenwände und welche symmetrische Seitenwände erfordern. In dem Beispiel aus 5 sind die Photolackmaske 41 und die Photolackmaske 49 in den Positionen ausgebildet, die entsprechend dieser Entwurfsplanung festgelegt sind. Die Photolackstruktur 41 dient dazu, den Seitenwandbereich 47 während des Ionenbeschusses abzuschirmen, während die Photolackstruktur 42 dazu dient, die Seitenwandbereiche 43 und 57 während der Bestrahlung mit den Ionenstrahlen 51 und 55 abzuschirmen.
  • Da die gegenüberliegenden Seitenwandbereiche 47, 43 und 57 abgeschirmt sind, sind sie keiner Ionendosis während der Bestrahlung ausgesetzt. Während der Bestrahlung sind im Wesentlichen horizontale Oberflächen in Bezug auf das Substrat 42 der Gatestrukturen 46 und 45 so orientiert, dass ein nicht senkrechter Einfallswinkel zwischen einer Ausbreitungsrichtung eines Ionenstrahls 51, 55 und den im Wesentlichen horizontalen Oberflächen der Gatestrukturen 45 und 46 auftritt. Durch diese Orientierung ist der Seitenwandbereich 53 des Schichtstapels 40 nicht abgeschirmt, und ist somit einer höheren Ionendosis ausgesetzt, wodurch ein Strahlungsschaden auftritt. In einer Ausführungsform liegt der nicht senkrechte Einfallswinkel im Bereich von 7 bis 45 Grad und beruht auf der Dicke des Schichtstapels 40 und einer vertikalen Abmessung (Höhe) der Photolackstrukturen 41 und 49. Wie zuvor sollte beachtet werden, dass der Beschuss mittels des Ionenstrahls 51 und des Ionenstrahls 55 typischerweise unter Anwendung der gleichen Ionenstrahlanlage obwohl nicht notwendigerweise zur gleichen Zeit stattfindet, beispielsweise besitzt der Ionenstrahl 51 die gleichen Eigenschaften wie der Ionenstrahl 55, da diese von der gleichen Ionenstahlanlage erzeugt werden. Die Orientierung/der Neigungswinkel des Bereichs 300 ändert sich während der Bestrahlung und/oder Implantation. Es sollte beachtet werden, dass mehr als eine Maske und ein Ätzschritt, wie es hierin gezeigt ist, eingesetzt werden können, um gewisse Entwurfsparameter bei Bedarf zu erfüllen, etwa wie sie in den Beispielen der 7 und 8 dargestellt sind.
  • Nach der Einwirkung der Ionendosis, die typischerweise von 1012 bis 1015 cm–2 reicht, werden die Photolackstrukturen 41 und 49 entfernt, und der Bereich 300 unterliegt einem anisotropen Ätzprozess. Der durch Strahlung geschädigte Seitenwandbereich 53 wird mit einer höheren Ätzrate weggeätzt als der geschützte Seitenwandbereich 57 und die geschützten Seitenwandbereiche 47 und 43. Dies führt zu der Ausbildung eines asymmetrischen Abstandselements 73 an der Gatestruktur 46, wie in 6 gezeigt ist. Der Abstandshalter 77 an der Gatestruktur 46 besitzt eine größere Dicke als die Abstandshalter 73 und 77. Da ferner die Seitenwandbereiche 43 und 47 der Gatestruktur 45 durch die Photolackstrukturen 49 und 41 geschützt waren, sind nach dem Ätzen symmetrische Seitenwände 63 und 67 an der Gatestruktur 45 vorhanden.
  • Nach dem anisotropen Ätzprozess wird ein Dotierstoff implantiert, um einen Erweiterungsbereich auf der Sourceseite 64, der an die Seitenwand 73 der Gatestruktur 46 angrenzt, zu bilden. Diese Implantation bildet Drainerweiterungsbereiche 66 und 69, die an die Seitenwand 77 der Gatestruktur 46 angrenzen, sowie an Seitenwände 63 und 67 der Gatestruktur 45. Auf Grund der asymmetrischen Natur der Seitenwände für die Gatestruktur 46 überlappt der Sourcebereich 64 mit der Gatestruktur 46 mit einem größeren Betrag als der Drainbereich 66. Auf Grund der Anordnung der Photolackstruktur 49 während des vorhergehenden im Wesentlichen nicht senkrechten Ionenbeschusses wird ein gemeinsames Drain zwischen der Gatestruktur 46 und 45 gebildet. In ähnlicher Weise können gemeinsame Sourcebereiche zwischen den Gates geschaffen werden, wie dies in 7 gezeigt ist.
  • 7 zeigt im Querschnitt einen Bereich 400 eines Halbleiterbauelements, das gemäß einer Ausführungsform der vorliegenden Erfindung hergestellt ist. In der Herstellungsphase, die in dem Beispiel aus 7 gezeigt ist, sind mehrere Gatestrukturen 85, 86 und 87 über einem Substrat 82 liegend ausgebildet. Jede der mehreren Gatestrukturen 85 bis 87 besitzt gegenüberliegende, in eine erste Richtung weisende Seitenwände, die durch 91, 92 und 93 bezeichnet sind, und in eine zweite Richtung weisende Seitenwände, die mit 94, 95 und 96 bezeichnet sind. Die erste Richtung und die zweite Richtung sind ungefähr einander entgegengesetzte Richtungen. Eine Abstandsschicht 80 ist über den mehreren Gatestrukturen 85 bis 87 und den entsprechenden gegenüberliegenden Seitenwänden 91/93 und 94/96 gebildet.
  • Nach der Herstellung der Abstandsschicht 80 besitzt der Bereich 400 diverse Photolackstrukturen, etwa 81 und 89. Die Anordnung der Photolackstrukturen 81 und 89 ist in der Entwurfsphase vor Herstellung festgelegt, wie dies zuvor erläutert ist. Es sollte beachtet werden, dass die Anordnung der Photolackstrukturen 81 und 89 in 7 lediglich ein Beispiel einer möglichen Anordnung für Photolackstrukturen repräsentiert. Die Funktionsanforderungen für das Bauelement bestimmen letztlich die Gestalt der Photolackmaske und damit deren Position. Es kann mehr als eine Maske, ein Ionenbeschuss und ein Ätzschritt, in denen die vorliegende Erfindung angewendet wird, erforderlich sein, um die funktionellen Erfordernisse einiger Bauteile zu erfüllen.
  • Sobald die Photolackstrukturen 81 und 89 ausgebildet sind, wird der Bereich 400 der Einwirkung einer Ionendosis unterzogen. Vor dem Beginn des Ionenbeschusses wird der Bereich 400 so eingestellt, dass eine Neigung zwischen der Richtung eines Ionenstrahls 555 und den mehreren Gatestrukturen 85 bis 87 auftritt. Auf Grund der geometrischen Betrachtungen weist die Ionenstrahlrichtung zwei Richtungskomponenten auf. Beispielsweise besitzen die Ionenstrahlen 555 eine erste Richtungskomponente 501 und eine zweite Richtungskomponente 510, die durch die schwarzen Teile 501 und 510 in 7 gezeigt sind. In dem Beispiel aus 7 führt die Anordnung der Photolackstrukturen 81 und 89 in der Seitenwand 95 der Gatestruktur 86 dazu, dass eine nicht abgeschirmte Ionendosis aus den Strahlen 555 aufgenommen wird. Die dazwischenliegende Photolackstruktur 81 schirmt die Seitenwand 94 ab, und die Photolackstruktur 89 schirmt die Seitenwand 96 der Gatestruktur 87 während des Ionenbeschusses 555 ab.
  • In dem in 7 gezeigten speziellen Entwurfsbeispiel ist die Anzahl der nicht abgeschirmten Seitenwände einer Gatestruktur, d. h. der Struktur 95, kleiner als die Anzahl der abgeschirmten Seitenwände einer Gatestruktur, d. h. der Strukturen 94 und 96. In diversen Ausführungsformen der vorliegenden Erfindung ist die Anordnung der Photolackstrukturen, etwa der Photolackstrukturen 81 und 89, ein Faktor, der die Asymmetrie oder Symmetrie der Seitenwände der Gatestruktur festlegt. Die nachfolgende Source/Drain-Erweiterungsdotierung kann zu gemeinsamen Source-Erweiterungen, gemeinsamen Drain-Erweiterungen oder separaten Source- und Drain-Erweiterungen, abhängig von dem Entwurf für die Anordnung der Photolackstrukturen, führen.
  • 8 zeigt im Querschnitt den Bereich 400 eines Halbleiterbauelements, das gemäß einer Ausführungsform der vorliegenden Erfindung hergestellt ist. In dem Fertigungsschritt, der auf jenen aus 7 folgt, ist in 8 die Lackmaske 81 entfernt und eine Lackmaske 88 hinzugefügt. Zu beachten ist, dass die Lackmaske 89 so dargestellt ist, dass diese vorhanden bleibt, wobei jedoch typischerweise alle in 7 gezeigten Lackmasken entfernt werden, und neue Masken hinzugefügt werden. Daher ist typischerweise die Maske 89 in 8 eine andere Maske wie in 8, die die gleiche Position wie die Maske 89 in 7 einnimmt. Die zusätzlichen Photolackmaskenstrukturen 88 sind benachbart zu den mehreren Gatestrukturen 86 und 87 gebildet, während die Photolackstruktur 81 entfernt ist. Nach der Orientierung des Bereichs 400 derart, dass eine Neigung zwischen der Richtung des Ionenstrahls 551 und der mehreren Gatestrukturen 85 bis 87 auftritt, wird ein Ionenbeschuss ausgeführt. Während der Bestrahlung weist die Richtung des Ionenstrahls 551 zwei Richtungskomponenten auf, die durch die schwarzen Pfeile 401 und 410 bezeichnet sind, während die Photolackstruktur 88 und 89 jeweils die Gateseitenwände 91 und 92 abschirmen.
  • 9 zeigt eine Querschnittsansicht des Bereichs 400 des Halbleiterbauelements aus 8 im Anschluss an das Entfernen des Photolacks und einer anisotropen Ätzung der Seitenwandschicht 80. Nach der Zufuhr einer Ionendosis 551 und 555 im Bereich von 1012 bis 1015 cm–2 werden die Photolackstrukturen 88 und 89 entfernt und der Bereich 400 wird einem anisotropen Ätzprozess unterzogen. Die durch Strahlung geschädigten Gateseitenwände 93 (in 7 ungeschützt) und 95 werden mit einer höheren Ätzrate geätzt als die geschützten Gatestrukturseitenwände 91, 92, 94 und 96. Dies führt zu der Ausbildung asymmetrischer Abstandshalter 104 und 101 an der Gatestruktur 85, zur Ausbildung asymmetrischer Abstandshalter 105 und 102 an der Gatestruktur 86 und zur Ausbildung asymmetrischer Abstandshalter 106 und 103 an der Gatestruktur 87, wie in 8 gezeigt ist.
  • Im Anschluss an den anisotropen Ätzprozess wird ein Dotierstoff implantiert, um Source- und/oder Drain-Erweiterungsbereiche, etwa 164, 166, 165 und 169 zu bilden. Auf Grund der asymmetrischen Natur der Seitenwände für die Gatestruktur 85 und 86 überlappt der Sourceerweiterungsbereich 165 mit der Gatestruktur 86 in größerem Maße als der Drainerweiterungsbereich 166 mit der Gatestruktur 86. Auf Grund der Anordnung der Photolackstruktur 89 während des vorhergehenden im Wesentlichen nicht senkrechten Ionenbeschusses wird ein gemeinsamer Drainerweiterungsbereich 166 zwischen der Gatestruktur 86 und 87 gebildet. Das Implantationsdotierstoffmaterial kann eine Reihe von Materialien aufweisen, etwa Bor (B), Arsen (As), Phosphor (P), Bordifluorid (BF2).
  • Wie in den 7 und 8 zu erkennen ist, wurden auf einer Scheibe mit mehreren Gatestrukturen zwei Masken und zwei Ätzprozesse verwendet, die zu der Herstellung des Bauelements aus 9 führen. Es können jedoch zahlreiche andere Entwurfsmöglichkeiten für das Anordnen und die Anzahl der Maskenstrukturen und der Ätzvorgänge verantwortlich sein, als dies in den Beispielen aus den 7 bis 9 gezeigt ist. Man kann zusätzliche Maskierungs-, Bestrahlungs- und Ätzschritte gemäß den Entwurfserfordernissen einer speziellen Anwendung ausführen.
  • 10 ist eine Querschnittsdarstellung eines Bereichs 900 eines Halbleiterbauelements, der gemäß einer Ausführungsform der vorliegenden Erfindung hergestellt ist. Die vereinfachte Ansicht zeigt nicht alle Merkmale des Bereichs 900, um die Darstellung einfach zu halten. Jedoch sind Source- und/oder Drain-Erweiterungsgebiete 985 bis 988 in einem Substrat 912, sekundäre Abstandshalter 991, die zur Bildung tiefer Source-Drain-Implantationen 909 dienen, und Verbindungen 977 in einer dielektrischen Schicht 979 gezeigt. Es sollte beachtet werden, dass, obwohl das in 9 gezeigte Beispiel zeigt, dass die Abstandshalter 901 bis 906 und 991 so in Position belassen bleiben, dass sie mit den entsprechenden Gates 95, 96 und 97 in Verbindung sind, in anderen Ausführungsformen diese Abstandshalter 901 bis 906 in nachfolgenden Prozessschritten bei Bedarf entfernt werden können. Source- und Drain-Bereiche, die in nachfolgenden tiefen Implantationsprozessschritten gebildet werden, sind in 10 nicht gezeigt.
  • In einer Ausführungsform der vorliegenden Erfindung werden mehrere erste Gatestrukturen, wovon jede erste und zweite gegenüberliegende Seitenwände, die in ungefähr entgegengesetzte Richtungen gewandt sind, gebildet. Die ersten Seitenwände weisen in eine erste Richtung, etwa 94, 95 und 96 in 7, während die zweiten Seitenwände, etwa 91, 92 und 93 in 7 in eine zweite Richtung weisen. Eine Abstandsschicht ist über den mehreren Gatestrukturen ausgebildet, und entsprechend benötigte Photolackmaskenstrukturen sind selektiv ausgebildet. Ein Ionenstrahl wird verwendet, um die Abstandsschicht zu bestrahlen. Vor der Bestrahlung wird eine Neigung zwischen der Richtung des Ionenstrahls und den mehreren Gatestrukturen so eingestellt, dass ein Richtungskomponente in der zweiten Richtung vorhanden ist. Die ersten Seitenwände mehrerer zweiter Gatestrukturen werden mit einer ersten Ionendosis beaufschlagt. Die mehreren zweiten Gatestrukturen sind eine Teilmenge der mehreren ersten Gatestrukturen, die kleiner ist als die Menge der ersten Gatestrukturen. In einer Ausführungsform unterliegt die zweite Seitenwand mehrerer dritter Gatestrukturen der Einwirkung einer zweiten Ionendosis. Die mehreren dritten Gatestrukturen sind eine Teilmenge der mehreren ersten Gatestrukturen, die kleiner ist als die Menge der mehreren ersten Gatestrukturen.
  • In einer weiteren Ausführungsform sind die mehreren dritten Gatestrukturen im Wesentlichen von den mehreren zweiten Gatestrukturen ausgeschlossen. D. h., im Wesentlichen voneinander ausgeschlossen bezeichnet, dass die mehreren ersten Gatestrukturen weniger als 50% an Mitgliedern gemeinsam mit den mehreren zweiten Gatestrukturen aufweisen. In einer weiteren Ausführungsform bezeichnet im Wesentlichen einander ausschließen, dass die mehreren ersten Gatestrukturen weniger als 10% an Mitgliedern gemeinsam mit den mehreren zweiten Gatestrukturen aufweisen. In einer weiteren Ausführungsform bezeichnet im Wesentlichen einander ausschließen, dass die mehreren ersten Gateelektroden weniger als 1% an Mitgliedern gemeinsam mit den mehreren zweiten Gateelektroden aufweisen.
  • Im Anschluss an die Bestrahlung wird ein erster Bereich der Abstandsschicht, der über der ersten Seitenwand liegt, anisotrop geätzt, um einen Abstandshalter an einer ersten Seite zu bilden, und es wird ein zweiter Bereich der Abstandsschicht anisotrop geätzt, der über der zweiten Seitenwand angeordnet ist, um einen Abstandshalter an der zweiten Seitenwand zu bilden. Es wird dann ein Dotierstoff implantiert, um einen Sourceerweiterungsbereich zu bilden, der an die erste Seitenwand angrenzt, und um einen Drainerweiterungsbereich zu bilden, der an die zweite Seitenwand angrenzt. Der Sourceerweiterungsbereich überlappt mit der Gatestruktur entsprechend einem Betrag, der größer ist als bei dem Drainerweiterungsbereich, wie dies beispielsweise in dem Erweiterungsbereich 987 in 10 gezeigt ist.
  • Spezielle Punkte sind in den Punkten 1 bis 29 angezeigt. Es sollte beachtet werden, dass weitere neuartige Elemente neben diesen aufgeführten Punkten offenbart sind:
    • Punkt 1: Ein Verfahren umfasst: Bilden einer Gatestruktur auf einem Halbleitersubstrat; Bilden einer Seitenwandschicht, die über der Gatestruktur und dem Halbleitersubstrat angeordnet ist, wobei die Seitenwandschicht einen ersten Bereich aufweist, der über einer ersten Seitenwand der Gatestruktur liegt; Bilden einer Photolackstruktur benachbart zu dem ersten Bereich; und Beaufschlagen der Photolackstruktur mit einem Ionenstrahl, wobei die Photolackstruktur zumindest einen Teil des ersten Bereichs gegen den Ionenstrahl abschirmt.
    • Punkt 2: Das Verfahren nach Punkt 1, wobei der Schritt des Beaufschlagens umfasst: Orientieren der ersten Seitenwand so, dass diese einen nicht senkrechten Neigungswinkel zwischen einer Richtung des Ionenstrahls und einer Oberfläche der ersten Seitenwand aufweist.
    • Punkt 3: Das Verfahren nach Punkt 2, wobei das Beaufschlagen ferner beinhaltet, dass der nicht senkrechte Neigungswinkel einen Einfallswinkel besitzt, der durch die Richtung des Ionenstrahls und die Oberfläche der ersten Seitenwand gebildet ist, der im Bereich von 7 Grad bis 45 Grad liegt.
    • Punkt 4: Das Verfahren nach Punkt 2, wobei Beaufschlagen ferner umfasst: Auswählen des nicht senkrechten Neigungswinkels auf der Grundlage einer Dicke der Seitenwandschicht und einer Höhe der Gatestruktur.
    • Punkt 5: Verfahren nach Punkt 4, wobei das Beaufschlagen ferner Auswählen des nicht senkrechten Neigungswinkels auf der Grundlage einer Höhe der Photolackstruktur umfasst.
    • Punkt 6: Verfahren nach Punkt 1, wobei das Beaufschlagen ferner beinhaltet, dass der Ionenstrahl eine Dosis im Bereich von 1012 bis 1015 cm–2 bereitstellt.
    • Punkt 7: Verfahren nach Punkt 1, wobei das Beaufschlagen ferner beinhaltet, dass der Ionenstrahl eine Elementspezies mit einer Atomzahl größer als 9 aufweist.
    • Punkt 8: Verfahren nach Punkt 7, wobei das Beaufschlagen ferner umfasst, dass der Ionenstrahl ein Element aufweist, das ausgewählt ist aus der Gruppe Silizium, Germanium und Neon.
    • Punkt 9: Verfahren nach Punkt 1, wobei das Beaufschlagen ferner umfasst, dass der Ionenstrahl eine Elementgattung mit einer Atomzahl kleiner als 9 aufweist.
    • Punkt 10: Verfahren nach Punkt 1, wobei Bilden einer Seitenwandschicht beinhaltet, dass die Seitenwandschicht Nitrid aufweist.
    • Punkt 11: Verfahren nach Punkt 1, wobei Bilden einer Seitenwandschicht beinhaltet, dass die Seitenwandschicht ein Oxid aufweist.
    • Punkt 12: Verfahren nach Punkt 1, das ferner anisotropes Ätzen eines ersten Bereichs einer Seitenwandschicht zur Bildung eines Abstandshalters an einer ersten Seite und Implantieren eines Dotierstoffes zur Bildung eines Sourceerweiterungsbereichs an der ersten Seite und eines Drainerweiterungsbereichs an einer zweiten Seite umfasst, wobei der Sourceerweiterungsbereich mit der Gatestruktur entsprechend einem größeren Betrag als der Drainerweiterungsbereich überlappt.
    • Punkt 13: Verfahren zur Herstellung eines Halbleiterbauelements, das umfasst: Bilden einer ersten Gatestruktur mit einer ersten Seite, die in eine erste Richtung weist, und einer zweiten Seite, die in eine zweite Richtung weist, wobei die erste Seite und die zweite Seite parallel zueinander sind und wobei die erste Richtung im Wesentlichen entgegengesetzt zu der zweiten Richtung angeordnet ist; Bilden einer Seitenwandschicht über der ersten Gatestruktur, wobei die Seitenwandschicht einen ersten Seitenwandschichtbereich aufweist, der über der ersten Seite liegt, und einen zweiten Seitenwandschichtbereich aufweist, der über der zweiten Seite liegt; und Beaufschlagen des ersten Seitenwandschichtbereichs mit einer Ionendosis, während der zweite Seitenwandbereich nicht mit der Ionendosis beaufschlagt wird.
    • Punkt 14: Verfahren nach Punkt 13, mit: Bilden einer zweiten Gatestruktur mit einer ersten Seite, die in die erste Richtung weist, und einer zweiten Seite, die in die zweite Richtung weist; Bilden der Seitenwandschicht über der zweiten Gatestruktur, wobei die Seitenwandschicht einen dritten Seitenwandschichtbereich aufweist, der über der ersten Seite der zweiten Gatestruktur liegt, und einen vierten Seitenwandschichtbereich aufweist, der über der zweiten Seite der zweiten Gatestruktur liegt; und Abschirmen des dritten Seitenwandschichtbereichs vor der Ionendosis, wenn die erste Seite der ersten Gatestruktur mit der Ionendosis beaufschlagt wird.
    • Punkt 15: Verfahren nach Punkt 13, das ferner umfasst: anisotropes Ätzen eines ersten Bereichs des ersten Seitenwandschichtbereichs, der über der ersten Seite liegt, um einen Abstandshalter an der ersten Seite zu bilden; anisotropes Ätzen eines zweiten Bereichs des zweiten Seitenwandschichtbereichs, der über der zweiten Seite liegt, um einen Abstandshalter an der zweiten Seite zu bilden; und Implantieren eines Dotierstoffes, um einen Sourceerweiterungsbereich angrenzend zu der ersten Seite und einen Drainerweiterungsbereich angrenzend zu der zweiten Seite zu bilden, wobei der Sourceerweiterungsbereich mit der Gatestruktur entsprechend einen größeren Betrag als der Drainerweiterungsbereich überlappt.
    • Punkt 16: Verfahren nach Punkt 13, das ferner Bilden einer Photolackstruktur benachbart zu der ersten Seite umfasst.
    • Punkt 17: Verfahren nach Punkt 13, das ferner Bilden einer Photolackstruktur benachbart zu der zweiten Seite umfasst.
    • Punkt 18: Verfahren nach Punkt 13, das ferner Orientieren einer im Wesentlichen horizontalen Oberfläche der Gatestruktur umfasst, um einen nicht senkrechten Einfallswinkel zwischen einer Richtung eines Ionenstrahls und der im Wesentlichen horizontalen Fläche der Gatestruktur zu bilden.
    • Punkt 19: Verfahren nach Punkt 18, wobei der nicht senkrechte Einfallswinkel im Bereich von 7 Grad bis 45 Grad liegt.
    • Punkt 20: Verfahren nach Punkt 18, wobei der nicht senkrechte Einfallswinkel auf der Dicke der Seitenwandschicht und einer vertikalen Abmessung einer Photolackstruktur basiert.
    • Punkt 21: Verfahren nach Punkt 13, wobei die Ionendosis im Bereich von 1012 bis 1015 cm–2 liegt.
    • Punkt 22: Verfahren nach Punkt 13, das ferner umfasst: Ätzen der Seitenwandschicht, um einen Abstandshalter angrenzend zu der ersten Seite zu bilden, der eine erste Dicke aufweist, und um einen Abstandshalter angrenzend zu der zweiten Seite zu bilden, der eine zweite Dicke aufweist.
    • Punkt 23: Verfahren zur Herstellung eines Halbleiterbauelements mit: Bilden mehrerer erster Gatestrukturen über einem Substrat, wobei jede der mehreren ersten Strukturen eine erste Seite, die in eine erste Richtung weist, und eine zweite Seite, die in eine zweite Richtung weist, aufweist, wobei die erste Richtung und die zweite Richtung ungefähr entgegengesetzte Richtungen sind; Bilden einer Abstandsschicht über den mehreren ersten Gatestrukturen; Einstellen einer Neigung zwischen einer Richtung eines Ionenstrahls und den mehreren Gatestrukturen so, dass diese eine Richtungskomponente in der zweiten Richtung besitzt; Beaufschlagen der ersten Seite mehrerer zweiter Gatestrukturen mit einer ersten Ionendosis, wobei die mehreren zweiten Gatestrukturen eine Teilmenge der mehreren ersten Gatestrukturen sind, die kleiner ist als die der mehreren ersten Gatestrukturen.
    • Punkt 24: Verfahren nach Punkt 23, das ferner umfasst: Beaufschlagen der zweiten Seite mehrerer dritter Gatestrukturen mit einer zweiten Ionendosis, wobei die mehreren dritten Gatestrukturen eine Teilmenge der mehreren ersten Gatestrukturen ist, die kleiner ist als die der mehreren ersten Gatestrukturen.
    • Punkt 25: Verfahren nach Punkt 24, wobei die mehreren dritten Gatestrukturen und die mehreren zweiten Gatestrukturen sich im Wesentlichen ausschließen, wobei sich im Wesentlichen voneinander ausschließen anzeigt, dass die mehreren ersten Gatestrukturen weniger als 50% an Mitgliedern gemeinsam mit den mehreren zweiten Gatestrukturen aufweisen.
    • Punkt 26: Verfahren nach Punkt 24, wobei die mehreren dritten Gatestrukturen und die mehreren zweiten Gatestrukturen sich im Wesentlichen ausschließen, wobei sich im Wesentlichen ausschließen anzeigt, dass die mehreren ersten Gates weniger als 10% an Mitgliedern gemeinsam mit den mehreren zweiten Gates aufweisen.
    • Punkt 27: Verfahren nach Punkt 24, wobei die mehreren dritten Gatestrukturen und die mehreren zweiten Gatestrukturen sich im Wesentlichen ausschließen, wobei sich im Wesentlichen ausschließen anzeigt, dass die mehreren ersten Gates weniger als 1% an Mitgliedern gemeinsam mit den mehreren zweiten Gates aufweisen.
    • Punkt 28: Verfahren nach Punkt 23, das ferner umfasst: anisotropes Ätzen eines ersten Bereichs der Abstandsschicht, der über der ersten Seite liegt, um einen Abstandshalter an der ersten Seite zu bilden; anisotropes Ätzen eines zweiten Bereichs der Abstandsschicht, der über der zweiten Seite liegt, um ein Abstandselement an der zweiten Seite zu bilden; und Implantieren eines Dotierstoffes, um einen Sourcerweiterungsbereich angrenzend zu der ersten Seite und einen Drainerweiterungsbereich angrenzend zu der zweiten Seite zu bilden, wobei der Sourceerweiterungsbereich mit der Gatestruktur entsprechend einem Betrag überlappt, der größer ist als beim Drainerweiterungsbereich.
    • Punkt 29: Verfahren mit: Bilden einer Gatestruktur auf einem Halbleitersubstrat; Bilden einer Seitenwandschicht über der Gatestruktur und dem Halbleitersubstrat, wobei die Seitenwandschicht einen ersten Bereich über einer ersten Seitenwand der Gatestruktur aufweist; Bilden einer Photolackstruktur benachbart zu dem ersten Bereich; und Beaufschlagen der Photolackstruktur mit einem Ionenstrahl, wobei die Photolackstruktur zumindest einen Teil des ersten Bereichs vor dem Ionenstrahl abschirmt.
  • Das vorliegende Verfahren und die Vorrichtung sorgen für eine flexible Implementierung. Obwohl die Erfindung unter Anwendung gewisser spezieller Beispiele beschrieben ist, erkennt der Fachmann, dass die Erfindung nicht auf diese wenigen Beispiele eingeschränkt ist. Beispielsweise ist die Beschreibung hierin im Wesentlichen im Hinblick auf die Herstellung asymmetrischer Abstandshalter für ein CMOS-Bauelement ausgelegt, wobei jedoch die Erfindung auch in anderen Bauteiltechnologien eingesetzt werden kann, um asymmetrische Abstandshalter während der Bauteilfertigung zu schaffen. Ferner ist zu beachten, dass anstatt des Beschießens von Seitenwänden zur Erhöhung ihrer Ätzraten diese auch gehärtet werden können, um ihre Ätzraten zu reduzieren. Beispielsweise kann Stickstoff in ausgewählte Seitenwände eingebaut werden. Ferner sind diverse Arten an Abscheide- und Ätztechniken und Einrichtungen gegenwärtig verfügbar, die geeignet zum Anwenden der hierin gelehrten Technik verwendbar sind. Zu beachten ist ferner, dass, obwohl eine Ausführungsform der vorliegenden Erfindung zusammen mit gewissen Varianten dargestellt und detailliert beschrieben ist, viele andere variierte Ausführungsformen entsprechend der Lehre der Erfindung vom Fachmann leicht ausgearbeitet werden können.

Claims (9)

  1. Verfahren zur Herstellung eines Halbleiterbauelements mit: Bilden einer ersten Gatestruktur (15; 45) mit einer ersten, in eine ersten Richtung weisenden Seite und einer zweiten, in eine zweite Richtung weisenden Seite, wobei die erste Seite und die zweite Seite parallel zueinander sind und wobei die erste Richtung entgegengesetzt zu der zweiten Richtung angeordnet ist; Bilden einer Seitenwandschicht (10), die über der ersten Gatestruktur (15; 45) liegt, wobei die Seitenwandschicht (10) einen ersten Seitenwandschichtbereich (7; 47) über der ersten Seite und einen zweiten Seitenwandschichtbereich (3; 43) über der zweiten Seite aufweist; und Beaufschlagen des ersten Seitenwandschichtbereichs (7; 47) mit einer Ionendosis, die von einem Ionenstrahl bereitgestellt wird, während der zweite Seitenwandschichtbereich nicht mit der Ionendosis beaufschlagt wird; und Orientieren einer horizontalen Fläche der Gatestruktur derart, dass ein nicht senkrechter Einfallswinkel zwischen einer Richtung des Ionenstrahls und der horizontalen Fläche der Gatestruktur gebildet wird.
  2. Verfahren nach Anspruch 1, mit: Bilden einer zweiten Gatestruktur (46) mit einer ersten, in die erste Richtung weisenden Seite und einer zweiten, in die zweite Richtung weisenden Seite; Bilden der Seitenwandschicht (40) über der zweiten Gatestruktur (46), wobei die zweite Seitenwandschicht (40) einen dritten Seitenwandschichtbereich (57) über der ersten Seite der zweiten Gatestruktur (46) und einen vierten Seitenwandschichtbereich (53) über der zweiten Seite der zweiten Gatestruktur (46) aufweist; und Abschirmen des dritten Seitenwandschichtbereichs (57) vor der Ionendosis, wenn die erste Seite der ersten Gatestruktur (15; 45) mit der Ionendosis beaufschlagt wird.
  3. Verfahren nach Anspruch 1, das ferner umfasst: anisotropes Ätzen eines ersten Teils des ersten Seitenwandschichtbereichs (7; 47) über der ersten Seite, um einen Abstandshalter (27; 37; 67) an der erste Seite zu bilden; anisotropes Ätzen eines zweiten Teils des zweiten Seitenwandschichtbereichs (3; 43) über der zweiten Seite, um einen Abstandshalter (23; 33; 63) an der zweiten Seite zu bilden; und Implantieren eines Dotierstoffes, um einen Sourceerweiterungsbereich angrenzend zu der ersten Seite und einen Drainerweiterungsbereich angrenzend zu der zweiten Seite zu bilden, wobei der Sourceerweiterungsbereich entsprechend einem größeren Anteil unter der Gatestruktur liegt als der Drainerweiterungsbereich.
  4. Verfahren nach Anspruch 1, das ferner Bilden einer Photolackstruktur (11; 41) benachbart zu der ersten Seite umfasst.
  5. Verfahren nach Anspruch 1, das ferner Bilden einer Photolackstruktur (49) benachbart zu der zweiten Seite umfasst.
  6. Verfahren nach Anspruch 5, wobei der nicht senkrechte Einfallswinkel im Bereich von 7 Grad bis 45 Grad liegt.
  7. Verfahren nach Anspruch 5, wobei der nicht senkrechte Einfallswinkel auf der Dicke der Seitenwandschicht und einer vertikalen Abmessung einer Photolackstruktur (49) beruht.
  8. Verfahren nach Anspruch 1, wobei die Ionendosis in einem Bereich von 1012 bis 1015 cm–2 liegt.
  9. Verfahren nach Anspruch 1, das ferner Ätzen der Seitenwandschicht umfasst, um einen Abstandshalter (27; 37; 67) angrenzend zu der ersten Seite mit einer ersten Dicke und einen Abstandshalter (23; 33; 63) angrenzend zu der zweiten Seite mit einer zweiten Dicke zu bilden.
DE112004001441T 2003-08-04 2004-06-04 Verfahren zur Herstellung Asymmetrischer Seitenwand-Abstandshalter eines Halbleiterbauelements Expired - Fee Related DE112004001441B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/633,981 2003-08-04
US10/633,981 US6794256B1 (en) 2003-08-04 2003-08-04 Method for asymmetric spacer formation
PCT/US2004/017708 WO2005017993A1 (en) 2003-08-04 2004-06-04 Method for asymmetric sidewall spacer formation

Publications (2)

Publication Number Publication Date
DE112004001441T5 DE112004001441T5 (de) 2006-06-08
DE112004001441B4 true DE112004001441B4 (de) 2010-06-17

Family

ID=32991187

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112004001441T Expired - Fee Related DE112004001441B4 (de) 2003-08-04 2004-06-04 Verfahren zur Herstellung Asymmetrischer Seitenwand-Abstandshalter eines Halbleiterbauelements

Country Status (8)

Country Link
US (1) US6794256B1 (de)
JP (1) JP2007501518A (de)
KR (1) KR101065048B1 (de)
CN (1) CN100477125C (de)
DE (1) DE112004001441B4 (de)
GB (1) GB2421854B (de)
TW (1) TWI342061B (de)
WO (1) WO2005017993A1 (de)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4867171B2 (ja) * 2005-01-21 2012-02-01 富士電機株式会社 半導体装置の製造方法
DE102005009023B4 (de) * 2005-02-28 2011-01-27 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Herstellen einer Gateelektrodenstruktur mit asymmetrischen Abstandselementen und Gateestruktur
JP5170490B2 (ja) * 2005-06-09 2013-03-27 セイコーエプソン株式会社 半導体装置
US7396713B2 (en) * 2005-10-07 2008-07-08 International Business Machines Corporation Structure and method for forming asymmetrical overlap capacitance in field effect transistors
US20070090406A1 (en) * 2005-10-26 2007-04-26 International Business Machines Corporation Structure and method for manufacturing high performance and low leakage field effect transistor
JP4812480B2 (ja) * 2006-03-22 2011-11-09 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5287708B2 (ja) * 2007-03-19 2013-09-11 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US7892928B2 (en) * 2007-03-23 2011-02-22 International Business Machines Corporation Method of forming asymmetric spacers and methods of fabricating semiconductor device using asymmetric spacers
CN101641770B (zh) * 2007-03-28 2012-03-07 富士通半导体股份有限公司 半导体器件及其制造方法
KR100950473B1 (ko) * 2007-12-28 2010-03-31 주식회사 하이닉스반도체 균일한 두께의 게이트스페이서막을 갖는 반도체소자의제조방법
KR101028085B1 (ko) * 2008-02-19 2011-04-08 엘지전자 주식회사 비대칭 웨이퍼의 식각방법, 비대칭 식각의 웨이퍼를포함하는 태양전지, 및 태양전지의 제조방법
US9016236B2 (en) 2008-08-04 2015-04-28 International Business Machines Corporation Method and apparatus for angular high density plasma chemical vapor deposition
DE102008049719A1 (de) * 2008-09-30 2010-04-08 Advanced Micro Devices, Inc., Sunnyvale Asymmetrische Transistorbauelemente, die durch asymmetrische Abstandshalter und eine geeignete Implantation hergestellt sind
DE102009006885B4 (de) 2009-01-30 2011-09-22 Advanced Micro Devices, Inc. Verfahren zum Erzeugen einer abgestuften Wannenimplantation für asymmetrische Transistoren mit kleinen Gateelektrodenabständen und Halbleiterbauelemente
JP5463811B2 (ja) 2009-09-09 2014-04-09 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5817205B2 (ja) * 2011-04-28 2015-11-18 株式会社デンソー 半導体装置の製造方法
CN102610526A (zh) * 2012-03-23 2012-07-25 上海华力微电子有限公司 减小热载流子注入损伤的侧墙刻蚀方法
US8822320B2 (en) 2012-11-20 2014-09-02 International Business Machines Corporation Dense finFET SRAM
US8889022B2 (en) * 2013-03-01 2014-11-18 Globalfoundries Inc. Methods of forming asymmetric spacers on various structures on integrated circuit products
US20150021689A1 (en) 2013-07-18 2015-01-22 International Business Machines Corporation Asymmetrical replacement metal gate field effect transistor
US9613954B2 (en) 2014-07-08 2017-04-04 International Business Machines Corporation Selective removal of semiconductor fins
US9748364B2 (en) * 2015-04-21 2017-08-29 Varian Semiconductor Equipment Associates, Inc. Method for fabricating three dimensional device
US9543435B1 (en) 2015-10-20 2017-01-10 International Business Machines Corporation Asymmetric multi-gate finFET
US9659942B1 (en) 2015-11-24 2017-05-23 International Business Machines Corporation Selective epitaxy growth for semiconductor devices with fin field-effect transistors (FinFET)
US9773870B1 (en) 2016-06-28 2017-09-26 International Business Machines Corporation Strained semiconductor device
US10002762B2 (en) * 2016-09-09 2018-06-19 International Business Machines Corporation Multi-angled deposition and masking for custom spacer trim and selected spacer removal
US10229832B2 (en) * 2016-09-22 2019-03-12 Varian Semiconductor Equipment Associates, Inc. Techniques for forming patterned features using directional ions
US10079290B2 (en) * 2016-12-30 2018-09-18 United Microelectronics Corp. Semiconductor device having asymmetric spacer structures
KR102491093B1 (ko) 2017-08-21 2023-01-20 삼성전자주식회사 패턴 형성 방법
US11075268B2 (en) 2019-08-15 2021-07-27 Globalfoundries U.S. Inc. Transistors with separately-formed source and drain
US11362178B2 (en) 2019-11-07 2022-06-14 Globalfoundries U.S. Inc. Asymmetric source drain structures
US11239366B2 (en) 2020-01-30 2022-02-01 Globalfoundries U.S. Inc. Transistors with an asymmetrical source and drain

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6344396B1 (en) * 1999-09-24 2002-02-05 Advanced Micro Devices, Inc. Removable spacer technology using ion implantation for forming asymmetric MOS transistors

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60210876A (ja) * 1984-04-04 1985-10-23 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPH03273646A (ja) * 1990-03-22 1991-12-04 Nec Corp 絶縁ゲート型電界効果トランジスタの製造方法
JP2786307B2 (ja) * 1990-04-19 1998-08-13 三菱電機株式会社 電界効果トランジスタ及びその製造方法
JPH04186732A (ja) * 1990-11-21 1992-07-03 Hitachi Ltd 半導体装置及びその製造方法
JPH05136165A (ja) * 1991-11-11 1993-06-01 Fujitsu Ltd 半導体装置の製造方法
US5639688A (en) * 1993-05-21 1997-06-17 Harris Corporation Method of making integrated circuit structure with narrow line widths
JP3514500B2 (ja) * 1994-01-28 2004-03-31 株式会社ルネサステクノロジ 半導体装置及びその製造方法
JP2827882B2 (ja) * 1994-02-24 1998-11-25 日本電気株式会社 半導体装置の製造方法
CN1157480A (zh) * 1995-08-30 1997-08-20 摩托罗拉公司 用栅电极易处置隔层形成单边缓变沟道半导体器件的方法
US5811338A (en) * 1996-08-09 1998-09-22 Micron Technology, Inc. Method of making an asymmetric transistor
US5759897A (en) * 1996-09-03 1998-06-02 Advanced Micro Devices, Inc. Method of making an asymmetrical transistor with lightly and heavily doped drain regions and ultra-heavily doped source region
US5985724A (en) * 1996-10-01 1999-11-16 Advanced Micro Devices, Inc. Method for forming asymmetrical p-channel transistor having nitrided oxide patterned to selectively form a sidewall spacer
US5893739A (en) * 1996-10-01 1999-04-13 Advanced Micro Devices, Inc. Asymmetrical P-channel transistor having a boron migration barrier and a selectively formed sidewall spacer
US5789298A (en) * 1996-11-04 1998-08-04 Advanced Micro Devices, Inc. High performance mosfet structure having asymmetrical spacer formation and method of making the same
US5963809A (en) * 1997-06-26 1999-10-05 Advanced Micro Devices, Inc. Asymmetrical MOSFET with gate pattern after source/drain formation
US5851893A (en) * 1997-07-18 1998-12-22 Advanced Micro Devices, Inc. Method of making transistor having a gate dielectric which is substantially resistant to drain-side hot carrier injection
US6100159A (en) * 1997-11-06 2000-08-08 Advanced Micro Devices, Inc. Quasi soi device
US6146934A (en) * 1997-12-19 2000-11-14 Advanced Micro Devices, Inc. Semiconductor device with asymmetric PMOS source/drain implant and method of manufacture thereof
US6218251B1 (en) * 1998-11-06 2001-04-17 Advanced Micro Devices, Inc. Asymmetrical IGFET devices with spacers formed by HDP techniques
US6242329B1 (en) * 1999-02-03 2001-06-05 Advanced Micro Devices, Inc. Method for manufacturing asymmetric channel transistor
US6200863B1 (en) * 1999-03-24 2001-03-13 Advanced Micro Devices, Inc. Process for fabricating a semiconductor device having assymetric source-drain extension regions
US6218250B1 (en) * 1999-06-02 2001-04-17 Advanced Micro Devices, Inc. Method and apparatus for minimizing parasitic resistance of semiconductor devices
US6255219B1 (en) * 1999-09-07 2001-07-03 Advanced Micro Devices, Inc. Method for fabricating high-performance submicron MOSFET with lateral asymmetric channel
DE10011885C2 (de) * 2000-03-07 2002-10-24 Infineon Technologies Ag Verfahren zur Herstellung eines Feldeffekttransistors mit Seitenwandoxidation
US6566204B1 (en) * 2000-03-31 2003-05-20 National Semiconductor Corporation Use of mask shadowing and angled implantation in fabricating asymmetrical field-effect transistors
US6372587B1 (en) * 2000-05-10 2002-04-16 Advanced Micro Devices, Inc. Angled halo implant tailoring using implant mask
DE10149028A1 (de) * 2001-10-05 2003-05-08 Infineon Technologies Ag Verfahren zum photolithographischen Festlegen eines freigelegten Substratbereichs
US6403425B1 (en) * 2001-11-27 2002-06-11 Chartered Semiconductor Manufacturing Ltd. Dual gate oxide process with reduced thermal distribution of thin-gate channel implant profiles due to thick-gate oxide

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6344396B1 (en) * 1999-09-24 2002-02-05 Advanced Micro Devices, Inc. Removable spacer technology using ion implantation for forming asymmetric MOS transistors

Also Published As

Publication number Publication date
CN1830074A (zh) 2006-09-06
JP2007501518A (ja) 2007-01-25
KR20060055533A (ko) 2006-05-23
DE112004001441T5 (de) 2006-06-08
TW200507170A (en) 2005-02-16
CN100477125C (zh) 2009-04-08
GB2421854A (en) 2006-07-05
GB0604133D0 (en) 2006-04-12
GB2421854B (en) 2007-01-24
WO2005017993A1 (en) 2005-02-24
TWI342061B (en) 2011-05-11
KR101065048B1 (ko) 2011-09-20
US6794256B1 (en) 2004-09-21

Similar Documents

Publication Publication Date Title
DE112004001441B4 (de) Verfahren zur Herstellung Asymmetrischer Seitenwand-Abstandshalter eines Halbleiterbauelements
EP0010596B1 (de) Verfahren zur Ausbildung von Maskenöffnungen bei der Herstellung von Halbleiteranordnungen
DE3237539A1 (de) Mikroelektronisches schattenmaskierverfahren zur verminderung des punchthrough
DE19623072B4 (de) Verfahren zur Herstellung eines Dünnfilmstrukturkörpers
DE102006046363B4 (de) Verfahren zum Verringern von Kristalldefekten in Transistoren mit wieder aufgewachsenen flachen Übergängen durch geeignetes Auswählen von Kristallorientierungen
DE102015101109B4 (de) Finfet-struktur und verfahren zu ihrer herstellung
DE102006015087A1 (de) Verfahren zur Herstellung eingebetteter Drain/Source-Gebiete auf der Grundlage eines Prozesses zum kombinierten Ätzen von Abstandshaltern und einer Aussparung
DE10296953T5 (de) Doppelgatetransistor und Herstellungsverfahren
EP0030640A2 (de) Verfahren zum Anbringen einer selbstausrichtenden Gateelektrode in einem V-Metalloxid-Feldeffekttransistor
DE102008011932A1 (de) Verfahren zur Erhöhung der Eindringtiefe von Drain- und Sourceimplantationssorten für eine gegebene Gatehöhe
DE3540422C2 (de) Verfahren zum Herstellen integrierter Strukturen mit nicht-flüchtigen Speicherzellen, die selbst-ausgerichtete Siliciumschichten und dazugehörige Transistoren aufweisen
DE60034265T2 (de) Halbleiterbauelement mit SOI-Struktur und dessen Herstellungsverfahren
DE112006001520B4 (de) Prozess für die Herstellung erhabener Source- und Drain-Gebiete mit zu entfernenden Abstandshaltern, wobei "Mausohren" vermieden werden
DE102013112137A1 (de) Verfahren zum Verarbeiten eines Dies
DE10245608A1 (de) Halbleiterelement mit verbesserten Halo-Strukturen und Verfahren zur Herstellung der Halo-Strukturen eines Halbleiterelements
DE10250902A1 (de) Verfahren zur Entfernung von Strukturelementen unter Verwendung eines verbesserten Abtragungsprozess bei der Herstellung eines Halbleiterelements
DE102004031453A1 (de) Verfahren zur Erzeugung eines Dielektrikums und Halbleiterstruktur
DE19630609C2 (de) Verfahren zum Herstellen eines Transistors
DE10200678B4 (de) Verfahren zum Bearbeiten eines Substrats zum Ausbilden einer Struktur
DE102007015505B4 (de) Verfahren zur Herstellung einer Halbleiterstruktur
DE102005014749A1 (de) Technik zur Herstellung eines Transistors mit einem erhöhten Drain- und Sourcegebiet mittels einer Drei-Schicht-Hartmaske für die Gatestrukturierung
DE102005024911A1 (de) Technik zur Reduzierung der Siliziumungleichförmigkeiten durch Anpassen eines vertikalen Dotierprofiles
DE2930780C2 (de) Verfahren zur Herstellung eines VMOS-Transistors
DE10213082B4 (de) MOS-Transistor und Verfahren zu seiner Herstellung
EP0843888B1 (de) Verfahren zur herstellung eines selbstjustierten kontaktes und eines dotierten bereichs

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law

Ref document number: 112004001441

Country of ref document: DE

Date of ref document: 20060608

Kind code of ref document: P

8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

8328 Change in the person/name/address of the agent

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUSSER,

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee