DE112004001776T5 - Ein Bauelement und ein Verfahren zum Ausbilden eines ferroelektrischen Kondensatorbauelements - Google Patents

Ein Bauelement und ein Verfahren zum Ausbilden eines ferroelektrischen Kondensatorbauelements Download PDF

Info

Publication number
DE112004001776T5
DE112004001776T5 DE112004001776T DE112004001776T DE112004001776T5 DE 112004001776 T5 DE112004001776 T5 DE 112004001776T5 DE 112004001776 T DE112004001776 T DE 112004001776T DE 112004001776 T DE112004001776 T DE 112004001776T DE 112004001776 T5 DE112004001776 T5 DE 112004001776T5
Authority
DE
Germany
Prior art keywords
layer
hard mask
forming
substrate
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE112004001776T
Other languages
English (en)
Inventor
Haoren Zhuang
Ulrich Egger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE112004001776T5 publication Critical patent/DE112004001776T5/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material

Abstract

Verfahren zum Ausbilden eines ferroelektrischen Kondensatorbauelements, das die folgenden Schritte umfaßt:
Ausbilden eines Substrats, das in einer ersten Ebene verläuft und eine Reihe von Schichten aus Material umfaßt;
Ausbilden einer Hartmaskenschicht auf dem Substrat;
Ausbilden einer ersten Schicht aus einem ersten Material auf der Hartmaskenschicht;
Definieren einer Hartmaskengestalt durch Ätzen der Hartmaskenschicht;
Abscheiden einer zweiten Schicht aus dem ersten Material auf der geätzten Hartmaskenschicht, wobei die abgeschiedene zweite Schicht eine oder mehrere Seitenoberflächen aufweist, die im wesentlichen senkrecht zu der Ebene des Substrat verlaufen;
Ätzen der zweiten Schicht und der Reihe von Schichten, die das Substrat bilden, um das ferroelektrische Kondensatorbauelement zu gestalten.

Description

  • Erfindungsgebiet
  • Die vorliegende Erfindung betrifft ein Bauelement wie etwa ein ferroelektrisches Kondensatorbauelement und ein Verfahren zum Ausbilden eines ferroelektrischen Kondensatorbauelements.
  • Allgemeiner Stand der Technik
  • Ein herkömmlicher ferroelektrischer Kondensator enthält eine oder mehrere ferroelektrische Schichten, die zwischen einer unteren Elektrode und einer oberen Elektrode geschichtet sind. Die eine oder die mehreren ferroelektrischen Schichten können beispielsweise PZT, SBT oder BLT enthalten. Der Kondensator ist mit einer oder mehreren Zwischenschichtdielektrikumsschichten bedeckt, normalerweise Tetraethylorthosilikat (TEOS), und ein Anschluß an die obere Elektrode wird erzielt durch Ätzen eines Fensters durch die eine oder mehreren Zwischenschichtdielektrikumsschichten und Füllen des Fensters mit einem Metallfüllmittel. Die untere Elektrode ist an einem Substrat befestigt, wobei der elektrische Anschluß an der unteren Elektrode in der Regel über einen Metallplug durch das Substrat erfolgt. Zur Herstellung der Verbindung zwischen der unteren Elektrode und dem Plug wird durch die eine oder die mehreren Zwischenschichtdielektrikumsschichten, durch die anderen Schichten des Kondensators und in den Plug ein Fenster ausgebildet. Ein Liner wird in diesem Fenster ausgebildet und ein Metallfüllmittel wird im Boden des Fensters abgeschieden, um den Kontakt zwischen der unteren Elektrode und dem Plug herzustellen. Der Liner und das Metallfüllmittel werden geätzt, um nur den Kontakt zum Plug zurückzulassen.
  • Kapselungsschichten und Deckschichten werden hinzugefügt, um den resultierenden Kondensator zu schützen.
  • Bei der Produktion herkömmlicher Kondensatoren ist es erforderlich, die oberen und unteren Elektroden in separaten Prozessen zu Ätzen, und in jedem Fall wird zum Definieren des Ätzmusters eine Hartmaske verwendet. Somit ist das vertikale Ätzen, das heißt das Ätzen von der oberen Schicht des Bauelements hinunter zum Substrat, ein fundamentaler Prozeß bei der Herstellung von Kondensatorbauelementen wie etwa FeRAMs. Um eine präzise Ätzung zu erhalten, sollten die Seiten der zum Definieren des Ätzprozesses verwendeten Hartmaske so weit wie möglich normal zu der geätzten Oberfläche sein, und zwar sowohl bei der Herstellung der Maske als auch bei der Verwendung der Maske zum Ätzen des Hauptzellenmaterials des Kondensators.
  • Während der Ätzprozesse, beispielsweise zum Öffnen der Hartmaske (d.h. zum Gestalten des Hartmaskenmaterials) und zum Ätzen des eigentlichen Bauelements gemäß der Hartmaske wird die Oberseite der Öffnung oder des "Schnitts", der beim Ätzen ausgebildet wird, länger dem Ätzprozeß ausgesetzt als der Boden der Öffnung. Somit wird von der Oberseite der Öffnung mehr Material entfernt als vom Boden, was zu einer sich von oben nach unten verjüngenden Öffnung führt, wobei die Öffnung an der Oberseite breiter ist als an der Unterseite. Der Winkel zwischen dem Substrat und der geätzten Seite der Hartmaske ist als der Hartmaskenwinkel bezeichnet.
  • Das Hartmaskenmaterial ist in der Regel TEOS. Wenn derartiges Material geätzt wird, ist es schwierig, irgendeinen Hartmaskenwinkel zu erreichen, der 90° nahe kommt. Wenn zum Definieren des Ätzens der übrigen Schichten die Maske verwendet wird, ätzt die Maske zudem weiter, beispielsweise während des angewendeten RIE-Prozesses, wodurch das Problem akzentuiert wird. Obwohl das Seitenätzen, das heißt Ätzen entlang der Maske anstatt durch die Maske, während dieser Prozesse nicht weitreichend ist, ist TEOS ein weiches Material für die meisten Stufen in dem RIE-Prozeß, und somit ist etwaiges Seitenätzen bemerkbar und signifikant.
  • Angesichts der obigen Probleme mit herkömmlichen Prozessen und Bauelementen besteht eine Notwendigkeit für ein leicht angewendetes Verfahren zum Produzieren von Kondensatoren mit einer minimalen Verjüngung der Ätzöffnungen, ohne die Produktionsausbeute zu reduzieren oder die Leistung zu beeinträchtigen.
  • Kurze Darstellung der Erfindung
  • Allgemein ausgedrückt schlägt die vorliegende Erfindung das Abscheiden einer zusätzlichen Schicht aus Material über dem Hartmaskenmaterial bei der Ausbildung eines ferroelektrischen Kondensators vor, nachdem das Hartmaskenmaterial strukturiert geätzt worden ist.
  • Die zusätzliche Schicht aus Material ist eine, die von Prozessen, die an dem Ätzen der Hauptzellenmaterialien des Kondensators beteiligt sind, nicht leicht geätzt wird. Infolgedessen wird es durch das Seitenätzen im wesentlichen nicht beeinträchtigt. Der Hauptzweck dieser zusätzlichen Schicht aus Material besteht darin, die Verjüngung der Ätzöffnungen so zu entfernen, daß die Seiten der Maske im wesentlichen normal zu den Oberflächen des durch die Hartmaske zu ätzenden Hauptzellenmaterials sind. Dies verbessert das Ätzen der Hauptzellenmaterialien, so daß die geätzten Flächen im wesentlichen normal zum Substrat verlaufen. Diese Reduzierung bei dem Seitenätzen gestattet zudem, daß die Kondensatoren näher beieinander plaziert werden, was die Packdichte und die Genauigkeit des Hauptzellenmaterialätzprozesses verbessert.
  • Bei einer weiteren bevorzugten Ausführungsform kann eine zusätzliche Schicht aus Hartmaskenmaterial über der oben beschriebenen zusätzlichen Schicht aus Material und vor dem Anwenden der fotolithographischen Maske aufgebracht werden. Dies ist bei Situationen vorteilhaft, wo das fotolithographische Material dem Ätzprozeß nicht standhält, der zum Öffnen der zusätzlichen Schicht aus Material verwendet wird.
  • Die Verfahren der vorliegenden Erfindung lassen sich leicht durchführen, und die die vorliegende Erfindung verkörpernden Bauelemente werden leicht hergestellt.
  • Gemäß einem ersten Aspekt der vorliegenden Erfindung wird ein Verfahren zum Ausbilden eines ferroelektrischen Kondensatorbauelements bereitgestellt, das die folgenden Schritte umfaßt:
    Ausbilden eines Substrats, das in einer ersten Ebene verläuft und eine Reihe von Schichten aus Material umfaßt;
    Ausbilden einer Hartmaskenschicht auf dem Substrat;
    Ausbilden einer ersten Schicht aus einem ersten Material auf der Hartmaskenschicht;
    Definieren einer Hartmaskengestalt durch Ätzen der Hartmaskenschicht;
    Abscheiden einer zweiten Schicht aus dem ersten Material auf der geätzten Hartmaskenschicht, wobei die abgeschiedene zweite Schicht eine oder mehrere Seitenoberflächen aufweist, die im wesentlichen senkrecht zu der Ebene des Substrat verlaufen;
    Ätzen der zweiten Schicht und der Reihe von Schichten, die das Substrat bilden, um das ferroelektrische Kondensatorbauelement zu gestalten.
  • Gemäß einem zweiten Aspekt der vorliegenden Erfindung wird ein gemäß dem obigen Verfahren ausgebildetes ferroelektrisches Kondensatorbauelement bereitgestellt.
  • Gemäß einem dritten Aspekt der vorliegenden Erfindung wird ein gemäß dem obigen Verfahren ausgebildetes FeRAM-Bauelement bereitgestellt.
  • Gemäß einem vierten Aspekt der vorliegenden Erfindung wird ein Bauelement bereitgestellt, das folgendes umfaßt:
    ein Substrat, das in einer ersten Ebene verläuft und eine Reihe von Schichten aus Material umfaßt;
    eine auf dem Substrat ausgebildete erste Schicht aus Hartmaskenmaterial;
    eine auf der ersten Schicht aus Hartmaskenmaterial ausgebildete erste Schicht aus einem ersten Material, wobei die erste Schicht aus Hartmaskenmaterial geätzt wird, um die Hartmaske zu definieren; und
    eine auf der geätzten Schicht aus Hartmaskenmaterial abgeschiedene zweite Schicht aus dem ersten Material, wobei die abgeschiedene zweite Schicht eine oder mehrere Seitenoberflächen aufweist, die im wesentlichen senkrecht zur Ebene des Substrats verlaufen.
  • Gemäß einem fünften Aspekt der vorliegenden Erfindung wird ein ferroelektrisches Kondensatorbauelement bereitgestellt, das eines oder mehrere der oben definierten Bauelemente umfaßt.
  • Gemäß einem sechsten Aspekt der vorliegenden Erfindung wird ein FeRAM-Bauelement bereitgestellt, das eines oder mehrere der oben definierten Bauelemente umfaßt.
  • Kurze Beschreibung der Zeichnungen
  • Es werden nun bevorzugte Merkmale der Erfindung lediglich der Darstellung halber unter Bezugnahme auf die folgenden Figuren beschrieben. Es zeigen:
  • 1 einen schematischen Querschnitt durch ein herkömmliches FeRAM, nachdem die Hartmaske geöffnet worden ist;
  • 2 einen schematischen Querschnitt durch ein herkömmliches FeRAM während eines RIE des Hauptzellenmaterials;
  • 3a einen schematischen Querschnitt durch einen FeRAM gemäß einer Ausführungsform der Erfindung vor dem Hauptätzen;
  • 3b einen schematischen Querschnitt durch einen FeRAM gemäß einer Ausführungsform der Erfindung vor dem Hauptätzen;
  • 4 einen schematischen Querschnitt durch einen FeRAM gemäß einer Ausführungsform der Erfindung vor dem Öffnen der Hartmaske;
  • 5 einen schematischen Querschnitt durch einen FeRAM gemäß einer Ausführungsform der Erfindung nach dem Öffnen der Hartmaske;
  • 6 einen schematischen Querschnitt durch den FeRAM von 5 mit einer zusätzlichen Hartmaterialabscheidung über der Hartmaske vor dem Hauptätzen;
  • 7 einen schematischen Querschnitt durch einen FeRAM gemäß einer weiteren Ausführungsform der Erfindung mit einer zusätzlichen Schicht aus Material, zwischen einer Schicht aus hartem Material und der Fotomaske plaziert, mit der die Hartmaske definiert wird;
  • 8 einen schematischen Querschnitt durch den FeRAM von 7 nach dem Ätzen der zusätzlichen Schicht bis hinunter zu dem harten Material, um eine Maske für die Hartmaske auszubilden;
  • 9 einen schematischen Querschnitt durch den FeRAM von 8 nach dem Ätzen, um die Hartmaske zu gestalten; und
  • 10 einen schematischen Querschnitt durch den FeRAM von 9 mit einer zusätzlichen Abscheidung von hartem Material.
  • Ausführliche Beschreibung bevorzugter Ausführungsformen
  • 1 und 2 zeigen ein herkömmliches FeRAM-Kondensatorbauelement 1 und die Änderungen bei der Gestalt der Hartmaske während des Öffnens der Hartmaske und dem Hauptzellenätzen.
  • In 1 ist das Bauelement 1 durch das Hauptzellenmaterial 2 dargestellt, auf das das Hartmaskenmaterial 4 abgeschieden wird. Das Hartmaskenmaterial 4, bei dem es sich um TEOS handeln kann, wird geätzt, um die Maske zu öffnen, wie in 1 gezeigt. Die Seiten des Hartmaskenmaterials 4 sind nicht vertikal, sondern verjüngen sich aufgrund von Seitenätzen, das heißt Ätzen entlang der Maske anstatt durch die Maske.
  • 2 zeigt den herkömmlichen FeRAM von 1 während des Ätzens des Hauptzellenmaterials 2. Das Hartmaskenmaterial 4 verjüngt sich aufgrund des Seitenätzens unter einem größeren Winkel als in 1. Die Seitenflächen 6 des geätzten Hauptzellenmaterials 2, die Öffnungen 8 definierend, die durch den Ätzprozeß erzeugt werden, sind ebenfalls, teilweise aufgrund des Seitenätzens und teilweise aufgrund der Verjüngung des Hartmaskenmaterials 4, gegenüber der Normalen zu dem Substrat 10 geneigt.
  • Die Verfahren und Bauelemente, die bevorzugte Ausführungsformen der Erfindung darstellen, werden unter Bezugnahme auf die 3a bis 10 erläutert. Den Elementen der in 1 und 2 dargestellten FeRAM-Kondensatorstruktur, die genau Elementen in den in 3a bis 10 gezeigten FeRAM-Kondensatoren entsprechen, sind die gleichen Bezugszahlen zugeordnet.
  • 3a zeigt eine FeRAM-Kondensatorstruktur 12 gemäß einer ersten Ausführungsform der vorliegenden Erfindung, bei der das auf dem Hauptzellenmaterial 2 abgeschiedene Hartmaskenmaterial 4 wie in 1 geätzt worden ist, und eine weitere Schicht aus hartem Material 14 ist über der geätzten Hartmaske und den belichteten Oberflächen des Hauptzellenmaterials 2 abgeschieden worden. Das als die Hartmaterialschicht 14 verwendete Material hängt von den zu ätzenden Hauptzellenmaterialien ab. Wenn bei einer bevorzugten Ausführungsform das zu ätzende Hauptzellenmaterial 2 Iridium ist, dann kann das harte Material 14 beispielsweise Aluminiumoxid (Al2O3), Titan oder Titandioxid sein, da diese Materialien in den Prozessen zum Öffnen der TEOS-Hartmaske und dem RIE des Hauptzellenmaterials sehr langsam geätzt werden.
  • Falls das zu ätzende Hauptzellenmaterial 2 PZT ist, wird als das harte Material 14 bevorzugt siliziumreiches Oxid (SrO) verwendet.
  • Für das zweistufige Ätzen, das heißt das Ätzen zweier Materialien aus der gleichen Maske in getrennten Stufen anstatt des Ätzens durch zwei verschiedene Materialien in einem einzelnen Prozeß, kann das verwendete harte Material 14 zwischen den Stufen gewechselt werden, damit man das optimale Ergebnis erzielt.
  • 3b zeigt das Bauelement 12 von 3a während des Ätzens des Hauptzellenmaterials 2. Die Hartmaskengestalt ändert sich nicht während dieses Prozesses, da sie von der Hartmaterialschicht 14 geschützt wird, so daß die Seitenflächen 6 des geätzten Hauptzellenmaterials 2, die Öffnungen 8 definierend, die durch den Ätzprozeß erzeugt werden, im wesentlichen normal zu dem Substrat 10 bleiben.
  • Die 4 bis 6 zeigen, wie die Hartmaterialschicht 14 gemäß einer ersten bevorzugten Ausführungsform ausgebildet wird.
  • 4 zeigt das Bauelement 12 der 3a und 3b vor dem Ätzen des Hartmaskenmaterials 4. Das Hartmaskenmaterial 4, bei dem es sich um TEOS handeln kann, wird auf den Hauptzellenmaterialen 2 abgeschieden, und eine Schicht aus dem harten Material 14 wird auf dem Hartmaskenmaterial 4 abgeschieden. Eine Schicht aus Fotolack 16 wird auf der Schicht aus hartem Material 14 abgeschieden. Die Schicht aus Fotolack 16 wird dann belichtet und entwickelt, um ein litho graphisches Muster für die Hartmaske 4 zu erzeugen.
  • 5 zeigt das Bauelement 12 von 4 nach dem Ätzen der Hartmaterialschicht 14 und des Hartmaskenmaterials 4 hinunter bis zu den Hauptzellenmaterialien 2, um die Hartmaske 4 zu öffnen.
  • 6 zeigt das Bauelement 12 von 5 nach dem Abscheiden einer zusätzlichen Schicht aus hartem Material 14 über der geätzten Originalschicht aus hartem Material, dem geätzten Hartmaskenmaterial 4 und den belichteten Oberflächen 18 des Hauptzellenmaterials 2. Da die Dicke der Hartmaterialschicht 14 (die die Reste der ursprünglichen Hartmaterialschicht und die zusätzliche Hartmaterialschicht enthält) am weitesten weg von den Hauptzellenmaterialien 2 größer ist als die Dicke der den Hauptzellenmaterialien 2 am nächsten liegenden Hartmaterialschicht, so daß die Seitenwände 20 der Hartmaterialschicht 14 im wesentlichen normal zur oberen Oberfläche der Hauptzellenmaterialien 2 ausgebildet werden können. Die auf den belichteten Oberflächen 18 der Hauptzellenmaterialien 2 abgeschiedenen Abschnitte aus Hartmaterialschicht 14 können während des Ätzens der Hauptzellenmaterialien entfernt werden.
  • Falls das Fotolackmaterial 16 nicht mit dem harten Material 14 kompatibel ist, wodurch ordnungsgemäße Strukturierungspozeduren blockiert werden, oder wenn das für das Fotolackmaterial verwendete Material dem für das harte Material 14 verwendeten Ätzprozeß nicht standhält, kann eine zusätzliche Schicht 22 aus Hartmaskenmaterial wie etwa TEOS auf der oberen Oberfläche der Hartmaterialschicht 14 abgeschieden werden und der Fotolack 16 kann dann über der zusätzlichen Hartmaskenmaterialschicht 22 aufgebracht werden. Dies ist in den 7 bis 10 gezeigt.
  • 7 zeigt die auf die obere Oberfläche der Hartmaterialschicht 14 aufgebrachte zusätzliche Schicht 22 aus Hartmaskenmaterial und den über der zusätzlichen Hartmaskenmaterialschicht 22 aufgebrachten Fotolack 16, nachdem der Fotolack 16 belichtet und entwickelt worden ist, um ein lithographisches Muster für die Hartmaske 4 herzustellen, aber vor dem Ätzen der Hartmaske 4.
  • 8 zeigt das Bauelement von 7 nach dem ersten Ätzen des Hartmaskenmaterials 4, um die Maske für das Ätzen der Hartmaterialschicht 14 herzustellen.
  • 9 zeigt das Bauelement von 8 nach dem Ätzen der Hartmaterialschicht 14 und des Hartmaskenmaterials 4 hinunter zu den Hauptzellenmaterialien 2.
  • 10 zeigt das Bauelement von 9 mit einer zusätzlichen Schicht aus hartem Material 14, abgeschieden über der geätzten Originalschicht aus hartem Material, dem geätzten Hartmaskenmaterial 4 und den belichteten Oberflächen 18 des Hauptzellenmaterials 2, um die Seiten des Bauelements als Vorbereitung für das Ätzen der Hauptzellenmaterialien 2 zu begradigen. Da die Dicke der Hartmaterialschicht 14 (die die Reste der ursprünglichen Hartmaterialschicht und die zusätzliche Hartmaterialschicht enthält) am weitesten weg von den Hauptzellenmaterialien 2 größer ist als die Dicke der den Hauptzellenmaterialien 2 am nächsten liegenden Hartmaterialschicht, so daß die Seitenwände 20 der Hartmaterialschicht 14 im wesentlichen normal zur oberen Oberfläche der Hauptzellenmaterialien 2 ausgebildet werden können. Die auf den belichteten Oberflächen 18 der Hauptzellenmaterialien 2 abgeschiedenen Abschnitte aus Hartmaterialschicht 14 können während des Ätzens der Hauptzellenmaterialien entfernt werden.
  • Es sei angemerkt, daß die Ausdrücke Fotolack und fotolithographische Schicht in der Patentschicht austauschbar verwendet worden sind.
  • Die Systeme und Verfahren gemäß der vorliegenden Erfindung können besonders nützlich sein bei der Herstellung von Bauelementen zum Einsatz beispielsweise als ferroelektrische Direktzugriffsspeicher.
  • Verschiedene Modifikationen können an den oben beschriebenen Ausführungsformen der vorliegenden Erfindung vorgenommen werden. Beispielsweise können andere Materialien und Verfahrensschritte hinzugefügt oder für die obigen substituiert werden. Obwohl die Erfindung oben anhand bestimmter Ausführungsformen beschrieben worden ist, sind somit innerhalb des Schutzbereichs der Ansprüche viele Variationen möglich, wie für den Fachmann ersichtlich, ohne vom Gedanken und Schutzbereich der Erfindung abzuweichen.
  • Zusammenfassung:
  • Ein ferroelektrisches Kondensatorbauelement wie etwa ein FeRAM-Bauelement wird ausgebildet durch Formen eines Substrats, das in einer ersten Ebene verläuft und eine Reihe von Schichten aus Material umfaßt, Ausbilden einer Hartmaskenschicht auf dem Substrat und Ausbilden einer ersten Schicht aus einem ersten Material auf der Hartmaskenschicht. Die Hartmaskengestalt wird dann definiert durch Ätzen der Hartmaskenschicht. Eine zweite Schicht aus dem ersten Material wird auf der geätzten Hartmaskenschicht abgeschieden. Die abgeschiedene zweite Schicht weist eine oder mehrere Seitenoberflächen auf, die im wesentlichen senkrecht zur Ebene des Substrats verlaufen. Die zweite Schicht und die Anzahl von Schichten, die das Substrat bilden, werden dann geätzt, um das ferroelektrische Kondensatorbauelement zu gestalten.

Claims (29)

  1. Verfahren zum Ausbilden eines ferroelektrischen Kondensatorbauelements, das die folgenden Schritte umfaßt: Ausbilden eines Substrats, das in einer ersten Ebene verläuft und eine Reihe von Schichten aus Material umfaßt; Ausbilden einer Hartmaskenschicht auf dem Substrat; Ausbilden einer ersten Schicht aus einem ersten Material auf der Hartmaskenschicht; Definieren einer Hartmaskengestalt durch Ätzen der Hartmaskenschicht; Abscheiden einer zweiten Schicht aus dem ersten Material auf der geätzten Hartmaskenschicht, wobei die abgeschiedene zweite Schicht eine oder mehrere Seitenoberflächen aufweist, die im wesentlichen senkrecht zu der Ebene des Substrat verlaufen; Ätzen der zweiten Schicht und der Reihe von Schichten, die das Substrat bilden, um das ferroelektrische Kondensatorbauelement zu gestalten.
  2. Verfahren nach Anspruch 1, wobei der Schritt des Ausbildens der ersten Schicht aus dem ersten Material auf der Hartmaskenschicht das Ausbilden der ersten Schicht aus einem Material umfaßt, das im Vergleich zu dem Hartmaskenschichtmaterial eine langsame Ätzrate aufweist.
  3. Verfahren nach Anspruch 1, wobei der Schritt des Ausbildens einer ersten Schicht aus einem ersten Material auf der Hartmaskenschicht das Ausbilden der ersten Schicht aus Aluminiumoxid (AL2O3) umfaßt.
  4. Verfahren nach Anspruch 1, wobei der Schritt des Ausbildens einer ersten Schicht aus einem ersten Material auf der Hartmaskenschicht das Ausbilden der ersten Schicht aus Titan umfaßt.
  5. Verfahren nach Anspruch 1, wobei der Schritt des Ausbildens einer ersten Schicht aus einem ersten Material auf der Hartmaskenschicht das Ausbilden der ersten Schicht aus Titandioxid (TiO2) umfaßt.
  6. Verfahren nach Anspruch 1, wobei der Schritt des Ausbildens einer ersten Schicht aus einem ersten Material auf der Hartmaskenschicht das Ausbilden der ersten Schicht aus siliziumreichem Oxid (SrO) umfaßt.
  7. Verfahren nach Anspruch 1, wobei der Schritt des Ausbildens einer Hartmaskenschicht auf dem Substrat das Ausbilden der Hartmaskenschicht aus TEOS umfaßt.
  8. Verfahren nach Anspruch 1, wobei der Schritt des Ausbildens des Substrats das Ausbilden einer oder mehrerer der Anzahl von Schichten aus Iridium umfaßt.
  9. Verfahren nach Anspruch 1, wobei der Schritt des Ausbildens des Substrats das Ausbilden einer oder mehrerer der Anzahl von Schichten aus PZT umfaßt.
  10. Verfahren nach Anspruch 1, wobei der Schritt des Definierens der Hartmaskengestalt durch Ätzen der Hartmaskenschicht das Aufbringen einer fotolithografischen Schicht auf die erste Schicht aus erstem Material, Belichten der fotolithographischen Schicht und Entwickeln der belichteten fotolithographischen Schicht umfaßt, um ein Ätzmuster für die erste Schicht aus erstem Material und die Hartmaskenschicht zu produzieren.
  11. Verfahren nach Anspruch 1, wobei der Schritt des Ätzens der zweiten Schicht und der Anzahl von Schichten, die das Substrat bilden, um das ferroelektrische Kondensatorbauelement zu gestalten, das Anwenden eines RIE-Prozesses umfaßt.
  12. Verfahren nach Anspruch 1, weiterhin mit dem Ausbilden einer zweiten Schicht aus Hartmaskenmaterial auf der ersten Schicht aus dem ersten Material vor dem Schritt des Definierens der Hartmaskengestalt.
  13. Verfahren nach Anspruch 12, wobei der Schritt des Definierens der Hartmaskengestalt das Ätzen der zweiten Schicht aus Hartmaskenmaterial umfaßt, um ein Ätzmuster für die erste Schicht aus Hartmaskenmaterial bereitzustellen.
  14. Ferroelektrisches Kondensatorbauelement, gemäß dem Verfahren von Anspruch 1 ausgebildet.
  15. FeRAM-Bauelement, gemäß dem Verfahren von Anspruch 1 ausgebildet.
  16. Bauelement, das folgendes umfaßt: ein Substrat, das in einer ersten Ebene verläuft und eine Reihe von Schichten aus Material umfaßt; eine auf dem Substrat ausgebildete erste Schicht aus Hartmaskenmaterial; eine auf der ersten Schicht aus Hartmaskenmaterial ausgebildete erste Schicht aus einem ersten Material, wobei die erste Schicht aus Hartmaskenmaterial geätzt wird, um die Hartmaske zu definieren; und eine auf der geätzten Schicht aus Hartmaskenmaterial abgeschiedene zweite Schicht aus dem ersten Material, wobei die abgeschiedene zweite Schicht eine oder mehrere Seitenoberflächen aufweist, die im wesentlichen senkrecht zur Ebene des Substrats verlaufen.
  17. Bauelement nach Anspruch 16, wobei die erste Schicht aus dem ersten Material ein Material umfaßt, das eine im Vergleich zu dem Hartmaskenschichtmaterial langsame Ätzrate aufweist.
  18. Bauelement nach Anspruch 16, wobei die erste Schicht aus dem ersten Material Aluminiumoxid (Al2O3) umfaßt.
  19. Bauelement nach Anspruch 16, wobei die erste Schicht aus dem ersten Material Titan umfaßt.
  20. Bauelement nach Anspruch 16, wobei die erste Schicht aus dem ersten Material Titandioxid (TiO2) umfaßt.
  21. Bauelement nach Anspruch 16, wobei die erste Schicht aus dem ersten Material siliziumreiches Oxid (SrO) umfaßt.
  22. Bauelement nach Anspruch 16, wobei das Hartmaskenmaterial TEOS umfaßt
  23. Bauelement nach Anspruch 16, wobei eine oder mehrere der Anzahl von Schichten des Substrats Iridium umfassen.
  24. Bauelement nach Anspruch 16, wobei eine oder mehrere der Anzahl von Schichten des Substrats PZT umfassen.
  25. Bauelement nach Anspruch 16, wobei die erste Schicht aus Hartmaskenmaterial geätzt wird durch Aufbringen einer fotolithographischen Schicht auf die erste Schicht aus erstem Material, Belichten der fotolithographischen Schicht und Entwickeln der belichteten fotolithographischen Schicht, um ein Ätzmuster für die erste Schicht aus erstem Material und die Hartmaskenschicht zu erzeugen.
  26. Bauelement nach Anspruch 16, weiterhin mit einer auf der ersten Schicht aus dem ersten Material ausgebildeten zweiten Schicht aus Hartmaskenmaterial.
  27. Bauelement nach Anspruch 26, wobei die zweite Schicht aus Hartmaskenmaterial geätzt wird, um ein Ätzmuster für die erste Schicht aus dem ersten Material und das erste Hartmaskenmaterial bereitzustellen.
  28. Ferroelektrisches Kondensatorbauelement, das ein oder mehrere Bauelemente nach Anspruch 16 umfaßt.
  29. FeRAM-Bauelement, das ein oder mehrere Bauelemente nach Anspruch 16 umfaßt.
DE112004001776T 2003-09-30 2004-08-31 Ein Bauelement und ein Verfahren zum Ausbilden eines ferroelektrischen Kondensatorbauelements Ceased DE112004001776T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/676,360 US6924156B2 (en) 2003-09-30 2003-09-30 Method for forming a ferroelectric capacitor device
US10/676,360 2003-09-30
PCT/SG2004/000267 WO2005031815A1 (en) 2003-09-30 2004-08-31 A device and a method for forming a ferroelectric capacitor device

Publications (1)

Publication Number Publication Date
DE112004001776T5 true DE112004001776T5 (de) 2006-08-24

Family

ID=34377372

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112004001776T Ceased DE112004001776T5 (de) 2003-09-30 2004-08-31 Ein Bauelement und ein Verfahren zum Ausbilden eines ferroelektrischen Kondensatorbauelements

Country Status (3)

Country Link
US (1) US6924156B2 (de)
DE (1) DE112004001776T5 (de)
WO (1) WO2005031815A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7381343B2 (en) * 2005-07-08 2008-06-03 International Business Machines Corporation Hard mask structure for patterning of materials
JP2008078416A (ja) * 2006-09-21 2008-04-03 Toshiba Corp 半導体装置およびその製造方法
US8796044B2 (en) * 2012-09-27 2014-08-05 International Business Machines Corporation Ferroelectric random access memory with optimized hardmask
CN105023835B (zh) * 2015-06-17 2019-04-02 泰科天润半导体科技（北京）有限公司 介质掩膜的制造方法、利用该掩膜刻蚀或离子注入的方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6211034B1 (en) 1997-04-14 2001-04-03 Texas Instruments Incorporated Metal patterning with adhesive hardmask layer
US5972722A (en) 1998-04-14 1999-10-26 Texas Instruments Incorporated Adhesion promoting sacrificial etch stop layer in advanced capacitor structures
KR100277907B1 (ko) * 1998-12-17 2001-02-01 김영환 반도체 소자의 캐패시터 형성방법
KR100347542B1 (ko) 1999-12-22 2002-08-07 주식회사 하이닉스반도체 반도체 소자의 전하저장전극 형성 방법
US6750150B2 (en) 2001-10-18 2004-06-15 Macronix International Co., Ltd. Method for reducing dimensions between patterns on a photoresist
US6686236B2 (en) 2001-12-21 2004-02-03 Texas Instruments Incorporated Methods of preventing reduction of IrOx during PZT formation by metalorganic chemical vapor deposition or other processing
US6780708B1 (en) * 2003-03-05 2004-08-24 Advanced Micro Devices, Inc. Method of forming core and periphery gates including two critical masking steps to form a hard mask in a core region that includes a critical dimension less than achievable at a resolution limit of lithography
US6762064B1 (en) * 2003-04-17 2004-07-13 Infineon Technologies Ag Process for fabrication of a ferrocapacitor

Also Published As

Publication number Publication date
US20050067643A1 (en) 2005-03-31
WO2005031815A1 (en) 2005-04-07
US6924156B2 (en) 2005-08-02

Similar Documents

Publication Publication Date Title
DE4323363B4 (de) Verfahren zur Herstellung eines Kondensators für ein Halbleiterspeicherbauelement
DE19933480B4 (de) Verfahren zur Herstellung eines zylindrischen Kondensators
DE19930295C2 (de) Säulenförmiger Speicherknoten eines Kondensators und Verfahren zur Herstellung desselben
DE4201506C2 (de) Verfahren zur Herstellung von DRAM-Speicherzellen mit Stapelkondensatoren mit Flossenstruktur
DE4224946A1 (de) Halbleiterbauelement mit einem kondensator und verfahren zu dessen herstellung
DE102004055463A1 (de) Elektronische Vorrichtung einschließlich Elektroden mit darauf befindlichen Isolier-Spacern und verwandte Verfahren
DE69837301T2 (de) Methode, einen Platinfilm in einer Halbleiteranordnung zu ätzen
EP0755067A1 (de) Verfahren zur Herstellung von sublithographischen Ätzmasken
DE69133534T2 (de) Schichtstruktur mit Kontaktöffnung und Verfahren zur Herstellung derselben
DE4413152B4 (de) Verfahren zur Strukturerzeugung in einem Halbleiterbauelement
DE112006000261B4 (de) Verfahren zur Herstellung eines kapazitiven Elements mittels Ätzverfahren
DE10228344B4 (de) Verfahren zur Herstellung von Mikrostrukturen sowie Anordnung von Mikrostrukturen
DE10031881B4 (de) Halbleitereinrichtung und Verfahren zur Herstellung der Halbleitereinrichtung
EP0892425A2 (de) Herstellverfahren für eine Platinmetall-Struktur mittels eines Lift-off-Prozesses
DE112004001776T5 (de) Ein Bauelement und ein Verfahren zum Ausbilden eines ferroelektrischen Kondensatorbauelements
DE102010003129B4 (de) Ein Verfahren zum Herstellen eines Bauelements auf einem Substrat
DE19522370C2 (de) Verfahren zur Herstellung von Stapelkondensatoren von Halbleitervorrichtungen
EP1277230B1 (de) Verfahren zur herstellung von kondensatorstrukturen
DE112004000665B4 (de) Verfahren zur Ausbildung eines ferroelektrischen Kondensators
DE112014001430T5 (de) Herstellungsverfahren für Halbleitervorrichtung
DE4200284C2 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE10137575A1 (de) Verfahren zur Erzeugung einer Maske sowie Verfahren zur Herstellung einer Halbleitervorrichtung
DE19535779B4 (de) Verfahren zur Bildung von Kontaktlöchern in einem Halbleiterelement
DE112004000192T5 (de) Hartmaske mit hoher Selektivität für IR-Sperrschichten zur Herstellung eines ferroelektrischen Kondensators
EP1222695B1 (de) Integrierte schaltungsanordnung mit mindestens einem kondensator und verfahren zu deren herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law

Ref document number: 112004001776

Country of ref document: DE

Date of ref document: 20060824

Kind code of ref document: P

8125 Change of the main classification

Ipc: H01L 21/8239 AFI20060529BHDE

8131 Rejection