-
Hintergrund der Erfindung
-
1. Sachgebiet der Erfindung
-
Die
vorliegende Erfindung betrifft einen nichtflüchtigen Halbleiterspeicher
und eine Halbleitervorrichtung, und insbesondere eine Schaltungstechnik zum
Boosten der Versorgungsspannung.
-
2. Beschreibung des Standes
der Technik
-
Bei
einem Flash-Speicher, bei dem es sich um eine Art von nichtflüchtigem
Halbleiterspeicher handelt, wird eine Versorgungsspannung geboostet, um
intern Spannungen zum Programmieren und Löschen zu erzeugen. Beispielsweise
bei der Programmverifizierung wird eine Versorgungsspannung (beispielsweise
3V) geboostet, um eine hohe Spannung (beispielsweise 6V) zu erzeugen,
die an das Gatter einer nichtflüchtigen
Halbleiterspeicherzelle (Wortleitung) und das Gatter eines Gattertransistors zum
Auswählen
der nichtflüchtigen
Halbleiterspeicherzelle angelegt wird. Bei dem Programmieren im Anschluss
an die Programmverifizierung wird die Versorgungsspannung geboostet,
um eine höhere Spannung
(beispielsweise 9V) zu erzeugen, welche an die Gatter der Speicherzelle
und des Gattertransistors angelegt wird. Die Programmverifizierung
ist ein Lesevorgang, der verifiziert, ob die Speicherzelle eine
bestimmte Schwellenspannung hat. Gelingt das Verifizieren nicht
(die Speicherzelle hat nicht die bestimmte Schwellenspannung), wird
die Zelle weiter programmiert, um die Schwellenspannung zu erhöhen. Auf
diese Weise werden die Programmverifizierung das Programmieren wiederholt
abwechselnd durchgeführt,
bis die Speicherzelle die bestimmte Schwellenspannung aufweist.
-
Eine
Ladungspumpenschaltung implementiert das Boosten. Das genannte Beispiel
verwendet eine Ladungspumpenschaltung, die eine Spannung von 6V
aus der Versorgungsspannung erzeugt, und eine andere Ladungspumpenschaltung,
welche eine Spannung von 9V aus der Versorgungsspannung erzeugt.
Wenn die Ladungspumpenschaltung langsam arbeitet (geringe Ansteuerbarkeit),
wird viel Zeit bis zum Abschluss des Programmierens und Löschens benötigt. Die
Boost-Geschwindigkeit kann verbessert werden, indem die Größe eines
Kondensators gesteigert wird, wobei dies jedoch eine große Schaltungsfläche erfordert
und viel Energie verbraucht wird. Im allgemeinen wird die größte Wichtigkeit
der Schaltungsfläche
zugeschrieben, und die Boost-Geschwindigkeit
wird in einem gewissen Maß geopfert.
-
Überblick über die
Erfindung
-
Es
ist die Aufgabe der vorliegenden Erfindung, einen nichtflüchtigen
Halbleiterspeicher, eine Halbleitervorrichtung, eine Ladungspumpenschaltung
und ein Verfahren zum Regeln des Potentials eines Schaltungspunkts
zu schaffen.
-
Die
vorliegende Erfindung betrifft einen nichtflüchtigen Halbleiterspeicher
mit: einer ersten Pumpe, die zu einem ersten Zeitpunkt zu arbeiten
beginnt und eine erste Spannung erzeugt, einer zweiten Pumpe, die
zu einem zweiten Zeitpunkt nach dem ersten Zeitpunkt zu arbeiten
beginnt und einen bestimmten Schaltungspunkt mit einer zweiten Spannung
treibt, wobei der bestimmte Schaltungspunkt mit einer nichtflüchtigen
Halbleiterspeicherzelle verbunden ist, und einem Booster, welcher
den bestimmten Schaltungspunkt unter Verwendung der ersten Spannung
zum zweiten Zeitpunkt boostet.
-
Der
nichtflüchtige
Halbleiterspeicher kann derart ausgebildet sein, dass der Zeitraum
zwischen dem ersten Zeitpunkt und dem zweiten Zeitpunkt für die Programmverifizierung
und ein anderer Zeitraum, der zum zweiten Zeitpunkt beginnt, für das Programmieren
vorgesehen ist.
-
Der
nichtflüchtige
Halbleiterspeicher kann derart ausgebildet sein, dass der Booster
aufweist: einen Kondensator; eine erste Schaltung, die das Anlegen
der ersten Spannung an den bestimmten Schaltungspunkt während eines
Zeitraums von dem ersten Zeitpunkt bis zum zweiten Zeitpunkt ermöglicht;
und eine zweite Schaltung, welche eine auf der ersten Spannung basierende
Spannung nur während eines
vorbestimmten Zeitraums beginnend von dem zweiten Zeitpunkt an den
bestimmten Schaltungspunkt anlegt.
-
Der
nichtflüchtige
Halbleiterspeicher kann derart ausgebildet sein, dass der Kondensator
auch zum Erzeugen einer Lesespannung verwendet wird, die an das
Gatter des nichtflüchtigen
Halbleiterspeichers zum Zeitpunkt des Lesens von Daten angelegt ist.
-
Der
nichtflüchtige
Halbleiterspeicher kann derart ausgebildet sein, dass die zweite
Pumpe mehrere Boost-Stufen aufweist, und Schaltungspunkte zwischen
benachbarten Boost-Stufen der mehreren Boost-Stufen während eines
Zeitraums von dem ersten Zeitpunkt bis zu dem zweiten Zeitpunkt
durch die ersten Spannung vorgeladen sind.
-
Der
nichtflüchtige
Halbleiterspeicher kann derart ausgebildet sein, dass die zweite
Pumpenschaltung Transistoren aufweist, welche die erste Spannung
in Reaktion auf ein Signal, welches den Zeitraum von dem ersten
Zeitpunkt bis zu dem zweiten Zeitpunkt angibt, an die Schaltungspunkte
anlegen.
-
Der
nichtflüchtige
Halbleiterspeicher kann derart ausgebildet sein, dass die erste
Spannung an eine Bitleitung angelegt ist, mit welcher der nichtflüchtige Halbleiterspeicher
zum Zeitpunkt des Programmierens verbunden ist.
-
Die
vorliegende Erfindung betrifft eine Ladungspumpenschaltung mit:
einer ersten Pumpe, die zu einem ersten Zeitpunkt zu arbeiten beginnt
und eine erste Spannung erzeugt, und einer zweiten Pumpe, die zu
einem zweiten Zeitpunkt nach dem ersten Zeitpunkt zu arbeiten beginnt
und einen bestimmten Schaltungspunkt mit einer zweiten Spannung
treibt, wobei die zweite Pumpe mehrere Boost-Stufen aufweist, und
wobei Schaltungspunkte zwischen benachbarten Boost-Stufen der mehreren Boost-Stufen
während
eines Zeitraums von dem ersten Zeitpunkt bis zu dem zweiten Zeitpunkt
durch die ersten Spannung vorgeladen sind.
-
Die
Ladungspumpenschaltung kann derart ausgebildet sein, dass die zweite
Pumpenschaltung Transistoren aufweist, welche die erste Spannung
in Reaktion auf ein Signal, welches den Zeitraum von dem ersten
Zeitpunkt bis zu dem zweiten Zeitpunkt angibt, an die Schaltungspunkte
anlegen.
-
Die
vorliegende Erfindung betrifft eine Halbleitervorrichtung mit: einer
nichtflüchtigen
Halbleiterspeicherzelle; einer ersten Pumpe, die zu einem ersten
Zeitpunkt zu arbeiten beginnt und eine erste Spannung erzeugt, und
einer zweiten Pumpe, die zu einem zweiten Zeitpunkt nach dem ersten
Zeitpunkt zu arbeiten beginnt und einen bestimmten Schaltungspunkt
mit einer zweiten Spannung treibt, wobei der bestimmte Schaltungspunkt
mit der nichtflüchtigen
Halbleiterspeicherzelle verbunden ist, wobei die zweite Pumpe mehrere
Boost-Stufen aufweist,
und wobei Schaltungspunkte zwischen benachbarten Boost-Stufen der mehreren
Boost-Stufen während eines
Zeitraums von dem ersten Zeitpunkt bis zu dem zweiten Zeitpunkt
durch die ersten Spannung vorgeladen sind.
-
Die
Halbleitervorrichtung kann derart ausgebildet sein, dass die zweite
Pumpenschaltung einen Transistor aufweist, welcher die erste Spannung
in Reaktion auf ein Signal, welches den Zeitraum von dem ersten
Zeitpunkt bis zu dem zweiten Zeitpunkt angibt, an den bestimmten
Schaltungspunkt anlegt.
-
Die
Halbleitervorrichtung kann derart ausgebildet sein, dass die erste
Spannung an eine Bitleitung angelegt ist, mit welcher der nichtflüchtige Halbleiterspeicher
zum Zeitpunkt des Programmierens verbunden ist.
-
Die
vorliegende Erfindung betrifft ein Verfahren mit den folgenden Schritten:
Beginnen des Betriebs einer ersten Pumpe zu einem ersten Zeitpunkt, um
eine erste Spannung zu erzeugen; Beginnen des Betriebs einer zweiten
Pumpe zu einem auf den ersten Zeitpunkt folgenden zweiten Zeitpunkt,
um einen bestimmten Schaltungspunkt mit einer zweiten Spannung zu
treiben, wobei der bestimmte Schaltungspunkt mit einer nichtflüchtigen
Halbleiterspeicherzelle verbunden ist; und Boosten des bestimmten
Schaltungspunkts zum zweiten Zeitpunkt unter Verwendung der ersten
Spannung.
-
Die
vorliegende Erfindung betrifft ein Verfahren mit den folgenden Schritten:
Beginnen des Betriebs einer ersten Pumpe zu einem ersten Zeitpunkt, um
eine erste Spannung zu erzeugen; Beginnen des Betriebs einer zweiten
Pumpe zu einem auf den ersten Zeitpunkt folgenden zweiten Zeitpunkt,
um einen bestimmten Schaltungspunkt mit einer zweiten Spannung zu
treiben, wobei der bestimmte Schaltungspunkt mit einer nichtflüchtigen
Halbleiterspeicherzelle verbunden ist; und Vorladen von Schaltungspunkten
zwischen benachbarten Boost-Stufen mehrerer Boost-Stufen der zweiten
Pumpe mit der ersten Spannung während
eines Zeitraums von dem ersten Zeitpunkt bis zum zweiten Zeitpunkt.
-
Wenn
der bestimmte Zeitpunkt durch die zweite Pumpe auf die zweite Spannung
geboostet ist, wird der bestimmte Schaltungspunkt erfindungsgemäß unter
Verwendung der ersten Pumpe geboostet, so dass ein Hochgeschwindigkeitsbetrieb
erreicht werden kann. Darüber
hinaus wird der Hochgeschwindigkeitsbetrieb ferner durch Vorladen
der Schaltungspunkte innerhalb der zweiten Pumpe durch Verwenden
der Ausgangsspannung der ersten Pumpe verbessert.
-
Kurze Beschreibung
der Zeichnungen
-
Bevorzugte
Ausführungsbeispiele
der vorliegenden Erfindung werden im folgenden anhand der nachfolgenden
Zeichnungen beschrieben, welche zeigen:
-
1 ist
ein Diagramm einer herkömmlichen Struktur
einer Boostschaltung, die in einem Flash-Speicher, einer Art von
nichtflüchtigem
Halbleiterspeicher, verwendet wird;
-
2 ist
ein Diagramm eines nichtflüchtigen Halbleiterspeichers
nach einem ersten Ausführungsbeispiel
der Erfindung;
-
3 ist
ein Diagramm zur Darstellung von an den Booster von 2 angelegten
Steuersignalen;
-
4 zeigt
ein Zeitdiagramm des Boosters von 3 zum Zeitpunkt
des Verifizierens und des Programmierens;
-
5 zeigt
ein Zeitdiagramm einer Operation des Boosters von 3 zum
Zeitpunkt des Lesens;
-
6 ist
ein Schaltbild einer Konfiguration des Boosters von 3;
-
7 ist
ein Schaltbild einer Konfiguration des Pegelumsetzers von 6;
-
8 ist
ein Schaltbild einer Konfiguration der ersten Pumpe von 3;
-
9 ist
ein Diagramm einer Konfiguration einer Boosterschaltung, die in
einem nichtflüchtigen Halbleiterspeicher
nach einem zweiten Ausführungsbeispiel
der vorliegenden Erfindung verwendet wird;
-
10 ist
ein Zeitdiagramm der Konfiguration gemäß 9;
-
11 ist
ein Schaltbild einer Konfiguration der zweiten Pumpe von 9;
-
12 ist
ein Blockschaltbild des Gesamtaufbaus des erfindungsgemäßen nichtflüchtigen Halbleiterspeichers.
-
Beschreibung
der bevorzugten Ausführungsbeispiele
-
Zunächst wird
anhand der 1 eine herkömmliche Boostschaltung beschrieben,
wie sie in einem Flash-Speicher verwendet wird, bei dem es sich
um eine Art von nichtflüchtigem
Halbleiterspeicher handelt.
-
1 zeigt
eine Speicherzelle 50 und einen Gatter-Transistor 40 zum
Auswählen
einer Bitleitung, mit welcher die Speicherzelle 50 verbunden
ist. Als Boostschaltungen sind eine erste Pumpe 10, eine zweite
Pumpe 20 und ein Read-Exclusive-Booster 30 vorgesehen.
Zum Zeitpunkt des Verifizierens beim Programmieren und Löschen wird
eine Programmverifizierungsspannung VPROGFV (beispielsweise 1V) an
die Bitleitung angelegt, und die erste Pumpe 10 hält die Gatterspannungen
des Gattertransistors 40 und der Speicherzelle 50 auf
einer Spannung VPROG (beispielsweise 6V). Bei dem Programmieren
(tprog), das auf den Verifizierungsvorgang folgt, wird die von der
ersten Pumpe 10 erzeugte Spannung VPROG an die Bitleitung
angelegt, und die zweite Pumpe 20 hält die Gatter des Gattertransistors 40 und
der Speicherzelle 50 bei VPPI (beispielsweise 9V). Die
erste Pumpe 10 boostet eine Versorgungsspannung VCC (beispielsweise
3V) auf die Spannung VPROG, und die zweite Pumpe 20 boostet
die Versorgungsspannung VCC auf die Spannung VPPI. Der Read-Exclusive
Booster 30 legt eine Lesespannung VRD (beispielsweise 4V)
an das Gatter der Speicherzelle 50 an, wenn Daten aus der
Speicherzelle 50 gelesen werden. Der Read-Exclusive Booster 30 weist
Kondensatoren auf, die zum Zeitpunkt des Lesens geboostet werden.
-
Die
zweite Pumpe 20 hat den Nachteil, dass es lange Zeit benötigt, die
Versorgungsspannung VCC von 3V auf 9V (-VPPI) zu boosten. Daher
erreichen die Gatterspannungen des Gattertransistors 40 und
der Speicherzelle 50 für
eine gewisse Zeit nach Abschluss des Verifizierens nicht 9V. so
dass die Speicherzelle 50 nicht schnell programmiert werden kann.
Die vorliegende Erfindung kann das genannte Problem lösen. Zwei
Ausführungsbeispiele
der vorliegenden Erfindung werden im folgenden beschrieben.
-
Erstes Ausführungsbeispiel
-
2 ist
ein Diagramm eines nichtflüchtigen Halbleiterspeichers
gemäß einem
ersten Ausführungsbeispiel
der vorliegenden Erfindung, in dem die gleichen Bezugszeichen wie
in 1 die gleichen Elemente bezeichnen. Eine in dem
ersten Ausführungsbeispiel
verwendete Boostschaltung weist eine Schaltungskonfiguration auf,
die durch Hinzufügen eines
Boosters 60 zu der in 1 dargestellten Schaltung
gebildet ist. Das heißt,
das erste Ausführungsbeispiel
ist ein Flash-Speicher, der versehen ist mit: der ersten Pumpe,
welche den Betrieb zu einem ersten Zeitpunkt beginnt und die erste
Spannung VPROG erzeugt, der zweiten Pumpe, die den Betrieb zu einem
zweiten Zeitpunkt nach dem ersten Zeitpunkt beginnt und die zweite
Spannung VPPI an einen Schaltungspunkt N1 anlegt, welcher mit dem Gatter
der Speicherzelle 50 und dem Gatter des Gattertransistors 40 verbunden
ist, und dem Booster 60, der den Schaltungspunkt N1 unter
Verwendung der ersten Spannung VPROG zu dem ersten Zeitpunkt boostet.
-
Bei
der Programmverifizierung, die zu dem ersten Zeitpunkt beginnt,
wird eine Programmverifizierungsspannung VPRAGV (beispielsweise
1V) an die Bitleitung angelegt, und die erste Pumpe 10 hält die Gatter
des Gattertransistors 40 und der Speicherzelle 50 durch
den Booster 60 auf der ersten Spannung, d.h. der Spannung
VPROG (beispielsweise 6V). Das heißt, dass das Potential des
Schaltungspunkts N1 zum Zeitpunkt des Verifizierens auf VPROG (=6V)
gehalten wird. Anschließend
boostet der Booster 60 zum Zeitpunkt des Programmierens, das
zum zweiten Zeitpunkt startet, den Schaltungspunkt N1 unter Verwendung
der Spannung VPROG. Die zweite Pumpe 20, die das Boosten
zum zweiten Zeitpunkt beginnt, beginnt den Boostvorgang von der Versorgungsspannung
VCC aus. Zu diesem Zeitpunkt ist der Schaltungspunkt N1 bereits
auf die Spannung VPROG geboostet. Somit beginnt das Anheben des
Potentials des Schaltungspunkts N1 von VPROG aus, die durch das
Wirken der zweiten Pumpe 20 höher als die Versorgungsspannung
VCC ist, und es erreicht die Spannung VPPI (beispielsweise 9V) schnell.
Nachdem das Potential des Schaltungspunkts N1 VPPI erreicht hat,
hält nur
die zweite Pumpe 20 das Potential des Schaltungspunkts
N1 auf VPPI.
-
Auf
diese Weise können
die Gatter der Speicherzelle 50 und des Gattertransistors 40 schnell
mit der geboosteten Spannung VPPI versorgt werden, ohne die Schaltungsmaße der zweiten
Pumpe 20 zu vergrößern. Der
Flash-Speicher kann somit ohne jede Vergrößerung der Schaltungsabmessungen
mit einer höheren
Geschwindigkeit arbeiten.
-
Die
in dem Booster 60 zum Boosten vorgesehenen (in 3 nicht
dargestellten) Kondensatoren können
getrennt von denjenigen des Read-Exclusive Boosters 30 angeordnet
sein, wie in 3 dargestellt, oder sie können gemeinsam
genutzt werden, wie im folgenden beschrieben.
-
3 zeigt
Steuersignale, welche dem Booster 60 zugeführt werden.
Der in 3 dargestellte Booster 60 weist den Read-Exclusive
Booster 20 von 2 auf, der in diesen eingebaut
ist. Das heißt,
der für
das Boosten vorgesehene Kondensator wird gemeinsam genutzt. Ein
Steuersignal READ gibt einen Lesezeitraum an, in dem Daten aus der
Speicherzelle gelesen werden. Ein Steuersignal BOOST gibt einen
Zeitraum für
das Boosten der Wortleitung während
des Lesens an. Das Steuersignal VPROG2Y ist während des Zeitraums der Programmverifizierung
EIN (hoher Pegel). Das Steuersignal PGMR ist während eines bestimmten Zeitraums zu
Beginn des Programmierens EIN (hoher Pegel). Das Steuersignal VPBST_EN
gibt einen Zeitraum an, in dem der Schaltungspunkt N1 durch den
Booster 60 geboostet wird. Das Signal EN1 dient dem Versetzen der
ersten Pumpe 10 in den aktiven Zustand. Das Steuersignal
EN2 versetzt die zweite Pumpe 20 in den aktiven Zustand.
Diese Steuersignale werden von einer noch zu beschreibenden Steuerschaltung 120 geliefert,
welche in 12 dargestellt ist.
-
4 zeigt
Veränderungen
der genannten Steuersignale zum Zeitpunkt des Verifizierens und Programmierens,
und 5 zeigt Veränderungen der
Steuersignale zum Zeitpunkt des Lesens. Zunächst wird 4 beschrieben.
Wie in
-
4 ersichtlich,
ist der Verifizierungszeitraum als PGMV bezeichnet (beispielsweise
1 μs) und der
Programmierzeitraum ist mit PGM bezeichnet (beispielsweise 5 μs). Der Startzeitpunkt
des Verifizierungszeitraums ist als der erste Zeitpunkt definiert,
und der Startzeitpunkt des Programmierzeitraums ist als der zweite
Zeitpunkt definiert. Das Freigabesignal EN1 ist während des
Verifizierungszeitraums PGMV und des Programmierzeitraums PGM hochpegelig,
und das Freigabesignal ist während
des Programmierzeitraums PGM hochpegelig. Das heißt die erste
Pumpe 10 arbeitet während
des Verifizierungszeitraums PGMV und des Programmierzeitraums PGM
und die zweite Pumpe 20 arbeitet während des Programmierzeitraums
PGM. Wenn sich das Steuersignal VPROG2Y von niederpegelig zu hochpegelig
verändert
und der Verifizierungszeitraum PGMV beginnt, wechselt das Freigabesignal EN
zum hohen Pegel und die erste Pumpe 10 beginnt zu arbeiten.
Während
des Zeitraums, in dem das Steuersignal VPROG2Y hochpegelig ist,
verbindet der Booster 60 des Ausgangsweg der ersten Pumpe 10 mit
dem Schaltungspunkt N1. Der Schaltungspunkt N1 ist somit auf das
Potential VPROG eingestellt. Wenn der Verifizierungszeitraum PGMV endet
und der Programmierzeitraum PGM beginnt, ändert sich das Freigabesignal
EN2 zum hohen Pegel, das Steuersignal VPBST_EN ändert sich zum hohen Pegel
und das Steuersignal PGMR ändert
sich zum hohen Pegel. Während
des Zeitraums, in dem das Steuersignal PGMR hochpegelig ist, boostet
der Booster 60 den Schaltungspunkt N1, indem er die von
der ersten Pumpe 10 ausgegebene Spannung VPROG verwendet.
In diesem Zustand lädt
die zweite Pumpe 20 den Schaltungspunkt N1, so dass das Potential
des Schaltungspunkts N1 schnell von VPROG (6V) auf VPPI (9V) erhöht wird,
wie in 4 dargestellt. Wenn das Steuersignal PGMR vom
hohen Pegel zum niedrigen Pegel übergeht,
trennt der Booster 60 die erste Pumpe 10 von dem
Schaltungspunkt N1. Die zweite Pumpe 20 übernimmt
das Boosten durch den Booster 60 und hält den Schaltungspunkt N1 auf
dem Potential VPPI. Das Lesesignal READ ist während des Verifizierungszeitraums PGMV
und des Programmierzeitraums PGM niederpegelig.
-
Eine
durch die gestrichelte Linie dargestellte Wellenform zeigt den herkömmlichen
Vorgang. Die Spannung VPROG wird von der ersten Pumpe 10 während des
Zeitraums PGMV für
die Programmverifizierung erzeugt. Wie zuvor beschrieben, wird das Potential
des Schaltungspunkts N1 während
des Programmierzeitraums PGM auf VPPI nur durch die zweite Pumpe 20 angehoben.
Es erfordert daher eine bestimmte Zeit, bis der Schaltungspunkt
N1 das Potential VPPI erreicht. Gemäß von den Erfindern erhaltenen
Versuchsergebnissen ist 1 μs
erforderlich, um den Schaltungspunkt N1 bei dem herkömmlichen Vorgang
auf VPPI anzuheben, während
dies bei dem vorliegenden Ausführungsbeispiel
lediglich 0,25 μs erfordert.
Somit kann die zum Anheben des Schaltungspunkts N1 auf VPPI durch
das vorliegende Ausführungsbeispiel
auf ¼ verkürzt werden.
Es ist somit möglich,
den Programmierzeitraum zu verkürzen
und den Flash-Speicher mit einer höheren Geschwindigkeit zu betreiben.
-
5 ist
das Zeitdiagramm des Lesevorgangs. Während das Steuersignal BOOST
hochpegelig ist, boostet der Booster 60 die Wortleitung,
das heißt,
das Gatter der Speicherzelle 50 auf die bestimmte Spannung
(beispielsweise 4V). Während des
Lesezeitraums werden die Steuersignale PGMR, VPROG2Y und BPBST_EN
niederpegelig gehalten.
-
6 ist
ein Schaltbild einer Konfiguration des Boosters 60. Der
Booster 60 weist Pegelumsetzschaltungen 601, 602, 604 und 605,
eine Lesesteuerschaltung 603 und einen Kondensator C zum
Boosten auf. Ferner weist der Booster 60 n-Kanal-Transistoren 607, 608, 609 und 611,
einen p-Kanal-Transistor 610, einen Inverter 614 und
eine Logikschaltung 615 auf. Die Leseschaltung 603 weist
NAND-Gatter 616 und 617, Inverter 622 und 623,
n-Kanal-Transistoren 618, 620 und 621,
und einen p-Kanal-Transistor 619 auf. 7 zeigt
eine Schaltungskonfiguration jedes der Pegelumsetzer 604 und 605.
Jeder der Pegelumsetzer 604 und 605 weist p-Kanal-Transistoren 631 und 632,
n-Kanal-Transistoren 633 und 634 und Inverter 635 und 636 auf.
Die Pegelumsetzer 604 und 605 wandeln die Amplitude
zwischen dem Referenzpotential VSS (beispielsweise Massepotential)
und der Versorgungsspannung VCC, die an dem Eingang IN verfügbar ist,
in eine andere Amplitude zwischen VSS und VPROG um. Die Pegelumsetzer 601 und 602 in 6 haben
die gleiche Konfiguration wie zuvor beschrieben. Die Logikschaltung 615 besteht
aus einem Inverter, einem UND-Gatter und einem NOR-Gatter.
-
Im
folgenden wird die Arbeitsweise des Boosters 60 beschrieben.
Zunächst
werden der Verifizierungsvorgang und der Programmiervorgang beschrieben.
Die Verifizierung wird eingeleitet, wenn das Steuersignal VPROG2Y
vom niederpegeligen in den hochpegeligen Zustand übergeht.
In Reaktion auf die Anstiegsflanke des Steuersignals VPROG2Y wechseln
die Ausgänge
OUTB der Pegelumsetzer 604 und 605 vom niederpegeligen
in den hochpegeligen Zustand, so dass die Transistoren 612 und 613 eingeschaltet
werden. Dem Schaltungspunkt N1 wird somit die Spannung VPROG zugeführt, die
von der ersten Pumpe 10 ausgegeben wird. Ein Pfad, der
die Transistoren 612 und 613 einschließt (dieser
Pfad ist als erste Schaltung definiert), verbindet die erste Pumpe 10 und
den Schaltungspunkt N1, das Lesesignal READ wird niederpegelig gehalten
und die Transistoren 521 und 620 der Lesesteuerschaltung 603 sind
somit AUS bzw. EIN. Da das Steuersignal VPBST_EN niederpegelig gehalten
wird, ist der Transistor 611 EIN. Die Ausgänge der
Pegelumsetzer 601 und 602 an den Pegelumsetzer 608 sind
beide AUS und das Gatterpotential des Transistors 607 ist
somit gleich VPROG-Vth, wobei Vth die Schwellenspannung des Transistors 607 ist.
Somit ist der Transistor 607 eingeschaltet, und ein mit
einem Ende des Kondensators C verbundener Schaltungspunkt N2 ist über den
Transistor 611 auf VSS festgelegt. Da die erste Pumpe 10 eine
höhere
Ansteuerbarkeit hat als die zweite Pumpe 20, wird das Potential
des Schaltungspunkts N1 schnell auf VPROG angehoben.
-
Wenn
der Modus von dem Verifizierungszeitraum zum Programmierzeitraum übergeht,
fällt das Steuersignal
VPROG2Y vom hohen Pegel auf den niedrigen Pegel und die Transistoren 612 und 613 werden
abgeschaltet. Das Steuersignal VPBST_EN wird vom niedrigen auf den
hohen Pegel angehoben und an den Pegelumsetzer 601 über eine
Gruppe 614 von Invertern angelegt. Der Pegelumsetzer 601 schaltet
den Transistor 610 EIN und die Transistoren 611 und 608 AUS.
Die Logikschaltung 615 gibt den hohen Pegel an den Pegelumsetzer 602 aus,
um die Kontinuität
mit dem Verifizierungszeitraum zu wahren, so lange das Steuersignal
PGMR von dem niedrigen Pegel auf den hohen Pegel angehoben ist.
Der Transistor 609 ist somit AUS. Die Spannung VPROG der
ersten Pumpe 10 wird somit an den Transistor 607 angelegt
und dessen Gatterspannung wird auf ein Potential geboostet, das
aufgrund der Bootstrap-Funktion
höher als
die Spannung VPROG ist. Somit ist der Transistor 607 EIN.
Dies legt die Spannung VPROG an den Schaltungspunkt N2 an, der mit
dem Ende des Kondensators C über
die Transistoren 610 und 607 verbunden ist. Auf
diese Weise wird der Kondensator C durch die erste Pumpe 10 geboostet.
Das heißt,
das Ende des Kondensators C1 (Schaltungspunkt N1) wird schnell geboostet, wenn
der Modus in das Programmieren eintritt, da das andere Ende des
Kondensators C2 (Schaltungspunkt N2) mit der Spannung VPROG versorgt
wird. Zu diesem Zeitpunkt wird der Schaltungspunkt N1 auch durch
die zweite Pumpe 20 geboostet. Eine Schaltung, welche die
Transistoren 610 und 607 und den mit dem vorgenannten
Boosten befassten Pegelumsetzer 602 umfasst, ist als zweite
Schaltung definiert.
-
Wenn
das Steuersignal PGMR vom niedrigen Pegel auf den hohen Pegel übergeht, ändert die Logikschaltung 615 ihren
Ausgang vom hohen Pegel zum niedrigen Pegel. Die Logikschaltung 615 schaltet
somit den Transistor 607 AUS und der Schaltungspunkt N2
wird in einen floatenden Zustand versetzt. Daher ist der Kondensator
C für die
zweite Pumpe 20 betriebsmäßig nicht erkennbar (isoliert) und
bildet nicht die Last der zweiten Pumpe 20. Die Spannung
VPPI kann somit aufrecht erhalten werden.
-
Der
in 5 dargestellte Lesevorgang wird im folgenden beschrieben.
Das Lesesignal READ geht vom niedrigen Pegel zum hohen Pegel über und der
Booster 60 beginnt, eine geboostete Spannung zu erzeugen,
die für
den Lesevorgang erforderlich ist. Wenn das Lesesignal den hohen
Pegel einnimmt, werden die Transistoren 620 und 621 der
Leseschaltung 603 eingeschaltet und der Transistor 619 wird ausgeschaltet,
wobei der Schaltungspunkt N2 auf das Massepotential VSS eingestellt
wird. Zu diesem Zeitpunkt ist der Transistor 607 AUS. Danach
steigt das Steuersignal BOOST vom niedrigen auf den hohen Pegel
und der Transistor 621 wird eingeschaltet, während die
Transistoren 619 und 620 ausgeschaltet werden.
Die Leseschaltung 603 stellt den Schaltungspunkt N2 somit
auf die Versorgungsspannung VCC ein und borstet den Kondensator
C. Fällt
das Lesesignal auf den niedrigen Pegel, wird die Leseschaltung 603 deaktiviert.
-
8 zeigt
eine Konfiguration der ersten Pumpe 10, die einen Transistor 12 und
mehrere Boost-Stufen 151 –15n aufweist. Der Transistor 12 wird
eingeschaltet, wenn ein Freigabesignal ENPUMP1 hochpegelig wird.
Jede Boost-Stufe
besteht aus zwei Dioden D11 und D12 und einem einzelnen Kondensator
C11. die Dioden D11 und D12 können
dioden-verbundene Transistoren sein. Ein Ende des Kondensators C11
ist über
die Diode D11 auf VCC-Vth vorgeladen, wobei Vth die vorwärts abfallende
Spannung der Diode ist. Das andere Ende des Kondensators C11 ist
entweder mit einem Impuls Φ11
oder Φ12
beaufschlagt. Wenn das Signal ENPUMP1 aktiv wird, arbeitet eine
Taktgeneratorschaltung 16 und erzeugt die komplementären Impulse Φ11 und Φ12. Somit
beginnt die Pumpenschaltung den Boostvorgang. Steigt der Impuls Φ11 auf einen
hohen Pegel (beispielsweise 3V) wird der Kondensator C11 geboostet
und die darin gespeicherte Ladung wird an den Kondensator C11 der
nächsten Stufen über die
zugehörige
Diode D12 übertragen und
dort gespeichert. Anschließend
fällt der
Impuls Φ11
auf den niedrigen Pegel und der Impuls Φ12 steigt gleichzeitig auf
den hohen Pegel. Zu diesem Zeitpunkt wird die in dem Kondensator
C11 der genannten nächsten
Stufe in den Kondensator C11 der übernächsten Stufe durch die zugehörige Diode
D12 übertragen
und dort gespeichert. Der genannte Vorgang wird wiederholt durchgeführt, so
dass die Ausgangsspannung allmählich
ansteigt und schließlich gleich
der geboosteten Spannung VPROG ist. Die Spannung VPROG kann durch
eine nicht dargestellte Regelschaltung geregelt werden, so dass
sie eine bestimmte Spannung (von beispielsweise 6V) nicht übersteigt.
Die zweite Pumpe 20 weist die gleiche Konfiguration wie
die erste Pumpe 10 auf. Wie im folgenden beschrieben, ist
es vorteilhaft, eine Konfiguration der zweiten Pumpe 20 zu
verwenden, die in der Lage ist, schneller zu arbeiten.
-
Wie
zuvor beschrieben, ist das erste Ausführungsbeispiel in der Lage,
die Gatter der Speicherzelle 50 und des Gattertransistors 40 schnell
auf einen bestimmten Pegel anzuheben, ohne die Schaltungsmaße zu vergrößern. Dies
ermöglicht
ein schnelleres Programmieren in dem Flash-Speicher.
-
Zweites Ausführungsbeispiel
-
9 zeigt
eine Konfiguration einer Boostschaltung eines Flash-Speichers nach
einem zweiten Ausführungsbeispiel
der vorliegenden Erfindung. 10 ist
ein Zeitdiagramm von in 9 dargestellten Steuersignalen.
Wie in diesen Figuren dargestellt, weist der Flash-Speicher des
zweiten Ausführungsbeispiels
die erste Pumpe 10 und die zweite Pumpe 20A auf.
Die erste Pumpe 10 beginnt des Boostvorgang in Reaktion
auf das Freigabesignal ENPUMP1 und erzeugt die Spannung VPROG durch Boosten
der Versorgungsspannung VCC. Die zweite Pumpe 20A beginnt
den Boostvorgang in Reaktion auf ein Freigabesignal ENPUMP2 und
erzeugt die Spannung VPPI (>VPROG)
durch Boosten der Versorgungsspannung. Die zweite Pumpe 20A empfängt ein
Vorladefreigabesignal PRECH, das zu dem selben Zeitpunkt steigt
wie das Freigabesignal ENPUMP1. Während des Zeitraums, in dem
das Vorladefreigabesignal ENPRECH hochpegelig ist, wird jeder Schaltungspunkt
zwischen benachbarten Booststufen auf die von der ersten Pumpe 10 erzeugte
Spannung VPROG vorgeladen.
-
11 ist
ein Schaltbild der zweiten Pumpe 20A. Wie die erste Pumpe 10 von 8 weist
die zweite Pumpe 20A einen Transistor 22 und mehrere Booststufen 251 –25n auf. Jeder Booststufe werden Taktsignale Φ21 und Φ22 zugeführt, welche
von einer Takterzeugungsschaltung 28 erzeugt werden. Der
Transistor T22 wird eingeschaltet, wenn das Boostsignal ENPUMP2
hochpegelig wird. Die Booststufen 251 –25n haben die gleiche Schaltungskonfiguration
wie die Booststufen 251 –25n . Die Schaltungspunkte, über welche
die benachbarten Booststufen verbunden sind, sind mit den Source-Anschlüssen der
Transistoren TR11-TR1m verbunden. Beispielsweise ist die Source
des Transistors TR11 mit dem Schaltungspunkt verbunden, über welchen
die Booststufen 251 –25n mit der durch die erste Pumpe 10 ausgegebenen
Spannung versorgt wird, und ihre Gatter werden mit dem Vorladesignal
PRECH versorgt. Das Vorladesignal PRECH ist die Spannung VPROG,
die über
einen Pegelumsetzer 18 während des Zeitraums vorliegt,
in dem das Vorladefreigabesignal ENPRECH hochpegelig ist. Die Transistoren TR11-TR1m
legen die Spannung VPROG an die Schaltungspunkte zwischen den Booststufen
an und laden diese Schaltungspunkte auf VPROG vor, das höher als
VCC ist. Anschließend
steigt das Freigabesignal ENPUMP2 und die zweite Pumpe 20A beginnt den
Ladungspumpvorgang. Da die Schaltungspunkte zwischen den Booststufen
auf die Spannung VPROG vorgeladen wurden, kann die zweite Pumpe 20A den
Ausgabeschaltungspunkt schnell auf VPPI anheben.
-
Die
Schaltungskonfiguration nach 1 kann auf
die in dem ersten Ausführungsbeispiel
verwendete zweite Pumpe 20 angewandt werden. Die zweite
Pumpe 20 ist somit in der Lage, die Ausgangsspannung noch
schneller zu erzeugen.
-
12 ist
ein Blockschaltbild der Gesamtstruktur des Flash-Speichers. Der
Flash-Speicher ist mit einer Steuerschaltung 120, einer
Spannungserzeugungsschaltung 122, einem Zeitgeber 124,
einem Adressenhaltespeicher 126, einem Y-Decoder 128, einem
X-Decoder 130, einem Y-Gatter 132, einer Zellmatrix 134,
einer Chip-Freigabe-/Sperrschaltung 135, einem Datenhaltespeicher 138 und
einem Eingabe-/Ausgabepuffer 140 versehen.
-
Die
Steuerschaltung 120 weist ein eingebautes Befehlsregister
auf und arbeitet synchron mit einem Chipfreigabesignal CE und einem
Schreibfreigabesignal, welche jeweils extern zugeführte Signale sind.
Die Steuerschaltung 120 erzeugt Zeitsteuersignale basierend
auf den von außen über den
Eingabe-/Ausgabepuffer 140 zugeführten Befehlen, und liefert
diese Zeitsteuerungssignale an zugehörige innere Teile. Die Steuerschaltung 120 erzeugt
die Steuersignale, die dem in 3 dargestellten
Booster 60 in Reaktion auf eine Befehlseingabe zugeführt werden,
und erzeugt die in 10 dargestellten Signale.
-
Die
Spannungserzeugungsschaltung 122 hat eine Konfiguration,
welche die Pumpe 10, die zweite Pumpe 20, den
Read-Exclusive Booster 30 und den Booster 30 von 3 umfasst.
Die von dem Spannungsgenerator 122 erzeugten geboosteten Spannungen
werden an die zugehörigen
Teile über eine
in 12 dargestellte Signalleitung angelegt. Der Zeitgeber 124 erzeugt
die Taktsignale und die Zeitsteuersignale Φ11, Φ12, Φ21 und Φ22.
-
Der
Adressenhaltespeicher 126 hält eine extern angelegte Adresse
und liefert die extern angelegte Adresse an den Y-Decoder 128 und
den X-Decoder 130. der Y-Decoder 128 spezifiziert
eine Adresse in der Y-Richtung, wie durch die gehaltene Adresse
angegeben (eine in der Zellmatrix 134 verlaufende Bitleitung),
und schaltet den zugehörigen Transistor
in dem Y-Gatter 132 EIN. Das Y-Gatter 132 weist
den jeweiligen Transistor 40 für jede Bitleitung auf. Zum
Zeitpunkt des Programmierens wird dem Gatter des gewählten Transistors 40 in
dem Y-Gatter 132 VPROG oder VPPI, welche von der Spannungserzeugungsschaltung 122 ausgegeben
wird, zugeführt,
und der Bitleitung wird die Spannung VPROG zugeführt. Der X-Decoder 130 spezifiziert
eine Adresse in X-Richtung,
wie durch die gehaltene Adresse angegeben, und steuert die zugehörige Wortleitung
an. Die Zellmatrix 134 weist eine große Zahl von Speicherzellen
in Reihen und Spalten auf, die jeweils wie in 2 dargestellt
ausgebildet sind. Die Zellmatrix 134 ist eine sogenannte
NOR-Typ-Array. Die derart gewählte
Wortleitung wird mit der hohen Spannung VPROG oder VPPI versorgt,
welche die Spannungserzeugungsschaltung 122 erzeugt.
-
Die
Chipfreigabe-/-sperrschaltung 136 empfängt das Chipfreigabesignal
CE und aktiviert den Y-Decoder 128. Die Schaltung 136 empfängt das Ausgangsfreigabesignal
OE und aktiviert den Eingabe-/Ausgabepuffer 140. Aus der
Zellmatrix 134 gelesene Daten werden nach außerhalb
des Flash-Speichers über
das Y-Gatter 132, den Datenhaltespeicher 138 und
den Eingabe-/Ausgabepuffer 140 ausgegeben. Extern zugeführte Schreibdaten
werden in die gewählte
Speicherzelle in der Zellmatrix 134 über den Eingabe-/Ausgabepuffer 140,
den Datenhaltespeicher 138 und das Y-Gatter 132 geschrieben.
-
Der
derart konfigurierte Flash-Speicher verwendet den vorgenannten Booster 60 und
eine reduzierte Zeitdauer für
das Programmieren.
-
Die
vorliegende Erfindung weist eine Halbleitervorrichtung mit einem
nichtflüchtigen
Halbleiterspeicher auf. Beispielsweise umfasst die vorliegende Erfindung
Halbleitervorrichtungen wie den Flash-Speicher und eine systematisierte
Halbleitervorrichtung mit dem nichtflüchtigen Halbleiterspeicher
und einer Steuerschaltung.
-
Zusammenfassung
-
Nichtflüchtiger
Halbleiterspeicher, Halbleitervorrichtung und Ladungspumpenschaltung
-
Ein
nichtflüchtiger
Halbleiterspeicher ist versehen mit einer ersten Pumpe, die zu einem
ersten Zeitpunkt zu arbeiten beginnt und eine erste Spannung erzeugt,
einer zweiten Pumpe, die zu einem zweiten Zeitpunkt nach dem ersten
Zeitpunkt zu arbeiten beginnt und einen bestimmten Schaltungspunkt
mit einer zweiten Spannung treibt, wobei der bestimmte Schaltungspunkt
mit einer nichtflüchtigen Halbleiterspeicherzelle
verbunden ist, und einem Booster, welcher den bestimmten Schaltungspunkt unter
Verwendung der ersten Spannung zum zweiten Zeitpunkt boostet.