DE112005002027T5

DE112005002027T5 - Verfahren und Vorrichtung zur Steuerung von Leistungsverwaltungszustandsübergängen

Info

Publication number: DE112005002027T5
Application number: DE112005002027T
Authority: DE
Inventors: Tsvika Kurts; Alon Naveh; Efraim Rotem; Brad Hillsboro Dendinger; Jorge Portland Rodriguez; Ernest Knoll; David Folsom Poisner
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 2004-08-31
Filing date: 2005-07-29
Publication date: 2007-07-05
Anticipated expiration: 2025-07-30
Also published as: US20060047986A1; CN100541399C; DE112005002027B4; TWI302245B; CN101002159A; TW200625070A; WO2006025999A1; US7363523B2

Abstract

Verfahren, umfassend:
Übergehen zu einem ersten Leistungsverwaltungszustand;
Erhalten eines Anzeichens zum Übergang vom ersten Leistungsverwaltungszustand zu einem zweiten Zustand; und
Aussteigen aus dem ersten Leistungsverwaltungszustand bei einer höheren Spannung aus einer Bezugsbetriebsspannung und einer gegenwärtigen Spannung.

Description

ALLGEMEINER STAND DER TECHNIK
Eine Ausführungsform der vorliegenden Erfindung betrifft das Gebiet von elektronischen Systemen, und genauer ein Verfahren und eine Vorrichtung zur Steuerung von Leistungsverwaltungszustandsübergängen, und insbesondere Übergängen zum Beispiel in einen und aus einem Tieferer-Schlaf-Zustand.
Der Energie- bzw. Leistungsverbrauch ist fortdauernd ein wichtiges Thema für viele gegenwärtige Rechensysteme einschließlich Personalcomputern, drahtlosen Handgeräten, Minicomputern, usw.
Um zum Beispiel in der heutigen mobilen Rechenumgebung Leistungsverbrauchsbedenken zu behandeln, können bestimmte Komponenten beruhend auf reduzierter Aktivität oder Verlangen in niedrigere Leistungszustände gebracht werden. Für einen Ansatz kann ein Betriebssystem eine eingebaute Leistungsverwaltungssoftwareschnittstelle wie etwa die Advanced Configuration and Power Interface (ACPI) unterstützen. ACPI beschreibt eine Leistungsverwaltungspolitik, die verschiedene "C-Zustände" beinhaltet, die durch Prozessoren und/oder Chipsätze unterstützt werden können. Für diese Politik ist C0 als der Laufzeitzustand definiert, in dem der Prozessor bei einer hohen Spannung und einer hohen Frequenz tätig ist. C1 ist als der automatische Anhaltezustand definiert, in dem der Kerntakt intern angehalten wird. C2 ist als der Taktanhaltezustand definiert, in dem der Kerntakt extern angehalten wird. C3 ist als der Tiefer-Schlaf-Zustand definiert, in dem alle Prozessortakte abgeschaltet sind, und C4 ist als der Tieferer-Schlaf-Zustand definiert, in dem alle Prozessortakte angehalten sind und die Prozessorspannung auf einen niedrigeren Datenbewahrungspunkt verringert ist. Von den verschiedenen C-Zuständen ist C4 oder der Tiefere Schlaf der niedrigste Leistungszustand.
Im Betrieb kann die ACPI für das Einsteigen in den Tieferer-Schlaf-Zustand einen Zeitschlitz bzw. eine Zeitlage feststellen, in dem bzw. der keine neuen oder anhängigen (Programm) Unterbrechungen für den mobilen Prozessor vorhanden sind. Die ACPI-Politik verwendet dann die Ein-/Ausgabe(E/A)-Steuereinrichtung oder andere Chipsatzmerkmale, um den mobilen Prozessor in den Tieferer-Schlaf-Zustand zu bringen.
Sobald der Prozessor in diesen C4-Zustand gebracht ist, kann ein Abbruchereignis oder eine (Programm) Unterbrechung vom Betriebssystem oder einer anderen Quelle zum Chipsatz gesendet werden, und wird der Chipsatz dann gestatten, daß der Prozessor aus dem Tieferer-Schlaf-Zustand aussteigt. Die Fähigkeit zum Übergang zwischen verschiedenen Leistungsverwaltungszuständen einschließlich des Tieferer-Schlaf-Zustands kann ermöglichen, daß der Leistungsverbrauch verringert wird und die Batterielebensdauer erhöht wird.
Gegenwärtig erfolgt das Einsteigen in den Tieferen Schlaf durch Bezugnahme auf eine externe Bezugsspannung in der Prozessorspannungsreglerschaltung und Regulierung auf diese Bezugsspannung, wann immer ein Plattformsignal "Tieferer Schlaf" wie etwa ein DPRSLPVR-Signal oder ein anderes ähnliches Signal durch die E/A-Steuerung oder eine andere integrierte Schaltung durchgesetzt wird. Der Spannungsregler geht dann von einer ersten Spannung zu einer zweiten niedrigeren Spannung über, die mit dem Tieferer-Schlaf-Zustand verbunden ist. Beim Aussteigen aus dem Tieferer-Schlaf-Zustand findet mit einem ähnlich bestimmten Zeitfenster ein Spannungsübergang in die andere Richtung statt. Unter Verwendung der gegenwärtigen Ansätze können die Wartezeiten beim Einsteigen in den Tieferen Schlaf und dem Aussteigen daraus verhältnismäßig lang sein und zu einer Systemleistungsverschlechterung führen und/oder mögliche Leistungsersparnisse verringern.
In einigen Fällen können die Wartezeiten beim Einsteigen in den/Aussteigen aus dem Tieferen Schlaf ferner einige Systeme daran hindern, jemals in den Tieferer-Schlaf-Zustand einzusteigen. Zum Beispiel können Systeme, die eine aktive Universal-Serial-Bus-1(USB1)- und/oder AC'97(Audio Codec '97)-Vorrichtung umfassen, Schwierigkeiten haben, in den C4-Leistungszustand einzusteigen, da das Betriebssystem die lange Wartezeit, die mit dem Übergehen aus C4 und zurück zu C0, um eine USB-1-Unterbrechung zu behandeln, verbunden ist, möglicherweise nicht toleriert. Wenn Bedenken bestehen, daß aufgrund dieser Wartezeit Unterbrechungen verloren werden könnten, kann ein Prozessor gänzlich daran gehindert werden, in den C4-Zustand einzusteigen. Das Ergebnis kann eine Zunahme im durchschnittlichen Leistungsverbrauch des Prozessors und eine Verringerung der Batterielebensdauer im Vergleich zu Systemen, die fähig sind, in C4 einzusteigen, sein.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Die vorliegende Erfindung ist in den Figuren der beiliegenden Zeichnungen, in denen gleiche Bezugszeichen ähnliche Elemente angeben, beispielhaft und nicht beschränkend veranschaulicht, wobei
1 ein Zustandsdiagramm ist, das Leistungsverwaltungszustandsübergänge zeigt, die mit einer Ausführungsform verbunden sind.
2 ist ein Ablaufdiagramm auf hoher Ebene eines Ansatzes des Leistungsverwaltungszustandsübergangs einer Ausführungsform.
3 ist ein Blockdiagramm eines beispielhaften Rechensystems, in dem der Ansatz der Leistungsverwaltungszustandsübergangssteuerung einer Ausführungsform vorteilhaft ausgeführt werden kann.
4 ist ein Ablaufdiagramm, das einen Ansatz einer Leistungsverwaltungszustandsübergangssteuerung einer Ausführungsform zeigt.
5 ist ein Diagramm eines beispielhaften Analog-Digital-Wandlers, der im Rechensystem von 3 vorteilhaft verwendet werden kann.
6 ist ein Zeitablaufdiagramm, das jeweilige Signalübergänge veranschaulicht, die mit einem Gesichtspunkt des Ansatzes einer Leistungsverwaltungszustandsübergangssteuerung einer Ausführungsform verbunden sind.
7 ist ein Zeitablaufdiagramm, das jeweilige Signalübergänge veranschaulicht, die mit einem anderen Gesichtspunkt des Ansatzes einer Leistungsverwaltungszustandsübergangssteuerung einer Ausführungsform verbunden sind.
8 ist ein Blockdiagramm einer beispielhaften Tieferer-Schlaf-Einstiegs/Ausstiegs-Logik, die zum Beispiel im System von 3 vorteilhaft verwendet werden kann.
AUSFÜHRLICHE BESCHREIBUNG
Es wird ein Verfahren und eine Vorrichtung zur Steuerung von Leistungsverwaltungszustandsübergängen beschrieben. In der folgenden Beschreibung sind zu Erläuterungszwecken besondere Komponenten, Schaltungen, Zustandsdiagramme, Softwaremodule, Systeme, Zeitabläufe, usw. beschrieben. Es wird sich jedoch verstehen, daß andere Ausführungsformen zum Beispiel auf andere Arten von Komponenten, Schaltungen, Zustandsdiagramme, Softwaremodule, Systeme und/oder Zeitabläufe anwendbar sind.
Bezugnahmen auf "eine Ausführungsform", "eine beispielhafte Ausführungsform", "verschiedenste Ausführungsformen", usw. geben an, daß die so beschriebene(n) Ausführungsform(en) der Erfindung ein besonderes Merkmal, einen besonderen Aufbau, oder eine besondere Eigenschaft umfassen kann oder können, aber nicht jede Ausführungsform notwendigerweise das besondere Merkmal, den besonderen Aufbau oder die besondere Eigenschaft umfaßt. Ferner bezieht sich die wiederholte Verwendung der Phrase "in einer Ausführungsform" nicht notwendigerweise auf die gleiche Ausführungsform, obwohl dies möglich ist.
Unter Bezugnahme auf 2 leitet eine integrierte Schaltungsvorrichtung wie etwa zum Beispiel ein Prozessor für eine Ausführungsform bei Block 105 einen Übergang zu einem ersten Leistungsverwaltungszustand ein. Der erste Leistungsverwaltungszustand kann zum Beispiel einer Tieferer-Schlaf-Zustand sein. Anschließend steigt die Vorrichtung als Reaktion auf eine Aufforderung zum Aussteigen aus dem ersten Leistungsverwaltungszustand bei Block 110 bei Block 115 beim Höheren aus einer Bezugsbetriebsspannung und einer gegenwärtigen Spannung aus dem ersten Leistungsverwaltungszustand aus. Für einige Ausführungsformen kann die Bezugsbetriebsspannung zum Beispiel eine Mindestaktivzustandsbetriebsspannung sein.
Weitere Einzelheiten dazu und andere Ausführungsformen sind in der folgenden Beschreibung bereitgestellt.
Ausführungsformen der Erfindung können in einem oder einer Kombination aus Hardware, Firmware, und Software ausgeführt sein. Ausführungsformen der Erfindung können auch zur Gänze oder zum Teil als Befehle ausgeführt sein, die auf einem maschinenlesbaren Medium gespeichert sind und durch zumindest einen Prozessor gelesen und ausgeführt werden können, um die hierin beschriebenen Tätigkeiten durchzuführen. Ein maschinenlesbares Medium kann jeden beliebigen Mechanismus zum Speichern oder Übertragen von Informationen in einer Form, die durch eine Maschine (z.B. einen Computer) lesbar ist, umfassen. Zum Beispiel kann ein maschinenlesbares Medium einen Nurlesespeicher (ROM); einen Direktzugriffsspeicher (RAM); Magnetplattenspeichermedien; optische Speichermedien; Flash-Speicher-Vorrichtungen; elektrische, optische, akustische oder andere Formen von verbreiteten Signalen (z.B. Trägerwellen, Infrarotsignale, Digitalsignale, usw.) und anderes umfassen.
3 ist ein Blockdiagramm eines beispielhaften Systems 200, das den Ansatz des Leistungsverwaltungszustandsübergangs einer oder mehrerer Ausführungsformen vorteilhaft ausführen kann. Das System 200 ist ein Notebook oder ein tragbares Computersystem, kann aber für andere Ausführungsformen eine andere Art von elektronischem System wie etwa zum Beispiel ein Minicomputer, ein schnurloses Telefon/Handgerät oder ein Arbeitsplatz- oder Unternehmens-Rechensystem sein. Andere Arten von elektronischen Systemen liegen innerhalb des Umfangs von verschiedenen Ausführungsformen.
Das System 200 umfaßt einen Prozessor 205, einen Plattformebenen-Taktgenerator 211, einen Spannungsregler 212, der mit dem Prozessor 205 gekoppelt ist, einen Speichersteuerknoten 215, der über einen Bus 217 mit dem Prozessor 205 gekoppelt ist, einen Speicher 220, der eines oder mehrere aus einem Direktzugriffsspeicher (RAM), einem Flash-Speicher und/oder einer anderen An von Speicher umfassen kann, einen Ein-/Ausgabe(E/A)-Steuerknoten 225, der über einen Bus 227 mit dem Speichersteuerknoten 215 gekoppelt ist, und eine Massenspeichervorrichtung 230, die über einen Bus 232 mit dem E/A-Steuerknoten 225 gekoppelt ist.
Für eine Ausführungsform kann der Prozessor 205 ein Mikroprozessor mit Intel^®-Architektur wie etwa zum Beispiel ein Nachfolgeprozessor zum Intel-Pentium^®-M-Prozessor sein, der einen oder mehrere Verarbeitungskerne und zumindest eine Ausführungseinheit 210 zur Verarbeitung von Befehlen umfaßt. Für derartige Ausführungsformen kann der Prozessor 205 Intel-SpeedStep^®-Technologie oder eine andere Technologie im Zusammenhang mit der Leistungs verwaltung umfassen, die zwei oder mehr Spannungs/Frequenz-Betriebspunkte bereitstellt. Am Prozessor 205 kann eine zugehörige Leistungsverwaltungseinheit 234 beinhaltet sein, um Übergänge zwischen zwei oder mehreren der Spannungs/Frequenz-Paare zu steuern.
Für andere Ausführungsformen kann der Prozessor 205 eine andere Art von Prozessor wie etwa ein digitaler Signalprozessor, ein eingebetteter Prozessor, oder ein Mikroprozessor von einer anderen Quelle sein.
Wenn am Prozessor 205 die Intel-SpeedStep^®-Technologie oder eine andere Art von Leistungsverwaltungstechnologie beinhaltet ist, beinhalten die verfügbaren Spannungs/Frequenz-Paare, die mit der Technologie verbunden sind, ein Mindestspannungs/Frequenz-Paar, das einer Mindestaktivmodusbetriebsspannung und einer Mindestbetriebsfrequenz, die für einen voll funktionsfähigen Betriebsmodus mit dem Prozessor 205 verbunden sind, entspricht. Diese können hierin als die Mindestbetriebsspannung und die Mindestbetriebsfrequenz oder die Mindestaktivmodusbetriebsspannung bzw. -frequenz bezeichnet werden. In der gleichen Weise kann eine Höchstbetriebsspannung und -frequenz definiert sein. Andere verfügbare Spannungs/Frequenz-Paare können als Betriebsspannungs/Frequenz-Paare oder einfach andere Spannungs/Frequenz- oder Frequenz/Spannungs-Paare bezeichnet werden.
Am Prozessor 205 kann entweder in oder außerhalb der Leistungsverwaltungseinheit 234 auch eine Tieferer-Schlaf-Einstiegs/Ausstiegs-Logik 275 beinhaltet sein, um das Einsteigen in den Tieferer-Schlaf-Zustand, der hierin auch als der C4-Zustand bezeichnet wird, und das Aussteigen daraus zu steuern. Teile einer beispielhaften Tieferer-Schlaf-Einstiegs/Ausstiegs-Logik, die verwendet werden kann, um die Tieferer-Schlaf-Einstiegs/Ausstiegs-Logik 275 bereitzustellen, sind nachstehend unter Bezugnahme auf 8 ausführlicher beschrieben.
Ein Spannungsidentifikations(VID)speicher 277, der für die Tieferer-Schlaf-Einstiegs/Ausstiegs-Logik 275 zugänglich ist, kann beinhaltet sein, um eine Spannungsidentifikationscode-Nachschlagetabelle zu speichern. Der VID-Speicher kann ein auf dem Chip oder außerhalb davon ausgeführtes Register oder eine andere Art von Speicher sein, und die VID-Daten können zum Beispiel über Software, Code 278 des Eingabe/Ausgabe-Grundsystems (BIOS) (der auf einem Firmwareknoten 279 oder in einem anderen Speicher gespeichert sein kann), ein Betriebssystem oder andere Firmware in den Speicher geladen werden und/oder hartcodiert sein. Alternativ kann eine Software-Nachschlagetabelle, die VID- und in Zusammenhang stehende Daten beinhaltet, anderweitig für die Logik 275 zugänglich sein.
Ein Analog-Digital-Wandler (ADW) 280 kann ebenfalls als Teil der Tieferer-Schlaf-Einstiegs/Ausstiegs-Logik 275 bereitgestellt sein, um wie nachstehend ausführlicher beschrieben einen Spannungsversorgungspegel zu überwachen und einen zugehörigen digitalen Eingang bereitzustellen. Eine beispielhafte ADW-Logik, die verwendet werden kann, um den ADW 280 bereitzustellen, ist nachstehend unter Bezugnahme auf 5 ausführlicher besprochen.
Der Spannungsregler 212 stellt dem Prozessor 205 eine Spannungsversorgung bereit und kann mit einer Version der Intel Mobile Voltage Positioning (IMVP)-Spezifikation wie zum Beispiel der IMVP-6-Spezifikation übereinstimmen. Für derartige Ausführungsformen ist der Spannungsregler so gekoppelt, daß er vom Prozessor 205 über einen Bus 235 VID-Signale erhält und dem Prozessor 205 als Rektion auf die VID-Signale über eine Signalleitung 240 eine zugehörige Versorgungsspannung bereitstellt. Der Spannungsregler 212 kann eine Tieferer-Schlaf-Logik 270 umfassen, die auf ein oder mehrere Signale anspricht, um dem Prozessor 205 eine Tieferer-Schlaf-Spannung bereitzustellen. Für andere Ausführungsformen kann eine andere Art von Spannungsregler einschließlich eines Spannungsreglers nach einer anderen Spezifikation verwendet werden. Ferner kann der Spannungsregler für einige Ausführungsformen mit einer anderen Komponente des Systems 200 einschließlich des Prozessors 205 integriert sein.
Der Speichersteuerknoten 215 kann sowohl Grafik- als auch Speichersteuerungsfähigkeiten beinhalten und kann hierin alternativ als Grafik- und Speichersteuerknoten (G/MCH) oder eine Nord-Brücke bezeichnet werden. Der Grafik- und Speichersteuerknoten 215 und der E/A-Steuerknoten 225 (der auch als eine Süd-Brücke bezeichnet werden kann) können zusammen als der Chipsatz bezeichnet werden. Für andere Ausführungsformen können Chipsatzmerkmale auf eine andere Weise geteilt sein und/oder können sie unter Verwendung einer unterschiedlichen Anzahl von Chips mit integrierten Schaltungen ausgeführt sein. Zum Beispiel können Grafik- und Speichersteuerfähigkeiten für einige Ausführungsformen unter Verwendung gesonderter integrierter Schaltungsvorrichtungen bereitgestellt sein.
Der E/A-Steuerknoten 225 einer Ausführungsform umfaßt eine Leistungsverwaltungszustandssteuerlogik 242, die hierin alternativ als C-Zustands-Steuerlogik bezeichnet wird. Die Leistungs verwaltungszustandssteuerlogik 242 kann Gesichtspunkte der Übergänge zwischen einigen Leistungsverwaltungs- und/oder normalen Betriebszuständen, die mit dem Prozessor 205 verbunden sind, entweder autonom oder als Reaktion auf Betriebssystem- oder andere Software- oder Hardwareereignisse steuern. Zum Beispiel kann die Leistungsverwaltungszustandssteuerlogik 242 für Prozessoren mit Intel^®-Architektur, für die zumindest ein aktiver Zustand und als C0, C1, C2 und C4 bezeichnete Leistungsverwaltungszustände unterstützt werden, wie nachstehend ausführlicher beschrieben unter Verwendung eines oder mehrerer aus einem Taktanhalte(STPCLK#)-, einem Prozessorschlaf(CPUSLP#)-, einem Tief-Schlaf(DPSLP#)-, einem Tiefer-Anhalte(DPRSTP#)- und/oder einem Prozessoranhalte(STPCPU#)-Signal Übergänge zwischen zumindest einer Teilmenge dieser Zustände zumindest teilweise steuern.
Für andere Arten von Architekturen und/oder für Prozessoren, die andere Leistungsverwaltungs- und/oder normale Betriebszustände unterstützen, kann die Leistungsverwaltungszustandssteuerlogik 242 Übergänge zwischen zwei oder mehreren unterschiedlichen Leistungsverwaltungs- und/oder normalen Betriebszuständen unter Verwendung eines oder mehrerer Signale steuern, die den in 3 gezeigten ähnlich oder davon verschieden sein können.
Die Massenspeichervorrichtung 230 kann ein oder mehrere Compact-Disc-Nurlesespeicher(CD-ROM)-Laufwerk(e) und (eine) zugehörige Platte(n), ein oder mehrere Festplattenlaufwerk(e) und (eine) zugehörige Platte(n) und/oder eine oder mehrere Massenspeichervorrichtungen, die für das Rechensystem 200 über ein Netzwerk zugänglich sind, umfassen. Andere Arten von Massenspeichervorrichtungen wie etwa zum Beispiel optische Laufwerke und zugehörige Medien liegen innerhalb des Umfangs verschiedener Ausführungsformen.
Für eine Ausführungsform speichert die Massenspeichervorrichtung 230 ein Betriebssystem 245, das einen Code 250 enthält, um eine gegenwärtige und/oder eine Nachfolgeversion der Advanced Configuration and Power Interface (ACPI)-Spezifikation (gegenwärtig rev 2.0c) zu unterstützen. Die ACPI kann verwendet werden, um wie nachstehend ausführlicher beschrieben einige Gesichtspunkte der Leistungsverwaltung zu steuern. Das Betriebssystem 245 kann ein Windows^TM- oder eine andere Art von Betriebssystem sein, das von der Microsoft Corporation, Redmond, Washington, erhältlich ist. Alternativ kann für andere Ausführungsformen eine andere Art von Betriebssystem, wie etwa zum Beispiel ein Linux-Betriebssystem, und/oder eine andere Art von betriebssystembasierter Leistungsverwaltung verwendet werden. Ferner können die Leistungsverwaltungsfunktionen und -fähigkeiten, die hierin als der ACPI zugehörig beschrieben sind, durch andere Software oder Hardware bereitgestellt werden.
Wo das System 200 ein mobiles oder tragbares System ist, kann eine Batterie oder ein Batterieanschluß 255 beinhaltet sein, um entweder exklusiv oder bei Fehlen einer anderen Art von Leistungsquelle Leistung zum Betreiben des Systems 200 bereitzustellen. Zusätzlich kann für einige Ausführungsformen eine Antenne 260 beinhaltet und zum Beispiel über ein drahtloses lokales Netzwerk (WLAN) 261 mit dem System 200 gekoppelt sein, um dem System 200 eine drahtlose Anschlußmöglichkeit bereitzustellen.
Man wird verstehen, daß das System 200 und/oder andere Systeme von verschiedenen Ausführungsformen andere Komponenten oder Elemente umfassen können, die nicht in 3 gezeigt sind, und/oder daß möglicherweise nicht alle Elemente, die in 3 gezeigt sind, in Systemen aller Ausführungsformen vorhanden sind.
Nun wird unter Bezugnahme auf die 1 und 3 bis 8 der Ansatz des Leistungsverwaltungszustandsübergangs einiger Ausführungsformen beschrieben.
Zunächst ist 1 ein Zustandsdiagramm, das die Übergänge zwischen verschiedenen C-Zuständen, in denen der Prozessor 205 von 3 tätig sein kann, für eine Ausführungsform veranschaulicht. Der normale Betriebszustand oder aktive Modus für den Prozessor 205 ist der C0-Zustand 301, in dem der Prozessor aktiv Befehle verarbeitet. Im C0-Zustand befindet sich der Prozessor in einem Hochfrequenzmodus (HFM), in dem die Spannungs/Frequenz-Einstellung durch das Höchstspannungs/Frequenz-Paar bereitgestellt werden kann.
Um zum Beispiel Leistung zu bewahren und/oder die Wärmebelastung zu verringern, kann der Prozessor 205 in einen niedrigeren Leistungszustand überführt werden, wann immer dies möglich ist. Zum Beispiel kann der Prozessor 205 als Reaktion auf Firmware, wie etwa einen Mikrocode, oder Software, wie etwa das Betriebssystem 245, die einen Anhalte- oder MWarte-Befehl (nicht gezeigt) ausführt, vom C0-Zustand zum C1- oder automatischen Anhaltezustand 303 übergehen. Im C1-Zustand können Teile des Schaltsystems des Prozessors 205 abgeschaltet und lokale Takte gegattert sein.
Der Prozessor kann bei Durchsetzung des STPCLK#- oder eines ähnlichen Signals durch die E/A-Steuerung 225 zum Beispiel in den C2-Zustand, der auch als der Anhaltebewilligungs- oder Schlafzustand bezeichnet wird, übergehen. Die E/A-Steuerung 225 kann das STPCLK#-Signal als Reaktion auf eine Feststellung durch das Betriebssystem 245, daß in einen niedrigeren Leistungsmodus eingestiegen werden kann oder sollte, und eine diesbezügliche Anzeige über die ACPI-Software 250 durchsetzen. Im Besonderen können in der E/A-Steuerung 225 ein oder mehrere ACPI-Register (nicht gezeigt) beinhaltet sein und kann die ACPI-Software 250 in diese Register schreiben, um zumindest einige Übergänge zwischen Zuständen zu steuern. Während des Betriebs im C2-Zustand können Teile des Schaltsystems des Prozessors 205 abgeschaltet sein und interne und externe Kerntakte gegattert sein. Für einige Ausführungsformen kann der Prozessor wie gezeigt direkt vom C0-Zustand 301 in den C2-Zustand 305 übergehen.
In der gleichen Weise kann der Prozessor 205 als Reaktion auf die Durchsetzung eines CPUSLP#-Signals und dann eines DPSLP#-Signals oder anderer ähnlicher Signale durch die E/A-Steuerung 225 oder ein anderes Chipsatzmerkmal in den C3-Zustand, der auch als der Tiefer-Schlaf-Zustand bezeichnet wird, übergehen. Im Tiefer-Schlaf-Zustand können zusätzlich zum Abschalten des internen Prozessorschaltsystems alle Phasenregelkreise (PLL) im Prozessor 205 deaktiviert sein. Ferner kann für einige Ausführungsformen durch die Ein-/Ausgabe-Steuerung 225 ein STOP CPU-Signal durchgesetzt und durch den Taktgenerator 211 erhalten werden, um zu verursachen, daß der Taktgenerator das Taktsignal CLK an die CPU 205 anhält.
Im System 200 von 3 kann zum Beispiel als Reaktion auf eine Feststellung durch die ACPI-Software 250, daß keine anhängigen Prozessor(programm)unterbrechungen vorhanden sind, ein Übergang zum C4- oder Tieferer-Schlaf-Zustand 309 unternommen werden. Die ACPI-Software 250 kann dies tun, indem sie verursacht, daß die ICH 225 ein oder mehrere Signale im Zusammenhang mit der Leistungsverwaltung wie etwa das beispielhafte Tiefer-Anhalte(DPRSTP#)-Signal durchsetzt. Für einige Ausführungsformen kann gleichzeitig ein Tieferer-Schlaf-Spannungsregler(DPRSLPVR)-Signal durchgesetzt werden, um dem Spannungsregler 212 anzuzeigen, daß er in einen niedrigeren Leistungszustand einsteigt.
Das Tiefer-Anhalte(DPRSTP#)-Signal wird dem Prozessor direkt vom Chipsatz bereitgestellt und verursacht, daß die zentrale Leistungsverwaltungslogik 234 am Prozessor einen Niederfre quenzmodus (LFM) einleitet. Für den Niederfrequenzmodus kann der Prozessor zum Beispiel zur Mindest- oder einer anderen niedrigen Betriebsfrequenz übergehen. Wo der Prozessor Intel^® SpeedStep^® oder eine analoge Leistungsverwaltungstechnologie beinhaltet, kann die Mindestbetriebsfrequenz wie oben beschrieben die niedrigste SpeedStep-Technologie-Frequenz (oder eine entsprechende Frequenz für die analoge Technologie) sein. Das Durchsetzen des DPRSTP#-Signals kann ferner verursachen, daß das interne VID-Ziel auf die Mindestbetriebsspannung oder eine andere Betriebsspannung, die wie in der VID-Tabelle 277 angegeben mit dem C4-Zustand und der LFM-Frequenz verbunden ist, gesetzt wird. Der Spannungsübergang beim Einsteigen in den C4-Zustand ist nachstehend ausführlicher beschrieben.
Unter fortgesetzter Bezugnahme auf 1 können bestimmte Ereignisse dann, wenn sich der Prozessor 205 in einem der Leistungsverwaltungszustände C1 bis C4 befindet, eine Notwendigkeit zum Übergang zu einem höheren Leistungszustand angeben. Im Besonderen kann dann, wenn sich der Prozessor 205 in einem C4-Zustand befindet, eine Notwendigkeit zum Übergang zum Beispiel zu einem C2-Zustand bestehen, wenn ein Busereignis wie etwa eine Bus"abschnüffelung" empfangen wird.
Für eine Ausführungsform kann der Prozessor in einem verhältnismäßig kurzen Zeitausmaß (für eine Ausführungsform z.B. ungefähr 35 μs) effektiv aus dem C4-Zustand durch einen LFM-C3-Zustand 311 zu einem LFM-C2-Zustand 313 heraus"stürzen", um zu ermöglichen, daß die Abschnüffelung stattfindet. Durch das Übergehen von C4 zu C2, während im LFM verblieben wird, kann es möglich sein, rascher auf Busereignisse zu reagieren. Auf diese Weise kann der Prozessor 205 fähig sein, zum Beispiel zwischen USB, AC97 und/oder anderen Vorrichtungsspeicherzugriffsrahmen bzw. -datenübertragungsblöcken in den C4-Zustand einzusteigen. Wo diese Fähigkeit bereitgestellt ist, kann der C4-Zustand alternativ als ein C4E-Zustand bezeichnet werden.
Wenn die Abschnüffelung beendet ist, kann der Chipsatz im Anschluß an eine vorbestimmte Auszeitperiode verursachen, daß der Prozessor in den C4-Zustand 309 zurück übergeht. Für einige Ausführungsformen kann der Prozessor, während er sich im C2-LFM-Zustand 313 befindet,statt dessen zum C0-Zustand übergehen, wenn vor der Auszeitperiode ein Abbruchereignis wie etwa eine Unterbrechung empfangen wird. Der Prozessor kann dies durch einen Zwischen-C0/C1-Zustand 315 tun, in dem die Betriebsspannung und die Frequenz noch nicht zu ihren früheren Werten wiederhergestellt worden sind. Die früheren Betriebsfrequenz/Spannungseinstellungen können dann wie gezeigt beim Rückübergang zum C0-Zustand 301 wiederhergestellt werden. Der Übergang zum C0-Zustand 301 und zu einem früheren Betriebsspannungs/Frequenz-Paar zurück kann unter der Steuerung durch die Leistungsverwaltungslogik 234 durch Zwischenfrequenz/Spannungs-Paare erfolgen. Wo der Prozessor 205 zum Beispiel die SpeedStep-Technologie enthält, kann der Prozessor SpeedStep-Übergänge erleben, um zum früheren Betriebsspannungs/Frequenz-Paar zu gelangen.
Durch das Bereitstellen eines Ansatzes zum raschen Übergang vom C4-Zustand mit sehr niedriger Leistung zum C2-Zustand nach einigen Ausführungsformen kann es für Systeme wie etwa das System 200 möglich sein, sogar mit aktiven USB-, AC'97- oder anderen E/A-Vorrichtungen, die geringe Wartezeiten benötigen, in den C4-Zustand einzusteigen. Weitere Einzelheiten zum Aussteigen aus dem C4-Zustand mit geringer Wartezeit werden nun unter Bezugnahme auf 4 bis 8 beschrieben.
4 ist ein Ablaufdiagramm, das den Ansatz einer Leistungsverwaltungszustandsübergangssteuerung einer Ausführungsform zeigt. Obwohl auf 3, 5 und 6 Bezug genommen wird, um bestimmte beispielhafte Hardware zu zeigen, die verwendet werden kann, um das Verfahren von 4 auszuführen, wird man verstehen, daß das Verfahren von 4 unter Verwendung verschiedenster anderer Software- und/oder Hardwaremodule ausgeführt werden kann.
Unter Bezugnahme auf 4 kann ein Leistungsverwaltungszustandsübergang zum Beispiel zum Tieferer-Schlaf- oder C4-Zustand als Reaktion auf das Feststellen eines vorbestimmten Ereignisses oder einer vorbestimmten Bedingung für eine Ausführungsform bei Block 405 eingeleitet werden.
Bei Block 410 wird dann ein Spannungsübergang von einem gegenwärtigen Spannungspegel zu einem niedrigeren Spannungspegel, der mit dem C4-Zustand verbunden ist, eingeleitet.
Zum Beispiel kann dieser Übergang für das System 200 von 2 durch die Tieferer-Schlaf-Einstiegs/Ausstiegs-Logik 275, die auf das Durchsetzen des Tiefer-Anhalte(DPRSTP#)-Signals anspricht, eingeleitet werden. Die Tieferer-Schlaf-Einstiegs/Ausstiegs-Logik 275 kann Logik beinhalten, um die VID, die dem Spannungsregler 212 wie nachstehend unter Bezugnahme auf
7 ausführlicher beschrieben über den Bus 235 bereitgestellt werden soll, zu bestimmen. Die VID kann ein Mehrfachbitwert (für eine Ausführungsform z.B. 7 Bit) sein, der einer besonderen Spannung, die durch den Spannungsregler 212 getrieben werden soll, entspricht.
Für eine Ausführungsform kann eine bestimmte Spannung mit dem Leistungsverwaltungszustand, in den der Prozessor übergeht, verbunden sein. Zum Beispiel kann für den Tieferer-Schlaf- oder C4-Zustand eine C4-Spannung und eine entsprechende C4-VID vorhanden sein. Die Logik 275 verursacht, daß die C4-VID auf den Bus 235 getrieben wird, und als Reaktion darauf beginnt der Spannungsregler 212, von der gegenwärtigen Versorgungsspannung, die dem Prozessor über die Signalleitung 240 bereitgestellt wird, zur niedrigeren C4-Spannung überzugehen. Ein Prozessorstreuverlust verursacht dann, daß die Spannung zur C4-Spannungseinstellung hinab übergeht.
Unter erneuter Bezugnahme auf 4 wird die Spannung für einige Ausführungsformen bei Block 415 überwacht, während sie von der früheren Spannungseinstellung zur Zielspannungseinstellung übergeht.
Für das System 200 kann der Analog-Digital-Wandler (ADW) 280 verwendet werden, um den Spannungsübergang entweder auf der Signalleitung 240 oder an einem Punkt im Inneren des Prozessors zu überwachen. Der ADW 280 kann auf dem Prozessor 205 integriert sein oder kann als Teil einer gesonderten integrierten Schaltung bereitgestellt sein. Ein beispielhafter ADW 500, der verwendet werden kann, um den ADW 280 von 3 bereitzustellen, ist unter Bezugnahme auf 5, die ein Diagramm eines ADW einer Ausführungsform zeigt, beschrieben.
Für eine Ausführungsform umfaßt der ADW 500 einen 4-Bit-Analog-Digital(A/D)-Kern 501 und ist er an einem Hilfs-Ringoszillator des Wirtsprozessors tätig. Der ADW 500 kann zum Beispiel aktiviert werden, sobald der Bustakt angehalten ist (als Reaktion auf das Tiefer-Schlaf-Signal), um den Vcc-Pegel an einer Ausgangssignalleitung wie etwa der Signalleitung 240 oder an einem Punkt im Wirtschip abzutasten.
Der A/D-Bereich (d.h., der Mindest- und der Höchstabtastpunkt) kann von der Mindest- und der Höchstspannung Vcc abhängen, die dem Wirtsprozessor oder einem anderen Chip, der den ADW verwenden soll, geliefert wird. Für einige Ausführungsformen kann der endgültige Bereich nach der Herstellung entschieden werden und unter Verwendung von Sicherungen oder anderen Ansätzen programmiert werden. Im Besonderen kann der A/D-Ablesung für eine Ausführungsform ein 4-Bit-sicherungsprogrammierter Versatz (nicht gezeigt) hinzugefügt werden, um für Veränderungen in der Mindest- und/oder Höchst-Vcc Platz zu haben, nachdem der Chip mit integriertem Schaltkreis hergestellt wurde. Dieser Versatz kann in vorbestimmten Zuwächsen, z.B. 25 mV, sein und einen vorbestimmten Bereich, für eine Ausführungsform z.B. +175 mV bis –200 mV, abdecken. Es kann jedoch bevorzugt sein, den A/D-Kern 501 so zu gestalten, daß er einen weiten Spannungsbereich abdeckt, da es schwierig oder unpraktisch sein kann, den ADW selbst später zu verändern.
Durch die Unsicherheit bei der endgültigen Mindest/Höchst-Vcc kann es in einigen Fällen erwünscht sein, den vollständigen Bereich des Spannungsreglers, z.B. des Spannungsreglers 212 für das System 200 von 3, abzudecken. Der A/D-Kern 501 kann bestimmt werden, indem die angezeigten Spannen berücksichtigt werden. Zum Beispiel kann der A/D-Bereich für einen Spannungsregler mit einem Bereich von 0,7125 V bis 1,5 V unter Berücksichtigung der beispielhaften Verringerung von 200 mV vom Höchstpunkt und der oben erwähnten Spanne als von 0,667 V bis 1,333 V reichend berechnet werden.
Die gewünschte Genauigkeit am A/D-Kern 501 kann von einer Vielfalt von Faktoren abhängen und kann für die bestimmte Plattform, mit der er verwendet werden wird, spezifisch sein. Für einige Ausführungsformen ist die A/D-Genauigkeit so gestaltet, daß eine VID, die auf Basis des A/D-Ausgangs zum Spannungsregler getrieben wird, innerhalb eines gegebenen Bereichs der Stiftspannung entsprechen wird, um sicherzustellen, daß ein gegebener Spannungsübergang innerhalb eines gewünschten Wartezeitziels stattfinden kann. Für einige Ausführungsformen ist zum Beispiel eine 4-Bit-Genauigkeit ausreichend, doch können für unterschiedliche Ausführungsformen unterschiedliche Genauigkeiten gelten.
Als ein bestimmtes Beispiel kann es dort, wo der Wirtsprozessor ein Mikroprozessor ist und die Zielspannungsübergangszeit zum Beispiel vom C4-Zustand zu einem der C3-Zustände (z.B. LFM C3) etwa 20 bis 25 μm beträgt, erwünscht sein, zu verlangen, daß die VID, die auf Basis des Ausgangs des A/D 501 zum Spannungsregler getrieben wird, über der tatsächlichen Stiftspannung und unter der tatsächlichen Stiftspannung + 200 mV liegt. Andere Bereiche können innerhalb des Umfangs anderer Ausführungsformen liegen.
Wo eine 4-Bit-Genauigkeit ausreichend ist und der Bereich der gleiche wie beim oben gegebenen Beispiel ist, kann der A/D-Schritt ungefähr 44,4 mV sein. Die Anforderungen hängen von Annahmen für den Mindest- und den Höchst-IR-Abfall und die Mindest- und die Höchst-Vcc ab.
Es kann erwünscht sein, den Bereich des A/D 501 durch jeden beliebigen Fehler, wie etwa eine IR-Abfall-Unsicherheit vom Stift zum A/D, eine Spannungsabweichung zwischen einer Zeit, zu der eine Spannung abgetastet wird, und der Zeit, zu der eine VID getrieben wird, einen A/D-Fehler, usw. zu verringern. Dies im Sinn rundet der A/D die gemessene Spannung für einige Ausführungsformen auf den nächsten A/D-Punkt auf, um die gegenwärtige Spannung anzugeben.
Die A/D-Umwandlungszeit sollte in Bezug auf die bestimmte Übergangszeit von einem Zustand zum nächsten kurz sein. Wo die Ausstiegszeit von C4 zu LFM C3 zum Beispiel mit 20 μs bestimmt ist, sollte die A/D-Umwandlungszeit ein verhältnismäßig kleiner Prozentsatz jenes Fensters wie etwa 0,1 bis 1 μs sein. Mit anderen Ausführungsformen können andere Wartezeiten und Ausstiegszeiten verbunden sein.
Für einige Ausführungsformen liegt die höchste Spannung, die der A/D zu messen fähig sein sollte, eine vorbestimmte Spanne unter der Höchstspannung, die durch den Wirtschip oder den Chip, der die ADW-Fähigkeiten verwendet, unterstützt wird. Für derartige Ausführungsformen bedeutet der Umstand, daß der A/D-Kern 501 die Höchstspannung, zu deren Lesen er fähig ist, liest, daß die Vcc an jenem Punkt oder höher liegt und die VID, die mit der Höchstbetriebsspannung verbunden ist, getrieben wird.
In der gleichen Weise ist für einige Ausführungsformen die niedrigste Vcc, die der A/D zu messen fähig sein sollte, die Mindestbetriebsspannung minus einer zugehörigen Spanne. Wenn der ADW die Mindestspannung, zu deren Lesen er fähig ist, liest, bedeutet dies, daß die Vcc an diesem Punkt oder niedriger liegt und die VID, die mit der Mindestbetriebsspannung verbunden ist, getrieben wird.
Der ADW 500 tastet die gewünschte Spannung ab, und wandelt sie in eine digitale ADW-Ausgabe um, die dann in eine VID umgewandelt wird. Für eine Ausführungsform können die ADW-Spannungsablesungen auf den nächstliegendsten ADW-Punkt aufgerundet werden. Wo der ADW 500 verwendet wird, um den ADW 280 von 3 bereitzustellen, kann der ADW die Umwandlung durchführen, wenn die Vcc beim Einsteigen in C4 abfällt, bis sie eine vorbestimmte Spannung wie etwa, zum Beispiel, eine Bezugsspannung oder die Ziel-C4-Spannung erreicht. Optional kann der ADW beim Ausstieg aus dem C4-Zustand eine ähnliche Umwandlung durchführen. Ein Signal UMWANDLUNG kann verwendet werden, um Umwandlungen zu aktivieren und zu deaktivieren. Das Signal UMWANDLUNG einer Ausführungsform kann als Reaktion darauf, daß das DPRSTP-Signal durchgesetzt wird, eingestellt oder durchgesetzt werden und kann als Reaktion darauf, daß das DPRSTP-Signal aufgehoben wird oder sich der ADW bei seinem niedrigsten Punkt (z.B. 0) befindet, gelöscht oder aufgehoben werden. Man wird verstehen, daß Umwandlungen für andere Ausführungsformen zu einer anderen Zeit durchgeführt werden können oder auf eine andere Weise aktiviert werden können.
Unter fortdauernder Bezugnahme auf 5 kann der ADW 500 ein Ausgangssignal ERLEDIGT bereitstellen, das angibt, daß eine Umwandlung abgeschlossen wurde. Wo der ADW 500 ein 4-Bit-ADW ist, wird auch eine 4-Bit-Ausgabe Aus[3:0] bereitgestellt. Diese Ausgabe kann stabil gehalten werden, bis die nächste Umwandlung endet und kann während einer Rückstellung oder bei der Durchsetzung eines Signals UMWANDLUNG gelöscht werden. Wenn das Signal UMWANDLUNG durchgesetzt wird, können Umwandlungen wiederholt durchgeführt werden, wobei das Ergebnis am Ende abgetastet wird und für jede Umwandlung ERLEDIGT signalisiert wird.
Wie in 5 gezeigt kann ein Übersetzungs- und Vergleichsblock (z.B. eine Umwandlungstabellenlogik 505) dazu gekoppelt sein, die Ausgabe des A/D-Kerns 501 zu erhalten und sie in eine VID zu übersetzen. Für die Ausführungsformen, die durch 5 dargestellt sind, umfaßt die Ausgabe des A/D-Kerns 501 4 Bits, während die VID 7 Bits umfaßt. Um diese Übersetzung durchzuführen, kann der Übersetzungs- und Vergleichsblock 505 die VID-Tabelle 277, die Einträge beinhalten kann, welche ADW-Ausgabe-Ablesungen und zugehörige VIDs angeben, beinhalten oder darauf zugreifen. Der Übersetzungs- und Vergleichsblock 505 kann ferner die berechnete VID mit Mindest- und Höchst-VID-Werten vergleichen, um sicherzustellen, daß die getriebene VID innerhalb des gestatteten Bereichs liegt. Dieser Vergleich kann für alle Quellen von VID-Daten in der oben erwähnten Sicherungslogik (nicht gezeigt) durchgeführt werden.
Um die Übersetzung für eine Ausführungsform durchzuführen, sollte die Logik den höchsten IR-Abfall zur A/D-Ablesung hinzufügen, ihn in 7 Bits umwandeln, und den oben besprochenen verschobenen sicherungsprogrammierten Versatzwert hinzufügen. Wenn die Auflösung des A/D-Kerns für das oben bereitgestellte bestimmte Beispiel 50 mV beträgt, kann für die erste Stufe zum Beispiel eine 2-Bit-Links-Verschiebung der A/D-Ausgabe verwendet werden und auch für andere Stufen ausreichend sein, selbst wenn der erhöhte IR-Abfall bei der zunehmenden Vcc berücksichtigt wird. Wie oben erwähnt muß die Umwandlung nicht notwendigerweise sehr genau sein, solange die berechnete VID über der tatsächlichen Stiftspannung liegt, da es für den Spannungsregler weniger schwierig ist, seine Spannung in einem Aufwärtsübergang sehr rasch zu ändern.
Ferner kann der sicherungsprogrammierte Versatz wie oben beschrieben zukünftige Verschiebungen im niedrigen Vcc-Punkt der VID-Tabelle ausgleichen. Die vorzeichenbehaftete Addition in der beschriebenen Umwandlung kann für einige Ausführungsformen in beiden Richtungen mit einem sättigenden Addierer vorgenommen werden, um sicherzustellen, daß kein Überlauf oder Unterlauf besteht. Man wird bemerken, daß der A/D-Ausgang nicht vorzeichenbehaftet ist, während der Versatz vorzeichenbehaftet ist.
Der ADW 500 einiger Ausführungsformen kann auch Prüfbarkeitsmerkmale (nicht gezeigt) enthalten, um zum Beispiel das Auslesen der ADW-Ausgabe und der ERLEDIGT-Bits zu gestatten, dem Mikrocode zu gestatten, eine ADW-Umwandlung einzuleiten und das Ergebnis zu lesen, und einen Übersteuerungswert für die ADW-Ausgabe zu gestatten. Wie oben erwähnt können auch Einstellmerkmale beinhaltet sein. Zusätzlich zu den Sicherungen (z.B. vier für eine Ausführungsform), die verwendet werden können, um Prozeßschwankungen auszugleichen und zu gestatten, daß im Fall von Veränderungen an der VID-Tabelle ein Versatz zur ADW-Ablesung hinzugefügt wird, können auch andere Einstellmerkmale wie etwa eine Einstellsicherungsübersteuerung, um eine ADW-Kalibrierung bereitzustellen, beinhaltet sein.
Für einige Ausführungsformen können bestimmte Anforderungen für die VID-Steuerungen bestehen, damit der oben beschriebene ADW 500 einen richtigen Betrieb bereitstellt. Zum Beispiel können die VID-Zuwächse für den ADW 500 mit den Eigenschaften der oben beschriebenen beispielhaften Ausführungsform nahe an oder gleich 12,5 mV sein. Ferner kann die VID für das aktive Segment (C0-Zeit) nur eine bestimmte Anzahl von Bits, z.B. 7 für das obige Beispiel, verwenden, um die bestimmten Zeitgaben bzw. -abläufe aufrechtzuerhalten. Der VID-"0"-Übergangspunkt kann ebenfalls abhängig vom verfügbaren ADW-Versatz bestimmt sein und für die bestimmte beispielhafte Ausführungsform, die oben beschrieben ist, für die der verfügbare ADW-Versatz 0,667V + 200 mV oder –175 mV sein kann, zwischen 0,867 V und 0,492 V liegen. Man wird verstehen, daß für andere Ausführungsformen andere Werte als die oben bereitgestellten beispielhaften Werte gelten können.
Man wird auch verstehen, daß trotz der Bereitstellung mehrerer Einzelheiten eines beispielhaften ADW in der Beschreibung diese Einzelheiten für einige Ausführungsformen nicht notwendig sind. Für verschiedene Ausführungsformen kann für die Ausführungsformen, die einen ADW umfassen, eine alternative ADW-Gestaltung verwendet werden, solange diese fähig ist, gemäß der hierin erfolgten Beschreibung eine gegenwärtige Spannung zu messen.
Unter erneuter Bezugnahme auf 4 findet bei Block 420 ein Busereignis, ein Abbruchereignis oder eine andere Ausstiegsbedingung statt, die einen Übergang vom Tieferer-Schlaf-Zustand in einen zweiten Zustand, der ein anderer Leistungsverwaltungszustand oder ein voll betriebsfähiger Zustand sein kann, einleitet. Bei Block 425 wird eine gegenwärtige Versorgungsspannung bestimmt.
Zum Beispiel kann für das System 200 von 3 das Tiefer-Anhalte(DPRSTP#)-, und optional das Tieferer-Schlaf(DPRSLP#)-Signal als Reaktion auf ein Busereignis, oder möglicherweise ein Abbruchereignis oder eine andere Ausstiegsbedingung, die angibt, daß der Prozessor 205 aus dem Tieferer-Schlaf-Zustand aussteigen muß, aufgehoben werden. Dann kann wie oben beschrieben unter Verwendung des ADW 280, oder eines anderen Ansatzes, der gegenwärtige Leistungsversorgungspegel an der Signalleitung 240 bestimmt werden. Wo der ADW 280 verwendet wird, kann die gegenwärtige Stromversorgung wie oben beschrieben durch die VID, die mit dem jüngsten ADW-Ausgang verbunden ist, angegeben werden. Alternativ kann die gegenwärtige Stromversorgung als Reaktion auf das Auftreten der Ausstiegsbedingung bestimmt werden.
Bei Block 430 wird dann bestimmt, ob der gegenwärtige Spannungspegel geringer als oder gleich einer vorbestimmten Bezugsspannung ist. Für eine Ausführungsform kann die vorbestimmte Bezugsspannung die Mindestbetriebsspannung sein, doch können für andere Ausfüh rungsformen andere Bezugsspannungen verwendet werden. Die Bestimmung, ob der gegenwärtige Spannungspegel geringer als oder gleich der Bezugsspannung ist, kann zum Beispiel durch Vergleichen der VID, die mit der gegenwärtigen Spannung verbunden ist, mit einer VID, die mit der Bezugsspannung verbunden ist, vorgenommen werden. Abhängig vom gegenwärtigen Spannungspegel wird bei Block 435 oder 440 der Übergang zu einer Ausstiegsspannung eingeleitet.
Für eine Ausführungsform kann die Ausstiegsspannung das Höhere aus einer Bezugsspannung, wie etwa der Mindestbetriebsspannung, und der gemessenen Vcc sein. Wie oben besprochen kann die Mindestbetriebsspannung zum Beispiel eine minimale aufrecht zu erhaltende Spannung, die den inneren Zustand der zugehörigen Vorrichtung aufrechterhält, eine Mindestbetriebsspannung, die mit einer bestimmten Leistungsverwaltungstechnologie verbunden ist, oder eine Mindestbetriebsspannung für den Zielzustand sein. Andere Kriterien zum Bestimmen der Mindestbetriebsspannung und/oder der gewünschten Bezugsspannung, die verwendet werden soll, liegen innerhalb des Umfangs verschiedener Ausführungsformen.
Wenn der gegenwärtige Spannungspegel (in diesem Fall Vcc) als gleich oder niedriger als die vorbestimmte Bezugsspannung bestimmt wurde, z.B., wo die vorbestimmte Bezugsspannung die Mindestbetriebsspannung ist, kann der gegenwärtige Spannungspegel für das System 200 gleich oder niedriger als die Mindestbetriebsspannung sein. Wenn die Versorgungsspannung bereits bei oder nahe an der oben beschriebenen niedrigeren C4-Spannung liegt, leitet der Prozessor 205 einen Übergang zur Bezugsbetriebsspannung ein. Dieser Übergang kann durch das Treiben der VID, die mit der Bezugsbetriebsspannung verbunden ist, auf den Bus 235 vorgenommen werden. Die Prozessorspannung wird dann von ihrem gegenwärtigen Spannungspegel auf die Mindestbetriebsspannung (oder eine andere vorbestimmte Bezugsspannung) erhöht.
6 ist ein beispielhaftes Zeitablaufdiagramm, das die Signalübergänge veranschaulicht, die im System 200 für eine Ausführungsform stattfinden können, bei der der Spannungspegel nach einem Busereignis, einem Abbruchereignis oder einer anderen C4-Ausstiegsbedingung als unter der Bezugsbetriebsspannung liegend bestimmt wird.
Unter erneuter Bezugnahme auf 3 und 4 führt die Tieferer-Schlaf-Logik 275, wenn statt dessen bestimmt wird, daß die gegenwärtige Vcc höher als die Bezugsbetriebsspannung ist, was zum Beispiel vorkommen kann, wenn das Bus-, das Abbruch- oder das andere Ereignis, das den Übergang aus dem C4-Zustand verursacht, dicht am Zugangspunkt zum C4-Zustand auftritt, die Vcc-Steuerung beim Ausstieg aus C4 bei Block 440 auf im wesentlichen den gegenwärtigen Vcc-Pegel zurück. Auf diese Weise wird eine übermäßige Entladungsverzögerung an den Ausgabekondensatoren des Spannungsreglers 212 verhindert. Für eine Ausführungsform bewerkstelligt der Prozessor 205 dies durch Treiben der VID auf Basis der ADW-Ausgabe auf den Bus 235.
Für eine andere Ausführungsform kann die Ausstiegsspannung auf die nächsthöchste Spannung des Betriebsspannungs/Frequenz-Paars gesetzt werden. Diese Spannung kann aus der Nachschlagetabelle 277 oder der Leistungsverwaltungseinheit 234 bestimmt werden.
Wo die Ausstiegsspannung nicht die Bezugsbetriebsspannung (z.B. die Mindestbetriebsspannung) ist, kann die Leistungsverwaltungslogik 234, sobald der Bustakt wiederaktiviert ist (z.B. als Reaktion auf die Aushebung des DPSLP#-Signals), für einige Ausführungsformen verursachen, daß der Vcc-Pegel auf die Bezugsbetriebsspannung herabsequenziert wird, falls die Bezugsbetriebsspannung nicht vorher erreicht wurde. Zur Verringerung der Spannung auf den Bezugsspannungspegel kann die Leistungsverwaltungslogik verursachen, daß aufeinanderfolgende VIDs über den Bus 235 getrieben werden, bis der Bezugsspannungspegel erreicht ist.
7 ist ein beispielhaftes Zeitablaufdiagramm, das die Signalübergänge veranschaulicht, die im System 200 für eine Ausführungsform stattfinden können, bei der der Spannungspegel nach einem Abbruchereignis oder einer anderen C4-Ausstiegsbedingung als über der Bezugsbetriebsspannung liegend bestimmt wird.
8 ist ein Blockdiagramm einer beispielhaften Tieferer-Schlaf-Einstiegs/Ausstiegs-Logik 700, die verwendet werden kann, um für das System 200 von 3 zumindest den VID-Steuerabschnitt der Tieferer-Schlaf-Einstiegs/Ausstiegs-Logik 275 bereitzustellen.
Beim Betrieb wird die C4-VID ähnlich wie bei der obigen Beschreibung bei der Durchsetzung des DPRSTP#-Signals (und optional des DPRSLP#-Signals) auf die Stifte getrieben werden. Der ADW tastet die Kern-Vcc während des C4-Übergangszeitraums ab, um den tatsächlichen Spannungsanstieg am Kern zu messen.
Sobald das DPRSTP#-Signal negiert wird, wird die VID entweder mit der gegenwärtigen Vcc-Spannung (wenn diese die Bezugsbetriebsspannung oder weniger noch nicht erreicht hat) oder mit der Bezugsbetriebsspannung, die in 8 als MinGV gezeigt ist, geladen. Sobald der Prozessor schließlich bereit ist, aus dem Niederfrequenzmodus überzugehen (z.B. zu C0 überzugehen) kann, falls die Bezugsbetriebsspannung erreicht wurde, eine neue höhere Spannung, die als der Befehlsbetriebspunkt bezeichnet wird, als die Ziel-VID festgelegt werden.
Unter Verwendung der oben beschriebenen Ansätze einer oder mehrerer Ausführungsformen kann es möglich sein, den Leistungsverbrauch durch das Sparen von Energie, die früher durch größere Spannungsübergänge beim Ausstieg aus dem Tieferen Schlaf und anderen ähnlichen Leistungssparmodi verschwendet worden war, weiter zu verringern. Nach verschiedenen Ausführungsformen kann auch die Sperrzeit des Phasenregelkreises (PLL) und die Zeit für das Reagieren auf Busereignisse verringert werden. Das Verringern des Leistungsverbrauchs kann für Systeme, die eine Batterie verwenden, auch zu einer längeren Batterielebensdauer führen. Ferner kann es für einige Ausführungsformen möglich sein, schneller in den Tieferen Schlaf und/oder andere Leistungsverwaltungszustände und daraus heraus überzugehen, so daß die Leistungsauswirkungen für derartige Übergänge verringert werden können. Dieser Ansatz kann auch dabei helfen, durch das Verringern der Leistungsversorgungsschaltungsausgabekondensatorladung und -entladung das akustische Rauschen, das mit Zustandsübergängen verbunden ist, zu verringern.
Obwohl beispielhafte Ausführungsformen unter Bezugnahme auf Übergänge in und aus einem Tieferer-Schlaf- oder C4-Zustand, die mit einem Mikroprozessor verbunden sind, beschrieben wurden, wird man verstehen, daß verschiedenste Ausführungsformen auf Übergänge in und aus unterschiedlichen Leistungszuständen und/oder für unterschiedliche Arten von integrierten Schaltungen angewendet werden können. Und obwohl die Spannungssteuerung für die hierin beschriebenen beispielhaften Ausführungsformen unter Verwendung von VID-Signalen bewerkstelligt wird, liegen andere Ansätze für die Bereitstellung einer Spannungssteuerung innerhalb des Umfangs verschiedener Ausführungsformen.
Somit sind verschiedenste Ausführungsformen eines Verfahrens und einer Vorrichtung zur Steuerung von Leistungsverwaltungsübergängen beschrieben. In der vorhergehenden Be schreibung wurde die Erfindung unter Bezugnahme auf bestimmte beispielhafte Ausführungsformen davon beschrieben. Man wird jedoch verstehen, daß daran verschiedenste Abwandlungen und Veränderungen vorgenommen werden können, ohne vom weiteren Geist und Umfang der Erfindung, wie diese in den beiliegenden Ansprüchen bekannt gemacht sind, abzuweichen. Zum Beispiel kann für einige Ausführungsformen kein ADW verwendet werden und der gegenwärtige Spannungspegel gemäß einer getriebenen VID bestimmt werden. Für eine derartige Ausführungsform kann der Prozessor durch aufeinanderfolgende Zwischen-VID-Einstellungen zu niedrigeren Frequenzen übergehen. Die Beschreibung und die Zeichnungen sollen demgemäß anstatt in einem beschränkenden Sinn vielmehr in einem erläuternden Sinn betrachtet werden.
Zusammenfassung:
Eine integrierte Schaltungsvorrichtung wie etwa ein Prozessor leitet einen Übergang zu einem ersten Leistungsverwaltungszustand ein. Die Vorrichtung erhält dann eine Aufforderung, aus dem ersten Leistungsverwaltungszustand auszusteigen, und steigt als Reaktion darauf beim höchsten aus einer Bezugsbetriebsspannung, wie etwa einer Mindestbetriebsspannung, und einer gegenwärtigen Spannung aus dem ersten Leistungsverwaltungszustand aus. Für einen Gesichtspunkt kann ein Analog-Digital-Wandler verwendet werden, um den gegenwärtigen Spannungspegel zu bestimmen. Ferner kann der erste Leistungsverwaltungszustand für einen Gesichtspunkt ein Tieferer-Schlaf(C4)-Zustand sein, und kann der Prozessor als Reaktion auf ein Busereignis wie etwa eine Bus"abschnüffelung" rasch zu einem C2-Zustand aussteigen.

Claims

Verfahren, umfassend: Übergehen zu einem ersten Leistungsverwaltungszustand; Erhalten eines Anzeichens zum Übergang vom ersten Leistungsverwaltungszustand zu einem zweiten Zustand; und Aussteigen aus dem ersten Leistungsverwaltungszustand bei einer höheren Spannung aus einer Bezugsbetriebsspannung und einer gegenwärtigen Spannung.
Verfahren nach Anspruch 1, wobei das Übergehen zum ersten Leistungsverwaltungszustand das Übergehen zu einem Tieferer-Schlaf(C4)-Zustand beinhaltet.
Verfahren nach Anspruch 2, wobei das Aussteigen aus dem Tieferer-Schlaf-Zustand das Übergehen vom Tieferer-Schlaf-Zustand zu einem Tief-Schlaf-Zustand beinhaltet.
Verfahren nach Anspruch 1, ferner umfassend: Bestimmen des gegenwärtigen Spannungspegels unter Verwendung eines Analog-Digital-Wandlers (ADW); und Bereitstellen einer Darstellung einer digitalen Spannungsidentifikation (VID) auf Basis des bestimmten gegenwärtigen Spannungspegels, wobei die VID einem Spannungsregler bereitgestellt werden soll.
Verfahren nach Anspruch 4, ferner umfassend: Bestimmen, durch Vergleichen jeweiliger VIDs, ob der gegenwärtige Spannungspegel höher als die Bezugsbetriebsspannung ist.
Verfahren nach Anspruch 1, ferner umfassend: Überwachen des gegenwärtigen Spannungspegels während des Übergangs zum ersten Leistungsverwaltungszustand.
Verfahren nach Anspruch 6, wobei das Überwachen des gegenwärtigen Spannungspegels das Verwenden eines Analog-Digital-Wandlers beinhaltet.
Verfahren nach Anspruch 1, wobei das Aussteigen aus dem ersten Leistungsverwaltungszustand bei einer höheren Spannung aus einer Bezugsbetriebsspannung und einer gegenwärtigen Spannung ein Aussteigen aus dem ersten Leistungsverwaltungszustand bei einer höheren aus einer Mindestbetriebsspannung und der gegenwärtigen Spannung beinhaltet.
Verfahren nach Anspruch 8, ferner umfassend: Empfangen eines Busereignisses, wobei das Aussteigen aus dem ersten Leistungsverwaltungszustand ein Aussteigen aus einem Tieferer-Schlaf-Zustand und ein Übergehen zu einem Niederfrequenzmodus-C2-Zustand, um das Busereignis zu behandeln, beinhaltet.
Verfahren nach Anspruch 9, ferner umfassend: Übergehen zur Mindestbetriebsspannung nach dem Aussteigen aus dem Tieferer-Schlaf-Zustand, wenn die Mindestbetriebsspannung nicht die höhere Spannung war.
Vorrichtung, umfassend: eine Leistungsverwaltungszustandsübergangslogik, die auf die Durchsetzung zumindest eines ersten Leistungsverwaltungssignals anspricht, um einen Übergang zu einem ersten Leistungsverwaltungszustand für eine integrierte Schaltung einzuleiten; und einen Analog-Digital-Wandler, um eine gegenwärtige Spannung, die zur integrierten Schaltung geliefert wird, zu überwachen, wobei die Leistungsverwaltungszustandsübergangslogik ferner auf die Aufhebung des zumindest einen ersten Leistungsverwaltungssignals anspricht, um zu verursachen, daß die integrierte Schaltung bei der höheren aus der gegenwärtigen Spannung und einer Bezugsbetriebsspannung, die mit der integrierten Schaltung verbunden ist, aus dem ersten Leistungsverwaltungszustand aussteigt.
Vorrichtung nach Anspruch 11, wobei der erste Leistungsverwaltungszustand ein Tieferer-Schlaf(C4)-Zustand ist.
Vorrichtung nach Anspruch 11, wobei die Bezugsbetriebsspannung eine Mindestbetriebsspannung ist.
Vorrichtung nach Anspruch 13, wobei der erste Leistungsverwaltungszustand ein Tieferer-Schlaf(C4)-Zustand ist, und wobei die Aufhebung des ersten Leistungsverwaltungssignals als Reaktion auf ein Busereignis erfolgt.
Vorrichtung nach Anspruch 14, wobei die integrierte Schaltung zu einem C2-Zustand übergeht, um das Busereignis zu behandeln.
Vorrichtung nach Anspruch 11, wobei die integrierte Schaltung ein Prozessor ist, der erste Leistungsverwaltungszustand ein Tieferer-Schlaf(C4)-Zustand ist, und das Leistungsverwaltungssignal durch den Prozessor empfangen wird.
Verfahren, umfassend: Betreiben einer integrierten Schaltung in einem Tieferer-Schlaf(C4)-Zustand; Empfangen eines Busereignisses/und Aussteigen aus dem C4-Zustand als Reaktion auf das Busereignis bei der höheren aus einer Bezugsspannung und einer gegenwärtigen Spannung, bei der die integrierte Schaltung tätig ist.
Verfahren nach Anspruch 17, wobei das Empfangen des Busereignisses ein Empfangen einer Bus"abschnüffelung" beinhaltet.
Verfahren nach Anspruch 17, wobei das Aussteigen aus dem C4-Zustand als Reaktion auf das Busereignis ein Aussteigen bei der höheren aus einer Mindestbetriebsspannung und einer gegenwärtigen Spannung beinhaltet, wobei das Verfahren ferner das Übergehen zu einem C2-Zustand bei der Ausstiegsspannung oder darunter beinhaltet.
Verfahren nach Anspruch 19, ferner umfassend: Bestimmen der gegenwärtigen Spannung der integrierten Schaltung unter Verwendung eines Analog-Digital-Wandlers.
Verfahren nach Anspruch 19, ferner umfassend: Überwachen einer Spannung der integrierten Schaltung unter Verwendung eines Analog-Digital-Wandlers; und Bestimmen der gegenwärtigen Spannung der integrierten Schaltung unter Verwendung des Analog-Digital-Wandlers.
System, umfassend: einen Prozessor, der fähig ist, in einem ersten Satz von Zuständen einschließlich zumindest eines ersten Leistungsverwaltungszustands tätig zu sein; eine Ein-/Ausgabe-Steuereinrichtung, die mit dem Prozessor gekoppelt ist; und einen Batterieanschluß, der mit der Ein-/Ausgabe-Steuereinrichtung gekoppelt ist, um eine Batterie zu erhalten, wobei der Prozessor ferner dazu fähig ist, als Reaktion auf den Empfang eines Anzeichens zum Aussteigen aus dem ersten Leistungsverwaltungszustand bei einer höheren aus einer Bezugsspannung und einer gegenwärtigen Spannung aus dem ersten Leistungsverwaltungszustand auszusteigen.
System nach Anspruch 23, wobei der erste Leistungsverwaltungszustand ein Tieferer-Schlaf(C4)-Zustand ist.
System nach Anspruch 22, wobei die Bezugsspannung eine Mindestbetriebsspannung ist, die mit einem Niederfrequenzbetriebsmodus (LFM) verbunden ist.
System nach Anspruch 24, wobei das Anzeichen zum Aussteigen aus dem ersten Leistungsverwaltungszustand ein Busereignis ist.
System nach Anspruch 25, wobei das Busereignis eine Bus"abschnüffelung" ist, und wobei der Prozessor ferner fähig ist, als Reaktion auf das Busereignis zu einem C2-Leistungsverwaltungszustand im LFM überzugehen.
System nach Anspruch 26, wobei der Prozessor, sobald sich der Prozessor im C2-Leistungszustand im Niederfrequenzmodus befindet, zurück zum C4-Zustand übergeht, wenn eine Auszeitperiode ohne Auftreten eines Abbruchereignisses abläuft, und der Prozessor einen Übergang zu einem C0-Betriebszustand einleitet, wenn vor dem Ablauf der Auszeitperiode ein Abbruchereignis auftritt.
System nach Anspruch 22, ferner umfassend einen Analog-Digital-Wandler, der mit dem Prozessor gekoppelt ist, um, wenn er aktiviert ist, eine gegenwärtige Prozessorspannung zu überwachen.
System nach Anspruch 28, wobei der Analog-Digital-Wandler mit dem Prozessor integriert ist.
System nach Anspruch 28, ferner umfassend einen Spannungsregler, um die Spannung zum Prozessor zu liefern, wobei der Spannungsregler auf Spannungsidentifikations(VID)-Daten vom Prozessor anspricht, um die Spannung, die dem Prozessor bereitgestellt werden soll, zu bestimmen.
System nach Anspruch 30, wobei der Analog-Digital-Wandler eine gegenwärtige Spannung bestimmt, und wobei der Analog-Digital-Wandler mit einer Umwandlungslogik gekoppelt ist, um die bestimmte Spannung in eine entsprechende VID umzuwandeln.