DE112005002538T5

DE112005002538T5 - Prüfvorrichtung und Prüfverfahren

Info

Publication number: DE112005002538T5
Application number: DE112005002538T
Authority: DE
Inventors: Yasuo Furukawa
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 2004-10-12
Filing date: 2005-10-11
Publication date: 2007-09-27
Also published as: US7023233B1; US20060114015A1; US7298162B2; JPWO2006041059A1; US20060076973A1; WO2006041059A1; JP4644205B2

Abstract

Prüfvorrichtung zum Prüfen der Schaltgeschwindigkeit einer Schaltung, die ein logisches Vorstufenelement, das eine erste oder eine zweite Pegelspannung ausgibt, und ein logisches Nachstufenelement, in das das Ausgangssignal des logischen Vorstufenelements eingegeben wird, aufweist, aufweisend:
eine Schwellenspannungs-Einstelleinheit zum Einstellen einer Schwellenspannung eines Nachstufen-Feldeffekttransistors (FET) derart, dass sie unterschiedlich gegenüber der in einem normalen Betrieb ist, durch Einstellen einer Substratspannung des Nachstufen-FET derart, dass sie einen Wert hat, der unterschiedlich gegenüber dem in dem normalen Betrieb der Schaltung ist;
eine Verzögerungszeit-Messeinheit zum Messen einer Verzögerungszeit der Schaltung, für die die Schwellenspannung, die gegenüber der im normalen Betrieb unterschiedlich ist, eingestellt ist;
und
eine Fehlererfassungseinheit zum Erfassen eines Fehlers in der Schaltgeschwindigkeit der Schaltung auf der Grundlage der Verzögerungszeit, wobei das logische Nachstufenelement den Nachstufen-FET aufweist, in welchen das Ausgangssignal an einem Gateanschluss eingegeben wird, zur Ausgabe eines unterschiedlichen Pegels der Spannung gemäß dem Fall, dass die Ausgangssignalspannung...

Description

Technisches Gebiet
Die vorliegende Erfindung bezieht sich auf eine Prüfvorrichtung und ein Prüfverfahren. Insbesondere bezieht sich die vorliegende Erfindung auf eine Prüfvorrichtung und ein Prüfverfahren zum Erfassen eines Verzögerungsfehlers einer Schaltung.
Diese Patentanmeldung beansprucht die Priorität der japanischen Patentanmeldung Nr. 2004-298259, die am 12. Oktober 2004 eingereicht wurde und deren Inhalt hier einbezogen wird.
Stand der Technik
In Verbindung mit der Miniaturisierung von LSI in den letzten Jahren schreitet die Miniaturisierung von logischen Elementen in den LSI fort. Demgemäß nimmt das Treibervermögen der logischen Elemente ab und somit wird ein Verzögerungsfehler des logischen Elements ein Hauptgrund für ein Versagen des LSI.
Die folgenden Dokumente beziehen sich auf eine Abtastprüfung zum Erfassen dieser Art von Verzögerungsfehler und offenbaren ein Abtastverfahren, das ein Prüfmuster eines Zyklus zu einem Prüfmuster seines nächsten Zyklus mit hoher Geschwindigkeit umschaltet (siehe J.P.Hurst, N. Kanopulus, "Flip-Flop Sharing in Standard Scan Path to Enhance Delay Fault Testing of Sequential Circuits", Asian Test Symposium 1995, IEEE, 23. November 1995, Seiten 346-352; K. Harayama, M. Ikeda, M. Takakura, S.. Uchiyama, Y. Sakamoto, "Application of a Design for Delay Testability Approach to High Speed Logic LSIs", Asian Test Symposium 1997, IEEE, 17. November 1997, Seiten 112-115; N.A. Touba, E.J. McClusky, "Applying Two-Pattern Tests Using Scan-Mapping", IEEE VLSI Test Symposium 1996, IEEE, 28. April 1996, Seiten 393-397; Eric McDonald, N.A. Touba "Delay Testing of SOI Circuits: Challenges with the History Effect", International Test Conference 1999, IEEE, 27. September 1999, Seiten 269-275. Gemäß den Dokumenten ist es möglich zu erfassen, ob eine Schaltung innerhalb einer vorbestimmten Verzögerungszeit arbeitet oder nicht, durch Steuern von Taktintervallen von benachbarten Takten (Doppeltakten) und Prüfen, ob die Schaltung korrekt arbeitet oder nicht.
Offenbarung der Erfindung
Durch die Erfindung zu lösende Probleme
Gemäß den vorgenannten Prüfungen unter Verwendung des Doppeltakts wird der Absolutwert einer Verzögerungszeit einer Schaltung gemessen und die Annehmbarkeit einer LSI wird bestimmt auf der Grundlage des gemessenen Absolutwertes. Daher ist es unmöglich zu bestimmen, ob die gemessene Verzögerung durch die Varianz eines Prozesses oder durch einen Verzögerungsfehler eines logischen Elements bewirkt ist.
Es ist daher eine Aufgabe der vorliegenden Erfindung, eine Prüfvorrichtung und ein Prüfverfahren anzugeben, die in der Lage sind, die vorgenannten Nachteile zu überwinden. Die obige und andere Aufgaben können durch in den unabhängigen Ansprüchen beschriebene Kombinationen gelöst werden. Die abhängigen Ansprüche definieren weitere vorteilhafte und beispielhafte Kombinationen der vorliegenden Erfindung.
Mittel zum Lösen der Probleme
Gemäß dem ersten Aspekt der vorliegenden Erfindung ist eine Prüfvorrichtung zum Prüfen der Schaltgeschwindigkeit einer Schaltung vorgesehen, welche enthält: ein logisches Vorstufenelement, das eine Spannung mit einem ersten oder einem zweiten Pegel ausgibt, und ein logisches Nachstufenelement, in das das Ausgangssignal des logischen Vorstufenelements eingegeben wird, wobei das logische Nachstufenelement den Nachstufen-FET enthält, in den an einem Gate-Anschluss das Ausgangssignal eingegeben wird, um einen unterschiedlichen Spannungspegel gemäß dem Fall, dass die Ausgangssignalspannung höher oder niedriger als ein vorbestimmter Schwellenwert ist, auszugeben. Die Prüfvorrichtung enthält eine Schwellenspannungs-Einstelleinheit zum Einstellen einer Schwellenspannung eines Nachstufen-Feldeffekttransistors (FET) derart, dass sie unterschiedlich gegenüber der bei einer normalen Operation ist, durch Einstellen einer Substratspannung des Nachstufen-FET derart, dass sie einen Wert hat, der unterschiedlich gegenüber dem im normalen Betrieb der Schaltung ist, eine Verzögerungszeit-Messeinheit zum Messen einer Verzögerungszeit der Schaltung, in der die Schwellenspannung, die unterschiedlich gegenüber der im normalen Betrieb ist, eingestellt ist; und eine Fehlererfassungseinheit zum Erfassen eines Fehlers in der Schaltgeschwindigkeit einer Schaltung auf der Grundlage der Verzögerungszeit.
Die Schwellenspannungs-Einstelleinheit kann enthalten: eine erste Substratspannungs-Einstelleinheit zum Einstellen der Schwellenspannung bei dem Nachstufen-FET durch Einstellen der Substratspannung auf eine erste Substratspannung; und eine zweite Substratspannungs-Einstelleinheit zum Einstellen der Schwellenspannung bei dem Nachstufen-FET durch Einstellen der Substratspannung auf eine zweite Substratspannung. Die Verzögerungszeit-Messeinheit kann enthalten: eine erste Verzögerungszeit-Messeinheit zum Messen einer ersten Verzögerungszeit der Schaltung, wenn die Substratspannung auf die erste Substratspannung eingestellt ist; und eine zweite Verzögerungszeit-Messeinheit zum Messen einer zweiten Verzögerungszeit der Schaltung, wenn die Substratspannung auf die zweite Substratspannung eingestellt ist. Die Fehlererfassungseinheit erfasst den Fehler in der Schaltgeschwindigkeit der Schaltung für den Fall, dass die Differenz zwischen der ersten und der zweiten Verzögerungszeit größer als ein vorbestimmter Bezugswert ist.
Die erste Substratspannungs-Einstelleinheit kann die Substratspannung auf die im normalen Betrieb der Schaltung verwendete erste Substratspannung einstellen.
Das logische Vorstufenelement kann enthalten: einen P-Kanal-Vorstufen-FET enthaltend einen Sourceanschluss, der mit einer Spannungsquelle mit Bezug auf das Ausgangssignal gekoppelt ist, und einen Drainanschluss, der mit der Seite des Ausgangssignals mit Bezug auf den Sourceanschluss gekoppelt ist; und einen N-Kanal-Vorstufen-FET enthaltend einen Sourceanschluss, der mit Erde mit Bezug auf das Ausgangssignal gekoppelt ist, und einen Drainanschluss, der mit der Seite des Ausgangssignals mit Bezug auf den Sourceanschluss gekoppelt ist. Das logische Nachstufenelement kann enthalten: einen P-Kanal-Nachstufen-FET enthaltend einen Sourceanschluss, der mit einer Spannungsquelle mit Bezug auf den Ausgang des logischen Nachstufenelements gekoppelt ist, und einen Drainanschluss, der mit der Ausgangsseite mit Bezug auf den Sourceanschluss gekoppelt ist; und einen N-Kanal-Vorstufen-FET enthaltend einen Sourceanschluss, der mit Erde mit Bezug auf den Ausgangs gekoppelt ist, und einen Drainanschluss, der mit der Ausgangsseite mit Bezug auf den Sourceanschluss gekoppelt ist. Die erste Substratspannungs-Einstelleinheit kann die Substratspannung des N-Kanal-Nachstufen-FET auf die erste Substratspannung einstellen. Die erste Verzögerungszeit-Messeinheit misst die erste Verzögerungszeit, wenn die Substratspannung des N-Kanal-Nachstufen-FET auf die erste Substratspannung eingestellt ist. Die zweite Substratspannungs-Einstelleinheit kann die Substratspannung des N-Kanal-Nachstufen-FET auf die zweite Substratspannung einstellen. Die zweite Verzögerungszeit-Messeinheit kann die zweite Verzögerungszeit messen, wenn die Substratspannung auf die zweite Substratspannung eingestellt ist. Die Fehlererfassungseinheit kann einen Fehler in dem P-Kanal-Vorstufen-FET für den Fall er fassen, dass die Differenz zwischen der ersten und der zweiten Verzögerungszeit größer als der Bezugswert ist.
Das logische Vorstufenelement kann enthalten: einen P-Kanal-Vorstufen-FET enthaltend einen Sourceanschluss, der mit einer Spannungsquelle mit Bezug auf das Ausgangssignal gekoppelt ist, und einen Drainanschluss, der mit der Seite des Ausgangssignals mit Bezug auf den Sourceanschluss gekoppelt ist; und einen N-Kanal-Vorstufen-FET enthaltend einen Sourceanschluss, der mit Erde mit Bezug auf das Ausgangssignal gekoppelt ist, und einen Drainanschluss, der mit der Seite des Ausgangssignals mit Bezug auf den Sourceanschluss gekoppelt ist. Das logische Nachstufenelement kann enthalten: einen P-Kanal-Nachstufen-FET enthaltend einen Sourceanschluss, der mit einer Spannungsquelle mit Bezug auf den Ausgang des logischen Nachstufenelements gekoppelt ist, und einen Drainanschluss, der mit der Ausgangsseite mit Bezug auf den Sourceanschluss gekoppelt ist; und einen N-Kanal-Vorstufen-FET enthaltend einen Sourceanschluss, der mit Erde mit Bezug auf den Ausgang gekoppelt ist, und einen Drainanschluss, der mit der Ausgangsseite mit Bezug auf den Sourceanschluss gekoppelt ist. Die erste Substratspannungs-Einstelleinheit kann die Substratspannung des P-Kanal-Nachstufen-FET auf die erste Substratspannung einstellen. Die erste Verzögerungszeit-Messeinheit kann die erste Verzögerungszeit messen, wenn die Substratspannung des P-Kanal-Nachstufen-FET auf die erste Substratspannung eingestellt ist. Die zweite Substratspannungs-Einstelleinheit kann die Substratspannung des P-Kanal-Nachstufen-FET auf die zweite Substratspannung einstellen. Die zweite Verzögerungszeit-Messeinheit misst die zweite Verzögerungszeit, wenn die Substrat spannung auf die zweite Substratspannung eingestellt ist. Die Fehlererfassungseinheit kann einen Fehler in dem N-Kanal-Vorstufen-FET für den Fall erfassen, dass die Differenz zwischen der ersten und der zweiten Verzögerungszeit größer als der Bezugswert ist.
Gemäß dem zweiten Aspekt der vorliegenden Erfindung ist eine Prüfvorrichtung zum Prüfen der Schaltgeschwindigkeit einer Kombinationsschaltung vorgesehen, wobei eine Pegelspannung auf der Grundlage eines von einem ersten Flip-Flop (FF) eingegebenen Signal in einem zweiten FF eingegeben wird, enthaltend ein logisches Vorstufenelement, das eine erste oder zweite Pegelspannung ausgibt, und ein logisches Nachstufenelement, in das das Ausgangssignal des logischen Vorstufenelements eingegeben wird, und wobei die Prüfvorrichtung enthält: eine Takteinstelleinheit zum Einstellen eines Taktintervalls von dem Zeitpunkt, zu welchem ein Taktsignal zu dem ersten FF geliefert wird, bis zu dem Zeitpunkt, zu dem ein Taktsignal zu dem zweiten FF geliefert wird; eine Schwellenspannungs-Einstelleinheit zum Einstellen einer Schwellenspannung eines Nachstufen-Feldeffekttransistors (FET) derart, dass sie unterschiedlich von der in einem normalen Betrieb ist, durch Einstellen einer Substratspannung des Nachstufen-FET derart, dass sie einen Wert hat, der unterschiedlich gegenüber dem im normalen Betrieb der Schaltung ist; eine erste Grenzwert-Messeinheit zum Messen eines ersten Grenzwertes der Substratspannung für einen normalen Betrieb der Schaltung durch Ändern der Substratspannung durch die Schwellenwert-Einstelleinheit, während das Taktintervall auf das erste Taktintervall eingestellt ist; und eine Fehlererfassungseinheit zum Erfassen eines Fehlers in der Schaltgeschwindigkeit der Schaltung auf der Grundlage des ersten Grenzwertes, wobei das logi sche Nachstufenelement den Nachstufen-FET enthält, in den an einem Gate-Anschluss das Ausgangssignal eingegeben wird, um einen unterschiedlichen Spannungspegel gemäß dem Fall auszugeben, dass die Ausgangssignalspannung höher oder niedriger als eine vorbestimmte Schwellenspannung ist.
Die Prüfvorrichtung kann weiterhin enthalten: eine zweite Grenzwert-Messeinheit zum Messen eines zweiten Grenzwertes der Substratspannung für einen normalen Betrieb der Schaltung durch Ändern der Substratspannung durch die Schwellenspannungs-Einstelleinheit mit dem auf das zweite Taktintervall eingestellten Taktintervall, wobei die Fehlererfassungseinheit einen Fehler in der Schaltgeschwindigkeit der Schaltung auf der Grundlage des ersten und des zweiten Grenzwertes erfassen kann.
Gemäß dem dritten Aspekt der vorliegenden Erfindung ist ein Prüfverfahren zum Prüfen der Schaltgeschwindigkeit einer Schaltung vorgesehen, welches enthält: ein logisches Vorstufenelement, das eine erste oder zweite Pegelspannung ausgibt, und ein logisches Nachstufenelement, in das das Ausgangssignal des logischen Vorstufenelements eingegeben wird, enthaltend einen Schwellenspannungs-Einstellschritt zum Einstellen einer Schwellenspannung eines Nachstufen-Feldeffekttransistors (FET) derart, dass sie unterschiedlich gegenüber der bei einem normalen Betrieb ist, durch Einstellen einer Substratspannung des Nachstufen-FET derart, dass sie einen Wert hat, der unterschiedlich von dem im normalen Betrieb der Schaltung ist; einen Verzögerungszeit-Messschritt zum Messen einer Verzögerungszeit der Schaltung, bei der die Schwellenspannung, die unterschiedlich gegenüber der im normalen Betrieb ist, eingestellt ist; und ei nen Fehlererfassungsschritt zum Erfassen eines Fehlers in der Schaltgeschwindigkeit der Schaltung auf der Grundlage der Verzögerungszeit, wobei das logische Nachstufenelement den Nachstufen-FET enthält, indem das Ausgangssignal an einem Gateanschluss eingegeben wird, zum Ausgeben eines unterschiedlichen Spannungspegels gemäß dem Fall, dass die Ausgangssignalspannung höher oder niedriger als eine vorbestimmte Schwellenspannung ist.
Gemäß dem vierten Aspekt der vorliegenden Erfindung ist ein Prüfverfahren zum Prüfen der Schaltgeschwindigkeit einer Kombinationsschaltung vorgesehen, wobei eine Pegelspannung auf der Grundlage eines von einem ersten Flip-Flop (FF) eingegebenen Signals in einen zweiten FF eingegeben wird, enthaltend ein logisches Vorstufenelement, das eine erste oder eine zweite Pegelspannung ausgibt, und ein logisches Nachstufenelement, in das das Ausgangssignal des logischen Vorstufenelements eingegeben wird, wobei das logische Nachstufenelement einen Nachstufen-Feldeffekttransistor (FET) enthält, das Ausgangssignal an einem Gateanschluss des Nachstufen-FET eingegeben wird, um einen unterschiedlichen Spannungspegel gemäß dem Fall, dass die Ausgangssignalspannung höher oder niedriger als eine vorbestimmte Schwellenspannung ist, auszugeben, welches Prüfverfahren enthält: einen Takteinstellschritt zum Einstellen eines Taktintervalls von dem Zeitpunkt, zu welchem ein Taktsignal zu dem ersten FF geliefert wird, bis zu dem Zeitpunkt, zu welchem ein Taktsignal zu dem zweiten FF geliefert wird; einen Schwellenspannungs-Einstellschritt zum Einstellen einer Schwellenspannung des Nachstufen-FET derart, dass sie unterschiedlich gegenüber der bei einem normalen Betrieb ist, durch Einstellen einer Substratspannung des Nachstufen-FET derart, dass sie einen Wert hat, der unterschiedlich gegenüber dem bei dem normalen Betrieb der Schaltung ist; einen ersten Grenzwert-Messschritt zum Messen eines ersten Grenzwerts der Substratspannung für einen normalen Betrieb der Schaltung durch Ändern der Substratspannung in dem Schwellen-Einstellschritt, während das Taktintervall auf das erste Taktintervall eingestellt ist; und einen Fehlererfassungsschritt zum Erfassen eines Fehlers in der Schaltgeschwindigkeit der Schaltung auf der Grundlage des ersten Grenzwerts.
Gemäß dem fünften Aspekt der vorliegenden Erfindung ist eine elektronische Vorrichtung vorgesehen. Die elektronische Vorrichtung enthält eine Schaltung enthaltend ein logisches Vorstufenelement, das eine erste oder eine zweite Pegelspannung ausgibt, und ein logisches Nachstufenelement, in das das Ausgangssignal des logischen Vorstufenelements eingegeben wird; eine Prüfschaltung zum Prüfen der Schaltgeschwindigkeit einer Schaltung. Das logische Nachstufenelement enthält den Nachstufen-FET, in das Ausgangssignal an einem Gateanschluss eingegeben wird, zum Ausgeben eines unterschiedlichen Spannungspegels gemäß dem Fall, dass die Ausgangssignalspannung höher oder niedriger als eine vorbestimmte Schwellenspannung ist. Die Prüfschaltung enthält eine Schwellenspannungs-Einstelleinheit zum Einstellen einer Schwellenspannung eines Nachstufen-Feldeffekttransistors (FET) derart, dass sie unterschiedlich gegenüber der in einem normalen Betrieb ist, durch Einstellen einer Substratspannung des Nachstufen-FET derart, dass sie einen Wert hat, der unterschiedlich gegenüber dem im normalen Betrieb der Schaltung ist; eine Verzögerungszeit-Messeinheit zum Messen einer Verzögerungszeit der Schaltung, bei der die Schwellenspannung, die unterschiedlich gegenüber der im normalen Betrieb ist, eingestellt ist; und eine Fehlererfassungseinheit zum Erfassen eines Fehlers in der Schaltgeschwindigkeit der Schaltung auf der Grundlage der Verzögerungszeit.
Die Zusammenfassung der Erfindung beschreibt nicht notwendigerweise alle erforderlichen Merkmale der vorliegenden Erfindung. Die vorliegende Erfindung kann auch eine Unterkombination der vorbeschriebenen Merkmale sein. Die vorstehenden und andere Merkmale und Vorteil der vorliegenden Erfindung werden augenscheinlich anhand der folgenden Beschreibung der Ausführungsbeispiele, die in Verbindung mit den begleitenden Zeichnungen gegeben wird.
Wirkung der Erfindung
Gemäß dem vorliegenden Ausführungsbeispiel ist es möglich, eine Verzögerungszeit genau zu erhalten, ohne das Taktintervall für den mit einer Schleifenfunktion versehenen logischen Pfad zu ändern.
Kurzbeschreibung der Zeichnungen
1 zeigt ein Beispiel für die Konfiguration einer Prüfvorrichtung 10 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung.
2 zeigt ein Beispiel für die Konfiguration einer DUT 100 gemäß dem Ausführungsbeispiel der vorliegenden Erfindung.
3 zeigt einen normalen Betrieb der DUT 100 gemäß dem Ausführungsbeispiel der vorliegenden Erfindung.
4 zeigt einen anormalen Betrieb der DUT 100 gemäß dem Ausführungsbeispiel der vorliegenden Erfindung.
5 zeigt einen Fluss einer Operation der DUT 100 gemäß dem Ausführungsbeispiel der vorliegenden Erfindung.
6 zeigt ein Beispiel für die Konfiguration der Prüfvorrichtung 10 gemäß einem alternativen Ausführungsbeispiel der vorliegenden Erfindung.
7 zeigt einen Fluss einer Operation der DUT 100 gemäß dem alternativen Ausführungsbeispiel der vorliegenden Erfindung.
8 zeigt anderes Beispiel für die Konfiguration gemäß dem Ausführungsbeispiel der vorliegenden Erfindung.
Beste Art der Ausführung der Erfindung
Die Erfindung wird nun auf der Grundlage der bevorzugten Ausführungsbeispiele beschrieben, die den Bereich der vorliegenden Erfindung nicht beschränken, sondern die Erfindung veranschaulichen sollen.
Alle Merkmale und deren Kombinationen, die in dem Ausführungsbeispiel beschrieben sind, sind nicht notwendigerweise wesentlich für die Erfindung.
1 zeigt ein Beispiel für die Konfiguration einer Prüfvorrichtung 10 und einer DUT 100 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. Die Prüfvorrichtung 10 erfasst einen Fehler durch Prüfen der Schaltgeschwindigkeit einer Schaltung der DUT 100. Die Prüfvorrichtung 10 enthält eine Takteinstelleinheit 110, eine Schwellenspannungs-Einstelleinheit 120, eine Einstellvektor-Erzeugungseinheit 130, eine Abtastmuster-Erzeugungseinheit 140, eine Verzögerungszeit-Messeinheit 150 und eine Fehlererfassungseinheit 160.
Die Takteinstelleinheit 110 stellt ein Taktintervall ein, das zu der Schaltung der DUT 100 geliefert wird. Die Schwellenspannungs-Einstelleinheit 120 stellt einen Schwellenwert eines FET (Feldeffekttransistors) ein, der in einem logischen Element in der DUT 10 vorgesehen ist, durch Einstellen einer Substratspannung des FET. Die Schwellenspannungs-Einstelleinheit 120 enthält eine erste Substratspannungs-Einstelleinheit 122a zum Einstellen einer ersten Schwellenspannung des FET durch Einstellen der Substratspannung des FET in der DUT auf eine erste Substratspannung und eine zweite Substratspannungs-Einstelleinheit 122b zum Einstellen einer zweiten Schwellenspannung des FET durch Einstellen der Substratspannung auf eine zweite Substratspannung. Die erste Substratspannungs-Einstelleinheit 122a gemäß dem vorliegenden Ausführungsbeispiel stellt die Substratspannung des FET auf die erste Substratspannung in einem normalen Betrieb der Schaltung ein. Die zweite Substratspannungs-Einstelleinheit 122b stellt den FET so ein, dass er eine Schwellenspannung hat, deren wert unterschiedlich gegenüber dem bei dem normalen Betrieb ist, durch Einstellen der Substratspannung des FET auf einen Wert, der unterschiedlich gegenüber dem Wert der Substratspannung bei dem normalen Betrieb der Schaltung ist. Stattdessen können die erste und die zweite Substratspannung unterschiedlich gegenüber der Spannung bei dem normalen Betrieb der Schaltung sein. Die Einstellvektor-Erzeugungseinheit 130 erzeugt einen Einstellvektor, der ein zum Prüfen eines zu prüfenden Pfads aus Pfaden in der DUT verwendetes Prüfmuster ist, und liefert den Einstellvektor zu einem Signalanschluss. Somit stellt die Einstellvektor-Erzeugungseinheit 130 die DUT so ein, dass sie in einem die Prüfung des zu prüfenden Pfads ermöglichenden Zustand ist. Die Abtastmuster-Erzeugungseinheit 140 erzeugt ein Abtastmuster, das für eine Prüfung eines Verzögerungsfehlers verwendet wird und liefert das Abtastmuster zu einem Abtastanschluss der DUT 100.
Die Verzögerungszeit-Messeinheit 150 misst eine Verzögerungszeit der Schaltung der DUT 100 für den Fall, dass ihr die erste Substratspannung zugeführt wird, und eine Verzögerungszeit der Schaltung der DUT 100 für den Fall, dass ihr die zweite Substratspannung zugeführt wird. Die Verzögerungszeit-Messeinheit 150 enthält eine erste Verzögerungszeit-Messeinheit 152a zum Messen einer Verzögerungszeit der Schaltung in einem Zustand, in welchem die Substratspannung auf die erste Substratspannung (eine erste Verzögerungszeit) eingestellt ist, und eine zweite Verzögerungszeit-Messeinheit 152b zum Messen einer Verzögerungszeit der Schaltung in einem Zustand, in welchem die Substratspannung auf die zweite Substratspannung (eine zweite Verzögerungszeit) eingestellt ist. Die erste Verzögerungszeit-Messeinheit 152a gemäß dem vorliegenden Ausführungsbeispiel misst eine Verzögerungszeit der auf die erste Schwellenspannung eingestellten Schaltung, die im wesentlichen dieselbe ist wie die im normalen Betrieb, in einem Zustand, in welchem dem FET die erste Substratspannung zugeführt wird. Die zweite Verzögerungszeit-Messeinheit 152b misst eine Verzögerungszeit der auf einen Schwellen wert eingestellten Schaltung, der unterschiedlich gegenüber dem bei der normalen Operation ist.
Die Fehlererfassungseinheit 160 erfasst einen Fehler in der Schaltgeschwindigkeit der Schaltung der DUT 100 auf der Grundlage der von der Verzögerungszeit-Messeinheit 150 gemessenen Verzögerungszeit. Die Fehlererfassungseinheit 160 gemäß dem vorliegenden Ausführungsbeispiel erfasst einen Fehler in der Schaltgeschwindigkeit der Schaltung für den Fall, dass die Differenz zwischen der ersten Verzögerungszeit und der zweiten Verzögerungszeit größer als ein vorbestimmter Bezugswert ist.
2 zeigt ein Beispiel für die Konfiguration der DUT 100 gemäß dem vorliegenden Ausführungsbeispiel. Die DUT 100 enthält mehrere Flip-Flops (FF200, FF210, usw.) und mehrere Kombinationsschaltungen, die zwischen einem Vorstufen-FET und einem Nachstufen-FET vorgesehen sind. Gemäß dem vorliegenden Ausführungsbeispiel wird eine Prüfung eines logischen Pfads enthaltend FF200, FF210 und eine Schaltung 200, die zwischen dem FF200 und dem FF210 vorgesehen ist, erläutert als repräsentativ für mehrere logische Pfade in der DUT 100.
Das FF200 ist ein Beispiel für ein erstes FF gemäß der vorliegenden Erfindung, empfängt eine Pegelspannung eines Eingangssignals Di zu einer Anstiegszeit eines Taktsignal CLK1 und gibt es als ein Ausgangssignal Do aus. Das FF210 ist ein Beispiel für ein zweites FF gemäß der vorliegenden Erfindung, empfängt eine Pegelspannung eines Eingangssignals Di zu einer Anstiegszeit eines Taktsignals CLK2 und gibt es als ein Ausgangssignal Do aus.
Die Schaltung 220 ist eine Kombinationsschaltung, die die Pegelspannung auf der Grundlage des von dem FF200 zu einem Eingangsanschluss Di des FF210 eingegebenen Signals Do aufnimmt. Genauer gesagt, die Schaltung 220 führt eine vorbestimmte logische Operation durch auf der Grundlage des von dem FF200 eingegebenen Signals und nimmt eine Pegelspannung, die einen logischen Wert anzeigt, der sich aus der logischen Operation des FF210 ergibt, auf.
Die Schaltung 220 hat eine Struktur, bei der die logischen Elemente wie UND, NAND, ODER, NOR, exklusiv- ODER und NICHT in Kaskade verbunden sind. Gemäß dem Beispiel der vorliegenden Figur enthält die Schaltung 220 ein logisches Vorstufenelement 230 zum Ausgeben einer ersten Pegelspannung (beispielsweise einer den logischen Wert H zeigenden Spannung) oder einer zweiten Pegelspannung (z.B. einer einen logischen Wert L zeigenden Spannung) auf einen logischen Pfad von dem FF200 zu dem FF210, und ein logisches Nachstufenelement 240, das mit dem hinteren Teil des logischen Vorstufenelements 230, in das das Ausgangssignal des logischen Vorstufenelements 230 eingegeben wird, gekoppelt ist.
Das logische Vorstufenelement 230 enthält einen P-Kanal-Vorstufen-FET 250 und einen N-Kanal-Vorstufen-FET 260. Der P-Kanal-Vorstufen-FET 250 ist ein MOS-FET, dessen Source mit einer Spannungsquellenseite mit Bezug auf das Ausgangssignal gekoppelt ist, und die Drain ist mit einer Ausgangssignalseite mit Bezug auf die Source gekoppelt. Der N-Kanal-Vorstufen-FET 260 ist ein MOSFET, dessen Source mit einer geerdeten Seite mit Bezug auf das Ausgangssignal gekoppelt ist, und die Drain ist mit einer Ausgangssignalseite mit Bezug auf die Source gekoppelt. Das logische Vorstu fenelement 230 gemäß dem vorliegenden Ausführungsbeispiel wirkt als ein Inverter. Das logische Vorstufenelement 230 kann weiterhin einen oder mehrere P-Kanal-FET(s) enthalten, der/die zwischen den P-Kanal-Vorstufen-FET 250 und die Spannungsquelle oder zwischen den P-Kanal-Vorstufen-FET 250 und das Ausgangssignal in Serie geschaltet ist/sind. Zusätzlich kann das logische Vorstufenelement 230 weiterhin einen oder mehrere N-Kanal-FET(s) enthalten, der/die zwischen den N-Kanal-Vorstufen-FET 260 und Erde oder zwischen den N-Kanal-Vorstufen-FET 260 und das Ausgangssignal in Serie geschaltet ist/sind. In diesem Fall wirkt das logische Vorstufenelement 230 als ein logisches Element wie UND, NAND, NOR, ODER oder Exklusiv-ODER.
Das logische Nachstufenelement 240 enthält einen P-Kanal-Nachstufen-FET 270 und einen P-Kanal-Nachstufen-FET 280 für die Eingabe des Ausgangssignals des logischen Vorstufenelements 230 an einem Gate-Anschluss und die Ausgabe eines unterschiedlichen Spannungspegels für den Fall, dass die Ausgangssignalspannung höher oder niedriger als eine Schwellenspannung ist. Da das logische Nachstufenelement 240 eine Konfiguration hat, die ähnlich der des logischen Vorstufenelements 230 ist, entspricht der P-Kanal-Vorstufen-FET 250 dem P-Kanal-Nachstufen-FET 270, und der N-Kanal-Vorstufen-FET 260 entspricht dem N-Kanal-Nachstufen-FET 280, wobei die Erläuterung derselben Teile weggelassen wird.
3 zeigt eine normale Operation der DUT 100 gemäß dem vorliegenden Ausführungsbeispiel. Für den Fall, dass eine in das logische Vorstufenelement 230 eingegebene Spannung Va eine Spannung VL, die einen Pegel L zeigt, ist, wird der P-Kanal-Vorstufen-FET 250 EIN und der N-Kanal-Vorstufen-FET 260 wird AUS. Daher wird eine Spannung Vb des Ausgangssignals des logischen Vorstufenelements 230 eine Spannung VH, die einen Pegel H zeigt. Weiterhin wird der P-Kanal-Nachstufen-FET 270 AUS, der N-Kanal-Nachstufen-FET 280 wird EIN, und eine von dem logischen Nachstufenelement 240 ausgegebene Spannung Vc wird die Spannung VL.
Dann wird für den Fall, dass die Spannung Va von VL in VH wechselt, wenn die Spannung Va höher als eine Schwellenspannung Vth (L) des N-Kanal-Vorstufen-FET 260 ist, der N-Kanal-Vorstufen-FET 260 von AUS in EIN umgeschaltet (Zeit t1). Als eine Folge beginnt die Spannung Vb des Ausgangssignals des logischen Vorstufenelements 230, sich von VH in VL zu ändern. Dann wird, wenn die Spannung Va höher als eine Schwellenspannung Vth(H) des P-Kanal-Vorstufen-FET 250 ist, der P-Kanal-Vorstufen-FET 250 von EIN in AUS geschaltet und die Spannung Vb des Ausgangssignals wird VL.
Dann wird, wenn die Spannung Vb niedriger als eine Schwellenspannung Vth(H) des P-Kanal-Nachstufen-FET 270 wird, der P-Kanal-Nachstufen-FET 270 von AUS in EIN umgeschaltet (Zeit t2). Als eine Folge beginnt die Spannung Vc des Ausgangssignals des logischen Nachstufenelements 240, sich von VH in VL zu ändern. Dann wird, wenn die Spannung Vb niedriger als eine Schwellenspannung Vth(L) des N-Kanal-Nachstufen-FET 280 ist, der N-Kanal-Nachstufen-FET 280 von EIN in AUS umgeschaltet und die Spannung Vc wird VH.
Gemäß den vorstehenden Operationen wird für den Fall, dass die Spannung Va die Spannung VH ist, der P-Kanal-Vorstufen-FET 250 AUS, der N-Kanal-Vorstufen-FET 260 wird EIN, der P-Kanal-Nachstufen-FET 270 wird EIN, und der N-Kanal-Nachstufen-FET 270 wird AUS.
In der Zwischenzeit wird für den Fall, dass die Spannung Va von VH in VL geändert wird, wenn die Spannung Va niedriger als die Schwellenspannung Vth(H) des P-Kanal-Vorstufen-FET 250 ist, der P-Kanal-Vorstufen-FET 250 von AUS in EIN umgeschaltet (Zeit t3). Als eine folge beginnt die Spannung Vb des Ausgangssignals des logischen Vorstufenelements 230, sich von VL in VH zu ändern. Dann wird, wenn die Spannung Va niedriger als die Schwellenspannung Vth(L) des N-Kanal-Vorstufen-FET 260 ist, der N-Kanal-Vorstufen-FET 260 von EIN in AUS umgeschaltet und die Spannung Vb des Ausgangssignals wird VH.
Dann wird, wenn die Spannung Vb höher als eine Schwellenspannung Vth(L) des N-Kanal-Nachstufen-FET 280 wird, der N-Kanal-Nachstufen-FET 280 von AUS in EIN umgeschaltet (Zeit t4). Als eine Folge beginnt die Spannung Vc des Ausgangssignals des logischen Nachstufenelements 240, sich von VH in VL zu ändern. Dann wird, wenn die Spannung Vb höher als die Schwellenspannung Vth(H) des P-Kanal-Nachstufen-FET 270 ist, der P-Kanal-Nachstufen-FET 270 von EIN in AUS umgeschaltet, und die Spannung Vc wird VL.
4 zeigt eine anormale Operation der DUT 100 gemäß dem vorliegenden Ausführungsbeispiel. Für den Fall, dass ein Verzögerungsfehler in dem N-Kanal-Vorstufen-FET 260 des logischen Vorstufenelements 230 auftritt, wird der Abfall der Spannung Vb langsam, selbst wenn der N-Kanal-Vorstufen-FET 260 zu der Zeit t1 in EIN umgeschaltet wird. Als eine Folge wird die Zeit von t1 bis t2, bei der die Spannung Vb niedriger als die Schwellenspannung Vth(H) des P-Kanal-Nachstufen-FET 270 wird, länger als in einem normalen Zustand. Da die Spannung Vc sich zu der Zeit t2 von VL in VH zu ändern beginnt, wird eine Verzögerungszeit der Schaltung 220 länger als eine Folge dessen, dass die Zeit (t2 – t1) bewirkt durch den Verzögerungsfehler länger wird.
Für den Fall, dass ein Verzögerungsfehler in dem P-Kanal-Vorstufen-FET 250 des logischen Vorstufenelements 230 auftritt, wird der Anstieg der Spannung Vb langsam, selbst wenn der P-Kanal-Vorstufen-FET 250 zu der Zeit t3 in EIN umgeschaltet wird. Als eine Folge wird die Zeit von t3 bis t4, zu der die Spannung Vb höher als die Schwellenspannung Vth(L) des N-Kanal-Nachstufen-FET 280 wird, länger als in einem normalen Zustand. Da die Spannung Vc zu der Zeit t4 beginnt, sich von VH in VL zu ändern, wird die Verzögerungszeit der Schaltung 220 länger als eine Folge dessen, dass die Zeit (t4 – t3) bewirkt durch den Verzögerungsfehler länger wird.
5 zeigt einen Fluss einer Operation der DUT 100 gemäß dem vorliegenden Ausführungsbeispiel. In dem Fall der Erfassung eines Verzögerungsfehlers des N-Kanal-Vorstufen-FET 260 stellt die erste Substratspannungs-Einstelleinheit 122a die zu der DUT 100 gelieferte P-Kanalseitige Substratspannung VBB auf die Substratspannung VBBp1 der Seite eines ersten P-Kanals ein (S500). Somit wird die Schwellenspannung jeweils des P-Kanal-Vorstufen-FET 250 und des P-Kanal-Nachstufen-FET 270 auf eine Spannung Vth1(H) eingestellt.
Dann misst die erste Verzögerungszeit-Messeinheit 152a eine erste P-kanalseitige Verzögerungszeit Tp1, wenn die Substratspannung des P-Kanal-Nachstufen-FET 270 auf die erste Substratspannung VBBp1 eingestellt ist (S510). Ein Verfahren zum Messen der Verzögerungszeit Tp1 wird nachfolgend beispielhaft beschrieben. Die Takteinstelleinheit 110 stellt ein Taktintervall von dem Zeitpunkt, zu welchem ein Taktsignal zu dem FF200 geliefert wird, ist zu dem Zeitpunkt, zu welchem ein Taktsignal zu dem FF210 geliefert wird, auf der Grundlage eines Befehls der ersten Verzögerungszeit-Messeinheit 152a ein. Die Einstellvektor-Erzeugungseinheit 130 erzeugt einen Einstellvektor zum Prüfen des logischen Pfads enthaltend das FF200 die Schaltung 220 und das FF210, und beliefert einen Signalanschluss der DUT 100 mit diesem. Dann erzeugt die Abtastmuster-Erzeugungseinheit 140 ein für eine Prüfung eines Verzögerungsfehlers des logischen Pfads verwendetes Abtastmuster und beliefert einen Abtastanschluss der DUT 100 mit diesem, um eine Betätigung der DUT 100 zu bewirken. Die erste Verzögerungszeit-Messeinheit 152a erhält ein Ergebnis der Operation der DUT 100 von der DUT 100 und vergleicht das Ergebnis mit einem von der Abtastmuster-Erzeugungseinheit 140 erzeugten Erwartungsmuster. Für den Fall, dass das Ergebnis der Operation der DUT 100 dasselbe wie der Erwartungswert ist, wird das Taktintervall verkürzt und dann werden die vorstehenden Schritte wiederholt. Gemäß dem vorstehenden Prozess kann die Prüfvorrichtung 10 ein minimales Taktintervall erhalten, bei dem der logische Pfad in der DUT 100 ordnungsgemäß arbeitet, und es als die Verzögerungszeit Tp1 verwenden.
Dann stellt die zweite Substratspannungs-Einstelleinheit 122b die P-kanalseitige Substratspannung VBBp auf die zweite P-kanalseitige Substratspannung VBBp2 ein (S520). Hierdurch wird die Schwellenspannung jeweils des P-Kanal-Vorstufen-FET 250 und des P-Kanal-Nachstufen-FET 270 auf eine Spannung Vth2(H) eingestellt. Hier hängt die Schwellenspannung von der Substratspannung ab wie in Hiroyuki Mizuno: "Increase of Leak Current Accompanying Low voltage and High-Speed of CMOS LSI and a Technique for Reducing the Leak Current", collection of Learned Papers of Electronic Information Communication Society, Electronic Information Communication Society, Band J83-C, Nr. 10, Oktober 2000, Seiten 926 bis 935 offenbart ist. Daher kann die Prüfvorrichtung 10 die P-Kanal-Nachstufen-FET 270 auf eine zweite Schellenspannung Vth2(H) einstellen, die unterschiedlich gegenüber der ersten Schwellenspannung Vth1(H) ist, indem die zweite Substratspannung VBBp2 eingestellt wird, die unterschiedlich gegenüber der ersten Substratspannung VBBp1 ist.
Dann misst in einer ähnlichen Weise wie in S510 die zweite Verzögerungszeit-Messeinheit 152b eine zweite P-kanalseitige Verzögerungszeit Tp2, wenn die Substratspannung des P-Kanal-Nachstufen-FET 270 auf die zweite Substratspannung VBBp2 eingestellt ist (S530).
Die Fehlererfassungseinheit 160 erfasst einen Fehler in der Schaltgeschwindigkeit der Schaltung 220, der durch einen Defekt des N-Kanal-Vorstufen-FET 260 bewirkt wird, auf der Grundlage der ersten und der zweiten Verzögerungszeit Tp1 und Tp2 (S540). Genauer gesagt, es wird angenommen, dass der Absolutwert der Differenz zwischen den Substratspannungen VBBp1 und VBBp2 gleich ΔVBB ist, der Absolutwert der Differenz zwischen den Verzögerungszeiten Tp2 und Tp2 gleich ΔTd ist, und a = ΔTd/ΔVBB ist. In diesem Fall zeigt der Index a eine Veränderung der Verzögerungszeit mit Bezug auf eine Veränderung der Substratspannung. Weiterhin ist der Index a größer in dem Fall, in welchem ein Verzögerungsfehler in einem N-kanalseitigen FET auftritt oder Verzögerungsfehler in mehreren N-kanalseitigen FET, die in dem logischen Pfad vorgesehen sind, auftreten, als der in einem normalen Zustand.
Hier kann in dem Fall der Prüfung der DUT 100 mit der konstanten ΔVBB die Fehlererfassungseinheit 160 einen Fehler in dem N-Kanal-Vorstufen-FET erfassen, wenn ΔTd, welches die Differenz zwischen der ersten Verzögerungszeit Tp1 und der zweiten Verzögerungszeit Tp2 ist, größer als ein vorbestimmter Bezugswert ist. Mit anderen Worten, die Prüfvorrichtung 10 kann ΔTd, welches eine durch einen Verzögerungsfehler des logischen Vorstufenelements 230 bewirkte Verlängerung der Verzögerungszeit ist, durch den vorstehenden Prozess erhalten und einen Verzögerungsfehler des Schaltens durch den N-Kanal-FET auf der Grundlage ΔTd herausfinden. Weiterhin ist es bevorzugt, dass der Bezugswert so eingestellt wird, dass der einen Wert hat, der größer als eine Variationsbreite von ΔTd ist, die durch eine Varianz des Prozesses bewirkt, um den Verzögerungsfehler von der Varianz des Prozesses zu unterscheiden.
In der Zwischenzeit stellt für den Fall der Erfassung eines Verzögerungsfehlers in dem P-Kanal-Vorstufen-FET 250 die erste Substratspannungs-Einstelleinheit 122a die zu der DUT 100 gelieferte N-kanalseitige Substratspannung VBBn auf die erste N-kanalseitige Substratspannung VBBn1 ein (S500). Hierdurch wird der Schwellenwert jeweils des N-Kanal-Vorstufen-FET 260 und des N-Kanal-Nachstufen-FET 280 auf die Spannung Vthl(L) eingestellt.
Dann misst in einer ähnlichen Weise wie in dem Fall des Erfassens der Verzögerungszeit des N-Kanal- Vorstufen-FET 260 die erste Verzögerungszeit-Messeinheit 250a eine erste N-kanalseitige Verzögerungszeit Tn1, wenn die Substratspannung des N-Kanal-Nachstufen-FET 280 auf die erste Substratspannung VBBn1 eingestellt ist (S510).
Die zweite Substratspannungs-Einstelleinheit 122b stellt die Substratspannung des N-Kanal-Nachstufen-FET 280 auf die zweite Substratspannung VBBn 2 ein (S520).
In einer ähnlichen Weise wie bei S510 misst die zweite Verzögerungszeit-Messeinheit 152b die zweite Verzögerungszeit Tn2, wenn die Substratspannung des N-Kanal-Nachstufen-FET 280 auf die zweite Substratspannung FBBn2 eingestellt ist (S530).
Dann erfasst in einer ähnlichen Weise wie in dem Fall der Erfassung des Verzögerungsfehlers in dem N-Kanal-Vorstufen-FET 260 die Fehlererfassungseinheit 160 einen Fehler in der Schaltgeschwindigkeit der Schaltung 220, der durch einen Defekt in dem P-Kanal-Vorstufen-FET 250 bewirkt wird, auf der Grundlage der ersten und der zweiten Verzögerungszeit Tn1 und Tn2 (S540).
Wie vorstehend beschrieben ist, ist es bei der Prüfvorrichtung 10 möglich, Verzögerungsfehler in dem N-Kanal-FET und dem P-Kanal-FET in der DUT 100 auf der Grundlage der Zunahme der Verzögerungszeiten in dem Fall der Änderung der Substratspannungen, die zu dem P-Kanal-FET bzw. dem N-Kanal-FET in der DUT 100 geliefert werden, zu erfassen. Hierdurch kann die Prüfvorrichtung 10 einen Fehler in der Schaltgeschwindigkeit der Schaltung 200 ordnungsgemäß erfassen.
Weiterhin können die Substratspannungs-Einstell einheiten 122a und 122b einen oder mehrere Fehler in dem P-Kanal-Vorstufen-FET 250 und dem N-Kanal-Nachstufen-FET 260 bei einer einzelnen Prüfung erfassen gleichzeitiges Einstellen der P-kanalseitigen und der N-kanalseitigen Substratspannung VBBp1 und VBBn1 und durch gleichzeitiges Einstellen der P-kanalseitigen und der N-kanalseitigen Substratspannung VBBp2 und VBBn2.
6 zeigt ein Beispiel für die Konfiguration der Prüfvorrichtung 10 gemäß einem alternativen Ausführungsbeispiel der vorliegenden Erfindung. Die Prüfvorrichtung gemäß dem vorliegenden Ausführungsbeispiel erwirbt ein Grenzwert der Substratspannung für den Fall der Einstellung eines vorbestimmten Taktintervalls in das Taktintervall von dem Zeitpunkt, zu welchem ein Taktsignal zu dem FF200 geliefert wird, bis zu dem Zeitpunkt, zu welchem ein Taktsignal zu dem FF210 geliefert wird, und erfasst einen Fehler in der Schaltgeschwindigkeit der DUT 100 auf der Grundlage des Grenzwertes. Da die durch dieselben Bezugszahlen wie diejenigen in 1 angezeigten Elemente dieselben Funktionen und Konfigurationen wie diejenigen in 1 haben, wird eine Erläuterung der Elemente mit Ausnahme der Unterschiede weggelassen.
Die Verzögerungszeit-Messeinheit 650 enthält eine erste Grenzwert-Messeinheit 652a und eine zweite Grenzwert-Messeinheit 652b. Die erste Grenzwert-Messeinheit 652a stellt das Taktintervall der DUT 100 auf Tp1 ein unter Verwendung der Takteinstelleinheit 110. Dann ändert die erste Grenzwert-Messeinheit 652a die Substratspannung VBBp durch die Schwellenspannungs-Einstelleinheit 120 und misst einen Grenzwert VBBp1 der Substratspannung, bei der die Schaltung 220 ordnungsgemäß arbeitet, wenn das Taktintervall auf Tp1 eingestellt ist. In gleicher Weise stellt die erste Grenzwert-Messeinheit 652a das Taktintervall der DUT 100 auf Tn1 ein unter Verwendung der Takteinstelleinheit 110. Dann ändert die erste Grenzwertmesseinheit 152a die Substratspannung VBBp durch die Schwellenspannungs-Einstelleinheit 120 und misst einen Grenzwert VBBn1 der Substratspannung, bei dem die Schaltung 220 ordnungsgemäß arbeitet, wenn das Taktintervall auf Tn1 eingestellt ist. Hier kann in dem Fall der Verwendung eines Wertes T1 als das Taktintervall Tp1 und Tn1 die erste Grenzwert-Messeinheit 652a die Substratspannungen VBBp und VBBp durch die Schwellenspannungs-Einstelleinheit 120 ändern und die Grenzwerte VBBn1 und VBBn1 der Substratspannung messen, wenn das Taktintervall auf T1 eingestellt ist.
In einer ähnlichen Weise wie die erste Grenzwert-Messeinheit 652a stellt die zweite Grenzwert-Messeinheit 652b das Taktintervall der DUT 100 auf Tp2 unter Verwendung der Takteinstelleinheit 110 ein. Dann ändert in einer ähnlichen Weise wie die erste Grenzwert-Messeinheit 652a die zweite Grenzwert-Messeinheit 652b die Substratspannung VBBp und/oder VBBn durch die Schwellenspannungs-Einstelleinheit 120 und misst einen Grenzwert VBBp2 und/oder VBBn2 der Substratspannung, bei dem die Schaltung 220 ordnungsgemäß arbeitet, wenn das Taktintervall auf Tp2 und/oder Tn2 eingestellt ist.
Die Fehlererfassungseinheit 160 erfasst einen Fehler in der Schaltgeschwindigkeit der Schaltung 220 auf der Grundlage des ersten Grenzwerts der Substratspannung VBBp und/oder VBBp, wenn das Taktintervall auf Tp1 und/oder Tn1 gesetzt wird, und des zweiten Grenzwerts der Substratspannung VBBp und/oder VBBp, wenn das Taktintervall auf Tp2 und/oder Tn2 eingestellt ist.
7 zeigt einen Fluss einer Operation der DUT 100 gemäß dem alternativen Ausführungsbeispiel der vorliegenden Erfindung.
Für den Fall der Erfassung eines Verzögerungsfehlers in dem N-Kanal-Vorstufen-FET 260 weist die Grenzwert-Messeinheit 652a zuerst die Takteinstelleinheit 110 an, das Taktintervall der DUT 100 auf das erste Taktintervall Tp1 einzustellen. Als Antwort hierauf stellt die Takteinstelleinheit 110 das Taktintervall der DUT 100 auf Tp1 ein (S700).
Dann ändert die erste Grenzwert-Messeinheit 652a die Substratspannung VBBp durch die Schwellenspannungs-Einstelleinheit 120, während das Taktintervall auf Tp1 eingestellt ist. Dann führt die erste Grenzwert-Messeinheit 625a eine Prüfung auf einem logischen Pfad enthaltend das FF200, die Schaltung 220 und das FF210 jedes Mal, wenn die Substratspannung VBBp geändert wird, durch. Hierdurch misst die erste Grenzwert-Messeinheit 652a den ersten Grenzwert VBBp1 der Substratspannung für die normale Operation der Schaltung 220 (S710).
Dann weist die zweite Grenzwert-Messeinheit 652b die Takteinstelleinheit 110 an, das Taktintervall der DUT 100 auf das zweite Taktintervall Tp2 einzustellen. Als Antwort stellt die Takteinstelleinheit 110 das Taktintervall der DUT 100 auf Tp2 ein (S720).
Dann ändert die zweite Grenzwert-Messeinheit 652b die Substratspannung VBBp durch die Schwellenspannungs-Einstelleinheit 120, während das Taktintervall auf Tp2 eingestellt ist. Dann führt die zweite Grenzwert- Messeinheit 625b eine Prüfung auf einem logischen Pfad enthaltend das FF220, die Schaltung 220 und das FF210 jedes Mal, wenn die Substratspannung VBBp geändert wird, durch. Hierdurch misst die zweite Grenzwert-Messeinheit 652b den zweiten Grenzwert VBBp2 der Substratspannung für die normale Operation der Schaltung 220 (S730).
Dann erfasst die Fehlererfassungseinheit 160 einen Fehler in der Schaltgeschwindigkeit der Schaltung 220, der durch einen Fehler in dem N-Kanal-Vorstufen-FET 260 bewirkt wurde, auf der Grundlage des ersten und des zweiten Grenzwertes VBBp1 und VBBp2 (S740). Genauer gesagt, im Falle der Prüfung der DUT 100, wobei ΔTd konstant gemacht ist, ist es möglich, einen Fehler in dem N-Kanal-Vorstufen-FET 260 zu erfassen, wenn die Differenz ΔVBB zwischen dem ersten und dem zweiten Grenzwert VBBp1 und VBBp2 kleiner als ein vorbestimmter Bezugswert ist.
Andererseits weist in dem Fall der Erfassung eines Verzögerungsfehlers in dem P-Kanal-Vorstufen-FET 250 die erste Grenzwert-Messeinheit 652a zuerst die Takteinstelleinheit 110 an, das Taktintervall der DUT 100 auf das erste Taktintervall Tn1 einzustellen. Als Antwort stellt die Takteinstelleinheit 110 das Taktintervall der DUT 100 Tn1 ein (S700).
Dann ändert wie in dem Fall der Erfassung des Verzögerungsfehlers des N-Kanal-Vorstufen-FET 260 die erste Grenzwert-Messeinheit 652a die Substratspannung VBBn durch die Schwellenspannungs-Einstelleinheit 120, während das Taktintervall auf Tn1 eingestellt ist, und führt eine Prüfung durch. Dann misst die erste Grenzwert-Messeinheit 652a den ersten Grenzwert VBBn1 der Substratspannung für die normale Operation der Schaltung 220 (S710).
Dann weist die zweite Grenzwert-Messeinheit 652b die Takteinstelleinheit 110 an, das Taktintervall der DUT 100 auf das zweite Taktintervall Tn2 einzustellen. Als Antwort stellt die Takteinstelleinheit 110 das Taktintervall der DUT 100 auf Tn2 ein (S720).
Dann ändert wie in dem Fall der Erfassung des Verzögerungsfehlers des N-Kanal-Vorstufen-FET 260 die zweite Grenzwert-Messeinheit 652b die Substratspannung VBBn durch die Schwellenspannungs-Einstelleinheit 120, während das Taktintervall auf Tn2 eingestellt ist, und führt eine Prüfung durch. Dann misst die zweite Grenzwert-Messeinheit 652b den zweiten Grenzwert VBBn2 der Substratspannung für die normale Operation der Schaltung 220 (S730).
Dann erfasst die Fehlererfassungseinheit 160 einen Fehler in der Schaltgeschwindigkeit der Schaltung 220, der durch einen Fehler in dem P-Kanal-Vorstufen-FET 260 bewirkt wurde, auf der Grundlage des ersten und des zweiten Grenzwerts VBBp1 und VBBp2 (S740).
Wie vorstehend beschrieben ist, ist es bei der Prüfvorrichtung 10 nach dem vorliegenden alternativen Ausführungsbeispiel möglich, einen Verzögerungsfehler des N-Kanal-FET in der DUT 100 auf der Grundlage des Grenzwertes der zu dem P-Kanal-FET in der DUT 100 gelieferten Substratspannung und einen Verzögerungsfehler des P-Kanal-FET in der DUT 100 auf der Grundlage des Grenzwertes der zu dem N-Kanal-FET in der DUT 100 gelieferten Substratspannung zu erfassen. Hierdurch kann die Prüfvorrichtung 10 einen Fehler in der Schaltgeschwindigkeit der Schaltung 220 ordnungsgemäß erfassen.
Weiterhin können die erste und die zweite Grenzwert-Messeinheit 652a und 652b einen oder mehrere Fehler in dem P-Kanal- und dem N-Kanal-Vorstufen-FET 250 und 260 durch dieselbe Prüfung erfassen, indem die Substratspannungs-Einstelleinheit 122a gleichzeitig die P-kanalseitige Substratspannung VBBp1 und die N-kanalseitige Substratspannung VBBn1 einstellt und die Substratspannungs-Einstelleinheit 122b gleichzeitig die P-kanalseitige Substratspannung VBBp2 und die N-kanalseitige Substratspannung einstellt.
8 zeigt ein anderes Beispiel für die Konfiguration der DUT 100 gemäß dem vorliegenden Ausführungsbeispiel. Gemäß dem vorliegenden Ausführungsbeispiel enthält die DUT 100 die FFs200 und 210, eine Schaltung 220, mit der mehrere logische Elemente 800 gekoppelt sind und die zwischen den FFs200 und 210 vorgesehen ist, eine Verbindungsschalteinheit 810 und eine Schleifenzähleinheit 820.
Die Verbindungsschalteinheit 810 enthält Schalteinheiten 812a und 812b und bildet eine Oszillationsschaltung enthaltend die Schaltung 220 durch Verbinden der Schaltung 220 in einer Schleifenform auf der Grundlage des Befehls der Abtastmuster-Erzeugungseinheit 140 in dem Fall, dass die Prüfvorrichtung 10 die Verzögerungszeit der Schaltung 220 misst. Die Schleifenzähleinheit 820 zählt die Anzahl der wiederholten Übertragung eines in die Schaltung 220 eingegebenen Signals in der geschleiften Weise.
Zum Messen der Verzögerungszeit erzeugt die Einstellvektor-Erzeugungseinheit 130 einen Einstellvektor zum Prüfen der Schaltung 220 und liefert den Einstellvektor zu dem Signalanschluss der DUT 100. Dann erzeugt die Abtastmuster-Erzeugungseinheit 140 das für eine Prüfung eines Verzögerungsfehlers der Schaltung 220 verwendete Abtastmuster und liefert das Abtastmuster zu dem Abtastanschluss der DUT 100. Wenn dieses Abtastmuster eingegeben ist, wird die Schaltung 220 in einer geschleiften Weise durch die Verbindungsschalteinheit 810 gekoppelt und ein Zählwert der Schleifenzähleinheit 820 wird initialisiert. Daher beginnt die Operation der Schaltung 220 in der DUT 100. Als eine Folge wird das Signal, das bewirkt, dass die Schaltung 220 arbeitet, in die Schaltung 220 eingegeben, und die Schaltung 220 überträgt das Signal in der geschleiften Weise und wiederholt die Schaltoperation. Die Schleifenzähleinheit 820 misst die Anzahl von Zirkulationen des Signals in der Schaltung 220 durch Zählen der Anzahl der Änderungen des Ausgangssignals der Schaltung 220.
Dann beendet die erste Verzögerungszeit-Messeinheit 152a das Zählen der Schleifenzähleinheit 820 nach einer vorbestimmten Zeit seit dem Beginn der Operation der Schaltung 220. Daher erhält die erste Verzögerungszeit-Messeinheit 152a die Verzögerungszeit Tp1 der Schaltung 220 durch Teilen der vorbestimmten Zeit durch den Zählwert der Schleifenzähleinheit 820. Weiterhin ist es möglich, die Verzögerungszeit Tn1, Tp2 und/oder Tn2 durch dasselbe oder ein ähnliches Verfahren zu erhalten.
Obgleich die vorliegende Erfindung im Wege beispielhafter Ausführungsbeispiele beschrieben wurde, ist darauf hinzuweisen, dass der Fachmann viele Änderungen und Substitutionen durchführen kann, ohne den Geist und den Bereich der vorliegenden Erfindung zu verlassen, die nur durch die angefügten Ansprüche definiert ist.
Gewerbliche Anwendbarkeit
Wie sich aus der vorstehenden Beschreibung ergibt, ist es gemäß der vorliegenden Erfindung möglich, eine Verzögerungszeit genau zu bestimmen, ohne das Taktintervall für den mit einer Schleifenfunktion versehenen logischen Pfad zu ändern.
Zusammenfassung
Es ist eine Prüfvorrichtung (10) zum Prüfen der Schaltgeschwindigkeit einer Schaltung (100), die ein logisches Vorstufenelement, das eine erste oder eine zweite Pegelspannung ausgibt, und ein logisches Nachstufenelement, in das das Ausgangssignal des logischen Vorstufenelements eingegeben wird, enthält, vorgesehen, bei der das logische Nachstufenelement den Nachstufen-FET enthält, in den das Ausgangssignal an einem Gateanschluss eingegeben wird, zur Ausgabe eines unterschiedlichen Pegels der Spannung gemäß dem Fall, dass die Ausgangssignalspannung höher oder niedriger als eine vorbestimmte Schwellenspannung ist, und die Prüfvorrichtung enthält eine Schwellenspannungs-Einstelleinheit (120) zum Einstellen einer Schwellenspannung eines Nachstufen-Feldeffekttransistors (FET) derart, dass sie unterschiedlich gegenüber der in einem normalen Betrieb ist, durch Einstellen einer Substratspannung des Nachstufen-FET derart, dass sie einen Wert hat, der unterschiedlich gegenüber dem im normalen Betrieb der Schaltung ist; eine Verzögerungszeit-Messeinheit (150) zum Messen einer Verzögerungszeit der Schaltung, in der die Schwellenspannung, die unterschiedlich gegenüber der im normalen Betrieb ist, eingestellt ist; und eine Fehlererfassungseinheit (160) zum Erfassen eines Fehlers in der Schaltgeschwindigkeit der Schaltung auf der Grundlage der Verzögerungszeit.

Claims

Prüfvorrichtung zum Prüfen der Schaltgeschwindigkeit einer Schaltung, die ein logisches Vorstufenelement, das eine erste oder eine zweite Pegelspannung ausgibt, und ein logisches Nachstufenelement, in das das Ausgangssignal des logischen Vorstufenelements eingegeben wird, aufweist, aufweisend: eine Schwellenspannungs-Einstelleinheit zum Einstellen einer Schwellenspannung eines Nachstufen-Feldeffekttransistors (FET) derart, dass sie unterschiedlich gegenüber der in einem normalen Betrieb ist, durch Einstellen einer Substratspannung des Nachstufen-FET derart, dass sie einen Wert hat, der unterschiedlich gegenüber dem in dem normalen Betrieb der Schaltung ist; eine Verzögerungszeit-Messeinheit zum Messen einer Verzögerungszeit der Schaltung, für die die Schwellenspannung, die gegenüber der im normalen Betrieb unterschiedlich ist, eingestellt ist; und eine Fehlererfassungseinheit zum Erfassen eines Fehlers in der Schaltgeschwindigkeit der Schaltung auf der Grundlage der Verzögerungszeit, wobei das logische Nachstufenelement den Nachstufen-FET aufweist, in welchen das Ausgangssignal an einem Gateanschluss eingegeben wird, zur Ausgabe eines unterschiedlichen Pegels der Spannung gemäß dem Fall, dass die Ausgangssignalspannung höher oder niedriger als eine vorbestimmte Schwellenspannung ist.
Prüfvorrichtung nach Anspruch 1, bei der die Schwellenspannungs-Einstelleinheit aufweist: eine erste Substratspannungs-Einstelleinheit zum Einstellen der Schwellenspannung für den Nachstufen-FET durch Einstellen der Substratspannung auf eine erste Substratspannung; und eine zweite Substratspannungs-Einstelleinheit zum Einstellen der Schwellenspannung für den Nachstufen-FET durch Einstellen der Substratspannung auf eine zweite Substratspannung, welche Verzögerungszeit-Messeinheit aufweist: eine erste Verzögerungszeit-Messeinheit zum Messen einer ersten Verzögerungszeit der Schaltung, wenn die Substratspannung auf die erste Substratspannung eingestellt ist; und eine zweite Verzögerungszeit-Messeinheit zum Messen einer zweiten Verzögerungszeit der Schaltung, wenn die Substratspannung auf die zweite Substratspannung eingestellt ist, und die Fehlererfassungseinheit den Fehler in der Schaltgeschwindigkeit der Schaltung für den Fall erfasst, dass die Differenz zwischen der ersten und der zweiten Verzögerungszeit größer als ein vorbestimmter Bezugswert ist.
Prüfvorrichtung nach Anspruch 2, bei der die erste Substratspannungs-Einstelleinheit die Substratspannung auf die erste Substratspannung, die in dem normalen Betrieb der Schaltung verwendet wird, einstellt.
Prüfvorrichtung nach Anspruch 2, bei der das logische Vorstufenelement aufweist: einen P-Kanal-Vorstufen-FET aufweisend einen Sourceanschluss, der mit einer Spannungsquelle mit Bezug auf das Ausgangssignal gekoppelt ist, und einen Drainanschluss, der mit der Seite des Ausgangsignals mit Bezug auf den Sourceanschluss gekoppelt ist; und einen N-Kanal-Vorstufen-FET aufweisend einen Sourceanschluss, der mit Erde mit Bezug auf das Ausgangssignal gekoppelt ist, und einen Drainanschluss, der mit der Seite des Ausgangssignals mit Bezug auf den Sourceanschluss gekoppelt ist, welches logische Nachstufenelement aufweist: einen P-Kanal-Nachstufen-FET aufweisend einen Sourceanschluss, der mit einer Spannungsquelle mit Bezug auf den Ausgang des logischen Nachstufenelements gekoppelt ist, und einen Drainanschluss, der mit der Ausgangsseite mit Bezug auf den Sourceanschluss gekoppelt ist; und einen N-Kanal-Nachstufen-FET aufweisend einen Sourceanschluss, der mit Erde mit Bezug auf den Ausgang gekoppelt ist, und einen Drainanschluss, der mit der Ausgangsseite mit Bezug auf den Sourceanschluss gekoppelt ist, welche erste Substratspannungs-Einstelleinheit die Substratspannung des N-Kanal-Nachstufen-FET auf die erste Substratspannung einstellt, welche erste Verzögerungszeit-Messeinheit die erste Verzögerungszeit misst, wenn die Substratspannung des N-Kanal-Nachstufen-FET auf die erste Substratspannung eingestellt ist, welche zweite Substratspannungs-Einstelleinheit die Substratspannung des N-Kanal-Nachstufen-FET auf die zweite Substratspannung einstellt, welche zweite Verzögerungszeit-Messeinheit die zweite Verzögerungszeit misst, wenn die Substratspannung des N-Kanal-Nachstufen-FEt auf die zweite Substratspannung eingestellt ist, und welche Fehlererfassungseinheit einen Fehler in dem P-Kanal-Vorstufen-FET in dem Fall erfasst, dass die Differenz zwischen der ersten und der zweiten Verzögerungszeit größer als der Bezugswert ist.
Prüfvorrichtung nach Anspruch 2, bei der das logische Vorstufenelement aufweist: einen P-Kanal-Vorstufen-FET aufweisend einen Sourceanschluss, der mit einer Spannungsquelle mit Bezug auf das Ausgangssignal gekoppelt ist, und einen Drainanschluss, der mit der Seite des Ausgangssignals mit Bezug auf den Sourceanschluss gekoppelt ist; und einen N-Kanal-Vorstufen-FET aufweisend einen Sourceanschluss, der mit Erde mit Bezug auf das Ausgangssignal gekoppelt ist, und einen Drainanschluss, der mit der Seite des Ausgangssignals mit Bezug auf den Sourceanschluss gekoppelt ist, welches logische Nachstufenelement aufweist: einen P-Kanal-Nachstufen-FET aufweisend einen Sourceanschluss, der mit einer Spannungsquelle mit Bezug auf den Ausgang des logischen Nachstufenelements gekoppelt ist, und einen Drainanschluss, der mit der Ausgangsseite mit Bezug auf den Sourceanschluss gekoppelt ist; und einen N-Kanal-Nachstufen-FET aufweisend einen Sourceanschluss, der mit Erde mit Bezug auf den Ausgang gekoppelt ist, und einen Drainanschluss, der mit der Ausgangsseite mit Bezug auf den Sourceanschluss gekoppelt ist, welche erste Substratspannungs-Einstelleinheit die Substratspannung des P-Kanal-Nachstufen-FET auf die erste Substratspannung einstellt, welche erste Verzögerungszeit-Messeinheit die erste Verzögerungszeit misst, wenn die Substrat spannung des P-Kanal-Nachstufen-FET auf die erste Substratspannung eingestellt ist, welche zweite Substratspannungs-Einstelleinheit die Substratspannung des P-Kanal-Nachstufen-FET auf die zweite Substratspannung einstellt, welche zweite Verzögerungszeit-Messeinheit die zweite Verzögerungszeit misst, wenn die Substratspannung auf die zweite Substratspannung eingestellt ist, und welche Fehlererfassungseinheit einen Fehler in dem N-Kanal-Vorstufen-FET für den Fall erfasst, dass die Differenz zwischen der ersten und der zweiten Verzögerungszeit größer als der Bezugswert ist.
Prüfvorrichtung zum Prüfen der Schaltgeschwindigkeit einer Kombinationsschaltung, bei der eine auf einem von einem ersten Flip-Flop (FF) eingegebenen Signal basierende Spannung in einen zweiten FF eingegeben wird, aufweisend ein logisches Vorstufenelement, das eine erste oder eine zweite Pegelspannung ausgibt, und ein logisches Nachstufenelement, in das das Ausgangssignal des logischen Vorstufenelements eingegeben wird, welche aufweist: eine Takteinstelleinheit zum Einstellen eines Taktintervalls von dem Zeitpunkt, zu welchem ein Taktsignal zu dem ersten FF geliefert wird, bis zu dem Zeitpunkt, zu welchem ein Taktsignal zu dem zweiten FF geliefert wird; eine Schwellenspannungs-Einstelleinheit zum Einstellen einer Schwellenspannung eines Nachstufen-Feldeffekttransistors (FET) derart, dass sie unterschiedlich gegenüber der in einem normalen Betrieb ist, durch Einstellen einer Substratspannung des Nachstufen-FET derart, dass sie ei nen Wert hat, der unterschiedlich gegenüber dem im normalen Betrieb der Schaltung ist; eine erste Grenzwert-Messeinheit zum Messen eines ersten Grenzwerts der Substratspannung für einen normalen Betrieb der Schaltung durch Ändern der Substratspannung durch die Schwellenwert-Einstelleinheit, während das Taktintervall auf das erste Taktintervall eingestellt ist; und Fehlererfassungseinheit zum Erfassen eines Fehlers in der Schaltgeschwindigkeit der Schaltung auf der Grundlage des ersten Grenzwerts, wobei das logische Nachstufenelement den Nachstufen-FET aufweist, in den das Ausgangssignal an einem Gateanschluss eingegeben wird, zur Ausgabe eines unterschiedlichen Pegels der Spannung gemäß dem Fall, dass die Ausgangssignalspannung höher oder niedriger als eine vorbestimmte Schwellenspannung ist.
Prüfvorrichtung nach Anspruch 6, weiterhin aufweisend eine zweite Grenzwert-Messeinheit zum Messen eines zweiten Grenzwerts der Substratspannung für einen normalen Betrieb der Schaltung durch Ändern der Substratspannung durch die Schwellenwert-Einstelleinheit, wobei das Taktintervall auf das zweite Taktintervall eingestellt ist, und wobei die Fehlererfassungseinheit einen Fehler in der Schaltgeschwindigkeit der Schaltung auf der Grundlage des ersten und des zweiten Grenzwerts erfasst.
Prüfverfahren zum Prüfen der Schaltgeschwindigkeit einer Schaltung, die ein logisches Vorstufenelement, das eine erste oder eine zweite Pegelspannung ausgibt, und ein logisches Nachstufenelement, in das das Ausgangssignal des logi schen Vorstufenelements eingegeben wird, aufweist, aufweisend: einen Schwellenspannungs-Einstellschritt zum Einstellen einer Schwellenspannung eines Nachstufen-Feldeffekttransistors (FET) derart, dass sie unterschiedlich gegenüber der in einem normalen Betrieb ist, durch Einstellen einer Substratspannung des Nachstufen-FET derart, dass sie einen Wert hat, der unterschiedlich gegenüber der im normalen Betrieb der Schaltung ist; eine Verzögerungszeit-Messschritt zum Messen einer Verzögerungszeit der Schaltung, in der die Schwellenspannung, die gegenüber der im normalen Betrieb unterschiedlich ist, eingestellt ist; und eine Fehlererfassungsschritt zum Erfassen eines Fehlers in der Schaltgeschwindigkeit der Schaltung auf der Grundlage der Verzögerungszeit, wobei das logische Nachstufenelement den Nachstufen-FET aufweist, in den das Ausgangssignal an einem Gateanschluss eingegeben wird, zur Ausgabe eines unterschiedlichen Pegels der Spannung gemäß dem Fall, dass die Ausgangssignalspannung höher oder niedriger als eine vorbestimmte Schwellenspannung ist.
Prüfverfahren zum Prüfen der Schaltgeschwindigkeit einer Kombinationsschaltung, bei dem eine Pegelspannung basierend auf einem von einem ersten Flip-Flop (FF) eingegebenen Signal in ein zweites FF eingegeben wird, aufweisend ein logisches Vorstufenelement, das eine erste oder eine zweite Pegelspannung ausgibt, und ein logisches Nachstufenelement, in das das Ausgangssignal des logischen Vorstufenelements eingegeben wird, bei dem das logische Nachstufenelement einen Nachstufen-Feldeffekttransistor (FET) aufweist, wobei das Ausgangssignal an einem Gateanschluss des Nachstufen-FET eingegeben wird, zum Ausgeben eines unterschiedlichen Pegels der Spannung gemäß dem Fall, dass die Ausgangssignalspannung höher oder niedriger als eine vorbestimmte Schwellenspannung ist, wobei das Prüfverfahren aufweist: einen Takteinstellschritt zum Einstellen eines Taktintervalls von dem Zeitpunkt, zu welchem ein Taktsignal zu dem ersten FF geliefert wird, bis zu dem Zeitpunkt, zu welchem ein Taktsignal zu dem zweiten FF geliefert wird; einen Schwellenspannungs-Einstellschritt zum Einstellen einer Schwellenspannung des Nachstufen-FET derart, dass sie unterschiedlich gegenüber der in einem normalen Betrieb ist, durch Einstellen einer Substratspannung des Nachstufen-FET derart, dass sie einen Wert hat, der unterschiedlich gegenüber der im normalen Betrieb der Schaltung ist; einen ersten Grenzwert-Messschritt zum Messen eines ersten Grenzwerts der Substratspannung für einen normalen Betrieb der Schaltung durch Ändern der Substratspannung in dem Schwellenspannungs-Einstellschritt, während das Taktintervall auf das erste Taktintervall eingestellt ist; und einen Fehlererfassungsschritt zum Erfassen eines Fehlers in der Schaltgeschwindigkeit der Schaltung auf der Grundlage des ersten Grenzwerts.
Elektronische Vorrichtung, welche aufweist: eine Schaltung enthaltend ein logisches Vorstufenelement, das eine erste oder eine zweite Pegelspannung ausgibt, und ein logisches Nachstufenelement, in das das Aus gangssignal des logischen Vorstufenelements eingeben wird; und eine Prüfschaltung zum Prüfen der Schaltgeschwindigkeit einer Schaltung, worin das logische Nachstufenelement einen Nachstufen-FET enthält, in den das Ausgangssignal an einem Gateanschluss eingegeben wird, zur Ausgabe eines unterschiedlichen Pegels der Spannung gemäß dem Fall, dass die Ausgangssignalspannung höher oder niedriger als eine vorbestimmte Schwellenspannung ist, und die Prüfschaltung enthält: eine Schwellenspannungs-Einstelleinheit zum Einstellen einer Schwellenspannung eines Nachstufen-Feldeffekttransistors (FET) derart, dass sie unterschiedlich gegenüber der in einem normalen Betrieb ist, durch Einstellen einer Substratspannung des Nachstufen-FET derart, dass sie einen Wert hat, der unterschiedlich gegenüber dem im normalen Betrieb der Schaltung ist; eine Verzögerungszeit-Messeinheit zum Messen einer Verzögerungszeit der Schaltung, in der die Schwellenspannung, die unterschiedlich gegenüber der im normalen Betrieb ist, eingestellt ist; und eine Fehlererfassungseinheit zum Erfassen eines Fehlers in der Schaltgeschwindigkeit der Schaltung auf der Grundlage der Verzögerungszeit.