DE112006001638T5 - Struktur und Verfahren zum Bilden einer sich lateral erstreckenden Dielektrikumschicht in einem Trench-Gate-Fet - Google Patents

Struktur und Verfahren zum Bilden einer sich lateral erstreckenden Dielektrikumschicht in einem Trench-Gate-Fet Download PDF

Info

Publication number
DE112006001638T5
DE112006001638T5 DE112006001638T DE112006001638T DE112006001638T5 DE 112006001638 T5 DE112006001638 T5 DE 112006001638T5 DE 112006001638 T DE112006001638 T DE 112006001638T DE 112006001638 T DE112006001638 T DE 112006001638T DE 112006001638 T5 DE112006001638 T5 DE 112006001638T5
Authority
DE
Germany
Prior art keywords
trench
layer
along
forming
over
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE112006001638T
Other languages
English (en)
Inventor
John Tracey Eagle Mountain Andrews
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor Corp filed Critical Fairchild Semiconductor Corp
Publication of DE112006001638T5 publication Critical patent/DE112006001638T5/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

Verfahren zum Bilden eines FET, umfassend:
Bilden eines Grabens in einem Siliziumbereich;
Bilden einer Siliziumnitridschicht über einer Oberfläche des Siliziumbereichs benachbart zu dem Graben und entlang den Grabenseitenwänden und dem Grabenboden;
Bilden einer Schicht aus Niedertemperaturoxid (LTO) über der Siliziumnitridschicht, so dass die LTO-Schicht entlang der Oberfläche des Siliziumbereichs benachbart zu dem Graben dicker ist als entlang dem Grabenboden; und
gleichmäßiges Rückätzen der LTO-Schicht, so dass ein Abschnitt der Siliziumnitridschicht, der sich entlang dem Grabenboden und entlang zumindest einem Abschnitt der Grabenseitenwände erstreckt, freigelegt wird, während Abschnitte der Siliziumnitridschicht, die sich über der Oberfläche des Siliziumbereichs benachbart zu dem Graben erstrecken, durch verbleibende Abschnitte der LTO-Schicht bedeckt bleiben.

Description

  • HINTERGRUND DER ERFINDUNG
  • Die vorliegende Erfindung betrifft allgemein Leistungsfeldeffekttransistoren (FET) und insbesondere Trench-Gate-FET mit verbesserten Charakteristiken.
  • 1 ist eine vereinfachte Querschnittsansicht eines Abschnitts eines herkömmlichen Leistungs-Metall-Oxid-Halbleiter-Feldeffekttransistors (MOSFET) mit einem Graben (Trench). Ein Graben 10 ist mit einem Gate-Dielektrikum 12 ausgekleidet und mit einem leitfähigen Material 15, wie etwa Polysilizium, gefüllt, das das Gate des Transistors bildet. Der Graben erstreckt sich von der Oberfläche des Siliziums in das Substrat hinunter durch einen Body-Bereich 22 und in einen Drain-Bereich 16. Der Body-Bereich 22 ist p-leitend, und der Drain-Bereich 16 ist n-leitend. Der Drain-Bereich 16 kann elektrisch durch das Substrat (das nicht gezeigt ist) des Transistors kontaktiert sein. Source-Bereiche 14 sind benachbart und auf gegenüberliegenden Seiten des Grabens 10 gebildet. Somit wird ein aktiver Kanalbereich 20 in dem Body-Bereich 22 entlang dem Grabenseitenwänden zwischen Source-Bereichen 14 und den Drain-Bereich 16 gebildet.
  • Ein wichtiger Parameter in einem Leistungs-MOSFET mit einem Graben ist die Gesamt-Gate-Ladung. Bei manchen Anwendungen eines herkömmlichen Leistungs-MOSFET mit einem Graben, wie etwa DC/DC-Wandlern, gilt, dass je niedriger Gate-Ladung ist, desto besser der Wirkungsgrad der Gesamtkonstruktion ist. Eine Technik zum Verringern der Gate-Ladung ist, die Gate/Drain-Kapazität unter Verwendung eines dicken Dielektrikums entlang dem Boden des Gate-Grabens zu vermindern. Es werden herkömmliche Prozesse einer lokalen Oxidation von Silizium (LOCOS) beim Bilden des dicken Bodendielektrikums verwendet. Eine Siliziumnitridschicht wird üblicherweise entlang Grabenseitenwänden gebildet, was zulässt, dass ein dickes Dielektrikum entlang dem Grabenboden gebildet werden kann. Das anisotrope Ätzen, das dazu verwendet wird, den Abschnitt der Siliziumnitridschicht entlang dem Grabenboden zu entfernen, entfernt jedoch auch Abschnitte der Siliziumnitridschicht, die sich über den horizontalen Oberflächen außerhalb des Grabens erstrecken.
  • Wenn das dicke Dielektrikum entlang dem Grabenboden gebildet wird, wird ein ähnlich dickes Dielektrikum über den Silizium-Mesa-Oberflächen benachbart zu dem Graben gebildet. Dieses dicke Dielektrikum über den Mesa-Oberflächen verursacht eine Anzahl Probleme. Zunächst steht das dicke Dielektrikum über den Mesa-Oberflächen typischerweise über die oberen Grabenecken über, was Hohlräume in dem Gate-Polysilizium hervorrufen kann. Zusätzlich erfordert das Entfernen des dicken Dielektrikums von über den Mesa-Oberflächen ein beträchtliches Ätzen, was auch das Gate-Oxid entlang den oberen Grabenseitenwänden ätzen kann. Dies kann zu Gate-Kurzschlüssen und zu Ausbeuteproblemen führen. Die Veränderlichkeit der Dicke des Dielektrikums über den Mesa-Oberflächen bewirkt auch eine Veränderlichkeit in dem Body-Implantationsprozess, die wiederum eine Veränderlichkeit in den elektrischen Parametern bewirkt.
  • Eine andere allgemein bekannte Trench-Gate-Struktur ist die Struktur mit abgeschirmtem Gate. Der Graben in dieser Struktur umfasst eine Abschirmelektrode direkt unter der Gate-Elektrode. Die Abschirmelektrode ist gegenüber benachbarten Siliziumbereichen durch ein Abschirmdielektrikum isoliert, das im Allgemeinen dicker ist als das Gate-Dielektrikum. Die Gate- und Abschirmelektroden sind voneinander durch eine Dielektrikumschicht isoliert, die üblicherweise als Inter-Poly-Dielektrikum oder IPD bezeichnet wird. Das IPD muss eine hohe Qualität aufweisen und der Potenzialdifferenz zwischen den Abschirm- und Gate-Elektroden standhalten. Ein Ansatz beim Bilden des IPD kann sein, die Abschirmelektrode während des Gate-Oxidationsprozesses thermisch zu oxidieren. Dieser Ansatz begrenzt jedoch die Dicke des IPD, da es zur gleichen Zeit wie das Gate-Oxid gebildet wird. Die Qualität des Oxids, das auf Polysilizium aufgewachsen wird, ist auch nicht so gut wie die des Oxids, das auf einkristallinem Silizium aufgewachsen wird. Deshalb ist es wünschenswert, dass das Dielektrikum auf dem Abschirmpolysilizium (das IPD) viel dicker ist als das Gate-Dielektrikum, so dass das IPD zumindest so viel Spannung aushalten kann, wie die, zu der das Gate-Dielektrikum in der Lage ist.
  • Somit gibt es einen Bedarf für verbesserte Techniken zum Bilden des dicken Dielektrikums entlang dem Grabenboden und zum Bilden des IPD in Strukturen mit abgeschirmtem Gate.
  • KURZE ZUSAMMENFASSUNG DER ERFINDUNG
  • Gemäß einer Ausführungsform der Erfindung wird ein Feldeffekttransistor (FET) wie folgt gebildet. Es wird ein Graben in einem Siliziumbereich gebildet. Eine Oxidationsbarrierenschicht wird über einer Oberfläche des Siliziumbereichs benachbart zu dem Graben und entlang den Grabenseitenwänden und dem Grabenboden gebildet. Es wird eine Schutzschicht über der Oxidationsbarrierenschicht innerhalb und außerhalb des Grabens gebildet. Die Schutzschicht wird teilweise entfernt, so dass ein Ab schnitt der Oxidationsbarrierenschicht, der sich zumindest entlang dem Grabenboden erstreckt, freigelegt wird, und Abschnitte der Oxidationsbarrierenschicht, die sich über der Oberfläche des Siliziumbereiches benachbart zu dem Graben erstrecken, durch verbleibende Abschnitte der Schutzschicht bedeckt bleiben.
  • In einer Ausführungsform wird der freigelegte Abschnitt der Oxidationsbarrierenschicht von entlang dem Grabenboden entfernt, und es wird eine Dielektrikumschicht entlang dem Boden des Grabens gebildet.
  • In einer anderen Ausführungsform wird vor dem Bilden der Oxidationsbarrierenschicht eine Isolierschicht über der Oberfläche des Siliziumbereichs benachbart zu dem Graben und entlang den Grabenseitenwänden und den Grabenboden gebildet, wobei das Entfernen des freigelegten Abschnitts der Oxidationsbarrierenschicht einen Abschnitt der Isolierschicht, der sich entlang dem Grabenboden erstreckt, freilegt.
  • Gemäß einer anderen Ausführungsform der Erfindung umfasst ein Zwischenerzeugnis eines FET einen Graben, der sich in einen Siliziumbereich erstreckt, und eine Oxidationsbarrierenschicht, die sich über einer Oberfläche des Siliziumbereichs benachbart zu dem Graben und entlang den Grabenseitenwänden erstreckt, aber entlang dem Grabenboden diskontinuierlich ist. Eine Schutzschicht erstreckt sich über alle sich horizontal erstreckenden Abschnitte der Oxidationsbarrierenschicht.
  • In einer Ausführungsform erstreckt sich eine Isolierschicht über der Oberfläche des Siliziumbereichs benachbart zu dem Graben und entlang den Grabenseitenwänden und dem Grabenboden. Die Isolierschicht ist durch die Oxidationsbarrierenschicht mit Ausnahme des Abschnittes der Isolierschicht, die sich entlang dem Grabenboden erstreckt, bedeckt.
  • In einer anderen Ausführungsform weist die Oxidationsbarrierenschicht eine im Wesentlichen gleichmäßige Dicke auf und umfasst Siliziumnitrid, und die Schutzschicht umfasst Niedertemperaturoxid (LTO).
  • Die folgende ausführliche Beschreibung und die begleitenden Zeichnungen bieten ein besseres Verständnis der Natur und Vorteile der vorliegenden Erfindung.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • 1 zeigt eine vereinfachte Querschnittsansicht eines typischen Trench-Gate-MOSFET;
  • 2A–2J zeigen vereinfachte Querschnittsansichten bei verschiedenen Schritten in dem Herstellungsprozess zum Bilden eines Trench-Gate-FET mit einem verbesserten dicken Bodendielektrikum (TBD) gemäß einer Ausführungsform der Erfindung; und
  • 3A–3J zeigen vereinfachte Querschnittsansichten bei verschiedenen Schritten in dem Herstellungsprozess zum Bilden eines Trench-FET mit abgeschirmtem Gate mit einem verbesserten Inter-Poly-Dielektrikum (IPD) gemäß einer anderen Ausführungsform der Erfindung.
  • AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG
  • Gemäß einer Ausführungsform der Erfindung wird eine dicke Dielektrikumschicht entlang dem Boden eines Grabens in einem Trench-Gate-FET gebildet, während die Bildung einer ähnlich dicken Dielektrikumschicht über den Silizium-Mesa-Oberflächen benachbart zu dem Graben durch die Verwendung einer Schutzschicht verhindert wird. Die Schutzdicht dient auch dazu, Abschnitte einer Siliziumnitridschicht, die sich über den Silizium-Mesa-Oberflächen erstrecken, während eines Siliziumnitridätzprozesses zum Entfernen der Siliziumnitridschicht von entlang dem Grabenboden zu schützen. Gemäß einer anderen Ausführungsform der Erfindung wird eine ähnliche Technik vorteilhaft dazu verwendet, das Inter-Poly-Dielektrikum in einen Trench-FET mit abgeschirmtem Gate zu bilden.
  • Die 2A–2J zeigen Querschnittsansichten bei verschiedenen Schritten in einem Herstellungsprozess zum Bilden eines Trench-Gate-FET mit einem dicken Bodendielektrikum gemäß einer Ausführungsform der Erfindung. Die folgende Beschreibung der Schritte in dem Prozessfluss ist rein beispielhaft und es ist zu verstehen, dass der Schutzumfang der Erfindung nicht auf diese besonderen Beispiele beschränkt ist. Im Besonderen könnten Verarbeitungsbedingungen wie etwa Temperatur, Druck, Schichtdicke und dergleichen, verändert werden, ohne vom Gedanken der Erfindung abzuweichen.
  • In 2A wird ein Siliziumbereich 30 als die Basis zum Bilden des Transistors vorgesehen. In einer Ausführungsform ist der Siliziumbereich 30 eine n-leitende Epitaxieschicht, die über einem hochdotierten n-leitenden Substrat (das nicht gezeigt ist) gebildet wird, wobei der Transistor-Drain-Bereich gebildet wird. Ein herkömmliches anisotropes Siliziumätzen wird durchgeführt, um einen Graben 32 zu bilden, der sich in den Siliziumbereich 30 erstreckt. Ein optionaler Ausheilungsprozess kann durchgeführt werden, um die Grabenecken zu runden und die Defektdichte des Siliziumbereichs 30 zu verringern.
  • In 2B wird eine Dielektrikumschicht 40 gebildet, die den Grabenboden und die Grabenseitenwände sowie Oberflächenbereiche 38 des Silizium-Mesa benachbart zu dem Graben bedeckt. In einer Ausführungsform ist die Dielektrikumschicht ein Pad-Oxid, das eine Dicke im Bereich von 200 – 1000 Å aufweist, wobei herkömmliche Techniken verwendet werden.
  • In 2C wird eine Oxidationsbarrierenschicht 42 über der Dielektrikumschicht 40 gebildet. Die Oxidationsbarrierenschicht 42 weist eine im Wesentlichen gleichmäßige Dicke auf. In einer Ausführungsform besteht die Schicht 40 aus Pad-Oxid, und die Schicht 42 besteht aus Siliziumnitrid, das unter Verwendung eines Prozesses einer chemischen Abscheidung aus der Dampfphase bei niedrigem Druck (LPCVD von low pressure chemical vapor deposition) gebildet wird. Der LPCVD-Prozess hilft, eine im Wesentlichen gleichmäßige Siliziumnitridschicht zu erreichen. Das Pad-Oxid verbessert die Anhaftung der Siliziumnitridschicht und dient auch dazu, das darunter liegende Silizium entlang dem Grabenboden während eines Nitridätzens zu schützen, das bei späteren Schritten gemäß 2F ausgeführt wird. Es kann auch ein anderes oxidationshemmendes Material als Nitrid verwendet werden, und die genauen Charakteristiken der Oxidationsbarrierenschicht 42 können durch Änderungen der Gasverhältnisse, Temperatur, des Drucks und der Beabstandung der Komponenten in einer CVD-Kammer verändert werden.
  • In 2D wird eine Schutzschicht 44 über der Oxidationsbarrierenschicht 42 gebildet. Ein Niedertemperaturoxidfilm (LTO-Film) kann als Schutzschicht 44 verwendet werden. Jedoch können auch andere Materialien, die ähnliche Charakteristiken zeigen, verwendet werden. Der LTO-Film wird unter Verwendung eines normalen Prozesses einer chemischen Abscheidung aus der Dampfphase (CVD von chemical vapor deposition) abgeschieden. Dieser Prozess ergibt einen ungleichmäßigen Film, der über den Mesa-Oberflächen 38 am dicksten ist und allmählich entlang den Grabenseitenwänden bis zu einer kleineren Dicke entlang dem unteren Abschnitt der Grabenseitenwände und entlang dem Grabenboden dünner wird.
  • In 2E wird die Schutzschicht 44 gleichmäßig rückgeätzt, wobei beispielsweise ein zeitlich abgestimmter Nassätzprozess verwendet wird, so dass ein Abschnitt der Oxidationsbarrierenschicht 42, der sich entlang dem Grabenboden und den unteren Seitenwänden des Grabens erstreckt, freigelegt wird, während diejenigen Abschnitte der Oxidationsbarrierenschicht 42, die sich über Silizium-Mesa-Oberflächenbereichen 38 erstrecken, durch verbleibende Abschnitte der Schutzschicht 44 bedeckt bleiben. In einer Ausführungsform wird ein gepuffertes Oxidätzen mit 50:1 HF (Flusssäure) als der Ätzprozess verwendet, jedoch können auch andere Ätzlösungen, die ähnliche Eigenschaften zeigen, verwendet werden.
  • In 2F wird ein Abschnitt der Oxidationsbarrierenschicht 42 von dem Grabenboden entfernt. In der Ausführungsform, in der die Oxidationsbarrierenschicht 42 aus Siliziumnitrid besteht, wird der Abschnitt der Siliziumnitridschicht entlang dem Grabenboden unter Verwendung eines stark richtungsabhängigen anisotropen Ätzprozesses entfernt. Dieser legt die Pad-Oxidschicht entlang dem Grabenboden frei. Das Vorhandensein der Schutzschicht 44 verhindert, dass der Ätzprozess die Oxidationsbarrierenschicht 42 von über den Silizium-Mesa-Oberflächen 38 entfernt. Die Pad-Oxidschicht 40 verhindert, dass das Nitridätzen das darunter liegende Silizium entlang dem Grabenboden angreift. Bei alternativen Ausführungsformen kann eine Vielfalt von Ätzmaterialien und Ätzumgebungen verwendet werden. Ätzvariablen, wie etwa Temperatur, Druck und HF-Leis tung des Ätzprozesses können abgestimmt werden, um den gewünschten anisotropen Ätzprozess zu bewerkstelligen.
  • In 2G wird ein anderer Nassätzprozess verwendet, um die verbleibenden Abschnitte der Schutzschicht 44 zu entfernen. Dies wird auch den freigelegten Abschnitt der Pad-Oxidschicht 40 entlang den Grabenboden entfernen, obwohl eine derartige Entfernung nicht notwendig ist. Ein Oberflächengebiet des Siliziumbereichs 30 wird somit entlang dem Grabenboden freigelegt. In einer beispielhaften Ausführungsform wird ein gepuffertes Oxidätzen mit 50:1 HF als der Ätzprozess verwendet, jedoch können auch andere Ätzlösungen, die ähnliche Eigenschaften zeigen, verwendet werden.
  • In 2H wird eine dicke Schicht aus Oxid 48 entlang dem freigelegten Siliziumoberflächengebiet entlang dem Grabenboden unter Verwendung eines herkömmlichen Prozesses einer lokalen Oxidation von Silizium (LOCOS) gebildet. Der Oxidationsschritt verbraucht einen Teil des freigelegten Siliziumbereichs. Die Oxidationsbarrierenschicht 42 hemmt eine Oxidation des Siliziums entlang Grabenseitenwänden und den oberen Oberflächenbereichen 38 während des LOCOS-Prozesses. In einer Ausführungsform wird die dicke Bodendielektrikumschicht (TBD-Schicht) 48 unter Verwendung eines Oxidationsprozesses im Temperaturbereich von beispielsweise 800 – 1250°C gebildet. Der Prozess kann abhängig von der Tauglichkeit der Oxidationsbarrierenschicht 42 entweder eine Nass- oder Trockenoxidation sein. Die gewünschte Dicke der TBD-Schicht 48 kann erhalten werden, indem die Parameter des Oxidationsprozesses verändert werden. In einer Ausführungsform werden bei den Schritten, die 2G entsprechen, die verbleibenden Abschnitte der Schutzschicht 44 selektiv entfernt, so dass die Pad-Oxidschicht 40 entlang dem Grabenboden intakt bleibt. Dies führt zur Bildung eines noch dickeren TBD.
  • In 2I wird ein Paar herkömmlicher Ätzprozesse ausgeführt, um die Oxidationsbarrierenschicht 42 und das Pad-Oxid 40 zu entfernen, wobei nur die TBD-Schicht 48 entlang dem Grabenboden belassen wird. In einer beispielhaften Ausführungsform wird ein herkömmlicher Siliziumnitridätzprozess dazu verwendet, die Siliziumnitridschicht 42 zu entfernen, und ein herkömmlicher Oxidätzprozess wird dazu verwendet, die Pad-Oxidschicht 40 zu entfernen. Der Oxidätzprozess entfernt auch eine dünne Schicht von der Oberseite der TBD-Schicht 48, jedoch kann dieses Ausmaß kompensiert werden, indem die Rezepturparameter für das Oxidwachstum während der Bildung der TBD-Schicht 48 modifiziert werden.
  • Während der Bildung der TBD-Schicht können die verbleibenden Abschnitte der Trench-FET-Struktur unter Verwendung irgendeiner einer Anzahl von bekannten Techniken gebildet werden, von denen eine als nächstes kurz beschrieben wird. In 2J wird eine Gate-Dielektrikumschicht 50 entlang den Grabenseitenwänden gebildet. Eine vertiefte Gate-Elektrode 52, z.B. aus Polysilizium, wird anschließend in dem Graben gebildet. Body-Bereiche 56 mit p-Leitfähigkeit und Source-Bereiche 54 mit n-Leitfähigkeit werden in dem Siliziumbereich 30 unter Verwendung herkömmlicher Ionenimplantationstechniken gebildet. Alternativ können Source-Bereiche 54 und Body-Bereiche 56 vor dem Ätzen des Grabens in dem Siliziumbereich 30 gebildet werden.
  • Der Querschnitt in 2J entspricht einer Ausführungsform, bei der eine offenzellige Konfiguration verwendet wird, wobei sich die streifenförmigen Source-Bereiche 54 und Gräben 32 parallel zueinander erstrecken. In dieser Ausführungsform werden herkömmliche Techniken dazu verwendet, Heavy-Body-Bereiche mit p-Leitfähigkeit periodisch entlang den Source-Streifen zu bilden. Die Heavy-Body-Bereiche erstrecken sich durch die Source-Bereiche 54 und enden in den Body-Bereichen 56. Eine Dielektrikumschicht, z.B. BPSG, wird über der Struktur gebildet und strukturiert, und ein Reflow-Prozess führt zur Bildung einer Dielektrikumkuppel 58, die sich über dem Graben und Abschnitten der Source-Bereiche 54 erstreckt. Eine obere Metallschicht 60 zum elektrischen Kontaktieren der Source-Bereiche 54 und der Heavy-Body-Bereiche wird über der gesamten Struktur gebildet. Die Struktur und das Verfahren der vorliegenden Erfindung sind nicht auf eine offenzellige Konfiguration beschränkt. Die Implementierung der vorliegenden Erfindung in einer geschlossenzelligen Konfiguration wäre für den Fachmann in Anbetracht dieser Offenbarung offensichtlich.
  • Wie es in 2F zu sehen ist, verhindert die Schutzschicht 44, dass die sich horizontal erstreckenden Abschnitte der Siliziumnitridschicht 42 über den Silizium-Mesa-Oberflächen entfernt werden, was wiederum die Bildung des dicken Dielektrikums über den Silizium-Mesa-Oberflächen verhindert. Dies ist aus einer Anzahl von Gründen vorteilhaft. Zunächst verringert das Fehlen eines dicken Dielektrikums über den Mesa-Oberflächen stark die Wahrscheinlichkeit einer Hohlraumbildung beim Polysilizium, wodurch die Herstellungsausbeute verbessert wird. Somit gibt es keine Notwendigkeit, das dicke Dielektrikum von über den Silizium-Mesa-Oberflächen nach dem Rückätzen der Polysiliziumschicht zu entfernen, wodurch die Anzahl von Verarbeitungsschritten vermindert und die Maglichkeit des Entfernens von Abschnitten des Gate-Dielektrikums von entlang den oberen Grabenseitenwänden eliminiert wird. Drittens vermindert das Fehlen des dicken Dielektrikums über den Mesa-Oberflächen die Veränderlichkeit des Body-Implantationsprozesses, was besser gesteuerte Implantationscharakteristiken sowie verringerte Veränderungen in den elektrischen Parametern des Transistors zulässt. Schließlich wird das TBD auf eine selbstjustierte Weise gebildet. Das heißt es wird keine Maskie rungsschicht in der Prozessfolge, die zur Bildung des TBD führt, verwendet.
  • Die oben beschriebenen Prozessschritte zum Bilden des TBD können vorteilhaft in den Prozess integriert werden, der in der gemeinschaftlich übertragenen Patentanmeldung Nr. 10/442,670 mit dem Titel "Structure and Method for Forming a Trench MOSFET Having Self-Aligned Features", die am 20. Mai 2003 eingereicht wurde und deren Offenbarungsgehalt hierin durch Bezugnahme vollständig miteingeschlossen ist, beschrieben ist, um einen FET mit überlegenen Charakteristiken zu erhalten.
  • Eine ähnliche Technik wie die zum Bilden der TBD-Schicht 48 kann vorteilhaft dazu verwendet werden, eine Inter-Poly-Dielektrikumschicht (IPD-Schicht) in einem FET mit abgeschirmtem Gate zu bilden. Die 3A–3J zeigen Querschnittsansichten bei verschiedenen Schritten in einem Herstellungsprozess zum Bilden eines derartigen FET mit abgeschirmtem Gate gemäß einer anderen Ausführungsform der Erfindung.
  • In 3A wird ein Graben 132 in einem Siliziumbereich 130 gebildet, und eine Abschirmdielektrikumschicht wird entlang den Grabenseitenwänden und dem Grabenboden und über der Siliziumoberfläche 138 benachbart zu dem Graben gebildet, wobei herkömmliche Techniken verwendet werden. Eine Abschirmelektrode 104, z.B. aus Polysilizium, wird anschlie-Send in dem unteren Abschnitt des Grabens über der Abschirmdielektrikumschicht unter Verwendung bekannter Techniken gebildet. Daraufhin wird ein Nassätzschritt ausgeführt, um die freigelegten Abschnitte der Abschirmdielektrikumschicht, d.h. die Abschnitte über der Siliziumoberfläche 138 und entlang oberen Abschnitten der Grabenseitenwände, zu entfernen, wodurch ein vertieftes Abschirmdielektrikum 102 zurückgelassen wird. Als Nächstes wird das IPD unter Verwendung einer ähnlichen Tech nik wie die zum Bilden des TBD in der Ausführungsform der 2A–2J gebildet.
  • In 3B wird eine Dielektrikumschicht 140 über der Struktur gebildet, die die Siliziumoberfläche 138 bedeckt und sich entlang den Grabenseitenwänden und über der Abschirmelektrode 104 erstreckt. In einer Ausführungsform ist die Dielektrikumschicht 140 eine thermisch aufgewachsene Pad-Oxidschicht. In 3C wird anschließend eine Oxidationsbarrierenschicht 142 über der Dielektrikumschicht 140 gebildet. Siliziumnitrid kann als die Oxidationsbarrierenschicht verwendet werden, jedoch können auch andere Materialien, die ähnliche oxidationshemmende Eigenschaften zeigen, verwendet werden. Der LPCVD-Prozess kann dazu verwendet werden, eine im Wesentlichen gleichmäßige Siliziumnitridschicht zu bilden.
  • In 3D wird eine Schutzschicht 144 über der Oxidationsbarrierenschicht 142 gebildet. Ein Niedertemperaturoxidfilm (LTO-Film) kann als Schutzschicht 144 verwendet werden, jedoch können auch andere Materialien, die ähnliche Charakteristiken zeigen, verwendet werden. Der LTO-Film wird unter Verwendung eines Standardprozesses einer chemischen Abscheidung aus der Dampfphase (CVD) abgeschieden. Dieser Prozess ergibt einen ungleichmäßigen Film, der über Mesa-Oberflächen 138 am dicksten ist und allmählich entlang den Grabenseitenwänden bis zu einer geringeren Dicke entlang dem unteren Abschnitt der Grabenseitenwände und über der Abschirmelektrode 104 dünner wird.
  • In 3E wird die Schutzschicht 144 gleichmäßig rückgeätzt, wobei beispielsweise ein zeitlich abgestimmter Nassätzprozess verwendet wird, so dass ein Abschnitt der Oxidationsbarrierenschicht 142, der sich über der Abschirmelektrode 104 und entlang den unteren Seitenwänden des Gra bens erstreckt, freigelegt wird, während diejenigen Abschnitte der Oxidationsbarrierenschicht 142, die sich über Silizium-Mesa-Oberflächenbereichen 138 erstrecken, durch die verbleibenden Abschnitte der Schutzschicht 144 bedeckt bleiben.
  • In 3F wird ein Abschnitt der Oxidationsbarrierenschicht 142 von über der Abschirmelektrode 104 entfernt. Bei der Ausführungsform, bei der die Schicht 142 aus Siliziumnitrid besteht, wird der Abschnitt der Siliziumnitridschicht, der sich über der Abschirmelektrode erstreckt, unter Verwendung eines stark richtungsabhängigen anisotropen Ätzprozesses entfernt. Dieser legt den Abschnitt der Pad-Oxidschicht 140, der sich über der Abschirmelektrode erstreckt, frei. Das Vorhandensein der Schutzschicht 144 verhindert, dass der Ätzprozess die Oxidationsbarrierenschicht 142 von über den Silizium-Mesa-Oberflächen 138 entfernt. Die Pad-Oxidschicht 140 verhindert, dass das Nitridätzen die darunter liegende Polysiliziumabschirmelektrode angreift.
  • In 3G wird ein anderer Nassätzprozess verwendet, um die verbleibenden Abschnitte der Schutzschicht 144 zu entfernen. Dies wird auch den freigelegten Abschnitt der Pad-Oxidschicht 140 entlang den Grabenboden entfernen, obwohl ein derartiges Entfernen nicht notwendig ist. Somit wird eine obere Oberfläche der Abschirmelektrode 104 freigelegt. In 3H wird eine dicke Schicht aus Inter-Poly-Dielektrikum (IPD) 148 entlang der freigelegten oberen Oberfläche der Abschirmelektrode 104 unter Verwendung eines herkömmlichen Prozesses einer lokalen Oxidation von Silizium (LOCOS) gebildet. Der Oxidationsschritt verbraucht eine dünne Schicht der Abschirmelektrode 104. Die Oxidationsbarrierenschicht 142 hemmt eine Oxidation des Siliziums entlang Grabenseitenwänden und den oberen Siliziumoberflächenbereichen 138 während des LOCOS-Prozesses. Die gewünschte Dicke der IPD-Schicht 148 kann erhalten wer den, indem die Parameter des Oxidationsprozesses verändert werden. In einer Ausführungsform werden bei den Schritten, die 3G entsprechen, die verbleibenden Abschnitte der Schutzschicht 144 selektiv entfernt, so dass die Pad-Oxidschicht 140 entlang dem Grabenboden intakt bleibt. Dies führt zur Bildung eines noch dickeren IPD.
  • In 3I wird ein Paar herkömmlicher Ätzprozesse ausgeführt, um die Oxidationsbarrierenschicht 142 und das Pad-Oxid 140 zu entfernen, wobei nur die IPD-Schicht 148 über der Abschirmelektrode 104 zurückgelassen wird. In einer beispielhaften Ausführungsform wird ein herkömmlicher Siliziumnitridätzprozess dazu verwendet, die Siliziumnitridschicht 142 zu entfernen, und ein herkömmlicher Oxidätzprozess wird dazu verwendet, die Pad-Oxidschicht 140 zu entfernen. Der Oxidätzprozess entfernt auch eine dünne Schicht von oberhalb der IPD-Schicht 148 weg, jedoch kann dieser Betrag kompensiert werden, indem die Rezepturparameter für das Oxidwachstum während der Bildung der IPD-Schicht 148 modifiziert werden.
  • Die verbleibenden Abschnitte der Trench-FET-Struktur können unter Verwendung irgendeiner Anzahl von bekannten Techniken gebildet werden, von denen eine als Nächstes kurz beschrieben wird. In 3J wird eine Gate-Dielektrikumschicht 150 entlang den Grabenseitenwänden gebildet. Eine vertiefte Gate-Elektrode 152, z.B. aus Polysilizium, wird anschließend in dem Graben gebildet. Body-Bereiche 156 mit p-Leitfähigkeit und Source-Bereiche 154 mit n-Leitfähigkeit werden in dem Siliziumbereich 158 unter Verwendung herkömmlicher Ionenimplantationstechniken gebildet. Alternativ können die Source-Bereiche 154 und Body-Bereiche 156 vor dem Ätzen des Grabens in das Silizium oder bei irgendeinem anderen Prozessschritt vor dem Bilden des IPD gebildet werden. Eine Dielektrikumschicht, z.B. BPSG, wird über der Struktur gebildet und struk turiert, und ein Reflow-Prozess führt zur Bildung einer Dielektrikumkuppel 158, die sich über dem Graben und Abschnitten der Source-Bereiche 154 erstreckt. Eine obere Metallschicht 160 wird über der gesamten Struktur gebildet. Es werden unter Verwendung herkömmlicher Techniken Heavy-Body-Bereiche (die nicht gezeigt sind) mit p-Leitfähigkeit gebildet, die sich durch die Source-Bereiche 154 erstrecken und in den Body-Bereichen 156 enden. Wie bei der vorhergehenden Ausführungsform können die Struktur und das Verfahren der vorliegenden Ausführungsform in entweder einer offenzelligen Konfiguration oder einer geschlossenzelligen Konfiguration implementiert werden.
  • Die verschiedenen Strukturen und Verfahren der vorliegenden Erfindung können mit einer oder mehreren einer Anzahl von Ladungsausbreitungstechniken sowie anderen Vorrichtungsstrukturen und Herstellungsprozessen kombiniert werden, die in der gemeinschaftlich übertragenen Anmeldung Nr. 11/026,276, die am 29. Dezember 2004 eingereicht wurde und deren Offenbarungsgehalt hierin vollständig mitaufgenommen ist, offenbart sind, um neben anderen Vorteilen und Merkmalen einen niedrigeren Ein-Widerstand, eine höhere Sperrfähigkeit und einen höheren Wirkungsgrad zu erreichen.
  • Die Querschnittsansichten der unterschiedlichen Ausführungsformen müssen nicht maßstäblich sein und sollen nicht die möglichen Abwandlungen in dem Layout-Entwurf der entsprechenden Strukturen begrenzen. Die verschiedenen Transistoren können auch in einer Streifen- oder Zellenarchitektur, die hexagonale oder quadratische Transistorzellen umfassen, gebildet werden.
  • Obwohl vorstehend eine Anzahl spezifischer Ausführungsform gezeigt und beschrieben wurde, sind Ausführungsformen der Erfindung nicht darauf beschränkt. Es ist beispielsweise zu verstehen, dass die Dotierungspolaritäten der gezeigten und beschriebenen Strukturen umgekehrt werden könnten und/oder die Dotierungskonzentrationen der verschiedenen Elemente abgeändert werden könnten, ohne von der Erfindung abzuweichen. Als ein anderes Beispiel enden die Gräben der oben beschriebenen Transistoren bevor sie das stärker dotierte Substrat erreichen, aber sie können sich auch in das Substrat erstrecken und darin enden. Obgleich die oben beschriebenen verschiedenen Ausführungsformen in herkömmlichem Silizium implementiert sind, können diese Ausführungsformen und ihre offensichtlichen Varianten auch in Siliziumcarbid, Galliumarsenid, Galliumnitrid, Diamant- oder anderen Halbleitermaterialien implementiert werden. Darüber hinaus können die Merkmale von einer oder mehreren Ausführungsformen der Erfindung mit einem oder mehreren Merkmalen von anderen Ausführungsformen der Erfindung kombiniert werden, ohne vom Schutzumfang der Erfindung abzuweichen.
  • Daher soll der Schutzumfang der vorliegenden Erfindung nicht anhand der obigen Beschreibung festgelegt werden, sondern sollte stattdessen anhand der beigefügten Ansprüche zusammen mit deren vollen Umfang an Äquivalenten festgelegt werden.
  • Zusammenfassung
  • Ein Feldeffekttransistor (FET) wird wie folgt gebildet. Es wird ein Graben in einem Siliziumbereich gebildet. Eine Oxidationsbarrierenschicht wird über einer Oberfläche des Siliziumbereichs benachbart zu dem Graben und entlang den Grabenseitenwänden und dem Grabenboden gebildet. Eine Schutzschicht wird über der Oxidationsbarrierenschicht innerhalb und außerhalb des Grabens gebildet. Die Schutzschicht wird teilweise entfernt, so dass ein Abschnitt der Oxidationsbarrierenschicht, der sich zumindest entlang dem Grabenboden erstreckt, freigelegt wird und Abschnitte der Oxidationsbarrierenschicht, die sich über der Oberfläche des Siliziumbereichs benachbart zu dem Graben erstrecken, durch verbleibende Abschnitte der Schutzschicht bedeckt bleiben.

Claims (44)

  1. Verfahren zum Bilden eines FET, umfassend: Bilden eines Grabens in einem Siliziumbereich; Bilden einer Siliziumnitridschicht über einer Oberfläche des Siliziumbereichs benachbart zu dem Graben und entlang den Grabenseitenwänden und dem Grabenboden; Bilden einer Schicht aus Niedertemperaturoxid (LTO) über der Siliziumnitridschicht, so dass die LTO-Schicht entlang der Oberfläche des Siliziumbereichs benachbart zu dem Graben dicker ist als entlang dem Grabenboden; und gleichmäßiges Rückätzen der LTO-Schicht, so dass ein Abschnitt der Siliziumnitridschicht, der sich entlang dem Grabenboden und entlang zumindest einem Abschnitt der Grabenseitenwände erstreckt, freigelegt wird, während Abschnitte der Siliziumnitridschicht, die sich über der Oberfläche des Siliziumbereichs benachbart zu dem Graben erstrecken, durch verbleibende Abschnitte der LTO-Schicht bedeckt bleiben.
  2. Verfahren nach Anspruch 1, ferner umfassend: Entfernen des freigelegten Abschnitts der Siliziumnitridschicht entlang dem Grabenboden unter Verwendung eines anisotropen Ätzprozesses; und Bilden einer Dielektrikumschicht entlang dem Grabenboden unter Verwendung eines Prozesses einer lokalen Oxidation von Silizium (LOCOS).
  3. Verfahren nach Anspruch 2, ferner umfassend: vor dem Bilden der Siliziumnitridschicht, Bilden einer Nitridätzwiderstandsschicht, um den Siliziumbereich entlang dem Grabenboden während des Entfernungsschrittes zu schützen.
  4. Verfahren nach Anspruch 3, wobei die Nitridätzwiderstandsschicht ein Pad-Oxid umfasst und sich über der Oberfläche des Siliziumbereichs benachbart zu dem Graben und entlang den Grabenseitenwänden und dem Grabenboden erstreckt, wobei der Schritt des Entfernens des freigelegten Abschnitts der Siliziumnitridschicht einen Abschnitt der Pad-Oxidschicht, der sich entlang dem Grabenboden erstreckt, freilegt.
  5. Verfahren nach Anspruch 2, ferner umfassend: vor dem Bilden der Dielektrikumschicht, Entfernen der verbleibenden Abschnitte der LTO-Schicht.
  6. Verfahren nach Anspruch 5, ferner umfassend: Entfernen verbleibender Abschnitte der Nitridschicht; Bilden eines Gate-Oxids entlang den Grabenseitenwänden; und Bilden einer vertieften Gate-Elektrode über dem Gate-Oxid in dem Graben.
  7. Verfahren nach Anspruch 1, wobei die Siliziumnitridschicht unter Verwendung eines Prozesses einer chemischen Abscheidung aus der Dampfphase bei niedrigem Druck (LPCVD) gebildet wird.
  8. Verfahren zum Bilden eines FET, umfassend: Bilden eines Grabens in einem Siliziumbereich; Bilden einer Oxidationsbarrierenschicht über einer Oberfläche des Siliziumbereichs benachbart zu dem Graben und entlang den Grabenseitenwänden und dem Grabenboden; Bilden einer Schutzschicht über der Oxidationsbarrierenschicht innerhalb und außerhalb des Grabens; und teilweises Entfernen der Schutzschicht, so dass ein Abschnitt der Oxidationsbarrierenschicht, der sich zumindest entlang dem Grabenboden erstreckt, freigelegt wird und Abschnitte der Oxidationsbarrierenschicht, die sich über der Oberfläche des Siliziumbereichs benachbart zu dem Graben erstrecken, durch verbleibende Abschnitte der Schutzschicht bedeckt bleiben.
  9. Verfahren nach Anspruch 8, ferner umfassend: Entfernen des freigelegten Abschnitts der Oxidationsbarrierenschicht von entlang dem Grabenboden; und Bilden einer Dielektrikumschicht entlang dem Boden des Grabens.
  10. Verfahren nach Anspruch 9, ferner umfassend: vor dem Bilden der Oxidationsbarrierenschicht, Bilden einer Isolierschicht über der Oberfläche des Siliziumbereichs benachbart zu dem Graben und entlang den Grabenseitenwänden und dem Grabenboden, wobei das Entfernen des freigelegten Abschnitts der Oxidationsbarrierenschicht einen Abschnitt der Isolierschicht, der sich entlang dem Grabenboden erstreckt, freilegt.
  11. Verfahren nach Anspruch 9, wobei die Oxidationsbarrierenschicht Siliziumnitrid umfasst, und wobei der Schritt des Entfernens des freigelegten Abschnitts der Oxidationsbarrierenschicht unter Verwendung eines anisotropen Ätzprozesses ausgeführt wird.
  12. Verfahren nach Anspruch 11, wobei die Siliziumnitridschicht unter Verwendung eines Prozesses einer chemischen Abscheidung aus der Dampfphase bei niedrigem Druck (LPCVD) gebildet wird.
  13. Verfahren nach Anspruch 9, wobei die Dielektrikumschicht unter Verwendung eines Prozesses einer lokalen Oxidation von Silizium (LOCOS) gebildet wird.
  14. Verfahren nach Anspruch 9, ferner umfassend: vor dem Bilden der Dielektrikumschicht, Entfernen der verbleibenden Abschnitte der Schutzschicht.
  15. Verfahren nach Anspruch 9, ferner umfassend: Entfernen verbleibender Abschnitte der Oxidationsbarrierenschicht; Bilden eines Gate-Oxids entlang Grabenseitenwänden; und Bilden einer vertieften Gate-Elektrode über der Dielektrikumschicht in dem Graben.
  16. Verfahren nach Anspruch 8, wobei die Schutzschicht Niedertemperaturoxid (LTO) umfasst.
  17. Verfahren nach Anspruch 8, wobei der Abschnitt der Schutzschicht, der sich entlang der Oberfläche des Siliziumbereichs benachbart zu dem Graben erstreckt, dicker ist als der Abschnitt der Schutzschicht, der sich entlang dem Grabenboden erstreckt.
  18. Verfahren nach Anspruch 17, wobei der Schritt des teilweisen Entfernens der Schutzschicht umfasst: gleichmäßiges Ätzen der Schutzschicht.
  19. Zwischenprodukt eines FET, umfassend: einen Graben, der sich in einen Siliziumbereich erstreckt; eine Oxidationsbarrierenschicht, die sich über einer Oberfläche des Siliziumbereichs benachbart zu dem Graben und entlang den Grabenseitenwänden erstreckt, aber entlang dem Grabenboden diskontinuierlich ist; und eine Schutzschicht, die sich über alle sich horizontal erstreckenden Abschnitte der Oxidationsbarrierenschicht erstreckt.
  20. Struktur nach Anspruch 19, ferner umfassend: eine Isolierschicht, die sich über der Oberfläche des Siliziumbereichs benachbart zu dem Graben und entlang den Grabenseitenwänden und dem Grabenboden erstreckt, wobei die Isolierschicht durch die Oxidationsbarrierenschicht mit Ausnahme des Abschnitts der Isolierschicht, der sich entlang dem Grabenboden erstreckt, bedeckt ist.
  21. Struktur nach Anspruch 19, wobei die Oxidationsbarrierenschicht eine im Wesentlichen gleichmäßige Dicke aufweist und Siliziumnitrid umfasst.
  22. Struktur nach Anspruch 19, wobei die Schutzschicht Niedertemperaturoxid (LTO) umfasst.
  23. Verfahren zum Bilden eines FET, umfassend: Bilden eines Grabens in einem Siliziumbereich; Bilden einer Abschirmelektrode in einem Bodenabschnitt des Grabens, wobei die Abschirmelektrode gegenüber dem benachbarten Siliziumbereich durch ein Abschirmdielektrikum isoliert ist; Bilden einer Siliziumnitridschicht, die sich über einer Oberfläche des Siliziumbereichs benachbart zu dem Graben, entlang den Grabenseitenwänden und über der Abschirmelektrode und dem Abschirmdielektrikum erstreckt; Bilden einer Schicht aus Niedertemperaturoxid (LTO) über der Siliziumnitridschicht, so dass diejenigen Abschnitte der LTO-Schicht, die sich über der Oberfläche des Siliziumbereichs benachbart zu dem Graben erstrecken, dicker sind als der Abschnitt der LTO-Schicht, der sich über der Abschirmelektrode erstreckt; und gleichmäßiges Rückätzen der LTO-Schicht, so dass ein Abschnitt der Siliziumnitridschicht, der sich über der Abschirmelektrode und entlang zumindest einem Abschnitt der Grabenseitenwände erstreckt, freigelegt wird, während Abschnitte der Siliziumnitridschicht, die sich über der Oberfläche des Siliziumbereichs benachbart zu dem Graben erstrecken, durch verbleibende Abschnitte der LTO-Schicht bedeckt bleiben.
  24. Verfahren nach Anspruch 23, ferner umfassend: Entfernen des freigelegten Abschnitts der Siliziumnitridschicht über der Abschirmelektrode unter Verwendung eines anisotropen Ätzprozesses; und Bilden einer Dielektrikumschicht, die sich über der Abschirmelektrode erstreckt, unter Verwendung eines Prozesses einer lokalen Oxidation von Silizium (LOCOS).
  25. Verfahren nach Anspruch 24, ferner umfassend: vor dem Bilden der Siliziumnitridschicht, Bilden einer Nitridätzwiderstandsschicht, um die Abschirmelektrode während des Entfernungsschrittes zu schützen.
  26. Verfahren nach Anspruch 25, wobei die Nitridätzwiderstandsschicht ein Pad-Oxid umfasst und sich über der Oberfläche des Siliziumbereichs benachbart zu dem Graben und entlang den Grabenseitenwänden und dem Grabenboden erstreckt, wobei der Schritt des Entfernens des freigelegten Abschnitts der Siliziumnitridschicht einen Abschnitt der Pad-Oxidschicht, der sich entlang dem Grabenboden erstreckt, freilegt.
  27. Verfahren nach Anspruch 24, ferner umfassend: vor dem Bilden der Dielektrikumschicht, Entfernen der verbleibenden Abschnitte der LTO-Schicht.
  28. Verfahren nach Anspruch 27, ferner umfassend: Entfernen verbleibender Abschnitte der Nitridschicht; Bilden eines Gate-Oxids entlang oberen Grabenseitenwänden; und Bilden einer vertieften Gate-Elektrode über der Abschirmelektrode in dem Graben.
  29. Verfahren nach Anspruch 23, wobei die Siliziumnitridschicht unter Verwendung eines Prozesses einer chemischen Abscheidung aus der Dampfphase bei niedrigem Druck (LPCVD) gebildet wird.
  30. Verfahren zum Bilden eines FET, umfassend: Bilden eines Grabens in einem Siliziumbereich; Bilden einer Abschirmelektrode in einem Bodenabschnitt des Grabens, wobei die Abschirmelektrode gegenüber dem benachbarten Siliziumbereich durch ein Abschirmdielektrikum isoliert ist; Bilden einer Oxidationsbarrierenschicht, die sich über einer Oberfläche des Siliziumbereichs benachbart zu dem Graben, entlang den Grabenseitenwänden und über der Abschirmelektrode erstreckt; Bilden einer Schutzschicht über der Oxidationsbarrierenschicht innerhalb und außerhalb des Grabens; und teilweises Entfernen der Schutzschicht, so dass ein Abschnitt der Oxidationsbarrierenschicht, der sich zumindest über der Abschirmelektrode erstreckt, freigelegt wird und Abschnitte der Oxidationsbarrierenschicht, die sich über der Oberfläche des Siliziumbereichs benachbart zu dem Graben erstrecken, durch verbleibende Abschnitte der Schutzschicht bedeckt bleiben.
  31. Verfahren nach Anspruch 30, ferner umfassend: Entfernen des freigelegten Abschnitts der Oxidationsbarrierenschicht von über der Abschirmelektrode; und Bilden einer Dielektrikumschicht über der Abschirmelektrode.
  32. Verfahren nach Anspruch 31, ferner umfassend: vor dem Bilden der Oxidationsbarrierenschicht, Bilden einer Isolierschicht, die sich über der Oberfläche des Siliziumbereichs benachbart zu dem Graben, entlang den Grabenseitenwänden und über der Abschirmelektrode erstreckt, wobei das Entfernen des freigelegten Abschnitts der Oxidationsbarrierenschicht einen Abschnitt der Isolierschicht, der sich über der Abschirmelektrode erstreckt, freilegt.
  33. Verfahren nach Anspruch 31, wobei die Oxidationsbarrierenschicht Siliziumnitrid umfasst, und der Schritt des Entfernens des freigelegten Abschnitts der Oxidationsbarrierenschicht unter Verwendung eines anisotropen Ätzprozesses ausgeführt wird.
  34. Verfahren nach Anspruch 33, wobei die Siliziumnitridschicht unter Verwendung eines Prozesses einer chemischen Abscheidung aus der Dampfphase bei niedrigem Druck (LPCVD) gebildet wird.
  35. Verfahren nach Anspruch 31, wobei die Dielektrikumschicht unter Verwendung eines Prozesses einer lokalen Oxidation von Silizium (LOCOS) gebildet wird.
  36. Verfahren nach Anspruch 31, ferner umfassend: vor dem Bilden der Dielektrikumschicht, Entfernen der verbleibenden Abschnitte der Schutzschicht.
  37. Verfahren nach Anspruch 31, ferner umfassend: Entfernen verbleibender Abschnitte der Oxidationsbarrierenschicht; Bilden eines Gate-Oxids entlang oberen Grabenseitenwänden; und Bilden einer vertieften Gate-Elektrode über der Dielektrikumschicht in dem Graben.
  38. Verfahren nach Anspruch 30, wobei die Schutzschicht Niedertemperaturoxid (LTO) umfasst.
  39. Verfahren nach Anspruch 30, wobei der Abschnitt der Schutzschicht, der sich entlang der Oberfläche des Siliziumbereichs benachbart zu dem Graben erstreckt, dicker ist als der Abschnitt der Schutzschicht, der sich über der Abschirmelektrode erstreckt.
  40. Verfahren nach Anspruch 39, wobei der Schritt des teilweisen Entfernens der Schutzschicht umfasst: gleichmäßiges Ätzen der Schutzschicht.
  41. Zwischenprodukt eines FET, umfassend: einen Graben, der sich in einen Siliziumbereich erstreckt; eine Abschirmelektrode, die in einem unteren Abschnitt des Grabens vertieft ist, wobei die Abschirmelektrode gegenüber dem Siliziumbereich durch ein Abschirmdielektrikum isoliert ist; eine Oxidationsbarrierenschicht, die sich über einer Oberfläche des Siliziumbereichs benachbart zu dem Graben und entlang den Grabenseitenwänden erstreckt, aber über der Abschirmelektrode diskontinuierlich ist; und eine Schutzschicht, die sich über alle sich horizontal erstreckenden Abschnitte der Oxidationsbarrierenschicht erstreckt.
  42. Struktur nach Anspruch 41, ferner umfassend: eine Isolierschicht, die sich über der Oberfläche des Siliziumbereichs benachbart zu dem Graben, entlang den Grabenseitenwänden und über der Abschirmelektrode erstreckt, wobei die Isolierschicht durch die Oxidationsbarrierenschicht mit Ausnahme des Abschnitts der Isolierschicht, der sich über der Abschirmelektrode erstreckt, bedeckt ist.
  43. Struktur nach Anspruch 41, wobei die Oxidationsbarrierenschicht eine im Wesentlichen gleichmäßige Dicke aufweist und Siliziumnitrid umfasst.
  44. Struktur nach Anspruch 41, wobei die Schutzschicht Niedertemperaturoxid (LTO) umfasst.
DE112006001638T 2005-06-24 2006-06-19 Struktur und Verfahren zum Bilden einer sich lateral erstreckenden Dielektrikumschicht in einem Trench-Gate-Fet Withdrawn DE112006001638T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/166,356 2005-06-24
US11/166,356 US7648877B2 (en) 2005-06-24 2005-06-24 Structure and method for forming laterally extending dielectric layer in a trench-gate FET
PCT/US2006/023819 WO2007001988A2 (en) 2005-06-24 2006-06-19 Structure and method for forming laterally extending dielectric layer in a trench-gate fet

Publications (1)

Publication Number Publication Date
DE112006001638T5 true DE112006001638T5 (de) 2008-05-08

Family

ID=37566325

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112006001638T Withdrawn DE112006001638T5 (de) 2005-06-24 2006-06-19 Struktur und Verfahren zum Bilden einer sich lateral erstreckenden Dielektrikumschicht in einem Trench-Gate-Fet

Country Status (8)

Country Link
US (3) US7648877B2 (de)
JP (1) JP2008547225A (de)
KR (1) KR101311673B1 (de)
CN (1) CN101558499B (de)
AT (1) AT504551A2 (de)
DE (1) DE112006001638T5 (de)
TW (1) TWI401748B (de)
WO (1) WO2007001988A2 (de)

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7235842B2 (en) * 2003-07-12 2007-06-26 Nxp B.V. Insulated gate power semiconductor devices
DE112006001516T5 (de) 2005-06-10 2008-04-17 Fairchild Semiconductor Corp. Feldeffekttransistor mit Ladungsgleichgewicht
US7648877B2 (en) * 2005-06-24 2010-01-19 Fairchild Semiconductor Corporation Structure and method for forming laterally extending dielectric layer in a trench-gate FET
TWI400757B (zh) * 2005-06-29 2013-07-01 Fairchild Semiconductor 形成遮蔽閘極場效應電晶體之方法
JP2008108844A (ja) * 2006-10-24 2008-05-08 Toyota Central R&D Labs Inc トレンチ構造またはメサ構造を有するｉｉｉ族窒化物半導体装置およびその製造方法
US8497549B2 (en) * 2007-08-21 2013-07-30 Fairchild Semiconductor Corporation Method and structure for shielded gate trench FET
KR100970282B1 (ko) * 2007-11-19 2010-07-15 매그나칩 반도체 유한회사 트렌치 ｍｏｓｆｅｔ 및 그 제조방법
JP5266738B2 (ja) * 2007-12-05 2013-08-21 トヨタ自動車株式会社 トレンチゲート型半導体装置の製造方法
US7807576B2 (en) * 2008-06-20 2010-10-05 Fairchild Semiconductor Corporation Structure and method for forming a thick bottom dielectric (TBD) for trench-gate devices
US8796764B2 (en) * 2008-09-30 2014-08-05 Infineon Technologies Austria Ag Semiconductor device comprising trench gate and buried source electrodes
US8174067B2 (en) 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8304829B2 (en) 2008-12-08 2012-11-06 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
KR20100065895A (ko) * 2008-12-09 2010-06-17 주식회사 동부하이텍 트렌치형 ｍｏｓｆｅｔ 소자의 게이트 및 게이트 형성방법
US8227855B2 (en) 2009-02-09 2012-07-24 Fairchild Semiconductor Corporation Semiconductor devices with stable and controlled avalanche characteristics and methods of fabricating the same
US8148749B2 (en) 2009-02-19 2012-04-03 Fairchild Semiconductor Corporation Trench-shielded semiconductor device
US8049276B2 (en) 2009-06-12 2011-11-01 Fairchild Semiconductor Corporation Reduced process sensitivity of electrode-semiconductor rectifiers
US20110014726A1 (en) 2009-07-20 2011-01-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming shallow trench isolation structure
US8105903B2 (en) * 2009-09-21 2012-01-31 Force Mos Technology Co., Ltd. Method for making a trench MOSFET with shallow trench structures
US9431530B2 (en) * 2009-10-20 2016-08-30 Vishay-Siliconix Super-high density trench MOSFET
CN102097378B (zh) * 2009-12-10 2013-12-04 力士科技股份有限公司 一种沟槽金属氧化物半导体场效应管的制造方法
US8624302B2 (en) * 2010-02-05 2014-01-07 Fairchild Semiconductor Corporation Structure and method for post oxidation silicon trench bottom shaping
CN102194694B (zh) * 2010-03-05 2012-11-14 世界先进积体电路股份有限公司 沟槽式金属氧化物半导体场效应晶体管的制造方法
CN102024848A (zh) * 2010-11-04 2011-04-20 天津环鑫科技发展有限公司 用于功率器件的沟槽结构及其制造方法
US20120168819A1 (en) * 2011-01-03 2012-07-05 Fabio Alessio Marino Semiconductor pillar power MOS
US8889532B2 (en) * 2011-06-27 2014-11-18 Semiconductor Components Industries, Llc Method of making an insulated gate semiconductor device and structure
US20130001678A1 (en) * 2011-06-29 2013-01-03 Stmicroelectronics S.R.L. High breakdown voltage semiconductor device with an insulated gate formed in a trench, and manufacturing process thereof
US9496357B2 (en) * 2011-07-22 2016-11-15 X-Fab Semiconductor Foundries Ag Semiconductor device
US9048334B2 (en) 2011-08-22 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate structure
US9478623B2 (en) 2011-08-22 2016-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate structure
TWI470790B (zh) 2012-07-13 2015-01-21 Ubiq Semiconductor Corp 溝渠式閘極金氧半場效電晶體
JP5811973B2 (ja) * 2012-09-12 2015-11-11 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP2014056913A (ja) 2012-09-12 2014-03-27 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
JP6056292B2 (ja) * 2012-09-12 2017-01-11 住友電気工業株式会社 炭化珪素半導体装置の製造方法
CN103839807A (zh) * 2012-11-20 2014-06-04 北大方正集团有限公司 一种沟槽dmos管的制造方法及一种沟槽dmos管
TWI528424B (zh) * 2013-08-05 2016-04-01 台灣茂矽電子股份有限公司 於金氧半場效電晶體形成遮蔽閘之方法
US10395970B2 (en) * 2013-12-05 2019-08-27 Vishay-Siliconix Dual trench structure
JP2015204443A (ja) * 2014-04-16 2015-11-16 マイクロン テクノロジー， インク． 半導体装置およびその製造方法
JP6453634B2 (ja) * 2014-12-10 2019-01-16 トヨタ自動車株式会社 半導体装置
US9577073B2 (en) * 2014-12-11 2017-02-21 Infineon Technologies Ag Method of forming a silicon-carbide device with a shielded gate
US9960168B2 (en) * 2014-12-24 2018-05-01 Globalfoundries Inc. Capacitor strap connection structure and fabrication method
CN105789043B (zh) * 2014-12-25 2019-03-12 华润微电子（重庆）有限公司 沟槽型半导体器件及其制作方法
CN106298484B (zh) * 2015-06-01 2019-03-12 中芯国际集成电路制造(上海)有限公司 Mos晶体管的形成方法
US9673314B2 (en) 2015-07-08 2017-06-06 Vishay-Siliconix Semiconductor device with non-uniform trench oxide layer
CN106057903A (zh) * 2016-08-01 2016-10-26 上海华虹宏力半导体制造有限公司 屏蔽栅沟槽型mosfet及其制造方法
US10211333B2 (en) * 2017-04-26 2019-02-19 Alpha And Omega Semiconductor (Cayman) Ltd. Scalable SGT structure with improved FOM
CN109216449B (zh) * 2017-06-30 2021-07-30 帅群微电子股份有限公司 沟槽式功率半导体元件及其制造方法
CN107871787B (zh) * 2017-10-11 2021-10-12 矽力杰半导体技术(杭州)有限公司 一种制造沟槽mosfet的方法
CN110047759A (zh) 2019-04-28 2019-07-23 矽力杰半导体技术(杭州)有限公司 沟槽型mosfet器件制造方法
US11342424B2 (en) * 2020-04-13 2022-05-24 Semiconductor Components Industries, Llc Electronic device including a transistor and a shield electrode
CN111681963B (zh) * 2020-08-11 2020-11-20 中芯集成电路制造(绍兴)有限公司 一种屏蔽栅场效应晶体管及其形成方法
CN111933529B (zh) * 2020-10-13 2021-01-05 江苏长晶科技有限公司 一种沟槽型mosfet的制造方法及其结构
TWI739653B (zh) * 2020-11-06 2021-09-11 國立陽明交通大學 增加溝槽式閘極功率金氧半場效電晶體之溝槽轉角氧化層厚度的製造方法
CN114050109B (zh) * 2022-01-12 2022-04-15 广州粤芯半导体技术有限公司 屏蔽栅沟槽功率器件的制造方法
CN116013776B (zh) * 2023-03-02 2023-09-15 绍兴中芯集成电路制造股份有限公司 屏蔽栅沟槽型晶体管的制备方法及屏蔽栅沟槽型晶体管
CN116487418B (zh) * 2023-06-20 2023-09-08 合肥晶合集成电路股份有限公司 半导体结构及其制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2647884B2 (ja) * 1988-01-27 1997-08-27 株式会社日立製作所 半導体装置の製造方法
JP4528460B2 (ja) * 2000-06-30 2010-08-18 株式会社東芝 半導体素子
US6437386B1 (en) 2000-08-16 2002-08-20 Fairchild Semiconductor Corporation Method for creating thick oxide on the bottom surface of a trench structure in silicon
US6849898B2 (en) * 2001-08-10 2005-02-01 Siliconix Incorporated Trench MIS device with active trench corners and thick bottom oxide
US7009247B2 (en) * 2001-07-03 2006-03-07 Siliconix Incorporated Trench MIS device with thick oxide layer in bottom of gate contact trench
US6784084B2 (en) * 2002-06-29 2004-08-31 Hynix Semiconductor Inc. Method for fabricating semiconductor device capable of reducing seam generations
US7648877B2 (en) * 2005-06-24 2010-01-19 Fairchild Semiconductor Corporation Structure and method for forming laterally extending dielectric layer in a trench-gate FET

Also Published As

Publication number Publication date
US20100029083A1 (en) 2010-02-04
TW200707589A (en) 2007-02-16
WO2007001988A3 (en) 2009-06-04
CN101558499A (zh) 2009-10-14
KR101311673B1 (ko) 2013-09-25
CN101558499B (zh) 2011-12-07
US8278704B2 (en) 2012-10-02
JP2008547225A (ja) 2008-12-25
TWI401748B (zh) 2013-07-11
US7648877B2 (en) 2010-01-19
US20060289929A1 (en) 2006-12-28
KR20080025158A (ko) 2008-03-19
US20110031551A1 (en) 2011-02-10
AT504551A2 (de) 2008-06-15
WO2007001988A2 (en) 2007-01-04
US7855115B2 (en) 2010-12-21

Similar Documents

Publication Publication Date Title
DE112006001638T5 (de) Struktur und Verfahren zum Bilden einer sich lateral erstreckenden Dielektrikumschicht in einem Trench-Gate-Fet
DE60125784T2 (de) Graben-mosfet-struktur mit geringer gate-ladung
DE102013214196B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102005038998B4 (de) Metalloxidhalbleiter-Bauelement mit verbesserter Abschirmstruktur und Verfahren zur Herstellung
DE102014117780B4 (de) Halbleiterbauelement mit einer Grabenelektrode und Verfahren zur Herstellung
DE10297177B4 (de) Verfahren zur Herstellung eines Graben-FETs mit selbstausgerichteter Source und selbstausgerichtetem Kontakt
DE102009025601A1 (de) Structure and method for forming a thick bottom dielectric (TBD) for trench-gate devices
DE102005008495B4 (de) Verfahren zur Herstellung eines Kanten-Begrenzungsbereichs für ein Trench-MIS-Bauteil mit einem implantierten Drain-Drift-Bereich, Verfahren zur Herstellung eines Halbleiter-Chips, umfassend dieses und entsprechender Halbleiter-Chip
DE102014107325A1 (de) Halbleiterbauelement
DE112006002077T5 (de) Struktur und Verfahren zum Bilden eines Inter-Poly-Dielektrikums in einem Feldeffekttransistor mit abgeschirmtem Gate
DE102015121532A1 (de) Verfahren zum Herstellen eines Siliziumkarbidbauelements mit einem abgeschirmten Gate
DE102013101113A1 (de) Vorrichtung und Verfahren für einen Leistungs-MOS-Transistor
AT504289A2 (de) Trench-gate-feldeffekttransistoren und verfahren zum bilden derselben
DE102013224134A1 (de) Halbleiterbauelement
EP1151478A1 (de) Mos-leistungsbauelement und verfahren zum herstellen desselben
DE112004000146T5 (de) MOSFET-Bauelement mit zugspannungsverformtem Substrat und Verfahren zur Herstellung desselben
DE102015116576B4 (de) Superjunction-Halbleitervorrichtung mit entgegengesetzt dotierten Halbleiterbereichen, die in Gräben ausgebildet sind, und Verfahren zur Herstellung
DE112006001516T5 (de) Feldeffekttransistor mit Ladungsgleichgewicht
DE112004002310T5 (de) Trench-Metalloxid-Halbleiter-Feldeffekttransisstor mit geschlossenen Zellen
DE102013105567A1 (de) Halbleitervorrichtung mit Trenchstrukturen
DE102013114842A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102012206605A1 (de) Transistoranordnung mit einem mosfet und herstellungsverfahren
DE3603470A1 (de) Verfahren zur herstellung von feldeffektbauelementen auf einem siliziumsubstrat
DE10350684A1 (de) Leistungstransistoranordnung und Verfahren zu deren Herstellung
DE102011053147A1 (de) Grabenstrukturen in direktem kontakt

Legal Events

Date Code Title Description
R005 Application deemed withdrawn due to failure to request examination

Effective date: 20130620