DE112006002983T5 - Nanostrukturbasierte Verbindungsbaugruppe - Google Patents

Nanostrukturbasierte Verbindungsbaugruppe Download PDF

Info

Publication number
DE112006002983T5
DE112006002983T5 DE112006002983T DE112006002983T DE112006002983T5 DE 112006002983 T5 DE112006002983 T5 DE 112006002983T5 DE 112006002983 T DE112006002983 T DE 112006002983T DE 112006002983 T DE112006002983 T DE 112006002983T DE 112006002983 T5 DE112006002983 T5 DE 112006002983T5
Authority
DE
Germany
Prior art keywords
template
nano
nanostructure
substrate
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE112006002983T
Other languages
English (en)
Inventor
Daewoong Phoenix Suh
Nachiket R. Chandler Raravikar
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112006002983T5 publication Critical patent/DE112006002983T5/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/701—Integrated with dissimilar structures on a common substrate
    • Y10S977/712—Integrated with dissimilar structures on a common substrate formed from plural layers of nanosized material, e.g. stacked structures
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/762—Nanowire or quantum wire, i.e. axially elongated structure having two dimensions of 100 nm or less

Abstract

Verfahren mit den Schritten:
– Bilden eines Nanostrukturhügels auf einem Chip, wobei der Nanostrukturhügel eine Vorlage hat, die Öffnungen in Nanogrößenordnung und metallische Nanoleitungen, die von den Öffnungen in Nanogrößenordnung wachsen, definiert; und
– Befestigen des Chips an einem Substrat mittels des Nanostrukturhügels.

Description

  • HINTERGRUND
  • GEBIET DER ERFINDUNG
  • Ausgestaltungen der Erfindung betreffen das Gebiet der Nanotechnologie und insbesondere der Nanotechnologie in Baugruppen.
  • BESCHREIBUNG DES NÄCHSTLIEGENDEN STANDS DER TECHNIK
  • Die derzeitige Verbindungstechnologie erster Ebene erfordert Metall-, üblicherweise Kupfer (Cu), Hügelbildung auf dem Siliziumchip und Lötmittelbildung auf der Substratseite durch Verwenden von Matrizendruck oder galvanische Beschichtung. Während des Chipbefestigungsvorgangs fließt das Lötmittel wieder, um eine elektrische Verbindung zwischen dem Chip und dem Substrat zu bilden.
  • Die existierende Verbindungstechnologie hat mehrere Probleme oder Beschränkungen. Zunächst sind Metalle gegen Elektro-Migration, insbesondere bei hohen Stromdichten, anfällig. Mit geringerer Höhe und Größe der Hügel für Verbindungen höherer Dichte steigt auch die Stromdichte, die von den Metallhügeln getragen wird. Dieses führt zu einer verschlechterten Elektro-Migration und führt zu schwerwiegenden Verlässlichkeitsrisiken. Zweitens erfordern Verbindungen hoher Dichte eine verringerte Eingabe/Ausgabe (Input/Output; I/O) Höhe und daher Hügelgröße. Die existierende Hügelgröße für einen Prozessor Chip ist ungefähr 180 μm. Es ist extrem schwierig, eine Verbindung im Nanometermaßstab (z. B. in der Größe von 30 μm oder weniger) unter Verwenden existierender Materialien und Verfahren zu erreichen, teilweise aufgrund des erhöhten Widerstands und des Elektromigrationsproblems.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Ausgestaltungen der Erfindung können am besten durch Bezugnahme auf die folgende Beschreibung und die beigefügten Zeichnungen verstanden werden, die verwendet werden, um Ausgestaltungen der Erfindung darzustellen. In den Zeichnungen ist:
  • 1A ein Diagramm, das ein Herstellungssystem darstellt, in dem eine Ausgestaltung der Erfindung ausgeführt werden kann.
  • 1B ein Diagramm, das ein Anwendungssystem 100 gemäß einer Ausgestaltung der Erfindung darstellt.
  • 2A ein Diagramm, das eine Baugruppe gemäß einer Ausgestaltung der Erfindung darstellt.
  • 2B ein Diagramm, das einen Nanostrukturhügel gemäß einer Ausgestaltung der Erfindung darstellt.
  • 3 ein Flussdiagramm, das ein Verfahren zum Verbinden einer Baugruppe gemäß einer Ausgestaltung der Erfindung darstellt.
  • 4 ein Flussdiagramm, das ein Verfahren zum Bilden eines Nanostrukturhügels unter Verwenden einer AAO Vorlage gemäß einer Ausgestaltung der Erfindung darstellt.
  • 5 ein Flussdiagramm, das ein Verfahren zum Bilden eines Nanostrukturhügels unter Verwenden einer Polycarbonatvorlage gemäß einer Ausgestaltung der Erfindung darstellt.
  • 6 ein Flussdiagramm, das ein Verfahren zum Befestigen eines Chips an einem Substrat unter Verwendung des Nanostrukturhügels gemäß einer Ausgestaltung der Erfindung darstellt.
  • BESCHREIBUNG
  • Eine Ausgestaltung der vorliegenden Erfindung ist ein Verbindungsverfahren. Ein Nanostrukturhügel wird auf einem Chip gebildet. Der Nanostrukturhügel hat eine Vorlage, die Öffnungen in Nanogrößenordnung und metallische Nanoleitungen, die sich von den Öffnungen in Nanogrößenordnung erstrecken, definiert. Der Chip ist über den Nanostrukturhügel an einem Substrat befestigt.
  • In der folgenden Beschreibung werden vielzählige spezielle Details beschrieben. Jedoch versteht es sich, dass Ausgestaltungen der Erfindung ohne diese speziellen Details ausgeführt werden können. In anderen Fällen werden gut bekannte Schaltkreise, Strukturen und Verfahren nicht gezeigt, um das Erschweren des Verständnisses dieser Beschreibung zu vermeiden.
  • Eine Ausgestaltung der Erfindung kann als ein Verfahren beschrieben werden, das gewöhnlich als Ablaufdiagramm, ein Flussdiagramm, ein Strukturdiagramm oder ein Blockdiagramm abgebildet ist. Obwohl ein Ablaufdiagramm die Handlungen als einen sequentiellen Vorgang beschreiben kann, können viele dieser Handlungen parallel oder gleichzeitig durchgeführt werden. Zusätzlich kann die Reihenfolge der Handlungen anders angeordnet werden. Ein Vorgang ist beendet, wenn seine Handlungen abgeschlossen sind. Ein Vorgang kann einem Verfahren, einem Programm, einer Prozedur, einem Herstellungsverfahren etc. entsprechen.
  • Eine Ausgestaltung der vorliegenden Erfindung ist ein Verfahren für Chip-auf-Substrat-Verbindungen. Eine metallische Nanostruktur wird als Verbindungshügel für feine Höhen (fine pitch) und Starkstromanwendungen verwendet. Der Nanostrukturhügel weist eine Vorlage auf, die Öffnungen in Nanogrößenordnung (zum Beispiel Poren oder Löcher) hat. Die Vorlage kann eine anodisierte Aluminium-Oxid (AAO) Vorlage oder eine Meso-Poren-Polycarbonat-Membran sein. Metallische Nanoleitungen aus Metall hoher Ordnung, wie etwa Gold (Au), Silver (Ag) oder Kupfer (Cu) können auf der AAO oder Polycarbonatvorlage vertikal von den Öffnungen in Nanogrößenordnung gewachsen sein. Die metallischen Nanoleitungen können als elektrische oder thermische Leitungspfade dienen. Die metallischen Nanoleitungen weisen eine Starkstrom tragende Leistungsfähigkeit auf. Beispielsweise hat eine Au-Nanoleitung ein Starkstromleistungsvermögen von bis zu 108 A/cm2, welches zwei Größenordnungen höher als das von herkömmlichem Au in Mikrometergrößenordnung. Aufgrund der geringen Größe bietet der Nanostrukturhügel sehr feine Höhen für Verbindungsanwendungen hoher Dichte. Zusätzlich reduziert das Starkstrom tragende Leistungsvermögen der Nanoleitungen Elektro-Migration-Risiken, die bei hohen Stromdichten auftreten. Die nanostrukturbasierte Baugruppenverbindung ist für Ultrahochstromverbindungsanwendungen geeignet.
  • 1A ist ein Diagramm, das ein Herstellungssystem 10 darstellt, in dem eine Ausgestaltung der Erfindung ausgeführt werden kann. Das System 10 weist eine Waferherstellungsphase 15, eine Waferhügelbildungsphase 17, eine Wafervorbereitungsphase, eine Waferwürfelungsphase 20, eine Verkapselungsphase 30, eine Testphase 40 und ein Platinenzusammbauphase 50 auf. Das System 10 stellt einen Herstellungsablauf eines Halbleiterbaugruppenverfahrens dar.
  • In der Waferherstellungsphase 15 wird der Wafer hergestellt, der eine Anzahl von Chips enthält. Der individuelle Chip kann jede mikroelektronische Einrichtung, wie etwa Mikroprozessoren, Speichereinrichtungen, Schnittstellenschaltkreise etc. sein. Die Waferherstellungsphase 15 weist übliche Prozesse zur Halbleiterherstellung auf, wie etwa Vorbereiten der Waferoberfläche, Wachsen von Siliziumdioxid (SiO2), Musterbildung und darauffolgende Implantation oder Diffusion von Dotanden zum Erhalten der gewünschten elektrischen Eigenschaften, Wachstum oder Zusammensetzung eines die elektrischen Gatters und Wachstum und Zusammensetzung von Isolationsmaterialien, Anlegen von Metallschichten und Isolationsmaterial und Ätzen dieser in die gewünschten Muster. Üblicherweise bestehen die Metallschichten aus Aluminium oder neuerdings Kupfer. Die verschiedenen Metallschichten sind durch Ätzlöcher im Isolationsmaterial verbunden, die „Durchkontaktierung" genannt werden.
  • Die Waferhügelbildungsphase 17 stellt Befestigungshügel am Wafer für Baugruppenverbindungen bereit. Nanostrukturhügel mit Nanoleitungen werden angelegt, beschichtet oder am Wafer befestigt. Der Hügelbildungsvorgang kann Bedampfen, Musterbildung, Metallablagerung, Ätzen, etc. beinhalten. Die Nanostrukturhügel werden zum Befestigen des individuellen Chips am Substrat in der Verkapselungsphase 30 verwendet. Diese Phase kann in die Waferherstellungsphase 15 integriert sein.
  • Die Wafervorbereitungsphase 18 bereitet einen Wafer, der einen Chip enthält, für das Verpacken und Testen vor. Während dieser Phase werden die Wafer im Anschluss an den Musterbildungsvorgang sortiert. Eine Kontrolle kann durchgeführt werden, um nach Waferschädigungen zu suchen. Dann kann der Wafer auf einem Stützband befestigt werden, das an der Rückseite des Wafers haftet. Das Befestigungsband stellt eine mechanische Stütze für die Bearbeitung während folgender Phasen bereit.
  • Die Wafer Würfelungsphase 20 würfelt, schneidet oder sägt die Wafer in einzelne Chips. Ein Sägeblatt hoher Präzision und eine Bilderkennungseinheit können verwendet werden. Deionisiertes Wasser kann auf dem Wafer verteilt werden, um zurückbleibende Partikel oder Kontaminanten während des Schneidens wegzuwaschen. Dann wird der Wafer durch Drehen bei hoher Umdrehungsgeschwindigkeit getrocknet.
  • Die Einkapselungsphase 30 kapselt den Chip und die Baugruppensubstrate ein. Der Chip kann homogen oder heterogen sein. Das Einkapseln schließt ein das Drucken der Kompositpaste, Anordnen des Chips, Flip-Chip Fluxing und Anordnung, erneutes Fließen oder thermo-kaustisches Verbinden zum Verbinden der Nanostrukturhügel am Chip an den Metallauflagern auf dem Substrat. Zusätzliche Verarbeitungsaufgaben können durchgeführt werden, einschließlich Inspektion, Nahtunterschreitungsabgabe und Härten etc. Integrierte Wärmeverteiler (Integrated Heat Spreader; IHS) können auf dem Chip und der Substratbaugruppe befestigt sein. Die eingekapselte Baugruppe des Chips und Substrats wird eine Baugruppe, die bereit ist, getestet zu werden.
  • Die Testphase 40 führt eine oder mehrere Tests an der Baugruppe unter verschiedenen Bedingungen aus. Der Test kann ein hochbeschleunigter Stresstest (Highly Accelerated Stress Test; HAST) oder gewichteter HAST sein. Die Baugruppe kann energiegespeist oder nicht-energiegespeist sein. Die Testphase 40 kann optional sein.
  • Die Platinenzusammenbauphase 50 baut die Baugruppe in eine Platine ein. Diese Phase befestigt die Baugruppe an der Platine. Diese Phase kann verschiedene Lötverfahren, erneutes Fließen (reflow), Testen und Inspektion beinhalten. Die zusammengebaute Platine wird dann in einer Plattform in einem System oder einer Einheit installiert.
  • 1B ist ein Diagramm, das ein Anwendungssystem 100 gemäß einem Ausführungsbeispiel der Erfindung darstellt. Das System 100 stellt ein mobiles Kommunikationsmodul dar. Es beinhaltet ein Baugruppensystem (SOP) 110, eine Zwischenfrequenzverarbeitungseinheit 160 und eine Basisbandverarbeitungseinheit 165.
  • Das SOP 110 stellt eine Frontend-Verarbeitungseinheit für das mobile Kommunikationsmodul dar. Es ist ein Transceiver, der On-Package integrierte, konzentrierte passive Komponenten wie auch RF Komponenten aufnimmt. Es beinhaltet eine Antenne 115, einen Duplexer 120, einen Filter 125, ein System-On-Chip (SOP) 150, einen Endverstärkter (Power Amplifier; 180) und einen Filter 185.
  • Die Antenne 115 empfängt und überträgt RF Signale. Sie ist als kompakte Mikro-Strip und als Strip-Line für L und C-basierte drahtlose Anwendungen eingerichtet. Der Duplexer 120 fungiert als Schalter zum Verbinden der Antenne 115 mit dem Empfänger und dem Sender mit der Antenne 115. Die Filter 125 und 185 sind C-Band LTCC-Strip-Line Filter bei 5,8 GHz und Schmalbandleistung von 200 MHz, geeignet für das Institute of Electrical and Electronic Engineers (IEEE) 802.11 Wireless Local Area Network (WLAN). Das SOC 150 weist einen geräuscharmen Verstärker (Low Noise Amplifier; LNA) 130, einen Abwärtswandler 135, einen lokalen spannungsgesteuerten Oszillator (Voltage Controlled Oscillator; VCO) 140, einen Aufwärtswandler 170 und einen Treiberverstärkter 175 auf. Der LNA 130 verstärkt das empfangene Signal. Der Abwärtswandler 135 ist ein Mischer zum Konvertieren des RF Signals auf das IF Band, das von der IF Verarbeitungseinheit 161 verarbeitet werden soll. Der Aufwärtswandler 170 ist ein Mischer zum Umwandeln des IF Signals in das geeignete RF Signal zur Übertragung. Der VCO 140 erzeugt an geeigneten Frequenzen ein Modulationssignal für die Abwärtswandlung und Aufwärtswandlung. Der Treiberverstärkter 175 treibt den PA 180 an. Der PA 180 verstärkt das Übertragungssignal zur Übertragung.
  • Die IF Verarbeitungseinheit 160 weist analoge Komponenten zum Verarbeiten von IF Signalen zum Empfangen und Übertragen auf. Sie kann einen Bandpass-Filter und einen Lowpass-Filter bei geeigneten Frequenzbändern aufweisen. Die Basisbandverarbeitungseinheit 165 kann einen Analog-zu-Digital Wandler (ADC) und einen Digital-zu-Analog Wandler (DAC) zum Wandeln analoger Signale in digitale Daten und umgekehrt aufweisen. Sie kann einen digitalen Prozessor mit Speicher und periphären Komponenten zum Verarbeiten digitaler Daten aufweisen.
  • Die SOP 110 kann eine Mehrschichten-dreidimensionale (3D) Architektur für einen monolithischen mikrowellenintegrierten Schaltkreis (Monolithic Microwaver Integrated Circuit; MMIC) mit EP Technologie sein. Sie kann unter Verwendung Low Temperature Co-fired Ceramics (LTCC) und organisch basierter Technologien ausgeführt sein. Die 3D Architektur kann mehrfache Schichten, einschließlich einer Schicht 10 zum Umsetzen der planaren Antenne 115, Schichten 20, 22 und 24 für die Filter 125 und 185 und Schichten 30 für das SOC 150, monolithische mikrowellenintegrierte Schaltkreise (MMICs) und die passiven Komponenten, die EP Technologie verwenden, aufweisen. Insbesondere weisen die MMICs Baugruppeneinrichtungen 35 mit metallischen Nanostrukturen als Verbindungshügel auf.
  • 2A ist ein Diagramm, das eine Baugruppe 200 gemäß einem Ausführungsbeispiel der Erfindung darstellt. Die Baugruppe 200 stellt eine Baugruppe, die in der Einkapselungsphase 130 fertiggestellt wurde, dar, die in 1A oder der Baugruppeneinrichtung 35, die in 1B gezeigt ist. Sie beinhaltet ein Substrat 210 und einen Chip 230.
  • Das Substrat 210 ist ein Baugruppensubstrat, das Unterstützung und elektrische Verbindungen für den Chip 230 bietet. Das Substrat 210 kann jedes geeignete Material, wie etwa Silizium oder jedes keramische oder Polymersubstrat sein. Das Substrat 210 hat Substratauflager 220. Die Substratauflager 220 sind auf der oberen Oberfläche des Substrats 210 angeordnet und stellen Kontaktpunkte für Verbindungen mit dem Chip 230 bereit.
  • Der Chip 230 ist jeder Halbleiterchip. Er kann eine mikroelektronische Einrichtung haben, wie etwa einen Mikroprozessor, einen Speicher, einen Schnittstellenchip, einen integrierten Schaltkreis etc. Der Chip 230 ist am Substrat 210 durch eine Anzahl von Nanostrukturhügeln 250 befestigt. Die Nanostrukturhügel 250 bieten Verbindungen mit den Substratauflagern 220 auf dem Substrat 210 an. Die Nanostrukturhügel 250 können hergestellt sein unter Verwendung der später beschriebenen Herstellungsverfahren. Der Chip 230 kann am Substrat 210 unter Verwendung von wenigstens zwei Verfahren befestigt sein: Löten und thermo-akustisches Verbinden. Die Befestigung 260 kann das Lötmittel oder den Hügel repräsentieren, wenn das Lötverfahren verwendet ist. Es kann die Metallschicht von derselben Metallart darstellen, die in den Nanostrukturhügeln 250 verwendet wird, wenn das thermo-akustische Verbindungsverfahren verwendet wird. Beispielsweise kann das Substrat 220 Cu und die Nanoleitungen im Nanostrukturhügel 250 können aus Au gewachsen sein. Wenn thermo-akustisches Verbinden verwendet wird, können die Substratauflager 220 mit der Befestigung 260 als eine Au-Schicht beschichtet sein, so dass eine zuverlässige Metall-zu-Metall Verbindung erreicht werden kann.
  • 2B ist ein Diagramm, das den Nanostrukturhügel 250 darstellt, der in 2A dargestellt ist gemäß einem Ausführungsbeispiel der Erfindung. Der Nanostrukturhügel 250 weist eine Vorlage 260 und eine Anzahl von metallischen Nanoleitungen 280 auf. Die Vorlage 260 hat oder definiert Öffnungen in Nanogrößenordnung 270. Die Vorlage 260 ist abgelegt, angelegt oder auf einem Chip beschichtet. Es kann eine anodische Aluminiumoxid (AAO) zur Vorlage sein, die die Öffnungen in Nanogrößenordnung 270 als eine geordnete Anordnung von Poren hat oder eine Polycarbonatvorlage, die Öffnungen in Nanogrößenordnung als Löcher hat, die aus einem Polycarbonatfilm herausgeätzt sind. Sie kann eine Dicke von ungefähr einigen Hundert Nanometern (nm) wie etwa im Bereich von 100 nm bis 500 nm haben. Die Öffnungen in Nanogrößenordnung können Größen im Bereich von 5 nm bis 300 nm haben.
  • Die metallischen Nanoleitungen 280 sind aus einem Metall gewachsen und erstrecken sich von den Öffnungen in Nanogrößenordnung, die den Zwischenverbindungskontakten auf dem Chip entsprechen. Im Wesentlichen sind die Poren oder Löcher mit einem geeigneten Metall (zum Beispiel Au, Ag oder Cu) gefüllt, um metallische Nanoleitungen oder Stäbe zu bilden, die durch die Vorlage definiert sind. Dieses kann ausgeführt werden unter Verwendung eines Galvanisierungs- oder stromlosen Vorgangs mit AAO als Wachstumsvorlage.
  • 3 ist ein Flussdiagramm, das ein Verfahren 300 zum Verbinden einer Baugruppe gemäß einem Ausführungsbeispiel der Erfindung darstellt.
  • Bei START bildet das Verfahren 300 einen Nanostrukturhügel auf einem Chip (Block 310). Der Nanostrukturhügel hat eine Vorlage, die Öffnungen in Nanogrößenordnung und metallische Nanoleitungen definiert oder hat, die von den Öffnungen in Nanogrößenordnung gewachsen sind oder sich von diesen erstrecken unter Verwendung eines Metalls wie etwa Au, Ag oder Cu. Dann befestigt das Verfahren 300 den Chip an einem Substrat mittels des Nanostrukturhügels (Block 320). Das Verfahren 300 wird dann beendet.
  • 4 ist ein Flussdiagramm, das ein Verfahren 310 darstellt, das in 3 gezeigt ist, zum Bilden eines Nanostrukturhügels unter Verwendung einer AAO Vorlage gemäß einem Ausführungsbeispiel der Erfindung.
  • Bei START legt das Verfahren 310 eine Aluminiumschicht oder Film auf dem Chip ab (Block 410). Die Aluminiumschicht enthält Aluminium von hoher Reinheit. Das Ablagern der Aluminiumschicht kann ausgeführt werden durch Elektronenstrahlbedampfung oder Sputtern. Dann bildet das Verfahren 310 in der Aluminiumschicht Muster zum darauffolgenden Bilden von geordneten Poren (Block 420). Das Musterbilden wird ausgeführt unter Verwenden eines standardlithographischen Musterbildungsverfahrens. Als nächstes anodisiert das Verfahren 310 die gemusterte Aluminiumschicht, um eine anodische Aluminiumoxid (AAO) Vorlage zu bilden, die die Öffnungen in Nanogrößenordnung definiert oder hat (Block 430). Unter richtigen Anodisierungsbedingungen oxidiert das Aluminium als eine poröse Struktur mit ausgerichteten Poren, die eine enggepackte Anordnung mit kurzem Bereich und mit Porengrößen hat, die von ungefähr 5 nm bis 30 nm variieren können. Die Anodisierung erzeugt Aluminiumoxid mit einer geordneten Anordnung von schlanken (z. B. mit hohem Ansichtsverhältnis) Poren, die lotrecht zur Dicke der Aluminiumschicht verlaufen. Die Öffnungen in Nanogrößenordnung sind die angeordnete Anordnung von Poren. Die Anodisierung kann ausgeführt werden, entweder unter Verwendung von 5% Phosphorsäure bei 80 V oder 0,3 M Oxalacetat bei 40 V. Beide Anodisierungsverfahren können bei ungefähr Raumtemperatur ausgeführt werden und können mehrere Stunden andauern. Während der Anodisierung kann die Dicke der AAO Vorlage durch Einstellen der Spannung, des Stroms, der Lösungsmittel etc. gesteuert werden.
  • Dann lagert das Verfahren 310 das Metall ab, um die metallischen Nanoleitungen in den Poren zu bilden (Block 440). Die Metallablagerung kann in einer organischen Lösung von Dimethysulfoxid (DMSO) mit einem Metallchlorid (AuClx) als Elektrolyt ausgeführt werden, in einer verschlossenen Glaskammer bei ungefähr 130°C unter Stickstoffgas als Schutzatmosphäre. Eine Wechselstrom (Alternating Current; AC) Spannung kann bei Frequenzen bei weniger als 1 KHz verwendet werden. Nanoleitungen werden mittels Metalldiffusion und Ablagerung in den AAO Poren gebildet. Die Nanoleitung Wachstumsrate ist eine Funktion der AC Spannung, der AC Frequenz, der Lösungskonzentration wie auch der geometrischen Eigenschaften der AAO Poren. Eine typische Wachstumsrate ist ungefähr 50 nm pro Minute.
  • As nächstes ätzt der Vorgang 310 die AAO Vorlage (Block 450). Das Ätzen kann teilweise sein und Fluorwasserstoff (HF) verwenden. Während des Ätzens kann die Dicke der AAO Vorlage gesteuert werden. Die Dicke der AAO Vorlage kann daher während der anfänglichen Anodisierung oder während des Vorlagenätzens gesteuert werden. Die Vorlagendicke kann auf einige hundert Nanometer kontrolliert werden.
  • 5 ist ein Flussdiagramm, das ein Verfahren 310 darstellt, das in 3 gezeigt ist, zum Bilden eines Nanostrukturhügels unter Verwendung einer Polycarbonatvorlage, gemäß einem Ausführungsbeispiel der Erfindung.
  • Bei START beschichtet das Verfahren 310 den Chip mit einem Polycarbonatfilm (Block 510). Während des Beschichtens kann die Dicke der Polycarbonatvorlage auf einige 100 Nanometer gesteuert werden. Dann ätzt der Vorgang 310 den Polycarbonatfilm unter Verwendung eines Ionenstrahls zum Erzeugen der Öffnungen in Nanogrößenordnung als Löcher (Block 520). Die Löcher können Größen haben, die im Bereich von ungefähr 5 nm bis 300 nm liegen. Das Ätzen kann durch Rastern eines Ionenstrahls über dem Polycarbonatfilm ausgeführt werden. Der geätzte Polycarbonatfilm bildet eine Polycarbonatvorlage.
  • Als nächstes lagert der Vorgang 310 das Metall ab, um die metallischen Nanoleitungen in den Löchern zu bilden (Block 530). Dieses kann durch Elektroablagerung von Metall (z. B. Au) aus der wässrigen Lösung von Au-chlorid oder -sulfat als Elektrolyt erfolgen. Dann ätzt der Vorgang 310 wenigstens eine Oberflächenschicht der Polycarbonatvorlage in einer organischen Lösung, wie etwa Dichlormethan (Block 540). Das Verfahren 310 ist dann beendet.
  • 6 ist ein Flussdiagramm, das einen Vorgang 320 darstellt, der in 3 gezeigt ist, zum Befestigen eines Chips an einem Substrat unter Verwendung des Nanostrukturhügels gemäß einem Ausführungsbeispiel der Erfindung.
  • Bei START wählt der Vorgang 320, ob das Löt- oder thermoakustische Verbindungsverfahren verwendet wird. Wird das Lötverfahren verwendet, lagert der Vorgang 320 Lötmittel auf den Substratauflagern auf dem Substrat ab (Block 610). Dieses wird unter Verwendung eines Standardlötmittelverfahrens ausgeführt. Dann wird der Chip angeordnet oder mit dem Substrat ausgerichtet unter Verwendung eines Standardverfahrens, wie etwa Pick-and-Place. Dann verflüssigt der Vorgang 320 den Nanostrukturhügel zum Bilden einer Verbindung mit dem Lötmittel (Block 620). Für Nanostrukturhügel mit Au oder Ag, kann eine Ni oder Cu Schicht abgelegt oder beschichtet sein auf der Oberseite des offenliegenden Au oder Ag für eine stärker verlässliche benetzbare Oberfläche, weil Au und Ag hohe Löslichkeitsraten in geschmolzenem Lötmittel haben können. Dieses kann durch physikalische Bedampfung (Physical Vapor Deposition; PVD) oder Galvanisieren ausgeführt werden. Für Nanostrukturhügel mit Cu mag solches Beschichten nicht notwendig sein. Der Vorgang 320 ist dann beendet.
  • Wird das thermo-akustische Verbindungsverfahren verwendet, bestimmt der Vorgang 320 zunächst, ob die Substratauflager und die Nanoleitungen in den Nanostrukturhügeln dieselbe Art von Metall haben. Wenn ja, schreitet der Vorgang 320 direkt zu Block 650. Ansonsten bildet der Vorgang 320 eine Metallschicht auf den Substratauflagern mit derselben Art Metall wie die Nanoleitungen (Block 640). Beispielsweise kann eine Au oder AG Schicht auf der Oberseite der Cu Auflager in den Substratauflagern für Au-Au oder Ag-Ag Metall-zu-Metall Verbindungen gebildet werden. Dann verbindet der Vorgang 320 thermoakustisch den Nanostrukurhügel mit den Substratauflagern auf dem Substrat (Block 650). Durch Anwenden von Hitze und Ultraschallvibrationen kann das Metall-zu-Metall Verbinden durch plastische Deformierung und Festphasen Diffusion und Festphasen Schweißen erreicht werden. Herkömmliche Leitungshügelbildungsausrüstung oder -verfahren können verwendet werden. Der Vorgang 320 ist dann beendet.
  • Während die Erfindung anhand verschiedener Ausgestaltungen beschrieben worden ist, werden diejenigen Fachleute erkennen, dass die Erfindung nicht auf die beschriebenen Ausführungsbeispiele beschränkt ist, sondern mit Modifizierungen und Änderungen innerhalb des Wesens und des Umfangs der beigefügten Ansprüche ausgeführt werden kann. Die Beschreibung wird daher als erläuternd und nicht als beschränkend angesehen.
  • ZUSAMMENFASSUNG
  • Eine Ausgestaltung der vorliegenden Erfindung ist eine Verbindungsmethode. Ein Nanostrukturhügel ist auf einem Chip gebildet. Der Nanostrukturhügel hat eine Vorlage, die Öffnungen in Nanogrößenordnung und metallische Nanoleitungen, die sich von den Öffnungen in Nanogrößenordnung erstrecken, definiert. Der Chip ist durch den Nanostrukturhügel an einem Substrat befestigt.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Nicht-Patentliteratur
    • - (IEEE) 802.11 [0027]

Claims (20)

  1. Verfahren mit den Schritten: – Bilden eines Nanostrukturhügels auf einem Chip, wobei der Nanostrukturhügel eine Vorlage hat, die Öffnungen in Nanogrößenordnung und metallische Nanoleitungen, die von den Öffnungen in Nanogrößenordnung wachsen, definiert; und – Befestigen des Chips an einem Substrat mittels des Nanostrukturhügels.
  2. Verfahren nach Anspruch 1, wobei das Bilden des Nanostrukturhügels aufweist: – Auflegen einer Aluminiumschicht auf dem Chip; – Bilden eines Aluminiumschichtmusters; – Anodisieren des Aluminiumschichtmusters zum Bilden einer anodischen Aluminiumoxid (AAO) Vorlage, die Öffnungen in Nanogrößenordnung hat, die in einer geordneten Anordnung von Poren sind; – Ablagern eines Metalls zum Bilden der metallischen Nanoleitungen in die Poren; und – Ätzen der AAO Vorlage.
  3. Verfahren nach Anspruch 2, wobei das Anodisieren das Steuern der Dicke der AAO Vorlage umfasst.
  4. Verfahren nach Anspruch 2, wobei das Ätzen das Steuern der Dicke der AAO Vorlage umfasst.
  5. Verfahren nach Anspruch 1, wobei das Bilden des Nanostrukturhügels aufweist: – Aufschleudern eines Polycarbonatfilms auf den Chip; – Ätzen des Polycarbonatfilms durch Verwenden eines Ionenstrahls zum Erzeugen der Öffnungen in Nanogrößenordnung, die Löcher sind, wobei der geätzte Polycarbonatfilm eine Polycarbonatvorlage bildet; – Ablagern eines Metalls zum Bilden der metallischen Nanoleitungen in den Löchern; und – Wegätzen wenigstens einer Oberflächenschicht der Polycarbonatvorlage in einem organischen Lösungsmittel.
  6. Verfahren nach Anspruch 5, wobei das Aufschleudern des Chips das Steuern der Dicke der Polycarbonatvorlage umfasst.
  7. Verfahren nach Anspruch 1, wobei das Befestigen des Chips am Substrat aufweist: – Ablagern von Lötmittel auf einem Substratauflager auf dem Substrat; – Verflüssigen des Nanostrukturhügels zum Bilden von Verbindungen mit dem Lötmittel.
  8. Verfahren nach Anspruch 1, wobei das Befestigen des Chips am Substrat das thermo-akustische Verbinden des Nanostrukturhügels mit den Substratauflagern auf dem Substrat umfasst.
  9. Verfahren nach Anspruch 8, wobei das Befestigen des Chips auf dem Substrat weiter das Bilden einer Metallschicht auf den Substratauflagern umfasst, die dieselbe Art von Metall wie die Nanoleitungen haben, vor dem thermoakustischen Verbinden des Nanostrukturhügels.
  10. Nanostrukturhügel mit: – einer Vorlage, die Öffnungen in Nanogrößenordnung definiert, die auf einem Chip angelegt sind; und – metallischen Leitungen, die sich von den Öffnungen in Nanogrößenordnung erstrecken, und die Verbindungskontakten auf dem Chip entsprechen.
  11. Nanostrukturhügel nach Anspruch 10, wobei die Vorlage eine anodische Aluminiumoxid (AAO) Vorlage, die Öffnungen in Nanogrößenordnung hat, die in einer geordneten Anordnung von Poren sind, umfasst.
  12. Nanostrukturhügel nach Anspruch 10, wobei die Vorlage eine Polycarbonatvorlage umfasst, die Öffnungen in Nanogrößenordnung hat, die Löcher sind, die aus einem Polycarbonatfilm geätzt wurden.
  13. Nanostrukturhügel nach Anspruch 10, wobei die Vorlage eine Dicke hat, die ungefähr im Bereich von 100 nm bis 500 nm liegt.
  14. Nanostrukturhügel nach Anspruch 10, wobei die Öffnungen in Nanogrößenordnung Größen haben, die ungefähr im Bereich von 5 nm bis 300 nm liegen.
  15. Gerätebaugruppe mit: – einem Chip; – einem Substrat mit Substratauflagen; und – einem Nanostrukturhügel, der auf dem Chip abgelagert oder beschichtet ist und an den Substratlagern auf dem Substrat befestigt ist, wobei der Nanostrukturhügel aufweist: – eine Vorlage, die Öffnungen in Nanogrößenordnung definiert, und – metallische Leitungen, die sich von den Öffnungen in Nanogrößenordnung erstrecken, die den Verbindungskontakten auf dem Chip entsprechen.
  16. Baugruppe nach Anspruch 17, wobei die Vorlage eine anodische Aluminium Oxid (AAO) Vorlage umfasst, die Öffnungen in Nanogrößenordnung hat, die in einer geordneten Anordnung von Poren sind.
  17. Baugruppe nach Anspruch 17, wobei die Vorlage eine Polycarbonatvorlage umfasst, die Öffnungen in Nanogrößenordnung hat, die Löcher sind, die aus einem Polycarbonatfilm herausgeätzt sind.
  18. System mit: – einer Basisbandverarbeitungseinheit zum Verarbeiten von Basisbanddaten; – einer Zwischenfrequenz (Intermediate Frequency; IF) Verarbeitungseinheit, die mit der Basisbandverarbeitungseinheit zum Verarbeiten eines IF Signals verbunden ist; – einem Baugruppensystem (System an Package; SOP), das mit der IF Verarbeitungseinheit verbunden ist, um ein Funkfrequenz (Radio Frequency; RF) Signal zu verarbeiten, wobei das SOP eine Baugruppeneinrichtung aufweist, wobei die Baugruppeneinrichtung umfasst: – einen Chip, – ein Substrat mit Substratauflagern und – einen Nanostrukturhügel, der abgelegt oder auf dem Chip beschichtet ist und an den Substratauflagern an dem Substrat befestigt ist, wobei der Nanostrukturhügel eine Vorlage aufweist, die Öffnungen in Nanogrößenordnung und metallische Nanoleitungen definiert, die sich von den Öffnungen in Nanogrößenordnung erstrecken, die den Verbindungskontakten auf dem Chip entsprechen.
  19. System nach Anspruch 18, wobei die Vorlage eine anodische Aluminiumoxid (AAO) Vorlage, die Öffnungen in Nanogrößenordnung hat, die in einer geordneten Anordnung von Poren sind, aufweist.
  20. System nach Anspruch 18, wobei die Vorlage eine Polycarbonatvorlage aufweist, die Öffnungen in Nanogrößenordnung hat, die Löcher sind, die aus einem Polycarbonatfilm herausgeätzt sind.
DE112006002983T 2005-12-22 2006-12-08 Nanostrukturbasierte Verbindungsbaugruppe Ceased DE112006002983T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/315,532 US7371674B2 (en) 2005-12-22 2005-12-22 Nanostructure-based package interconnect
US11/315,532 2005-12-22
PCT/US2006/047032 WO2007078627A1 (en) 2005-12-22 2006-12-08 Nanostructure-based package interconnect

Publications (1)

Publication Number Publication Date
DE112006002983T5 true DE112006002983T5 (de) 2008-11-13

Family

ID=38006872

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112006002983T Ceased DE112006002983T5 (de) 2005-12-22 2006-12-08 Nanostrukturbasierte Verbindungsbaugruppe

Country Status (6)

Country Link
US (2) US7371674B2 (de)
JP (1) JP5546765B2 (de)
CN (1) CN101317255B (de)
DE (1) DE112006002983T5 (de)
TW (1) TWI327131B (de)
WO (1) WO2007078627A1 (de)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7713858B2 (en) * 2006-03-31 2010-05-11 Intel Corporation Carbon nanotube-solder composite structures for interconnects, process of making same, packages containing same, and systems containing same
US8679630B2 (en) * 2006-05-17 2014-03-25 Purdue Research Foundation Vertical carbon nanotube device in nanoporous templates
JP4744360B2 (ja) * 2006-05-22 2011-08-10 富士通株式会社 半導体装置
US7476568B2 (en) * 2006-06-30 2009-01-13 Intel Corporation Wafer-level assembly of heat spreaders for dual IHS packages
US9487877B2 (en) * 2007-02-01 2016-11-08 Purdue Research Foundation Contact metallization of carbon nanotubes
JP4361572B2 (ja) * 2007-02-28 2009-11-11 株式会社新川 ボンディング装置及び方法
KR101345456B1 (ko) * 2007-08-29 2013-12-27 재단법인서울대학교산학협력재단 위치 선택적 수평형 나노와이어의 성장방법, 그에 의해형성된 나노와이어 및 이를 포함하는 나노소자
RU2010114227A (ru) * 2007-09-12 2011-10-20 Смольтек Аб (Se) Соединение и связывание соседних слоев наноструктурами
FR2923078B1 (fr) * 2007-10-26 2017-09-01 Centre Nat De La Rech Scient - Cnrs Procede de fabrication d'un element d'interconnexion mecanique conducteur d'electricite.
US20090194424A1 (en) * 2008-02-01 2009-08-06 Franklin Aaron D Contact metallization of carbon nanotubes
US20100224998A1 (en) * 2008-06-26 2010-09-09 Carben Semicon Limited Integrated Circuit with Ribtan Interconnects
US8049319B2 (en) * 2008-10-24 2011-11-01 Electronics And Telecommunications Research Institute Ultra wideband system-on-package
US8715981B2 (en) * 2009-01-27 2014-05-06 Purdue Research Foundation Electrochemical biosensor
US20100252317A1 (en) * 2009-04-03 2010-10-07 Formfactor, Inc. Carbon nanotube contact structures for use with semiconductor dies and other electronic devices
US8872154B2 (en) * 2009-04-06 2014-10-28 Purdue Research Foundation Field effect transistor fabrication from carbon nanotubes
FR2964786B1 (fr) * 2010-09-09 2013-03-15 Commissariat Energie Atomique Procédé de réalisation d'éléments a puce munis de rainures d'insertion de fils
KR101739742B1 (ko) * 2010-11-11 2017-05-25 삼성전자 주식회사 반도체 패키지 및 이를 포함하는 반도체 시스템
KR101709959B1 (ko) 2010-11-17 2017-02-27 삼성전자주식회사 범프 구조물, 이를 갖는 반도체 패키지 및 반도체 패키지의 제조 방법
CN103165480A (zh) * 2011-12-15 2013-06-19 北京大学深圳研究生院 倒装芯片凸点的制备方法
US8907479B2 (en) 2013-03-11 2014-12-09 Taiwan Semiconductor Manufacturing Company, Ltd. Treating copper surfaces for packaging
CN103896207B (zh) * 2014-04-14 2015-11-18 河南省科学院应用物理研究所有限公司 一种基于力电热耦合的碳纳米管阵列键合方法
CN104637831B (zh) * 2015-02-12 2017-06-27 华中科技大学 一种基于铜纳米线的铜铜键合工艺
US9468989B2 (en) * 2015-02-26 2016-10-18 Northrop Grumman Systems Corporation High-conductivity bonding of metal nanowire arrays
CN106158828A (zh) * 2015-04-16 2016-11-23 清华大学 片间互连结构、片间互连结构的制造方法及封装结构
CN106158674A (zh) * 2015-04-16 2016-11-23 清华大学 片间互连方法
US20170162536A1 (en) * 2015-12-03 2017-06-08 International Business Machines Corporation Nanowires for pillar interconnects
JP6797535B2 (ja) * 2016-03-07 2020-12-09 株式会社アドバンテスト 異方性導電膜の製造方法及び異方性導電膜
US10304803B2 (en) * 2016-05-05 2019-05-28 Invensas Corporation Nanoscale interconnect array for stacked dies
CN109075152B (zh) 2016-05-06 2023-01-24 斯莫特克有限公司 组装平台
US10515923B2 (en) * 2017-05-31 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming semiconductor package structure with twinned copper layer
CN107881534A (zh) * 2017-11-10 2018-04-06 广州东有电子科技有限公司 一种具备金属电极的器件与基板的互连方法
US11387202B2 (en) * 2019-03-01 2022-07-12 Invensas Llc Nanowire bonding interconnect for fine-pitch microelectronics
US11195811B2 (en) * 2019-04-08 2021-12-07 Texas Instruments Incorporated Dielectric and metallic nanowire bond layers
CN110364429B (zh) * 2019-06-12 2022-01-07 北海惠科光电技术有限公司 金属纳米线薄膜及其制备方法以及薄膜晶体管阵列
CN114582744B (zh) * 2022-02-18 2022-11-22 广东省科学院半导体研究所 一种高密度铜柱凸点键合互连的方法
DE102022121193A1 (de) * 2022-08-22 2024-02-22 Danfoss Silicon Power Gmbh Elektronische struktur und verfahren zu deren herstellung

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05211029A (ja) * 1992-01-31 1993-08-20 Ricoh Co Ltd 電子放出素子及びその製造方法
US6129901A (en) 1997-11-18 2000-10-10 Martin Moskovits Controlled synthesis and metal-filling of aligned carbon nanotubes
JP3902883B2 (ja) * 1998-03-27 2007-04-11 キヤノン株式会社 ナノ構造体及びその製造方法
US6185961B1 (en) * 1999-01-27 2001-02-13 The United States Of America As Represented By The Secretary Of The Navy Nanopost arrays and process for making same
JP2002141633A (ja) * 2000-10-25 2002-05-17 Lucent Technol Inc 垂直にナノ相互接続された回路デバイスからなる製品及びその製造方法
EP1374310A4 (de) * 2001-03-14 2008-02-20 Univ Massachusetts Nanofabrikation
JP3544362B2 (ja) * 2001-03-21 2004-07-21 リンテック株式会社 半導体チップの製造方法
DE10127351A1 (de) * 2001-06-06 2002-12-19 Infineon Technologies Ag Elektronischer Chip und elektronische Chip-Anordnung
US6841235B2 (en) * 2002-10-11 2005-01-11 General Motors Corporation Metallic nanowire and method of making the same
TWI245079B (en) * 2002-12-30 2005-12-11 Ind Tech Res Inst Method for growing highly-ordered nanofibers
JP2004243477A (ja) * 2003-02-14 2004-09-02 Sharp Corp 炭素質ナノ構造体の製造方法、炭素質ナノ構造体及びそれを用いた電子源
US20050272856A1 (en) * 2003-07-08 2005-12-08 Cooper Christopher H Carbon nanotube containing materials and articles containing such materials for altering electromagnetic radiation
JP4434658B2 (ja) * 2003-08-08 2010-03-17 キヤノン株式会社 構造体及びその製造方法
US6989325B2 (en) * 2003-09-03 2006-01-24 Industrial Technology Research Institute Self-assembled nanometer conductive bumps and method for fabricating
WO2005040460A1 (ja) * 2003-10-24 2005-05-06 Kyoto University 金属ナノチューブ製造装置および金属ナノチューブの製造方法
US7393391B2 (en) * 2003-10-24 2008-07-01 Stc.Unm Fabrication of an anisotropic super hydrophobic/hydrophilic nanoporous membranes
DE10359424B4 (de) * 2003-12-17 2007-08-02 Infineon Technologies Ag Umverdrahtungsplatte für Halbleiterbauteile mit engem Anschlussraster und Verfahren zur Herstellung derselben
US7327037B2 (en) * 2004-04-01 2008-02-05 Lucent Technologies Inc. High density nanostructured interconnection
US7393771B2 (en) * 2004-06-29 2008-07-01 Hitachi, Ltd. Method for mounting an electronic part on a substrate using a liquid containing metal particles
US20060289351A1 (en) * 2004-07-02 2006-12-28 The University Of Chicago Nanostructures synthesized using anodic aluminum oxide
US7713849B2 (en) * 2004-08-20 2010-05-11 Illuminex Corporation Metallic nanowire arrays and methods for making and using same
US8039726B2 (en) * 2005-05-26 2011-10-18 General Electric Company Thermal transfer and power generation devices and methods of making the same
US20060270229A1 (en) * 2005-05-27 2006-11-30 General Electric Company Anodized aluminum oxide nanoporous template and associated method of fabrication
US20070020146A1 (en) * 2005-06-29 2007-01-25 Young James E Nanopore structure and method using an insulating substrate
US8064360B2 (en) * 2009-01-23 2011-11-22 Empire Technology Development Llc Wireless home network routing protocol
US20110008963A1 (en) * 2009-07-08 2011-01-13 Chimei Innolux Corporation Method for making conductive film and film making equipment

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
(IEEE) 802.11

Also Published As

Publication number Publication date
TWI327131B (en) 2010-07-11
CN101317255B (zh) 2010-12-15
WO2007078627A1 (en) 2007-07-12
JP5546765B2 (ja) 2014-07-09
CN101317255A (zh) 2008-12-03
US20080185718A1 (en) 2008-08-07
US20070148949A1 (en) 2007-06-28
JP2009523315A (ja) 2009-06-18
TW200736157A (en) 2007-10-01
US7371674B2 (en) 2008-05-13

Similar Documents

Publication Publication Date Title
DE112006002983T5 (de) Nanostrukturbasierte Verbindungsbaugruppe
EP0610709B1 (de) Verfahren zur Herstellung einer dreidimensionalen Schaltungsanordnung
DE112006003438B4 (de) Verfahren zur Herstellung einer Kohlenstoffnanoröhrchen-Lötmittel-Kompositpaste, Verwendung dieser als Zwischenverbindung in Baugruppen und Baugruppe
US10849240B2 (en) Contact structures with porous networks for solder connections, and methods of fabricating same
DE102005004160B4 (de) CSP-Halbleiterbaustein, Halbleiterschaltungsanordnung und Verfahren zum Herstellen des CSP-Halbleiterbausteins
US20130001774A1 (en) Electrically conductive paste, and electrically conductive connection member produced using the paste
DE102009042191A1 (de) Wafer-Level-gekapselte integrierte MEMS-Schaltung
DE102007038169A1 (de) Verfahren zum Verpacken auf Waferebene unter Verwendung von Waferdurchgangslöchern mit geringem Aspektverhältnis
DE102006049562A1 (de) Substrat mit Durchführung und Verfahren zur Herstellung desselben
DE102008034693B4 (de) Verfahren zur Herstellung einer integrierten Schaltung mit verbundenem Vorderseitenkontakt und Rückseitenkontakt
DE102019129234A1 (de) Halbleiltervorrichtung mit verbesserter wärmeabfuhr undverfahren zur herstellung derselben
DE102015119413A1 (de) Verfahren zum Bearbeiten eines Halbleitersubstrats und Verfahren zum bearbeten eines Halbleiterwafers
DE102008064373B4 (de) Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung
JPH07335439A (ja) インダクターチップ装置
DE102010037439A1 (de) Bauelement mit einem Halbleiterchip und einem Träger und Fabrikationsverfahren
DE10015962C2 (de) Hochtemperaturfeste Lotverbindung für Halbleiterbauelement
DE602004010061T2 (de) Hochzuverlässige, kostengünstige und thermisch verbesserte Halbleiterchip-Befestigungstechnologie mit AuSn
DE10239318A1 (de) Umverdrahten von Kontaktstellen für integrierte Schaltungschips
DE102022105027A1 (de) Mikroelektronische baugruppen mit integrierten magnetkerninduktivitäten
DE102015119059A1 (de) Halbleitervorrichtung und elektronische vorrichtung
DE102018115509A1 (de) Wärmedissipationsvorrichtung, Halbleiterpackagingsystem und Verfahren zum Herstellen derselben
CN108305838B (zh) 一种不含有机物的低温芯片贴装方法及芯片贴装结构
DE102006036963A1 (de) Halbleiterbauelement mit Kontaktstelle und Herstellungsverfahren
DE19651528B4 (de) Chipanordnung und Verfahren zum Herstellen derselben
DE112006003771T5 (de) Auf Chipebene integrierte passive Hochfrequenzelemente, Verfahren zu ihrer Herstellung und Systeme, die diese enthalten

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final