DE1295246B - Schaltungsanordnung zur fehlergesicherten Wiedergabe von parallel dargestellten digitalen Signalen - Google Patents

Schaltungsanordnung zur fehlergesicherten Wiedergabe von parallel dargestellten digitalen Signalen

Info

Publication number
DE1295246B
DE1295246B DER37126A DER0037126A DE1295246B DE 1295246 B DE1295246 B DE 1295246B DE R37126 A DER37126 A DE R37126A DE R0037126 A DER0037126 A DE R0037126A DE 1295246 B DE1295246 B DE 1295246B
Authority
DE
Germany
Prior art keywords
parity
signals
group
gates
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DER37126A
Other languages
English (en)
Inventor
Jenkins Robert Howard
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of DE1295246B publication Critical patent/DE1295246B/de
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/18Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
    • G06F11/187Voting techniques
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14Error detection or correction of the data by redundancy in operation
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/18Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1803Error detection or correction; Testing, e.g. of drop-outs by redundancy in data representation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/18Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
    • G06F11/183Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits by voting, the voting not being performed by the redundant components

Description

Ausgangsklemmen verbunden sind.
Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.
Ausführungsbeispiele der Erfindung werden im folgenden an Hand der Zeichnungen näher erläutert, es zeigt
F i g. 1 ein Schaltbild einer Einrichtung zur magnetischen Aufzeichnung und Wiedergabe von digi-
einem Aufzeichnungsträger, wie einem Magnetband, io weils mit Eingängen eines ODER-Gliedes verbunden und zur Wiedergabe der aufgezeichneten Signale sind und daß die Ausgänge der ODER-Glieder mit sollen eine hohe Arbeitsgeschwindigkeit, hohe
Speicherdichten und eine sehr hohe Genauigkeit aufweisen. Der Verwirklichung dieser Ziele steht entgegen, daß sich in der Praxis keine wirklich gleich- 15
förmigen magnetischen Aufzeichnungsträger herstellen lassen.
Es ist bekannt, daß man eine hohe Genauigkeit dadurch erreichen kann, daß man dieselbe digitale
Information redundant auf zwei getrennten Spuren 20 talen Signalen, welche eine Schaltungsanordnung ge-
des Aufzeichnungsträgers aufzeichnet und bei der maß der Erfindung enthält,
Wiedergabe die von den beiden Spuren abgespielten F i g. 2 Schaltzeichen der in F i g. 1 enthaltenen
digitalen Signale einer Ausgangsklemme bzw. einem logischen Stufen und
Verbraucher zuführt. Eine derzeit im Handel befind- F i g. 3 ein Schaltbild einer abgewandelten Anord-
liche Anlage dieser Art hat eine Genauigkeit von 25 nung, die bei der in F i g. 1 dargestellten Anlage ver-
einem Fehler auf 108 wiedergegebene Informa- wendet werden kann,
tionsbits. In F i g. 1 ist mit 9 ein magnetischer Aufzeich-
Es ist ferner aus der französischen Patentschrift nungsträger bezeichnet, der die Form eines Bandes 1314 695 eine Schaltungsanordnung zur fehler- oder einer Trommel haben kann. Bei dem Aufzeichgesicherten Wiedergabe von parallel dargestellten 30 nungsträgers ist eine erste Gruppe von Aufzeichdigitalen Signalen und zugehörigen Paritätssignalen nungs- und Wiedergabeköpfen 10, 11, 12 angeordbekannt, bei der zusätzlich zu den digitalen Signalen net, die parallele, sich nicht überlappende Spuren und Paritätssignalen noch für jeden Datenspeicher- auf dem Träger 9 abtasten, wenn dieser an den Köpplatz jedes Kanals ein Synchronisationsbit aufge- fen vorbeigeführt wird. Die Köpfe 10, 11 und 12 zeichnet ist. Jedes Informationsbit ist also von zwei 35 sind normalerweise nebeneinander und quer zur Synchronisationsbits eingerahmt. Einzelfehler durch Laufrichtung des Aufzeichnungsträgers 9 angeord-Aussetzer können bei dieser bekannten Schaltungs- net und nicht hintereinander, wie es in F i g. 1 der anordnung auf Grund der Tatsache korrigiert Übersichtlichkeit halber dargestellt ist. Normalerwerden, daß man auf Grund der falschen Parität das weise enthält eine Anlage auch wesentlich mehr Fehlen einer Eins feststellen kann und auf Grund des 40 Köpfe als nur drei. Die dargestellte Anlage enthält fehlenden Synchronisationsbits auch den Platz weiß, außerdem eine zweite Gruppe magnetischer Aufwo die Eins fehlt. Eine redundante, also mehrfache zeichnungs- und Wiedergabeköpfe 10, 11', 12', die Aufzeichnung der Informationsbits ist bei dieser be- normalerweise neben den Köpfen 10, 11 und 12 ankannten Schaltungsanordnung nicht vorgesehen. Die geordnet sind, obgleich sie der Übersichtlichkeit erreichte Genauigkeit soll einem Fehler auf 1010 45 halber in bezug auf diese versetzt dargestellt sind, entsprechen. Die Anordnung der Köpfe ist vorzugsweise so ge-
Nachteilig an der letzterwähnten bekannten Schal- troffen, daß die Köpfe 10, 10' bzw. 11, 1Γ und 12, tungsanordnung ist, daß der Speicherplatz auf dem 12' jeweils so weit voneinander entfernt sind, daß sie Magnetband schlecht ausgenutzt wird, da für jedes nicht von ein und derselben Unregelmäßigkeit im Informationsbit noch ein Synchronisationsbit auf- 50 Aufzeichnungsträger 9, ζ. Β. einem Magnetband, begezeichnet werden muß. Es ist außerdem erwünscht, einflußt werden können.
den Fehleranteil noch weiter herabzusetzen, insbe- Die einzelnen Köpfe enthalten Wicklungen, welche
sondere auf Werte in der Größenordnung von 1:1012. über gekuppelte Schalter 8 mit Eingangsleitungen E
Der vorliegenden Erfindung liegt die Aufgabe zu-r gekoppelt sind, die den verschiedenen Bitstellen entgrunde, eine Schaltungsanordnung zur fehlergesicher- 55 sprechen. Bei der Wiedergabe werden die Wicklunten Wiedergabe von parallel dargestellten digitalen gen der Köpfe über die Schalter 8 mit Setzeingän-Signalen und zugehörigen Paritätssignalen anzugeben, gen S entsprechender Flip-Flops 20, 21, 22, 20', 21' die verhältnismäßig einfach im Aufbau ist, eine hohe bzw. 22' verbunden. Die Flip-Flops weisen außer-Fehlersicherheit gewährleistet und eine gute Ausnut- dem einen Rückstelleingang R auf, dem von einer zung des auf dem Aufzeichnungsträger zur Verfügung 60 Uhrimpulsquelle ein Rückstellimpuls zugeführt wird, stehenden Speicherplatzes erlaubt. bevor das nächste digitale Signal von dem zugeord-
Diese Aufgabe wird bei einer Sehaltungsanord- neten Kopf eintrifft. Die Schalter 8 können entfallen,
nung der eingangs genannten Art dadurch gelöst, daß wenn die Köpfe 10 bis 12' jeweils aus einem Auf-
die von der ersten Spurengruppe abgespielten Signale zeichnungs- und Wiedergabe-Doppelkopf bestehen, einem ersten Paritätsprüfkreis und jeweils einem 65 der getrennte Aufzeichnungs- und Wiedergabewick-
ersten Eingang einer Gruppe von UND-Gliedern zu- lungen enthält, die fest mit einer Eingangsleitung
geführt sind; daß die von der zweiten Spurengruppe bzw. einem Flip-Flop verbunden sind,
abgespielten Signale einem zweiten Paritätsprüfkreis 1-Ausgänge der Flip-Flops 20 bis 22' sind über
3 4
Verzögerungskreise D mit Eingängen entsprechender men, zu den Ausgangsklemmen 2°, 21 und 22 durch-Koinzidenzkreise 30, 31, 32, 30', 31' bzw. 32' ver- gelassen werden, wenn die Signale dieser ersten bunden, die aus UND-Gliedern bestehen können. Gruppe die richtige Parität haben. Die Verzögerungskreise D sind unter Umständen Wenn andererseits durch den Paritätsprüfkreis 26 nötig, um zu gewährleisten, daß die Eingangssignale 5 festgestellt wird, daß die wiedergegebenen Signale an den UND-Gliedern in der richtigen zeitlichen der ersten Gruppe, die von den Köpfen 10, 11, 12 Aufeinanderfolge eintreffen. Sie bestehen Vorzugs- stammen, nicht die richtige Parität haben, macht das weise aus Impulsdehnungskreisen, die die Rückflanke Ausgangssignal des Paritätsprüfkreises 26, nachdem der Flip-Flop-Ausgangsimpulse verzögern. Die Aus- es durch den Inverter 28 negiert worden ist, die gänge der UND-Glieder 30, 30' sind mit den Ein- io UND-Glieder 30' 31', 32' durchlaßbereit, so daß die gangen eines ODER-Gliedes 40 verbunden, das einen Signale der zweiten Gruppe von den Köpfen 10', 11' 2°-Ausgang entsprechend dem 2°-Eingang der Köpfe und 12' zu den Ausgangsklemmen 2°, 21 und 22 10, 10' bildet. Die Ausgänge der UND-Glieder 31, durchgelassen werden. Dies ist der Fall unabhängig 31' sind an ein ODER-Glied 41 angeschlossen, das davon, ob die vom Paritätsprüfkreis 26' geprüfte einen 2!-Ausgang entsprechend dem 21-Eingang der 15 Parität der Signale der zweiten Gruppe von den Köpfe 11, 11' liefert. In entsprechender Weise sind Köpfen 10', 11', 12' richtig ist. die UND-Glieder 32, 32' mit einem ODER-Glied 42 Wenn durch den Paritätsprüfkreis 26' festgestellt gekoppelt, das einen 22-Ausgang liefert. wird, daß die Parität der zweiten Signalgruppe rich-Die 1-Ausgänge der Flip-Flops 20, 21, 22 sind tig ist sperrt das durch den Inverter 28' negierte außerdem über Leitungen 23 mit einem Paritätsprüf- 20 Signal vom Ausgang 27' die UND-Glieder 30, 31, kreis 26 verbunden. In entsprechender Weise sind 32, nachdem es das ODER-Glied 29 durchlaufen die 1-Ausgänge der Flip-Flops 20', 21', 22' über Lei- hat, so daß die abgespielten Signale der ersten tungen 23' an einen zweiten Paritätsprüfkreis 26' an- Gruppe nicht zu den Ausgangsklemmen 2°, 21, 22 geschlossen. Der Ausgang 27 des Paritätsprüfkreises gelangen können. In diesem Fall werden nur die
26 ist über einen Inverter 28 an den zweiten Aus- 25 Signale der zweiten Gruppe zu den Ausgangsklemgang der UND-Glieder 30', 31', 32' angeschlossen. men 2°, V, 22 übertragen. Wenn andererseits durch In entsprechender Weise ist der Ausgang 27' des Pa- den Paritätsprüfkreis 26' festgestellt wird, daß auch ritätsprüfkreises 26' über einen Inverter 28' und über die Parität der zur zweiten Gruppe gehörenden abein ODER-Glied 29 mit den zweiten Eingängen der gespielten Signale nicht richtig ist, werden die UND-UND-Glieder 30, 31 und 32 verbunden. Der Ausgang 30 Glieder 30, 31, 32 durch das Ausgangssignal des Pari-
27 des Paritätsprüfkreises 26 ist außerdem an einen tätsprüfkreises durchlaßbereit gemacht, so daß sozweiten Eingang des ODER-Gliedes 29 ange- wohl die wiedergegebenen Signale der ersten Gruppe schlossen. als auch die der zweiten Gruppe zu den Ausgangs-
Im Betrieb der in Fig. 1 dargestellten Anlage klemmen2°, V, 22 gelangen können,
werden die Schalter 8 zum Speichern oder Aufzeich- 35 Bei dem zuletzt beschriebenen Betriebszustand,
nen in ihre obere Stellung umgelegt. Die Informa- bei dem beide Signalgruppen falsche Parität haben,
tion wird vorzugsweise gleichzeitig allen Aufzeich- werden also die Signale beider Gruppen den Aus-
nungsköpfen 10, 11, 12, 10', 11', 12' zugeführt. Das gangsklemmen zugeführt. Durch die Nutzbar-
Eingangsbit der Stelle 2° des aufzuzeichnenden machung beider Signalgruppen mit unrichtiger
Wortes wird durch den ersten Eingangsleiter 13 den 40 Parität wird die Genauigkeit der Anlage erhöht, da
Köpfen 10, 10' zugeführt. In entsprechender Weise Aussetzer (nicht wiedergegebene aufgezeichnete
werden Köpfen 11, 11' und 12, 12' die Eingangsbit Signale) wesentlich häufiger sind, nämlich etwa drei-
der Stellen 21 bzw. 22 zugeführt. bis siebenmal häufiger, als Störimpulse, also die
Wenn die auf dem magnetischen Aufzeichnungs- Wiedergabe von Signalen, die nicht aufgezeichnet träger 9 gespeicherte Information abgelesen werden 45 worden waren. Wenn also die Paritäten unrichtig soll, werden die gekuppelten Schalter 8 in ihre untere sind, ist es wesentlich wahrscheinlicher, daß dies auf Wiedergabestellung umgelegt. Die in den Wicklungen einem Fehlen von Signalen beruht, die hätten wiederder Köpfe 10 bis 12' induzierten Signale gelangen gegeben werden sollen. Wenn dann in den verschiedadurch zu den entsprechenden Flip-Flops 20 bis denen Gruppen verschiedene Signale fehlen, sind die 22. Die in den Flip-Flops 20, 21, 22 gespeicherten 50 Ausgangssignale der ODER-Glieder 40, 41, 42 richabgespielten Signale werden von den Ausgängen tig. Die Ausgänge 2°, 21 und 22 können also auch dieser Flip-Flops über die Leitungen 23 den Eingän- dann richtig sein, wenn die Parität bei beiden Grupgen des Paritätsprüfkreises 26 zugeführt. Ein Signal pen wiedergegebener Signale nicht stimmt, am Ausgang 27 des Paritätsprüfkreises 26, das eine Zusammenfassend gesagt werden also die Signale richtige Parität anzeigt, wird durch den Inverter 28 55 der ersten Gruppe zu den Ausgangsklemmen durchnegiert und sperrt die UND-Glieder 30', 31', 32' und gelassen, wenn die Parität der zweiten Gruppe unverhindert, daß die zweite Gruppe der abgespielten richtig ist, die Signale der zweiten Gruppe werden Signale von den Flip-Flops 20', 21' 22' zu den zu den Ausgangsklemmen übertragen, wenn die Pa-ODER-Gliedern 40, 41, 42 gelangt. Das Signal am rität der ersten Gruppe unrichtig ist, die Signale Ausgang 27 des Paritätsprüfkreises 26 gelangt außer- 60 beider Gruppen werden den Ausgangsklemmen zudem über das ODER-Glied 29 zu den UND-Gliedern geführt, wenn beide Signalgruppen unrichtige Parität 30, 31, 32 und macht diese ansprechbereit, so daß haben, und den Ausgangsklemmen werden ausdie Signale der ersten Gruppe von den Köpfen 10, schließlich die Signale der ersten Gruppe zugeführt, 11, 12 zu den ODER-Gliedern 40, 41, 42 und den wenn die Parität beider Signalgruppen richtig ist. Ausgangsklemmen 2°, V bzw. 22 durchgelassen wer- 65 F i g. 3 zeigt eine andere Möglichkeit der Verbinden. Die soweit beschriebene Anordnung arbeitet dung zwischen den Paritätsprüfkreisen 26, 26' und also derart, daß nur die abgespielten Signale der den UND-Gliedern 30 bis 32'. Sie unterscheidet sich ersten Gruppe, die von den Köpfen 10, 11, 12 stam- von der in F i g. 1 dargestellten Anordnung darin,
daß in die Leitung zwischen dem Inverter 28 und den UND-Gliedern 30', 3Γ, 32' ein zusätzliches ODER-Glied 29' eingeschaltet ist. Der Ausgang 27' des Paritätsprüfkreises 26 ist mit einem zweiten Eingang des zusätzlichen ODER-Gliedes 29' verbunden.
Wenn man die in Fig. 1 dargestellte Anordnung entsprechend F i g. 3 abwandelt, ändert sich an der Arbeitsweise nichts, mit Ausnahme des Falles, daß beide Paritätsprüfkreise 26, 26' Ausgangssignale liefern, die einer richtigen Parität entsprechen. Diese Signale werden dann durch die ODER-Glieder 29, 29' übertragen und machen alle UND-Glieder 30 bis 32' ansprechbereit. Eine solche Anordnung hat den Vorteil, daß die Signale an den Ausgangsklemmen 2°, 21 und 22 auch dann richtig sind, wenn die von den Köpfen 10, 11 und 12 wiedergegebenen Signale eine gerade Anzahl von Aussetzern enthalten und der Paritätsprüfkreis 26 dementsprechend ein einer richtigen Parität entsprechendes Signal liefert. Die Paritätsprüfkreise können beispielsweise so aufgebaut ao sein, daß sie ein einer richtigen Parität entsprechendes Ausgangssignal nur dann liefern, wenn an ihren Eingängen eine ungerade Anzahl von Einsen liegt. Wenn also zwei Einsen infolge von Aussetzern verlorengehen, bleibt die Anzahl von Einsen ungerade, »5 und es wird ein einer richtigen Parität entsprechendes Signal erzeugt. Da bei der in F i g. 3 dargestellten Schaltungsanordnung jedoch die Aussetzer der ersten Signalgruppe durch die von den Köpfen 10', 1Γ, 12' gelieferten Signale der zweiten Gruppe ergänzt werden, sind die an den Ausgangsklemmen 2°, V- und 2s liegenden Sgnale trotzdem richtig. Richtige Ausgangssignale werden außerdem auch dann erzeugt, wenn Aussetzerpaare statt dessen in den Signalen von den Köpfen 10, 11, 12 auftreten oder wenn unterschiedliche Aussetzerpaare in den Signalen beider Gruppen auftreten.

Claims (3)

Patentansprüche:
1. Schaltungsanordnung zur fehlergesicherten Wiedergabe von parallel dargestellten digitalen Signalen und zugehörigen Paritätssignalen, die in zwei Spurengruppen redundant aufgezeichnet sind, wobei die wahrscheinlichere Fehlermöglichkeit in der Auslöschung eines eine binäre Eins darstellenden Signals besteht, mit Paritätsprüfkreisen, dadurch gekennzeichnet, daß die von der ersten Spurengruppe abgespielten Signale einem ersten Paritätsprüfkreis (26) und jeweils einem ersten Eingang einer Gruppe von UND-Gliedern (30 bis 32) zugeführt sind, daß die von der zweiten Spurengruppe abgespielten Signale einem zweiten Paritätsprüfkreis (26') und jeweils einem ersten Eingang einer weiteren Gruppe von UND-Gliedern (30' bis 32') zugeführt sind, daß den zweiten Eingängen der die erste Gruppe bildenden UND-Glieder (30 bis 32) ein Paritäts-Falsch-Signal vom zweiten Paritätsprüfkreis (26') zugeführt ist, daß den zweiten Eingängen der die zweite Gruppe bildenden UND-Glieder (30' bis 32') ein Paritäts-Falsch-Signal vom ersten Paritätsprüfkreis (26) zugeführt ist; daß die Ausgänge entsprechender UND-Glieder (30, 30' bzw. 31, 31' bzw. 32, 32') der beiden Gruppen jeweils mit Eingängen eines ODER-Gliedes (40 bzw. 41 bzw. 42) verbunden sind und daß die Ausgänge der ODER-Glieder mit Ausgangsklemmen (2°, 21, 22) verbunden sind.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß einer der beiden oder beiden Gruppen von UND-Gliedern ein Paritäts-Richtig-Signal von demjenigen Paritätsprüfkreis zugeführt sind, dem die gleichen Spurengruppensignale zugeführt sind, die an den UND-Gliedern der betreffenden Gruppe anliegen.
3. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß den zweiten Eingängen der UND-Glieder (30 bis 32, 30' bis 32') der ersten und zweiten Gruppe ein Paritäts-Richtig-Signal vom entsprechenden ersten bzw. zweiten Paritätsprüfkreis (26 bzw. 26') zugeführt ist.
Hierzu 1 Blatt Zeichnungen
DER37126A 1963-02-25 1964-02-04 Schaltungsanordnung zur fehlergesicherten Wiedergabe von parallel dargestellten digitalen Signalen Pending DE1295246B (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US260708A US3303482A (en) 1963-02-25 1963-02-25 Redundant recording system with parity checking

Publications (1)

Publication Number Publication Date
DE1295246B true DE1295246B (de) 1969-05-14

Family

ID=22990275

Family Applications (1)

Application Number Title Priority Date Filing Date
DER37126A Pending DE1295246B (de) 1963-02-25 1964-02-04 Schaltungsanordnung zur fehlergesicherten Wiedergabe von parallel dargestellten digitalen Signalen

Country Status (7)

Country Link
US (1) US3303482A (de)
BE (1) BE644320A (de)
DE (1) DE1295246B (de)
FR (1) FR1383431A (de)
GB (1) GB1020479A (de)
NL (1) NL6401721A (de)
SE (1) SE313337B (de)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL6507233A (de) * 1965-06-05 1966-12-06
US3633162A (en) * 1970-08-03 1972-01-04 Honeywell Inc Apparatus for correcting and indicating errors in redundantly recorded information
US3737577A (en) * 1971-10-22 1973-06-05 British Railways Board Communication systems for receiving and checking repeatedly transmitted multi-digital telegrams
US3761903A (en) * 1971-11-15 1973-09-25 Kybe Corp Redundant offset recording
JPS5165915A (en) * 1974-12-04 1976-06-08 Fujitsu Ltd Toratsukukanisozurehoshohoshiki
US4020459A (en) * 1975-10-28 1977-04-26 Bell Telephone Laboratories, Incorporated Parity generation and bus matching arrangement for synchronized duplicated data processing units
GB1603114A (en) * 1977-03-24 1981-11-18 Baldwin J L E Magnetic tape recording and/or reproducing apparatus
JPS53142208A (en) * 1977-05-18 1978-12-11 Teac Corp Method of recording pcm signal
JPS53149308A (en) * 1977-06-01 1978-12-26 Matsushita Electric Ind Co Ltd Recorder-reproducer of digital signals
US4326291A (en) * 1979-04-11 1982-04-20 Sperry Rand Corporation Error detection system
US4328580A (en) * 1979-07-06 1982-05-04 Soundstream, Inc. Apparatus and an improved method for processing of digital information
JPS57196281A (en) * 1981-05-28 1982-12-02 Sony Corp Control system for video signal reproducer
US4419687A (en) * 1981-06-24 1983-12-06 Rca Corporation Compatible component digital system
FR2561428B1 (fr) * 1984-03-16 1986-09-12 Bull Sa Procede d'enregistrement dans une memoire a disques et systeme de memoire a disques
US4849657A (en) * 1984-09-17 1989-07-18 Honeywell Inc. Fault tolerant integrated circuit design
CH666975A5 (de) * 1984-12-18 1988-08-31 Studer Willi Ag Verfahren und vorrichtung zur aufzeichnung und wiedergabe codierter digitaler signale.
US5031218A (en) * 1988-03-30 1991-07-09 International Business Machines Corporation Redundant message processing and storage
US5022030A (en) * 1989-03-17 1991-06-04 Digital Equipment Corporation Skewed XOR data storage process
US5146574A (en) * 1989-06-27 1992-09-08 Sf2 Corporation Method and circuit for programmable selecting a variable sequence of element using write-back
US5315708A (en) * 1990-02-28 1994-05-24 Micro Technology, Inc. Method and apparatus for transferring data through a staging memory
US5212785A (en) * 1990-04-06 1993-05-18 Micro Technology, Inc. Apparatus and method for controlling data flow between a computer and memory devices
US5140592A (en) * 1990-03-02 1992-08-18 Sf2 Corporation Disk array system
US5233618A (en) * 1990-03-02 1993-08-03 Micro Technology, Inc. Data correcting applicable to redundant arrays of independent disks
US5134619A (en) * 1990-04-06 1992-07-28 Sf2 Corporation Failure-tolerant mass storage system
US5388243A (en) * 1990-03-09 1995-02-07 Mti Technology Corporation Multi-sort mass storage device announcing its active paths without deactivating its ports in a network architecture
US5325497A (en) * 1990-03-29 1994-06-28 Micro Technology, Inc. Method and apparatus for assigning signatures to identify members of a set of mass of storage devices
US5202856A (en) * 1990-04-05 1993-04-13 Micro Technology, Inc. Method and apparatus for simultaneous, interleaved access of multiple memories by multiple ports
US5956524A (en) * 1990-04-06 1999-09-21 Micro Technology Inc. System and method for dynamic alignment of associated portions of a code word from a plurality of asynchronous sources
US5414818A (en) * 1990-04-06 1995-05-09 Mti Technology Corporation Method and apparatus for controlling reselection of a bus by overriding a prioritization protocol
US5233692A (en) * 1990-04-06 1993-08-03 Micro Technology, Inc. Enhanced interface permitting multiple-byte parallel transfers of control information and data on a small computer system interface (SCSI) communication bus and a mass storage system incorporating the enhanced interface
US5214778A (en) * 1990-04-06 1993-05-25 Micro Technology, Inc. Resource management in a multiple resource system
US5867640A (en) * 1993-06-01 1999-02-02 Mti Technology Corp. Apparatus and method for improving write-throughput in a redundant array of mass storage devices
US20030088611A1 (en) * 1994-01-19 2003-05-08 Mti Technology Corporation Systems and methods for dynamic alignment of associated portions of a code word from a plurality of asynchronous sources

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE448307C (de) * 1923-01-08 1927-08-18 John Royden Peirce Vergleichungs- und Eintragungsmaschine fuer Registrierkarten
DE902140C (de) * 1951-04-20 1954-01-18 Lorenz C Ag Einrichtung zum Vergleichen des ausgesandten und des rueckempfangenen Zeichens zweicks Fehlerkontrolle
BE615517A (fr) * 1961-03-24 1962-07-16 Sperry Rand Corp Vérificateur de parité et comparateur combinés
FR1314695A (fr) * 1962-02-08 1963-01-11 Potter Instrument Co Inc Procédé et appareil pour contrôler l'exactitude des informations enregistrées sur ruban magnétique dans les calculatrices

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2813259A (en) * 1954-04-12 1957-11-12 Monroe Calculating Machine Magnetic tape recording systems

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE448307C (de) * 1923-01-08 1927-08-18 John Royden Peirce Vergleichungs- und Eintragungsmaschine fuer Registrierkarten
DE902140C (de) * 1951-04-20 1954-01-18 Lorenz C Ag Einrichtung zum Vergleichen des ausgesandten und des rueckempfangenen Zeichens zweicks Fehlerkontrolle
BE615517A (fr) * 1961-03-24 1962-07-16 Sperry Rand Corp Vérificateur de parité et comparateur combinés
FR1314695A (fr) * 1962-02-08 1963-01-11 Potter Instrument Co Inc Procédé et appareil pour contrôler l'exactitude des informations enregistrées sur ruban magnétique dans les calculatrices

Also Published As

Publication number Publication date
FR1383431A (fr) 1964-12-24
GB1020479A (en) 1966-02-16
SE313337B (de) 1969-08-11
US3303482A (en) 1967-02-07
BE644320A (de) 1964-06-15
NL6401721A (de) 1964-08-26

Similar Documents

Publication Publication Date Title
DE1295246B (de) Schaltungsanordnung zur fehlergesicherten Wiedergabe von parallel dargestellten digitalen Signalen
DE3134947C2 (de)
DE2921387C2 (de) Verfahren zum Austauschen von Informationen zwischen einer Datenverarbeitungsanlage und einem Magnetplattenspeicher
DE2421112A1 (de) Speicheranordnung
DE2555658A1 (de) Verfahren und einrichtung zur fehlerdiagnose in einer datenverarbeitungsanlage
DE2736904A1 (de) Verfahren und vorrichtung zur signalaufzeichnung
DE2854748A1 (de) Speichereinrichtung
DE2442191A1 (de) Verfahren und anordnung zur fehlerortsbestimmung in einem arbeitsspeicher
DE1961554A1 (de) Fehlerkorrigierendes Sichersystem
DE2630197B2 (de)
DE2513922B2 (de) Anordnung zur verminderung von informationsverlusten infolge aufzeichnungstraeger-fehlern in einem pcm-speichergeraet
DE3719498A1 (de) System zur pruefung und/oder ueberwachung eines digitalen videobandgeraetes
DE3248519C2 (de)
DE2816771A1 (de) Verfahren und schaltungsanordnung zur feststellung und unterscheidung von fehlern, insbesondere in ladungsgekoppelten speichern und magnetischen einzelwanddomaenenspeichern
AT394465B (de) Verfahren fuer die verarbeitung von aufeinanderfolgenden werten eines digitalen signals
EP0127118A1 (de) Speichersteueranordnung, insbesondere für fehlertolerantes Fernsprech-Vermittlungssystem
DE2721638C2 (de)
DE3612815A1 (de) Informationsaufzeichnungsverfahren
DE2951766C2 (de)
DE2908373A1 (de) Einrichtung zur codierung und decodierung von pruefbits
DE2851822A1 (de) Verfahren und schaltungsanordnung zur fehlerermittlung bei auf rotierenden informationstraegern in spiralspuren aufgezeichneten signalen
DE2846890A1 (de) Verfahren zur ueberpruefung von speichern mit wahlfreiem zugriff
DE2012068A1 (de) Anordnung zur Suche nach Fehlern an elektronischen Schaltungen
DE3733270C2 (de) Anordnung zur Fehlererkennung in einem n-m-modulierten Signal
DE1918555A1 (de) Verfahren zum Aufzeichnen von Informationen auf ein Magnetband