DE1298630C2 - Integrierte schaltungsanordnung - Google Patents

Integrierte schaltungsanordnung

Info

Publication number
DE1298630C2
DE1298630C2 DE1965S0100864 DES0100864A DE1298630C2 DE 1298630 C2 DE1298630 C2 DE 1298630C2 DE 1965S0100864 DE1965S0100864 DE 1965S0100864 DE S0100864 A DES0100864 A DE S0100864A DE 1298630 C2 DE1298630 C2 DE 1298630C2
Authority
DE
Germany
Prior art keywords
circuit elements
semiconductor
plate
thin
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE1965S0100864
Other languages
English (en)
Other versions
DE1298630B (de
Inventor
Brian David Menlo Park Cahf James (VStA)
Original Assignee
Signetics Corp, Sunnyvale, Cahf (VStA)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Signetics Corp, Sunnyvale, Cahf (VStA) filed Critical Signetics Corp, Sunnyvale, Cahf (VStA)
Publication of DE1298630B publication Critical patent/DE1298630B/de
Application granted granted Critical
Publication of DE1298630C2 publication Critical patent/DE1298630C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/041—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction having no base used as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01043—Technetium [Tc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/222—Completing of printed circuits by adding non-printed jumper connections
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Measuring Fluid Pressure (AREA)
  • Wire Bonding (AREA)

Description

2 98
gebildet sind und auf dem die verschiedenen Plättchen angeordnet und befestigt sind.
Das Plättchen mit passiven Schalungselementen wird in der Weise hergestellt, daß auf der einen Flachseite einer Scheibe oder Platte 11 (Fig. 1) aus einem isolierenden Material, wie Glas, eine sehr große Zahl passiver Schaltungselemente 12 aus einem dünnen filmartigen Widerstandsmaterial gebildet werden. Diese dünnen filmartigen Widerstände können in an sich bekannter Weise hergestellt werden. Danach wird die '° verhältnismäßig große Platte 11 in schmale Plättchen 13 zerschnitten, von denen eines in F i g. 2 gezeigt ist. Jedes Plättchen enthält die erforderliche Zahl dünner filmartiger Widerstände 14 auf seiner einen Flachseite, welche zur Bildung der integrierten Schaltungsanord- '5 nung dienen und mit auf der gleichen Flachseite des Plättchens 13 ausgebildeten Kontaktflächen 16 verbunden sind.
Ein ähnliches Verfahren wird für die Herstellung derjenigen Plättchen angewandt, die Schaltungselemen- «> te mit PN-Übergang und Kondensatoren aufweisen. Eine verhältnismäßig große Platte 21 aus Halbleitermaleria!, wie Silizium, an der gleichfalls auf einer Flachseite mehrere Bereiche 22 mit Schaltungselementen gebildet sind, wird in an sich bekannter Weise hergestellt. 2S Nachdem die Bereiche 22 auf der Platte 21 gebildet sind, wird die Platte 21 in kleine Plättchen 23 zerschnitten, welche die erforderliche Zahl von Schaltungselementen mit PN-Übergang und Kondensatoren enthahen. Wie in Fig.4 beispielsweise gezeigt, kann ein solches Halbleiterplättchen Flächentransistoren 24 und Flächendicden 26 enthalten. Die Schaltungselemente 24 und 26 können voneinander isoliert werden, beispielsweise durch Verwendung einer Isolation durch diffundierten Übergang oder durch Verwendung dielektrischer Isolationcverfahren. Die Schaltungselemente 24 und 26 haben je mindestens einen PN-Übergang, der durch zwei Zonen entgegengesetzten Leitungstyps gebildet ist, die sich zu der Flachseite erstrecken. So wird eine Flächendiode durch einen PN-Übergang gebildet, und ein Flächentransistor wird durch zwei PN-Übergänge gebildet. Kondensatoren 27 sind ebenfalls auf den Plättchen 23 vorgesehen, weil die Schritte zu ihrer Herstellung durchaus verträglich mit den Schritten zur Herstellung der Schaltungselemente mit PN-Übergang sind. Die Schaltungselemente 24 und 26 sowie der Kondensator 27 werden durch Leitungen 28 verbunden, die auf derselben Flachseite des Halbleiterkörpers 23 gebildet sind und zu Kontaktflächen 29 verlaufen, die gleichfalls auf derselben Flachseite des Halbleiterplättchens 23 gebildet sind. Die Leitungen 28 berühren die Zonen, welche die Schaltungselemente 24 und 26 bilden.
Wie in F i g. 5 gezeigt, werden mehrere Leitungen 31 an einem Körper 32 aus Isoliermaterial, der das Substrat bildent, angebracht. Die Oberseile dieser Leitungen 31 liegt in einer Fluchtebene mit der Oberseite des Substrats 32, wie besonders in F i g. 6 zu sehen ist. Die Leitungen 31 sind, wie aus Fig.5 hervorgeht, in vorbestimmten Bereichen angeordnet.
Weitere Leitungen 33 sind auf dem Substrat 32 durch &° Verfahren hergestellt wie beispielsweise durch Aufdampfen einer leitenden Schicht aus Aluminium od. dgl. auf das Substrat 32 unter Verwendung einer Maske oder durch Aufdampfen des Aluminiums auf der Gesamtfläche und wahlweises Entfernen der unerwünschter. Teile durch Ätzung. Die Leitungen 33 werden mit den Leitungen 31 verbunden; ihre Enden laufen in ein durch die Kontaktflächen 16 und 29 an den Plättchen 13 und 23 vorbestimmtes Muster aus, so da3 die Kontaktflächen 16 und 29 mit den Enden der Leitungen 33 übereinstimmen. Danach wird eine innige und direkte Verbindung zwischen den Kontaktflächen 16 und 29 und den Enden der Leitungen 33 hergestellt, beispielsweise durch Ultraschallverbindung oder durch Thermokom pressionsverbindung.
Querverbindungen oder Übe;brückungen der Leitungen 33 sind, wie in F i g. 5, 7 und 8 gezeigt, in einem Halbleiterplättchen 38 enthalten. Wie in F i g. 7 gezeigt, kann dieses Plättchen aus einem Material vom P-Typ bestehen, in welchem in einer Oberflächenschicht hochdotierte Zonen 39,40 vom N-Typ vorgesehen sind. Jedoch können die Leitfähigkeitstypen des Materials in dem Körper 3& und den Zonen 39, 40 auch umgekehrt werden, so daß der Körper ein solcher vom N-Typ und die hochdotierten Zonen 39, 40 solche vom P-Typ sind. Eine Isolierschicht 41 aus einem Material wie Siliziumdioxid wird über der Unterseite des Plättchens 38 und über der Zone 39 gebildet. Danach werden in der Schicht aus Isoliermaterial 41 öffnungen 42, beispielsweise durch Ätzen, hergestellt, die sich bis zu den Zonen 39 und 40 erstrecken. Eine Schicht aus leitendem Material wird dann über der Isolierschicht 41 in den Öffnungen 42 beispielsweise durch Aufdampfen angebracht. Die unerwünschten Teile der Meta'llschicht werden, beispielsweise durch Ätzen, entfernt, um leitende Verbindungen 43 und 44 zu bilden, die sich durch die öffnungen 42 erstrecken und mit der N+-Zone 39 Kontakt machen. Außerdem wird eine weitere Leitung 46 aus der auf die Isolierschicht 41 aufgedampften Schicht hergestellt. Wie aus F i g. 8 zu ersehen ist, verläuft bei diesem Ausführungsbeispiel die Leitung 46, die Halbleiterzone 40 kreuzend, diagonal über das Halbleiterplättchen 38. Erhebungen 34 aus leitendem Material, wie z. B. Aluminium oder Gold, werden an den Enden der Leiter 43, 44 und 46 oder an den Enden der Leitungen 33 vorgesehen. Diese Erhebungen bewirken einen Abstand des überbrückenden Plättchens 38 von dem Substra« 32 und stellen den Kontakt zu diesem und den Leitungen 33 auf dem Substrat her. Das Substrat und das überbrückende Plättchen werden miteinander nach einem bekannten geeigneten Verfahren, wie z. B. durch die obenerwähnte Ultraschailverbindung oder durch Thermokompressionsverbindung, verbunden.
Durch eine Anordnung, wie sie in F i g. 7 und 8 gezeigt ist, kann also eine dreischichtige Überbrückung, d. h. eine Überbrückung, bei der die Leiter in drei verschiedenen Ebenen liegen, hergestellt werden. Als erste Ebene kann diejenige betrachtet werden, in welcher die Leitungen 33 unmittelbar auf dem Substrat 32 verlaufen. Die zweite Schicht ist diejenige der Leitung 46, die auf der Oberfläche der Isolierschicht 41 auf dem Plättchen 38 liegt. Die dritte Ebene enthält die N + -Zonen 39,40, welche eine Verbindung zwischen den Leitungen 43 und 44 herstellen, die über die Erhebungen 34 mit den Leitungen 33 verbunden sind. Tatsächlich liegen also bei F i g. 7 die drei Schichten von Leitungen in parallelen, in einem Abstand voneinander befindlichen Ebenen.
Abweichend von dem Ausführungsbeispiel nach F i g. 7 und 8 können, wie ohne weiteres ersichtlich, auch noch mehr diffundierte hochdotierte Zonen der Oberflächenschicht des Halbleiterplättchens 38 vorgesehen werden. Zum Beispiel können von einer bis zu zehn Überbrückungen oder mehr in einer einzigen Ebene vorgesehen werden. Wie ersichtlich, wird es
durch die Anordnung des Plättchens 38 möglich, Leitungsüberbrückungen zu schaffen, ohne daß die Leitungen sich gegenseitig berühren oder in Kontakt miteinander kommen. Um dies zu erreichen, werden praktisch die Leitungen 33 von dem Substrat 32 in ein Gebiet oberhalb der übrigen Leitungen hoch- und dann wieder auf das Substrat auf der anderen Seile der Leitungen zurückgeführt.
Nachdem die Plättchen 13, 23 und 38 mit den
Leitungen 33 verbunden worden sind, kann die gesamte Anordnung eingekapselt werden. Dazu wird eine Abdeckung 56 aus Isoliermaterial über der Oberseite der integrierten Schaltung angebracht und der Zwischenraum mit einer geeigneten Glasur 57 ausgefüllt, wobei das Substrat 32 als tragende Unterlage dient.
Hierzu 2 Blatt Zeichnungen

Claims (2)

  1. Patentanspruch:
    Integrierte Schaltungsanordnung, die aus mehreren Plättchen besteht, welche auf einem isolierenden Substrat mit mehreren metallischen Dünnschichtleitungen mit Kontaktflächen angeordnet sind, und bei der wenigstens ein Halbleiterplättchen, das Schaltungselemente mit pn-übergang sowie mit diesen verbundene und in der gleichen Ebene liegende \o Kontaktflächen aufweist, sowie wenigstens ein weiteres, aus isolierendem Werkstoff bestehendes Plättchen, das ausschließlich passive Schaltungselemente aus einem dünnen filmartigen Widerstandsmaterial und mit diesen verbundene Kontaktflächen aufweist, und schließlich wenigstens ein Leiterbahnen sowie mit diesen verbundene Kontaktflächen tragendes Plättchen zur Überbrückung von Dünnschichtleitungen auf dem Substrat vorgesehen sind, wobei das Halbleiterplättchen neben Schaltungselementen mit PN-Übergang auch Kondensatoren enthält, dadurch gekennzeichnet, daß das zur Überbrückung der Dünnschichtleitungen (33) auf dem Substrat (32) dienende Plättchen (38) aus Halbleitermaterial vom einen Leitungstyp besteht und in einer Oberflächenschicht mindestens eine hochdotierte, streifenförmige Halbleiterzone (39,40) vom entgegengesetzten Leitungstyp aufweist, die durch Anschlußstellen begrenzt ist, daß die Oberfläche des Plättchens (38) einschließlich der Schicht mit der bzw. den hochdotierten Halbleiterzonen (39,40) mit einer Schicht (41) aus isolierendem Material mit öffnungen (42) bedeckt ist, durch die mehrere mit der bzw. den hochdotierten Halbleiterzonen (39,40) in Kontakt stehende leitende Verbindungen (43, 44) hindurchgeführt sind, daß sich auf der isolierenden Schicht (41) mindestens ein quer über die die Halbleiterzonen (39, 40) enthaltende Schicht des Plättchens (38) verlaufender metallischer Leiterstreifen (46) befindet, und daß kleine wulstartige Erhebungen (34) aus leitendem Material als Kontaktflächen der Dünnschichtleitungen (33) und zugleich als Abstandshalter zwischen dem Substrat (32) und dem Plättchen (38) vorgesehen sind, so daß die Strompfade über alle Leitungen (39, 40, 46) auf dem Plättchen (38) in ein Gebiet oberhalb der Ebene der Dünnschichtleitungen (33) hoch- und dann wieder in diese Ebene zurückgeführt werden.
    Die Erfindung bezieht sich auf eine integrierte Schaltungsanordnung nach dem Oberbegriff des Patentanspruchs.
    Bei der Fabrikation von integrierten Schaltungen werden dünne filmartige Beläge benutzt, um passive Schaltungselemente in den integrierten Schaltungen zu bilden. Die Formierung dieser dünnen filmartigen Beläge erfordert außerdem weitere Schritte über die Herstellung der aktiven Anordnungen in Halbleiterplättchen hinaus. Um solche passiven Schaltungselemente auf Plättchen mit aktiven Anordnungen auszubilden, war es notwendig, Verfahrensschritie zur Formierung der dünnen filmartigen Beläge anzuwenden, die mit mindestens gewissen Schritten bei der Formierung der aktiven Anordnungen verträglich sind. Wegen dieses Umstandes unterliegen die Arten von Verfahrensschritten, die zur Formierung der dünnen filmartigen Beläge in Betracht kommen, sowie auch die Arten des benutzbaren Filmbclagmaterials gewissen Einschränkungen. Außerdem wurde gefunden, daß, wenn aktive und passive Schaltungselemente auf dem gleichen Halbleiterplättchen benutzt werden, der Gesamtausstoß an einwandfrei befriedigenden integrierten Schaltungen auf dem Halbleiterplättchen ziemlich klein ist.
    Um die erwähnten Nachteile zu vermeiden, sind nach der Multi-Chip-Technik aufgebaute integrierte Schaltungsanordnungen beschrieben und hergestellt worden, bei denen die auf einem Trägerkörper, dem Substrat, angeordneten und miteinander verbundenen Plättchen, die Chips, entweder aktive Schaltungselemente, d.h. Transistoren oder Dioden, oder passive Schaltungselemente oder Leiterbahnen zur Überbrückung von Dünnschichtleitungen auf dem Trägerkörper enthalten, vgl. IBM Journal of Research and Development, Band 8 (1964). Nr.
  2. 2, Seiten 102 bis 114.
    Aus der Zeitschrift »Electronics World« (Sept. 1964, S. 32) ist eine integrierte Schaltungsanordnung bekannt, bei der auf einem isolierenden Substrat mit mehreren Dünnschichtleitungen Halbleiterplättchen mit Transistoren und mit Dioden sowie Plättchen mit passiven Schalungselementen vorgesehen sind. Die Verwendung verschiedener Plättchen für die verschiedenen Schaltungselemente ermöglicht es, für jedes Plättchen das geeigente Material und das optimale Herstellungsverfahren auszuwählen.
    Die Aufgabe der Erfindung besteht nun darin, eine integrierte Schaltungsanordnung gemäß Oberbegriff des Patentanspruchs anzugeben, bei der die Herstellung auch komplizierterer Leitungsüberbrückungen vereinfacht ist.
    Diese Aufgabe wird erfindungsgemäß durch die in denn kennzeichnenden Teil des Patentanspruchs angegebenen Merkmale gelöst.
    Im folgenden ist die Erfindung anhand der Zeichnungen näher erläutert.
    Fig. 1 ist eine vergrößerte Grundrißansiicht eines Scheibchens, das mehrere Bereiche von darauf angebrachten Widerstandselementen aufweist;
    F i g. 2 ist eine stark vergrößerte Ansicht eines Plättchens mit einer Fläche von darauf angebrachten Widerstandselementen, das aus dem Scheibchen, das in F i g. 1 gezeigt ist, herausgeschnitten ist;
    Fig. 3 ist eine vergrößerte Darstellung eines Halbleiterscheibchens mit mehreren Schaltungselementen mit PN-Übergang in Verbindung mit darauf vorgesehenen Kondensatoren;
    Fig.4 ist eine stark vergrößerte Darstellung eines Halbleiterplättchens, das ims dem Scheibchen gemäß Fig.3 herausgeschnitten ist und Schaltungselemente mit PN-Übergang sowie Kondensatoren aufweist;
    F i g. 5 ist eine Aufsicht auf eine gemäß der Erfindung ausgebildete integrierte Schaltungsanordnung, welche Plättchen von der in Fig.2 und 4 gezeigten Art mit einem Überbrückungsptättchen aufweist;
    F i g. 6 ist eine Querschnittsansicht längs der Linie 6-6 von F i g. 5;
    F i g. 7 ist eine Querschnittsansicht längs der Linie 7-7 von F i g. 5;
    Fig.8 ist eine vergrößerte Grundrißansicht der in F i g. 7 dargestellten Brückenanordnung.
    Die integrierte Schaltungsanordnung besteht aus einem isolierenden Trägerkörper, dem Substrat, auf welchem Dünnschichtleitungen mit Kontaktflächen
DE1965S0100864 1964-12-09 1965-12-08 Integrierte schaltungsanordnung Expired DE1298630C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US417091A US3388301A (en) 1964-12-09 1964-12-09 Multichip integrated circuit assembly with interconnection structure

Publications (2)

Publication Number Publication Date
DE1298630B DE1298630B (de) 1969-07-03
DE1298630C2 true DE1298630C2 (de) 1977-09-08

Family

ID=23652543

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1965S0100864 Expired DE1298630C2 (de) 1964-12-09 1965-12-08 Integrierte schaltungsanordnung

Country Status (6)

Country Link
US (1) US3388301A (de)
BE (1) BE673489A (de)
DE (1) DE1298630C2 (de)
FR (1) FR1467117A (de)
GB (1) GB1137907A (de)
NL (1) NL6516023A (de)

Families Citing this family (84)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3539882A (en) * 1967-05-22 1970-11-10 Solitron Devices Flip chip thick film device
US3521128A (en) * 1967-08-02 1970-07-21 Rca Corp Microminiature electrical component having integral indexing means
US3594619A (en) * 1967-09-30 1971-07-20 Nippon Electric Co Face-bonded semiconductor device having improved heat dissipation
US3517278A (en) * 1967-10-02 1970-06-23 Teledyne Inc Flip chip structure
US3662230A (en) * 1968-06-25 1972-05-09 Texas Instruments Inc A semiconductor interconnecting system using conductive patterns bonded to thin flexible insulating films
US3577037A (en) * 1968-07-05 1971-05-04 Ibm Diffused electrical connector apparatus and method of making same
US3736475A (en) * 1969-10-02 1973-05-29 Gen Electric Substrate supported semiconductive stack
US3634731A (en) * 1970-08-06 1972-01-11 Atomic Energy Commission Generalized circuit
US3983023A (en) * 1971-03-30 1976-09-28 Ibm Corporation Integrated semiconductor circuit master-slice structure in which the insulation layer beneath unused contact terminals is free of short-circuits
US3659035A (en) * 1971-04-26 1972-04-25 Rca Corp Semiconductor device package
JPS4828966A (de) * 1971-05-04 1973-04-17
US3725743A (en) * 1971-05-19 1973-04-03 Hitachi Ltd Multilayer wiring structure
US3934073A (en) * 1973-09-05 1976-01-20 F Ardezzone Miniature circuit connection and packaging techniques
US3934074A (en) * 1974-04-22 1976-01-20 Trw Inc. Ceramic circuit board mounted in housing and method of fabrication thereof
US4074342A (en) * 1974-12-20 1978-02-14 International Business Machines Corporation Electrical package for lsi devices and assembly process therefor
US4117508A (en) * 1977-03-21 1978-09-26 General Electric Company Pressurizable semiconductor pellet assembly
US4300153A (en) * 1977-09-22 1981-11-10 Sharp Kabushiki Kaisha Flat shaped semiconductor encapsulation
US4313900A (en) * 1980-06-26 1982-02-02 International Business Machines Corp. Method of forming a ceramic article with a glassy surface
IT1153145B (it) * 1982-07-30 1987-01-14 Cise Spa Procedimento per la fabbricazione in forma ibrida di circuiti integrati a microonde aventi le stesse prestazioni e dimensioni di quelli realizzati in forma monolitica
DE3240425A1 (de) * 1982-11-02 1984-05-03 Telefonbau Und Normalzeit Gmbh, 6000 Frankfurt Miniatur-drahtbruecke zum herstellen von verbindungen auf baugruppen
GB2137807B (en) * 1983-04-05 1987-08-12 Plessey Co Plc A semiconductor component and method of manufacture
US4685030A (en) * 1985-04-29 1987-08-04 Energy Conversion Devices, Inc. Surface mounted circuits including hybrid circuits, having CVD interconnects, and method of preparing the circuits
CA1226966A (en) * 1985-09-10 1987-09-15 Gabriel Marcantonio Integrated circuit chip package
GB2195208A (en) * 1986-09-18 1988-03-30 Emi Plc Thorn Mounting electrical components
KR910001419B1 (ko) * 1987-03-31 1991-03-05 가부시키가이샤 도시바 수지봉합형 집적회로장치
US5504035A (en) * 1989-08-28 1996-04-02 Lsi Logic Corporation Process for solder ball interconnecting a semiconductor device to a substrate using a noble metal foil embedded interposer substrate
US5834799A (en) * 1989-08-28 1998-11-10 Lsi Logic Optically transmissive preformed planar structures
US5299730A (en) * 1989-08-28 1994-04-05 Lsi Logic Corporation Method and apparatus for isolation of flux materials in flip-chip manufacturing
US5489804A (en) * 1989-08-28 1996-02-06 Lsi Logic Corporation Flexible preformed planar structures for interposing between a chip and a substrate
JPH03145186A (ja) * 1989-10-30 1991-06-20 Mitsubishi Electric Corp 半導体モジュール
US5311053A (en) * 1991-06-12 1994-05-10 Aptix Corporation Interconnection network
US5438224A (en) * 1992-04-23 1995-08-01 Motorola, Inc. Integrated circuit package having a face-to-face IC chip arrangement
GB2295927A (en) * 1994-12-08 1996-06-12 Gareth Rhys Baron Mounting of an integrated circuit on a printed circuit board
GB2297652B (en) * 1995-02-03 1999-03-31 Plessey Semiconductors Ltd Microchip module assemblies
US5770889A (en) * 1995-12-29 1998-06-23 Lsi Logic Corporation Systems having advanced pre-formed planar structures
US6096576A (en) 1997-09-02 2000-08-01 Silicon Light Machines Method of producing an electrical interface to an integrated circuit device having high density I/O count
US6303986B1 (en) * 1998-07-29 2001-10-16 Silicon Light Machines Method of and apparatus for sealing an hermetic lid to a semiconductor die
US6872984B1 (en) 1998-07-29 2005-03-29 Silicon Light Machines Corporation Method of sealing a hermetic lid to a semiconductor die at an angle
US6111756A (en) * 1998-09-11 2000-08-29 Fujitsu Limited Universal multichip interconnect systems
US6387723B1 (en) * 2001-01-19 2002-05-14 Silicon Light Machines Reduced surface charging in silicon-based devices
US7177081B2 (en) * 2001-03-08 2007-02-13 Silicon Light Machines Corporation High contrast grating light valve type device
US6707591B2 (en) * 2001-04-10 2004-03-16 Silicon Light Machines Angled illumination for a single order light modulator based projection system
US20030208753A1 (en) * 2001-04-10 2003-11-06 Silicon Light Machines Method, system, and display apparatus for encrypted cinema
US6865346B1 (en) 2001-06-05 2005-03-08 Silicon Light Machines Corporation Fiber optic transceiver
US6782205B2 (en) * 2001-06-25 2004-08-24 Silicon Light Machines Method and apparatus for dynamic equalization in wavelength division multiplexing
US6747781B2 (en) * 2001-06-25 2004-06-08 Silicon Light Machines, Inc. Method, apparatus, and diffuser for reducing laser speckle
US6646778B2 (en) * 2001-08-01 2003-11-11 Silicon Light Machines Grating light valve with encapsulated dampening gas
US6639722B2 (en) * 2001-08-15 2003-10-28 Silicon Light Machines Stress tuned blazed grating light valve
US6829092B2 (en) * 2001-08-15 2004-12-07 Silicon Light Machines, Inc. Blazed grating light valve
US6930364B2 (en) 2001-09-13 2005-08-16 Silicon Light Machines Corporation Microelectronic mechanical system and methods
US6956995B1 (en) 2001-11-09 2005-10-18 Silicon Light Machines Corporation Optical communication arrangement
US6692129B2 (en) * 2001-11-30 2004-02-17 Silicon Light Machines Display apparatus including RGB color combiner and 1D light valve relay including schlieren filter
US6800238B1 (en) 2002-01-15 2004-10-05 Silicon Light Machines, Inc. Method for domain patterning in low coercive field ferroelectrics
US6767751B2 (en) * 2002-05-28 2004-07-27 Silicon Light Machines, Inc. Integrated driver process flow
US6728023B1 (en) 2002-05-28 2004-04-27 Silicon Light Machines Optical device arrays with optimized image resolution
US6839479B2 (en) * 2002-05-29 2005-01-04 Silicon Light Machines Corporation Optical switch
US7054515B1 (en) 2002-05-30 2006-05-30 Silicon Light Machines Corporation Diffractive light modulator-based dynamic equalizer with integrated spectral monitor
US6822797B1 (en) 2002-05-31 2004-11-23 Silicon Light Machines, Inc. Light modulator structure for producing high-contrast operation using zero-order light
US6829258B1 (en) 2002-06-26 2004-12-07 Silicon Light Machines, Inc. Rapidly tunable external cavity laser
US6813059B2 (en) * 2002-06-28 2004-11-02 Silicon Light Machines, Inc. Reduced formation of asperities in contact micro-structures
US6908201B2 (en) * 2002-06-28 2005-06-21 Silicon Light Machines Corporation Micro-support structures
US6714337B1 (en) 2002-06-28 2004-03-30 Silicon Light Machines Method and device for modulating a light beam and having an improved gamma response
US6801354B1 (en) 2002-08-20 2004-10-05 Silicon Light Machines, Inc. 2-D diffraction grating for substantially eliminating polarization dependent losses
US7057795B2 (en) 2002-08-20 2006-06-06 Silicon Light Machines Corporation Micro-structures with individually addressable ribbon pairs
US6712480B1 (en) 2002-09-27 2004-03-30 Silicon Light Machines Controlled curvature of stressed micro-structures
US6928207B1 (en) 2002-12-12 2005-08-09 Silicon Light Machines Corporation Apparatus for selectively blocking WDM channels
US6987600B1 (en) 2002-12-17 2006-01-17 Silicon Light Machines Corporation Arbitrary phase profile for better equalization in dynamic gain equalizer
US7057819B1 (en) 2002-12-17 2006-06-06 Silicon Light Machines Corporation High contrast tilting ribbon blazed grating
US6934070B1 (en) 2002-12-18 2005-08-23 Silicon Light Machines Corporation Chirped optical MEM device
US6927891B1 (en) 2002-12-23 2005-08-09 Silicon Light Machines Corporation Tilt-able grating plane for improved crosstalk in 1×N blaze switches
US7068372B1 (en) 2003-01-28 2006-06-27 Silicon Light Machines Corporation MEMS interferometer-based reconfigurable optical add-and-drop multiplexor
US7286764B1 (en) 2003-02-03 2007-10-23 Silicon Light Machines Corporation Reconfigurable modulator-based optical add-and-drop multiplexer
US6947613B1 (en) 2003-02-11 2005-09-20 Silicon Light Machines Corporation Wavelength selective switch and equalizer
US6922272B1 (en) 2003-02-14 2005-07-26 Silicon Light Machines Corporation Method and apparatus for leveling thermal stress variations in multi-layer MEMS devices
US6829077B1 (en) 2003-02-28 2004-12-07 Silicon Light Machines, Inc. Diffractive light modulator with dynamically rotatable diffraction plane
US6922273B1 (en) 2003-02-28 2005-07-26 Silicon Light Machines Corporation PDL mitigation structure for diffractive MEMS and gratings
US7391973B1 (en) 2003-02-28 2008-06-24 Silicon Light Machines Corporation Two-stage gain equalizer
US6806997B1 (en) 2003-02-28 2004-10-19 Silicon Light Machines, Inc. Patterned diffractive light modulator ribbon for PDL reduction
US7027202B1 (en) 2003-02-28 2006-04-11 Silicon Light Machines Corp Silicon substrate as a light modulator sacrificial layer
US7042611B1 (en) 2003-03-03 2006-05-09 Silicon Light Machines Corporation Pre-deflected bias ribbons
US8072056B2 (en) 2009-06-10 2011-12-06 Medtronic, Inc. Apparatus for restricting moisture ingress
US8172760B2 (en) 2009-06-18 2012-05-08 Medtronic, Inc. Medical device encapsulated within bonded dies
US8666505B2 (en) 2010-10-26 2014-03-04 Medtronic, Inc. Wafer-scale package including power source
US8424388B2 (en) 2011-01-28 2013-04-23 Medtronic, Inc. Implantable capacitive pressure sensor apparatus and methods regarding same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
LU38605A1 (de) * 1959-05-06
US3114867A (en) * 1960-09-21 1963-12-17 Rca Corp Unipolar transistors and assemblies therefor
NL125803C (de) * 1961-01-16
NL292051A (de) * 1962-04-27
US3256465A (en) * 1962-06-08 1966-06-14 Signetics Corp Semiconductor device assembly with true metallurgical bonds
US3234320A (en) * 1963-06-11 1966-02-08 United Carr Inc Integrated circuit package
US3239719A (en) * 1963-07-08 1966-03-08 Sperry Rand Corp Packaging and circuit connection means for microelectronic circuitry
US3292240A (en) * 1963-08-08 1966-12-20 Ibm Method of fabricating microminiature functional components
US3289046A (en) * 1964-05-19 1966-11-29 Gen Electric Component chip mounted on substrate with heater pads therebetween
US3292241A (en) * 1964-05-20 1966-12-20 Motorola Inc Method for connecting semiconductor devices

Also Published As

Publication number Publication date
US3388301A (en) 1968-06-11
FR1467117A (fr) 1967-01-27
DE1298630B (de) 1969-07-03
NL6516023A (de) 1966-06-10
BE673489A (de) 1966-06-09
GB1137907A (en) 1968-12-27

Similar Documents

Publication Publication Date Title
DE1298630C2 (de) Integrierte schaltungsanordnung
DE2542518C3 (de)
DE2459532C2 (de) Anordnung mit mehreren, parallel angeordneten mikroelektronischen Bauelementen scheibenförmiger Gestalt und Verfahren zur Herstellung der Kontaktbereiche einer solchen Anordnung
DE1514818C3 (de)
DE1933731C3 (de) Verfahren zum Herstellen einer integrierten Halbleiterschaltung
EP0022176B1 (de) Modul für Schaltungschips
DE2334405B2 (de) Hochintegrierte (LSI-) Halbleiterschaltung und Verfahren zur Herstellung einer Vielzahl derartiger Halbleiterschaltungen
DE1933547B2 (de) Traeger fuer halbleiterbauelemente
DE1639364A1 (de) Integrierte Halbleiterschaltung
DE4325668A1 (de) Mehrebenen-Verdrahtungssubstrat und dieses verwendende Halbleiteranordnung
DE2752438A1 (de) Anordnung fuer das packen von monolithisch integrierten halbleiterschaltungen
DE2002810C3 (de) Halbleiterdiode zum Erzeugen oder Verstarken von Mikrowellen und Verfahren zu ihrem Betrieb
DE2806099A1 (de) Halbleiter-baugruppe
DE19512799C2 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE69934466T2 (de) Herstellungsverfahren von halbleiteranordnungen als chip-size packung
EP0573838A2 (de) Mehrchipmodul
DE2649935A1 (de) Referenzdiode
WO2013186035A1 (de) Optoelektronischer halbleiterchip
WO2001037376A1 (de) Anordnung zur elektrischen verbindung zwischen chips in einer dreidimensional ausgeführten schaltung
DE2252711B2 (de) Verfahren zur herstellung eines matrixfeldes lichtemittierender halbleiterdioden
DE102009040579B4 (de) Verfahren zum Produzieren von Halbleiter-Bauelementen und Halbleiter-Bauelement
DE3542939C2 (de) Verfahren zur Herstellung eines Speicherbauelements
DE2945385A1 (de) Halbleiter-anordnung und verfahren zu ihrer herstellung
DE3917303A1 (de) Halbleiterscheibe
DE2046053B2 (de) Integrierte Schaltung

Legal Events

Date Code Title Description
E77 Valid patent as to the heymanns-index 1977
EHJ Ceased/non-payment of the annual fee