DE1462612A1 - UEbertragungssystem fuer binaere Datensignale - Google Patents
UEbertragungssystem fuer binaere DatensignaleInfo
- Publication number
- DE1462612A1 DE1462612A1 DE19661462612 DE1462612A DE1462612A1 DE 1462612 A1 DE1462612 A1 DE 1462612A1 DE 19661462612 DE19661462612 DE 19661462612 DE 1462612 A DE1462612 A DE 1462612A DE 1462612 A1 DE1462612 A1 DE 1462612A1
- Authority
- DE
- Germany
- Prior art keywords
- signals
- signal
- pig
- binary
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- A—HUMAN NECESSITIES
- A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
- A01C—PLANTING; SOWING; FERTILISING
- A01C7/00—Sowing
- A01C7/08—Broadcast seeders; Seeders depositing seeds in rows
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
- G06F13/423—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with synchronous protocol
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4265—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus
- G06F13/4269—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus using a handshaking protocol, e.g. Centronics connection
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/16—Sound input; Sound output
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/08—Arrangements for detecting or preventing errors in the information received by repeating transmission, e.g. Verdan system
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0262—Arrangements for detecting the data rate of an incoming signal
Description
P H 62 612.1 (G 46 910 VIIIa/21a1,7/03) 9. September 68
General Electrio Company ReId-Gu-4-715
übertragungssystem für binäre Dateneignale '■-■*
Die Erfindung bezieht sich auf ein Übertragungssystem fUr binäre
Datensignale, die von einer Sendeeinrichtung über eine Übertragungsleitung zu einer Empfangseinrichtung übertragen
werden. Es kann sich dabei um sehr lange Übertragungeleitungen handeln.
Die zu übertragenden'binären Datensignale sind dabei in Form
von seriell aufeinanderfolgenden Binärsignalen zu Datensignalgruppen mit einer vorgegebenen Anzahl von Binärzeichen und
einer festen Bitfolgefrequenz innerhalb einer Signalgruppe zusammengefaßt.
Die Bitfolgefrequenzen der einzelnen aufeinanderfolgenden Signalgruppen können jedoch verschieden sein.
Eine derartige Signalgruppe kann eine Informationseinheit darstellen.
Diese Informationseinheit kann beispielsweise nur einem einzigen alphanumerischen Zeichen entsprechen. Zur Darstellung
aller alphanumerischen Zeichen würde ein 7-Bit-Code ausreichen.
Die der Erfindung zugrundeliegende Aufgabe besteht darin, ein
Übertragungssystem für binäre Datensignale zu schaffen, bei dem die übertragenen Signalgruppen verschiedene Bitfolgefre- _
quenzen haben können«
Ein Übertragungssystem für binäre Datensignale, die von einer
Sendeeinrichtung in form von seriellen Dateno3ignalgruppen mit
9 09805/0557
H62612'
einer vorgegebenen Anzahl von Binärzeichen und einer festen Bitfolgefrequenz innerhalb einer Signalgruppe, jedoch unterschiedlicher
Bitfolgefrequenz bei den aufeinanderfolgenden Signalgruppen über eine Übertragungsleitung zu einer Empfargseinrichtung
übertragen werden, in der eine Speichereinrichtung die binären Eatensignale eropfängt und speichert, ist erfindungsgöiaäß
dadurch gekennzeichnet, daß empfangeseitig ein Eingangsschaltnetz
die binären Datensignale empfängt und sie dann an die Speichereinrichtung weiterleitet, daß ein an das Eingangsschaltnetz
angeschlossener Taktgeber anläuft, wenn das jeweils erste binäre Datensignal einer Datensignalgruppe in dem Eingangsechaltnetz
eintrifft, und im Takt der Bitfoigefrequenz
der betreffenden Datensignalgruppe Taktimpulse erzeugt, daß
ein an den Taktgeber angeschlossener Zähler auf die Taktiropulse
anspricht und einen Zählzyklus durchläuft, dessen Zähltakte mindestens der Anzahl der binären Datensignale eins r Datensi-
gnalgruppe entsprechen, daß ein Schaltwerk bei ei/ner vorgegebenen
Anzahl von Zähltakten das Anhalten des Taktgebers auslöst, und daß zur Taktgabe beim Einspeichern der binären Datensignale
in die Speichereinrichtung die Taktimpulse des Taktgebers über eine Verbindungseinrichtung zur Speichereinrichtung gelangen.
Vorzugsweise enthält dabei jede Signalgruppe zwei verschiedene binäre Darstellungsweisen derselben Informationseinheit und
ein oder mehrere Steuersignale,
iß, 1 lull υLu JJloulujühallbilci üiriuu onüuproοho ml dor Erfindung
aufgebautes Übertragungssystem.
Pig. 2 ist ein scheraatisches Blockschaltbild der Übertragungssteuerung
27 aus Pig. 1.
Pig. 3 ist ein scheroatisches Blockschaltbild und zeigt den
eigentlichen Zeitgebergenerator aus dem Zeittakt- und Bitsählerblock 115 aus Pig. 1.
BAD ORIGINAL
909805/0 557
Pig. 4 ist ein seheniatisches Blockschaltbild und zeigt den
eigentlichen Bitzähler aus dem Zeittakt- und Bitzählerblock
115 aus Piß. 1. '
Pig. 5 zeigt den zeitlichen Zusammenhang zwischen den verschiedenen
Zeitgeber- und Bitsignalen, die in dem Zeittakt- und Bitzählerblock aus den Pig. 1, 3 und 4 auftreten.
Pig, 6 ist ein scheinet is ches Blockschaltbild eines Schiebere- gisters.
Pig. 7 ist ein vereinfachtes Blockschaltbild der Steuerschaltkreise
51 für einen Lochstreifenleser aus Pig. 1.
Pig. θ ist ein vereinfachtes Blockschaltbild einer aus Plipflops
aufgebauten logischen Schaltung zum seriellen Umsetzen paralleler Informationen.
Pig. 9 zeigt ein vereinfachtes Blockschaltbild der Lochstreifens tanzeneteüerung aus Pig. 1.
Pig. 10 ist ein vereinfachtes Blockschaltbild der Stanz-Pehlersteuerung.
.
Pig. 11 ist ein schematisches Blockschaltbild des Stanzregisters.
In dem Übertragungssystem, das in der Pig. 1 dargestellt ist, sind zwei entfernt liegende D&tenverarbeitungsgeräte 20a und
20b mit Hilfe zweier Übertragungsleitungen verbunden, die hier alo zwei Telefonleitungen 21a und 21b dargestellt sind. Die
Datenverarbeitungsmaschinen oder Buchungsmaschinen 20a und 20b weisen einen Lochstreifenleser und eine Lochstreifenetanze 22a
90980B/OS57 ^AD OR1G1NAL
H62612
und 22b auf, weiterhin Steuereinheiten 23a und >23b sowie digitale
Datenumsetzer 24a und 24b auf, die im anschließenden kurz
/Datenumsetzer genannt werden sollen. Diese einzelnen Bausteine
sind, wie es dargestellt ist, durch die Telefonleitungen 21ä «
und 21b miteinander verbunden. Wenn die Information, die empfangen
wird, verarbeitet werden soll, kann jede der beiden Steuereinheiten 23a und 23b mit einem zentralen Rechner verbunden
werden. Vie β β in der ?U» t 4**Ι··ΐ·11^ ift, i«t aus
Ansohaulionkeitegründen die Steuereinheit 23a »it. 4·» zentralen
Reohner 25 verbunden·
.>■·*■■ ■ · ■ -.-··■■■ · ■·■'·■
Ganz allgemein gesprochen ist die dargestellte Anlage ein Empfänger
für Lochstreifeninformationen, in dem die Steuereinheiten 23a und 23b Schaltkreise zur Steuerung und Synchronisation
sowie zur automatischen Fehlererkennung und Fehlerberichtigung iowie einen Seriell/Parallel-Datenumaetzer enthalten. Die Lochstreifenleser
und -stanzen 22a und 22b sind für die Steuereinheiten
die Eingabe- und Ausgabegeräte. Der obere Teil der Blökke
22a und 22b ist jeweils der Leser und der untere Teil die Stanz·· Die Patenumsetzer 24a und 24b dienen dazu, die Steuerj
, einheiten sowie den Lochstreifenleser und die Lochstreifenstanj
ze an jedem Ende der Ubertragungsleitungen miteinander zu verj binden.
den dargestellten Dttenübertragungssystem werden abwechselnd
J>aten ausgesendet und empfangen. Die Steuereinheit sorgt autoliatiioa
eusammen mit dem Datenverteiler am gleichen Ende der
Leitung dafür, daß Daten nur in einer Richtung übertragen werden« Die Datenübertragung von einem Leitungeende zu einem anderen
wird daher solange unterbrochen, bis die Übertragungsrichtung
auf der Leitung mit dem entfernt liegenden Leitungeende
Si
90980-6/Ό557
U62812
In einem solohen sog. Halb-Duplex-Systera können daher Daten zu
einem Zeitpunkt- immer nur in einer Richtung Übertragen werden.
Die Steuereinheiten 23a und 23b enthalten jede einen Parallel/
Seriell- Urneetζer. Die Daten werden vom Lochstreifenleser parallel empfangen» während die einzelnen Datenbits seriell (asynchron) durch den Datenumsetzer weitergegeben werden. Im umgekehrten Pail laufen die Daten seriell vom entfernt liegenden
Leitungeende ein und werden in paralleler Form an den Loohstreifenstanzer weitergegeben.
Die Steuerung der Übertragungsrichtung ist eine Funktion der Steuereinheit, die die Datenverteiler koordiniert. Der Datenverteiler am sendeseitigen Ende der Leitung gibt unter der Steuerung 8einer Steuereinheit an die Leitung einen Ton ab. Dieser
Ton zeigt der empfangsseitigen Steuereinheit an/ daß das andere
Leitungsende der Leitung in Benutzung ist. Wenn das sendeseitige Leitungsende ein Block-Endcode empfängt, verschwindet der
Übertragungston. Das Aufhören dieses Tones zeigt dem enpfangsseitigen Anschluß an, daß nun eine Datenübertragung möglich ist·
Die' Steuereinheit am empfangsseitigen Ende löst nun einen Wechsel in der Übertragungsrichtung aus, so daß das bisherige empfaingseeitige Ende der Leitung nun das sendeeeitige Ende der Leitung wird. Die Datenübertragung dauert wiederum solange an, bis
ein Block-Endcode empfangen worden ist. Nun sorgt die Steuereinheit dafür, daß der Datenverteiler die weitere Übertragung unterbindet, so daß die nächste.Übertragung erneut vom ersten Leitungsend.e her erfolgen kann. Die übertragungsrichtung auf der
Leitung wird daher immer dann gewechselt, wenn unabhängig von der momentanen Übertragungsrichtung ein Dfttenblook vollständig
übertragen worden iet. Wenn an empfangeseitigen Ende ein Fehler
auftritt, so daß kein Ton ausgelöst wird, so wird daa von der sendeseitigen Steuereinheit nachgewiesen. Wenn innerhalb einer
Viertelsekunde der Rückübertragungston nicht auftritt, so wird
dieses als Fehler gewertet. Wenn dieser Fehler auftritt, so wird der Lochstreifenleser ara sendeseitigen Ende so angesteuert,
daß er den Lochstreifen um den Datenblock zurückschaltet, in dem der Fehler aufgetreten ist. Anschließend wird der gleiche
Datenblock erneut übertragen. In dem Falle, in dem ein Leitungsende nichts zu übertragen hat, wird trotzdem kurzzeitig ein
Ton ausgelöst. Dieser Ton ist eine Anzeige dafür, daß der letzte Datenblock keine Fehler enthielt. Dadurch ist es möglich, an
demjenigen Leitungsende, von dem aus Daten gesendet werden sollen, mit dem Lesen und dem Übertragen des nächsten Datenblockes J
zu beginnen.
Wenn die Übertragungsrichtung auf der Leitung bestimmt ist, so daß die Daten von einem der beiden Leitungsanschlüsse aus gesendet
werden können, werden die einzelnen Zeichen nacheinander vom Leser am augenblicklich sendeseitigen Ende abgelesen und in
parallelen Bits in das siebenstufige Schieberegister 26 übertragen. Von hier aus werden die Bits des Zeichens durch die Übertragungssteuerlogik
hindurch an den Datenumsetzer dieses Datenendes
hindurchgeschoben. Unter einem Zeichen ist hier eine Folge aus binären Ziffern (Bits) zu verstehen, die zur Darstellung
der Deziroalziffern 0 bis 9 verwendet werden, ferner der Buchstaben A bis Z, von Interpunktionszeichen, von Operationssyrobolen
sowie von weiteren Symbolen, die ein Rechner lesen, speichern oder schreiben kann. Der Datenumsetzer setzt den Zeichencode
in Töne um, die dem Datenverteiler am anderen Leitungsende über die Leitung übertragen werden· Die Übertragung der Datenzeichen
ist asynchron, und die Start- und Stop-Bits der Zeiohen, die
909805/0557
H62612
über die Leitung mitübertragen werden, werden von der Übertragungssteuerlogik 27 am sendeseitigen Ende abgegeben·
Die Reihenfolge, die beiß) Datenetaρfang eingehalten wird, ist
grundsätzlich die umgekehrte Reihenfolge, wi· β^i bei dir Datenübertragung eingehalten wird. Die eingehenden Daten werden
von empfangaeeitigen Datenutnaetzer in digitale Store angesetzt,
so dal sie der Üboriragungösieuerlogik 27 eugefUhrt werden können. Die Bit· der Eeiohen werden in «em Bohieberegieter 26 solange gespeichert, bis amHDpfangsseitigen Bnde ein vollständiges Zeichen eingelaufen let♦ Dann wird das Zeichen aus den
Schieberegister parallel ausgelesen und einem eapfangeβeitigen
Staneregietir 2Θ parallel iugeftihrti Daa AueetHtteen der Daten
wirdJlber *|Äe St ansteuerung 29 gfsteuert. Dies* Vorgänge für
den Eapfang von Daten laufen solange weiter, bie da· »endeseitige Seide der Leitung ein Bloök-Endoode erhält·
Dae.dargeeteilte Datenübertragunfeeyetea Uber*rHet U Informations bits iii einer Folge, die eine ifiohenfplfe ,genannt werfen
soll. Jede übertragene Zeichenfolge besteht au· eine« Btart-Bit,
eieben l^f^roationsbits, die eweie4Tvubtrträi*n vei-dth und ewei
oder eehrtlwil Stop-Bit·» ■ ^-^hp ".-·■-.■ ■&>*"vv.-vv:^-^-.;..■..-.
i
PehlettiachweiB
iU 3 -y Μ *■'«■■
nigen Bitfolge durchgeführt» die das Eeiohen bildet;, Bieee· geeohieht inier Steuerel&lif 23ä ^aIHiSi. iÄH^f*iilft·
einer ieden Zeichenfolge wird im A(Hi inmiln Bit· der Zelohen
gebildet, die die erite Hälfte der Ifichinfp^ff »^d^. Jüe··
aweit·, ·1·ο die inverse Bitföl*· wird la Aft UberiÄfun^ee^*uerlogik 4a 3ed.a Uitm^im%%mm^ä0i^^^m0mlii
-θ -
jedem Zeichen an das empfangeseitige Ende der Leitung übertragen.
Diese Art von redundanter Übertragung ermöglicht es, die zweite Hälfte einer jeden übertragenen Zeichenfolge mit demjenigen
Übertragungsprodukt zu vergleichen, das während der Übertragung der ersten Hälfte der Zeichenfolge empfangen worden ist.
Ein negativ ausfallender Vergleich wird als Fehler gewertet. Wenn die Steuereinheit einen Fehler nachweist, wird die Loch-,
streifenstanze gesperrt, und auf dem Lochstreifen am empfangsseitigen
Ende erscheinen für den Rest des Datenblocks nur noch freie Plätze (d.h. nur noch Löcher für die Transporträder). Am
Ende eines fehlerhaften Datenblocks wird die Übertragung nicht bestätigt.' Der Lochstreifen am sendeseitigen Ende wird dann um
einen Datenblock zurückgestellt und der gleiche Datenblock wird noch einmal übertragen. Diese Operationsfolge wird solange durchgeführt,
bis der Datenblock fehlerfrei empfangen worden ist, oder bis das Bedienungspersonal eingreift und die Übertragung
unterbricht.
Das Flipflop oder der bistabile Multivibrator, der in der Beschreibung
erwähnt und beispielsweise in Fig. 6 gezeigt ist, ist ein Schaltkreis, der zwei stabile Zustände aufweist, und der von
seinem einen stabilen Zustand in den anderen stabilen Zustand durch ein Triggersignal umgeschaltet wird, das ihm zugeführt
wird. Nimmt das Flipflop seinen einen Zustand ein, so stellt es
eine binäre 1 dar (1-Zustand). Im anderen Zustand stellt es eine
binäre 0 dar (O-Zustand). Die beiden Leitungen, die von linke
an die Flipflops FSH1 und FSH2 führen, liefern die beiden erforderlichen Triggersignale. Die oberen Eingangsleitungen, das sind
die Eingangsleitungen zum Umschalten in den 1-Zustand, geben
1-Sohaltsignale ab, während die unteren Eingangeleitungen die
Sohaltsignale für das Umschalten in den O-Zustand führen. Wenn
die Eingangesignale aus den oberen Leitungen positiv werden» so
•ohaltet das Flipflop in den 1-Zustand um, sofern es sich nicht
909808/0557 .bad original
bereits im 1-Zustand befindet. Wenn das Eingangssignal zum Umschalten in den O-Zustand positiv wird, geht das Flipflop in
den O-Zustand über, sofern es sich nicht bereits im O-Zustand
befindet. Die beiden Leitungen, die auf der rechten Seite die symbolisch angedeuteten Flipflops verlassen, führen dl· beiden
Ausgangssignale eines jeden Flipflop. Sie oberen Ausgangsleitungen, die 1-Ausgangsleitungen, geben die 1-Ausgangssignale
der .ilipflops ab, während die unteren Ausgangsleitungen die
O-Ausgangssignale der Flipflops führen.
Die UND-Tore, die in den Zeichnungen dargestellt sind,,verknüpfen binäre 1-Signale, die ihnen zugeführt sind, konjunktiv miteinander. Da die binäre Λ durch ein positives Signal dargestellt
wird, gibt ein UND-Tor ein Ausgangssignal, das eine binäre 1
darstellt, dann und nur dann ab, wenn alle Eingangssignale, die
am UND-Tor anliegen, positiv sind und eine binäre 1 darstellen. Das Symbol, das u.a. in Fig. 2 mit den Bezugsziffern 92 und 99
bezeichnet ist, stellt ein UND-Tor mit zwei Eingängen dar.
Das ODER-Tor 154, das in der Fig. 2 gezeigt ist, führt für Eingangssignäle, die eine binäre 1 darstellen, die logische Operation des "inklusiv-ODER" durch. Da im vorliegenden Ausführungsbeispiel nach Übereinstimmung die binäre 1 durch ein positives
Signal dargestellt wird, gibt das ODER-Tor ein positives Ausgangssignal, das eine binäre 1 darstellt, dann ab, wenn irgendeinem oder auch mehrere seiner Eingangssignale positiv sind
und eine binäre 1 darstellen.
Die Negatoren, wie der Negator 169 In der Fig. 6, kehren ein
!Eingangssignal um. Der Negator gibt am Ausgang eine positive binäre 1 ab, wenn das Eingangssignal negativ ist und damit eine
binäre 0 darstellt. Liegt umgekehrt aa Eingang eine positive binäre 1 an, so ist die Ausgangsgröße eine binäre 0·
90980B/0557
Wenn der erste Kontakt zwischen den Anschlüssen an den beiden Enden der Ubertragungsleitungen 21a und 21b hergestellt ist,
ist das Flipflop 51 in der Steuerung für den Lochstreifenleser
' des anrufenden Anschlusses B noch nicht in den 1-Zustand umgeschaltet
worden. Das Flip flop 51 ist mit üPTRD bezeichnet und in der Pig. 7 dargestellt. Es soll darauf hingewiesen werden, daß
im Ruhezustand, wenn das Band in dem Lochstreifenleser zum Lesen •eigelegt ist, alle Flipflops (Fig. 7) in der Steuerung für den
Lochstreifenleser im 0-Zustand sind. Das. Flipflop 87, das in
Fig. 2 gezeigt ist, wird durch das Ausgangs signal auf dem UND-Tor 97 auf 0 zurückgeschaltet. Dadurch wird der Datenumsetzer 24b
in den Empfangszustand gebracht.
Das UND-Tor 97 gibt ein Ausgangesignal ab, wenn alle seine vier
EingangesignaIe vorhanden sind. Diese vier Eingangssignale sind
das Sende-Freigabe-Signal JCTS1 vom Datenumsetzer 24a, die Signale
FCo20 und TTS30 vom Bitzähler (Fig. 6) des anrufenden Anschlusses B und das Signal FTRDO vom O-Ausgang des zurückgestellten
Flipflop 51 aus der Steuerschaltung £ir den Lochstreifenleser
am Anschluß· B, der in Fig. 7 gezeigt ist. Da alle diese Signale zu diesem Zeitpunkt positiv sind, bleibt das Flipflop 51
im 0-Zustand, da an ihm das Ausgangesignal des UND-Tores 97 anliegt".
Von dem anrufenden Datenverteiler am Anschluß B wird ke*n Leeovorgang ausgelöst, da das Lese-Steuer-Flipflop 51 noch nicht
in den 1-Zustand umgeschaltet worden ist, und da die Trägerwelle
vom Anschluß B beendet ist.
Sowie die Trägerwelle vom Datenumsetzer 24b verschwunden ist, sorgt die Rückflanke des Trägersignals DONDO am Anschluß A dafür,
daß das UND-Tor 95 ein Ausgangseignal abgibt, das das Sende-Anruf-Plipflop
87 am Anschluß A in den 1-Zustand umschaltet. Wird Jas Flipflop 87 am Anschluß A in den 1-Zustand umgeschaltet, so
schaltet auch das Duplex-Flipflop 94 am Anschluß A in den 1-Zu-
09805/05 5 7 *AD
H6.2612
! stand um. Das Sende-Anruf-Flipflop 87 an der anrufenden Station B
kann nicht in den 1-Zustand umgeschaltet werden, das das Duplex-Flipflop 94 am Anschluß B im 1-Zustandverbleibt. Das Flipflop
wurde zu Beginn in den 1-Zustand gebracht, als das Flipflop am Anschluß B ursprünglich in den 1-Zustand geschaltet wurde.
Das Auftastsignal FDFXO, das an einem der Eingänge des UND-Tores
95 anliegt, bleibt daher negativ, so daß das UND-Tor 95 nicht in der Lage ist, ein Ausgangssignal zu erzeugen und das Flipflop 87 in den 1-Zustand umzuschalten. Nun sind die Duplex-Verhältnis
se am Anschluß A vertauscht, und die Trägerwelle wird nun vom Anschluß A am anderen Ende der Übertragungsleitung geliefert·
Die Vorderkante dieser* Trägerwelle vom Anschluß A schaltet das Duplex-Flipflop 94 am Anschluß B in den 0-Zustand zurück· Nun
sind die Duplex-Verhältnisse sowohl am Anschluß A als auch am Anschluß B vertauscht. Wenn das Duplex-Flipflop 94 am Anschluß B
in den 0-Zustand gesohaltet wird, wird ein Signal von seinen
0-Ausgang über einen Lese-Start-Schalter 103 an das Lese-Steuerflipflop
51 abgegeben, das in der Lesesteuerung für den Anschluß B sitzt und in Fig. 7 dargestellt ist.
ι .···■■
An dem entfernt liegenden Anschluß B unterbindet das Sende-Freigabe-Signal
JCTS1 des Datenumsetzers 24a seine eigene Trägerwelle, wenn etwa 200 mseo vergangen sind. Die RUckflanke dieses Trägerwellensignale
ruft am Datenumsetzer 24b an dem Anschluß B ein Signal hervor, das im UND-Tor 95 konjunktiv mit den positiven
Signalen FPUTO, JNPTO, FERRO. DPROO und FDPXO verknüpft wird.
Das Auegangesignal des UND-Tores 95 wird einem Eingang des ODER-Tor
es 93 zugeführt. Das Ausgangesignal des ODER-Tores wird an
den 1-Eingang des Sende-Anruf-Flipflop 87 geführt· Dieses Bi-
\gnal schaltet das Flipflop 87 erneut in den 1 - Zustand t||. Sa*
Signal vom 1-Ausgang dieses Flipflop wird den Datenues#tzer 24b
am Anschluß B zugeführt und sorgt dafür, daß. der
BADb
• H62612
Anschluß B eine Trägerwelle an die Übertragungsleitung abgibt.
Zu diesem Zeitpunkt sorgt das Ausgangssignal FTRD1 des Lese-Steuer-Flipflop
51 am Anschluß B dafür, daß daa Sende-Anruf-Flipflop
87 am Anschluß B nicht zurückgeschaltet werden kann. Das Ausgangssignal FTDR1 des Flipflep 51 wird im UND-Tor 99
konjunktiv mit dem Sende-Freigabe-Signal JCTS1 verknüpft, das
am anderen Eingang des UND-Tores 99 anliegt und von dem Datenumsetzer
24a geliefert wird. Dadurch entstehen Ausgangssignale
DTCX1 und DTCPO. Das Signal DTGX1 wird zu diesem Zeitpunkt im UND-Tor 145 konjunktiv mit dem Signal S?S31 verknüpft. Hierdurch
entsteht ein Ausgangs signal, mit dem das I-ese-Such-Flipflop 131
in den 1-Zustand umgeschaltet wird. Das Fiipflop 131 ist in der
Lesersteuerung nach Pig. 7 gezeigt.. Das Signal DTCPO wird dazu
verwendet, das Schieberegister 26 aus Fig. 6 auf 0 zurückzustellen. Außerdem läßt dieses Signal den Zeitgebermechanismus 116
aus Pig. 3 anlaufen. Nun können Daten an die Anschlußleitung 35
des Datenumsetzers 24b zwecks Übertragung zum Anschluß A angelegt werden, die von dem lochstreifenleser abgelesen sind.
Der grundlegende Zeittakt für die Datenverarbeitungsmaschinen 20a und 20b wird von dem Zeitgenerator und dem binären Bitzähler
geliefert, die beide ein Teil der Steuereinheiten 23a und 23b (Fig. 1) sind. Der Zeitgebergenerator 116, der in Fig. 3
gezeigt ist, ist ein symmetrischer bzw. ein freilaufender Multivibrator, dessen Frequenz bei etwa 800 Hz liegt· Dieser Zeitgebergenerator kann duroh daa Steuersignal QCX11 angestoßen und
angehalten werden. Der Bitzähler 117, der in der Fig. 4 gezeigt ist, ist eine Zählkette aus binären Schaltkreisen, die zum Zählen
von den Zeitgebersignalen QCQ10 dem Zeitgebergenerator (Fig. 3) aufgetastet wird. Das Steuersignal QCX11 wird immer
äann in dem ODER-Tor 157 erzeugt, wenn ein Pausensignal DMRKO an einem Eingang des ODER-Tores 157 erscheint. Das Steuersignal
QCX11 wird dann einem Eingang des UND-Torea 200 zugeführt.
909805/0 557
1462.512
Das Ausgangssignal des UND-Tores 200 wird zum Anstoßen eines
Univibrators T1 verwendet.
Der Zeitgebergenerator 116 v/eist zwei Univibratoren T- und T2
auf, die so verschaltet sind, daß der Univibrator T2 vom Univibrator T- angestoßen wird. Das Ausgangssignal des Univibrators
T2 wird als zweites Eingangssignal für das UND-Tor 200
verwendet. Die Univibratoren T- und T« gleichen in ihrem Schaltbild
den Flipflops, die in Verbindung mit der Pig. 6 beschrieben worden sind. Sie unterscheiden sich von den Plipflops nur
darin, daß sie nur einen stabilen Zustand haben. Wenn den Univibratoren
ein Triggersignal zugeführt wird, so schalten sie aus ihrem 0-Zustand, in dem sie sich normalerweise befinden, in den
1-Zustand um. In ihrem 1-Zustand stellen die Univibratoren eine
binäre 1 dar, und im 0-Zustand eine binäre 0. Die Leitungen, die von links zu den Univibratoren T1 und T2 in Pig. 3 führen, geben
an die Univibratoren die Triggersignale ab.
Da der Univibrator T2 normalerweise im 0 Zustand ist, steuert
das Ausgangssignal vom O-Ausgang des Univibrators das UND-Tor
200 an. Wenn am Beginn des Empfangs eines Zeichens an den anderen Eingang des UND-Tores 200 ein Signal QCK11 aufgrund eines Pausensignals
DMRKO angelegt wird, so tritt im UND-Tor 200 eine konjunktive
Verknüpfung auf. Der Multivibrator T1 wird dann für
eine bestimmte Zeitdauer in den 1-Zustand umgeschaltet. Diese Zeitdauer hängt von der Verzögerungszeitkonstanten des Univibrators
ab, die'in der dargestellten Ausführungsform ein halbes
Bitintervall beträgt und kehrt dann in den 0-Zustand zurück· Das. Signal vom O-Ausgang des Univibrators T1 wird dem 1-Eingang des
Univibrators T2 zugeführt. Der Multivibrator T2 wird ebenfalls
für ein halbes Bitintervall in den 1-Zustand umgeschaltet und
kehrt anschließend automatisch in den 0-Zustand zurück. Das Signal
vom 0-Ausgang des Univibrators Tp wird zum Ansteuern des
90l8tft/o657
UND-Tores 200 verwendet, wie es bereits erklärt worden ist. Da nun das Pausensignal DMRKO, nicht langer verfügbar ist, um in dem
UND-Tor 200 eine konjunktive Verknüpfung hervorzurufen, muß ein anderes Signal vorhanden sein, um in dem UND-Tor 200 eine konjunktive
Verknüpfung hervorzurufen, sofern der Zeitgebergenerator 116 eine Folge von Schwingungen abgeben soll.
Die benötigten Eingangssignale für das ODER-Tor 157, die erforderlich
sind, uf; im UND-Tor 200 eine konjunktive Verknüpfung
hervorzurufen, stammen aus dem ODER-Tor 201, dessen Eingangssignale von dem Bitzähler aus Pig. 4 abgeleitet werden. Das ODER-Tor
201 wird von einem oder mehreren der Signale FC001, FC011,
PC021 und FC031 angesteuert, so daß das ODER-Tor 201 immer dann
ein Ausgangssignal abgibt, das in dem UND-Tor 200 eine koiijunktive
Verknüpfung hervorruft und damit den Univibrator T. anstößt,
wenn ein Bit aus einem Zeichenblock empfangen wird. Wenn der Zähler 117 auf 0 zurückgekehrt ist und wenn über die Leitung ein
Pausensignal übertragen wird, wird der Zeitgebergenerator 116 angehalten.
Der Bitzähler 117 ist ein Schaltkreis zum binären Zählen. Als
Binärzähler zum Zählen einer Folge von Eingangssignalen, wie
beispielsweise zum Zählen einer Impulsfolge, kann man ein Flipflop verwenden, sofern man dafür sorgt, das das Flipflop von
einem jeden Eingangssignal oder Flipflop hin und hergeschaltet wird. Ein solcher Binärzähler hat nur zwei verschiedene Zustände.
Man kann N Flipflops hintereinandersehalten, um einen binären
Zähler mit 2 verschiedenen Zuständen au bilden. Um die einzelnen
Zählerstufen mit den jeweils vorgeschalteten Zählerstufen zu.verbinden, werden UND-Tore verwendet, so daß an die jeweiligen
Zählwerkstufen nur dann Signale angelegt werden können, wenn bestimmte Zustände herrsohen.
90 9 80 5/05 5 7 bad original
Die Pig. 4 zeigt einen Binärzähler, der vier Flipflops 120, 121,
I22 und 123 verwendet. Dor Binärzähler aus Fig. 4 ißt somit ein
vierstufiger Zähler. Jedes Flipflop besitzt einen 1-Ilingang S,
einen O-Eingang R, einen Zeitgobereingang C, einen O-AuBgang
und einen 1-Ausgang. Der 1-Eingang des Flipflop 120 kann einen
Impuls empfangen, der das Eingangssignal FCOO auslöst.
In dem Zähler nach Fig. 4 beträgt die höchste Zahl, die in den
Zähler eingegeben werden kann, 16. Der Zähler empfängt die Zeitgeberimpulssignale
QCQ10 und wird von jedem dieser Signale um
jeweils 1 weitergeschaltet. Die Zeitgeberimpulssignale sind regulär
erzeugte Signale und werden vom Zeitgebergenerator 116 (Fig. 3) abgegeben. Der Zähler kehrt wieder auf 0 zurück, wenn
er 16 Impulse gezählt hat.
Es sei angenommen, daß alle Flipflops 120 bis 123 zu Beginn in
den O-Zustand geschaltet sind. Wenn nun an den Eingang des FIiflop
120 ein positives Signal angelegt wird, das den Impuls FOOO auslöst, so wird das Flipflop 120 in den 1-Zustand umgeschaltet,
wenn am Zeitgebereingang C des Flipflop ein Zeitgeberimpuls QcQIO erscheint. Ist das Flipflop 120 in den 1-Zuetand umgeschaltet
worden, eo wird ein positives Signal FC001 von seinem 1-Ausgang
an einen der Eingänge der UND-Tore 124 und 125 angelegt,
die dem Flipflop 121 zugeordnet Bind· Dieses Ausgangssignal wird außerdem dem 0-Eingang R des Flipflop 120 zugeführt, um das
Flipflop 120 wieder zurückzustellen, wenn ein zweiter Zeitgeberimpuls QCQ10 erscheint. Da der 1-Ausgang des Flipflop 120 mit
seinem 0-Eingang R verbunden ist, schaltet jeder eingehende Zeitgeberimpuls
QCQ10 das Flipflop 120 abwechselnd von seinem 0-Zustand in seinen 1-Zustand und wieder zurück. Der Zähler (Fig. 4)
enthält nun eine Binärζiffer von 1000 oder eine Dezimalziffer
von 1, sofern man ihn von links nach reohts liest.
9O9ÖOS/OB5
Das anfängliche Zuführen des Eingangseignales PCOOO an das Flipflop 120 steuert das UND-Tor 124 auf, und das Ausgangssignal
dieses UND-Tores wird als Schaltsignal dem 1-Eingang des Flipflop 121 zugeführt. Das Flipflop 121 wird dann beim Einlaufen
eines aweiten Zeitgeberimpulses QCQtO an seinem Zeitgeberanschluß C in den 1-Zustand umgeschaltet. Dieser gleiche
Zeitgeberimpuls schaltet das Flipflop 120 auf 0 zurück. Der ganze Zähler zeigt nun an, daß das Flipflop 120 im 0-Zustand
und das Flipflop 121 im 1-Zustand ist. Dieses bedeutet eine Binärziffer von 0100 oder eine Dezimalziffer von 2.
Befindet sich das Flipflop 121 im 1-Zustand, so gibt es an seinen 1-Ausgang ein Signal FC011 ab, das dem anderen Eingang
des UND-Tores 125 zugeführt wird. Läuft nun der dritte Zeitgeberimpuls QCQ10 ein, wird das Flipflop 120 erneut in
d«n 1-Zustand umgeschaltet, während das Flipflop 121 im 1-Zustand
verbleibt. Befindet eich das Flipflop 121 im 1-Zustand, wo wird das UND-Tor 125 angesteuert. Die Flipflops 120 und
121 befinden sich nun ein einem Zustand, in dem sie tbeide vom
vierten Zeitgeberimpuls QCQ10 zurückgeschaltet werden können. Der Binärzähler 117 beinhaltet nun eine Binärziffer 1100 oder
eine Deziroalziffer 3. Wenn sich die Flipflops 120 und 121
im 1-Zustand befinden, so treten an ihren jeweiligen 1-Ausgän-.
gen die Signale FC001 und FC011 auf, die den Eingängen des UND-Tores 126 zugeführt werden. Der vierte Zeitgeberimpuls
stellt dann die Flipflops 120 und 121 auf 0 zurück, während er das Flipflop 122 auf 1 schaltet. Der Zähler enthält nun
eine Binärzahl von 0010 oder die Dezimalzahl 4.
Wenn der fünfte Zeitgoberimpuls Q0Q10 auftritt und dom Zähler
11V »!!geführt wird, wird das Flipflop 120 in den 1-Zuatand
umgeschaltet, während das Flipflop 121 im 0-Zustand und das Flipflop 122 im 1-Zustand verbleiben. Das Flipflop 122 ver-
909805/0557
' blejbt ebenfalls im 1-Zustand, da das UND-Tor 127 nicht angesteuert
ist, da das Signal FCO11 vom 1-Ausgang des 'Flipflop 121
nicht am UND-Tor 127 anliegt. Nun befindet sich im Binärzähler die Binärzahl 1010 oder die Dezimalzahl fünf.
Dor sechste Zeitgeberimpuls, der dem Zähler 117 zugeführt wird,
schaltet das Flipflop 120 in den O-Zustand und das Flipflop 121 in den !-Zustand. Das Flipflop 122 verbleibt im 1-Zustand, da
das Signal FC011 für die UND-Torschaltung 127 fehlt und das Flipflop 122 nicht in den O-Zustand zurückgeschaltet werden kann.
Im Zähler 117 befindet sich nun die binäre 0110 oder die Dezimalzahl
6.
Wenn der siebente Zeitgeberimpuls auftritt, werden die Flipflops 120, 121 und 122 in den 1-Zustand umgeschaltet* dieses
bedeutet dann eine binäre Zahl 1110 oder die Dezimalzahl 7. Der achte Zeitgeberimpuls schaltet die Flipflops 120, 121 und
122 auf 0 zurück und bringt das Flipflop 123 in den 1-Zustand.
Das Flipflop 123 kann in den 1-Zustand umgeschaltet werden, da das Ausgangssignal des UND-Tores 127» daB am Eingang des UND-Tores
128 anliegt, das UND-Tor 128 ansteuern kann, so daß das Flipflop 123 in den 1-Zustand übergeht. Nun befindet sich im
Zähler 117 die binäre Zahl 0001 oder die Dezimalzahl 8. Der neunte Zeitgeberimpuls QCQ10 schaltet dann das Flipflop 120 in
den 1-Zustand um. Die Flipflops 121 und 122 verbleiben im 0-Zustand,
da die Tore 124 und 126 nicht von ihren Eingangssignalen FC001 und FC011 angesteuert sind. Das Flipflop 123 verbleibt
be*m Auftreten des nächsten Zeitgeberimpulses QCQ10 im 1-Zustand,
da das UND-Tor 129 nicht durch ein Ausgangesignal des UND-Tores
127 angesteuert ist, so daß das UND-Tor. 129 das Flipflop 123 nicht zurückstellen kann. Im Binärzähler 117 befindet sich nun
die Binärzahl 1001 oder die Deziroalzahl 9«
9 0 9 8 (f έ /6 5 5
U 6.26,12
Auf jeaen weiteren Zoitgeberimpuls QGQ1O ändert der Zähler seine
Zustände erneut,- "bis die Binärzahl 1111 erreicht ist, die die
Dezimalzahl-15 darstellt. Mit dem 16. Zeitgeberimpuls kehrt der ,Zähler zum Binärwert 0000 oder zum Dezimalwert von 0 zurück.
In der dargestellten Ausfuhrungsform werden die Zeitperioden
von dem Zähler erzeugt. Diese Zeitsteuerperioden werden im folgenden
von 1 bis 16 numeriert, also nicht mit den Dezimalwerten νύη 0 bis 15» Befindet sich dor Zähler im Ruhezustand, so
befindet sioh im Zähler eine 1, die der dezimalen 0 entspricht.
Wenn der Zeitgebergenerator 116 anläuft, rückt der Zähler durch
sämtliche Zählzustände bis 16 vor und liefert ein zusätzliches Zeitintervall TTS31, das jeweils nach 16 Zeitgeberimpulsen auftritt.
Die 16 Zählintervalle zwischen den Signalen T2S31 stellen eine ausreichende Zeitspanne dar, um ein jedes Zeichen, das
über die Leitung zwischen den Anschlüssen A und B ausgesendet wurde, doppelt, zu empfangen oder doppelt auszusenden, und zwar
einmal in der richtigen Bitkonfiguration und zum zweiten in der inversen Bitkonfiguration, die vom neunten Bitplatz der ganzen
Zeichenfolge an einläuft. Nach einem jeden Zählerstand von 16 kehrt der Zähler in seinen Ausgangszustand zurück, also in den
Zustand 1.
Wenn das Plipflop 123 von seinem 1-Zustand aus in seinen 0-Zustand
umschaltet, und zwar beim 16. Zeitgeberimpuls, so wird
der Univibrator 130 angestoßen.
V")er die leitung, die von links in den Univibrator 130 führt,
laufen die Eingangssignale ein. Wenn dieses Eingangssignal positiv wird, geht der Univibrator in den 1-Zustand über. Der Univibrator
verbleibt für eine bestimmte Zeitspanne im 1-Zustand,
der von der Zeitverzögerung des Univibrators abhängt. Anschließend
schaltet der Univibrator automatisch in seinen stabilen Zustand, das ist sein 0-Zustand, zurück.
909805/0557
U62612
Unmittelbar im Anschluß an die Übertragung des letzten Datenbit.s
eines Zeichens erzeugt der Univibrator 130 ein Gleichstromsignal TTS31 und ein differenziertes Signal TTX31, das die Impulsflanken
markiert. Dieses Signal aus dem univibrator 130 schaltet das Flipflop 150 (Pig. 7) für die achte Spalte im
Speicher zurück. Zusätzlich gibt'der Univibrator 130 ein Signal
TTS31 an den 1~Eingang des Leser-Such-Flipflop 131 ab, der in
der Fig. 7 gezeigt ist.
Die Fig. 5 zeigt den zeitlichen Zusammenhang zwischen den Zeitgeber-
bzw· den Synchronisierungsimpulsen.
Der Impulszug C stellt graphisch die Zeitspanne dar, während
derer der Zeitgebergenerator 116 (Fig. 3) in Betrieb ist.
Die Impulszüge D und E stellen graphisch die Ausgangssignale
QCQIO und QCQ20 des Zeitgebergeneratore 116 dar.
Der Impulszug F stellt graphisch die Ausgangs signale des "!-Ausganges des Flipflop 120 im Binärzähler 117 (Fig. 4) dar, und
zwar in Beziehung mit den Zeitgebersynchroniaierungsimpulsen.
Der Iropulszug G stellt graphisch die Auegangseignale am 1-Ausgang
des Flipflop 121 des BinärZählers 117 in Verhältnis zu den
Zeitgebersynchronisierungsimpulsen dar.
Der Impulszug H stellt die Ausgangssignale am 1-Ausgang des
Plipflop 122 des Binärzählers 117 in Verhältnis zu den Zeitgebersynchronisierungsimpulsen
dar.
Der iMpulszug I stellt graphisch die Ausgangssignale am 1-Ausgang
des Flipflop 123 des Binärzählere 117 im Verhältnis zu den
Zeitgebersynchronisierungaimpulsen dar.
909806/0 557
H6.2612
Die Impulszüge J und K zeigen die Ausgangesignale TTS31 und
TTX31 des Univibrators 13C im Verhältnis au.den AusgangeSignalen
der verschiedenen Zähleretufen und Ib Verhältnis au den
Zeitgebereynchronisierungeircpulsen.
Der Impulszug L zeigt die Ausgangesignale des Sende-Umsetzer-Plipflpp
140 (Pig. 16) ins Verhältnis zu den Zeitgebersynchronisierungusignalen.
Schieberegister
Die Daten, die von dem anrufenden Anschluß B aus an den angerufenen
Anschluß A übertrager werden, werden vom Lochstreifenleser
In der Anrufstation abgelesen und von seinen Ausgängen
132 A,bis 132 G parallel den Plipflops PSH1 bis PSH7 des Schieberegisters
26 zugeführt, das in Pig. 6 im einzelnen gezeigt ist. Die übertragung der Daten vom Lochstreifenleser an das
Schieberegister 26 findet statt, wenn in den UND-Toren 133a
bis 133g zwischen den Dateneingangssi^nalen aus den Spalten 1 ι
bis 7 des Lochstreifenlesera und dem Ausgangssignal der UND-Toriohaltung
154 eine konjunktive Verknüpfung stattfindet. Das
UND-Tor erzeugt dann ein Ausgangesignal, mit dem die UND-Tore
1133a bii 133g angesteuert werden, wenn vom Lochstreifenleser
Signale abgegeben werden, die anzeigen, daß das Speicherflipflop 150 für die achte Spalte aus Pig. 7 im 0-Zustand (FM080)
ist» daß der .Zeitgebergenerator 116 nicht angelaufen 1st (DCSTO),
daß das 1-Signal vom Such-Plipflop 131 negativ ist (DSSRO), und
wann das Signal DDS01 vom Lochstreifenleser eingegangen ist, das anttigt, daß die Lese-Suche durchgeführt 1st.
Das Schieberegister 26 weist eine Anzahl Plipflops auf, und zwar ein Flipflop für jedes Datenbit, das im Schieberegister gespeichert werden soll* Das Schieberegister enthält sieben Plipflops,
um die Information zu speichern, die auf dem Lochstreifen einge-
909805/0557 .
stanzt ist. Die Flipflops des Registers werden nach ihrer Bedeutung
im Register sowie nach der numerischen Bedeutung der Daten-,bits
bezeichnet, die in ihnen gespeichert sind. Me Flipflops
'des Schieberegisters sind daher mit FSH1 bis FSH7 bezeichnet.
Die Baten im Schieberegister 26 werden seriell von den Bitstellen niedriger Wertigkeit in die Bitstellen höherer Wertigkeit des
Registers verschoben. In solchen Registern wird der gesamte Registerinhalt
durch eine gleichzeitige Verschiebung zu dem nächsthöheren Stellenwert geschoben, und zwar zu dem Zeitpunkt, an dem
das Zeitgebersynchronisiersignal QCQ2O vom Zeitgebergenerator
(Fig. 3) eintrifft.
Um ein Registerflipflop in die Lage zu versetzen, seinen Zustand
zu dem Zeitpunkt zu ändern, an dem sein Inhalt an ein anderes Registerflipflop übertragen wird, d.h. also während der seriellen
Verschiebung der Daten in dem Register, sind Speicher zur zwischenzeitlichen Speicherung der Signale vorgesehen. Diese
Zwischenspeicher sind üblicherweise als Kondensatoren ausgebildet,
die in dem Register und in den Eingangskreisen der Flipflops liegen. Diese Kondensatoren speichern die logischen Signale
von den Ausgangsanschlüssen eines jeden Flipflop, das Daten abgibt, und zwar vor dem Austreten des Zeitgebersignals, das die
Γ iten abgebenden Flipflops umschaltet, so daß das Flipflop, das
die entsprechenden Daten aufnimmt, auf dieses Zeitgebersignal hin in den entsprechenden Zustand übergehen kann. Wenn der Zeitgeberimpuls
an das Register angelegt wird, wird der Inhalt der Daten abgebenden Flipflops ausreichend lange in den Kondensatoren
gespeichert, so daß die Daten aufnehmenden Flipflops darauf ansprechen können, während die Daten abgebenden Flipflops gleichzeitig
ihren Zustand ändern können. Wenn der Inhalt eines FIiflop
durch irgendwelche Torschaltungen hihduroh an ein anderes
flipflop abgegeben werden soll, stellen "die Eingangakondensatoren
9 0 9 8 05 /θ 5 5 7 BAD
der Plipflops ebenfalls einen Zwischenspeicher für die Eingangssignale
dar. Da diese Art von Schieberegistern bekannt ist, / kann die Erörterung der Zwischenspeicherschaltkreise solcher
Schieberegister unterbleiben.
Me Daten im Schieberegister 26 werden seriell von links nach rechts geschoben, wie es in der Pig. 6 gezeigt ist. Hiervon
macht nur das Bit im Plipflop PSH7 eine Ausnahme. Dieses Bit
wird aus dem Plipflop PSH7 in das Plipflop PSH1 geschoben, und
<zwar über-eine Schaltlogik, die aus mehreren UND-Toren und ODER-Tor
en 166, 167, 168, 170 und 178 besteht. Wenn das Plipflop PSH7 im 1-Zustand ist, wird das positive Signal PSH71 von seinem
1-Ausgang an einen Eingang des UND-Tores 167 angelegt. Da das
andere Eingangssignal DTCX1 des UND-Tores 167 zu diesem Zeitpunkt
ebenfalls positiv ist, da dieses Signal das Ergebnis der konjunktiyen
Verknüpfung des Bandlesesignals mit dem Sende-Freigabe-Signal ist, gibt das UND-Tor 167 an das ODER-Tor 165 ein positive's
Ausgangssignal ab. Das ODER-Tor 166 erzeugt ein Ausgangsbignal
DSET1, das dem UND-Tor 168 zugeführt ist.. Das andere Eingangssignal D0160 des UND-Tores 166, aas anzeigt, daß der
!Zähler 117 (Fig. 4) noch nicht bei der Zahl 16 angekommen ist,
ist zu diesem Zeitpunkt positiv. Dadurch erfolgt im UND-Tor 168 eine konjunktive Verknüpfung, mit dem Ergebnis, daß das Plipflop
PSH1 beim nächsten Zeitgeberimpuls QCQ20 in den 1-Zustand umgeschaltet
wird. Befand sich das Plipflop PSH7 dagegen im O-Zustand,
tritt im UND-Tor 167 keine konjunktive Verknüpfung auf, wie es
oben erklärt worden war. Daher ist das Ausgangssignal des ODER-Tores
166 negativ. Dieses negative Signal DSET1 wird in der Umkehrstufe 169 in ein positives Signal DSETO umgewandelt, das
das Plipflop PSH1 beim Auftreten des nächsten Zeitgeberimpuls es
QCQ20 auf 0 zurückstellt. Die Zeichen, die dem Schieberegister 26 vom Lochstreifenleser her zugeführt werden, laufen daher kontinuierlich
um und werden solange verschoben, wie den Plipflops
BAD ORiG1NAL
909805/0557
Zeitgeberimpulsβ zugeführt werden* Das Verschieben der Bits
^urch das Schieberegister 26 hindurch erfolgt während einer Je-/Aen der 16 Zahlen im Bitzähler, so daß das Zeichen, das von
Lochstreifenleser abgelesen worden ist, zweimal duroh das Schieber egieter hlndurohgtsohoben wird.
Das erste B^t, das an die übertragungsleitung abgegeben wird,
ist ein PaUöenbit. Das ist dadurch sichergestellt, daß das Übertragungsflipflop 140 aus Fig. θ duroh das Signal D05C11, das .
der ODER-Sohaltung 152 zugeführt wird, beim Auftreten dee ersten
Zeitgabersynekronisierungeiropulees in den 1»Zustand geSohaltet
I'm.
/wird. Dieses positive Signal, dae anzeigt, daß d@r Zähler 117
vollständig zurückgeschaltet ist, wird im UND-Tor 15$ konjunktiv mit den positiven Signalen PREVO, DC160, DTCXI und DZLOO
verknüpft. Diese letztgenannten Signale zeigen an, daß das Lese-Utnkeh*-Flipflop 111 am Anschluß A auf 0 steht, daß im Zähler 117
nicht die Zahl 16 steht, daß das Band-Lese-Signal und dae Sende-
?reigabe*Signal von der Übertragungssteuerung empfangen worden
einfi, und äftö im Iioohstreifenleser zu dieser Eeitpunkt ein an- ^
derer Stretfenabschnitt als der Loohstreifenanfang liegt.
Die Ztiohenbite, die vom Loohetreifanleset Abgelesen werden,
werden dem Schieberegister duroh die SpaltenansohlUsse 132a
bis 152g ohne Zeitgeberimpulse zugeführt, da die 8ignalpegel,
die eine binäre 1 darstellen, ausreichend höoh sind, um die Flipflope lto Register uniBUiohalten, \
Der Bitinhalt des Flipflop P8H1, das 1st dal Zeichenbit, das
von der siebten Spalte des.Leeers stammt und fin der Klenge 1?2g
auftritt, wird von dem übertragungeflipflop UO nioht als eretes
Ja übertragendes Signal verwendet. ' ■ '■{·$-- ■..;,-.
■ BAD ORIQ]NAL
9 0 9 Ö 6 S / 0 5 5 7
Wird das Bit, das ursprünglich vom Flipflop FSH7 in das Flipflop FSH1 des Registers 26 geschoben wurde, nun an das UND-Tor
151 oder an das ODER-Tor 154 aus Fig. 8 übertragen. Das hängt von der Polarität des Bits ab. Der Zweck dieser Maßnahme liegt
darin, daß dieses Bit nicht nur in das Flipflop FSH2 dee Schieberegisters
übertragen werden soll, sondern auch gleichzeitig das Übertragungsflipflop 140 entweder in den !-Zustand oder in
den O-Zustand schalten soll.
Jedes der sieben Bits eines Zeichens, das vom Lochstreifenleser
abgelesen worden ist, wird durch das Register 26 hindurchgeschoben. Außerdem wird jedes Bit dem Übertragungsflipflop 140
zugeführt, um es an die angerufene Station übertragen zu können.
Wenn die sieben Bits des Zeichens das zweite Mal durch das Schieberegister hindurchgeschoben werden, werden sie als Eingangssignal
dem UND-Tor 150 oder dem ODER-Tor 155 zugeführt.
In diesen logischen Schaltkreisen erhält Jedes Bit eine Polarität,
die derjenigen Polarität entgegengesetzt ist, die es beim ersten Schiebedurchgang besaß. So ist beispielsweise ein 1-Bit
vom Anschluß FSH11 des Flipflop FSH1 des Schieberegisters 26
dem ODER-Tor 154 des Sende-Flipflop 140 zugeführt. Das Ausgangssignal
des ODER-Tores 154 ist in dem UND-Tor 156 mit den Ausgangssignalen des ODER-Tores 155 und dem Signal DCT10 konjunktiv
verknüpft. Das' Ausgangssignal des UND-Tores 156 wird dem ODER-Tor
149 zugeführt und ruft am Ausgang des ODER-Tores 149 ein Signal hervor, das das Übertragungsflipflop 140 auf 0 zurückschaltet.
Dadurch wird der angerufenen Station über die Übertragungsleitung ein Stromschritt zugeführt.
Wenn das gleiche Bit während des zweiten Durchganges durch das Schieberegister 26 das Flipflop FSH1 des Registers 26 erreicht,
BAD ORIGINAL
909805/05 5 7
H62612
wird es als Eingangssignal dem UND-Tor 150 des Übertragungs-■
flipflop 140 zugeführt. Da das andere Eingangssignal F0031 des ι UND-Tores 150 zu diesem Zeitpunkt positiv ist, tritt· im UND-Tor
150 eine logische Verknüpfung auf, so daß ein Ausgangssignal
entsteht, das dem ODER-Tor 152 als Eingangssignal zugeführt
wird. Das Ausgangssignal der ODER-Schaltung 152 wird als Eingangssignal für das UND-Tor 153 verwendet. Die anderen Eingangs-■
signale des UND-Tores 153 sind zu diesem Zeitpunkt positiv, so daß das UND-Tor 153 ein Ausgangesignal abgibt, das das Flipflop
140 in den 1-Zustand umschaltet. Dadurch wird der angerufenen
Station über die Übertragungsleitung ein Pausenschritt zugeführt.
Wenn also das Zeichen zum zweiten Mal durch das Register 26 hindurchgeschoben wird, wird jedes Bit durch die Schaltlogik
in seiner Polarität umgekehrt, die mit dem Übertragungsflipflop
140 verbunden ist. Es wird daher über die Übertragungsleitung in dem ganzen Zeichenblock der übertragenen Daten ein Zeichen
Tnitgesendet, das eine inverse Darstellung des abgelesenen Zeichens
ist.
Beschreibung der Vorgänge beim Lochstreifenlesen
Wenn das Band-Lese-Flipflop 51 aus Fig. 7 in den 1-Zustand umgeschaltet
worden ist, wird sein Ausgangssignal FTRD1 von seinem
1-Ausgang an einen Eingang des UND-Tores 99 aus Fig. 2 angelegt.
Der andere Eingang des UND-Tores 99 wird von einem Sende-Freigabe-Signal
JCTS1 aus der Anschlußleitung 36 des Datenumsetzers
24b angesteuert. Da nun im UND-Tor 99 die Bedingungen für eine konjunktive Verknüpfung vorliegen, wird das Signal DTCP1, das
von der ansteigenden Impulsflanke des Ausgangesignales des
UND-Tores 99 abgeleitet wird, dem einen Eingang des ODER-Tores
157 zugeführt, das den Zeitgebergenerator zu Beginn anlaufen
909805/0557 bad original
läßt. Das Signal DTCP1 wird außerdem einem Eingang des ODER-Tores
136 zugeführt. Das Ausgangesignal der ODER-Schaltung 136
wird dann dazu verwendet, das Schieberegister 26 zurückzustellen, das in den Pig. 1 und 6 gezeigt ist. Es sei bemerkt, daß
zum Zurückstellen des Schieberegisters ein Signal verwendet wird, dessen Amplitude wesentlich größer als die Amplitude
der üblichen logischen Signale ist, so daß ein Zeitgebersynchronisierungssignal
QGQ20 nicht erforderlich ist.
Wenn in dem Schieberegister 26 aus Pig. 6 nur O-Bits eingespeichert
sind, wird an den Datenumsetzer in der angerufenen Station A ein Pausenbit (Startbit) ausgesendet, auf das sieben zusätzliche
Pausenbits folgen. Anschließend werden sieben Strombits ausgesendet. Wie bei der bekannten Perns ehreibtechnik
liegen die Daten, die an die Übertragungsleitung 21a und 21b von den Datenumsetzern angelegt werden, in Porm von Impulsen vor,
die zwei Werte annehmen können. Das können beispielsweise negati-e
oder positive Spannungswerte sein. Es sei jedoch bemerkt, daß der Code, der zur Übertragung von Zeichen über die Übertragungsie
itur.gen dient, verschiedene Kombinationen von Strom- und
Pausenintervallen aufweist. 'Vor jeder Signalgruppe ist ein Start- oder Anfangsimpuls angeordnet. Weiterhin ist es üblich, daß auf
jede Zeichengruppe ein Stopimpuls folgt, um die Synchronisation
bei der Übertragung aufrechtzuerhalten. Je nachdem, welcher Code verwendet wird,kann die Anzahl der Signale, die nach einem
Startimpuls oder vor einem Startimpuls stehen, beträchtlich schwanken. Im vorliegenden Pail folgen auf den Startimpuls sieben
Signalimpulse und anschließend sieben inverse Signaliropulse. Das Übertragungoflipflop HO aus Pig. 8 ist normalerweise im
O-Zuuband· Dadurch wird innnor dann, wonn üin Zoiugubornynoh
8ierungsimpuls QCQ10 an dem Zeitgeberanschluß C anliegt, ein
BAD ORIGINAL
909805/0557
- 21 -
Stromsignal an die Übertragungsleitungen 21a und 21b abgegeben. ,An das UND-Tor 153 aus Pig. 8 wird ein Signal angelegt, nämlich
das Signal DTCX1, das aua der konjunktiven Verknüpfung des Signales
FTRD1 mit dem Sende-Froigabe-Signal JCTS1 vom Umsetzer 24b
in der UNB-Torschaltung 99 (Pig. 2) stammt. Das umgekehrte Signal
DTCXO, das aus dem Signal DTCX1 abgeleitet ist, wird an das ODER-Tor 149 angelegt. Das Ausgangssignal der ODER-Schaltung
i149 hält das Übertragungs flip flop 140 solange im O-Zustand, bis
ein Sende-Freigabe-Signal vom Datenumsetzer 24b her einläuft.
Wenn alle sieben Flipflops des Schieberegisters 26 auf 0 geschaltet
sind, da das ganze Schieberegister zurückgestellt worden ist j wird durch das Übertragungsflipflop 140 hindurch ein Pausenbit
an den Datenurasetzer 24b übertragen, auf das sieben zusätzliche Pausenbits und anschließend sieben Strombits folgen. Der Datenumsetzer
24b überträgt dann diese Bitkonfiguration an die Station
A als O-Code. Die Signale FC031 und FC030 des Flipflop FC03
des Bitzählers 117 werden jeweils an einen Eingang der UND-Tore 150 und 151 angelegt. Die anderen Eingänge der UND-Tore 150
und 151 werden von den Signalen FSH11 und FSH10 des Schieberegisters
26 angesteuert. Das UND-Tor 51 wird während der ersten acht Zählungen des Bitzählers 117 vom Signal FC030 aufgesteuert.
Wenn die O-Bits, die in das Schieberegister 26 eingeschrieben
worden sind, verschoben werden, wird das Signal FSH10 erzeugt,
und dieses Signal wird im UND-Tor 151 mit dem Signal PC030 konjunktiv
Verknüpft, so daß Ausgangssignale entstehen. Diese Ausganß3Gignale
worden an einen der Eingänge des ODER-rTorea 152 angelegt. Das Aucgangs3ignal des ODEll-Tores 152 wird einem Eingang
des UND-Tores 153 zugeführt. Da zu diesem Zeitpunkt die Signale FREVO, DC160, DTCX1 und DZLGO alle positiv sind, werden
diese Signale im UND-Tor zusammen mit dem Ausgangesignal des
OLJR-Tores 152 konjunktiv verknüpft, so daß Ausgangsaignale entstehen,
die dem Übertragungsflipflop 140 zugeführt werden und dieses Flipflop in den 1-Zustand schalten.
9098ÖB/0 557 bad original
' ^62612
Wenn die ersten sieben O-Bits aus dein Schieberegister 26 ^e rausgeschoben
und dem Übertragungsflipflop 140 zugeführt worden /sind, werden die zweiten sieben Ö-Büs aus dem Schieberegister
heraus an das Flipflop 140 geschoben. Diese zweiten sieben Bits schalten das Plipflop 140 in den O-Zustand zuaüok und halten es
auch in diesem O-Su&tand. Die Signale FC 031 und FSH10 aus dem
Bit-Zähler 117 und dem Schieberegister 26 steuern die ODER-Tore 154 und 155 an, so daß diese ODER-Tore Ausgangssignale
abgeben, die im UND-Tor 156 mit einen; Signal DCT10 aus dem Bit-Zähler
konjunktiv verknüpft wurden, se daß ein Ausgangssignal
entsteht, das der ODER-Schaltung 149 zugeführt wird. Das ODER-Tor
149 erzeugt ein Ausgangssignal, mit dem das Übertragungsflipflop
140 zurückgeschaltet wird. las Flipflop 140 verbleibt
.während der Zählperioden 9 bis 16 des Bitzählers 117 im C-Zustand,
v/ährend sieben inverse Impulse an den Datenumsetzer 24b
abgegeben werden. Auf diese Weise wird die Übertragung des ersten O-Oodes an den Anschluß A vollständig durchgeführt.
Wenn der erste Zeitsynchronisierungsimpuls erscheint und das
Signal DCT11 positiv ist, was anzeigt, daß der Zähler 117
zurückgeschaltet ist, und wenn das andere Eingangssignal des
UND-Torea 153 positiv ist, um eine Zeichenübertragung auszulösen,
wird das Übertragungeflipfloj> in den 1-Zuetand gebracht,
um die übertragung eines Anfange- oder Pausenbits an die Übertragungsleitung
vorzunehmen. Wenn der letzte oder der 16. Zeitgebereynchroniei
er lings impuls einer Zeichenfolge auftritt, ist das Signal DC161 aus dem Zähler 117 positiv. Dann wird das
Übertragungsflipflop 140 zurückgeschaltet. Das Rückschalten
des Flipflop 140 wird durch das Signal DC161 ausgelöst, das
dem Eingang des ODER-Tores 149 zugeführt wird. Das Ausgangesignal
des ODER-Tores 149 wird dem. 0- Eingang des Flipflop 140 zugeführt.
Dieses Zurückstelisn des Flipflop 140 stellt sicher, daß
die Station nach dem 16. Impuls aus dem Zähler 117 wieder in
y. " BAD ORIGINAL
98ÖB/0 557
H62612.
den Pausgnzustand zurückkehrt. Die seriell übertragenen Datenbits,
die vom Datenumsetzer übertragen werden, sind daher von
Start- und Stop-Bits eingerahmt. Jedes Zeichen wird auf die gleiche Weise übertragen.
Die anfängliche Lesesuche
Der Univibrator 130 wird angestoßen und erzeugt das Ausgangssignal
TTS31 (Pig. 4), wenn der erste O-Code übertragen ißt
und wenn der binäre Zähler 117 (Pig. 4) den Zählerstand 16
erreicht hat. Das Signal TTS31 wird mit dem Signal DTCX1 im
UND-Tor 145 aus Pig. 7 konjunktiv verknüpft. Das entstehende
Ausgangssignal DSRR1 au3 dem UND-Tor 145 wird dazu verwendet,
das Lese-Such-Plipflop 131 in den 1-Zustand zu bringen.
Das Signal DDSC1, das von dem Lochstreifenleser und -Stanzer
22b zurückgegeben wird, wird dem UND-Tor 154.aus Pig. 6 zugeführt.
Dadurch wird die Parallelübertragung der Datenbits aus dem Lochstreifenleser 22b in das Schieberegister 26 aus Pig. 6
bewirkt. Die Parallelübertragung der Datenbits wird ohne Verwendung der Zeit gebersynchronis'ierungs impulse QCQ20 durchgeführt.
Wird der Lochstreifenvorspann abgelesen, ist die Übertragung von Daten aus dem Schieberegister an die Übertragungsleitung
durch die Signale PTLD1 und DTZRI gesperrt, die in der Fig. 8 dargestellt sind und dort als Eingangesignale für das
UND-Tor 143 dienen. Das Übertragungsflipflop wird von diesen
Signalen im 0-Zustand gehalten, sofern ein Vorspannetreifen durch
den Lochstreifenleser hindurchgeführt wird.
Während des Ableeens des Vorspannstreifens wird das Lese-Such-Plipflop
131 (Pig. 7) über das UND-Tor 143 in Pig. 7 beim Zählerstand 16 des Zählers 117 (Pig. 4) auf 0 zurückgestellt. Ist
der Vorspannstreifen durch den Leeer durchgelaufen, so wird das
909805/0557
Such-Plipflop durch eine konjunktive Verknüpfung der Signale
DZEXT, FM080, Γ03Τ1 mit dem inversen Eingangssignal DSRR1 aus
dem UND-Tor !45 in den O-Zustand zurückgeschaltet. Das Signal
DCST1, das den Zeitgebergenerator anstößt, ist üblicherweise
auch das Signal, das die Rückstellung des Flipflop 131 möglich
macht. Eine Ausnahme hiervon "besteht nur, wenn der Streifenieser
einen O-Code nachgewiesen hat (das Signal DZEX1 ist dann
negativ) oder- wenn das Speicherflipflop 150 für die achte Spalte,
der in Fig. 7 gezeigt ist, im 1-Zustand ist.
Wenn das Leae-Such-Plipflop 131 auf O zurückgestellt ist, verschwindet
ÜB.E Signal !DuSCI , das anzeigt, daß die Suche vollständig
durchgeführt ist. Der Leser rückt dann zum nächsten Zeichen auf dem Lochstreifen vor und wartet auf das nächste
Such-Signal PSRI11 aus der Steuerlogik aus Pig. 7. Diese Polge
wird für jedes Zeichen solange wiederholt, bis das Ende des Datenblocks erreicht ist.
Es wird somit ein Such-Signal an den Leseteil des kombinierten
Lochstreifenleser und -Stanzers 22b abgegeben. Dann wird ein Signal zurückgegeben, das anzeigt, daß die Suche vollständig
durchgeführt ist. Dieses Signal löst die Übertragung der Zeichen an das Schieberegister 26 aus. Dann läuft der Zeitgebergenerator
116 (Pig. 3) an, und das Zeichen wird durch den Datenumnotttoi1
2/Ib hindurch und übor dio übortragungoloitung 21a und
21b an den Anschluß Λ übertragen. Nun rückt der Lochstreifenleser erneut vor und wartet auf das nächste Suchsignal.
Die Vorgänge beim Stanzen
Wenn der angerufene Anschluß A Daten empfängt, die vom anrufenden
Anschluß B ausgesendet worden sind, werden die Daten in einen Lochstreifen eingestanzt. Um das durchführen zu können,
9098
U62612
rcu9 sich der Anschluß A in der Betriebsweise für das Stanzen befinden.
itopfang des ersten O-Codes
Es sei angenommen, daß die Verbindung zwischen dsn Anschlüssen
A und B in der Weise aufgenommen worden ist, wie es bisher
beschrieben vrarde, und daß das Duplex-Flip flop 94 im angerufener.
Anschluß A im O-Zustand steht. Zu diesem Zeitpunkt ist das Signal PDPXO vom O-Auεgang des Flipflop 94 positiv. Dieses Signal
ist an das UND-Tor 190 aus Fig. 3 angelegt. Wenn nun das andere Eingangssignal JMDA1 von der Datenempfangsleitung 3ö
dee Umsetzers 24a positiv ist, tritt im UND-Tor 190 eine konjunktive
Verknüpfung auf. Dabei entsteht ein positives Ausgangssignal
DMKO. Wenn das Eingangssignal JMM1 von der Datenempfangsleitung
38 negativ ist, so tritt im UND-Tor 190 keine konjunktive
Verknüpfung auf, so daß das Ausgangoaignal DMRKO negativ
ist. Da das erste Signal, das an der Dateneapfangsleitung
deo DatenuDJsetzers 24a ankommt, ein Pausen- odor Start bit des
•5«Code aus Fig. 4 ist,, tritt im UND-Tor 190 ein positives Ausganges
ignal DMRKO auf. Der Zeitgebergenerator 116 am Anschluß A
wird durch das Anlegen des Signals DMRKO an das ODER-Tor 157 aus Fig. 3 angestoßen.Um zu verhindern, daß Sprach- oder Rausch-Signale
auf der Leitung einen Stane-Vorgang auolösen, muß die
Stanzensteuerung 30 (Fig. 9) ein 0-Zeichen fehlerfrei empfangen,
bevor der übergang zur Betriebsweise für Stanzen möglich ist.
Wenn daher beim Zeitgeberbit 16 die Flipflops FSH1 bis FSH7
des Schieberegisters 26 aus Fig. 6 jeweils eine 0 enthalten, wird, das Stanzen-Flipflop 60 aus Fig. 9 auf 1 umgeschaltet.
Das Speicherflipflop 161 für .die 8. Lochstreifenspalte aus Fig.9
und das Stanz-Fehler-Flipflop 50 aus Fig. 10 müssen anfänglich
im O-Zustand stehen, um im UKD-Tor 158 aus Fig. 9 die 0-Aus-
9098 05/0
gangesignale FPWOO und FERRO dieser beiden Flipflops mit den
Signalen DZER1 und D0161 konjunk'tiv verknüpfen zu können. Wenn
im UND-Tor 158 diese konjunktive Verknüpfung auftritt, wird ein
Ausgangssignal erzeugt, das das Stanzflipflop 60 in den 1-Zustand
schaltet und das Stanzen auslöst. Das Speicher-Flipflop 161 für die 8. Lochstreifenspalte kann zum Zeitpunkt des 16. Bits aus dem
Bitzähler 117 nur für einen O-Code in den 1-Zustand geschaltet
werden, der nicht der erste O-Code ist. Er wird dann vom 16.·
Zeitbit des nächsten empfangenen Codes wieder auf 0 zurückgestellt Das Stanz-Fehler-Flipflop 50 wird nur dann auf 1 geschaltet,
wenn ein Fehler nachgewiesen ist. Das wird anschließend noch beschrieben.
Empfang von Zeichen, die nicht 0 sind
Wenn ein O-Code empfangen worden ist, befindet sich das Stanz-Register
aus Fig. 11 in einem Zustand, in dem es das erste Datenzeichen empfangen kann. Durch den Empfang des anfänglichen
O-Code-Zeichens wird kein Stanz-Vorgang ausgelöst.
Da das Duplex-Flipflop 94 (Fig. 2) am Anschluß A und das Flipflop FC03 des Zählers 117 (Fig. 4) auf 0 zurückgeschaltet sind,
ist das UND-Tor 165 aus Fig. 6 angesteuert, so daß Daten, die das erste von null verschiedene Zeichen darstellen und vom Anschluß
A als Strom- und Pausensignale DMRK1 empfangen werden,
in das Flipflop FSH1 des Registers 26 aus Fig. 6 geschoben werden. Wenn das Signal DMRK1, das vom UND-Tor 165 ,empfangen
wird, positiv ist, gibt das ODER-Tor 166 aus Fig. 6 ein positives Ausgangssignal ab. Wenn das Signal DC160 positiv ist, was
anzeigt, daß der Zähler 117 nicht im Zählzustand 16 steht, wird das Ausgangssignal des ODER-Tores 166 im UND-Tor 168 konjunktiv
mit den: Signal DOI60 verknüpft, so daß ein Ausgangssignal
entsteht, das durch das ODER-Tor 178 hindurchgeführt wird
BAD ORIGINAL
90980S/OS57
■und jas Flipflop FSH1 dee Schieberegisters 26 in den 1-Zustand
schaltet. Wenn auf der übertragungsleitung ei'n Pausensignal einläuft,
ist das Signal DMRK1 negativ. Es tritt daher im UND-Tor :165 keine konjunktive Verknüpfung auf, so daß das UND-Tor 165
und das ODER-Tor 166 keine positiven Ausgangesignale erzeugen.
Das negative Signal DSETO vom ODER-Tor 166 wird durch eine Umkehrstufe 169 hindurchgeführt und schaltet Über das ODER-Tor
170 das Flipflop FSH1 deq Schieberegisters 26 auf 0 zurück.
Jedes empfangene Strom- oder Pausensignal wird auf die gleiche
Weise durch das Register 26 hindurchgeschoben, die bei der Beschreibung der Betriebsweise für das Bandlesen bereits erklärt
worden ist. Das Verschieben der Daten durch das Schieberegister, wie es oben beschrieben ist, tritt während der ersten acht Zählzustände
des Zählers 17 durch das UND-Tor 165 hindurch. Wenn der Zähler 117 die Zahl 8 erreicht hat, wird das Signal FC030 nega-j
und das UND-Tor 165 6 iet nun nicht mehr auf- N
gesteuert. Nun wird aber das Signal FC031 positiv und.dieses Signal
steuert das UND-Tor 171 an. Die Daten,, die während der
Zählbits 9 bis 16 des Zählers 117.von der Übertragungsleitung
her empfangen werden, werden duroh das UND-Tor 171 und das
ODER-Tor 166 geführt, wie es gerade erklärt worden ist.
Wenn das erste von 0 verschiedene Zeichen empfangen worden ist ,und in das Schieberegister 26 eingespeichert worden 1st, sind,
wenn der ZäHer 117 die Zahl θ erreicht hat, in den Steuerkreisen
Signale verfügbar, die das StanzenrStart-Flipflop 172 aus
Fig. 9 in den 1-Zustand umschaltet. ' .
Das Stanzen-Start-Flipflop 172 wird in den 1-Zustand geschaltet,
da die Eingangssignal« für das UND-Tor 173, nämlich die Signale
FPUT1, D0861, DRFOO und das Ausgängesignal DZERO des
ODSR-Tores 174 zu diesen Zeitpunkt* alle positiv sind· Das Stanzen-Flipflop
60 ist bereite in den 1-Zustand gesohaltet worden,
BAD ORIGINAL
wie es schon beschrieben worden ist. Das Signal DC861 wird erzeugt,
wenn der Zähler 17 entweder bei der. Zahl 8 oder bei der Zahl 16 angekommen ist. Die Signale DPROO und DZERO zeigen an,
daß die Stanze nicht arbeitet und daß im Schieberegister 26 kein O-Code gespeichert ist.
Wenn das Stanzen-Start-Flipflop 172 aus Pig. 9 in den 1-Zustand
umgeschaltet ist, wird ein Stanz-Beginn-Signal DSPPO erzeugt, sofern die Erzeugung dieses Signales nicht durch ein Signal
JNPTO unterbunden ist. Wenn in der Stanze kein Streifen liegt, ist das Signal JNPTO negativ und im UND-Tor 175 tritt keine
konjunktive Verknüpfung der Signale FSTP1 und JNPTO auf, so daß
das ODER-Tor 176 das.. Signal DSPPO nicht erzeugen ,kann. Die vordere Planke des Signals DSPPO wird von der Stanze als Stanzen-Start-Signal
nachgewiesen und löst den StanzVorgang dadurch
aus, daß ein Streifenzuführungaflipflop (nicht gezeigt) in der
Stanze in den 1-Zustand geschaltet wird. Dieses Zufuhrungsflipflop
gibt ein Signal JPUP1 aus Pig. 9 zurück, das anzeigt, daß die Stanze nun den Betrieb aufgenommen hat. Das Signal JPUP1
wird im UND-Tor 177 mit dem Ausgangssignal PERRO dee Fehlerflipflop
50 aus Pig. 10 konjunktiv.verknüpft, um ein Signal DPR01
hervorzurufen, das anzeigt, daß die Stanze in Betrieb ist und kein Fehler nachgewiesen wurde.
Gleichzeitig mit der Erzeugung des Signals DSPOO durch das ODER-Tor 176 wird das Ausgangssignal PSTP1 vom 1-Ausgang des
Stanzen-Start-Plipflop 172 im UND-Tor -191 mit dem Ausgangssignal
des ODER-Tores 179 konjunktiv verknüpft, um da's Register-Schiebesignal
DENA1 zu erzeugen. Die EingangesignaIe für das
ODER-Tor 179 sind die- Signale DCT11 und DCT91, die die Zahlen
1 und 9 im Zähler 117 darstellen. Während der Erzeugung des Signalee DENA1 steuert dae Stanzen-Start-Flipflop 172 die Übertragung der Daten aus dem Schieberegister 26 an ein.Stanzenregister
180, deesen Kapazität 8 Bita aufweist und in der Flg. 11 gezeigt
98O5/0 55
ist (28 in Fig. 1).
Das S/tanzenregister 180 weist mehrere Flipflops FW1 bis FW8
, auf, und zwar ist für jedes Datenbit aus dem Schieberegister ein Flipflop vorgesehen, und ein weiteres Flipflop zur Speicherung
eines Bits, das anzeigt, daß ein Signal empfangen worden ist, das in die 8· Spalte des Lochstreifens gehört, wie es bereits
erklärt wurde. Die Datenbits werden aus dem Schieberegister 26 an das Stanzenregister 180 übertragen, wenn die Daten in dem
Schieberegister gespeichert worden sind, und wenn das Triggersignal DENA1 erzeugt ist. Das Zeichen, das aus den Bits besteht,
die an die Flipflops FW1 bis FW7 übertragen worden sind, ·
bleibt in dem Stanzen-Regleter und sorgt für Eingangesignale
; an die verschiedenen Stanzleitungen, während die Stanze in Betrieb ist. Ist die Stanze nicht in Betrieb, so ist das Signal
DFROO aus Flg. 9 positiv und stellt die Flipflops des Stanzenregisters
118 auf 0 zurück. Es soll auf folgendes hingewiesen werden: wenn die Stanze während der Zahl θ des Zeitgebergenerators
116 (Fig. 3)'in Betrieb ist, ist das Signal. DFROO, das
davon herrührt, negativ, so daß es an Eingang des UND-Tores
das Auftreten einer konjunktiven Verknüpfung verhindert. Demzufolge
kann auch das'Stanzen-Start-Flipflop 172 nicht in den
1-Zustand geschaltet werden. Die Stanze bleibt daher solange
in Betrieb, bis die Zahl 16 erreicht ist. An diesem Augenblick wird das Eingangesignal DC861 für das UND-Tor 173 erneut posltiv.
Wenn die Stanze zu diesem'Zeitpunkt nicht in Betrieb ist,
wird das Signal DPROO positiv, so dafl im UND-Tor 173 eine konjunktive
Verknüpfung auftritt, sofern alle anderen Eingangssignale des UND-Tores 173 zu diesen Zeitpunkt ebenfalls positiv
sind.
Durch diese logisohe Schaltanordnung kann das Stanzen-Regleter
die einzelnen Bit· Über eine Zeitspanne" hpeiohern, die 16 Zähl-
H-62612
zuständen des Zeitgebergenerators entspricht, also einer Zeitpeberperiode.
Zusätzlich kann das Schieberegister eine Zwischenspeicherung Über eine halbe Zeitgeberperiode, d.h. über
acht Zeitgeberimpulse hinweg vornehmen. Um eine maximale Stanzgeschwlhdigkeit
zu erzielen, ist eine Zwischenspeicherung über
eine ZeJ.tgeberperiode erforderlich, um den richtigen Zeitpunkt
für den Beginn des Stanzvorganges abwarten zu können, während die Zwischenspeicherung für eine halbe 'Zeitgeberperiode notwendig
ist, um das Zeichen selbst zu istanzen. Es sei bemerkt,
daß bei aufeinanderfolgenden Zeichen das Signal IXPROO entweder vor dem 6. oder vor dem 16. Zeitgeberimpuls einer Zeitgeberimpulsperiodie
positiv wird. Das Stanzenregister hat also die Möglichkeiten, das Zeiohen zu übernehmen, d.h. entweder am
Ende des 8. Zeitgeberimpulses oder am Ende des 16..Zeitgeberirapulses,
wie es bereits erklärt wurde. Dieses ist möglich, da auf ein übertragenes Zeichen das Inverse dieses Zeichens
übertragen wird. Wenn dieses inverse Zeichen durch das Schieberegister
26 aus Fig. 6 hindurchgeschoben wird, wird es in die Form des Zeichens gebracht, das gerade empfangen wurde.
Die Fehler-Schaltkreiee
Während dee Stanzens wird7das Fehler-Flipflop 30 aus Fig. 10
in den 1-Zustand umgeschaltet, wenn während des Empfanges
eines Doppelzeichens, (d.h. eines Zeichens plus seiner inversen
Darstellung ein Fehler aufgetreten ist-. Ist das. Fehler-Flipflop
50 in den 1-Zustand umgeschaltet, so werden für alle restlichen
Zeichen In den Block, der den Fehleϊ enthält, nur noch
die Perforationen für die Transporträder eingestanzt.
In der Fehlereohaltlogik aus Fig. 10 werden zwei verschiedene
FehlerprUfungin vorgenoomen. Einmal wird beim Bit/ Nr* 8 dee
Biteählere 117 (llg. 4) der Zustand dee Flipflop FSH7 dee
, ORIGINAL
90980S/0557
H62612
/Schieberegisters 26 (Fig. 6) überprüft. An diesem Zeitpunkt
sollte im Plipflop FSH7 des Registers 26 das Startbit eines
jeden Zeichens gespeichert sein, und das Flipflop sollte daher auf 0 "zurückgeschaltet sein. Wenn das Flipflop FSH7 im 1-Zustand
ist, wird das Eingangs-Fehler-Flipflop 161 aus Fig. 10
in den 1-Zustand Umgeschaltet. Da das Eingänge-Fehler-Flipflop 181 von den Zeitgebersynohronisierungssignalen QCQ20 ge-8teuert
ist, macht das 9· Zeitgebersignal das Umschalten des Eingangs-Fehler-Flipflop erst möglich· Das Zeitgebersignal
DC861 wird vom Bitzähler decodiert und ist positiv, wenn der Zähler die Zahl θ erreicht.
Die zweite Fehlerüberprüfung besteht darin, die zweite, d.h. die inverse Zeichenübertragung mit der ersten ZeichenUbertragung
zu vergleichen. Der Vergleich wird bitweise durchgeführt und zwar so, daß jedes Datenbit, das aus dem Flipflop FSH7 des
Schieberegisters 26 herausgeschoben wird, mit dem vergleichbaren Bit des gleichen, jedoch inversen Zeichens verglichen wird,
das in das Flipflop des Schieberegisters eingegeben wird.
Wenn der Zähler 117 (Fig. 4) bei 8 angekommen ist, gibt das
Flipflop FC03 das Signal FC031*ab und führt es dem UND-Tor
aus Fig. 10 zu. Wenn das Flipflop FSH7 im Schieberegister 26
im 1-ZuBtand ist, was anzeigt, daß in diesem Flipflop ein Strombit gespeichert ist, dann muß das Inverse dieses Strombits,
.nämlich ein Pausenbit, vom Datenumsetzer empfangen werden und
in das Flipflop FSH1 des Schieberegisters übertragen werden können. Wenn also im Flipflop FSR7 des Schieberegisters 26 ein
Strombit gespeichert ist, sind die Signale FSH7t am ODER-Tor 184 aus Fig. 10 positiv, und das Ausgangssignal der ODER-Schaltung
184 wird dann an den zweiten Eingang des UND-Tores ^
183 angelegt. Da nun ein Pausenbit (das Inverse des Strombite),
das in Flipflop FSB7 des Registers 86 gespeichert ist), »ur !
BAD ORIGINAL
Eingabe in das Flipflop PSH1 des Registers 26 bereitsteht,
wird das ODER-Tor 185 nicht angesteuert, d.h. das Signal DMRK1
. ist negativ. Das ODER-Tor 185 gibt daher kein Ausgangssignal ab, und das Signal am dritten Eingang des UND-Tores 184 bleibt
negativ. Das UND-Tor 184 kann daher kein Ausgangssignal erzeugen,·
so daß das Eingangs-Fehler-Flipflop 181 nicht in den 1-Zustand umgeschaltet werden kann. Dieses ist eine Anzeige dafür,
daß das überprüfte Zeichenbit richtig ist.
Wenn das inverse Bit, das vom Datenumsetzer empfangen worden
ist, ein Strombit war, kann das ODER-Tor 185 ein Ausgangssignal erzeugen, das seinerseits das UND-Tor 183 ansteuert.
Daraufhin erzeugt das UND-Tor 183 ein Ausgangssignal, das dem
ODER-Tor 186 zugeführt wird. Das Ausgangesignal des ODER-Tores
186 schaltet dann das Eingangs-Fehler-Flipflop 181 in den 1-Zustand um.
Da das UND-Tor 187 zu diesem Zeitpunkt von den Signalen FPUT1,
QCX10 und DCT11 angesteuert ist, was anzeigt, daß der Ans
hluß A in die Betriebsweise für das Stanzen übergegangen ist, hält der Zeitgebergenerator an und es befindet sich im Zähler
die Zahl 1. Nun wird das Fehler-Flipflop 50 in den 1-Zustand geschaltet. , t
Venn das Fehler-Flipflop 50 in den 1-Zustand umgeschaltet ist,
hält das Signal DFROO das Stanzenregister im O-Zustand bzw. bringt das Stanzenregister in den O-Zustand zurück, und ändert
dadurch die Zeichen, die an die Stanze übertragen werden. Daraus ergibt sioh, daß für den Rest des Datenblockes nur noch
die Transportperforationen eingestanzt werden.
Jedes Datenbit eines jeden Zeiohens wird auf die eben 'beschriebene
Weise auf Fehler hin überprüft. Immer, wenn ein Fehler auf-
θ098Oi/05 5 7
H 6261.2
- 39 -
getreten ist, wird der restliche Teil des Datenblockes mit
Transportperforationen versehen,' wie es bereits erwähnt wurde.
Claims (1)
- , rcnonianwauDr.-Ing. Wilhelm RpichelFiankfuri/Main-1PorketraßeW · ...P H 62 612.1 \ ' 9# September 68General Electric Company. ReLi-Gu-4715Neue PatentansprücheÜbertragungssystem für binäre Da tens igna Ie, die von einer Sendeeinrichtung in Form von seriellen Datensignalgruppen mit einer vorgegebenen Anzahl von Binärzeichen und einer festen Bitfolgefrequenz inneihelb einer Signalgruppe, jedoch unterschiedlicher Bitfolgefrequenz bei den aufeinanderfolgenden Signälgruppen über eine Übertragungsleitung zu einer Empfangseinrichtung übertragen werden,· in der eine Speichereinrichtung die binären Datensignale empfängt und speichert, da durch gekennzeichnet, daß empfange se it ig ein , Eingangsschaltnetz (24b, 27 in Pig.<1) die binären Datensignale-empfängt und sie anschließend an. die Speichereinrichtung (26 in Pig. 1; Pig. 6) weiterleitet, daß ein an das Eingangssohaltnetz angeschlossener Taktgeber (115 in Pig. 1; Pig. 5) anläuft, wenn das jeweils erste binäre Datensignal einer Tktensignalgruppe im"Eingangsschaltnetζ eintrifft, und im Takt der Bitfoüigefreq.uenz der betreffenden Da tens igna lgruppe Taktimpulse erzeugt, daß.ein an den Taktgeber angeschlossener Zähler (115 in Pig. 1, Pig. 4) auf die Taktimpulse anspricht und einan Zählzyklus durohläuft, dessen Zähltakte mindestens der Anzahl der binären Datensignale einer Datensignalgruppe entsprechen, daß ein Schaltwerk (201 in Pig. 3) bei einer vorgegebenen Anzahl von Zähltakten das Anhalten des Taktgebers auslöst, und daß zur Taktgabe leim Einspeichern der binäre DetensignaIe in die Speichereinrichtung die Taktimpulee- (Q0Q20) 'des Taktgebers, zur Speichereinrichtung gelangen. .·. *■ : .'»·.-.■ 90 9 805/05572. System nach Anspruch 1,dadurch gekennzeichnet, daß die Speichereinrichtung (26) ein mehrstufiges Schieberegister (Flg. 6) enthält und daß aus den Taktimpulsen Sohiebeimpulse zum Einspeichern der Signalgruppe in das Schieberegister abgeleitet sind.3. System naoh Anspruch 1 oder 2, daduroh g ekennzeiohnet , daß jede Signalgruppe eine Anzahl von Binäreignalen, die eine Informationseinheit darstellen, und eine weitere Anzahl von Binärsignalen enthält, die die negierte Informationseinheit darstellen., und daß die Speichereinrichtung (26 in Pig« 1; Fig. 6) zunächst die der Informationseinheit und anschließend die der negierten Informationseinheit entsprechenden Signale speichert.4. System naoh Anspruch 3, daduroh g β k e η n-z e i ο h η e t, daß eine Fehlererkennungsschaltung (Fig. 10) beim Einspeichern in die Speichereinrichtung (26 in Fig. 1; Flg. 6) auf ein der negierten Informationseinheit zugeordnetes Binärsignal und gleichzeitig beim WeItersohleben in der Speichereinrichtung auf das entsprechende der Informationseinheit zugeordnete Binärsignal ansprioht und bei Gleichheit dieser beiden Binärsignale ein Fehlersignal (FERRI) liefert.5. System naoh Anspruoh 3, daduroh gekennzeichnet, daß eine in dem Eingangsechaltnetz (24b, 27 in Fig· 1) Fig · 8) enthaltene Schaltungsanordnung (190 in Flg. 3» 171 In Fig. 6) aur Eraeugung von den9098 06/05-χ-der negierten Informationseinheit zugeordneten Binärsignalen die der Informationseinheit entsprechenden Binärsignale negiert und die negierten Signale der Speichereinrichtung (26 in Fig. 1; Fig. 6) zuführt, und daß zur wahlweisen 'übertragung dor Binüroignalo, die der Informationeinheit odor dor nogierton Informotionoeinhoit ontoproohon, von dor npoiohereinrichtung (26 in Fig. 1, Fig. 6) zu einem
Register (28 in Fig. 1; Fig. 11) eine Steuereinrichtung (Fig. 9) an eine Aufzeichnungsvorrichtung und an den Zähler (Fig. 4) angeschlossen ist und sowohliauf den Betriebszustand der Aufzeichnungsvorrichtung als auoh den Zählerstand (DCT11 oder DOT91) des Zählers anspricht.6. System nach Anspruch 5, dadurch gekennze ichnet, daß zur Aufzeichnung der im Register
(28 in Fig. 1} Fig. 11) gespeicherten Binärsignale eine Auslöseeinrichtung (176 in Fig. 9) nach der Übertragung von Signalen in das Register (28 in Fig# 1; Fig. 11)
die Aufzeichnungsvorrichtung in Betrieb setzt.7. System nach einem oder mehreren der Ansprüche 4 bis 6, dadurch gekennzeichnet, daß zur Änderung der in dem Register (28 in Fig. 1; Fig. 11)
gespeicherten Signale die Fehlererkennungsschaltung (Fig. 10) über eine Verbindungssohaltung (FERRO, 177ι I» DPROO in Fig. 9) ein auftretendes Fehlersignal dem Register (28 in Fig. 3, Fig. 11) zugführt und daß das Fehlersignal
(DPROO) das Register in den binären Nullzustand
zurüoksetzt. -098 06/05 58. System naoh einem oder mehreren der Ansprüohe 4 bis 7, idaduroh gekennzeichnet, daß die Fehlererkennungsschaltung (Hg· 10) bei keinem Fehlernaohweis ein Steuersignal (PEHRO) an die Steuereinrichtung (Fig. 9) liefert und da0 die Datenübertragung zur Aufeeiohmmgavorriohtung nur bei vorhandenem Steuersignal (FSRRO) stattfindet,9. System nach einem oder mehreren der Ansprüche 5 bis Θ, dadurch gekennzeichnet, daß die Anzahl der Zähltakte eines Zählzyklus des Zählers (115 in Fig. 1? Figl 4) einer vorgegebenen Zahl entspricht, daß die Zahl mindestens zweimal so groß ist wie die Anzahl der die Informationseinheit darstellenden Binäreignale, und daß die Steuereinrichtung, die zur Übertragung der Datensignale von der Speichereinrichtung (26 in Fig. 1;Fig. 6) zum Register (28 in Fig. 1; Fig. 11) dient, bei einem Zählerstand', der dem halben Zählzyklus entspricht, oder bei einem Zählerstand, der dem vollen ZählzyTclus entspricht, entweder die Übertragung von den der Informationseinheit zugeordneten Binärsignalen oder von den der negierten Informationseinheit zugeordneten Binärsignalen auslöst.10. System nach einem oder mehreren der vorstehenden Ansprüohe, dadurch gekennzeichnet, daß sendeeeitig eine Lesevorrichtung (22a in Fig. 1) binäre Informatbns- /daten von einem Informationsträger abliest und diese Information in mehrere Binärsignale umsetzt, daß eine Steuereinrichtung (Fig. 7» Fig. 8| 1§4, 153e bis 133g)in Fig. 6) die Lesevorrichtung zur Aufnahme Aer Dateneignale und iu909806/0557-i-ihrer Weitergabe an eine Speichereinrichtung (26 in Pig. 1; Pig. 6) steuert, daS die Speichereinrichtung die empfangenen Detensignale verzögert und speichert, bis das letzte Signal die Übertragungsleitung erreicht hat» daS ein an die Speichereinrichtung (26 in Pig. 1} Pig. 6) angeschlossenes Ausgangssohaltnetz (Pig· θ) die Datensignale zur übertragungsleitung übermittelt und die verzögerten und gespeicherten Datensignale negiert und ebenfalle zur Datenübertragungsleitung übermittelt, und daß die zur übertragungsleitung übermittelten Signale und negierten Signale eine Signalgruppe darstellen, die der Empfänger aufnimmt·11. System na oh Anspruch 10, dadurch gekennzeichnet, daß das AusgangsshhaItnetζ (Pig.8) einen . Serienumsetzer enthält, der die binären Datonsignale seriell en die Übertragungsleitung (21a, 21b in Pig· 1) abgibt·12« System nach Anspruoh 10 oder 11,dadurch gekennzeio h η e t, daß die Speichereinrichtung (26 in Pig. 1; Pig. 6j ein vielstufiges Schieberegister ist, das die Datensignale parallel empfängt, daß ein Zeitgeber (115 in Pig· I1 Pig. 3, Pig. 4) über eine Verbindungseinriohtung (Q0Q20) an das Schieberegister Schiebeimpulse liefert, und daß eine in dem Ausgangesohaltnetz (154, 155, 156 in Pig. 8) enthaltene Steuerschaltung (140 in Fig. Θ) bei einem vorgegebenen Zählerstand des Zeitgebers die Signale zur tfberimgungs leitung (21a, 21b in Fig. 1) übermittelt und bei einem anderen vorgegebenen Zählerstand des Zeitgebers die verengerten und gespeicherten Dateneignale negiert und ebenfalls zur Übertragungsleitung übermittelt.
I ■' ' ' ·C % i '90.980.6/055713· System naoh Anspruch 12, d a d u r ο h g e k β η η-zelohnet , de Q der Zeitgeber einen Zähler (Fig. 4) enthält» der einen ZählzykluB mit einer ausgewählten Anzahl von Zähltakten durohläuft, daß die Anzahl der Zähltakte mindestens der Anzahl der Binärsignale in einer zu übertragenden Signalgruppe entsprloht, daß der vorgegebene Zählerstand, bei dem die Steuerschaltung die Übermittelung der Signale zur Übertragungsleitung auslöst, dem halben Zählzyklus entsprloht, und da0 der andere vorgegebene Zählerstand des Zeltgebers, bei dem die Steuerschaltung die verzögerten und geepeloherten Signale negiert und an die Übertragungsleitung übermittelt, dem vollen Zählzyklue enteprioht.*\ .* ■■■
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US45693965A | 1965-05-19 | 1965-05-19 | |
US45701865A | 1965-05-19 | 1965-05-19 | |
US456949A US3351919A (en) | 1965-05-19 | 1965-05-19 | Data recording and error detection system |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1462612A1 true DE1462612A1 (de) | 1969-01-30 |
Family
ID=27412687
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19661462612 Pending DE1462612A1 (de) | 1965-05-19 | 1966-05-18 | UEbertragungssystem fuer binaere Datensignale |
Country Status (3)
Country | Link |
---|---|
US (3) | US3430204A (de) |
DE (1) | DE1462612A1 (de) |
GB (1) | GB1147028A (de) |
Families Citing this family (41)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3548376A (en) * | 1966-06-16 | 1970-12-15 | Ricoh Kk | Matrix collating system |
US3505474A (en) * | 1967-03-06 | 1970-04-07 | Vdp Corp | Portable computer terminal using digital code over conventional telephone channel |
US3539998A (en) * | 1967-07-12 | 1970-11-10 | Burroughs Corp | Communications system and remote scanner and control units |
US3597546A (en) * | 1967-09-11 | 1971-08-03 | Magnavox Co | Acoustical coupling system for data communication equipment |
US3568158A (en) * | 1968-01-03 | 1971-03-02 | Bell Telephone Labor Inc | Program and subroutine data storage and retrieval equipment |
US3594727A (en) * | 1968-04-16 | 1971-07-20 | Edward L Braun | Credit card banking system |
US3617639A (en) * | 1968-11-26 | 1971-11-02 | Quindar Electronics | Centrally monitored telemetry systems |
US3582904A (en) * | 1969-02-27 | 1971-06-01 | Sine Qua Non Inc | Portable data terminal |
US3624603A (en) * | 1969-09-16 | 1971-11-30 | Gen Electric | Digital data communications system with means for improving system security |
US3624615A (en) * | 1969-11-19 | 1971-11-30 | Honeywell Inc | Transaction-recording device |
US3648256A (en) * | 1969-12-31 | 1972-03-07 | Nasa | Communications link for computers |
US3740725A (en) * | 1971-06-16 | 1973-06-19 | Nasa | Automated attendance accounting system |
US3739346A (en) * | 1971-09-23 | 1973-06-12 | Great Atlantic Pacific Tea Co | Data transmission system |
US3777066B1 (en) * | 1972-01-13 | 1996-07-30 | Univ Iowa State Res Found | Method and system for synchronizing the transmission of digital data while providing variable length filler code |
US3910322A (en) * | 1972-08-24 | 1975-10-07 | Westinghouse Electric Corp | Test set controlled by a remotely positioned digital computer |
US3889062A (en) * | 1972-10-02 | 1975-06-10 | Action Communication Systems I | System and method for coupling remote data terminals via telephone lines |
US4017683A (en) * | 1973-11-28 | 1977-04-12 | Johnson Service Company | Digital multiplexing system employing remote scanning of a plurality of monitoring points |
US3906445A (en) * | 1974-10-21 | 1975-09-16 | Motorola Inc | Alphanumeric terminal for a communications system |
AT335005B (de) * | 1975-01-22 | 1977-02-25 | Leinfellner Helmut Ing | Fehlererkennendes ubertragungssystem fur informationen mittels impulszugen vorgegebener lange |
US3978449A (en) * | 1975-01-27 | 1976-08-31 | Computer Transmission Corporation | Method and apparatus for in-band signalling in data transmission |
IT1032621B (it) * | 1975-04-08 | 1979-06-20 | C Olivetti Ec Spa Ing | Unita di controllo per introduttore frontale di schede con pista magnetica |
GB1565203A (en) * | 1975-07-25 | 1980-04-16 | Pico Electronics Ltd | Remote control systems |
US4019172A (en) * | 1976-01-19 | 1977-04-19 | Honeywell Inc. | Central supervisory and control system generating 16-bit output |
US4070648A (en) * | 1976-06-18 | 1978-01-24 | Ncr Corporation | Computer to computer communication system |
US4166272A (en) * | 1976-10-12 | 1979-08-28 | Bbc Brown Boveri & Company Limited | Process for data transfer with increased security against construction member error |
US4090173A (en) * | 1976-12-17 | 1978-05-16 | General Signal Corporation | Vital digital communication system |
FR2417803A1 (fr) * | 1978-02-21 | 1979-09-14 | Integrated Data Corp | Ensemble comprenant un ordinateur et un circuit d'entree-sortie |
US4271470A (en) * | 1979-02-21 | 1981-06-02 | Pitney Bowes Inc. | Serial data bus for use in a multiprocessor parcel postage metering system |
DE2936439C2 (de) * | 1979-09-08 | 1983-02-17 | Wabco Westinghouse Fahrzeugbremsen GmbH, 3000 Hannover | Anordnung zur asynchronen Übertragung von digitalen Radgeschwindigkeits-Meßwerten |
US4360877A (en) * | 1980-04-08 | 1982-11-23 | Tokheim Corporation | Distributed data processing system and method for a fluid dispenser |
US4445193A (en) * | 1981-06-16 | 1984-04-24 | International Business Machines Corporation | Bisynchronous host/terminal communication system with non-clock-generating modem & PLL generated clock signal |
US4479217A (en) * | 1981-06-22 | 1984-10-23 | The United States Of America As Represented By The Secretary Of The Navy | Message identification and data entry apparatus |
US4454383A (en) * | 1982-11-22 | 1984-06-12 | Bell Telephone Laboratories, Incorporated | Asynchronous data transmission method and circuitry |
US5025459A (en) * | 1986-07-23 | 1991-06-18 | Optical Communications Corp. | Optical communications transmitter and receiver |
US4852128A (en) * | 1986-07-23 | 1989-07-25 | Optical Communications Corp. | Optical communications transmitter and receiver |
US5163072A (en) * | 1986-07-23 | 1992-11-10 | Optical Communications Corporation | Optical communications transmitter and receiver |
US4959836A (en) * | 1987-12-09 | 1990-09-25 | Siemens Transmission Systems, Inc. | Register robustness improvement circuit and method |
GB2223913A (en) * | 1988-10-15 | 1990-04-18 | Electronic Components Ltd | Data communication system |
US5263118A (en) * | 1990-03-13 | 1993-11-16 | Applied Voice Technology, Inc. | Parking ticket enforcement system |
US5128971A (en) * | 1991-01-14 | 1992-07-07 | Motorola, Inc. | Frequency synchronization apparatus |
JP4734872B2 (ja) * | 2004-09-07 | 2011-07-27 | パナソニック株式会社 | コンテンツ配信管理装置及びコンテンツ配信管理方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL82289C (de) * | 1949-03-11 | |||
GB838411A (en) * | 1956-02-23 | 1960-06-22 | Int Computers & Tabulators Ltd | Improvements in or relating to electronic computing apparatus |
GB867009A (en) * | 1956-08-28 | 1961-05-03 | Standard Telephones Cables Ltd | Improvements in or relating to data insertion equipment |
NL240613A (de) * | 1958-06-30 | |||
GB886352A (en) * | 1959-01-06 | 1962-01-03 | Gerhard Dirks | Improvements relating to the selective transfer of magnetically stored data |
US3156767A (en) * | 1959-01-19 | 1964-11-10 | Nederlanden Staat | System for establishing and maintaining synchronism in duplex telegraph systems |
US3266024A (en) * | 1962-05-31 | 1966-08-09 | Ibm | Synchronizing apparatus |
US3195048A (en) * | 1962-06-04 | 1965-07-13 | Itt | Time diversity communication system |
US3262102A (en) * | 1962-12-03 | 1966-07-19 | Potter Instrument Co Inc | Information buffer input circuit |
US3334181A (en) * | 1963-08-21 | 1967-08-01 | Gen Dynamics Corp | Parallel to serial character converter apparatus |
US3332068A (en) * | 1963-08-23 | 1967-07-18 | Ibm | System for transferring data to a number of terminals |
US3248664A (en) * | 1963-11-20 | 1966-04-26 | Honeywell Inc | System for synchronizing a local clock generator with binary data signals |
-
1965
- 1965-05-19 US US457018A patent/US3430204A/en not_active Expired - Lifetime
- 1965-05-19 US US456939A patent/US3427585A/en not_active Expired - Lifetime
- 1965-05-19 US US456949A patent/US3351919A/en not_active Expired - Lifetime
-
1966
- 1966-05-18 DE DE19661462612 patent/DE1462612A1/de active Pending
- 1966-05-19 GB GB22404/66A patent/GB1147028A/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
GB1147028A (en) | 1969-04-02 |
US3427585A (en) | 1969-02-11 |
US3351919A (en) | 1967-11-07 |
US3430204A (en) | 1969-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1462612A1 (de) | UEbertragungssystem fuer binaere Datensignale | |
DE2225549A1 (de) | Schleifenanordnung zur datenuebertragung | |
DE2614086B2 (de) | Schaltungsanordnung zum Übertragen digitaler Nachrichten über mehrere Vermittlungsstellen | |
DE2145119A1 (de) | Dateneingabevorrichtung | |
DE2036815C3 (de) | Schaltungsanordnung für eine Nebenstellenanlage mit einer beschränkten Anzahl von Nebenstellen | |
DE2461091C3 (de) | Gerät zur Erfassung und Weitergabe der Anzahl von ein bestimmtes Ereignis repräsentierenden Signalen | |
DE1474033A1 (de) | Schaltungsanordnung zum Anschluss von datenverarbeitenden Systemen an Nachrichtensysteme | |
DE1053554B (de) | Verfahren zur Aussendung von Telegrafierzeichen in einem Sicherungskode mit automatischer Fehlerkorrektur | |
DE2130364A1 (de) | Rufnummerngeber | |
DE1275088B (de) | Schaltungsanordnung fuer rechnergesteuerte Speichervermittlungsanlagen | |
DE1954475B2 (de) | Daten- Ein/Ausgabestation | |
DE1221267B (de) | Schaltungsanordnung zum bevorrechtigten Aussenden von Nachrichten unterschiedlicher Dringlichkeit in Fernmelde-, insbesondere Fernschreibanlagen | |
DE1588397B2 (de) | Fernwirkempfaenger fuer den empfang von zeitmultiplex uebertragenen pulscodemodulierten woertern | |
DE1149053B (de) | Fernuebertragungsvorrichtung fuer digitale Zeichen | |
DE2543555A1 (de) | Datenuebertragungsnetz | |
DE2004762A1 (de) | Übertragungsanschlussgerät | |
DE2242639A1 (de) | Zeitmultiplex-telegrafie-system fuer zeichenweise verschachtelung | |
CH621902A5 (de) | ||
DE2234007A1 (de) | Schaltungsanordnung zum auslesen von ziffernregistern | |
DE1292699B (de) | Umsetzeranordnung fuer Informationswoerter zwischen einer Zentralstation und einer Vielzahl von UEbertragungsleitungen | |
DE1199804B (de) | Einrichtung zur Spiral-Paritaetszaehlung der einzelnen Schritte binaerer Schrittkombinationen zum Zwecke der Fehleranzeige | |
DE1044864B (de) | Schaltungsanordnung zum Umsetzen von Fernschreibzeichen | |
DE1787022A1 (de) | Einrichtung zum austausch von daten | |
DE1512568C3 (de) | Verfahren zur gesicherten blockweisen Übertragung binär codierter Daten und Anordnung zur Durchführung des Verfahrens | |
DE1248514B (de) | Signalanlage |