DE1466218B2 - Elektronischer Frequenzteiler - Google Patents

Elektronischer Frequenzteiler

Info

Publication number
DE1466218B2
DE1466218B2 DE1466218A DE1466218A DE1466218B2 DE 1466218 B2 DE1466218 B2 DE 1466218B2 DE 1466218 A DE1466218 A DE 1466218A DE 1466218 A DE1466218 A DE 1466218A DE 1466218 B2 DE1466218 B2 DE 1466218B2
Authority
DE
Germany
Prior art keywords
counter
arrangement
output
pulses
frequency divider
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE1466218A
Other languages
English (en)
Other versions
DE1466218C3 (de
DE1466218A1 (de
Inventor
Robert Anthony Petersfield Elliot
John David Hayling Island Newman
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PLESSEY CO Ltd ILFORD ESSEX (GROSSBRITANNIEN)
Original Assignee
PLESSEY CO Ltd ILFORD ESSEX (GROSSBRITANNIEN)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PLESSEY CO Ltd ILFORD ESSEX (GROSSBRITANNIEN) filed Critical PLESSEY CO Ltd ILFORD ESSEX (GROSSBRITANNIEN)
Publication of DE1466218A1 publication Critical patent/DE1466218A1/de
Publication of DE1466218B2 publication Critical patent/DE1466218B2/de
Application granted granted Critical
Publication of DE1466218C3 publication Critical patent/DE1466218C3/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
    • G06F7/68—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using pulse rate multipliers or dividers pulse rate multipliers or dividers per se
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
    • H03K23/662—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by adding or suppressing pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
    • H03K23/665—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by presetting
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/195—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number in which the counter of the loop counts between two different non zero numbers, e.g. for generating an offset frequency

Description

Die Erfindung bezieht sich auf einen Frequenzteiler mit veränderlichem Teilerverhältnis mit einer einstellbaren Zähleranordnung zur Abgabe eines Ausgangsimpulses nach Empfang einer vorbestimmten Zahl von Eingangsimpulsen.
Bei einem bekannten Frequenzteiler sind zwei dekadische Zählröhren vorgesehen, bei denen ein Elektronenstrahl in Abhängigkeit von Eingangsimpulsen eine vorbestimmte Anzahl von Stellungen durchlaufen kann, worauf er wieder zu seiner Ausgangsstellung für einen erneuten Durchlauf zurückkehrt. Diese Ausgangsstellung kann mit Hilfe von Potentiometern eingestellt werden, so daß die Zählperiode, d. h. die Zahl von Eingangsimpulsen, die empfangen werden muß, bis jeweils ein Ausgangsimpuls abgegeben wird,
ίο festgelegt werden kann. Die Verwendung von dekadischen Zählröhren und die dafür erforderlichen Ansteuer- und Versorgungsschaltungsanordnungen ergeben einen Schaltungsaufwand, der in vielen Anwendungsfällen nicht mehr tragbar ist.
Weiterhin ist auch ein Frequenzteiler bekannt, der in Kaskade geschaltete Binärstufen aufweist, die zur Veränderung des Teilerverhältnisses mit einem vom Ausgangssignal der Kaskade getriggerten Impulsgenerator in Verbindung stehen. Zur Veränderung des Teilerverhältnisses dieses bekannten Frequenzteilers ist ein eigener Impulsgenerator erforderlich, der den Schaltungsaufwand beträchtlich erhöht.
Der Erfindung liegt die Aufgabe zugrunde, einen Frequenzteiler der eingangs angegebenen Art so auszugestalten, daß er mit geringem Schaltungsaufwand in zuverlässiger Weise eine schnelle Änderung des Teilerverhältnisses gestattet.
Erfindungsgemäß wird diese Aufgabe gelöst durch eine bistabile Schaltung zur Erzeugung eines Ausgangsimpulses als Antwort auf den Empfang des Ausgangsimpulses der Zählanordnung oder eines in Abhängigkeit von diesem Ausgangsimpuls erzeugten Impulses, eine an den Ausgang der bistabilen Schaltung angeschlossene Und-Schaltung, die mit einem weiteren Eingang am Ausgang einer Stufe der Zähleranordnung angeschlossen ist, der bei Erreichen eines Zählerkennstandes einen Ausgangsimpuls abgibt, so daß die Und-Schaltung bei gleichzeitigem Empfang des Ausgangsimpulses der bistabilen Schaltung und des Ausgangsimpulses der Stufe der Zähleranordnung das Anlegen wenigstens eines Eingangsimpulses zu einem Rückstelleingang der Stufe der Zähleranordnung freigibt, und eine Stellanordnung, die an die Zähleranordnung derart angeschlossen ist, daß eine bestimmte Anzahl von Impulsen zur Veränderung des Teilerverhältnisses unterdrückt oder eingefügt wird.
Im erfindungsgemäßen Frequenzteiler durchläuft
die Zähleranordnung in Abhängigkeit vom Empfang von Eingangsimpulsen zyklisch eine vorbestimmte Zahl von Zählerständen; die Rückstellung einer Stufe der Zähleranordnung erfolgt in Abhängigkeit vom Zustand der bistabilen Schaltung, die nur dann ein Ausgangssignal abgibt, wenn auch die Zähleranordnung einen Zählerkennstand erreicht hat und einen Ausgangsimpuls abgibt. Die Rückstellung der Stufe der Zähleranordnung erfolgt jeweils dann, wenn sowohl die bistabile Schaltung als auch die Stufe selbst nach Erreichen eines bestimmten Zählerstandes ein Ausgangssignal abgeben. Die Änderung des Teiler-Verhältnisses wird mit Hilfe der Stellanordnung erreicht, die die Folge der Fortschaltimpulse der Zähleranordnung durch Einfügen oder Unterdrücken von Impulsen verändert, so daß die Zahl der Eingangsimpulse, die bis zur Abgabe eines Ausgangsimpulses durch den Frequenzteiler empfangen werden muß, verändert wird. Trotz ihres einfachen und übersichtlichen Auf baus lassen sich mit dem erfindungsgemäßen Frequenzteiler ohne großen Aufwand beliebige Tei-
lerverhältnisse einstellen.
Gemäß einer Weiterbildung der Erfindung ist die Stellanordnung ein Zähler, der zur Erhöhung des Teilerverhältnisses eine gewisse Anzahl von Impulsen unterdrückt. Dieser Zähler kann dabei eine vorbestimmte Anzahl von Ausgangsimpulsen der Zähleranordnung, eine vorbestimmte Anzahl von Eingangsimpulsen oder auch eine vorbestimmte Anzahl von Ausgangsimpulsen der Stufe der Zähleranordnung unterdrücken.
In vorteilhafter Weise enthält die Stellanordnung eine Schaltungsvorrichtung, die zur Erniedrigung des Teilerverhältnisses Ausgangsimpulse der bistabilen Schaltung einer Eingangsleitung einer weiteren Stufe der Zähleranordnung zuführt. Gemäß einer Ausgestaltung der Erfindung ist die Stellanordnung mittels einer Schaltvorrichtung abschaltbar.
Ein Anwendungsgebiet des erfindungsgemäßen Frequenzteilers ist bei Empfänger- oder Senderoszillatoren gegeben, bei denen die erzeugte Frequenz um die Zwischenfrequenz veränderlich sein muß. Der erfindungsgemäße Frequenzteiler kann dazu verwendet werden, die jeweils gewünschte Frequenzänderung durch Ändern seines Teilerverhältnisses zu erzielen.
Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt. Darin zeigt
Fig. 1 ein Blockschaltbild eines Oszillators, bei dem der erfindungsgemäße Frequenzteiler angewendet ist,
Fig. 2 ein Schaltbild des in Fig. 1 verwendeten veränderlichen Frequenzteilers,
Fig. 3 eine weitere Ausführungsform des erfindungsgemäßen Frequenzteilers,
Fig. 4 eine geänderte Ausführungsform des erfindungsgemäßen Frequenzteilers von F i g. 2 und
F i g. 5 eine weitere Ausführungsform des in F i g. 2 dargestellten Frequenzteilers.
Die Schaltungselemente, die in Blockform in den Figuren der Zeichnung dargestellt sind, sind alle Ausführungsbeispiele von herkömmlichen Vorrichtungen, so daß eine ins einzelne gehende Beschreibung dieser Schaltungselemente nicht erforderlich ist.
Die in Fig. 1 der Zeichnung dargestellte Anordnung bildet einen Schwingungsgenerator, mit welchem in einem weiten Frequenzbereich in festen Frequenzstufen mit einer einzelnen Frequenzquelle gearbeitet werden kann, beispielsweise mit einem quarzgesteuerten Oszillator, der das eigentliche Frequenznormal bildet. Jede Frequenz innerhalb des Frequenzbereiches kann direkt durch Vorrichtungen eingestellt werden, beispielsweise durch eine Reihe von Dekadenschaltern, die unmittelbar in Frequenzen geeicht sind.
Es sei zuerst auf Fig. 1 Bezug genommen. Der Schwingungsgenerator weist einen quarzgesteuerten Steueroszillator 1 auf, der als Frequenznormal dient und der bei der Frequenz FS arbeitet, und einen digitalen Frequenzteiler 2, der mit einem festen Divisonsfaktor K betrieben wird, um auf der Ausgangsleitung 3 eine Impulsfolge mit einer Wiederholungsfrequenz FS/K zu erzeugen. Das Nutzausgangssignal des Generators wird von einem Nebenoszillator 4 erhalten, der über den erforderlichen Frequenzbereich abstimmbar ist. Um die Frequenz des Nebenoszillators 4 auf ein gewünschtes, ganzzahliges Vielfaches der Grundfrequenz FS/K einzustellen, wird das Ausgangssignal des Nebenoszillators 4 zusätzlich zur Zuführung zu einer Ausgangsleitung 5 einem zweiten Frequenzteiler 6 zugeführt, der ebenfalls nach dem Digitalprinzip betrieben wird, wobei jedoch der Divisonsfaktor N dieses Teilers im Gegensatz zum Divisonsfaktor des Teilers 2 auf irgendeine Digitalzahl einstellbar ist, die dem Vielfachen der Grundfrequenz entspricht, mit der der Nebenoszillator 4 betrieben werden soll. Beide Teiler 2 und 6 sind derart ausgebildet, daß jeweils ein Ausgangsimpuls geliefert wird, der beim Teiler 2 mit festem Teilerverhältnis über die Ausgangsleitung 3 und beim Teiler 6 mit veränderlichem Teilerverhältnis über die Leitung 7 als Eingangsimpuls einem Frequenzkomparator und -regler 8 zugeführt wird, der über die Leitung 9 die Abstimmung des Nebenoszillators 4 verändert, um
1S die Oszillationsfrequenz zu erhöhen oder zu verringern, wenn die Zahl der Impulse, die auf der Leitung 3 ankommen, die Zahl der Impulse übersteigen, die über die Leitung 7 empfangen werden oder umgekehrt. Wenn die Frequenz der Impulse, die vom Nebenoszillator erzeugt werden, dicht bei der gewünschten Frequenz liegt, so entstehen verhältnismäßig lange Zeitperioden, in denen weder ein Überschußimpuls von der Leitung 3 oder von der Leitung 7 empfangen wird; demzufolge ist eine phasenempfindliche Feinregelung vorgesehen, die durch einen Phasenkomparator 10 gebildet wird, der einen Ausgangswert erzeugt, der proportional zu den Phasendifferenzen zwischen den Impulsen ist, die von den Leitungen 3 und 7 empfangen werden. Der Ausgang des Phasenkomparators wird für eine Feinregelung der Frequenz des Nebenoszillators verwendet, wodurch diese Frequenz dicht bei den gewünschten Vielfachen der Basisfrequenz, die vom Frequenznormal erzeugt wird, eingestellt wird.
Es sei nunmehr auf Fig. 2 Bezug genommen. In Fig. 2 ist ein Blockschaltbild eines variablen Frequenzteilers dargestellt. Diese Anordnung weist zwei Zählstufen 11 und 12 auf, die in Kaskade geschaltet sind. Beide Zählstufen sind auf einen Wert rückstellbar, der durch die Eingangswerte auf den Leitungen 11a und 12a einstellbar ist. Eingangsimpulse, die über die Leitung 13 zugeführt werden, werden durch eine Und-Schaltung 14 hindurchgeführt und treten in den Eingang Ub der Zählstufe 11 ein. Wenn genügend Impulse für die Zählstufe 11 eingetreten sind, um diese bis zu ihrem Basiswert zu zählen, wird ein Übertragsimpuls über die Leitung 15 zur Stufe 12 geschickt. Die Zählstufe 11 wird entsprechend den Einstellungen an den Steuerleitungen 11a lediglich dann zurückgestellt, wenn ein Impuls dem Rückstelleingang lic zugeführt wird. Die Eingangsimpulse zum Rückstelleingang lic werden normalerweise durch eine Und-Schaltung 16 gesperrt, die normalerweise geschlossen ist. Die Und-Schaltung 14 ist normalerweise offen, damit Eingangsimpulse zum Eingang Ub der Zählstufe 11 gelangen können. Die Öffnung der Und-Schaltung 14 erfolgt dadurch, daß das Signal von der Leitung 17 durch einen Inverter 18 umgekehrt wird.
Wenn genügend Übertragsimpulse von der Zählstufe 11 über die Leitung 15 gelaufen sind, damit die Zählstufe 12 ihren Kennwert erreicht, wird ein Ausgangssignal am Kennausgang 12b der Zählstufe 12 erzeugt. Dieses Ausgangssignal läuft über einen Schalter SWl zum Eingang 19 b einer bistabilen Schaltung 19, um deren Zustand zu verändern. Das Ausgangssignal der bistabilen Schaltung 19 gelangt zu einer Und-Schaltung 20, die normalerweise geschlos-
sen ist. Wenn beim nächsten Zählen die Zählstufe 11 den Kennzustand erreicht, wird ein Ausgangssignal am Kennausgang Ud erzeugt, der zur Und-Schaltung 20 geführt wird, die nunmehr geöffnet wird. Das Ausgangssignal der Und-Schaltung 20 wird längs der Leitung 17 geführt, vom Inverter 18 invertiert und dann der Und-Schaltung 14 zugeführt, um diese zu schließen. Der nächste Eingangsimpuls an der Leitung 13 gelangt zur Und-Schaltung 16, die nunmehr durch das Ausgangssignal von der Und-Schaltung 20 geöffnet ist, und das Ausgangssignal der Und-Schaltung 16 bewirkt, daß die Zählstufe 11 zurückgestellt wird, indem dem Rückstelleingang lic ein Eingangsimpuls zugeführt wird. Der dem Eingang 19a der bistabilen Schaltung 19 dabei zugeführte Spannungswert bewirkt, daß diese bistabile Schaltung in ihren Ausgangszustand zurückkehrt.
Die Zählstufe 12 kann in ähnlicher Weise wie die Zählstufe 11 zurückgestellt werden. Die Zählstufe 12 kann aber auch durch einen Umlauf eines Übertragpulses zurückgestellt werden oder dadurch, daß das Ausgangssignal der bistabilen Schaltung 19, wenn diese in ihren Ausgangszustand zurückkehrt, für diese Umschaltung verwendet wird.
Das Teilerverhältnis.des veränderlichen Frequenzteilers, welches über die Leitungen 11a und 12a eingestellt wird, kann um einen vorbestimmten Betrag dadurch verändert werden, daß der Schalter SWl in die andere Stellung gebracht wird. Dadurch wird ein weiterer Zähler 21 in die Leitung zwischen dem Kennausgang 12 b der Zählstufe 12 und der bistabilen Schaltung 19 eingeschaltet. Der Kennzustand der ganzen Anordnung kann nun entsprechend der Anzahl der Eingangssignale verzögert werden, die am Zähler 21 erforderlich ist, um ein Ausgangssignal zu erzeugen, der den Zustand der bistabilen Schaltung 19 ändert. Auf diese Weise kann das Teilerverhältnis der gesamten Anordnung durch die Einstellung dieses Zählers 21 verändert werden.
Es sei nunmehr auf Fi g. 3 Bezug genommen. Dort ist eine ähnliche Anordnung wie in Fi g. 2 dargestellt, mit der Ausnahme, daß im vorliegenden Fall die Einstellung des Teilerverhältnisses der Anordnung dadurch verändert wird, daß die Rückstellung der Zählstufe 11 verzögert wird. Dies wird dadurch erzielt, daß ein Zähler 22 zwischen den Ausgang der Und-Schaltung 16 und dem Rückstelleingang lic der Zählstufe 11 und den Eingang der bistabilen Vorrichtung 19 eingeschaltet wird. Wenn man bei dieser Anordnung annimmt, daß die Zählbasis des Zählers 22 den Wert X hat, so wird der Rückstellimpuls zur Zählstufe 11 und zur bistabilen Schaltung um X-I Impulse verzögert.
Es sei nunmehr auf Fig. 4 Bezug genommen. In dieser Figur ist eine ähnliche Anordnung wie in F i g. 2 dargestellt, mit der Ausnahme, daß das Teilerverhältnis, welches in den Frequenzteiler eingegeben wird, dadurch verändert wird, daß eine vorbestimmte Anzahl von Ubertragsimpulsen von der Zählstufe 11 zur Zählstufe 12 gesperrt wird. Dies wird dadurch erreicht, daß ein weiterer Zähler 23 in die Leitung 15 zwischen der Zählstufe 11 und der Zählstufe 12 eingeschaltet wird. Diese Zähler 23 ist derart ausgebildet, daß er anfangs zurückgestellt ist. Wenn der Ausgangswert am Kennausgang 23 a des Zählers 23 gleich Null ist, so wird dadurch eine Und-Schaltung 24, welche den Zähler 23 umgeht, geschlossen, und eine Und-Schaltung 25 wird durch die Invertierung des Ausgangswertes am Ausgang 23 a durch einen Inverter 26 geöffnet.
Ubertragsimpulse von der Zählstufe 11 werden am Durchgang durch die Und-Schaltung 24 gehindert, doch gelangen sie über die Und-Schaltung 25 in den Zähler 23. Dieser Betriebszustand wird aufrechterhalten, bis der Kennzustand des Zählers 23 erreicht ist. Zu diesem Zeitpunkt öffnet der Ausgangswert am Kennausgang 23 a die Und-Schaltung 24, und dieser Ausgangswert wird vom Inverter 26 invertiert, um die Und-Schaltung 25 zu schließen. Nunmehr von der Zählstufe 11 abgegebene Übertragsimpulse umgehen den Zähler 23 über die Und-Schaltung 24 und gelangen unmittelbar in die Zählstufe 12.
Dieser Betriebszustand wird nun beibehalten, bis die Zählstufe 11 zurückgestellt ist. Der Zähler 23 wird über eine Leitung 27 zurückgestellt, die derart geschaltet ist, daß sie Ausgangsimpulse von der Und-Schaltung 16 empfängt.
In F i g. 5 ist eine ähnliche Anordnung wie in F i g. 2 dargestellt, wobei lediglich die Zählstufe 11 gezeigt ist und wobei das Teilungsverhältnis des Frequenzteilers gegenüber dem eingestellten Wert durch eine Anordnung verändert wird, welche Zusatzübertragungspulse zwischen der Zählstufe 11 und der Zählstufe 12 einführt.
Dies wird durch Einfügen einer Und-Schaltung 28 erreicht, die das eine Eingangssignal von einem vorbestimmten Zählzustand der Zählstufe 11 ableitet und das andere Eingangssignal vom Ausgang der bistabilen Vorrichtung 19 ableitet. Das Ausgangssignal der Und-Schaltung 28 wird dem Eingang der Zählstufe 12 zugeführt. Zusätzliche Ubertragsimpulse gelangen somit zur Zählstufe 12 nur dann, wenn die Tatsache, daß die bistabile Schaltung sich in ihrem anderen Zustand als in ihrem Anfangszustand befindet und die Tatsache, daß sich die Zählstufe 11 in einem vorbestimmten Zustand befindet, zusammenfallen.
Hierzu 2 Blatt Zeichnungen

Claims (7)

Patentansprüche:
1. Frequenzteiler mit veränderlichem Teilerverhältnis mit einer einstellbaren Zähleranordnung zur Abgabe eines Ausgangsimpulses nach Empfang einer vorbestimmten Zahl von Eingangsimpulsen, gekennzeichnet durch eine bistabile Schaltung (19) zur Erzeugung eines Ausgangsimpulses als Antwort auf den Empfang des Ausgangsimpulses der Zähleranordnung (11,12) oder eines in Abhängigkeit von diesem Ausgangsimpuls erzeugten Impulses, eine an den Ausgang der bistabilen Schaltung (19) angeschlossene Und-Schaltung (20), die mit einem weiteren Eingang am Ausgang (lld) einer Stufe (11) der Zähleranordnung angeschlossen ist, der bei Erreichen eines Zählerkennstandes einen Ausgangsimpuls abgibt, so daß die Und-Schaltung (20) bei gleichzeitigem Empfang des Ausgangsimpulses der bistabilen Schaltung (19) und des Ausgangsimpulses der Stufe (11) der Zählanordnung das Anlegen wenigstens eines Eingangsimpulses zu einem Rückstelleingang (lic) der Stufe (11) der Zähleranordnung freigibt, und eine Stellanordnung (21; 22; 23; 28), die an die Zähleranordnung (11, 12) derart angeschlossen ist, daß eine bestimmte Anzahl von Impulsen zur Veränderung des Teilerverhältnisses unterdrückt oder eingefügt wird.
2. Frequenzteiler nach Anspruch 1, dadurch gekennzeichnet, daß die Stellanordnung ein Zähler (21) ist, der zur Erhöhung des Teilerverhältnisses eine gewisse Anzahl von Impulsen unterdrückt.
3. Frequenzteiler nach Anspruch 2, dadurch gekennzeichnet, daß der Zähler (21) eine vorbestimmte Anzahl von Ausgangsimpulsen der Zähleranordnung (11, 12) unterdrückt.
4. Frequenzteiler nach Anspruch 2, dadurch gekennzeichnet, daß der Zähler (22) eine vorbestimmte Anzahl von Eingangsimpulsen unterdrückt.
5. Frequenzteiler nach Anspruch 2, dadurch gekennzeichnet, daß der Zähler (23) eine vorbestimmte Anzahl von Ausgangsimpulsen der Stufe (11) der Zähleranordnung unterdrückt.
6. Frequenzteiler nach Anspruch 1, dadurch gekennzeichnet, daß die Stellanordnung eine Schaltungsvorrichtung (28) enthält, die zur Erniedrigung des Teilerverhältnisses Ausgangsimpulse der bistabilen Schaltung (19) einer Eingangsleitung einer weiteren Stufe (12) der Zähleranordnung zuführt.
7. Frequenzteiler nach Anspruch 1, dadurch gekennzeichnet, daß der Stellanordnung (21; 22; 23; 28) mittels einer Schaltvorrichtung (SW 1) abschaltbar ist.
DE1466218A 1964-09-04 1965-09-03 Elektronischer Frequenzteller Expired DE1466218C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB36432/64A GB1121323A (en) 1964-09-04 1964-09-04 Improvements in electrical oscillation generators

Publications (3)

Publication Number Publication Date
DE1466218A1 DE1466218A1 (de) 1969-11-06
DE1466218B2 true DE1466218B2 (de) 1974-06-20
DE1466218C3 DE1466218C3 (de) 1975-02-13

Family

ID=10388100

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1466218A Expired DE1466218C3 (de) 1964-09-04 1965-09-03 Elektronischer Frequenzteller

Country Status (4)

Country Link
US (1) US3375448A (de)
DE (1) DE1466218C3 (de)
GB (1) GB1121323A (de)
NL (1) NL6511521A (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1162061A (en) * 1967-01-05 1969-08-20 Gen Electric & English Elect Improvements in or relating to Apparatus for Measuring Frequency
US3484699A (en) * 1967-01-06 1969-12-16 North American Rockwell Dividing circuit with binary logic switch in feedback circuit to change dividing factor
US3548320A (en) * 1968-05-23 1970-12-15 Us Navy Digital fm sweep generator
JPS51416B2 (de) * 1971-11-12 1976-01-08
GB1426820A (en) * 1972-04-05 1976-03-03 Hitachi Electronics Digital control system
FR2194075B1 (de) * 1972-07-27 1976-08-13 Materiel Telephonique
US3832640A (en) * 1972-12-11 1974-08-27 Ford Motor Co Time division interpolator
US3902019A (en) * 1974-06-14 1975-08-26 Rockwell International Corp Fm broadcast exciter apparatus
US4205272A (en) * 1977-04-13 1980-05-27 Trio Kabushiki Kaisha Phase-locked loop circuit for use in synthesizer tuner and synthesizer tuner incorporating same
JPS5467753A (en) * 1977-11-10 1979-05-31 Toshiba Corp Pulse swallow type programmable frequency divider
US4484153A (en) * 1981-04-06 1984-11-20 Motorola, Inc. Voltage converter for a frequency synthesizer
US4855683A (en) * 1987-11-18 1989-08-08 Bell Communications Research, Inc. Digital phase locked loop with bounded jitter
IT1218072B (it) * 1988-06-13 1990-04-12 Sgs Thomson Microelectronics Circuito per la sintonizzazione ad alta efficienza di frequenze video
US6384297B1 (en) 1999-04-03 2002-05-07 Kimberly-Clark Worldwide, Inc. Water dispersible pantiliner
US6348253B1 (en) 1999-04-03 2002-02-19 Kimberly-Clark Worldwide, Inc. Sanitary pad for variable flow management
US6534149B1 (en) 1999-04-03 2003-03-18 Kimberly-Clark Worldwide, Inc. Intake/distribution material for personal care products
US20030125688A1 (en) * 2001-11-30 2003-07-03 Keane James M. Adhesive system for mechanically post-treated absorbent structures
US20030124336A1 (en) * 2001-11-30 2003-07-03 Keane James M. Adhesive system for absorbent structures
US6713140B2 (en) 2001-12-21 2004-03-30 Kimberly-Clark Worldwide, Inc. Latently dispersible barrier composite material
US20060047257A1 (en) * 2004-08-31 2006-03-02 Maria Raidel Extensible absorbent core and absorbent article

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL84695C (de) * 1954-08-04
US3165706A (en) * 1961-08-09 1965-01-12 Bendix Corp Frequency generating system
US3259851A (en) * 1961-11-01 1966-07-05 Avco Corp Digital system for stabilizing the operation of a variable frequency oscillator
US3130376A (en) * 1962-03-19 1964-04-21 Hull Instr Inc Wide range signal generator

Also Published As

Publication number Publication date
NL6511521A (de) 1966-03-07
US3375448A (en) 1968-03-26
DE1466218C3 (de) 1975-02-13
DE1466218A1 (de) 1969-11-06
GB1121323A (en) 1968-07-24

Similar Documents

Publication Publication Date Title
DE1466218C3 (de) Elektronischer Frequenzteller
DE2255198C2 (de) Impulsfrequenzteilerkreis
DE2415365C3 (de) Schaltungsanordnung zum Ausblenden von Impulsen, deren Dauer kürzer ist als eine vorgegebene Prüfdauer tp aus einer eingangsseitig anliegenden Folge digitaler Impulse
DE2400394B2 (de) Schaltungsanordnung zur digitalen Frequenzteilung
DE1491975C3 (de) Einstellbarer Frequenzteiler
DE2337286A1 (de) Elektronischer frequenzumsetzer
DE2460536C2 (de) Tuner
DE1616278B2 (de) Schaltung zur automatischen elektronischen Abstimmung von Schwingkreisen
DE2737467A1 (de) Fernsteueranordnung
DE2513948A1 (de) Dekadisch einstellbarer frequenzgenerator mit einer phasengerasteten regelschleife
DE2802867A1 (de) Fernsteueranordnung
DE2606230C3 (de) Abstimmschaltung für Überlagerungsempfänger
DE2710270B2 (de) Schaltungsanordnung zur Erzeugung von mit eintreffenden Datenimpulsen synchronisierten Taktimpulsen
DE2423818A1 (de) Schaltungsanordnung zur umwandlung einer zahl in einen prozentsatz einer vorgegebenen zahl
DE1252738B (de) Veränderlicher Frequenzteiler mit einer Anzahl von bistabilen Schaltungen
DE1925917B2 (de) Binaere impulsfrequenz-multiplizierschaltung
DE2550120C3 (de) Schaltungsanordnung zur Kontaktentstörung von mechanischen Zählerschaltern
DE2855458C2 (de) Rasteroszillator
DE1218554B (de) Verfahren und Anordnung zur Einstellung und Konstanthaltung der Frequenz eines Oszillators
DE1766866C (de) Frequenzsyntheü'sator unter Verwendung von Regelschleifen
DE2431005C3 (de) Kombinierte Frequenz- und Phasen-Vergleichsschaltung
DE1537323C (de) Frequenzgenerator mit Phasenvergleich, dessen Vergleichsfrequenz aus mindestens zwei Normalfrequenzkomponenten gemischt wird
DE3222158C2 (de)
DE2321901A1 (de) System zum erfassen von frequenzabweichungen eines unbekannten signals von einer nennfrequenz
DE2435279C2 (de) Elektronischer Frequenzzähler

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)