DE1948142B2

DE1948142B2 - Adressiereinrichtung für einen bewegbaren Speicher, insbesondere Speicherplatte

Info

Publication number: DE1948142B2
Application number: DE1948142A
Authority: DE
Inventors: Cornelius Churchill Birmingham Mich. Perkins (V.St.A.)
Original assignee: Burroughs Corp
Current assignee: Unisys Corp
Priority date: 1968-09-23
Filing date: 1969-09-23
Publication date: 1978-09-07
Also published as: JPS533256B1; FR2018675A1; DE1948142C3; DE1948142A1; US3631421A; GB1289999A

Description

Die Erfindung betrifft eine Adressiereinrichtung für einen bewegbaren Speicher, insbesondere eine Speicherplatte, auf welchem in Informationsspuren Informationsposten an adressierbaren Speicherstellen aufgezeichnet sind und auf dem für die Adressen der Speicherstellen eine Adressenspur vorgesehen ist, in welcher die Adressen mittels in Bewegungsrichtung des Speichers seriell aufgezeichneten Binärziffern gespeichert sind, mit einer an der Adressenspur angeordneten Adressen-Ableseeinrichtung, an welche ein Zähler angeschlossen ist, sowie mit einer Vergleichseinrichturig, welche an den Zähler sowie an ein eine Suchadresse enthaltendes Adressenregister angeschlossen ist und bei Übereinstimmung zwischen Suchadresse

so und aus der Adressenspur abgelesener Adresse ein Aktivierungssignal an eine Ansteuereinrichtung für eine Informationsspur abgibt.

Aus Speiser: Digitale Rechenanlagen, 1967, Seiten 322—323 ist eine Adressierung für Trommelspeicher bekannt, bei der in einer Adreßspur aus einer Reihe von Ziffern bestehende Speicheradressen aufgezeichnet sind. Die einzelnen Teile der Adresse beziehen sich dabei auf verschiedene Bereiche adressierbarer Speicherstellen der Trommel.

bo Aus der französischen Patentschrift 12 48 219 sowie der deutschen Auslegeschrift 12 55 356 ist es bekannt, eine durch eine vorgegebene Adresse bestimmte Speicherstelle in einem Register mit Hilfe eines Zählers anzusteuern, der bis zur Übereinstimmung mit der

(ν! Adresse zählt.

Diese Adressierverfahren erfordern bei großen Speichern die Unterbringung entsprechend Innger Adressen auf einer oder mehreren Adreßspuren. Da

diese Adreßspuren für die Aufzeichnung von Nutzinformation nicht zur Verfügung stehen können, wächst mit Vergrößerung des Speichers die zur Informationsaufzeichnung zur Verfugung stehende Speicherfläche nicht in gleichem Maße mit. Ferner erfordern längere Adressen entsprechend umfangreiche Vergleichseinrichtungen zur Feststellung, wann die der Suchadresse entsprechende Speicherstelle angetroffen wird.

Der Erfindung liegt daher die Aufgabe zugrunde, eine Adressiereinrichtung der eingangs genannten Art für einen bewegbaren Speicher, insbesondere eine Speicherplatte, zu schaffen, mit der der Speicher mit besserer Ausnutzung des zur Verfügung stehenden Speicherraumes schneller, in feinerer Unterteilung und mit mindestens gleichbleibender Zuverlässigkeit adressiert werden kann.

Dazu ist erfindungsgemäß vorgesehen, daß eine erste Vergleichsschaltung in der Vergleichseinrichtung mit einem ersten Eingang an die Adressen-Ableseeinrichtung und mit einem zweiten Eingang an einen ersten Abschnitt des Adressenregisters zum taktgesteuerten, seriellen Vergleich der aus der Adressenspur abgelesenen m Binärziffern mit den m Binärziffern aus dem ersten Abschnitt angeschlossen ist; daß der Zähler modulo m zählt; daß eine zweite Vergleichsschaltung in der Vergleichseinrichtung mit ersten Eingängen an die Ausgänge des taktgesteuerten modulo-m-Zählers sowie mit zweiten Eingängen an einen zweiten Abschnitt des Adressenregisters zum Vergleich des Inhalts des Zählers mit dem Inhalt des zweiten Abschnitts des Adressenregisters angeschlossen ist; und daß eine Verknüpfungsschaltung in der Vergleichseinrichtung zur Bildung des Aktivierungssignals vorgesehen ist, deren erster Eingang mit dem Ausgang der ersten Vergleichsschaltung und deren zweiter Eingang mit dem Ausgang der zweiten Vergleichsschaltung verbunden ist.

Durch diese doppelte Kodierung der zu einer Speicheradresse gehörenden Bitstellen in der Adreßspur können die bei großen Speichern relativ langen Suchadressen auf einem kürzeren Raum in der Adreßspur untergebracht werden, als ihrer Bitzahl entspricht, ohne daß dadurch die Eindeutigkeit der Adressierung verlorengeht.

Wenn in bevorzugter Ausgestaltung der Erfindung die erste Vergleichsschaltung ein speicherndes Element enthält, welches bei Koinzidenz der ersten vom Speicher abgelesenen Binärziffer mit der ersten Binärziffer aus dem ersten Abschnitt des Adressenregisters gesetzt und bei fehlender Koinzidenz wenigstens einer weiteren Binärziffer zurückgesetzt wird, und wenn der Ausgang des speichernden Elementes mit dem ersten Eingang der aus einem UND-Gatter bestehenden Verknüpfungsschaltung verbunden ist und das UND-Gatter während des Lesens der Adresse im Speicher vorbereitet, wobei weitere Eingänge des UND-Gatters mit Ausgängen der zweiten Vergleichsschaltung verbunden sind, dann ergibt sich eine weitere Beschleunigung des Suchvorganges, weil die zeitlich nacheinander erfolgende Prüfung in der ersten und zweiten Vergleichsschaltung eine Aufzeichnung der Speicheradressen in einer Weise ermöglicht, bei der sich aufeinanderfolgende Speicheradressen überlappen.

Die Zuverlässigkeit der Adressierung wird erhöht, wenn gemäß Weiterbildung der Erfindung zwischen die Adressenableseeinrichtung und den Zähler eine Synchronisierschaltung für einen mit der Adressenablesung synchronen Lauf des Zählers geschaltet ist, weil dadurch der Gleichlauf zwischen der zeitlichem Steuerung der Adressiereinrichtung und dem Umlauf des r weckmäßig als Platte ausgebildeten Speichers sichergestellt bleibt, bzw. in relativ kurzer Zeit erreicht wird. Bei dieser Gestaltung der Erfindung empfiehlt es sich, die Synchronisierschaltung durch einen Taktgenerator zu steuern, der an eine an einer Taktspur des Speichers angeordneten Taktableseeinrichtung angeschlossen isi. Für die Synchronisierschaltung genügt rs für viele

ίο Zwecke, wenn dem Zähler aus der Taktspur abgeleitete Phasentaktimpulse über ein Gatter zum Zählen zugeführt werden, wobei das Gatter in einer Rückkopplungsschleife, ausgehend von einem Zählerausgang, liegt, und wenn das Gatter durch ein auf das Ablesen

ΐϋ einer vorbestimmten Binärziffern folge einer Speicheradresse ansprechendes Flip-Flop für den nächsten Phasentaktimpuls geöffnet wird. Der Gleichlauf zwischen zeitlicher Steuerung der Adressiereinrichtung und Speicherumlauf ist dann spätestens nach einer vollen

.20 Umdrehung der Speicherplatte hergestellt

Eine schnellere Synchronisierung erhält man dann, wenn dem Zähler aus der Taktspur abgeleitete Phasentaktimpulse über ein Gatter zum Zählen zugeführt werden und wenn ein Eingang des Gatters mit

2j den über weitere Gatter geführten Ausgängen eines Flip-Flops verbunden ist, derart, daß das Gatter geöffnet wird, wenn die zu einem vorbestimmten Zeitpunkt innerhalb aufeinanderfolgender Adressen jeweils auftretende Binärziffer wechselt.

κι Nachfolgend werden Ausführungsbeispiele der Erfindung an Hand der Zeichnungen beschrieben. Im einzelnen zeigt

F i g. 1 eine Adressiereinrichtung mit einer Speicherplatte,

j^r! F i g. 2 zeigt Teile der Adreßspur mit eingetragenen Binärziffern zur Erläuterung der Zeitbeziehungen zwischen den einzelnen Binärziffern,

F i g. 3A und 3B Teile der Speicherplatte mit zwei schematisch angedeuteten Möglichkeiten der Adreßko-

■ω dierung,

F i g. 4 Signalzüge zur Erläuterung des Vergleichs der aus der Adreßspur abgelesenen und vom Zähler abgegebenen Binärziffern mit den Ziffern der Suchadresse,

•15 Fig.5A—C Impulszüge zur Erläuterung der Wirkungsweise der Adressiereinrichtung, und zwar F i g. 5A und 5B bei normalem, synchronisiertem Betrieb, und Fig.5C bei mangelnder Synchronisation und deren Beseitigung,

-Hi F i g. 6 Einzelheiten einer Synchronisierschaltung zur Feststellung und Beseitigung von Phasenabweichungen zwischen dem Takt der Adreßspur und dem Zähler,

F i g. 7 eine alternative Ausführungsform einer Synchronisierschaltung,

Yi F i g. 8 eine Zusammenstellung der Adressenteile zur Erläuterung der Wirkungsweise der Synchronisier-Schaltung nach F i g. 7,

F i g. 9 eine Speicherplatte größerer Speicherkapazität,

w) F i g. 10 einen Ausschnitt aus der Speicherplatte nach F i g. 9,

F i g. 11 eine schematische Darstellung der Adressen-Unterteilung bei einer Speicherplatte nach F i g. 9,
Fig. 12 einen Ausschnitt aus einer Speicherplatte zur

hi Erläuterung der Anordnung von Taktspur und Adreßspur,

Fig. 13 einen vergrößerten Ausschnitt aus Fig. 12, und

F i g. 14 eine alternative Adressiereinrichtung in ihrer Anwendung auf einen Großspeicher mit mehreren unabhängig angetriebenen Plattenstapeln.

In den nachfolgend erläuterten Ausführungsbeispielen werden als bewegbare Speicher eine oder mehrere Speicherplatten zugrunde gelegt. Es können jedoch auch andere zyklisch bewegbare Speicher verwendet werden, etwa eine Trommel oder ein endloses Band. Die Platte ist auf einer oder auf beiden Seiten mit einer magnetischen Schicht überzogen, auf der Information gespeichert und mittels Magnetköpfen wieder abgelesen werden kann. F i g. t zeigt eine um eine Achse 22 drehbare Magnetplatte 20, weiche mehrere konzentrische Spuren aufweist für Binärziffern, welche als Taktimpulse für die Adresse und für die zu speichernde Information verwendet werden. Die außenliegende Spur ist die Taktspur 24, welche bei Drehung der Magnetplatte als Bezugsimpulsquelle dient. Eine weitere Spur 26 bildet die Adressenspur, welche linear in eine Anzahl Kodegruppen unterteilt ist, die jeweils eine gleiche Anzahl von Ziffern aufweisen. Die restlichen Spuren 28 sind segmentförmig in Speicherbereiche unterteilt für die in binärer und digitaler Form zu speichernde Information, die später wieder abgelesen werden kann.

Die Taktimpulse werden von der Takispur 24 mittels eines einzigen Lesekopfes 30 abgenommen, und die Adreßkodegruppen auf den Informationsspuren 28 werden von der Sektorenspur 26 mittels einer Adreß-Ableseeinrichtung, beispielsweise eines einzigen Lesekopfes 32 abgenommen.

Beide Spuren werden vorzugsweise vorher aufgezeichnet, etwa bei der Herstellung der Speicherplatte. Die Informationsspuren 28 können jeweils einen eigenen Schreib- und Lesekopf 34 aufweisen, es können jedoch auch Magnetköpfe verwendet werden, welche von Spur zu Spur bewegbar sind. Die Signale von den verschiedenen Spuren sind als magnetische Bits in der Magnetschicht der Speicherplatte gespeichert. Die Art der Speicherung ist jedoch nicht wesentlich, vielmehr kann die Speicherung auch auf andere Weise, beispielsweise optisch, vorgenommen werden. Beim Lesen derartiger Signale mittels geeigneter Wandler, etwa mittels Magnetköpfen, entstehen elektrische Impulse an den Ausgängen der Wandler.

Die vorher aufgezeichnete Adreßspur 26 enthält die Adreßkodes der Sektoren und jeder Bitzeit. Diese Kodes sind vorzugsweise in Binärform digital aufgezeichnet und auf der Platte in Richtung des Stellenwertes der Ziffern angeordnet. Die Platte wird in dieser Richtung gedreht, so daß für jeden Adreßkode, der durch den Lesekopf 32 abgetastet wird, das Bit mit niedrigstem Stellenwert zuerst abgelesen wird und der Stellenwert der abgelesenen Bits in Abtastrichtung zunimmt. Die Adreßkodes werden vorzugsweise vorher auf der Adreßspur 26 aufgezeichnet, so daß sie sich voneinander um einheitliche Inkremente in Abtastrichtung des Lesekopfes unterscheiden. Die Binärziffern der Adreßkodes sind derart auf der Platte angeordnet, daß bei Drehung derselben die Kodes an dem Lesekopf in aufsteigender oder absteigender numerischer Ordnung mit einem jeweiligen Unterschied von eins erscheinen.

Die Platte 20 ist in viele kreisförmige Sektoren gleicher Größe unterteilt, welche durch die radialen Linien auf der Platte in Fig. 1 dargestellt sind. Die dargestellte Platte weist nur eine geringe Speicherkapazität auf mit 64 Bitstcllen auf einen vollständigen Umlauf der Taktspur. Bei einer später beschriebenen Ausführungsform ist eine Platte verwendet mit einer Taktspur, die 2048 Bits aufweist. Bei der Platte mit geringer Speicherkapazität sind 16 Sektoren vorgesehen, welche jeweils vier Bitstellen in der Taktspur 24 sowie auch in der Adreßspur 26 aufweisen. Bei der Platte nach F i g. 1 ist angenommen, daß sie sich im Gegenuhrzeigersinn dreht. Der Adreßspurlesekopf 32 ist einen Sektor vor den Informationsmagnetköpfen 34 angeordnet. Diese Lage der Köpfe ermöglicht, daß der Adreßkode einer

ίο gewünschten Speicherstelie abgelesen wird, bevor letzterer vor den betreffenden Magnetköpfen für die Informationssignale erscheint.

Wenn eine Speicherstelie auf der Platte entweder zum Schreiben oder zum Lesen einer Information aufgesucht werden soll, ist die Adresse der Stelle bereits in dem System vorhanden. Dies wird elektronisch mit hoher Geschwindigkeit mittels eines Adreß-Registers 36(linker Teil von Fig. 1) ausgeführt, welches zeitweise die Such-Adresse der gewünschten Speicherstelle speichert. Die Quelle der gewünschten Adresse ist etwa eine Datenverarbeitungsanlage eines größeren Rechners. Die Quelle kann jedoch auch ein anderes Datenspeichersystem sein oder eine fernliegende Station, welche Daten auf die Informationsspuren 28 übertragen oder von dieser ablesen möchte. Eine derartige Quelle ist in F i g. 1 mit 38 bezeichnet und an das obengenannte Register angeschlossen. Dieses Register kann eine Adresse mit sechs Bit speichern und ist in sechs Stellen unterteilt, welche jeweils an eine Speicherstelle für die Ziffer einer Adresse dienen. Die Adresse der gewünschten Speicherstelle wird in das Register 36 in Binärform eingegeben, und zwar in der Reihenfolge des Stellenwertes. Das Register ist vertikal dargestellt und so angeordnet, daß die Ziffern mit niedrigstem Stellenwert unten und die mit höchstem Stellenwert oben liegen.

Die übliche Einrichtung zum Adressieren eines Plattenspeichers besteht darin, einen Zähler mil genügend viel Stufen zu verwenden, so daß für jede Bitstelle entlang der Takt- und Sektorenspuren ein besonderer Zählwert vorhanden ist. Die Verwendung eines Sechsbit-Registers zum Speichern der Adresse der gewünschten Speicherstelle würde die Zählung und den Vergleich in einer sechsziffrigen Binärsprache erfor-

•*5 dem. Gernäß den üblichen Verfahren werden die Adressen der Sektorenspuren nacheinander mit der ir das Register eingegebenen Suchadresse verglichen, und bei Übereinstimmung der Ziffern der beiden Adresser würde ein Befehl zum Ablesen oder Schreiben erfolgen

~>o um entweder Informationen aus der adressierter Speicherstelie abzulesen oder in diese einzuschreiben.

Die Erfindung ermöglicht die Verwendung vor weniger Binärziffern in jedem Adreßkode der Adres senspur 26 als der in das Register 36 angegebener Adresse entspricht und das Identifizieren der gewünsch ten Speicherstelle. Anstelle einer Sechsbit-Adresse au der Platte für jede Speicherstelle wird beispielsweise eir Vierbit-Adreßkode auf die Sektorenspur aufgebracht und zwar linear in Bewegungsrichtung der Platte, wöbe

W) dennoch jede Bitstelle rundherum gezählt wird. Fig.ί zeigt eine Darstellung der Adressenkode der Adressen spur 26 für eine 64-Bit-Platte, die von links nach recht: Zeile für Zeile gelesen wird. Jede Ziffer stellt ein Bit an Umfang der Platte dar. Es sind 64 Bits vorgesehen, die ir

*-·'> 16 Gruppen zu je 4 Binärziffern unterteilt sind.

Die Betrachtung der Folge der vier-Bit-Binärzählei (F i g. 2) läßt erkennen, daß sie sich der Reihe nach un ein Einhcitsinkrcment unterscheiden, und zwar ausgc

hend von Null in der oberen linken Ecke zu der Binärdarstellung von »15« in der unteren rechten Ecke. Diese numerische Folge weist die folgenden Besonderheiten auf:

4maliges Auftreten von

4 aufeinanderfolgenden Nullen,
3maliges Auftreten von

3 aufeinanderfolgenden Nullen,
4maliges Auftreten von

2 aufeinanderfolgenden Nullen,
8maliges Auftreten von

1 aufeinanderfolgender Null,
8maliges Auftreten von

1 aufeinanderfolgender Eins,
4maliges Auftreten von

2 aufeinanderfolgenden Einsen,
3maliges Auftreten von

3 aufeinanderfolgenden Einsen,
Omaliges Auftreten von

4 aufeinanderfolgenden Einsen,
Omaliges Auftreten von

5 aufeinanderfolgenden Einsen,
Omaliges Auftreten von

6 aufeinanderfolgenden Einsen,
1 maliges Auftreten von

7 aufeinanderfolgenden Einsen.

Mit einer derartigen Folge von auf der Adressenspur aufgezeichneten 4-Bit-Zahlen ist es möglich, jedes Bit auf der 64-Bit-Platte zu identifizieren.

Dies geschieht beispielsweise durch Verwendung eines zweistufigen Zählers, in dem die beiden niedrigstwertigen Bits der 6-Bit-Adresse in dem Register 36 mit dem 2-Bit-Zähler verglichen werden. Die Eigenschaften gewisser Zahlen in der Adressenfolge lassen sich zum Synchronisieren des Binärzählers mit den Kodegruppen auf der Adreßspur der Platte verwenden. Die übrigen vier höherrangigen Bits der Adresse in dem Register 36 werden direkt der Reihe nach mit den vorher aufgezeichneten Adreßkodegruppen aus vier Ziffern verglichen, die auf der Adressenspur 26 aufeinanderfolgend abgetastet werden.

Die Kodegruppen auf der Adreßspur 26 werden nacheinander Ziffer für Ziffer durch den Magnetkopf 32 bei sich drehender Platte abgetastei. Die Binärsignale gelangen über die Leitung 40 an zwei UND-Gatter 42 und 44. Die Signale werden für das eine UND-Gatter 42 durch einen Inverter 46 invertiert. Die Ausgänge der beiden UND-Gatter sind mit einem ODER-Gatter 48 verbunden.

Zur gleichen Zeit wenn jeder Adreßkode der Reihe nach von der Platte abgelesen wird, werden die vier höchstrangigen Ziffern der Adresse in dem Register 36 der Reihe nach damit verglichen. Jede Stelle der vier höchstrangigen Ziffern in dem Register ist mit dem Eingang einer ersten Vergleichsschaltung, nämlich jeweils eines von vier UND-Gattern 50, 52, 54 und 56 verbunden und speist eine hohe oder eine niedrige Spannung in den betreffenden Eingang ein, je nachdem, ob der Binärwert Eins oder Null in jeder der Registerstellen gespeichert ist. Die einzelnen Ausgänge der vier UND-Gatter sind mit einem ODER-Galter 58 verbunden, dessen Ausgang mit den übrigen Eingängen der UND-Gatter 42 und 44 verbunden ist. In die Eingangsleitung von dem ODER-Galler 58 zu dem UND-Gatter 42 ist ein Inverter 60 eingeschaltet.

Der Vergleich von zwei Adressen wird in der Weise durchgeführt, daß das Auftreten jeder Ziffer in dem Adreßkode beim Ablesen von der Platte mit der Ziffer in der entsprechenden numerisch gleichrangigen Stelle der gespeicherten Adresse in dem Register verglichen wird. Da die Ziffern von der Adreßspur in Richtung der ^ri zunehmenden Ordnung gelesen werden und die vier höchstrangigen Ziffern in dem Register ebenfalls in dieser Weise gelesen werden, lassen sich die Werte Ziffer für Ziffer vergleichen.

Beginnend mit der dritten Ziffer von unten in dem

κι Register 36 werden die vier höchstrangigen Ziffern jeweils einzeln zu den verschiedenen Zeiten Ti, T₂, Γ3 und Ta gelesen, wie durch die Beschriftung an den zugeordneten Eingangsleitungen für die UND-Gatter 50, 52, 54 bzw. 56 der ersten Vergleichsschaltung angegeben ist. Um aufeinanderfolgende Vergleichswerte zwischen den Ziffern der von der Platte abgetasteten Adresse und den Ziffern der in dem Register gespeicherten Adresse zu erzielen, wird ein elektrischer Impuls an die Eingänge des UND-Gatters 50 zur Zeit 71, des UND-Gatters 52 zur Zeit T₂, des UND-Gatters 54 zur Zeit Ti, und des UND-Gatters 56 zur Zeit Ta gegeben. Derartige Taktimpulse werden grundsätzlich von der Taktspur 24 auf der Platte abgenommen und einzeln an die Eingänge der Gatter 50 bis 56 über getrennte Kanäle 62,64,66 und 68 geleitet.

Die Impulskanäle 62 bis 66 können einzeln durch einen Dekoder 70 impulsgesteuert werden, der mit Hilfe von Treiberstufen (nicht dargestellt) einen Einzelimpuls in jedem Kanal zu der betreffenden Zeit 7] bis Ta erzeugt. Der Dekoder ist mit einem zweistufigen Binärzähler 72 verbunden, der die vier Ziffern jeder auf der Platte aufgezeichneten Adresse zählt. Der Zähler verwendet verstärkte Taktimpulse aus dem Kanal 74, die von dem Taktimpulslesekopf 30 herrühren, zählt die Ziffern der aufgezeichneten Adresse und transponiert diese in vier Signale A, A, B und B, welche auf getrennten Wegen an den Dekoder 70 geleitet werden. Der Dekoder gibt in der angegebenen zeitlichen Reihenfolge jeweils einen Impuls auf einen der Ausgangskanäle 62 bis 68. Bei einer anderen Schaltung wird die Funktion des Dekoders 70 dadurch erreicht, daß die Zählsignale A, A, B und B an passende besondere Eingänge der UND-Gatter 50, 52,54 und 56 geleitet werden.

4^r> In der Leitung 74 zwischen dem Taktspurlesekopf 30 und dem Zähler 72 ist ein Taktgenerator 69 vorgesehen, welcher zwei Impulse für jeden von der Scheibe empfangenen Taktimpuls erzeugt. Das von dem Generator empfangene Signal der Taktspur ist eine

5« Sinuswelle. Beim Vorzeichenwechsel der Sinuswelle in den positiven Bereich wird ein erster Rechteckimpuls ΐΦ] erzeugt, und beim Vorzeichenwechsel der Sinuswelle in den negativen Bereich ein zweiter Rechteckimpuls (Φ2· Der Taktgenerator 69 bildet eine Quelle von zwei Impulsreihen mit den Phasen ίΦ\ und ίΦ₂, die zeitlich miteinander abwechseln. Diese beiden Impulsreihen gelangen auf zwei getrennte Ausgangsleitungen, die in F i g. 1 mit den betreffenden Phasen bezeichnet sind. Diese Ausgangsleitungen sind verzweigt und liefern

Wi zwei Reihen von Phasenimpulsen an eine Synchronisierschaltung 71 (Fig. 1) und die entsprechenden Taktsignale <Φι und 1Φ2 an die verschiedenen Eingänge der Gatter der Adressenvergleichsschaltung (F i g. 1).
Die übrigen, nicht miteinander verglichenen Ziffern

<τ> der Adresse in dem Register 36, insbesondere die beiden Ziffern niedrigster Ordnung, werden mit einem Binärzählwerl der auf der Platte aufgezeichneten Adresse verglichen, etwa mittels des zweistufigen

Binärzählers 72 von Fig. 1. Die beiden Ziffern niedrigster Ordnung der Adresse in dem Register liegen in den beiden untersten Stellen in F i g. 1, und jede ist mit einer zweiten Vergleichsschaltung verbunden, die von zwei Paaren von UND-Gattern 82, 84, 90, 92, 96, 98 gebildet wird. Die Stelle niedrigster Ordnung in dem Register ist über den Kanal 80 mit einem der beiden Eingänge der UND-Gatter 82 und 84 verbunden, wobei ein Eingang einen Inverter 86 aufweist zum Invertieren des über den Kanal 80 an das betreffende Gatter geleiteten Signals. In ähnlicher Weise ist die Stelle nächst niedriger Ordnung in dem Register über den Kanal 88 mit einem von den beiden Eingängen der UND-Gatter 90 und 92 verbunden, wobei in dem einen Zweig wiederum ein Inverter 94 eingeschaltet ist. Der gemeinsame Ausgang jedes Paares von UND-Gattern ist an ein ODER-Gatter angeschlossen, und zwar für das niedrigere Paar in F i g. 1 an das ODER-Gatter 96 und für das höhere Paar an das ODER-Gatter 98. Die übrigen Eingänge der UND-Gatter 82, 84, 90 und 92 sind getrennt über KanäleJOO, 102,104 und 106 an die Ausgangsleitungen A, A, B und B des Binärzählers 72 angeschlossen.

Die Ergebnisse des seriellen Vergleichs der in dem Register gespeicherten Adresse mit der auf der Adreßspur 26 aufgezeichneten Adresse werden mit den Ergebnissen aus dem Vergleich der beiden niederrangigsten Ziffern der Adresse in dem Register vereinigt, wobei die Zählung durch den Binärzähler 72 erfolgt. Der Zähler zählt dabei die Stellen der vier aufgezeichneten Ziffern jeder Adresse und kann damit jede Bitstelle in einer Adresse und jede von der Taktspur 24 gelieferte Bitzeit an der Platte auffinden. Wenn eine vollständige Übereinstimmung zwischen den beiden verglichenen Adressen besteht, tritt ein Signal in der Ausgangsleitung 76 auf, die zu einer Kopfwählschaltung 78 führt. Diese Kopfwählschaltung bestimmt, welcher Magnetkopf 34 aktiviert wird und ob eine Schreib- oder Leseoperation durchgeführt werden soll.

Beim Vereinigen der beiden Vergleichsoperationen des Systems nach F i g. 1 wird das Ergebnis des direkten Vergleichs der vier höchstrangigen Ziffern der beiden Adressen mit den UND-Gattern 42 und 44 über das ODER-Gatter 48 zu einer Hilfsschaltung aus den beiden Flip-Flops 103 und 110 und den drei UND-Gattern 112, 114 und 116 geleitet, welche ais Akkumulator arbeitet, um zu bestimmen, ob eine genaue Identität der vier höchstrangigen Ziffern der beiden miteinander verglichenen Adressen zu den Zeiten Ti, T2, T3 und 7} Ziffer für Ziffer vorhanden ist. Die Hilfsschaltung erzeugt an dem Ausgang nur dann ein Signal, wenn die vier einzeln miteinander verglichenen höchststelligen Ziffern jeweils gleich sind.

Zur Zeit Ti, wenn die erste der vier höchstrangigen Ziffern in den beiden Adressen miteinander verglichen werden, gelangt ein Taktsignal Ti über den Kanal 118 an die drei UND-Gatter 112, 114 und 116. Dieses Signal, welches in seiner Dauer angenähert dem ursprünglich über dem Kanal 74 von der Taktspur abgenommenen Signal entsprechen kann, gelangt durch das UND-Gatter 112 an das Flip-Flop 108 bei Koinzidenz des Signals 1Φ7, das von dem Taktgenerator 69 abgeleitet ist, mit der Anwesenheit eines Suchsignals auf der Suchleitung 120. Dieses Suchsignal rührt her von der Quelle in dem Rechner, welche einen Suchbefehl durch die Adressenschaltung für eine bestimmte Speicherstellc auf der Magnetplatte zum Eingeben oder Wiederauffinden einer Information an derselben abgibt. Zu der Zeit Ti wird ferner ein Signal über den Kanal 122 vom ODER-Gatter 48 an den Flip-Flop 108 gegeben, wenn eine Übereinstimmung zwischen der erbten Ziffer in jeder der beiden verglichenen Adressen vorliegt. Falls der Flip-Flop 108 das Taktsignal T, empfängt, wird es gesetzt, jedoch nur bei Empfang eines Signals auf Kanal 122, wodurch die Identität des ersten der vier höchstrangigen Ziffern der beiden Adressen festgestellt wird. Wenn die miteinander verglichenen ersten Ziffern zur Zeit T\ nicht übereinstimmen, ist kein Signal auf Kanal 122 vorhanden, so daß der Flip-Flop 108 nicht gesetzt wird. Das Setzen kann auch nicht zu den späteren Zeiten Ti, Tj oder T4 geschehen, selbst wenn einer oder auch mehrere Vergleichswerte der Ziffern zu diesen Zeiten übereinstimmen, da das Flip-Flop hieran gehindert wird. Die Hilfsschaltung erkennt, daß bei einem negativen Ausgang des Vergleichs der ersten Ziffern zur Zeit Ti ein Vergleich der übrigen Ziffern der beiden miteinander verglichenen Adressen nutzlos ist.

Wenn zur Zeit Ti ein Signal über Kanal 122 an das Flip-Flop 108 gegeben wird als Folge, daß die beiden ersten miteinander verglichenen Ziffern übereinstimmen, so wird das Flip-Flop gesetzt. Wenn die beiden zweiten Ziffern der zu vergleichenden Adressen zur Zeit Ti dann übereinstimmen, bleibt das Flip-Flop 108 gesetzt. Dasselbe gilt auch für die folgenden Vergleiche der beiden letzten Ziffern. Wenn eine vollständige Übereinstimmung der vier höchstrangigen Ziffern in den beiden Adressen festgestellt ist, bleibt das Flip-Flop 110 am Ende der Hilfsschaltung in dem Gesetztzustand und ergibt ein Signal an seine Ausgangsleitung 124. Diese führt an einen von vier Eingängen des UND-Gatters 126. Die übrigen Eingänge desselben sind mit den getrennten Ausgängen 128 und 130 der

;5 ODER-Gatter 96 bzw. 98 verbunden, die zum Vergleich der beiden niederrangigsten Ziffern dienen.

Der zweistufige Binärzähler 72 vergleicht die beiden niederrangigsten Ziffern der Adresse, die an das Register 36 gegeben wird. Bei normalem, richtig

41) synchronisiertem Betrieb des Systems sind die beiden Flip-Flops des Binärzählers im Nullzustand, da die Vorderkante jedes Sektors der Magnetplatte, auf der die Adresse kodiert ist, den Magnetkopf 32 der Taktspur erreicht. In diesem Augenblick sind die nullseitigen Ausgänge der Zähler auf einem hohen Pegel. Sobald der erste Taktimpuls hiernach empfangen wird, entsprechend einer Zählung von eins, wird das erste der beiden Flip-Flops des Zählers 72 in den Zustand »1« umgesteuert, und dabei führt der »einerseitige« Ausgang des Flip-Flops einen hohen Pegel. Der Binärwert in dem Zähler ist nun —10—. Sobald der zweite Impuls an den Zähler gelangt, ändert das erste Flip-Flop desselben wieder seinen Zustand, so daß der nullseitige Ausgang wieder einen hohen Pegel hat. Diese Zustandsänderung läßt einen Impuls an den Eingang des zweiten Flip-Flops gelangen, so daß dieses in den Zustand 1 »umgesteuert« wird und der einerseitige Ausgang dieses Flip-Flops einen hohen Pegel führt. Als Folge dieser Zustandsänderung..:! der beiden Flip-Flops beträgt der gespeicherte Binärwert nunmehr —01—. Der dritte Taktimpuls, der an den Zähler gelangt, ändert den Zustand des ersten Flip-Flops wieder in Eins, so daß der Zählwert nunmehr — 11 — beträgt und beide einerseitigen Ausgänge einen hohen Pegel führen. Bei Empfang des vierten Taktimpulses werden die Flip-Flops umgesteuert entsprechend dem Zählwert —00—, entsprechend dem Wert, der zu Beginn des Zählvorganges vorhanden war. Zu dieser Zeit gelangt der nächste

Adressensektor der Magnetplatte an den Magnetkopf 32, und die Flip-Flops des Zählers sind wieder auf Grund ihres Nullzustandes für die Zählung in dem nächsten Sektor vorbereitet.

Die durch diese Funktionen des Zählers 72 ausgelösten Zustandsänderungen der Flip-Flops gelangen über die Kanäle 100,102,104 und 106 an die UND-Gatter 82, 84,90 und 92 zum Vergleich mit den Binärwerten in den ersten beiden der sechs Stellen des Registers 36. Nimmt man an, daß der Zähler mit der Adreßspur synchronisiert ist, so ist beim Auftreten des ersten Impulses am Zähler zu Beginn der Ablesung eines Sektors der Zustand der beiden Flip-Flops des Zählers entsprechend Null. Bei Empfang des ersten Taktsignals zur Zeit ΤΊ und der übrigen Taktsignale T₂, T₃ und Ti leiten die Flip-Flops des Zählers an die UND-Gatter 82, 84, 90 und 92 die entsprechenden hohen oder niedrigen Pegel in folgender Weise weiter:

Zur Zeit T) — /^entsprechend »00«,
zur Zeit T₂ — 4ßentsprcchend»10«,
zur Zeit T₃ — >4ßentsprechend»01«, und
zur Zeit T₄ — A B entsprechend »11«.

Es sei der Binärwert 0 in den ersten und zweiten Adreßstellen des Registers 36 angenommen, so daß dann ein niedriger Pegel auf den Kanälen 80 und 88 vorhanden ist und als niedriger Pegel an das Gatter 84 gelangt und wegen der Inversion als hoher Pegel an das Gatter 82, sowie als niedriger Pegel an das Gatter 92 und auf Grund der Inversion als hoher Pegel an das Gatter 90. Zur Zeit Ti werden die hohen_Pegel des Zählers 72 entsprechend der Darstellung AB über die Kanäle 100 und 104 an die entsprechenden Eingänge A und B der Gatter 82 und 90 geleitet. Die Eingänge der beiden übrigen Gatter 84 und 92 bleiben auf dem niedrigen Pegel. Es tritt Koinzidenz zwischen den hohen und niedrigen Pegeln an allen Eingängen der UND-Gatter 82,84,90 und 92 auf, die diese Gatter so einstellt, daß die betreffenden »hohen« Signale über die ODER-Gatter 96 und 98 und die betreffenden Ausgangsleitungen 128 und 130 an das UND-Gatter 126 mit drei Eingängen gelangt. Das Ende des Kanals 124 dient als Eingang des UND-Gatters 126, und wenn ein Signal in diesem Kanal vorhanden ist, welches eine Übereinstimmung zwischen den vier höchstrangigen Ziffern der beiden verglichenen Adressen bedeutet, wird das UND-Gatter 126 geöffnet und ändert den Zustand des Flip-Flops 132 in der Ausgangsleitung 76, welche zu der Kopfwählschaltung 78 führt. Das Signal auf dem Kanal 76 bewirkt, daß die Kopfwählschaltung den betreffenden Magnetkopf 34 entweder zum Lesen oder zum Schreiben bei der betreffenden Spur anschaltet, welche zu dieser Zeit dem angeschalteten Kopf entspricht.

Wenn die beiden niederrangigsten Ziffern der gesuchten Adresse in dem Register durch die Binärwerte 11 dargestellt sind, erscheinen die betreffenden hohen Pegel auf den Kanälen 80 und 88 und gelangen an einen Eingang jedes der UND-Gatter 84 und 92, wobei die betreffenden niedrigen Pegel an den Eingängen der beiden übrigen UND-Gatter 82 und 90 erscheinen. Zur Zeit Ti gelangen_die hohen Signalpegel entsprechend dem Ausdruck AB von dem Zähler längs der Kanäle 102 und 104 zu den UND-Gattern 84 und 90, und die Signale mit niedrigem Pegel längs der Kanäle 100 und 106 zu den UND-Gattern 82 und 92. Da die Signale mit hohem Pegel aus dem Register an die UND-Gatter 84 und 92 gelangen, ist zur Zeit T₂ keine Übereinstimmung vorhanden. In diesem Augenblick ist keine Koinzidenz der hohen oder der niedrigen Pegel an den UND-Gattern 90 und 92 vorhanden, so daß kein Signal von diesem Paar von Gattern über den Kanal 130 an das UND-Gatter 126 gelangt. Eine ähnliche Situation ergibt sich zurzeit T₃. Die Zählersignale mit hohem Pegel, die durch /tßdargestellt sind, gelangen über die Kanäle 100 und 106 zu einem Eingang jedes der UND-Gatter 82 und 92, und die niedrigen Pegel über die Kanäle 102 und 104 zu den UND-Gattern 84 und 90. Unter diesen Umständen tritt keine Koinzidenz gleicher Signale an den UND-Gattern 82 und 84 auf, so daß zur Zeit T₃ kein Signal über den Kanal 128 an das UND-Gatter 126 gelangt.

Zur Zeit Ti werden die Signale des Zählers entsprechend dem Wert AB in Form von hohen Pegeln über die Kanäle 302 und 106 an die UND-Gatter 84 und 92 geleitet und als niedrige Pegel über die Kanäle 100 und 104 an die UND Gatter 82 und 90. Da hierbei eine Koinzidenz der Zählersignale an diesen Gattern mit den entsprechenden Signalen aus dem Register 36 vorhanden ist, werden beide Paare von Gattern durchgeschaltet und senden Signale über die Leitungen 128 und 130 an das UND-Gatter 126 und zeigen damit an, daß die Binärwerte Eins in den beiden niederrangigsten Stellen des Registers 36 vorhanden sind. An dem den ausgewählten Magnetkopf anschaltenden Kanal 76 tritt erst ein Signal auf, wenn das UND-Gatter 126 über den Kanal 124 ein Steuersignal empfängt, wodurch die vollständige Übereinstimmung zwischen den vier

«ι höchstrangigen Ziffern der gesuchten Adresse in dem Register und auf der Adressenspur 26 angezeigt wird. Bei einer in 16 Sektoren eingeteilten Magnetplatte läßt sich eine der aufgezeichneten Kodegruppen durch die vier höchsten Ziffern der Sechsbitadresse in dem

J) Register 36 identifizieren. Beim Vorbeilaufen dieser Kodegruppe an dem Lesekopf 32 tritt eine volle Übereinstimmung der höchstrangigen und niederrangigen Zifferpositionen der beiden miteinander verglichenen Adressen auf. Am Ende des Vorbeilaufs erzeugen

in die Vergleichsschaltungen ein Ausgangssignal und stellen das UND-Gatter 126 ein, so daß ein Signal an den Flip-Flop 132 gelangt. Das Einstellen dieses Flip-Flops erzeugt ein Einschaltsignal auf dem Kanal 76 für die Kopfauswahlschaltung 78.

Fig. 3A und 3B dienen zur Erleichterung des Verständnisses der Hybridkombination der Binärzähltechnik und der Absolutvergleichstechnik zum Adressieren eines zyklisch beweglichen Speichers. Fig.3A zeigt an einem Ausschnitt einer Speicherplatte 20 eine

^ri(i übliche Art der Anordnung der Adressenkodegruppen auf der Platte zur Lokalisierung jeder Bitposition über einen Umlauf. Fig.3D hingegen zeigt eine Speicherplatte, bei der mehrere Adreßkodegruppen zu vier Ziffern hintereinander am Umfang der Platte und in Bewegungsrichtung derselben angeordnet sind. Jede Binärkodegruppe nach Fig. 3B unterscheidet sich von einer benachbarten Gruppe durch das Einheitsinkrement 1, und eine jede aufgezeichnete Kodegruppe zu vier Ziffern repräsentiert die vier höchstrangigen

w) Ziffern einer Senhsbitadresse. Die übrigen beiden Ziffern jeder Adresse, die den beiden niederrangigsten Ziffern derselben entsprechen, sind in Phantomdarstellung jenseits des Randes der Platte in Fig.3B dargestellt. Der zweistufige Binärzähler 72 zählt die vier

(if> Ziffern jeder vorgezeichneten Adresse auf einer Adreßspur, wenn sich die Platte an dem Magnetkopf 32 vorbeibewegt, und da die Zählung in Binärform erfolgt, gelangen die Signale mit hohen und niedrigen Pegeln

des Zählers 72 auf die Kanäle 100 bis 106 zu den aufeinanderfolgenden Zeiten Ti bis T₄. Dieses Adressierverfahren ermöglicht die Verwendung eines kleinen zweistufigen Binärzählers in Verbindung mit der Auffindungstechnik für die absolute Adresse und vermeidet daher das kostspielige Aufzeichnen und Lesen einer Sechsbitadresse bei jeder Bitstelle über den Umlauf der Scheibe (F i g. 3A) oder die Verwendung eines Zählers mit genügend viel Zählstufen, um mit einer einzigen Zählung für jede Bitstellung über einen Umlauf der Adressenspur auszukommen.

Die Impulsdarstellungen nach Fig.4 dienen zum besseren Verständnis des Hybridverfahrens zum Adressieren eines rotierenden Speichers. F i g. 4 zeigt den Vergleich der Signale aus den vier aufeinanderfolgenden Adreßkodegruppen der Adreßspur 26 mit den vier höchstrangigen Ziffern einer gesuchten Sechsbitadresse des Registers 36. In dieser Figur sind ferner die Signalzüge dargestellt, die sich bei einer Übereinstimmung zwischen einem der Adreßkodes der Adreßspur 26 und der in dem Register gespeicherten Adresse ergeben. Ferner sind die Signale dargestellt, welche sich bei einer Vergleichszählung der zwei niederrangigen Ziffern in dem Register ergeben, und wie derartige Signale die adressierte Bitstelle innerhalb eines Sektors bezeichnen, die durch den Adreßkode dargestellt ist. Es sei angenommen, daß in den vier höchstrangigen Bitstellen des Registers 36 die Zahl 7 gespeichert ist. In F i g. 4 bezeichnen die vertikalen Kopfspalten 5,6, 7 und 8 die Zeitperioden des Ablesens der Binärkodes für diese Zahlen von der Adreßspur 26. Die darunter befindliche Beschriftung gibt jeweils die Zeitperioden Ti, T₂, T₃ und T₄ jeder Spalte an und die dritte Zeile die betreffenden Phasen ίΦ] und ίΦ₂, die in F i g. 4 mit 1 und 2 bezeichnet sind.

Die Signalzüge der Taktsignale sind ersichtlich gegeneinander versetzt und repräsentieren die Zeitperioden der aufeinanderfolgenden Ablesungen der Adreßkodegruppen 5 bis 8 auf der Adreßspur 26. Die von diesen besonderen Kodegruppen abgeleiteten Signale erscheinen in der Zeile ST26 und sind von den Binärdarstellungen 0 und 1 begleitet. Die Kurve 122 zeigt den Verlauf des Signals auf dem Kanal 122 des Systems nach Fig. 1, welches sich aus dem durch die UND-Gatter 50 bis 56 ausgeführten Vergleich der Signale der vier Adreßkodes mit den vier höchstrangigen Ziffern der in dem Register 36 gespeicherten Zahl 7 ergibt. Während der Ablesung der Ziffern der Adressen 5 und 6 wird keine vollständige Übereinstimmung mit den höchstrangigen Ziffern der im Register gespeicherten Zahl 7 erzielt.

Während der Ablesung der Kodegruppe entsprechend der Zahl 7 von der Adreßspur besteht vollkommene Übereinstimmung mit der in dem Register gespeicherten Zahl 7, so daß ein Dauersignal 135 auf dem Kanal 122 während der viel Zeitperioden T\ bis T₄ der Zahl 7 auftritt. Bei der Phase ίΦ₂ der Zeit Ti der Zahl 7 auf der Adreßspur gelangt ein bejahendes Signal 136 an den Flip-Flop 108 von dem UND-Gatter 112 und zeigt damit eine Übereinstimmung der ersten Ziffer der beiden Adressen an. Der Empfang dieses Signals im Signalzug 112 nach Fig.4 in der zweiten Phase ίΦ₂ der Zeitperiode Ti der Zahl 7 bewirkt das Setzen des Fiip-Flops 108. Wegen der Übereinstimmung auch der restlichen drei Ziffern der miteinander verglichenen Adressen bleibt der Flip-Flop während der restlichen Zeit in der Spalte 7 und der ersten Zeitperiode der Spalte 8 gesetzt, die an der Stelle 137

des Signalzugs 108 angegeben ist und die Ausgangsspannung des Flip-Flops 108 angibt.

Die Anwesenheit eines Signals am Ausgang des Flip-Flops 108 während der ersten Phase <Φι der Zeit 71, welches Signal zu Beginn der Ablesung der nächsten Adresse der Adreßspur auftritt, bewirkt die Freigabe des UND-Gatters 114, wobei das Ausgangssignal 138 desselben den Flip-Flop 110 setzt, so daß ein ununterbrochenes Signal 139 mit einer Länge von vier Bits auf dem Kanal 124 entsteht, weiches in der entsprechend bezeichneten Kurve von Fig.4 dargestellt ist. Dieses Signal auf dem Kanal 124 bezeichnet die vollständige Übereinstimmung der Kodegruppe 7 der Adreßspur mit den vier höchstrangigen Ziffern der in dem Register 36 enthaltenen Adresse, wobei das Signal während der gesamten Ablesung des nächsten folgenden Adreßkodes 8 von der Adreßspur an das UND-Gatter 126 gelangt. Die Ablesung jeder Adresse einer Adreßspur erfolgt bei diesem Ausführungsbeispiel einen Sektor vor dem Vorbeilauf an den Lese- und Schreibköpfen 34 der Speicherstelle der Platte, auf die sich die Adresse bezieht.

Während des Ablesens jedes Adreßkodes von der Adreßspur 26 zählt .ier Binärzähler 72 jede Bitposition. Bei Anwesenheit eines ununterbrochenen Signals auf dem Kanal 124 entsprechend einer Übereinstimmung der Zahlen 7, die auch während der Ablesung der nächsten Adresse entsprechend der Ziffer 8 vorhanden ist, vergleicht der Zähler die beiden Ziffern mit niedrigster Ordnung in der oben beschriebenen Weise. Wenn der Binärwert des Zählers 72 mit dem Binärwert der beiden letzten Ziffern der Adresse des Registers 36 übereinstimmt, erscheinen gleiche Signale auf den Kanälen 128 und 130 und gelangen an das UND-Gatter 126. Dies tritt zu irgendeiner der vier Zeiten Ti bis T₄ immer dann auf, wenn die vier UND-Gatter 82, 84, 90 und 92 gleichzeitig freigegeben sind, so daß die Übereinstimmung der niedrigsten Ziffern angezeigt wird. Bei koinzidentem Empfang der Signale auf den Kanälen 124,128 und 130 mit dem Taktimpuls der Phase ίΦ₂ wird das UND-Gatter 126 durchgeschaltet und setzt den Flip-Flop 132, so daß ein Impulssignal in einer der vier Zeitperioden Ti bis T₄ auf dem Kanal 76 erscheint, wodurch angezeigt ist, daß die gewünschte Speicherstelle des adressierten Sektors der Platte nunmehr unter den Köpfen 34 vorbeigelangt. Der Impuls auf dem Kanal 76 bildet irgendeinen der vier teilweise ausgeformten Impulse 140 auf der Kurve 76 vcn F i g. 4. Diese Impulse gelangen zu der Kopfwahlschaltung 78 und schalten den gewählten Magnetkopf 34 in genau dem Augenblick ein, wenn das angerufene Bit darunter scheint.

Die Zeitdiagramme der F i g. 5A, 5B und 5C lassen die zeitlichen Beziehungen der verschiedenen Signale erkennen, die bei der Operation des Systems auftreten, sowie die Art, wie der Binärzähler 72 in Synchronisation mit den Signalen der Adreßspur gebracht wird, falls die Phasenübereinstimmung gestört sein sollte. Die Figuren zeigen die Signale, die während eines Umlaufs der 64-Bit-PIatte 20 auftraten. Die obere Reihe in Fig.5A zeigt 16 Gruppen mit je 4 Bits, welche auf der Adreßspur 26 in der angegebenen Reihenfolge aufgezeichnet sind. Diese Reihe entspricht der Darstellung der Binärziffern in Fig. 2. Die nächsten vier Reihen zeigen die zeitliche Verschiebung der Taktimpulse Ti, T₂, Tz und T₄ gegeneinander und ihre relativen Lagen zu den Bitpositionen, denen sie in jedem Adreßsektor der Platte zugeordnet sind. Die Reihe ST26 zeigt die

Signale der Adreßspur 26 als Binärzustandsänderungen, wie sie von dem Lesekopf 32 aufgenommen werden. Die Sequenz der Binärwerte 1 der Adreßspur 26 spiegelt sich in dem Signalzug wider und am Ende der Spur erzeugt die Folge von sieben Einsen einen langen Impuls 142, der sich im wesentlichen über die Zeitdauer von fast zwei Sektoren der Adreßspur erstreckt, die unmittelbar vor der Nullbitstellung liegen. Die letzte Reihe von Fig.5A und die übrigen Fig.5B und 5C beziehen sich mehr auf die Synchronisation des Systems.

Die Synchronisationsschaltung 71 ist zwischen dem Taktgenerator 69 und dem Binärzähler 72 geschaltet. Der Zweck dieser Schaltung besteht darin, zu gewährleisten, daß der Zähler in Phase mit der auf der Adreßspur 26 aufgezeichneten Information ist. Durch diese Synchronisation wird nicht nur eine mangelnde zeitliche Koinzidenz zwischen dem Lauf des Binärzählers und den von der Adreßspur abgelesenen Adressen wahrgenommen, sondern ein derartiger Fehler auch selbsttätig korrigiert und beide Größen wieder innerhalb eines begrenzten Drehwinkels der Platte 20 synchronisiert.

Gemäß F i g. 1 erhält die Synchronisierschaltung 71 Taktsignale von dem Taktgenerator, die aus der Spur 24 abgeleitet sind, sowie über die Zweigleitung 138 Signale, welche die Adressen auf der Adreßspur 26 repräsentieren. Von dem Kanal 62 erstreckt sich eine Gegenkopplungsleitung 140 zu der Synchronisierschaltung 71 zur Weitergabe von Signalen in der Zeit Ti. Gewisse Eigenschaften der Folge von Binärziffern, welche die Bitstellen auf der Platte repräsentieren, werden zum Synchronisieren des Zählers mit den Adreßkodegruppen auf der Adreßspur 26 verwendet. Eine solche Eigenschaft besteht darin, daß lediglich einmal sieben aufeinanderfolgende Einsen in der Folge vorhanden sind. Eine weitere Eigenschaft besteht in der abwechselnden Aufeinanderfolge der Binärwerte Null und eine für die erste Ziffer jeder Kodegruppe der Adreßspur. Diese Eigenschaften werden dazu ausgenutzt, eine fehlende Synchronisation zwischen dem Lauf des Binärzählers und der Adreßkodespur festzustellen und durch Zwangssynchronisation des Zählers in bezug auf die Signale der Sektorenspur wieder zu korrigieren.

Fig.6 zeigt die Synchronisierschaltung 71 in dem gestrichelten Kästchen. Das UND-Gatter 142 am Ausgang der Synchronisierschaltung läßt Impulse an die Ausgangsleitung 148 zu dem Binärzähler 72 hindurch, wenn es gleichzeitig Taktimpulssignale und Adreßspursignale auf den Kanälen 144 bzw. 146 empfängt. Die von dem Zähler empfangenen Impulse werden durch den Dekoder 70 umgesetzt, um Impulse an getrennten Ausgangsleitungen zu den Zeiten Ti, Tj, Ti und Tt, zu erzeugen. Diese bezifferten Zeitintervalle sollen mit den entsprechenden Vorbeigängen der ersten, zweiten, dritten und vierten Ziffer in jeder Adresse unter dem Adreßspurlesekopf 32 zusammenfallen. Bei phasenrichtigem Betrieb des Systems geht die erste Ziffer in jeder Adresse während des Zeitintervalls Ti unter dem Lesekopf 32 vorbei. Eine Eigenschaft der Adreßsignalfolge, von der Gebrauch gemacht wird, ist das Auftreten von sieben aufeinanderfolgenden Einsen und das Fehlen einer Folge von vier, fünf oder sechs Einsen. Die Synchronisierschaltung enthält einen Flip-Flop 150, deren Stufen in Fig.6 mit 1 und 0 bezeichnet sind. Als Flip-Flop ist ein Rückflankentyp verwendet. Wenn der Flip-Flop bei jedem Zeitintervall Ti aktiviert wird und wenn der Zähler und die Adreßspur synchron laufen, schaltet der Flip-Flop bei jedem der in regelmäßigen Abständen folgenden erfolgenden Zeitintervalle Ti um, und zwar erfolgt eine Rückstellung während der Zeit Ti und eine Setzstellung, wenn eine Null auf der Adreßspur vom Magnetkopf 32 abgelesen wird.
Um die gewünschte Taktsteuerung zu erzielen, ist der Ausgang des Dekoders 70 während der Zeit Tj über die Leitung 140 mit der Synchronisierschaltung verbunden (Fig. 1). Jeder auf der Lekung 140 auftretende Impuls gelangt an einen Eingang des UND-Gatters 152,

to welcher an einem zweiten Eingang Impulse zum Phasenzeitpunkt /Φ2 und an einem dritten Eingang 154 sämtliche Signale der Binärziffern der auf der Adreßspur aufgezeichneten Adressen empfängt. Bei der Phase ^2 des Zeitintervalls Ti und bei vorausgesetzter Synchronisation öffnet lediglich die erste Ziffer jeder Adresse das Gatter 152 für den Einsereingang des Flip-Flops 150.

Auf einer Parallelleitung 156 werden alle Signale der Adreßziffern der Adreßspur an den Nulleingang des Flip-Flops 150 geleitet. Die Signale auf der Leitung 156 sind durch den Inverter 158 invertiert und schalten das UND-Gatter 160 in Koinzidenz mit den Phasenimpulsen «P2 durch. Eine Überbrückungsleitung 162 leitet die kodierten Adreßziffern um den Flip-Flop 150 herum. Es ist ferner ein ODER-Gatter 164 mit drei Eingängen vorgesehen, dessen Ausgangsleitung 146 an einen Eingang des UND-Gatters 142 führt. Der eine Eingang des Gatters 164 ist mit der Überbrückungsleitung 162, ein anderer Eingang mit dem Ausgang des Flip-Flops 150, und der dritte Eingang ist mit der Leitung 166 verbunden, welche über den Inverter 168 die invertierten Zeitimpulse Ti empfängt. Wenn eines dieser Signale an den Eingängen des ODER-Gatters 164 einen hohen Wert hat, erscheint ein Ausgangsimpuls auf der Leitung 146 und gelangt zu dem UND-Gatter 142. Wenn alle Eingänge des ODER-Gatters hingegen eine niedrige Spannung führen, erscheint kein Ausgangsimpuls am Ausgang. Bei korrekter Synchronisation führt wenigstens ein Eingang des ODER-Gatters 164 einen hohen Wert, so daß ein Signal am Ausgang 146 erscheint und an das UND-Gatter 142 gelangt. Wenn die Koinzidenz mit den Phasenimpulsen ίΦ\ hergestellt ist, die über die Leitung 144 an das UND-Gatter 142 gelangen, setzt der Binärzähler 72 die Zählung fort, solange Ausgangsimpulse von diesem empfangen werden.

In Fig.5A zeigt der Signalzug FF150 die Setz- und Rückstellperioden des Flip-Flops 150 in der Synchronisierschaltung über einen Umlauf der Platte an, wobei die Rückstellung zeitlich mit dem Auftreten eines Binärwertes 1 auf der Adreßspur zur Zeit Ti und das Setzen jeweils mit dem Auftreten einer Null auf dieser Spur zusammenfällt. Wenn der Binärzähler 72 richtig mit den Lesesignalen der Adreßspur 26 synchronisiert ist, wird der Flip-Flop 150 zu Beginn jeder übernächsten, jeweils mit einer binären Eins beginnenden Adresse (Adreßsektor) zurückgestellt und kurz darauf bei Auftreten des Binärwertes Null auf der Adreßspur, bevor die nächste Adresse der Adreßspur abgelesen wird, gesetzt. Die ersten drei Reihen in F i g. 5B zeigen die Signalzüge an den Eingängen der ODER-Schaltung 164. Wenn das System synchronisiert ist, hat wenigstens ein Eingang des ODER-Gatters 164 einen hohen Wert, so daß der Zähler 72 die Zählung durchführen kann. Das Zählsignal für diesen Zustand ist durch eine durchgehende gerade Linie für die Dauer einer Umdrehung der Platte durch den vierten Signalzug in Fig.5B dargestellt. Dieses Signal kann aus der Schaltung durch Anzapfung der Ausgangsleitung 146 oder des ODER-Gatters 164

abgenommen werden.

Fig. 5C veranschaulicht einen nichtsynchronen Zustand der Schaltung. Die durch das Impulsdiagramm 7) dargestellten Zeitperioden sind sämtlich um eine Zeitperiode nach rechts verschoben, wie durch Vergleich mit dem entsprechenden Zeitdiagramm in F i g. 5A zu erkennen ist. Dies bedeutet, daß dann, wenn der Nullsektor der Adresse in dem Zähler außer Phase mit den Aufzeichnungen aus der Adreßspur ist, die Zählung der Ziffer in jedem Adreßkode mit der zweiten anstatt mit der ersten Ziffer beginnt. Die Umkehrung dieser Zeitperioden ist in der zweiten Reihe von F i g. 5C mit 71 bezeichnet. Die Reaktion des Flip-Flops 150 in diesem Zustand ist durch die Kurve FF150 dargestellt. Durch Vergleich mit der ähnlich bezeichneten Kurve in Fig.5B erkennt man, daß beim nichtsynchronen Betrieb der Flip-Flop zur Zeit 7i rückgestellt wird, wenn eine Eins auf der Sektorenspur 26 erscheint. Der inverse Adreßspureingang an das UND-Gatter 160 ist m£_i g. 5C ebenfalls dargestellt und entspricht der Kurve ST160in Fig. 5B.

Wenn der Zähler 72 nicht mit den Lesesignalen der Adreßspur 26 synchron läuft (Fig.6), wird der Lauf während des Ablesens von sieben aufeinanderfolgenden Einsen in den beiden letzten Adressen der Spur korrigiert. Bei dem in Fig.5C angegebenen Beispiel erfolgt die Korrektur während des Ablesens der letzten drei Bits der sieben aufeinanderfolgenden Einsen von der Adreßspur. Wenn die gegenüber dem Taktsignal Ti invertierten Signale, die an das ODER-Gatter 164 gelangen, negativ werden nahe dem Ende der Folge von sieben Einsen bei 170, sind die beiden übrigen Eingänge des ODER-Gatters 164 ebenfalls negativ (172 und 174). Die Synchronisierschaltung 71 arbeitet derart, daß kein Ausgangswert am ODER-Gatter erscheint, wenn sämtliche Eingänge desselben einen hohen Wert haben. Bei fehlendem Ausgangssignal gelangt auch kein Impuls auf der Ausgangsleitung 146 von dem UND-Gatter 142 an den Zähler 72, so daß dieser zu laufen aufhört, bis wieder Impulse von dem UND-Gatter 142 abgegeben werden. Der Zählvorgang des Zählers 42 wird unterbunden, bis dieser wieder ein Jasignal empfängt, womit bedeutet ist, daß Synchronisation des Zählers mit den Lesesignalen der Adreßspur 26 besteht. Die letzten beiden Zeilen in Fig.50, die mit Syno bezeichnet sind, zeigen die Korrekturperiode 176, während der der Zähler nicht läuft.

Gemäß Fig.5C ist der Zähler während drei Bits gestoppt und erst bei Auftreten eines Nullwertes bei der nächsten Adresse der Adreßspur wird der Flip-Flop 150 gesetzt und gibt ein Signal an die ODER-Schaltung 164 weiter. Der Zähler beginnt dann wieder zu laufen, und zwar mit der ersten Ziffer jeder Adresse zur Zeit Ti, so daß der synchrone Lauf wieder hergestellt ist. Diese automatische Korrektur erfolgt auch, wenn der Zähler die Zählung jeder Adresse bei der dritten und vierten Ziffer derselben beginnt, in diesen beiden Fällen wird der Zähler während der Dauer von zwei Bits bzw, einem Bit unterbrochen, um die Synchronisation wieder herzustellen.

Die Synchronisierschaltung nach Fig.6 stellt also eine mangelnde Synchronisation fest und bringt das System wieder im letzten Teil der Adreßspur 26 in den synchronen Lauf. Obgleich eine volle Umdrehung der Platte bei dem Beispiel nach F i g. 5C vergeht, bevor die selbständige Korrektur durchgeführt ist, unabhängig davon, wann der nichtsynchrone Lauf begann, erfolgt die Korrektur immer am Ende der Adreßspur. Eine volle Umdrehung der Platte ist also die maximale Zeit, die die Synchronisierschaltung nach F i g. 6 zum Wiederherstellen der Synchronisation benötigt. Eine frühere Wiederherstellung ist natürlich möglich je nachdem, wie weit vor dem Auftreten der sieben aufeinanderfolgenden Einsen in der Adreßspur der nichtsynchrone Zustand begann.

Die Synchronisierschaltung von F i g. 7 ähnelt der von Fig.6, ermöglicht jedoch die Wiederherstellung des

ίο synchronen Laufs in einer kürzeren Zeit und manchmal innerhalb weniger Bits vom Beginn derselben. Die Schaltung nach F i g. 7 weist zwar mehr Bauteile auf als wie nach F i g. 6, erfordert jedoch keine spezielle Stelle auf der Adreßspur, um das System wieder in den synchronen Gang zu bringen. Die Synchronisationsschaltung nach Fig.7 umfaßt einen Flip-Flop 180, der bei synchronem Lauf wie der Flip-Flop 150 der Schaltung nach F i g. 6 arbeitet, jedoch seinen Zustand bei jedem der in gleichmäßigen Abständen liegenden Zeitintervalle T\ ändert und nicht bei jedem übernächsten Zeitintervall T\ wie bei der Schaltung nach F i g. 6. Das ODER-Gatter 182 entspricht in der Funktion dem ODER-Gatter 164 von F i g. 6. Über die Zweigleitung 184 werden aus dem Dekoder 70 zur Zeit Ti Signale in die Synchronisierschaltung gegeben, und die Zweigleitung 186 leitet Signale von der Adreßspur über den Kanal 40 in die Synchronisierschaltung. Diese Adreßsignale gelangen an die UND-Gatter 188 und 190, welche wie die UND-Gatter 152 und 160 der Schaltung nach Fig.6 arbeiten. Es ist ferner ein Inverter 192 vorgesehen, der die Signale für das UND-Gatter 190 umkehrt, ähnlich wie der Inverter 168 in Fig.6. Der Ausgang des ODER-Gatters 182 ist mit einem Eingang des UND-Gatters 194 verbunden und entspricht in der Funktion dem UND-Gatter 142 der Schaltung nach Fig.6. Wie bei letzterer gelangen Phasensignale ίΦ\ und 1Φ2 in die Synchronisierschaltung, und zwar an die Eingänge der UND-Gatter 194,188 und 190.

Die Synchronisierschaltung nach F i g. 7 unterscheidet sich gegenüber derjenigen nach F i g. 6 dadurch, daß der Kanal 184 Taktsignale Ti an das UND-Gatter 190 gibt und daß ein Paar UND-Gatter 196 und 198 zwischen dem Flip-Flop 180 und das ODER-Gatter 182 geschaltet sind. Das UND-Gatter 196 ist mit seinem einen Eingang an die Einserseite des Flip-Flops 180 angeschlossen und empfängt mit dem anderen Eingang die Adreßsignale der Adreßspur 126. Das UND-Gatter 198 ist mit einem Eingang an die Nullseite des Flip-Flops 180 angeschlossen und empfängt mit dem anderen Eingang die invertierten Adreßsignale der Adreßspur.

Wegen dieser Unterschiede der beiden Synchronisierschaltungen nach den Fig.6 und 7 ermöglicht letztere die Speicherung des zuletzt zur Zeit Ti von der Adreßspur empfangenen Binärsignals und den Vergleich desselben mit dem gleichzeitig empfangenen Signal Ti. Wenn dieses Signal sich von seinem vorhergehenden Zustand unterscheidet, arbeitet die Schaltung weiter als Binärzähler. Wenn das Binärziffer-Signal aus der Adreßspur zur Zeit Ti das gleiche ist wie bei dem in vorausgegangenen Zeitintervall Tj empfangenen Signal, dann führt keiner der drei Eingänge des ODER-Gatters 182 ein Signal, so daß das UND-Gatter 194 nicht durchgeschaltet wird und daher kein Ausgangssignal an demselben auftritt, so daß der Zähler 72 unterbrochen wird. Diese Unterbrechung dauert so lange, bis ein Binärziffer-Signal zu einer Zeit Ti empfangen wird, das sich von dem zur vorhergehenden Zeit Ti (aus der vorangegangenen Adresse) unterschei-

det. Anders als bei der Wirkungsweise der Schaltung nach F i g. 6 ermöglicht die Synchronisierschaltung nach Fig.7 eine fast unmittelbare Korrektur nichtsynchroner Zustände innerhalb eines Zeitraumes von wenigen Bits oder aber nach dem Lesen mehrerer Adressen der Adreßspur. Es ist nicht erforderlich, wie bei der Schaltung nach Fig.6 so lange zu warten, bis eine spezielle Stelle auf der Adressenspur erreicht ist.

Bei synchronisiertem Betrieb der Schaltung nach Fig. 7 empfangen die beiden UND-Gatter 188 und 190 die Taktsignal 71 zu der Zeit, wenn die erste Ziffer der Adressen an dem Magnetkopf 32 vorbeigelangt. Zu diesen Zeiten ändert sich der Wert der ersten Ziffer dieser Adressen wie etwa im Zusammenhang mit F i g. 2 beschrieben ist, abwechselnd zwischen dem Binärwert Eins und dem Binärwert Null. Dadurch ändert der Flip-Flop 180 seinen Zustand immer dann, wenn die vordere Ziffer jeder Adresse gelesen wird. Zwischen den Zeiten, in denen der Flip-Flop seinen Zustand ändert, wenn die erste Ziffer jeder Adresse abgelesen wird, werden die übrigen Ziffern der Adreßspur nacheinander gelesen und deren Werte an die UND-Gatter 196 und 198 gespeist (bei letzterem in inverser Form). Das ODER-Gatter 182 ist an den Ausgang dieser beiden UND-Gatter angeschlossen und empfängt inverse Taktsignale zu den Zeiten 71, wobei es in gleicher Weise arbeitet wie das ODER-Gatter 164 von F i g. 6 und ein Ausgangssignal an das UND-Gatter 194 liefert, falls eines der empfangenen Signale einen hohen Pegel hat. Bei synchronem Lauf der Schaltung wird entweder bei dem Setzen oder dem Rückstellen des Flip-Flops eines der von dem ODER-Galter 182 empfangenen Signale einen hohen Pegel haben. Der Flip-Flop liefert abwechselnd ein hohes positives Signal an das UND-Gatter 1% und ein hohes negatives Signal an das UND-Gatter 198, wobei deren entsprechende Ausgänge an das ODER-Gatter 182 zu der Zeit gelangen, wo das inverse Taktsignal zur Zeit Γι empfangen wird. Der Flip-Flop speichert das zuletzt empfangene Signal, und bei synchronem Lauf ist dieses der Binärwert der letzten von der Adreßspur in der Zeit Γι abgelesenen Ziffer.

F i g. 8 erläutert die selbsttätige Korrektur der Synchronisierschaltung nach F i g. 7. Die mittlere Spalte zeigt die Adressen auf der Adreßspur in der in F i g. 2 dargestellten Reihenfolge. Die linke Spalte ist eine vertikale Aufzeichnung der drei höchstrangigen Ziffern jeder Adresse der Adreßspur, jedoch einen Wert niedriger dargestellt als die Adresse in der mittleren Spalte. Die rechte Spalte ist eine vertikale Aufstellung der Ziffer mit niedrigstem Stellenwert in jeder Adresse der Adreßspur, jedoch eine Stufe tiefer dargestellt als die entsprechende Adresse in der mittleren Spalte. Auf jeder Horizontalen in F i g. 8 zeigt die mittlere Spalte eine bestimmte Adresse der Adreßspur, während in der linken Spalte auf derselben Horizontalen die drei höchstrangigen Ziffern der unmittelbar vorhergehenden Adresse der Spur angegeben sind und in der rechten Spalte auf gleicher Höhe die Ziffer mit niedrigstem Stellenwert der nächsten Adresse in der Spur. Mit einer derartigen auseinandergezogenen Darstellung läßt sich graphisch zeigen, wie lange Zeit es in Anspruch nimmt, um einen nichtsynchronen Betriebszustand wieder zu synchronisieren. In F i g. 8 sind gestrichelte Linien 200 eingezeichnet, welche verschiedene Tätigkeiten der Synchronisierschaltung nach F i g. 7 zeigen, um den Zähler 72 wieder in synchronen Lauf mit den Lesesignalen aus der Adreßspur zu bringen. Die linke Spalte zeigt lediglich die drei Ziffern jeder Adresse, welche normalerweise zu den Zeiten T₂, Tj und T₄ gelesen werden würden. Die gestrichelten Linien, die von dieser Dreiergruppe ausgehen, zeigen, daß der Zähler automatisch innerhalb weniger Bits oder weniger Adressen wieder synchronisiert wird, falls eine der Ziffern fehlerhafterweise zur Zeit T\ gelesen werden würde.

Als Beispiel für diese Selbstkorrektur dient die Linie

ίο 202. Es sei angenommen, daß der Zähler fälschlicherweise die dritte Ziffer in der den Binärwert 2 repräsentierenden Adresse zur Zeit Γι abliest anstatt zur Zeit Tj bei richtigem Betrieb. Um die Wirkungsweise des Zählers bei der Selbstkorrektur noch genauer zu zeigen, ist die dritte Ziffer mit der Bezeichnung 204 ebenfalls als mittlere Ziffer in der linken Spalte in der nächstfolgenden Adresse der Adressenspur gezeigt. Diese identischen Ziffern sind in der Darstellung hervorgehoben, und ein Verbindungspfeil symbolisiert, daß es sich um dieselben Ziffern handelt, obwohl sie in verschiedenen Spalten dargestellt sind. Es sei nun angenommen, daß beim Ablesen dieser dritten Ziffer der Zähler sie fälschlicherweise als erste Ziffer einer Adresse zur Zeit T\ ansieht. Dann würde vier Ziffern später zu der falschen Zeit T\ eine zweite Ablesung der betreffenden dritten Ziffer in der nächsten Adresse erfolgen. Bei synchronisiertem Betrieb würde diese letzte Ziffer den Binärwert Eins haben.

Im nichtsynchronen Lauf ist die Ziffer, die direkt unterhalb und auf dem nächstniedrigen Niveau in der linken oder rechten Spalte steht, eine Null. Beim Ablesen der Null zu der falschen Zeit Γι wird der Flip-Flop 180 nicht umgekippt, so daß sämtliche Eingänge des ODER-Gatters 182 kein Signal führen und kein Ausgangssignal an demselben erscheint, so daß der Zähler nicht weiterläuft.

Die nächstfolgende Bitablesung der Adressenspur, die um den Flip-Flop 180 herum an die UND-Gatter 196 und 198 geleitet wird, stellt ebenfalls eine Null dar, und der Zähler wird daher wiederum am Weiterlaufen gehindert. Dies geschieht während vier Bitzeiten, die durch die vollausgezogene Linie 206 dargestellt ist, die sich von der ersten Spalte zur dritten Bitstelle 208 der zweiten Spalte erstreckt. Der Zähler bleibt also während vier Ziffern stehen, bis eine Binärziffer von entgegengesetztem Wert von der Adressenspur abgelesen wird, so daß der Flip-Flop wieder seinen Zustand ändert und der Zähler die Zählung wieder aufnimmt. Am Ende von vier Bits, d. h. zur falschen Zeit Γι, stellt die Schaltung fest, daß eine Eins anstelle einer Null in derselben Bitposition der nächsten Adresse ist, so daß der Flip-Flop zu dieser Zeit seinen Zustand nicht ändert und die Zählung für ein Bit gehalten wird, bis die nächste Ziffer 210 abgelesen wird. Falls diese Ziffer einen entgegengesetzten Wert darstellt, nimmt der Zähler die Zählung für vier Bits wieder auf, bis die falsche Zeit T\ wieder auftritt. Zu dieser Zeit wird eine Null an der Stelle 202 aus der Adreßspur abgelesen, wodurch die Zählung für eine Bitzeit unterbrochen wird, so daß das Zeichen 1 der ersten Ziffer 214 der nächsten Adresse zum Ablesen bereitsteht. Da diese Ziffer den entgegengesetzten Wert hat wie die Ziffer 210, nimmt der Zähler seinem Lauf wieder auf, und von dieser Stelle an wechseln die Binärwerte der ersten Ziffern der Kodegruppe wieder zwischen Eins und Null ab, so daß eine kontinuierliche Operation des ZäMers entsprechend einem synchronen Betrieb gewährleistet ist, wobei die Ziffern in jeder Adresse aus der Adreßspur

abgelesen werden.

Das vorstehend beschriebene Ausführungsbeispiel arbeitet mit einer Speichervorrichtung mit einer verhältnismäßig kleinen Speicherkapazität von 64 Bits, d. h., es sind insgesamt 64 Bits auf den verschiedenen Spuren der Platte gespeichert. Die Erfindung ist natürlich anwendbar für Adressiersysteme größerer Kapazität, und die Fig.9 bis 13 zeigen eine derartige Speichervorrichtung mit 2144 Bitstellen auf jeder Spur. Bei diesem größeren Speichersystem umfaßt der Speicher eine keramische Platte 216 von etwa 20 cm Durchmesser, die mit einem magnetischen Material beschichtet ist, auf der Information mittels Magnetköpfen gespeichert wird, welche in einem Abstand von 25 Mikron vor; der Platte liegen. Die Platte enthält konzentrische Takt- und Adreßspuren 218 bzw. 220 und eine Anzahl Üatcnspeicherspuren 222, und zwar bei der angegebenen Plattengröße 30 oder mehr Spuren. Aus Raummangel sind in Fig. 9 wesentlich weniger Speicherspuren dargestellt.

Gemäß Fig. 9 ist die Platte in insgesamt 32 Wortabschnitte unterteilt. Eine Gruppe aneinandergrenzender Wortabschnitte bildet einen Sektor der Platte, etwa 224 in Fig. 10. Jeder Wortabschnitt enthält ein Wort mit 64 Bitstellen, eine Paritätsbitstelle und zwei Übenvachungsbitstellen. In F i g. 11 sind die 64 Bits jedes Wertes unterteilt in vier Silben zu 16 Bits jeweils, acht Zeichen von je acht Bits und 16 Ziffern zu je vier Bits. Fig. 12 zeigt ein derartiges Wort, nämlich das fünfte Wort und die Unterteilung desselben in acht Zeichen zu je acht Bits. Die Paritäts- und die Überwachungsbits liegen am Ende jedes Wortes, und ihr Informationsgehalt kann je nach der Adresse und dem Inhalt des Wortes verschieden sein. Jeder Informationsspur 222 kann ein einziger Magnetkopf zugeordnet sein, der sowohl zum Schreiben als auch zum Lesen der Spur dient. Die den Speicherspuren zugeordneten Köpfe können radial über die Platte beweglich sein, um auf verschiedenen Spuren zu schreiben und zu lesen.

Die Taktimpulsspur 218 und die Adreßspur 220 werden vorzugsweise bei der Herstellung der Platte auf diese geschrieben, so daß sie nicht geändert werden können. Die Taktimpulsspur umfaßt bei dem Beispiel 2144 Bitstellen, von denen 2048 adressierbar sind und die so geschrieben ist, daß 4288 magnetische Polwechsel auftreten. Die Spur ist symmetrisch geschrieben mit einer Polumkehr am Anfang und am Ende jeder Bitzelle und genau in der Mitte zwischen den Enden der Zelle, so daß beim Verlauf des Signals im positiven Bereich ein Rechtecktaktimpuls durch die Taktgeberschaltung erzeugt wird und beim Eintritt in den negativen Bereich ein zweiter Rechteckimpuls. Daher ist die Taktimpulsspur 218 die Quelle von zwei MikroSekunden Takümpulssignalzügen, deren Impulse abwechselnd in Abständen von einer Mikrosekunde auftreten und die Phasenimpulse ΐΦ\ und t<p2 ergeben.

Die Adreßspur 220 bildet eine vollständige Spur des Speichers, die im Zusammenwirken mit einem dreistufigen Binärzähler jede Stelle in einer beliebigen Spur auf der Platte 216 adressieren kann. Die Adreßspur ist in 256 Zeicheninkremente unterteilt, von denen acht mit 226 in Fig. 12 für ein Wort dargestellt sind. Jedes Zeicheninkrement umfaßt acht Bitstellen, welche vorzugsweise in Achtbitschreibweise vorher aufgezeichnet sind und die Bitstcllen von 000 bis 255 zunehmend bezeichnen. Jede Achtbilgruppe in einem Zeicheninkrement der Spur 220 enthält ein einziges Binärmuster entsprechend der Zählung der acht höchstrangigen Bits einer Elfbitadresse. Vorzugsweise kann die Anordnung der Adreßspurkodierung in bezug auf die Informationsspuren 222 so getroffen sein, daß das Zeichen Null dem Zeichen Null der Speicherspuren eines Zeichens vorangeht. Bei Fig. 12 ist die Adresse des ersten Zeichens des sechsten Wortes mit der Bezeichnung 6-0 in der letzten Zeichenstellung des fünften Wortes.

ίο Fig. 13 zeigt eine größere Darstellung eines Teiles des Plattenumfanges, auf der die Taktimpulsspur 218 und die Adreßspur 220 zu erkennen sind sowie das Verhältnis der Bitzellen 228 zu der binären Adresse 230 für das sechste Zeicheninkrement des fünften Wortes auf der Adressenspur. Wenn die Information magnetisch gespeichert ist, sind die Markierungen auf den beiden Spuren gemäß Fig. 12 und 13 nicht tatsächlich mit dem Auge sichtbar, wie zur Einfachheit in den Zeichnungen dargestellt ist. Bei einem optischen System können dagegen lichtdurchlässige und undurchlässige Bereiche die Bitpositionen auf der Taktimpulsspur und die Binärwerte auf der Adreßspur sichtbar sein.

Bei Einbeziehung einer Speichervorrichtung nach den Fig.9 bis 13 mit größerer Speicherkapazität in eine Adressiereinrichtung erfordert die größere Anzahl von Speicherstellen die Verwendung eines etwas größeren Binärzählers. In dem behandelten Beispiel wird ein dreistufiger Zähler anstelle eines zweistufigen Zählers verwendet. Dieser dreistufige Zähler zählt die drei Bits niedrigster Ordnung einer Elfbitadresse in entsprechender Weise wie der zweistufige Zähler 72. Der dreistufige Zähler verfolgt auch die Ablesung jedes Bits nacheinander von der Adreßspur und bestimmt den Anfang der Achtbitkodegruppe in jedem Zeicheninkrement 226 der Adressenspur.

Der Zähler gibt jedem Bit innerhalb eines Zeicheninkrementes auch das richtige binäre Gewicht.

Bei der Speichervorrichtung nach den Fig. 9 bis 13 sind 256 Zeicheninkremente, d. h. Adressen pro Spur vorgesehen, welche mit 000 bis 255 bezeichnet sind, wobei innerhalb jeder Adresse die acht Bitzeiten mit 0 bis 7 bezeichnet sind entsprechend den Binärgewichten: 1, 2, 4, 8, 16, 32, 64 und 128, um jede Adresse 000 bis 255 über die Spur zu identifizieren. Die letzten drei Bitzeiten 5,6 und 7 jeder Adresse erhalten ebenfalls Binärgewichte 1,2 und 4, um jede der acht Sektoren 224 der Scheibe, die mit 0 bis 7 bezeichnet sind, zu identifizieren. Die dritte und die vierte Bitzeit 3 und 4 erhalten die Binärgewichte 1 und 2 zu einem der vier Wörter 0 bis 3 innerhalb eines Sektors. Die Bitzeiten 0, 1 und 2 jeder Adresse werden auch zum identifizieren eines Zeichens 226 innerhalb eines Wortes verwendet. Die Bitzeiten 3, 4, 5, 6 und 7 erhalten die Binärgewichte 1, 2, 4, 8 und 16 zum Identifizieren eines Wortes 0 bis 31 innerhalb einer Speicherspur der Platte.

Unter diesen Voraussetzungen ist es möglich, einen absoluten Vergleich jeder Ziffer einer Adresse 226 beim Ablesen von der Platte mit der entsprechenden Ziffer der acht höchstrangigen Bits der aus dem System herangeführten Adresse zu machen und auf diese Weise eines von 256 Zeicheninkrementen aus der Platte zu lokalisieren, wobei der dreistufige Binärzähler zum Vergleich der drei Bits mit niedrigster Ordnung dient Der durch diese Zählung bestimmte Binärwert wird zum

b^ri Auffinden der besonderen Bitstelle verwendet, welche die Adresse innerhalb des bestimmten Zeicheninkrements auf der Platte repräsentiert.
Mit dieser Hybridkoinbinationstechnik eines Binär-

Zählers und einer Absolutvergleichsschaltung läßt sich jede Bitzeit unter vielen Tausenden von Bits über den Umlauf einer Platte oder dergleichen identifizieren. Es können gewisse Eigenschaften der Adressen der Adressenspur 220 in der gleichen Weise wie bei dem System nach F i g. 1 zum Synchronisieren der Zählung des dreistufigen Binärzählers mit den abgelesenen Signalen in den Adressen verwendet werden.

Fig. 14 zeigt die Anwendung der Adressiereinrichtung bei einem System mit noch größerer Speicherka- pazität unter Verwendung einer Anzahl von Platten, d. h. eines Plattenstapels, in die Information ohne Rücksicht auf das Problem der Synchronisierung eingegeben und abgelesen werden kann. Die Adressiertechnik ermöglicht die Lokalisierung jeder Bitzelle in is einer Datenspeicherplatte eines Plattenstapels und die Eigensynchronisierung der Datenübertragung unabhängig von Differenzen in den Drehzahlen der Plattenstapel.

F i g. 14 zeigt zwei Magnetplattenstapel 232 und 234, wobei jedoch auch eine größere Anzahl von Scheibenstapeln verwendet werden kann. Die Scheiben in jedem Stapel sind auf einer gemeinsamen Achse drehfest angeordnet und können durch eigene Motore 236 bzw. 238 mit unterschiedlichen Geschwindigkeiten angetrieben werden. Alle Scheiben enthalten konzentrische Datenspeicherspuren mit zugeordneten Schreib-Leseköpfen 240. Ferner ist eine Plattenwählvorrichtung 242 vorgesehen in üblicher Bauweise, um irgendeinen der Magnetköpfe 240 bei den Plattenstapeln für die Informationsleitung über die Kanäle 244 auszuschließen.

Eine Platte jedes Plattenstapels weist eine Taktimpulsspur und eine Sektorenspur auf, von der Signale mittels Magnetköpfen abgenommen und zum Aufsuchen einer adressierten Speicherstelle auf der Platte sowie zum Synchronisieren des Informationsflusses in bezug auf die Speicherstelle verwendet werden. Die Taktimpuls- sowie Sektorenleseköpfe des Plattenstapels 232 sind mit 246 bzw. 248 bezeichnet Für den zweiten Plattenstapel 234 sind ein ähnliches Paar Taktimpuls- und Sektorenspuren 250 bzw. 252 vorgesehen. Die Signale der Taktimpulsspuren dieser beiden Platten und in ähnlicher Weise anderer Plattenstapel des Systems gelangen über die Kanäle TT \ und 7T2 zu der Taktirnpulsspurauswahlschaltung 254. Die Signale der Sektorenspuren dieser beiden Plattenstapel und möglicherweise weiterer Plattenstapel des Systems gelangen über Kanäle 5Tl und ST2 an die Sektorenspurauswahlschaltung 256. Diesen beiden Wählschal- tungen ist eine Plattenstapelwählschaltung 258 zugeordnet, welche die Identität des Plattenstapels bestimmt, bei der Information zu verarbeiten ist und die je nach dem gewählten Stapel die Magnetköpfe desselben einschaltet. .

Bei Verwendung von mehreren Plattenstapeln in dem System nach F i g. 14 läßt sich eine Speicherkapazität bis zu 2^M Bit pro Spur mit einem vierstufigen Binärzähler verarbeiten. Bei Anwendung der Hybridtechnik für eine derartige Speicherkapazität wird die Sektorenspur für eo jeden Scheibenstapel vorher aufgezeichnet mit aufeinanderfolgenden Kodegruppen, die jeweils bis zu 16 Bit der Adresse enthalten. Der vierstufige Binärzähler wird zum Vergleich der vier Bits niedrigster Ordnung in der Adresse verwendet. Die höchstrangigen Bits der es Adresse dienen zur Auswahl einer besonderen Spur auf einer der Scheiben in einem der Scheibenstapel. Die Adressier- und Synchronisiertechnik ist ähnlich der bei F i g. 1 beschriebenen. F i g. 14 zeigt einen Block 260 mit Takt- und Adressierschaltungen (F i g. 1) zum Lokalisieren des gewünschten Suchbereiches und einen Block 262 mit der Synchronisierschaltung (F i g. 6 und 7) für die Gewährleistung einer Synchronisation während der Informationsübertragung. Die Schaltung enthält innerhalb des Blockes 260 ein Register 264 zur Speicherung der gesuchten Adresse für Vergleichszwecke. Bei F i g. 1 bilden bis zu 16 der in dem Register 264 gespeicherten Bits einen von zwei Eingängen für eine entsprechende Anzahl von UND-Gattern 50,52,54 und 56.

Die vier Bits niedrigster Ordnung der in dem Register gespeicherten Adresse werden mit dem Zählwert des vierstufigen Zählers 266 verglichen, der bis auf die Größe mit dem zweistufigen Zählwert 72 von F i g. 1 übereinstimmt Die Ausgangssignale des Zählers 266 werden ähnlich wie in F i g. 1 in der Adressierschaltung verteilt Wie bei der Schaltung nach F i g. 1 wird bei einem positiven Vergleich zwischen einer Adresse auf der Sektorenspur und einer in dem Register gespeicherten Adresse ein Signal von dem Block 260 an die Kopfwählschaltung 242 geleitet, um einen bestimmten Kopf zur Informationsverarbeitung entsprechend der Adresse in dem Register anzuschalten.

Die Taktimpulsspursignale irgendeines Plattenstapels gelangen zu einem Taktgenerator 268, der die Taktimpuls-Phasensignale ίΦι und 1Φ2 erzeugt und zur Synchronisierschaitung 262 leitet Die Signale von der Sektorenspur gelangen über den Kanal 270 von der Sektorenspurwählschaltung direkt an die Vergleichsschaltung 260 und an die Synchronisierschaltung 262, und zwar über die Leitung 272. Die Bauteile bei der Schaltung nach Fig. 14 entsprechen denen der Fig. 1 und arbeiten in der gleichen Weise in bezug auf den Adressenvergleich und die Synchronisierung der Inforn lationsübertragung.

Es sei angenommen, daß bei dem System nach F i g. 14 irgendein durch die Wählschaltung 258 und den Binärzähler 266 ausgewählter Plattenstapel nichtsynchron mit der Ablesung der Kodegruppen von der Sektorenspur läuft Bei der Auswahl eines bestimmten Plattenstapels ist kaum anzunehmen, daß der Binärzähler die Zählung jeder Adresse zur Zeit Γι beginnt Hier bewirkt die Synchronisierschaltung 262 die aufeinanderfolgende Synchronisierung des Zählers mit der gewählten, sich drehenden Platte. Dabei läßt sich jede der in den F i g. 6 oder 7 dargestellten Synchronisierschaltungen verwenden. Letztere ist vorzuziehen, da die Korrektur des nichtsynchronen Zustandes bei dieser unmittelbar nach der Feststellung desselben geschieht und nach einer kurzen Winkelbewegung der Platte vollendet ist

Die Auswahl des Plattenstapels kann von einer entfernt liegenden Informationsquelle aus gesteuert werden oder von mehreren Bits der in dem Register 264 gespeicherten Adresse. Bei F i g. 14 erstreckt sich ein Kanal 274 von dem Register zu der Plattenstapelwählschaltung 258 und weist eine Abzweigleitung 276 auf, welche getrennt die Bitstellen mehrerer der höchstrangigen Bits der in dem Register gespeicherten Adresse prüft. Diese Information gelangt über den Kanal 278 von der Plattenstapelwählschaltung 258 an die Kopfwählschaltung 242 und schaltet über die Kanäle 280 und 282 den Sektoren- und den Taktimpulsspurlesekopf des ausgewählten Scheibenstapels ein. Weitere in dem Register 264 gespeicherte Bits der Adresse können zur Steuerung der Auswahl eines Magnetkopfes verwendet werden, der beim Vergleich der Adressen eingeschaltet

werden soll. Der Kanal 284 prüft mehrere der Bits der in dem Register gespeicherten Adresse, wie durch die Leitung 286 angedeutet ist, und die Signale gelangen von demselben an die Kopfwälilschaltung 242.

Die Schaltung nach Fig. 14 ergibt Ausgangssignale an der Stelle 288, welche durch den Leseverstärker 290 verstärkt und aus der Schaltung herausgeführt werden

können. Die Leitung 292 bildet einen Gegenkopplungszweig zu dem Speicher 294. Die Ausgangsinformation in dem Speicher 294 kann im Leseverstärker 296 verstärkt und wieder in das System zwecks Aufzeichnung auf eine andere Platte eines anderen Plattenstapels unter Verwendung der Adressier- und Synchronisiereinrichtung eingegeben werden.

Hierzu 8 Blatt Zeichnungen

Claims

Patentansprüche:

1. Adressiereinrichtung für einen bewegbaren Speicher, insbesondere eine Speicherplatte, auf welchem in Informationsspuren Informationsposten an adressierbaren Speicherstellen aufgezeichnet sind und auf dem für die Adressen der Speicherstellen eine Adressenspur vorgesehen ist, in welcher die Adressen mittels in Bewegungsrichtung des Speichers seriell aufgezeichneten Binärziffern gespeichert sind, mit einer an der Adressenspur angeordneten Adressen-Ableseeinrichtung, an weiche ein Zähler angeschlossen ist, sowie mit einer Vergleichseinrichtung, welche an den Zähler sowie an ein eine Suchadresse enthaltendes Adressenregister angeschlossen ist und bei Übereinstimmung zwischen Suchadresse und aus der Adressenspur abgelesener Adresse ein Aktivierungssignal an eine Ansteuereinrichtung für eine Informationsspur abgibt, dadurch gekennzeichnet, daß eine erste Vergleichsschaltung (50, 52, 54, 56, 42, 44) in der Vergleichseinrichtung mit einem ersten Eingang (40) an die Adressen-Ableseeinrichtung (32) und mit einem zweiten Eingang an einen ersten Abschnitt des Adressenregisters (36) zum taktgesteuerten, seriellen Vergleich der aus der Adressenspur abgelesenen m Binärziffern mit den m Binärziffern aus dem ersten Abschnitt angeschlossen ist; daß der Zähler (72) modulo m zählt; daß eine zweite Vergleichsschaltung (82, 84, 90, 92, 96, 98) in der Vergleichseinrichtung mit ersten Eingängen (100, 102, 104, 106) an die Ausgänge des taktgesteuerten modulo-/77-Zählers (72) sowie mit zweiten Eingängen (80,88) an einen zweiten Abschnitt des Adressenregisters (36) zum Vergleich des Inhalts des Zählers (72) mit dem Inhalt des zweiten Abschnitts des Adressenregisters (36) angeschlossen ist; und daß eine Verknüpfungsschaltung (126) in der Vergleichseinrichtung zur Bildung des Aktivierungssignals vorgesehen ist, deren erster Eingang (124) mit dem Ausgang der ersten Vergleichsschaltung und deren zweiter Eingang (128, 130) mit dem Ausgang der zweiten Vergleichsschaltung verbunden ist.

2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die erste Vergleichsschaltung ein speicherndes Element (110) enthält, welches bei Koinzidenz der ersten vom Speicher abgelesenen Binärziffer mit der ersten Binärziffer aus dem ersten Abschnitt des Adressenregisters (36) gesetzt und bei fehlender Koinzidenz wenigstens einer weiteren Binärziffer zurückgesetzt wird; daß der Ausgang des speichernden Elementes (110) mit dem ersten Eingang der aus einem UND-Gatter (126) bestehenden Verknüpfungsschaltung verbunden ist und das UND-Gatter während des Lesens der Adresse im Speicher vorbereitet, wobei weitere Eingänge des UND-Gatters (126) mit Ausgängen (128, 130) der zweiten Vergleichsschaltung verbunden sind.

3. Einrichtung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß an den Ausgang des Zählers (72) ein Dekoder (70) zur Bildung von Zeitimpulsen (T_x, T₂, T₃, T₄) für das zeitliche Abtasten des Inhaltes des ersten Abschnittes des Adressenregisters (36) angeschlossen ist.

4. Einrichtung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß zwischen die Adressen-Ableseeinrichtung (32) und den Zähler

(72) eine Synchronisierschaltung (71) für einen mit der Adressen-Ablesung synchronen Lauf des Zählers (72) geschaltet ist

5. Einrichtung nach Anspruch 4, dadurch gekennzeichnet, daß die Synchronisierschaltung durch einen Taktgenerator (69) gesteuert ist, welcher an eine an einer Taktspur (24) des Speichers (20) angeordnete Takt-Ableseeinrichtung (30) angeschlossen ist

6. Einrichtung nach einem der Ansprüche 4 oder 5, dadurch gekennzeichnet, daß dem Zähler (72) aus der Taktspur (24) abgeleitete Phasentaktimpulse (<Φ\) über ein Gatter (142) zum Zählen zugeführt werden, wobei das Gatter (142) in einer Rückkopplungsischleife (140, 168, 164), ausgehend von einem Zählerausgang (62), liegt; und daß das Gatter (142) durch, ein auf das Ablesen einer vorbestimmten Binärzif fernfolge einer Speicheradresse ansprechendes Flip-Flop (150) für den nächsten Phasentaktimpuls geöffnet wird (F i g. 6).

7. Einrichtung nach einem der Ansprüche 4 oder 5, dadurch gekennzeichnet, daß dem Zähler (72) aus der Taktspur (24) abgeleitete Phasentaktimpulse (ΐΦ\) über ein Gatter (194) zum Zählen zugeführt werden; und daß ein Eingang des Gatters (194) mit den über weitere Gatter (196, 198) geführten Ausgiängen eines Flip-Flops (180) verbunden ist, derart, daß das Gatter (194) geöffnet wird, wenn die zu einem vorbestimmten Zeitpunkt innerhalb

JU aufeinanderfolgender Adressen jeweils auftretende Binärziffer wechselt (F i g. 7).